KR20170033378A - 이방 도전성 필름 및 접속 구조체 - Google Patents

이방 도전성 필름 및 접속 구조체 Download PDF

Info

Publication number
KR20170033378A
KR20170033378A KR1020177004491A KR20177004491A KR20170033378A KR 20170033378 A KR20170033378 A KR 20170033378A KR 1020177004491 A KR1020177004491 A KR 1020177004491A KR 20177004491 A KR20177004491 A KR 20177004491A KR 20170033378 A KR20170033378 A KR 20170033378A
Authority
KR
South Korea
Prior art keywords
conductive
conductive particles
particle
particles
conductive film
Prior art date
Application number
KR1020177004491A
Other languages
English (en)
Inventor
야스시 아쿠츠
Original Assignee
데쿠세리아루즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데쿠세리아루즈 가부시키가이샤 filed Critical 데쿠세리아루즈 가부시키가이샤
Publication of KR20170033378A publication Critical patent/KR20170033378A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/16—Non-insulated conductors or conductive bodies characterised by their form comprising conductive material in insulating or poorly conductive material, e.g. conductive rubber
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0266—Size distribution
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

절연 접착제층 (10), 그 절연 접착제층에 격자상으로 배치된 도전 입자 (P) 를 함유하는 이방 도전성 필름 (1A) 으로서, 기준 도전 입자 (P0) 와, 기준 도전 입자 (P0) 에 가장 근접한 제 1 도전 입자 (P1) 와, 제 1 도전 입자 (P1) 와 동등 또는 제 1 도전 입자 (P1) 의 다음으로 기준 도전 입자 (P0) 에 근접한 도전 입자로서, 기준 도전 입자 (P0) 와 제 1 도전 입자 (P1) 를 함유하는 격자축 상에 없는 제 2 도전 입자 (P2) 에 대해, 기준 도전 입자 (P0) 의 이방 도전성 필름의 길이 방향의 투영 이미지 (q1) 와 제 1 도전 입자 (P1) 또는 제 2 도전 입자 (P2) 가 중첩되고, 기준 도전 입자 (P) 의 이방 도전성 필름의 폭 방향의 투영 이미지 (q2) 와 제 2 도전 입자 (P2) 또는 제 1 도전 입자 (P1) 가 중첩된다. 이들 중첩폭 (W1), 폭 (W2) 의 적어도 일방이 도전 입자 (P) 의 입자경 (D) 의 1 배 미만이다.

Description

이방 도전성 필름 및 접속 구조체 {ANISOTROPIC CONDUCTIVE FILM AND CONNECTING STRUCTURE}
본 발명은 이방 도전성 필름, 이방 도전성 필름을 사용하는 접속 방법, 및 이방 도전성 필름으로 접속된 접속 구조체에 관한 것이다.
이방 도전성 필름은, IC 칩 등의 전자 부품을 기판에 실장할 때에 널리 사용되고 있다. 최근에는, 휴대 전화, 노트 PC 등의 소형 전자 기기에 있어서 배선의 고밀도화가 요구되고 있으며, 이 고밀도화에 이방 도전성 필름을 대응시키는 수법으로서, 이방 도전성 필름의 절연 접착제층에 도전 입자를 격자상으로 균등 배치하는 기술이 알려져 있다.
그러나, 도전 입자를 균등 배치해도 도통 저항이 흐트러진다는 문제가 생긴다. 이것은, 단자의 가장자리 상에 위치한 도전 입자가 절연성 바인더의 용융에 의해 스페이스에 흘러나와, 상하의 단자 사이에 잘 끼워지지 않기 때문이다. 이 문제에 대해서는, 도전 입자의 제 1 배열 방향을 이방 도전성 필름의 길이 방향으로 하고, 제 1 배열 방향에 교차하는 제 2 배열 방향을, 이방 도전성 필름의 길이 방향에 직교하는 방향에 대해 5°이상 15°이하로 경사시키는 것이 제안되어 있다 (특허문헌 1).
일본 특허 4887700호
그러나, 이방 도전성 필름으로 접속하는 전자 부품의 범프 사이즈가 더욱 작아지면, 범프에서 포착할 수 있는 도전 입자의 수도 더욱 적어져, 특허문헌 1 에 기재된 이방 도전성 필름에서는 도통 신뢰성을 충분히 얻지 못하는 경우가 있었다. 특히, 액정 화면 등의 제어용 IC 를 유리 기판 상의 투명 전극에 접속하는, 소위 COG (Chip on Glass) 접속에서는, 액정 화면의 고정세화에 수반하는 다단자화와 IC 칩의 소형화에 의해 범프 사이즈가 작아지고, 또, 텔레비전의 디스플레이용의 유리 기판과 플렉시블 프린트 배선판 (FPC ： Flexible Printed Circuits) 을 접합하는 FOG (Film on Glass) 접속을 실시하는 경우에도 접속 단자가 파인 피치가 되어, 접속 단자에서 포착할 수 있는 도전 입자수를 증가시켜 도통 신뢰성을 높이는 것이 과제로 되어 있었다.
그래서, 본 발명은, 종전의 FOG 접속이나 COG 접속뿐만 아니라 파인 피치의 FOG 접속이나 COG 접속에 있어서도, 이방 도전성 필름을 사용하여 안정적인 도통 신뢰성을 얻을 수 있도록 하는 것을 과제로 한다.
본 발명자는, 도전 입자를 격자상으로 배치한 이방 도전성 필름에 있어서, 도전 입자를 고밀도로 배치하고, 또한 이방 도전성 접속시에 쇼트가 일어나지 않게 하기 위해서는, 기준으로 하는 임의의 도전 입자 (이하, 기준 도전 입자라고 한다) 와, 기준 도전 입자에 가장 근접한 제 1 도전 입자 또는 그 다음으로 근접한 제 2 도전 입자에 대해, 기준 도전 입자의 이방 도전성 필름의 길이 방향 및 폭 방향의 투영 이미지와 제 1 도전 입자 또는 제 2 도전 입자가 중첩되고, 또한 그들의 중첩폭을 특정한 범위로 함으로써, 이방 도전성 필름의 접속 신뢰성을 향상시킬 수 있는 것을 알아내어 본 발명에 상도하였다.
즉, 본 발명은, 절연 접착제층과, 그 절연 접착제층에 격자상으로 배치된 도전 입자를 함유하는 이방 도전성 필름으로서,
기준 도전 입자와,
기준 도전 입자에 가장 근접한 제 1 도전 입자와,
제 1 도전 입자와 동등 또는 제 1 도전 입자의 다음으로 기준 도전 입자에 근접한 도전 입자로서, 기준 도전 입자와 제 1 도전 입자를 함유하는 격자축 상에 없는 제 2 도전 입자에 대해,
기준 도전 입자의 이방 도전성 필름의 길이 방향의 투영 이미지와 제 1 도전 입자 또는 제 2 도전 입자가 중첩되고,
기준 도전 입자의 이방 도전성 필름의 폭 방향의 투영 이미지와 제 2 도전 입자 또는 제 1 도전 입자가 중첩되고,
기준 도전 입자의 이방 도전성 필름의 길이 방향의 투영 이미지와, 제 1 도전 입자 또는 제 2 도전 입자의 중첩 영역의 이방 도전성 필름의 폭 방향의 최대폭 (이하, 이방 도전성 필름의 길이 방향으로 인접하는 도전 입자의 중첩폭이라고 한다), 및 기준 도전 입자의 이방 도전성 필름의 폭 방향의 투영 이미지와, 제 2 도전 입자 또는 제 1 도전 입자의 중첩 영역의 이방 도전성 필름의 길이 방향의 최대폭 (이하, 이방 도전성 필름의 폭 방향으로 인접하는 도전 입자의 중첩폭이라고 한다) 의 적어도 일방이 도전 입자의 입자경의 1 배 미만인 이방 도전성 필름을 제공한다.
또, 본 발명은, 상기 서술한 이방 도전성 필름으로 제 1 전자 부품과 제 2 전자 부품이 이방 도전성 접속되어 있는 접속 구조체를 제공한다.
본 발명의 이방 도전성 필름에 의하면, 절연 접착제층에 도전 입자를 고밀도로 배치함으로써 이방 도전성 접속하는 단자의 면적이 좁아도 그 단자에 도전 입자를 확실하게 보충할 수 있고, 또한, 단자가 파인 피치로 형성되어 있어도, 도전 입자에 의해 쇼트가 발생하는 것을 억제할 수 있다.
도 1 은, 실시예의 이방 도전성 필름 (1A) 에 있어서의 도전 입자의 배치도이다.
도 2 는, 실시예의 이방 도전성 필름 (1B) 에 있어서의 도전 입자의 배치도이다.
도 3 은, 실시예의 이방 도전성 필름 (1C) 에 있어서의 도전 입자의 배치도이다.
도 4 는, 실시예의 이방 도전성 필름 (1D) 에 있어서의 도전 입자의 배치도이다.
도 5 는, 비교예의 이방 도전성 필름 (1x) 에 있어서의 도전 입자의 배치도이다.
도 6 은, 비교예의 이방 도전성 필름 (1y) 에 있어서의 도전 입자의 배치도이다.
이하, 도면을 참조하면서 본 발명을 상세하게 설명한다. 또한, 각 도면 중, 동일 부호는 동일 또는 동등한 구성 요소를 나타내고 있다.
도 1 은, 본 발명의 일 실시예의 이방 도전성 필름 (1A) 에 있어서의 도전 입자 (P) 의 배치도이다. 이 이방 도전성 필름 (1A) 은, 절연 접착제층 (10) 과, 절연 접착제층 (10) 에 격자상의 배치로 고정된 도전 입자 (P) 를 갖는다.
보다 구체적으로는, 도전 입자 (P) 는, 절연 접착제층 (10) 내에 정방 격자 또는 장방 격자로 배치되어 있고, 기준 도전 입자 (P0) 와 그 기준 도전 입자 (P0) 에 가장 근접한 제 1 도전 입자 (P1) 를 함유하는 격자축 (이하, 제 1 배열축 (A1) 이라고 한다) 이, 이방 도전성 필름 (1A) 의 길이 방향 (F1) 및 폭 방향 (F2) 에 대해 기울어져 있다. 여기서, 기준 도전 입자 (P0) 와 제 1 도전 입자 (P1) 의 중심간 거리는 L1 이다.
또, 제 1 도전 입자 (P1) 와 동등 또는 제 1 도전 입자 (P1) 의 다음으로 기준 도전 입자 (P0) 에 근접한 도전 입자로서, 제 1 배열축 (A1) 상에 없는 제 2 도전 입자 (P2) 와 기준 도전 입자 (P0) 를 함유하는 격자축 (이하, 제 2 배열축 (A2) 이라고 한다) 도 이방 도전성 필름 (1A) 의 길이 방향 (F1) 및 폭 방향 (F2) 에 대해 기울어져 있다. 여기서, 기준 도전 입자 (P0) 와 제 2 도전 입자 (P2) 의 중심간 거리를 L2 로 하면, L2 ≥ L1 이다.
기준 도전 입자 (P0) 와 제 1 도전 입자 (P1) 의 중심간 거리 (L1), 및 기준 도전 입자 (P0) 와 제 2 도전 입자 (P2) 의 중심간 거리 (L2) 는, 이방 도전성 필름을 적용하는 FOG 접속이나 COG 접속 등에 따라 적절히 결정할 수 있고, 통상, 각각 도전 입자 (P) 의 입자경 (D) 의 1.5 ∼ 2000 배이지만, FOG 접속의 경우에는 바람직하게는 2.5 ∼ 1000 배, 보다 바람직하게는 3 ∼ 700 배, 특히 바람직하게는 5 배보다 크고 400 배 미만이다. COG 접속의 경우에는 바람직하게는 1.5 ∼ 5 배, 보다 바람직하게는 1.8 ∼ 4.5 배, 특히 바람직하게는 2 ∼ 4 배이다. 도전 입자 (P) 가 이와 같이 고밀도로 배치되어 있음으로써, 이방 도전성 필름 (1A) 을 사용하여 이방 도전성 접속하는 단자의 면적이 좁아도 그 단자에 도전 입자 (P) 가 확실하게 포착되어, 도통 신뢰성을 얻을 수 있다. 이에 대해, 중심간 거리 (L1, L2) 가 지나치게 짧으면 이방 도전성 필름을 사용하여 단자 사이를 접속했을 경우에 쇼트가 생기고 쉬워지고, 반대로 지나치게 길면 단자 사이에 포착되는 도전 입자수가 불충분해진다.
이 이방 도전성 필름 (1A) 에서는, 기준 도전 입자 (P0) 의 이방 도전성 필름의 길이 방향의 투영 이미지 (q1) (즉, 기준 도전 입자 (P0) 를 이방 도전성 필름 (1A) 의 길이 방향 (F1) 의 평행광으로 투영했을 경우의 이미지) 와 제 1 도전 입자 (P1) 가 중첩되고, 또한 기준 도전 입자 (P0) 의 이방 도전성 필름의 폭 방향 (F2) 의 투영 이미지 (q2) (즉, 기준 도전 입자 (P0) 를 이방 도전성 필름 (1A) 의 폭 방향 (F2) 의 평행광으로 투영했을 경우의 이미지) 와 제 2 도전 입자 (P2) 가 중첩되어 있다. 또한 이방 도전성 필름 (1A) 의 길이 방향 (F1) 으로 인접하는 기준 도전 입자 (P0) 와 제 1 도전 입자 (P1) 의 중첩폭 (W1) 과, 이방 도전성 필름 (1A) 의 폭 방향 (F2) 으로 인접하는 기준 도전 입자 (P0) 와 제 2 도전 입자 (P2) 의 중첩폭 (W2) 이, 각각 도전 입자 (P) 의 입자경 (D) 의 0 배보다 크고 1 배 미만, 바람직하게는 0.5 배 미만이다.
또한, 본 발명에 있어서 도전 입자 (P) 의 입자경 (D) 은, 이방 도전성 필름에서 사용되고 있는 도전 입자의 평균 입자경이다. 도전 입자 (P) 의 입자경 (D) 은, 쇼트 방지와, 접속하는 단자간 접합의 안정성의 점에서, 바람직하게는 1 ∼ 30 μm, 보다 바람직하게는 2 ∼ 15 μm 이다. 또한, 도전 입자의 입자경 (D) 과 입자 중심간 거리의 범위는 밀접하게 관련되어 있고, 예를 들어, 일반적인 FPC 배선의 경우, 접속 영역 길이가 통상 2 ㎜ 이고, 하나의 배열축에서 입자경 1 μm 의 도전 입자 2 개가 도전 입자경 0.5 배의 여유를 가지고 포착되는 것으로 하면, 입자 중심간 거리의 상한은 입자경의 1998 배로 산출할 수 있다 (이 경우, 이 배열축에 인접하는 배열축과의 거리는 충분히 짧은 것이 된다). 입자경이 2 μm 및 3 μm 인 FOG 접속의 경우도 상기 동일한 이유에서, 입자 중심간 거리의 상한은 각각 입자경의 998 배 및 663.7 μm 로 산출할 수 있다 (1 μm 의 도전 입자가 2 ㎜ 내에 3 개 존재하는 경우도 포함할 수 있는 범위이기도 하다). 또, 일반적인 FPC 배선에 대해, 그 폭을 200 μm , L/S=1 로 했을 경우에, 배선폭과 그 스페이스의 합계인 400 μm 내에서, 하나의 배열축에서 최소 직경 1 μm 의 도전 입자 2 개가 도전 입자경 0.5 배의 여유를 갖고, 또한 배선의 단부보다 내측에 존재할 수 있는 것으로 하면, 입자 중심간 거리의 상한은, 입자경의 398 배 미만으로 산출할 수 있다. 또, 입자 중심간 거리의 하한은, 도전 입자의 입자경 (D) 이 30 μm 인 경우에, 여유를 갖고 배치할 수 있는 간격에 상당한다.
이 이방 도전성 필름 (1A) 에서는, 상기 서술한 바와 같이, 길이 방향 (F1) 으로 인접하는 기준 도전 입자 (P0) 와 제 1 도전 입자 (P1) 의 중첩폭 (W1) 과, 이방 도전성 필름 (1A) 의 폭 방향 (F2) 으로 인접하는 기준 도전 입자 (P0) 와 제 2 도전 입자 (P2) 의 중첩폭 (W2) 이, 양쪽 모두 도전 입자 (P) 의 입자경 (D) 의 1 배 미만이지만, 본 발명에 있어서는, 이들 중첩폭 (W1, W2) 의 적어도 일방이 도전 입자 (P) 의 입자경 (D) 의 1 배 미만이면 된다. 바꾸어 말하면, 양쪽의 중첩폭 (W1, W2) 이 동시에 도전 입자 (P) 의 입자경 (D) 에 동일해지는 경우는 없다. 즉, 기준 도전 입자 (P0) 의 투영 이미지 (q1) 와 제 1 도전 입자 (P1) 또는 제 2 도전 입자 (P2) 가 정확히 중첩되고, 또한 기준 도전 입자 (P0) 의 투영 이미지 (q2) 와 제 2 도전 입자 (P2) 또는 제 1 도전 입자 (P1) 가 정확히 중첩되는 경우는 없다.
이와 같이 중첩폭 (W1, W2) 을 조정함으로써, 도전 입자 (P) 가 고밀도로 배치되어 있음에도 불구하고, 이방 도전성 필름 (1A) 을 사용하여 단자를 이방 도전성 접속했을 경우에, 단자간에 쇼트가 발생하는 것을 억제할 수 있다. 또, 고밀도로 배치된 상태에서도 의도적으로 어긋나게 하고 있음으로써, 이방 도전성 필름의 제조시에 불량이 발생했다고 해도 용이하게 검출할 수 있다. 예를 들어, 임의의 지점에 있어서의 면시야 화상에 필름의 길이나 폭 혹은 이들에 미리 설계한 사행의 각도의 직선 (보조선) 을 그음으로써, 당초의 설계에 합치하여 배열축이 형성되어 있는지를 용이하게 확인할 수 있다.
이 쇼트 발생의 억제 효과는, 도전 입자 (P) 와 절연 접착제층 (10) 의 다음과 같은 작용 기구에 의해 얻어지는 것으로 생각된다. 즉, 이방 도전성 필름 (1A) 을 사용하여 전자 부품의 접속 단자 (3) 를 이방 도전성 접속하는 경우에, 예를 들어, 도 1 에 나타낸 바와 같이, 이방 도전성 필름 (1A) 의 길이 방향 (F1) 과 접속 단자 (3) 의 폭 방향을 맞추고, 접속 단자 (3) 를 덮는 가열 헤드로 가열 가압하면, 절연 접착제층 (10) 이 용융되고, 그 용융된 수지가 화살표 X 방향으로 흘러, 용융된 수지의 흐름에 의해 접속 단자 (3) 간의 도전 입자 (P) 도 화살표 X 방향으로 이동한다. 여기서, 도 5 에 나타내는 비교예의 이방 도전성 필름 (1x) 과 같이, 중첩폭 (W1 및 W2) 의 양쪽이 도전 입자 (P) 의 입자경 (D) 에 동일하면, 이방 도전성 접속시에 접속 단자 (3) 간의 도전 입자 (P) 는 화살표 X 방향으로도 그에 직교하는 방향으로도 1 열로 나열되게 되어, 용융된 수지의 흐름에 의해 도전 입자 (P) 가 3 개 이상의 복수개로 연결되기 쉬워진다. 이 때문에, 파인 피치의 접속 단자를 접속하는 경우, 쇼트가 일어나기 쉬워진다.
이에 대해, 이 이방 도전성 필름 (1A) 에서는 도 1 에 나타낸 바와 같이 X 방향에 인접하는 도전 입자 (P3, P1, P4) 는 이방 도전성 필름 (1A) 의 길이 방향 (F1) 의 위치가 어긋나 있으므로, 용융된 수지의 흐름이 흐트러지고, 용융된 수지에서 흐르게 된 후의 도전 입자가 3 개 이상 연결되는 것이 방지되어, 파인 피치의 접속 단자에서도 쇼트를 발생시키지 않고 접속할 수 있다. 즉, 필름의 용융 점도의 설계에 마진을 갖게 하는 것이 가능해진다. 예를 들어, 고밀도로 도전 입자가 존재하고, 또한 도전 입자의 유동을 억제하기 위해 용융 점도를 비교적 높게 설계하면, 압입을 저해할 염려가 생긴다. 그러나 상기 서술한 바와 같이 설계함으로써, 이와 같은 문제는 회피하기 쉬워진다. 또, 배합 설계의 단계에 있어서도 유동 상태의 거동을 파악하기 쉬우므로, 설계 공정수의 삭감에도 기여할 수 있다.
이 파인 피치의 접속에 있어서는, 서로 접속하는 대향하는 접속 단자를 포함한 접속 단자의 병렬 방향에 있어서, 간극을 두고 인접하는 최소 단자간 거리 (이 거리는 이방 도전성 접속이 가능한 범위에서 병렬 방향으로 어긋나 있어도 된다) 를 도전 입자의 입자경 (D) 의 4 배 미만으로 할 수 있다. 이 경우, 접속되는 단자의 접속면의 폭 방향의 폭은, 도전 입자의 입자경 (D) 의 7 배 미만으로 할 수 있다.
또, 도 6 에 나타내는 비교예의 이방 도전성 필름 (1y) 과 같이, 기준 도전 입자 (P0) 에 가장 근접한 제 1 도전 입자 (P1) 는, 기준 도전 입자 (P0) 의 이방 도전성 필름의 길이 방향 (F1) 의 투영 이미지 (q1) 와 중첩되지 않고, 폭 방향 (F2) 의 투영 이미지 (q2) 와도 중첩되어 있지 않고, 제 1 도전 입자 (P1) 보다 기준 도전 입자 (P0) 로부터 멀어진 도전 입자 (Px, Py) 가 기준 도전 입자 (P0) 의 투영 이미지 (q1, q2) 와 중첩되는 경우, 도전 입자 (P) 의 밀도가 낮아지기 때문에 쇼트는 잘 발생하지 않게 된다. 그러나, 도전 입자 (P) 의 밀도가 낮기 때문에, 접속해야 할 단자의 사이즈가 작은 경우에는 도전 입자 (P) 가 단자 (3) 에서 잘 포착되지 않아, 도통 신뢰성이 떨어진다. 일반적으로, 동 도면에 나타내는 바와 같이, IC 칩 등에서는 복수의 접속 단자 (3) 가 병렬하고 있어, 이방 도전성 필름의 접속 단자에 대한 첩합 (貼合) 은 접속 단자 (3) 의 배열 방향을 따라 실시되지만, 이 첩합에 어긋남이나 휨이 생기면, 접속 단자 (3) 상에서 성기게 배치되어 있는 도전 입자 (P) 가 더욱 접속 단자에 포착되기 어려워진다.
이에 대해, 본 발명의 이방 도전성 필름 (1A) 에서는 도통 신뢰성을 향상시킬 수 있다.
본 발명의 이방 도전성 필름은, 도전 입자의 배치에 대해 여러 가지 양태를 취할 수 있다. 예를 들어, 상기 서술한 이방 도전성 필름 (1A) 에 있어서, 기준 도전 입자 (P0) 의 이방 도전성 필름 (1A) 의 길이 방향 (F1) 의 투영 이미지 (q1) 와 제 2 도전 입자가 중첩되고, 기준 도전 입자 (P0) 의 이방 도전성 필름 (1A) 의 폭 방향 (F2) 의 투영 이미지 (q2) 와 제 1 도전 입자가 중첩되도록 해도 된다.
또, 도 2 에 나타내는 이방 도전성 필름 (1B) 과 같이, 상기 서술한 이방 도전성 필름 (1A) 에 있어서 도전 입자 (P) 의 배치를 사방 (斜方) 격자로 하고, 또한 이방 도전성 필름의 폭 방향 (F2) 으로 인접하는 기준 도전 입자 (P0) 와 제 2 도전 입자 (P2) 의 중첩폭 (W2) 을 도전 입자 (P) 의 입자경 (D) 에 동일하게 해도 된다. 이 경우, 이방 도전성 필름 (1B) 의 길이 방향 (F1) 으로 인접하는 기준 도전 입자 (P0) 와 제 1 도전 입자 (P1) 의 중첩폭 (W1) 은, 도전 입자 (P) 의 입자경 (D) 의 1 배 미만, 바람직하게는, 0.5 배 미만으로 한다. 이 양태에서는, 기준 도전 입자 (P0) 의 이방 도전성 필름의 길이 방향 (F1) 의 외접선이, 제 1 도전 입자 (P1) 의 그것과 중복되지 않는 것이 바람직하다. 즉, 기준 도전 입자 (P0) 의 이방 도전성 필름의 길이 방향 (F1) 의 외접선이 제 1 도전 입자 (P1) 를 관통하는 것이 바람직하다.
도 3 에 나타내는 이방 도전성 필름 (1C) 과 같이, 상기 서술한 이방 도전성 필름 (1A) 에 있어서 도전 입자 (P) 의 배치를 사방 격자로 하고, 또한 이방 도전성 필름의 길이 방향 (F1) 으로 인접하는 기준 도전 입자 (P0) 와 제 1 도전 입자 (P1) 의 중첩폭 (W1) 을 도전 입자 (P) 의 입자경 (D) 에 동일하게 해도 된다. 이 경우, 이방 도전성 필름 (1C) 의 폭 방향 (F2) 으로 인접하는 기준 도전 입자 (P0) 와 제 2 도전 입자 (P2) 의 중첩폭 (W2) 은, 도전 입자 (P) 의 입자경 (D) 의 1 배 미만, 바람직하게는, 0.5 배 미만으로 한다. 이 양태에서는, 기준 도전 입자 (P0) 의 이방 도전성 필름의 폭 방향 (F2) 의 외접선이, 제 2 도전 입자 (P2) 의 그것과 중복되지 않는 것이 바람직하다. 즉, 기준 도전 입자 (P0) 의 이방 도전성 필름의 폭 방향 (F2) 의 외접선이 제 2 도전 입자 (P2) 를 관통하는 것이 바람직하다.
이 이방 도전성 필름 (1C) 과 같이, 이방 도전성 필름의 길이 방향 (F1) 에 도전 입자 (P) 를 1 열로 배열하고, 또한 이방 도전성 필름의 폭 방향 (F2) 으로 인접하는 도전 입자 (P) 가, 도전 입자 (P) 의 입자경 (D) 의 1 배 미만의 중첩폭 (W2) 으로 어긋나도록 하면, 도전 입자 (P) 가 수지의 유동 방향인 X 방향으로만 경사져서 배치되기 때문에, 접속 단자 (3) 에 포착된 도전 입자와 수지 유동에 의해 이동한 도전 입자를 용이하게 파악할 수 있다. 또, 유동 방향에서의 도전 입자 (P) 의 중첩이 작아지므로, 쇼트의 발생을 특히 억제할 수 있다.
또한, 이와 같이 도전 입자 (P) 의 배치를, 접속시의 수지의 유동을 가미하여 설계함으로써, 절연 접착제층 (10) 을 형성하는 절연성 바인더의 배합의 자유도를 늘릴 수 있어, 이방 도전성 필름의 제조 조건이나 접속 조건 등의 변경에 대비하기 쉬워진다.
도 4 에 나타내는 이방 도전성 필름 (1D) 과 같이, 상기 서술한 이방 도전성 필름 (1A) 에 있어서 도전 입자 (P) 의 배치를 사방 격자로 해도 된다.
본 발명에 있어서 도전 입자 (P) 의 밀도는, 바람직하게는 400 ∼ 250000 개/㎟, 보다 바람직하게는 800 ∼ 200000 개/㎟, 더욱 바람직하게는 1200 ∼ 100000 개/㎟ 이다. 이 입자 밀도는, 도전 입자 (P) 의 입자경 (D) 과 배치 위치에 따라 적절히 조정된다.
도전 입자 (P) 자체의 구성이나 절연 접착제층 (10) 의 층 구성 또는 구성 수지에 대해서는, 여러 가지 양태를 취할 수 있다.
즉, 도전 입자 (P) 로는, 공지된 이방 도전성 필름에 사용되고 있는 것 중에서 적절히 선택하여 사용할 수 있다. 예를 들어, 니켈, 코발트, 은, 구리, 금, 팔라듐 등의 금속 입자, 금속 피복 수지 입자 등을 들 수 있다. 2 종 이상을 병용할 수도 있다.
절연 접착제층 (10) 으로는, 공지된 이방 도전성 필름에서 사용되는 절연성 수지층을 적절히 채용할 수 있다. 예를 들어, 아크릴레이트 화합물과 광 라디칼 중합 개시제를 함유하는 광 라디칼 중합형 수지층, 아크릴레이트 화합물과 열 라디칼 중합 개시제를 함유하는 열 라디칼 중합형 수지층, 에폭시 화합물과 열 카티온 중합 개시제를 함유하는 열 카티온 중합형 수지층, 에폭시 화합물과 열 아니온 중합 개시제를 함유하는 열 아니온 중합형 수지층 등을 사용할 수 있다. 이들 수지층은, 필요에 따라 절연 접착제층 (10) 에 도전 입자 (P) 를 고정시키기 위해, 각각 중합한 것으로 할 수 있다. 절연 접착제층 (10) 을 복수의 수지층으로 형성해도 된다.
또, 절연 접착제층 (10) 에 도전 입자 (P) 를 고정시키기 위해, 절연 접착제층 (10) 에는, 필요에 따라 실리카 등의 절연성 필러를 배합해도 된다.
절연 접착제층 (10) 에 도전 입자 (P) 를 상기 서술한 배치로 고정시키는 방법으로는, 도전 입자 (P) 의 배치에 대응한 오목부를 갖는 형을 기계 가공이나 레이저 가공, 포토리소그래피 등 공지된 방법으로 제조하고, 그 형에 도전 입자를 넣고, 그 위에 절연 접착제층 형성용 조성물을 충전하고, 경화시켜, 형으로부터 취출하면 된다. 이와 같은 형으로부터, 또한 강성이 낮은 재질로 형을 제조해도 된다.
또, 절연 접착제층 (10) 에 도전 입자 (P) 를 상기 서술한 배치로 두기 위해, 절연 접착제층 형성 조성물층 상에, 관통공이 소정의 배치로 형성되어 있는 부재를 형성하고, 그 위에서부터 도전 입자 (P) 를 공급하여, 관통공을 통과시키는 등의 방법이어도 된다.
본 발명의 이방 도전성 필름을 사용하여, 플렉시블 기판 (FPC), 유리 기판, 플라스틱 기판 (PET 등의 열가소성 수지로 이루어지는 기판), 세라믹 기판 등의 제 1 전자 부품의 접속 단자와, IC 칩, IC 모듈, 플렉시블 기판 (FPC) 등의 제 2 전자 부품의 접속 단자를 이방 도전성 접속하는 경우, 예를 들어, 도 1 에 나타낸 바와 같이, 이방 도전성 필름 (1A) 의 길이 방향 (F1) 과, 제 1 전자 부품 또는 제 2 전자 부품의 접속 단자 (3) 의 폭 방향을 맞춘다. 이로써, 본 발명의 이방 도전성 필름 (1A) 에 있어서의 도전 입자 (P) 의 배치를 살려 접속 단자 (3) 에 있어서의 도전 입자 (P) 의 포착수를 충분히 높일 수 있고, 특히, 도전 입자 (P) 의 제 1 배열축 (A1) 또는 제 2 배열축 (A2) 의 적어도 일방이 이방 도전성 필름의 길이 방향 (F1) 또는 폭 방향 (F2) 에 대해 기울어져 있는 경우에, 접속 단자 (3) 에 있어서의 도전 입자 (P) 의 포착성을 현저하게 높일 수 있다.
보다 구체적으로는, 예를 들어, 제 1 전자 부품으로서, 투명 전극으로 접속 단자가 형성된 유리 기판 등을 사용하고, 제 2 전자 부품으로서, IC 칩 등을 사용하여 고밀도 배선의 COG 접속을 실시하는 경우, 보다 구체적으로는, 이들 접속 단자의 접속면의 크기가, 폭 8 ∼ 60 μm, 길이 400 μm 이하 (하한은 폭과 등배) 인 경우에, 특히, 종전의 이방 도전성 접속에 비해 접속 단자에서 포착할 수 있는 도전 입자수가 안정적으로 증가하여, 접속 신뢰성을 향상시킬 수 있다. 또한, 접속 단자면의 폭 방향의 폭이 이것보다 작으면 접속 불량이 다발하고, 크면 COG 접속에서 필요하게 되는 고밀도 실장에 대한 대응이 어려워진다. 또, 접속 단자면의 길이가 이것보다 짧으면 안정적인 도통을 취하기 어려워지고, 길이가 이것보다 길면 편접촉의 요인이 된다. 또, 제 2 전자 부품으로서 플렉시블 기판 (FPC) 과 같이 배선간 거리가 40 μm 이상이 되는 비교적 쇼트가 잘 발생하지 않는 것인 경우에는, 6 μm 이상의 비교적 큰 직경의 도전 입자를 사용할 수 있다 (입자경의 상한은 스페이스에 따르지만, 30 μm 이하가 바람직하고, 15 μm 이하가 보다 바람직하고, 15 μm 미만이 더욱더 바람직하다). 이와 같은 비교적 큰 도전 입자를 사용함으로써, 제 1 전자 부품의 접속면에 있어서의 배선 높이의 위치에 경미한 편차가 있어도 안정적으로 접속할 수 있다. 이와 같은 배선 높이의 위치에 편차가 생기는 것으로는, 제조상의 문제에서 표면에 굴곡을 갖는 세라믹 기판을 들 수 있다.
본 발명은, 이렇게 하여 이방 도전성 접속한 제 1 전자 부품과 제 2 전자 부품의 접속 구조체도 포함한다.
실시예
이하, 실시예에 기초하여 본 발명을 구체적으로 설명한다.
실시예 1 ∼ 3, 비교예 1
(1) 이방 도전성 필름의 제조
페녹시 수지 (열가소성 수지) (신닛테츠 스미킨 (주), YP-50) 60 질량부, 에폭시 수지 (열경화성 수지) (미츠비시 화학 (주), jER828) 40 질량부, 카티온계 경화제 (산신 화학 공업 (주), SI-60L) 2 질량부, 및 실리카 미립자 (닛폰 아에로질 (주), 아에로질 RY200) 20 질량부를 함유하는 절연성 수지의 혼합 용액을 조제하고, 그것을, 필름 두께 50 μm 의 PET 필름 상에 도포하고, 80 ℃ 의 오븐에서 5 분간 건조시켜, PET 필름 상에 두께 20 μm 의 점착층을 형성하였다.
한편, 표 1 에 나타내는 배치로 볼록부의 배열 패턴을 갖는 금형을 제조하고, 공지된 투명성 수지의 펠릿을 용융시킨 상태로 그 금형에 흘려 넣고, 차게 하여 굳힘으로써, 오목부가 표 1 에 나타내는 배치의 수지형을 형성하였다. 이 수지형의 오목부에 도전 입자 (세키스이 화학 공업 (주), AUL704, 입경 4 μm) 를 충전하고, 그 위에 상기 서술한 절연성 수지의 점착층을 씌우고, 자외선 경화에 의해 그 절연성 수지에 함유되는 경화성 수지를 경화시켰다. 그리고, 형으로부터 절연성 수지를 박리하여, 각 실시예 및 비교예의 이방 도전성 필름을 제조하였다.
(2) 최근접 도전 입자의 중심간 거리
각 실시예 및 비교예의 이방 도전성 필름에 있어서, 기준 도전 입자 (P0) 와, 그 기준 도전 입자 (P0) 에 가장 근접한 제 1 도전 입자 (P1) 의 중심간 거리 (L1) 를, 광학 현미경을 사용하여 계측하여 확인하였다. 이 경우, 기준 도전 입자 (P0) 의 중심과 제 1 도전 입자 (P1) 의 중심을 연결한 제 1 배열축 (A1) 상에 있는 도전 입자 100 개 50 세트를 임의로 계측하고, 그 평균값을 구하여, 소기의 중심간 거리 (L1) 인 것을 확인하였다. 결과를 표 1 에 나타낸다.
(3) 인접하는 도전 입자의 중첩폭 (W1, W2)
각 실시예 및 비교예의 이방 도전성 필름에 있어서, 이방 도전성 필름의 길이 방향 (F1) 에 있어서 인접하는 도전 입자 (P) 의 중첩폭 (W1) 및 이방 도전성 필름의 폭 방향 (F2) 으로 인접하는 도전 입자 (P) 의 중첩폭 (W2) 을 금속 현미경을 사용하여 계측하였다. 결과를 표 1 에 나타낸다.
(4) 도통 평가
각 실시예 및 비교예의 이방 도전성 필름의 (a) 초기 도통 저항, (b) 도통 신뢰성, (c) 쇼트 발생률을 각각 다음과 같이 평가하였다. 결과를 표 1 에 나타낸다.
(a) 초기 도통 저항
각 실시예 및 비교예의 이방 도전성 필름을, 초기 도통 및 도통 신뢰성의 평가용 IC 와 유리 기판 사이에 끼우고, 가열 가압 (180 ℃, 80 ㎫, 5 초) 하여 각 평가용 접속물을 얻었다. 이 경우, 이방 도전성 필름의 길이 방향과 접속 단자의 폭 방향을 맞추었다. 그리고, 이 평가용 접속물의 도통 저항을 측정하였다.
여기서, 이 각 평가용 IC 와 유리 기판은, 그들의 단자 패턴이 대응하고 있고, 사이즈는 다음과 같다.
초기 도통 및 도통 신뢰성의 평가용 IC
외경 0.7 × 20 ㎜
두께 0.2 ㎜
범프 사양 금 도금, 높이 12 μm, 사이즈 15 × 100 μm, 범프간 거리 15 μm
유리 기판
유리 재질 코닝사 제조
외경 30 × 50 ㎜
두께 0.5 ㎜
전극 ITO 배선
(b) 도통 신뢰성
(a) 초기 도통 저항의 평가용 IC 와 각 실시예 및 비교예의 이방 도전성 필름의 평가용 접속물을 온도 85 ℃, 습도 85 %RH 의 항온조에 500 시간 둔 후의 도통 저항을 (a) 와 동일하게 측정하였다. 또한, 이 도통 저항이 5 Ω 이상이면, 접속한 전자 부품의 실용적인 도통 안정성의 점에서 바람직하지 않다.
(c) 쇼트 발생률
쇼트 발생률의 평가용 IC 로서 다음의 IC (7.5 μm 스페이스의 빗살 TEG (test element group)) 를 준비하였다.
외경 1.5 × 13 ㎜
두께 0.5 ㎜
범프 사양 금 도금, 높이 15 μm, 사이즈 25 × 140 μm, 범프간 거리 7.5 μm
각 실시예 및 비교예의 이방 도전성 필름을, 쇼트 발생률의 평가용 IC 와, 그 평가용 IC 에 대응한 패턴의 유리 기판 사이에 끼우고, (a) 와 동일한 접속 조건으로 가열 가압하여 접속물을 얻고, 그 접속물의 쇼트 발생률을 구하였다. 쇼트 발생률은, 「쇼트의 발생수/7.5 μm 스페이스 총수」 로 산출된다. 쇼트 발생률이 50 ppm 이상이면, 실용상의 접속 구조체를 제조하는 점에서 바람직하지 않다.
(5) 연결 입자
(a) 초기 도통 저항의 평가용 IC 와 각 실시예 및 비교예의 이방 도전성 필름의 평가용 접속물에 있어서, 이웃하는 접속 단자간 100 개 중에서, 단자와 접속하지 않고 존재하는 도전 입자로서 2 개 연결된 도전 입자 덩어리의 수, 또는 3 개 연결된 도전 입자 덩어리의 수를 금속 현미경을 사용하여 계측하였다. 결과를 표 1 에 나타낸다.
Figure pct00001
표 1 로부터, 실시예 1 ∼ 3 의 이방 도전성 필름과 비교예 1 의 도전성 필름은, 모두 도전 입자가 고밀도이지만, 비교예 1 의 이방 도전성 필름에서는 연결된 도전 입자가 3 개인 도전 입자 덩어리가 발생하여, 쇼트가 생기기 쉬운 데에 반해, 실시예 1 ∼ 3 의 이방 도전성 필름에서는 도전 입자 덩어리가 잘 발생하지 않아, 단자가 잘 쇼트되지 않는 것을 알 수 있다.
또, 이들 접속 상태를 관찰한 결과, 비교예 1 에서는 도전 입자의 배열이 범프열과 평행한 배열과 직교하는 배열로 이루어지기 때문인지, 도전 입자의 배열 상태의 접속 전후의 변화를 알기 어려웠다. 그러나, 인접하는 도전 입자가 이방 도전성 필름의 길이 방향 및 폭 방향의 적어도 일방에서 중복되고, 중복폭 (W1, W2) 이 도전 입자의 입자경의 1 배 미만인 실시예 1 ∼ 3 에서는, 접속 전후의 도전 입자의 위치의 변화를 파악하는 것이 용이하였다.
1A, 1B, 1C, 1D 이방 도전성 필름
3 단자 또는 접속 단자
10 절연 접착제층
A1 제 1 배열축
A2 제 2 배열축
F1 이방 도전성 필름의 길이 방향
F2 이방 도전성 필름의 폭 방향
L1 기준 도전 입자와 제 1 도전 입자의 중심간 거리
L2 기준 도전 입자와 제 2 도전 입자의 중심간 거리
P 도전 입자
P0 기준 도전 입자
P1 제 1 도전 입자
P2 제 2 도전 입자
q1 기준 도전 입자의 이방 도전성 필름의 길이 방향의 투영 이미지
q2 기준 도전 입자의 이방 도전성 필름의 폭 방향의 투영 이미지
W1 이방 도전성 필름의 길이 방향으로 인접하는 도전 입자의 중첩폭
W2 이방 도전성 필름의 폭 방향으로 인접하는 도전 입자의 중첩폭

Claims (8)

  1. 절연 접착제층과, 그 절연 접착제층에 격자상으로 배치된 도전 입자를 함유하는 이방 도전성 필름으로서,
    기준으로 하는 임의의 도전 입자 (이하, 기준 도전 입자라고 한다) 와,
    기준 도전 입자에 가장 근접한 제 1 도전 입자와,
    제 1 도전 입자와 동등 또는 제 1 도전 입자의 다음으로 기준 도전 입자에 근접한 도전 입자로서, 기준 도전 입자와 제 1 도전 입자를 함유하는 격자축 상에 없는 제 2 도전 입자에 대해,
    기준 도전 입자의 이방 도전성 필름의 길이 방향의 투영 이미지와 제 1 도전 입자 또는 제 2 도전 입자가 중첩되고,
    기준 도전 입자의 이방 도전성 필름의 폭 방향의 투영 이미지와 제 2 도전 입자 또는 제 1 도전 입자가 중첩되고,
    기준 도전 입자의 이방 도전성 필름의 길이 방향의 투영 이미지와, 제 1 도전 입자 또는 제 2 도전 입자의 중첩 영역의 이방 도전성 필름의 폭 방향의 최대폭 (이하, 이방 도전성 필름의 길이 방향으로 인접하는 도전 입자의 중첩폭이라고 한다), 및 기준 도전 입자의 이방 도전성 필름의 폭 방향의 투영 이미지와, 제 2 도전 입자 또는 제 1 도전 입자의 중첩 영역의 이방 도전성 필름의 길이 방향의 최대폭 (이하, 이방 도전성 필름의 폭 방향으로 인접하는 도전 입자의 중첩폭이라고 한다) 의 적어도 일방이 도전 입자의 입자경의 1 배 미만인 이방 도전성 필름.
  2. 제 1 항에 있어서,
    도전 입자의 격자상의 배치가 사방 격자인 이방 도전성 필름.
  3. 제 1 항 또는 제 2 항에 있어서,
    이방 도전성 필름의 길이 방향으로 인접하는 도전 입자의 중첩폭이 도전 입자의 입자경에 동일한 이방 도전성 필름.
  4. 제 1 항 또는 제 2 항에 있어서,
    이방 도전성 필름의 폭 방향으로 인접하는 도전 입자의 중첩폭이 도전 입자의 입자경에 동일한 이방 도전성 필름.
  5. 제 1 항 내지 제 4 항에 있어서,
    이방 도전성 필름의 길이 방향으로 인접하는 도전 입자의 중첩폭 및 이방 도전성 필름의 폭 방향으로 인접하는 도전 입자의 중첩폭의 적어도 일방이 도전 입자의 입자경의 0.5 배 미만인 이방 도전성 필름.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    기준 도전 입자와 제 1 도전 입자의 중심간 거리 및 기준 도전 입자와 제 2 도전 입자의 중심간 거리가, 각각 도전 입자의 입자경의 1.5 ∼ 2000 배인 이방 도전성 필름.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    기준 도전 입자와 제 1 도전 입자의 중심간 거리 및 기준 도전 입자와 제 2 도전 입자의 중심간 거리가, 각각 도전 입자의 입자경의 1.5 ∼ 5 배인 이방 도전성 필름.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 이방 도전성 필름으로 제 1 전자 부품과 제 2 전자 부품이 이방 도전성 접속되어 있는 접속 구조체.
KR1020177004491A 2014-10-28 2015-10-27 이방 도전성 필름 및 접속 구조체 KR20170033378A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-219794 2014-10-28
JP2014219794 2014-10-28
PCT/JP2015/080233 WO2016068127A1 (ja) 2014-10-28 2015-10-27 異方導電性フィルム及び接続構造体

Publications (1)

Publication Number Publication Date
KR20170033378A true KR20170033378A (ko) 2017-03-24

Family

ID=55857463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177004491A KR20170033378A (ko) 2014-10-28 2015-10-27 이방 도전성 필름 및 접속 구조체

Country Status (6)

Country Link
US (1) US20170352636A1 (ko)
JP (1) JP6690184B2 (ko)
KR (1) KR20170033378A (ko)
CN (1) CN106797080B (ko)
TW (1) TWI699788B (ko)
WO (1) WO2016068127A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017191772A1 (ja) * 2016-05-05 2017-11-09 デクセリアルズ株式会社 フィラー配置フィルム
US20170338204A1 (en) * 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
KR20170130003A (ko) * 2016-05-17 2017-11-28 삼성디스플레이 주식회사 이방성 도전 필름을 포함하는 표시 장치 및 이방성 도전 필름의 제조 방법
JP6187665B1 (ja) * 2016-10-18 2017-08-30 デクセリアルズ株式会社 異方性導電フィルム
KR102519126B1 (ko) * 2018-03-30 2023-04-06 삼성디스플레이 주식회사 표시 장치
JP2020095922A (ja) * 2018-12-14 2020-06-18 デクセリアルズ株式会社 異方性導電フィルム
CN112562886A (zh) * 2019-09-10 2021-03-26 南昌欧菲生物识别技术有限公司 异方性导电膜及其制备方法、邦定结构和超声波生物识别装置
KR20220016364A (ko) 2020-07-30 2022-02-09 삼성디스플레이 주식회사 전자장치
JP2023117329A (ja) * 2022-02-10 2023-08-23 デクセリアルズ株式会社 導電フィルムの設計方法
WO2023189416A1 (ja) * 2022-03-31 2023-10-05 デクセリアルズ株式会社 導電フィルム、接続構造体及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4887700A (ko) 1972-01-28 1973-11-17
JPH1021741A (ja) * 1996-07-03 1998-01-23 Asahi Chem Ind Co Ltd 異方導電性組成物及びフィルム
JP4887700B2 (ja) * 2005-09-09 2012-02-29 住友ベークライト株式会社 異方導電性フィルムおよび電子・電機機器
JP2013171656A (ja) * 2012-02-20 2013-09-02 Dexerials Corp 異方性導電接続材料、接続構造体、接続構造体の製造方法及び接続方法
KR20140091055A (ko) * 2011-11-14 2014-07-18 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름, 접속 방법 및 접합체

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030155656A1 (en) * 2002-01-18 2003-08-21 Chiu Cindy Chia-Wen Anisotropically conductive film
KR20070010015A (ko) * 2004-03-30 2007-01-19 도카이 고무 고교 가부시키가이샤 이방성 도전막 및 그 제조방법
US8802214B2 (en) * 2005-06-13 2014-08-12 Trillion Science, Inc. Non-random array anisotropic conductive film (ACF) and manufacturing processes
WO2007125993A1 (ja) * 2006-04-27 2007-11-08 Asahi Kasei Emd Corporation 導電粒子配置シート及び異方導電性フィルム
TWI307406B (en) * 2006-07-06 2009-03-11 Au Optronics Corp Misalignment detection devices
JP5234048B2 (ja) * 2009-04-28 2013-07-10 日立化成株式会社 異方導電粒子
KR101345694B1 (ko) * 2011-03-11 2013-12-30 옵토팩 주식회사 파이버, 파이버 집합체 및 이를 포함하는 접착제
US9102851B2 (en) * 2011-09-15 2015-08-11 Trillion Science, Inc. Microcavity carrier belt and method of manufacture
JP6169915B2 (ja) * 2012-08-01 2017-07-26 デクセリアルズ株式会社 異方性導電フィルムの製造方法、異方性導電フィルム、及び接続構造体
KR101706821B1 (ko) * 2014-09-01 2017-02-14 삼성에스디아이 주식회사 이방 도전성 필름 및 상기 필름에 의해 접속된 반도체 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4887700A (ko) 1972-01-28 1973-11-17
JPH1021741A (ja) * 1996-07-03 1998-01-23 Asahi Chem Ind Co Ltd 異方導電性組成物及びフィルム
JP4887700B2 (ja) * 2005-09-09 2012-02-29 住友ベークライト株式会社 異方導電性フィルムおよび電子・電機機器
KR20140091055A (ko) * 2011-11-14 2014-07-18 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름, 접속 방법 및 접합체
JP2013171656A (ja) * 2012-02-20 2013-09-02 Dexerials Corp 異方性導電接続材料、接続構造体、接続構造体の製造方法及び接続方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
일본 특허공보 특허 제 4887700호(2012.02.29.) 1부. *

Also Published As

Publication number Publication date
TWI699788B (zh) 2020-07-21
JP2016085982A (ja) 2016-05-19
CN106797080B (zh) 2019-05-21
WO2016068127A1 (ja) 2016-05-06
TW201635313A (zh) 2016-10-01
JP6690184B2 (ja) 2020-04-28
CN106797080A (zh) 2017-05-31
US20170352636A1 (en) 2017-12-07

Similar Documents

Publication Publication Date Title
KR20170033378A (ko) 이방 도전성 필름 및 접속 구조체
JP7397357B2 (ja) 異方導電性フィルムの製造方法及び異方導電性フィルム
JP6932110B2 (ja) 異方導電性フィルム及び接続構造体
KR101929697B1 (ko) 이방 도전성 필름 및 접속 구조체
KR102519777B1 (ko) 이방성 도전 필름 및 접속 구조체
CN110499119B (zh) 各向异性导电性膜及连接构造体
TWI834084B (zh) 異向導電性膜及其製造方法、以及使用有異向導電性膜之連接構造體及其製造方法
TWI671954B (zh) 異向導電性膜及連接結構體

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2019101000798; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20190308

Effective date: 20200224