KR20170031070A - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
KR20170031070A
KR20170031070A KR1020160116314A KR20160116314A KR20170031070A KR 20170031070 A KR20170031070 A KR 20170031070A KR 1020160116314 A KR1020160116314 A KR 1020160116314A KR 20160116314 A KR20160116314 A KR 20160116314A KR 20170031070 A KR20170031070 A KR 20170031070A
Authority
KR
South Korea
Prior art keywords
substrate
dividing line
along
hole
laser beam
Prior art date
Application number
KR1020160116314A
Other languages
English (en)
Other versions
KR101916518B1 (ko
Inventor
히로시 모리카즈
칼 하인즈 프리바서
나오 핫토리
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20170031070A publication Critical patent/KR20170031070A/ko
Application granted granted Critical
Publication of KR101916518B1 publication Critical patent/KR101916518B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0054—Processes for devices with an active region comprising only group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0203—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth

Abstract

본 발명은 적어도 하나의 분할선(22)이 형성되어 있는 제1 표면(2a) 및 제1 표면(2a)의 반대쪽에 있는 제2 표면(2b)을 가지는 기판(2)을 처리하는 방법에 관한 것이다. 본 방법은 기판(2)에 복수의 홀 영역(23) - 각각의 홀 영역(23)은 제1 표면(2a)으로부터 제2 표면(2b) 쪽으로 연장됨 - 을 형성하기 위해, 펄스형 레이저 빔(LB)을 적어도 하나의 분할선(22)을 따라 적어도 복수의 위치에서 제1 표면(2a)측으로부터 기판(2)에 조사하는 단계를 포함한다. 각각의 홀 영역(23)은 개질 영역(232) 및 제1 표면(2a) 쪽으로 개방된 개질 영역(232)에서의 공간(231)으로 이루어져 있다. 본 방법은 복수의 홀 영역(23)이 형성된 적어도 하나의 분할선(22)을 따라 기판 재료를 제거하는 단계를 더 포함한다.

Description

기판 처리 방법{METHOD OF PROCESSING A SUBSTRATE}
본 발명은 적어도 하나의 분할선(division line)이 형성되어 있는 제1 표면 및 제1 표면의 반대쪽에 있는 제2 표면을 가지는 기판을 처리하는 방법에 관한 것이다.
광학 디바이스 제조 공정에서, 광학 디바이스 층(예컨대, n-형 질화물 반도체 층 및 p-형 질화물 반도체 층으로 이루어짐)이, 사파이어 기판, 실리콘 탄화물(SiC) 기판 또는 갈륨 질화물(GaN) 기판과 같은, 단결정 기판의 전면 상에 형성된다. 광학 디바이스 층은, LED(light emitting diode) 및 레이저 다이오드와 같은, 광학 디바이스가 각각 형성되는 개별 영역들을 정의하는 교차하는 분할선("스트리트(street)"라고도 지칭됨)에 의해 분할된다. 단결정 기판의 전면 상에 광학 디바이스 층을 제공하는 것에 의해, 광학 디바이스 웨이퍼가 형성된다. 광학 디바이스가 형성되는 개별 영역들을 분할하고 그로써 개개의 광학 디바이스를 칩 또는 다이로서 획득하기 위해, 광학 디바이스 웨이퍼가 분할선을 따라 분리(예컨대, 절단)된다.
분할선을 따라, 광학 디바이스 웨이퍼와 같은, 웨이퍼를 분할하는 방법으로서, 펄스형 레이저 빔의 초점이 분할될 대상 영역에서 웨이퍼 내부에 위치되는 조건에서, 웨이퍼를 통한 빔의 투과를 가능하게 하는 파장을 가지는, 펄스형 레이저 빔을 분할선을 따라 웨이퍼에 조사(apply)하는 레이저 처리 방법이 제안되었다. 이러한 방식으로, 감소된 강도를 가지는 개질층(modified layer)이 각각의 분할선을 따라 웨이퍼 내부에 연속적으로 형성된다. 이어서, 파단 도구(breaking tool)를 사용하여 외력이 각각의 분할선을 따라 웨이퍼에 가해지고, 그로써 웨이퍼를 개개의 광학 디바이스로 분할한다. 이러한 방법은 JP-A-3408805에 개시되어 있다.
분할선을 따라, 광학 디바이스 웨이퍼와 같은, 웨이퍼를 분할하는 다른 방법으로서, 단결정 기판에 복수의 홀 영역(hole region)을 생성하기 위해, 빔의 초점이 웨이퍼의 배면 쪽으로의 방향에서 웨이퍼의 전면으로부터 어떤 거리에 위치되는 조건에서, 펄스형 레이저 빔을 웨이퍼에 조사하는 것이 제안되었다. 각각의 홀 영역은 비정질 영역 및 웨이퍼의 전면 쪽으로 개방된 비정질 영역에서의 공간으로 이루어져 있다. 이어서, 파단 도구를 사용하여 외력이 각각의 분할선을 따라 웨이퍼에 가해지고, 그로써 웨이퍼를 개개의 광학 디바이스로 분할한다.
그렇지만, 앞서 언급된 분할 방법에서 파단 도구를 사용하여 웨이퍼에 외력을 가할 때, 그 결과 얻어지는 칩 또는 다이의 서로에 대한 이동이 일어날 수 있다. 이러한 다이 이동은 칩 또는 다이를 픽업하는 공정을 보다 복잡하게 만들 뿐만 아니라, (예컨대, 그들의 측면 표면이 이동으로 인해 서로를 건드리는 경우) 칩 또는 다이에 대한 손상의 위험을 초래한다.
게다가, 개개의 칩 또는 다이가 파단 도구를 사용하여 외력을 가하는 것에 의해 서로로부터 제대로 분리되지 않을 수 있다. 우선 첫째로는, 파단 공정 후에 칩들 또는 다이들 중 2 개 이상이 여전히, 적어도 부분적으로, 서로 연결되어 있을 수 있고, 따라서 다이 분리 후에 웨이퍼를 검사할 필요가 있다. 다음으로는, 그 결과 얻어진 칩 또는 다이의 외측 형상(즉, 그의 측면 표면의 형상)이, 그의 분리 후에, 높은 정확도로 제어될 수 없다.
이상에서 언급된 문제점은, 실리콘(Si), 갈륨 비화물(GaAs), 갈륨 질화물(GaN), 갈륨 인화물(GaP), 인듐 비화물(InAs), 인듐 인화물(InP), 실리콘 탄화물(SiC), 실리콘 질화물(SiN), 리튬 탄탈산염(LT), 리튬 니오브산염(LN), 사파이어(Al2O3), 알루미늄 질화물(AlN), 실리콘 산화물(SiO2) 등과 같은, 처리하기 어려운 투명 결정 재료에 대해 특히 두드러진다.
따라서, 기판이 정확하고 신뢰성 있으며 효율적인 방식으로 처리될 수 있게 하는, 기판을 처리하는 방법이 필요하다.
그에 따라, 본 발명의 목적은 기판이 정확하고 신뢰성 있으며 효율적인 방식으로 처리될 수 있게 하는, 기판을 처리하는 방법을 제공하는 데 있다. 이 목표는 청구항 1의 기술적 특징을 갖는 기판 처리 방법에 의해 달성된다. 본 발명의 바람직한 실시예는 종속 청구항으로부터 나온다.
본 발명은 적어도 하나의 분할선이 형성되어 있는 제1 표면(예컨대, 전방 표면) 및 제1 표면의 반대쪽에 있는 제2 표면(예컨대, 후방 표면)을 가지는 기판을 처리하는 방법을 제공한다. 본 방법은 기판에 복수의 홀 영역들 - 각각의 홀 영역은 제1 표면으로부터 제2 표면 쪽으로 연장됨 - 을 형성하기 위해, 펄스형 레이저 빔을 적어도 하나의 분할선을 따라 적어도 복수의 위치들에서 제1 표면측으로부터 기판에 조사하는 단계를 포함한다. 각각의 홀 영역은 개질 영역 및 제1 표면 쪽으로 개방된 개질 영역에서의 공간으로 이루어져 있다. 본 방법은 복수의 홀 영역들이 형성된 적어도 하나의 분할선을 따라 기판 재료를 제거하는 단계를 더 포함한다.
펄스형 레이저 빔이 적어도 하나의 분할선을 따라(즉, 적어도 하나의 분할선의 연장 방향을 따라) 적어도 복수의 위치들에서 기판에 조사된다.
본 발명의 방법에서, 펄스형 레이저 빔이 적어도 하나의 분할선을 따라 적어도 복수의 위치들에서 기판에 조사된다. 따라서, 홀 영역들이 적어도 하나의 분할선을 따라 복수의 위치들에 형성된다.
본 발명의 처리 방법에 따르면, 적어도 하나의 분할선을 따라 복수의 홀 영역들을 형성하기 위해, 펄스형 레이저 빔이 적어도 하나의 분할선을 따라 적어도 복수의 위치들에서 제1 표면측으로부터 기판에 조사된다. 이 홀 영역들을 형성하는 것에 의해, 홀 영역들이 형성되는 기판의 구역들에서의 기판의 강도가 감소된다. 따라서, 복수의 홀 영역들이 형성된 적어도 하나의 분할선을 따라 기판 재료를 제거하는 것이 크게 용이하게 된다.
게다가, 복수의 홀 영역들이 형성된 적어도 하나의 분할선을 따라 기판 재료가 제거되기 때문에, 기판을 분할하기 위해 파단 도구를 사용하여 외력을 가하는 것이 필요하지 않다.
기판이 적어도 하나의 분할선을 따라 기판 재료를 제거하는 것에 의해 분할될 수 있고, 따라서 그 결과 얻어지는 기판의 분리된 부분들(칩 또는 다이 등)의 서로에 대한 임의의 이동을 신뢰성 있게 방지하며, 이 부분들의 외측 형상(즉, 측면 표면)을 높은 정확도로 제어하는 것을 가능하게 한다. 더욱이, 이 부분들을 서로로부터 완전히 분리하는 것이 신뢰성 있게 그리고 효율적으로 보장될 수 있고, 따라서 후속하는 웨이퍼 검사가 요구되지 않는다.
따라서, 본 발명의 처리 방법은 기판이 정확하고 신뢰성 있으며 효율적인 방식으로 처리될 수 있게 한다.
복수의 분할선들이 기판의 제1 표면 상에 형성될 수 있다. 본 방법은 분할선들 중 하나 이상의(바람직하게는 모든) 분할선을 따라 적어도 복수의 위치들에서 제1 표면측으로부터 기판에 펄스형 레이저 빔을 조사하는 단계를 포함할 수 있다. 이 경우에, 복수의 홀 영역들이 분할선들 중 하나 이상의(바람직하게는 모든) 분할선을 따라 적어도 복수의 위치들에서 기판에 형성된다. 이어서, 복수의 홀 영역들이 형성된 분할선들 중 하나 이상의(바람직하게는 모든) 분할선을 따라 기판 재료가 제거될 수 있다.
펄스형 레이저 빔은 기판을 통한 레이저 빔의 투과를 가능하게 하는 파장을 가질 수 있다.
펄스형 레이저 빔이 적어도 하나의 분할선을 따라 적어도 복수의 위치들에서, 위치들 중 인접한 위치들이 서로 겹치지 않는 방식으로, 기판에 조사될 수 있다.
펄스형 레이저 빔이 적어도 하나의 분할선을 따라 적어도 복수의 위치들에서, 위치들 중 인접한 위치들 사이의 거리(즉, 인접한 위치들의 중심 사이의 거리)가 3　μm부터 50 μm까지, 바람직하게는 5 μm부터 40 μm까지 그리고 보다 바람직하게는 8 μm부터 30 μm까지의 범위 내에 있는 방식으로, 기판에 조사될 수 있다. 복수의 홀 영역들은 적어도 하나의 분할선의 연장 방향에서 인접한 홀 영역들의 중심 사이의 거리가 3　μm부터 50 μm까지, 바람직하게는 5 μm부터 40 μm까지 그리고 보다 바람직하게는 8 μm부터 30 μm까지의 범위에 있도록 기판에 형성될 수 있다. 특히 바람직하게는, 적어도 하나의 분할선의 연장 방향에서 인접한 홀 영역들의 중심 사이의 거리는 8　μm부터 10 μm까지의 범위에 있다.
홀 영역들은 적어도 하나의 분할선의 연장 방향에서 등거리로 떨어져 있을 수 있다. 대안적으로, 인접하거나 이웃하는 홀 영역들 중 일부 또는 전부는 적어도 하나의 분할선의 연장 방향에서 서로로부터 상이한 거리를 가질 수 있다.
홀 영역의 직경은 기판의 제1 표면으로부터 제2 표면 쪽으로의 방향을 따라 실질적으로 일정할 수 있다.
홀 영역은 1　μm부터 30 μm까지, 바람직하게는 2 μm부터 20 μm까지 그리고 보다 바람직하게는 3 μm부터 10 μm까지의 범위에 있는 직경을 가질 수 있다.
특히 바람직하게는, 홀 영역은 2　μm부터 3 μm까지의 범위에 있는 직경을 가질 수 있다.
복수의 홀 영역들은 바람직하게는 인접하거나 이웃하는 홀 영역들의 개질 영역이 서로 겹치지 않도록 기판에 형성된다. 이러한 방식으로, 특히 적어도 하나의 분할선을 따라 기판 재료를 제거하는 단계에서, 기판이 기판의 효율적인 추가의 취급 및/또는 처리를 가능하게 하기에 충분한 정도의 강도 또는 강건성을 유지하는 것이 특히 신뢰성 있게 보장될 수 있다.
바람직하게는, 적어도 하나의 분할선의 폭 방향에서 그리고/또는 적어도 하나의 분할선의 연장 방향에서 인접하거나 이웃하는 홀 영역들의 외측 가장자리 사이의 거리는 적어도 1 μm이다.
복수의 홀 영역들은 인접하거나 이웃하는 홀 영역들의 개질 영역이 적어도 부분적으로 서로 겹치지 않도록 기판에 형성될 수 있다. 일부 실시예에서, 인접하거나 이웃하는 홀 영역들의 개질 영역이 기판의 두께를 따라 홀 영역들의 연장부의 일부를 따라서만 서로 겹친다. 예를 들어, 인접하거나 이웃하는 홀 영역들의 개질 영역이 기판의 두께를 따라 기판의 제1 표면에 보다 가까운 홀 영역들의 연장부의 일부를 따라서만 서로 겹칠 수 있다. 인접하거나 이웃하는 홀 영역들의 개질 영역이 기판의 두께를 따라 기판의 제2 표면에 보다 가까운 홀 영역들의 연장부의 일부를 따라서 서로 겹치지 않도록 구성될 수 있다.
복수의 홀 영역들은 인접하거나 이웃하는 홀 영역들의 공간이 적어도 부분적으로 서로 겹치도록 기판에 형성될 수 있다. 일부 실시예에서, 인접하거나 이웃하는 홀 영역들의 공간이 기판의 두께를 따라 홀 영역들의 연장부의 일부를 따라서만 서로 겹친다. 예를 들어, 인접하거나 이웃하는 홀 영역들의 공간이 기판의 두께를 따라 기판의 제1 표면에 보다 가까운 홀 영역들의 연장부의 일부를 따라서만 서로 겹칠 수 있다. 인접하거나 이웃하는 홀 영역들의 공간이 기판의 두께를 따라 기판의 제2 표면에 보다 가까운 홀 영역들의 연장부의 일부를 따라서 서로 겹치지 않도록 구성될 수 있다.
홀 영역들의 일부 또는 전부는 실질적으로 원통형 형상 또는 테이퍼화 되어 있는 형상을 가질 수 있다.
홀 영역들의 일부 또는 전부는 실질적으로 원통의 형상을 가질 수 있고, 길이 방향의 원통 축은 기판의 제1 표면으로부터 제2 표면 쪽으로의 방향을 따라 배열된다. 이 경우에, 홀 영역들의 직경은 기판의 제1 표면으로부터 제2 표면 쪽으로의 방향을 따라 실질적으로 일정하다.
홀 영역들의 일부 또는 전부는 테이퍼화 되어 있는 형상을 가질 수 있고, 여기서 홀 영역은 기판의 두께를 따라서 홀 영역의 연장부를 따라 테이퍼화 되어 있다. 홀 영역은 기판의 제1 표면으로부터 제2 표면 쪽으로의 방향을 따라 테이퍼화 되어 있을 수 있다. 이 경우에, 홀 영역들의 직경은 기판의 제1 표면으로부터 제2 표면 쪽으로의 방향으로 감소한다.
펄스형 레이저 빔의 초점이 제1 표면 상에 또는 제1 표면으로부터 제2 표면 쪽으로의 방향에서 제1 표면으로부터 어떤 거리에 위치되는 조건에서 펄스형 레이저 빔이 기판에 조사될 수 있다.
기판은 펄스형 레이저 빔에 투명한 재료로 제조될 수 있다. 이 경우에, 기판을 통한 레이저 빔의 투과를 가능하게 하는 파장을 가지는 펄스형 레이저 빔을 조사하는 것에 의해 복수의 홀 영역들이 기판에 형성된다.
펄스형 레이저 빔의 초점이 제1 표면 상에 또는 제1 표면으로부터 제2 표면 쪽으로의 방향과 반대의 방향에서 제1 표면으로부터 어떤 거리에 위치되는 조건에서 펄스형 레이저 빔이 기판에 조사될 수 있다. 이 경우에, 펄스형 레이저 빔의 초점이 제1 표면 상에 또는 제1 표면으로부터 제2 표면에서 멀어지는 방향에서 제1 표면으로부터 어떤 거리에 위치되는 조건에서 펄스형 레이저 빔이 기판에 조사된다.
기판 재료에 의해 흡수되는 그러한 파장을 가지는 펄스형 레이저 빔을 조사하는 것에 의해 복수의 홀 영역들이 기판에 형성될 수 있다. 이 경우에, 홀 영역은 레이저 어블레이션(laser ablation)에 의해 형성된다. 이 접근법은, 실리콘 탄화물(SiC) 웨이퍼와 같은, SiC 기판을 처리하는 데 특히 효율적이다.
홀 영역의 종횡비는 홀 영역의 직경을 기판의 두께를 따른 홀 영역의 연장부(즉, 홀 영역이 기판의 두께 방향으로 연장하는 길이)로 나눈 것으로서 정의된다. 홀 영역은 1:5 이하, 바람직하게는 1:10 이하 그리고 보다 바람직하게는 1:20 이하의 종횡비를 가질 수 있다. 약 1:5의 종횡비는 특히 간단한 공정 설비가 사용되는 것을 가능하게 한다. 약 1:20 이하의 종횡비에 대해서는, 홀 영역이 특히 효율적인 방식으로 형성될 수 있다.
홀 영역은 17.5　μm 이상, 바람직하게는 35 μm 이상, 그리고 보다 바람직하게는 70 μm 이상의 직경을 가질 수 있다. 이러한 방식으로, 350 μm 이상의 기판의 두께를 따른 홀 영역의 연장부가 홀 영역의 앞서 언급된 종횡비로 효율적으로 그리고 신뢰성 있게 달성될 수 있다.
기판은 단결정 기판 또는 유리 기판 또는 화합물 기판(화합물 반도체 기판(예컨대, GaAs 기판) 등) 또는 다결정 기판(세라믹 기판 등)일 수 있다. 특히 바람직한 실시예에서, 기판은 단결정 기판이다.
개질 영역은 펄스형 레이저 빔을 조사하는 것에 의해 개질된 기판의 영역이다. 예를 들어, 개질 영역은 기판 재료의 구조가 펄스형 레이저 빔을 조사하는 것에 의해 개질된 기판의 영역일 수 있다.
개질 영역은 비정질 영역 또는 크랙이 형성된 영역일 수 있다. 특히 바람직한 실시예에서, 개질 영역은 비정질 영역이다.
개질 영역이 크랙이 형성되는(즉, 크랙이 형성된) 영역인 경우, 크랙은 마이크로크랙(microcrack)일 수 있다. 크랙은 μm 범위의 치수(예컨대, 길이 및/또는 폭)를 가질 수 있다. 예를 들어, 크랙은 5 μm부터 100 μm까지의 범위의 폭 및/또는 100 μm부터 1000 μm까지의 범위의 길이를 가질 수 있다.
본 발명의 방법의 일부 실시예에서, 기판은 단결정 기판이고, 본 방법은 단결정 기판에 복수의 홀 영역들 - 각각의 홀 영역은 제1 표면으로부터 제2 표면 쪽으로 연장됨 - 을 형성하기 위해, 펄스형 레이저 빔을 적어도 하나의 분할선을 따라 적어도 복수의 위치들에서 제1 표면측으로부터 단결정 기판에 조사하는 단계 - 각각의 홀 영역은 비정질 영역 및 제1 표면 쪽으로 개방된 비정질 영역에서의 공간으로 이루어져 있음 -, 및 복수의 홀 영역들이 형성된 적어도 하나의 분할선을 따라 기판 재료를 제거하는 단계를 포함한다. 비정질 영역은 복수의 홀 영역들이 형성된 구역에서 기판을 보다 부서지기 쉽게 만들고, 따라서 기판 재료를 제거하는 공정을 더 용이하게 한다. 펄스형 레이저 빔의 초점이 제1 표면 상에 또는 제1 표면으로부터 제2 표면 쪽으로의 방향에서 제1 표면으로부터 어떤 거리에 위치되는 조건에서 펄스형 레이저 빔이 단결정 기판에 조사될 수 있다.
본 발명의 방법의 일부 실시예에서, 기판은 화합물 기판 또는 다결정 기판이고, 본 방법은 기판에 복수의 홀 영역들 - 각각의 홀 영역은 제1 표면으로부터 제2 표면 쪽으로 연장됨 - 을 형성하기 위해, 펄스형 레이저 빔을 적어도 하나의 분할선을 따라 적어도 복수의 위치들에서 제1 표면측으로부터 기판에 조사하는 단계 - 각각의 홀 영역은 비정질 영역 및 제1 표면 쪽으로 개방된 비정질 영역에서의 공간으로 이루어져 있음 -, 및 복수의 홀 영역들이 형성된 적어도 하나의 분할선을 따라 기판 재료를 제거하는 단계를 포함한다. 비정질 영역은 복수의 홀 영역들이 형성된 구역에서 기판을 보다 부서지기 쉽게 만들고, 따라서 기판 재료를 제거하는 공정을 더 용이하게 한다.
본 발명의 방법의 일부 실시예에서, 기판은 유리 기판이고, 본 방법은 유리 기판에 복수의 홀 영역들 - 각각의 홀 영역은 제1 표면으로부터 제2 표면 쪽으로 연장됨 - 을 형성하기 위해, 펄스형 레이저 빔을 적어도 하나의 분할선을 따라 적어도 복수의 위치들에서 제1 표면측으로부터 유리 기판에 조사하는 단계 - 각각의 홀 영역은 크랙이 형성되는 영역 및 제1 표면 쪽으로 개방된 이 영역에서의 공간으로 이루어져 있음 -, 및 복수의 홀 영역들이 형성된 적어도 하나의 분할선을 따라 기판 재료를 제거하는 단계를 포함한다. 크랙은 복수의 홀 영역들이 형성된 구역에서 기판을 보다 부서지기 쉽게 만들고, 따라서 기판 재료를 제거하는 공정을 더 용이하게 한다. 크랙은 마이크로크랙일 수 있다.
복수의 홀 영역들이 형성된 적어도 하나의 분할선을 따라 기판을 절단하는 것에 의해 기판 재료가 제거될 수 있다. 예를 들어, 기계적 절단 수단(블레이드(blade) 또는 쏘우(saw) 등)을 사용하여, 레이저 절단에 의해, 플라즈마 절단(예컨대, 플라즈마 소스(plasma source)를 사용함)에 의해, 기타에 의해 기판이 절단될 수 있다. 기판을 절단하는 것은 적어도 하나의 분할선을 따라 기판 재료를 제거하는 특히 효율적이고 간단하며 신뢰성 있는 방식이다.
기판 재료가 복수의 홀 영역들이 형성된 적어도 하나의 분할선을 따라 기계적으로 제거될 수 있다. 상세하게는, 복수의 홀 영역들이 형성된 적어도 하나의 분할선을 따라 기판을 기계적으로 절단하는 것에 의해 기판 재료가 기계적으로 제거될 수 있다. 이를 위해, 기계적 절단 수단(블레이드 또는 쏘우 등)이 사용될 수 있다.
앞서 상세히 기술된 바와 같이, 적어도 하나의 분할선을 따라 복수의 홀 영역들을 형성하는 것은 홀 영역들이 형성되는 구역들에서 기판의 강도를 감소시킨다. 따라서, 적어도 하나의 분할선을 따라 기판 재료를 기계적으로 제거하는 것(상세하게는, 기판을 기계적으로 절단하는 것)은 보다 효율적인 방식으로(상세하게는, 증가된 처리 속도로) 수행될 수 있다. 예를 들어, 블레이드 또는 쏘우 다이싱 공정의 경우에, 블레이드 또는 쏘우 다이싱 속도가 상당히 증가될 수 있다.
더욱이, 적어도 하나의 분할선을 따라 복수의 홀 영역들을 형성하는 것은, 특히 연마 블레이드 또는 쏘우가 절단 공정에서 사용되는 경우에, 다이싱 블레이드 또는 쏘우의 소위 셀프 샤프닝(self-sharpening)을 달성하는 데 기여할 수 있다. 이 경우에, 기판 재료의 제거를 수행하는 동안, 블레이드 또는 쏘우가 동시에 컨디셔닝(condition)될 수 있다. 이러한 방식으로, 블레이드 또는 쏘우 클로깅(clogging)이 신뢰성 있게 회피될 수 있다. 따라서, 블레이드 또는 쏘우 다이싱이 보다 높은 처리 부하로 수행될 수 있고, 처리 속도를 더 증가시킨다.
홀 영역들의 일부 또는 전부는 기판의, 제1 표면으로부터 제2 표면 쪽으로의 방향으로의, 두께의 일부를 따라서만 연장하도록 형성될 수 있다. 이 경우에, 홀 영역들의 개질 영역에서의 공간이 기판의 제1 표면 쪽으로는 개방되어 있지만 제2 표면 쪽으로는 개방되어 있지 않다. 홀 영역들의 일부 또는 전부는 기판의 두께의 30% 이상, 바람직하게는 40% 이상, 보다 바람직하게는 50% 이상, 훨씬 더 바람직하게는 60% 이상, 그리고 더욱더 바람직하게는 70% 이상을 따라 연장하도록 형성될 수 있다.
홀 영역들의 일부 또는 전부는 기판의 두께를 따른 홀 영역들의 연장부와 기판 재료 제거 단계에서 기판 재료가 제거되는 깊이 사이의 차이를 기판의 두께를 따른 홀 영역들의 연장부로 나눈 것이 -10%부터 +20%까지, 바람직하게는 0%부터 +20%까지 그리고 보다 바람직하게는 +10%부터 +20%까지의 범위에 있도록 형성될 수 있다.
홀 영역들의 일부 또는 전부는 기판의 두께 전체를 따라 연장하도록 형성될 수 있다. 이 경우에, 각자의 홀 영역들의 개질 영역에서의 공간은 기판의 제1 표면 쪽으로는 개방되어 있지만 제2 표면 쪽으로는 개방되어 있지 않다.
예컨대, 기판의 두께 전체를 따라 연장하도록, 기판의 두께를 따라 보다 큰 연장부를 갖는 홀 영역을 형성하는 것은 기판 재료를 제거하는 데 사용되는 수단(상세하게는, 블레이드 또는 쏘우)의 향상된 서비스 수명을 고려하여 특히 바람직하다. 더욱이, 이 경우에, 앞서 상세히 기술된 셀프 샤프닝 효과가 더 향상될 수 있다.
기판의 두께를 따른 홀 영역들의 일부 또는 전부의 연장의 양이, 예컨대, 기판의 두께를 따라 기판을 전체적으로 또는 부분적으로 절단하도록 의도되어 있는지에 따라, 적절히 선택될 수 있다.
기판의 두께를 따른 홀 영역들의 연장의 양이, 예를 들어, 펄스형 레이저 빔의 초점을 제1 표면으로부터 제2 표면 쪽으로의 방향에서 제1 표면으로부터 적절한 거리에 또는 제1 표면으로부터 제2 표면 쪽으로의 방향과 반대의 방향에서 제1 표면으로부터 적절한 거리에 위치시키는 것에 의해, 정확하게 제어될 수 있다.
복수의 홀 영역들이 형성된 적어도 하나의 분할선을 따라 기판 재료를 제거하는 단계에서, 기판 재료는 기판의, 제1 표면으로부터 제2 표면 쪽으로의 방향으로의, 두께의 일부만을 따라 제거될 수 있다. 기판 재료는 기판의 두께의 30 % 이상, 바람직하게는 40% 이상, 보다 바람직하게는 50% 이상, 훨씬 더 바람직하게는 60% 이상, 그리고 더욱더 바람직하게는 70% 이상을 따라 제거될 수 있다.
기판 재료는 기판의 두께를 따른 홀 영역들의 연장부와 기판 재료가 제거되는 깊이 사이의 차이를 기판의 두께를 따른 홀 영역들의 연장부로 나눈 것이 -10%부터 +20%까지, 바람직하게는 0%부터 +20%까지 그리고 보다 바람직하게는 +10%부터 +20%까지의 범위에 있도록 제거될 수 있다.
기판 재료가 기판의 두께 전체를 따라 제거될 수 있다. 이러한 방식으로, 기판이 기판 재료 제거 공정에 의해 적어도 하나의 분할선을 따라 분할된다.
적어도 하나의 분할선의 연장 방향에 실질적으로 수직인 방향에서의 기판 재료 제거 폭(예컨대, 절단 폭)이 기판 재료 제거 공정에서 변화될 수 있다. 예를 들어, 기판 재료는 기판 두께의 일부를 따라서 제1 제거 폭으로 제거될 수 있고, 기판의 두께 방향에서의 기판 재료의 다른 부분(예컨대, 나머지 부분)은 제2 제거 폭으로 제거될 수 있다. 제2 제거 폭은 제1 제거 폭보다 작을 수 있다.
예를 들어, 이를 위해, 적어도 하나의 분할선의 연장 방향에 실질적으로 수직인 방향에서 상이한 폭을 가지는 2 개의 상이한 절단 수단이 사용될 수 있다.
본 발명의 방법은 기판 두께를 조절하기 위해 기판의 제2 표면을 연마하는 단계를 더 포함할 수 있다. 이 경우에, 기판의 두께 전체를 따라 연장하도록 홀 영역들을 형성하는 것이 특히 바람직하다. 이러한 방식으로, 기판의 제2 표면측은 강도가 감소되고, 따라서 연마 공정이 보다 효율적으로, 상세하게는, 보다 높은 연마 속도로 수행될 수 있게 한다.
기판의 제2 표면을 연마하는 것은 복수의 홀 영역들이 형성된 적어도 하나의 분할선을 따라 기판 재료를 제거하기 전에 수행될 수 있다.
기판의 제2 표면을 연마하는 것은 복수의 홀 영역들이 형성된 적어도 하나의 분할선을 따라 기판 재료를 제거한 후에 수행될 수 있다.
상세하게는, 적어도 하나의 분할선을 따라 기판 재료를 제거하는 단계에서, 기판 재료가 기판의 두께의 일부만을 따라 제거될 수 있다. 이어서, 적어도 하나의 분할선을 따라 기판 재료를 제거한 후에 기판의 제2 표면의 연마가 수행될 수 있다.
연마는 기판 두께를 기판 재료가 적어도 하나의 분할선을 따라 제거된 깊이에(예를 들어, 절단 공정의 절단 깊이에) 대응하는 두께로 감소시키는 방식으로 수행될 수 있다. 이 경우에, 적어도 하나의 분할선을 따른 기판 재료 제거 공정에 의해 도달되지 않는 기판 재료는 연마 단계에서 제거되고, 따라서 기판이 연마 공정에 의해 적어도 하나의 분할선을 따라 분할된다.
기판의 제2 표면을 연마하는 것은 따라서, 적어도 하나의 분할선을 따라 기판을 분할하기 위해, 기판 재료가 제거되지 않은 기판의 두께의 나머지 부분을 따라 수행될 수 있다.
앞서 상세히 기술된 방식으로 연마 단계에서 기판을 분할하는 것에 의해, 기판이 특히 신뢰성 있고 정확하며 효율적인 방식으로 처리될 수 있다. 구체적으로는, 적어도 하나의 분할선을 따라 기판 재료를 제거하는 단계가 연마 이전에(즉, 기판의 두께의 감소 이전에) 기판에 대해 수행된다. 따라서, 적어도 하나의 분할선을 따른 재료 제거 동안의(예컨대, 절단 동안의) 기판의 어떤 변형(기판 뒤틀림(substrate warpage), 기타 등등)도 신뢰성 있게 회피될 수 있다. 게다가, 적어도 하나의 분할선을 따른 기판 재료 제거 동안 기판에 가해지는 응력이 상당히 감소되고, 증가된 다이 강도를 갖는 칩 또는 다이가 획득될 수 있게 한다. 그 결과 얻어지는 칩 또는 다이에 대한 어떤 손상(크랙 또는 배면 칩핑(chipping)의 형성 등)도 방지될 수 있다.
더욱이, 기판 재료가 적어도 하나의 분할선을 따라 기판 두께의 일부를 따라서만 제거되기 때문에, 기판 재료 제거 공정의 효율(상세하게는, 처리 속도)이 향상된다. 또한, 기판 재료 제거 단계를 위해 사용되는 수단(예컨대, 절단 수단)의 서비스 수명이 연장된다.
적어도 하나의 분할선을 따라 기판을 분할하기 위해, 앞서 기술된 방식으로 기판의 두께의 일부만을 따라 기판 재료를 제거하고 이어서 기판의 제2 표면을 연마하는 경우에 대해, 기판의 두께 전체를 따라 연장하도록 홀 영역들을 형성하는 것이 특히 바람직하다. 앞서 상세히 기술된 바와 같이, 이러한 방식으로, 적어도 하나의 분할선을 따른 기판 재료 제거 단계 및 연마 단계 둘 다의 효율이 상당히 향상될 수 있다.
적어도 하나의 분할선을 따라 기판 재료를 제거하는 단계에서, 기판 재료가 홀 영역의, 제1 표면으로부터 제2 표면 쪽으로의 방향으로의, 연장부 전체를 따라 또는 이 연장부의 일부만을 따라 제거될 수 있다. 기판 재료는 홀 영역의 연장부의 30 % 이상, 바람직하게는 40% 이상, 보다 바람직하게는 50% 이상, 훨씬 더 바람직하게는 60% 이상, 그리고 더욱더 바람직하게는 70% 이상을 따라 제거될 수 있다.
기판의 제1 표면 상에 형성되는 적어도 하나의 분할선은 적어도 하나의 분할선의 연장 방향에 실질적으로 수직인 방향으로 어떤 폭을 가질 수 있다.
적어도 하나의 분할선의 폭은 30　μm부터 200 μm까지, 바람직하게는 30 μm부터 150 μm까지 그리고 보다 바람직하게는 30 μm부터 100 μm까지의 범위에 있을 수 있다.
펄스형 레이저 빔이 적어도 하나의 분할선의 폭 방향을 따라 복수의 위치들에서도 제1 표면측으로부터 기판에 조사될 수 있다.
복수의 홀 영역들이 적어도 하나의 분할선의 폭 내에 형성될 수 있다.
인접하거나 이웃하는 홀 영역들은 적어도 하나의 분할선의 폭 방향에서 등거리로 떨어져 있을 수 있다. 대안적으로, 인접하거나 이웃하는 홀 영역들 중 일부 또는 전부는 적어도 하나의 분할선의 폭 방향에서 서로로부터 상이한 거리를 가질 수 있다. 홀 영역들은 적어도 하나의 분할선의 연장 방향 및/또는 폭 방향에서 실질적으로 랜덤하게 배열될 수 있다.
적어도 하나의 분할선의 폭 방향에서 인접한 홀 영역들 사이의(즉, 인접한 홀 영역들의 중심 사이의) 거리는 3　μm부터 50 μm까지, 바람직하게는 5 μm부터 40 μm까지 그리고 보다 바람직하게는 8 μm부터 30 μm까지의 범위에 있을 수 있다.
적어도 하나의 분할선의 폭 내에 복수의 행(row)의 홀 영역들 - 각각의 행은 적어도 하나의 분할선의 연장 방향을 따라 연장됨 - 을 형성하기 위해, 적어도 하나의 분할선의 폭 방향을 따라 복수의 위치들에도 펄스형 레이저 빔이 조사될 수 있다. 행은 적어도 하나의 분할선의 폭 방향에서 서로 인접하여 배열될 수 있다. 행은 적어도 하나의 분할선의 폭 방향에서 등거리로 떨어져 있을 수 있거나, 인접하는 행들 중 일부 또는 전부는 적어도 하나의 분할선의 폭 방향에서 서로로부터 상이한 거리를 가질 수 있다.
적어도 하나의 분할선의 폭 방향에서 인접한 행의 홀 영역들 사이의(즉, 인접한 행의 홀 영역들의 중심 사이의) 거리는 3　μm부터 50 μm까지, 바람직하게는 5 μm부터 40 μm까지 그리고 보다 바람직하게는 8 μm부터 30 μm까지의 범위에 있을 수 있다. 행들의 개수는 2부터 20까지, 바람직하게는 4부터 18까지, 보다 바람직하게는 5부터 15까지, 그리고 훨씬 더 바람직하게는 8부터 12까지의 범위에 있을 수 있다.
대안적으로, 단일의 행의 홀 영역들이 적어도 하나의 분할선의 폭 내에 형성될 수 있다. 예를 들어, 홀 영역은 17.5　μm 이상, 바람직하게는 35 μm 이상, 그리고 보다 바람직하게는 70 μm 이상의 직경을 가질 수 있다.
앞서 상세히 기술된 바와 같이 분할선의 폭 방향에서 서로 인접하여 배열된 복수의 행의 홀 영역들을 분할선의 폭 내에 형성하는 것에 의해, 특히, 절단 공정(예컨대, 기계적 절단 공정)을 사용하여, 분할선을 따라 기판 재료를 제거하는 공정이 훨씬 더 효율적으로 될 수 있다.
게다가, 적어도 하나의 분할선을 따라 기판 재료를 제거하는 아주 다양한 수단(예컨대, 아주 다양한 기계적 절단 수단(블레이드 또는 쏘우 등)(예컨대, 상이한 절단 폭을 가짐))이 사용될 수 있다. 더욱이, 예를 들어, 홀 영역들이 형성되는 기판의 구역의 감소된 강도로 인해, 감소된 경도 또는 강도를 갖는 절단 블레이드 또는 쏘우가 이용될 수 있고, 절단 수단 또는 장비의 비용이 감소될 수 있게 한다. 또한, 절단 수단 또는 장비의 서비스 수명이 연장될 수 있다.
인접한 행들 사이의 거리가 적어도 하나의 분할선의 폭 방향에서 적어도 하나의 분할선의 중심에서 또는 그 중심에 보다 가까운 곳에서, 적어도 하나의 분할선의 폭 방향에서 분할선의 중심으로부터 더 멀리 떨어져 배열된 위치들에서(예컨대, 분할선의 가장자리 구역 또는 측면 구역에서)보다, 더 큰 방식으로 복수의 행의 홀 영역들이 형성될 수 있다. 상세하게는, 복수의 행의 홀 영역들은 적어도 하나의 분할선의 이 가장자리 구역 또는 측면 구역에만 존재할 수 있다.
인접한 행들 사이의 거리가 분할선의 중심에서, 분할선의 중심으로부터 멀리 떨어져 배열된 위치들에서보다, 더 큰 방식으로 복수의 행의 홀 영역들을 배열하는 것에 의해, 홀 영역들을 형성하는 공정이 보다 효율적으로 될 수 있는데, 그 이유는 홀 영역들의 개수가 감소될 수 있기 때문이다. 게다가, 복수의 행의 홀 영역들이 적어도 하나의 분할선의 가장자리 또는 측면 구역에 존재하기 때문에, 절단 공정에서, 예컨대, 칩핑(chipping) 또는 크래킹(cracking)에 의해, 기판의 얻어진 분할된 부분(칩 또는 다이 등)의 측면 표면에 대한 어떤 손상도 신뢰성 있게 회피될 수 있다.
기판 재료는 절단 수단을 사용하여 기판을 기계적으로 절단하는 것에 의해 복수의 홀 영역들이 형성된 적어도 하나의 분할선을 따라 제거될 수 있다.
하나의 행 또는 복수의 행의 홀 영역들이 형성된 기판의 구역의, 적어도 하나의 분할선의 연장 방향에 실질적으로 수직인 방향으로의, 폭은 절단 수단의, 적어도 하나의 분할선의 연장 방향에 실질적으로 수직인 방향으로의, 폭보다 작을 수 있다. 복수의 행의 홀 영역들이 형성된 기판의 구역은 적어도 하나의 분할선의 폭 방향에서 2 개의 최외곽 행의 홀 영역들 사이의 기판의 구역이다.
이러한 방식으로, 기판을 기계적으로 절단하는 공정에서, 홀 영역들이 형성된 기판의 구역 전체가 제거될 수 있는 것이 신뢰성 있게 보장될 수 있다. 따라서, 기판을 분할하는 공정에서 얻어지는 기판 부분(칩 또는 다이 등)의 외측 또는 측면 표면의 특히 높은 품질이 달성될 수 있다.
하나의 행 또는 복수의 행의 홀 영역들이 형성된 기판의 구역의, 적어도 하나의 분할선의 연장 방향에 실질적으로 수직인 방향으로의, 폭은 절단 수단의, 적어도 하나의 분할선의 연장 방향에 실질적으로 수직인 방향으로의, 폭보다 클 수 있다. 이러한 방식으로, 절단 공정이 특히 효율적이고 빠른 방식으로 수행될 수 있다. 절단 공정 후에 기판의 분리된 부분 상에 남아 있는 홀 영역들이 이어서, 예컨대, 그 결과 얻어지는 기판 부분(예컨대, 칩 또는 다이)의 외측 또는 측면 표면을 연마하는 것에 의해, 제거될 수 있다.
하나의 행의 또는 복수의 행의 홀 영역들이 형성된 기판의 구역의 폭은 절단 수단의 폭의 약 80 %부터 120 %까지, 바람직하게는 90 %부터 110 %까지 그리고 보다 바람직하게는 95 %부터 105 %까지의 범위에 있을 수 있다. 이러한 방식으로, 양호한 품질의 외측 또는 측면 표면을 갖는 분리된 기판 부분(칩 또는 다이 등)을 얻으면서, 절단 공정이 효율적인 방식으로 수행될 수 있는 것이 보장될 수 있다.
하나의 행의 또는 복수의 행의 홀 영역들이 형성된 기판의 구역의 폭은 적어도 하나의 분할선의 폭의 약 80 %부터 120 %까지, 바람직하게는 80 %부터 110 %까지, 보다 바람직하게는 80 %부터 105 %까지, 훨씬 더 바람직하게는 90 %부터 105 %까지, 그리고 더욱더 바람직하게는 95 %부터 105 %까지의 범위에 있을 수 있다.
적어도 하나의 분할선의 폭 방향에서 적어도 하나의 분할선의 중심에 보다 가깝게 배열된 하나의 행의 또는 복수의 행의 홀 영역들은 적어도 하나의 분할선의 폭 방향에서 적어도 하나의 분할선의 중심으로부터 보다 멀리 떨어져 배열된 하나의 행의 또는 복수의 행의 홀 영역들을 형성하는 데 사용되는 펄스형 레이저 빔보다 더 높은 전력을 가지는 펄스형 레이저 빔으로 형성될 수 있다. 이러한 방식으로, 상세하게는, 절단(예컨대, 기계적 절단)에 의해, 적어도 하나의 분할선을 따라 기판 재료를 제거하는 공정의 효율이 더 향상될 수 있다.
기판은 펄스형 레이저 빔에 투명한 재료로 제조될 수 있다. 이 경우에, 기판을 통한 레이저 빔의 투과를 가능하게 하는 파장을 가지는 펄스형 레이저 빔을 조사하는 것에 의해 복수의 홀 영역들이 기판에 형성된다.
대안적으로, 기판 재료에 의해 흡수되는 그러한 파장을 가지는 펄스형 레이저 빔을 조사하는 것에 의해 복수의 홀 영역들이 기판에 형성될 수 있다. 이 경우에, 홀 영역은 레이저 어블레이션에 의해 형성된다.
예를 들어, 기판이 실리콘(Si) 기판인 경우, 펄스형 레이저 빔은 1.5 μm 이상의 파장을 가질 수 있다.
펄스형 레이저 빔은, 예를 들어, 0.5 ps부터 20 ps까지의 범위에 있는 펄스 폭을 가질 수 있다.
기판은, 예를 들어, 반도체 기판, 유리 기판, 사파이어(Al2O3) 기판, 세라믹 기판(알루미나 세라믹 기판 등), 석영 기판, 지르코니아 기판, PZT(lead zirconate titanate) 기판, 폴리카보네이트 기판, 광학 결정 재료 기판(optical crystal material substrate) 등일 수 있다.
상세하게는, 기판은, 예를 들어, 실리콘(Si) 기판, 갈륨 비화물(GaAs) 기판, 갈륨 질화물(GaN) 기판, 갈륨 인화물(GaP) 기판, 인듐 비화물(InAs) 기판, 인듐 인화물(InP) 기판, 실리콘 탄화물(SiC) 기판, 실리콘 질화물(SiN) 기판, 리튬 탄탈산염(LT) 기판, 리튬 니오브산염(LN) 기판, 사파이어(Al2O3) 기판, 알루미늄 질화물(AlN) 기판, 실리콘 산화물(SiO2) 기판 등일 수 있다.
기판은 단일의 재료로 또는 상이한 재료들(예컨대, 앞서 언급된 재료들 중 2 개 이상의 재료)의 조합으로 제조될 수 있다.
펄스형 레이저 빔은 집속 렌즈를 사용하여 집속될 수 있다. 집속 렌즈의 개구수(numerical aperture)(NA)는 집속 렌즈의 개구수를 기판의 굴절률(n)로 나눈 것에 의해 얻어진 값이 0.05부터 0.2까지의 범위에 있도록 설정될 수 있다. 이러한 방식으로, 홀 영역이 특히 신뢰성 있고 효율적인 방식으로 형성될 수 있다.
이후부터, 본 발명의 비제한적인 예가 도면을 참조하여 설명된다.
도 1은 본 발명의 방법에 의해 처리될 기판으로서의 광학 디바이스 웨이퍼를 나타낸 도면으로서, 여기서 도 1의 (a)는 웨이퍼의 사시도이고, 도 1의 (b)는 도 1의 (a)에서 원으로 둘러싸인 영역(A)의 확대도임이다.
도 2는 도 1의 (a)의 광학 디바이스 웨이퍼가 환형 프레임에 의해 지지되는 접착 테이프에 부착된 상태를 나타낸 사시도이다.
도 3은 펄스형 레이저 빔을 도 1의 (a)의 광학 디바이스 웨이퍼에 조사하는 레이저 처리 장치의 부분의 사시도이다.
도 4의 (a) 내지 도 4의 (e)는 본 발명의 방법의 일 실시예에 따른, 도 1의 (a)의 광학 디바이스 웨이퍼에 복수의 홀 영역들을 형성하는 단계를 나타낸 도면이다.
도 5는 집속 렌즈의 개구수(NA), 광학 디바이스 웨이퍼의 굴절률(n), 및 개구수를 굴절률로 나누는 것에 의해 획득된 값(S=NA/n) 사이의 관계를 나타낸 도면이다.
도 6은 본 발명의 처리 방법의 일 실시예에 따른, 광학 디바이스 웨이퍼를 분할하는 공정을 나타낸 도면으로서, 여기서 도 6의 (a) 및 도 6의 (b)는 분할선을 따라 기판 재료를 제거하는 단계를 나타내는 단면도이고, 도 6의 (c)는 연마 단계를 나타낸 단면도이다.
도 7은 본 발명의 2 개의 상이한 실시예에 대한 분할선을 따라 기판 재료를 제거하는 단계를 나타낸 도면으로서, 여기서 도 7의 (a) 및 도 7의 (b)는 일 실시예에 대한 기판 재료 제거 단계를 나타내는 단면도이고, 도 7의 (c) 및 도 7의 (d)는 다른 실시예에 대한 기판 재료 제거 단계를 나타내는 단면도이다.
도 8의 (a) 내지 도 8의 (g)는 본 발명의 추가의 상이한 실시예에 대한 분할선을 따라 기판 재료를 제거하는 단계를 나타낸 도면이다.
도 9의 (a) 및 도 9의 (b)는 본 발명의 방법의 상이한 실시예에 대한 복수의 행의 홀 영역들의 배열의 예를 나타낸 도면이다.
이제부터, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 대해 기술할 것이다. 바람직한 실시예는 기판으로서의 광학 디바이스 웨이퍼를 처리하는 방법에 관한 것이다.
광학 디바이스 웨이퍼는, 바람직하게는 200 μm부터 1500 μm까지의 범위에 있는, μm 범위에서 연마하기 이전의 두께를 가질 수 있다.
도 1의 (a)는 본 발명의 처리 방법에 의해 처리될 기판으로서의 광학 디바이스 웨이퍼(2)의 사시도이다. 광학 디바이스 웨이퍼(2)는 단결정 기판이다.
다른 실시예에서, 본 발명의 처리 방법에 의해 처리될 기판은 유리 기판 또는 화합물 기판(화합물 반도체 기판(예컨대, GaAs 기판) 등), 또는 다결정 기판(세라믹 기판 등)일 수 있다.
도 1의 (a)에 도시된 광학 디바이스 웨이퍼(2)는 실질적으로, 예를 들어, 300 μm의 두께를 갖는 사파이어 기판으로 이루어져 있다. 복수의 광학 디바이스들(21)(LED(light emitting diode) 및 레이저 다이오드 등)이 사파이어 기판의 전면(2a)(즉, 제1 표면) 상에 형성된다. 광학 디바이스들(21)은 그리드 또는 매트릭스 배열로 사파이어 기판의 전면(2a) 상에 제공된다. 광학 디바이스들(21)은 사파이어 기판의 전면(2a) 상에(즉, 광학 디바이스 웨이퍼(2)의 전면 상에) 형성된 복수의 교차하는 분할선들(22)에 의해 분리된다.
이하에서, 기판으로서의 광학 디바이스 웨이퍼(2)를 처리하는 본 발명의 방법의 바람직한 실시예가 도 2 내지 도 6의 (c)를 참조하여 기술될 것이다.
먼저, 광학 디바이스 웨이퍼(2)가 환형 프레임에 의해 지지되는 접착 테이프(다이싱 테이프 등)에 부착되는 방식으로 웨이퍼 지지 단계가 수행된다. 구체적으로는, 도 2에 도시된 바와 같이, 접착 테이프(30)(예컨대, 다이싱 테이프)는, 환형 프레임(3)의 내부 개구부를 접착 테이프(30)에 의해 폐쇄하기 위해, 그의 주변 부분에서 환형 프레임(3)에 의해 지지된다. 광학 디바이스 웨이퍼(2)의 배면(2b)(즉, 제2 표면)이 접착 테이프(30)에 부착된다. 그에 따라, 접착 테이프(30)에 부착되는 광학 디바이스 웨이퍼(2)의 전면(2a)은, 도 2에 도시된 바와 같이, 위쪽으로 배향되어 있다.
도 3은 앞서 기술된 웨이퍼 지지 단계를 수행한 후에 광학 디바이스 웨이퍼(2) 상의 분할선(22)을 따라 레이저 처리를 수행하는 레이저 처리 장치(4)의 일부를 나타낸 것이다. 도 3에 도시된 바와 같이, 레이저 처리 장치(4)는 가공물(상세하게는, 광학 디바이스 웨이퍼(2))을 보유하기 위한 척 테이블(chuck table)(41), 척 테이블(41) 상에 보유된 가공물에 레이저 빔을 조사하는 레이저 빔 조사 수단(42), 및 척 테이블(41) 상에 보유된 가공물을 촬영하는 촬영 수단(43)을 포함한다. 척 테이블(41)은 흡입에 의해 가공물을 그 위에 보유하기 위한 보유 표면으로서의 상부 표면을 갖는다. 척 테이블(41)은 피딩 수단(feeding means)(도시되지 않음)에 의해 도 3에서 화살표(X)로 표시된 피딩 방향으로 이동 가능하다. 게다가, 척 테이블(41)은 인덱싱 수단(indexing means)(도시되지 않음)에 의해 도 3에서 화살표(Y)로 표시된 인덱싱 방향으로 이동 가능하다.
레이저 빔 조사 수단(42)은 실질적으로 수평인 방향으로 연장되는 원통형 케이싱(421)을 포함한다. 케이싱(421)은 펄스형 레이저 발진기를 포함하는 펄스형 레이저 빔 발진 수단(도시되지 않음) 및 반복 주파수 설정 수단을 포함한다. 게다가, 레이저 빔 조사 수단(42)은 케이싱(421)의 전단부 상에 탑재되는 집속 수단(422)을 포함한다. 집속 수단(422)은 펄스형 레이저 빔 발진 수단에 의해 발진되는 펄스형 레이저 빔을 집속하는 집속 렌즈(422a)를 포함한다.
집속 수단(422)의 집속 렌즈(422a)의 개구수(NA)는 집속 렌즈(422a)의 개구수를 단결정 기판의 굴절률(n)로 나눈 것에 의해 얻어진 값이 0.05부터 0.2까지의 범위 내에 있도록 설정된다.
레이저 빔 조사 수단(42)은 집속 수단(422)의 집속 렌즈(422a)에 의해 집속될 펄스형 레이저 빔의 초점 위치를 조절하는 초점 위치 조절 수단(도시되지 않음)을 더 포함한다.
촬영 수단(43)은 레이저 빔 조사 수단(42)의 케이싱(421)의 전단부 부분 상에 탑재되어 있다. 촬영 수단(43)은 가시광을 사용하여 가공물을 촬영하는 통상의 촬영 디바이스(도시되지 않음)(CCD 등), 적외선 광을 가공물에 조사하는 적외선 광 조사 수단(도시되지 않음), 적외선 광 조사 수단에 의해 가공물에 조사되는 적외선 광을 포착하는 광학 시스템(도시되지 않음), 및 광학 시스템에 의해 포착되는 적외선 광에 대응하는 전기 신호를 출력하는 적외선 촬영 디바이스(도시되지 않음)(적외선 CCD 등)를 포함한다. 촬영 수단(43)으로부터 출력되는 영상 신호는 제어 수단(도시되지 않음)으로 전송된다.
레이저 처리 장치(4)를 사용하여 광학 디바이스 웨이퍼(2)의 분할선(22)을 따라 레이저 처리를 수행할 때, 펄스형 레이저 빔의 초점이 광학 디바이스 웨이퍼(2)의 두께를 따른 방향에서 원하는 위치에(즉, 전면(2a)(즉, 제1 표면)으로부터 배면(2b)(즉, 제2 표면) 쪽으로의 방향에서 전면(2a)으로부터 원하는 거리에) 위치되도록 집속 수단(422)의 집속 렌즈(422a) 및 단결정 기판(즉, 광학 디바이스 웨이퍼(2))이 집속 렌즈(422a)의 광학축을 따르는 방향에서 서로에 대해 배치되는 방식으로 위치 결정 단계가 수행된다.
다른 실시예에서, 펄스형 레이저 빔의 초점이 전면(2a) 상에 또는 전면(2a)으로부터 배면(2b) 쪽으로의 방향의 반대인 방향으로 전면(2a)으로부터 원하는 거리에 위치될 수 있다.
본 발명의 이 실시예에 따른 처리 방법을 수행할 때, 접착 테이프(30)가 척 테이블(41)의 상부 표면과 접촉하는 조건에서 접착 테이프(30)에 부착된 광학 디바이스 웨이퍼(2)는 먼저 도 3에 도시된 레이저 처리 장치(4)의 척 테이블(41) 상에 놓여진다(도 3을 참조). 이어서, 흡입에 의해 척 테이블(41) 상의 접착 테이프(30)를 통해 광학 디바이스 웨이퍼(2)를 보유하기 위해 흡입 수단(도시되지 않음)이 작동된다(웨이퍼 보유 단계). 그에 따라, 척 테이블(41) 상에 보유된 광학 디바이스 웨이퍼(2)의 전면(2a)은 위쪽으로 배향된다. 보다 나은 표현을 위해, 접착 테이프(30)를 지지하는 환형 프레임(3)이 도 3에 도시되어 있지 않지만, 환형 프레임(3)이 척 테이블(41) 상에 제공되는 프레임 보유 수단(클램프, 기타 등등)에 의해 보유된다. 이어서, 흡임에 의해 광학 디바이스 웨이퍼(2)를 보유하는 척 테이블(41)이 피딩 수단을 작동시키는 것에 의해 촬영 수단(43) 바로 아래의 위치로 이동된다.
척 테이블(41)이 촬영 수단(43) 바로 아래에 위치되는 조건에서, 레이저 처리될 광학 디바이스 웨이퍼(2)의 대상 영역을 검출하기 위해 정렬 동작이 촬영 수단(43) 및 제어 수단(도시되지 않음)에 의해 수행된다. 구체적으로는, 촬영 수단(43) 및 제어 수단은 레이저 빔 조사 수단(42)의 집속 수단(422)에 의해 광학 디바이스 웨이퍼(2) 상에서 제1 방향으로 연장되는 분할선(22)을 정렬하기 위해 영상 처리(패턴 정합 등)를 수행한다. 이러한 방식으로, 레이저 빔 조사 위치의 정렬이 수행된다(정렬 단계). 이 정렬 단계는 광학 디바이스 웨이퍼(2) 상에서 제1 방향에 수직인 제2 방향으로 연장되는 다른 분할선(22) 모두에 대해서도 유사한 방식으로 수행된다.
광학 디바이스 웨이퍼(2)의 전면(2a) 상의 분할선(22) 모두에 대해 앞서 상세히 기술된 정렬 단계를 수행한 후에, 도 4의 (a)에 도시된 바와 같이, 척 테이블(41)이 레이저 빔 조사 수단(42)의 집속 수단(422)이 위치되는 레이저 빔 조사 구역으로 이동된다. 제1 방향으로 연장되는 미리 결정된 분할선(22)의 한쪽 단부(도 4의 (a)에서 좌측 단부)가 집속 수단(422) 바로 아래에 위치된다. 게다가, 집속 렌즈(422a)에 의해 집속될 펄스형 레이저 빔(LB)의 초점(P)이 광학 디바이스 웨이퍼(2)의 전면(2a)으로부터 배면(2b) 쪽으로의 방향에서(즉, 광학 디바이스 웨이퍼(2)의 두께 방향에서) 광학 디바이스 웨이퍼(2)의 전면(2a)으로부터 원하는 거리에 위치되도록, 집속 렌즈(422a)의 광학축을 따른 방향으로 집속 수단(422)을 이동시키기 위해 초점 위치 조절 수단(도시되지 않음)이 작동된다(위치 결정 단계).
이 바람직한 실시예에서, 펄스형 레이저 빔(LB)의 초점(P)은 광학 디바이스 웨이퍼(2) 내부에서 펄스형 레이저 빔(LB)이 조사되는 광학 디바이스 웨이퍼(2)의 전면(2a)(즉, 상부 표면) 근방의 위치에 위치된다. 예를 들어, 초점(P)은 전면(2a)으로부터 5 μm부터 10 μm까지의 범위에 있는 거리에 위치될 수 있다.
앞서 기술된 위치 결정 단계를 수행한 후에, 집속 수단(422)으로부터의 펄스형 레이저(LB)를 광학 디바이스 웨이퍼(2)에 조사하고 그로써 펄스형 LB의 초점(P)이 위치되는 광학 디바이스 웨이퍼(2)의 전면(2a)으로부터 웨이퍼(2)의 배면(2b) 쪽으로 연장되는 홀 영역을 형성하기 위해 레이저 빔 조사 수단(42)이 작동되는 방식으로 홀 영역 형성 단계가 수행된다. 홀 영역은 개질 영역(즉, 비정질 영역) 및 광학 디바이스 웨이퍼(2)의 전면(2a) 및 배면(2b) 쪽으로 개방된 비정질 영역에서의 공간으로 이루어져 있다.
구체적으로는, 광학 디바이스 웨이퍼(2)를 구성하는 사파이어 기판을 통한 레이저 빔(LB)의 투과를 가능하게 하는 파장을 가지는 펄스형 레이저 빔(LB)은 집속 수단(422)에 의해 광학 디바이스 웨이퍼(2)에 조사되고, 척 테이블(41)이 도 4의 (a)에서 화살표(X1)로 나타낸 방향으로 미리 결정된 피드 속도로 이동된다(홀 영역 형성 단계). 도 4의 (b)에 도시된 바와 같이, 미리 결정된 분할선(22)의 다른쪽 단부(도 4의 (b)에서의 우측 단부)가 집속 수단(422) 바로 아래의 위치에 도달할 때, 펄스형 레이저 빔(LB)의 조사가 중단되고, 척 테이블(41)의 이동이 또한 중단된다.
미리 결정된 분할선(22)을 따라 앞서 상세히 기술된 홀 영역 형성 단계를 수행하는 것에 의해, 도 4의 (c) 및 도 4의 (d)에 도시된 바와 같이, 복수의 홀 영역들(23)이 분할선(22)을 따라 광학 디바이스 웨이퍼(2)에 형성되고, 각각의 홀 영역(23)은 개질 영역(즉, 비정질 영역(232)), 및 광학 디바이스 웨이퍼(2)의 전면(2a) 및 배면(2b) 쪽으로 개방된 비정질 영역(232)에서의 공간(231)으로 이루어져 있다. 도 4의 (c)에 도시된 바와 같이, 분할선(22)의 연장 방향으로 분할선(22)을 따라 미리 결정된 등거리 간격으로 홀 영역들(23)이 형성될 수 있다. 예를 들어, 분할선(22)의 연장 방향에서 인접한 홀 영역들(23) 사이의 거리는 8 μm부터 30 μm까지의 범위(예컨대, 약 16 μm (=(가공물 피드 속도: 800 mm/초)/(반복 주파수: 50 kHz))에 있을 수 있다.
도 4의 (d) 및 도 4의 (e)에 도시된 바와 같이, 각각의 홀 영역(23)은 약 1 μm의 직경을 가지는 공간(231) 및 공간(231) 주위에 형성되고 약 16 μm의 외경을 가지는 비정질 영역(232)으로 이루어져 있다. 이 바람직한 실시예에서, 인접한 홀 영역(23)의 비정질 영역(232)이 서로 겹치지 않도록 형성되지만, 이것이 도면에 도시되어 있지 않다(이에 관해서는, 도 9의 (a) 및 도 9의 (b)를 참조). 구체적으로는, 인접한 홀 영역들(23) 사이의 거리는 비정질 영역(232)의 외경보다 약간 더 크도록 선택된다. 인접하거나 이웃하는 홀 영역(23)의 비정질 영역은 이와 같이 서로로부터 분리된다.
다른 실시예에서, 기판은, 예를 들어, 유리 기판일 수 있고, 개질 영역은 크랙이 유리 기판에 형성되는 영역일 수 있다. 유리 기판에 형성된 크랙은 마이크로크랙일 수 있다.
앞서 상세히 기술된 홀 영역 형성 단계에서 형성되는 각각의 홀 영역(23)은 광학 디바이스 웨이퍼(2)의 전면(2a)으로부터 그의 배면(2b) 쪽으로 연장된다. 그에 따라, 광학 디바이스 웨이퍼(2)의 두께가 클 때에도, 각각의 홀 영역(23)의 형성을 위해 펄스형 레이저 빔(LB)을 한번 조사하는 것으로 충분하고, 따라서 생산성이 크게 향상될 수 있다. 게다가, 홀 영역 형성 단계에서 어떤 부스러기도 흩어지지 않으며, 따라서 그 결과 얻어지는 디바이스의 품질의 열화가 신뢰성 있게 방지될 수 있다.
도 1의 (b)에 개략적으로 도시된 바와 같이, 분할선(22)은 그의 연장 방향에 실질적으로 수직인 방향으로 폭(w)을 가진다. 앞서 상세히 기술된 홀 영역 형성 단계는, 펄스형 레이저 빔(LB)을 분할선(22)의 폭 방향을 따라 복수의 위치들에도 조사하기 위해, 광학 디바이스 웨이퍼(2)를 레이저 빔 조사 수단(42)에 대해 인덱싱 방향(도 3에 화살표(Y)로 표시됨)으로 약간 이동시키면서, 미리 결정된 분할선(22)을 따라 2 번 이상 수행된다. 이러한 방식으로, 분할선(22)의 폭 방향을 따라서도 복수의 홀 영역들(23)이 형성된다. 도 1의 (b)에 개략적으로 도시된 바와 같이, 홀 영역들(23)이 분할선(22)의 연장 방향 및/또는 폭 방향에서 인접한 홀 영역들(23) 사이의 상이한 거리로 배열될 수 있다.
복수의 행의 홀 영역들(23)이 분할선(22)의 폭(w) 내에 형성될 수 있고, 각각의 행은 분할선(22)의 연장 방향을 따라 연장되고, 여기서 행은 분할선(22)의 폭 방향에서 서로 인접하여 배열된다. 도 6, 도 7 및 도 8의 (a) 내지 도 8의 (d)에 개략적으로 도시된 바와 같이, 복수의 행의 홀 영역들(23)은 분할선(22)의 폭 방향에서 등거리로 배열될 수 있다. 대안적으로, 분할선(22)의 폭 방향에서 인접한 행의 홀 영역들(23) 사이의 거리가 변할 수 있다. 예를 들어, 도 8의 (e) 및 도 8의 (f)에 도시된 바와 같이, 인접한 행의 홀 영역들(23) 사이의 거리는 분할선(22)의 중심에서 또는 그에 보다 가까운 곳에서, 중심으로부터 더 멀리 떨어진 위치들에서(즉, 분할선(22)의 폭 방향에서 측면 또는 가장자리에서)보다, 더 클 수 있다.
다른 실시예에서, 단일 행의 홀 영역들(23)이 분할선(22)의 폭(w) 내에 형성될 수 있다.
앞서 상세히 기술된 바와 같이 미리 결정된 분할선(22)을 따라 홀 영역 형성 단계를 복수 번 수행한 후에, 척 테이블(41)이 인덱싱 방향(도 3에서 화살표(Y)로 표시됨)으로 광학 디바이스 웨이퍼(2) 상에서 제1 방향으로 연장되는 분할선(22)의 피치만큼 이동된다(인덱싱 단계). 이어서, 제1 방향으로 연장되는 다음의 분할선(22)을 따라 앞서 기술된 것과 동일한 방식으로 홀 영역 형성 단계가 복수 번 수행된다. 이러한 방식으로, 제1 방향으로 연장되는 모든 분할선(22)을 따라 홀 영역 형성 단계가 복수 번 수행된다. 그 후에, 제1 방향에 수직인 제2 방향으로 연장되는 다른 분할선(22) 모두를 따라 앞서 상세히 기술된 것과 동일한 방식으로 홀 영역 형성 단계를 복수 번 수행하기 위해, 척 테이블(41)이 90°만큼 회전된다.
이하에서, 집속 렌즈(422a)의 개구수(NA), 광학 디바이스 웨이퍼(2)의 굴절률(n), 및 개구수를 굴절률로 나누는 것에 의해 획득된 값(S=NA/n) 사이의 관계가 도 5를 참조하여 논의될 것이다. 도 5에 도시된 바와 같이, 집속 렌즈(422a)에 들어가는 펄스형 레이저 빔(LB)이 집속 렌즈(422a)의 광학축(OA)에 대해 각도(α)로 집속된다. 집속 렌즈(422a)의 개구수는 sinα(즉, NA=sinα)로서 표현된다. 집속 렌즈(422a)에 의해 집속되는 펄스형 레이저 빔(LB)이 기판으로서의 광학 디바이스 웨이퍼(2)에 조사될 때, 펄스형 레이저 빔(LB)이 광학축(OA)에 대해 각도(β)로 굴절되는데, 그 이유는 광학 디바이스 웨이퍼(2)의 밀도가 공기의 밀도보다 더 높기 때문이다. 광학축(OA)에 대한 이 각도(β)는 광학 디바이스 웨이퍼(2)의 굴절률에 따라 각도(α)와 상이하다. 굴절률이 N=sinα/sinβ로서 표현되기 때문에, 개구수를 광학 디바이스 웨이퍼(2)의 굴절률로 나눈 것에 의해 얻어진 값(S=NA/n)은 sinβ에 의해 주어진다. sinβ를 0.05부터 0.2까지의 범위로 설정하는 것이 홀 영역(23)이 특히 효율적이고 신뢰성 있는 방식으로 형성될 수 있게 하는 것으로 밝혀졌다.
홀 영역 형성 단계가 300 nm부터 3000 nm까지의 범위에 있는 파장, 0.5 ps부터 20 ps까지의 펄스 폭, 0.2 W부터 10.0 W까지의 평균 전력 그리고 10 kHZ부터 80 kHZ까지의 반복 주파수를 갖는 펄스형 레이저 빔을 사용하여 수행될 수 있다. 홀 영역 형성 단계에서 광학 디바이스 웨이퍼(2)가 레이저 빔 조사 수단(42)에 대해 이동되는 가공물 피드 속도가 500 mm/초부터 1000 mm/초까지의 범위에 있을 수 있다.
반도체 기판이 본 발명의 방법에 의해 처리될 기판(예컨대, 단결정 기판)으로서 사용되는 경우, 펄스형 레이저 빔(LB)의 파장이 반도체 기판의 밴드 갭에 대응하는 파장(감소된 파장)의 2배 이상인 값으로 설정되는 경우, 홀 영역(23)이 특히 효율적이고 신뢰성 있는 방식으로 형성될 수 있다.
앞서 상세히 기술된 방식으로 홀 영역 형성 단계를 수행한 후에, 도 6의 (a) 내지 도 6의 (c)를 참조하여 이하에 상세히 기술될 것인 바와 같이, 광학 디바이스 웨이퍼(2)를 분할하는 단계가 수행된다.
도 6의 (a)는 분할선(22)을 포함하는 광학 디바이스 웨이퍼(2)의 일부의 단면도를 나타낸 것이다. 앞서 나타낸 바와 같이, 복수의 행의 홀 영역들(23)(즉, 6 개의 행의 홀 영역들(23))이 분할선(22)의 폭 내에 형성되고, 각각의 행은 분할선(22)의 연장 방향을 따라 연장된다. 복수의 행의 홀 영역들(23)은 분할선(22)의 폭 방향에서 서로 인접하여 등거리로 배열된다. 단지 하나의 분할선(22)이 도 6의 (a)에 도시되어 있지만, 이 도면에서 도시된 것과 동일한 방식으로 복수의 행의 홀 영역들(23)을 갖는 나머지 분할선(22)이 제공된다.
광학 디바이스 웨이퍼(2)를 분할하는 공정에서, 도 6의 (a) 및 도 6의 (b)에 개략적으로 도시된 바와 같이, 절단 수단(6)(회전 블레이드 또는 쏘우 등)을 사용하여, 기판 재료가 분할선(22)을 따라 먼저 제거된다. 이 도면들에 도시된 바와 같이, 복수의 행의 홀 영역들(23)이 형성된 광학 디바이스 웨이퍼(2)의 구역의, 분할선(22)의 연장 방향에 실질적으로 수직인 방향으로의, 폭은 절단 수단(6)의, 분할선(22)의 연장 방향에 실질적으로 수직인 방향으로의, 폭과 실질적으로 동일하다.
도 6의 (a) 및 도 6의 (b)에서 화살표로 표시된 바와 같이, 절단 수단(6)은 광학 디바이스 웨이퍼(2)의 전면(2a) 쪽으로 이동되고, 복수의 행의 홀 영역들(23)이 형성된 웨이퍼(2)의 구역 내로 절단하도록 제조된다. 도 6의 (c)에 도시된 바와 같이, 절단 단계에서, 기판 재료는 광학 디바이스 웨이퍼(2)의, 전면(2a)으로부터 배면(2b) 쪽으로의 방향으로의, 두께의 일부만을 따라 제거된다. 예를 들어, 기판 재료가 절단 단계에서 광학 디바이스 웨이퍼(2)의 두께의 약 50%를 따라 제거될 수 있다.
광학 디바이스 웨이퍼(2)의 전면(2a) 상에 형성된 분할선들(22) 모두에 대해 앞서 상세히 기술된 방식으로 절단 단계가 수행된다. 이어서, 도 6의 (c)에 예시된 바와 같이, 광학 디바이스 웨이퍼(2)의 배면(2b)이 연마 장치(도시되지 않음)를 사용하여 연마된다.
연마 장치는 가공물을 보유하는 척 테이블(도시되지 않음) 및 척 테이블 상에 보유되는 가공물을 연마하는 연마 수단(도시되지 않음)을 포함할 수 있다. 척 테이블은 흡입에 의해 가공물을 그 위에 보유하기 위한 보유 표면으로서의 상부 표면을 가질 수 있다. 연마 수단은 스핀들 하우징(도시되지 않음), 스핀들 하우징에 대해 회전 가능하게 지지되고 구동 메커니즘(도시되지 않음)에 의해 회전되도록 구성된 회전 스핀들(도시되지 않음), 회전 스핀들의 하부 단부에 고정되는 마운터(mounter)(도시되지 않음), 및 마운터의 하부 표면 상에 탑재되는 연마 도구(8)(도 6의 (c)를 참조)를 포함할 수 있다. 연마 도구(8)는 원형 베이스(81) 및 원형 베이스(81)의 하부 표면 상에 탑재되는 연마 요소(82)를 포함할 수 있다.
광학 디바이스 웨이퍼(2)의 배면(2b)을 연마하는 것은, 웨이퍼(2)의 전면(2a)이 척 테이블의 상부 표면과 접촉하도록, 웨이퍼(2)를 연마 장치의 척 테이블(도시되지 않음) 상에 보유하는 것에 의해 수행된다. 따라서, 웨이퍼(2)의 배면(2b)이 위쪽으로 배향된다. 이어서, 광학 디바이스 웨이퍼(2)가 그 위에 보유되어 있는 척 테이블은 광학 디바이스 웨이퍼(2)의 평면에 수직인 축을 중심으로 회전되고, 연마 도구(8)는 원형 베이스(81)의 평면에 수직인 축을 중심으로 회전된다. 척 테이블 및 연마 도구(8)를 이 방식으로 회전시키는 동안, 연마 도구(8)의 연마 요소(82)는 웨이퍼(2)의 배면(2b)과 접촉하게 되고, 따라서 배면(2b)을 연마한다. 웨이퍼(2)를 분할선(22)을 따라 분할하기 위해, 절단 단계에서 기판 재료가 제거되지 않은 광학 디바이스 웨이퍼(2)의 두께의 나머지 부분을 따라 연마가 수행된다.
광학 디바이스 웨이퍼(2)를 이러한 방식으로 분할하는 것은 높은 다이 강도 및 고품질 측면 표면을 갖는 개개의 칩 또는 다이(도시되지 않음)이 특히 정확하고 신뢰성 있으며 효율적인 방식으로 획득될 수 있게 한다.
이하에서, 본 발명의 추가의 바람직한 실시예가 도 7 및 도 8을 참조하여 기술될 것이다.
이 실시예들은 홀 영역(23)의 배열에서 그리고 분할선을 따라 기판 재료를 제거하는 단계의 상세에서 도 1 내지 도 6을 참조하여 앞서 상세히 기술된 실시예들과 상이하다.
도 7의 (a) 및 도 7의 (b)에 예시된 기판 재료 제거 단계(즉, 절단 단계)는, 도 7의 (a)에 도시된 바와 같이, 주로 복수의 행의 홀 영역들(23)이 형성된 광학 디바이스 웨이퍼(2)의 구역의 폭이 절단 수단(6)의 폭보다 작다는 점에서, 도 6의 (a) 및 도 6의 (b)에 예시된 기판 재료 제거 단계와 상이하다. 게다가, 도 7의 (b)에 도시된 바와 같이, 광학 디바이스 웨이퍼(2)의 두께 전체를 따라 기판 재료가 제거된다(즉, 웨이퍼(2)가 그의 두께 전체를 따라 절단 수단(6)에 의해 절단된다).
기판 재료 제거 단계를 이러한 방식으로 수행하는 것은 특히 신뢰성 있는 방식으로 홀 영역들(23)이 그 결과 얻어진 칩 또는 다이의 측면 표면(2c) 상에 남아 있지 않도록 할 수 있다는 이점을 제공한다(도 7의 (b)를 참조). 따라서, 고품질 칩 또는 다이가 간단한 방식으로 획득될 수 있다.
도 7의 (c) 및 도 7의 (d)에 예시된 기판 재료 제거 단계(즉, 절단 단계)는, 도 7의 (c)에 도시된 바와 같이, 주로 복수의 행의 홀 영역들(23)이 형성된 광학 디바이스 웨이퍼(2)의 구역의 폭이 절단 수단(6)의 폭보다 크다는 점에서, 도 6의 (a) 및 도 6의 (b)에 예시된 기판 재료 제거 단계와 상이하다. 게다가, 도 7의 (d)에 도시된 바와 같이, 광학 디바이스 웨이퍼(2)의 두께 전체를 따라 기판 재료가 제거된다(즉, 웨이퍼(2)가 그의 두께 전체를 따라 절단 수단(6)에 의해 절단된다).
이러한 방식으로, 기판 재료 제거 단계가 특히 효율적으로 수행될 수 있는데, 그 이유는 절단 수단(6)이 광학 디바이스 웨이퍼(2)와 접촉하는 절단 구역의 실질적으로 전체가 홀 영역(23)의 형성에 의해 강도가 감소되는 것이 신뢰성 있게 보장될 수 있기 때문이다.
그 결과 얻어진 칩 또는 다이의 측면 표면(2c) 상에 남아 있는 홀 영역(23)(도 7의 (d)를 참조)이, 원하는 경우, 부가의 연마 또는 연마 단계에서 제거될 수 있다.
도 6의 (a), 도 7의 (a) 및 도 7의 (c) 그리고 도 8의 (a) 및 도 8의 (c)에 개략적으로 도시된 바와 같이, 홀 영역(23)이 광학 디바이스 웨이퍼(2)의 두께 전체를 따라 연장하도록 형성될 수 있다. 이 경우에, 홀 영역(23)의 비정질 영역(232)에서의 공간(231)은 광학 디바이스 웨이퍼(2)의 전면(2a) 및 배면(2b) 쪽으로 개방되어 있다. 앞서 상세히 기술된 바와 같이, 이 접근법은 기판 재료 제거 단계 및 연마 단계 둘 다를 용이하게 한다.
대안적으로, 도 8의 (b) 및 도 8의 (f)에 개략적으로 도시된 바와 같이, 홀 영역(23)이 광학 디바이스 웨이퍼(2)의 두께의 일부만을 따라 연장하도록 형성될 수 있다. 이러한 방식으로, 홀 영역(23)의 형성이 특히 효율적인 방식으로 수행될 수 있다.
도 6의 (b) 및 도 8의 (c)에 예시된 바와 같이, 기판 재료이 광학 디바이스 웨이퍼(2)의 두께의 일부만을 따라 제거될 수 있다(예컨대, 광학 디바이스 웨이퍼(2)가 그의 두께의 일부만을 따라 절단될 수 있다). 이 경우에, 광학 디바이스 웨이퍼(2)가, 예를 들어, 앞서 상세히 기술된 방식으로 그의 배면(2b)을 연마하는 것에 의해, 분할될 수 있다.
대안적으로, 도 7의 (b) 및 도 7의 (d)에 그리고 도 8의 (d)에 개략적으로 도시된 바와 같이, 광학 디바이스 웨이퍼(2)의 두께 전체를 따라 기판 재료가 제거될 수 있다(예컨대, 웨이퍼(2)가 그의 두께 전체를 따라 절단될 수 있다).
도 8의 (e) 및 도 8의 (f)에 개략적으로 도시된 바와 같이, 인접한 행의 홀 영역들(23) 사이의 거리는 분할선(22)의 중심에 보다 가깝게 배열된 홀 영역들의 행들에 대해, 분할선(22)의 중심으로부터 보다 멀리 떨어져 배열된 홀 영역들(23)의 행들에 대해서 보다, 더 클 수 있다. 이 경우에, 보다 적은 행의 홀 영역들(23)이 형성되어야만 하고, 따라서 홀 영역 형성 단계의 효율을 향상시킨다. 게다가, 분할선(22)의 중심으로부터 멀리 떨어져 있는 인접한 행의 홀 영역들(23) 사이의 보다 작은 거리는 절단 공정(칩핑 또는 크래킹 등)에서 그 결과 얻어진 칩 또는 다이의 측면 표면에 대한 손상이 방지될 수 있는 것을 보장한다. 홀 영역들(23)이 광학 디바이스 웨이퍼(2)의 두께 전체를 따라 연장하도록(도 8의 (e)를 참조) 또는 광학 디바이스 웨이퍼(2)의 두께의 일부만을 따라 연장하도록(도 8의 (f)를 참조) 형성될 수 있다.
분할선(22)을 따라 기판 재료를 제거하는 단계는 상이한 재료 제거 폭으로 수행될 수 있다. 예를 들어, 제1 재료 제거 단계에서, 기판 재료가 제1 폭으로 제거될 수 있고, 제2 재료 제거 단계에서, 기판 재료가 제2 폭으로 제거될 수 있다. 제2 제거 폭은 제1 제거 폭보다 작을 수 있다.
상세하게는, 도 8의 (g)에 도시된 바와 같이, 기판 재료 제거 단계에서, 광학 디바이스 웨이퍼(2)는 먼저 그의 두께의 일부를 따라 제1 절단 수단(6)에 의해 절단될 수 있다. 제1 절단 수단(6)의 폭은 복수의 행의 홀 영역들(23)이 형성된 광학 디바이스 웨이퍼(2)의 구역의 폭과 실질적으로 동일할 수 있다. 이어서, 복수의 행의 홀 영역들(23)이 형성된 구역의 나머지 부분이 제1 절단 수단(6)의 폭보다 작은 폭을 갖는 제2 절단 수단(6')을 사용하여 절단될 수 있다(도 8의 (g)에서 점선으로 도시됨).
분할선(22)의 폭 방향에서 분할선(22)의 중심에 보다 가깝게 배열된 하나의 행의 또는 복수의 행의 홀 영역들(23)(예를 들어, 도 6의 (a) 및 도 6의 (b), 도 7의 (a) 및 도 7의 (c) 그리고 도 8의 (a) 내지 도 8의 (g)를 참조)은 분할선(22)의 폭 방향에서 분할선(22)의 중심으로부터 보다 멀리 떨어져 배열된 하나의 행의 또는 복수의 행의 홀 영역들(23)을 형성하는 데 사용되는 펄스형 레이저 빔(LB)보다 더 높은 전력을 가지는 펄스형 레이저 빔(LB)으로 형성될 수 있다.
도 9의 (a) 및 도 9의 (b)는 본 방법의 상이한 실시예에 대한 복수의 행의 홀 영역들(23)의 배열의 예를 나타낸 것이다. 이 도면들에 도시된 바와 같이, 홀 영역들(23)이 서로 겹치지 않는다.
도 9의 (a)는 7 개의 행의 홀 들(23)이 분할선(22)의 폭 방향을 따라 서로 나란히 배열된 일 예를 나타낸 것이다. 분할선(22)은 약 100 μm의 폭(w1)을 갖는다. 복수의 행의 홀 영역들(23)이 형성된 기판(2)의 구역의, 분할선(22)의 연장 방향에 실질적으로 수직인 방향에서의, 폭(w2)은 약 48 μm이다.
분할선(22)의 연장 방향에서 인접한 홀 영역들(23)의 중심 사이의 거리(w3)는 8　μm부터 10 μm까지의 범위에 있다. 분할선(22)의 폭 방향에서 인접한 행의 홀 영역들(23) 사이의(즉, 인접한 행의 홀 영역들(23)의 중심 사이의) 거리(w4)는 8 μm부터 10 μm까지의 범위에 있다. 홀 영역(23)은 2　μm부터 3 μm까지의 범위에 있는 직경(d)을 가진다.
분할선(22)의 폭 방향에서 인접한 홀 영역들(23)의 외측 가장자리 사이의 거리(w5)는 1　μm 이상이다. 분할선(22)의 연장 방향에서 인접한 홀 영역들(23)의 외측 가장자리 사이의 거리(w6)는 1　μm 이상이다.
기판 재료가 홀 영역들(23)이 형성된 분할선(22)을 따라, 예컨대, 절단 수단(도시되지 않음)(블레이드 또는 쏘우 등)을 사용하여, 제거될 수 있다. 특히 바람직하게는, 절단 수단은 복수의 행의 홀 영역들(23)이 형성된 기판(2)의 구역의 폭(w2)보다 약간 더 큰, 분할선(22)의 연장 방향에 실질적으로 수직인 방향에서의, 폭을 가질 수 있다. 예를 들어, 절단 수단은 약 50 μm의 폭을 가질 수 있다.
도 9의 (b)에 도시된 복수의 행의 홀 영역들(23)의 배열은 복수의 행의 홀 영역들(23)의 개수, 분할선(22)의 폭(w1) 및 복수의 행의 홀 영역들(23)이 형성된 기판(2)의 구역의, 분할선(22)의 연장 방향에 실질적으로 수직인 방향에서의, 폭(w2)에서만, 도 9의 (a)에 도시된 것과 상이하다.
구체적으로는, 도 9의 (b)는 3 개의 행의 홀 영역들(23)이 분할선(22)의 폭 방향을 따라 서로 나란히 배열된 일 예를 나타낸 것이다. 도 9의 (b)에 도시된 분할선(22)은 약 50 μm의 폭(w1)을 갖는다. 복수의 행의 홀 영역들(23)이 형성된 기판(2)의 구역의 폭(w2)은 약 22 μm이다.
기판 재료가 홀 영역들(23)이 형성된 도 9의 (b)에 도시된 분할선(22)을 따라, 예컨대, 절단 수단(도시되지 않음)(블레이드 또는 쏘우 등)을 사용하여, 제거될 수 있다. 특히 바람직하게는, 절단 수단은 복수의 행의 홀 영역들(23)이 형성된 기판(2)의 구역의 폭(w2)보다 약간 더 큰, 분할선(22)의 연장 방향에 실질적으로 수직인 방향에서의, 폭을 가질 수 있다. 예를 들어, 절단 수단은 약 25 μm의 폭을 가질 수 있다.
다른 실시예에서, 단일 행의 홀 영역들(23)이 분할선(22)의 폭 내에 형성될 수 있다.

Claims (16)

  1. 적어도 하나의 분할선(22)이 형성되어 있는 제1 표면(2a) 및 상기 제1 표면(2a)의 반대쪽에 있는 제2 표면(2b)을 가지는 기판(2)을 처리하는 방법으로서,
    상기 기판(2)에 복수의 홀 영역(23) - 각각의 홀 영역(23)은 상기 제1 표면(2a)으로부터 상기 제2 표면(2b) 쪽으로 연장됨 - 을 형성하기 위해, 펄스형 레이저 빔(LB)을 상기 적어도 하나의 분할선(22)을 따라 적어도 복수의 위치에서 상기 제1 표면(2a) 측으로부터 상기 기판(2)에 조사하는 단계로서, 각각의 홀 영역(23)은, 개질(modified) 영역(232) 및 상기 제1 표면(2a) 쪽으로 개방된 상기 개질 영역(232)에서의 공간(231)으로 이루어져 있는 것인 상기 펄스형 레이저 빔(LB)을 상기 기판(2)에 조사하는 단계와,
    상기 복수의 홀 영역(23)이 형성된 상기 적어도 하나의 분할선(22)을 따라 기판 재료를 제거하는 단계를 포함하는, 기판 처리 방법.
  2. 제1항에 있어서, 상기 펄스형 레이저 빔(LB)의 초점(P)이 상기 제1 표면(2a) 상에 위치되거나 또는 상기 제1 표면(2a)으로부터 상기 제2 표면(2b) 쪽으로의 방향에서 상기 제1 표면(2a)으로부터 어떤 거리에 위치되는 조건에서, 상기 펄스형 레이저 빔(LB)이 상기 기판(2)에 조사되는 것인, 기판 처리 방법.
  3. 제1항에 있어서, 상기 펄스형 레이저 빔(LB)의 초점(P)이 상기 제1 표면(2a) 상에 위치되거나 또는 상기 제1 표면(2a)으로부터 상기 제2 표면(2b) 쪽으로의 방향과 반대인 방향에서 상기 제1 표면(2a)으로부터 어떤 거리에 위치되는 조건에서, 상기 펄스형 레이저 빔(LB)이 상기 기판(2)에 조사되는 것인, 기판 처리 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 기판(2)은 단결정 기판 또는 유리 기판 또는 화합물 기판 또는 다결정 기판인 것인, 기판 처리 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 개질 영역(232)은 비정질 영역 또는 크랙이 형성된 영역인 것인, 기판 처리 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 복수의 홀 영역(23)이 형성된 상기 적어도 하나의 분할선(22)을 따라 상기 기판(2)을 절단함으로써 상기 기판 재료가 제거되는 것인, 기판 처리 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 특히 상기 복수의 홀 영역(23)이 형성된 상기 적어도 하나의 분할선(22)을 따라 상기 기판(2)을 기계적으로 절단함으로써, 상기 복수의 홀 영역(23)이 형성된 상기 적어도 하나의 분할선(22)을 따라 상기 기판 재료가 기계적으로 제거되는 것인, 기판 처리 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 기판의 두께를 조절하기 위해 상기 기판(2)의 상기 제2 표면(2b)을 연마하는 단계를 더 포함하는, 기판 처리 방법.
  9. 제8항에 있어서, 상기 기판(2)의 상기 제2 표면(2b)을 연마하는 단계는, 상기 복수의 홀 영역(23)이 형성된 상기 적어도 하나의 분할선(22)을 따라 상기 기판 재료를 제거한 후에 수행되는 것인, 기판 처리 방법.
  10. 제9항에 있어서,
    상기 기판 재료는 상기 기판(2)의, 상기 제1 표면(2a)으로부터 상기 제2 표면(2b) 쪽으로의 방향으로의, 두께의 일부만을 따라 제거되고,
    상기 기판(2)의 상기 제2 표면(2b)을 연마하는 단계는, 상기 적어도 하나의 분할선(22)을 따라 상기 기판(2)을 분할하기 위해, 기판 재료가 제거되지 않은 상기 기판(2)의 두께의 나머지 부분을 따라 수행되는 것인, 기판 처리 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 홀 영역(23)은, 상기 기판(2)의, 상기 제1 표면(2a)으로부터 상기 제2 표면(2b) 쪽으로의 방향으로의, 두께의 일부만을 따라 연장되도록, 또는 상기 기판(2)의, 상기 제1 표면(2a)으로부터 상기 제2 표면(2b) 쪽으로의 방향으로의, 전체 두께를 따라 연장되도록 형성되는 것인, 기판 처리 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 기판 재료는 상기 홀 영역(23)의, 상기 제1 표면(2a)으로부터 상기 제2 표면(2b) 쪽으로의 방향으로의, 전체 연장부를 따라 제거되는 것인, 기판 처리 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 적어도 하나의 분할선(22)은 상기 적어도 하나의 분할선(22)의 연장 방향에 실질적으로 수직인 방향으로 폭(w)을 가지며,
    상기 방법은 상기 분할선(22)의 상기 폭(w) 내에 복수의 행(row) - 각각의 행은 상기 적어도 하나의 분할선(22)의 연장 방향을 따라 연장됨 - 의 홀 영역(23)을 형성하기 위해, 상기 적어도 하나의 분할선(22)의 폭 방향을 따라 복수의 위치에서도 상기 펄스형 레이저 빔(LB)을 조사하는 단계를 더 포함하고, 상기 행은 상기 적어도 하나의 분할선(22)의 폭 방향에서 서로 인접하여 배열되는 것인, 기판 처리 방법.
  14. 제13항에 있어서,
    상기 기판 재료는, 절단 수단(6, 6')을 사용하여 상기 기판(2)을 기계적으로 절단함으로써 상기 복수의 홀 영역(23)이 형성된 상기 적어도 하나의 분할선(22)을 따라 제거되고,
    복수의 행의 홀 영역(23)이 형성된 상기 기판(2)의 구역의, 상기 적어도 하나의 분할선(22)의 연장 방향에 실질적으로 수직인 방향으로의 폭은, 상기 절단 수단(6, 6')의, 상기 적어도 하나의 분할선(22)의 연장 방향에 실질적으로 수직인 방향으로의, 폭의 약 90% 내지 110%의 범위 내에 있는 것인, 기판 처리 방법.
  15. 제13항 또는 제14항에 있어서, 상기 적어도 하나의 분할선(22)의 폭 방향에서 상기 적어도 하나의 분할선(22)의 중심에 보다 가깝게 배열된 하나의 행의 또는 복수의 행의 홀 영역(23)은, 상기 적어도 하나의 분할선(22)의 폭 방향에서 상기 적어도 하나의 분할선(22)의 중심으로부터 더 멀리 떨어져 배열된 하나의 행의 또는 복수의 행의 홀 영역(23)을 형성하는 데 사용되는 펄스형 레이저 빔(LB)보다 더 높은 전력을 가지는 펄스형 레이저 빔(LB)으로 형성되는 것인, 기판 처리 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서, 상기 기판(2)은 상기 펄스형 레이저 빔(LB)이 투과되는 재료로 제조되는 것인, 기판 처리 방법.
KR1020160116314A 2015-09-10 2016-09-09 기판 처리 방법 KR101916518B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015217320.8 2015-09-10
DE102015217320 2015-09-10

Publications (2)

Publication Number Publication Date
KR20170031070A true KR20170031070A (ko) 2017-03-20
KR101916518B1 KR101916518B1 (ko) 2018-11-07

Family

ID=58160750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160116314A KR101916518B1 (ko) 2015-09-10 2016-09-09 기판 처리 방법

Country Status (6)

Country Link
US (1) US9831128B2 (ko)
JP (1) JP6345742B2 (ko)
KR (1) KR101916518B1 (ko)
CN (1) CN106531623B (ko)
DE (1) DE102016215473B4 (ko)
TW (1) TWI607497B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180068890A (ko) * 2016-12-14 2018-06-22 가부시기가이샤 디스코 기판 프로세싱 방법
KR20180084667A (ko) * 2017-01-17 2018-07-25 가부시기가이샤 디스코 기판 프로세싱 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017201151B4 (de) * 2016-02-01 2024-05-08 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JPWO2017179144A1 (ja) * 2016-04-13 2019-02-21 オリンパス株式会社 内視鏡用光学ユニットの製造方法および内視鏡
DE102017212858A1 (de) * 2017-07-26 2019-01-31 Disco Corporation Verfahren zum Bearbeiten eines Substrats
JP6973916B2 (ja) * 2017-08-21 2021-12-01 株式会社ディスコ チップの製造方法
US20190363017A1 (en) * 2018-05-24 2019-11-28 Semiconductor Components Industries, Llc Die sawing singulation systems and methods
CN113103071B (zh) * 2021-03-22 2022-05-27 深圳市华星光电半导体显示技术有限公司 显示面板及其磨边方法
CN116435175A (zh) * 2023-05-19 2023-07-14 河北同光半导体股份有限公司 一种应用于碳化硅单晶衬底的加工方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61152345A (ja) * 1984-12-24 1986-07-11 Toshiba Corp レ−ザ併用加工法
US6562698B2 (en) * 1999-06-08 2003-05-13 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP4286488B2 (ja) * 2001-02-21 2009-07-01 キヤノンマシナリー株式会社 基板切断方法
US6770544B2 (en) * 2001-02-21 2004-08-03 Nec Machinery Corporation Substrate cutting method
US7550367B2 (en) * 2004-08-17 2009-06-23 Denso Corporation Method for separating semiconductor substrate
JP4571850B2 (ja) * 2004-11-12 2010-10-27 東京応化工業株式会社 レーザーダイシング用保護膜剤及び該保護膜剤を用いたウエーハの加工方法
JP4694845B2 (ja) 2005-01-05 2011-06-08 株式会社ディスコ ウエーハの分割方法
JP2007134454A (ja) * 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
KR100858983B1 (ko) * 2005-11-16 2008-09-17 가부시키가이샤 덴소 반도체 장치 및 반도체 기판 다이싱 방법
US7838331B2 (en) * 2005-11-16 2010-11-23 Denso Corporation Method for dicing semiconductor substrate
JP5002808B2 (ja) * 2006-03-07 2012-08-15 国立大学法人北海道大学 レーザ加工装置及びレーザ加工方法
JP4402708B2 (ja) * 2007-08-03 2010-01-20 浜松ホトニクス株式会社 レーザ加工方法、レーザ加工装置及びその製造方法
JP5340806B2 (ja) * 2009-05-21 2013-11-13 株式会社ディスコ 半導体ウエーハのレーザ加工方法
JP5670764B2 (ja) * 2011-01-13 2015-02-18 浜松ホトニクス株式会社 レーザ加工方法
JP2014529182A (ja) 2011-07-29 2014-10-30 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング コーティング後グラインディング前のダイシング
JP5995428B2 (ja) * 2011-11-11 2016-09-21 株式会社ディスコ カバー付きチップの製造方法
JP5881464B2 (ja) * 2012-02-27 2016-03-09 株式会社ディスコ ウェーハのレーザー加工方法
JP2013197108A (ja) * 2012-03-15 2013-09-30 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US8845854B2 (en) 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
CN102861994B (zh) 2012-09-28 2015-04-01 合肥彩虹蓝光科技有限公司 一种发光原件的切割方法
JP6013858B2 (ja) * 2012-10-01 2016-10-25 株式会社ディスコ ウェーハの加工方法
JP2014093445A (ja) * 2012-11-05 2014-05-19 Disco Abrasive Syst Ltd 光デバイスウエーハの加工方法
TWI543833B (zh) 2013-01-28 2016-08-01 先進科技新加坡有限公司 將半導體基板輻射開槽之方法
JP6113529B2 (ja) * 2013-03-05 2017-04-12 株式会社ディスコ ウエーハの加工方法
JP6097146B2 (ja) * 2013-05-16 2017-03-15 株式会社ディスコ 光デバイスウエーハの加工方法
JP6121281B2 (ja) * 2013-08-06 2017-04-26 株式会社ディスコ ウエーハの加工方法
JP6270520B2 (ja) * 2014-02-07 2018-01-31 株式会社ディスコ ウェーハの加工方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180068890A (ko) * 2016-12-14 2018-06-22 가부시기가이샤 디스코 기판 프로세싱 방법
US10702946B2 (en) 2016-12-14 2020-07-07 Disco Corporation Substrate processing method
KR20180084667A (ko) * 2017-01-17 2018-07-25 가부시기가이샤 디스코 기판 프로세싱 방법
US10727127B2 (en) 2017-01-17 2020-07-28 Disco Corporation Method of processing a substrate

Also Published As

Publication number Publication date
TW201715597A (zh) 2017-05-01
DE102016215473A1 (de) 2017-03-16
US20170076983A1 (en) 2017-03-16
JP2017118096A (ja) 2017-06-29
US9831128B2 (en) 2017-11-28
KR101916518B1 (ko) 2018-11-07
TWI607497B (zh) 2017-12-01
CN106531623A (zh) 2017-03-22
JP6345742B2 (ja) 2018-06-20
DE102016215473B4 (de) 2023-10-26
CN106531623B (zh) 2019-08-27

Similar Documents

Publication Publication Date Title
KR101916518B1 (ko) 기판 처리 방법
TWI689365B (zh) 基板處理方法
CN109309047B (zh) 处理衬底的方法
JP6501273B2 (ja) 基板処理の方法
KR101771420B1 (ko) 분할 방법
US7134942B2 (en) Wafer processing method
JP2020178123A (ja) 基板を処理する方法
KR20150044851A (ko) 가공 대상물 절단 방법
KR20170041141A (ko) 광 디바이스 웨이퍼의 가공 방법
US20110244612A1 (en) Optical device wafer processing method
JP2011159827A (ja) 透明基板の改質領域形成方法
CN117813178A (zh) 晶圆分离方法和晶圆分离装置
CN117334569A (zh) 芯片的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant