KR20170025896A - 반도체 장치 및 이를 포함하는 반도체 시스템 - Google Patents

반도체 장치 및 이를 포함하는 반도체 시스템 Download PDF

Info

Publication number
KR20170025896A
KR20170025896A KR1020150122999A KR20150122999A KR20170025896A KR 20170025896 A KR20170025896 A KR 20170025896A KR 1020150122999 A KR1020150122999 A KR 1020150122999A KR 20150122999 A KR20150122999 A KR 20150122999A KR 20170025896 A KR20170025896 A KR 20170025896A
Authority
KR
South Korea
Prior art keywords
refresh
address
value
active
command
Prior art date
Application number
KR1020150122999A
Other languages
English (en)
Inventor
김귀동
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150122999A priority Critical patent/KR20170025896A/ko
Priority to US15/044,226 priority patent/US9530484B1/en
Publication of KR20170025896A publication Critical patent/KR20170025896A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 기술은 복수의 단위 메모리 블록; 및 상기 복수의 단위 메모리 블록 중에서 적어도 둘 이상에 의해 공유되며, 공유된 단위 메모리 블록들의 데이터 감지를 위한 복수의 센스 앰프 어레이를 포함하며, 상기 복수의 단위 메모리 블록 중에서 외부 어드레스에 대응되는 단위 메모리 블록과 리프레쉬 어드레스에 대응되는 단위 메모리 블록이 상기 복수의 센스 앰프 어레이 중에서 어느 하나의 센스 앰프 어레이와 공통 연결된 경우, 상기 리프레쉬 어드레스를 저장하고 상기 외부 어드레스에 대응되는 노멀 동작 명령을 수행하도록 구성될 수 있다.

Description

반도체 장치 및 이를 포함하는 반도체 시스템{SEMICONDUCTOR APPARATUS AND SEMICONDUCTOR SYSTEM INCLUDING THE SAME}
본 발명은 반도체 회로에 관한 것으로서, 특히 반도체 장치 및 이를 포함하는 반도체 시스템에 관한 것이다.
반도체 장치 예를 들어, 메모리 칩은 리프레쉬 동작을 외부 즉, 메모리 칩과 연결된 컨트롤러의 제어 없이 메모리 칩 자체적으로만 수행하도록 구성될 수 있다.
즉, 메모리 칩은 컨트롤러의 제어에 따르는 오토 리프레쉬 동작을 수행하지 않고, 컨트롤러의 제어 없이 이루어지는 셀프 리프레쉬 동작만을 수행하도록 구성될 수 있다.
컨트롤러가 메모리 칩의 리프레쉬 동작을 제어하지 않는 경우, 외부 명령 즉, 컨트롤러에서 출력되는 명령에 해당하는 외부 어드레스와 메모리 칩 내부의 리프레쉬 동작에 따른 리프레쉬 어드레스가 동일하거나, 해당 어드레스들이 동일한 센스 앰프에 대응되는 문제 등으로 인하여 외부 명령을 정상적으로 처리하지 못하는 문제가 발생할 수 있다.
본 발명의 실시예는 외부 명령이 입력되더라도 내부 리프레쉬 동작 즉, 셀프 리프레쉬 동작을 효율적으로 수행할 수 있는 반도체 장치 및 반도체 시스템을 제공한다.
본 발명의 실시예는 복수의 단위 메모리 블록; 및 상기 복수의 단위 메모리 블록 중에서 적어도 둘 이상에 의해 공유되며, 공유된 단위 메모리 블록들의 데이터 감지를 위한 복수의 센스 앰프 어레이를 포함하며, 상기 복수의 단위 메모리 블록 중에서 외부 어드레스에 대응되는 단위 메모리 블록과 리프레쉬 어드레스에 대응되는 단위 메모리 블록이 상기 복수의 센스 앰프 어레이 중에서 어느 하나의 센스 앰프 어레이와 공통 연결된 경우, 상기 리프레쉬 어드레스를 저장하고 상기 외부 어드레스에 대응되는 노멀 동작 명령을 수행하도록 구성될 수 있다.
본 발명의 실시예는 복수의 단위 메모리 블록; 및 상기 복수의 단위 메모리 블록 중에서 적어도 둘 이상에 의해 공유되며, 공유된 단위 메모리 블록들의 데이터 감지를 위한 복수의 센스 앰프 어레이를 포함하며, 상기 복수의 단위 메모리 블록 중에서 외부 어드레스에 대응되는 단위 메모리 블록과 제 1 값을 갖는 리프레쉬 어드레스에 대응되는 단위 메모리 블록이 상기 복수의 센스 앰프 어레이 중에서 어느 하나와 공통 연결된 경우, 상기 제 1 값을 상기 복수의 센스 앰프 어레이 중에서 다른 하나와 연결되는 단위 메모리 블록에 대응되는 제 2 값으로 가변시켜 리프레쉬 동작을 수행하도록 구성될 수 있다.
본 발명의 실시예는 복수의 단위 메모리 블록 중에서 적어도 둘 이상에 의해 공유되며, 공유된 단위 메모리 블록들의 데이터 감지를 위한 복수의 센스 앰프 어레이를 포함하며, 상기 복수의 단위 메모리 블록 중에서 외부 어드레스에 대응되는 단위 메모리 블록과 리프레쉬 어드레스에 대응되는 단위 메모리 블록이 상기 복수의 센스 앰프 어레이 중에서 어느 하나의 센스 앰프 어레이와 공통 연결된 경우, 상기 외부 어드레스에 대응되는 노멀 동작 명령의 수행이 불가함을 알리는 경고 신호를 출력하도록 구성되는 하나 또는 그 이상의 메모리 칩; 및 상기 경고 신호에 따라 상기 노멀 동작 명령의 출력을 대기하도록 구성되는 컨트롤러를 포함할 수 있다.
본 기술은 외부 명령과 상관없이 내부 리프레쉬 동작을 효율적으로 수행할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 시스템(10)의 구성을 나타낸 도면,
도 2는 도 1의 리프레쉬 제어 회로(200)의 구성을 나타낸 도면,
도 3은 본 발명의 다른 실시예에 따른 반도체 시스템(11)의 구성을 나타낸 도면,
도 4는 도 3의 리프레쉬 제어 회로(201)의 구성을 나타낸 도면,
도 5는 도 3에 따른 리프레쉬 어드레스의 값을 변경하는 방법의 일예를 나타낸 도면,
도 6은 본 발명의 다른 실시예에 따른 반도체 시스템(12)의 구성을 나타낸 도면,
도 7은 도 6에 따른 반도체 시스템(12)의 동작을 설명하기 위한 타이밍도,
도 8 및 도 9는 도 6에 따른 반도체 시스템(12)의 경고 신호(ALERT) 출력 방식을 설명하기 위한 도면이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예들을 보다 상세히 설명하기로 한다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 메모리 시스템(10)은 반도체 장치 예를 들어, 메모리 칩(101)과 컨트롤러(102)를 포함할 수 있다.
반도체 시스템(10)은 시스템 인 패키지(System In Package), 멀티 칩 패키지(Multi-Chip Package), 시스템 온 칩(System On Chip)과 같은 형태로 구현될 수 있고, 복수의 패키지를 포함하는 패키지 온 패키지(Package On Package) 형태로 구현될 수 있다.
컨트롤러(102)는 중앙처리장치(CPU), 그래픽 처리장치(GPU), 멀티미디어 프로세서(MMP: Multi Media Processor), 및 디지털 신호 프로세서(DSP: Digital Signal Processor) 중 하나 이상을 포함 할 수 있다.
컨트롤러(102)는 명령(CMD) 및 어드레스(ADD)를 메모리 칩(101)에 제공할 수 있으며, 입/출력단(DQs)을 통해 메모리 칩(101)과 데이터 입/출력이 가능하도록 구성될 수 있다.
이하, 명령(CMD) 및 어드레스(ADD)를 메모리 칩(101)에 대한 설명의 편의를 위하여 외부 명령(CMD) 및 외부 어드레스(ADD)라 칭하기로 한다.
메모리 칩(101)은 복수의 단위 메모리 블록(MAT), 및 복수의 단위 메모리 블록(예를 들어, MAT) 중에서 적어도 둘 이상에 의해 공유되고, 공유된 단위 메모리 블록들(MAT)의 데이터 감지를 위한 복수의 센스 앰프 어레이(SA)를 포함하며, 복수의 단위 메모리 블록(MAT) 중에서 외부 어드레스(ADD)에 대응되는 단위 메모리 블록(MAT)과 리프레쉬 어드레스(REF ADD)에 대응되는 단위 메모리 블록(MAT)이 복수의 센스 앰프 어레이(SA) 중에서 어느 하나와 공통 연결된 경우, 리프레쉬 어드레스(REF ADD)를 저장하고 외부 어드레스(ADD)에 대응되는 노멀 동작 명령을 수행하도록 구성될 수 있다.
메모리 칩(101)은 메모리 뱅크(190), 커맨드 디코더(110), 어드레스 래치(120), 주기신호 생성부(130), 리프레쉬 카운터(140), 리프레쉬 동작 명령 생성부(150), 노멀 동작 명령 생성부(160), 뱅크 제어부(170) 및 리프레쉬 제어 회로(200)를 포함할 수 있다.
메모리 뱅크(190)는 복수의 단위 메모리 블록(MAT), 및 복수의 단위 메모리 블록(예를 들어, MAT) 중에서 적어도 둘 이상에 의해 공유되고, 공유된 단위 메모리 블록들(MAT)의 데이터 감지를 위한 복수의 센스 앰프 어레이(SA)를 포함할 수 있다.
복수의 단위 메모리 블록(MAT)은 로컬 입/출력 라인(LIO)을 공유하도록 구성될 수 있다.
복수의 센스 앰프 어레이(SA)는 복수의 뱅크 제어 신호(CTRLB)에 따라 컬럼 관련 활성화 동작이 제어될 수 있다.
커맨드 디코더(110)는 외부 명령(CMD)을 디코딩하여 내부 명령(iCMD)를 생성하고, 외부 명령(CMD)에 해당하는 외부 어드레스(ADD)를 내부 어드레스(iADD)로서 출력할 수 있다.
어드레스 래치(120)는 내부 어드레스(iADD)를 래치하여 래치 어드레스(LTADD)를 생성할 수 있다.
주기 신호 생성부(130)는 기 설정된 주기 정보에 따른 주기로 리프레쉬 주기 신호(REF OSC)를 생성할 수 있다.
리프레쉬 카운터(140)는 리프레쉬 주기 신호(REF OSC)에 따라 리프레쉬 어드레스(REF ADD)의 값을 가변시키도록 구성될 수 있다.
리프레쉬 카운터(140)는 리프레쉬 제어 신호(CTRLA)에 따라 리프레쉬 어드레스(REF ADD)의 값의 가변을 차단하도록 구성될 수 있다.
리프레쉬 동작 명령 생성부(150)는 리프레쉬 주기 신호(REF OSC)에 따라 액티브 신호(ACT) 및 프리차지 신호(PCG)를 생성할 수 있다.
노멀 동작 명령 생성부(160)는 내부 명령(iCMD)에 따라 액티브 신호(ACT) 및 프리차지 신호(PCG)를 생성할 수 있다.
뱅크 제어부(170)는 액티브 신호(ACT), 프리차지 신호(PCG), 리프레쉬 제어 신호(CTRLA) 및 액티브 어드레스(ACT ADD)에 따라 복수의 뱅크 제어 신호(CTRLB)를 생성할 수 있다.
뱅크 제어부(170)는 액티브 어드레스(ACT ADD)에 따른 노멀 동작과 관련된 센스 앰프 어레이(SA)의 컬럼 관련 동작이 정상적으로 진행되도록 하고, 리프레쉬 제어 신호(CTRLA)에 따라 현재의 리프레쉬 동작과 관련된 센스 앰프 어레이(SA)의 컬럼 관련 동작이 차단되도록 복수의 뱅크 제어 신호(CTRLB)를 생성할 수 있다.
리프레쉬 제어 회로(200)는 외부 어드레스(ADD)의 값 즉, 래치 어드레스(LTADD)의 값이 리프레쉬 어드레스(REF ADD)의 값을 기준으로 설정 범위내의 값인지 여부를 판단하고 그 판단결과에 따라 리프레쉬 어드레스(REF ADD)를 저장하고, 래치 어드레스(LTADD)를 액티브 어드레스(ACT ADD)로서 출력하며, 리프레쉬 제어 신호(CTRLA)를 생성할 수 있다.
상술한 설정 범위내의 값인지 여부를 판단하는 것에 의해, 상술한 복수의 단위 메모리 블록(MAT) 중에서 외부 어드레스(ADD)에 대응되는 단위 메모리 블록(MAT)과 리프레쉬 어드레스(REF ADD)에 대응되는 단위 메모리 블록(MAT)이 복수의 센스 앰프 어레이(SA) 중에서 어느 하나와 공통 연결되었는지 여부의 판단이 이루어질 수 있다.
도 2에 도시된 바와 같이, 리프레쉬 제어 회로(200)는 비교부(210), 리프레쉬 어드레스 저장부(230) 및 제어 로직(220)을 포함할 수 있다.
비교부(210)는 래치 어드레스(LTADD)의 값이 리프레쉬 어드레스(REF ADD)의 값을 기준으로 설정 범위내의 값인지 여부를 판단하여 비교 결과 신호(CMP)를 생성할 수 있다.
비교부(210)는 리프레쉬 어드레스(REF ADD)의 값을 설정 범위내에서 가변시켜가며 래치 어드레스(LTADD)와 비교하고, 래치 어드레스(LTADD)의 값이 리프레쉬 어드레스(REF ADD)의 값을 기준으로 설정 범위내의 값이면 비교 결과 신호(CMP)를 예를 들어, 하이 레벨로 활성화시킬 수 있다.
제어 로직(220)은 비교 결과 신호(CMP)가 예를 들어, 하이 레벨이면 리프레쉬 어드레스(REF ADD)를 리프레쉬 어드레스 저장부(230)에 저장하고, 래치 어드레스(LTADD)를 액티브 어드레스(ACT ADD)로서 출력하며, 리프레쉬 제어 신호(CTRLA)를 생성할 수 있다.
도 1 및 2를 참조하여 설명한 본 발명의 실시예에 따른 메모리 시스템(10)의 동작을 설명하면 다음과 같다.
먼저, 복수의 단위 메모리 블록(MAT) 중에서 외부 어드레스(ADD)에 대응되는 단위 메모리 블록(MAT)과 리프레쉬 어드레스(REF ADD)에 대응되는 단위 메모리 블록(MAT)이 복수의 센스 앰프 어레이(SA) 중에서 어느 하나와 공통 연결된 것으로 판단되면,
현재의 리프레쉬 어드레스(REF ADD)를 저장하고, 리프레쉬 카운터(140)를 제어하여 리프레쉬 어드레스(REF ADD)의 값을 고정시키고, 외부 어드레스(ADD)에 따라 노멀 동작이 수행되도록 한다.
노멀 동작 수행과 동시에, 리프레쉬 동작과 관련된 센스 앰프 어레이(SA)의 컬럼 관련 동작이 차단되도록 한다.
노멀 동작이 수행된 후, 기 저장된 리프레쉬 어드레스(REF ADD)에 따른 리프레쉬 동작이 수행되도록 한다.
도 3에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 메모리 시스템(11)은 반도체 장치 예를 들어, 메모리 칩(103)과 컨트롤러(102)를 포함할 수 있다.
반도체 시스템(11)은 시스템 인 패키지(System In Package), 멀티 칩 패키지(Multi-Chip Package), 시스템 온 칩(System On Chip)과 같은 형태로 구현될 수 있고, 복수의 패키지를 포함하는 패키지 온 패키지(Package On Package) 형태로 구현될 수 있다.
컨트롤러(102)는 상술한 도 1과 동일하게 구성될 수 있다.
이하, 컨트롤러(102)에서 제공되는 명령(CMD) 및 어드레스(ADD)를 메모리 칩(103)에 대한 설명의 편의를 위하여 외부 명령(CMD) 및 외부 어드레스(ADD)라 칭하기로 한다.
메모리 칩(103)은 복수의 단위 메모리 블록(MAT), 및 복수의 단위 메모리 블록(예를 들어, MAT) 중에서 적어도 둘 이상에 의해 공유되고, 공유된 단위 메모리 블록들(MAT)의 데이터 감지를 위한 복수의 센스 앰프 어레이(SA)를 포함하며, 복수의 단위 메모리 블록(MAT) 중에서 외부 어드레스(ADD)에 대응되는 단위 메모리 블록(MAT)과 제 1 값을 갖는 리프레쉬 어드레스(REF ADD)에 대응되는 단위 메모리 블록(MAT)이 복수의 센스 앰프 어레이(SA) 중에서 어느 하나와 공통 연결된 경우, 리프레쉬 어드레스(REF ADD)의 값을 복수의 센스 앰프 어레이(SA) 중에서 다른 하나와 연결되는 단위 메모리 블록에 대응되는 제 2 값으로 가변시켜 리프레쉬 동작을 수행하도록 구성될 수 있다.
메모리 칩(103)은 메모리 뱅크(190), 커맨드 디코더(110), 어드레스 래치(120), 주기신호 생성부(130), 리프레쉬 카운터(141), 리프레쉬 동작 명령 생성부(150), 노멀 동작 명령 생성부(160), 뱅크 제어부(171) 및 리프레쉬 제어 회로(201)를 포함할 수 있다.
커맨드 디코더(110), 어드레스 래치(120), 주기 신호 생성부(130), 리프레쉬 동작 명령 생성부(150), 노멀 동작 명령 생성부(160) 및 메모리 뱅크(190)는 도 1과 동일하게 구성될 수 있다.
리프레쉬 카운터(141)는 리프레쉬 주기 신호(REF OSC)에 따라 리프레쉬 어드레스(REF ADD)의 값을 가변시키도록 구성될 수 있다.
뱅크 제어부(171)는 액티브 신호(ACT), 프리차지 신호(PCG) 및 액티브 어드레스(ACT ADD)에 따라 복수의 뱅크 제어 신호(CTRLB)를 생성할 수 있다.
리프레쉬 제어 회로(201)는 외부 어드레스(ADD)의 값 즉, 래치 어드레스(LTADD)의 값이 리프레쉬 어드레스(REF ADD)의 값을 기준으로 설정 범위내의 값인지 여부를 판단하고 그 판단결과에 따라 리프레쉬 어드레스(REF ADD)를 저장하고, 래치 어드레스(LTADD)의 값을 복수의 센스 앰프 어레이(SA) 중에서 다른 하나와 연결되는 단위 메모리 블록에 대응되는 제 2 값으로 가변시켜 액티브 어드레스(ACT ADD)로서 출력할 수 있다.
상술한 설정 범위내의 값인지 여부를 판단하는 것에 의해, 상술한 복수의 단위 메모리 블록(MAT) 중에서 외부 어드레스(ADD)에 대응되는 단위 메모리 블록(MAT)과 리프레쉬 어드레스(REF ADD)에 대응되는 단위 메모리 블록(MAT)이 복수의 센스 앰프 어레이(SA) 중에서 어느 하나와 공통 연결되었는지 여부의 판단이 이루어질 수 있다.
도 4에 도시된 바와 같이, 리프레쉬 제어 회로(201)는 비교부(210), 리프레쉬 어드레스 저장부(230) 및 제어 로직(221)을 포함할 수 있다.
비교부(210)는 래치 어드레스(LTADD)의 값이 리프레쉬 어드레스(REF ADD)의 값을 기준으로 설정 범위내의 값인지 여부를 판단하여 비교 결과 신호(CMP)를 생성할 수 있다.
비교부(210)는 리프레쉬 어드레스(REF ADD)의 값을 설정 범위내에서 가변시켜가며 래치 어드레스(LTADD)와 비교하고, 래치 어드레스(LTADD)의 값이 리프레쉬 어드레스(REF ADD)의 값을 기준으로 설정 범위내의 값이면 비교 결과 신호(CMP)를 예를 들어, 하이 레벨로 활성화시킬 수 있다.
제어 로직(221)은 리프레쉬 어드레스(REF ADD)를 리프레쉬 어드레스 저장부(230)에 주기적으로 저장하고, 비교 결과 신호(CMP)가 예를 들어, 하이 레벨이면 리프레쉬 어드레스(REF ADD)의 값을 제 2 값으로 가변시켜 액티브 어드레스(ACT ADD)로서 출력할 수 있다.
제어 로직(221)은 비교 결과 신호(CMP)가 로우 레벨이면 기 저장된 리프레쉬 어드레스(REF ADD)를 액티브 어드레스(ACT ADD)로서 출력하여 해당 리프레쉬 동작이 이루어지도록 할 수 있다.
도 5와 같이, 노멀 액티브 동작을 위한 래치 어드레스(LTADD)와 리프레쉬 액티브를 위한 리프레쉬 어드레스(REF ADD)가 동일한 센스 앰프 어레이(SA1)와 연결된 단위 메모리 블록(MAT2)에 대응될 수 있고 그에 따라 비교 결과 신호(CMP)가 하이 레벨로 생성될 수 있다.
따라서 제어 로직(221)은 리프레쉬 어드레스(REF ADD)의 값을 다른 센스 앰프 어레이(SA0)와 연결된 단위 메모리 블록(MAT0)에 대응되는 제 2 값으로 변경하여 액티브 어드레스(ACT ADD)로서 출력할 수 있다.
도 3 내지 도 5를 참조하여 설명한 본 발명의 다른 실시예에 따른 메모리 시스템(11)의 동작을 설명하면 다음과 같다.
먼저, 복수의 단위 메모리 블록(MAT) 중에서 외부 어드레스(ADD)에 대응되는 단위 메모리 블록(MAT)과 리프레쉬 어드레스(REF ADD)에 대응되는 단위 메모리 블록(MAT)이 복수의 센스 앰프 어레이(SA) 중에서 어느 하나와 공통 연결된 것으로 판단되면,
현재의 리프레쉬 어드레스(REF ADD)를 저장하고, 리프레쉬 어드레스(REF ADD)의 값을 제 2 값으로 가변시켜 노멀 동작과 리프레쉬 동작이 병행되도록 한다.
노멀 동작이 수행된 후, 리프레쉬 동작 시에는 기 저장된 리프레쉬 어드레스(REF ADD)에 따른 리프레쉬 동작이 수행되도록 한다.
도 6에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 메모리 시스템(12)은 반도체 장치 예를 들어, 메모리 칩(104)과 컨트롤러(105)를 포함할 수 있다.
반도체 시스템(12)은 시스템 인 패키지(System In Package), 멀티 칩 패키지(Multi-Chip Package), 시스템 온 칩(System On Chip)과 같은 형태로 구현될 수 있고, 복수의 패키지를 포함하는 패키지 온 패키지(Package On Package) 형태로 구현될 수 있다.
컨트롤러(105)는 명령(CMD) 및 어드레스(ADD)를 메모리 칩(104)에 제공할 수 있으며, 입/출력단(DQs)을 통해 메모리 칩(104)과 데이터 입/출력이 가능하도록 구성될 수 있다.
컨트롤러(105)는 알러트 핀(Alert Pin)을 통해 전송되는 경고 신호(ALERT)에 따라 명령(CMD) 즉, 노멀 동작 명령의 출력을 대기하도록 구성될 수 있다.
컨트롤러(105)는 경고 신호(ALERT)가 활성화되면, 메모리 칩(104)이 자신이 요구한 명령에 따른 동작을 수행하기 어렵다는 것을 인식하고, 명령(CMD)의 출력을 대기하다가, 경고 신호(ALERT)가 비 활성화된 이후 명령(CMD)을 출력할 수 있다.
이하, 컨트롤러(105)에서 제공되는 명령(CMD) 및 어드레스(ADD)를 메모리 칩(104)에 대한 설명의 편의를 위하여 외부 명령(CMD) 및 외부 어드레스(ADD)라 칭하기로 한다.
메모리 칩(104)은 복수의 단위 메모리 블록(MAT), 및 복수의 단위 메모리 블록(예를 들어, MAT) 중에서 적어도 둘 이상에 의해 공유되고, 공유된 단위 메모리 블록들(MAT)의 데이터 감지를 위한 복수의 센스 앰프 어레이(SA)를 포함하며, 복수의 단위 메모리 블록(MAT) 중에서 외부 어드레스(ADD)에 대응되는 단위 메모리 블록(MAT)과 리프레쉬 어드레스(REF ADD)에 대응되는 단위 메모리 블록(MAT)이 복수의 센스 앰프 어레이(SA) 중에서 어느 하나와 공통 연결된 경우, 외부 어드레스(ADD)에 대응되는 명령의 수행이 불가함을 알리는 경고 신호(ALERT)를 출력하도록 구성될 수 있다.
메모리 칩(104)은 메모리 뱅크(190), 커맨드 디코더(110), 어드레스 래치(120), 주기신호 생성부(130), 리프레쉬 카운터(141), 리프레쉬 동작 명령 생성부(151), 노멀 동작 명령 생성부(161), 뱅크 제어부(171) 및 비교 회로(202)를 포함할 수 있다.
커맨드 디코더(110), 어드레스 래치(120), 주기 신호 생성부(130) 및 메모리 뱅크(190)는 도 1과 동일하게 구성될 수 있다.
리프레쉬 카운터(141)는 리프레쉬 주기 신호(REF OSC)에 따라 리프레쉬 어드레스(REF ADD)의 값을 가변시키도록 구성될 수 있다.
리프레쉬 동작 명령 생성부(151)는 비교 결과 신호(CMP)가 예를 들어, 하이 레벨로 활성화되면 경고 신호(ALERT)를 예를 들어, 로우 레벨로 활성화시킬 수 있다.
리프레쉬 동작 명령 생성부(151)는 리프레쉬 주기 신호(REF OSC)에 따라 액티브 신호(ACT)와 프리차지 신호(PCG) 및 리프레쉬 동작이 종료됨을 알리기 위한 리프레쉬 종료 신호(REF END)를 활성화시킬 수 있다.
리프레쉬 동작 명령 생성부(151)는 리프레쉬 종료 신호(REF END)의 활성화와 동시에 경고 신호(ALERT)를 비 활성화시켜 컨트롤러(105)에 메모리 칩104)이 명령(CMD) 수행이 가능함을 알릴 수 있다.
리프레쉬 동작 명령 생성부(151)는 리프레쉬 주기 신호(REF OSC)를 이용하여 리프레쉬 스타트 신호(REF Start)(내부 신호로서 도시 생략)를 생성할 수 있다.
노멀 동작 명령 생성부(161)는 내부 명령(iCMD)에 따라 액티브 신호(ACT) 및 프리차지 신호(PCG)를 생성할 수 있다.
노멀 동작 명령 생성부(161)는 비교 결과 신호(CMP)가 하이 레벨이면 내부 명령(iCMD)에 따라 액티브되어 있던 단위 메모리 블록(MAT)의 메모리 셀을 프리차지 시키기 위한 프리차지 신호(PCG)를 생성할 수 있다.
노멀 동작 명령 생성부(161)는 비교 결과 신호(CMP)가 로우 레벨로 비 활성화되고, 리프레쉬 종료 신호(REF END)가 예를 들어, 하이 레벨로 활성화되면 프리차지 시켰던 메모리 셀을 다시 액티브 시키기 위한 액티브 신호(ACT)를 생성할 수 있다.
뱅크 제어부(171)는 액티브 신호(ACT), 프리차지 신호(PCG) 및 액티브 어드레스(ACT ADD)에 따라 복수의 뱅크 제어 신호(CTRLB)를 생성할 수 있다.
비교 회로(202)는 외부 어드레스(ADD)의 값 즉, 래치 어드레스(LTADD)의 값이 리프레쉬 어드레스(REF ADD)의 값을 기준으로 설정 범위내의 값인지 여부를 판단하여 그 판단결과에 따른 비교 결과 신호(CMP)를 생성할 수 있다.
비교 회로(202)는 래치 어드레스(LTADD)의 값이 리프레쉬 어드레스(REF ADD)의 값을 기준으로 설정 범위내의 값이면 비교 결과 신호(CMP)를 하이 레벨로 생성하고, 설정 범위내의 값이 아니면 비교 결과 신호(CMP)를 로우 레벨로 생성할 수 있다.
비교 회로(202)는 외부 어드레스(ADD)의 값 즉, 래치 어드레스(LTADD)를 액티브 어드레스(ACT ADD)로서 출력할 수 있다.
상술한 설정 범위내의 값인지 여부를 판단하는 것에 의해, 상술한 복수의 단위 메모리 블록(MAT) 중에서 외부 어드레스(ADD)에 대응되는 단위 메모리 블록(MAT)과 리프레쉬 어드레스(REF ADD)에 대응되는 단위 메모리 블록(MAT)이 복수의 센스 앰프 어레이(SA) 중에서 어느 하나와 공통 연결되었는지 여부의 판단이 이루어질 수 있다.
도 6 내지 도 7을 참조하여 설명한 본 발명의 다른 실시예에 따른 메모리 시스템(12)의 동작을 설명하면 다음과 같다.
먼저, 복수의 단위 메모리 블록(MAT) 중에서 외부 어드레스(ADD)에 대응되는 단위 메모리 블록(MAT)과 리프레쉬 어드레스(REF ADD)에 대응되는 단위 메모리 블록(MAT)이 복수의 센스 앰프 어레이(SA) 중에서 어느 하나와 공통 연결된 것으로 판단되면,
메모리 칩(104)은 알러트 핀을 통해 경고 신호(ALERT)를 로우 레벨로 활성화시켜 컨트롤러(105)로 전송한다.
메모리 칩(104)은 경고 신호(ALERT)를 활성화시킴과 동시에 오리지널 액티브(ORG ACT)된 상태의 메모리 셀 즉, 외부 명령(CMD)에 따라 액티브된 메모리 셀을 리프레쉬 스타트 신호(REF Start)에 따라 프리차지시키고, 리프레쉬 어드레스(REF ADD)에 해당하는 메모리 셀에 대한 리프레쉬 동작을 수행한다.
이후 리프레쉬 동작이 종료되면 즉, 리프레쉬 종료 신호(REF END)가 활성화되면 프리차지 시켰던 메모리 셀을 액티브 어드레스(ACT ADD)에 따라 다시 액티브 시켜 외부 명령(CMD)에 따른 노멀 동작이 가능하도록 한다.
또한 리프레쉬 종료 신호(REF END)의 활성화와 동시에 경고 신호(ALERT)를 비 활성화시켜 컨트롤러(105)에 메모리 칩104)이 명령(CMD) 수행이 가능함을 알릴 수 있다.
도 8은 복수의 메모리 칩(CHIP 1 - CHIP8)이 알러트 핀을 공유하여 경고 신호(ALERT)를 출력하는 예를 든 것이다.
복수의 메모리 칩(CHIP 1 - CHIP8)에서 출력된 경고 신호(ALERT)는 도 6을 참조하여 설명한 컨트롤러(105)에 제공될 수 있다.
복수의 메모리 칩(CHIP 1 - CHIP8) 각각은 상술한 도 6의 반도체 시스템(12)의 메모리 칩(104)과 동일하게 구성할 수 있다.
도 9는 복수의 메모리 칩(CHIP 1 - CHIP8) 각각에 대하여 할당된 알러트 핀들을 통해 각각의 경고 신호(ALERT1 - ALERT8)를 출력하는 예를 든 것이다.
복수의 메모리 칩(CHIP 1 - CHIP8)에서 출력된 경고 신호들(ALERT1 - ALERT8)는 도 6을 참조하여 설명한 컨트롤러(105)에 제공될 수 있다.
이때 독립적인 알러트 핀은 사용하는 것은 도 6을 참조하여 설명한 컨트롤러(105)와 메모리 칩(104) 사이에 연결된 핀들 중에서 여분의 핀을 할당하여 이루어질 수 있다.
복수의 메모리 칩(CHIP 1 - CHIP8) 각각은 상술한 도 6의 반도체 시스템(12)의 메모리 칩(104)과 동일하게 구성할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 복수의 단위 메모리 블록; 및
    상기 복수의 단위 메모리 블록 중에서 적어도 둘 이상에 의해 공유되며, 공유된 단위 메모리 블록들의 데이터 감지를 위한 복수의 센스 앰프 어레이를 포함하며,
    상기 복수의 단위 메모리 블록 중에서 외부 어드레스에 대응되는 단위 메모리 블록과 리프레쉬 어드레스에 대응되는 단위 메모리 블록이 상기 복수의 센스 앰프 어레이 중에서 어느 하나의 센스 앰프 어레이와 공통 연결된 경우, 상기 리프레쉬 어드레스를 저장하고 상기 외부 어드레스에 대응되는 노멀 동작 명령을 수행하도록 구성되는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 반도체 장치는
    오토 리프레쉬와 셀프 리프레쉬 중에서 셀프 리프레쉬 만을 수행하도록 규정되어 있는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 반도체 장치는
    상기 노멀 동작 명령을 수행한 이후, 저장된 상기 리프레쉬 어드레스에 따른 리프레쉬 동작을 수행하도록 구성되는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 반도체 장치는
    상기 외부 어드레스의 값이 상기 리프레쉬 어드레스의 값을 기준으로 설정 범위내의 값인지 여부를 판단하도록 구성된 비교부,
    리프레쉬 어드레스 저장부, 및
    상기 비교부의 출력에 따라 상기 리프레쉬 어드레스를 상기 리프레쉬 어드레스 저장부에 저장하고, 상기 외부 어드레스를 액티브 어드레스로서 출력하며, 리프레쉬 제어 신호를 생성하도록 구성된 제어 로직을 포함하는 반도체 장치.
  5. 제 4 항에 있어서,
    상기 반도체 장치는
    리프레쉬 주기 신호에 따라 상기 리프레쉬 어드레스의 값을 가변시키며, 상기 리프레쉬 제어 신호에 따라 상기 리프레쉬 어드레스의 값의 가변을 차단하도록 구성되는 리프레쉬 카운터를 더 포함하는 반도체 장치.
  6. 제 4 항에 있어서,
    상기 반도체 장치는
    상기 복수의 센스 앰프 어레이 중에서 상기 액티브 어드레스에 해당하는 센스 앰프 어레이의 활성화를 제어하고, 상기 리프레쉬 제어 신호에 따라 리프레쉬 동작과 관련된 센스 앰프 어레이의 활성화를 제어하도록 구성된 뱅크 제어부를 더 포함하는 반도체 장치.
  7. 제 4 항에 있어서,
    상기 반도체 장치는
    외부 명령을 디코딩하기 위한 커맨드 디코더,
    상기 커맨드 디코더의 출력에 따라 노멀 액티브/프리차지 명령을 생성하도록 구성된 노멀 동작 명령 생성부,
    리프레쉬 주기 신호에 따라 리프레쉬 액티브/프리차지 명령을 생성하도록 구성된 리프레쉬 동작 명령 생성부, 및
    상기 액티브 어드레스, 상기 노멀 액티브/프리차지 명령 및 상기 리프레쉬 액티브/프리차지 명령에 따라 상기 복수의 센스 앰프 어레이를 제어하도록 구성된 뱅크 제어부를 더 포함하는 반도체 장치.
  8. 복수의 단위 메모리 블록; 및
    상기 복수의 단위 메모리 블록 중에서 적어도 둘 이상에 의해 공유되며, 공유된 단위 메모리 블록들의 데이터 감지를 위한 복수의 센스 앰프 어레이를 포함하며,
    상기 복수의 단위 메모리 블록 중에서 외부 어드레스에 대응되는 단위 메모리 블록과 제 1 값을 갖는 리프레쉬 어드레스에 대응되는 단위 메모리 블록이 상기 복수의 센스 앰프 어레이 중에서 어느 하나와 공통 연결된 경우, 상기 제 1 값을 상기 복수의 센스 앰프 어레이 중에서 다른 하나와 연결되는 단위 메모리 블록에 대응되는 제 2 값으로 가변시켜 리프레쉬 동작을 수행하도록 구성되는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 반도체 장치는
    오토 리프레쉬와 셀프 리프레쉬 중에서 셀프 리프레쉬 만을 수행하도록 규정되어 있는 반도체 장치.
  10. 제 8 항에 있어서,
    상기 반도체 장치는
    상기 제 1 값을 저장하고, 상기 리프레쉬 동작을 수행한 이후, 상기 제 1 값에 따른 리프레쉬 동작을 수행하도록 구성되는 반도체 장치.
  11. 제 8 항에 있어서,
    상기 반도체 장치는
    상기 외부 어드레스의 값이 상기 제 1 값을 기준으로 설정 범위내의 값인지 여부를 판단하도록 구성된 비교부,
    리프레쉬 어드레스 저장부, 및
    상기 비교부의 출력에 따라 상기 리프레쉬 어드레스를 상기 리프레쉬 어드레스 저장부에 저장하고, 상기 제 1 값을 상기 제 2 값으로 가변시켜 액티브 어드레스로서 출력하도록 구성된 제어 로직을 포함하는 반도체 장치.
  12. 제 11 항에 있어서,
    상기 반도체 장치는
    상기 액티브 어드레스에 따라 상기 복수의 센스 앰프 어레이를 제어하도록 구성된 뱅크 제어부를 더 포함하는 반도체 장치.
  13. 제 11 항에 있어서,
    상기 반도체 장치는
    외부 명령을 디코딩하기 위한 커맨드 디코더,
    상기 커맨드 디코더의 출력에 따라 노멀 액티브/프리차지 명령을 생성하도록 구성된 노멀 동작 명령 생성부,
    리프레쉬 주기 신호에 따라 리프레쉬 액티브/프리차지 명령을 생성하도록 구성된 리프레쉬 동작 명령 생성부, 및
    상기 액티브 어드레스, 상기 노멀 액티브/프리차지 명령 및 상기 리프레쉬 액티브/프리차지 명령에 따라 상기 복수의 센스 앰프 어레이를 제어하도록 구성된 뱅크 제어부를 더 포함하는 반도체 장치.
  14. 복수의 단위 메모리 블록 중에서 적어도 둘 이상에 의해 공유되며, 공유된 단위 메모리 블록들의 데이터 감지를 위한 복수의 센스 앰프 어레이를 포함하며, 상기 복수의 단위 메모리 블록 중에서 외부 어드레스에 대응되는 단위 메모리 블록과 리프레쉬 어드레스에 대응되는 단위 메모리 블록이 상기 복수의 센스 앰프 어레이 중에서 어느 하나의 센스 앰프 어레이와 공통 연결된 경우, 상기 외부 어드레스에 대응되는 노멀 동작 명령의 수행이 불가함을 알리는 경고 신호를 출력하도록 구성되는 하나 또는 그 이상의 메모리 칩; 및
    상기 경고 신호에 따라 상기 노멀 동작 명령의 출력을 대기하도록 구성되는 컨트롤러를 포함하는 반도체 시스템.
  15. 제 14 항에 있어서,
    상기 하나 또는 그 이상의 메모리 칩은
    하나의 알러트 핀(Alert pin)을 공유하고, 상기 알러트 핀을 통해 상기 경고 신호를 상기 컨트롤러에 제공하도록 구성되는 반도체 시스템.
  16. 제 14 항에 있어서,
    상기 하나 또는 그 이상의 메모리 칩은
    독립적인 알러트 핀(Alert pin)을 통해 각각의 경고 신호를 상기 컨트롤러에 제공하도록 구성되는 반도체 시스템.
  17. 제 14 항에 있어서,
    상기 하나 또는 그 이상의 메모리 칩은
    오토 리프레쉬와 셀프 리프레쉬 중에서 셀프 리프레쉬 만을 수행하도록 규정되어 있는 반도체 시스템.
  18. 제 14 항에 있어서,
    상기 하나 또는 그 이상의 메모리 칩 각각은
    상기 외부 어드레스의 값이 상기 리프레쉬 어드레스의 값을 기준으로 설정 범위내의 값인지 여부를 판단한 결과를 비교 결과 신호로서 출력하고, 상기 리프레쉬 어드레스를 액티브 어드레스로서 출력하도록 구성된 비교 회로, 및
    상기 비교 결과 신호에 따라 상기 경고 신호를 생성하고, 리프레쉬 주기 신호에 따라 리프레쉬 액티브/프리차지 명령을 생성하도록 구성된 리프레쉬 동작 명령 생성부를 포함하는 반도체 시스템.
  19. 제 18 항에 있어서,
    상기 하나 또는 그 이상의 메모리 칩 각각은
    상기 액티브 어드레스에 따라 상기 복수의 센스 앰프 어레이를 제어하도록 구성된 뱅크 제어부를 더 포함하는 반도체 시스템.
  20. 제 18 항에 있어서,
    상기 반도체 장치는
    외부 명령을 디코딩하기 위한 커맨드 디코더,
    상기 커맨드 디코더의 출력에 따라 노멀 액티브/프리차지 명령을 생성하도록 구성된 노멀 동작 명령 생성부, 및
    상기 액티브 어드레스, 상기 노멀 액티브/프리차지 명령 및 상기 리프레쉬 액티브/프리차지 명령에 따라 상기 복수의 센스 앰프 어레이를 제어하도록 구성된 뱅크 제어부를 더 포함하는 반도체 시스템.
KR1020150122999A 2015-08-31 2015-08-31 반도체 장치 및 이를 포함하는 반도체 시스템 KR20170025896A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150122999A KR20170025896A (ko) 2015-08-31 2015-08-31 반도체 장치 및 이를 포함하는 반도체 시스템
US15/044,226 US9530484B1 (en) 2015-08-31 2016-02-16 Semiconductor apparatus and semiconductor system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150122999A KR20170025896A (ko) 2015-08-31 2015-08-31 반도체 장치 및 이를 포함하는 반도체 시스템

Publications (1)

Publication Number Publication Date
KR20170025896A true KR20170025896A (ko) 2017-03-08

Family

ID=57590107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150122999A KR20170025896A (ko) 2015-08-31 2015-08-31 반도체 장치 및 이를 포함하는 반도체 시스템

Country Status (2)

Country Link
US (1) US9530484B1 (ko)
KR (1) KR20170025896A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028804A (en) * 1998-03-09 2000-02-22 Monolithic System Technology, Inc. Method and apparatus for 1-T SRAM compatible memory
KR100267834B1 (ko) 1998-03-09 2000-12-01 이승훈 완전자발리프레쉬반도체메모리장치및이를이용한리프레쉬방법
US6195303B1 (en) * 1999-10-25 2001-02-27 Winbond Electronics Corporation Clock-based transparent refresh mechanisms for DRAMS
JP4236901B2 (ja) * 2002-10-23 2009-03-11 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその制御方法
US7957212B2 (en) * 2005-03-31 2011-06-07 Hynix Semiconductor Inc. Pseudo SRAM
US7797511B2 (en) * 2007-01-05 2010-09-14 Qimonda North America Corp. Memory refresh system and method
KR100919810B1 (ko) * 2008-03-18 2009-10-01 주식회사 하이닉스반도체 리프래쉬 제어 장치
US8275936B1 (en) * 2009-09-21 2012-09-25 Inphi Corporation Load reduction system and method for DIMM-based memory systems
US8917571B2 (en) * 2013-01-02 2014-12-23 Oracle International Corporation Configurable-width memory channels for stacked memory structures

Also Published As

Publication number Publication date
US9530484B1 (en) 2016-12-27

Similar Documents

Publication Publication Date Title
KR101084027B1 (ko) 반도체 메모리 디바이스, 이를 제어하는 메모리 제어기, 및 정보 프로세싱 시스템
KR19990078379A (ko) 디코딩 오토리프레시 모드를 가지는 디램
KR102161278B1 (ko) 액티브 제어 장치 및 이를 포함하는 반도체 장치
JP2007095054A (ja) 命令によるメモリ装置の調停
JP2004079162A (ja) リフレッシュフラグを発生させる半導体メモリ装置及び半導体メモリシステム
US6628566B2 (en) Synchronous semiconductor memory device for controlling cell operations by using frequency information of a clock signal
US9368175B2 (en) Semiconductor memory device receiving multiple commands simultaneously and memory system including the same
JP2006134559A (ja) リフレッシュ方法、メモリシステム、ダイナミックランダムアクセスメモリ装置、メモリシステムの動作方法及びロジックエンベディッドメモリシステム
JP4275033B2 (ja) 半導体記憶装置とテスト回路及び方法
KR20160074920A (ko) 메모리 장치
US7263021B2 (en) Refresh circuit for use in semiconductor memory device and operation method thereof
US7042800B2 (en) Method and memory system in which operating mode is set using address signal
US9368236B2 (en) Semiconductor memory apparatus and test method thereof
KR20100117874A (ko) 뱅크 프리차지 동작 시에 각 뱅크별 프리차지 동작 시점을 조절할 수 있는 반도체 메모리 장치의 프리차지 방법 및 이 방법을 이용하는 반도체 메모리 장치
KR102103912B1 (ko) 반도체 메모리 장치
KR102163983B1 (ko) 반도체 메모리 장치
JP2003151266A (ja) 半導体記憶装置とそのデータ読み出し制御方法
KR20170109143A (ko) 반도체장치 및 반도체시스템
US9627026B1 (en) Refresh control device
KR20170025896A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
KR100324819B1 (ko) 반도체 메모리 소자의 리프레쉬 장치
KR100444703B1 (ko) 네트워크 상 높은 버스 효율을 갖는 메모리 장치 및 그동작 방법, 그리고 이를 포함하는 메모리 시스템
JP2006269029A (ja) メモリ制御装置およびメモリ制御方法
US9508418B1 (en) Semiconductor device
KR102160607B1 (ko) 반도체 메모리 및 그의 구동 방법