KR20170016932A - 반도체 기판을 랜덤하게 텍스처링하는 방법 - Google Patents

반도체 기판을 랜덤하게 텍스처링하는 방법 Download PDF

Info

Publication number
KR20170016932A
KR20170016932A KR1020177000252A KR20177000252A KR20170016932A KR 20170016932 A KR20170016932 A KR 20170016932A KR 1020177000252 A KR1020177000252 A KR 1020177000252A KR 20177000252 A KR20177000252 A KR 20177000252A KR 20170016932 A KR20170016932 A KR 20170016932A
Authority
KR
South Korea
Prior art keywords
substrate
mask
random
etch
etching
Prior art date
Application number
KR1020177000252A
Other languages
English (en)
Other versions
KR102368258B1 (ko
Inventor
뤼도빅 에스쿠바
제라르 쟝 루이 베르징크
쟝-쟈끄 시몽
뱅쌩 브리쏘노
Original Assignee
위니베르시떼 덱스-마르세이유
탈레스
상뜨로 나쇼날 드 라 러쉐르쉐 샹띠피크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 위니베르시떼 덱스-마르세이유, 탈레스, 상뜨로 나쇼날 드 라 러쉐르쉐 샹띠피크 filed Critical 위니베르시떼 덱스-마르세이유
Publication of KR20170016932A publication Critical patent/KR20170016932A/ko
Application granted granted Critical
Publication of KR102368258B1 publication Critical patent/KR102368258B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명은 반도체 기판(1)을 텍스처링하는 방법에 관한 것으로, 에칭 마스크(2)에, 불균일한 반응성 이온 에칭에 의해, 랜덤한 형상, 깊이 및 분포의 복수의 공동으로서 제1 거친 랜덤한 디자인을 형성하는 복수의 공동을 형성하는 단계와, 상기 에칭 마스크를 통해 상기 기판에 반응성 이온 에칭을 수행하는 것에 의해, 상기 제1 거친 랜덤한 디자인을 상기 기판에 전사하여, 랜덤한 형상, 깊이(d2r) 및 분포의 공동(20)을 포함하는 제2 거친 랜덤한 디자인(200)을 상기 기판의 표면에 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 기판을 랜덤하게 텍스처링하는 방법{METHOD FOR THE RANDOM TEXTURING OF A SEMICONDUCTOR SUBSTRATE}
본 발명은 반도체 기판을 랜덤하게 텍스처링하는 방법에 관한 것이다.
반도체 기판을 텍스처링하는 것, 즉 기판에 제어된 거칠기(roughness)를 부여하는 것은 가시광선 또는 적외선 스펙트럼에서 광 흡수를 증가시킬 수 있다는 것이 잘 알려져 있다. 따라서 텍스처링 기술은 광을 수신하거나 또는 광을 투과하는 광전자 부품(optoelectronic component), 특히 이미저(imager)와 광전지 셀(photovoltaic cell)을 제조하는 분야에서, 이들 부품의 성능을 향상시키는 비-반사 광작용 표면(광 수신 표면과 광 투과 표면)을 제조하는 등 다양한 응용을 갖는다.
본 발명은 보다 구체적으로 동일한 이온화된 가스 조성물로부터 화학적 에칭과 물리적 에칭을 조합하여 반응성 이온 에칭에 의해 반도체 기판을 텍스처링하는 기술에 관한 것이다.
논문 "반응성 이온 에칭에 의한 실리콘 표면 텍스처링(Silicon surface texturing by reactive ion etching)"(H.F.W. Dekkers, F. Duerinckx, J. Szlufcik 및 J. NilS, OPTO-ELECTRONICS REVIEW 8(4), 311-3 16 (2000))에는 반응성 이온 에칭 공정을 기판에 적용하는 것으로 구성된 [111]-유형의 실리콘 기판을 텍스처링하는 방법이 기재되어 있다. 광전지 셀을 처리하는데 종종 사용되는 이러한 방법은 낮은 진폭, 즉 1 마이크로미터 미만의 진폭의 거칠기만을 획득하고, 400-750nm 정도의 파장, 즉 가시광선 스펙트럼 파장에서 재료의 반사율을 약간만 감소시킨다. 나아가, [111] 결정 구조가 기판의 표면에 재구성될 때, 에칭 공정은 자연스럽게 멈춘다.
또한, 본 발명은 보다 우수한 거칠기를 제공하는 것을 목적으로 하는데, 보다 구체적으로 1 마이크로미터 내지 수 마이크로미터 정도의 깊이의 거친 디자인(rough design)을 생성하여, 근적외선에서의 흡수를 개선시키는 것, 보다 구체적으로 적외선 비디오 감시 또는 야간 시야와 같은 대부분의 야간 이미징 애플리케이션이 위치하는 1,000 내지 1,200nm 파장 범위에서의 흡수를 개선시키는 것을 목적으로 한다.
정렬되고 균일한 거친 표면, 예를 들어, 실질적으로 동일한 공동(cavity)의 규칙적인 네트워크(network)에 의해 제공되는 흡수율은 그 구성 공동의 깊이와 주기(period)에 의존하고, 이 네트워크가 최대로 흡수하는 파장은 그 공동의 주기에 의존한다는 것을 볼 수 있다. 예를 들어, 1 마이크로미터 정도의 주기와 또한 1 마이크로미터 정도의 깊이를 갖는 동일한 공동의 네트워크에서의 흡수는 1,000 nm 파장 부근에서 최대이다.
기판을 직접 에칭하는 것에 의해 제공되는 거칠기보다 더 높은 거칠기를 획득하기 위해, 하나의 잘 알려진 방법은 에칭 마스크를 사용하는 것을 수반한다.
예를 들어, 출원 WO 2010/109692는, 기판을 거칠게 형성하는 방법으로서, 기판 상에 하드 마스크를 증착하는 단계, 레이저에 의해 상기 마스크에 개구(opening)를 형성하는 단계, 상기 개구를 통해 산성 용액에 의해 상기 기판에 습식 등방성 에칭을 적용하여, 상기 기판에 홈(trough)을 형성하는 단계, 및 이후에 다시 상기 개구를 통해 알칼리성 용액에 의해 상기 홈에 습윤 이방성 에칭을 적용하여, 역 피라미드 형상의 공동을 형성하는 단계를 포함하는 방법을 설명한다.
동일한 맥락에서, 특허 출원 FR 2 981 196은 포토리소그래피에 의해 이전에 에칭된 희생 층을 통해 반도체 기판을 에칭하여 아일랜드(island)를 형성하는 것에 의해 반도체 기판을 구조화하는 방법을 기술한다. 이 방법으로, 대략 10 마이크로미터 내지 수 십 마이크로미터 정도의 깊이의, 실질적으로 동일한 치수와 형상, 특히 "V" 또는 "U" 형상을 갖는 실질적으로 균질한 형상의 공동을 획득할 수 있다.
이들 다양한 방법을 통해 매우 깊은 공동을 생성할 수 있지만, 이들 방법은 규칙적이고 정렬되고 균일한 구조물만을 생성할 수 있다는 단점이 있다.
이제, 랜덤한 거칠기의 표면은, 균일한 구조로 구성된 표면에 비해, 넓은 파장 범위에 걸쳐 낮은 반사율을 제공한다는 장점을 구비한다는 것을 또한 볼 수 있다. 실제, 랜덤한 거칠기의 디자인은, 동일한 깊이를 갖지만, 확률 법칙, 예를 들어, 가우스 법칙(Gaussian law)에 따라 깊이와 공간 주기의 변동을 갖는 공동으로 각각 이루어지는 주기적 네트워크의 세트의 합과 등가인 것으로 개략적으로 고려될 수 있다. 이러한 랜덤한 거칠기의 디자인은 사실상 거친 디자인을 구성하는 각 네트워크의 흡수를 결합하는 것에 의해 넓은 흡수 스펙트럼을 가지는데, 여기서 각 네트워크는 다른 네트워크와는 다른 파장에서 최대 흡수를 갖는다.
따라서, "결정론적"이지 않고 (즉, 디지털 방식으로 생성된 거친 디자인을 가지고) 확률 법칙에 의해 한정된 거친 랜덤한 디자인을 갖는 거친 표면을 생성할 수 있는 방법을 제공하는 것이 바람직할 수 있다.
논문 "통계적으로 변형된 표면: 제어된 분산 광에 대한 실험적 해결책(Statistically modified surfaces: experimental solutions for controlled scattered light)"(V. Brissonneau, F. Flory, L. Escoubas, G. Berginc, J. Appl. Phys. 112, 114325 (2012))에는 이러한 목적을 달성할 수 있는 방법이 기재되어 있다. 이 방법은, 텍스처링될 기판에, 랜덤한 형상, 깊이 및 분포의 공동으로 이루어진 제1 거친 디자인을 포함하는 감광성 수지 층을 형성하는 단계를 포함한다. 이 디자인은, 수지 층을 미리 광 조사(pre-insolating)하는 단계 후에, 레이저 광 빔에 의해 이 수지 층을 랜덤하게 광 조사하는 단계, 그리고 나서 광 조사된 수지를 현상시키는 단계에 의해 획득된다. 랜덤한 광 조사는 레이저 빔을 분산시키는 소자(element)와 연관된, 마이크로-미러 어레이를 사용하는 공간 광 변조기에 의해 구현된다. 수지에 형성된 공동의 깊이의 분포 또는 "피크-계곡의 높이(peak-valley height)"는 지수 확률 법칙을 따르고 0.4 마이크로미터 내지 1.6 마이크로미터이다.
상기 방법은 수지 층을 통해 기판을 반응성 이온 에칭하는 것에 의해 기판에 거친 랜덤한 디자인을 전사하는 단계를 포함한다. 기판이 반응성 가스의 화학종(chemical agent)에 대한 높은 반응성으로 인해 수지보다 더 빠르게 에칭되기 때문에, 초기 거친 디자인이 전사될 때 초기 거친 디자인의 요철(relief)이 "증폭되는" 현상이 일어나고, 획득된 공동의 깊이는 이 논문에서 기술한 실험 조건에서 2.5배 정도 증가되었다. 한편, 요철이 이렇게 증가하는 것은 공동의 깊이의 분포 법칙에 영향을 미치지 않아서, 공동의 깊이 분포는 반도체에 획득된 거칠기가 그 자체가 랜덤하기 때문에 변하지 않는다.
그러나, 이 방법은 공간 광 변조기에 의해 수지를 광 조사하는 것을 구현하는 것이 복잡하여 마이크로 일렉트로닉스 산업에서 부품을 산업적으로 제조하는 분야에는 거의 맞지 않는다는 단점을 갖는다.
그리하여, 공간 광 변조기를 요구하지 않는 반도체 기판을 랜덤하게 텍스처링하는 방법을 제공하는 것이 바람직할 수 있다.
이러한 목적을 위해, 본 발명은 반응성 이온 에칭 공정이 특성상 마이크로 스케일에서 불균일한 공정이라는 관찰에 기초한다. 이러한 공정은, 후술되는 바와 같이 적절한 방식으로 제어되면, 에칭된 재료의 표면 상에, 동일한 깊이와 일정한 주기를 갖는 공동으로 각각 이루어진 주기적인 네트워크의 세트의 합과 등가인, 랜덤한 깊이와 주기의 마이크로 공동을 생성한다. 또한 본 발명은, 수지 상에 제조된 거친 랜덤한 디자인을 기판으로 전사하는 것에 의해 랜덤한 특성을 변경함이 없이 디자인의 깊이를 증가시키는 효과를 제공할 수 있다는, 상기 문서에서 강조된 관찰에 기초한다. 따라서, 본 발명은 이 전사 기술에 의해 반응성 이온 에칭의 불균일한 특성을 사용하여 생성된 거친 랜덤한 디자인을 "증폭"하는 원리에 기초한다.
보다 상세하게는, 본 발명의 일부 실시형태는, 광을 투과하거나 또는 광을 수신하는 부품의 반도체 기판의 광작용 표면을 랜덤하게 텍스처링하는 방법으로서, 기판 상에 에칭 마스크를 증착하는 단계, 불균일한 반응성 이온 에칭에 의해 상기 에칭 마스크에 랜덤한 형상, 깊이 및 분포의 복수의 공동을 형성하는 단계로서, 상기 복수의 공동은 제1 거친 랜덤한 디자인을 형성하는, 상기 복수의 공동을 형성하는 단계, 상기 에칭 마스크를 통해 상기 기판을 반응성 이온 에칭하는 것에 의해 상기 제1 거친 랜덤한 디자인을 상기 기판으로 전사하여, 상기 기판의 표면 상에, 랜덤한 형상, 깊이 및 분포의 공동을 포함하는 제2 거친 랜덤한 디자인을 생성하는 단계를 포함하는 방법에 관한 것이다.
일 실시형태에 따르면, 본 방법은 반응성 이온의 밀도를 제어하는 것과 독립적으로 반응성 이온 에칭을 보장하는 이온의 에너지를 제어하는 단계를 포함한다.
일 실시형태에 따르면, 상기 에칭 마스크의 재료는, 동일한 에칭 파라미터에서 상기 기판의 에칭 속도보다 더 느린 에칭 속도를 가져서, 상기 제2 거친 랜덤한 디자인의 상기 공동의 랜덤 깊이가 상기 제1 거친 랜덤한 디자인의 공동의 랜덤한 깊이보다 통계적으로 더 크도록 선택된다.
일 실시형태에 따르면, 상기 기판의 에칭 속도는 상기 마스크의 에칭 속도보다 적어도 10배 더 빠르다.
일 실시형태에 따르면, 상기 에칭 마스크는, 감광성 수지, 금속, 산화물 또는 실리콘 질화물을 포함하는 그룹에 포함된 물질을 포함한다.
일 실시형태에 따르면, 상기 제1 거친 랜덤한 디자인을 전사하는 단계는 상기 에칭 마스크가 사라질 때까지 계속된다.
일 실시형태에 따르면, 상기 제1 거친 랜덤한 디자인을 전사하는 단계 후에, 상기 에칭 마스크의 잔류물을 제거하는 단계가 수행된다.
일 실시형태에 따르면, 상기 에칭 마스크에 공동을 형성하는 단계는 상기 기판에 오리피스가 도달할 때까지 제1 반응성 이온 에칭 파라미터에서 수행되고, 상기 제1 거친 랜덤한 디자인을 전사하는 단계는 본질적으로, 상기 제1 반응성 이온 에칭 파라미터가 유지되었다면 상기 마스크가 에칭되었을 속도에 비해 상기 마스크의 에칭 속도를 늦추도록 선택된 제2 반응성 이온 에칭 파라미터에서 수행된다.
일 실시형태에 따르면, 상기 제1 거친 랜덤한 디자인을 상기 기판으로 전사하는 단계를 시작하는 것은 반응성 이온 에칭 반응기에서 상기 기판의 재료의 원자의 존재를 검출하는 것에 의해 검출된다.
일 실시형태에 따르면, 상기 에칭 파라미터는 다음 파라미터, 즉: 에칭 반응기 내 반응성 가스의 압력, 상기 반응성 가스를 이온화하기 위해 전극에 인가되는 전압, 및 상기 반응성 가스의 조성 중 적어도 하나의 파라미터를 포함한다.
일 실시형태에 따르면, 상기 기판은 단결정 기판이다.
또한 본 발명의 일부 실시형태는, 광을 투과하거나 또는 광을 수신하는 반도체 부품을 제조하는 방법으로서, 본 발명에 따른 방법에 의해 상기 부품의 기판의 표면을 랜덤하게 텍스처링하는 단계를 포함하는 방법에 관한 것이다.
본 발명의 방법의 일부 실시예가 비-제한적인 첨부된 도면을 참조하여 아래에서 상세히 설명된다.
- 도 1은 표면이 랜덤하게 텍스처링되어야 하는 기판 상에 에칭 마스크를 증착하는 준비 단계를 도시하는 도면,
- 도 2는 본 발명에 따른 랜덤한 텍스처링 방법을 반응성 이온 에칭 반응기에서 구현하는 일 예를 개략적으로 도시하는 도면,
- 도 3a 및 도 3b는 텍스처링 방법의 제1 단계의 제1 시간에서 기판과 에칭 마스크를 각각 도시하는 단면도 및 평면도,
- 도 4a 및 도 4b는 텍스처링 방법의 제1 단계의 제2 시간에서 기판과 에칭 마스크를 각각 도시하는 단면도 및 평면도,
- 도 5는 텍스처링 방법의 제2 단계의 제1 시간에서 기판과 에칭 마스크를 도시하는 단면도,
- 도 6은 제2 단계의 제2 시간에서 기판과 에칭 마스크를 도시하는 평면도,
- 도 7은 제2 단계의 제3 시간에서 기판과 에칭 마스크를 도시하는 단면도,
- 도 8은 제1 단계의 제2 시간에서 에칭 마스크를 도시하는 사시도,
- 도 9는 제1 단계의 제2 시간에서 마스크 상에 존재하는 거친 랜덤한 디자인의 피크-계곡의 높이 분포 곡선의 일 예를 도시하는 도면,
- 도 10은 본 발명의 방법에 따른 램덤하게 텍스처링된 기판의 일 예의 평면도,
- 도 11은 도 10의 기판의 표면 상에 존재하는 거친 랜덤한 디자인의 피크-계곡의 높이 분포 곡선을 도시하는 도면,
- 도 12는 도 10의 기판의 표면 상에 존재하는 거친 랜덤한 디자인의 랜덤한 공간 주기의 분포 곡선을 도시하는 도면,
- 도 13은 본 발명에 따른 제조 방법에 따라 제조된 광전자 부품의 단면도.
도 1은 표면이 본 발명에 따른 방법에 의해 랜덤하게 텍스처되어야 하는 기판(1) 상에 에칭 마스크(2)를 증착하는 준비 단계를 개략적으로 도시한다. 기판(1)은 반도체 재료(M1)와 재료(M2)의 에칭 마스크로 이루어진다. 재료(M2)는 바람직하게는 동일한 에칭 파라미터에서 재료(M1)의 에칭 속도보다 더 느린 반응성 이온 에칭 속도를 갖도록 선택된다. 본 방법의 일 실시예에 따르면, 재료(M1)의 에칭 속도는 재료(M2)의 에칭 속도보다 적어도 10배 더 빠르다.
재료(M1)는 예를 들어 단결정 실리콘이고, 재료(M2)는 예를 들어 원심 분리에 의해 증착된 포지티브 감광성 수지이다. 에칭 마스크(2)는 두께(E1), 예를 들어, 1 마이크로미터를 갖는다. 이 두께는 바람직하게는 원자 스케일에서 가능한 한 일정하여, 이 두께에 변동이 있더라도 후술되는 마스크의 불균일한 에칭 공정을 방해하지 않는다.
본 발명에 따른 랜덤한 텍스처링 방법은 여기서는 도 2에 개략적으로 도시된 평행한 전극들을 갖는 반응성 이온 에칭 반응기(50)에 의해 구현된다. 반응기(50)는, 기판(1)을 위한 지지체로 사용되는 하부 전극(51), 상부 전극(52), 가스 입구(53), 및 가스 배출구(54)를 포함하며, 이 가스 배출구는 반응기에 매우 낮은 압력(P)을 유지하기 위한 진공 펌프(미도시)에 연결된다. 유량계(flowmeter)와 연관된 가스 분석기(55), 예를 들어, 질량 분광계(mass spectrometer)가 반응기의 배출구에 제공될 수 있다. 하부 전극(51)은 교류 전압 생성기(56)에 용량적으로 결합된다. 반응기(50)와 상부 전극(52)의 벽들은 생성기(56)의 접지에 연결된다. 생성기(56)는 예를 들어 13.56Mhz에서 발진하는 교류 전기장을 하부 전극에 인가하고, 예를 들어, 약 100 와트 정도의 조절가능한 전기 전력을 공급한다.
랜덤한 텍스처링 방법은 다음 두 개의 단계, 즉:
- 반응성 이온 에칭에 의해 에칭 마스크(2)를 에칭하는 단계(P1),
- 또한 반응성 이온 에칭에 의해 에칭 마스크(2)를 사용하여 기판(1)을 에칭하는 단계(P2)를 포함한다.
단계 P1
단계(P1)를 개시하기 위해, 조성물(C1)의 반응성 가스(57), 예를 들어, 테트라플루오로메탄(CF4)과 같은 플루오르화 가스가 반응기(50) 내로 주입된다. 전극(51, 52)들 사이에 존재하는 진동하는 전기장은 가스 분자로부터 전자를 추출함으로써 가스 분자를 이온화하여, 양의 이온(양이온(cation))과 자유 전자를 포함하는 이온화된 가스(플라즈마)가 나타나게 한다. 자유 전자는 기체 질량으로부터 배출되는 반면, 전기장의 변동에 대해 덜 반응하고 더 무거운 양이온은 초기에는 전극들 사이에 떠 있는 상태(in suspension)로 유지된다. 반응기(50) 또는 상부 전극(52)의 벽들에 도달하는 전자는 생성기(56)의 질량에 의해 배기(evacuated)되는 반면, 하부 전극(51)에 도달하는 전자는 하부 전극을 음의 정전위(static potential)로 대전시킨다. 전극(51, 52)들 사이의 정전위의 차이가 특정 임계 값에 도달하면, 음의 전극(51)에 의해 끌려온 이온은 전기장에 의해 크게 가속되어, 기판(1)의 표면으로, 여기서는, 마스크(2)로 던져진다.
이 에칭 공정은 이방성이고, 이온이 충돌하는 표면에 공동으로 작용하는 다음 두 개의 공정 요소, 즉:
- 화학적 에칭 공정: 이온이 일반적으로 표면 근처에 있는 자유 전자를 포획하여 라디칼을 형성한 후, 충돌하는 표면과 화학적으로 반응하는 공정,
- 양이온의 운동 에너지를 전달하는 것을 통해 이온이 충돌하는 표면으로부터 원자를 추출하는, 양이온의 운동 에너지와 관련된 물리적 에칭 공정(플라즈마 에칭)
을 포함한다.
화학적 에칭 공정은 일반적으로 마스크에는 거의 반응하지 않으며, 이 마스크의 에칭은 본질적으로 물리적 에칭에 의해 수행된다. 그러나, 조작자는, 가스 농도, 전극간 전압, 또는 가스 조성과 같은 에칭 파라미터에 작용함으로써 물리적 에칭 속도와 반응성 에칭 속도를 항상 제어할 수 있다.
도 3a 및 도 3b는 단계(P1)의 초기 시간(t1)에서 기판(1)과 에칭 마스크(2)의 일부를 도시하는 매우 확대된 단면도 및 평면도이다. 반응성 이온 에칭 공정이 본 발명의 방법에 따라 불균일하고 랜덤하게 구성되므로, 마스크(2)의 표면 상에 랜덤한 형상, 깊이 및 분포의 마이크로 공동(10)이 나타난다.
도 4a 및 도 4b는 단계(P1)의 최종 시간(t2)에서 기판과 마스크의 동일 부분을 도시하는 단면도 및 평면도이다. 특정 공동(10)은 마스크(2)를 통과하는 오리피스(11)로 되는 한편, 이 마스크에는 새로운 공동(10)이 나타났다. 조립체는 랜덤한 형상, 깊이(d1i, d1j, d1k) 및 분포의 공동으로 이루어진 거친 랜덤한 디자인(100)을 형성한다.
본 발명의 방법에 따르면, 랜덤한 형상, 깊이 및 분포의 공동으로 이루어진 이 거친 랜덤한 디자인을 획득하기 위해서는, 에칭 공정을 완전히 불균일하게 제어할 것을 요구한다. 이 불균일성은 특히 다음 파라미터, 즉:
- 기판의 온도,
- 주입된 가스의 흐름율(flow rate),
- 반응기 내 압력,
- 이온 밀도 또는 심지어 "소스의 RF 전력"이라고도 언급되는, 에칭될 표면에 충돌하는 이온의 흐름,
- 이 이온의 에너지 또는 "기판에 인가되는 바이어스 전력"
을 조절하는 것에 의해 제어된다.
일반적으로 말하면, 주입된 가스의 성질과 흐름율, 반응기 내 압력, 소스의 RF 전력, 및 바이어스 전력은 플라즈마와 획득되는 에칭을 불균일하게 하는 각 값을 갖는 밀접히 관련된 파라미터이다.
본 방법의 핵심 파라미터는 기판에 인가된 바이어스 전력, 즉 이온의 에너지이다. 도 4a, 도 4b에 도시된 거칠기를 획득하기 위해서는, 원하는 결과에 도달할 때까지 이 전력을 증가시켜 바이어스 전력에 작용할 것을 요구한다. 따라서, 적절한 반응기를 선택하는 것에 의해 다른 파라미터와는 독립적으로 이 파라미터를 제어할 수 있는 것이 바람직하다. 일반적인 바이어스 전력 값의 범위는 10W-100W이다.
따라서, 사용되는 에칭 반응기는 바람직하게는 이온의 에너지(바이어스 전력)와 이온의 흐름(소스의 RF 전력)을 독립적으로 제어할 수 있어야 한다. 이 반응기는, 또한, 기판의 온도를, 예를 들어, 약 50 ℃(이것은 일반적으로 기판과 기판 홀더 사이를 흐르는 액체에 의해 획득됨)로 조절하고, 저압, 예를 들어, 압력 6.6661Pa(50mTorr)보다 더 낮은 압력에서 동작하고, 예를 들어, 1010cm-3을 초과하는 높은 이온 밀도에서 동작할 수 있어야 한다.
이를 위해, 전기 전력이 플라즈마에 결합되는 방식에 따라 달라지는, 소위 "고밀도" 플라즈마 반응기의 두 가지 주요 범주, 즉: 소위 "ECR"( "Electron Cyclotron Resonance") 결합 여기 진행파(exciting progressive wave), 및 ICP("Inductive Coupled Plasma") 유도 결합 반응기가 사용될 수 있다. 고밀도 반응기는, 저압(수 십 Pa, 즉 수 mTorr)에서 동작하는 것에 더하여, 에칭될 구역에 충돌하는 이온의 흐름과 에너지를 독립적으로 제어하는 장점을 제공한다. 이를 위해 이 두 가지 유형의 반응기는 다음 두 개의 RF 생성기를 사용한다:
- 첫 번째 생성기는 유도 결합(대부분 종종 ICP 유형)을 통해 플라즈마를 생성하여 기판에 충돌하는 이온 흐름(소스의 RF 전력)을 제어할 수 있고,
- 두 번째 생성기는 기판에 용량적으로 결합되어, 기판에 충돌하는 이온의 에너지(바이어스 전력)를 제어할 수 있다. 이 두 가지 유형의 RF 생성기는 서로 다른 주파수, 일반적으로 첫 번째 생성기에 대해서는 12.56MHz의 주파수, 그리고 두 번째 생성기에 대해서는 13.56MHz의 주파수를 사용한다.
단계 P2
기판을 에칭하는 단계(P2)는 제1 오리피스(11)가 에칭 마스크(2)에 나타날 때 개시된다. 단계(P2)는, 에칭 공정의 불균일성을 유지하면서, 단계(P1)의 에칭 파라미터를 유지하였다면 기판이 에칭되었을 속도에 비해 마스크 에칭 속도를 늦추도록 선택된, 단계(P1)의 것과는 상이한 반응성 이온 에칭 파라미터에서 구현되는 것이 바람직하다.
단계 2가 개시되는 시간은 반응기(50)로부터 추출되는 가스 내에 기판의 재료(M1)의 원자, 여기서는 실리콘 원자 또는 유도 화합물, 예를 들어, 에칭이 산소의 존재 하에서 수행된다면, 이산화규소를 검출하는 것에 의해, 가스 분석기(55)와 유량계에 의해 검출될 수 있다. 대안적으로, 단계(P1)를 종료하는 것은, 방법을 교정한 후에 타이밍에 의해 결정될 수 있다. 또한 단계(P1)는, 본 발명의 방법의 일부 실시예에서, 단계(P2)와 오버랩될 수 있는데, 즉 기판을 에칭하기 시작하는 것을 포함할 수 있고, 이 기판을 에칭하는 단계는 상이한 에칭 파라미터를 갖는 단계(P2) 동안 계속된다. 나아가, 다른 실시예에서, 단계(P1)와 단계(P2)는 에칭 파라미터를 변경함이 없이 병합 수행되어, 단계(P1)의 종료를 검출할 필요가 없을 수 있다.
도 5는 단계(P2)의 시작 직후에 일어나는 시간(t3)에서 기판(1)과 마스크(2)의 전술한 부분을 도시하는 단면도이다. 마스크의 오리피스(11)를 통해 기판을 에칭하는 것에 의해 기판(1)에 공동(20)이 신속히 나타나는 반면, 마스크(2)는 기판(1)보다 더 느린 에칭 속도를 가져서 마스크(2)에는 새로운 공동(10)이 나타나고 다른 공동은 오리피스(11)로 변한다.
도 6은 단계(P2)의 후속 시간(t4)에서 마스크(2)의 전술한 부분을 도시하는 평면도이다. 단계(1) 동안 생성된 공동(10)은 대부분 더 큰 개구를 갖는 오리피스(11)로 변하였고, 이들 개구 중 일부는 결합하여 훨씬 더 큰 개구를 갖는 오리피스 (이 오리피스를 통해 기판에 공동(20)이 에칭됨)를 형성하는 한편, 이 마스크에는 새로운 공동(10)이 나타나고 다른 공동은 오리피스(11)로 변하였다.
도 7은 단계(P2)의 최종 또는 거의 최종 시간(t5)에서 기판(1)과 마스크(2)의 전술한 부분을 도시하는 단면도이다. 마스크(2)는 이제 1개 내지 수 개의 원자 층으로 매우 얇다. 기판(1)은 랜덤한 형상, 깊이 및 분포의 복수의 공동(20)을 포함하는 거친 랜덤한 디자인(200)을 갖는다.
단계(P2)는 마스크(2)가 완전히 사라질 때까지 계속될 수 있다. 가스 분석기(55)에 의해 재료(M2)의 화학종 특성이 더 이상 검출되지 않을 때 마스크가 소멸된 것을 검출할 수 있다. 대안적으로, 단계(P2) 후에, 기판을 헹구는 단계(P3)가 수행될 수 있는데, 이는, 재료(M2)가 수지일 때, 예를 들어, 아세톤으로 헹구는 것과 같이, 마스크 잔류물을 제거하는 것을 목표로 한다.
단계(P2) 또는 적용가능한 경우 단계(P3) 후에, 기판의 표면 상에 도펀트를 주입하고(이 단계는 그 자체가 종래의 단계이다), 1,200nm 내지 1,600nm의 파장 범위에서 거친 랜덤한 표면의 흡수를 개선시키는 단계(P4)가 수행될 수 있다. 이 도펀트는 예를 들어 황(Sulfur)일 수 있고, 예를 들어 1014 내지 1016 atom.cm-2 정도의 농도로 주입될 수 있다.
상술한 바와 같이, 에칭 마스크를 통해 기판을 에칭하면, 마스크의 거친 랜덤한 디자인(100)을 기판으로 전사하여, 거친 랜덤한 디자인(200)을 획득하는 효과를 제공할 수 있다. 거친 디자인(200)을 형성하는 공동(20)의 깊이(또는 피크-계곡의 높이)(도 7에서 d2i, d2j, d2k ...로 표시됨)는 단계(P2)를 개시하기 전에 마스크(2)에 형성된 공동(10)의 초기 깊이(도 4a에 d1i, d1j, d1k ...로 표시됨)에 의존하며, 여기서 증폭 인자는 이 마스크의 에칭 속도에 대한 기판의 에칭 속도의 차이와 관련된다.
디자인(200)의 공동(20)의 깊이의 분포는 디자인(100)의 공동(10)의 깊이의 분포와 동일한 확률 법칙을 따른다는 것을 알 수 있다. 다시 말해, 공동의 깊이의 증폭 인자는 상대적인 확률 밀도를 변화시키지는 않는다. 더 나은 이해를 위해, 도 8은 단계(P1)의 최종 시간(t2)(오리피스(11)의 출현과 기판의 에칭의 시작 시간)에 획득된 거친 디자인(100)의 일 예를 도시하고, 도 9는 이 거친 디자인을 구성하는 공동(10)의 랜덤한 깊이(d1r)의 확률 밀도(Pd(d1r))를 도시한다. 도 10은 단계(P2)의 종료시에 획득된 거친 디자인(200)의 양상을 도시하고, 도 11은 이 거친 디자인의 공동(20)의 랜덤한 깊이(d2r)의 확률 밀도(Pd(d2r))를 도시한다. 도 9 및 도 11은, 이 확률 밀도들이 동일하고 각 확률 밀도가 가우스 함수의 형태를 취하는 것을 도시한다. 도 9에서, 공동(10)의 깊이(d1r)는 대략 0.1 마이크로미터 내지 1 마이크로미터이다. 여기서 이 후자의 값은 마스크(2)의 두께(E1)로 부여되고, 오리피스(11)가 된 공동(10)의 최대 깊이에 대응한다. 곡선(Pd(d1r))은 공동의 최대 깊이 확률에 대응하는 0.5 마이크로미터 부근에서 피크를 갖는다. 도 11에서, 공동(20)의 깊이(d2r)는 약 0.5 마이크로미터 내지 5 마이크로미터이다. 곡선(Pd(d2r))은 공동(20)의 최대 깊이 확률에 대응하는 2.5 마이크로미터 부근에서 피크를 갖는다. 이 기술 분야에 통상의 지식을 가진 자라면 이들 값은 단지 예시적인 것이고 사용되는 재료(M1, M2)와 선택된 에칭 파라미터에 따라 크게 변할 수 있다는 것을 이해할 수 있을 것이다.
공동 그 자체의 공간 분포는 확률 법칙을 따르고, 도 12는, 공동의 네트워크(20)의 랜덤한 공간 주기(T2r)(이것은 여기서 일정한 공간 주기의 공동의 네트워크의 세트의 합으로 고려됨)의 확률 밀도의 곡선(Pd(T2r))을 일례로 도시한다. 이 예에서, 랜덤한 공간 주기(T2r)는 0.1 마이크로미터 내지 3 마이크로미터이고, 이 함수(Pd(T2r))는 두 개의 공동들 사이의 공간 주기, 즉 그리하여 두 개의 공동들 사이의 거리의 최고 확률에 대응하는 1 마이크로미터 부근에서 피크를 갖는다. 이 기술 분야에 통상의 지식을 가진 자라면, 도 9, 도 11 및 도 12에 도시된 확률 법칙의 예, 여기서는 가우스 법칙은 순전히 예시를 위한 것이고 단지 수행된 실험만을 반영하는 것임을 이해할 수 있을 것이다. 그리하여, 본 발명의 방법의 대안적인 방법으로 다른 확률 법칙이 획득될 수 있을 것이다.
상술한 바와 같이, 이러한 랜덤한 거칠기(200)의 디자인은 실제 이 디자인을 구성하는 각 네트워크의 흡수 범위를 결합하는 것에 의해 넓은 흡수 스펙트럼을 가지며, 여기서 각 네트워크는 다른 네트워크와는 다른 파장에서 최대 흡수를 갖는다. 특히, 실리콘 기판 상에 제조되고 전술한 구조적 특징(도 9, 도 11, 도 12)을 갖는 거친 디자인은, 도핑 단계(P4)에 의해 개선될 수 있는, 800nm 내지 1,000nm에서 100 % 정도의 우수한 흡수율, 1,000nm 내지 1,100nm(적외선 시야)에서 70 % 내지 80 %의 흡수율, 그리고 1,200nm 내지 최대 1,600nm에서 20 % 정도의 흡수율을 갖는다.
본 발명에 따른 랜덤한 텍스처링 방법은 여러 실시예로 구현될 수 있다. 본 방법은, 도핑되었든지, 도핑되지 않았든지에 상관없이, 다양한 유형의 반도체 기판, 바람직하게는, 실리콘, 게르마늄, 황화 아연(ZnS), 아연 셀렌화물(ZnSe)로 제조된 단결정 기판, 그리고 일반적으로 말하면, 모든 단결정 기판에 적용될 수 있다. 나아가, 본 방법이 이러한 유형의 기판에 적용가능한지를 결정하기 위해, 다결정 기판 상에서 실험을 수행할 수 있다. 일부 실시예에서, 마스크(2)는 크롬 또는 알루미늄으로 제조될 수 있다. 이후, 마스크는 진공 하에서 박막 기술로 증착되고, 매우 얇을 수 있는데, 예를 들어 0.1㎛일 수 있다. 다양한 유형의 감광성 수지, 즉 네거티브 수지와 포지티브 수지가 모두 또한 사용될 수 있다. 포지티브 수지로 제조된 마스크는 통상적으로 0.5 마이크로미터 내지 2 마이크로미터 정도의 두께를 가지는 반면, 네거티브 수지로 제조된 마스크는 최대 8 마이크로미터의 두께를 가질 수 있다. 본 방법의 일부 실시예는 또한, 화학적 증기 증착(Chemical Vapor Deposition)에 의해 형성된, 0.3 마이크로미터내지 2 마이크로미터의 통상적인 두께의 실리콘 산화물(SiO2) 또는 실리콘 질화물(Si3N4)로 제조된 마스크를 사용할 수 있다. 일반적으로 말하면, 재료(M1)와 재료(M2)의 여러 조합을 선택하는 것은 가능하게는 고려되는 선택사항을 검증하는 선행 실험 이후에 이 기술 분야에 통상의 지식을 가진 자의 지식 내에서 가능할 것이다. 나아가, 반응성 이온 에칭 공정은 다양한 반응성 가스, 특히 산소를 포함하거나 포함함이 없이, 테트라플루오로메탄(CF4) 또는 설퍼 헥사플루오라이드(SF6)와 같은 플루오르화 가스 또는 염화 가스로 구현될 수 있고, 여기서 기판이 실리콘으로 제조된 경우 산소가 존재하면 기판을 동시에 패시베이션 처리할 수 있다.
본 발명에 따른 랜덤한 텍스처링 방법은 또한 다양한 응용 분야, 특히 광자의 수신 또는 투과를 최적화하는 광작용 반사 방지 표면을 요구하는 광을 수신하거나 또는 광을 투과하는 광전자 부품, 예를 들어, 광전지 셀과 이미지 센서를 제조하는 분야에 적용될 수 있다. 일 예로서, 도 13은 이미저의 광작용 표면을 랜덤하게 텍스처링하는 단계를 포함하는 본 발명에 따른 제조 방법에 따라 제조된 CMOS 이미저(60)를 개략적으로 도시한다. 광다이오드(61)와 트랜지스터(62), 및 도면을 간략하게 하기 위해 도시되지 않은 다양한 상호 연결 소자를 이미저의 기판(1)에 주입한 후에, 기판(1)의 표면(12)은 본 발명에 따른 텍스처링 방법을 받는다. 랜덤한 에칭 마스크를 제거하고 기판을 도핑한 후, 기판은 금속으로 이루어진 상호 연결 트랙(64)과 광 마스크(65)를 수용하는 유전체 층(63)으로 덮이고 나서, 이후 RGB 컬러 필터(66)와, 입사하는 광선(L)을 광다이오드(61)의 구역에 집속하는 마이크로 렌즈(67)로 덮인다.

Claims (12)

  1. 광을 투과하거나 또는 광을 수신하는 부품(60)의 반도체 기판(1)의 광작용 표면을 랜덤하게 텍스처링하는 방법으로서,
    - 기판(1) 상에 에칭 마스크(2)를 증착하는 단계,
    - 상기 에칭 마스크에, 불균일한 반응성 이온 에칭에 의해, 랜덤한 형상, 깊이(d1r) 및 분포의 복수의 공동(10, 11)으로서 제1 거친 랜덤한 디자인(rough random design)(100)을 형성하는 복수의 공동(10, 11)을 형성하는 단계,
    - 상기 에칭 마스크(2)를 통해 상기 기판에 반응성 이온 에칭을 수행하는 것에 의해, 상기 제1 거친 랜덤한 디자인(100)을 상기 기판(1)에 전사하여, 랜덤한 형상, 깊이(d2r) 및 분포의 공동(20)을 포함하는 제2 거친 랜덤한 디자인(200)을 상기 기판의 표면에 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    상기 이온의 밀도를 제어하는 것과 독립적으로, 상기 반응성 이온 에칭을 보장하는 상기 이온의 에너지를 제어하는 것을 포함하는 것을 특징으로 하는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 에칭 마스크(2)의 재료(M2)는 동일한 에칭 파라미터에서 상기 기판의 에칭 속도보다 더 느린 에칭 속도를 가지도록 선택되어, 상기 제2 거친 랜덤한 디자인(200)의 공동의 랜덤한 깊이(d2r)가 상기 제1 거친 랜덤한 디자인의 공동의 랜덤한 깊이(d1r)보다 통계적으로 더 큰 것을 특징으로 하는 방법.
  4. 제3항에 있어서,
    상기 기판(1)의 에칭 속도는 상기 마스크(2)의 에칭 속도보다 적어도 10배 더 빠른 것을 특징으로 하는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 에칭 마스크는, 감광성 수지, 금속, 산화물 또는 실리콘 질화물을 포함하는 그룹에서 선택된 물질을 포함하는 것을 특징으로 하는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 거친 랜덤한 디자인을 전사하는 단계는 상기 에칭 마스크가 사라질 때까지 계속되는 것을 특징으로 하는 방법.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 거친 랜덤한 디자인을 전사하는 단계 후에, 상기 에칭 마스크의 잔류물을 제거하는 단계가 수행되는 것을 특징으로 하는 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    - 상기 에칭 마스크에 공동(10, 11)을 형성하는 단계는 오리피스(11)가 상기 기판에 도달할 때까지 제1 반응성 이온 에칭 파라미터로 수행되고,
    - 상기 제1 거친 랜덤한 디자인을 전사하는 단계는, 상기 제1 반응성 이온 에칭 파라미터가 유지되었다면 상기 마스크가 에칭되었을 속도에 비해 상기 마스크의 에칭 속도를 늦추도록 선택된, 제2 반응성 이온 에칭 파라미터로 수행되는 것을 특징으로 하는 방법.
  9. 제8항에 있어서,
    상기 제1 거친 랜덤한 디자인을 상기 기판으로 전사하는 단계를 시작하는 것은 반응성 이온 에칭 반응기에서 상기 기판의 재료(M1)의 원자의 존재를 검출하는 것에 의해 검출되는 것을 특징으로 하는 방법.
  10. 제8항에 있어서,
    상기 에칭 파라미터는, 상기 에칭 반응기 내 반응성 가스의 압력, 상기 반응성 가스를 이온화하기 위해 전극에 인가되는 전압, 및 상기 반응성 가스의 조성 중 적어도 하나의 파라미터를 포함하는 것을 특징으로 하는 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 기판은 단결정 기판인 것을 특징으로 하는 방법.
  12. 광을 투과하거나 또는 광을 수신하는 반도체 부품(60)을 제조하는 방법으로서, 제1항 내지 제11항 중 어느 한 항에 따른 방법에 의해 상기 부품의 기판의 표면을 랜덤하게 텍스처링하는 단계를 포함하는 방법.
KR1020177000252A 2014-06-04 2015-06-02 반도체 기판을 랜덤하게 텍스처링하는 방법 KR102368258B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1455068A FR3022070B1 (fr) 2014-06-04 2014-06-04 Procede de texturation aleatoire d'un substrat semiconducteur
FR1455068 2014-06-04
PCT/IB2015/054176 WO2015186064A1 (fr) 2014-06-04 2015-06-02 Procede de texturation aleatoire d'un substrat semi-conducteur

Publications (2)

Publication Number Publication Date
KR20170016932A true KR20170016932A (ko) 2017-02-14
KR102368258B1 KR102368258B1 (ko) 2022-02-28

Family

ID=51518966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177000252A KR102368258B1 (ko) 2014-06-04 2015-06-02 반도체 기판을 랜덤하게 텍스처링하는 방법

Country Status (8)

Country Link
US (1) US9941445B2 (ko)
EP (1) EP3152786B1 (ko)
JP (1) JP6617300B2 (ko)
KR (1) KR102368258B1 (ko)
CA (1) CA2953247C (ko)
FR (1) FR3022070B1 (ko)
IL (1) IL249360B (ko)
WO (1) WO2015186064A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101975795B1 (ko) * 2017-12-20 2019-05-07 주식회사 한화 반구형 공진기 발란싱 장치 및 방법
TWI782410B (zh) * 2017-05-13 2022-11-01 美商應用材料股份有限公司 用於高品質間隙填充解決方案之循環式可流動沉積及高密度電漿處理製程

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018180765A1 (ja) * 2017-03-31 2020-02-13 日本電気株式会社 テクスチャ構造の製造方法
CN108365028A (zh) * 2018-01-30 2018-08-03 北京世纪金光半导体有限公司 一种碳化硅器件表面制绒方法
CN110137308B (zh) * 2019-05-22 2021-03-26 中国科学院微电子研究所 一种红外吸收薄膜及其制备方法
FR3116941A1 (fr) * 2020-11-27 2022-06-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé pour augmenter la rugosité de surface d’une couche métallique

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306666A (ja) * 1995-05-02 1996-11-22 Sony Corp ドライエッチング装置
JPH11111702A (ja) * 1997-08-04 1999-04-23 Toshiba Corp 薄膜のドライエッチング方法および薄膜半導体装置の製造方法
JP2002100609A (ja) * 2000-09-22 2002-04-05 Shiro Sakai 半導体の表面を荒くする方法
JP2005050917A (ja) * 2003-07-30 2005-02-24 Toshiba Corp 半導体装置及びその製造方法
JP2010050419A (ja) * 2008-08-25 2010-03-04 Oki Semiconductor Co Ltd コンタクトホール側壁の抵抗値測定方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5723226A (en) * 1980-07-17 1982-02-06 Nippon Telegr & Teleph Corp <Ntt> Plasma etching device
JPS58140125A (ja) * 1982-02-16 1983-08-19 Matsushita Electric Ind Co Ltd ドライエツチング方法
JPH01101634A (ja) * 1987-10-15 1989-04-19 Oki Electric Ind Co Ltd パターン形成方法
JP2888258B2 (ja) * 1990-11-30 1999-05-10 東京エレクトロン株式会社 基板処理装置および基板処理方法
JPH05234959A (ja) * 1991-08-16 1993-09-10 Hitachi Ltd ドライエッチング方法及びドライエッチング装置
JPH06275562A (ja) * 1993-03-24 1994-09-30 Toshiba Emi Ltd プラズマ処理装置
JPH1098021A (ja) * 1996-09-19 1998-04-14 Seiko Epson Corp 半導体装置の製造方法
JPH10150046A (ja) * 1996-11-15 1998-06-02 Texas Instr Japan Ltd 半導体装置及びその製造方法
JPH10223990A (ja) * 1997-02-12 1998-08-21 Hitachi Ltd 半導体光素子の製造方法およびそれを用いた半導体光素子ならびにそれを用いた光応用システム
JP2000012519A (ja) * 1998-06-17 2000-01-14 Toshiba Corp 半導体装置の製造方法
JP4258789B2 (ja) * 1999-03-17 2009-04-30 東京エレクトロン株式会社 ガス処理方法
JP4077312B2 (ja) * 2001-12-28 2008-04-16 株式会社東芝 発光素子の製造方法および発光素子
US7901952B2 (en) * 2003-05-16 2011-03-08 Applied Materials, Inc. Plasma reactor control by translating desired values of M plasma parameters to values of N chamber parameters
US7247218B2 (en) * 2003-05-16 2007-07-24 Applied Materials, Inc. Plasma density, energy and etch rate measurements at bias power input and real time feedback control of plasma source and bias power
JP2009516388A (ja) * 2005-11-18 2009-04-16 レプリソールス テクノロジーズ アーベー 多層構造の形成方法
JP2008072032A (ja) * 2006-09-15 2008-03-27 Toshiba Corp 半導体装置の製造方法
KR101283261B1 (ko) * 2007-05-21 2013-07-11 엘지이노텍 주식회사 발광 소자 및 그 제조방법
JP2009277979A (ja) * 2008-05-16 2009-11-26 Mitsubishi Electric Corp 基板の粗面化方法、光起電力装置およびその製造方法
JP5361990B2 (ja) 2009-03-25 2013-12-04 三菱電機株式会社 基板の粗面化方法および光起電力装置の製造方法
KR101250450B1 (ko) * 2010-07-30 2013-04-08 광주과학기술원 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법
US20120138139A1 (en) * 2010-11-01 2012-06-07 Intevac, Inc. Dry etching method of surface texture formation on silicon wafer
US9956743B2 (en) * 2010-12-20 2018-05-01 The Regents Of The University Of California Superhydrophobic and superoleophobic nanosurfaces
FR2981196B1 (fr) 2011-10-06 2014-12-26 Altis Semiconductor Snc Procede de fabrication d'un substrat semi-conducteur structure
KR101942092B1 (ko) * 2012-07-30 2019-01-25 한국전자통신연구원 유기발광소자 제조방법
EP3050120B1 (en) * 2013-09-27 2023-06-07 Danmarks Tekniske Universitet Nanostructured silicon based solar cells and methods to produce nanostructured silicon based solar cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306666A (ja) * 1995-05-02 1996-11-22 Sony Corp ドライエッチング装置
JPH11111702A (ja) * 1997-08-04 1999-04-23 Toshiba Corp 薄膜のドライエッチング方法および薄膜半導体装置の製造方法
JP2002100609A (ja) * 2000-09-22 2002-04-05 Shiro Sakai 半導体の表面を荒くする方法
JP2005050917A (ja) * 2003-07-30 2005-02-24 Toshiba Corp 半導体装置及びその製造方法
JP2010050419A (ja) * 2008-08-25 2010-03-04 Oki Semiconductor Co Ltd コンタクトホール側壁の抵抗値測定方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI782410B (zh) * 2017-05-13 2022-11-01 美商應用材料股份有限公司 用於高品質間隙填充解決方案之循環式可流動沉積及高密度電漿處理製程
KR101975795B1 (ko) * 2017-12-20 2019-05-07 주식회사 한화 반구형 공진기 발란싱 장치 및 방법

Also Published As

Publication number Publication date
JP2017518646A (ja) 2017-07-06
US20170141264A1 (en) 2017-05-18
KR102368258B1 (ko) 2022-02-28
US9941445B2 (en) 2018-04-10
EP3152786A1 (fr) 2017-04-12
CA2953247A1 (fr) 2015-12-10
JP6617300B2 (ja) 2019-12-11
EP3152786B1 (fr) 2022-05-04
IL249360B (en) 2021-07-29
IL249360A0 (en) 2017-02-28
WO2015186064A1 (fr) 2015-12-10
FR3022070B1 (fr) 2016-06-24
FR3022070A1 (fr) 2015-12-11
CA2953247C (fr) 2023-09-19

Similar Documents

Publication Publication Date Title
KR102368258B1 (ko) 반도체 기판을 랜덤하게 텍스처링하는 방법
JP2017518646A5 (ko)
US9343490B2 (en) Nanowire structured color filter arrays and fabrication method of the same
KR101159438B1 (ko) 기판 처리 방법, 및 이 방법에 의해 처리된 기판
KR102639549B1 (ko) 각이 진 이온 빔을 사용하여 캐비티를 충전하기 위한 장치 및 기술들
US8592949B2 (en) Method of texturing the surface of a silicon substrate, and textured silicon substrate for a solar cell
WO2008037506A1 (de) Selbstorganisierte nadelartige nano-strukturen in ihren anwendungen
EP1935035A2 (de) Herstellung von selbstorganisierten nadelartigen nano-strukturen und ihre recht umfangreichen anwendungen
CN106229812B (zh) 一种具有不同深度沟槽的GaAs基激光器的制备方法
JP5686747B2 (ja) ドライエッチング方法
EP3379584A1 (en) Method for producing improved black silicon on a silicon substrate
CN103026497B (zh) 光吸收基板的制造方法以及用于制造其的成形模的制造方法
WO2005053037A1 (de) Verfahren zur verminderung der reflexion an halbleiteroberflächen
US8761552B1 (en) Fabricating waveguides in conjunction with interconnect fabrication in back-ends of integrated circuits and structures thereof
Vassallo et al. Black-silicon production process by CF4/H2 plasma
CN103325880A (zh) 一种增强型硅基光电二极管及其制作方法
CN114639745B (zh) 一种新型光探测器及其制作方法
US8753974B2 (en) Charge dissipation of cavities
Hong et al. Effect of various pulse plasma techniques on TiO2 etching for metalens formation
CN108133888B (zh) 一种深硅刻蚀方法
KR20190082970A (ko) 유기 층 에칭시 수직 프로파일들을 생성하기 위한 방법
US20140338744A1 (en) Process For Texturing The Surface Of A Silicon Substrate, Structured Substrate And Photovoltaic Device Comprising Such A Structured Substrate
WO1996030951A1 (en) Light emitters and detectors
US20130273725A1 (en) Method of fabricating a structured semiconductor substrate
Zhang et al. Size‐controllable fabrication of nano‐to‐microstructures on silicon surface using high‐density ion etching with pulsed bias

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant