KR20170011443A - 가스 인젝터를 갖는 웨이퍼 처리 장치 - Google Patents

가스 인젝터를 갖는 웨이퍼 처리 장치 Download PDF

Info

Publication number
KR20170011443A
KR20170011443A KR1020150104090A KR20150104090A KR20170011443A KR 20170011443 A KR20170011443 A KR 20170011443A KR 1020150104090 A KR1020150104090 A KR 1020150104090A KR 20150104090 A KR20150104090 A KR 20150104090A KR 20170011443 A KR20170011443 A KR 20170011443A
Authority
KR
South Korea
Prior art keywords
gas
reaction tube
boat
distribution body
reaction
Prior art date
Application number
KR1020150104090A
Other languages
English (en)
Other versions
KR102385545B1 (ko
Inventor
서은성
김용권
노영진
송영창
최재명
최지훈
하상철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150104090A priority Critical patent/KR102385545B1/ko
Priority to US15/066,318 priority patent/US20170022610A1/en
Publication of KR20170011443A publication Critical patent/KR20170011443A/ko
Application granted granted Critical
Publication of KR102385545B1 publication Critical patent/KR102385545B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45502—Flow conditions in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H01L21/205—
    • H01L27/11551—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)

Abstract

웨이퍼 처리 장치는 수직 방향으로 연장하며 복수 개의 웨이퍼들을 지지하는 보트를 수용하는 반응 챔버를 정의하는 반응 튜브, 및 상기 반응 튜브 내에서 상기 수직 방향으로 연장하며 반응 가스를 분사하기 위한 복수 개의 분사구들이 연장 방향을 따라 형성된 가스 분배체를 갖는 가스 인젝터를 포함한다. 상기 가스 분배체의 내경은 적어도 10mm이고, 상기 가스 분배체의 단면적과 상기 분사구들의 전체 단면적의 비율은 0.3 이하다.

Description

가스 인젝터를 갖는 웨이퍼 처리 장치{WAFER PROCESSING APPARATUS HAVING GAS INJECTOR}
본 발명은 가스 인젝터를 갖는 웨이퍼 처리 장치에 관한 것이다. 보다 상세하게는, 본 발명은 복수 개의 웨이퍼들을 처리하기 위한 웨이퍼 처리 장치에 관한 것이다.
배치형 반응로(batch reactor)에서 수직 방향으로 배치된 복수 개의 웨이퍼들 상에 박막을 증착하기 위해서 원자층 증착(Atomic Layer Deposition, ALD) 공정이 수행될 수 있다. 특히, VNAND와 같은 수직형 메모리 소자의 셀 트랜지스터의 블로킹 막, 전하 저장막 및 터널 절연막은 배치형 반응로 내에서 ALD 공정에 의해 형성될 수 있다.
가스 인젝터는 배치형 반응 챔버 내에서 수직 방향으로 연장하는 원통형 가스 노즐을 포함하고, 상기 가스 노즐은 상기 수직 방향으로 배치된 웨이퍼들 상으로 공정 가스를 분사할 수 있다. 그러나, 상기 분사 노즐의 상부로 갈수록 내부 압력과 분사 속도는 감소하고, 이에 따라, 인젝터 상부와 하부 사이에 압력 차이 및 분사 속도 차이가 비교적 크게 나타나, 웨이퍼-대-웨이퍼(wafer-to-wafer, WTW) 두께 산포가 열화되는 문제점이 있다.
본 발명의 일 과제는 배치형 반응 튜브 내의 웨이퍼들 상에 균일한 박막을 형성할 수 있는 웨이퍼 처리 장치를 제공하는 데 있다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 웨이퍼 처리 장치는 수직 방향으로 연장하며 복수 개의 웨이퍼들을 지지하는 보트를 수용하는 반응 챔버를 정의하는 반응 튜브, 및 상기 반응 튜브 내에서 상기 수직 방향으로 연장하며 반응 가스를 분사하기 위한 복수 개의 분사구들이 연장 방향을 따라 형성된 가스 분배체를 갖는 가스 인젝터를 포함한다. 상기 가스 분배체의 내경은 적어도 10mm이고, 상기 가스 분배체의 단면적에 대한 상기 분사구들의 전체 단면적의 비율은 0.3 이하이다.
예시적인 실시예들에 있어서, 상기 가스 분배체의 내경은 10.5mm 내지 15.5mm의 범위 내에 있을 수 있다.
예시적인 실시예들에 있어서, 상기 반응 튜브의 내경에 대한 높이의 비율은 2:1 이하일 수 있다.
예시적인 실시예들에 있어서, 상기 분사구의 직경은 1mm일 수 있다.
예시적인 실시예들에 있어서, 상기 분사구들의 개수는 40 내지 20일수 있다.
예시적인 실시예들에 있어서, 상기 반응 튜브의 하단부는 개방 단부일 수 있다.
예시적인 실시예들에 있어서, 상기 가스 인젝터는 상기 분사구를 통해 실리콘 전구체를 분사하여 상기 웨이퍼들에 대하여 원자층 증착 공정을 수행하고, 상기 반응 챔버는 50 Pa 이하의 압력을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 반응 튜브는 상기 반응 튜브의 중심으로부터 제1 반경을 가지며 상기 보트를 둘러싸는 보트 수용부, 상기 반응 튜브의 중심으로부터 상기 제1 반경보다 큰 제2 반경을 가지며 상기 가스 분배체를 수용하는 인젝터 수용부 및 상기 반응 튜브의 중심으로부터 상기 제1 반경보다 큰 제3 반경을 가지며 상기 인젝터 수용부와 마주하는 배기 가이드 수용부를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 인젝터 수용부는 상기 반응 튜브의 중심에 대하여 제1 중심각을 가지며, 상기 배기 가이드 수용부는 상기 반응 튜브의 중심에 대하여 상기 제1 중심각보다 큰 제2 중심각을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 웨이퍼 처리 장치는 상기 배기 가이드 수용부 내에서 상기 수직 방향으로 연장하며 상기 가스 분배체로부터 상기 보트를 경유한 공정 가스를 수집하고 배출시키기 위한 배기 가이드를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 배기 가이드는 내측면에 상기 반응 튜브의 연장 방향을 따라 형성되고 상기 공정 가스가 도입되는 배기 슬릿 및 하부 외측면에 형성되고 상기 공정 가스가 배출되는 배출구를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 가스 인젝터는 상기 가스 분배체의 하부에 연결되며 가스 공급원으로부터 상기 반응 가스를 공급하는 가스 도입관을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 웨이퍼 처리 장치는 상기 반응 챔버 내의 가스를 외부로 배출시키는 배기부를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 보트는 상기 반응 튜브 내에 로딩되고, 상기 반응 튜브 내에서 회전할 수 있다.
예시적인 실시예들에 있어서, 상기 웨이퍼 처리 장치는 상기 반응 챔버 내에 반응 가스, 캐리어 가스, 세정 가스 또는 퍼지 가스를 공급하기 위한 적어도 하나의 가스 노즐을 더 포함할 수 있다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 웨이퍼 처리 장치는 수직 방향으로 연장하며 반응 챔버를 정의하는 반응 튜브, 상기 반응 튜브 내에 로딩되며 복수 개의 웨이퍼들을 지지하는 보트, 및 상기 반응 튜브 내에서 상기 수직 방향으로 연장하며 반응 가스를 분사하기 위한 복수 개의 분사구들이 연장 방향을 따라 형성된 가스 분배체를 갖는 가스 인젝터를 포함한다. 상기 가스 분배체의 내경은 적어도 10mm이고, 상기 가스 분배체의 단면적에 대한 상기 분사구들의 전체 단면적의 비율은 0.3 이하이다.
예시적인 실시예들에 있어서, 상기 가스 분배체의 내경은 10.5mm 내지 15.5mm의 범위 내에 있을 수 있다.
예시적인 실시예들에 있어서, 상기 반응 튜브는 상기 반응 튜브의 중심으로부터 제1 반경을 가지며 상기 보트를 둘러싸는 보트 수용부, 상기 반응 튜브의 중심으로부터 상기 제1 반경보다 큰 제2 반경을 가지며 상기 가스 분배체를 수용하는 인젝터 수용부 및 상기 반응 튜브의 중심으로부터 상기 제1 반경보다 큰 제3 반경을 가지며 상기 인젝터 수용부와 마주하는 배기 가이드 수용부를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 웨이퍼 처리 장치는 상기 배기 가이드 수용부 내에서 상기 수직 방향으로 연장하며 상기 가스 분배체로부터 상기 보트를 경유한 공정 가스를 수집하고 배출시키기 위한 배기 가이드를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 배기 가이드는 내측면에 상기 반응 튜브의 연장 방향을 따라 형성되고 상기 공정 가스가 도입되는 배기 슬릿 및 하부 외측면에 형성되고 상기 공정 가스가 배출되는 배출구를 포함할 수 있다.
예시적인 실시예들에 따른 웨이퍼 처리 장치는 수직 방향으로 연장하는 반응 튜브 내에서 반응 가스를 분사하기 위한 복수 개의 분사구들이 형성된 가스 분배체를 갖는 가스 인젝터를 포함할 수 있다. 상기 웨이퍼 처리 장치는 상기 반응 튜브의 내경에 대한 높이의 비율이 2:1 이하인 소형 배치형 반응로일 수 있다. 상기 가스 분배체의 내경은 적어도 10mm이고, 상기 가스 분배체의 단면적에 대한 상기 분사구들의 전체 단면적의 비율은 0.3 이하일 수 있다.
상기 가스 분배체의 내경이 약 10mm 이상일 때(단면적의 비율이 약 0.3 이하일 때), 웨이퍼-대-웨이퍼(wafer-to-wafer, WTW) 증착막의 두께 산포가 감소되어, 상기 반응 튜브 내의 웨이퍼들 상에 균일한 박막을 형성할 수 있다.
또한, 상기 반응 튜브는 보트의 대부분의 외주를 둘러싸는 보트 수용부, 상기 가스 분배체를 수용하는 인젝터 수용부 및 배기 가이드를 수용하는 배기 가이드 수용부를 포함할 수 있다.
따라서, 상기 반응 튜브의 상기 보트 수용부와 상기 보트 사이의 이격 공간을 최소화시키면서, 상기 인젝터 수용부 및 상기 배기 가이드 수용부를 통해 가스의 흐름과 배출을 원활하게 유지시켜 웨이퍼에서의 산포와 상기 보트에서 적층된 웨이퍼들 사이의 산포를 향상시킬 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 웨이퍼 처리 장치를 나타내는 단면도이다.
도 2는 도 1의 반응 튜브를 나타내는 사시도이다.
도 3은 도 2의 A-A' 라인을 따라 절단한 단면도이다.
도 4는 도 1의 반응 튜브 내에 배치된 가스 인젝터 및 배기 가이드를 나타내는 단면도이다.
도 5는 도 1의 가스 인젝터를 나타내는 사시도이다.
도 6은 도 1의 배기 가이드를 나타내는 사시도이다.
도 7은 도 6의 배기 가이드를 나타내는 정면도이다.
도 8은 도 6의 배기 가이드를 나타내는 배면도이다.
도 9은 도 6의 B-B' 라인을 따라 절단한 단면도이다.
도 10은 예시적인 실시예들에 따른 가스 분배체의 직경에 대하여 보트의 높이에 따른 가스 속도 분포를 나타내는 그래프이다.
도 11은 예시적인 실시예들에 따른 가스 분배체의 직경에 대하여 보트의 높이에 따른 농도 분포를 나타내는 그래프이다.
도 12는 예시적인 실시예들에 따른 가스 분배체의 직경에 따른 웨이퍼들 사이의 농도 편차를 나타내는 그래프이다.
도 13은 예시적인 실시예들에 따른 웨이퍼 처리 방법을 나타내는 순서도이다.
도 14 내지 도 23은 예시적인 실시예들에 따른 수직형 메모리 장치를 제조하는 방법을 나타내는 수직 단면도들이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 예시적인 실시예들에 따른 웨이퍼 처리 장치를 나타내는 단면도이다. 도 2는 도 1의 반응 튜브를 나타내는 사시도이다. 도 3은 도 2의 A-A' 라인을 따라 절단한 단면도이다. 도 4는 도 1의 반응 튜브 내에 배치된 가스 인젝터 및 배기 가이드를 나타내는 단면도이다. 도 5는 도 1의 가스 인젝터를 나타내는 사시도이다. 도 6은 도 1의 배기 가이드를 나타내는 사시도이다. 도 7은 도 6의 배기 가이드를 나타내는 정면도이다. 도 8은 도 6의 배기 가이드를 나타내는 배면도이다. 도 9은 도 6의 B-B' 라인을 따라 절단한 단면도이다.
도 1 내지 도 9를 참조하면, 웨이퍼 처리 장치(10)는 수직 방향으로 연장하며 복수 개의 웨이퍼들(W)을 처리하기 위한 공간을 제공하는 반응 튜브(100), 및 반응 튜브(100) 내에서 반응 가스를 웨이퍼들(W)로 분사하기 위한 가스 인젝터(200)를 포함할 수 있다. 웨이퍼 처리 장치(10)는 반응 튜브(100) 내에 로딩되며 복수 개의 웨이퍼들(W)을 지지하는 보트(400)를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 웨이퍼 처리 장치(10)는 수직형 배치 반응로(reactor)를 포함할 수 있다. 반응 튜브(100)는 수직 방향(Z 방향)으로 연장하여 반응 챔버(102)를 정의할 수 있다. 상기 수직형 배치 반응로는 복수 개의 웨이퍼들(W)이 적재된 보트(400)를 수용하고 효율적인 가열 및 로딩 순서에 관하여 장점들을 가질 수 있다.
반응 튜브(100)의 하단부는 개방 단부를 포함하고, 반응 튜브(100)의 상단부는 폐쇄 단부를 포함할 수 있다. 반응 튜브(100)의 하부 개방 단부는 반경 방향으로 돌출하는 플랜지(104)를 가질 수 있고, 플랜지(104)는 지지부(150)에 장착될 수 있다. 예를 들면, 반응 튜브(100)의 플랜지(104)는 O-링과 같은 밀봉 부재에 의해 지지부(150)에 연결되어 반응 튜브(100)를 밀폐시킬 수 있다. 따라서, 반응 튜브(100)는 지지부(150)로부터 수직 방향으로 연장할 수 있다. 또한, 반응 챔버(102)는 반응 튜브(100) 둘레에 배치된 히터(도시되지 않음)와 같은 온도 조절 시스템에 의해 일정한 온도로 유지될 수 있다.
예를 들면, 반응 튜브(100)는 약 700mm 이하의 높이(H)를 가질 수 있다. 반응 튜브(100)는 약 350mm의 내경(Dt)을 가질 수 있다. 반응 튜브(100)의 종횡비(내경(Dt)에 대한 높이(H)의 비율)는 약 2:1 이하일 수 있다. 본 실시예에 있어서, 반응 튜브(100)의 높이(H)는 약 615mm 이고, 반응 튜브(100)의 내경(Dt)은 약 334mm일 수 있다. 또한, 반응 튜브(100)는 석영(quartz)을 포함할 수 있다.
도 2 내지 도 4에 도시된 바와 같이, 예시적인 실시예들에 있어서, 반응 튜브(100)는 보트(400)를 둘러싸는 보트 수용부(110), 가스 인젝터(200)를 수용하기 위한 인젝터 수용부(120), 및 인젝터 수용부(120)에 마주하는 배기 가이드 수용부(130)를 포함할 수 있다.
보트 수용부(110), 인젝터 수용부(120) 및 배기 가이드 수용부(130)는 반응 튜브(100)의 중심(C)에 대하여 소정의 중심각을 갖는 아크 형상일 수 있다. 보트 수용부(110)는 반응 튜브(100)의 중심(C)으로부터 제1 반경(R1)을 가질 수 있다. 보트 수용부(110)는 반응 튜브(100)의 중심(C)에 대하여 제1 중심각(θ1)을 가질 수 있다. 인젝터 수용부(120)는 반응 튜브(100)의 중심(C)으로부터 제1 반경(R1)보다 큰 제2 반경(R2)을 가질 수 있다. 인젝터 수용부(120)는 반응 튜브(100)의 중심(C)에 대하여 제1 중심각(θ1)보다 작은 제2 중심각(θ2)을 가질 수 있다. 배기 가이드 수용부(130)는 반응 튜브(100)의 중심(C)으로부터 제1 반경(R1)보다 큰 제3 반경(R3)을 가질 수 있다. 배기 가이드 수용부(130)는 반응 튜브(100)의 중심(C)에 대하여 제1 중심각(θ1)보다 작은 제3 중심각(θ3)을 가질 수 있다.
제2 반경(R2) 및 제3 반경(R3)은 제1 반경(R1)보다 더 클 수 있다. 제3 반경(R3)은 제2 반경(R2)보다 더 클 수 있다. 보트(400)의 외주면과 보트 수용부(110)의 내측면 사이의 이격 거리는 보트(400)의 외주면과 인젝터 수용부(120)와 배기 가이드 수용부(130)의 내측면들 사이의 이격 거리들보다 더 작을 수 있다. 따라서, 보트 수용부(110)은 보트(400)와 가장 인접하게 위치할 수 있다. 본 실시예예 있어서, 제1 반경(R1)은 약 167mm이고, 제2 반경(R2)은 약 190mm이고, 제3 반경(R3)은 약 204mm일 수 있다. 보트(400)의 직경은 약 160.5mm일 수 있다.
제1 중심각(θ1)은 약 105도 내지 약 135도의 범위 내에 있을 수 있다. 제2 중심각(θ2)은 약 30도 내지 약 60도의 범위 내에 있을 수 있다. 제3 중심각(θ3)은 약 60도 내지 약 90도의 범위 내에 있을 수 있다.
보트 수용부(110)는 보트(400)와 가장 인접하게 배치되어 보트(400)의 대부분의 외주면을 둘러쌀 수 있다. 인젝터 수용부(120)는 보트 수용부(110)보다 더 큰 반경을 가짐으로써 제1 수용홈(122)을 가질 수 있다. 제1 수용홈(122) 내에는 가스 인젝터(200)의 가스 분배체(202)가 수용될 수 있다. 배기 가이드 수용부(130)는 보트 수용부(110)보다 더 큰 반경을 가짐으로써 제2 수용홈(132)을 형성할 수 있다. 제2 수용홈(132) 내에는 배기 가이드(300)가 수용될 수 있다.
반응 튜브(100)는 외측면에 구비되어 반응 튜브(100)의 강도를 보강하기 위한 보강 리브(140)를 더 포함할 수 있다. 보강 리브(140)는 반응 튜브(100)의 상단부의 상부면 상에 서로 교차하도록 연장하는 적어도 두개의 제1 연장부들(142) 및 반응 튜브(100)의 외측면 상에 연장하며 제1 연장부들(142)과 각각 연결된 적어도 4개의 제2 연장부들(144)을 포함할 수 있다.
예시적인 실시예들에 있어서, 반응 챔버(102)는 수직 방향으로 배치된 복수 개의 웨이퍼들(W)을 지지하는 보트(400)를 수용할 수 있다. 보트(400)는 도어 플레이트(402) 상에 지지될 수 있다. 도어 플레이트(402)는 승하강하여 보트(400)를 반응 튜브(100) 내부로 인입 또는 인출할 수 있다. 보트(400)의 하부에는 방열판의 역할을 수행하며 보트(400)를 지지하는 보트 캡(410)이 배치될 수 있다. 예를 들면, 보트(400)는 약 20 내지 40매의 웨이퍼들(W)을 탑재할 수 있다. 본 실시예에 있어서, 보트(400)는 31개의 웨이퍼들(W)을 탑재할 수 있다.
도어 플레이트(402)는 반응 튜브(100)의 하부에 배치되어 반응 튜브(100)를 밀봉시킬 수 있다. 도어 플레이트(402)는 반응 튜브(100)의 하부에서 O-링과 같은 밀봉 부재에 의해 반응 튜브(100)를 밀봉시킬 수 있다.
캡 플레이트(420)는 도어 플레이트(402) 상에 배치되고 보트(400)의 하부인 보트 캡(410)을 둘러싸도록 구비될 수 있다. 캡 플레이트(420)는 도어 플레이트(402) 및 보트(400)의 하단부 사이에 개재되어 보트 캡(410)을 수용할 수 있다. 캡 플레이트(420)는 지지부(150)의 내부면을 향하도록 배치될 수 있다.
따라서, 캡 플레이트(420)는 반응 튜브(100) 내의 공정 가스 또는 공정 부산물이 지지부(150)와 캡 플레이트(420) 사이에 유입되는 것을 방지할 수 있다.
보트(400)의 하단부로부터 연장하는 회전축은 도어 플레이트(402)의 외측면에 구비된 모터(M)에 연결될 수 있다. 따라서, 도어 플레이트(402) 상의 보트(400)는 반응 튜브(100) 내에서 회전 가능하도록 지지될 수 있다. 웨이퍼들(W) 상에 반응 가스들이 분사되어 증착 공정을 수행할 때, 보트(400)는 소정의 속도로 회전할 수 있다.
도 4 및 도 5에 도시된 바와 같이, 예시적인 실시예들에 있어서, 가스 인젝터(200)는 반응 튜브(100) 내에 설치되어 웨이퍼들(W) 상에 반응 가스를 분사할 수 있다. 가스 인젝터(200)는 상기 반응 가스를 분사하는 분사구들(210)을 가질 수 있다. 상기 반응 가스는 분사구(210)를 통해 반응 튜브(100)의 중심을 향하여 웨이퍼들(W)의 주면들에 평행한 방향(XY 방향)으로 분사될 수 있다.
구체적으로, 가스 인젝터(200)는 가스 공급원으로 반응 가스를 반응 튜브(100) 내로 도입하기 위한 가스 도입관(204) 및 가스 도입관(204)에 연결되고 반응 튜브(100) 내에서 가스 도입관(204)으로부터 수직 방향으로 연장하는 가스 분배체(202)를 포함할 수 있다. 가스 분배체(202)는 가스 분배체(202)의 상기 연장 방향을 따라 이격 형성되고 상기 반응 가스를 분사하는 복수 개의 분사구들(210)을 가질 수 있다. 예를 들면, 상기 가스 인젝터는 석영, 스테인레스강 또는 합금을 포함할 수 있다.
가스 도입관(204)은 반응 튜브(100)의 하부에서 지지부(150)를 관통하여 지지부(150) 내부로 연장할 수 있다. 가스 도입관(204)은 가스 공급원과 연결되어 상기 가스 공급원으로부터 공급된 반응 가스가 주입되는 입구 역할을 할 수 있다. 상기 가스 공급원은 원자층 증착(ALD) 공정을 위한 소스 가스를 제공할 수 있다. 예를 들면, 상기 가스 공급원은 실리콘 산화막 또는 실리콘 질화막을 증착하기 위한 소스 가스를 제공할 수 있다. 상기 소스 가스는 헥사클로로디실란(Hexachlorodisilane, HCDS)과 같은 실리콘 전구체 가스를 포함할 수 있다.
가스 분배체(202)는 반응 튜브(100)와 보트(400) 사이에서 반응 튜브(100)의 연장 방향을 따라 상부로 연장할 수 있다. 가스 분배체(202)는 인젝터 수용부(120)의 제1 수용홈(122) 내에서 상기 연장 방향으로 따라 연장할 수 있다.
복수 개의 분사구들(210)은 가스 분배체(202)의 상기 연장 방향을 따라 소정 거리(S)만큼 이격 형성될 수 있다. 분사구들(210)는 웨이퍼들(W)이 위치하는 보트(400)를 향하도록 형성되고, 가스 분배체(202)의 하단부로부터 상단부까지 서로 이격 형성됨으로써 보트(400)에 적층되어 있는 복수 개의 웨이퍼들(W)의 주면들에 평행한 방향으로 반응 가스를 분사할 수 있다. 예를 들면, 상기 분사구는 원형, 타원형 또는 다각형 형상을 가질 수 있다.
예시적인 실시예들에 있어서, 가스 분배체(202)의 내경(Din)은 적어도 10mm일 수 있다. 구체적으로, 가스 분배체(202)의 내경(Din)은 약 10.5mm 내지 15.5mm의 범위 내에 있을 수 있다. 가스 분배체(202)의 내경(Din)이 약 10.5mm일 때, 가스 분배체(202)의 단면적(A1)은 약 86.5mm2 일 수 있다. 가스 분재체(202)의 내경(Din)이 약 15.5mm일 때, 가스 분배체(202)의 단면적(A1)은 약 188.6mm2 일 수 있다. 분사구(210)의 내경은 약 1mm일 수 있다. 분사구들(210)의 전체 개수는 20 내지 40개일 수 있다. 본 실시예에 있어서, 분사구들(210)의 전체 개수는 31개일 수 있다. 이 때, 분사구들(210)의 전체 단면적(A2)은 약 24.3mm2 일 수 있다. 가스 인젝터(200)의 높이(Hi)는 약 633mm이고, 가스 분배체(202)의 높이(Hd)는 약 577mm일 수 있다.
가스 분배체(202)의 단면적(A1)에 대한 분사구들(210)의 전체 단면적(A2)의 비율(A2/A1)은 약 0.3 이하일 수 있다. 예를 들면, 가스 분배체(202)의 단면적(A1)에 대한 분사구들(210)의 전제 단면적(A2)의 비율(A2/A1)은 약 0.13 내지 약 0.28의 범위 내에 있을 수 있다. 후술하는 바와 같이, 가스 분배체(202)의 내경(Din)이 약 10mm보다 작을 때(단면적의 비율(A2/A1)이 약 0.3보다 클 때), 가스 분배체(202)의 높이에 따른 분사 속도의 분포 및 가스 농도(공급 유량)가 분포가 고르지 않고, 가스 분배체(202)의 내경(Din)이 약 15.5mm보다 클 경우(단면적의 비율(A2/A1)이 약 0.13보다 작을 때), 가스 분배체(202)와 보트(400)의 외주면 사이에 간섭이 발생할 수 있다.
예시적인 실시예들에 있어서, 가스 분배체(202)의 내경(Din)이 약 10mm 이상일 때(단면적의 비율(A2/A1)이 약 0.3 이하일 때), 가스 분배체(202)의 높이에 따른 분사 속도의 분포 및 가스 농도가 분포가 고르다. 따라서, 가스 분배체(202)의 내경(Din)이 약 10mm 이상일 때(단면적의 비율(A2/A1)이 약 0.3 이하일 때), 웨이퍼-대-웨이퍼(wafer-to-wafer, WTW) 두께 산포가 감소되어, 반응 튜브(100) 내의 웨이퍼들(W) 상에 균일한 박막을 형성할 수 있다.
예시적인 실시예들에 있어서, 웨이퍼 처리 장치(10)는 반응 챔버(102) 내에 반응 가스, 캐리어 가스, 세정 가스 또는 퍼지 가스를 공급하기 위한 적어도 하나의 가스 노즐을 더 포함할 수 있다. 예를 들면, 웨이퍼 처리 장치(100)는 제1 가스 노즐(220) 및 제2 가스 노즐(222)을 포함할 수 있다. 제1 및 제2 가스 노즐(220, 222)들은 반응 튜브(100)와 보트(400) 사이에서 반응 튜브(100)의 연장 방향을 따라 상부로 연장할 수 있다. 제1 및 제2 가스 노즐들(220, 222)은 인젝터 수용부(120)의 제1 수용홈(122) 내에서 상기 연장 방향으로 따라 연장할 수 있다. 가스 인젝터(200), 제1 가스 노즐(220) 및 제2 가스 노즐(222)은 N2 가스, HF 가스, NF3 가스 등을 분사할 수 있다.
예시적인 실시예들에 있어서, 웨이퍼 처리 장치(10)는 반응 튜브(100) 내의 가스를 배출시키는 배기부를 포함할 수 있다.
상기 배기부는 반응 튜브(100) 내의 공간에 연결된 배기구(160)를 포함할 수 있다. 배기구(160)는 반응 튜브(100)의 플랜지(104)가 고정된 지지부(150)에 관통 형성될 수 있다. 따라서, 반응 챔버(102) 내의 가스는 반응 튜브(100) 내의 공간에 연결된 배기구(130)를 통해 외부로 배출될 수 있다.
도 4 및 도 6 내지 도 9를 참조하면, 웨이퍼 처리 장치(10)는 배기 가이드 수용부(130) 내에 수용되는 배기 가이드(300)를 더 포함할 수 있다. 배기 가이드(300)는 배기 가이드 수용부(130)의 제2 수용홈(132) 내에서 수직 방향으로 연장하는 내부에 가스를 위한 통로를 제공하는 가이드 몸체(302)를 포함할 수 있다. 배기 가이드(300)의 가이드 몸체(302)는 가스 분배체(202)로부터 분사되어 보트(400)를 경유한 가스를 수집하고 배출시키기 위한 배기 통로를 제공할 수 있다. 예를 들면, 배기 가이드(300)는 석영(quartz)을 포함할 수 있다.
배기 가이드(300)의 가이드 몸체(302)는 아치 형상의 내측부(310), 아치 형상의 외측부(320), 및 내측부(310)와 외측부(320)를 연결하는 제1 및 제2 측부들(330, 340)을 포함할 수 있다. 내측부(310) 및 외측부(320)는 이들 사이에서 상기 가스의 배기 통로(301)를 형성할 수 있다.
내측부(310)는 보트(400)의 외주면으로부터 이격 배치되고, 외측부(320)는 반응 튜브(100)의 배기 가이드 수용부(130)의 내주면으로부터 이격 배치될 수 있다. 내측부(310)의 내측면(311)은 보트(400)를 향하고, 외측부(320)의 외측면(321)은 반응 튜브(100)의 내측면을 향하도록 배치될 수 있다.
배기 가이드(300)는 가이드 몸체(302)의 내측면(311)에 반응 튜브(100)의 연장 방향을 따라 형성되고 반응 가스가 도입되는 배기 슬릿(312) 및 가이드 몸체(302) 하부의 외측면(321)에 형성되고 상기 반응 가스가 배출되는 배출구(322)를 포함할 수 있다. 또한, 배기 가이드(300)는 가이드 몸체(302) 하부의 내측면(311)에 형성되어 반응 튜브(100)의 하부와 지지부(150) 내의 가스를 배출시키기 위한 배기 홀(314)을 더 포함할 수 있다.
배기 슬릿(312)은 보트(400)에 적층된 웨이퍼들(W)의 높이에 대응하도록 형성될 수 있다. 배출구(322)는 지지부(150)에 관통 형성된 배기구(160)에 대응하도록 형성될 수 있다. 배기 홀(314)은 지지부(150) 내부의 보트(400)의 하부에 대응하도록 형성될 수 있다.
따라서, 웨이퍼들(W)을 향하여 분사된 반응 가스는 배기 슬릿(312)을 통해 가이드 몸체(302) 내부로 들어가고 하부로 흘러 배출구(322)를 통해 가이드 몸체(302)로부터 배출될 수 있다. 배기 가이드(300)로부터 배출된 가스는 배기구(160)를 통해 외부로 배출될 수 있다.
예시적인 실시예들에 있어서, 웨이퍼 처리 장치(10)는 반응 튜브(100) 내의 압력을 조절하기 위한 압력 조정 유닛을 더 포함할 수 있다. 상기 압력 조정 유닛은 배기구(160)에 연결되어 반응 튜브(100)의 압력을 감소시키기 위한 펌프(도시되지 않음)를 포함할 수 있다. 예를 들면, 상기 압력 조정 유닛은 반응 챔버(102)의 압력을 약 50 Pa 이하로 유지할 수 있다.
상술한 바와 같이, 웨이퍼 처리 장치(10)는 수직 방향으로 연장하는 반응 튜브(100) 내에서 반응 가스를 분사하기 위한 복수 개의 분사구들(210)이 형성된 가스 분배체(202)를 갖는 가스 인젝터(200)를 포함할 수 있다. 웨이퍼 처리 장치(10)는 반응 튜브(100)의 내경(Dt)에 대한 높이(H)의 비율이 2:1 이하인 소형 배치형 반응로일 수 있다. 가스 분배체(202)의 내경(Din)은 적어도 10mm이고, 가스 분배체(202)의 단면적에 대한 분사구들(210)의 전체 단면적의 비율은 0.3 이하일 수 있다.
따라서, 가스 분배체(202)의 내경(Din)이 약 10mm 이상일 때(단면적의 비율(A2/A1)이 약 0.3 이하일 때), 웨이퍼-대-웨이퍼(wafer-to-wafer, WTW) 증착막의 두께 산포가 감소되어, 반응 튜브(100) 내의 웨이퍼들(W) 상에 균일한 박막을 형성할 수 있다.
또한, 반응 튜브(100)는 보트(400)의 대부분의 외주를 둘러싸는 보트 수용부(110), 가스 분배체(202)를 수용하는 인젝터 수용부(120) 및 배기 가이드(300)를 수용하는 배기 가이드 수용부(130)를 포함할 수 있다.
따라서, 반응 튜브(100)의 보트 수용부(110)와 보트(400) 사이의 이격 공간을 최소화시키면서, 인젝터 수용부(120) 및 배기 가이드 수용부(130)를 통해 가스의 흐름과 배출을 원활하게 유지시켜 웨이퍼에서의 산포와 보트(400)에서 적층된 웨이퍼들 사이의 산포를 향상시킬 수 있다.
도 10은 예시적인 실시예들에 따른 보트의 높이에 따른 가스 속도 분포를 나타내는 그래프이다. 도 11은 예시적인 실시예들에 따른 보트의 높이에 따른 농도 분포를 나타내는 그래프이다. 도 12는 예시적인 실시예들에 따른 가스 분배체의 직경에 따른 웨이퍼들 사이의 농도 편차를 나타내는 그래프이다.
도 10 내지 도 12를 참조하면, 반응 챔버(102) 내의 압력이 50 Pa이고, 가스 도입관(104)으로 HCD 가스와 N2 가스의 비가 0.2:1로 유입되었을 때, 가스 분배체(202)의 내경(Din)에 대하여 보트(400)의 높이에 따른 가스 속도 분포, 농도 분포 및 웨이퍼들 사이의 농도 편차를 측정하였다.
도 10에 도시된 바와 같이, 가스 분배체(202)의 내경(Din)이 4mm일 때(단면적의 비율(A2/A1)이 약 1.93일 때), 가스 분배체(202)의 상부로 갈수록 분사 속도는 급격히 감소하였고, 가스 분배체(202)의 내경(Din)이 7mm일 때(단면적의 비율(A2/A1)이 약 0.63일 때), 가스 분배체(202)의 상부로 갈수록 분사 속도는 조금씩 감소하였다. 반면, 가스 분배체(202)의 내경(Din)이 10.5mm일 때(단면적의 비율(A2/A1)이 약 0.28일 때), 가스 분배체(202)의 높이에 따른 분사 속도가 거의 일정하게 나타났다. 가스 분배체(202)의 내경(Din)의 범위가 10.5mm 내지 15.5mm의 범위 이내에 있을 때에도, 가스 분배체(202)의 높이에 따른 분사 속도가 거의 일정하게 나타났다. 가스 분배체(202)의 내경(Din)이 약 10mm 이상일 때(단면적의 비율(A2/A1)이 약 0.3 이하일 때), 가스 분배체(202)의 높이에 따른 분사 속도의 분포가 고르게 나타났다.
도 11 및 도 12에 도시된 바와 같이, 가스 분배체(202)의 내경(Din)이 4mm, 7mm일 때보다 10.5mm 이상일 때(10.5mm, 11.5mm, 12.5mm, 13.5mm, 14.5mm, 15.5mm), 가스 분배체(202)의 높이에 따른 농도가 더욱 일정함을 알 수 있다. 가스 분배체(202)의 내경(Din)이 약 10mm 이상일 때(단면적의 비율(A2/A1)이 약 0.3 이하일 때), 가스 분배체(202)의 높이에 따른 농도 분포가 고르게 나타났다. 도 12의 농도 편차는 최대값과 최소값의 차이를 평균값으로 나눈 값으로 정의하였다.
따라서, 가스 분배체(202)의 내경(Din)이 약 10mm 이상일 때(단면적의 비율(A2/A1)이 약 0.3 이하일 때), 상기 가스 분배체의 상부와 하부 사이에 분사 속도 차이 및 농도 차이가 감소되므로, 이러한 단면적의 비율(A2/A1) 조건에서 공정 산포가 개선될 수 있음을 알 수 있다. 일 실시예에 따른 VNAND의 제조 공정에 있어서, 증착막의 두께 산포가 3.9Å에서 1.3Å 이하로 개선됨을 확인하였다.
이하에서는, 도 1의 웨이퍼 처리 장치를 이용하여 복수 개의 웨이퍼들을 처리하는 방법 및 이를 이용한 반도체 장치의 제조 방법에 대하여 설명하기로 한다.
도 13은 예시적인 실시예들에 따른 웨이퍼 처리 방법을 나타내는 순서도이다. 상기 웨이퍼 처리 방법은 원자층 증착 공정에 의해 웨이퍼 상에 실리콘 산화막 또는 실리콘 질화막을 형성하기 위해 사용될 수 있으나, 반드시 이에 한정되는 것은 아니다.
도 1, 도 4 및 도 13을 참조하면, 웨이퍼 처리 장치(10)의 반응 챔버(102) 내에 복수 개의 웨이퍼들(W)을 로딩한다(S100).
웨이퍼 처리 장치(10)의 반응 튜브(100)는 수직 방향으로 연장하고, 반응 챔버(102)를 정의할 수 있다. 반응 챔버(102)의 하부에는 대기실(도시되지 않음)이 배치될 수 있다. 웨이퍼들(W)이 보트(400) 상에 탑재되면, 보트(400)는 구동부(도시되지 않음)에 의해 승강되어 반응 챔버(102) 내로 로딩될 수 있다.
이어서, 반응 튜브(100) 내에 설치된 가스 인젝터(200)의 분사구들(210)을 통해 반응 가스를 웨이퍼들(W) 상에 공급하여 박막을 증착한다(S110).
가스 인젝터(200)의 가스 분배체(202)는 반응 튜브(100)와 보트(400) 사이에서 수직 방향을 따라 연장할 수 있다. 반응 가스는 가스 분배체(202)의 내측면에 형성된 복수 개의 분사구들(210)을 통해 반응 튜브(100)의 중심(C)을 향하여 분사할 수 있다.
예를 들면, 상기 반응 가스는 VNAND의 셀 트랜지스터의 블록킹막, 전하 저장막 또는 터널 절연막을 형성하기 위한 소스 가스를 포함할 수 있다. 상기 소스 가스는 헥사클로로디실란(Hexachlorodisilane, HCDS)과 같은 실리콘 전구체 가스를 포함할 수 있다. 또한, 펄스 가스 또는 세정 가스가 반응 챔버(102) 내에 추가적으로 공급될 수 있다. 따라서, 원자층 증착(Atomic Layer Deposition, ALD) 공정을 수행하여 웨이퍼들(W) 상에 실리콘 산화물 또는 실리콘 질화물과 같은 절연막을 형성할 수 있다.
이 후, 반응 챔버(102) 내의 가스를 외부로 배출한다(S120).
반응 챔버(102) 내의 가스는 지지부(150)에 형성된 배기구(160)를 통해 외부로 배출될 수 있다.
웨이퍼들(W) 상에 원하는 두께의 박막을 형성한 이후에, 웨이퍼들(W)을 반응 챔버(102)로부터 언로딩한다(S130).
예시적인 실시예들에 있어서, 단계 S100 내지 단계 S130으로 이루어진 박막 증착 공정이 완료되면, 반응 챔버(102) 내부의 세정 여부에 따라 세정 공정이 수행될 수 있다. 세정 공정을 진행할 필요가 없는 경우, 단계 S100 내지 단계 S130으로 이루어진 상기 박막 증착 공정을 다시 수행할 수 있다.
이하에서는, 도 13의 웨이퍼 처리 방법을 이용하여 반도체 장치를 제조하는 방법에 대하여 설명하기로 한다.
도 14 내지 도 23은 예시적인 실시예들에 따른 수직형 메모리 장치를 제조하는 방법을 나타내는 수직 단면도들이다. 상기 도면들에서 웨이퍼 기판 상면에 수직한 방향을 제1 방향, 상기 기판 상면에 평행하면서 서로 수직한 두 방향들을 각각 제2 및 제3 방향으로 정의하며, 도면상에서 화살표로 표시된 방향 및 이의 반대 방향은 모두 동일한 방향으로 간주한다. 전술한 방향에 대한 정의는 이후 모든 도면들에서 동일하다.
도 14를 참조하면, 웨이퍼 기판(500) 상에 제1 절연막(510) 및 희생막(520)을 교대로 반복적으로 적층한다. 이에 따라, 복수의 제1 절연막들(510) 및 복수의 희생막들(520)이 상기 제1 방향을 따라 교대로 적층될 수 있다. 웨이퍼 기판(500)은 실리콘, 게르마늄 등과 같은 반도체 물질을 포함할 수 있다.
예시적인 실시예들에 따르면, 제1 절연막들(510) 및 희생막들(520)은 화학 기상 증착(Chemical Vapor Deposition: CVD) 공정, 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition: PECVD) 공정, 원자층 증착(Atomic Layer Deposition: ALD) 공정 등을 통해 형성할 수 있다. 특히, 기판(500) 상면에 직접 형성되는 최하층 제1 절연막(510)의 경우, 기판(500) 상면에 대한 열산화 공정에 의해 형성될 수도 있다. 예시적인 실시예들에 따르면, 제1 절연막들(510)은 실리콘 산화물을 사용하여 형성될 수 있으며, 희생막들(520)은 제1 절연막(510)에 대해 식각 선택비를 갖는 물질, 예를 들어, 실리콘 질화물을 사용하여 형성될 수 있다.
제1 절연막(510) 및 희생막(520)이 적층되는 수는 이후 형성되는 그라운드 선택 라인(GSL)(746, 도 21 참조), 워드 라인(742, 도 21 참조) 및 스트링 선택 라인(SSL)(744, 도 21 참조)이 적층되는 수에 따라 달라질 수 있다. 본 실시예에서, GSL(746) 및 SSL(744)은 각각 2개의 층에 형성되고, 워드 라인(742)은 4개의 층에 형성된다. 이에 따라, 희생막(520)은 모두 8개의 층으로 적층되고 제1 절연막(510)은 모두 9개의 층으로 적층될 수 있다. 하지만, 제1 절연막(510) 및 희생막(520)이 적층되는 수는 이에 한정되지는 않으며, 예를 들어, GSL(746)및 SSL(744)은 각각 1개의 층에 형성되고 워드 라인(742)은 2개, 8개 혹은 16개의 층에 형성될 수도 있으며, 이 경우 희생막(520)은 모두 4개, 10개 혹은 18개의 층에 형성되고 제1 절연막(510)은 모두 5개, 11개 혹은 19개의 층에 형성될 수 있다.
이어서, 제1 절연막들(510) 및 희생막들(520)을 부분적으로 관통하는 트렌치를 형성하고, 상기 트렌치를 채우는 분리막 패턴(530)을 형성한다.
상기 트렌치는 사진 식각 공정을 통해, 이후 SSL(744)이 형성되는 층의 희생막들(520) 및 이들 상에 형성된 제1 절연막들(510)을 관통하도록 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 트렌치는 상기 제3 방향으로 연장되도록 형성될 수 있다.
상기 트렌치를 충분히 채우는 분리막을 제1 절연막(510) 상에 형성한 후, 최상층 제1 절연막(510)의 상면이 노출될 때까지 상기 분리막을 평탄화함으로써, 상기 트렌치를 매립하는 분리막 패턴(530)을 형성할 수 있다.
이 후, 제1 절연막들(510) 및 희생막들(520)을 관통하여 웨이퍼 기판(500) 상면을 노출시키는 복수개의 홀들(holes)(550)을 형성한다.
예시적인 실시예들에 따르면, 홀들(550)은 최상층 제1 절연막(510) 상에 하드 마스크(540)를 형성하고, 하드 마스크(540)를 식각 마스크로 사용하는 건식 식각 공정을 통해 형성될 수 있다. 이에 따라, 각 홀들(550)은 상기 제1 방향으로 연장되도록 형성될 수 있다. 다만, 상기 건식 식각 공정의 특성 상, 각 홀들(550)은 아래로 갈수록 폭이 좁아지도록 형성될 수도 있다.
예시적인 실시예들에 있어서, 하드 마스크(540)는 제1 절연막들(510) 및 희생막들(520)이 각각 포함하는 실리콘 산화물 및 실리콘 질화물과 식각 선택비를 갖는 물질, 예를 들어 폴리실리콘, 비정질 실리콘 등을 사용하여, CVD 공정, PECVD 공정, ALD 공정 등을 통해 형성될 수 있다.
예시적인 실시예들에 따르면, 홀들(550)은 상기 제2 및 제3 방향들을 따라 각각 복수 개로 형성될 수 있으며, 이에 따라 홀 어레이(array)가 정의될 수 있다.
도 15를 참조하면, 각 홀들(550)을 부분적으로 채우는 반도체 패턴(560)을 형성한다.
구체적으로, 홀들(350)에 의해서 노출된 기판(300) 상면을 시드(seed)로 사용하는 선택적 에피택시얼 성장(Selective Epitaxial Growth: SEG) 공정을 수행하여 홀들(550)을 부분적으로 채우는 반도체 패턴(560)을 형성할 수 있다. 이에 따라, 반도체 패턴(560)은 기판(500)의 재질에 따라 단결정 실리콘 혹은 단결정 게르마늄을 포함하도록 형성될 수 있으며, 경우에 따라 불순물이 도핑될 수도 있다. 이와는 달리, 홀들(550)을 채우는 비정질 실리콘막을 형성한 후, 상기 비정질 실리콘막에 레이저 에피택시얼 성장(Laser Epitaxial Growth: LEG) 공정 혹은 고상 에피택시(Solid Phase Epitaxy: SPE) 공정을 수행하여 반도체 패턴(560)을 형성할 수도 있다. 예시적인 실시예들에 있어서, 반도체 패턴(560)은 이후 GSL(746)이 형성되는 층의 희생막(520)의 상면보다 높은 상면을 갖도록 형성될 수 있다.
도 16을 참조하면, 홀들(550)의 내측벽, 반도체 패턴(560)의 상면 및 하드 마스크(540)의 상면에 제1 블로킹막(570), 전하 저장막(580), 터널 절연막(590), 제1 채널막(600), 식각 저지막(610) 및 스페이서막(620)을 순차적으로 형성한다.
예시적인 실시예들에 있어서, 도 1의 웨이퍼 처리 장치(10)를 이용하여 웨이퍼 기판(500) 상에 제1 블로킹막(570), 전하 저장막(580) 및 터널 절연막(590)을 형성할 수 있다.
도 1 및 도 13에 도시된 바와 같이, 웨이퍼 기판(500)은 보트(400) 상에 탑재된 후, 웨이퍼 처리 장치(10)의 반응 챔버(102) 내로 로딩된 후, 증착 공정을 위한 반응 가스는 가스 분배체(202)의 분사구들(210)을 통해 웨이퍼 기판(500) 상으로 분사될 수 있다. 따라서, ALD 공정들을 수행하여 웨이퍼 기판(500) 상에 균일한 두께를 갖는 제1 블로킹막(570), 전하 저장막(580) 및 터널 절연막(590)을 순차적으로 형성할 수 있다.
예시적인 실시예들에 있어서, 제1 블로킹막(570)은 실리콘 산화물과 같은 산화물을 사용하여 형성할 수 있고, 전하 저장막(580)은 실리콘 질화물과 같은 질화물을 사용하여 형성할 수 있으며, 터널 절연막(590)은 실리콘 산화물과 같은 산화물을 사용하여 형성할 수 있다.
예시적인 실시예들에 있어서, 제1 채널막(600)은 불순물이 도핑되거나 또는 도핑되지 않은 폴리실리콘 혹은 비정질 실리콘을 사용하여 형성할 수 있다. 제1 채널막(600)이 비정질 실리콘을 사용하여 형성되는 경우, 이후 LEG 공정 혹은 SPE 공정을 추가적으로 수행하여 이를 결정질 실리콘으로 변환시킬 수 있다.
예시적인 실시예들에 있어서, 식각 저지막(610)은 제1 블로킹막(570)과 실질적으로 동일한 물질, 예를 들어 실리콘 산화물을 사용하여 형성할 수 있고, 스페이서막(620)은 전하 저장막(580)과 실질적으로 동일한 물질, 예를 들어 실리콘 질화물을 사용하여 형성할 수 있다.
도 17을 참조하면, 스페이서막(620)을 이방성 식각하여 반도체 패턴(560) 상면에 형성된 부분을 제거함으로써 각 홀들(550)의 내측벽 상에 스페이서(622)를 형성한 후, 스페이서(622)를 식각 마스크로 사용하여 하부의 식각 저지막(610) 및 제1 채널막(600)을 각각 식각함으로써, 터널 절연막(590) 일부를 노출시키는 식각 저지막 패턴(612) 및 제1 채널(602)을 각각 형성한다. 즉, 반도체 패턴(560) 상면의 중앙부 및 하드 마스크(540) 상에 형성된 식각 저지막(610) 및 제1 채널막(600) 부분이 제거될 수 있다.
도 18을 참조하면, 노출된 터널 절연막(590) 부분, 전하 저장막(580) 부분, 및 제1 블로킹막(570) 부분을 제거하여 각각 터널 절연막 패턴(592), 전하 저장막 패턴(582) 및 제1 블로킹막 패턴(572)을 형성할 수 있다. 이에 따라 반도체 패턴(560)의 상면 중앙부 및 하드 마스크(540)의 상면이 노출될 수 있다.
예시적인 실시예들에 있어서, 터널 절연막(590) 및 전하 저장막(580)은 습식 식각 공정을 통해 식각될 수 있다. 즉, 실리콘 산화물을 포함하는 터널 절연막(590)은 불산을 식각액으로 하여 식각될 수 있으며, 실리콘 질화물을 포함하는 전하 저장막(580)은 인산 혹은 황산을 식각액으로 하여 식각될 수 있다. 이때, 실리콘 질화물을 포함하는 스페이서(622)가 함께 식각되어 제1 채널(602)이 노출될 수 있다.
예시적인 실시예들에 있어서, 실리콘 산화물을 포함하는 제1 블로킹막(570)은 불산을 식각액으로 하는 습식 식각 공정을 통해 식각될 수 있다. 이때, 제1 채널(602)은 제1 블로킹막(570)과는 다른 물질을 포함하므로, 그 하부에 형성된 터널 절연막 패턴(592), 전하 저장막 패턴(582) 및 제1 블로킹막(570) 부분은 제1 채널(602)에 의해 보호될 수 있다.
도 19를 참조하면, 제2 채널막을 제1 채널(602), 노출된 반도체 패턴(560) 상면 중앙부 및 하드 마스크(540) 상에 형성한다.
예시적인 실시예들에 있어서, 상기 제2 채널막은 제1 채널(602)과 실질적으로 동일한 물질을 사용하여 형성될 수 있으며, 이에 따라 제1 채널(602)과 상기 제2 채널막은 서로 병합될 수 있다. 이하에서는, 상기 병합된 막을 단순히 제2 채널막으로 통칭하기로 한다.
이어서, 홀들(550)의 나머지 부분을 충분히 채우는 제2 절연막을 상기 제2 채널막 상에 형성한 후, 최상층 제1 절연막(510) 상면이 노출될 때까지 상기 제2 절연막, 상기 제2 채널막, 터널 절연막 패턴(592), 전하 저장막 패턴(582), 제1 블로킹막 패턴(572) 및 하드 마스크(540)를 평탄화함으로써, 각 홀들(550)의 나머지 부분을 채우는 제2 절연막 패턴(660)을 형성할 수 있으며, 상기 제2 채널막은 채널(642)로 변환될 수 있다.
이에 따라, 각 홀들(550) 내 반도체 패턴(560) 상에는 제1 블로킹막 패턴(572), 전하 저장막 패턴(582), 터널 절연막 패턴(592), 채널(642) 및 제2 절연막 패턴(660)이 순차적으로 형성될 수 있다.
이후, 제2 절연막 패턴(660), 채널(642), 터널 절연막 패턴(592), 전하 저장막 패턴(582) 및 제1 블로킹막 패턴(572)으로 구성되는 제1 구조물의 상부를 제거하여 제2 리세스(675)를 형성하고, 제2 리세스(675)를 채우는 패드(670)를 형성한다.
패드(670)는 각 채널들(642) 상에 형성되므로, 상기 채널 어레이에 대응하여 패드 어레이를 형성할 수 있다.
한편, 각 홀들(550) 내부에 형성되는 상기 제1 구조물, 반도체 패턴(560) 및 패드(670)는 제2 구조물을 정의할 수 있다.
도 20을 참조하면, 제1 절연막들(510) 및 희생막들(520)을 관통하는 제1 개구(680)를 형성하여 웨이퍼 기판(500) 상면을 노출시킨다.
예시적인 실시예들에 따르면, 제1 개구(680)는 최상층 제1 절연막(510) 상에 하드 마스크(도시되지 않음)를 형성하고, 상기 하드 마스크를 식각 마스크로 사용하는 건식 식각 공정을 통해 형성될 수 있다. 이에 따라, 제1 개구(680)는 상기 제1 방향으로 연장되도록 형성될 수 있다.
예시적인 실시예들에 따르면, 제1 개구(680)는 상기 제3 방향을 따라 연장되도록 형성될 수 있으며, 상기 제2 방향을 따라 복수 개로 형성될 수 있다. 이에 따라, 제1 절연막들(510) 및 희생막들(520)은 각각 제1 절연막 패턴들(515) 및 희생막 패턴들로 변환될 수 있다. 이때, 각 층의 제1 절연막 패턴들(515) 및 상기 제1 희생막 패턴들은 상기 제3 방향을 따라 연장될 수 있으며, 상기 제2 방향을 따라 복수 개로 형성될 수 있다.
이어서, 상기 제1 희생막 패턴들을 제거하여, 각 층의 제1 절연막 패턴들(515) 사이에 갭(690)을 형성하며, 갭(690)에 의해 제1 블로킹막 패턴(572)의 외측벽 일부 및 반도체 패턴(560)의 측벽 일부가 노출될 수 있다. 예시적인 실시예들에 따르면, 인산 혹은 황산을 포함하는 식각액을 사용하는 습식 식각 공정을 통해 제1 개구(680)에 의해 노출된 상기 제1 희생막 패턴들을 제거할 수 있다.
도 21 및 도 22를 참조하면, 노출된 제1 블로킹막 패턴(572)의 외측벽, 노출된 반도체 패턴(560)의 측벽, 갭(690)의 내벽, 제1 절연막 패턴들(515)의 표면, 노출된 웨이퍼 기판(500) 상면, 패드(670)의 상면 및 분리막 패턴(530)의 상면에 제2 블로킹막(700)을 형성하고, 갭(690)의 나머지 부분을 충분히 채우는 게이트 전극막(740)을 제2 블로킹막(700) 상에 형성한다.
예시적인 실시예들에 따르면, 제2 블로킹막(700)은 예를 들어, 알루미늄 산화물, 하프늄 산화물, 란탄 산화물, 란탄 알루미늄 산화물, 란탄 하프늄 산화물, 하프늄 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 지르코늄 산화물 등의 금속 산화물을 사용하여 형성할 수 있다.
예시적인 실시예들에 따르면, 게이트 금속막(740)은 금속 및/또는 금속 질화물을 사용하여 형성될 수 있다. 예를 들어, 게이트 전극막(740)은 텅스텐, 티타늄, 탄탈륨, 백금 등의 전기 저항이 낮은 금속 혹은 티타늄 질화물, 탄탈륨 질화물 등의 금속 질화물을 사용하여 형성될 수 있다.
이어서, 게이트 전극막(740)을 부분적으로 제거하여, 갭(690) 내부에 게이트 전극(742, 744, 746)을 형성한다. 예시적인 실시예들에 따르면, 게이트 전극막(740)은 습식 식각 공정을 통해 부분적으로 제거될 수 있다.
예시적인 실시예들에 있어서, 게이트 전극(742, 744, 746)은 상기 제3 방향을 따라 연장될 수 있으며, 웨이퍼 기판(500) 상면으로부터 상기 제1 방향을 따라 순차적으로 형성된 GSL(746), 워드 라인(742) 및 SSL(744)을 포함할 수 있다. 이때, 각 GSL(746), 워드 라인(742) 및 SSL(744)은 1개 혹은 수 개의 층에 형성될 수 있으며, 본 실시예에서 GSL(746) 및 SSL(744)은 2개의 층에 형성되고, 워드 라인(742)은 GSL(746) 및 SSL(744) 사이의 4개의 층으로 형성된다. 한편, GSL(746)은 반도체 패턴들(560)에 인접하여 형성되고, 워드 라인(742) 및 SSL(744)은 채널들(642)에 인접하여 형성되며, 특히 SSL(744)은 분리막 패턴(530)에 인접하여 형성된다.
한편, 게이트 전극막(740)을 부분적으로 제거할 때, 제1 절연막 패턴들(515)의 표면, 웨이퍼 기판(500) 상면, 패드(670) 상면 및 분리막 패턴(530) 상면의 제2 블로킹막(700) 부분이 함께 제거될 수 있으며, 이에 따라 제2 블로킹막 패턴(702)이 형성될 수 있다. 제1 및 제2 블로킹막 패턴들(572, 702)은 함께 블로킹막 패턴 구조물(712)을 형성할 수 있다.
한편, 게이트 전극막(740) 및 제2 블로킹막(700)이 부분적으로 제거됨에 따라, 웨이퍼 기판(500) 상부를 노출시키며 상기 제3 방향으로 연장되는 제1 개구(780)가 다시 형성되며, 상기 노출된 웨이퍼 기판(500) 상부에 불순물을 주입하여 불순물 영역(505)을 형성할 수 있다. 예시적인 실시예들에 따르면, 상기 불순물은 인, 비소와 같은 n형 불순물을 포함할 수 있다. 예시적인 실시예들에 따르면, 불순물 영역(505)은 상기 제3 방향으로 연장되어 공통 소스 라인(CSL)의 역할을 수행할 수 있다.
도시되지는 않았지만, 불순물 영역(505) 상에, 예를 들어, 코발트 실리사이드 패턴 혹은 니켈 실리사이드 패턴과 같은 금속 실리사이드 패턴을 더 형성할 수도 있다.
도 23을 참조하면, 제1 개구(680)를 채우는 제3 절연막 패턴(780)을 형성한다. 예시적인 실시예들에 따르면, 제1 개구(680)를 채우는 제3 절연막을 기판(500) 및 최상층 제1 절연막 패턴(515) 상에 형성한 후, 최상층 제1 절연막 패턴(515)의 상면이 노출될 때까지 상기 제3 절연막 상부를 평탄화함으로써, 제3 절연막 패턴(580)을 형성할 수 있다.
이후, 제1 및 제3 절연막 패턴들(515, 580), 패드(670) 및 분리막 패턴(530) 상에 제5 절연막(790)을 형성하고, 패드(670) 상면을 노출시키는 제2 개구(805)를 형성한다. 예시적인 실시예들에 따르면, 제2 개구(805)는 패드(670)에 대응하도록 복수 개로 형성되어 제2 개구 어레이를 형성할 수 있다.
이후, 제2 개구(805)를 채우는 비트 라인 콘택(800)을 패드(670) 상에 형성하고, 비트 라인 콘택(800)에 전기적으로 연결되는 비트 라인(810)을 형성하여 수직형 메모리 장치를 완성한다. 비트 라인 콘택(800) 및 비트 라인(810)은 금속, 금속 질화물, 도핑된 폴리실리콘 등을 사용하여 형성될 수 있다.
예시적인 실시예들에 따르면, 비트 라인 콘택(800)은 패드(670)에 대응하도록 복수 개로 형성되어 비트 라인 콘택 어레이를 형성할 수 있으며, 비트 라인(810)은 각각이 상기 제2 방향으로 연장되도록 상기 제3 방향을 따라 복수 개로 형성될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 웨이퍼 처리 장치 100: 반응 튜브
102: 반응 챔버 104: 플랜지
110: 보트 수용부 120: 인젝터 수용부
122: 제1 수용홈 130: 배기 가이드 수용부
132: 제2 수용홈 140: 보강 리브
150: 지지부 160: 배기구
200: 가스 인젝터 202: 가스 분배체
204: 가스 도입관 210: 분사구
220: 제1 가스 노즐 222: 제2 가스 노즐
300: 배기 가이드 301: 배기 통로
302: 가이드 몸체 310: 내측부
311: 내측면 312: 배기 슬릿
314: 배기 홀 320:외측부
321: 외측면 322: 배출구
330: 제1 측부 340: 제2 측부
400: 보트 402: 도어 플레이트
410: 보트 캡 420: 캡 플레이트
500: 웨이퍼 기판 505: 불순물 영역
510: 제1 절연막 515: 제1 절연막 패턴
520: 희생막 530: 분리막 패턴
540: 하드 마스크 550: 홀
560: 반도체 패턴 570, 700: 제1, 제2 블로킹막
572: 제1블로킹막 패턴 580: 전하 저장막
582: 전하 저장막 패턴 590: 터널 절연막
592: 터널 절연막 패턴 600: 제1 채널막
602: 제1 채널 642: 채널
660: 제2 절연막 패턴 602: 제2 블로킹막 패턴
712: 블로킹막 패턴 구조물 780: 제3 절연막 패턴
800: 비트 라인 콘택 810: 비트 라인

Claims (10)

  1. 수직 방향으로 연장하며 복수 개의 웨이퍼들을 지지하는 보트를 수용하는 반응 챔버를 정의하는 반응 튜브; 및
    상기 반응 튜브 내에서 상기 수직 방향으로 연장하며, 반응 가스를 분사하기 위한 복수 개의 분사구들이 연장 방향을 따라 형성된 가스 분배체를 갖는 가스 인젝터를 포함하고,
    상기 가스 분배체의 내경은 적어도 10mm이고, 상기 가스 분배체의 단면적에 대한 상기 분사구들의 전체 단면적의 비율은 0.3 이하인 웨이퍼 처리 장치.
  2. 제 1 항에 있어서, 상기 가스 분배체의 내경은 10.5mm 내지 15.5mm의 범위 내에 있는 웨이퍼 처리 장치.
  3. 제 1 항에 있어서, 상기 가스 분배체의 내경과 상기 반응 튜브의 높이의 비율은 0.5 이하인 웨이퍼 처리 장치.
  4. 제 1 항에 있어서, 상기 분사구의 직경은 1mm인 웨이퍼 처리 장치.
  5. 제 1 항에 있어서, 상기 분사구들의 개수는 40 내지 20인 웨이퍼 처리 장치.
  6. 제 1 항에 있어서, 상기 가스 인젝터는 상기 분사구를 통해 실리콘 전구체를 분사하여 상기 웨이퍼들에 대하여 원자층 증착 공정을 수행하고, 상기 반응 챔버는 50 Pa 이하의 압력을 갖는 웨이퍼 처리 장치.
  7. 제 1 항에 있어서, 상기 반응 튜브는 상기 반응 튜브의 중심으로부터 제1 반경을 가지며 상기 보트를 둘러싸는 보트 수용부, 상기 반응 튜브의 중심으로부터 상기 제1 반경보다 큰 제2 반경을 가지며 상기 가스 분배체를 수용하는 인젝터 수용부 및 상기 반응 튜브의 중심으로부터 상기 제1 반경보다 큰 제3 반경을 가지며 상기 인젝터 수용부와 마주하는 배기 가이드 수용부를 포함하는 웨이퍼 처리 장치.
  8. 제 7 항에 있어서, 상기 인젝터 수용부는 상기 반응 튜브의 중심에 대하여 제1 중심각을 가지며, 상기 배기 가이드 수용부는 상기 반응 튜브의 중심에 대하여 상기 제1 중심각보다 큰 제2 중심각을 갖는 웨이퍼 처리 장치.
  9. 제 7 항에 있어서, 상기 배기 가이드 수용부 내에서 상기 수직 방향으로 연장하며 상기 가스 분배체로부터 상기 보트를 경유한 공정 가스를 수집하고 배출시키기 위한 배기 가이드를 더 포함하는 웨이퍼 처리 장치.
  10. 제 9 항에 있어서, 상기 배기 가이드는 내측면에 상기 반응 튜브의 연장 방향을 따라 형성되고 상기 공정 가스가 도입되는 배기 슬릿 및 하부 외측면에 형성되고 상기 공정 가스가 배출되는 배출구를 포함하는 웨이퍼 처리 장치.
KR1020150104090A 2015-07-23 2015-07-23 가스 인젝터를 갖는 웨이퍼 처리 장치 KR102385545B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150104090A KR102385545B1 (ko) 2015-07-23 2015-07-23 가스 인젝터를 갖는 웨이퍼 처리 장치
US15/066,318 US20170022610A1 (en) 2015-07-23 2016-03-10 Wafer processing apparatus having gas injector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150104090A KR102385545B1 (ko) 2015-07-23 2015-07-23 가스 인젝터를 갖는 웨이퍼 처리 장치

Publications (2)

Publication Number Publication Date
KR20170011443A true KR20170011443A (ko) 2017-02-02
KR102385545B1 KR102385545B1 (ko) 2022-04-12

Family

ID=57836889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150104090A KR102385545B1 (ko) 2015-07-23 2015-07-23 가스 인젝터를 갖는 웨이퍼 처리 장치

Country Status (2)

Country Link
US (1) US20170022610A1 (ko)
KR (1) KR102385545B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI611043B (zh) * 2015-08-04 2018-01-11 Hitachi Int Electric Inc 基板處理裝置、半導體裝置之製造方法及記錄媒體
JP7446189B2 (ja) * 2020-09-17 2024-03-08 東京エレクトロン株式会社 処理装置及び処理方法
CN116479406B (zh) * 2023-06-20 2023-11-10 长鑫存储技术有限公司 化学气相沉积设备与方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030111013A1 (en) * 2001-12-19 2003-06-19 Oosterlaken Theodorus Gerardus Maria Method for the deposition of silicon germanium layers
JP4417641B2 (ja) * 2002-03-15 2010-02-17 エーエスエム インターナショナル エヌ．ヴェー． 環状チャネルを有するプロセスチューブ支持スリーブ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030111013A1 (en) * 2001-12-19 2003-06-19 Oosterlaken Theodorus Gerardus Maria Method for the deposition of silicon germanium layers
JP4417641B2 (ja) * 2002-03-15 2010-02-17 エーエスエム インターナショナル エヌ．ヴェー． 環状チャネルを有するプロセスチューブ支持スリーブ

Also Published As

Publication number Publication date
US20170022610A1 (en) 2017-01-26
KR102385545B1 (ko) 2022-04-12

Similar Documents

Publication Publication Date Title
KR20160070359A (ko) 가스 인젝터 및 이를 갖는 웨이퍼 처리 장치
EP3642877B1 (en) Three-dimensional memory device having discrete direct source strap contacts and method of making thereof
US10438964B2 (en) Three-dimensional memory device having direct source contact and metal oxide blocking dielectric and method of making thereof
KR100907148B1 (ko) 성막 장치 및 성막 방법
US20180331117A1 (en) Multilevel memory stack structure with tapered inter-tier joint region and methods of making thereof
US20170092733A1 (en) Memory device containing cobalt silicide control gate electrodes and method of making thereof
CN111549333B (zh) 薄膜沉积装置及3d存储器件的制造方法
US9396954B2 (en) Method and apparatus for manufacturing three-dimensional-structure memory device
KR102385545B1 (ko) 가스 인젝터를 갖는 웨이퍼 처리 장치
US20130102131A1 (en) Method of manufacturing semiconductor device
JP2022500872A (ja) 選択的材料除去
US20170051409A1 (en) Thin film deposition apparatus
KR20170034984A (ko) 더미 웨이퍼, 박막 형성 방법 및 반도체 소자의 제조 방법
US11840760B2 (en) Layer deposition method and layer deposition apparatus
US20140261186A1 (en) Method and apparatus for manufacturing three-dimensional-structure memory device
CN111211048A (zh) 3d存储器件及粘附膜的原子层沉积方法
KR102388800B1 (ko) 박막 증착 방법 및 박막 증착 장치
CN112442679B (zh) 气体供应器和包括该气体供应器的层沉积设备
US11972954B2 (en) Method of making a three-dimensional memory device using composite hard masks for formation of deep via openings
KR20180009853A (ko) 기판 처리 장치
KR102600342B1 (ko) 반도체 장치의 제조 방법 및 플라즈마를 이용한 기판 처리 장치
US20240237350A1 (en) Three-dimensional memory device and method of making thereof including non-conformal selective deposition of spacers in memory openings
US20230223248A1 (en) Methods and apparatuses for forming semiconductor devices containing tungsten layers using a tungsten growth suppressant
US20240237346A1 (en) Three-dimensional memory device and method of making thereof by non-conformal selective deposition of insulating spacers in a memory opening
US20230223266A1 (en) Methods and apparatuses for forming semiconductor devices containing tungsten layers using a tungsten growth suppressant

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant