KR20170005715A - 반도체장치 및 반도체시스템 - Google Patents

반도체장치 및 반도체시스템 Download PDF

Info

Publication number
KR20170005715A
KR20170005715A KR1020150096149A KR20150096149A KR20170005715A KR 20170005715 A KR20170005715 A KR 20170005715A KR 1020150096149 A KR1020150096149 A KR 1020150096149A KR 20150096149 A KR20150096149 A KR 20150096149A KR 20170005715 A KR20170005715 A KR 20170005715A
Authority
KR
South Korea
Prior art keywords
signal
address
control signal
address signal
response
Prior art date
Application number
KR1020150096149A
Other languages
English (en)
Inventor
백승근
김재일
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150096149A priority Critical patent/KR20170005715A/ko
Priority to US14/925,605 priority patent/US9508410B1/en
Publication of KR20170005715A publication Critical patent/KR20170005715A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

반도체장치는 액티브신호에 응답하여 리드라이트제어신호 및 선택제어신호를 생성하는 제어신호생성부; 상기 선택제어신호 및 제2 어드레스신호에 응답하여 제1 어드레스신호를 생성하는 제1 어드레스생성부; 및 상기 리드라이트제어신호 및 상기 제1 어드레스신호에 응답하여 상기 제2 어드레스신호를 생성하는 제2 어드레스생성부를 포함한다.

Description

반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명은 데이터 입력을 제어하는 반도체장치 및 반도체시스템에 관한 것이다.
최근, 반도체장치의 설계와 제조가 더욱 복잡해짐에 따라 반도체장치를 테스트하는 과정도 복잡하고 어려워졌다. 집적도가 높아진 반도체장치를 테스트하기 위한 과정이 더욱 복잡해진 만큼 테스트 과정을 수행하기 위해 많은 테스트 시간이 필요하게 되었다.
테스트 시간을 줄여 소요되는 비용을 감소시키기 위한 방법으로 장시간이 요구되는 테스트 과정을 대치할 수 있는 방법이 개발되어왔다. 대표적인 예로, 반도체장치의 패키지 제작 후 수행되는 Test During Burn-In(이하, TDBI로 지칭함) 과정을 들 수 있다. 여기서, TDBI 과정은 패키지로 제작된 반도체장치를 단순한 패턴의 쓰기 동작을 반복시켜 스트레스를 가해 불량 여부를 판단하는 테스트 과정 중 하나이다. 구체적으로, TDBI 과정은 패키징 후에 반도체장치를 상대적으로 고온(최대 100 도정도)에서 상대적으로 높은 전압에서 장시간(최대 수시간까지) 동안 단순한 쓰기 패턴으로 동작시켜 반도체장치에 스트레스를 가하는 것이다.
한편, 반도체장치를 패키징하기 전에 보다 효율적으로 테스트하기 위해서, 반도체장치가 Built-In Self-Test(이하, BIST로 지칭함) 회로를 내부에 포함하는 방법이 제안되고 있다. 또한, 반도체장치의 수율을 증대시키기 위해, 웨이퍼 상태에서의 테스트(Wafer level Burn-In, WBI)를 통해 검출된 결함을 복구할 수 있도록 반도체장치가 Built-In Self-Repair(이하, BISR로 지칭함) 회로를 포함하는 방법도 제안되고 그 사용이 널리 확대되고 있다. 여기서, 반도체장치의 BISR 회로는 결함 검출을 위한 BIST 회로뿐만 아니라 Built-In Self-Diagnostics(BISD) 회로 및 Built-In Redundancy Analysis(BIRA) 회로 등을 포함할 수 있다.
본 발명은 자동으로 카운팅되는 어드레스신호를 이용하여 테스트를 수행할 수 있는 반도체장치 및 반도체시스템을 제공한다.
이를 위해 본 발명은 액티브신호에 응답하여 리드라이트제어신호 및 선택제어신호를 생성하는 제어신호생성부; 상기 선택제어신호 및 제2 어드레스신호에 응답하여 제1 어드레스신호를 생성하는 제1 어드레스생성부; 및 상기 리드라이트제어신호 및 상기 제1 어드레스신호에 응답하여 상기 제2 어드레스신호를 생성하는 제2 어드레스생성부를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 커맨드를 출력하는 제1 반도체장치; 및 상기 커맨드를 디코딩하여 생성되는 액티브신호에 응답하여 리드라이트제어신호 및 선택제어신호를 생성하고, 상기 선택제어신호 및 제2 어드레스신호에 응답하여 제1 어드레스신호를 생성하며, 상기 리드라이트제어신호 및 상기 제1 어드레스신호에 응답하여 상기 제2 어드레스신호를 생성하는 제2 반도체장치를 포함하는 반도체시스템을 제공한다.
본 발명에 의하면 로우어드레스 및 컬럼어드레스가 액티브신호에 응답하여 자동으로 카운팅되고, 리드동작 및 라이트동작이 액티브신호에 응답하여 자동으로 제어됨으로써, 메모리셀들의 불량 여부를 판단하는 테스트를 빠르게 수행할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체시스템에 포함된 제어신호생성부의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 3은 도 1에 도시된 반도체시스템에 포함된 컬럼어드레스생성부의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 4는 도 1에 도시된 반도체시스템에 포함된 로우어드레스생성부의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 5는 도 1 내지 도 5에 도시된 반도체시스템의 동작을 설명하기 위한 타이밍도이다.
도 6은 본 발명의 다른 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 7은 도 6에 도시된 반도체시스템에 포함된 로우어드레스생성부의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 8은 도 6에 도시된 반도체시스템에 포함된 컬럼어드레스생성부의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 9는 도 6 내지 도 8에 도시된 반도체시스템의 동작을 설명하기 위한 타이밍도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 실시예에 따른 반도체시스템은 제1 반도체장치(11) 및 제2 반도체장치(12)를 포함할 수 있다. 제2 반도체장치(12)는 커맨드디코더(121), 제어신호생성부(122), 컬럼어드레스생성부(123), 로우어드레스생성부(124) 및 동작제어부(125)를 포함할 수 있다. 제1 반도체장치(11)는 커맨드(CMD)를 제2 반도체장치(12)에 인가할 수 있다. 제1 반도체장치(11)는 커맨드(CMD)를 제2 반도체장치(12)에 인가하는 타이밍을 조절하는 회로를 내부에 포함할 수 있고, 커맨드(CMD)가 인가되는 타이밍은 실시예에 따라서 다양하게 조절될 수 있다.
커맨드디코더(121)는 커맨드(CMD)에 응답하여 액티브신호(ACTP)를 생성할 수 있다. 액티브신호(ACTP)는 액티브동작이 개시되는 시점에 동기하여 발생되는 펄스를 포함하는 것이 바람직하다. 커맨드(CMD)는 실시예에 따라서 다수의 비트를 포함하는 신호로 구현될 수 있다. 액티브신호(ACTP)의 펄스를 발생시키는 커맨드(CMD)의 논리레벨 또는 논리레벨 조합은 실시예에 따라서 다양하게 설정할 수 있다.
제어신호생성부(122)는 액티브신호(ACTP)에 응답하여 리드라이트제어신호(RW_CON) 및 선택제어신호(SEL_CON)를 생성할 수 있다. 제어신호생성부(122)는 액티브신호(ACTP)의 펄스가 생성될 때마다 논리레벨이 천이하는 선택제어신호(SEL_CON)를 생성할 수 있다. 제어신호생성부(122)는 선택제어신호(SEL_CON)의 라이징 에지(실시예에 따라서, 폴링 에지로 설정될 수 있음.)에 동기하여 논리레벨이 천이하는 리드라이트제어신호(RW_CON)를 생성할 수 있다. 선택제어신호(SEL_CON)는 어드레스를 선택하기 위한 논리레벨을 갖는다. 특정 어드레스를 선택하기 위한 선택제어신호(SEL_CON)의 논리레벨은 실시예에 따라서 다양하게 설정될 수 있다. 리드라이트제어신호(RW_CON)는 리드동작 및 라이트동작을 수행하기 위해 설정되는 논리레벨을 갖는다. 리드라이트제어신호(RW_CON)는 리드동작 수행을 위해 로직하이레벨로 설정되고, 라이트동작 수행을 위해 로직로우레벨로 설정된다. 리드동작 및 라이트동작 수행을 위한 리드라이트제어신호(RW_CON)의 논리레벨은 실시예에 따라서 다양하게 설정될 수 있다.
컬럼어드레스생성부(123)는 선택제어신호(SEL_CON) 및 로우어드레스신호(XADD)에 응답하여 컬럼어드레스신호(YADD)를 생성할 수 있다. 컬럼어드레스생성부(123)는 로우어드레스신호(XADD)에 응답하여 제n 컬럼어드레스(도 3의 Y(n)) 및 제n+1 컬럼어드레스(도 3의 Y(n+1))를 생성할 수 있다. 컬럼어드레스생성부(123)는 선택제어신호(SEL_CON)에 응답하여 제n 컬럼어드레스(도 3의 Y(n)) 또는 제n+1 컬럼어드레스(도 3의 Y(n+1)) 중 하나를 컬럼어드레스신호(YADD)로 선택하여 출력할 수 있다. 여기서, n은 자연수로 설정될 수 있다. 컬럼어드레스신호(YADD)는 실시예에 따라 다수의 비트를 포함하는 신호로 설정될 수 있다. 제n 컬럼어드레스(도 3의 Y(n))가 컬럼어드레스신호(YADD)로 선택되어 출력된다는 것은 컬럼어드레스신호(YADD)에 포함된 다수의 컬럼어드레스들 중 제n 컬럼어드레스(도 3의 Y(n))가 인에이블됨을 의미한다.
로우어드레스생성부(124)는 리드라이트제어신호(RW_CON) 및 컬럼어드레스신호(YADD)에 응답하여 로우어드레스신호(XADD)를 생성할 수 있다. 로우어드레스생성부(124)는 기설정된 리드라이트제어신호(RW_CON)의 논리레벨이 입력되고, 로우어드레스신호(XADD)에 포함된 기설정된 로우어드레스가 인에이블되는 경우 카운팅되는 로우어드레스신호(XADD)를 생성할 수 있다. 예를 들어, 로우어드레스신호(XADD)에 포함된 다수의 로우어드레스들 중 제n 로우어드레스(도 5의 X(n))가 활성화된 상태에서 제n+1 컬럼어드레스(도 3의 Y(n+1))에 대한 라이트동작이 수행되는 경우 로우어드레스신호(XADD)에 포함된 다수의 로우어드레스들 중 제n+1 로우어드레스(도 5의 X(n+1))가 활성화되도록 로우어드레스신호(XADD)가 카운팅된다.
동작제어부(125)는 로우어드레스신호(XADD), 컬럼어드레스신호(YADD) 및 리드라이트제어신호(RW_CON)에 응답하여 리드동작 및 라이트동작 수행을 제어할 수 있다. 예를 들어, 로우어드레스신호(XADD)의 제n 로우어드레스(도 5의 X(n))가 활성화되고, 컬럼어드레스신호(YADD)의 제n+1 컬럼어드레스(도 3의 Y(n+1))가 활성화되며, 리드라이트제어신호(RW_CON)가 로직로우레벨인 경우 제n 로우어드레스(도 5의 X(n)) 및 제n+1 컬럼어드레스(도 3의 Y(n+1))에 의해 엑세스되는 메모리셀들에 대한 라이트동작이 수행된다.
도 2를 참고하면 제어신호생성부(122)는 제1 분주기(21) 및 제2 분주기(22)를 포함할 수 있다. 제1 분주기(21)는 액티브신호(ACTP)를 분주하여 선택제어신호(SEL_CON)를 생성할 수 있다. 제1 분주기(21)는 액티브신호(ACTP)의 펄스가 생성될 때마다 논리레벨이 천이하는 선택제어신호(SEL_CON)를 생성할 수 있다. 선택제어신호(SEL_CON)는 액티브신호(ACTP)의 2분주 신호로 생성되어, 액티브신호(ACTP)보다 2배만큼 큰 주기를 갖는다. 제2 분주기(22)는 선택제어신호(SEL_CON)를 분주하여 리드라이트제어신호(RW_CON)를 생성할 수 있다. 제2 분주기(22)는 선택제어신호(SEL_CON)의 라이징 에지(실시예에 따라서, 폴링 에지로 설정될 수 있음.)에 동기하여 논리레벨이 천이하는 리드라이트제어신호(RW_CON)를 생성할 수 있다. 리드라이트제어신호(RW_CON)는 선택제어신호(SEL_CON)의 2분주 신호로 생성되어, 선택제어신호(SEL_CON)보다 2배만큼 큰 주기를 갖는다.
도 3을 참고하면 컬럼어드레스생성부(123)는 컬럼클럭생성부(31), 제1 컬럼카운터(32), 제2 컬럼카운터(33) 및 선택부(34)를 포함할 수 있다.
컬럼클럭생성부(31)는 로우어드레스신호(XADD)에 응답하여 컬럼클럭(YCLK)을 생성할 수 있다. 컬럼클럭생성부(31)는 로우어드레스신호(XADD)에 포함된 로우어드레스들 중 기설정된 로우어드레스가 활성화되는 경우 컬럼클럭(YCLK)의 펄스를 생성할 수 있다. 예를 들어, 로우어드레스신호(XADD)에 제1 내지 제M 로우어드레스(X(1:M))가 포함된 경우를 가정할 때 컬럼클럭생성부(31)는 제1 로우어드레스(X(1)) 또는 제 M 로우어드레스(X<M>)가 활성화되는 경우 컬럼클럭(YCLK)의 펄스를 생성할 수 있다.
제1 컬럼카운터(32)는 컬럼클럭(YCLK)의 펄스에 동기하여 컬럼어드레스신호(YADD)에 포함된 제n 컬럼어드레스(Y(n))를 활성화시켜 생성한다. 제1 컬럼카운터(32)는 컬럼클럭(YCLK)의 펄스가 입력될 때마다 활성화되는 제n 컬럼어드레스(Y(n))를 1비트씩 업 카운팅한다. 예를 들어, 컬럼어드레스신호(YADD)에 제1 내지 제K 컬럼어드레스(Y(1:K))가 포함된 경우를 가정할 때 제1 컬럼카운터(32)는 컬럼클럭(YCLK)의 펄스가 입력될 때마다 제1 컬럼어드레스(Y(1))로부터 제K-1 컬럼어드레스(Y<K-1>)를 순차적으로 활성화시켜 생성할 수 있다.
제2 컬럼카운터(33)는 컬럼클럭(YCLK)의 펄스에 동기하여 컬럼어드레스신호(YADD)에 포함된 제n+1 컬럼어드레스(Y(n+1))를 활성화시켜 생성한다. 제2 컬럼카운터(33)는 컬럼클럭(YCLK)의 펄스가 입력될 때마다 활성화되는 제n+1 컬럼어드레스(Y(n+1))를 1비트씩 업 카운팅한다. 예를 들어, 컬럼어드레스신호(YADD)에 제1 내지 제K 컬럼어드레스(Y(1:K))가 포함된 경우를 가정할 때 제2 컬럼카운터(33)는 컬럼클럭(YCLK)의 펄스가 입력될 때마다 제2 컬럼어드레스(Y(2))로부터 제K 컬럼어드레스(Y<K>)를 순차적으로 활성화시켜 생성할 수 있다.
선택부(34)는 선택제어신호(SEL_CON)에 응답하여 제n 컬럼어드레스(Y(n)) 또는 제n+1 컬럼어드레스(Y(n+1))를 컬럼어드레스신호(YADD)로 선택하여 출력할 수 있다. 예를 들어, 선택부(34)는 선택제어신호(SEL_CON)가 로직하이레벨인 경우 제n 컬럼어드레스(Y(n))를 컬럼어드레스신호(YADD)로 선택하여 출력하고, 선택제어신호(SEL_CON)가 로직로우레벨인 경우 제n+1 컬럼어드레스(Y(n+1))를 컬럼어드레스신호(YADD)로 선택하여 출력하도록 구현될 수 있다. 제n 컬럼어드레스(Y(n)) 또는 제n+1 컬럼어드레스(Y(n+1))를 컬럼어드레스신호(YADD)로 선택하여 출력하는 선택제어신호(SEL_CON)의 논리레벨은 실시예에 따라서 다르게 설정될 수 있다. 제n 컬럼어드레스(Y(n))를 컬럼어드레스신호(YADD)로 선택하여 출력한다는 것은 컬럼어드레스신호(YADD)에 포함된 컬럼어드레스들 중 제n 컬럼어드레스(Y(n))가 활성화됨을 의미한다.
도 4를 참고하면 로우어드레스생성부(124)는 로우클럭생성부(41) 및 로우카운터(42)를 포함할 수 있다.
로우클럭생성부(41)는 리드라이트제어신호(RW_CON) 및 컬럼어드레스신호(YADD)에 응답하여 로우클럭(XCLK)을 생성할 수 있다. 로우클럭생성부(41)는 제n+1 컬럼어드레스(Y(n+1))에 대응하는 메모리셀들에 대한 라이트동작이 수행되는 경우 로우클럭(XCLK)의 펄스를 생성할 수 있다. 예를 들어, 로우클럭생성부(41)는 리드라이트제어신호(RW_CON)가 로직로우레벨인 상태에서 컬럼어드레스신호(YADD)에 포함된 제n+1 컬럼어드레스(Y(n+1))가 활성화되는 경우 로우클럭(XCLK)의 펄스를 생성할 수 있다.
로우카운터(42)는 로우클럭(XCLK)의 펄스에 동기하여 로우어드레스신호(XADD)를 카운팅할 수 있다. 예를 들어, 로우어드레스신호(XADD)에 제1 내지 제M 로우어드레스(X(1:M))가 포함된 경우를 가정할 때 로우카운터(42)는 로우클럭(XCLK)의 펄스가 입력될 때마다 제1 로우어드레스(X(1))로부터 제M 로우어드레스(X<M>)를 순차적으로 활성화시켜 생성할 수 있다.
앞서, 도 1 내지 도 4에 도시된 바와 같이 구성된 반도체시스템의 동작을 도 5를 참고하면 살펴보면 다음과 같다.
T51 시점에서, 커맨드(CMD)를 통해 액티브커맨드(ACT)가 입력되면 액티브신호(ACTP)의 첫번째 펄스가 생성된다. 액티브신호(ACTP)의 첫번째 펄스에 따라 선택제어신호(SEL_CON)가 로직로우레벨에서 로직하이레벨로 천이하여 컬럼어드레스신호(YADD)에 포함된 제n 컬럼어드레스(Y(n))가 활성화된다. 이때, 로우어드레스신호(XADD)에 포함된 제n 로우어드레스(X(n))가 활성화된 상태로 가정한다. 로직로우레벨에서 로직하이레벨로 천이한 선택제어신호(SEL_CON)에 따라 리드라이트제어신호(RW_CON)는 로직로우레벨에서 로직하이레벨로 천이한다.
T51~T52 구간에서, 커맨드(CMD)를 통해 리드커맨드(RD) 및 프리차지커맨드(PCG)가 순차적으로 입력되면 활성화된 제n 로우어드레스(X(n)) 및 제n 컬럼어드레스(Y(n))에 의해 엑세스되는 메모리셀들에 대한 리드동작이 수행된다.
T52 시점에서, 커맨드(CMD)를 통해 액티브커맨드(ACT)가 입력되면 액티브신호(ACTP)의 두번째 펄스가 생성된다. 액티브신호(ACTP)의 두번째 펄스에 따라 선택제어신호(SEL_CON)가 로직하이레벨에서 로직로우레벨로 천이하여 컬럼어드레스신호(YADD)에 포함된 제n+1 컬럼어드레스(Y(n+1))가 활성화된다.
T52~T53 구간에서, 커맨드(CMD)를 통해 리드커맨드(RD) 및 프리차지커맨드(PCG)가 순차적으로 입력되면 활성화된 제n 로우어드레스(X(n)) 및 제n+1 컬럼어드레스(Y(n+1))에 의해 엑세스되는 메모리셀들에 대한 리드동작이 수행된다.
T53 시점에서, 커맨드(CMD)를 통해 액티브커맨드(ACT)가 입력되면 액티브신호(ACTP)의 세번째 펄스가 생성된다. 액티브신호(ACTP)의 세번째 펄스에 따라 선택제어신호(SEL_CON)가 로직로우레벨에서 로직하이레벨로 천이하여 컬럼어드레스신호(YADD)에 포함된 제n 컬럼어드레스(Y(n))가 활성화된다. 로직로우레벨에서 로직하이레벨로 천이한 선택제어신호(SEL_CON)에 따라 리드라이트제어신호(RW_CON)는 로직하이레벨에서 로직로우레벨로 천이한다.
T53~T54 구간에서, 커맨드(CMD)를 통해 라이트커맨드(WT) 및 프리차지커맨드(PCG)가 순차적으로 입력되면 활성화된 제n 로우어드레스(X(n)) 및 제n 컬럼어드레스(Y(n))에 의해 엑세스되는 메모리셀들에 대한 라이트동작이 수행된다.
T54 시점에서, 커맨드(CMD)를 통해 액티브커맨드(ACT)가 입력되면 액티브신호(ACTP)의 네번째 펄스가 생성된다. 액티브신호(ACTP)의 네번째 펄스에 따라 선택제어신호(SEL_CON)가 로직하이레벨에서 로직로우레벨로 천이하여 컬럼어드레스신호(YADD)에 포함된 제n+1 컬럼어드레스(Y(n+1))가 활성화된다.
T54~T55 구간에서, 커맨드(CMD)를 통해 라이트커맨드(WT) 및 프리차지커맨드(PCG)가 순차적으로 입력되면 활성화된 제n 로우어드레스(X(n)) 및 제n+1 컬럼어드레스(Y(n+1))에 의해 엑세스되는 메모리셀들에 대한 라이트동작이 수행된다.
T55 시점에서, 커맨드(CMD)를 통해 액티브커맨드(ACT)가 입력되면 액티브신호(ACTP)의 다섯번째 펄스가 생성된다. 액티브신호(ACTP)의 다섯번째 펄스에 따라 선택제어신호(SEL_CON)가 로직로우레벨에서 로직하이레벨로 천이하여 컬럼어드레스신호(YADD)에 포함된 제n 컬럼어드레스(Y(n))가 활성화된다. 로직로우레벨에서 로직하이레벨로 천이한 선택제어신호(SEL_CON)에 따라 리드라이트제어신호(RW_CON)는 로직로우레벨에서 로직하이레벨로 천이한다.
T55 시점에서, 제n 로우어드레스(X(n)) 및 제n+1 컬럼어드레스(Y(n+1))에 의해 엑세스되는 메모리셀들에 대한 라이트동작이 종료되므로, 로우어드레스신호(XADD)에 포함된 제n+1 로우어드레스(X(n+1))가 활성화된다.
T55 시점 이후의 구간에서, 커맨드(CMD)를 통해 리드커맨드(RD) 및 프리차지커맨드(PCG)가 순차적으로 입력되면 활성화된 제n+1 로우어드레스(X(n+1)) 및 제n 컬럼어드레스(Y(n))에 의해 엑세스되는 메모리셀들에 대한 리드동작이 수행된다.
이상 살펴본 바와 같이, 본 실시예에 따른 반도체장치는 순차적으로 입력되는 액티브신호(ACTP)의 펄스들에 동기하여 자동으로 로우어드레스신호(XADD) 및 컬럼어드레스(YADD)를 카운팅함과 동시에 엑세스되는 메모리셀들에 대해 리드동작 및 라이트동작을 순차적으로 수행함으로써, 메모리셀들의 불량 여부를 판단하는 테스트를 빠르게 수행할 수 있다.
도 6에 도시된 바와 같이, 본 실시예에 따른 반도체시스템은 제1 반도체장치(61) 및 제2 반도체장치(62)를 포함할 수 있다. 제2 반도체장치(62)는 커맨드디코더(621), 제어신호생성부(622), 로우어드레스생성부(623), 컬럼어드레스생성부(624) 및 동작제어부(625)를 포함할 수 있다. 제1 반도체장치(61)는 커맨드(CMD)를 제2 반도체장치(62)에 인가할 수 있다. 제1 반도체장치(61)는 커맨드(CMD)를 제2 반도체장치(62)에 인가하는 타이밍을 조절하는 회로를 내부에 포함할 수 있고, 커맨드(CMD)가 인가되는 타이밍은 실시예에 따라서 다양하게 조절될 수 있다.
커맨드디코더(621)는 커맨드(CMD)에 응답하여 액티브신호(ACTP)를 생성할 수 있다. 액티브신호(ACTP)는 액티브동작이 개시되는 시점에 동기하여 발생되는 펄스를 포함하는 것이 바람직하다. 커맨드(CMD)는 실시예에 따라서 다수의 비트를 포함하는 신호로 구현될 수 있다. 액티브신호(ACTP)의 펄스를 발생시키는 커맨드(CMD)의 논리레벨 또는 논리레벨 조합은 실시예에 따라서 다양하게 설정할 수 있다.
제어신호생성부(622)는 액티브신호(ACTP)에 응답하여 리드라이트제어신호(RW_CON) 및 선택제어신호(SEL_CON)를 생성할 수 있다. 제어신호생성부(622)는 액티브신호(ACTP)의 펄스가 생성될 때마다 논리레벨이 천이하는 선택제어신호(SEL_CON)를 생성할 수 있다. 제어신호생성부(622)는 선택제어신호(SEL_CON)의 라이징 에지(실시예에 따라서, 폴링 에지로 설정될 수 있음.)에 동기하여 논리레벨이 천이하는 리드라이트제어신호(RW_CON)를 생성할 수 있다. 선택제어신호(SEL_CON)는 어드레스를 선택하기 위한 논리레벨을 갖는다. 특정 어드레스를 선택하기 위한 선택제어신호(SEL_CON)의 논리레벨은 실시예에 따라서 다양하게 설정될 수 있다. 리드라이트제어신호(RW_CON)는 리드동작 및 라이트동작을 수행하기 위해 설정되는 논리레벨을 갖는다. 리드라이트제어신호(RW_CON)는 리드동작 수행을 위해 로직하이레벨로 설정되고, 라이트동작 수행을 위해 로직로우레벨로 설정된다. 리드동작 및 라이트동작 수행을 위한 리드라이트제어신호(RW_CON)의 논리레벨은 실시예에 따라서 다양하게 설정될 수 있다. 제어신호생성부(622)는 앞서 도 2에 도시된 회로로 구현될 수 있다.
로우어드레스생성부(623)는 선택제어신호(SEL_CON) 및 컬럼어드레스신호(YADD)에 응답하여 로우어드레스신호(XADD)를 생성할 수 있다. 로우어드레스생성부(623)는 컬럼어드레스신호(YADD)에 응답하여 제n 로우어드레스(도 7의 X(n)) 및 제n+1 로우어드레스(도 7의 X(n+1))를 생성할 수 있다. 로우어드레스생성부(623)는 선택제어신호(SEL_CON)에 응답하여 제n 로우어드레스(도 7의 X(n)) 또는 제n+1 로우어드레스(도 7의 X(n+1)) 중 하나를 로우어드레스신호(XADD)로 선택하여 출력할 수 있다. 여기서, n은 자연수로 설정될 수 있다. 로우어드레스신호(XADD)는 실시예에 따라 다수의 비트를 포함하는 신호로 설정될 수 있다. 제n 로우어드레스(도 7의 X(n))가 로우어드레스신호(XADD)로 선택되어 출력된다는 것은 로우어드레스신호(XADD)에 포함된 다수의 로우어드레스들 중 제n 로우어드레스(도 7의 X(n))가 인에이블됨을 의미한다.
컬럼어드레스생성부(624)는 리드라이트제어신호(RW_CON) 및 로우어드레스신호(XADD)에 응답하여 컬럼어드레스신호(YADD)를 생성할 수 있다. 컬럼어드레스생성부(624)는 기설정된 리드라이트제어신호(RW_CON)의 논리레벨이 입력되고, 로우어드레스신호(XADD)에 포함된 기설정된 로우어드레스가 인에이블되는 경우 카운팅되는 컬럼어드레스신호(YADD)를 생성할 수 있다. 예를 들어, 컬럼어드레스신호(YADD)에 포함된 다수의 컬럼어드레스들 중 제n 컬럼어드레스(도 9의 Y(n))가 활성화된 상태에서 제n+1 로우어드레스(도 7의 X(n+1))에 대한 라이트동작이 수행되는 경우 컬럼어드레스신호(YADD)에 포함된 다수의 컬럼어드레스들 중 제n+1 컬럼어드레스(도 9의 Y(n+1))가 활성화되도록 컬럼어드레스신호(YADD)가 카운팅된다.
동작제어부(625)는 로우어드레스신호(XADD), 컬럼어드레스신호(YADD) 및 리드라이트제어신호(RW_CON)에 응답하여 리드동작 및 라이트동작 수행을 제어할 수 있다. 예를 들어, 로우어드레스신호(XADD)의 제n 로우어드레스가 활성화되고, 컬럼어드레스신호(YADD)의 제n+1 컬럼어드레스가 활성화되며, 리드라이트제어신호(RW_CON)가 로직로우레벨인 경우 제n 로우어드레스 및 제n+1 컬럼어드레스에 의해 엑세스되는 메모리셀들에 대한 라이트동작이 수행된다.
도 7을 참고하면 로우어드레스생성부(623)는 로우클럭생성부(71), 제1 로우카운터(72), 제2 로우카운터(73) 및 선택부(74)를 포함할 수 있다.
로우클럭생성부(71)는 컬럼어드레스신호(YADD)에 응답하여 로우클럭(XCLK)을 생성할 수 있다. 로우클럭생성부(71)는 컬럼어드레스신호(YADD)에 포함된 컬럼어드레스들 중 기설정된 컬럼어드레스가 활성화되는 경우 로우클럭(XCLK)의 펄스를 생성할 수 있다. 예를 들어, 컬럼어드레스신호(YADD)에 제1 내지 제K 컬럼어드레스(Y(1:K))가 포함된 경우를 가정할 때 로우클럭생성부(71)는 제1 컬럼어드레스(Y(1)) 또는 제K 컬럼어드레스(Y<K>)가 활성화되는 경우 로우클럭(XCLK)의 펄스를 생성할 수 있다.
제1 로우카운터(72)는 로우클럭(XCLK)의 펄스에 동기하여 로우어드레스신호(XADD)에 포함된 제n 로우어드레스(X(n))를 활성화시켜 생성한다. 제1 로우카운터(72)는 로우클럭(XCLK)의 펄스가 입력될 때마다 활성화되는 제n 로우어드레스(X(n))를 1비트씩 업 카운팅한다. 예를 들어, 로우어드레스신호(XADD)에 제1 내지 제M 로우어드레스(X(1:M))가 포함된 경우를 가정할 때 제1 로우카운터(72)는 로우클럭(XCLK)의 펄스가 입력될 때마다 제1 로우어드레스(X(1))로부터 제M-1 로우어드레스(X<M-1>)를 순차적으로 활성화시켜 생성할 수 있다.
제2 로우카운터(73)는 로우클럭(XCLK)의 펄스에 동기하여 로우어드레스신호(XADD)에 포함된 제n+1 로우어드레스(X(n+1))를 활성화시켜 생성한다. 제2 로우카운터(73)는 로우클럭(XCLK)의 펄스가 입력될 때마다 활성화되는 제n+1 로우어드레스(X(n+1))를 1비트씩 업 카운팅한다. 예를 들어, 로우어드레스신호(XADD)에 제1 내지 제M 로우어드레스(X(1:M))가 포함된 경우를 가정할 때 제2 로우카운터(73)는 로우클럭(XCLK)의 펄스가 입력될 때마다 제2 로우어드레스(X(2))로부터 제M 로우어드레스(X<M>)를 순차적으로 활성화시켜 생성할 수 있다.
선택부(74)는 선택제어신호(SEL_CON)에 응답하여 제n 로우어드레스(X(n)) 또는 제n+1 로우어드레스(X(n+1))를 로우어드레스신호(XADD)로 선택하여 출력할 수 있다. 예를 들어, 선택부(74)는 선택제어신호(SEL_CON)가 로직하이레벨인 경우 제n 로우어드레스(X(n))를 로우어드레스신호(XADD)로 선택하여 출력하고, 선택제어신호(SEL_CON)가 로직로우레벨인 경우 제n+1 로우어드레스(X(n+1))를 로우어드레스신호(XADD)로 선택하여 출력하도록 구현될 수 있다. 제n 로우어드레스(X(n)) 또는 제n+1 로우어드레스(X(n+1))를 로우어드레스신호(XADD)로 선택하여 출력하는 선택제어신호(SEL_CON)의 논리레벨은 실시예에 따라서 다르게 설정될 수 있다. 제n 로우어드레스(X(n))를 로우어드레스신호(XADD)로 선택하여 출력한다는 것은 로우어드레스신호(XADD)에 포함된 컬럼어드레스들 중 제n 로우어드레스(X(n))가 활성화됨을 의미한다.
도 8을 참고하면 컬럼어드레스생성부(624)는 컬럼클럭생성부(81) 및 컬럼카운터(82)를 포함할 수 있다.
컬럼클럭생성부(81)는 리드라이트제어신호(RW_CON) 및 로우어드레스신호(XADD)에 응답하여 컬럼클럭(YCLK)을 생성할 수 있다. 컬럼클럭생성부(81)는 제n+1 로우어드레스(X(n+1))에 대응하는 메모리셀들에 대한 라이트동작이 수행되는 경우 컬럼클럭(YCLK)의 펄스를 생성할 수 있다. 예를 들어, 컬럼클럭생성부(81)는 리드라이트제어신호(RW_CON)가 로직로우레벨인 상태에서 로우어드레스신호(XADD)에 포함된 제n+1 로우어드레스(X(n+1))가 활성화되는 경우 컬럼클럭(YCLK)의 펄스를 생성할 수 있다.
컬럼카운터(82)는 컬럼클럭(YCLK)의 펄스에 동기하여 컬럼어드레스신호(YADD)를 카운팅할 수 있다. 예를 들어, 컬럼어드레스신호(YADD)에 제1 내지 제K 컬럼어드레스(Y(1:K))가 포함된 경우를 가정할 때 컬럼카운터(82)는 컬럼클럭(YCLK)의 펄스가 입력될 때마다 제1 컬럼어드레스(Y(1))로부터 제K 칼럼어드레스(Y<K>)를 순차적으로 활성화시켜 생성할 수 있다.
앞서, 도 6 내지 도 8에 도시된 바와 같이 구성된 반도체시스템의 동작을 도 9를 참고하면 살펴보면 다음과 같다.
T91 시점에서, 커맨드(CMD)를 통해 액티브커맨드(ACT)가 입력되면 액티브신호(ACTP)의 첫번째 펄스가 생성된다. 액티브신호(ACTP)의 첫번째 펄스에 따라 선택제어신호(SEL_CON)가 로직로우레벨에서 로직하이레벨로 천이하여 로우어드레스신호(XADD)에 포함된 제n 로우어드레스(X(n))가 활성화된다. 이때, 컬럼어드레스신호(YADD)에 포함된 제n 컬럼어드레스(Y(n))가 활성화된 상태로 가정한다. 로직로우레벨에서 로직하이레벨로 천이한 선택제어신호(SEL_CON)에 따라 리드라이트제어신호(RW_CON)는 로직로우레벨에서 로직하이레벨로 천이한다.
T91~T92 구간에서, 커맨드(CMD)를 통해 리드커맨드(RD) 및 프리차지커맨드(PCG)가 순차적으로 입력되면 활성화된 제n 로우어드레스(X(n)) 및 제n 컬럼어드레스(Y(n))에 의해 엑세스되는 메모리셀들에 대한 리드동작이 수행된다.
T92 시점에서, 커맨드(CMD)를 통해 액티브커맨드(ACT)가 입력되면 액티브신호(ACTP)의 두번째 펄스가 생성된다. 액티브신호(ACTP)의 두번째 펄스에 따라 선택제어신호(SEL_CON)가 로직하이레벨에서 로직로우레벨로 천이하여 로우어드레스신호(XADD)에 포함된 제n+1 로우어드레스(X(n+1))가 활성화된다.
T92~T93 구간에서, 커맨드(CMD)를 통해 리드커맨드(RD) 및 프리차지커맨드(PCG)가 순차적으로 입력되면 활성화된 제n+1 로우어드레스(X(n+1)) 및 제n 컬럼어드레스(Y(n))에 의해 엑세스되는 메모리셀들에 대한 리드동작이 수행된다.
T93 시점에서, 커맨드(CMD)를 통해 액티브커맨드(ACT)가 입력되면 액티브신호(ACTP)의 세번째 펄스가 생성된다. 액티브신호(ACTP)의 세번째 펄스에 따라 선택제어신호(SEL_CON)가 로직로우레벨에서 로직하이레벨로 천이하여 로우어드레스신호(XADD)에 포함된 제n 로우어드레스(X(n))가 활성화된다. 로직로우레벨에서 로직하이레벨로 천이한 선택제어신호(SEL_CON)에 따라 리드라이트제어신호(RW_CON)는 로직하이레벨에서 로직로우레벨로 천이한다.
T93~T94 구간에서, 커맨드(CMD)를 통해 라이트커맨드(WT) 및 프리차지커맨드(PCG)가 순차적으로 입력되면 활성화된 제n 로우어드레스(X(n)) 및 제n 컬럼어드레스(Y(n))에 의해 엑세스되는 메모리셀들에 대한 라이트동작이 수행된다.
T94 시점에서, 커맨드(CMD)를 통해 액티브커맨드(ACT)가 입력되면 액티브신호(ACTP)의 네번째 펄스가 생성된다. 액티브신호(ACTP)의 네번째 펄스에 따라 선택제어신호(SEL_CON)가 로직하이레벨에서 로직로우레벨로 천이하여 로우어드레스신호(XADD)에 포함된 제n+1 로우어드레스(X(n+1))가 활성화된다.
T94~T95 구간에서, 커맨드(CMD)를 통해 라이트커맨드(WT) 및 프리차지커맨드(PCG)가 순차적으로 입력되면 활성화된 제n+1 로우어드레스(X(n+1)) 및 제n 컬럼어드레스(Y(n))에 의해 엑세스되는 메모리셀들에 대한 라이트동작이 수행된다.
T95 시점에서, 커맨드(CMD)를 통해 액티브커맨드(ACT)가 입력되면 액티브신호(ACTP)의 다섯번째 펄스가 생성된다. 액티브신호(ACTP)의 다섯번째 펄스에 따라 선택제어신호(SEL_CON)가 로직로우레벨에서 로직하이레벨로 천이하여 로우어드레스신호(XADD)에 포함된 제n 로우어드레스(X(n))가 활성화된다. 로직로우레벨에서 로직하이레벨로 천이한 선택제어신호(SEL_CON)에 따라 리드라이트제어신호(RW_CON)는 로직로우레벨에서 로직하이레벨로 천이한다.
T95 시점에서, 제n+1 로우어드레스(X(n+1)) 및 제n 컬럼어드레스(Y(n))에 의해 엑세스되는 메모리셀들에 대한 라이트동작이 종료되므로, 컬럼어드레스신호(YADD)에 포함된 제n+1 컬럼어드레스(Y(n+1))가 활성화된다.
T95 시점 이후의 구간에서, 커맨드(CMD)를 통해 리드커맨드(RD) 및 프리차지커맨드(PCG)가 순차적으로 입력되면 활성화된 제n 로우어드레스(X(n)) 및 제n+1 컬럼어드레스(Y(n+1))에 의해 엑세스되는 메모리셀들에 대한 리드동작이 수행된다.
이상 살펴본 바와 같이, 본 실시예에 따른 반도체장치는 순차적으로 입력되는 액티브신호(ACTP)의 펄스들에 동기하여 자동으로 로우어드레스신호(XADD) 및 컬럼어드레스(YADD)를 카운팅함과 동시에 엑세스되는 메모리셀들에 대해 리드동작 및 라이트동작을 순차적으로 수행함으로써, 메모리셀들의 불량 여부를 판단하는 테스트를 빠르게 수행할 수 있다.
11: 제1 반도체장치 12: 제2 반도체장치
121: 커맨드디코더 122: 제어신호생성부
123: 컬럼어드레스생성부 124: 로우어드레스생성부
125: 동작제어부 21: 제1 분주기
22: 제2 분주기 31: 컬럼클럭생성부
32: 제1 컬럼카운터 33: 제2 컬럼카운터
34: 선택부 41: 로우클럭생성부
42: 로우카운터

Claims (20)

  1. 액티브신호에 응답하여 리드라이트제어신호 및 선택제어신호를 생성하는 제어신호생성부;
    상기 선택제어신호 및 제2 어드레스신호에 응답하여 제1 어드레스신호를 생성하는 제1 어드레스생성부; 및
    상기 리드라이트제어신호 및 상기 제1 어드레스신호에 응답하여 상기 제2 어드레스신호를 생성하는 제2 어드레스생성부를 포함하는 반도체장치.
  2. 제 1 항에 있어서, 상기 제어신호생성부는 액티브신호를 분주하여 상기 선택제어신호를 생성하고, 상기 선택제어신호를 분주하여 상기 리드라이트제어신호를 생성하는 반도체장치.
  3. 제 1 항에 있어서, 상기 제어신호생성부는 상기 액티브신호의 펄스에 동기하여 상기 선택제어신호의 논리레벨을 천이하고, 상기 선택제어신호의 기설정된 에지에 동기하여 상기 리드라이트제어신호의 논리레벨을 천이하는 반도체장치.
  4. 제 1 항에 있어서, 상기 제1 어드레스생성부는 상기 제2 어드레스신호에 응답하여 생성된 클럭에 동기하여 활성화되는 제1 어드레스 및 제2 어드레스를 생성하고, 상기 선택제어신호에 응답하여 상기 제1 어드레스 또는 상기 제2 어드레스를 상기 제1 어드레스신호로 선택하여 출력하는 반도체장치.
  5. 제 4 항에 있어서, 상기 제1 어드레스생성부는 상기 제2 어드레스신호에 포함된 어드레스들 중 기설정된 어드레스가 활성화되는 경우 상기 클럭의 펄스를 생성하는 클럭생성부를 포함하는 반도체장치.
  6. 제 4 항에 있어서, 상기 제1 어드레스생성부는
    상기 클럭의 펄스가 입력되는 경우 상기 제1 어드레스를 카운팅하는 제1 카운터; 및
    상기 클럭의 펄스가 입력되는 경우 상기 제2 어드레스를 카운팅하는 제2 카운터를 포함하는 반도체장치.
  7. 제 1 항에 있어서, 상기 제2 어드레스생성부는 상기 리드라이트제어신호 및 상기 제1 어드레스신호에 응답하여 생성된 클럭에 동기하여 상기 제2 어드레스신호를 카운팅하는 반도체장치.
  8. 제 7 항에 있어서, 상기 제2 어드레스생성부는
    상기 상기 리드라이트제어신호 및 상기 제1 어드레스신호에 응답하여 기설정된 메모리셀의 기설정된 동작이 종료되는 경우 상기 클럭의 펄스를 생성하는 클럭생성부를 포함하는 반도체장치.
  9. 제 1 항에 있어서, 상기 제1 어드레스신호 및 상기 제2 어드레스신호에 응답하여 엑세스되는 메모리셀에 대해 상기 리드라이트제어신호에 응답하여 설정되는 동작이 수행되도록 제어하는 동작제어부를 더 포함하는 반도체장치.
  10. 제 1 항에 있어서, 상기 제1 어드레스신호는 로우어드레스신호이고, 상기 제2 어드레스신호는 컬럼어드레스신호인 반도체장치.
  11. 제 1 항에 있어서, 상기 제1 어드레스신호는 컬럼어드레스신호이고, 상기 제2 어드레스신호는 로우어드레스신호인 반도체장치.
  12. 커맨드를 출력하는 제1 반도체장치; 및
    상기 커맨드를 디코딩하여 생성되는 액티브신호에 응답하여 리드라이트제어신호 및 선택제어신호를 생성하고, 상기 선택제어신호 및 제2 어드레스신호에 응답하여 제1 어드레스신호를 생성하며, 상기 리드라이트제어신호 및 상기 제1 어드레스신호에 응답하여 상기 제2 어드레스신호를 생성하는 제2 반도체장치를 포함하는 반도체시스템.
  13. 제 12 항에 있어서, 상기 제2 반도체장치는 상기 액티브신호를 분주하여 상기 선택제어신호를 생성하고, 상기 선택제어신호를 분주하여 상기 리드라이트제어신호를 생성하는 반도체시스템.
  14. 제 12 항에 있어서, 상기 제2 반도체장치는 상기 액티브신호의 펄스에 동기하여 상기 선택제어신호의 논리레벨을 천이하고, 상기 선택제어신호의 기설정된 에지에 동기하여 상기 리드라이트제어신호의 논리레벨을 천이하는 반도체시스템.
  15. 제 14 항에 있어서, 상기 제2 어드레스신호에 포함된 어드레스들 중 기설정된 어드레스가 활성화되는 경우 제1 클럭의 펄스가 발생되는 반도체시스템.
  16. 제 12 항에 있어서, 상기 제2 반도체장치는 상기 리드라이트제어신호 및 상기 제1 어드레스신호에 응답하여 생성된 제2 클럭에 동기하여 상기 제2 어드레스신호를 카운팅하는 반도체시스템.
  17. 제 16 항에 있어서, 상기 상기 리드라이트제어신호 및 상기 제1 어드레스신호에 응답하여 기설정된 메모리셀의 기설정된 동작이 종료되는 경우 상기 제2 클럭의 펄스가 발생되는 반도체시스템.
  18. 제 12 항에 있어서, 상기 제2 반도체장치는 상기 제1 어드레스신호 및 상기 제2 어드레스신호에 응답하여 엑세스되는 메모리셀에 대해 상기 리드라이트제어신호에 응답하여 설정되는 동작이 수행되도록 제어하는 반도체시스템.
  19. 제 12 항에 있어서, 상기 제1 어드레스신호는 로우어드레스신호이고, 상기 제2 어드레스신호는 컬럼어드레스신호인 반도체시스템.
  20. 제 12 항에 있어서, 상기 제1 어드레스신호는 컬럼어드레스신호이고, 상기 제2 어드레스신호는 로우어드레스신호인 반도체시스템.
KR1020150096149A 2015-07-06 2015-07-06 반도체장치 및 반도체시스템 KR20170005715A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150096149A KR20170005715A (ko) 2015-07-06 2015-07-06 반도체장치 및 반도체시스템
US14/925,605 US9508410B1 (en) 2015-07-06 2015-10-28 Semiconductor device having a secondary address generating unit for generating address signal in response to address signal from a first address generating unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150096149A KR20170005715A (ko) 2015-07-06 2015-07-06 반도체장치 및 반도체시스템

Publications (1)

Publication Number Publication Date
KR20170005715A true KR20170005715A (ko) 2017-01-16

Family

ID=57351981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150096149A KR20170005715A (ko) 2015-07-06 2015-07-06 반도체장치 및 반도체시스템

Country Status (2)

Country Link
US (1) US9508410B1 (ko)
KR (1) KR20170005715A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102647419B1 (ko) * 2016-09-28 2024-03-14 에스케이하이닉스 주식회사 반도체장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001236797A (ja) 1999-12-17 2001-08-31 Fujitsu Ltd 自己試験回路及びそれを内蔵するメモリデバイス
KR100853469B1 (ko) * 2007-08-29 2008-08-21 주식회사 하이닉스반도체 반도체 메모리장치
KR100952438B1 (ko) 2008-02-29 2010-04-14 주식회사 하이닉스반도체 반도체 메모리 장치

Also Published As

Publication number Publication date
US9508410B1 (en) 2016-11-29

Similar Documents

Publication Publication Date Title
US20100322024A1 (en) Semiconductor memory, system, operating method of semiconductor memory, and manufacturing method of semiconductor memory
US7434119B2 (en) Method and apparatus for memory self testing
US20060294443A1 (en) On-chip address generation
KR20170007927A (ko) 반도체장치 및 반도체시스템
JP2001076500A (ja) 半導体記憶装置
US20090316508A1 (en) PRECISE tRCD MEASUREMENT IN A SEMICONDUCTOR MEMORY DEVICE
JP2002343100A (ja) プリチャージ制御信号生成回路及びこれを用いた半導体メモリ装置
US8730742B2 (en) Device
KR20100030510A (ko) 멀티 비트 테스트 장치 및 멀티 비트 테스트 방법
US20170038428A1 (en) Semiconductor devices and semiconductor systems including the same
KR101295655B1 (ko) 시험 장치 및 시험 방법
JP2004046927A (ja) 半導体記憶装置
US9520203B2 (en) Semiconductor memory device for performing both of static test and dynamic test during wafer burn-in test and method for operating the same
KR20170005715A (ko) 반도체장치 및 반도체시스템
US20060282718A1 (en) Test mode for programming rate and precharge time for DRAM activate-precharge cycle
US9384808B2 (en) Address input circuit of semiconductor apparatus
US11520528B2 (en) Semiconductor memory device and test system including the same
KR20170009291A (ko) 클록 생성 장치 및 이를 포함하는 반도체 장치
US10134484B2 (en) Semiconductor devices, semiconductor systems including the same, methods of testing the same
US10816591B2 (en) Semiconductor apparatuses and test system for performing burn-in test operations automatically distributed in time in response to a burn-in test command
KR102125568B1 (ko) 반도체 장치 및 그 테스트 방법
US6651203B1 (en) On chip programmable data pattern generator for semiconductor memories
KR20170105689A (ko) 테스트방법 및 이를 이용한 반도체시스템
JP2011060387A (ja) 半導体装置、救済アドレス情報書き込み装置及び救済アドレス情報の書き込み方法
US7339841B2 (en) Test mode method and apparatus for internal memory timing signals