KR20170002945A - 반도체 패키지 모듈 제조장치 및 제조방법 - Google Patents

반도체 패키지 모듈 제조장치 및 제조방법 Download PDF

Info

Publication number
KR20170002945A
KR20170002945A KR1020150092903A KR20150092903A KR20170002945A KR 20170002945 A KR20170002945 A KR 20170002945A KR 1020150092903 A KR1020150092903 A KR 1020150092903A KR 20150092903 A KR20150092903 A KR 20150092903A KR 20170002945 A KR20170002945 A KR 20170002945A
Authority
KR
South Korea
Prior art keywords
substrate
upper mold
semiconductor package
mold
concavo
Prior art date
Application number
KR1020150092903A
Other languages
English (en)
Other versions
KR102172632B1 (ko
Inventor
박노일
박승욱
이응석
정태성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150092903A priority Critical patent/KR102172632B1/ko
Priority to US14/987,490 priority patent/US9673066B2/en
Priority to CN201610040525.7A priority patent/CN106328559A/zh
Publication of KR20170002945A publication Critical patent/KR20170002945A/ko
Application granted granted Critical
Publication of KR102172632B1 publication Critical patent/KR102172632B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B29C45/33—Moulds having transversely, e.g. radially, movable mould parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

본 발명의 일 실시예에 따른 반도체 패키지 모듈 제조장치는 하나 이상의 소자가 실장된 기판이 안착되는 하부금형, 상기 기판을 수용한 상태로 상기 기판의 상측에 구비되는 상부금형, 상기 상부금형 또는 상기 하부금형 중 적어도 하나에 구비되며, 상기 기판과 상기 상부금형 사이에 몰딩부를 형성하도록 충진재를 공급하는 몰딩수단 및 상기 기판과 대면하는 상기 상부금형의 내부면에 구비되어 요철 형상을 제공하는 패턴형성수단을 포함할 수 있다.
또한, 본 발명의 다른 실시예에 따른 반도체 패키지 모듈 제조방법은 하나 이상의 소자가 실장된 기판에 충진재를 공급 후에 경화시켜 몰딩부를 형성하며, 상기 몰딩부의 경화 중에 상기 몰딩부 외부면의 표면조도를 높이도록 요철형상을 형성하는 것을 특징으로 할 수 있다.

Description

반도체 패키지 모듈 제조장치 및 제조방법{Semiconductor package module manufacturing apparatus and method}
본 발명은 반도체 패키지 모듈 제조장치 및 제조방법에 관한 것으로, 더욱 상세하게는 기판상에 몰딩부를 형성하는 발명에 관한 것이다.
반도체 패키지 모듈은 하나 이상의 소자가 기판에 실장된 구조를 갖는다. 그리고, 상기 기판에는 절연층이 형성되며, 상기 절연층은 에폭시(Epoxy)와 필터(Filler)가 혼합된 수지층으로 이루어져 있다.
여기서, 상기 기판에는 상기 소자들을 보호하기 위한 몰딩부가 상기 소자에 덮여지게 형성된다.
그리고, 상기 몰딩부까지 형성되어 제작이 완료된 하부 패키지(Bottom Package)의 상부에는 회로의 배선층(Cu layer 등)이 형성되고 소자들이 실장되어 상부 패키지(Top Package)가 형성되게 된다.
이때, 상기 배선층은 상기 몰딩부의 외면에 결합되어야 하는데, 상기 몰딩부의 외면은 상기 배선층이 결합될 수 있을 정도의 표면조도를 형성하고 있지 않은 문제가 있다.
따라서, 전술한 문제를 해결하기 위한 반도체 패키지 모듈 제조장치 및 제조방법에 대한 연구가 필요하게 되었다.
본 발명의 목적은 배선층이 형성될 수 있는 표면조도가 확보된 몰딩부를 제공하는 반도체 패키지 모듈 제조장치 및 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 패키지 모듈 제조장치는 하나 이상의 소자가 실장된 기판이 안착되는 하부금형, 상기 기판을 수용한 상태로 상기 기판의 상측에 구비되는 상부금형, 상기 상부금형 또는 상기 하부금형 중 적어도 하나에 구비되며, 상기 기판과 상기 상부금형 사이에 몰딩부를 형성하도록 충진재를 공급하는 몰딩수단 및 상기 기판과 대면하는 상기 상부금형의 내부면에 구비되어 요철 형상을 제공하는 패턴형성수단을 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 패키지 모듈 제조장치의 상기 패턴형성수단은, 상기 상부금형과 일체로 형성되며, 요철 형상으로 구비되는 금형요철을 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 패키지 모듈 제조장치의 상기 패턴형성수단은, 일면은 상기 금형요철이 일체화된 상기 상부금형의 내부면에 밀착되고, 타면은 상기 기판과 대면하게 구비되어 상기 몰딩부와 결합되는 결합시트를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 패키지 모듈 제조장치의 상기 패턴형성수단은, 일면은 상기 상부금형의 내부면에 밀착되고, 타면에는 요철 형상이 형성되어 상기 기판과 대면하게 구비되는 요철시트를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 패키지 모듈 제조장치의 상기 요철시트는, 상기 몰딩부와 분리되게 구비되는 것을 특징으로 할 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 패키지 모듈 제조장치의 상기 패턴형성수단은, 요철 형상의 메인요철 및 상기 메인요철보다 작은 요철 형상으로 상기 메인 요철에 형성되는 서브요철을 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 패키지 모듈 제조장치의 상기 패턴형성수단은, 상기 상부금형 또는 상기 하부금형과 수평한 평면에 대한 상기 요철 형상의 단면이 원형, 타원형, 삼각형 또는 사각형 형상으로 구비되는 것을 특징으로 할 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 패키지 모듈 제조장치의 상기 패턴형성수단은, 상기 상부금형 또는 상기 하부금형과 수직한 평면에 대한 상기 요철 형상의 단면이 속이 찬 "U" 형상, 속이 찬 "V" 형상 또는 바늘 형상으로 구비되는 것을 특징으로 할 수 있다.
또한, 본 발명의 다른 실시예에 따른 반도체 패키지 모듈 제조방법은 하나 이상의 소자가 실장된 기판에 충진재를 공급 후에 경화시켜 몰딩부를 형성하며, 상기 몰딩부의 경화 중에 상기 몰딩부 외부면의 표면조도를 높이도록 요철형상을 형성하는 것을 특징으로 할 수 있다.
또한, 본 발명의 다른 실시예에 따른 반도체 패키지 모듈 제조방법은 하나 이상의 소자가 실장된 기판이 하부금형에 안착되는 준비단계, 내부면에 요철 형상이 구비된 상부금형이 상기 기판의 상측으로 이동하는 상부금형 이동단계 및 상기 기판과 상기 상부금형 사이에 충진재를 공급하여 상기 몰딩부를 형성하는 몰딩단계를 포함할 수 있다.
본 발명의 반도체 패키지 모듈 제조장치 및 제조방법은 몰딩부에 표면조도를 증가시킬 수 있는 패턴을 형성할 수 있는 이점이 있다.
이에 의하면, 상기 몰딩부 상에 배선층의 배선 형성의 밀착력을 높일 수 있어 회로 배선의 불량률을 줄일 수 있는 효과가 있다.
그리고, 상기 몰딩부의 표면조도는 상기 몰딩부가 형성되면서 동시에 형성될 수 있기 때문에, 별도의 공정 추가 없이도 상기 몰딩부의 표면조도를 높일 수 있는 이점이 있다.
이에 의해서 반도체 패키지 모듈의 생산성을 향상시킬 수 있게 된다.
도 1은 본 발명에 의해 제조된 반도체 패키지 모듈를 도시한 정면도이다.
도 2는 본 발명의 반도체 패키지 모듈 제조장치가 금형요철을 포함하는 실시예를 도시한 정면도이다.
도 3은 본 발명의 반도체 패키지 모듈 제조장치가 요철시트를 포함하는 실시예를 도시한 정면도이다.
도 4는 본 발명의 반도체 패키지 모듈 제조장치가 결합시트를 포함하는 실시예를 도시한 정면도이다.
도 5는 본 발명의 반도체 패키지 모듈 제조장치에서 금형요철 부분을 도시한 정면도이다.
도 6 및 도 7은 본 발명의 반도체 패키지 모듈 제조장치가 서브요철을 포함하는 실시예를 도시한 정면도이다.
도 8 및 도 9는 본 발명의 반도체 패키지 모듈 제조장치의 요철 형상의 실시예를 도시한 정면도이다.
도 10a 내지 도 10c는 본 발명의 반도체 패키지 모듈 제조방법을 도시한 공정도이다.
이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다. 다만, 본 발명의 사상은 제시되는 실시예에 제한되지 아니하고, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 다른 구성요소를 추가, 변경, 삭제 등을 통하여, 퇴보적인 다른 발명이나 본 발명 사상의 범위 내에 포함되는 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본원 발명 사상 범위 내에 포함된다고 할 것이다.
또한, 각 실시예의 도면에 나타나는 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
본 발명의 반도체 패키지 모듈 제조장치 및 제조방법은 기판(B)상에 몰딩부(M)를 형성하는 발명에 관한 것이다.
즉, 본 발명의 반도체 패키지 모듈 제조장치 및 제조방법은 몰딩부(M)에 표면조도를 증가시킬 수 있는 패턴을 형성할 수 있는 발명으로, 이에 의하면 상기 몰딩부(M) 상에 배선층의 배선(P) 형성의 밀착력을 높일 수 있어 회로 배선(P)의 불량률을 줄일 수 있다.
특히, 상기 몰딩부(M)의 표면조도는 상기 몰딩부(M)가 형성되면서 동시에 형성될 수 있기 때문에, 별도의 공정 추가 없이도 상기 몰딩부(M)의 표면조도를 높일 수 있다.
구체적으로, 도 1은 본 발명에 의해 제조된 반도체 패키지 모듈를 도시한 정면도이며, 도 2는 본 발명의 반도체 패키지 모듈 제조장치가 금형요철(41)을 포함하는 실시예를 도시한 정면도이고, 도 5는 본 발명의 반도체 패키지 모듈 제조장치에서 금형요철(41) 부분을 도시한 정면도이다.
도 1, 도 2 및 도 5를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지 모듈 제조장치는 하나 이상의 소자(E)가 실장된 기판(B)이 안착되는 하부금형(10), 상기 기판(B)을 수용한 상태로 상기 기판(B)의 상측에 구비되는 상부금형(20), 상기 상부금형(20) 또는 상기 하부금형(10) 중 적어도 하나에 구비되며, 상기 기판(B)과 상기 상부금형(20) 사이에 몰딩부(M)를 형성하도록 충진재(F)를 공급하는 몰딩수단(30) 및 상기 기판(B)과 대면하는 상기 상부금형(20)의 내부면(21)에 구비되어 요철 형상을 제공하는 패턴형성수단(40)을 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 패키지 모듈 제조장치의 상기 패턴형성수단(40)은, 상기 상부금형(20)과 일체로 형성되며, 요철 형상으로 구비되는 금형요철(41)을 포함할 수 있다.
즉, 본 발명의 반도체 패키지 모듈 제조장치는 몰딩부(M)를 형성하면서 요철에 의해서 상기 몰딩부(M) 표면의 조도를 향상시킬 수 있기 때문에, 별도의 공정이 불필요하여 생산의 효율성을 증가시킬 수 있다.
다시 말해, 도 1에 제시된 바와 같은 반도체 패키지 모듈의 제조시에, 별도의 공정 없이도 상기 몰딩부(M) 표면의 조도를 향상시킴으로써, 상기 몰딩부(M) 표면에 형성되는 회로 배선(P)과의 결합력을 향상시킬 수 있는 것이다.
상기 하부금형(10)은 반도체 패키지 모듈을 제조할 때, 전자부품 등의 소자(E)가 실장된 기판(B)이 안착되어 제공되는 역할을 하게 되며, 이후에 몰딩수단(30)에 의해서 몰딩부(M)의 형성시에 상부금형(20)과 협력하여 형틀이 될 수 있다.
이를 위해, 상기 하부금형(10)에는 상기 기판(B)이 안착될 수 있는 안착홈 등이 형성될 수 있다.
상기 상부금형(20)은 상기 하부금형(10)과 협력하여 상기 몰딩부(M)를 형성하는 형들이 될 수 있다.
특히, 상기 상부금형(20)은 상기 기판(B)과 대면하는 내부면(21)에 요철 형상을 제공하는 후술할 패턴형성수단(40)이 구비됨으로써, 상기 몰딩부(M)의 형성시에, 상기 몰딩부(M)의 표면에 요철 형상을 형성시킬 수 있게 된다.
즉, 상기 상부금형(20)의 내부면(21)에 형성된 요철 형상에 대응한 형상이 상기 몰딩부(M)의 표면에 형성됨으로써, 상기 몰딩부(M) 표면의 조도를 향상시킬 수 있게 되는 것이다.
상기 몰딩수단(30)은 상기 기판(B)에 대하여 몰딩부(M)를 형성하는 역할을 하게 된다. 즉, 상기 기판(B)이 안착된 하부금형(10)과 상기 상부금형(20) 사이에 충진재(F)를 주입함으로써, 상기 충진재(F)가 상기 상부금형(20) 및 하부금형(10)의 형상에 대응하게 경화되어 몰딩부(M)를 형성할 수 있는 것이다.
이를 위해, 상기 몰딩수단(30)은 상기 상부금형(20) 또는 하부금형(10)에 결합되어 제공될 수 있다. 그리고, 상기 몰딩수단(30)은 상기 충진재(F)가 공급되는 유입구와 공급된 상기 충진재(F)를 녹이는 열 발생부 및 녹은 상기 충진재(F)를 상기 상부금형(20)과 하부금형(10) 사이로 공급하는 공급구를 포함할 수 있다.
상기 패턴형성수단(40)은 상기 몰딩부(M)가 형성되면서, 상기 몰딩부(M)의 표면에 패턴 등을 형성하여 상기 몰딩부(M) 표면의 조도를 향상시키는 역할을 할 수 있다.
즉, 상기 몰딩부(M)가 형성되는 것과 동시에 패턴 등이 상기 몰딩부(M)의 표면에 형성되어 조도를 향상시키게 되는 것이다.
이는 몰딩부(M)의 표면의 조도를 향상시키기 위해서, 기판(B)의 절연층에 적용하였던 표면 조도 향상기술을 적용하기 곤란한 것을 해결할 수 있게 한다.
다시 말해, 기판(B)의 절연층 표면 접착력 강화를 위하여 표면조도를 높게 형성하는 아래와 같은 표면처리 방법을 적용하지 않더라도, 상기 몰딩부(M)의 표면 조도를 향상시킬 수 있는 것이다.
기존에 기판(B)의 절연층 표면에 적용하던 조도 향상 기술은 아래와 같다.
우선, 범용적으로 반경화 또는 완전 경화된 수지층에 희석된 과망간산을 스프레이 분사 후 수지층과의 화학반응을 이용하여 팽윤(Swelling)해주고 이후 중화(Reduction)를 거치는 디스미어(Desmear) 공법이나, 가스(Gas)의 반응을 활용한 플라즈마 표면처리 공법이 있다.
또한, 자외선(UV) 감광성 필름을 수지층으로 적용하고, 수지층 내부에 분산된 실리카 성분 등의 필터(Filler) 입자들을 표면에서 제거하면서 수지층 표면적을 넓게 하며 표면 조도를 향상시키고, 이후 회로 배선(P)과의 밀착력을 높여 줄 수 있다.
그러나, 이렇게 기판(B)에 적용하던 표면 조도 향상기술을 몰딩부(M)의 표면에 적용하게 되면, 몰딩부(M) 표면 이외의 부분도 오염 또는 부식되는 등의 문제로 발생하므로, 그 적용에 한계가 있으며, 부가적 공정이 추가되는 점에서 생산 비용면에서 불리한 단점이 있었던 것이다.
그리고, 상기 패턴형성수단(40)이 몰딩부(M)의 표면 조도를 향상시키기 위해 패턴 등을 형성하는 실시예로써, 금형요철(41)로 형성하거나, 요철시트(42)를 제공하거나, 결합시트(43)를 제공하는 것이 있다.
상기 요철시트(42)를 제공하는 실시예는 도 3을 참조하여 자세히 후술하고, 상기 결합시크를 제공하는 실시예는 도 4를 참조하여 자세히 후술한다.
한편, 상기 금형요철(41)은 상기 상부금형(20)과 일체로 형성되는 실시예이다. 즉, 상기 패턴형성수단(40)이 요철 형상을 상기 상부금형(20) 내부면(21)에 제공하기 위해서, 금형요철(41)이 상기 상부금형(20)과 일체로 형성되어 제공되는 것이다.
이와 같이, 요철 형상의 상기 금형요철(41)이 상기 상부금형(20)의 내부면(21)에 일체로 형성됨으로서, 상기 몰딩수단(30)이 몰딩부(M)를 형성하면, 상기 몰딩부(M)의 표면에는 상기 금형요철(41)과 같은 형상의 패턴 등이 형성될 수 있는 것이다.
이러한, 요철 형상에 대하여는 도 8 및 도 9를 참조하여 자세히 후술한다.
도 3은 본 발명의 반도체 패키지 모듈 제조장치가 요철시트(42)를 포함하는 실시예를 도시한 정면도로써, 이를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지 모듈 제조장치의 상기 패턴형성수단(40)은, 일면은 상기 상부금형(20)의 내부면(21)에 밀착되고, 타면에는 요철 형상이 형성되어 상기 기판(B)과 대면하게 구비되는 요철시트(42)를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 패키지 모듈 제조장치의 상기 요철시트(42)는, 상기 몰딩부(M)와 분리되게 구비되는 것을 특징으로 할 수 있다.
즉, 상기 패턴형성수단(40)이 상기 상부금형(20)의 내부면(21)에 요철 형상을 제공하는 실시예로써, 상기 요철시트(42)가 있을 수 있다.
다시 말해, 상기 요철시트(42)는 상기 상부금형(20)의 내부면(21)에 제공되는 것과 동시에 상기 기판(B)과 대면하는 면에는 요철 형상이 구비된 시트인 것이다.
이를 위해, 상기 요철시트(42)의 일면은 상기 상부금형(20)의 내부면(21)와 밀착되고, 상기 요철시트(42)의 타면에는 요철 형상이 형성되어 상기 기판(B)과 대면하게 제공된다.
더하여, 상기 요철시트(42)는 기존에 반도체 패키기 모듈을 제조할 때, 상부금형(20) 또는 하부금형(10)에서의 이탈을 용이하기 위해 제공하는 분리시트 또는 이형시트(release file)를 대체하게 제공될 수도 있다.
즉, 상기 요철시트(42)가 상기 몰딩부(M)와 분리되게 쉽게 구비됨으로서, 상기 반도체 패키지 모듈이 제조된 이후에 상기 상부금형(20)과 상기 반도체 패키지 모듈 사이의 분리를 용이하게 할 수 있는 것이다.
한편 별도의 분리시트(S) 또는 이형시트는 상기 하부금형(10)과 상기 기판(B) 사이에도 제공되어, 상기 하부금형(10)과의 분리를 쉽게 구비할 수도 있다.
도 4는 본 발명의 반도체 패키지 모듈 제조장치가 결합시트(43)를 포함하는 실시예를 도시한 정면도로써, 이를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지 모듈 제조장치의 상기 패턴형성수단(40)은, 일면은 상기 금형요철(41)이 일체화된 상기 상부금형(20)의 내부면(21)에 밀착되고, 타면은 상기 기판(B)과 대면하게 구비되어 상기 몰딩부(M)와 결합되는 결합시트(43)를 포함할 수 있다.
즉, 상기 상부금형(20)에는 상기 금형요철(41)이 일체로 형성되어 제공되는 것에 더하여, 상기 결합시트(43)를 더 제공할 수 있는 것이다.
이러한 결합시트는 상기 요철시트(42)와는 달리, 요철 형상이 형성되어 제공되는 것이 아니라, 상기 금형요철(41)에 의해서 패턴 등이 형성되는 구성이다.
이를 위해, 상기 결합시트(43)의 일면은 상기 금형요철(41)이 일체화된 상기 상부금형(20)의 내부면(21)과 밀착되어 제공되고, 상기 결합시트(43)의 타면은 상기 몰딩부(M)와 결합되게 된다.
다시 말해, 상기 몰딩부(M) 대신에, 상기 결합시트(43)의 표면에 조도가 향상되게 제공됨으로써, 이후에 상기 결합시트(43)의 표면에 회로 배선(P) 등이 결합되어 제공된다.
그리고, 상기 결합시트(43)는 상기 상부금형(20)의 내부면(21)과 밀착되는 일면은 그 형상이 변형될 수 있도록 반경화된 상태로 제공될 수도 있다.
또한, 상기 결합시트(43)는 상기 몰딩부(M)에 패턴 등을 형성하는 경우라도 회로 배선(P)과 결합되기 위한 조도의 형성이 어려운 경우에, 절연물질로 형성된 상기 결합시트(43)를 프라이머(primer) 층으로 제공할 수 있는 것이다.
더하여, 상기 결합시트(43)는 기판(B)의 절연층을 형성하는 절연물질로 제공될 수 있기 때문에, 상기 상부금형(20)에 의한 패턴 등의 형성 이후에도 표면 조도를 향상시키기 위한 디스미어(Desmear) 공법, 플라즈마 표면처리 공법 등이 더 적용될 수도 있다.
도 6 및 도 7은 본 발명의 반도체 패키지 모듈 제조장치가 서브요철(40b)을 포함하는 실시예를 도시한 정면도로써, 도 6은 금형요철(41)에 서브요철(40b)이 형성된 실시예를 도시한 것이고, 도 7은 요철시트(42)에 서브요철(40b)이 형성된 실시예를 도시한 것이다.
도 6 및 도 7을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지 모듈 제조장치의 상기 패턴형성수단(40)은, 요철 형상의 메인요철(40a) 및 상기 메인요철(40a)보다 작은 요철 형상으로 상기 메인 요철에 형성되는 서브요철(40b)을 포함할 수 있다.
다시 말해, 기본적으로 상기 상부금형(20)의 내부면(21)에 제공되는 요철 형상으로 메인요철(40a)이 제공되며, 이에 더하여 상기 메인요철(40a) 내에 서브요철(40b)을 제공함으로써, 이후의 회로 배선(P)의 형성시에 접촉면적을 넓힐 수 있는 것이다.
이에 의해서, 상기 몰딩부(M)의 표면 조도를 더 향상시킬 수 있기 때문에, 상기 회뢰 배선(P)과의 접합력을 더 높일 수 있게 된다.
이를 위해, 상기 서브요철(40b)은 상기 메인요철(40a)보다 크기가 작게 형성된다. 따라서, 상기 서브요철(40b)의 개수는 상기 메인요철(40a)보다 많게 형성되게 된다.
도 8 및 도 9는 본 발명의 반도체 패키지 모듈 제조장치의 요철 형상의 실시예를 도시한 정면도이다.
도 8 및 도 9를 참조하면, 상기 패턴형성수단(40)은 상기 요철 형상을 특정하여 제공할 수 있다. 이는 상기 몰딩부(M)에 형성되는 패턴을 특정하여 형성할 수 있게 함으로써, 상기 몰딩부(M)의 표면 조도를 향상시키는 패턴으로 제공할 수 있다.
일례로써, 본 발명의 일 실시예에 따른 반도체 패키지 모듈 제조장치의 상기 패턴형성수단(40)은, 상기 상부금형(20) 또는 상기 하부금형(10)과 수평한 평면에 대한 상기 요철 형상의 단면이 원형, 타원형, 삼각형 또는 사각형 형상으로 구비되는 것을 특징으로 할 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 패키지 모듈 제조장치의 상기 패턴형성수단(40)은, 상기 상부금형(20) 또는 상기 하부금형(10)과 수직한 평면에 대한 상기 요철 형상의 단면이 속이 찬 "U" 형상, 속이 찬 "V" 형상 또는 바늘 형상으로 구비되는 것을 특징으로 할 수 있다.
그리고, 도 5를 더 참조하여, 상기 몰딩부(M)의 표면 조도를 높일 수 있는 특정된 상기 요철 형상으로써, 깊이(D), 폭(W), 간격(Pitch: P) 등을 설정할 수도 있다.
즉, 상기 요철 형상의 깊이(D) 및 폭(W)은 0.1~100㎛로 설정할 수 있으며, 이웃하는 요철 형상 사이의 간격(P)는 0.2~200㎛로 설정할 수 있는 것이다.
더하여, 본 발명에서는 반도체 패키지 모듈 제조방법도 제시하고 있다.
도 9는 본 발명의 반도체 패키지 모듈 제조방법을 도시한 공정도로써, 이를 참조하면, 본 발명의 다른 실시예에 따른 반도체 패키지 모듈 제조방법은 하나 이상의 소자(E)가 실장된 기판(B)에 충진재(F)를 공급 후에 경화시켜 몰딩부(M)를 형성하며, 상기 몰딩부(M)의 경화 중에 상기 몰딩부(M) 외부면의 표면조도를 높이도록 요철형상을 형성하는 것을 특징으로 할 수 있다.
즉, 기본적으로 본 발명의 반도체 패키지 모듈 제조방법은 전술한 반도체 패키지 모듈 제조장치와 같은 기술사상으로써, 상기 몰딩부(M)의 경화 중에 상기 몰딩부(M) 외부면의 표면조도를 높이도록 요철형상을 형성하는 것은 동일하다.
더하여, 본 발명의 반도체 패키지 모듈 제조방법은 구체적인 단계로써, 준비단계, 상부금형(20) 이동단계, 몰딩단계를 포함할 수 있다.
상기 준비단계는 상기 기판(B)이 상기 하부금형(10)에 안착되어 몰딩되기 전의 단계을 의미한다. 이는 도 10a에 도시되어 있다.
그리고, 상기 상부금형(20) 이동단계는 상기 하부금형(10)에 안착된 상기 기판(B) 상으로 상기 상부금형(20)이 이동하여 상기 몰딩수단(30)에 의한 몰딩 전에 형틀을 조성하는 단계이다. 이는 도 10b에 도시되어 있다.
특히, 상기 상부금형(20)의 내부면(21)에는 전술한 요철 형상이 형성되어 있어서, 상기 몰딩수단(30)에 의한 몰딩부(M)의 형성시에, 패턴 등을 형성하여 상기 몰딩부(M) 표면의 조도를 향상시킬 수 있게 된다.
상기 상부금형(20) 이동단계 이후에, 상기 상부금형(20)과 상기 하부금형(10) 사이에는 상기 몰딩수단(30)에 의해서 충진재(F)가 공급되어 몰딩부(M)를 형성하는 몰딩단계가 수행된다. 이는 도 10c에 도시되어 있다.
이때, 상기 몰딩부(M)는 상기 상부금형(20) 내부면(21)에 형성된 요철 형상에 대응되게 패턴 등을 형성하게 된다.
이와 같이, 본 발명의 다른 실시예에 따른 반도체 패키지 모듈 제조방법은 하나 이상의 소자(E)가 실장된 기판(B)이 하부금형(10)에 안착되는 준비단계, 내부면(21)에 요철 형상이 구비된 상부금형(20)이 상기 기판(B)의 상측으로 이동하는 상부금형(20) 이동단계 및 상기 기판(B)과 상기 상부금형(20) 사이에 충진재(F)를 공급하여 상기 몰딩부(M)를 형성하는 몰딩단계를 포함할 수 있다.
10: 하부금형 20: 상부금형
21: 내부면 30: 몰딩수단
40: 패턴형성수단 41: 금형요철
42: 요철시트 43: 결합시트

Claims (10)

  1. 하나 이상의 소자가 실장된 기판이 안착되는 하부금형;
    상기 기판을 수용한 상태로 상기 기판의 상측에 구비되는 상부금형;
    상기 상부금형 또는 상기 하부금형 중 적어도 하나에 구비되며, 상기 기판과 상기 상부금형 사이에 몰딩부를 형성하도록 충진재를 공급하는 몰딩수단; 및
    상기 기판과 대면하는 상기 상부금형의 내부면에 구비되어 요철 형상을 제공하는 패턴형성수단;
    을 포함하는 반도체 패키지 모듈 제조장치.
  2. 제1항에 있어서,
    상기 패턴형성수단은,
    상기 상부금형과 일체로 형성되며, 요철 형상으로 구비되는 금형요철;
    을 포함하는 반도체 패키지 모듈 제조장치.
  3. 제2항에 있어서,
    상기 패턴형성수단은,
    일면은 상기 금형요철이 일체화된 상기 상부금형의 내부면에 밀착되고, 타면은 상기 기판과 대면하게 구비되어 상기 몰딩부와 결합되는 결합시트;
    를 포함하는 반도체 패키지 모듈 제조장치.
  4. 제1항에 있어서,
    상기 패턴형성수단은,
    일면은 상기 상부금형의 내부면에 밀착되고, 타면에는 요철 형상이 형성되어 상기 기판과 대면하게 구비되는 요철시트;
    를 포함하는 반도체 패키지 모듈 제조장치.
  5. 제4항에 있어서,
    상기 요철시트는, 상기 몰딩부와 분리되게 구비되는 것을 특징으로 하는 반도체 패키지 모듈 제조장치.
  6. 제1항에 있어서,
    상기 패턴형성수단은,
    요철 형상의 메인요철; 및
    상기 메인요철보다 작은 요철 형상으로 상기 메인 요철에 형성되는 서브요철;
    을 포함하는 반도체 패키지 모듈 제조장치.
  7. 제1항에 있어서,
    상기 패턴형성수단은, 상기 상부금형 또는 상기 하부금형과 수평한 평면에 대한 상기 요철 형상의 단면이 원형, 타원형, 삼각형 또는 사각형 형상으로 구비되는 것을 특징으로 하는 반도체 패키지 모듈 제조장치.
  8. 제1항에 있어서,
    상기 패턴형성수단은, 상기 상부금형 또는 상기 하부금형과 수직한 평면에 대한 상기 요철 형상의 단면이 속이 찬 "U" 형상, 속이 찬 "V" 형상 또는 바늘 형상으로 구비되는 것을 특징으로 하는 반도체 패키지 모듈 제조장치.
  9. 하나 이상의 소자가 실장된 기판에 충진재를 공급 후에 경화시켜 몰딩부를 형성하며, 상기 몰딩부의 경화 중에 상기 몰딩부 외부면의 표면조도를 높이도록 요철형상을 형성하는 것을 특징으로 하는 반도체 패키지 모듈 제조방법.
  10. 제1항에 있어서,
    하나 이상의 소자가 실장된 기판이 하부금형에 안착되는 준비단계;
    내부면에 요철 형상이 구비된 상부금형이 상기 기판의 상측으로 이동하는 상부금형 이동단계; 및
    상기 기판과 상기 상부금형 사이에 충진재를 공급하여 상기 몰딩부를 형성하는 몰딩단계;
    를 포함하는 반도체 패키지 모듈 제조방법.
KR1020150092903A 2015-06-30 2015-06-30 반도체 패키지 모듈 제조장치 및 제조방법 KR102172632B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150092903A KR102172632B1 (ko) 2015-06-30 2015-06-30 반도체 패키지 모듈 제조장치 및 제조방법
US14/987,490 US9673066B2 (en) 2015-06-30 2016-01-04 Apparatus and method of manufacturing semiconductor package module
CN201610040525.7A CN106328559A (zh) 2015-06-30 2016-01-21 制造半导体封装模块的设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150092903A KR102172632B1 (ko) 2015-06-30 2015-06-30 반도체 패키지 모듈 제조장치 및 제조방법

Publications (2)

Publication Number Publication Date
KR20170002945A true KR20170002945A (ko) 2017-01-09
KR102172632B1 KR102172632B1 (ko) 2020-11-03

Family

ID=57684442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150092903A KR102172632B1 (ko) 2015-06-30 2015-06-30 반도체 패키지 모듈 제조장치 및 제조방법

Country Status (3)

Country Link
US (1) US9673066B2 (ko)
KR (1) KR102172632B1 (ko)
CN (1) CN106328559A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016043697A1 (en) * 2014-09-15 2016-03-24 Intel Corporation Methods to form high density through-mold interconnections
JP7056226B2 (ja) 2018-02-27 2022-04-19 Tdk株式会社 回路モジュール
JP7260828B2 (ja) * 2019-01-11 2023-04-19 日亜化学工業株式会社 発光装置
JP7037070B2 (ja) * 2019-01-11 2022-03-16 日亜化学工業株式会社 発光装置の製造方法
CN111584407B (zh) * 2020-05-29 2021-06-08 太极半导体（苏州）有限公司 一种嵌入式芯片封装结构及其使用方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183416A (ja) * 1993-12-24 1995-07-21 Mitsui Petrochem Ind Ltd 半導体装置用箱型樹脂成形体の製造方法
JP3742211B2 (ja) * 1998-02-09 2006-02-01 シャープ株式会社 半導体装置のモールド金型およびマーキング方法
KR20090001036A (ko) * 2007-06-29 2009-01-08 서울반도체 주식회사 일괄 봉지 기술을 이용하는 ｌｅｄ 패키지 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI327756B (en) * 2002-11-29 2010-07-21 Apic Yamada Corp Resin molding machine
JP4380522B2 (ja) * 2004-02-06 2009-12-09 日本ビクター株式会社 マイクロレンズアレイ用複製型の製造方法
US20060166381A1 (en) * 2005-01-26 2006-07-27 Lange Bernhard P Mold cavity identification markings for IC packages
TWI306056B (en) * 2006-08-18 2009-02-11 Advanced Semiconductor Eng Degating apparatus
KR20090030540A (ko) * 2007-09-20 2009-03-25 삼성전자주식회사 반도체 패키지, 이를 제조하기 위한 반도체 패키지의제조장치와 반도체 패키지의 제조방법, 그리고 반도체패키지를 구비한 전자 기기
JP4518128B2 (ja) * 2007-10-01 2010-08-04 株式会社デンソー 電子回路装置の製造方法および電子回路装置
KR100925669B1 (ko) 2007-12-27 2009-11-10 대덕전자 주식회사 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
JP5280102B2 (ja) * 2008-05-26 2013-09-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN101980359A (zh) * 2010-09-07 2011-02-23 日月光半导体制造股份有限公司 半导体封装件及其制造方法
KR101486052B1 (ko) 2013-07-03 2015-01-23 고병수 반도체 패키지 제조용 몰드 이형시트 및 제조방법
KR101515600B1 (ko) 2013-07-26 2015-04-27 전자부품연구원 회절광학소자 제조 방법
CN104465545A (zh) * 2014-11-14 2015-03-25 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183416A (ja) * 1993-12-24 1995-07-21 Mitsui Petrochem Ind Ltd 半導体装置用箱型樹脂成形体の製造方法
JP3742211B2 (ja) * 1998-02-09 2006-02-01 シャープ株式会社 半導体装置のモールド金型およびマーキング方法
KR20090001036A (ko) * 2007-06-29 2009-01-08 서울반도체 주식회사 일괄 봉지 기술을 이용하는 ｌｅｄ 패키지 제조방법

Also Published As

Publication number Publication date
CN106328559A (zh) 2017-01-11
US20170004980A1 (en) 2017-01-05
US9673066B2 (en) 2017-06-06
KR102172632B1 (ko) 2020-11-03

Similar Documents

Publication Publication Date Title
KR20170002945A (ko) 반도체 패키지 모듈 제조장치 및 제조방법
US20130078821A1 (en) Imprint method, imprint apparatus, and manufacturing method of semiconductor device
US20150070865A1 (en) Package-on-Package Structure with Through Molding Via
US9880463B2 (en) Imprint method, imprint apparatus, and article manufacturing method
CN105034228B (zh) 片状树脂体、树脂成形装置及树脂成形方法以及成形制品的制造方法
KR101548051B1 (ko) 단차를 형성하는 몰딩재를 갖는 패키지
KR20230033657A (ko) 금형의 가공방법
CN107431026A (zh) 用于制造电子模块、特别是变速器控制模块的方法
KR101845800B1 (ko) 엘이디용 리플렉터 제조 방법
US7674656B2 (en) Die positioning for packaged integrated circuits
JP2010283036A (ja) 基板の製造方法
JP2007048589A (ja) 電気接続用シート及びその製造方法
EP3208834B1 (en) Resin-sealed module production method and resin-sealed module
JP2010016239A (ja) 半導体装置の製造方法
US9236268B2 (en) Manufacturing method of semiconductor device and lithography template
TWI684250B (zh) 封裝基板及其製造方法以及半導體裝置
TWI641061B (zh) 半導體裝置及其製造方法
JP2013232656A5 (ja) 発光装置の製造方法
JP6266888B2 (ja) ダミーフレーム、凸部部材、ダミーフレームの作製方法、樹脂流動性評価方法、樹脂モールド方法、及びモールド金型の製造方法
CN104619130B (zh) 电路板移植结构以及移植电路板的方法
US10040230B2 (en) Method of producing a housing for an electronic device and an electronic device, housing for an electronic device, and electronic device
JP6093834B2 (ja) ダミーフレーム、樹脂モールド評価方法、モールド金型の評価方法、およびモールド金型の製造方法
KR101418976B1 (ko) 패드 인쇄법을 위한 미세 요철 패턴 구조을 구비하는 원판 및 이의 제조 방법
JP2012114305A (ja) ダミーフレーム及び樹脂モールド方法
TWI402922B (zh) 半導體晶片之模封方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant