KR20160148857A

KR20160148857A - 인터리브드 방식의 역률 개선 회로

Info

Publication number: KR20160148857A
Application number: KR1020150085585A
Authority: KR
Inventors: 박근춘; 강현수
Original assignee: 주식회사 에이디티
Priority date: 2015-06-17
Filing date: 2015-06-17
Publication date: 2016-12-27

Abstract

본 발명은 인터리브드 방식의 역률 개선 회로에 관한 것으로서, 상용전원 입력을 직류 전원으로 변환하는 정류부; 상기 정류부의 출력단에 연결되는 제1 인덕터와, 상기 제1 인덕터에 직렬 연결되는 제1 다이오드와, 상기 제1 인덕터와 상기 제1 다이오드의 접속점에 병렬 접속되는 제1 스위칭소자를 포함하는 제1 승압 회로부; 상기 제1 승압 회로부와 인터리브드 결합되며, 상기 정류부의 출력단에 연결는 제2 인덕터와, 상기 제2 인덕터에 직렬 연결되는 제2 다이오드와, 상기 제2 인덕터와 상기 제2 다이오드의 접속점에 병렬 접속되는 제2 스위칭소자를 포함하는 제2 승압 회로부; 및 상기 제1 승압 회로부 및 상기 제2 승압 회로부의 출력을 평활화하고 저장하는 평활 유닛을 포함하며, 상기 제1 스위칭소자 및 상기 제2 스위칭소자는 소정 위상차로 턴 온 동작하는 절연 게이트 바이폴라 트랜지스터(IGBT: Insulated Gate Bipolar Transistor)로 구성되며, 각각 게이트 단자와 소스 단자 사이에 제1 기생 커패시터(C_GS)가 형성되고, 게이트 단자와 드레인 단자 사이에 제2 기생 커패시터(C_GD)가 형성된다.
본 발명에 따르면, 인터리브드 컨버터를 구성하는 제1 스위칭소자 및 제2 스위칭소자에 각각 형성되는 기생 커패시터에 의해 스위칭소자 양단에서 스파이크 전압이 발생되는 것을 방지하는 동시에 순환전류의 발생을 억제하여 입력전류의 파형 왜곡을 방지할 수 있는 효과가 있다.

Description

인터리브드 방식의 역률 개선 회로{INTERLEAVED POWER FACTOR CORRECTION CIRCUIT}

본 발명은 인터리브드 방식의 역률 개선 회로에 관한 것으로서, 보다 상세하게는 스너버 커패시터를 사용하지 않고 스위칭소자 양단에서의 스파이크 전압의 발생을 방지할 수 있고 순환전류의 발생을 최대한 억제할 수 있는 인터리브드 방식의 역률 개선 회로에 관한 것이다.

일반적으로, 에어컨디셔너(Air Conditioner)와 같은 가전기기는 전원 입력단에서 고조파를 억제하고 역률을 1에 가깝게 하기 위해 역률 개선 회로를 사용한다. 역률 개선 회로는 수동형과 능동형으로 분류된다. 수동형 역률 개선 회로는 인덕터와 커패시터로 이루어진 라인 필터를 사용하여 고조파를 감쇄시키며, 가격이 저렴하고 회로 구성이 간단한 장점이 있다. 하지만, 전압의 안정화가 어렵고 상용전원의 주파수에 맞게 설계하기 위해 크기와 부피가 커지는 단점이 있다.

능동형 역률 개선 회로는 통상적으로 인덕터와, 스위칭소자와, 다이오드로 구성되는 부스트 컨버터를 채용한다. 이러한 역률 개선 회로의 장점은 입력 전압의 변동에 무관하게 안정된 직류 전원을 출력할 수 있고, 역률을 거의 1에 가깝게 유지할 수 있다는 것이다. 따라서 에어컨디셔너와 같은 가전기기에서는 능동형 역률 개선 회로를 적용하고 있다.

도 1은 부스트 컨버터를 채용한 일반적인 역률 개선 회로를 예시하고 있다. 도 1을 참조하면, 상용전원의 입력단에는 브리지 다이오드로 구성되는 정류부(10)가 설치되며, 정류부(50)의 출력단에는 인덕터(L1)와, 다이오드(D1)와, 스위칭소자(12)로 구성되는 부스트 컨버터가 설치된다. 부스트 컨버터의 출력은 평활 유닛(C1)에서 평활화 되어 입력 전원의 역률을 개선한다.

하지만, 능동형 역률 개선 회로에서의 문제점은 스위칭소자(12)의 스위칭 동작 시에 다이오드(D1)의 역회복 특성에 기인하여 스위칭소자(12)의 양단에서 스파이크 전압이 발생된다는 것이다. 이러한 스파이크 전압을 억제하기 위해 스너버(snubber) 회로가 요구된다. 잘 알려진 스너버 회로는 도 1에서 점선으로 묘사한 바와 같이, 스위칭소자(12)의 양단에 스너버 커패시터(C2)를 접속하는 것이다. 하지만, 스너버 커패시터를 사용할 때 발생되는 다른 문제점은 스너버 커패시터에 의해 순환전류가 발생된다는 점이다. 따라서, 순환전류를 제한하기 위해 스너버 커패시터의 용량을 적절하게 설계하거나, 추가의 회로 구성을 필요로 한다. 이는 역률 개선 회로의 사이즈를 증가시키거나 설계를 복잡하게 하여 코스트를 증가시키는 원인이 된다.

예를 들어, 대한민국 등록특허 제10-0815567호는 인덕터, 커패시터, 다이오드 등의 소자를 이용하여 스너버 회로를 구성하고 있는데, 이와 같이 스너버 회로가 복잡해짐에 따라 역률 개선 회로의 사이즈가 불필요하게 증대되며 제조 원가가 상승된다.

대한민국 등록특허 제10-0916046호

본 발명은 스너버 회로를 구성하지 않고 IGBT의 기생 커패시터를 이용하여 스위칭소자에서의 스파이크 전압 발생을 억제함으로써, 역률 개선 회로를 간소화하고 제조 코스트를 크게 절감할 수 있는 인터리브드 방식의 역률 개선 회로를 제공함에 그 목적이 있다.

본 발명의 일실시예에 따른 인터리브드 방식의 역률 개선 회로는, 상용전원 입력을 직류 전원으로 변환하는 정류부; 상기 정류부의 출력단에 연결되는 제1 인덕터와, 상기 제1 인덕터에 직렬 연결되는 제1 다이오드와, 상기 제1 인덕터와 상기 제1 다이오드의 접속점에 병렬 접속되는 제1 스위칭소자를 포함하는 제1 승압 회로부; 상기 제1 승압 회로부와 인터리브드 결합되며, 상기 정류부의 출력단에 연결는 제2 인덕터와, 상기 제2 인덕터에 직렬 연결되는 제2 다이오드와, 상기 제2 인덕터와 상기 제2 다이오드의 접속점에 병렬 접속되는 제2 스위칭소자를 포함하는 제2 승압 회로부; 및 상기 제1 승압 회로부 및 상기 제2 승압 회로부의 출력을 평활화하고 저장하는 평활 유닛을 포함하며, 상기 제1 스위칭소자 및 상기 제2 스위칭소자는 소정 위상차로 턴 온 동작하는 절연 게이트 바이폴라 트랜지스터(IGBT: Insulated Gate Bipolar Transistor)로 구성되며, 각각 게이트 단자와 소스 단자 사이에 제1 기생 커패시터(C_GS)가 형성되고, 게이트 단자와 드레인 단자 사이에 제2 기생 커패시터(C_GD)가 형성된다.

본 발명의 다른 특징에 따른 인터리브드 방식의 역률 개선 회로는, 상기 제1 기생 커패시터(C_GS)와 제2 기생 커패시터(C_GD)의 합성 커패시턴스는 5nF 내지 10nF이다.

본 발명의 인터리브드 방식의 역률 개선 회로에 따르면, 인터리브드 컨버터를 구성하는 제1 스위칭소자 및 제2 스위칭소자에 각각 형성되는 기생 커패시터에 의해 스위칭소자 양단에서 스파이크 전압이 발생되는 것을 방지하는 동시에 순환전류의 발생을 억제하여 입력전류의 파형 왜곡을 방지할 수 있는 효과가 있다.

도 1은 일반적인 역률 개선 회로를 예시한 회로도,
도 2는 본 발명에 따른 인터리브드 방식의 역률 개선 회로를 예시한 회로도,
도 3은 본 발명에서 스위칭소자에 기생 커패시터가 형성되는 예를 보인 회로도, 및
도 4는 본 발명에서 기생 커패시터의 형성 과정을 예시한 단면도이다.

이하에서는 첨부된 도면을 참조하여 본 발명에 따른 구체적인 실시예가 설명된다. 그러나 이는 본 발명을 특정한 실시 형태에 대하여 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 대체물을 포함하는 것으로 이해되어야 한다.

명세서 전체에 걸쳐 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다. 그리고 본 발명에 첨부된 도면은 설명의 편의를 위한 것으로서, 그 형상과 상대적인 척도는 과장되거나 생략될 수 있다.

실시예를 구체적으로 설명함에 있어서, 중복되는 설명이나 당해 분야에서 자명한 기술에 대한 설명은 생략되었다. 또한, 이하의 설명에서 어떤 부분이 다른 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 기재된 구성요소 외에 구성요소를 더 포함할 수 있는 것을 의미한다.

또한, 명세서에 기재된 "~부", "~기", "~모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. 또한, 어떤 부분이 다른 부분과 전기적으로 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐만 아니라 그 중간에 다른 구성을 사이에 두고 연결되어 있는 경우도 포함한다.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다.

도 2는 본 발명에 따른 인터리브드 방식의 역률 개선 회로를 예시한 회로도이다. 본 발명의 인터리브드 방식의 역률 개선 회로는 인터리브드 부스트 컨버터의 토폴로지를 채용한 역률 개선 회로로서, 에어컨디셔너(Air Conditioner)에 적용되어 입력 전원의 역률을 개선한다. 물론, 본 발명의 역률 개선 회로는 다른 가전기기에도 적용될 수 있다.

도 2를 참조하면, 상용전원의 입력단에는 브리지 다이오드로 구성되는 정류부(50)가 설치된다. 정류부(50)의 출력단에는 인터리브드 부스트 컨버터가 설치된다. 인터리브드 부스트 컨버터는 제1 승압 회로부(52)와 제2 승압 회로부(54)로 구성된다.

제1 승압 회로부(52)는 정류부(50)의 출력단에 연결되는 제1 인덕터(L1)와, 제1 인덕터(L1)에 직렬 연결되는 제1 다이오드(D1)와, 제1 인덕터(L1)와 제1 다이오드(D1)의 접속점에 병렬 접속되는 제1 스위칭소자(56)로 구성된다.

제2 승압 회로부(54)는 제1 승압 회로부(52)와 인터리브드 결합되며, 정류부(50)의 출력단에 연결되는 제2 인덕터(L2)와, 제2 인덕터(L2)에 직렬 연결되는 제2 다이오드(D2)와, 제2 인덕터(L2)와 제2 다이오드(D2)의 접속점에 병렬 접속되는 제2 스위칭소자(58)로 구성된다.

제1 승압 회로부(52) 및 제2 승압 회로부(54)의 출력은 평활 유닛(C1)에서 평활화되어, 입력 전원의 역률이 개선된다.

제1 스위칭소자(56) 및 제2 스위칭소자(58)는 도시 안된 제어부에 의해 턴 온/오프 제어되며, 180도의 위상차로 스위칭 동작한다. 예를 들어, 제1 스위칭소자(56) 및 제2 스위칭소자(58)는 절연 게이트 바이폴라 트랜지스터(IGBT: Insulated Gate Bipolar Transistor)이며, 제어부에서 각 IGBT의 게이트 단자에 트리거 신호를 인가하는 것으로 180도의 위상차로 스위칭 동작한다.

여기서, 도시한 바와 같이, 종래의 역률 개선 회로와 달리 제1 스위칭소자(56) 및 제2 스위칭소자(58)에는 스너버 커패시터가 접속되지 아니한다. 통상 알려진 바와 같이 스위칭소자의 온/오프 동작 시에 스파이크 전압이 발생될 수 있는데, 본 발명에서는 IGBT에 충분한 용량의 기생 커패시터를 형성하여 스파이크 전압의 발생을 방지한다.

도 3은 본 발명에서 스위칭소자에 기생 커패시터가 형성되는 예를 보인 회로도이고, 도 4는 본 발명에서 기생 커패시터의 형성 과정을 예시한 단면도이다.

도 3에 도시한 바와 같이, 제1 스위칭소자(56)의 게이트 단자와 드레인 단자 사이에 제1 기생 커패시터(C_GS)를 형성하며, 게이트 단자와 드레인 단자 사이에 제2 기생 커패시터(C_GD)를 형성한다. 도시하지 않았지만, 제2 스위칭소자(58)에도 역시 게이트 단자와 드레인 단자 사이에 제1 기생 커패시터(C_GS)가 형성되며, 게이트 단자와 드레인 단자 사이에 제2 기생 커패시터(C_GD)가 형성된다.

바람직하게는, 제1 기생 커패시터(C_GS)와 제2 기생 커패시터(C_GD)의 합성 커패시턴스는 5nF 내지 10nF이다.

제1 스위칭소자(56) 및 제2 스위칭소자(58)에 기생 커패시터(C_GS, C_GD)를 형성하는 것은 도 4에 도시된 바와 같이, 스위칭소자의 제조공정에서 달성된다. 게이트 단자(62)의 아래에 게이트 절연층(64)이 형성되며, 그 아래에 NPN 또는 PNP 반도체층이 형성된다. 여기서, 게이트 단자(62)와 소스 단자(66), 그리고 게이트 단자(62)와 드레인 단자(68) 사이에는 게이트 절연층(64)이 위치하게 되어, 점선으로 묘사한 바와 같이 제1 기생 커패시터(C_GS)와 제2 기생 커패시터(C_GD)가 형성된다. 이때, 게이트 절연층(64)의 두께를 충분하게 하거나, 불순물 층을 추가하는 것으로 기생 커패시턴스를 5nF 내지 10nF으로 충분히 높게 형성할 수 있다.

만약, 제1 기생 커패시터(C_GS)와 제2 기생 커패시터(C_GD)의 합성 커패시턴스가 작을 경우 스위칭소자 양단에서 스파이크 전압의 발생을 효과적으로 저지할 수 없다. 하지만, 합성 커패시턴스가 지나치게 클 경우, 제1 기생 커패시터(C_GS)와 제2 기생 커패시터(C_GD)에 의해 순환전류가 발생될 수 있다.

따라서, 제1 스위칭소자(56) 및 제2 스위칭소자(58)의 제조공정에서 제1 기생 커패시터(C_GS)와 제2 기생 커패시터(C_GD)의 합성 커패시턴스를 5nF 내지 10nF으로 조절하여, 스위칭소자 양단에서의 스파이크 전압을 방지하면서, 승압 회로부에서의 순환전류 발생을 최대한 억제하여, 입력 전류 파형의 왜곡을 방지한다.

위에서 개시된 발명은 기본적인 사상을 훼손하지 않는 범위 내에서 다양한 변형예가 가능하다. 즉, 위의 실시예들은 모두 예시적으로 해석되어야 하며, 한정적으로 해석되지 않는다. 따라서 본 발명의 보호범위는 상술한 실시예가 아니라 첨부된 청구항에 따라 정해져야 하며, 첨부된 청구항에 한정된 구성요소를 균등물로 치환한 경우 이는 본 발명의 보호범위에 속하는 것으로 보아야 한다.

50 : 정류부 52 : 제1 승압 회로부
54 : 제2 승압 회로부 56 : 제1 스위칭소자
58 : 제2 스위칭소자 62 : 게이트 단자
64 : 게이트 절연층 66 : 소스 단자
68 : 드레인 단자

Claims

인터리브드 방식의 역률 개선 회로에 있어서,
상용전원 입력을 직류 전원으로 변환하는 정류부;
상기 정류부의 출력단에 연결되는 제1 인덕터와, 상기 제1 인덕터에 직렬 연결되는 제1 다이오드와, 상기 제1 인덕터와 상기 제1 다이오드의 접속점에 병렬 접속되는 제1 스위칭소자를 포함하는 제1 승압 회로부;
상기 제1 승압 회로부와 인터리브드 결합되며, 상기 정류부의 출력단에 연결는 제2 인덕터와, 상기 제2 인덕터에 직렬 연결되는 제2 다이오드와, 상기 제2 인덕터와 상기 제2 다이오드의 접속점에 병렬 접속되는 제2 스위칭소자를 포함하는 제2 승압 회로부; 및
상기 제1 승압 회로부 및 상기 제2 승압 회로부의 출력을 평활화하고 저장하는 평활 유닛을 포함하며,
상기 제1 스위칭소자 및 상기 제2 스위칭소자는 소정 위상차로 턴 온 동작하는 절연 게이트 바이폴라 트랜지스터(IGBT: Insulated Gate Bipolar Transistor)로 구성되며, 각각 게이트 단자와 소스 단자 사이에 제1 기생 커패시터(C_GS)가 형성되고, 게이트 단자와 드레인 단자 사이에 제2 기생 커패시터(C_GD)가 형성되는 것을 특징으로 하는 인터리브드 방식의 역률 개선 회로.
제1항에 있어서,
상기 제1 기생 커패시터(C_GS)와 제2 기생 커패시터(C_GD)의 합성 커패시턴스는 5nF 내지 10nF인 것을 특징으로 하는 인터리브드 방식의 역률 개선 회로.