KR20160144901A - 땜납 볼 부착 반도체 칩의 제조 장치 및 제작 방법 - Google Patents

땜납 볼 부착 반도체 칩의 제조 장치 및 제작 방법 Download PDF

Info

Publication number
KR20160144901A
KR20160144901A KR1020160030111A KR20160030111A KR20160144901A KR 20160144901 A KR20160144901 A KR 20160144901A KR 1020160030111 A KR1020160030111 A KR 1020160030111A KR 20160030111 A KR20160030111 A KR 20160030111A KR 20160144901 A KR20160144901 A KR 20160144901A
Authority
KR
South Korea
Prior art keywords
main surface
substrate
silicon substrate
predetermined
bonded substrate
Prior art date
Application number
KR1020160030111A
Other languages
English (en)
Inventor
마사카즈 다케다
마모루 히데시마
켄타 다무라
나오야 기야마
켄지 무라카미
Original Assignee
미쓰보시 다이야몬도 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰보시 다이야몬도 고교 가부시키가이샤 filed Critical 미쓰보시 다이야몬도 고교 가부시키가이샤
Publication of KR20160144901A publication Critical patent/KR20160144901A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

(과제) 땜납 볼 부착 반도체 칩을 적합하게 제작할 수 있는 방법을 제공한다.
(해결 수단) 당해 제작 방법이, 실리콘 기판과 유리 기판을 접착층으로 접합하여 이루어짐과 함께, 분할에 의해 각각이 별개의 칩이 되는 단위 영역이 형성되도록 복수의 분할 예정 위치가 정해져 이루어지는 접합 기판을 준비하는 공정과, 접합 기판의 한쪽 주면을 이루는 유리 기판의 일주면에 있어서의 분할 예정 위치에 스크라이브 라인을 형성하는 공정과, 접합 기판의 다른 한쪽 주면을 이루는 실리콘 기판의 일주면에 있어서의 분할 예정 위치에 있어서, 실리콘 기판의 일주면에서 접착층의 도중까지에 걸쳐 홈부를 형성하는 공정과, 스크라이브 라인과 홈부가 형성되어 이루어지는 접합 기판에 있어서의 실리콘 기판의 일주면측의 상면에 대하여 단위 영역마다 땜납 볼을 형성하는 공정과, 땜납 볼이 형성되어 이루어지는 접합 기판을, 스크라이브 라인과 홈부의 사이에서 브레이크하는 공정을 구비하도록 했다.

Description

땜납 볼 부착 반도체 칩의 제조 장치 및 제작 방법{APPARATUS FOR MANUFACTURING SEMICONDUCTOR CHIP HAVING SOLDER BALL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 반도체 칩의 제조 장치 및 제작 방법에 관한 것으로, 특히, 실리콘 기판층과 유리 기판층을 접착층으로 접합하여 이루어지는 구성을 가짐과 함께 땜납 볼을 구비하는 반도체 칩의 제조 장치 및 제작 방법에 관한 것이다.
실리콘 기판은 반도체 소자(반도체 칩)용의 기판으로서 널리 이용되지만, 기판의 복합화 그 외의 목적으로, 실리콘 기판과 유리 기판을 접착층(접착제)으로 접합하여 이루어지는(접착시켜 이루어지는) 접합 기판이 이용되는 경우가 있다. 또한, 실리콘 기판을 이용한 반도체 소자의 제조 프로세스에 있어서는 통상, 다수개의 소자 패턴을 2차원적으로 형성하여 이루어지는 모기판(mother substrate)인 실리콘 기판을 분할하여 개개의 칩을 얻는다는 수법이 채용되지만, 모기판으로서 전술한 실리콘 기판과 유리 기판의 접합 기판을 이용하는 경우도, 동일한 순서가 채용된다. 이러한 경우, 유리 기판과 실리콘 기판과 접착층은 각각, 접합 기판의 분할에 의해 얻어지는 반도체 칩에 있어서, 유리 기판층과 실리콘 기판층과 접착층을 구성하게 된다.
또한, 취성 재료 기판(brittle material substrate)의 주면(主面)에 열경화성 수지를 부착시켜 이루어지는 수지 부착 취성 재료 기판을 분할하는 수법도 이미 공지이다(예를 들면, 특허문헌 1 참조).
일본특허공보 제5170195호 공보
다수개의 소자 패턴을 2차원적으로 형성하여 이루어지는 모기판인 실리콘 기판을 분할하여 개개의 칩을 얻는 경우, 분할의 수법으로서, 다이서(dicer)에 의한 다이싱이 채용되는 경우가 있다. 모기판으로서 전술한 실리콘 기판과 유리 기판의 접합 기판을 이용하는 경우도, 동일한 수법이 채용될 수 있다.
그러나, 유리 기판의 성질상, 가공 속도를 높이는 것이 곤란하고, 또한, 유리 기판에 칩핑(chipping;이빠짐)이 발생하기 쉽기 때문에, 생산성이 나쁘다는 문제가 있다. 또한, 레진 블레이드 등, 특수한 다이싱 블레이드를 이용할 필요가 있지만, 마모가 빨라, 고비용의 요인이 되고 있다는 문제도 있다. 나아가서는, 다이싱시에 냉각 등의 목적으로 사용하는 물이, 접착층과 유리의 사이에 침입하기 쉽다는 문제도 있다.
또한, 실리콘 기판층과 유리 기판층을 접착층으로 접합하여 이루어지는 구성을 갖는 반도체 칩의 일종으로서, 실리콘 기판층 위에(보다 상세하게는, 실리콘 기판 상에 형성한 상부층 위에) 땜납 볼을 구비하는 경우가 있다. 사이즈가 미소한 개개의 반도체 칩에 땜납 볼을 형성하는 것은 반드시 용이하지는 않고, 비효율적인 점에서, 이러한 땜납 볼의 형성은, 종래, 모기판을 분할하는 공정에 앞서 행해져 왔다. 그러나, 이러한 경우, 다이싱시에 절삭편의 제거 등에 이용되는 물에 의해 땜납 볼이 부식되는 경우가 있는 등의 문제가 있다.
본 발명은, 상기 과제를 감안하여 이루어진 것으로, 실리콘 기판층과 유리 기판층을 접착층으로 접합하여 이루어지는 구성을 가짐과 함께 땜납 볼을 구비하는 반도체 칩을 적합하게 제작하는 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 청구항 1의 발명은, 실리콘 기판과 유리 기판이 접착층으로 접합되고, 복수의 분할 예정 위치가 정해져 이루어지는 접합 기판의 한쪽 주면을 이루는 상기 유리 기판의 일주면(一主面)에 있어서의 상기 분할 예정 위치에, 소정의 스크라이브(scribe) 수단에 의해 스크라이브 라인을 형성하는 스크라이브 라인 형성 장치와, 상기 접합 기판의 다른 한쪽 주면을 이루는 상기 실리콘 기판의 일주면에 있어서의 상기 분할 예정 위치에 있어서, 상기 실리콘 기판의 상기 일주면에서 상기 접착층의 도중까지에 걸쳐 소정의 홈부 형성 수단으로 홈부를 형성하는 다이싱홈 형성 장치와, 상기 스크라이브 라인과 상기 홈부가 형성되어 이루어지는 상기 접합 기판에 있어서의 상기 실리콘 기판의 상기 일주면측의 상면에 대하여 상기 단위 영역마다 땜납 볼을 형성하는, 땜납 볼 형성 장치와, 상기 땜납 볼이 형성되어 이루어지는 상기 접합 기판을, 상기 스크라이브 라인과 상기 홈부의 사이에서 브레이크함으로써 복수의 땜납 볼 부착 반도체 칩을 얻는 브레이크 장치를 구비하는 것을 특징으로 한다.
청구항 2의 발명은, 땜납 볼 부착 반도체 칩을 제작하는 방법으로서, 실리콘 기판과 유리 기판을 접착층으로 접합하여 이루어짐과 함께, 분할이 이루어짐으로써 각각이 별개의 반도체 칩이 되는 단위 영역이 형성되도록 복수의 분할 예정 위치가 정해져 이루어지는 접합 기판을 준비하는, 접합 기판 준비 공정과, 상기 접합 기판의 한쪽 주면을 이루는 상기 유리 기판의 일주면에 있어서의 상기 분할 예정 위치에, 소정의 스크라이브 수단에 의해 스크라이브 라인을 형성하는 스크라이브 라인 형성 공정과, 상기 접합 기판의 다른 한쪽 주면을 이루는 상기 실리콘 기판의 일주면에 있어서의 상기 분할 예정 위치에 있어서, 상기 실리콘 기판의 상기 일주면에서 상기 접착층의 도중까지에 걸쳐 소정의 홈부 형성 수단으로 홈부를 형성하는 다이싱홈 형성 공정과, 상기 스크라이브 라인과 상기 홈부가 형성되어 이루어지는 상기 접합 기판에 있어서의 상기 실리콘 기판의 상기 일주면측의 상면에 대하여 상기 단위 영역마다 땜납 볼을 형성하는, 땜납 볼 형성 공정과, 상기 땜납 볼이 형성되어 이루어지는 상기 접합 기판을, 상기 스크라이브 라인과 상기 홈부의 사이에서 브레이크함으로써 복수의 땜납 볼 부착 반도체 칩을 얻는 브레이크 공정을 구비하는 것을 특징으로 한다.
청구항 3의 발명은, 청구항 2에 기재된 땜납 볼 부착 반도체 칩의 제작 방법으로서, 상기 브레이크 공정에 있어서는, 상기 접합 기판을, 상기 실리콘 기판의 측이 최상부가 되고, 상기 유리 기판의 측이 최하부가 되도록, 탄성체로 이루어지는 지지부의 상면에 올려놓은 상태에서, 상기 실리콘 기판의 상방으로부터 상기 분할 예정 위치에 대하여 브레이크날을 맞닿게 하고, 추가로 압하함으로써, 상기 접합 기판을 분단하는 것을 특징으로 한다.
청구항 4의 발명은, 청구항 3에 기재된 땜납 볼 부착 반도체 칩의 제작 방법으로서, 상기 브레이크 공정에 있어서는, 상기 브레이크날을 상기 홈부의 저부에 맞닿게 한 후에 추가로 압하함으로써, 상기 브레이크날에 의해 상기 접착층을 가르면서 상기 스크라이브 라인으로부터 수직 크랙을 신전(extend)시킴으로써 상기 접합 기판을 분단(dividing)하는 것을 특징으로 한다.
청구항 5의 발명은, 청구항 3에 기재된 접합 기판의 분할 방법이고, 땜납 볼 부착 반도체 칩의 제작 방법으로서, 상기 브레이크 공정에 있어서는, 상기 브레이크날의 날끝 측면을 상기 실리콘 기판의 상기 일주면에 있어서의 상기 홈부의 개구 단부에 맞닿게 한 후에 추가로 압하함으로써, 상기 접착층을 가름과 함께 상기 스크라이브 라인으로부터 수직 크랙을 신전시킴으로써 상기 접합 기판을 분단하는 것을 특징으로 한다.
청구항 6의 발명은, 청구항 2 내지 청구항 5 중 어느 한 항에 기재된 땜납 볼 부착 반도체 칩의 제작 방법으로서, 상기 소정의 스크라이브 수단이 스크라이빙 휠이고, 상기 스크라이브 라인 형성 공정에 있어서는, 상기 분할 예정 위치를 따라 상기 스크라이빙 휠을 압접 전동(rolling)시킴으로써 상기 스크라이브 라인을 형성하는 것을 특징으로 한다.
청구항 7의 발명은, 청구항 2 내지 청구항 5 중 어느 한 항에 기재된 땜납 볼 부착 반도체 칩의 제작 방법으로서, 상기 소정의 스크라이브 수단이 레이저광이고, 상기 스크라이브 라인 형성 공정에 있어서는, 상기 접합 기판의 한쪽 주면을 이루는 상기 유리 기판의 일주면에 있어서의 상기 분할 예정 위치에 상기 레이저광을 조사함으로써 상기 유리 기판에 대하여 상기 분할 예정 위치를 따른 변질 또는 증발을 발생시킴으로써 상기 스크라이브 라인을 형성하는 것을 특징으로 한다.
청구항 8의 발명은, 청구항 2 내지 청구항 7 중 어느 한 항에 기재된 땜납 볼 부착 반도체 칩의 제작 방법으로서, 상기 소정의 홈부 형성 수단이 다이서인 것을 특징으로 한다.
청구항 1 내지 청구항 8의 발명에 의하면, 유리 기판층과 실리콘 기판층이 접착층에 의해 접착된 구성을 갖고, 또한, 실리콘 기판층의 일주면측의 상면에 땜납 볼이 형성되어 이루어지는 구성의 반도체 칩을 적합하게 제작할 수 있다.
도 1은 반도체 칩(10A)의 구성을 개략적으로 나타내는 단면도이다.
도 2는 접합 기판(10)의 구성을 개략적으로 나타내는 단면도이다.
도 3은 접합 기판(10)을 분할 예정 위치(A)에서 분할하는 순서에 대해서 설명하는 도면이다.
도 4는 스크라이브 라인(SL)의 형성 및 장치의 요부(要部)를 설명하기 위한 도면이다.
도 5는 다이싱홈(DG)의 형성 및 장치의 요부를 설명하기 위한 도면이다.
도 6은 다이싱홈(DG)의 형성 및 장치의 요부를 설명하기 위한 도면이다.
도 7은 땜납 볼(SB)이 형성된 후의 접합 기판(10)을 예시하는 도면이다.
도 8은 브레이크 장치(300)를 이용하여 접합 기판(10)을 브레이크하는 모양을 개략적으로 나타내는 도면이다.
도 9는 제1 브레이크 수법 및 장치의 요부를 나타내기 위한 도면이다.
도 10은 제2 브레이크 수법 및 장치의 요부를 나타내기 위한 도면이다.
도 11은 제2 실시 형태에 있어서의 스크라이브 라인(SL)의 형성 및 장치의 요부를 설명하기 위한 도면이다.
(발명을 실시하기 위한 형태)
＜제1 실시 형태＞
＜반도체 칩 및 접합 기판＞
도 1은, 본 실시 형태에 있어서 제작의 대상이 되는 반도체 칩(10A)의 구성을 개략적으로 나타내는 단면도이다. 반도체 칩(10A)은, 개략, 유리 기판층(1A)과 실리콘 기판층(2A)이 접착층(3A)에 의해 접착된 구성을 가짐과 함께, 실리콘 기판층(2A)의, 접착층(3A)과의 접착면과의 반대면에 상부층(4A)을 갖고 이루어지고, 또한, 당해 상부층(4A) 위에 땜납 볼(SB)이 형성되어 이루어지는 것이다. 본 실시 형태에 있어서, 반도체 칩(10A)은, 접합 기판(10)의 분할에 의해 제작된다. 이하, 이 점에 대해서 순서대로 설명한다.
도 2는, 본 실시 형태에 있어서 분할의 대상이 되는 접합 기판(10)의 구성을 개략적으로 나타내는 단면도이다. 본 실시 형태에 있어서, 접합 기판(10)은, 유리 기판(1)과 실리콘 기판(2)을 접착층(3)에 의해 접착함으로써 접합하여, 전체적으로 하나의 기판으로서 이루어지는 것이다. 유리 기판(1)과 실리콘 기판(2)과 접착층(3)은 각각, 접합 기판(10)의 분할에 의해 얻어지는 반도체 칩(10A)에 있어서, 유리 기판층(1A)과 실리콘 기판층(2A)과 접착층(3A)을 구성한다.
접합 기판(10)은, 분할을 행하는 위치로서 미리 정해져 이루어지는 분할 예정 위치(A)에 있어서 후술하는 수법에 의해 두께 방향을 따라 분단됨으로써 분할된다. 분할 예정 위치(A)는, 접합 기판(10)의 주면을 따라 선 형상(예를 들면 직선 형상)으로 규정된다. 도 2에 있어서는, 도면에 수직인 방향으로 분할 예정 위치(A)가 정해져 이루어지는 경우를 예시하고 있다. 또한, 도 2에 있어서는 접합 기판(10)의 양 주면인 유리 기판(1)의 주면(1a)과 실리콘 기판(2)의 주면(2a)의 쌍방에 분할 예정 위치(A)를 나타내고 있지만, 당연히, 접합 기판(10)의 주면을 평면에서 본(평면 투과하여 본) 경우에 있어서 각각의 주면에 있어서의 분할 예정 위치(A)는 동일하다. 환언하면, 한쪽 주면에 있어서의 분할 예정 위치(A)를 접합 기판(10)의 두께 방향으로 평행 이동시키면 다른 한쪽 주면에 있어서의 분할 예정 위치(A)와 일치한다.
도 2에 있어서는 도시를 생략하고 있지만, 통상은, 하나의 접합 기판(10)에 대하여 복수의 분할 예정 위치(A)가 격자 형상으로 정해지고, 모든 분할 예정 위치(A)에 있어서 분할이 이루어짐으로써, 다수개의 반도체 칩(10A)이 얻어진다. 개개의 분할 예정 위치(A)끼리의 간격은, 후술하는 순서로의 분할이 적합하게 행해지는 범위에 있어서, 제작하고자 하는 반도체 칩(10A)의 사이즈에 따라서 적절하게 정해져도 좋다.
도 2에는 또한, 분할시에 있어서 실제로 분단이 진행될 예정의 위치인 분단 진행 예정 위치(B)도 나타내고 있다. 분단 진행 예정 위치(B)는, 접합 기판(10)의 양 주면인 유리 기판(1)의 주면(1a)과 실리콘 기판(2)의 주면(2a)의 각각에 있어서의 분할 예정 위치(A)의 사이의, 두께 방향을 따른 면으로서 관념된다. 도 2에 예시하는 경우에 있어서는, 분단 진행 예정 위치(B)는 도면에서 볼 때 수직인 방향으로 연재하여 이루어진다.
유리 기판(1)의 재질로서는, 붕규산 유리, 무알칼리 유리, 소다 유리 등의 알칼리 유리 등과 같은 여러 가지의 유리가 예시된다. 접착층(3)의 재질로서는, 열경화형 에폭시 수지 등이 예시된다.
유리 기판(1), 실리콘 기판(2) 및, 접착층(3)의 두께, 나아가서는 접합 기판(10)의 총 두께는, 후술하는 수법으로 접합 기판(10)을 분할할 때에 있어서 분할을 적합하게 행할 수 있는 한에 있어서 특별한 제한은 없지만, 각각, 100㎛∼1000㎛, 50㎛∼1000㎛, 10㎛∼200㎛, 150㎛∼1500㎛와 같은 범위가 예시된다. 또한, 접합 기판(10)의 평면 사이즈에 대해서도 특별한 제한은 없지만, 직경이 6인치∼10인치 정도의 것이 예시된다. 분할에 의해 얻어지는 반도체 칩(10A)의 평면 사이즈에 대해서도 특별한 제한은 없고, 세로 1∼3㎜ 정도×가로 1∼3㎜ 정도와 같은 범위가 예시된다.
또한, 도 2에 있어서는, 실리콘 기판(2)의 한쪽 주면이고, 접착층(3)의 인접면과는 반대측의 주면인, 도면에서 볼 때 상면측의 주면(2a)에 상부층(4)이 형성되어 이루어지는 경우를 예시하고 있다. 상부층(4)은, 접합 기판(10)의 분할에 의해 얻어지는 반도체 칩(10A)에 있어서, 상부층(4A)을 구성한다. 도 2(a)는, 실리콘 기판(2)의 주면(2a) 중, 분할 예정 위치(A)의 근방 영역이 비형성 영역(RE)이 되는 경우의 상부층(4)의 실시 형태를 예시하고 있고, 도 2(b)는, 주면(2a)의 전체면에 상부층(4)의 실시 형태를 예시하고 있다. 도 1에 예시한 반도체 칩(10A)의 구성은, 전자에 준하고 있다.
또한, 도 2에 있어서는 간단하게 하기 위해, 상부층(4)은 단일의 층인 것과 같이 도시되어 있지만, 상부층(4)은, 단일층이라도 좋고, 동질의 혹은 상이한 재질의 복수의 층으로 구성되어 있어도 좋다. 상부층(4)의 구성 재료로서는, 여러 가지의 금속층, 세라믹스층, 반도체층, 아모퍼스층, 수지층 등, 여러 가지의 재질의 것이 예시된다.
단, 이후의 설명에 있어서는, 상부층(4)을 생략하고, 실리콘 기판(2)과 상부층(4)을 단순히 실리콘 기판(2)이라고 총칭하는 경우가 있고, 또한, 엄밀하게 말하면 상부층(4)의 상면을 이루고 있는 면을 실리콘 기판(2)의 주면(2a)이라고 칭하는 경우가 있다.
＜분할의 순서＞
다음으로, 전술한 구성을 갖는 접합 기판(10)을 분할 예정 위치(A)에서 분할하는 순서에 대해서 설명한다. 도 3은, 이러한 분할의 순서를 나타내는 도면이다.
우선, 도 2에 예시한 바와 같은 접합 기판(10)을 준비한다(스텝 S1). 즉, 유리 기판(1)과 실리콘 기판(2)이 접착층(3)에 의해 접합되어 이루어지고, 또한, 분할이 이루어짐으로써 각각이 별개의 반도체 칩(10A)이 되는 단위 영역이 형성되도록 분할 예정 위치(A)가 정해진 접합 기판(10)을 준비한다.
그리고, 준비한 접합 기판(10)의 유리 기판(1)측의 분할 예정 위치(A)에 있어서, 스크라이브 라인(SL)(도 4)을 형성한다(스텝 S2). 도 4는, 이러한 스크라이브 라인(SL)의 형성을 설명하기 위한 도면이다. 또한, 도 4에 있어서는, 복수의 분할 예정 위치(A)가 각각 도면에 수직인 방향으로 직선 형상으로 연재하는 경우를 예시하고 있다(도 5∼도 8 및 도 11에 있어서도 동일).
스크라이브 라인(SL)은, 후술하는 공정에 있어서 크랙(수직 크랙) 신전의 기점이 되는 부위이다. 스크라이브 라인(SL)의 형성은, 도 4(a)에 나타내는 바와 같이, 유리 기판(1)이 최상부가 되고, 실리콘 기판(2)이 최하부가 되는 수평 자세로 접합 기판(10)을 지지하여 행한다. 그때, 접합 기판(10)은 직접 스테이지에 지지하도록 해도 좋고, 이를 대신하여, 실리콘 기판(2)의 주면(2a)측을, 예를 들면 다이싱링 등의 환상의 지지 부재에 길게 설치하여 지지시킨 다이싱 테이프 등의 지지 테이프에 접착하고, 그들 지지 부재 및 지지 테이프마다 접합 기판(10)을 스테이지에서 지지하는 실시 형태라도 좋다.
개략적으로 말하면, 스크라이브 라인(SL)의 형성은, 소정의 스크라이브 툴(scribing tool)을 구비하는 도시하지 않는 공지의 스크라이브 장치의 스테이지에 접합 기판(10)을 당해 자세로 지지한 상태에서, 당해 스크라이브 툴을 유리 기판(1)의 주면(1a)에 있어서 분할 예정 위치(A)에 대하여 상대적으로 이동시킴으로써 행한다.
도 4(b)에 있어서는, 스크라이브 툴로서 공지의 스크라이빙 휠(101)을 이용하여 스크라이브 라인(SL)을 형성하는 모양을 나타내고 있다. 스크라이빙 휠(101)은, 2개의 원추대를 각각의 하저면(큰 쪽의 저면)측에서 접속한 바와 같은 형상을 갖고 이루어지는 원반 형상(주판 구슬 형상)을 이루고 있음과 함께 그 외주 부분이 날끝이 되어 있는 툴이다. 스크라이브 라인(SL)은, 이러한 스크라이빙 휠(101)이(보다 상세하게는 그 날끝이) 유리 기판(1)의 주면(1a)에 있어서 분할 예정 위치(A)를 따라 압접 전동시켜짐으로써 형성된다. 또한, 날끝은 스크라이빙 휠(101)의 전체 둘레에 걸쳐 동일해도 좋고, 주기적으로 오목부를 갖는 실시 형태라도 좋다.
도 4(b)에 있어서 화살표 AR1 및 AR2로 나타내는 바와 같이, 개개의 분할 예정 위치(A)에 대하여 순서대로 스크라이빙 휠(101)이 압접 전동시켜져 스크라이브 라인(SL)이 형성되고, 최종적으로는, 도 4(c)에 나타내는 바와 같이 모든 분할 예정 위치(A)에 있어서 스크라이브 라인(SL)이 형성된다. 또한, 이러한 스크라이브 라인(SL)의 형성에 수반하여, 스크라이브 라인(SL)으로부터 유리 기판(1)의 두께 방향으로 수직 크랙이 신전하는 실시 형태라도 좋다.
또한, 스크라이브 툴로서, 공지의 다이아몬드 포인트 그 외를 이용하는 실시 형태라도 좋다.
유리 기판(1)측의 분할 예정 위치에 대하여 스크라이브 라인(SL)이 형성되면, 이어서, 접합 기판(10)의 실리콘 기판(2)측의 분할 예정 위치(A)에 있어서 다이싱을 행하여, 다이싱홈(DG)(도 5)을 형성한다(스텝 S3). 도 5 및 도 6은, 이러한 다이싱홈(DG)의 형성을 설명하기 위한 도면이다. 다이싱홈(DG)은, 홈부로서 형성되고, 후술하는 공정에 있어서 브레이크의 기점이 된다.
다이싱홈(DG)의 형성은, 도 5(a)에 나타내는 바와 같이, 실리콘 기판(2)이 최상부가 되고, 유리 기판(1)이 최하부가 되는 수평 자세로 접합 기판(10)을 지지하여 행한다. 즉, 스크라이브 라인(SL) 형성시와는 반전시킨 자세로 접합 기판(10)을 지지함으로써 행한다. 그때, 접합 기판(10)은 직접 스테이지에 지지하도록 해도 좋고, 이를 대신하여, 유리 기판(1)의 주면(1a)측을, 예를 들면 다이싱링 등의 환상의 지지 부재에 길게 설치하여 지지시킨 다이싱 테이프 등의 지지 테이프에 접착하고, 그들 지지 부재 및 지지 테이프마다 접합 기판(10)을 스테이지에서 지지하는 실시 형태라도 좋다.
도 5(b)에 나타내는 바와 같이, 다이싱홈(DG)은, 실리콘 기판(2)을 관통하여 접착층(3)에까지 도달하는 홈부로서 형성된다. 환언하면, 다이싱홈(DG)은, 그 깊이(h)가, 실리콘 기판(2)의 두께보다도 크고, 실리콘 기판(2)과 접착층(3)의 두께의 총합보다도 작아지도록 형성된다. 또한, 상세는 후술하지만, 다이싱홈(DG)의 사이즈(깊이(h), 폭(w))와, 다이싱홈(DG)의 저부(DG1)와 접착층(3)과의 거리(d)는, 접착층(3)의 재질에 따라서 선택되는, 후술하는 브레이크 공정에 있어서의 브레이크 수법에 따라서 정해진다.
개략적으로 말하면, 다이싱홈(DG)의 형성은, 소정의 다이싱 수단을 구비하는 도시하지 않는 공지의 다이싱 장치(다이서)의 스테이지에 접합 기판(10)을 당해 자세로 지지한 상태에서, 실리콘 기판(2)의 주면(2a)측의 분할 예정 위치(A)에 있어서 두께 방향 및 폭방향의 소정 범위를 다이싱 수단에 의해 절삭함으로써 이루어진다.
도 5(b) 및 도 5(c)에 있어서는, 다이싱 수단으로서 공지의 다이싱 블레이드(201)를 구비한 다이서를 이용하여 다이싱홈(DG)을 형성하는 모양을 나타내고 있다. 다이싱 블레이드(201)는, 원판 형상(링 형상)을 이루고 있음과 함께 그 외주 부분이 날끝이 되어 있는 툴이다. 다이싱 블레이드(201)를 이용하여 다이싱홈(DG)을 형성하는 경우는, 우선, 이러한 다이싱 블레이드(201)를 그 주면이 연직면과 평행이 되는 자세로 연직면 내에서 회전시키면서, 그 날끝 부분이 형성하고자 하는 다이싱홈(DG)의 깊이(h)에 따른 목표 깊이 위치에 도달할 때까지, 도 5(b)에 있어서 화살표 AR3으로 나타내는 바와 같이, 나아가서는 도 5(c)에 있어서 화살표 AR4로 나타내는 바와 같이 하강시킨다. 그리고, 날끝 부분이 목표 깊이 위치에 도달하면, 당해 회전 상태를 유지하면서 분할 예정 위치(A)를 따라(즉 분단 진행 예정 위치(B)를 따라) 다이싱 블레이드(201)가 접합 기판(10)에 대하여 상대 이동시켜짐으로써, 다이싱홈(DG)이 형성된다.
도 5(b)에 있어서 화살표 AR5 및 AR6으로 나타내는 바와 같이, 혹은 도 5(c)에 있어서 화살표 AR7 및 AR8로 나타내는 바와 같이, 개개의 분할 예정 위치(A)에 대하여 순서대로 다이싱 블레이드(201)가 이동시켜져 다이싱홈(DG)이 형성되면, 최종적으로는, 도 6에 나타내는 바와 같이 모든 분할 예정 위치(A)에 있어서 다이싱홈(DG)이 형성된다.
다이싱홈(DG)이 형성되면, 접합 기판(10)은, 모든 분할 예정 위치(A)에 있어서, 한쪽 주면측에 스크라이브 라인(SL)이 형성되어 있고, 다른 한쪽 주면측에 다이싱홈(DG)이 형성된 상태가, 실현된 것으로 되어 있다.
또한, 스크라이브 라인(SL)의 형성과, 다이싱홈(DG)의 형성의 순서는, 반대라도 좋다.
이어서, 실리콘 기판(2)의 주면(2a) 상에, 보다 엄밀하게는 도 4 내지 도 6에 있어서 도시를 생략하고 있는 상부층(4) 위에, 땜납 볼(SB)을 형성한다(스텝 S4). 도 7은, 땜납 볼(SB)이 형성된 후의 접합 기판(10)을 예시하는 도면이다. 땜납 볼(SB)은, 실리콘 기판(2)의 주면(2a) 상의(보다 상세하게는 상부층(4)의 주면 상의), 최종적으로 분할이 이루어짐으로써 각각 별개의 반도체 칩(10A)이 되는 단위 영역마다 형성된다. 땜납 볼(SB)의 형성은, 예를 들면, 공지의 땜납 볼 탑재 장치에 의한 탑재 처리와 이것에 이어서 행하는 공지의 리플로우로(reflow-furnace)에 의한 리플로우 처리(reflow treatment)에 의해 실현된다.
또한, 땜납 볼(SB)을, 스크라이브 라인(SL) 형성 전의 시점에서, 즉, 최초로 접합 기판을 준비한 시점에서, 혹은, 스크라이브 라인(SL) 형성의 형성 후이고 다이싱홈(DG) 형성 전의 시점에서 형성하는 실시 형태을 채용했다고 해도, 반도체 칩(10A)의 제작은 가능하다. 그러나, 전자의 경우는, 스크라이브 라인(SL)의 형성시에 땜납 볼(SB)이 형성된 요철이 있는 실리콘 기판(2)의 주면(2a)측을 하방을 향하여 접합 기판(10)을 지지할 필요가 있고, 후자의 경우는, 다이싱시에 절삭편의 제거나 다이싱홈(DG)의 세정 등에 이용되는 물에 의해 땜납 볼(SB)이 부식되는 경우가 있는 등, 각각 유의해야 할 점이 있다. 그러나, 본 실시 형태와 같이, 다이싱홈(DG) 형성 후의 타이밍에서 땜납 볼(SB)을 형성하는 실시 형태는, 그러한 유의점이 무관계해지고, 그러므로 프로세스가 간소한 것이 되어 생산성이 높아지는 점에서 적합하다.
땜납 볼(SB)을 형성한 후, 브레이크 장치(300)를 이용한 브레이크를 행하고, 스크라이브 라인(SL)과 다이싱홈(DG)의 사이에서, 분단 진행 예정 위치(B)를 따른 분단을 진행시킨다(스텝 S5).
도 8은, 브레이크 장치(300)를 이용하여 접합 기판(10)을 브레이크하는 모양을 개략적으로 나타내는 도면이다.
브레이크 장치(300)는, 탄성체로 이루어지고, 상면(301a)에 접합 기판(10)이 올려놓여지는 지지부(301)와, 소정의 날 길이 방향으로 연재하여 이루어지는 단면에서 볼 때 삼각형 형상의 날끝을 갖고, 연직 방향으로 승강이 자유롭게 되어 이루어지는 브레이크날(302)을, 주로 구비한다.
지지부(301)는, 경도가 65°∼95°, 바람직하게는 70°∼90°, 예를 들면 80°인 재질의 탄성체로 형성되는 것이 적합하다. 이러한 지지부(301)로서는, 예를 들면 실리콘 고무 등을 적합하게 이용할 수 있다. 또한, 지지부(301)는 추가로 그 하방을 도시하지 않는 경질의(탄성을 갖고 있지 않는) 지지체에 의해 지지되어 있어도 좋다.
도 8에 나타내는 바와 같이, 브레이크시에 있어서, 접합 기판(10)은, 다이싱홈(DG)이 형성되어 이루어지는 실리콘 기판(2)의 측이 최상부가 되고, 스크라이브 라인(SL)이 형성되어 이루어지는 유리 기판(1)의 측이 최하부가 되도록, 지지부(301)의 상면(301a) 상에 올려놓여진다. 또한, 도 8에 있어서는, 분할 예정 위치(A)가(그러므로 스크라이브 라인(SL)과 다이싱홈(DG)이) 도면에 수직인 방향으로 연재하도록, 접합 기판(10)이 지지부(301)의 상면(301a)에 올려놓여져 이루어짐과 함께, 이러한 분할 예정 위치(A)의 연직 상방에, 브레이크날(302)이(보다 상세하게는 그 날끝이), 분할 예정 위치(A)의 연재 방향을 따라 배치되어 이루어지는 경우를 나타내고 있다.
이러한 브레이크 장치(300)를 이용한 브레이크는, 개략적으로 말하면, 브레이크날(302)을, 화살표 AR9에 나타내는 바와 같이 연직 방향에 있어서 실리콘 기판(2)측의 분할 예정 위치(A)(즉 다이싱홈(DG)의 형성 위치)에 대하여 하강시켜, 브레이크날(302)이 접합 기판(10)에 맞닿은 후도 브레이크날(302)을 압하함으로써 실현된다. 그리고, 화살표 AR10으로 나타내는 바와 같이, 모든 분할 예정 위치(A)에 대하여 순서대로 브레이크가 이루어짐으로써, 접합 기판(10)은, 소망하는 사이즈 및 개수의 반도체 칩(10A)으로 분할된다.
보다 상세하게는, 본 실시 형태에 있어서는, 접착층(3)의 재질에 따라서, 원리가 상이한 2가지의 브레이크 수법으로 나누어 사용하도록 한다. 이러한 경우에 있어서는, 선택하는 브레이크 수법에 의해, 브레이크날(302)의 날끝(302a)(도 9, 도 10 참조)의 형상이나, 다이싱홈(DG)의 사이즈를, 각각 다르게 한다. 이하, 2가지의 브레이크 수법을 순서대로 설명한다.
(제1 브레이크 수법 및 장치)
도 9는, 제1 브레이크 수법 및 장치의 요부를 나타내기 위한 도면이다. 제1 브레이크 수법은, 도 8에 있어서 화살표 AR9로 나타내는 바와 같이 브레이크날(302)을 연직 방향에 있어서 하강시켜 감으로써 결국 발생하는, 다이싱홈(DG)에 대한 브레이크날(302)의 맞닿음이, 우선 최초로 도 9(a)에 나타내는 바와 같이 날끝(302a)의 선단과 다이싱홈(DG)의 저부(DG1)와의 사이에서 이루어지도록 한 후에, 분단을 진행시킨다는 것이다.
구체적으로는, 도 9(b)에 있어서서 화살표 AR11로서 나타내는 바와 같이, 날끝(302a)의 선단이 다이싱홈(DG)의 저부(DG1)에 맞닿은 후도 브레이크날(302)을 소정의 힘으로 연직 하방으로 압하하면, 화살표 AR12로 나타내는 바와 같이, 날끝(302a)은 접착층(3)으로부터 저항력을 받으면서도 분단 진행 예정 위치(B)를 따라 접착층(3)을 가르면서 하강해 간다. 이에 따라, 접착층(3)에 있어서의 분단이 진행된다.
또한, 그때, 브레이크날(302)을 연직 하방으로 압하하는 힘은, 접합 기판(10)을 탄성체인 지지부(301)에 대하여 분할 예정 위치(A)를 따라 압입하는 힘으로서도 작용하기 때문에, 접합 기판(10)은 지지부(301)로부터, 화살표 AR13으로 나타내는 바와 같은 상향의 반발력을, 스크라이브 라인(SL)에 대하여 대칭으로 받게 된다. 그러면, 이러한 반발력과, 브레이크날(302)로부터 작용하는 연직 하향의 힘이 가해지는 결과로서, 접합 기판(10)의 유리 기판(1)측에 있어서는, 소위 3점 굽힘의 상황이 실현되고, 화살표 AR14로 나타내는 바와 같이, 수직 크랙(CR)이, 스크라이브 라인(SL)으로부터 분단 진행 예정 위치(B)를 따라 연직 상방으로 신전해 간다.
브레이크날(302)에 의한 연직 상방으로부터의 접착층(3)의 분단(갈라짐)과, 연직 하방으로부터의 유리 기판(1)에 있어서의 수직 크랙(CR)의 신전은, 모두 분단 진행 예정 위치(B)를 따라 진행된다. 최종적으로, 양자가 모두 접착층(3)과 유리 기판(1)의 계면에 도달하면, 분단은 완료된다. 도 9(c)에는, 도 9(b)에 대응시켜, 분단의 결과로서 도면에서 볼 때 좌우 2개의 반도체 칩(10A)이 얻어지는 경우를 예시하고 있다. 실제로는 이러한 분단을 모든 분할 예정 위치(A)에 있어서 반복함으로써, 접합 기판(10)은 다수개의 반도체 칩(10A)으로 분할된다.
이상과 같은 제1 브레이크 수법으로의 브레이크를 행하는 경우, 브레이크날(302)을 하강시켰을 때에 적어도 날끝(302a)의 선단과 다이싱홈(DG)과의 저부(DG1)가 맞닿을 때까지는, 날끝(302a)이 다이싱홈(DG)과 접촉하는 일 없이, 다이싱홈(DG)의 사이즈를 정함과 함께 날 길이 방향으로 수직인 단면에 있어서의 날끝(302a)이 이루는 각인 날끝각 θ을 정할 필요가 있다. 통상은, 후술하는 제2 브레이크 수법에 비하여, 다이싱홈(DG)의 사이즈를 상대적으로 크게, 또한, 날끝각 θ을 상대적으로 작게 하게 된다.
(제2 브레이크 수법 및 장치)
도 10은, 제2 브레이크 수법 및 장치의 요부를 나타내기 위한 도면이다. 제2 브레이크 수법은, 도 8에 있어서 화살표 AR9로 나타내는 바와 같이 브레이크날(302)을 연직 방향에 있어서 하강시켜 감으로써 결국 발생하는, 다이싱홈(DG)에 대한 브레이크날(302)의 맞닿음이, 우선 최초로 도 10(a)에 나타내는 바와 같이 날끝(302a)의 2개의 측면(302b)의 각각과 다이싱홈(DG)의 대응하는 개구 단부(DG2)의 사이에서 이루어지도록 한 후에, 분단을 진행시킨다는 것이다. 여기에서, 다이싱홈(DG)의 개구 단부(DG2)란, 실리콘 기판(2)의 표면에 있어서의 다이싱홈(DG)의 에지 부분이다.
구체적으로는, 도 10(b)에 있어서 화살표 AR21로서 나타내는 바와 같이, 날끝(302a)의 측면(302b)이 다이싱홈(DG)의 개구 단부(DG2)에 맞닿은 후도 브레이크날(302)을 소정의 힘으로 연직 하방으로 압하해 가면, 날끝(302a)의 2개의 측면(302b)의 각각이, 화살표 AR22로 나타내는 바와 같이, 경사 방향에 있어서 접촉하고 있는 다이싱홈(DG)의 대응하는 개구 단부(DG2)에 대하여, 분할 예정 위치(A)에 대하여 대칭으로 또한 서로 이반하는 방향의 힘을 작용시킨다.
이러한 실시 형태로 개구 단부(DG2)가 힘을 받으면, 화살표 AR23으로 나타내는 바와 같이, 접착층(3)의 다이싱홈(DG)이 형성되어 있지 않은 개소에 있어서, 분단 진행 예정 위치(B)에 대하여 대칭으로, 상반되는 방향의 힘이 발생한다. 브레이크날(302)의 압하가 진행될수록 이러한 힘은 커져, 결국, 접착층(3)은 다이싱홈(DG)의 저부(DG1)로부터 화살표 AR24에 나타내는 연직 하방을 향하여 갈라져 간다. 그 결과, 접착층(3)에는 분단 진행 예정 위치(B)를 따른 균열(CR1)이 형성된다. 균열(CR1)은, 최종적으로는 접착층(3)과 유리 기판(1)의 계면에까지 도달한다.
이러한 균열(CR1)의 형성 후도, 브레이크날(302)을 연직 하방으로 압하해 가면, 브레이크날(302)이 접합 기판(10)에 대하여 부여하는 힘은, 접합 기판(10)을 탄성체인 지지부(301)에 대하여 분할 예정 위치(A)를 따라 압입하는 힘으로서 작용한다. 그러므로, 제1 브레이크 수법의 경우와 동일하게, 접합 기판(10)은, 화살표 AR25로 나타내는 바와 같이 지지부(301)로부터 연직 상향의 반발력을 받게 된다. 따라서, 접합 기판(10)의 유리 기판(1)측에 있어서는, 3점 굽힘의 상황이 실현되고, 화살표 AR26으로 나타내는 바와 같이, 수직 크랙(CR2)이, 스크라이브 라인(SL)으로부터 분단 진행 예정 위치(B)를 따라 연직 상방으로 신전해 간다. 최종적으로, 수직 크랙(CR2)이 접착층(3)과 유리 기판(1)의 계면에 도달하면, 분단은 완료된다. 도 10(c)에는, 도 10(b)에 대응시켜, 분단의 결과로서 도면에서 볼 때 좌우 2개의 반도체 칩(10A)이 얻어지는 경우를 예시하고 있다. 실제로는 이러한 분단을 모든 분할 예정 위치(A)에 있어서 반복함으로써, 접합 기판(10)은 다수개의 반도체 칩(10A)으로 분할된다.
이상과 같은 제2 브레이크 수법으로의 브레이크를 행하는 경우, 브레이크날(302)을 하강시켰을 때에 날끝(302a)의 선단과 다이싱홈(DG)의 저부(DG1)가 맞닿는 것보다도 먼저, 날끝(302a)의 측면(302b)과 다이싱홈(DG)의 개구 단부(DG2)가 접촉하도록, 다이싱홈(DG)의 사이즈를 정함과 함께 날끝각 θ을 정할 필요가 있다. 통상은, 전술한 제1 브레이크 수법에 비하여, 다이싱홈(DG)의 사이즈를 상대적으로 작게, 또한, 날끝각 θ을 상대적으로 크게 하게 된다. 게다가, 다이싱홈(DG)의 저부(DG1)와 접착층(3)과의 거리(d)에 대해서도, 브레이크날(302)의 압입량과의 균형을 고려하여 정할 필요가 있다. 거리(d)가 지나치게 크면, 균열(CR1)이 접착층(3)과 유리 기판(1)과의 계면까지 도달하지 않게 될 가능성이 있기 때문이다.
또한, 제1 브레이크 수법과 제2 브레이크 수법의 사용 구분은, 접착층(3)의 재질(조성, 점성, 탄성 등)을 고려하여 선택하는 것이 적합하다. 예를 들면, 접착층(3)의 점성이 높은 경우에는, 브레이크날(302)에 의한 갈라짐이 적합하게 진행되기 어려운 경향이 있기 때문에, 제1 브레이크 수법보다도 제2 브레이크 수법을 적용하는 것이, 분단은 적합하게 행할 수 있는 가능성이 높다.
혹은, 브레이크 당초는 제1 브레이크 수법에 상당하는 수법으로 분단을 진행시키고, 그 후, 날끝(302a)의 측면(302b)을 다이싱홈(DG)의 개구 단부(DG2)에 맞닿음시키는 상태에 대해서도 실현하면서, 브레이크를 진행시키도록 해도 좋다.
이상, 설명한 바와 같이, 본 실시 형태에 의하면, 유리 기판층과 실리콘 기판층이 접착층에 의해 접착된 구성을 가짐과 함께, 실리콘 기판층의, 접착층과의 접착면과의 반대면과의 상부층을 갖고 이루어지고, 또한, 당해 상부층 위에 땜납 볼이 형성되어 이루어지는 구성의 반도체 칩을 얻고자 하는 경우에 있어서, 실리콘 기판과 유리 기판을 접착층에서 접합하여 이루어지는 접합 기판의 유리 기판측의 분할 예정 위치에 스크라이브 라인을 형성하고, 당해 접합 기판의 실리콘 기판측의 분할 예정 위치에는 접착층에까지 도달하는 다이싱홈을 형성한 후에, 땜납 볼을 실리콘 기판 위에 형성하여 이루어지는 상부층 위의 소정 위치에 형성하도록 한다. 그리고, 이러한 땜납 볼의 형성 후에, 브레이크에 의해 스크라이브 라인과 다이싱홈의 사이에 있어서 분단을 진행시키도록 한다.
이러한 순서로 땜납 볼 부착 반도체 칩을 제작하는 경우, 유리 기판을 다이싱하는 일이 없기 때문에, 유리 기판에 칩핑이 발생하는 것이 억제되고, 또한, 생산성의 향상이나 비용의 저감이 실현된다. 나아가서는, 접착층과 유리 기판의 사이에 물이 침입하는 일이나, 땜납 볼이 물에 의해 부식되는 일도 없다. 즉, 본 실시 형태에 의하면, 품질이 우수한 땜납 볼 부착 반도체 칩을 종래보다도 효율적으로 또한 저비용으로 얻을 수 있다.
＜제2 실시 형태＞
전술한 제1 실시 형태에 있어서는, 스크라이브 라인(SL)의 형성을, 스크라이빙 휠(101) 등의 스크라이브 툴을 이용하여 행하는 것으로 되어 있었지만, 스크라이브 라인(SL)의 형성 실시 형태는 이것에 한정되는 것은 아니다. 도 11은, 본 실시 형태에 있어서 행하는 스크라이브 라인(SL)의 형성 수법에 대해서 설명하기 위한 도면이다.
도 11(a)에 나타내는 바와 같이, 본 실시 형태에 있어서도, 제1 실시 형태와 동일하게, 스크라이브 라인(SL)의 형성은, 유리 기판(1)이 최상부가 되고, 실리콘 기판(2)이 최하부가 되는 수평 자세로 접합 기판(10)을 지지하여 행한다.
개략적으로 말하면, 본 실시 형태에 있어서의 스크라이브 라인(SL)의 형성은, 도시하지 않는 공지의 레이저 가공 장치의 스테이지에 접합 기판(10)을 당해 자세로 지지한 상태에서, 도 11(b)에 나타내는 바와 같이 당해 레이저 가공 장치에 구비되는 출사원(401)으로부터 유리 기판(1)의 주면(1a)에 대하여 레이저광(LB)을 조사하고, 당해 레이저광(LB)을 분할 예정 위치(A)를 따라 주사함으로써 행한다.
이러한 경우에 있어서, 스크라이브 라인(SL)은, 레이저광(LB)의 조사에 의한 가열과 그 후의 냉각에 의해 발생한 변질 영역이라도 좋고, 레이저광(LB)의 피조사 영역에 존재하는 물질이 증발함으로써 형성되는 단면에서 볼 때 V자 형상, U자 형상 그 외의 형상을 갖는 홈부라도 좋다. 레이저 광원의 종류(CO2 레이저, UV 레이저, YAG 레이저 등)나 조사 조건, 조사 광학계 등은, 실제로 형성하고자 하는 스크라이브 라인(SL)의 종별에 따라서 적절하게 정해져도 좋다.
혹은, 도 11(b) 및 도 11(c)에 있어서는, 유리 기판(1)의 주면(1a)에 스크라이브 라인(SL)이 형성되어 이루어지는 경우가 예시되어 있지만, 소위 스텔스 다이싱(Stealth Dicing) 기술에 의해, 유리 기판(1)의 내부에만 융해 개질 영역을 형성하고, 당해 융해 개질 영역을 스크라이브 라인(SL)으로 하는 실시 형태라도 좋다.
도 11(b)에 있어서 화살표AR31 및 AR32로 나타내는 바와 같이, 개개의 분할 예정 위치(A)를 따라 순서대로 레이저광(LB)을 조사해 감으로써, 스크라이브 라인(SL)이 형성되고, 최종적으로는, 도 11(c)에 나타내는 바와 같이 모든 분할 예정 위치(A)에 있어서 스크라이브 라인(SL)이 형성된다.
스크라이브 라인(SL)을 형성한 후의 순서는, 제1 실시 형태와 동일하면 좋다. 그러므로, 본 실시 형태의 경우도, 제1 실시 형태와 동일하게, 품질이 우수한 땜납 볼 부착 반도체 칩을 종래보다도 효율적으로 또한 저비용으로 얻을 수 있다.
1 : 유리 기판
1A : 유리 기판층
1a : (유리 기판의) 주면
2 : 실리콘 기판
2A : 실리콘 기판층
2a : (실리콘 기판의) 주면
3, 3A : 접착층
4, 4A : 상부층
10 : 접합 기판
10A : 반도체 칩
101 : 스크라이빙 휠
201 : 다이싱 블레이드
300 : 브레이크 장치
301 : 지지부
301a : (지지부의) 상면
302 : 브레이크날
302a : (브레이크날의) 날끝
302b : (날끝의) 측면
401 : 출사원
A : 분할 예정 위치
B : 분단 진행 예정 위치
CR, CR2 : 수직 크랙
CR1 : 균열
DG : 다이싱홈
DG1 : (다이싱홈의) 저부
DG2 : (다이싱홈) 개구 단부
LB : 레이저광
SB : 땜납 볼
SL : 스크라이브 라인

Claims (8)

  1. 실리콘 기판과 유리 기판이 접착층으로 접합되고, 분할이 이루어짐으로써 각각이 별개의 반도체 칩이 되는 단위 영역이 형성되도록 복수의 분할 예정 위치가 정해져 이루어지는 접합 기판의 한쪽 주면을 이루는 상기 유리 기판의 일주면에 있어서의 상기 분할 예정 위치에, 소정의 스크라이브 수단에 의해 스크라이브 라인을 형성하는 스크라이브 라인 형성 장치와,
    상기 접합 기판의 다른 한쪽 주면을 이루는 상기 실리콘 기판의 일주면에 있어서의 상기 분할 예정 위치에 있어서, 상기 실리콘 기판의 상기 일주면에서 상기 접착층의 도중까지에 걸쳐 소정의 홈부 형성 수단으로 홈부를 형성하는 다이싱홈 형성 장치와,
    상기 스크라이브 라인과 상기 홈부가 형성되어 이루어지는 상기 접합 기판에 있어서의 상기 실리콘 기판의 상기 일주면측의 상면에 대하여 상기 단위 영역마다 땜납 볼을 형성하는, 땜납 볼 형성 장치와,
    상기 땜납 볼이 형성되어 이루어지는 상기 접합 기판을, 상기 스크라이브 라인과 상기 홈부의 사이에서 브레이크함으로써 복수의 땜납 볼 부착 반도체 칩을 얻는 브레이크 장치를 구비하는 것을 특징으로 하는 땜납 볼 부착 반도체 칩의 제조 장치.
  2. 땜납 볼 부착 반도체 칩을 제작하는 방법으로서,
    실리콘 기판과 유리 기판을 접착층으로 접합하여 이루어짐과 함께, 분할이 이루어짐으로써 각각이 별개의 반도체 칩이 되는 단위 영역이 형성되도록 복수의 분할 예정 위치가 정해져 이루어지는 접합 기판을 준비하는, 접합 기판 준비 공정과,
    상기 접합 기판의 한쪽 주면을 이루는 상기 유리 기판의 일주면에 있어서의 상기 분할 예정 위치에, 소정의 스크라이브 수단에 의해 스크라이브 라인을 형성하는 스크라이브 라인 형성 공정과,
    상기 접합 기판의 다른 한쪽 주면을 이루는 상기 실리콘 기판의 일주면에 있어서의 상기 분할 예정 위치에 있어서, 상기 실리콘 기판의 상기 일주면에서 상기 접착층의 도중까지에 걸쳐 소정의 홈부 형성 수단으로 홈부를 형성하는 다이싱홈 형성 공정과,
    상기 스크라이브 라인과 상기 홈부가 형성되어 이루어지는 상기 접합 기판에 있어서의 상기 실리콘 기판의 상기 일주면측의 상면에 대하여 상기 단위 영역마다 땜납 볼을 형성하는, 땜납 볼 형성 공정과,
    상기 땜납 볼이 형성되어 이루어지는 상기 접합 기판을, 상기 스크라이브 라인과 상기 홈부의 사이에서 브레이크함으로써 복수의 땜납 볼 부착 반도체 칩을 얻는 브레이크 공정을 구비하는 것을 특징으로 하는 땜납 볼 부착 반도체 칩의 제작 방법.
  3. 제2항에 있어서,
    상기 브레이크 공정에 있어서는, 상기 접합 기판을, 상기 실리콘 기판의 측이 최상부가 되고, 상기 유리 기판의 측이 최하부가 되도록, 탄성체로 이루어지는 지지부의 상면에 올려놓은 상태에서, 상기 실리콘 기판의 상방으로부터 상기 분할 예정 위치에 대하여 브레이크날을 맞닿게 하고, 추가로 압하함으로써, 상기 접합 기판을 분단하는 것을 특징으로 하는 땜납 볼 부착 반도체 칩의 제작 방법.
  4. 제3항에 있어서,
    상기 브레이크 공정에 있어서는, 상기 브레이크날을 상기 홈부의 저부에 맞닿게 한 후에 추가로 압하함으로써, 상기 브레이크날에 의해 상기 접착층을 가르면서 상기 스크라이브 라인으로부터 수직 크랙을 신전시킴으로써 상기 접합 기판을 분단하는 것을 특징으로 하는 땜납 볼 부착 반도체 칩의 제작 방법.
  5. 제3항에 있어서,
    상기 브레이크 공정에 있어서는, 상기 브레이크날의 날끝 측면을 상기 실리콘 기판의 상기 일주면에 있어서의 상기 홈부의 개구 단부에 맞닿게 한 후에 추가로 압하함으로써, 상기 접착층을 가름과 함께 상기 스크라이브 라인으로부터 수직 크랙을 신전시킴으로써 상기 접합 기판을 분단하는 것을 특징으로 하는 땜납 볼 부착 반도체 칩의 제작 방법.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 소정의 스크라이브 수단이 스크라이빙 휠이며, 상기 스크라이브 라인 형성 공정에 있어서는, 상기 분할 예정 위치를 따라 상기 스크라이빙 휠을 압접 전동(rolling)시킴으로써 상기 스크라이브 라인을 형성하는 것을 특징으로 하는 땜납 볼 부착 반도체 칩의 제작 방법.
  7. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 소정의 스크라이브 수단이 레이저광이며, 상기 스크라이브 라인 형성 공정에 있어서는, 상기 접합 기판의 한쪽 주면을 이루는 상기 유리 기판의 일주면에 있어서의 상기 분할 예정 위치에 상기 레이저광을 조사함으로써 상기 유리 기판에 대하여 상기 분할 예정 위치를 따른 변질 또는 증발을 발생시킴으로써 상기 스크라이브 라인을 형성하는 것을 특징으로 하는 땜납 볼 부착 반도체 칩의 제작 방법.
  8. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 소정의 홈부 형성 수단이 다이서인 것을 특징으로 하는 땜납 볼 부착 반도체 칩의 제작 방법.
KR1020160030111A 2015-06-09 2016-03-14 땜납 볼 부착 반도체 칩의 제조 장치 및 제작 방법 KR20160144901A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015116281A JP6507866B2 (ja) 2015-06-09 2015-06-09 半田ボール付き半導体チップの製造装置及び作製方法
JPJP-P-2015-116281 2015-06-09

Publications (1)

Publication Number Publication Date
KR20160144901A true KR20160144901A (ko) 2016-12-19

Family

ID=57626945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160030111A KR20160144901A (ko) 2015-06-09 2016-03-14 땜납 볼 부착 반도체 칩의 제조 장치 및 제작 방법

Country Status (4)

Country Link
JP (1) JP6507866B2 (ko)
KR (1) KR20160144901A (ko)
CN (1) CN106252256A (ko)
TW (1) TWI689978B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210048530A (ko) * 2018-09-26 2021-05-03 미쓰보시 다이야몬도 고교 가부시키가이샤 메탈막 부착 기판의 분단 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7020673B2 (ja) * 2018-02-21 2022-02-16 三星ダイヤモンド工業株式会社 ブレーク装置、ブレーク方法、およびブレークプレート

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05170195A (ja) 1991-12-20 1993-07-09 Nec Corp 展開型膜構造物の保持方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272114A (en) * 1990-12-10 1993-12-21 Amoco Corporation Method for cleaving a semiconductor crystal body
TWI375321B (en) * 2007-08-24 2012-10-21 Xintec Inc Electronic device wafer level scale packages and fabrication methods thereof
JP4918064B2 (ja) * 2008-05-23 2012-04-18 三星ダイヤモンド工業株式会社 積層体の切断方法
JP5436906B2 (ja) * 2009-03-26 2014-03-05 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US8609512B2 (en) * 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
JP2013122984A (ja) * 2011-12-12 2013-06-20 Canon Inc 半導体素子の製造方法
JP5995597B2 (ja) * 2012-08-06 2016-09-21 株式会社ディスコ ウエーハの加工方法
JP2015097223A (ja) * 2013-11-15 2015-05-21 三星ダイヤモンド工業株式会社 ウエハ積層体の分断方法並びに分断装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05170195A (ja) 1991-12-20 1993-07-09 Nec Corp 展開型膜構造物の保持方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210048530A (ko) * 2018-09-26 2021-05-03 미쓰보시 다이야몬도 고교 가부시키가이샤 메탈막 부착 기판의 분단 방법

Also Published As

Publication number Publication date
TWI689978B (zh) 2020-04-01
TW201715596A (zh) 2017-05-01
CN106252256A (zh) 2016-12-21
JP6507866B2 (ja) 2019-05-08
JP2017005067A (ja) 2017-01-05

Similar Documents

Publication Publication Date Title
KR20160129701A (ko) 접합 기판의 분할 방법 및 분할 장치
CN1645563A (zh) 半导体晶圆加工方法
TWI620636B (zh) Fracture device and breaking method
TWI620634B (zh) Expander, breaking device and breaking method
JP5170196B2 (ja) 樹脂付き脆性材料基板の分割方法
TW201515801A (zh) 彈性支撐板、斷裂裝置及分斷方法
KR20160144901A (ko) 땜납 볼 부착 반도체 칩의 제조 장치 및 제작 방법
TWI607975B (zh) Elastic support plate, breaking device and breaking method
JP2006156456A (ja) フィルム剥離方法およびフィルム剥離装置
US20120009763A1 (en) Semiconductor chip manufacturing method
JP6561565B2 (ja) 貼り合わせ基板の分割方法及び分割装置
TWI619588B (zh) 脆性材料基板之裂斷方法及裂斷裝置
JP2019091945A (ja) 半田ボール付き半導体チップの製造装置及び作製方法
KR102351927B1 (ko) 브레이크 장치 및 브레이크 장치에 있어서의 취성 재료 기판의 분단 방법
KR102655769B1 (ko) 브레이크 장치, 브레이크 방법 및 브레이크 플레이트
JP2020107839A (ja) ＳｉＣ基板の分断方法及び分断装置
TWI619589B (zh) 脆性材料基板之裂斷方法及裂斷裝置
KR102351832B1 (ko) 접합 기판의 분단 방법 및 브레이크날
TWI770957B (zh) 切割晶碇的方法以及晶碇的切割工具
KR19990075107A (ko) 반도체웨이퍼 절단용 블레이드의 구조 및 이를이용한 절단 방법
US20230238772A1 (en) Method for forming film on end-surface of laser diode bar
van der Stam et al. Multi Beam Low-κ Grooving Evaluation of various removal principals
JP2019149409A (ja) Ｌｏｗ−ｋ膜付きウエハの分断方法