KR20160137715A

KR20160137715A - 유기발광표시장치 및 이를 제조하는 방법

Info

Publication number: KR20160137715A
Application number: KR1020150070308A
Authority: KR
Inventors: 허준영
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-05-20
Filing date: 2015-05-20
Publication date: 2016-12-01
Also published as: KR20230062507A; KR102554279B1

Abstract

본 발명은 유기발광표시장치 및 이를 제조하는 방법에 관한 것으로 본 발명은 복수의 화소영역이 정의된 기판, 화소영역 각각에 위치하는 제1전극, 제1전극 사이에 위치하는 제1보조배선, 화소영역을 정의하는 뱅크, 제1보조배선에 전기적으로 연결되며, 화소영역을 둘러싼 뱅크 사이의 제2보조배선, 제1전극 상에 유기발광층; 및 유기발광층상에 위치하며 상기 제2보조배선과 전기적으로 연결되는 제2전극을 포함하는 유기발광표시장치를 제공한다.

Description

유기발광표시장치 및 이를 제조하는 방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND FABRICATING METHOD THEREOF}

본 발명은 보조배선을 포함하는 유기발광표시장치 및 이를 제조하는 방법에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display Device, 또는 유기전계발광표시장치) 등과 같은 다양한 표시장치가 활용되고 있다. 이러한 다양한 표시장치에는, 그에 맞는 표시패널이 포함된다.

표시패널은 각각의 화소영역에 박막 트랜지스터들이 형성되어 있으며, 박막 트랜지스터의 전류의 흐름을 통하여 표시패널 내의 특정 화소영역이 제어된다. 박막 트랜지스터는 게이트와 소스/드레인 전극으로 구성된다.

유기 발광 표시장치는 서로 다른 두 전극 사이의 발광층이 형성되며, 어느 하나의 전극에서 발생한 전자와 다른 하나의 전극에서 발생한 정공이 발광층 내부로 주입되면, 주입된 전자 및 정공이 결합하여 액시톤(exciton)이 생성되고, 생성된 액시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광하여 화상을 표시하는 표시장치이다.

한편, 유기 발광 표시장치에서 전자를 주입하는 전극, 예를 들어 캐소드인 경우, 캐소드의 비저항에 의한 전압 강하가 발생할 수 있는데, 이는 표시장치의 크기가 증가할수록 전압강화가 증가할 수 있으며 이는 곧 휘도 저하로 이어진다. 따라서, 전압 강하를 해결하기 위한 보조배선(또는 보조전극)을 형성하는 것이 필요하다. 또한, 보조배선의 구성에서 추가적인 마스크를 제외시켜 추가 공정으로 인한 비용을 절감시키는 것이 필요하다.

이러한 배경에서, 본 발명의 목적은 대면적의 유기발광표시패널의 휘도의 균일도를 개선시키는데 있다.

또한, 본 발명의 목적은 상면발광(Top emission) 구조에서 캐소드의 투과도를 높이기 위해 얇게 형성할 경우에도 캐소드의 전압강하를 줄이는데 있다.

또한, 본 발명의 목적은 캐소드의 전압을 유지시키는 보조전극과 보조배선을 제공하며, 보조전극과 보조배선을 형성하는 공정을 최소화시켜 공정 비용을 절감시키는데 있다.

전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은 복수의 화소영역이 정의된 기판, 화소영역 각각에 위치하는 제1전극, 제1전극 사이에 위치하는 제1보조배선, 화소영역을 정의하는 뱅크, 제1보조배선에 전기적으로 연결되며, 화소영역을 둘러싼 뱅크 사이의 제2보조배선, 제1전극 상에 유기발광층; 및 유기발광층상에 위치하며 상기 제2보조배선과 전기적으로 연결되는 제2전극을 포함하는 유기발광표시장치를 제공한다.

또다른 측면에서 본 발명은 기판 상의 복수의 화소영역에 제1전극 및 제1보조배선을 형성하는 단계, 화소영역을 정의하며 제1전극 및 제1보조배선의 일부 또는 전부를 노출시키는 뱅크를 형성하는 단계, 제1보조배선이 노출된 영역에서 전기적으로 연결된 제2보조배선을 형성하는 단계, 제2보조배선이 형성된 기판 상에 유기발광층을 형성하는 단계, 및 유기발광층 상에 제2보조배선과 전기적으로 연결되는 제2전극을 형성하는 단계를 포함하는 유기발광표시장치를 제조하는 방법을 제공한다.

이상에서 설명한 바와 같이 본 발명에 의하면, 보조배선이 화소영역의 주변 영역에 위치하며 캐소드와 같은 전극과 연결되므로 표시장치 또는 표시패널 전체의 휘도를 균일하게 유지할 수 있다.

또한, 본 발명에 의하면, 보조배선은 표시패널의 가로 또는 세로 중 어느 하나의 방향 이상으로 위치할 수 있으므로, 캐소드와 같은 전극의 저항을 감소시킬 수 있다.

또한, 본 발명에 의하면, 보조배선은 뱅크 사이에 별도의 격벽 없이 형성되므로 종래의 개구율 감소 문제를 해결하여 유기발광층의 소자 수명을 증가시킬 수 있다.

도 1은 실시예들에 따른 표시장치를 간략하게 나타낸 도면이다.
도 2는 전압강하가 발생하는 구조를 보여주는 도면이다.
도 3은 보조전극이 없는 경우의 전압강하로 인한 휘도 저하를 보여주는 그래프이다.
도 4는 격벽으로 보조전극을 형성하는 구성을 보여주는 도면이다.
도 5는 본 발명의 일 실시예에 의한 네가티브 포토레지스트가 보조배선 상에 배치된 구성의 단면도이다.
도 6은 본 발명의 일 실시예에 의한 포지티브 포토레지스트가 보조배선 상에 배치된 구성의 단면도이다.
도 7은 본 발명의 다른 실시예에 의한 보조배선이 위치하는 구성을 보여주는 단면도이다.
도 8 내지 도 15는 본 발명의 일 실시예에 의한 보조배선을 형성하는 공정을 보여주는 도면이다.
도 16는 본 발명의 다른 실시예에 의한 단면을 보여주는 도면이다.
도 17은 본 발명의 일 실시예에 의한 제1보조배선과 제2보조배선이 전체가 전기적으로 접촉하는 구성을 보여주는 평면도이다.
도 18은 본 발명의 다른 실시예에 의한 제1보조배선과 제2보조배선이 일부 영역에서 전기적으로 접촉하는 구성을 보여주는 평면도이다.
도 19는 본 발명의 일 실시예에 의한 화소 별로 제1보조배선의 크기를 달리 형성하는 구성을 보여주는 도면이다.
도 20은 본 발명을 적용할 경우 패널에서 제1전극과 함께 배치된 제1보조배선을 보여주는 도면이다.
도 21은 도 20 에서 제2보조배선이 배치되는 실시예를 제시하는 도면이다.
도 22는 본 발명의 또다른 실시예에 의한 보조배선의 배치를 보여주는 도면이다.
도 23은 본 발명의 적용으로 인한 개구율의 증가에 따른 패널의 휘도 수명의 증가를 보여주는 도면이다.
도 24는 도 4의 격벽구조에서 보조배선 배치로 인한 개구율과 본 발명의 보조배선 배치로 인한 개구율을 비교한 도면이다.
도 25는 본 발명의 일 실시예에 의한 보조배선을 기판 내에 형성하는 과정을 보여주는 도면이다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.

도 1은 실시예들에 따른 표시장치를 간략하게 나타낸 도면이다.

도 1을 참조하면, 실시예들에 따른 표시장치(100)는, 제1방향(예: 수직방향)으로 다수의 제1라인(VL1~VLm)이 형성되고, 제2방향(예: 수평방향)으로 다수의 제2라인(HL1~HLn)이 형성되는 표시패널(110)과, 다수의 제1라인(VL1~VLm)으로 제1신호를 공급하는 제1구동부(120)와, 다수의 제2라인(HL1~HLn)으로 제2신호를 공급하는 제2구동부(130)와, 제1구동부(120) 및 제2구동부(130)를 제어하는 타이밍 컨트롤러(140) 등을 포함한다.

표시패널(110)에는, 제1방향(예: 수직방향)으로 형성된 다수의 제1라인(VL1~VLm)과 제2방향(예: 수평방향)으로 형성된 다수의 제2라인(HL1~HLn)의 교차에 따라 다수의 화소(P: Pixel)가 정의된다.

전술한 제1구동부(120) 및 제2구동부(130) 각각은, 영상 표시를 위한 신호를 출력하는 적어도 하나의 구동 집적회로(Driver IC)를 포함할 수 있다.

표시패널(110)에 제1방향으로 형성된 다수의 제1라인(VL1~VLm)은, 일 예로, 수직방향(제1방향)으로 형성되어 수직방향의 화소 열로 데이터 전압(제1신호)을 전달하는 데이터 배선일 수 있으며, 제1구동부(120)는 데이터 배선으로 데이터 전압을 공급하는 데이터 구동부일 수 있다.

또한, 표시패널(110)에 제2방향으로 형성된 다수의 제2라인(HL1~HLn)은 수평방향(제2방향)으로 형성되어 수평방향의 화소 열로 스캔 신호(제1신호)를 전달하는 게이트 배선일 수 있으며, 제2구동부(130)는 게이트 배선으로 스캔 신호를 공급하는 게이트 구동부일 수 있다.

또한, 제1구동부(120)와 제2구동부(130)와 접속하기 위해 표시패널(110)에는 패드부가 구성된다. 패드부는 제1구동부(120)에서 다수의 제1라인(VL1~VLm)으로 제1신호를 공급하면 이를 표시패널(110)로 전달하며, 마찬가지로 제2구동부(130)에서 다수의 제2라인(HL1~HLn)으로 제2신호를 공급하면 이를 표시패널(110)로 전달한다.

각 화소(pixel)는 하나 이상의 부화소(subpixel)를 포함한다. 부화소는 특정한 한 종류의 컬러필터가 형성되거나, 또는 컬러필터가 형성되지 않고 유기발광소자가 특별한 색상을 발광할 수 있는 단위를 의미한다. 부화소에서 정의하는 색상으로 적색(R), 녹색(G), 청색(B)과 선택적으로 백색(W)를 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 각 부화소는 별도의 박막 트랜지스터와 이에 연결된 전극이 포함되므로 이하, 화소를 구성하는 부화소 역시 하나의 화소영역으로 지칭한다.

한편, 유기발광표시장치는 상면발광과 하면발광(Bottom Emission), 양면발광(Dual Emission) 등이 있다. 어느 발광 방식을 택하여도 표시패널이 증가하는 대면적의 표시패널에서는 캐소드를 전면에 형성시키는 과정에서 캐소드의 전압강하가 발생할 수 있으므로 이를 해결하기 위한 보조전극 또는 보조배선을 비개구 영역에 형성할 수 있다. 이하, 본 명세서에서는 상면발광의 표시장치를 중심으로 설명하지만, 본 발명의 실시예들이 상면발광에 한정되는 것은 아니며, 캐소드의 전압강하를 방지하는 모든 표시장치의 구조에 적용될 수 있다.

도 2는 전압강하가 발생하는 구조를 보여주는 도면이다. 표시패널에서 전원이 인가되는 구조를 살펴보면, 전원부(190)에서 제1구동부(120) 또는 제2구동부(130)를 통하여 180a 또는 180b와 같이 기저전원을 제공하여 표시패널의 표시영역(111)으로 인가된다. 상하의 에지에서 기저전원이 인가되므로, 표시영역(111)의 에지 영역에서 가장 휘도가 높고, 패널의 중심부에서 휘도가 낮다. 이러한 특징에 대해 도 3에서 자세히 살펴본다.

도 3은 보조전극이 없는 경우의 전압강하로 인한 휘도 저하를 보여주는 그래프이다. 도 3을 살펴보면, 도 2의 180a와 180b와 같이 기저전원이 공급되는 에지 영역에서는 휘도가 높으며, 중심부에서는 휘도가 낮다. 이러한 현상은 표시장치의 크기가 증가할 경우 더욱 크게 발생한다. 따라서, 전압 강화와 이로 인한 휘도 저하를 막기 위한 보조 전극이 필요하다.

기존의 상면발광인 유기발광표시장치에서는 박막의 캐소드(~100Å)를 사용하여 캐소드의 높은 저항으로 휘도 불균일이 발생할 수 있다. 또한, 패널의 어레이 전면에 백색 EL(White EL)을 증착하면서 보조전극 또는 보조배선을 적용함에 있어 한계가 발생하였다. 이를 해결하기 위한 한 실시예로 격벽 구조를 도입하여 패널의 어레이 내에 백색 EL을 증착하더라도 보조전극이 노출되는 구조로 IZO증착을 통해 캐소드와 보조전극을 컨택시켜 휘도의 균일도를 개선하는 방법이 있다.

도 4는 격벽으로 보조전극을 형성하는 구성을 보여주는 도면이다. 기판(401) 상에 버퍼(402)가 위치하며, 버퍼 상에 액티브(405), 게이트 절연막(Gate Insulator, 407), 게이트(410), 층간 절연막(Interlayer Dialect, 415), 소스 및 드레인(420), 패시베이션층(Passivation Layer, 425), 제1평탄화층(Pacification layer, 427), 그리고 소스 또는 드레인(420)에 연결된 연결전극(430), 연결전극(430)와 같은 물질로 구성된 제1보조전극(431), 제1전극 혹은 일 실시예로 애노드(Anode, 440), 층간 절연막(415)에 형성된 컨택홀(418)을 통하여 소스 또는 드레인(420)과 액티브(405)가 연결된다. 그리고 애노드(440)와 같은 물질로 구성된 제2보조전극(441), 그리고 뱅크(450)와 유기발광층(470), 제2전극 혹은 일 실시예로 캐소드(Cathode, 480), 그리고 격벽(490)이 위치한다.

도 4와 같이 격벽 구조를 적용할 경우, 휘도의 균일도가 개선되지만, 보조전극과 격벽을 형성하기 위하여 3개의 레이어가 추가된다. 즉, 캐소드와 연결되어 저항을 감소시킬 목적으로 두꺼운 두께의 보조전극이 사용되고 이를 평탄화하기 위한 평탄화층이 추가된다. 또한 전면 증착되는 백색 EL의 미증착 영역을 형성하여 보조전극과 캐소드를 컨택시키는 구조를 형성하게 된다.

도 4와 같이 격벽 구조에 의한 보조전극을 구현하기 위해서는 3개의 레이어가 필요하며, 이를 위해 보조전극(증착→노광→형상→식각), 평탄화층(코팅→노광→현상→열처리), 격벽(코팅→노광→현상→열처리)의 공정이 추가된다. 즉, TFT 공정 이후 PAC 추가가 필요하므로 6개의 마스크(Mask)가 필요하며, 보조전극 컨택부에 의해 개구율 저하 문제가 발생한다. 6개의 마스크가 적용되는 공정은 PAC(427), 보조 전극(430, 431), PAC(435), 애노드(440), 뱅크(450), 격벽(490)의 형성이다.

도 4에서 보조전극(441)과 캐소드(480)가 컨택하기 위해 뱅크가 오픈된 영역(BO)의 크기가 증가할 경우, 즉 보조전극을 위한 뱅크와 격벽의 사용으로 인해 개구율이 저하되는 문제가 발생한다.

따라서, 본 명세서에서는 개구율의 저하 없이 보조전극, 즉 보조배선을 배치하는 구성을 제안한다. 이를 위해 본 발명의 일 실시예들은 보조배선을 화소 영역 사이에 위치시키되, 별도의 격벽 없이 뱅크 영역을 오픈하고 오픈된 영역에 보조배선을 배치한다.

뱅크가 오픈된 영역은 상하 또는 좌우로 오픈될 수도 있으며, 보조배선을 2중층으로 하여 애노드(440) 층에 배치된 제1보조배선과 뱅크가 오픈된 영역에서 접하는 제2보조배선으로 구성할 수 있다.

도 5는 본 발명의 일 실시예에 의한 네가티브 포토레지스트가 보조배선 상에 배치된 구성의 단면도이다. 동일한 구성요소에 대해서는 도 4의 설명을 참조한다.

도 5에서 두 개의 화소 영역(subpixel_i, subpixel_j) 사이에 뱅크가 오픈된 영역(BO)에서 제1보조배선(505)와 제2보조배선(510)이 배치되어 있다. 제1보조배선(505)와 제2보조배선(510)은 화소 영역을 구성하는 두 개의 뱅크(450b, 450c)이 오픈된 영역에서 서로 접촉한다. 그 결과 별도의 격벽 없이도 제1보조배선(505), 그리고 제1보조배선(505)에 전기적으로 연결된 제2보조배선(510)에 제2전극(480)이 연결된다. 뱅크 오픈된 영역에서 형성되는 제2보조배선(510)은 뱅크 오픈된 영역의 형상에 따라 다양하게 구성될 수 있다. 이에 대해서는 후술하고자 한다.

한편, 제2보조배선(510) 상에 네가티브 포토레지스트(515a)가 형성될 경우 네가티브 포토레지스트(515a) 상에 유기발광층(470)과 제2전극(480)을 구성하는 물질이 배치될 수 있다. 물론, 네가티브 포토레지스트(515a)를 제거할 수 있다.

도 6은 본 발명의 일 실시예에 의한 포지티브 포토레지스트가 보조배선 상에 배치된 구성의 단면도이다. 도 5와 비교하여 포지티브 포토레지스트(515b)의 형상이 네가티브 포토레지스트(515a)와 상이하며, 그 외의 구성은 도 5와 동일하다.

도 5 및 도 6의 구성에서 제1전극(440) 사이에 위치하는 제1보조배선(505)와, 제1보조배선에 전기적으로 연결되며, 화소영역을 둘러싼 뱅크(450b, 450c) 사이의 제2보조배선(510), 그리고 제2보조배선과 전기적으로 연결되는 제2전극(480)의 구성을 통하여 대면적의 표시패널에서 제2전극(예를 들어 캐소드)의 저항을 낮추며 전압강하 문제를 해결할 수 있다. 특히, 대면적의 표시패널은 중심 영역에서 도 3에서 살펴본 바와 같이 전압 강하 문제로 인해 휘도 불균일 문제가 발생하는데, 도 5 및 도 6과 같은 본 발명을 적용할 경우 패널의 중심부까지 연결된 제1보조배선 또는 제2보조배선 중 어느 하나 이상에 제2전극과 동일한 전위의 전원이 인가되므로, 표시패널 중심부의 전압 강하를 줄일 수 있다.

도 5, 6은 연결전극이 포함된 구성이지만, 그러하지 않은 구성에도 적용할 수 있다.

도 7은 본 발명의 다른 실시예에 의한 보조배선이 위치하는 구성을 보여주는 단면도이다. 도 7에서는 도 5, 6에서 살펴본 연결전극(430)을 배치시키지 않은 구성으로, 제1전극(440)이 구동 트랜지스터의 소스 또는 드레인(420)에 직접 연결되어 있다. 제1보조배선(505)은 제1전극(440)과 함께 배치되며 제1보조배선(505)의 깊이는 제1전극(440)의 깊이에 비례할 수 있다. 또는 제1보조배선(505)은 제1평탄화층(427)에 홀을 형성하지 않고 제1평탄화층(427) 상에 배치시킬 수 있다.

도 5 내지 7에서 액티브(405)의 일 실시예는 산화물 반도체 또는 LTPS(Low Temperature Poly-silicon)이다. 소스/드레인(420), 게이트(410), 연결전극(430)은 도전성 물질이며, 일 실시예로 Cu/MoTi, 또는 Mo/Al/Mo 합금일 수 있으나 이에 한정되지 않고 다양한 물질이 적용될 수 있다. 애노드/리플렉터(440)와 제1보조배선(505) 또는 제2보조배선(510)은 ITO를 이용하거나 ITO/Ag/ITO, ITO/APC/ITO를 이용할 수 있다. 또한, 제1보조배선(505)으로는 제1전극인 애노드(440)와 동일한 물질로 사용하되, 제2보조배선(510)은 Cu, Mo, 또는 이들의 합금을 이용할 수 있다. 뱅크(450)는 OC(Overcoat)를 이용할 수 있으며, 또다른 실시예로 유기물인 폴리이미드(PI)를 이용할 수 있다. 다른 실시예로 무기물로 SiO2, SiNx를 이용할 수 있다.

제2전극인 캐소드(480)는 ITO, IGZO, IZO, Mg, Ag 또는 이들의 합금 등을 이용할 수 있다.

도 5 내지 도 7에서 제2보조배선 상에 포토레지스트를 그대로 배치시킬 수 있으며, 포토레지스트 상에 증착된 유기발광층을 구성하는 물질은 직진성을 가지며 포토레지스트의 높이 차이로 인해 발광하지 않는다. 따라서, 시인성을 해치지 않으면서도 포토레지스트를 제거하는 공정 없이 표시패널을 구성할 수 있다.

물론, 포토레지스트의 제거할 수 있으며, 이는 포토레지스트의 물질적 특성과 공정상의 효율, 유기발광층의 물질의 종류 등에 따라 선별적으로 이루어질 수 있다.

도 5 및 도 7에서 제2보조배선(510) 상에 배치된 포토레지스트(515a, 515b, 515c)들은 제거될 수 있다.

도 8 내지 도 15는 본 발명의 일 실시예에 의한 보조배선을 형성하는 공정을 보여주는 도면이다.

설명의 편의를 위하여, 도 5, 6, 7의 평탄화층(435, 427)을 800으로 지시한다. 한편, 제1전극(840a, 840b)과 연결되는 전극(801a, 801b)는 앞서 살펴본 연결전극(430)이 되거나, 또는 구동 트랜지스터의 소스 또는 드레인(420)가 될 수 있다.

도 8은 본 발명의 일 실시예에 의한 평탄화층(800) 상에 제1전극(840a, 840b)과 제1보조배선(805)이 배치된 구조이다. 하나의 공정에서 하나의 도전성 물질을 이용하여 제1전극(840a, 840b)과 제1보조배선(805)이 형성된다.

도 9는 도 8의 구성에 뱅크를 배치한 구성이다. 전술한 바와 같이, 제1보조배선(805)을 노출시키며, 또한 화소영역을 정의하도록 850a~850d와 같이 배치된다.

도 10은 도 8의 구성에 제2보조배선을 형성하기 위한 도전성 물질을 810과 같이 증착 또는 코팅한다. 그리고, 제2보조배선을 패터닝하기 위한 포토레지스트를 815와 같이 도 11과 같이 증착 또는 코팅한다. 이후, 도 12와 같이 제2보조배선(810)을 식각하기 위한 포토레지스트를 815와 같이 형성하고 도 13과 같이 제2보조배선(810)을 식각할 수 있다. 이는 노광공정 후 디벨롭(develop)을 통하여 포토레지스트 모양을 형성할 수 있다. 도 12 및 도 13의 포토레지스트가 포지티브 포토레지스트인 경우, 도 6의 515b와 같은 형상을 포토레지스트가 보유할 수 있다.

이후 도 14와 같이 유기발광층(870)과 캐소드와 같은 제2전극(880)을 도포할 수 있으며, 도 15와 같이 포토레지스트를 제거할 수 있다.

도 8 내지 도 15에서는 제1보조배선(805)이 평탄화층(800) 상에 홀을 형성하여 제1보조배선(805)이 평탄화층(800)의 홀의 격벽에 배치되도록 할 수 있다. 이는 제1보조배선(805)이 가지는 면적을 넓게 하여 제2전극의 저항을 줄일 수 있다. 이와 달리, 제1보조배선(805)이 평탄화층(800)의 홀 생성 없이 평탄화층(800)상에 배치되는 구조도 가능하다.

도 16는 본 발명의 다른 실시예에 의한 단면을 보여주는 도면이다. 도 16에서는 평탄화층(800) 상에 제1보조배선(1605)이 배치되며, 별도의 홀이 제1보조배선(1605) 하에 형성되지 않은 구성이다. 제1보조배선(1605)은 뱅크(850b, 850c)가 오픈된 영역에서 제2보조배선(1610)과 전기적으로 연결된다.

지금까지 살펴본 구성에서 대면적 저저항의 제2전극, 예를 들어 탑 캐소드 전극을 구현할 수 있다. 또한, 도 4에서 살펴본 바와 같이 기존 보조 배선 또는 보조 전극을 컨택시키는 구조와 비교하여 개구율 향상에 의한 수명이 상승한다.

특히, 본 발명은 보조 배선을 형성하는 과정에서 제1보조배선은 제1전극과 같이 사용되므로 별도의 마스크가 추가되지 않는다. 즉, 도 4의 격벽 구조와 비교할 때, 제1전극의 형성에 필요한 마스크, 뱅크를 형성하는데 필요한 마스크, 그리고 보조전극을 형성하기 위해 포토레지스트를 형성하는데 필요한 마스크 총 3개의 마스크로, 이는 도 4와 비교하여 동일한 수의 마스크를 적용함을 알 수 있다.

본 발명에서 제1보조배선과 제2보조배선은 반드시 전체가 전기적으로 접촉할 필요는 없다.

도 17은 본 발명의 일 실시예에 의한 제1보조배선과 제2보조배선이 전체가 전기적으로 접촉하는 구성을 보여주는 평면도이다. 1791은 제1전극(1740)과 제1보조배선(1705)이 배치된 형상이다. 그리고 화소 영역을 정의하기 위해 1792와 같이 뱅크(1715)가 배치된다. 뱅크(1715)는 제1보조배선(1705)를 노출시키고 있다. 여기에 제2보조배선을 위한 물질을 코팅한 후 노광 등 앞서 살펴본 공정을 진행하면 1793과 같이 제2보조배선(1710)이 형성된다.

도 17과 같이 제1전극(1740)과 제1보조배선(1705)이 동일한 공정으로 형성되므로, 별도의 마스크 없이 제1보조배선을 형성할 수 있어 공정상의 효율을 가져올 수 있다.

도 17에서 뱅크(1715)는 화소영역을 정의하며 제1보조배선(1705)를 노출시키므로, 패널 전체에서 제1보조배선(1705)과 제2보조배선(1710)이 전기적으로 접촉한다.

도 18은 본 발명의 다른 실시예에 의한 제1보조배선과 제2보조배선이 일부 영역에서 전기적으로 접촉하는 구성을 보여주는 평면도이다. 1891은 제1전극(1740)과 제1보조배선(1705)이 배치된 형상으로 도 17의 1791과 동일하다. 그리고 화소 영역을 정의하기 위해 1892와 같이 뱅크(1815)가 배치된다. 뱅크(1815)는 제1보조배선(1705)를 노출시키고 있다. 또한, 1880과 같이 일부 영역에서는 제1보조배선(1705) 상에 뱅크(1815)가 배치되어 있다. 여기에 제2보조배선을 위한 물질을 코팅한 후 노광 등 앞서 살펴본 공정을 진행하면 1893과 같이 제2보조배선(1810a, 1810b, 1810c, 1810d)이 배치되며, 각 제2보조배선들 사이는 끊어져있으나, 제1보조배선(1705)를 통해 모두 전기적으로 연결된다.

즉, 도 18과 같은 구조는 제2보조배선과 제1보조배선이 전체적으로 중첩되지 않고, 일부에만 연결되는 구조이며, 이는 제1보조배선과 제2보조배선이 접촉하는 지점을 위해 일부의 뱅크만 오픈하여 개구율을 높이거나, 또는 뱅크 오픈으로 인한 공정 편차를 제거할 수 있다.

화소의 크기는 색상 별로 달라질 수 있다. 이에 따라 제1전극(애노드)의 크기도 달라질 수 있다. 따라서, 제1전극 옆에 배치되는 제1보조배선의 두께 또는 제1보조배선 상에 배치되는 제2보조배선의 크기도 상이할 수 있다.

화소들은 색상의 특성 또는 화소 별 전류 구동 능력 등의 차이로 인해 제1전극의 크기가 상이할 수 있다. 제1보조배선은 이러한 제1전극의 크기가 작은 화소에 인접하게 배치하여 전체 패널의 크기에 대비하여 개구율을 증가시킬 수 있다. 마찬가지로 제2보조배선의 배치 역시 개구율을 증가시킬 수 있도록, 제1전극의 크기가 작은 화소영역에 인접하게 배치시킬 수 있다.

도 19는 본 발명의 일 실시예에 의한 화소 별로 제1보조배선의 크기를 달리 형성하는 구성을 보여주는 도면이다. 도 17의 1791을 확대한 것으로, 제1전극(1740)과 제1보조배선(1705)이 패터닝된 표시패널의 일부 영역을 확대하여 보여준다. 제1전극(1740)과 제1보조배선(1705)은 동일한 물질로 하나의 공정에서 형성될 수 있다. 다수의 화소들이 배치되어 있으며, 이 중에서 1910a 및 1910b가 지시하는 열의 화소는 다른 화소들과 비교할 때 작은 크기이므로, 그에 따라 제1전극(1740a)의 크기 역시 다른 화소의 제1전극보다 작다. 제1보조배선(1705)은 크기가 작은 제1전극(1740a)에 인접하여 배치될 수 있다.

도 20은 본 발명을 적용할 경우 패널에서 제1전극과 함께 배치된 제1보조배선(1705)을 보여주는 도면이다. 화소영역에 애노드를 일 실시예로 하는 제1전극(1740)가 배치되어 있으며, 제1전극(1740) 사이에 제1보조배선(1705)이 위치한다.

또한, 도 20에서 제1보조배선(1705)의 일단 또는 양단에는 2050 또는 2060과 같이 제2전극인 캐소드와 동일한 전위의 전원(기저전원)이 인가되도록 하여, 표시패널 상의 기저전원이 균일하게 인가될 수 있도록 한다. 이는 표시패널의 에지 영역과 중심영역의 휘도를 균일하게 한다. 제2전극인 캐소드와 동일한 전위의 전원은 2050 방향으로 좌우 양측에 인가되거나 좌우 어느 일측에 인가될 수 있다. 또한 제2전극인 캐소드와 동일한 전위의 전원은 2060 방향으로 상하 양측에 인가되거나 상하 어느 일측에 인가될 수 있다.

도 20에서는 모든 화소영역들 사이에 제1보조배선(1705)이 위치할 수 있으나 이는 개구율을 고려하여 다양하게 구성할 수 있음은 앞서 도 19에서 살펴보았다.

한편, 제2보조배선은 제1보조배선과 다양한 방식으로 접촉할 수 있다. 도 20과 같은 구조에서 제2보조배선이 형성될 수 있는 영역을 뱅크로 구획지을 수 있다.

도 21은 도 20 에서 제2보조배선이 배치되는 실시예를 제시하는 도면이다. 설명의 편의를 위하여 뱅크는 도시하지 않고, 제2보조배선만을 표시하였다. 2101은 일정 간격을 두고 제2보조배선(2110a)이 배치된 구성이다. 제2보조배선(2110a)은 세로 방향으로 연결될 필요는 없으며, 제2전극과 접하는 영역을 넓히기 위해 화소 영역 중 장방향으로 형성될 수 있다. 제2보조배선(2110a)과 제1보조배선(1705)가 접하며, 제1보조배선(1705)에 제2전극과 동일한 전원이 인가되어 표시패널의 중심부에 위치하는 제2전극의 전압강하는 발생하지 않는다.

2102는 제2보조배선(2110b)이 배치된 또다른 실시예이다. 여기서 제2보조배선(2110b)는 각 화소 행에서 교대로 배치된다. 특정 열에 위치한 화소의 제2전극이 고르게 제2보조배선(2110b)에 전기적으로 연결될 수 있다.

도 22는 본 발명의 또다른 실시예에 의한 보조배선의 배치를 보여주는 도면이다. 도 22에서 제1보조배선(1705)는 가로 방향으로 배치되어 있다. 그리고 제2보조배선(2210)은 세로 방향으로 배치되어 일부 영역에서 제1보조배선(1705)와 접촉한다. 이때, 제1보조배선(1705)이 배치되지 않은 영역에도 제2보조배선(2210)이 배치될 수 있다. 제1보조배선(1705)이 배치되지 않은 영역에는 뱅크를 오픈할 필요 없이 제2보조배선(2210)을 뱅크 위에 형성할 수 있으며, 제2보조배선(2210)과 각 화소의 제2전극이 전기적으로 접할 수 있다. 제1보조배선(1705)은 세로 방향으로 간헐적으로 배치될 수 있으며, 이는 개구율과 패널의 크기, 제1보조배선(1705)에 인가한 전원이 중심부에서 드롭될 가능성 등을 고려하여 제1보조배선(1705)을 다양하게 배치시킬 수 있다.

도 4와 달리, 본 발명은 제1보조배선과 제2보조배선이 전기적으로 접촉할 수 있는 영역이 뱅크를 오픈함으로써 구현되므로, 뱅크가 오픈되어야 하는 영역이 줄어든다. 따라서, 전체 패널에서 보조배선을 위한 영역이 줄어들어 개구율을 증가시킬 수 있다.

도 23은 본 발명의 적용으로 인한 개구율의 증가에 따른 패널의 휘도 수명의 증가를 보여주는 도면이다. 패널의 크기에 따라 두 가지 경우의 실험예를 보여준다. 두 가지 경우(2301, 2302) 모두 패널의 개구율이 증가할 경우 패널 휘도 수명이 증가함을 알 수 있다. 따라서, 본 발명을 적용할 경우, 보조배선으로 인한 캐소드의 전압 강하를 방지하여 휘도 저하를 방지하면서 또한, 개구율을 증가시켜 패널의 수명을 증가시키는 효과를 가질 수 있다.

도 24는 도 4의 격벽구조에서 보조배선 배치로 인한 개구율과 본 발명의 보조배선 배치로 인한 개구율을 비교한 도면이다. 2410은 도 4의 격벽 구조를 단순화시킨 것으로 Width_Wall은 격벽(490)의 폭, Width_bk는 격벽 하부에 배치되는 뱅크의 폭, Width_auc는 보조전극(441)의 폭을 지시한다. 1820은 도 5, 6과 같이 본 발명을 적용할 경우 보조배선이 배치된 예를 보여준다.

비교의 편의를 위하여, 제1전극(440) 또는 보조배선(441, 505)을 뱅크(450, 450b, 450c)가 덮는 길이를 Dist(b, e)로 지시하며, 뱅크(450, 450b)와 뱅크(450, 450c) 사이에 최소한으로 유지되는 거리를 Dist(b, b)라 한다. 그리고 전극 또는 배선들 사이에 요구되는 최소한의 거리를 Dist(e, e)라 한다.

도 24에서 2410은 도 4의 구성에서 비개구 영역에 해당하는 부분은 w1로 아래와 같은 수학식 1에 의해 산출된다.

[수학식 1]

w1 = 2*Dist(e, e) + 2*Dist(b, e) + wdth_auc =

2*Dist(e, e) + 2*Dist(b, e) + 2*Dist(b, e) + 2*Dist(b, b) + width_bk =

2*Dist(e, e) + 4*Dist(b, e) + 2*Dist(b, b) + width_bk

한편, 2420에서 도 5의 구성에서 비개구영역에 해당하는 부분은 w2로 아래와 같은 수학식 2에 의해 산출된다.

[수학식 2]

w2= 2*Dist(e, e) + 4*Dist(b, e) + Dist(b, b)

수학식 1과 수학식 2를 비교해보면 w2와 w1의 차이는 수학식 3과 같다.

[수학식 3]

w1-w2= Dist(b, b) + width_bk

만약, Dist(b, b)의 값이 21.5um이고 Dist(b, e)의 값이 5um이며, Dist(e, e)의 값이 8um, width_bk의 값이 5um인 경우, w1-w2는 26.5um가 되어 본 발명이 개구율을 증가시킴을 알 수 있다.

본 발명을 적용할 경우, 수학식 3의 값만큼 개구영역이 증가한다. 이는 격벽(490)을 구성하기 위해 분리된 뱅크를 만들어야 하는 문제가 본 발명에서 제거되기 때문이다.

도 25는 본 발명의 일 실시예에 의한 보조배선을 기판 내에 형성하는 과정을 보여주는 도면이다.

먼저, 기판상에 박막 트랜지스터를 형성한다(S2510). 그리고 기판상의 각 박막 트랜지스터에 의해 제어되는 화소영역에 제1전극 및 제1보조배선을 형성한다(S2520). 이후, 화소영역을 정의하며 제1전극 및 제1보조배선의 일부 또는 전부를 노출시키는 뱅크를 형성한다(S2530). 이후 제1보조배선이 노출된 영역에서 전기적으로 연결된 제2보조배선을 형성한다(S2540). 그리고 유기배선과 제2전극을 형성한다(S2550). 여기서, 제2전극은 유기발광층 상에 배치되며, 제2보조배선과 전기적으로 연결되도록 배치할 수 있다.

제1보조배선과 제2보조배선의 배치는 개구율을 고려하여 다양하게 구성될 수 있다. 제1보조배선과 제2보조배선이 모든 영역에서 중첩되도록 할 수도 있고, 제1보조배선은 제1방향으로, 제2보조배선은 제2방향으로 하여 교차 지점에서 전기적으로 연결되도록 구성할 수 있다. 이를 통해 제1보조배선과 제2보조배선의 역할을 나눌 수 있으며, 또한 제2보조배선과 제1보조배선이 접촉하는 영역에서만 뱅크를 오픈시킴으로써 개구율을 증가시킬 수 있다.

제1보조배선은 제2전극과 동일한 전위가 인가될 수 있도록 배치할 수 있다. 제2보조배선은 제2전극과의 전기적 연결을 위해 배치될 수 있다. 도 20 내지 도 22에서 제1보조배선 및 제2보조배선의 배치와 관련한 실시예를 살펴보았으며, 본 발명은 이에 한정되지 않고, 다양하게 변형하여 실시할 수 있다.

또한, 제2보조배선을 형성하기 위해 도 10 내지 도 13에서 살펴본 바와 같이 제2보조배선을 기판의 전면에 도포하고, 포토레지스트를 도포한 후, 포토레지스트를 마스크를 이용하여 노광하고 제2보조배선을 에칭하는 세부적인 공정을 적용할 수 있다. 도 10 내지 도 13의 공정에서 제2보조배선을 위한 마스크를 사용할 수 있으므로, 공정의 효율을 높이면서 제2보조배선을 형성할 수 있다.

또한, 제2전극을 형성한 후, 포토레지스트를 제거할 수 있다.

본 발명은 화소 영역 사이에 뱅크가 오픈된 영역에 보조배선이 위치하는 구성이므로, 박막 트랜지스터와 제1전극과의 전기적 연결 방식은 다양하게 선택될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

본 발명을 적용할 경우, 유기발광표시장치를 구성하는 패널에 보조배선을 구성하면서도 개구율을 확보할 수 있으며, 표시장치의 수명을 향상시킬 수 있다.

본 발명을 적용할 경우, 제1보조배선과 제2보조배선을 결합하여 제2전극, 캐소드의 저항을 낮출 수 있다.

본 발명을 적용할 경우 제2보조배선을 형성하기 위해 포토레지스트와 메탈을 이용하여 제1보조배선과 제2보조배선을 컨택시킬 수 있다. 이를 위해, 뱅크가 오픈된 영역에 제2보조배선과 포토레지스트가 존재하며, 제2보조배선은 제2전극(캐소드)와 전기적으로 연결되어, 제2전극의 저항을 낮추고 전압강하 현상을 줄일 수 있다. 특히, 제1보조배선에 제2전극과 동일한 전위의 전원을 인가함으로써, 대면적의 표시패널의 중심부에서 발생가능한 제2전극의 전압 강하 문제를 해결할 수 있다.

한편, 제2보조배선 위에 배치되는 포토레지스트, 유기발광층, 제2전극물질의 제거를 용이하게 하기 위하여, 포토레지스트와 디벨로퍼, 스트리퍼를 사용함에 있어서, 유기발광표시장치의 패널 상의 OLED의 손상을 방지하기 위하여 플루오린 계열의 물질 또는 플루오린 처리된 물질(Fluorinated material)을 사용할 수 있다. 일 실시예로 플루오린 처리된 포토레지스트를 형성하고, 디벨로핑에 적용하는 물질로 HFE-7300을, 포토레지스트를 제거하는 스트리핑 물질(stripper)로 HFE-7300에 HMDS을 혼합한 물질을 적용할 수 있다. 혼합 비율로는 HMDS가 5%가 되도록 할 수 있으나, 이에 한정되는 것은 아니다. 제2보조배선 위의 포토레지스트를 제거하는 과정에서 제2보조배선 상에 플루오린 계열의 물질, 즉 포토레지스트가 일부 잔존할 수 있다.

본 발명을 적용할 경우, 도 4의 격벽을 제거하고 뱅크가 노출된 영역에 보조배선을 배치하므로, 표시패널의 박막화를 가능하게 하며, 보조배선을 화소영역 사이의 비개구 영역인 컨택영역에 형성하여 캐소드의 전압 강하 문제를 해결하여 휘도를 균일하게 만들 수 있다. 또한, 도 24에서 살펴본 바와 같이 본 발명을 적용할 경우, 2420에 나타난 바와 같이 격벽을 적용한 경우(2410) 보다 개구율이 증가함을 알 수 있다.

본 발명에서 캐소드와 연결되는 제1보조배선 또는 제2보조배선들은 뱅크 상에 메쉬 형태, 그리드 형태로 배치될 수 있다. 또는 상하로 평행하거나 좌우로 평행하게 배치될 수 있다. 제1, 2 보조배선들이 반드시 모든 화소영역 사이의 공간에 배치되어야 하는 것은 아니며, 전압 강하가 증가하는 영역, 예를 들어 표시패널의 중심 부분에 조밀하게 배치할 수 있다. 보조배선을 화소영역 사이의 어느 위치에 배치시킬 것인지는 실시예에 따라 다양하게 적용할 수 있으며, 본 발명은 이에 한정되지 않는다.

도 20에서 살펴본 바와 같이, 보조배선들에도 캐소드와 같이 기저전원을 인가하여 표시패널의 중간 영역에서도 표시패널의 에지 영역과 비교하여 균일하게 기저전원이 인가될 수 있으므로, 표시패널 내에서 휘도의 균일성을 높일 수 있다.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 표시장치 110: 표시패널
120: 제1구동부 130: 제2구동부
140: 타이밍 컨트롤러 405: 액티브
407: 게이트 절연막 410: 게이트
415: 층간 절연막 420: 소스 및 드레인
425: 패시베이션층 427, 435: 평탄화층
430: 연결전극 440, 840, 1740: 제1전극
450, 850: 뱅크 470: 유기발광층
480, 880: 제2전극 505, 805, 1605, 1705 : 제1보조배선
510, 810, 1610, 2110, 2210: 제2보조배선
515, 815: 포토레지스트

Claims

복수의 화소영역이 정의된 기판;
상기 화소영역 각각에 위치하는 제1전극;
상기 제1전극 사이에 위치하는 제1보조배선;
상기 화소영역을 정의하는 뱅크;
상기 제1보조배선에 전기적으로 연결되며, 상기 화소영역을 둘러싼 뱅크 사이의 제2보조배선;
상기 제1전극 상에 유기발광층; 및
상기 유기발광층상에 위치하며 상기 제2보조배선과 전기적으로 연결되는 제2전극을 포함하는 유기발광표시장치.
제1항에 있어서,
상기 제1보조배선은 상기 제1전극과 동일한 물질인 유기발광표시장치.
제1항에 있어서,
상기 제2보조배선 상에 포토레지스트, 상기 유기발광층과 동일한 물질 및 상기 제2전극과 동일한 물질을 포함하는 유기발광표시장치.
제1항에 있어서,
상기 제2보조배선은 상기 제1보조배선 중 일부에 연결되는 유기발광표시장치.
제1항에 있어서,
상기 제1보조배선 또는 상기 제2보조배선에 인접한 화소의 제1전극의 크기는 상기 제1보조배선 또는 상기 제2보조배선이 배치되지 않은 화소의 제1전극의 크기보다 작은 유기발광표시장치.
제1항에 있어서,
상기 제2보조배선 중 일부는 상기 뱅크 상에 위치하는 유기발광표시장치.
제1항에 있어서,
상기 제1보조배선은 제1방향으로 배치되며,
상기 제2보조배선은 제2방향으로 배치되는 유기발광표시장치.
제1항에 있어서,
상기 제1보조배선의 일단 또는 타단은 상기 제2전극과 동일한 전위의 전원이 인가되는 유기발광표시장치.
제1항에 있어서,
상기 제2보조배선에 플루오린 처리된 물질이 잔류하는 유기발광표시장치.
기판 상의 복수의 화소영역에 제1전극 및 제1보조배선을 형성하는 단계;
상기 화소영역을 정의하며 상기 제1전극 및 상기 제1보조배선의 일부 또는 전부를 노출시키는 뱅크를 형성하는 단계;
상기 제1보조배선이 노출된 영역에서 전기적으로 연결된 제2보조배선을 형성하는 단계;
상기 제2보조배선이 형성된 기판 상에 유기발광층을 형성하는 단계; 및
상기 유기발광층 상에 상기 제2보조배선과 전기적으로 연결되는 제2전극을 형성하는 단계를 포함하는 유기발광표시장치를 제조하는 방법.
제10항에 있어서,
상기 제2보조배선을 형성하는 단계는
상기 제2보조배선을 상기 기판의 전면에 도포하는 단계;
상기 제2보조배선 상에 포토레지스트를 도포하는 단계;
상기 포토레지스트를 마스크를 이용하여 노광하는 단계; 및
상기 제2보조배선을 에칭하는 단계를 포함하는 유기발광표시장치를 제조하는 방법.
제10항에 있어서,
상기 제2전극을 형성하는 단계 이후에
상기 포토레지스트를 제거하는 단계를 더 포함하는 유기발광표시장치를 제조하는 방법.