KR20160136813A - 수직형 컨택 구조를 구비하는 질화물계 다이오드 소자 및 이의 제조 방법 - Google Patents
수직형 컨택 구조를 구비하는 질화물계 다이오드 소자 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20160136813A KR20160136813A KR1020150070860A KR20150070860A KR20160136813A KR 20160136813 A KR20160136813 A KR 20160136813A KR 1020150070860 A KR1020150070860 A KR 1020150070860A KR 20150070860 A KR20150070860 A KR 20150070860A KR 20160136813 A KR20160136813 A KR 20160136813A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- nitride
- pattern layer
- electrode
- semiconductor pattern
- Prior art date
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 246
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 185
- 239000010410 layer Substances 0.000 claims description 467
- 238000000034 method Methods 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 35
- 239000011241 protective layer Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 239000002019 doping agent Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 16
- 229910052737 gold Inorganic materials 0.000 claims description 13
- 229910052759 nickel Inorganic materials 0.000 claims description 13
- 229910002704 AlGaN Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 230000017525 heat dissipation Effects 0.000 claims description 7
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 238000007599 discharging Methods 0.000 abstract 1
- 229910002601 GaN Inorganic materials 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910017083 AlN Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
일 실시예에 따르는 질화물계 다이오드 소자는 서로 대향하는 제1 면 및 제2 면을 구비하는 제1 질화물계 반도체 패턴층, 및 상기 제1 질화물계 반도체 패턴층의 제1 면 상에 배치되고 상기 제1 질화물계 반도체 패턴층과 각각 쇼트키 접합 및 오믹 접합을 이루는 제1 전극 패턴층과 제2 전극 패턴층을 구비한다. 또한, 상기 질화물계 다이오드 소자는 상기 제1 질화물계 반도체 패턴층의 제2 면 상에 배치되고 상기 제1 질화물계 반도체 패턴층과 서로 다른 에너지 밴드갭을 구비하는 제2 질화물계 제1 반도체 패턴층, 상기 제1 전극 패턴층과 제1 수직형 컨택층에 의해 전기적으로 연결되는 제1 전극 패드, 및 상기 제2 전극 패턴층과 제2 수직형 컨택층에 의해 전기적으로 연결되는 제2 전극 패드를 포함한다. 이때, 상기 제1 전극 패드와 상기 제2 전극 패드는 상기 제1 질화물계 반도체 패턴층을 기준으로 상하 방향으로 서로 반대쪽에 배치된다.
Description
본 개시(disclosure)는 대체로(generally) 질화물계 다이오드 소자에 관한 것으로, 보다 상세하게는, 수직형 컨택 구조를 구비하는 질화물계 다이오드 소자 및 이의 제조 방법에 관한 것이다.
정보통신기술의 발달로 인해, 고속 스위칭 환경이나 고전압 환경에서 동작하는 고내압 전기 소자의 수요가 증가하고 있다. 종래의 실리콘 기반 소자 또는 갈륨비소계 소자는 재료 자체 한계로 인해 업계의 요청에 부응할 만큼 고내압 특성을 가질 수 없다. 이에 반해, 최근에 등장한 질화갈륨계 소자는 종래의 실리콘 소자에 비해 고속 스위칭 동작이 가능하여 초고속 신호 처리에 적합할 뿐만 아니라 소재 자체의 고내압 특성에 의해 고전압 환경에 적합한 장점이 있어 업계의 주목을 받고 있다.
한편, 상기 질화물계 소자는 상술한 바와 같이, 고속 스위칭 또는 고전압 환경에서 동작하므로, 동작과정에서 발생하는 열의 방출 문제가 대두되고 있다. 일반적으로, 상기 질화물계 소자는 사파이어, 실리콘과 같은 이종 성장 기판 상에서 에피택셜(epitaxial)로 형성된 질화물계 반도체 패턴층으로 구성되는데, 상기 성장 기판의 열 방출 능력이 충분히 우수하지 않다. 따라서, 상기 질화물계 소자 동작시 상기 성장 기판 방향으로 열을 방출시키는 데에는 한계가 있다. 또한, 상기 질화물계 반도체 패턴층과 상기 이종 성장 기판의 경계에는, 격자 상수 차이로부터 기인하는 각종 결함이 존재하고 있으며, 상기 결함은 누설 전류의 통로가 될 수 있다. 이로 인해, 상기 질화물계 소자의 동작 신뢰성에 영향을 줄 수 있다.
또한, 상기 질화물계 소자에는 외부로부터의 전원 공급을 위해, 소정의 크기 이상의 전극 패드가 요청되는데, 이로 인해, 전체 칩 크기를 감소시키는데 어려움이 있다. 상술한 바와 같이, 이종 성장 기판 상에서 질화물계 반도체 패턴층이 적층되어 질화물계 소자를 구성하는 경우, 동일 평면 상에 서로 다른 극성의 전극 패드가 배치되므로, 질화물계 반도체 소자는 상기 전극 패드의 배치를 위해 충분한 면적이 요청된다. 최근에는 전기 소자의 크기 감소 추세에 따라, 상기 전극 패드의 효율적 배치와 관련되는 새로운 기술이 요청되고 있다.
본 개시의 실시 예는 다이오드 소자에 있어서, 서로 다른 극성의 전극 패드의 면적을 줄일 수 있는 질화물계 다이오드 소자의 구조를 제시한다.
본 개시의 실시 예는 열 방출 능력을 향상시킬 수 있는 질화물계 다이오드 소자 구조를 제공한다.
본 개시의 실시 예는 상술한 구조의 질화물계 다이오드 소자를 제조하는 방법을 제공한다.
일 측면에 따르는 질화물계 다이오드 소자가 개시된다. 상기 질화물계 다이오드 소자는 서로 대향하는 제1 면 및 제2 면을 구비하는 제1 질화물계 반도체 패턴층, 및 상기 제1 질화물계 반도체 패턴층의 제1 면 상에 배치되고 상기 제1 질화물계 반도체 패턴층과 각각 쇼트키 접합 및 오믹 접합을 이루는 제1 전극 패턴층과 제2 전극 패턴층을 구비한다. 또한, 상기 질화물계 다이오드 소자는 상기 제1 질화물계 반도체 패턴층의 제2 면 상에 배치되고 상기 제1 질화물계 반도체 패턴층과 서로 다른 에너지 밴드갭을 구비하는 제2 질화물계 제1 반도체 패턴층, 상기 제1 전극 패턴층과 제1 수직형 컨택층에 의해 전기적으로 연결되는 제1 전극 패드, 및 상기 제2 전극 패턴층과 제2 수직형 컨택층에 의해 전기적으로 연결되는 제2 전극 패드를 포함한다. 이때, 상기 제1 전극 패드와 상기 제2 전극 패드는 상기 제1 질화물계 반도체 패턴층을 기준으로 상하 방향으로 서로 반대쪽에 배치된다.
다른 측면에 따르는 질화물계 다이오드 소자의 제조 방법이 개시된다. 상기 질화물계 다이오드 소자의 제조 방법에 있어서, 기판 상에 도펀트에 의해 도핑되지 않은 제2 질화물계 제2 반도체 패턴층, n형 또는 p형 도펀트에 의해 도핑되는 제2 질화물계 제1 반도체 패턴층, 및 제1 질화물계 반도체 패턴층이 순차적으로 형성된 기판 구조물을 준비한다. 이때, 상기 제1 질화물계 반도체 패턴층과 상기 제2 질화물계 제1 및 제2 반도체 패턴층은 서로 다른 에너지 밴드갭을 가지는 물질을 포함한다. 상기 제1 질화물계 반도체 패턴층 상에서 상기 제1 질화물계 반도체 패턴층과 각각 쇼트키 접합 및 오믹 접합을 이루는 제1 전극 패턴층 및 제2 전극 패턴층을 형성한다. 상기 제1 전극 패턴층 및 상기 제2 전극 패턴층을 덮는 절연성 보호층을 상기 기판 상에 형성한다. 상기 절연성 보호층을 선택적으로 식각하여 상기 제1 전극 패턴층 및 상기 제2 전극 패턴층 중 선택되는 어느 하나를 노출시키는 제1 컨택 패턴을 형성한다. 상기 제1 컨택 패턴을 채우며 상기 절연성 보호층 상에 위치하는 전도성 접합층을 형성하고, 상기 전도성 접합층 상에 제1 전극 패드를 적층한다. 상기 기판을 상기 제2 질화물계 제2 반도체 패턴층로부터 분리하여 제거하고, 상기 제2 질화물계 제2 반도체 패턴층을 노출시킨다. 상기 제2 질화물계 제2 반도체 패턴층, 상기 제2 질화물계 제1 반도체 패턴층, 및 상기 제1 질화물계 반도체 패턴층을 선택적으로 식각하여 상기 제1 전극 패턴층 및 상기 제2 전극 패턴층 중 선택되지 않은 나머지 하나를 노출시키는 제2 컨택 패턴을 형성한다. 상기 제2 컨택 패턴을 채우며, 상기 제1 전극 패턴층 및 상기 제2 전극 패턴층 중 선택되지 않은 나머지 하나와 전기적으로 연결되는 제2 전극 패드를 형성한다.
본 개시의 일 실시 예에 의하면, 제1 질화물계 반도체 패턴층과 각각 쇼트키 접합 및 오믹 접합을 이루는 제1 전극 패턴층 및 제2 전극 패턴층을 형성한다. 이어서, 상기 제1 전극 패턴층 및 상기 제2 전극 패턴층과 수직형 컨택층을 통하여 연결되는 제1 전극 패드 및 제2 전극 패드를 형성하되, 상기 제1 질화물계 반도체 패턴층을 기준으로 상하 방향으로 서로 반대쪽에 배치한다. 이와 같이, 상하 방향으로 제1 전극 패드 및 제2 전극 패드를 배치함으로써, 하나의 평면 상에서 제1 전극 패드 및 제2 전극 패드 중 어느 하나만 위치시킬 수 있어서, 전극 패드의 효율적인 배치가 가능해질 수 있다. 이로 인해, 전체 칩의 크기를 감소시킬 수 있다.
또한, 사파이어와 같은 열전도율이 열악한 성장 기판을 제거하고, 열방출 효율이 우수한 전도성 전극 패드를 적용함으로써, 상기 전극 패드를 통한 질화물계 소자의 열 방출 능력을 개선할 수 있다. 이를 통해, 질화물계 소자의 고온 동작의 신뢰성을 향상시킬 수 있다. 또한, 상기 성장 기판을 적용하지 않음으로써, 상기 성장 기판과 질화물계 반도체층과의 계면에 위치하는 결함에 의해 발생하는 동작 신뢰성 저하를 방지할 수 있다.
도 1은 본 개시의 제1 실시 예에 따르는 질화물계 다이오드 소자를 개략적으로 나타내는 단면도이다.
도 2는 본 개시의 제2 실시 예에 따르는 질화물계 다이오드 소자를 개략적으로 나타내는 단면도이다.
도 3 내지 도 12는 본 개시의 일 실시 예에 따르는 질화물계 다이오드 소자의 제조 방법을 개략적으로 나타내는 단면도이다.
도 13은 본 개시의 다른 실시 예에 따르는 질화물계 다이오드 소자의 제조 방법을 개략적으로 나타내는 단면도이다.
도 2는 본 개시의 제2 실시 예에 따르는 질화물계 다이오드 소자를 개략적으로 나타내는 단면도이다.
도 3 내지 도 12는 본 개시의 일 실시 예에 따르는 질화물계 다이오드 소자의 제조 방법을 개략적으로 나타내는 단면도이다.
도 13은 본 개시의 다른 실시 예에 따르는 질화물계 다이오드 소자의 제조 방법을 개략적으로 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 개시의 실시 예들을 보다 상세하게 설명하고자 한다. 그러나 본 개시에 개시된 기술은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다.
본 명세서에서 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 본 명세서에서, '상부' 또는 '하부' 라는 용어는 관찰자의 시점에서 설정된 상대적인 개념으로, 관찰자의 시점이 달라지면, '상부' 가 '하부'를 의미할 수도 있고, '하부'가 '상부'를 의미할 수도 있다.
복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다. 또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서, 일 반도체층과 다른 반도체층 사이의 계면 영역이라 함은, 일 반도체층과 다른 반도체층의 경계면 뿐만 아니라, 상기 경계면과 인접하는 일 반도체층 또는 다른 반도체층의 표면으로부터 소정 깊이의 내부 영역을 포괄하는 것으로 해석될 수 있다.
본 명세서에서, 질화물계 반도체층은 일 예로서, AlxInyGa1-x-yN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1) 과 같은 질화물을 포함할 수 있다. 상기 질화물계 반도체층은 일 예로서, 금속유기화학기상증착법(Metal Organic Chemical Vapor Deposition), 분자빔에피탁시(Molecular Beam Epitaxy), 수소화기상증착에피탁시(Hydride Vapor Phase Epitaxy) 등과 같은 방법을 이용하여 형성할 수 있다.
본 명세서에서, n형 또는 p형으로 도핑된다는 의미는, n형은 도펀트가 약 1E16/cm3 이상, p형은 도펀트가 1E17/cm3 이상 질화물계 반도체층 내에 주입되는 것을 의미할 수 있다.
본 명세서에서, 질화물계 반도체층을 n형 또는 p형으로 도핑할 때, 일 예로서, n형으로 도핑하는 경우, 도펀트로서 실리콘(Si)을 적용할 수 있으며, p형으로 도핑하는 경우, 도펀트로서 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 탄소(C), 철(Fe), 망간(Mn) 등을 적용할 수 있다.
도 1은 본 개시의 제1 실시 예에 따르는 질화물계 다이오드 소자를 개략적으로 나타내는 단면도이다. 도 1을 참조하면, 질화물계 다이오드 소자(10)는 제1 질화물계 반도체 패턴층(145), 제2 질화물계 제1 반도체 패턴층(135), 제2 질화물계 제2 반도체 패턴층(125), 제1 전극 패턴층(152), 제2 전극 패턴층(154)를 포함할 수 있다. 제1 전극 패턴층(152)는 제1 수직형 컨택층(172) 및 전도성 접합층(174)에 의해 제1 전극 패드(180)와 전기적으로 연결될 수 있다. 제2 전극 패턴층(154)는 제2 수직형 컨택층(192)에 의해 제2 전극 패드(194)와 전기적으로 연결될 수 있다. 제1 전극 패드(180)는 제1 질화물계 반도체 패턴층(145)의 제1 면(145a)의 상부 방향에 배치되며, 제2 전극 패드(194)는 제1 질화물계 반도체 패턴층(145)의 제2 면(145b)의 상부 방향에 배치될 수 있다.
제1 질화물계 반도체 패턴층(145)는 서로 대향하는 제1 면(145a) 및 제2 면(145b)을 구비할 수 있다. 제2 질화물계 제1 반도체 패턴층(135)는 제1 질화물계 반도체 패턴층(145)의 제2 면(145b) 상에 배치될 수 있다. 제1 질화물계 반도체 패턴층(145)과 제2 질화물계 제1 반도체 패턴층(135)는 서로 다른 에너지 밴드갭을 구비할 수 있다. 이로 인해, 제1 질화물계 반도체 패턴층(145)과 제2 질화물계 제1 반도체 패턴층(135)의 계면에서는, 압전 효과 및 분극 효과에 따른 2DEG(two-dimensional electron gad)층(1200)이 형성될 수 있다. 일 예로서, 제1 질화물계 반도체 패턴층(145)은 AlGaN층이며, 제2 질화물계 제1 반도체 패턴층(135)은 GaN층일 수 있다.
제2 질화물계 제2 반도체 패턴층(125)가 제2 질화물계 제1 반도체 패턴층(135)의 일면 상에 배치될 수 있다. 일 실시 예에 있어서, 제2 질화물계 제1 반도체 패턴층(135)는 n형 또는 p형으로 도핑될 수 있으며, 제2 질화물계 제2 반도체 패턴층(125)은 도펀트에 의해 도핑되지 않을 수 있다.
일 예로서, 제1 질화물계 반도체 패턴층(145)이 AlGaN층이며, 제2 질화물계 제1 반도체 패턴층(135)이 n형 도핑되는 GaN층인 경우, 제2 질화물계 제2 반도체 패턴층(125)는 도펀트에 의해 도핑되지 않은 GaN층일 수 있다.
제1 전극 패턴층(152)는 제1 질화물계 반도체 패턴층(145)의 제1 면(145a) 상에 배치되고, 제1 질화물계 반도체 패턴층(145)과 쇼트키 접합을 이룰 수 있다. 제1 전극 패턴층(152)는 Ni, Au, Pd, 또는 Pt를 포함하는 금속층이거나, 또는 이들 금속층의 둘 이상의 적층 구조일 수 있다. 구체적인 일 예로서, 제1 질화물계 반도체 패턴층(145)가 AlGaN층일 때, 제1 전극 패턴층(152)는 Ni층과 Au층이 순차적으로 적층된 구조일 수 있다.
제2 전극 패턴층(154)는 제1 질화물계 반도체 패턴층(145)의 제1 면(145a) 상에서, 제1 전극 패턴층(152)과 이격하여 배치될 수 있다. 제2 전극 패턴층(154)는 제1 질화물계 반도체 패턴층(145)과 오믹 접합을 이룰 수 있다. 제2 전극 패턴층(154)는 Ti 및 Al 중 선택되는 적어도 하나의 금속층을 포함하는 계면층 및 상기 계면층 상에서 Ni, Au, Mo, 또는 W을 포함하는 금속층이거나, 또는 이들 금속층의 둘 이상의 적층 구조일 수 있다. 구체적인 일 예로서, 제1 질화물계 반도체 패턴층(145)가 AlGaN층일 때, 제2 전극 패턴층(154)는 Ti층, Al층, Ni층, 및 Au층이 순차적으로 적층된 구조일 수 있다.
도 1을 다시 참조하면, 제1 질화물계 반도체 패턴층(145)의 제1 면(145a) 상에는 제1 전극 패턴층(152) 및 제2 전극 패턴층(154)을 덮는 절연성 보호층(160)이 배치될 수 있다. 절연성 보호층(160) 내에는 제1 전극 패턴층(152)을 선택적으로 노출시키는 제1 컨택 패턴(162)이 형성될 수 있다. 제1 컨택 패턴(162)의 내부에는 제1 수직형 컨택층(172)이 배치될 수 있다. 한편, 제1 컨택 패턴(162) 외부의 절연성 보호층(160) 상에는 전도성 접합층(174)이 배치될 수 있다.
제1 전극 패드(180)는 제1 수직형 컨택층(172) 및 전도성 접합층(174)에 의해서, 제1 전극 패턴층(152)과 전기적으로 연결될 수 있다. 제1 수직형 컨택층(172)와 전도성 접합층(174)은 동일 물질을 포함할 수 있으며, 구체적인 예에서, 제1 수직형 컨택층(172)와 전도성 접합층(174)은 동일 물질로 형성될 수 있다. 제1 수직형 컨택층(172)와 전도성 접합층(174)는 일 예로서, 솔더 물질을 포함할 수 있다. 제1 수직형 컨택층(172)와 전도성 접합층(174)는 다른 예로서, Ti, Ni, Au, AuSn, Mo, W 또는 이들의 둘 이상의 결합을 포함할 수 있다.
제1 전극 패드(180)는 또한, 방열층으로 기능할 수 있다. 이를 위해, 제1 금속 패드(180)는 열전도율이 높은 Au, Mo, Cu, Al, AlN 또는 이들의 둘 이상의 결합을 포함할 수 있다. 제1 금속 패드(180)는 별도로 기판 형태로 준비된 후에, 전도성 접합층(174)에 의해, 절연성 보호층(160) 상에 접합될 수 있다.
제2 전극 패드(194)는 제2 수직형 컨택층(192)에 의해 제2 전극 패턴층(154)와 전기적으로 연결될 수 있다. 제2 수직형 컨택층(192)은, 제1 질화물계 반도체 패턴층(145), 제2 질화물계 제1 및 제2 반도체 패턴층(135, 125)을 관통하여 제2 전극 패턴층(154)을 노출시키는 제2 컨택 패턴(182)의 내부에 형성될 수 있다. 제2 수직형 컨택층(192)와 제2 전극 패드(194)는 동일한 물질을 포함할 수 있으며, 구체적인 예에서, 제2 수직형 컨택층(192)와 제2 전극 패드(194)는 동일 물질로 형성될 수 있다. 일 예로서, 제2 수직형 컨택층(192)와 제2 전극 패드(194)는 Ti, Al, Ni, Au, Mo, W층 이거나, 이들의 둘 이상의 적층 구조일 수 있다.
제2 컨택 패턴(182)의 내부 및 제2 질화물계 제2 반도체층(125)의 상부에는 절연층(184)가 배치될 수 있다. 절연층(184)은, 제2 수직형 컨택층(192) 또는 제2 전극 패드(194)와, 제1 질화물계 반도체 패턴층(145) 및 제2 질화물계 제1 및 제2 반도체 패턴층(135, 125) 사이의 전기적 절연을 이루도록 한다.
이하에서는, 상술한 질화물계 다이오드 소자의 동작 방식을 개략적으로 설명한다. 질화물계 다이오드 소자(10)는 제1 전극 패턴층(152)과 제1 질화물계 반도체 패턴층(145)이 쇼트키 접합을 이루는 쇼트키 장벽 다이오드일 수 있다.
제1 전극 패드(180)과 제2 전극 패드(194) 사이에서 순방향 바이어스가 인가되는 경우, 제1 전극 패턴층(152)과 제1 질화물계 반도체 패턴층(145) 사이의 쇼트키 장벽을 극복하여 전하가 이동할 수 있다. 상기 전하는 에너지 밴드 경사를 따라 제1 질화물계 반도체 패턴층(145)과 제2 질화물계 제1 반도체 패턴층(135)의 경계 영역으로 유동하여, 2DEG층(1200) 내로 이동할 수 있다. 이후에, 상기 전하는 2DEG층(1200)내에서 측면 방향으로 이동한 후에 제1 질화물계 반도체 패턴층(145)을 거쳐서 제2 전극 패턴층(154) 및 제2 전극 패드(194)로 이동하여, 순방향의 전류 흐름을 발생시킬 수 있다.
다르게는, 제1 전극 패드(180)과 제2 전극 패드(194) 사이에서 순방향 바이어스가 인가되는 경우, 제1 전극 패턴층(152)과 제1 질화물계 반도체 패턴층(145) 사이의 쇼트키 장벽을 극복하여 제1 질화물계 반도체 패턴층(145) 내로 전하가 이동한 후, 제1 질화물계 반도체 패턴층(145) 내에서 측면 방향으로 이동하여 제2 전극 패턴층(154) 및 제2 전극 패드(194)로 이동하여, 순방향의 전류 흐름을 발생시킬 수 있다.
반대로, 제1 전극 패드(180)과 제2 전극 패드(194) 사이에 역방향 바이어스가 인가되는 경우, 전하는 제1 전극 패턴층(152)과 제1 질화물계 반도체 패턴층(145) 사이의 쇼트키 장벽을 극복하지 못함으로써, 제1 전극 패드(180)과 제2 전극 패드(194) 사이에서 전도하지 못한다. 이로써, 전류 흐름이 발생하지 않는다. 상술한 동작 방법에 의해, 질화물계 다이오드 소자가 동작할 수 있다.
상술한 바와 같이, 본 실시 예의 질화물계 다이오드 소자 구조에서, 제1 전극 패드(180)과 제2 전극 패드(194)는 제1 질화물계 반도체 패턴층(145)를 기준으로 상하 방향으로 서로 반대쪽에 배치되고, 제1 및 제2 수직형 컨택층(172, 192)에 의해 제1 및 제2 전극 패턴층(152, 154)과 연결될 수 있다. 상하 방향으로, 하나의 평면 상에서 제1 전극 패드 및 제2 전극 패드 중 어느 하나만 배치시킬 수 있어서, 전극 패드의 효율적인 배치가 가능해진다. 그 결과, 전체 다이오드 소자의 크기를 감소시킬 수 있다.
한편, 전극 패드(180, 194)로서 열전도율이 높은 금속층을 적용함으로써, 전극 패드(180, 194)를 통한 질화물계 소자의 열 방출 능력을 개선할 수 있다. 이를 통해, 질화물계 소자의 고온 동작의 신뢰성을 향상시킬 수 있다.
도 2는 본 개시의 제2 실시 예에 따르는 질화물계 다이오드 소자를 개략적으로 나타내는 단면도이다. 도 2를 참조하면, 질화물계 다이오드 소자(20)는, 제1 실시 예에 따르는 질화물계 다이오드 소자(10)와 대비할 때, 제1 수직형 컨택층(172) 및 제2 수직형 컨택층(292)의 배치가 서로 차별된다. 이하에서는, 중복을 배제하기 위하여, 차별되는 구성을 중심으로 설명하기로 한다.
도 2를 참조하면, 제1 전극 패턴층(152)는 제1 질화물계 반도체 패턴층(145)와 쇼트키 접합을 이루며, 제2 전극 패턴층(154)는 제1 질화물계 반도체층(145)와 오믹 접합을 이룰 수 있다. 제1 질화물계 반도체 패턴층(145)의 제1 면(145a) 상에는 제1 전극 패턴층(152) 및 제2 전극 패턴층(154)을 덮는 절연성 보호층(160)이 배치될 수 있다.
도면을 참조하면, 제1 전극 패드(294)는 제1 질화물계 반도체 패턴층(145)의 제2 면(145b)의 상부 방향에 배치되며, 제2 전극 패드(280)는 제1 질화물계 반도체 패턴층(145)의 제1 면(145a)의 상부 방향에 배치될 수 있다.
제1 전극 패드(294)는 제1 수직형 컨택층(292)에 의하여 제1 전극 패턴층(152)와 전기적으로 연결될 수 있다. 제1 수직형 컨택층(292)는 제1 질화물계 반도체 패턴층(145), 제2 질화물계 제1 및 제2 반도체 패턴층(135, 125)을 관통하여 제1 전극 패턴층(152)을 노출시키는 제1 컨택 패턴(282) 내부에 형성될 수 있다.
제2 전극 패드(280)는 제2 수직형 컨택층(272) 및 전도성 접합층(274)에 의해 제2 전극 패턴층(154)과 전기적으로 연결될 수 있다. 제2 수직형 컨택층(272)는 절연성 보호층(160) 내에서 제2 전극 패턴층(154)을 선택적으로 노출시키는 제2 컨택 패턴(262)의 내부를 채우도록 형성될 수 있다. 전도성 접합층(274)는 제2 수직형 컨택층(272)과 동일 물질을 포함할 수 있다. 전도성 접합층(274)는 제2 전극 패드(280)와 접합할 수 있다. 제2 전극 패드(280)는 방열층으로 기능할 수 있다.
상술한 구조에서, 제1 전극 패드(180)과 제2 전극 패드(194)는 제1 질화물계 반도체 패턴층(145)를 기준으로 상하 방향으로 서로 반대쪽에 배치될 수 있다. 상하 방향으로, 하나의 평면 상에서 제1 전극 패드 및 제2 전극 패드 중 어느 하나만 배치시킬 수 있어서, 전극 패드의 효율적인 배치가 가능해진다. 그 결과, 전체 다이오드 소자의 크기를 감소시킬 수 있다.
도 3 내지 도 12는 본 개시의 일 실시 예에 따르는 질화물계 다이오드 소자의 제조 방법을 개략적으로 나타내는 단면도이다. 도 3을 참조하면, 기판(110) 상에 질화물계 버퍼층(112), 제2 질화물계 제2 반도체층(120), 제2 질화물계 제1 반도체층(130) 및 제1 질화물계 반도체층(140)을 순차적으로 형성한다. 질화물계 버퍼층(112), 제2 질화물계 제2 반도체층(120), 제2 질화물계 제1 반도체층(130) 및 제1 질화물계 반도체층(140)은 에피텍셜 공정에 의해 순차적으로 형성될 수 있다.
기판(110)은, 일 예로서, 질화물계 물질과는 다른 물질을 포함하는 이종 기판일 수 있다. 기판(110)은 일 예로서, 사파이어, Si, SiC 등의 재질을 포함할 수 있다. 기판(110)은 질화물계 반도체층을 에픽텍셜로 성장시키기 위한 성장 기판일 수 있다.
질화물계 버퍼층(112)은 일 예로서, 기판(110)과 기판(110) 상에 적층되는 질화물계 반도체층과의 격자 상수 차이를 감소시켜 기판(110)과 질화물계 반도체층 사이의 계면에서의 응력을 감소시키는 기능을 수행할 수 있다. 일 실시 예에서, 기판(110)이 사파이어 기판인 경우, 질화물계 버퍼층(112)은 GaN층일 수 있다.
제1 질화물계 반도체층(140)과 제2 질화물계 제1 및 제2 반도체층(120, 130)은 서로 다른 에너지 밴드갭을 구비할 수 있다. 제2 질화물계 제1 반도체층(130)은 도펀트에 의해 n형 또는 p형으로 도핑될 수 있으며, 제2 질화물계 제2 반도체층(120)은 도펀트에 의해 도핑되지 않을 수 있다. 일 실시 예에 있어서, 제1 질화물계 반도체층(140)이 AlGaN층, 제2 질화물계 제1 반도체층(130)이 n형으로 도핑된 GaN층, 제2 질화물계 제2 반도체층(120)이 도펀트에 의해 도핑되지 않은 GaN층일 수 있다.
도시되지 않았지만, 제1 질화물계 반도체층(140)과 제2 질화물계 제1 반도체층(120) 사이의 계면 영역에 2DEG층이 형성될 수 있다.
도 4를 참조하면, 메사 식각 공정을 수행하여, 제1 질화물계 반도체층(140), 제2 질화물계 제1 반도체층(130) 및 제2 질화물계 제2 반도체층(120)을 패터닝함으로써, 제1 질화물계 반도체 패턴층(145), 제2 질화물계 제1 반도체 패턴층(135) 및 제2 질화물계 제2 반도체 패턴층(125)을 형성한다.
도 5를 참조하면, 제1 질화물계 반도체 패턴층(145) 상에 제1 전극 패턴층(152)을 형성한다. 제1 전극 패턴층(152)는 제1 질화물계 반도체 패턴층(145)과 쇼트키 접합을 이룰 수 있다.
제1 전극 패턴층(152)는 Ni, Au, Pd, 및 Pt로 이루어지는 그룹에서 선택되는 적어도 하나의 금속층을 순차적으로 형성한 후에, 상기 금속층을 패터닝함으로써 형성할 수 있다. 구체적인 일 예에서, 제1 질화물계 반도체 패턴층(145)가 AlGaN층일 때, 제1 전극 패턴층(152)는 Ni층과 Au층이 순차적으로 적층된 구조일 수 있다.
도 6을 참조하면, 제1 전극 패턴층(152)과 인접하여, 제2 전극 패턴층(154)를 제1 전극 패턴층(152)을 형성한다. 제2 전극 패턴층(154)은 제1 질화물계 반도체 패턴층(145)과 오믹 접합을 이룰 수 있다. 제2 전극 패턴층(154)을 형성하는 과정은 다음과 같이 진행할 수 있다. 먼저, Ti 및 Al 중 선택되는 적어도 하나의 금속층을 포함하는 계면층을 형성하고, 상기 계면층 상에 Ni, Au, Mo, 및 W으로 이루어지는 그룹에서 선택되는 적어도 하나의 금속층을 형성한다. 이어서, 상기 금속층과 상기 계면층을 패터닝함으로써, 제2 전극 패턴층(154)을 형성할 수 있다. 구체적인 일 실시 예로서, 제1 질화물계 반도체 패턴층(145)이 AlGaN층일 때, 제2 전극 패턴층(154)는 Ti층, Al층, Ni층, 및 Au층이 순차적으로 적층된 구조일 수 있다.
도 7을 참조하면, 제1 전극 패턴층(152) 및 제2 전극 패턴층(154)를 덮는 절연성 보호층(160)을 기판(110) 상에 형성한다. 절연성 보호층(160)은 일 예로서, SiO2, SiN, Al2O3, PSG, BPSG 등과 같은 물질을 포함할 수 있다. 절연성 보호층(160)은 일 예로서, 화학적 기상 증착법, 코팅법 등과 같은 공정으로 형성할 수 있다.
도 8을 참조하면, 절연성 보호층(160)을 선택적으로 식각하여 제1 전극 패턴층(152)을 노출시키는 제1 컨택 패턴(162)을 형성한다.
도 9를 참조하면, 제1 컨택 패턴(162)을 채우며 절연성 보호층(160) 상에 위치하는 전도성 접합층(174)을 형성한다. 이를 위해, 일 예로서, Ti, Ni, Au, AuSn, Mo 또는 W층을 화학기상증착법, 스퍼터링법, 또는 코팅법에 의해 상기 절연성 보호층(160) 상에 형성하거나, 상술한 종류의 금속의 복층 구조를 화학기상증착법, 스퍼터링법, 또는 코팅법으로 형성할 수 있다. 제1 컨택 패턴(162) 내부에 형성되는 전도성 접합층(174)은 제1 수직형 컨택층(172)을 구성할 수 있다.
이어서, 전도성 접합층(174) 상에 제1 전극 패드(180)를 적층한다. 제1 전극 패드(180)는, 열전도율이 높은 Au, Mo, Cu, Al, AlN 또는 이들의 둘 이상의 결합을 포함할 수 있다. 제1 금속 패드(180)는 별도로 기판 형태로 준비된 후에, 전도성 접합층(174)에 의해, 절연성 보호층(160) 상에 접합될 수 있다.
도 10을 참조하면, 제2 질화물계 제2 반도체 패턴층(125)와 질화물계 버퍼층(112) 사이의 경계를 서로 분리시킨다. 이를 위해, 일 예로서, 레이저 리프트 오프 공정이 적용될 수 있다. 결과적으로, 기판(110) 및 질화물계 버퍼층(112)을 제2 질화물계 제2 반도체 패턴층(125)으로부터 제거하고, 제2 질화물계 제2 반도체 패턴층(125)을 외부로 노출시킬 수 있다.
도 11을 참조하면, 제2 질화물계 제2 반도체 패턴층(125), 제2 질화물계 제1 반도체 패턴층(135), 및 제1 질화물계 반도체 패턴층(145)을 선택적으로 식각하여 제2 전극 패턴층(154)를 노출시키는 제2 컨택 패턴(182)을 형성한다.
이어서, 제2 컨택 패턴(182)의 바닥면과 측벽면, 및 제2 질화물계 제2 반도체 패턴층(125)의 상부면에 절연층(184)을 형성한다. 절연층(184)은 제2 컨택 패턴(182)의 바닥면과 측벽면을 따라 소정의 두께를 가지도록 형성될 수 있으며, 제2 컨택 패턴(182)의 내부를 완전히 채우도록 형성되지 않는다.
도 12를 참조하면, 제2 컨택 패턴(182)의 바닥면에 형성된 절연층을 식각하여, 제2 전극 패턴층(154)를 노출시킨다. 이어서, 제2 컨택 패턴(182)의 내부를 채우고, 제2 컨택 패턴(182) 외부의 절연층(184) 상에 배치되는 전도층(192, 194)를 형성한다. 전도층(192, 194) 중에서 제2 컨택 패턴(182) 내부에 해당되는 부분은 제2 수직형 컨택층(192)을 형성하고, 전도층(192, 194) 중에서 제2 컨택 패턴 외부의 절연층(184) 상에 배치되는 부분은 제2 전극 패드(194)를 구성할 수 있다. 전도층(192, 194)는 일 예로서, Ti, Al, Ni, Au, Mo, W층 이거나, 이들의 둘 이상의 적층 구조일 수 있다. 전도층(192, 194)는 일 예로서, 화학기상증착법, 스퍼터링, 코팅법과 같은 공정을 수행함으로써, 형성될 수 있다.
상술한 공정을 거쳐서, 본 개시의 실시 예에 따르는 질화물계 다이오드 소자를 제조할 수 있다. 상술한 바와 같이, 본 제조 방법에서는 제1 전극 패턴층 및 제2 전극 패턴층과 각각 전기적으로 연결되는 제1 전극 패드 및 제2 전극 패드를, 수직형 컨택층을 이용하여, 상기 제1 질화물계 반도체 패턴층을 상하 방향으로 서로 반대쪽에 배치되도록 제조할 수 있다. 이와 같이, 상하 방향으로 제1 전극 패드 및 제2 전극 패드를 배치함으로써, 하나의 평면 상에서 제1 전극 패드 및 제2 전극 패드 중 어느 하나만 배치시킬 수 있어서, 전극 패드의 효율적인 배치가 가능해져서, 상기 전체 칩의 크기를 감소시킬 수 있다.
또한, 사파이어와 같은 열전도율이 좋지 않은 성장 기판을 제거하고, 열방출 효율이 우수한 전도성 전극 패드를 적층함으로써, 상기 전극 패드를 통한 질화물계 소자의 열 방출 능력을 개선할 수 있다. 이를 통해, 질화물계 소자의 고온 동작의 신뢰성을 향상시킬 수 있다. 또한, 상기 성장 기판을 적용하지 않음으로써, 상기 이종 성장 기판과 질화물계 반도체층과의 계면에서 격자 상수 차이로 발생하는 결함에 의한 동작 신뢰성 저하를 방지할 수 있다.
도 13은 본 개시의 다른 실시 예에 따르는 질화물계 다이오드 소자의 제조 방법을 개략적으로 나타내는 단면도이다. 본 제조 방법은 도 3 및 도 12와 관련되어 상술한 제조 방법에서, 제1 수직형 컨택층 및 제2 수직형 컨택층, 제1 전극 패드 및 제2 전극 패드의 제조 순서에 있어서, 차이점을 가진다.
구체적인 제조 방법에 있어서, 우선, 도 3 내지 도 7과 관련되어 상술한 공정을 진행한다. 이후에, 제2 전극 패턴층(154)을 노출시키는 제2 컨택 패턴(262)을 절연층(160) 내에 형성한다. 이어서, 제2 컨택 패턴(262)을 채우는 제2 수직형 컨택층(272)과 전도성 접합층(274)을 형성한다. 이어서, 전도성 접합층(274) 상에 제2 전극 패드(280)을 형성한다.
한편, 기판(110) 및 질화물계 버퍼층(112)을 제거한 후에, 제1 질화물계 반도체 패턴층(145), 제2 질화물계 제1 및 제2 반도체 패턴층(135, 125)을 관통하여 제1 전극 패턴층(152)을 노출시키는 제1 컨택 패턴(282)을 형성한다. 이후에, 제2 컨택 패턴(282)의 바닥면과 측벽면, 및 제2 질화물계 제2 반도체 패턴층(125)의 상부면에 절연층(284)을 소정 두께로 형성한다. 이어서, 제2 컨택 패턴(282)의 바닥면에 형성된 절연층(284)을 식각하여, 제2 전극 패턴층(154)를 노출시킨다. 이어서, 제2 컨택 패턴(282)의 내부를 채우고, 제2 컨택 패턴(282) 외부의 절연층(284) 상에 배치되는 전도층(292, 294)를 형성한다. 전도층(292, 294) 중에서 제2 컨택 패턴(282) 내부에 해당되는 부분은 제1 수직형 컨택층(292)을 형성하고, 전도층(292, 294) 중에서 제2 컨택 패턴 외부의 절연층(284) 상에 배치되는 부분은 제2 전극 패드(294)를 구성할 수 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 20: 질화물계 다이오드 소자,
110: 기판, 112: 질화물계 버퍼층,
120: 제2 질화물계 제2 반도체층, 125: 제2 질화물계 제2 반도체 패턴층,
130: 제2 질화물계 제1 반도체층, 135: 제2 질화물계 제1 반도체 패턴층,
140: 제1 질화물계 반도체층, 145: 제1 질화물계 반도체 패턴층,
152: 제1 전극 패턴층, 154: 제2 전극 패턴층,
160: 절연층, 162: 제1 컨택 패턴, 172: 제1 수직형 컨택층,
174: 전도성 접합층, 180: 제1 전극 패드,
182: 제2 컨택 패턴, 184: 절연층,
192: 제2 수직형 컨택층, 194: 제2 전극 패드,
262: 제2 컨택 패턴, 272: 제2 수직형 컨택층,
274: 전도성 접합층, 282: 제1 컨택 패턴, 284: 절연층,
292: 제1 수직형 컨택층, 294: 제2 전극 패드,
1200: 2DEG층.
110: 기판, 112: 질화물계 버퍼층,
120: 제2 질화물계 제2 반도체층, 125: 제2 질화물계 제2 반도체 패턴층,
130: 제2 질화물계 제1 반도체층, 135: 제2 질화물계 제1 반도체 패턴층,
140: 제1 질화물계 반도체층, 145: 제1 질화물계 반도체 패턴층,
152: 제1 전극 패턴층, 154: 제2 전극 패턴층,
160: 절연층, 162: 제1 컨택 패턴, 172: 제1 수직형 컨택층,
174: 전도성 접합층, 180: 제1 전극 패드,
182: 제2 컨택 패턴, 184: 절연층,
192: 제2 수직형 컨택층, 194: 제2 전극 패드,
262: 제2 컨택 패턴, 272: 제2 수직형 컨택층,
274: 전도성 접합층, 282: 제1 컨택 패턴, 284: 절연층,
292: 제1 수직형 컨택층, 294: 제2 전극 패드,
1200: 2DEG층.
Claims (20)
- 서로 대향하는 제1 면 및 제2 면을 구비하는 제1 질화물계 반도체 패턴층;
상기 제1 질화물계 반도체 패턴층의 제1 면 상에 배치되고, 상기 제1 질화물계 반도체 패턴층과 각각 쇼트키 접합 및 오믹 접합을 이루는 제1 전극 패턴층 및 제2 전극 패턴층;
상기 제1 질화물계 반도체 패턴층의 제2 면 상에 배치되고, 상기 제1 질화물계 반도체 패턴층과 서로 다른 에너지 밴드갭을 구비하는 제2 질화물계 제1 반도체 패턴층;
상기 제1 전극 패턴층과 제1 수직형 컨택층에 의해 전기적으로 연결되는 제1 전극 패드; 및
상기 제2 전극 패턴층과 제2 수직형 컨택층에 의해 전기적으로 연결되는 제2 전극 패드를 포함하되,
상기 제1 전극 패드와 상기 제2 전극 패드는 상기 제1 질화물계 반도체 패턴층을 기준으로 상하 방향으로 서로 반대쪽에 배치되는
질화물계 다이오드 소자.
- 제1 항에 있어서,
상기 제1 질화물계 반도체 패턴층과 상기 제2 질화물계 제1 반도체 패턴층의 계면 영역에 형성되는 2DEG층을 더 포함하는
질화물계 다이오드 소자.
- 제1 항에 있어서,
상기 제2 질화물계 제1 반도체 패턴층의 일 면 상에 배치되는 제2 질화물계 제2 반도체층을 더 포함하되,
상기 제2 질화물계 제1 반도체 패턴층은 n형 또는 p형 도펀트에 의해 도핑되며,
상기 제2 질화물계 제2 반도체 패턴층은 도펀트에 의해 도핑되지 않는
질화물계 다이오드 소자.
- 제3 항에 있어서,
상기 제1 전극 패드는 상기 제1 질화물계 반도체 패턴층의 상기 제1 면의 상부 방향에 배치되며,
상기 제2 전극 패드는 상기 제1 질화물계 반도체 패턴층의 상기 제2 면의 상부 방향에 배치되는
질화물계 다이오드 소자.
- 제4 항에 있어서,
상기 제1 질화물계 반도체 패턴층의 상기 제1 면 상에서 상기 제1 전극 패턴층 및 상기 제2 전극 패턴층을 덮는 절연성 보호층을 더 포함하고,
상기 제1 수직형 컨택층은 상기 절연성 보호층 내에서 상기 제1 전극 패턴층을 선택적으로 노출시키는 제1 컨택 패턴의 내부를 채우는
질화물계 다이오드 소자. - 제5 항에 있어서,
상기 제1 수직형 컨택층 및 상기 절연성 보호층 상에 배치되는 전도성 접합층을 더 포함하되,
상기 전도성 접합층은 상기 제1 수직형 컨택층과 동일 물질을 포함하며,
상기 전도성 접합층은 상기 제1 전극 패드와 접합하는
질화물계 다이오드 소자.
- 제6 항에 있어서,
상기 제1 전극 패드는
방열층으로 기능하는
질화물계 다이오드 소자.
- 제4 항에 있어서,
상기 제2 수직형 컨택층은
상기 제1 질화물계 반도체 패턴층, 제2 질화물계 제1 및 제2 반도체 패턴층을 관통하여 상기 제2 전극 패턴층을 노출시키는 제2 컨택 패턴 내부에 형성되는
질화물계 다이오드 소자.
- 제3 항에 있어서,
상기 제1 전극 패드는 상기 제1 질화물계 반도체 패턴층의 상기 제2 면의 상부 방향에 배치되며,
상기 제2 전극 패드는 상기 제1 질화물계 반도체 패턴층의 상기 제1 면의 상부 방향에 배치되는
질화물계 다이오드 소자.
- 제9 항에 있어서,
상기 제1 수직형 컨택층은
상기 제1 질화물계 반도체 패턴층, 제2 질화물계 제1 및 제2 반도체 패턴층을 관통하여 상기 제1 전극 패턴층을 노출시키는 제1 컨택 패턴 내부에 형성되는
질화물계 다이오드 소자.
- 제9 항에 있어서,
상기 제1 질화물계 반도체 패턴층의 상기 제1 면 상에서 상기 제1 전극 패턴층 및 상기 제2 전극 패턴층을 덮는 보호층을 더 포함하고,
상기 제2 수직형 컨택층은 상기 보호층 내에서 상기 제2 전극 패턴층을 선택적으로 노출시키는 제2 컨택 패턴의 내부를 채우는
질화물계 다이오드 소자.
- 제11 항에 있어서,
상기 제2 수직형 컨택층 및 상기 절연성 보호층 상에 배치되는 전도성 접합층을 더 포함하되,
상기 전도성 접합층은 상기 제2 수직형 컨택층과 동일 물질을 포함하며,
상기 전도성 접합층은 상기 제2 전극 패드와 접합하는
질화물계 다이오드 소자.
- 제12 항에 있어서,
상기 제2 전극 패드는 방열층으로 기능하는
질화물계 다이오드 소자.
- 제1 항에 있어서,
상기 제1 질화물계 반도체 패턴층은 AlGaN층이며,
상기 제2 질화물계 제1 반도체 패턴층은 n형으로 도핑된 GaN층인
질화물계 다이오드 소자.
- 제14 항에 있어서,
상기 제1 전극 패턴층은 Ni, Au, Pd, 및 Pt로 이루어지는 그룹에서 선택되는 적어도 하나의 금속층을 포함하며,
상기 제2 전극 패턴층은 Ti 및 Al 중 선택되는 적어도 하나를 포함하는 계면층 및 상기 계면층 상에서 Ni, Au, Mo, 및 W으로 이루어지는 그룹에서 선택되는 적어도 하나를 포함하는 금속층의 적층 구조인
질화물계 다이오드 소자.
- (a) 기판 상에 도펀트에 의해 도핑되지 않은 제2 질화물계 제2 반도체 패턴층, n형 또는 p형 도펀트에 의해 도핑되는 제2 질화물계 제1 반도체 패턴층, 및 제1 질화물계 반도체 패턴층이 순차적으로 형성된 기판 구조물을 준비하되, 상기 제1 질화물계 반도체 패턴층과 상기 제2 질화물계 제1 및 제2 반도체 패턴층은 서로 다른 에너지 밴드갭을 가지는 물질을 포함하는 단계;
(b) 상기 제1 질화물계 반도체 패턴층 상에서 상기 제1 질화물계 반도체 패턴층과 각각 쇼트키 접합 및 오믹 접합을 이루는 제1 전극 패턴층 및 제2 전극 패턴층을 형성하는 단계;
(c) 상기 제1 전극 패턴층 및 상기 제2 전극 패턴층을 덮는 절연성 보호층을 상기 기판 상에 형성하는 단계;
(d) 상기 절연성 보호층을 선택적으로 식각하여 상기 제1 전극 패턴층 및 상기 제2 전극 패턴층 중 선택되는 어느 하나를 노출시키는 제1 컨택 패턴을 형성하는 단계;
(e) 상기 제1 컨택 패턴을 채우며 상기 절연성 보호층 상에 위치하는 전도성 접합층을 형성하고, 상기 전도성 접합층 상에 제1 전극 패드를 적층하는 단계;
(f) 상기 기판을 상기 제2 질화물계 제2 반도체 패턴층로부터 분리하여 제거하고, 상기 제2 질화물계 제2 반도체 패턴층을 노출시키는 단계;
(g) 상기 제2 질화물계 제2 반도체 패턴층, 상기 제2 질화물계 제1 반도체 패턴층, 및 상기 제1 질화물계 반도체 패턴층을 선택적으로 식각하여 상기 제1 전극 패턴층 및 상기 제2 전극 패턴층 중 선택되지 않은 나머지 하나를 노출시키는 제2 컨택 패턴을 형성하는 단계;
(h) 상기 제2 컨택 패턴을 채우며, 상기 제1 전극 패턴층 및 상기 제2 전극 패턴층 중 선택되지 않은 나머지 하나와 전기적으로 연결되는 제2 전극 패드를 형성하는 단계를 포함하는
질화물계 다이오드 소자의 제조 방법.
- 제16 항에 있어서,
(a) 단계는
사파이어 기판 상에 GaN 버퍼층, 상기 제2 질화물계 제2 반도체 패턴층으로서의 비도핑된 GaN층, 상기 제2 질화물계 제1 반도체 패턴층으로서의 n형 도핑된 GaN층, 및 상기 제1 질화물계 반도체 패턴층으로서의 AlGaN층을 순차적으로 에픽텍셜 성장시키는 단계를 포함하는
질화물계 다이오드 소자의 제조 방법.
- 제16 항에 있어서,
(b) 단계는
상기 제1 전극 패턴층으로서, Ni, Au, Pd, 및 Pt로 이루어지는 그룹에서 선택되는 적어도 하나의 금속층을 포함하는 적층 구조를 형성하는 단계;
상기 제2 전극 패턴층으로서, Ti 및 Al 중 선택되는 적어도 하나의 금속층을 포함하는 계면층 및 상기 계면층 상에서 Ni, Au, Mo, 및 W으로 이루어지는 그룹에서 선택되는 적어도 하나의 금속층을 포함하는 적층 구조를 형성하는 단계를 포함하는
질화물계 다이오드 소자의 제조 방법.
- 제16 항에 있어서,
(e) 단계는
Ti, Ni, Au, AuSn, Mo 및 W 으로 이루어지는 그룹에서 선택되는 적어도 하나를 포함하는 물질층을 상기 전도성 접합층으로서 형성하는 단계; 및
상기 전도성 접합층 상에 Au, Mo, Cu, 및 Al 로 이루어지는 그룹에서 선택되는 적어도 하나를 포함하는 기판을 접합하여, 상기 제1 전극 패드를 형성하는 단계를 포함하는
질화물계 다이오드 소자의 제조 방법.
- 제16 항에 있어서,
(h) 단계는
(h1) 상기 제2 컨택 패턴의 바닥면과 측벽면을 따라 절연층을 형성하는 단계;
(h2) 상기 제2 컨택 패턴의 바닥면에 형성된 절연층을 선택적으로 식각하여, 상기 제1 전극 패턴층 및 상기 제2 전극 패턴층 중 선택되지 않은 나머지 하나의 층을 노출시키는 단계; 및
(h3) 상기 제2 컨택 패턴의 내부를 채우고 상기 제2 질화물계 제2 반도체 패턴층의 상부에 전도층을 형성하는 단계를 포함하는
질화물계 다이오드 소자의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150070860A KR20160136813A (ko) | 2015-05-21 | 2015-05-21 | 수직형 컨택 구조를 구비하는 질화물계 다이오드 소자 및 이의 제조 방법 |
| PCT/KR2016/003853 WO2016186322A1 (ko) | 2015-05-21 | 2016-04-12 | 수직형 컨택 구조를 구비하는 질화물계 다이오드 소자 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150070860A KR20160136813A (ko) | 2015-05-21 | 2015-05-21 | 수직형 컨택 구조를 구비하는 질화물계 다이오드 소자 및 이의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160136813A true KR20160136813A (ko) | 2016-11-30 |
Family
ID=57320568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150070860A KR20160136813A (ko) | 2015-05-21 | 2015-05-21 | 수직형 컨택 구조를 구비하는 질화물계 다이오드 소자 및 이의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR20160136813A (ko) |
| WO (1) | WO2016186322A1 (ko) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100458163B1 (ko) * | 2002-03-20 | 2004-11-26 | 학교법인 포항공과대학교 | 이리듐 함유 게이트 전극을 갖춘 ｈｆｅｔ 소자 및 반도체소자와 이들의 제조방법 |
| JP5051980B2 (ja) * | 2005-03-31 | 2012-10-17 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| US7915643B2 (en) * | 2007-09-17 | 2011-03-29 | Transphorm Inc. | Enhancement mode gallium nitride power devices |
| JP5635803B2 (ja) * | 2010-05-07 | 2014-12-03 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置の製造方法及び化合物半導体装置 |
| US8541773B2 (en) * | 2011-05-02 | 2013-09-24 | Intel Corporation | Vertical tunneling negative differential resistance devices |
-
2015
- 2015-05-21 KR KR1020150070860A patent/KR20160136813A/ko not_active Application Discontinuation
-
2016
- 2016-04-12 WO PCT/KR2016/003853 patent/WO2016186322A1/ko active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016186322A1 (ko) | 2016-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4650224B2 (ja) | 電界効果トランジスタ | |
| EP1705714B1 (en) | Field effect transistor and method of manufacturing the same | |
| KR101194844B1 (ko) | 발광소자 및 그 제조방법 | |
| KR101525076B1 (ko) | 발광 소자의 제조 방법 | |
| KR20120032258A (ko) | 질화갈륨계 반도체소자 및 그 제조방법 | |
| US20220231157A1 (en) | Semiconductor device, method of manufacturing the same, and semiconductor package structure | |
| JP2007305954A (ja) | 電界効果トランジスタ及びその装置 | |
| US9231056B2 (en) | Semiconductor device and fabrication method therefor, and power supply apparatus | |
| CN107534060A (zh) | 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管 | |
| JP2010171167A (ja) | 発光素子 | |
| US9159583B2 (en) | Methods of manufacturing nitride semiconductor devices | |
| JP5074742B2 (ja) | ショットキーバリアダイオード | |
| JP2008166639A (ja) | 整流素子およびそれを用いた電力変換装置 | |
| KR101856688B1 (ko) | 고전자이동도 트랜지스터 및 그의 제조방법 | |
| KR20150000115A (ko) | 수직형 채널을 구비하는 질화물계 트랜지스터 및 이의 제조 방법 | |
| KR20140141126A (ko) | 전계 완화부를 구비하는 질화물계 트랜지스터 및 이의 제조 방법 | |
| KR20160136813A (ko) | 수직형 컨택 구조를 구비하는 질화물계 다이오드 소자 및 이의 제조 방법 | |
| KR20150012019A (ko) | 질화물계 트랜지스터 및 이의 제조 방법 | |
| KR20140146849A (ko) | 수직형 채널을 구비하는 질화물계 트랜지스터 및 이의 제조 방법 | |
| KR20160099239A (ko) | 2deg 층을 구비하는 질화물계 다이오드 소자 및 이의 제조 방법 | |
| JP3128178U (ja) | 化合物半導体素子 | |
| CN111063656A (zh) | 半导体装置的制造方法 | |
| JP2019169696A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR102591148B1 (ko) | 비발광 3족 질화물 반도체 적층체를 제조하는 방법 | |
| KR101158077B1 (ko) | 고효율 발광 다이오드 및 그것을 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |