KR20160114681A - 측정 오차의 보정 방법 및 전자부품 특성 측정 장치 - Google Patents

측정 오차의 보정 방법 및 전자부품 특성 측정 장치 Download PDF

Info

Publication number
KR20160114681A
KR20160114681A KR1020167023710A KR20167023710A KR20160114681A KR 20160114681 A KR20160114681 A KR 20160114681A KR 1020167023710 A KR1020167023710 A KR 1020167023710A KR 20167023710 A KR20167023710 A KR 20167023710A KR 20160114681 A KR20160114681 A KR 20160114681A
Authority
KR
South Korea
Prior art keywords
signal line
line port
ports
electronic component
error correction
Prior art date
Application number
KR1020167023710A
Other languages
English (en)
Other versions
KR101831824B1 (ko
Inventor
타이치 모리
사토시 카게야마
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20160114681A publication Critical patent/KR20160114681A/ko
Application granted granted Critical
Publication of KR101831824B1 publication Critical patent/KR101831824B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G01R35/007—Standards or reference devices, e.g. voltage or resistance standards, "golden references"
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
    • G01R27/32—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response in circuits having distributed constants, e.g. having very long conductors or involving high frequencies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

측정 지그에 의해 측정값에 차이가 생기는 3개의 요인(전송로의 차이, 직달파의 차이, 비전송로의 차이)을 고려하여 측정 지그 간의 측정값 차를 높은 정밀도로 보정한다.
고주파 신호의 인가 또는 검출에 관계되는 신호 라인 포트와 신호 라인 포트 이외의 비신호 라인 포트로부터 선택된 2개의 포트 간 모두에서 포트 간을 직접 전달하는 누설 신호의 존재를 상정하여 도출된 상대오차 보정 회로망 모델(38)의 모든 계수에 대해, 예상되는 값을 최우법에 의해 산출한다. 초기값으로 하여, 신호 라인 포트만으로부터 선택된 2개의 포트 간 모두에서 포트 간을 직접 전달하는 누설 신호의 존재를 상정하여 도출된 제1 상대오차 보정 회로망 서브모델의 계수와, 비신호 라인 포트에서 반사하는 신호의 존재를 상정하여 도출된 제2 상대오차 보정 회로망 서브모델의 비신호 라인 포트에 대한 계수를 이용한다.

Description

측정 오차의 보정 방법 및 전자부품 특성 측정 장치{METHOD FOR CORRECTING MEASUREMENT ERROR AND DEVICE FOR MEASURING ELECTRONIC COMPONENT CHARACTERISTICS}
본 발명은 측정 오차의 보정 방법 및 전자부품 특성 측정 장치에 관한 것이며, 상세하게는 전자부품의 전기 특성을, 시험 지그(jig)에 실장한 상태에서 측정한 결과로부터, 그 전자부품을 기준 지그에 실장하여 측정했다면 얻어지게 될 전기 특성의 추정값을 산출하는, 측정 오차의 보정 방법 및 전자부품 특성 측정 장치에 관한 것이다.
종래, 표면 실장형 전자부품 등의 동축 커넥터를 가지지 않는 전자부품은 동축 커넥터를 가지는 측정 지그에 실장하고, 측정 지그와 측정 장치의 사이를 동축 케이블을 통해 접속하여 전기 특성이 측정되는 경우가 있다. 이러한 측정에서는, 각각의 측정 지그의 특성의 편차나, 각각의 동축 케이블 및 측정 장치의 특성의 편차가 측정 오차의 원인이 된다.
동축 케이블 및 측정 장치에 대해서는, 기준 특성을 가지는 표준기를 동축 케이블을 통해 측정 장치에 접속하여 측정함으로써, 표준기를 접속한 동축 케이블 선단보다 측정 장치 측의 오차를 동정(同定)할 수 있다.
그러나 측정 지그에 대해서는, 전자부품을 실장하는 부분의 접속 단자와 동축 케이블에 접속하기 위한 동축 커넥터 사이의 전기 특성의 오차를 높은 정밀도로 동정할 수 없다. 또한 측정 지그 간의 특성이 일치하도록 조정하는 것은 용이하지 않다. 특히 넓은 대역폭으로, 측정 지그 간의 특성이 일치하도록 측정 지그를 조정하는 것은 매우 곤란하다.
따라서 보정 데이터 취득용 시료를 복수의 측정 지그에 실장하여 측정하고, 측정 지그 사이에서의 측정값의 편차로부터, 어느 측정 지그(이하, "기준 지그"라고 함.)와 다른 측정 지그(이하, "시험 지그"라고 함.) 사이의 상대적인 오차를 보정하는 수학식을 미리 도출해 두고, 임의의 전자부품의 전기 특성에 대해, 시험 지그에 실장한 상태에서 측정한 측정값(시험 지그 측정값)으로부터, 이 수학식을 이용하여 그 전자부품을 기준 지그에 실장하여 측정한 측정값(시험 지그 측정값)에 대한 추정값을 산출하는, 이른바 상대오차 보정법이 제안되고 있다.
예를 들면, 특허문헌 1에 개시된 상대오차 보정 방법은, 기준 지그와 시험 지그 사이의 상대적인 오차를 보정하는 수학식으로서, 기준 지그의 오차의 산란 행렬과, 시험 지그의 오차를 제거(중화)하는 산란 행렬을 합성한 산란 행렬을 포트마다 도출한 "상대오차 보정 어댑터"를 이용한다. 이 상대오차 보정 어댑터를, 임의의 시료의 시험 지그 측정값의 산란 행렬에 대하여 합성함으로써, 그 시료의 기준 지그 측정값에 대한 추정값을 산출한다. 상대오차 보정 어댑터는, 포트마다 기준 지그, 시험 지그의 양쪽에서 적어도 3개의 1포트 표준 시료를 측정하고, 이 측정 결과로부터 계산할 수 있다.
특허문헌 1에 개시된 상대오차 보정법에서는, 고주파 신호의 인가 또는 검출에 관계되는 신호 라인에 접속되는 신호 라인 포트만의 존재를 상정하여 도출된 상대오차 보정 회로망 모델을 이용하고 있으며, GND, 전원 포트 등, 신호 라인 포트 이외의 비신호 라인 포트의 영향은 상대오차 보정 회로망 모델로부터 생략되어 있다. 그러나 실제로는, 비RF 포트를 가지는 측정 지그 사이에서는 비RF 포트의 차이가 적잖이 존재하고 있기 때문에, 이러한 생략은 상대오차 보정에서의 잔류 오차의 큰 요인이 되고 있다.
특허문헌 2에는, 이러한 과제에 대하여, 시험 지그로 비RF 포트를 측정함으로써, 비RF 포트가 측정되지 않는 기준 지그 측정값에 대한 추정값을 산출하는 상대오차 보정법이 개시되어 있다. 특허문헌 2에 개시된 상대오차 보정법을 실시하기 위해 필요한 표준 시료로서, 비RF 포트의 개수, RF 포트와 접속하는 것을 준비하면 된다.
특허문헌 1, 2에 개시된 상대오차 보정법은, 측정 지그로부터 DUT를 경유하지 않고 측정 지그 내에서 직접 포트 간을 전달하는 신호(이하, "포트 간 누설 신호"라고 함.)를, 상대오차 보정 회로망 모델로부터 생략하고 있다. 실제로는, 측정 지그는 포트 간 누설 신호가 적잖이 존재하고 있기 때문에, 이러한 생략은 상대오차 보정에서의 잔류 오차의 큰 요인이 되고 있다.
특허문헌 3에는, 이러한 과제에 대하여, 2포트 이상의 임의의 N포트 측정에서, 측정 지그 간의 포트 간 누설 신호의 차이도 보정 가능하게 하는 상대오차 보정법이 개시되어 있다. 특허문헌 3에 개시된 상대오차 보정법을 실시하기 위해 필요한 표준 시료로서, 임의의 N포트 측정에서 특성이 다른 최저 5개 이상의 측정 포트 수와 같은 포트 수를 가지는 것을 준비하면 된다.
일본 특허공보 제3558086호 일본 특허공보 제4009876호 일본 특허공보 제5246172호
동일한 전자부품을 측정해도, 측정에 이용하는 측정 지그에 의해 측정값에 차이가 생긴다. 측정 지그에 의해 측정값에 차이가 생기는 요인으로서, 이하의 3개가 생각된다.
(a) 전송로의 차이, 즉 각 포트의 신호 전송 특성의 차이
(b) 직달파(直達波)의 차이, 즉 포트 사이에서 신호가 누설되는 특성의 차이
(c) 비전송로의 유무, 즉 고주파 신호의 인가 또는 검출에 따른 신호 라인 포트 이외의 비신호 라인 포트(GND 포트, 전원 포트)의 유무
특허문헌 1에 개시된 선행 기술은 (a)를 고려하여 측정 오차를 보정하고 있다. 특허문헌 2에 개시된 선행 기술은 (a) 및 (c)를 고려하여 측정 오차를 보정하고 있다. 특허문헌 3에 개시된 선행 기술은 (a) 및 (b)를 고려하여 측정 오차를 보정하고 있다. 그러나 특허문헌 1~3에 개시된 선행 기술은 모두, (a), (b), (c)의 3개를 동시에 보정할 수 없다. 그 때문에, 측정 지그 간에 오차가 전혀 없는 이상(理想) 상태여도, 이론적으로는 반드시 보정 오차가 남게 된다.
본 발명은, 이에 따른 실정을 감안하여, 측정 지그에 의해 측정값에 차이가 생기는 3개의 요인(전송로의 차이, 직달파의 차이, 비전송로의 차이)을 고려하여 측정 지그 간의 측정값 차를 높은 정밀도로 보정할 수 있는 측정 오차의 보정 방법 및 전자부품 특성 측정 장치를 제공하려고 하는 것이다.
본 발명은 상기 과제를 해결하기 위해, 이하와 같이 구성한 측정 오차의 보정 방법을 제공한다.
측정 오차의 보정 방법은, 고주파 신호의 인가 또는 검출에 관계되는 신호 라인에 접속되는 신호 라인 포트와, 상기 신호 라인 포트 이외의 비신호 라인 포트를 가지는 전자부품의 전기 특성에 대해, 상기 전자부품을 상기 신호 라인 및 상기 비신호 라인 포트에 대해 측정 가능한 시험 지그에 접속한 상태에서 측정한 결과로부터, 상기 전자부품을 상기 신호 라인 포트에 대해서만 측정 가능한 기준 지그에 접속한 상태에서 측정했다면 얻어지게 될 상기 전자부품의 전기 특성의 추정값을 산출하는 방법이다. 측정 오차의 보정 방법은 제1 내지 제5 단계를 포함한다. 상기 제1 단계에서, 적어도 3종류의 동등한 전기 특성을 가진다고 간주할 수 있는 보정 데이터 취득용 시료를 상기 시험 지그에 접속한 상태에서 상기 보정 데이터 취득용 시료의 각각의 신호 라인 포트 중 적어도 하나와 비신호 라인 포트 중 적어도 하나에 대해, 전기 특성을 측정하면서 상기 기준 지그에 접속한 상태에서, 상기 보정 데이터 취득용 시료의 각각의 신호 라인 포트 중 적어도 하나에 대해, 전기 특성을 측정하여 제1 측정값을 얻는다. 상기 제2 단계에서, 상기 신호 라인 포트 중 적어도 하나와 상기 비신호 라인 포트 중 적어도 하나가 전기적으로 접속된 보정 데이터 취득용 스루 디바이스(through device)를 준비하고, 상기 보정 데이터 취득용 스루 디바이스를 상기 시험 지그에 접속한 상태에서 상기 신호 라인 포트 및 상기 비신호 라인 포트를 측정하면서 상기 보정 데이터 취득용 스루 디바이스를 상기 기준 지그에 접속한 상태에서 상기 신호 라인 포트를 측정하여 제2 측정값을 얻는다. 상기 제3 단계에서, 상기 제1 측정값과 상기 제2 측정값에 기초하여 상기 전자부품을 상기 시험 지그에 접속한 상태에서 상기 신호 라인 포트 및 상기 비신호 라인 포트를 측정한 결과로부터 상기 전자부품을 상기 기준 지그에 접속한 상태에서 상기 신호 라인 포트를 측정했다면 얻어지게 될 상기 전자부품의 전기 특성의 추정값을 산출하기 위한 수학식을 결정한다. 상기 제4 단계에서, 임의의 상기 전자부품에 대해, 상기 시험 지그에 접속한 상태에서 상기 신호 라인 포트 및 상기 비신호 라인 포트를 측정한다. 상기 제5 단계에서, 상기 제4 단계에서 얻어진 측정값에 기초하여 상기 제3 단계에서 결정한 상기 수학식을 이용하여 상기 전자부품을 상기 기준 지그에 접속한 상태에서 상기 신호 라인 포트를 측정했다면 얻어지게 될 상기 전자부품의 전기 특성의 추정값을 산출한다. 상기 제3 단계에서 결정되는 상기 수학식은, 상기 기준 지그와 상기 시험 지그의 각각에서, 상기 신호 라인 포트 및 상기 비신호 라인 포트의 각 포트 내에서의 신호 전달에 더하여, 상기 신호 라인 포트 및 상기 비신호 라인 포트로부터 선택된 2개의 포트 간 모두에 대해 상기 2개의 포트에 접속된 상기 전자부품에 전달되지 않고 상기 2개의 포트 간을 직접 전달하는 누설 신호의 존재를 상정하여 도출된 상대오차 보정 회로망 모델을 이용하여 나타난다. 상기 제3 단계는 제1 내지 제3 서브단계를 포함한다. 상기 제1 서브단계에서는, 상기 기준 지그와 상기 시험 지그의 각각에서, 상기 신호 라인 포트의 각 포트 내에서의 신호 전달에 더하여, 상기 신호 라인 포트만으로부터 선택된 2개의 포트 간 모두에 대해 상기 2개의 포트에 접속된 상기 전자부품에 전달되지 않고 상기 2개의 포트 간을 직접 전달하는 상기 누설 신호의 존재를 상정하여 도출된 제1 상대오차 보정 회로망 서브모델의 제1 계수를, 상기 제1 측정값에 기초하여 산출한다. 상기 제2 서브단계에서는, 상기 기준 지그와 상기 시험 지그의 각각에서, 상기 제1 상대오차 보정 회로망 모델에서의 상정에 더하여, 상기 비신호 라인 포트에서 반사하는 신호의 존재를 상정하여 도출된 제2 상대오차 보정 회로망 서브모델의 계수 중 상기 제1 계수에 대응하는 상기 계수 이외의 제2 계수를 상기 제2 측정값에 기초하여 산출한다. 상기 제3 서브단계에서는, 상기 상대오차 보정 회로망 모델의 상기 계수 중 상기 제1 및 제2 계수에 대응하는 상기 계수에 대해, 상기 제1 및 제2 계수를 초기값으로 이용하여 다른 상기 계수는 소정 값을 초기값으로 이용하여 상기 상대오차 보정 회로망 모델의 모든 상기 계수에 대해 예상되는 값을, 상기 제1 및 제2 측정값을 이용하여 최우법(最尤法)에 의해 산출하고, 산출한 상기 예상되는 값을 이용하여 상기 수학식을 결정한다.
상기 방법에서 이용하는 상대오차 보정 회로망 모델은, 신호 라인 포트 및 비신호 라인 포트의 각 포트 내에서의 신호 전달에 더하여, 신호 라인 포트 및 비신호 라인 포트로부터 선택된 2개의 포트 간 모두에 대해 상기 2개의 포트에 접속된 전자부품에 전달되지 않고 상기 2개의 포트 간을 직접 전달하는 누설 신호의 존재를 상정하고 있다. 이로써, 측정 지그에 의해 측정값에 차이가 생기는 3개의 요인(전송로의 차이, 직달파의 차이, 비전송로의 차이)을 고려하여 전자부품의 전기 특성의 측정값의 오차를 보정할 수 있다.
또한 본 발명은, 이하와 같이 구성한 전자부품 특성 측정 장치를 제공한다.
전자부품 특성 측정 장치는, 고주파 신호의 인가 또는 검출에 관계되는 신호 라인에 접속되는 신호 라인 포트와, 상기 신호 라인 포트 이외의 비신호 라인 포트를 가지는 전자부품에 대해, 상기 전자부품을 상기 신호 라인 및 상기 비신호 라인 포트에 대해 측정 가능한 시험 지그에 접속한 상태에서 상기 신호 라인 포트 및 상기 비신호 라인 포트를 측정하고, 그 측정 결과로부터, 상기 전자부품을 상기 신호 라인 포트만 측정 가능한 기준 지그에 접속한 상태에서 상기 신호 라인 포트를 측정했다면 얻어지게 될 상기 전자부품의 전기 특성의 추정값을 산출하는 장치이다. 전자부품 특성 측정 장치는, (a) 상기 전자부품을 상기 시험 지그에 접속한 상태에서 상기 신호 라인 포트 및 상기 비신호 라인 포트를 측정하는 측정 수단과, (b) 적어도 3종류의 동등한 전기 특성을 가진다고 간주할 수 있는 보정 데이터 취득용 시료를 상기 시험 지그에 접속한 상태와 상기 기준 지그에 접속한 상태에서, 상기 보정 데이터 취득용 시료의 각각의 신호 라인 포트 중 적어도 하나에 대해, 전기 특성을 측정하여 얻은 제1 측정값과, 신호 라인 포트 중 적어도 하나와 비신호 라인 포트 중 적어도 하나가 전기적으로 접속된 보정 데이터 취득용 스루 디바이스를 상기 시험 지그에 접속한 상태에서 상기 신호 라인 포트 및 상기 비신호 라인 포트를 측정하면서, 상기 보정 데이터 취득용 스루 디바이스를 상기 기준 지그에 접속한 상태에서 상기 신호 라인 포트를 측정하여 얻은 제2 측정값에 기초하여, 상기 전자부품을 상기 시험 지그에 접속한 상태에서 상기 신호 라인 포트 및 상기 비신호 라인 포트를 측정한 결과로부터 상기 전자부품을 상기 기준 지그에 접속한 상태에서 상기 신호 라인 포트를 측정했다면 얻어지게 될 상기 전자부품의 전기 특성의 추정값을 산출하기 위해 결정된 수학식의 계수의 값을 저장하는 수학식 기억 수단과, (c) 임의의 상기 전자부품에 대해, 상기 측정 수단으로 측정하여 얻어진 측정값으로부터, 상기 수학식 기억 수단에 저장된 상기 계수의 상기 값을 읽어 내고, 상기 수학식을 이용하여 상기 전자부품을 상기 기준 지그에 접속한 상태에서 상기 신호 라인 포트를 측정했다면 얻어지게 될 상기 전자부품의 전기 특성의 추정값을 산출하는 전기 특성 추정 수단을 포함하고 있다. 상기 수학식 기억 수단에 기억되는 상기 계수의 상기 값은 (A) 상기 기준 지그와 상기 시험 지그의 각각에서, 상기 신호 라인 포트 및 상기 비신호 라인 포트의 각 포트 내에서의 신호 전달에 더하여, 상기 신호 라인 포트 및 상기 비신호 라인 포트로부터 선택된 2개의 포트 간 모두에 대해 상기 2개의 포트에 접속된 상기 전자부품에 전달되지 않고 상기 2개의 포트 간을 직접 전달하는 누설 신호의 존재를 상정하여 도출된 상대오차 보정 회로망 모델의 계수의 값이며, (B)(i) 상기 기준 지그와 상기 시험 지그의 각각에서, 상기 신호 라인 포트의 각 포트 내에서의 신호 전달에 더하여, 상기 신호 라인 포트만으로부터 선택된 2개의 포트 간 모두에 대해 상기 2개의 포트에 접속된 상기 전자부품에 전달되지 않고 상기 2개의 포트 간을 직접 전달하는 상기 누설 신호의 존재를 상정하여 도출된 제1 상대오차 보정 회로망 서브모델의 제1 계수에 대응하는 상기 상대오차 보정 회로망 모델의 상기 계수에 대해, 상기 제1 측정값에 기초하여 산출된 상기 제1 계수를 초기값으로서 이용하고, (ii) 상기 기준 지그와 상기 시험 지그의 각각에서, 상기 제1 상대오차 보정 회로망 모델에서의 상정에 더하여, 상기 비신호 라인 포트에서 반사하는 신호의 존재를 상정하여 도출된 제2 상대오차 보정 회로망 서브모델의 상기 비신호 라인 포트에 대한 계수에 대응하는 상기 상대오차 보정 회로망 모델 중 상기 제1 계수에 대응하는 상기 계수 이외의 제2 계수에 대응하는 상기 상대오차 보정 회로망 모델의 상기 계수에 대해, 상기 제2 측정값에 기초하여 산출된 상기 제2 계수를 초기값으로서 이용하며, (iii) 상기 상대오차 보정 회로망 모델의 다른 상기 계수는 소정 값을 초기값으로서 이용하고, (iv) 상기 상대오차 보정 회로망 모델의 모든 상기 계수에 대해, 상기 제1 및 제2 측정값을 이용하여 최우법에 의해 산출된 예상되는 값이다.
상기 구성에 의하면, 측정 지그에 의해 측정값에 차이가 생기는 3개의 요인(전송로의 차이, 직달파의 차이, 비전송로의 차이)이 고려된 수학식을 이용하여 전자부품의 전기 특성의 측정값의 오차를 고정밀도로 보정할 수 있다.
본 발명에 의하면, 측정 지그에 의해 측정값에 차이가 생기는 3개의 요인(전송로의 차이, 직달파의 차이, 비전송로의 차이)을 고려하여 측정 지그 간의 측정값 차를 높은 정밀도로 보정할 수 있다.
도 1은 (a) 기준 지그의 설명도, (b) 시험 지그의 설명이다.(실시예 1)
도 2는 (a) 기준 상태에서의 시그널 플로 그래프, (b) 시험 상태에서의 시그널 플로 그래프이다.(실시예 1)
도 3은 시그널 플로 그래프이다.(실시예 1)
도 4는 시그널 플로 그래프이다.(실시예 1)
도 5는 시그널 플로 그래프이다.(실시예 1)
도 6은 시그널 플로 그래프이다.(실시예 1)
도 7은 시그널 플로 그래프이다.(실시예 1)
도 8은 기준 지그의 사진이다.(실시예 1)
도 9는 시험 지그의 사진이다.(실시예 1)
도 10은 표준 시료의 사진이다.(실시예 1)
도 11은 측정계의 설명도이다.(실시예 1)
이하, 본 발명의 실시의 형태에 대해, 도 1~도 11을 참조하면서 설명한다.
<측정계> 도 11은 전자부품의 전기 특성을 측정하는 측정계의 설명도이다. 도 11에 나타내는 바와 같이, 전자부품(102)(예를 들면, 고주파 수동 전자부품인 표면 탄성파 필터)은, 측정 지그(112)에 실장된 상태에서, 네트워크 애널라이저 등의 전자부품 특성 측정 장치(이하, "측정 장치"라고 함.)(110)에 의해, 그 전기 특성이 측정된다. 측정 지그(112)의 동축 커넥터(112a)와 측정 장치(110) 사이는, 동축 케이블(114)에 의해 접속된다. 화살표(116)로 나타내는 바와 같이, 전자부품(102)을 측정 지그(112)의 장착부(112b)에 실장하면, 전자부품(102)의 단자(102a)가 측정 장치(110)의 접속 단자(도시하지 않음)에 전기적으로 접속된다. 측정 장치(110)는 전자부품(102)의 단자(102a) 중 어느 단자에 신호를 입력하고, 다른 단자로부터의 출력 신호를 검출함으로써, 전자부품(102)의 전기 특성을 측정한다.
측정 장치(110)는 소정 프로그램에 따라, 측정 데이터에 대하여 연산 처리를 실시하여 전자부품(102)의 전기 특성을 산출한다. 이 경우, 측정 장치(110)는 내부 메모리나 기록 매체 등으로부터, 측정값이나 연산에 이용하는 계수 등의 필요한 데이터를 읽어 내거나, 외부기기(예를 들면, 서버)와 통신하여 필요한 데이터를 읽어낸다. 측정 장치(110)는 복수의 기기로 분할하는 것도 가능하다. 예를 들면, 측정만을 실시하는 측정부와, 측정 데이터의 입력을 접수하여 연산 처리나 양부(良否) 판정 등을 실시하는 연산부로 분할해도 된다.
측정 장치(110)는 메모리 등의 수학식 기억 수단과, CPU 등의 전기 특성 추정 수단을 포함하고, 상세하게는 후술하는 상대오차 보정법에서 이용하는 수학식 데이터(상대오차 보정 회로망 모델의 계수의 값)를 수학식 기억 수단에 기억시키고, 그 데이터를 이용하여 임의의 전자부품에 대해 기준 지그 측정값의 추정값을 전기 특성 추정 수단에 의해 산출할 수 있으면 된다. 즉, 측정 장치(110)는 (a) 그것 자체가 측정과 연산을 실시하여 상대오차 보정법에서 이용하는 수학식을 결정하는 것이어도, (b) 다른 측정 장치로 측정한 데이터를 이용하여 상대오차 보정법에서 이용하는 수학식을 결정하는 것이어도, 또한 (c) 상대오차 보정법에서 이용하는 수학식의 데이터는 다른 측정 장치로 결정되며, 다른 측정 장치로 결정된 데이터를 수학식 기억 수단에 기억시키고, 그 데이터를 이용하여 임의의 전자부품에 대해 기준 지그 측정값의 추정값을 전기 특성 추정 수단에 의해 산출하는 것이어도 된다.
측정 지그(112)는 동일 특성인 것을 복수 개 제작하는 것이 곤란하다. 그 때문에, 동일한 전자부품(102)을 측정해도, 측정에 이용하는 측정 지그(112)가 다르면, 측정 지그마다 특성의 편차가 있기 때문에 측정 결과도 다르다. 예를 들면, 사용자에 대하여 전기 특성을 보증하기 위해 이용하는 측정 지그와, 전자부품의 제조 공정에서의 특성 선별을 위한 측정에 이용하는 측정 지그에서 측정 결과가 다르다. 이러한 측정 지그 간의 측정값의 차는, 이하에 설명하는 상대오차 보정법에 의해 보정할 수 있다.
<측정 지그> 상대오차 보정법에서 이용하는 측정 지그(기준 지그(10) 및 시험 지그(20))에 대해, 도 1을 참조하면서 설명한다.
도 1(a)는 기준 지그(10)의 설명도이다. 기준 지그(10)는 예를 들면, 사용자에 대하여 전자부품의 전기 특성을 보증하는 사용자 보증용이나, 출하 검사용 측정 지그이다. 도 1(a)에 나타내는 바와 같이, 기준 지그(10)는 실장부(14)와 2개의 동축 커넥터(11, 12)를 포함하고 있다. 실장부(14)에는, 2개의 신호 단자 및 1개 GND 단자를 가지는 전기부품이 실장된다. 전자부품의 신호 단자는, 고주파 신호의 인가 또는 검출에 관계되는 신호 라인에 접속되는 신호 라인 포트의 단자이다. 전자부품의 GND 단자는, 신호 라인 포트 이외의 비신호 라인 포트의 단자이다. 실장부(14)에는, 전기부품의 2개의 신호 단자에 각각 전기적으로 접속되는 2개의 신호 라인 접속 단자(15, 16)와, 전기부품의 GND 단자에 전기적으로 접속되는 비신호 라인 접속 단자(17)가 마련되어 있다. 동축 커넥터(11, 12)는 신호 라인 접속 단자(15, 16)에 각각 전기적으로 접속되어 있다. 비신호 라인 접속 단자(17)는 GND에 접속되어 있다. 기준 지그(10)의 포트 1, 2의 동축 커넥터(11, 12)는, 동축 케이블을 이용하여 네트워크 애널라이저 등의 측정 장치에 접속하고, 전자부품이 기준 지그(10)의 실장부(14)에 실장되어 기준 지그(10)에 접속된 상태에서 전자부품의 전기 특성을 측정한다. 이렇게 측정한 측정값은 기준 지그(10)에 의한 오차를 포함하고 있다.
도 1(b)는 시험 지그(20)의 설명도이다. 시험 지그(20)는 예를 들면, 원하는 전기 특성의 전자부품을 선별하는 특성 선별 공정용 측정 지그이다. 도 1(b)에 나타내는 바와 같이, 시험 지그(20)는 전자부품(2)의 2개의 신호 단자에 각각 전기적으로 접속되는 2개의 신호 라인 접속 단자(24, 25)와, 전자부품(2)의 1개의 GND 단자에 전기적으로 접속되는 비신호 라인 접속 단자(26)와, 2개의 신호 라인 접속 단자(24, 25) 및 비신호 라인 접속 단자(26)에 각각 전기적으로 접속되어 있는 3개의 동축 커넥터(21, 22, 23)를 포함하고 있다. 시험 지그(20)의 포트 1, 2, 3의 접속 단자(24, 25, 26)와, 네트워크 애널라이저 등의 측정 장치를 동축 케이블을 이용하여 접속하고, 전자부품(2)이 시험 지그(10)의 접속 단자(24, 25, 26)에 접속된 상태에서 전자부품(2)의 전기 특성을 측정한다. 이렇게 측정한 측정값은 시험 지그(20)에 의한 오차를 포함하고 있다.
시험 지그(20)는, 기준 지그(10)와 같이 실장부(14)를 마련해도 되고, 마련하지 않아도 된다. 시험 지그(20)는, 기준 지그(10)에 비하면 설계상의 제약이 적기 때문에 양산이 용이한 구성으로 할 수 있다.
<상대오차 보정 회로망 모델> 상대오차 보정 회로망 모델에 대해, 도 2~도 4의 시그널 플로 그래프를 참조하면서 설명한다. 신호의 흐름(시그널 플로)은, 화살표를 붙인 실선의 선분(線分)(브랜치)으로 나타내고 있다.
도 2(a)는 기준 지그를 이용하여 전자부품의 전기 특성을 측정하는 기준 상태에서의 시그널 플로 그래프이다. 도 2(a)에 나타내는 바와 같이, 기준 지그의 회로 블록(18)과 전자부품의 회로 블록(8)이 종속 접속되어, 기준 지그의 회로 블록(18)과 전자부품의 회로 블록(8)의 각각에서, 동일 포트 내에서의 신호 전달에 더하여, 다른 회로 블록에 전달되지 않고 다른 포트 간을 직접 전달하는 신호(포트 간 누설 신호)의 존재가 상정되고 있다. 기준 상태에서는, 신호 라인 포트인 포트 1, 2를 측정하고, 비신호 라인 포트인 포트 3(GND)은 측정하지 않는다.
도 2(b)는 시험 지그를 이용하여 전자부품의 전기 특성을 측정하는 시험 상태에서의 시그널 플로 그래프이다. 도 2(b)에 나타내는 바와 같이, 시험 지그의 회로 블록(28)과 전자부품의 회로 블록(8)이 종속 접속되고, 시험 지그의 회로 블록(28)과 전자부품의 회로 블록(8)의 각각에서, 동일 포트 내에서의 신호 전달에 더하여, 다른 회로 블록에 전달되지 않고 다른 포트 간을 직접 전달하는 신호(포트 간 누설 신호)의 존재가 상정되고 있다. 시험 상태에서는, 신호 라인 포트인 포트 1, 2에 더하여, 비신호 라인 포트인 포트 3(GND)을 측정한다.
도 3은 기준 지그의 회로 블록(18)과, 시험 지그의 회로 블록(28) 및 전자부품의 회로 블록(8) 사이에, 시험 지그의 회로 블록(28)의 전송 특성을 제거(중화)하는 시험 지그의 중화 회로 블록(29)이 접속되어 있다.
시험 지그의 중화 회로 블록(29)은, 이론상은 시험 지그의 회로 블록(28)의 산란 행렬(S 파라미터)을 전송 행렬(T 파라미터)로 변환하고, 그 역행렬을 구하여 다시 산란 행렬로 변환함으로써 얻어진다. 시험 지그의 중화 회로 블록(29)과 시험 지그의 회로 블록(28)이 접속된 부분(27)은, 각 포트에서 투과 계수가 1, 반사 계수가 0이 되어, 다른 포트 사이에서 신호가 직접 전달되지 않는 중화 상태가 된다. 그 때문에, 도 3은 기준 지그의 회로 블록(18)과 전자부품의 회로 블록(8)이 종속 접속된 상태와 동일하다. 즉, 도 3은 도 2(a)와 동일하다.
도 3에서, 기준 지그의 회로 블록(18)과 시험 지그의 중화 회로 블록(29)이 접속된 부분(38)이, 상대오차 보정 어댑터의 회로 블록(38)이다.
도 4는, 도 3을 다시 그린 시그널 플로 그래프이다. 도 4에 나타내는 바와 같이, 상대오차 보정 어댑터의 회로 블록(38)에, 도 2(b)의 시험 상태의 회로망 전체, 즉 시험 상태에서의 측정값의 회로 블록(40)이 접속되어 있다. 도 4는 도 3과 동일하며, 도 2(a)와 동일하다. 상대오차 보정 어댑터의 회로 블록(38)의 좌측 노드(a1, b1, a2, b2)의 값은 기준 상태에서의 측정값이 되고, 우측 노드(c1, d1, c2, d2, c3, d3)의 값은 시험 상태에서의 측정값이 된다.
따라서 상대오차 보정 어댑터의 회로 블록(38)의 화살표를 붙인 선분에 대응하는 계수가 결정되면, 상대오차 보정 어댑터의 회로 블록(38)의 우측 노드(c1, d1, c2, d2, c3, d3)의 값을 시험 상태에서의 측정값으로 함으로써, 상대오차 보정 어댑터의 회로 블록(38)의 좌측 노드(a1, b1, a2, b2)의 값을 산출하면, 산출한 값은 기준 상태에서의 측정값이 된다. 즉, 상대오차 보정 어댑터와 시험 상태에서의 측정값을 합성하면, 기준 상태에서의 측정값을 얻을 수 있다.
상대오차 보정 어댑터의 회로 블록(38)은 상대오차 보정 회로망 모델을 나타내고 있다. 상대오차 보정 어댑터의 회로 블록(38), 즉 상대오차 보정 회로망 모델은 도 2(a) 및 (b)에 나타내는 바와 같이, 기준 지그와 시험 지그의 각각에서, 신호 라인 포트의 동일 포트 내에서의 신호 전달에 더하여 신호 라인 포트만으로부터 선택된 2개의 포트 간 모두에 대해 상기 2개의 포트에 접속된 전자부품에 전달되지 않고 상기 2개의 포트 간을 직접 전달하는 누설 신호의 존재를 상정하여 도출된다.
<측정 오차의 보정 방법의 순서> 측정 오차의 보정 방법의 구체적인 순서에 대해, 도 5~도 7을 참조하면서 설명한다.
(순서 1) 먼저, 전송로ㆍ누설오차성분에 대한 초기값을 도출한다. 도 5는 순서 1에서 계수가 산출되는 상대오차 보정 어댑터의 회로 블록(32)의 브랜치를 나타내는 시그널 플로 그래프이다. 도 5에 나타내는 바와 같이, 상대오차 보정 어댑터의 회로 블록(32)에, 시험 상태에서의 측정값의 회로 블록(40)이 종속 접속된다.
상대오차 보정 어댑터의 회로 블록(32)은, 기준 지그와 시험 지그의 각각에서, 신호 라인 포트의 각 포트 내에서의 신호 전달에 더하여, 신호 라인 포트만으로부터 선택된 2개의 포트 간 모두에 대해 상기 2개의 포트에 접속된 전자부품에 전달되지 않고 상기 2개의 포트 간을 직접 전달하는 상기 누설 신호의 존재를 상정함으로써 도출된다. 즉, 시점과 종점 중 적어도 한 방향이 비신호 포트인 브랜치를 포함하지 않는 기준 지그의 회로 블록(시그널 플로) 및 시험 지그의 회로 블록(시그널 플로)을 상정하여 도출된다. 상대오차 보정 어댑터의 회로 블록(32)은 제1 상대오차 보정 회로망 서브모델이다.
상대오차 보정 어댑터의 회로 블록(32)의 브랜치에 대응하는 계수, 즉 제1 상대오차 보정 회로망 서브모델의 계수는, 특허문헌 3에 개시된 방법과 동일한 방법으로 산출한다.
즉, 먼저 적어도 3종류의 동등한 전기 특성을 가진다고 간주할 수 있는 보정 데이터 취득용 시료를 시험 지그에 접속한 상태와 기준 지그에 접속한 상태에서, 보정 데이터 취득용 시료의 각각의 신호 라인 포트 중 적어도 하나에 대해, 전기 특성을 측정하여 제1 측정값을 얻는다. 이것은 제1 단계에 상당한다.
다음으로, 얻어진 제1 측정값에 기초하여 도 5에 나타낸 상대오차 보정 어댑터의 회로 블록(32)의 브랜치에 대응하는 계수를 산출한다. 이것은 제3 단계에 포함되는 제1 서브단계이다.
도 5에 나타낸 상대오차 보정 어댑터의 회로 블록(32)의 브랜치에 대응하는 계수는, 제1 측정값으로부터 얻어지는 S 파라미터를 T 파라미터로 변환함으로써 용이하게 산출할 수 있다. 그리고 산출한 상대오차 보정 어댑터의 회로 블록(32)의 T 파라미터를 S 파라미터로 변환한다.
도 5에 나타낸 제1 상대오차 보정 회로망 서브모델에서는, 특허문헌 3과는 다르고, 제1 상대오차 보정 어댑터에 대해 규격화되어 있지 않은 T 파라미터의 답을 도출할 필요가 있다.
도 5로부터, 다음 [수학식 1]~ [수학식 3]의 3개의 식이 성립된다.
Figure pct00001
Figure pct00002
Figure pct00003
여기서, 상대보정 어댑터(32)인 T 파라미터 TCA는, 다음 [수학식 4]이다.
Figure pct00004
이것을 2×2로 분할한 정방행렬의 소행렬을, TCA11, TCA12, TCA21, TCA22로 한다. 즉, TCA11, TCA12, TCA21, TCA22는 다음 [수학식 5]로 한다.
Figure pct00005
[수학식 1]은 [수학식 5]를 이용하면, 다음 [수학식 6], [수학식 7]과 같이 나타난다.
Figure pct00006
Figure pct00007
[수학식 6]은 [수학식 3]을 대입하고, 또한 [수학식 7]을 대입하면, 다음 [수학식 8]이 된다.
Figure pct00008
이 [수학식 8]에 [수학식 2]을 대입하면, 다음 [수학식 9]가 된다.
Figure pct00009
이 [수학식 9]에, 우측에서 (TCA21ㆍST+TCA22)-1을 곱하면, 다음 [수학식 10]이 도출된다.
Figure pct00010
이 [수학식 10]을, TCA에 대한 선형결합으로 변형하면, 다음 [수학식 11], [수학식 12]가 된다.
Figure pct00011
Figure pct00012
여기서,
Figure pct00013
는, 크로네커 곱(Kronecker product)이다.
Figure pct00014
는, 열 전개이다.
위첨자 t는, 전치행렬이다.
I2는 2×2의 단위행렬이다. 이하, In은 n×n의 단위행렬이라고 정의한다.
즉, 상대오차 보정 어댑터를 T 파라미터로 정의하는 경우에는, 임의의 1개의 계수로 다른 계수를 규격화할 수 있었기 때문에 최소이승법(least-squares method)의 정규방정식을 정의할 수 있었지만, S 파라미터에서는 임의의 1개의 계수로 다른 계수를 규격화할 수 없기 때문에 정규방정식의 관측값이 0이 된다. 그 때문에, 특이값 분해의 우측 특이벡터의 가장 우측의 열(특이값이 가장 작은 사상(寫像)에 관함)의 값을, 최소이승법의 답으로 한다.
상대오차 보정 어댑터는, 다음 [수학식 15]로 나타낼 수 있다. [수학식 15]는 [수학식 17]로 변형할 수 있다.
Figure pct00015
UㆍV는 4×16의 행렬이며, 다음 [수학식 16]의 관계를 가진다. 또한 D는 정수로 이루어지는 대각행렬이다.
Figure pct00016
Figure pct00017
αk는 TCA의 특이값이다. Uk는 좌측 특이벡터이다. Vk는 우측 특이벡터이다.
이 경우, 도출되는 답은, 참된 T 파라미터에 불분명한 계수 A가 곱해진 값이 되고 있다. S 파라미터로부터 T 파라미터로 변환할 때는, 참된 T 파라미터를 알고 있을 필요가 있다. 그 때문에, 가역정리를 이용하여 A를 도출한다.
가역정리가 성립할 경우, T 파라미터의 행렬식이 1이 되는 것을 이용하여 A를 구한다. 이 때, A는 T 파라미터의 요소 개수의 답을 갖기 때문에, 각각의 A의 답을 이용하여 T 파라미터로부터 S 파라미터로의 변환을 실시하고, S 파라미터의 가역정리(Sxy=Syx, x≠y)도 성립되는 A의 값을 선택한다.
상대오차 보정 어댑터는, 다음 [수학식 18]로 나타낼 수 있다.
Figure pct00018
TCA'은 참된 T 파라미터이다.
A는, 다음 [수학식 19]의 관계로부터 산출할 수 있다.
Figure pct00019
(순서 2) 이어서, 순서 1에서 도출된 전송로, 및 누설 신호의 초기값을 이용하여 GND 포트의 일부의 계수에 대한 초기값을, 특허문헌 2에 개시된 공지의 방법에 의해 산출한다.
도 6은 순서 1, 2에서 계수가 산출되는 상대오차 보정 어댑터의 회로 블록(34)의 브랜치를 나타내는 시그널 플로 그래프이다. 도 6에 나타내는 바와 같이, 상대오차 보정 어댑터의 회로 블록(34)에, 시험 상태에서의 측정값의 회로 블록(40)이 종속 접속된다. 상대오차 보정 어댑터의 회로 블록(34)은 도 5에 나타낸 상대오차 보정 어댑터의 회로 블록(32)에, GND 포트에 대해 브랜치(35)가 추가되어 있다.
상대오차 보정 어댑터의 회로 블록(34)은 기준 지그와 시험 지그의 각각에서, 도 5의 상대오차 보정 어댑터의 회로 블록(32)에서의 상정에 더하여, 비신호 라인 포트인 GND 포트에서 반사하는 신호의 존재를 상정함으로써 도출된다. 상대오차 보정 어댑터의 회로 블록(34)은 제2 상대오차 보정 회로망 서브모델이다.
순서 2에서는, 상대오차 보정 어댑터의 회로 블록(34)의 브랜치(35)에 대응하는 계수, 즉 GND 포트에 대한 로드 매치에 상당하는 부분을 산출한다. 브랜치(35)에 대응하는 계수는, 제2 상대오차 보정 회로망 서브모델의 계수 중 제1 상대오차 보정 회로망 서브모델의 제1 계수에 대응하는 계수 이외의 제2 계수이다.
특허문헌 2에서는, 누설 신호의 존재를 상정하지 않은 상대오차 보정 회로망 모델을 이용하고 있기 때문에, 브랜치(35)에 대응하는 계수로서, 포트마다 반사 계수를 산출하고 있다. 이에 반해, 순서 2에서는, 누설 신호의 존재를 상정하여 도출된 제2 상대오차 보정 회로망 서브모델을 이용하고 있기 때문에, 브랜치(35)에 대응하는 계수는, 포트마다가 아니라 공통인 하나의 값을 산출한다.
구체적으로는, 먼저 신호 라인 포트 중 적어도 하나와 비신호 라인 포트 중 적어도 하나가 전기적으로 접속된 보정 데이터 취득용 스루 디바이스를 준비하고, 보정 데이터 취득용 스루 디바이스를 시험 지그에 접속한 상태에서 상기 신호 라인 포트 및 상기 비신호 라인 포트를 측정하면서, 보정 데이터 취득용 스루 디바이스를 기준 지그에 접속한 상태에서 상기 신호 라인 포트를 측정하여 제2 측정값을 얻는다. 이것은 제2 단계에 상당한다.
다음으로, 얻어진 제2 측정값에 기초하여 상대오차 보정 어댑터의 회로 블록(34)의 브랜치(35)에 대응하는 계수, 즉 제2 상대오차 보정 회로망 서브모델의 제2 계수를 산출한다. 이것은 제3 단계의 제2 서브단계이다.
상세하게는, 도 6에 나타낸 상대오차 보정 어댑터의 회로 블록(34)의 브랜치 중 브랜치(35) 이외에는, 순서 1에서 결정한 값을 이용하여 브랜치(35)에 대응하는 계수를 미지수로 한다. 미지수인 브랜치(35)에 대응하는 계수는, 기준 지그 및 시험 지그를 이용하여 보정 데이터 취득용 스루 디바이스를 측정한 제2 측정값에 기초하여 산출한다. 브랜치(35)에 대응하는 계수는, 일본 특허출원 2014-41165(미공개 특허문헌)의 [0024]~[0027]의 기재를 참고로 산출할 수 있다.
(순서 3) 이어서, 순서 1, 2에서 산출한 값을 초기값으로 하여, 도 7의 시그널 플로 그래프에 나타내는 상대오차 보정 어댑터의 회로 블록(38)의 브랜치에 각각 대응하는 모든 계수에 대해, 예상되는 값을 최우법을 이용하여 도출한다. 도 7에 나타내는 상대오차 보정 어댑터의 회로 블록(38)의 브랜치 중 브랜치(36a~36d, 37a~37d) 이외의 브랜치에 대응하는 계수의 값은, 순서 1, 2에 의해 산출된 값을 초기값으로서 이용한다. 브랜치(36a~36d, 37a~37d)에 대응하는 계수의 값은 산출되지 않았으므로 소정 값, 예를 들면 0을 초기값으로 한다.
이하에, 최우법을 이용하는 계산에 대해, 상세하게 설명한다.
k번째의 표준 시료에 대해 기준 상태(기준 지그에 접속한 상태)에서의 측정값을, 다음 [수학식 20]의 수학식 1에 나타내는 열행렬로 나타낸다.
Figure pct00020
k번째의 표준 시료의 기준 상태에서의 측정값과, k번째의 표준 시료의 시험 상태(시험 지그에 접속한 상태)에서의 측정값을 상대오차 보정 어댑터 x로 기준 상태에서의 측정값으로 보정한 값의 차이를, 다음 [수학식 21]의 수학식 2로 나타낸다.
Figure pct00021
여기서, 수학식 2의 각 파라미터의 정의는 이하대로이다.
h: 잉여
s: 기준 상태에서의 측정값
x: 상대오차 보정 어댑터의 계수
g: 상대오차 보정 어댑터의 계수x로 보정 계산한 값
w: 측정 편차(동일 시료를 복수 회 측정했을 때의 측정 편차)
k: 표준 시료번호
도 7에 나타낸 상대오차 보정 어댑터의 회로 블록(38)은, 우측이 2포트, 좌측이 3포트이기 때문에 함수g로 나타내는 보정 계산은 S 파라미터의 비대칭 회로망계산이 된다. 여기서는, 공지 문헌(예를 들면, LANCASTER, H.MICROSTRIP FILTERS FOR RF/MICROWAVE APPLICATIONS.)에 개시되어 있는 계산 방법을 이용한다. 이 계산 방법은 비교적 간단한 행렬식이기 때문에 고속계산이 가능하다.
다음으로, N개의 표준 시료분을 결합한 잉여를, 다음 [수학식 22]의 수학식 3과 같이 수학식 2를 열 결합한 형태로 나타낸다.
[수학식 22]
Figure pct00022
h(x)에 관한 우도함수(likelihood function)는, 공지 문헌(예를 들면, KAY, S. M. FUNDAMENTALS OF STATISTICAL SIGNAL PROCESSING: ESTIMATION THEORY)으로부터, 다음 [수학식 23]의 수학식 4가 된다. 여기서 Cw는, 측정편차 w가 평균값 0의 정규분포인 경우에서의 공분산 행렬이다.
Figure pct00023
따라서 우도함수를 최대값으로 하는 x가 예상되는 x, 즉 예상되는 상대오차 보정 어댑터의 계수의 값이 된다. 즉, 다음 [수학식 24]의 수학식 5의 우변에 의해, 상대오차 보정 어댑터의 계수의 예상되는 값(수학식 5의 좌변)이 도출된다.
Figure pct00024
수학식 5의 우변은 x에 대하여 비선형함수이기 때문에 비선형 최소이승법을 이용하여 답을 도출한다. 비선형 최소이승법의 알고리즘에는, 발산되기 어렵고 결속 효율이 높은 Levenberg-Marquardt 알고리즘(수정 Marquardt 알고리즘)을 이용한다.
이상에 설명한 순서 1, 2에서는, 상대오차 보정 회로망 모델의 계수 중 측정값으로부터 산출 가능한 계수를 모두 산출한다. 단, 상대오차 보정 회로망 모델의 모든 계수를 고려하지 않은 만큼, 정밀도는 떨어진다. 순서 3에서는, 순서 1, 2에서 산출한 계수를 초기값으로 하여, 최우법에 따라 상대오차 보정 회로망 모델의 모든 계수에 대해 예상되는 값을 구한다.
즉, 순서 3에서는, 상대오차 보정 회로망 모델의 계수 중 제1 및 제2 순서에서 산출한 제1 및 제2 상대오차 보정 회로망 서브모델의 계수에 대응하는 계수에 대해, 제1 및 제2 순서에서 산출한 제1 및 제2 상대오차 보정 회로망 서브모델의 계수를 초기값으로 이용하여 도 7의 상대오차 보정 어댑터의 회로 블록(38)의 브랜치(36a~36d, 37a~37d)에 대응하는 다른 계수는 소정 값을 초기값으로 이용하여 상대오차 보정 회로망 모델의 모든 계수에 대해 예상되는 값을, 제1 및 제2 측정값을 이용하여 최우법에 의해 산출하고, 산출한 예상되는 값을 이용하여 전자부품을 시험 지그에 접속한 상태에서 신호 라인 포트 및 비신호 라인 포트를 측정한 결과로부터 상기 전자부품을 상기 기준 지그에 접속한 상태에서 신호 라인 포트를 측정했다면 얻어지게 될 상기 전자부품의 전기 특성의 추정값을 산출하기 위한 수학식을 결정한다. 순서 3은 제3 단계에 포함되는 제3 서브단계이다.
(순서 4) 순서 3에서 결정한 상대오차 보정 어댑터의 모든 계수의 예상되는 값을 이용하여 임의의 전자부품에 대해 측정 오차를 보정한다.
즉, 임의의 전자부품에 대해, 시험 지그에 접속한 상태에서 신호 라인 포트 및 비신호 라인 포트를 측정한다. 이것은 제4 단계이다.
다음으로, 얻어진 측정값에 기초하여 순서 3에서 계수의 예상되는 값을 구함으로써 결정된 수학식을 이용하여 시험 지그에 접속한 상태에서 측정한 시료에 대해, 기준 지그에 접속한 상태에서 신호 라인 포트를 측정했다면 얻어지게 될 전기 특성의 추정값을 산출한다. 이것은 제5 단계이다.
이상과 같이, 순서 3에서 최우법을 적용함으로써, 이하의 3개의 대표적인 효과가 얻어진다.
첫 번째로, 측정 지그 내에서 비신호 포트를 포함하는 포트 간 신호 누설에 의한 상대오차에 대응할 수 있기 때문에, 기준 지그와 시험 지그에서 비신호 포트에 대한 누설오차가 달라도 고정밀도로 상대보정을 실시할 수 있다. 이로써, 측정 지그의 설계 자유도를 높여, 양산성이 높은 측정 지그를 실현할 수 있다.
두 번째로, 측정 오차를 고정밀도로 보정할 수 있기 때문에, 고성능 특성화하는 고주파 부품을 특성 선별 공정에서 고확실도로 선별하는 것이 가능해진다.
세 번째로, 소형ㆍ저배ㆍ복합ㆍ고기능화에 따라 고주파 부품의 특성이 그 밖의 부품이나 기판에 의해 크게 영향을 받는 모듈에 대해, 고주파 부품을 탑재하기 전 상태에서 특성을 측정하고, 측정 오차의 보정 방법을 적용하여 원하는 특성의 것을 선별한 후 고주파 부품을 탑재함으로써 모듈을 제작하면, 모듈 전체의 전기 특성을 고확실도로 추정하는 것이 가능해진다.
<실험예 1> 본 발명의 측정 오차의 보정 방법의 효과를 확인하기 위해, 자작 기판에서 GND 단자의 임피던스가 다른 2개의 측정 상태(기준 상태, 및 시험 상태)를 구성했다. 도 8은 기준 지그의 사진이다. 도 9는 시험 지그의 사진이다. 도 10은 표준 시료의 사진이다.
도 8에 나타내는 바와 같이, 기준 지그의 GND 포트는 SHORT로 하고 있다. 도 9에 나타내는 바와 같이, 시험 지그에는, Port 1-GND, Port 2-GND 간 각각에 510Ω의 저항을 접속하고, 도 8의 기준 지그에 비해 아이솔레이션을 열화시키고 있다. 도 10에 나타내는 바와 같이, 표준 시료는 Port 1, Port 2, GND의 3포트를 가진다.
다음 표 1에 나타내는 7개의 3포트 표준 시료(보정 데이터 취득용 시료 및 보정 데이터 취득용 스루 디바이스)을, 자작 기판으로 준비했다.
Figure pct00025
그 밖의 실험 조건은 이하대로이다.
[측정기] R3860A(어드밴티스트사)
[측정 포트 수] 기준 지그: 2포트, 시험 지그: 3포트
[측정 주파수] 300㎑
[중간 주파수] 1㎑
[DUT] 자작 기판(50Ω의 마이크로스트립 라인)
측정 주파수가 300㎑로 낮은 것은 도 8~도 10에 나타낸 바와 같이, 시료를 지그에 커넥터로 접속하기 때문에, 실측 평가계가 커넥터의 착탈에 대하여 불안정하다고 생각되기 때문이다. 그 영향이 적은 주파수로 함으로써, 순수한 이론의 검증을 실시했다.
S21의 DUT의 기준 상태에서의 측정값, 시험 상태에서의 측정값, 및 보정 결과(시험 상태에서의 측정값으로부터 산출한 기준 상태에서의 측정값의 추정값)을 다음 표 2에 나타낸다.
Figure pct00026
표 2로부터, 최우법을 이용하지 않은 순서 2까지의 보정에서는, GND 단자의 임피던스가 다른 측정계의 보정에 대해, 보정 결과와 기준 상태의 차이가 0.109㏈이며, 충분하게는 보정을 실시할 수 없게 되어 있다. 순서 3까지 포함하는 본 방법으로는, 보정 결과와 기준 상태의 차가 0.032㏈이며, 높은 정밀도로 보정할 수 있는 것을 알 수 있다.
<정리> 이상에 설명한 바와 같이, 본 발명의 전자부품의 측정 오차의 보정 방법은, 측정 지그에 의해 측정값에 차이가 생기는 3개의 요인(전송로의 차이, 직달파의 차이, 비전송로의 차이)을 고려하여 측정 지그 간 측정값 차를 높은 정밀도로 보정할 수 있다.
또한 본 발명은, 상기 실시형태에 한정되는 것이 아니고, 다양한 변경을 가하여 실시하는 것이 가능하다.
예를 들면, 본 발명은 임의의 수의 신호 라인 포트 및 비신호 라인 포트를 가지는 전자부품에 적용할 수 있다.
2: 전자부품
8: 전자부품의 회로 블록
10: 기준 지그
11, 12: 동축 커넥터
14: 실장부
15, 16: 신호 라인 접속 단자
17: 장착부
18: 기준 지그의 회로 블록
20: 시험 지그
21, 22, 23: 동축 커넥터
24, 25: 신호 라인 접속 단자
26: 비신호 라인 접속 단자
28: 시험 지그의 회로 블록
29: 시험 지그의 중화 회로 블록
32: 상대오차 보정 어댑터의 회로 블록(제1 상대오차 보정 회로망 서브모델)
34: 상대오차 보정 어댑터의 회로 블록(제2 상대오차 보정 회로망 서브모델)
38: 상대오차 보정 어댑터의 회로 블록(상대오차 보정 회로망 모델)
40: 시험 상태에서의 측정값의 회로 블록
110: 전자부품측정 장치
112: 측정 지그(시험 지그, 기준 지그)

Claims (2)

  1. 고주파 신호의 인가 또는 검출에 관계되는 신호 라인에 접속되는 신호 라인 포트와, 상기 신호 라인 포트 이외의 비신호 라인 포트를 가지는 전자부품의 전기 특성에 대해, 상기 전자부품을 상기 신호 라인 및 상기 비신호 라인 포트에 대해 측정 가능한 시험 지그(jig)에 접속한 상태에서 측정한 결과로부터, 상기 전자부품을 상기 신호 라인 포트에 대해서만 측정 가능한 기준 지그에 접속한 상태에서 측정했다면 얻어지게 될 상기 전자부품의 전기 특성의 추정값을 산출하는 측정 오차의 보정 방법으로서,
    적어도 3종류의 동등한 전기 특성을 가진다고 간주할 수 있는 보정 데이터 취득용 시료를 상기 시험 지그에 접속한 상태에서 상기 보정 데이터 취득용 시료의 각각의 신호 라인 포트 중 적어도 하나와 비신호 라인 포트 중 적어도 하나에 대해 전기 특성을 측정하면서, 상기 기준 지그에 접속한 상태에서 상기 보정 데이터 취득용 시료의 각각의 신호 라인 포트 중 적어도 하나에 대해 전기 특성을 측정하여 제1 측정값을 얻는 제1 단계와,
    상기 신호 라인 포트 중 적어도 하나와 상기 비신호 라인 포트 중 적어도 하나가 전기적으로 접속된 보정 데이터 취득용 스루 디바이스(through device)를 준비하고, 상기 보정 데이터 취득용 스루 디바이스를 상기 시험 지그에 접속한 상태에서 상기 신호 라인 포트 및 상기 비신호 라인 포트를 측정하면서, 상기 보정 데이터 취득용 스루 디바이스를 상기 기준 지그에 접속한 상태에서 상기 신호 라인 포트를 측정하여 제2 측정값을 얻는 제2 단계와,
    상기 제1 측정값과 상기 제2 측정값에 기초하여, 상기 전자부품을 상기 시험 지그에 접속한 상태에서 상기 신호 라인 포트 및 상기 비신호 라인 포트를 측정한 결과로부터 상기 전자부품을 상기 기준 지그에 접속한 상태에서 상기 신호 라인 포트를 측정했다면 얻어지게 될 상기 전자부품의 전기 특성의 추정값을 산출하기 위한 수학식을 결정하는 제3 단계와,
    임의의 상기 전자부품에 대해, 상기 시험 지그에 접속한 상태에서 상기 신호 라인 포트 및 상기 비신호 라인 포트를 측정하는 제4 단계와,
    상기 제4 단계에서 얻어진 측정값에 기초하여, 상기 제3 단계에서 결정한 상기 수학식을 이용하여 상기 전자부품을 상기 기준 지그에 접속한 상태에서 상기 신호 라인 포트를 측정했다면 얻어지게 될 상기 전자부품의 전기 특성의 추정값을 산출하는 제5 단계를 포함하고,
    상기 제3 단계에서 결정되는 상기 수학식은 상기 기준 지그와 상기 시험 지그의 각각에서, 상기 신호 라인 포트 및 상기 비신호 라인 포트의 각 포트 내에서의 신호 전달에 더하여, 상기 신호 라인 포트 및 상기 비신호 라인 포트로부터 선택된 2개의 포트 간 모두에 대해 상기 2개의 포트에 접속된 상기 전자부품에 전달되지 않고 상기 2개의 포트 간을 직접 전달하는 누설 신호의 존재를 상정하여 도출된 상대오차 보정 회로망 모델을 이용하여 나타나며,
    상기 제3 단계는,
    상기 기준 지그와 상기 시험 지그의 각각에서, 상기 신호 라인 포트의 각 포트 내에서의 신호 전달에 더하여, 상기 신호 라인 포트만으로부터 선택된 2개의 포트 간 모두에 대해 상기 2개의 포트에 접속된 상기 전자부품에 전달되지 않고 상기 2개의 포트 간을 직접 전달하는 상기 누설 신호의 존재를 상정하여 도출된 제1 상대오차 보정 회로망 서브모델의 제1 계수를 상기 제1 측정값에 기초하여 산출하는 제1 서브단계와,
    상기 기준 지그와 상기 시험 지그의 각각에서, 상기 제1 상대오차 보정 회로망 모델에서의 상정에 더하여, 상기 비신호 라인 포트에서 반사하는 신호의 존재를 상정하여 도출된 제2 상대오차 보정 회로망 서브모델의 계수 중 상기 제1 계수에 대응하는 상기 계수 이외의 제2 계수를, 상기 제2 측정값에 기초하여 산출하는 제2 서브단계와,
    상기 상대오차 보정 회로망 모델의 상기 계수 중 상기 제1 및 제2 계수에 대응하는 상기 계수에 대해 상기 제1 및 제2 계수를 초기값으로 이용하고, 다른 상기 계수는 소정 값을 초기값으로 이용하며, 상기 상대오차 보정 회로망 모델의 모든 상기 계수에 대해 예상되는 값을, 상기 제1 및 제2 측정값을 이용하여 최우법(最尤法)에 의해 산출하고, 산출한 상기 예상되는 값을 이용하여 상기 수학식을 결정하는 제3 서브단계를 포함하는 것을 특징으로 하는 측정 오차의 보정 방법.
  2. 고주파 신호의 인가 또는 검출에 관계되는 신호 라인에 접속되는 신호 라인 포트와, 상기 신호 라인 포트 이외의 비신호 라인 포트를 가지는 전자부품에 대해, 상기 전자부품을 상기 신호 라인 및 상기 비신호 라인 포트에 대해 측정 가능한 시험 지그에 접속한 상태에서 상기 신호 라인 포트 및 상기 비신호 라인 포트를 측정하고, 그 측정 결과로부터 상기 전자부품을 상기 신호 라인 포트만 측정 가능한 기준 지그에 접속한 상태에서 상기 신호 라인 포트를 측정했다면 얻어지게 될 상기 전자부품의 전기 특성의 추정값을 산출하는 전자부품 특성 측정 장치로서,
    상기 전자부품을 상기 시험 지그에 접속한 상태에서 상기 신호 라인 포트 및 상기 비신호 라인 포트를 측정하는 측정 수단과,
    적어도 3종류의 동등한 전기 특성을 가진다고 간주할 수 있는 보정 데이터 취득용 시료를 상기 시험 지그에 접속한 상태와 상기 기준 지그에 접속한 상태에서, 상기 보정 데이터 취득용 시료의 각각의 신호 라인 포트 중 적어도 하나에 대해, 전기 특성을 측정하여 얻은 제1 측정값과, 신호 라인 포트 중 적어도 하나와 비신호 라인 포트 중 적어도 하나가 전기적으로 접속된 보정 데이터 취득용 스루 디바이스를 상기 시험 지그에 접속한 상태에서 상기 신호 라인 포트 및 상기 비신호 라인 포트를 측정하면서, 상기 보정 데이터 취득용 스루 디바이스를 상기 기준 지그에 접속한 상태에서 상기 신호 라인 포트를 측정하여 얻은 제2 측정값에 기초하여, 상기 전자부품을 상기 시험 지그에 접속한 상태에서 상기 신호 라인 포트 및 상기 비신호 라인 포트를 측정한 결과로부터 상기 전자부품을 상기 기준 지그에 접속한 상태에서 상기 신호 라인 포트를 측정했다면 얻어지게 될 상기 전자부품의 전기 특성의 추정값을 산출하기 위해 결정된 수학식의 계수의 값을 저장하는 수학식 기억 수단과,
    임의의 상기 전자부품에 대해, 상기 측정 수단으로 측정하여 얻어진 측정값으로부터 상기 수학식 기억 수단에 저장된 상기 계수의 상기 값을 읽어 내고, 상기 수학식을 이용하여 상기 전자부품을 상기 기준 지그에 접속한 상태에서 상기 신호 라인 포트를 측정했다면 얻어지게 될 상기 전자부품의 전기 특성의 추정값을 산출하는 전기 특성 추정 수단을 포함하고,
    상기 수학식 기억 수단에 기억되는 상기 계수의 상기 값은,
    상기 기준 지그와 상기 시험 지그의 각각에서, 상기 신호 라인 포트 및 상기 비신호 라인 포트의 각 포트 내에서의 신호 전달에 더하여, 상기 신호 라인 포트 및 상기 비신호 라인 포트로부터 선택된 2개의 포트 간 모두에 대해 상기 2개의 포트에 접속된 상기 전자부품에 전달되지 않고 상기 2개의 포트 간을 직접 전달하는 누설 신호의 존재를 상정하여 도출된 상대오차 보정 회로망 모델의 계수의 값이며,
    상기 기준 지그와 상기 시험 지그의 각각에서, 상기 신호 라인 포트의 각 포트 내에서의 신호 전달에 더하여, 상기 신호 라인 포트만으로부터 선택된 2개의 포트 간 모두에 대해 상기 2개의 포트에 접속된 상기 전자부품에 전달되지 않고 상기 2개의 포트 간을 직접 전달하는 상기 누설 신호의 존재를 상정하여 도출된 제1 상대오차 보정 회로망 서브모델의 제1 계수에 대응하는 상기 상대오차 보정 회로망 모델의 상기 계수에 대해, 상기 제1 측정값에 기초하여 산출된 상기 제1 계수를 초기값으로 이용하며,
    상기 기준 지그와 상기 시험 지그의 각각에서, 상기 제1 상대오차 보정 회로망 모델에서의 상정에 더하여, 상기 비신호 라인 포트에서 반사하는 신호의 존재를 상정하여 도출된 제2 상대오차 보정 회로망 서브모델의 상기 비신호 라인 포트에 대한 계수에 대응하는 상기 상대오차 보정 회로망 모델 중 상기 제1 계수에 대응하는 상기 계수 이외의 제2 계수에 대응하는 상기 상대오차 보정 회로망 모델의 상기 계수에 대해, 상기 제2 측정값에 기초하여 산출된 상기 제2 계수를 초기값으로 이용하고,
    상기 상대오차 보정 회로망 모델의 다른 상기 계수는 소정 값을 초기값으로 이용하며,
    상기 상대오차 보정 회로망 모델의 모든 상기 계수에 대해, 상기 제1 및 제2 측정값을 이용하여 최우법에 의해 산출된 예상되는 값인 것을 특징으로 하는 전자부품 특성 측정 장치.
KR1020167023710A 2014-03-04 2015-02-17 측정 오차의 보정 방법 및 전자부품 특성 측정 장치 KR101831824B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-041184 2014-03-04
JP2014041184 2014-03-04
PCT/JP2015/054337 WO2015133265A1 (ja) 2014-03-04 2015-02-17 測定誤差の補正方法及び電子部品特性測定装置

Publications (2)

Publication Number Publication Date
KR20160114681A true KR20160114681A (ko) 2016-10-05
KR101831824B1 KR101831824B1 (ko) 2018-02-23

Family

ID=54055075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167023710A KR101831824B1 (ko) 2014-03-04 2015-02-17 측정 오차의 보정 방법 및 전자부품 특성 측정 장치

Country Status (5)

Country Link
US (1) US10203396B2 (ko)
JP (1) JP6281726B2 (ko)
KR (1) KR101831824B1 (ko)
CN (1) CN106062571B (ko)
WO (1) WO2015133265A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10969468B2 (en) * 2018-07-30 2021-04-06 7hugs Labs SAS Recursive real time positioning system setup method for immediate convergence of functional system setup
CN109444174B (zh) * 2018-08-20 2021-08-31 中国石油天然气集团有限公司 一种高频岩石介电常数测量方法及测量用夹具

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3558086B1 (ja) 2003-03-05 2004-08-25 株式会社村田製作所 測定誤差の補正方法および電子部品特性測定装置
JP4009876B2 (ja) 2004-05-25 2007-11-21 株式会社村田製作所 測定誤差の補正方法及び電子部品特性測定装置
JP5246172B2 (ja) 2008-02-05 2013-07-24 株式会社村田製作所 測定誤差の補正方法及び電子部品特性測定装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2866011B2 (ja) * 1994-08-24 1999-03-08 日本ヒューレット・パッカード株式会社 回路網測定装置の校正方法
US6838885B2 (en) * 2003-03-05 2005-01-04 Murata Manufacturing Co., Ltd. Method of correcting measurement error and electronic component characteristic measurement apparatus
US7088111B2 (en) * 2003-05-09 2006-08-08 Anritsu Company Enhanced isolation level between sampling channels in a vector network analyzer
JP2007519892A (ja) 2003-06-11 2007-07-19 アジレント・テクノロジーズ・インク 複数のテストフィクスチャを使用するときのテストシステム校正の補正および装置測定値の変換
WO2006030547A1 (ja) 2004-09-16 2006-03-23 Murata Manufacturing Co., Ltd. 測定誤差の補正方法及び電子部品特性測定装置
WO2008065791A1 (fr) * 2006-11-30 2008-06-05 Murata Manufacturing Co., Ltd. Procédé de correction d'erreur de caractéristiques hautes fréquences d'un composant électronique
KR20130117841A (ko) * 2011-01-31 2013-10-28 가부시키가이샤 무라타 세이사쿠쇼 측정 오차의 보정방법 및 전자부품 특성 측정장치
US8713490B1 (en) * 2013-02-25 2014-04-29 International Business Machines Corporation Managing aging of silicon in an integrated circuit device
JP5663654B2 (ja) 2013-12-06 2015-02-04 ビジョンバイオ株式会社 コメの産地判別方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3558086B1 (ja) 2003-03-05 2004-08-25 株式会社村田製作所 測定誤差の補正方法および電子部品特性測定装置
JP4009876B2 (ja) 2004-05-25 2007-11-21 株式会社村田製作所 測定誤差の補正方法及び電子部品特性測定装置
JP5246172B2 (ja) 2008-02-05 2013-07-24 株式会社村田製作所 測定誤差の補正方法及び電子部品特性測定装置

Also Published As

Publication number Publication date
JP6281726B2 (ja) 2018-02-21
WO2015133265A1 (ja) 2015-09-11
US10203396B2 (en) 2019-02-12
JPWO2015133265A1 (ja) 2017-04-06
CN106062571B (zh) 2018-10-30
CN106062571A (zh) 2016-10-26
KR101831824B1 (ko) 2018-02-23
US20160370448A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
US7019535B2 (en) Method and system for calibrating a measurement device path and for measuring a device under test in the calibrated measurement device path
US6838885B2 (en) Method of correcting measurement error and electronic component characteristic measurement apparatus
KR102054874B1 (ko) 시험 장치를 교정하기 위한 방법
Rolfes et al. Multiport method for the measurement of the scattering parameters of N-ports
JP5246172B2 (ja) 測定誤差の補正方法及び電子部品特性測定装置
US20110199107A1 (en) Method and apparatus for calibrating a test system for measuring a device under test
WO2004111768A2 (en) Correcting test system calibration and transforming device measurements when using multiple test fixtures
JP2016024197A (ja) Ｓパラメータを求める方法及び試験測定システム
TW201339590A (zh) 具頻寬校正之時距測量方法
US20130317767A1 (en) Measurement error correction method and electronic component characteristic measurement apparatus
US20080238441A1 (en) Vector Network Analyzer-Noise Figure Measurement
KR101831824B1 (ko) 측정 오차의 보정 방법 및 전자부품 특성 측정 장치
JP7153309B2 (ja) ベクトルネットワークアナライザを用いた反射係数の測定方法
JP2008014781A (ja) ネットワーク・アナライザの校正方法、および、ネットワーク・アナライザ
WO2006030547A1 (ja) 測定誤差の補正方法及び電子部品特性測定装置
JP5458817B2 (ja) 電子部品の電気特性測定誤差の補正方法及び電子部品特性測定装置
JP2006242799A (ja) 測定誤差の補正方法及び電子部品特性測定装置
JP4743208B2 (ja) 電子部品の電気特性測定方法
JP4775575B2 (ja) 測定誤差の補正方法及び電子部品特性測定装置
KR101946252B1 (ko) 전기 회로망의 s 파라미터 도출 방법
Dunsmore Noise figure verification of Y-factor and cold source methods
JP2006126144A (ja) 測定誤差の補正方法及び電子部品特性測定装置
CN115248364A (zh) 高频元件测试装置及其测试方法
Reddy et al. Skewed-port Device Measurements using Vector Accuracy Enchancement Techniques
Pulido-Gaytán et al. On the implementation of the LZZ calibration technique in the S-parameters measurement of devices mounted in test fixtures

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant