KR20160110666A - 표시 패널 및 그것을 포함하는 표시 장치 - Google Patents

표시 패널 및 그것을 포함하는 표시 장치 Download PDF

Info

Publication number
KR20160110666A
KR20160110666A KR1020150033297A KR20150033297A KR20160110666A KR 20160110666 A KR20160110666 A KR 20160110666A KR 1020150033297 A KR1020150033297 A KR 1020150033297A KR 20150033297 A KR20150033297 A KR 20150033297A KR 20160110666 A KR20160110666 A KR 20160110666A
Authority
KR
South Korea
Prior art keywords
node
transistor
signal
data
response
Prior art date
Application number
KR1020150033297A
Other languages
English (en)
Other versions
KR102220553B1 (ko
Inventor
변춘원
피재은
조경익
추혜용
황치선
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020150033297A priority Critical patent/KR102220553B1/ko
Priority to US15/007,856 priority patent/US9728149B2/en
Publication of KR20160110666A publication Critical patent/KR20160110666A/ko
Application granted granted Critical
Publication of KR102220553B1 publication Critical patent/KR102220553B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/023—Display panel composed of stacked panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/046—Pixel structures with an emissive area and a light-modulating area combined in one pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

복수의 게이트 라인들 및 복수의 데이터 라인들에 각각 연결된 복수의 픽셀들을 포함하는 표시 패널에 있어서, 상기 복수의 픽셀들 각각은, 상기 데이터 라인 중 대응하는 데이터 라인 및 제1 노드 사이에 연결되고, 상기 게이트 라인들 중 대응하는 게이트 라인들을 통해 입력되는 입력 신호에 응답하여 상기 데이터 라인의 데이터 신호를 상기 제1 노드에 전달하는 제1 트랜지스터, 상기 제1 노드에 연결되고, 모드 선택 신호가 반사 모드를 가리킬 때, 상기 제1 노드의 신호에 응답하여 상기 반사 모드를 구현하는 반사 소자 회로, 상기 제2 노드에 연결되고, 상기 모드 선택 신호가 발광 모드를 가리킬 때, 상기 제1 노드의 신호에 응답하여 상기 발광 모드를 구현하는 발광 소자 회로 및 상기 제1 노드에 연결되는 일단 및 제어 신호가 인가되는 타단을 갖는 커패시터를 포함하되, 상기 반사 소자 회로는, 상기 제1 노드 및 제2 노드 사이에 연결되고, 상기 모드 선택 신호에 응답하여 동작하는 제2 트랜지스터 및 상기 제2 노드에 연결되는 일단 및 상기 제어 신호가 공급되는 타단을 갖는 반사 소자를 포함한다.

Description

표시 패널 및 그것을 포함하는 표시 장치{DISPLAY PANEL AND DISPLAY APPARATUS HAVING THEM}
본 발명은 디스플레이 장치에 관한 것으로, 좀 더 구체적으로는 발광형 소자 및 반사형 소자를 포함하는 디스플레이 장치 및 그것의 구동 방법에 관한 것이다.
정보통신 산업의 급격한 발달에 따라 표시 장치의 사용이 급증하고 있다. 최근 들어 저전력, 경량, 박형, 고해상도의 조건을 만족할 수 있는 표시 장치가 요구되고 있다. 이러한 요구에 맞추어 액정 표시장치(Liquid Crystal Display) 또는 유기발광 특성을 이용하는 유기 발광 표시장치(Organic Light Emitting Display)들이 개발되고 있다.
유기 발광 표시장치(Organic Light Emitting Display)는 자체발광 특성을 갖는 차세대 표시 장치이다. 유기 발광 표시장치(Organic Light Emitting Display)는 액정 표시장치(Liquid Crystal Display)에 비해 시야각, 콘트라스트(contrast), 응답속도, 소비전력 등의 측면에서 우수한 성능을 보여준다. 또한, 유기 발광 표시장치(Organic Light Emitting Display)는 백라이트를 필요로 하지 않기 때문에 경량 및 박형으로 제작 가능하다는 장점이 있다.
위와 같은 유기 발광 표시장치(Organic Light Emitting Display)는 액정 표시장치(Liquid Crystal Display)에 비해 뛰어난 콘트라스트 성능을 보여준다. 하지만, 소정의 세기 이상의 외부 광원이 입사될 경우, 유기 발광 표시장치(Organic Light Emitting Display)의 시인성이 저하될 수 있다. 이를 개선하기 위해 유기 발광 모드와 반사형 액정 모드를 복합하여 구현한 반사형-발광형 복합 표시장치가 제안된 바 있다.
본 발명의 목적은 반사형 소자(Reflective Element)와 발광형 소자(Emissive Element)를 선택적으로 구동하는 디스플레이 장치에 있어서 외부 조도 환경에 따라서 반사형 소자(Reflective Element)와 발광형 소자(Emissive Element)를 효율적으로 선택하여 구동하는 디스플레이 장치 및 그것의 구동 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 복수의 게이트 라인들 및 복수의 데이터 라인들에 각각 연결된 복수의 픽셀들을 포함하는 표시 패널에 있어서, 상기 복수의 픽셀들 각각은, 상기 데이터 라인 중 대응하는 데이터 라인 및 제1 노드 사이에 연결되고, 상기 게이트 라인들 중 대응하는 게이트 라인들을 통해 입력되는 입력 신호에 응답하여 상기 데이터 라인의 데이터 신호를 상기 제1 노드에 전달하는 제1 트랜지스터, 상기 제1 노드에 연결되고, 모드 선택 신호가 반사 모드를 가리킬 때, 상기 제1 노드의 신호에 응답하여 상기 반사 모드를 구현하는 반사 소자 회로, 상기 제2 노드에 연결되고, 상기 모드 선택 신호가 발광 모드를 가리킬 때, 상기 제1 노드의 신호에 응답하여 상기 발광 모드를 구현하는 발광 소자 회로 및 상기 제1 노드에 연결되는 일단 및 제어 신호가 인가되는 타단을 갖는 커패시터를 포함하되, 상기 반사 소자 회로는, 상기 제1 노드 및 제2 노드 사이에 연결되고, 상기 모드 선택 신호에 응답하여 동작하는 제2 트랜지스터 및 상기 제2 노드에 연결되는 일단 및 상기 제어 신호가 공급되는 타단을 갖는 반사 소자를 포함한다.
실시 예로서, 상기 발광 소자 회로는, 상기 제1 노드에 연결되고, 상기 제1 노드의 신호에 응답하여 일단에 공급되는 전원 전압을 타단에 전달하는 제3 트랜지스터, 상기 제2 노드에 연결되고, 제2 모드 선택 신호에 응답하여 상기 제어 신호를 상기 제2 노드에 인가하는 제4 트랜지스터 및 상기 제3 트랜지스터의 타단에 연결되고, 상기 제2 모드 선택 신호에 응답하여 상기 제3 트랜지스터의 타단을 발광 소자에 연결하는 제5 트랜지스터를 포함한다.
실시 예로서, 상기 커패시터는 상기 제1 트랜지스터가 턴-온 상태일 때, 상기 제1 노드의 전압 및 상기 제어 신호의 전압 차에 의해 충전되고, 상기 제1 트랜지스터가 턴-오프 되면, 상기 제1 노드의 전압을 유지하도록 구성된다.
실시 예로서, 상기 발광 소자 회로는, 제2 모드 선택 신호에 응답하여, 일단에 공급되는 전원 전압을 타단에 전달하는 제3 트랜지스터, 상기 제2 노드에 연결되고, 상기 제2 모드 선택 신호에 응답하여 상기 제어 신호를 상기 제2 노드에 인가하는 제4 트랜지스터 상기 제3 트랜지스터의 타단에 연결되고, 상기 제2 노드의 신호에 응답하여 상기 제3 트랜지스터의 타단을 발광 소자에 연결하는 제5 트랜지스터를 포함한다.
실시 예로서, 상기 커패시터는 상기 제1트랜지스터가 턴-온 상태일 때, 상기 제1 노드의 전압 및 상기 제어 신호의 전압 차에 의해 충전되고, 상기 제1 트랜지스터가 턴-오프 되면, 상기 제1 노드의 전압을 유지하도록 구성된다.
본 발명의 실시 예에 따른 복수의 게이트 라인들 및 복수의 데이터 라인들에 각각 연결된 복수의 픽셀들을 포함하는 표시 패널에 있어서, 상기 복수의 픽셀들 각각은, 상기 데이터 라인들 중 대응하는 데이터 라인 및 제1 노드 사이에 연결되고, 상기 복수의 게이트 라인들 중 대응하는 게이트 라인을 통해 입력되는 입력 신호에 응답하여 상기 데이터 라인의 데이터 신호를 상기 제1 노드에 전달하는 제1 트랜지스터, 상기 제1 노드에 연결되고, 모드 선택 신호가 반사 모드를 가리킬 때, 상기 제1 노드의 신호에 응답하여 상기 반사 모드를 구현하는 반사 소자 회로, 상기 제2 노드에 연결되고, 상기 모드 선택 신호가 발광 모드를 가리킬 때, 상기 제1 노드의 신호에 응답하여 상기 발광 모드를 구현하는 발광 소자 회로 및 전원 전압이 공급되는 일단 및 상기 제1 노드에 연결된 타단을 갖는 커패시터를 포함하되, 상기 반사 소자 회로는, 상기 제1 노드 및 제2 노드 사이에 연결되고, 상기 모드 선택 신호에 응답하여 동작하는 제2 트랜지스터 및 상기 제2 노드에 연결되는 일단 및 공통 전압 신호가 공급되는 타단을 갖는 반사 소자를 포함한다.
실시 예로서, 상기 발광 소자 회로는, 제2 모드 선택 신호에 응답하여, 일단에 공급되는 전원 전압을 타단에 전달하는 제3 트랜지스터, 상기 제2 모드 선택 신호에 응답하여, 상기 전원 전압을 상기 제2 노드에 인가하는 제4 트랜지스터, 상기 제3 트랜지스터의 타단에 연결되고, 상기 제2 노드의 신호에 응답하여 상기 제3 트랜지스터의 타단을 발광 소자에 연결하는 제5 트랜지스터를 포함한다.
실시 예로서, 상기 커패시터는, 상기 제1트랜지스터가 턴-온 상태일 때, 상기 전원 전압 및 상기 제1 노드의 전압의 전압 차에 의해 충전되고, 상기 제1 트랜지스터가 턴-오프 되면, 상기 제1 노드의 전압을 유지하도록 구성된다.
실시 예로서, 상기 제2 모드 선택 신호는 상기 모드 선택 신호의 반대되는 위상의 신호이다.
본 발명의 실시 예에 따른 복수의 게이트 라인들 및 복수의 데이터 라인들에 각각 연결된 복수의 픽셀들을 포함하는 표시 패널, 상기 표시 패널과 상기 복수의 게이트 라인들로 연결되고, 상기 복수의 픽셀들에 게이트 신호를 제공하는 게이트 구동회로 및 상기 표시 패널과 상기 복수의 데이터 라인들로 연결되고, 상기 복수의 픽셀들에 데이터 신호를 제공하는 데이터 구동회로를 포함하되, 상기 복수의 픽셀들 각각은, 상기 데이터 라인 중 대응하는 데이터 라인 및 제1 노드 사이에 연결되고, 상기 게이트 라인들 중 대응하는 게이트 라인들을 통해 입력되는 입력 신호에 응답하여 상기 데이터 라인의 데이터 신호를 상기 제1 노드에 전달하는 제1 트랜지스터, 상기 제1 노드에 연결되고, 모드 선택 신호가 반사 모드를 가리킬 때, 상기 제1 노드의 신호에 응답하여 상기 반사 모드를 구현하는 반사 소자 회로, 상기 제2 노드에 연결되고, 상기 모드 선택 신호가 발광 모드를 가리킬 때, 상기 제1 노드의 신호에 응답하여 상기 발광 모드를 구현하는 발광 소자 회로 및 상기 제1 노드에 연결되는 일단 및 제어 신호가 인가되는 타단을 갖는 커패시터를 포함하되, 상기 반사 소자 회로는, 상기 제1 노드 및 제2 노드 사이에 연결되고, 상기 모드 선택 신호에 응답하여 동작하는 제2 트랜지스터 및 상기 제2 노드에 연결되는 일단 및 상기 제어 신호가 공급되는 타단을 갖는 반사 소자를 포함한다.
이상과 같은 본 발명의 실시 예에 따르면, 스위치 트랜지스터에 의해 외부 조도 환경에 따라 반사 소자 회로 또는 발광 소자 회로를 선택적으로 구동할 수 있는 디스플레이 장치를 제공한다. 또한, 스위치 트랜지스터에 의해 반사 소자 회로와 발광 소자 회로는 제어 신호들의 입력 라인을 공유할 수 있다. 따라서, 디스플레이 장치의 픽셀은 축소된 배선 면적으로 인해 향상된 개구율을 가질 수 있다.
도 1은 본 발명의 실시 예에 따른 표시 장치를 보여주는 블록도이다.
도 2는 본 발명의 실시 예에 따른 픽셀의 구조를 보여주는 단면도이다.
도 3은 본 발명의 제1 실시 예에 따른 도 1의 픽셀을 자세히 보여주는 회로도이다.
도 4는 본 발명의 제1 실시 예에 따라 반사 모드를 구현하기 위해 픽셀에 인가되는 신호를 보여주는 타이밍도이다.
도 5는 도 3의 픽셀의 반사형 소자의 동작을 보여주기 위한 회로도이다.
도 6은 본 발명의 제1 실시 예에 따라 발광 모드를 구현하기 위해 픽셀에 인가되는 신호를 보여주는 타이밍도이다.
도 7은 도 3의 픽셀의 발광형 소자의 동작을 보여주기 위한 회로도이다.
도 8은 본 발명의 제2 실시 예에 따른 도 1의 픽셀을 자세히 보여주기 위한 회로도이다.
도 9는 도 8의 픽셀의 반사형 소자의 동작을 보여주기 위한 회로도이다.
도 10은 도 8의 픽셀의 발광형 소자의 동작을 보여주기 위한 회로도이다.
도 11은 본 발명의 제3 실시 예에 따른 도 1의 픽셀을 자세히 보여주기 위한 회로도이다.
도 12는 본 발명의 제2 실시 예에 따라 반사 모드를 구현하기 위해 픽셀에 인가되는 신호를 보여주는 타이밍도이다.
도 13은 도 12의 픽셀의 반사형 소자의 동작을 보여주기 위한 회로도이다.
도 14는 본 발명의 제2 실시 예에 따라 발광 모드를 구현하기 위해 픽셀에 인가되는 신호를 보여주는 타이밍도이다.
이하, 도면들을 참조하여 본 발명의 실시 예들을 보다 상세하게 설명하기로 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 고안의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 “위에” 있다고 할 경우, 이는 다른 부분 “바로 위에” 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 “아래에” 있다고 할 경우, 이는 다른 부분 “바로 아래에” 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 실시 예에 따른 표시 장치를 보여주는 블록도이다. 도 1을 참조하면, 표시 장치(100)는 표시 패널(DP), 게이트 구동회로(110), 데이터 구동회로(120) 및 회로기판(130)을 포함한다.
본 발명의 실시 예에 따른 표시 패널(DP)은 제1 기판(DS1) 및 제2 기판(DS2)들을 포함한다. 표시 패널(DP)의 제1 기판(DS1) 상에는 복수의 게이트 라인들(GL1~GLn), 그리고, 게이트 라인들(GL1~GLn)과 교차하는 복수의 데이터 라인들(DL1~DLm)이 배치된다. 게이트 라인들(GL1~GLn)은 게이트 구동회로(110)에 연결되어 순차적인 게이트 신호들을 수신한다. 복수의 데이터 라인들(DL1~DLm)은 데이터 구동회로(120)에 연결되어 아날로그 형태의 데이터 신호들(또는, 데이터 전압들)을 수신한다.
제2 기판(DS2)은 반사 모드 및 발광 모드를 선택적으로 구현할 수 있다. 예시적으로, 제2 기판(DS2)은 액정 표시 패널(liquid crystal display panel) 및 유기발광 표시 패널(organic light emitting display panel)로 구성될 수 있다. 제2 기판(DS2)은 복수의 픽셀들(PX11~PXnm)로 형성된 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)으로 구분된다. 본 발명의 실시 예에 따른 제2 기판(DS2)의 픽셀들(PX11~PXnm)에 대해서는 도 2 내지 도 13을 통해 자세히 설명된다.
복수의 픽셀들(PX11~PXnm)은 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인과 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 각각 연결된다.
게이트 구동회로(110)는 박막 공정을 통해 픽셀들(PX11~PXnm)과 동시에 형성될 수 있다. 예시적으로, 게이트 구동회로(110)는 비표시 영역(NDA)에 OSG(형태로 실장될 수 있다.
도 1을 참조하면, 게이트 구동회로(110)는 게이트 라인들(GL1~GLn)의 좌측 말단들에 연결되어 있으나, 이에 한정되지 않는다. 표시 장치(100)는 2개의 게이트 구동회로들을 포함할 수 있다. 2개의 게이트 구동회로들 중 하나는 게이트 라인들(GL1~GLn)의 좌측 말단들에 연결되고, 다른 하나는 게이트 라인들(GL1~GLn)의 우측 말단들에 연결될 수 있다. 예시적으로, 2개의 게이트 구동회로들 중 하나는 홀수 번째 게이트 라인들에 연결되고, 다른 하나는 짝수 번째 게이트 라인들에 연결될 수 있다.
데이터 구동회로(120)는 회로 기판(130)에 실장된 타이밍 컨트롤러(미 도시)로부터 데이터 신호들을 제공받고, 데이터 신호들에 대응하는 아날로그 데이터 신호들을 생성한다. 그리고, 데이터 구동회로(120)는 타이밍 컨트롤러(미 도시)로부터 픽셀들(PX11~PXnm)을 제어하는 제어 신호들을 제공받을 수 있다. 제어 신호들은 픽셀들(PX11~PXnm)의 반사 모드 및 발광 모드를 제어하는 신호이다. 데이터 구동회로(120)는 아날로그 제어 신호들을 생성한다.
데이터 구동회로(120)는 구동칩(121) 및 구동칩(121)을 실장하는 연성회로기판(122)을 포함한다. 구동칩(121)과 연성회로기판(122)은 각각 복수 개로 제공될 수 있다. 연성회로기판(122)은 회로기판(130)과 제1 기판(DS1)을 전기적으로 연결한다. 구동칩(121)은 대응하는 데이터 라인들(DL1~DLm)에 데이터 신호들을 각각 제공한다.
도 1은 테이프 캐리어 패키지(TCP: Tape Carrier Package)로 형성된 데이터 구동회로(120)를 예시적으로 도시하였다. 하지만, 데이터 구동회로(120)는 제1 기판(DS1) 상에 칩 온 글래스(COG: Chip On Glass) 방식으로 실장될 수 있다.
도 2는 본 발명의 실시 예에 따른 픽셀의 구조를 보여주는 단면도이다. 도 2를 참조하면, 픽셀(200)은 도 1의 픽셀들(PX11~PXnm)의 구조를 보여준다.
발광형 소자 부분(210)은 봉합층(211), 캐소드 전극(또는 캐소드 구성층)(212), 발광형 소자층(213) 및 애노드 전극(214)을 포함할 수 있다. 봉합재 (211)는 절연성 기판으로 형성될 수 있다. 예를 들어, 봉합층(211)는 유리 기판, 플라스틱 기판 또는 박막 형태로 형성될 수 있다. 발광형 소자 부분(210)은 픽셀(200)의 표시 부분이 아니기 때문에, 봉합층(211)는 불투명한 소재일 수 있다.
캐소드 전극(212) 및 애노드 전극(214)은 발광형 소자층(213)을 구동시키기 위한 전극들이다. 캐소드 전극(212)은 반사형 소자(223)를 구동할 때, 반사판으로 사용될 수 있다. 예시적으로, 캐소드 전극(212)은 Ca, Mg, Al 등의 금속 또는 이들의 합금으로 형성될 수 있다. 발광형 소자층(213)에서 발생한 빛이 애노드 전극(214)을 통과할 수 있어야 하므로, 애노드 전극(214)은 투명한 재료로 형성될 수 있다. 예시적으로, 애노드 전극(214)은 인듐 주석 산화불(ITO: Indum Tin Oxcide), 인듐 아연 산화물(IZO: Indum Zinc Oxcide) 또는 투명 도전성 산화물(TCO: Transparent Conductive Oxcide)로 형성될 수 있다.
발광형 소자층(213)은 발광형 소자(Emissive Element)를 포함할 수 있다. 발광형 소자는 캐소드 전극(212) 및 애노드 전극(214)을 통해 공급되는 전류에 의해서 빛을 발산하는 소자이다. 예시적으로, 발광형 소자는 유기발광 소자일 수 있다. 발광형 소자층(213)은 증착법, 스핀 코팅, 롤러 코팅 또는 잉크젯 등의 방식으로 형성될 수 있다.
반사형 소자 부분(220)은 기판(221), 기판 전극(222), 반사형 소자층(223) 및 픽셀 전극(224)을 포함할 수 있다. 기판(221)은 픽셀(200)의 표시면 측의 기판일 수 있다. 기판(221)은 절연성 기판으로 형성될 수 있다. 예시적으로, 기판(221)은 투명한 유리 기판 또는 플라스틱 기판으로 형성될 수 있다. 기판 전극(222) 및 픽셀 애노드 전극(224)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 또는 투명 도전성 산화물(TCO)로 형성될 수 있다. 기판 전극(222) 및 픽셀 전극(224)은 반사형 소자층(223)을 구동시키기 위한 전극들이다.
반사형 소자층(223)은 기판 전극(222)과 픽셀 전극(224) 사이에 형성될 수 있다. 반사형 소자층(223)은 반사형 소자(Reflective Element)로 형성될 수 있다. 예를 들어, 반사형 소자층(223)은 네마틱(Nematic), 스멕틱(Smectic) 또는 콜레스테릭(Cholesteric) 액정 물질로 형성될 수 있다. 콜레스테릭(Cholesteric) 액정 물질은 전압에 따라 빛을 반사하는 성질을 가질 수 있다. 따라서, 반사형 소자층(223)을 콜레스테릭(Cholesteric) 액정 물질로 형성한 경우, 픽셀(200)은 반사형 소자층(223)을 반사판으로 사용할 수 있다. 또한, 반사형 소자층(223)은 반사뿐만 아니라 빛의 투과량을 조절할 수 있다. 반사형 소자층(223)을 통해 투과된 빛은 발광형 소자 부분(210)의 캐소드 구성층(212)에 의해 반사될 수 있다.
박막 트랜지스터 부분(230)은 발광형 소자층(213) 및 반사형 소자층(223)을 구동시키기 위한 트랜지스터들을 포함할 수 있다. 예를 들어, 박막 트랜지스터(232)는 실리콘 박막 트랜지스터 또는 산화물 박막 트랜지스터로 형성될 수 있다. 박막 트랜지스터는 절연층(233) 위에 증착하여 형성될 수 있다. 절연층(233)은 투명한 절연성 물질로 형성될 수 있다. 층간 절연막(231)은 박막 트랜지스터(232)와 애노드 전극(214)을 서로 차단하는 역할을 할 수 있다. 예를 들어, 층간 절연막(231)은 투명한 플라스틱 절연막 또는 유리 절연막으로 형성될 수 있다.
픽셀(200)의 각각의 층들은 비아(Via, 미도시)를 통해 서로 연결될 수 있다. 예를 들어, 비아(Via)는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 또는 투명 도전성 산화물(TCO)로 형성될 수 있다. 반사판을 제외한 픽셀(200)의 모든 층들은 투명한 재질로 형성될 수 있다. 따라서, 픽셀(200)의 표시 부분의 개구율 및 반사율은 향상될 수 있다.
도 3은 본 발명의 제1 실시 예에 따른 도 1의 픽셀을 자세히 보여주는 회로도이다. 도 1 및 도 3을 참조하면, 도 1의 픽셀들(PX11~PXnm)은 도 3의 픽셀(300a)과 같은 구조를 가질 수 있다. 도 3은 픽셀들(PX11~PXnm) 중 하나의 픽셀(300a)을 예시적으로 보여준다.
도 3을 참조하면, 픽셀(300a)은 반사 소자 회로(310a) 및 발광 소자 회로(320a)를 포함할 수 있다. 픽셀(300a)은 제1 내지 제5 트랜지스터들(T1~T5)을 포함한다. 예시적으로, 트랜지스터들(T1~T5)은 NMOS 트랜지스터들이다. 하지만 본 발명은 이에 한정되지 않는다.
제1 트랜지스터(T1)는 픽셀(300a)을 구동하기 위한 트랜지스터이다. 제1 트랜지스터(T1)는 제1 노드(n1)와 제2 노드(n2) 사이에 연결된다. 제1 트랜지스터(T1)의 게이트 단자에 인가되는 스캔 신호(Vscan)에 따라, 제1 트랜지스터(T1)은 제1 노드(n1)에 인가되는 데이터 신호(Vdata)를 제2 노드(n2)에 연결된 반사 소자 회로(310a) 또는 발광 소자 회로(320a)로 전달할 수 있다.
반사 소자 회로(310a)는 제2 트랜지스터(T2) 및 반사형 소자(D1)를 포함할 수 있다. 제2 트랜지스터(T2)는 제2 노드(n2)와 제3 노드(n3) 사이에 연결된다. 그리고, 반사형 소자(D1)의 일단은 제3 노드(n3)에 연결되고, 타단에는 제3 제어 신호(Vcont)가 인가된다. 제2 트랜지스터(T2)의 게이트 단자에 인가되는 제1 제어 신호(Vs)에 따라, 데이터 신호(Vdata)는 반사형 소자(D1)로 전달될 수 있다.
발광 소자 회로(320a)는 제3 내지 제5 트랜지스터들(T3~T5) 및 발광형 소자(D2)를 포함할 수 있다. 제3 트랜지스터(T3)의 게이트 단자에 인가되는 데이터 신호(Vdata)에 따라 전원 전압(VDD)을 제5 트랜지스터(T5)로 전달할 수 있다. 제4 트랜지스터(T4)는 게이트 단자에 인가되는 제3 제어 신호(Vs_bar)에 따라 반사 소자(D1)의 양단 전압을 동일하게 유지한다. 따라서, 반사 소자(D1)의 오작동이 방지될 수 있다. 제5 트랜지스터(T5)는 게이트 단자에 인가되는 제3 제어 신호(Vs_bar)에 따라 전원 전압(VDD)을 발광형 소자(D2)로 전달한다.
커패시터(Cst)는 제2 노드(n2)에 연결된다. 커패시터(Cst)는 발광 소자 회로(320a)의 구동 시, 제3 트랜지스터(T3)의 게이트에 인가되는 전압이 일정하게 유지되도록 할 수 있다. 자세한 구동 방법은 도 4 내지 도 8을 통해 설명된다.
도 4는 본 발명의 제1 실시 예에 따라 반사 모드를 구현하기 위해 픽셀에 인가되는 신호를 보여주는 타이밍도이다. 도 5는 도 3의 픽셀의 반사형 소자의 동작을 보여주기 위한 회로도이다.
도 4 및 도 5를 참조하면, T1 구간에서 픽셀(300a)은 반사 소자 회로(310a)를 구동한다. 제1 시간(t1)에서, 제2 트랜지스터(T2)의 게이트 단자에는 하이(High) 레벨의 제1 제어 신호(Vs)가 인가 된다. 그리고, 커패시터(Cst)의 한 단에는 하이 레벨의 제2 제어 신호(Vcont)가 인가된다. 이때, 제2 제어 신호(Vcont)는 공통 전압 레벨까지 상승할 수 있다. 제1 제어 신호(Vs)에 의해 제2 트랜지스터(T2)가 턴-온(Turn-on) 된다.
제2 시간(t2)부터, 하이 레벨의 스캔 신호들(Vscan 1~Vscan n)은 게이트 라인들(GL1~GLn)을 통해 인가된다. 따라서, 스캔 신호들(Vscan 1~Vscan n)은 픽셀들(PX11~PXnm) 게이트 라인들(GL1~GLn)을 통해 제1 트랜지스터(T1)의 게이트 단자에 순차적으로 인가된다. 스캔 신호들(Vscan 1~Vscan n)은 각각 소정의 시간(t)의 간격으로 순차적으로 인가된다. 스캔 신호들(Vscan 1~Vscan n)은 제3 시간(t3)까지 순차적으로 인가된다. 스캔 신호들(Vscan 1~Vscan n)에 의해 제1 트랜지스터(T1)가 턴-온 되면, 데이터 신호(data)는 데이터 라인들(DL1~DLm)을 통해 순차적으로 인가된다. 데이터 신호(data)는 데이터 라인들(DL1~DLm) 각각에 다른 레벨로 인가될 수 있다. 제1 트랜지스터(T1)를 통해 제2 노드(n2)에 인가된다.
데이터 신호(data)는 두 가지 형태로 인가될 수 있다. 일 실시 예로서, 공통 전압(Vcom)보다 높은 레벨의 데이터 신호(data)가 인가될 수 있다. 다른 실시 예로서, 공통 전압(Vcom)보다 낮은 레벨의 데이터 신호(data)가 인가될 수 있다. 공통 전압(Vcom)보다 높은 레벨의 데이터 신호(data) 및 공통 전압(Vcom)보다 낮은 레벨의 데이터 신호(data)는 교번하여 데이터 리인들(DL1~DLm)로 인가될 수 있다. 데이터 신호(data)는 제4 시간(t4)까지 인가될 수 있다.
데이터 신호(data)는 제2 트랜지스터(T2)를 통해 제3 노드(n3)에 연결된 반사형 소자(D1)에 인가된다. 데이터 신호(Vdata)는 반사형 소자(D1)를 구동하기 위한 신호이다. 반사형 소자(D1)는 양단에 인가되는 데이터 신호(Vdata)와 제2 제어 신호(Vcont)의 전압 차에 의해 구동될 수 있다.
그리고, 데이터 신호(Vdata)는 커패시터(Cst)의 타단 및 제3 트랜지스터(T3)의 게이트 단자에 인가된다. 커패시터(Cst)는 일단에 인가되는 제2 제어 신호(Vcont) 및 타단에 인가되는 데이터 신호(Vdata)에 의해 충전된다. 제3 트랜지스터(T3)는 데이터 신호(data)에 의해 턴-온 되지만, 제4 및 제5 트랜지스터들(T4, T5)의 게이트 단자에 인가되는 제2 제어 신호(Vs_bar)는 로우(Low) 레벨이므로, 발광 소자 회로(320a)는 구동하지 않는다. 따라서, 제 5 트랜지스터(T5)는 발광 소자 회로(320a)의 오작동을 방지할 수 있다. 또한 이때, 전원 전압(VDD)이 로우 레벨로 설정되면, 제3 트랜지스터(t3)의 게이트 전압이 인가되더라도 전류가 흐르지 않기 때문에, 이 역시 발광 소자 회로(320a)의 오작동을 방지하는 방안이 될 수 있다.
제3 시간(t3)에서, 마지막으로 인가되는 제n 스캔 신호(Vscan n)는 하이 레벨에서 로우 레벨로 변한다. 그리고, 제5 시간(t5)에서 제1 및 제2 제어 신호들(Vs, Vcont)이 하이 레벨에서 로우 레벨로 변한다.
도 6은 본 발명의 실시 예에 따라 발광 모드를 구현하기 위해 픽셀에 인가되는 신호를 보여주는 타이밍도이다. 도 7은 도 3의 픽셀의 발광형 소자의 동작을 보여주기 위한 회로도이다.
도 6 및 도 7을 참조하면, T2 구간에서, 픽셀(300a)은 발광 소자 회로(320a)를 구동한다. 제6 시간(t6)에서, 하이 레벨의 전원 전압(VDD)은 제3 트랜지스터(t3)로 인가된다. 그리고, 제4 및 제5 트랜지스터들(T4, T5)의 게이트 단자에는 하이 레벨의 제3 제어 신호(Vs_bar)가 인가된다. 따라서, 제4 및 제5 트랜지스터들(T4, T5)은 제3 제어 신호(Vs_bar)에 의해 턴-온 된다. 또한, 제4 트랜지스터(T4)가 턴-온 되면, 반사형 소자(D1)의 양단에는 로우 레벨의 제2 제어 신호(Vcont)가 인가된다. 반사형 소자(D1)의 양단에 동일한 전압이 인가되므로, 반사형 소자(D1)는 구동하지 않는다.
제7 시간(t7)에서, 하이 레벨의 스캔 신호들(Vscan 1~Vscan n)이 게이트 라인들(GL1~GLn)을 통해 순차적으로 인가된다. 따라서, 스캔 신호들(Vscan)은 픽셀들(PX11~PXnm) 각각에 포함된 제1 트랜지스터(T1)의 게이트 단자에 순차적으로 인가된다. 스캔 신호들(Vscan 1~Vscan n)은 각각 소정의 시간(t)의 간격으로 순차적으로 인가된다. 그리고 스캔 신호들(Vscan 1~Vscan n)은 제8 시간(t8)까지 순차적으로 인가된다. 제1 트랜지스터(T1)가 스캔 신호들(Vscan 1~Vscan n)에 의해 순차적으로 턴-온 되면, 데이터 신호(Vdata)는 제2 노드(n2)를 통해 제3 트랜지스터(T3)의 게이트 단자에 인가된다.
데이터 신호(data)는 두 가지 형태로 인가될 수 있다. 일 실시 예로서, 공통 전압(Vcom)보다 높은 레벨의 데이터 신호(data)가 인가될 수 있다. 다른 실시 예로서, 공통 전압(Vcom)보다 낮은 레벨의 데이터 신호(data)가 인가될 수 있다. 공통 전압(Vcom)보다 높은 레벨의 데이터 신호(data) 및 공통 전압(Vcom)보다 낮은 레벨의 데이터 신호(data)는 교번하여 데이터 리인들(DL1~DLm)로 인가될 수 있다. 데이터 신호(data)는 제9 시간(t9)까지 인가될 수 있다. 제3 트랜지스터(T3)가 데이터 신호(data)에 의해 턴-온 되면, 전원 전압(VDD)은 제3 및 제5 트랜지스터들(T3, T5)을 통해 발광형 소자(D2)에 인가된다. 그리고, 픽셀(300a)은 스캔 신호(Vscan) 신호가 하이 레벨에서 로우 레벨로 변하여 제1 트랜지스터(T1)가 턴-오프 되더라도, 커패시터(Cst)의 방전을 통해 제3 트랜지스터(T3)의 게이트에 인가되는 전압은 일정하게 유지될 수 있다.
예시적으로, 하이 레벨의 제2 스캔 신호(Vscan 2) 인가 시, 제1 스캔 신호(Vscan 1)는 하이 레벨에서 로우 레벨로 변한다. 따라서, 제1 게이트 라인(GL1)에 연결된 픽셀들 각각에 포함된 제1 트랜지스터(T1)는 턴-오프 되어 데이터 신호(data)의 공급이 중단된다. 하지만, 커패시터(Cst)의 방전을 통해 제3 트랜지스터(T3)의 게이트에 인가되는 전압은 일정하게 유지된다.
제8 시간(t8)에서, 스캔 신호(Vscan)는 하이 레벨에서 로우 레벨로 변한다. 그리고, 제10 시간(t10)에서, 제2 제어 신호(Vs)는 하이 레벨에서 로우 레벨로 변한다.
발광 소자 회로(320a)를 구동할 때, 반사형 소자(D1)의 양단에 동일한 전압을 인가해줌으로써, 반사형 소자(D1)의 오작동을 방지할 수 있다.
도 8은 본 발명의 제2 실시 예에 따른 도 1의 픽셀을 자세히 보여주기 위한 회로도이다. 도 8을 참조하면, 픽셀(300b)은 반사 소자 회로(310b) 및 발광 소자 회로(320b)를 포함할 수 있다.
제1 트랜지스터(T1)는 픽셀(300b)을 구동하기 위한 트랜지스터이다. 제1 트랜지스터(T1)는 제1 노드(n1)와 제2 노드(n2) 사이에 연결된다. 제1 트랜지스터(T1)의 게이트 단자에 인가되는 스캔 신호(Vscan)에 따라, 제1 노드(n1)에 인가되는 데이터 신호(Vdata)를 제2 노드(n2)에 연결된 반사 소자 회로(310b) 또는 발광 소자 회로(320b)로 전달할 수 있다.
반사 소자 회로(310b)는 제2 트랜지스터(T2) 및 반사형 소자(D1)를 포함할 수 있다. 제2 트랜지스터(T2)는 제2 노드(n2)와 제3 노드(n3) 사이에 연결된다. 그리고, 반사형 소자(D1)의 일단은 제3 노드(n3)에 연결되고, 타단에는 제2 제어 신호(Vcont)가 인가된다. 제2 트랜지스터(T2)의 게이트 단자에 인가되는 제1 제어 신호(Vs)에 따라, 데이터 신호(data)를 반사형 소자(D1)로 전달할 수 있다.
발광 소자 회로(320b)는 제3 내지 제5 트랜지스터들(T3~T5) 및 발광형 소자(D2)를 포함할 수 있다. 제3 트랜지스터(T3)는 게이트 단자에 인가되는 제3 제어 신호(Vs_bar)에 따라 전원 전압(VDD)을 제5 트랜지스터(T5)로 전달할 수 있다.
그리고, 제4 트랜지스터(T4)는 게이트 단자에 인가되는 제3 제어 신호(Vs_bar)에 따라 반사 소자(D1)의 양단 전압을 동일하게 유지함으로써, 오작동을 방지할 수 있다. 제5 트랜지스터(T5)는 게이트 단자에 인가되는 데이터 신호(data)에 따라 전원 전압(VDD)을 발광형 소자(D2)로 전달한다.
커패시터(Cst)는 제2 노드(n2)에 연결된다. 커패시터(Cst)는 발광 소자 회로(320b)의 구동 시, 제3 트랜지스터(T3)의 게이트에 인가되는 전압을 일정하게 유지하도록 할 수 있다. 픽셀(300b)의 자세한 구동 방법은 도 10 내지 도 12를 통해 설명된다.
도 9는 도 8의 픽셀의 반사형 소자의 동작을 보여주기 위한 회로도이다. 도 9 및 도 4를 참조하면, 도 9는 도 4에 도시된 T1 구간에서 픽셀(300b)의 동작을 보여주는 도면이다.
T1 구간에서 픽셀(300b)은 반사 소자 회로(310b)를 구동한다. 제1 시간(t1)에서, 제2 트랜지스터(T2)의 게이트 단자에는 하이(High) 레벨의 제1 제어 신호(Vs)가 인가된다. 따라서, 제1 제어 신호(Vs)에 의해 제2 트랜지스터(T2)가 턴-온 된다. 그리고, 커패시터(Cst) 및 반사 소자(D1)의 일 단에는 제2 제어 신호(Vcont)가 인가된다. 이때, 제2 제어 신호(Vcont)의 전압 레벨은 공통 전압(Vcom)까지 상승할 수 있다.
제2 시간(t2)에서, 하이 레벨의 스캔 신호들(Vscan 1~Vscan n)은 게이트 라인들(GL1~GLn) 각각에 순차적으로 인가된다. 따라서, 스캔 신호들(Vscan 1~Vscan n)은 픽셀들(PX11~PXnm) 게이트 라인들(GL1~GLn)을 통해 제1 트랜지스터(T1)의 게이트 단자에 순차적으로 인가된다. 스캔 신호들(Vscan 1~Vscan n)은 각각 소정의 시간(t)의 간격으로 순차적으로 인가된다. 그리고, 스캔 신호들(Vscan 1~Vscan n)은 제3 시간(t3)까지 순차적으로 인가된다. 스캔 신호들(Vscan 1~Vscan n)에 의해 제1 트랜지스터(T1)가 턴-온 되면, 데이터 신호(Vdata)는 데이터 라인들(DL1~DLm)을 통해 순차적으로 인가된다. 데이터 신호(data)는 데이터 라인들(DL1~DLm) 각각에 다른 레벨로 인가될 수 있다. 데이터 신호(data)는 제1 트랜지스터(T1)를 통해 제2 노드(n2)에 인가된다.
데이터 신호(data)는 두 가지 형태로 인가될 수 있다. 일 실시 예로서, 공통 전압(Vcom)보다 높은 레벨의 데이터 신호(data)가 인가될 수 있다. 다른 실시 예로서, 공통 전압(Vcom)보다 낮은 레벨의 데이터 신호(data)가 인가될 수 있다. 공통 전압(Vcom)보다 높은 레벨의 데이터 신호(data) 및 공통 전압(Vcom)보다 낮은 레벨의 데이터 신호(data)는 교번하여 데이터 리인들(DL1~DLm)로 인가될 수 있다. 데이터 신호(data)는 제4 시간(t4)까지 인가될 수 있다.
데이터 신호(data)는 제2 트랜지스터(T2)를 통해 제3 노드(n3)에 연결된 반사형 소자(D1)에 인가된다. 따라서, 반사형 소자(D1)는 양단에 인가되는 데이터 신호(data)와 제2 제어 신호(Vcont)의 전압 차에 의해 구동될 수 있다.
그리고, 데이터 신호(data)는 커패시터(Cst)의 타단 및 제5 트랜지스터(T5)의 게이트 단자에 인가된다. 커패시터(Cst)는 일단에 인가되는 제2 제어 신호(Vcont) 및 타단에 인가되는 데이터 신호(data)에 의해 충전된다. 제5 트랜지스터(T5)는 데이터 신호(data)에 의해 턴-온 되지만, 제3 및 제4 트랜지스터들(T3, T4)의 게이트 단자에 인가되는 제3 제어 신호(Vs_bar)는 로우(Low) 레벨이므로, 발광 소자 회로(320a)는 구동하지 않는다. 따라서, 제 5 트랜지스터(T5)는 발광 소자 회로(320a)의 오작동을 방지할 수 있다. 또한 이때, 전원 전압(VDD)이 로우 레벨로 설정되면, 제3 트랜지스터(t3)의 게이트 전압이 인가되더라도 전류가 흐르지 않기 때문에, 이 역시 발광 소자 회로(320a)의 오작동을 방지하는 방안이 될 수 있다.
제3 시간(t3)에서, 마지막으로 인가되는 제n 스캔 신호(Vscan n) 는 하이 레벨에서 로우 레벨로 변한다. 그리고, 제5 시간(t5)에서, 제1 제어 신호(Vs)는 하이 레벨에서 로우 레벨로 변한다.
도 10은 도 8의 픽셀의 발광형 소자의 동작을 보여주기 위한 회로도이다. 도 10 및 도 6을 참조하면, 도 10은 도 6에 도시된 T2 구간에서 픽셀의 동작을 보여주는 도면이다.
T2 구간에서, 픽셀(300b)은 발광 소자 회로(320b)를 구동한다. 제6 시간(t6)에서, 하이 레벨의 전원 전압(VDD)은 제3 트랜지스터(T3)에 인가된다. 그리고, 반사형 소자(D1)의 일단, 제4 트랜지스터(T4)의 일단 및 커패시터(Cst)의 일단에는 로우 레벨의 제2 제어 신호(Vcont)가 인가된다. 제3 및 제4 트랜지스터들(T3, T4)의 게이트 단자에는 하이 레벨의 제3 제어 신호(Vs_bar)가 인가된다. 제3 및 제4 트랜지스터들(T3, T4)은 제3 제어 신호(Vs_bar)에 의해 턴-온된다.
제 7 시간(t7)에서, 하이 레벨의 스캔 신호들(Vscan 1~Vscan n)은 게이트 라인들(GL1~GLn) 각각에 순차적으로 인가된다. 스캔 신호들(Vscan 1~Vscan n)은 픽셀들(PX11~PXnm) 각각에 포함된 제1 트랜지스터(T1)의 게이트 단자에 인가된다. 제1 트랜지스터(T1)가 스캔 신호들(Vscan 1~Vscan n)에 의해 턴-온 되면, 데이터 신호(data)는 제2 노드(n2)를 통해 제5 트랜지스터(T5)의 게이트 단자에 인가된다.
제 5 트랜지스터(T5)가 데이터 신호(data)에 의해 턴-온 되면, 전원 전압(VDD)은 제3 및 제5 트랜지스터들(T3, T5)을 통해 발광형 소자(D2)에 인가된다. 픽셀(300a)은 스캔 신호(Vscan) 신호가 하이 레벨에서 로우 레벨로 변하여 제1 트랜지스터(T1)가 턴-오프 되더라도, 커패시터(Cst)의 방전을 통해 제3 트랜지스터(T3)의 게이트에 인가되는 전압은 일정하게 유지될 수 있다.
또한, 제4 트랜지스터(T4)가 턴-온 되면, 반사형 소자(D1)의 양단에는 로우 레벨의 제2 제어 신호(Vcont)가 인가된다. 따라서, 반사형 소자(D1)의 양단의 전압은 동일하므로, 반사형 소자(D1)는 구동하지 않는다.
도 11은 본 발명의 제3 실시 예에 따른 도 1의 픽셀을 자세히 보여주기 위한 회로도이다. 도 8 의 픽셀(300b)과 비교하면, 도 11의 픽셀(300c)은 제1 제어 신호(Vcont)를 수신하지 않는다. 제4 트랜지스터(T4)의 일단은 제3 노드(n3)에 연결되고, 타단에는 전원 전압(VDD)이 인가된다. 그리고, 커패시터(Cst)의 일단은 제2 노드(n2)에 연결되고, 타단에는 전원 전압(VDD)이 인가된다. 자세한 구동 방법은 도 12 내지 도 15을 통해 설명된다.
도 12는 본 발명의 제2 실시 예에 따라 반사 모드를 구현하기 위해 픽셀에 인가되는 신호를 보여주는 타이밍도이다. 도 13은 도 12의 픽셀의 반사형 소자의 동작을 보여주기 위한 회로도이다.
도 12 및 도 13을 참조하면, T1 구간에서 픽셀(300c)은 반사 소자 회로(310c)를 구동한다. 제1 시간(t1)에서, 제2 트랜지스터(T2)의 게이트 단자에는 하이 레벨의 제1 제어 신호(Vs)가 인가된다. 제1 제어 신호(Vs)에 의해 제2 트랜지스터(T2)는 턴-온 된다.
제2 시간(t2)에서, 하이 레벨의 스캔 신호들(Vscan 1~Vscan n)은 게이트 라인들(GL1~GLn) 각각에 순차적으로 인가된다. 스캔 신호들(Vscan 1~Vscan n)은 픽셀들(PX11~PXnm) 각각에 포함된 제1 트랜지스터(T1)의 게이트 단자에 인가된다. 따라서, 스캔 신호들(Vscan 1~Vscan n)은 픽셀들(PX11~PXnm) 게이트 라인들(GL1~GLn)을 통해 소정의 시간(t)의 간격으로 제1 트랜지스터(T1)의 게이트 단자에 순차적으로 인가된다. 스캔 신호들(Vscan 1~Vscan n)은 제3 시간(t3)까지 순차적으로 인가된다. 스캔 신호들(Vscan 1~Vscan n)에 의해 제1 트랜지스터(T1)가 턴-온 되면, 데이터 신호(data)는 데이터 라인들(DL1~DLm)을 통해 순차적으로 인가된다. 데이터 신호(data)는 데이터 라인들(DL1~DLm) 각각에 다른 레벨로 인가될 수 있다. 데이터 신호(data)는 제1 트랜지스터(T1)를 통해 제2 노드(n2)에 인가된다.
데이터 신호(data)는 두 가지 형태로 인가될 수 있다. 일 실시 예로서, 공통 전압(Vcom)보다 높은 레벨의 데이터 신호(data)가 인가될 수 있다. 다른 실시 예로서, 공통 전압(Vcom)보다 낮은 레벨의 데이터 신호(data)가 인가될 수 있다. 공통 전압(Vcom)보다 높은 레벨의 데이터 신호(data) 및 공통 전압(Vcom)보다 낮은 레벨의 데이터 신호(data)는 교번하여 데이터 리인들(DL1~DLm)로 인가될 수 있다. 데이터 신호(data)는 제4 시간(t4)까지 인가될 수 있다.
데이터 신호(data)는 제2 트랜지스터(T2)를 통해 제3 노드(n3)에 연결된 반사형 소자(D1)에 인가된다. 따라서, 반사형 소자(D1)의 양단에 인가되는 데이터 신호(data) 및 공통 전압 신호(Vcom)의 전압 차에 의해 구동될 수 있다.그리고, 데이터 신호(data)는 커패시터(Cst)의 타단 및 제5 트랜지스터(T5)의 게이트 단자에 인가된다. 커패시터(Cst)는 일단에 인가되는 전원 전압(VDD) 및 타단에 인가되는 데이터 신호(data)에 의해 충전된다. 제5 트랜지스터(T5)는 데이터 신호(data)에 의해 턴-온 되지만, 제3 및 제4 트랜지스터들(T3, T4)의 게이트 단자에 인가되는 제3 제어 신호(Vs_bar)는 로우(Low) 레벨이므로, 발광 소자 회로(320c)는 구동하지 않는다. 따라서, 제 5 트랜지스터(T5)는 발광 소자 회로(320a)의 오작동을 방지할 수 있다. 그리고, 커패시터(Cst)의 일단에 인가되는 전원 전압(VDD)이 로우 레벨이므로, 제3 트랜지스터(t3)를 통해 전류가 흐를 수 없기 때문에, 발광 소자 회로(320a)의 오작동을 방지할 수 있다.
제3 시간(t3)에서, 마지막으로 인가되는 제n 스캔 신호(Vscan n)는 하이 레벨에서 로우 레벨로 변한다. 그리고, 제5 시간(t5)에서, 제1 제어 신호(Vs)는 하이 레벨에서 로우 레벨로 변한다.
마지막으로, 도 13에서, 반사 소자 회로(310c)의 정확환 반사 동작을 위해 전원 전압(VDD) 대신에 공통 전압(Vcom)이 인가될 수 있다. 구체적으로, 전원 전압(VDD)에 공통 전압(Vcom) 전압이 인가될 때, 발광 소자 회로(320c)의 제3 트랜지스터(T3)를 통해 전류가 흐를 가능성이 있지만, 제3 트랜지스터(T5)를 통해 발광 소자 회로(320c)로 인가되는 전류를 막을 수 있다. 따라서, 반사 소자 회로(310c)가 동작할 때, 전원 전압(VDD)이 공통 전압(Vcom)으로 설정되어도, 오작동은 방지될 수 있다.
도 14는 본 발명의 제2 실시 예에 따라 발광 모드를 구현하기 위해 픽셀에 인가되는 신호를 보여주는 타이밍도이다. 도 15은 도 11의 픽셀의 발광형 소자의 동작을 보여주기 위한 회로도이다.
도 14 및 도 15를 참조하면, T2 구간에서, 픽셀(300a)은 발광 소자 회로(320a)를 구동한다. 제5 시간(t5)에서, 하이 레벨의 전원 전압(VDD)은 제3 트랜지스터(t3)로 인가된다. 그리고, 하이 레벨의 공통 전압 신호(Vcom)은 반사형 소자(D1)의 일단에 인가된다. 제4 및 제5 트랜지스터들(T4, T5)의 게이트 단자에는 하이 레벨의 제3 제어 신호(Vs_bar)가 인가된다. 따라서, 제4 및 제5 트랜지스터들(T4, T5)은 제3 제어 신호(Vs_bar)에 의해 턴-온 된다. 또한, 제4 트랜지스터(T4)가 턴-온 되면, 반사형 소자(D1)의 일단에는 하이 레벨의 공통 전압 신호(Vcom)신호가 인가되고, 타단에는 하이 레벨의 전원 전압(VDD)이 인가된다. 여기서, 하이 레벨의 전원 전압(VDD)과 공통 전압 신호(Vcom)의 크기는 같은 수 있다. 따라서, 반사형 소자(D1)의 양단에 동일한 전압이 인가되므로, 반사형 소자(D1)는 구동하지 않는다.
제7 시간(t7)에서, 하이 레벨의 스캔 신호들(Vscan 1~Vscan n)은 게이트 라인들(GL1~GLn)에 인가된다. 스캔 신호들(Vscan 1~Vscan n)은 픽셀들(PX11~PXnm) 각각에 포함된 제1 트랜지스터(T1)의 게이트 단자에 인가된다. 스캔 신호들(Vscan 1~Vscan n)은 제3 시간(t3)까지 순차적으로 인가된다. 제1 트랜지스터(T1)가 스캔 신호(Vscan)에 의해 턴-온 되면, 데이터 신호(data)는 제2 노드(n2)를 통해 제5 트랜지스터(T5)의 게이트 단자에 인가된다.
데이터 신호(data)는 두 가지 형태로 인가될 수 있다. 일 실시 예로서, 공통 전압(Vcom)보다 높은 레벨의 데이터 신호(data)가 인가될 수 있다. 다른 실시 예로서, 공통 전압(Vcom)보다 낮은 레벨의 데이터 신호(data)가 인가될 수 있다. 공통 전압(Vcom)보다 높은 레벨의 데이터 신호(data) 및 공통 전압(Vcom)보다 낮은 레벨의 데이터 신호(data)는 교번하여 데이터 리인들(DL1~DLm)로 인가될 수 있다. 데이터 신호(data)는 제9 시간(t9)까지 인가될 수 있다.
제3 트랜지스터(T3)가 데이터 신호(Vdata)에 의해 턴-온 되면, 전원 전압(VDD)은 제3 및 제5 트랜지스터들(T3, T5)을 통해 발광형 소자(D2)에 인가된다. 그리고, T2 구간에서, 커패시터(Cst)의 방전을 통해 제3 트랜지스터(T3)의 게이트에 인가되는 전압은 일정하게 유지될 수 있다.
제8 시간(t8)에서, 마지막으로 인가되는 제n 스캔 신호(Vscan n)는 하이 레벨에서 로우 레벨로 변한다. 그리고, 제10 시간(t10)에서, 전원 전압(VDD) 및 공통 전압 신호(Vcom)는 하이 레벨에서 로우 레벨로 변한다.
이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 표시 장치
300a, 300b, 300c: 픽셀

Claims (10)

  1. 게이트 라인들 및 데이터 라인들에 각각 연결된 픽셀들을 포함하는 표시 패널에 있어서,
    상기 픽셀들 각각은,
    상기 데이터 라인들 중 대응하는 데이터 라인 및 제1 노드 사이에 연결되고, 상기 게이트 라인들 중 대응하는 게이트 라인을 통해 입력되는 입력 신호에 응답하여 상기 데이터 라인의 데이터 신호를 상기 제1 노드에 전달하는 제1 트랜지스터;
    상기 제1 노드에 연결되고, 모드 선택 신호가 반사 모드를 가리킬 때, 상기 제1 노드의 신호에 응답하여 상기 반사 모드를 구현하는 반사 소자 회로;
    상기 제2 노드에 연결되고, 상기 모드 선택 신호가 발광 모드를 가리킬 때, 상기 제1 노드의 신호에 응답하여 상기 발광 모드를 구현하는 발광 소자 회로; 및
    상기 제1 노드에 연결되는 일단 및 제어 신호가 인가되는 타단을 갖는 커패시터를 포함하되,
    상기 반사 소자 회로는,
    상기 제1 노드 및 제2 노드 사이에 연결되고, 상기 모드 선택 신호에 응답하여 동작하는 제2 트랜지스터; 및
    상기 제2 노드에 연결되는 일단 및 상기 제어 신호가 공급되는 타단을 갖는 반사 소자를 포함하는 표시 패널.
  2. 제 1 항에 있어서,
    상기 발광 소자 회로는,
    상기 제1 노드에 연결되고, 상기 제1 노드의 신호에 응답하여 일단에 공급되는 전원 전압을 타단에 전달하는 제3 트랜지스터;
    상기 제2 노드에 연결되고, 제2 모드 선택 신호에 응답하여 상기 제어 신호를 상기 제2 노드에 인가하는 제4 트랜지스터; 및
    상기 제3 트랜지스터의 타단에 연결되고, 상기 제2 모드 선택 신호에 응답하여 상기 제3 트랜지스터의 타단을 발광 소자에 연결하는 제5 트랜지스터를 포함하는 표시 패널.
  3. 제 2 항에 있어서,
    상기 커패시터는 상기 제1 트랜지스터가 턴-온 상태일 때, 상기 제1 노드의 전압 및 상기 제어 신호의 전압 차에 의해 충전되고, 상기 제1 트랜지스터가 턴-오프 되면, 상기 제1 노드의 전압을 유지하도록 구성되는 표시 패널.
  4. 제 1 항에 있어서,
    상기 발광 소자 회로는,
    제2 모드 선택 신호에 응답하여, 일단에 공급되는 전원 전압을 타단에 전달하는 제3 트랜지스터;
    상기 제2 노드에 연결되고, 상기 제2 모드 선택 신호에 응답하여 상기 제어 신호를 상기 제2 노드에 인가하는 제4 트랜지스터;
    상기 제3 트랜지스터의 타단에 연결되고, 상기 제2 노드의 신호에 응답하여 상기 제3 트랜지스터의 타단을 발광 소자에 연결하는 제5 트랜지스터를 포함하는 표시 패널.
  5. 제 4 항에 있어서,
    상기 커패시터는 상기 제1트랜지스터가 턴-온 상태일 때, 상기 제1 노드의 전압 및 상기 제어 신호의 전압 차에 의해 충전되고, 상기 제1 트랜지스터가 턴-오프 되면, 상기 제1 노드의 전압을 유지하도록 구성되는 표시 패널.
  6. 게이트 라인들 및 데이터 라인들에 각각 연결된 픽셀들을 포함하는 표시 패널에 있어서,
    상기 픽셀들 각각은,
    상기 데이터 라인들 중 대응하는 데이터 라인 및 제1 노드 사이에 연결되고, 상기 게이트 라인들 중 대응하는 게이트 라인을 통해 입력되는 입력 신호에 응답하여 상기 데이터 라인의 데이터 신호를 상기 제1 노드에 전달하는 제1 트랜지스터;
    상기 제1 노드에 연결되고, 모드 선택 신호가 반사 모드를 가리킬 때, 상기 제1 노드의 신호에 응답하여 상기 반사 모드를 구현하는 반사 소자 회로;
    상기 제2 노드에 연결되고, 상기 모드 선택 신호가 발광 모드를 가리킬 때, 상기 제1 노드의 신호에 응답하여 상기 발광 모드를 구현하는 발광 소자 회로; 및
    전원 전압이 공급되는 일단 및 상기 제1 노드에 연결된 타단을 갖는 커패시터를 포함하되,
    상기 반사 소자 회로는,
    상기 제1 노드 및 제2 노드 사이에 연결되고, 상기 모드 선택 신호에 응답하여 동작하는 제2 트랜지스터; 및
    상기 제2 노드에 연결되는 일단 및 공통 전압 신호가 공급되는 타단을 갖는 반사 소자를 포함하는 표시 패널.
  7. 제 6 항에 있어서,
    상기 발광 소자 회로는,
    제2 모드 선택 신호에 응답하여, 일단에 공급되는 전원 전압을 타단에 전달하는 제3 트랜지스터;
    상기 제2 모드 선택 신호에 응답하여, 상기 전원 전압을 상기 제2 노드에 인가하는 제4 트랜지스터;
    상기 제3 트랜지스터의 타단에 연결되고, 상기 제2 노드의 신호에 응답하여 상기 제3 트랜지스터의 타단을 발광 소자에 연결하는 제5 트랜지스터를 포함하는 표시 패널.
  8. 제 7 항에 있어서,
    상기 커패시터는, 상기 제1트랜지스터가 턴-온 상태일 때, 상기 전원 전압 및 상기 제1 노드의 전압의 전압 차에 의해 충전되고, 상기 제1 트랜지스터가 턴-오프 되면, 상기 제1 노드의 전압을 유지하도록 구성되는 표시 패널.
  9. 제 7 항에 있어서,
    상기 제2 모드 선택 신호는 상기 모드 선택 신호의 반대되는 위상의 신호인 표시 패널.
  10. 게이트 라인들 및 데이터 라인들에 각각 연결된 픽셀들을 포함하는 표시 패널;
    상기 표시 패널과 상기 게이트 라인들로 연결되고, 상기 픽셀들에 게이트 신호를 제공하는 게이트 구동회로; 및
    상기 표시 패널과 상기 데이터 라인들로 연결되고, 상기 픽셀들에 데이터 신호를 제공하는 데이터 구동회로를 포함하되,
    상기 복수의 픽셀들 각각은,
    상기 데이터 라인들 중 대응하는 데이터 라인 및 제1 노드 사이에 연결되고, 상기 게이트 라인들 중 대응하는 게이트 라인을 통해 입력되는 입력 신호에 응답하여 상기 데이터 라인의 데이터 신호를 상기 제1 노드에 전달하는 제1 트랜지스터;
    상기 제1 노드에 연결되고, 모드 선택 신호가 반사 모드를 가리킬 때, 상기 제1 노드의 신호에 응답하여 상기 반사 모드를 구현하는 반사 소자 회로;
    상기 제2 노드에 연결되고, 상기 모드 선택 신호가 발광 모드를 가리킬 때, 상기 제1 노드의 신호에 응답하여 상기 발광 모드를 구현하는 발광 소자 회로; 및
    상기 제1 노드에 연결되는 일단 및 제어 신호가 인가되는 타단을 갖는 커패시터를 포함하되,
    상기 반사 소자 회로는,
    상기 제1 노드 및 제2 노드 사이에 연결되고, 상기 모드 선택 신호에 응답하여 동작하는 제2 트랜지스터; 및
    상기 제2 노드에 연결되는 일단 및 상기 제어 신호가 공급되는 타단을 갖는 반사 소자를 포함하는 표시 장치.











KR1020150033297A 2015-03-10 2015-03-10 표시 패널 및 그것을 포함하는 표시 장치 KR102220553B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150033297A KR102220553B1 (ko) 2015-03-10 2015-03-10 표시 패널 및 그것을 포함하는 표시 장치
US15/007,856 US9728149B2 (en) 2015-03-10 2016-01-27 Display panel and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150033297A KR102220553B1 (ko) 2015-03-10 2015-03-10 표시 패널 및 그것을 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20160110666A true KR20160110666A (ko) 2016-09-22
KR102220553B1 KR102220553B1 (ko) 2021-02-26

Family

ID=56888147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150033297A KR102220553B1 (ko) 2015-03-10 2015-03-10 표시 패널 및 그것을 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US9728149B2 (ko)
KR (1) KR102220553B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111066078A (zh) * 2017-09-20 2020-04-24 夏普株式会社 显示装置以及显示装置的驱动方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9914977D0 (en) * 1999-06-25 1999-08-25 Glaxo Group Ltd Chemical compounds
CN106324877B (zh) * 2016-10-20 2019-09-20 京东方科技集团股份有限公司 显示面板、显示面板制作方法及驱动方法、显示装置
GB201709734D0 (en) * 2017-06-19 2017-08-02 Bodle Tech Ltd Display
KR102567194B1 (ko) 2018-08-28 2023-08-18 한국전자통신연구원 능동형 입력 어레이를 구성하기 위한 픽셀 회로 및 그것을 포함하는 입력 장치
JP6723323B2 (ja) * 2018-11-14 2020-07-15 シャープ株式会社 表示装置および表示装置の駆動方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005512124A (ja) * 2001-12-05 2005-04-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 積層型透過性エレクトロルミネセント表示素子を備えたディスプレイ装置
JP4122828B2 (ja) * 2002-04-30 2008-07-23 日本電気株式会社 表示装置及びその駆動方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248235B2 (en) * 2001-09-14 2007-07-24 Sharp Kabushiki Kaisha Display, method of manufacturing the same, and method of driving the same
TW544944B (en) * 2002-04-16 2003-08-01 Ind Tech Res Inst Pixel element structure of sunlight-readable display
GB2389696B (en) 2002-05-22 2005-06-01 Nokia Corp Hybrid display
TWI307438B (en) 2005-07-01 2009-03-11 Ind Tech Res Inst Vertical pixel structure for emi-flective display
TWI282708B (en) * 2005-08-03 2007-06-11 Ind Tech Res Inst Vertical pixel structure for emi-flective display and method for making the same
US20070075935A1 (en) 2005-09-30 2007-04-05 Ralph Mesmer Flat-panel display with hybrid imaging technology
TWI294749B (en) 2005-12-29 2008-03-11 Ind Tech Res Inst Display device and method for fabricating display device
EP1845514B1 (en) * 2006-04-14 2013-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
JP4964605B2 (ja) 2007-01-31 2012-07-04 京セラディスプレイ株式会社 有機ｅｌ表示装置の製造方法
US7660028B2 (en) * 2008-03-28 2010-02-09 Qualcomm Mems Technologies, Inc. Apparatus and method of dual-mode display
US20110292095A1 (en) * 2009-02-04 2011-12-01 Sharp Kabushiki Kaisha Display device
CN102213883B (zh) * 2011-05-20 2014-12-24 友达光电(厦门)有限公司 相反显示方向的面板、电子装置与该电子装置的切换方法
TW201312520A (zh) * 2011-09-09 2013-03-16 Ind Tech Res Inst 畫素結構、複合式顯示裝置及驅動方法
KR101827496B1 (ko) 2012-02-09 2018-02-09 한국전자통신연구원 듀얼 모드 동작 픽셀 및 이를 포함하는 듀얼 모드 동작 디스플레이
KR101947815B1 (ko) 2012-08-07 2019-02-14 한국전자통신연구원 수직구조의 듀얼 디스플레이 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005512124A (ja) * 2001-12-05 2005-04-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 積層型透過性エレクトロルミネセント表示素子を備えたディスプレイ装置
JP4122828B2 (ja) * 2002-04-30 2008-07-23 日本電気株式会社 表示装置及びその駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111066078A (zh) * 2017-09-20 2020-04-24 夏普株式会社 显示装置以及显示装置的驱动方法

Also Published As

Publication number Publication date
US9728149B2 (en) 2017-08-08
KR102220553B1 (ko) 2021-02-26
US20160267827A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
KR102220553B1 (ko) 표시 패널 및 그것을 포함하는 표시 장치
KR100514183B1 (ko) 유기 전계발광 표시장치의 픽셀구동회로 및 그 구동방법
KR100846591B1 (ko) 유기전계발광 표시장치 및 이의 구동방법
US9373299B2 (en) Display device and method of forming a display device
CN106469748B (zh) 透明显示面板及包括该透明显示面板的透明显示装置
CN106920510B (zh) 有机发光显示器及其驱动方法
KR102659044B1 (ko) 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치
US11600685B2 (en) Display panel and display device using same
CN110428778A (zh) 像素电路及其驱动方法以及显示面板
WO2020137213A1 (ja) 表示装置
US11640799B2 (en) Display apparatus
KR20210035936A (ko) 화소 회로 및 이를 포함하는 표시 장치
CN114916242A (zh) 显示基板及显示面板
WO2020004663A1 (ja) 表示装置
KR20180102733A (ko) 유기발광 표시 장치
KR100635495B1 (ko) 점등 테스트부를 구비한 평판 표시 장치
CN107167943B (zh) 显示面板和显示装置
KR102132864B1 (ko) 유기발광표시장치
US20060017666A1 (en) Multi-panel display device and method of driving the same
KR20220092016A (ko) 듀얼 데이터배선을 포함하는 표시장치
CN112820229B (zh) 显示装置
US20150084995A1 (en) Display device and method of driving the same
KR102237211B1 (ko) 표시 패널, 그것을 포함하는 표시 장치 및 그것의 동작 방법
CN114694560A (zh) 发光显示装置和包括其的多屏幕发光显示装置
KR20210131853A (ko) 디스플레이 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right