CN114694560A - 发光显示装置和包括其的多屏幕发光显示装置 - Google Patents

发光显示装置和包括其的多屏幕发光显示装置 Download PDF

Info

Publication number
CN114694560A
CN114694560A CN202111674035.XA CN202111674035A CN114694560A CN 114694560 A CN114694560 A CN 114694560A CN 202111674035 A CN202111674035 A CN 202111674035A CN 114694560 A CN114694560 A CN 114694560A
Authority
CN
China
Prior art keywords
pixel
line
disposed
gate
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111674035.XA
Other languages
English (en)
Inventor
金炅旼
朴恩智
张永仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN114694560A publication Critical patent/CN114694560A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3023—Segmented electronic displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种发光显示装置，包括：显示区域，所述显示区域被配置成包括设置在第一基板上方平行于第一方向的第一至第m水平线中的多个像素；设置在与所述第一方向平行的所述显示区域的第一至第m水平线处的多个栅极线；设置在沿着与所述第一方向交叉的第二方向的多个像素之间的多个栅极控制线；和包括设置在所述显示区域且选择性地耦连至所述多个栅极线和所述多个栅极控制线的第一至第m级电路部件的栅极驱动电路，其中所述第一至第m级电路部件各自包括：多个分支电路，沿着第一方向分开设置在多个像素之间且选择性耦连至多个栅极控制线，且选择性耦连至多个分支电路的分支网络，和其中第一级电路单元的分支网络和第m级电路单元的分支网络设置在沿着第二方向的两个相邻像素之间。

Description

发光显示装置和包括其的多屏幕发光显示装置
相关申请的交叉引用
本申请主张于2020年12月31日递交的韩国专利申请第10-2020-0189778 号的权益，特此通过引用将其并入本文中，如同在本文全部阐述
技术领域
本公开涉及一种发光显示设备和包括该发光显示设备的多屏幕显示设备。
背景技术
发光显示装置装备在家用电器或电子设备中，例如电视机(TV)、显示 器、笔记本电脑、智能手机、平板个人电脑(PC)、电子平板、可穿戴设备、 手表电话、便携式信息设备、导航设备和车辆控制显示装置，用作显示图像的 屏幕。
发光显示装置包括发光显示面板，该发光显示面板包括多个像素，每个像 素包括连接到数据线和栅极线的薄膜晶体管(TFT)，向数据线提供数据电压 的数据驱动电路，以及栅极驱动电路向栅极线提供栅极信号。
近来，在制造每个像素的TFT的过程中，栅极驱动电路被嵌入到显示面 板的非显示区域中，具有面板内栅极(GIP)结构的发光显示装置正在被使用， 用于简化电路元件的配置，降低制造成本，并减小边框宽度。
具有GIP结构的栅极驱动电路包括用于向多条栅极线提供栅极信号的多 个级。这些级基于通过多条栅极移位时钟线和设置在发光显示面板中的栅极起 始信号线提供的信号而独立地操作。
包括具有GIP结构的栅极驱动电路的发光显示面板由于设置在非显示区 域中的栅极驱动电路而包括边框区域。相关技术的发光显示设备需要边框或用 于覆盖发光显示面板的边框区域的机构。
近来，通过将显示设备布置为格子型来实现大屏幕的多屏幕显示设备已经 商业化。
然而，在相关技术的多屏幕显示设备中，由于边框区域或多个发光显示设 备中的每一个的边框，在相邻的发光显示设备之间形成诸如接缝的边界部分。 当在多屏发光显示装置的整个屏幕上显示一个图像时，边界部分可能会导致图 像断开(或不连续)的感觉，因此，观看图像的观看者的沉浸感可能被减少。
发明内容
因此，本公开旨在提供一种发光显示设备和包括该发光显示设备的多屏显 示设备，其基本上消除了由于相关技术的限制和缺点导致的一个或多个问题。
本公开的一方面旨在提供一种具有零边框宽度的发光显示设备和包括该 发光显示设备的多屏幕显示设备。
本公开的另一方面旨在提供一种具有零边框宽度并防止栅极驱动电路的 操作缺陷的发光显示装置，以及包括该显示装置的多屏显示装置。
本公开的另一方面旨在提供一种提高显示区域的亮度均匀性的发光显示 装置以及包括该显示装置的多屏显示装置。
本公开的其他优点和特征将部分地在随后的描述中阐述，并且部分地对本 领域普通技术人员在检查以下内容后将变得显而易见，或者可以从本公开的实 践中获悉。
本公开的目的和其他优点可以通过书面描述及其权利要求以及附图中特 别指出的结构来实现和获得。
为了实现这些和其他优点并根据本公开的目的，如本文所体现和广泛描述 的，
附图说明
随附的附图被包括以提供本公开的进一步理解，且被并入并组成本申请的 一部分，随附的附图图解本公开的实施方式并与该描述一起用以解释本公开的 原理。
图1是图示根据本公开实施方式的发光显示装置的平面图。
图2A是图示图1中所示的根据本公开实施方式的一个像素的图示。
图2B是图示图1中所示的根据本公开另一实施方式的一个像素的图示。
图2C是图示图1中所示的根据本公开另一实施方式的一个像素的图示。
图3是图1中所示的区域“A”的放大视图。
图4是图示图1和图3中所示的一个像素的等效电路图。
图5是图示根据本公开实施方式的发光显示装置的后表面的图示。
图6是图示图5中素食的第二焊盘部分、第三焊盘部分、和链接线部分的 图示。
图7是图6中的区域“B”的放大视图。
图8是图示根据本公开实施方式栅极驱动电路和公共电极连接部分的布 置结构的图示。
图9是图示图8中所示的第i级电路部件的电路图。
图10是图示图9中所示的节点控制电路、第一逆变器电路、第二逆变器 电路、和第一感测控制电路的电连通。
图11是图示图9中所示的去噪电路、输出缓冲电路、和第二感测各自独 立的电路图。
图12是沿图5中所示的直线I-I’的截面图。
图13是图12中所示的区域“C”的放大视图。
图14是沿图5中所示的直线II-II’的截面图。
图15是图14中所示的区域“D”的放大视图。
图16是沿图3中所示的直线III-III’的截面图。
图17是图示根据本公开另一实施方式的发光显示装置的第二基板的图 示。
图18沿图17中所示的直线IV-IV’的截面图。
图19是图示根据本公开实施方式的多屏幕显示装置的图示。
图20是沿图19中所示的直线V-V’的截面图。
具体实施方式
现在将详细参考本公开内容的实施方式，其示例可被图解于随附的附图 中。在下述描述中，当确定有关本文件的已知功能或配置的详细描述不必要地 模糊了发明理念的主旨时，将省略其详细描述。所描述的处理步骤和/或操作 的进程是示例；然而，步骤和/或操作的顺序并不限于本文所阐述的顺序，可 按本领域中所已知的进行改变，但必须以特定顺序发生的步骤和/或操作除外。 在全文中类似的参考数字指定类似的元件。仅出于书写本说明书的便利而选择 了下述解释中使用的各个元件的名称，并且它们可因此与实际产品中使用的那 些不同。
本公开内容的优点和特征、以及其实现方法将通过参照随附的附图描述的 下式实施方式而清楚。然而，本公开内容可以不同形式体现，并且不应被解读 为受限于本文中阐述的实施方式。相反，提供这些实施方式使得本公开内容将 是彻底且完整的，并将本公开内容的范围传递给本领域技术人员。
用于描述本公开内容实施方式的附图中公开的形状、尺寸、比例、角度、 和数量仅为示例，并因此，本公开内容的实施方式不限于图示的细节。在全文 中类似的参考数字指类似的元件。在下述描述中，当确定相关的已知功能或配 置的详细描述不必要地遮蔽本公开内容的重点时，将省略其详细描述。在使用 了本说明书中描述的“包括”、“具有”、和“包含”的情况下，可添加有另 一部件，除非使用了“仅～”。单数形式的术语可包括复数形式，除非另有说 明。
在解释元件时，尽管没有明确的描述，但该元件也被解释为包括误差范围。
在描述位置关系中，例如，当两个部件之间的位置关系被描述为“上”、 “上方”、“下”、“靠近”时，一个或多个其他部件可设置在这两个部件之 间，除非使用了更多的限制性术语，诸如“仅”或“直接”。
在描述时间关系中，例如，当时间顺序被描述为，例如，“之后”、“随 后”、“接下来”、和“之前”时，可包括不连续的情形，除非使用了更多的 限制性术语，诸如“仅”、“立即”、或“直接”。
要理解的是，尽管术语“第一”、“第二”等可用于本文中以描述各种元 件，但这些元件不应当受这些术语所限。这些术语仅用于将一个元件与其他区 分。例如，第一元件可被称为第二元件，并且，类似地，第二元件可被称为第 一元件，在不脱离本公开内容范围的情况下。
在描述本公开内容的元件中，可使用诸如第一、第二、A、B、(a)、(b) 等之类的术语。这些术语仅用于将相应的元件与其他元件区分，并且这些相应 的元件在其本质、顺序、优先级方面不受这些术语所限。要理解的是，当一个 元件或层被称为在另一元件或层“上”或“耦接”至另一元件或层时，其可直 接在该其他元件或层上或直接耦接至该其他元件或层，或者可存在中间元件或 层。此外，应当理解的是，当一个元件设置在另一元件上或下时，这可表示这 些元件设置成彼此直接接触的情形，但也可表示这些元件在没有彼此直接接触 的情况下进行设置的情形。
术语“至少一个”应当被理解为包括相关的列出的元件中的一者或多者的 任一和所有组合。例如，“第一元件、第二元件、和第三元件中的至少一者” 的含义表示从第一元件、第二元件、和第三元件中的两者或更多者提出的所有 元件的组合以及第一元件、第二元件、或第三元件。
如本文中所用的术语“围绕”包括至少部分围绕以及完全围绕相关元件中 的一者或多者。类似地，如本文中所用的术语“覆盖”包括至少部分覆盖以及 完全覆盖相关元件中的一者或多者。
本公开内容的各种实施方式的特征可部分或全部地彼此耦连或组合，并且 可如本领域技术人员可充分理解的一样彼此各种互相操作并在技术上驱动。本 公开内容的实施方式可彼此独立地实施，或者可以共同依赖的关系一起实施。
在下文中，将参照随附的附图详细描述本内容的实施方式。在将参考数字 添加给各附图的元件中，尽管在其他附图中示出了相同的元件，但类似的参考 数字可指类似的元件。此外，出于描述的便利，随附的附图中所示的每个元件 的比例尺不同于真实的比例尺，并因此，并未受限于附图中所示的比例尺。
图1是图示根据本公开实施方式的发光显示装置的平面图。
参照图1，根据本公开实施例的发光显示装置(或发光显示面板)10可以 包括第一基板100，第一基板100包括显示区域AA、在第一基板的显示区域 AA中的多个像素P参照图100、第一焊盘部分110和显示区域AA内的栅极 驱动电路150。
第一基板100可以被称为第一基板、基底基板或像素阵列基板。例如，第 一基板100可以是玻璃基板，或者可以是可弯曲或柔性的薄玻璃基板或塑料基 板。
第一基板100的显示区域AA可以是显示图像的区域并且可以被称为有源 部分、有源区域、显示部分或显示屏。显示区AA的尺寸可以与第一基板100 (或发光显示装置或显示面板)相同或基本相同。例如，显示区域AA的尺寸 可以与第一基板100的第一表面的总尺寸相同。因此，显示区域AA可以实施 (或设置)在第一基板的整个前表面上。参照图100，因此，第一基板100可 以不包括沿着第一表面的外围部分(或边缘部分)设置以包围所有显示区域 AA的不透明非显示区域。因此，发光显示设备的整个前表面可以实现显示区 域AA。
显示区AA的端部(或最外部分)可与第一基板100的外表面OS重叠或基 本对齐。例如，相对于发光显示装置的厚度方向Z，a显示区AA的侧表面(或 端线)可以基本上对准从第一基板100的外表面OS垂直延伸的垂直延长线。显 示区AA的侧表面可以不被单独的机械装置，并且只能与环境空气相邻。例如， 显示区域AA的所有侧表面可以被提供为直接接触空气而不被单独的机构包 围的结构。因此，与显示区域AA的端部对应的第一基板100的外表面OS可 以仅被空气(或邻接的环境空气)包围，因此，根据本公开的实施例的发光显示 装置可以具有空气边框结构或非边框结构(或归零边框)，其中显示区域AA 的端部(或侧表面)被空气包围而不是不透明的非显示区域。
多个像素P可排列(或设置)于第一基板100的显示区AA以沿第一方向X 与第二方向Y具有第一间隔D1。例如，第一方向X可横穿(或布置)与第二方 向Y相交或交叉。第一方向X可以是第一基板100或发光显示装置的宽度方 向、水平方向或第一长度方向(例如，宽度方向的长度方向)。
多个像素P中的每一个可以实现在限定在第一基板100的显示区域AA上 的多个像素区域上。多个像素P中的每一个可以具有平行于第一方向X的第 一长度L1和第二长度L1。平行于第二方向Y的长度L2。第一长度L1可以 与第二长度L2或第一间隔D1相同。第一长度L1和第二长度L2可以与第一 间隔D1相同。因此，多个像素(或像素区域)P可以全部具有相同的尺寸。
在制造工艺的误差范围内，沿第一方向X和第二方向Y彼此相邻的两个 像素P可以具有相同的第一间隔D1。第一间隔D1可为相邻的两个像素P之 间的间距(或像素间距)。例如，像素P的第一长度L1或第二长度L2可称为像 素间距。例如，第一间隔D1可以是两个相邻像素P的中心部分之间的距离(或 长度)。例如，第一间隔(或像素间距)D1可以是之间的最短距离(或最短 长度)两个相邻像素P的中心部分。
根据本公开的实施例的多个像素P中的每一个可以包括电路层，该电路层 包括在第一基板100的像素区域中实现的像素电路，以及设置在电路层上并耦 接至的发光器件层。像素电路。像素电路响应于从设置在像素区域中的像素驱 动线提供的数据信号和扫描信号，输出与数据信号对应的数据电流。发光器件 层可以包括通过从像素电路提供的数据电流发光的发光层。下面将描述像素驱 动线、像素电路和发光器件层。
多个像素P可以被划分(或分类)为最外像素Po和内像素(或内像素) Pi。
最外面的像素Po可以是多个像素P中最靠近第一基板100的外表面OS 设置的像素。
每个最外面的像素Po的中心部分与第一基板100的外表面OS之间的第 二间隔D2可以是第一间隔D1的一半或更小。例如，第二间隔D2可以是最 外像素Po的中心部分与第一基板100的外表面OS之间的距离(或长度)。 例如，第二间隔D2可以是最外像素Po的中心部分与第一基板100的外表面 OS之间的最短距离(或最短长度)。
当第二间距D2大于第一间距D1的一半时，第一基板100的尺寸可以比 显示区域AA大第一间距D1的一半与第二间距D2之间的差面积，因此，最 外像素Po的端部与第一基板100的外表面OS之间的区域可以被配置为围绕 所有显示区域AA的非显示区域。例如，当第二间隔D2大于第一间隔D1的 一半时，第一基板100可能必须包括基于围绕所有显示区域AA的非显示区域 的边框区域。另一方面，当第二间距D2等于或小于第一间距D1的一半时， 每个最外面的像素Po的端部可以与第一基板100的外表面OS对齐(或设置)， 或者端部可以与第一基板100的外表面OS对齐(或设置)显示区域AA的一 部分可以与第一基板100的外表面OS对齐(或设置)，因此，显示区域AA 可以实施(或设置)在第一基板100的整个前表面上。
内部像素Pi可以是除了多个像素P中的最外面的像素Po之外的像素，或 者可以是被多个像素P中的最外面的像素Po围绕的像素。内部像素(或第二 像素)Pi可以被实现为具有与最外面的像素(或第一像素)Po不同的配置或 结构。
第一垫部110可以是第一垫部或前垫部。第一焊盘部110可以包括多个第 一焊盘以从驱动电路部接收数据信号、栅极控制信号、像素驱动功率、参考电 压和像素公共电压等。
第一焊盘部110可以被包括在平行于第一方向X设置在第一基板100的 第一表面的第一外围部分处的最外侧像素Po内。即，设置在第一衬底100的 第一表面的第一外围部分处的最外侧像素Po内第一基板100可以包括多个第 一焊盘中的至少一个。因此，多个第一焊盘可以设置或包括在显示区域AA内， 因此，基于第一焊盘部分110的非显示区域(或边框区域)可以不形成或者可 以不在第一基板100上。因此，最外面的像素(或第一像素)Po可以包括第 一焊盘部分110，并且因此，可以被实现为具有与没有第一焊盘部分110内部 像素(或第二像素)Pi不同的配置或结构。
例如，当第一焊盘部110没有设置在最外面的像素Po内并且设置在最 外面的像素Po和第一基板100的外表面OS之间时，第一基板100可以 包括非显示区域(或(非显示部分)对应于设置第一焊盘部分110的区域，并且 由于非显示区域，最外面的像素Po和第一基板100的外表面OS之间的第二 间隔D2可以大于第一间隔D1的一半，可以不将所有的第一基板100实现为 显示区域AA，并且可能需要用于覆盖非显示区域的单独的边框(或单独的结构)。另一方面，根据本公开的实施例的第一焊盘部分110可以设置在最外面 的像素Po和第一基板100的外表面OS之间以被包括在最外面的像素Po内， 因此，非基于第一焊盘部分110的显示区域(或边框区域)可以不形成或者可 以不在最外面的像素Po和第一基板100的外表面OS之间。
根据本公开实施例的第一焊盘部110可以包括多个像素驱动电源焊盘、多 个数据焊盘、多个参考电压焊盘和多个像素公共电压焊盘，但是本发明的实施 例公开不限于此。
栅极驱动电路150可以设置在显示区AA中以向设置在第一基板100上的 像素P提供扫描信号(或栅极信号)。栅极驱动电路150可以同时向设置的像素 P提供扫描信号在平行于第一方向X的水平线上。例如，栅极驱动电路150 可以通过至少一条栅极线GL向布置在一条水平线上的像素P提供至少一个扫 描信号。
根据本公开的实施例的栅极驱动电路150可以用包括多个级电路部件的 移位寄存器来实现。即，根据本公开实施例的发光显示装置可以包括移位寄存 器，移位寄存器设置在第一基板100的显示区域AA中以向像素P提供扫描信 号。
图2A是图示图1中所示的根据本公开实施方式的一个像素的图示，图2B 是图示图1中所示的根据本公开另一实施方式的一个像素的图示，图2C是图 示图1中所示的根据本公开另一实施方式的一个像素的图示。
参照图1和图2A，根据本公开的实施例的一个像素(或单位像素)P可 以包括第一至第四子像素SP1至SP4。
第一子像素SP1可以设置在像素区域PA的第一子像素区域中，第二子像 素SP2可以设置在像素区域PA的第二子像素区域中，第三子像素SP3可以设 置在像素区域PA的第三子像素区域中。像素区域PA，并且第四子像素SP4 可以设置在像素区域PA的第四子像素区域中。
根据本公开的实施例的第一至第四子像素SP1至SP4可以以2×2形式或 四边形结构布置。第一到第四子像素SP1到SP4的每一个可以包括多个发射 区EA1到EA4和多个电路区CA1到CA4。例如，发射区域EA1至EA4可被 称为开口区域、开口部分或发射部分。
第一至第四子像素SP1至SP4中的每一个的发射区EA1至EA4可以具有 均匀的四边形结构以具有相同尺寸(或相同面积)的正方形形状。根据本公开 的实施例，具有均匀四边形结构的发射区EA1至EA4中的每一个可以设置为 靠近相应子像素区内的像素P的中心部分CP以具有小于每一个的尺寸。像素 P的四个等分区域或者可以设置为集中在像素P的中心部分CP。根据本公开 的另一个实施例，具有均匀四边形结构的发射区EA1至EA4中的每一个可以 设置在对应的子像素区域的中心部分CP处从而尺寸小于像素P的四个等分区 域中的每一个。
参考图。参照图1和图2B，根据本公开另一实施例的第一到第四子像素 SP1到SP4中的每一个可以具有具有不同尺寸的不均匀四边形结构。例如，第 一至第四子像素SP1至SP4中的每一个的发射区EA1至EA4中的每一个可以 具有具有不同尺寸的不均匀四边形结构。
可以基于分辨率、发射效率或图像质量来设置具有非均匀四边形结构的第 一到第四子像素SP1到SP4中的每一个的尺寸。根据本公开的另一实施例， 当发射区域EA1至EA4具有不均匀的四边形结构时，在第一至第四子像素SP1 至SP4的发射区域EA1至EA4中，第四子像素SP4的发射区域EA4第三子 像素SP3的发射区域EA3可以具有最小尺寸，并且第三子像素SP3的发射区 域EA3可以具有最大尺寸。例如，具有不均匀四边形结构的第一至第四子像 素SP1至SP4中的每一个的发射区EA1至EA4中的每一个可以被布置为集中 在像素P的中心部分CP周围(或附近)。
参照图1和图2C，根据本公开的另一实施例的第一到第四子像素SP1到 SP4中的每一个可以具有1×4形式或均匀的条纹结构。例如，第一到第四子 像素SP1到SP4的发射区EA1到EA4可以具有1×4的形式或均匀的条纹结 构。
具有均匀条纹结构的第一至第四子像素SP1至SP4的发射区EA1至EA4 可均具有矩形形状，其包括平行于第一方向X的短边和平行于第二方向Y的 长边。
根据本公开的实施例，具有均匀条纹结构的发射区EA1至EA4中的每一 个可以设置为靠近对应子像素区内的像素P的中心部分CP以具有小于每一个 的尺寸。像素P的四个等分区域或者可以设置为集中在像素P的中心部分。
根据本公开的另一实施例，具有均匀条纹结构的发射区EA1至EA4中的 每一个可以设置在对应子像素区的中心部分CP处，以具有小于四个等分区域 中的每一个的尺寸。
根据本公开的另一实施例，具有均匀条纹结构的发射区EA1至EA4中的 每一个可以设置在整个对应的子像素区中以具有与像素P的四个等分区域中 的每一个相同的尺寸。
或者，第一至第四子像素SP1至SP4中的每一个的发射区EA1至EA4中 的每一个可以具有具有不同尺寸的不均匀条纹结构。根据本公开的实施例，当 发射区域EA1至EA4具有非均匀条纹结构时，在第一至第四子像素SP1至SP4 的发射区域EA1至EA4中，第四子像素SP4的发射区域EA4第三子像素SP3 的发光区域EA3可以具有最小的尺寸，并且第三子像素SP3的发光区域EA3 可以具有最大的尺寸，但是本公开的实施例不限于此。
参照图2A和2B，第一到第四子像素SP1到SP4中的每一个的电路区CA1 到CA4可以设置在发射区EA1到EA4的相应发射区周围(或附近)。电路区 CA1至CA4中的每一个可包括像素电路和用于发射第一至第四子像素SP1至 SP4的相应子像素的像素驱动线。例如，电路区域CA1至CA4可以被称为非 发光区域、非开口区域、非发光部分、非开口部分或外围部分。
或者，为了增加对应于发射区EA1至EA4的尺寸的子像素SP1至SP4的 开口率或随着像素P的分辨率较高而减小像素间距D1，第一发射区EA1至 EA4的发射区EA1至EA4到第四子像素SP1到SP4可以延伸到电路区CA1 到CA4以与电路区CA1到CA4中的一些或全部重叠。例如，由于第一至第 四子像素SP1至SP4的发射区EA1至EA4具有顶部发射结构，所以发射区EA1至EA4中的每一个可布置为与电路区CA1至CA4的对应电路区重叠。 在这种情况下，发射区EA1到EA4中的每一个可以具有等于或大于对应的电 路区CA1到CA4的尺寸。
在无花果。参照图2A至2C，第一子像素SP1可以实施为发射第一颜色 的光，第二子像素SP2可以实施为发射第二颜色的光，第三子像素SP3可以 实施为发射第三颜色的光，以及第四子像素SP4可以被实现为发射第四颜色的 光。例如，第一至第四颜色中的每一个都可以不同。作为一个实施例，第一颜 色可以是红色，第二颜色可以是蓝色，第三颜色可以是白色，第四颜色可以是 绿色。作为另一实施例，第一至第四颜色中的一些可以相同。例如，第一颜色 可以是红色，第二颜色可以是第一绿色，第三颜色可以是第二绿色，第四颜色 可以是蓝色。
可选地，可以省略用于发射具有均匀条纹结构或非均匀条纹结构的第一至 第四子像素SP1至SP4的白光的白色子像素。
图3是图1中所示的区域“A”的放大视图。图4是图示图1和图3中所 示的一个像素的等效电路图。
参照图1、图3和图4，根据本公开实施例的第一基板100可以包括像素 驱动线DL、GL、PL、CVL、RL和GCL、多个像素P、公共电极CE、多个 公共电极连接部分CECP和第一焊盘部分110。
在图中，在提供参考编号或字母之后在括号中提供另一个参考编号或字母 的情况下，这意味着括号中的数字和/或字母是项目的一般类别或组以及第一 个数字在它之前是组内该项目的具体示例。例如，图3中PG1(PG)的指示表明 第一焊盘组PG1是宽焊盘组PG内的特定项。类似地，在图5中，符号150m(150) 表示电路1501、1502、....1511、1512中的每一个是驱动电路150的广泛组内 的驱动电路。相似的含义适用于图中的相似符号，并且这些被提供作为示例以 说明含义。
以某种类似的方式，特定图形下方的图例提供了一个通用组，后跟一个冒 号，然后是该组中的项目列表，如图所示。例如，图1下方的符号P：Po、 Pi表示P是像素的一般组，Po和Pi是该像素组P中的特定项。此外，在 图3下方，符号DL：DLo和DLe和GL：GLo和GLe表示这些中的每 一个分别是数据线DL和栅极线GL的通用组内的特定项目。相似的含义适 用于图中的相似符号，并且这些被提供作为示例以说明含义。
像素驱动线DL、GL、PL、CVL、RL和GCL可以包括多条数据线DL、 多条栅极线GL、多条像素驱动电源线PL、多条像素公共电压线CVL、多条 参考电压线RL，以及栅极控制线GCL。
多条数据线DL可以沿着第二方向Y较长地延伸并且可以沿着第一方向X 在第一基板100的显示区域AA中以预定或选择的间隔彼此间隔开设置。例如， 在多条数据线DL、奇数数据线DLo可以设置在沿着第二方向Y布置在第一 基板100处的多个像素区域PA中的每一个的第一外围部分处、以及偶数数据 线DLe可以设置在沿着第二方向Y布置在第一基板100处的多个像素区域PA 中的每一个的第二外围部分处，但是本公开的实施例不限于此。
多条栅极线GL可以沿着第一方向X较长地延伸并且可以沿着第二方向Y 在第一基板100的显示区域AA中以预定或选择的间隔彼此间隔开设置。例如， 每个多条栅极线GL可以设置在显示区域AA的第一至第m水平线中的每条水 平线处以平行于第一方向X。例如，多条栅极线GL中的奇数栅极线GLo可 以设置在沿第一方向X布置在第一基板100上的多个像素区域PA中的每一个 的第三外围部分。多条栅极线GL中的偶数栅极线GLe可以设置在第四外围部 分沿着第一方向X布置在第一基板100处的多个像素区域PA中的每一个像素 区域PA的每个像素区域的长度，但本公开的实施例不限于此。
多条像素驱动电源线PL可以沿着第二方向Y较长地延伸并且可以沿着第 一方向X在第一基板100的显示区域AA中以预定或选择的间隔彼此间隔开 设置。例如，在多条像素驱动电源线PL中，奇数像素驱动电源线PL可以设 置在关于第一方向X的奇数像素区域PA的第一外围部分，并且偶数像素驱动 电源线PL可以设置在奇数像素区域PA的第一外围部分处。电源线PL可以相 对于第一方向X设置在偶数像素区域PA的第二外围部分，但是本公开的实施 例不限于此。
多条像素驱动电源线PL中的两条相邻像素驱动电源线PL可以耦接到 设置在沿第二方向Y排列的每个像素区域PA中的多条电源共享线PSL。 例如，多个像素驱动电源线电源线PL可以通过多条电源共享线PSL彼此电耦 合，因此可以具有梯形结构或网状结构。多条像素驱动电源线PL可以具有梯 形结构或网状结构，因此，由多条像素驱动电源线PL中的每一条的线电阻引 起的像素驱动电源的电压降(IR drop)可以被阻止或最小化或减少。因此，根据 本公开的实施例的发光显示设备可以防止或最小化或减少由提供给布置在显 示区域AA处的每个像素P的像素驱动功率的偏差所导致的图像质量劣化。
多条电源共享线PSL中的每条电源线PSL可以平行于第一方向X从相邻 的像素驱动电源线PL分支并且可以设置在每个像素区域PA的中间区域中， 但是本公开的实施例不限于此.
多条像素公共电压线CVL可以沿着第二方向Y较长地延伸并且可以沿着 第一方向X在第一基板100的显示区域AA中以预定或选择的间隔彼此间隔 开设置。例如，多条像素公共电压线CVL中的每一条可以设置在偶数像素区 域PA关于第一方向X的第一外围部分。
多条参考电压线RL可以沿着第二方向Y较长地延伸并且可以沿着第一方 向X在第一基板100的显示区域AA中以预定或选择的间隔彼此间隔开设置。 的参考电压线RL可以设置在沿第二方向Y布置的每个像素区PA的中心区域 中。
多条参考电压线RL中的每一条可以被每个像素区域PA中沿第一方向X 的两个相邻子像素((SP1，SP2)(SP3，SP4))共享。为此，多条参考电压线RL 中的每条可包括参考支线RDL。参考支线RDL可以在每个像素区域PA中沿 着第一方向X分支(或突出)到两个相邻的子像素((SP1，SP2)(SP3，SP4))， 并且可以电连接到两个相邻的子像素((SP1，SP2)(SP3，SP4))。
多条栅极控制线GCL中的每条栅极控制线GCL可以沿着第二方向Y延 伸并且可以沿着第一方向X在第一基板100的显示区域AA中彼此间隔开预 定或选择的间隔设置。例如如图所示，多条栅极控制线GCL中的每一条可以 设置在多个像素区域PA之间或两个相邻像素区域PA之间关于第一方向X的 边界区域处。
多个像素P中的每一个可以包括至少三个子像素。例如，多个像素P中的 每一个可以包括第一到第四子像素SP1到SP4。
第一到第四子像素SP1到SP4中的每一个可以包括像素电路PC和发光器 件层。
根据本公开实施例的像素电路PC可以设置在像素区域PA的电路区域中 并且可以耦接到与其相邻的栅极线GLo或GLe、与其相邻的数据线DLo或 DLe以及像素驱动电源线PL。例如，布置在第一子像素SP1中的像素电路PC 可以结合到奇数数据线DLo和奇数栅极线GLo，布置在第二子像素SP2中的 像素电路PC可以结合到偶数-编号数据线DLe和奇数栅极线GLo，设置在第 三子像素SP3中的像素电路PC可以耦合到奇数数据线DLo和偶数栅极线GLe，以及设置在第三子像素SP3中的像素电路PC第四子像素SP4可以结合 到偶数数据线DLe和偶数栅极线GLe。
第一到第四子像素SP1到SP4中的每一个的像素电路PC可以响应于从相 应的栅极线GLo或GLe提供的扫描信号对从相应的数据线DLo或DLe提供 的数据信号进行采样，并且可以控制流动的电流基于采样的数据信号从像素驱 动电源线PL到发光器件层。
根据本公开实施例的像素电路PC可以包括第一开关薄膜晶体管Tsw1、 第二开关薄膜晶体管Tsw2、驱动薄膜晶体管Tdr和存储电容器Cst，但是本公 开的实施例是不限于此。在以下描述中，薄膜晶体管可被称为TFT。
第一开关TFT Tsw1可以包括耦合到对应的栅极线GL(GLo或GLe)的栅 电极、耦合到对应的数据线DL(DLo或DLe)的第一源/漏电极和耦合到的第二 源/漏电极。驱动TFT Tdr的栅极节点n1。第一开关TFT Tsw1可以通过通过 相应的栅极线GL(GLo或GLe)提供的扫描信号而导通，并且可以将通过相 应的数据线DL(DLo或DLe)提供的数据信号传输到第一开关TFT的栅电极 n1。驱动TFT Tdr。
第二开关TFT Tsw2可以包括连接到相应栅极线GL(GLo或GLe)的栅 电极、连接到驱动TFT Tdr的源节点n2的第一源/漏电极、以及连接到驱动TFT Tdr的源节点n2的第二源/漏电极。对应的参考电压线RL。第二开关TFT Tsw2 可以通过通过相应的栅极线GL(GLo或GLe)提供的扫描信号而导通，并且 可以将通过相应的参考线RL提供的参考电压传输到驱动TFT Tdr的源极节点 n2。例如，第二开关TFT Tsw2可以与第一开关TFT Tsw1同时导通。
存储电容器Cst可以形成在驱动TFT Tdr的栅极节点n1和源极节点n2之 间。根据本公开实施例的存储电容器Cst可以包括耦合到驱动TFT Tdr的栅极 节点n1的第一电容器电极、耦合到驱动TFT Tdr的源极节点n2的第二电容器 电极以及介电层形成在第一电容器电极和第二电容器电极之间的重叠区域中。 存储电容器Cst可以用驱动TFT Tdr的栅极节点n1和源极节点n2之间的差电 压充电，然后可以基于其充电电压导通或关断驱动TFTTdr。
驱动TFT Tdr可以包括共同耦合到第一开关TFT Tsw1的第二源/漏电极和 存储电容器Cst的第一电容器电极的栅电极(或栅节点n1)，第一源/漏电极(或 源节点n2)共同耦接于第二开关薄膜晶体管Tsw2的第一源漏电极、存储电容 Cst的第二电容电极以及发光器件层的像素电极PE，以及第二源/漏电极PE。 漏电极(或漏节点)耦接对应的像素驱动电源线PL。驱动TFT Tdr可以基于存储 电容器Cst的电压导通并且可以控制从像素驱动电源线PL流到发光器件层的 电流量。
发光器件层可以设置在像素区PA的发射区EA中并且电耦合到像素电路 PC。
根据本公开实施例的发光器件层可以是电连接到像素电路PC的像素电极 PE、电连接到像素公共电压线CVL的公共电极CE、以及插入在这些电极之 间的自发光器件ED。像素电极PE和公共电极CE。
像素电极PE可以被称为自发光器件ED的阳极电极、反射电极、下电极、 阳极或第一电极。
像素电极PE可以与多个子像素SP中的每一个的发射区EA交叠。像素电 极PE可以被图案化为岛状并且设置在每个子像素SP中，并且可以电耦合到 相应像素电路PC的驱动TFT Tdr的第一源/漏电极。像素电极PE的一侧可以 从子像素区的发射区EA延伸到设置在电路区CA的驱动TFT Tdr的第一源/ 漏电极上，并且可以电耦合到驱动TFT Tdr的第一源/漏电极。通过设置在驱 动TFT Tdr上方的平坦化层处的接触孔驱动TFT Tdr。
自发光器件ED可以设置在像素电极PE之上并且可以直接接触像素电极 PE。自发光器件ED可以是公共层或公共器件层，其共同形成在多个子像素 SP中的每一个中以便不被子像素SP单元区分。自发光器件ED可以对在像素 电极PE和公共电极CE之间流动的电流起反应以发射白光或蓝光。
公共电极CE可以设置在第一基板100的显示区域AA上方并且可以电耦 合到多个像素P中的每一个的自发光器件ED。例如，公共电极CE可以设置 在剩余的除了第一基板100的第一焊盘部110之外，第一基板100的显示区域 AA。
多个公共电极连接部分CECP中的每一个可以设置在分别与多条像素公 共电压线CVL重叠的多个像素P之间，并且可以将公共电极CE电耦合到多 条像素公共电压线CVL中的每一条。关于第一方向X和第二方向Y，根据本 公开的实施例的多个公共电极连接部分CECP中的每一个可以在之间的部分 处电耦合到多个像素公共电压线CVL中的每一个。两个相邻的像素P可以电 连接到公共电极CE的一部分，因此可以将公共电极CE电连接到多条像素公共电压线CVL中的每一条。例如，公共电极CE可以通过与底切结构对应的 侧接触结构联接到多个公共电极连接部分CECP中的每一个。
相对于第一方向X和第二方向Y，多个公共电极连接部分CECP中的每 一个可以设置在两个像素组之间的部分以将公共电极CE电耦合到多个像素公 共电压线CVL中的每一个因此，可以防止或最小化或减小由公共电极CE的 表面电阻引起的像素公共电压的压降(IR降)。因此，根据本公开的实施例的发 光显示设备可以防止或最小化或减少由提供给布置在显示区域AA中的每个 像素P的像素公共电压的偏差引起的图像质量劣化。
第一焊盘部分110可以设置在第一基板100的第一表面的平行于第一方向 X的第一外围部分处。第一焊盘部分110可以设置在每个最外侧像素区PAo 的第三外围部分处。在第一基板100的第一外围部分处。关于第二方向Y，第 一焊盘部分110的端部可以与每个最外面的像素区域PAo的端部重叠或者可 以与其对齐。因此，第一焊盘部分110可以被包括(或设置)在设置在第一基 板100的第一外围部分处的每个最外侧像素区域PAo中，因此，非显示区域 (或边框区域)基于第一焊盘部分110可以不形成或者可以不在第一基板100 中。
第一焊盘部110可以包括在第一基板100的第一外围部分处沿着第一方向 X彼此平行设置的多个第一焊盘。多个第一焊盘可以被划分(或分类)为第一 数据焊盘DP1、第一栅极焊盘GP1、第一像素驱动电源焊盘PPP1、第一参考 电压焊盘RVP1和第一像素公共电压焊盘CVP1。
每个第一数据焊盘DP1可以单独地(或一对一的关系)耦合到设置在第 一基板100处的多条数据线DLo和DLe中的每条数据线的一侧。
每个第一栅极焊盘GP1可以单独地(或一对一的关系)耦合到设置在第 一基板100处的每个栅极控制线GCL的一侧。根据本实施例的第一栅极焊 盘GP1本发明可分为(或分类)第一起始信号焊盘、多个第一移位时钟焊盘、 多个第一进位时钟焊盘、至少一个第一栅极驱动电源焊盘和至少一个第一栅极 公共电源焊盘.根据本公开实施例的第一栅极焊盘GP1可以进一步划分(或分 类)为第一正向驱动信号焊盘、第一反向驱动信号焊盘、第一外部感测线选择 信号焊盘、第一外部感测复位信号垫，以及第一外部感测控制信号垫。
每个第一像素驱动电压焊盘PPP1可以单独地(或一对一的关系)耦合 到设置在第一基板100处的多条像素驱动电源线PL的每条的一侧端。
每个第一参考电压焊盘RVP1可以单独地(或一对一的关系)耦合到设 置在第一基板100处的多条参考电压线RL的每条的一侧端。
每个第一像素公共电压焊盘CVP1可以单独地(或一对一的关系)耦接 到设置在第一基板100处的多条像素公共电压线CVL中的每条的一侧端。
根据本公开的实施例的第一焊盘部分110可以包括按照第一像素驱动电 源焊盘PPP1、第一数据焊盘DP1、第一参考电压焊盘RVP1、第一数据焊盘 DP1、第一栅极焊盘GP1、第一像素公共电压焊盘CVP1、第一数据焊盘DP1、 第一参考电压焊盘RVP1、第一数据焊盘DP1以及沿第一方向的第一像素驱动 电源焊盘PPP1 X.多个焊盘组PG中的每一个可以耦合到沿第一方向X布置的 两个相邻像素P。例如，多个焊盘组PG可以包括第一焊盘组PG1，该第一焊 盘组PG1包括一个第一像素驱动电源焊盘PPP1，一个第一数据焊盘DP1、一 个第一参考电压焊盘RVP1、一个第一数据焊盘DP1和一个第一栅极焊盘GP1 沿第一方向X连续设置在奇数像素区域PA中，以及第二焊盘组PG2包括一 个第一像素公共电压焊盘CVP在图1中，一个第一数据焊盘DP1、一个第一 参考电压焊盘RVP1、一个第一数据焊盘DP1和一个第一像素驱动电源焊盘 PPP1沿第一方向X连续设置在偶数像素区域PA中。
根据本公开实施例的第一基板100还可以包括多条次级电压线SVL和多 个次级线连接部分SLCP。例如，次级电压线可以被称为附加电压线或辅助电 压线等。例如，次级线路连接部分可以被称为附加线路连接部分或辅助线路连 接部分等。
多条次级电压线SVL中的每条可沿第二方向Y较长地延伸，并可与多条 像素公共电压线CVL中的相应像素公共电压线CVL相邻设置。例如，一条次 级电压线SVL可以与像素公共电压线CVL平行设置，栅极控制线GCL位于 其间。
根据本公开的实施例的多条次级电压线SVL中的每一条可以电连接到相 邻的像素公共电压线CVL而不电连接到像素公共电压焊盘CVP1，并且可以 通过以下方式被提供像素公共电压。相邻的像素公共电压线CVL。为此，根 据本公开实施例的第一基板100还可以包括多个线连接图案LCP，其电连接彼 此相邻的像素公共电压线CVL和次级电压线SVL。
多个线连接图案LCP中的每一个可以设置在第一基板100处，使得线连 接图案LCP和彼此相邻的像素公共电压线CVL和次级电压线SVL彼此交叉 或重叠并且可以电学通过使用跳线结构将彼此相邻的像素公共电压线CVL和 次级电压线SVL耦合。例如，多个线连接图案LCP中的每一个的一侧可以通 过形成在次级电压线SVL之上的绝缘层处的第一线接触孔电耦合到次级电压 线SVL的一部分，而另一侧多个线连接图案LCP中的每一个线连接图案LCP 可以通过形成在像素公共电压线CVL上方的绝缘层处的第二线接触孔电耦合 到像素公共电压线CVL的一部分。
多个次级线连接部分SLCP中的每一个可以在与多条次级电压线SVL中 的每一条重叠的多个像素P之间将公共电极CE电耦合到多条次级电压线SVL 中的每一条。关于第二方向Y，根据本公开的实施例的多个次级线连接部分 SLCP中的每一个可以在两个相邻像素P之间的部分处电耦合到多个次级电压 线SVL中的每一个，并且可以电耦合到公共电极CE的一部分，因此可以将 公共电极CE电耦合到多个次级电压线SVL中的每一个。因此，公共电极CE 可以通过次级线连接部分SLCP附加地耦接到多条次级电压线SVL中的每一 条。因此，根据本公开的实施例的发光显示设备可以防止或最小化或减少由提 供给布置在显示区域AA中的每个像素P的像素公共电压的偏差引起的图像质 量劣化。此外，在根据本公开实施例的发光显示设备中，虽然没有额外设置(或 形成)与多条次级电压线SVL中的每一条连接的像素公共电压焊盘CVP， 但是像素公共电压可以是通过每个像素公共电压线CVL和多个线连接图案 LCP提供给多个次级电压线SVL中的每个。
根据本公开的实施例，多个次级线连接部SLCP可以以与多个公共电极连 接部CECP中的每一个相对于栅极控制线GCL对称的结构实施或形成。例如， 关于第一方向X，相邻的公共电极连接部分CECP和次要线连接部分SLCP可 以以关于沿第一方向X的两个相邻像素P之间的边界部分对称的结构来实现 或形成。因此，设置在显示区AA中的多个像素P中的每一个可以包括公共电 极连接部CECP和次要线连接部SLCP中的至少一个。例如，布置在平行于第 二方向Y的第一像素列和最后像素列中的每一个中的像素P中的每一个可以 仅包括次线连接部分SLCP。此外，设置在除了第一像素列和最后像素列之外 的其他像素列中的每个像素P可以包括公共电极连接部分CECP和次要线连接 部分SLCP。
图5是图示根据本公开实施方式的发光显示装置的后表面的图示，图6 是图示图5中素食的第二焊盘部分、第三焊盘部分、和链接线部分的图示，图 7是图6中的区域“B”的放大视图。图5至图7示出了在图1至图4所示的 发光显示装置中另外设置布线基板的实施例。
参照图3、图5至图7，根据本公开实施例的发光显示装置可以包括第一 基板100、第二基板200、结合构件300和布线部分400。
第一基板100可以被称为显示基板、像素阵列基板、上基板、前基板或基 底基板。第一基板100可以是玻璃基板，也可以是薄玻璃基板或塑料基板，其 可以是可弯曲的或柔性的。
第一基板100可以是包括多个像素P内的栅极驱动电路150、第一焊盘部 110和图1和图2所示的显示区域AA的基板100。与图1至图4相同，因此 可以省略它们的重复描述。
第二基板200可以被称为布线基板、线路基板、链接基板、下基板、后基 板或链接玻璃。第二基板200可以是玻璃基板，也可以是可弯曲或柔性的薄玻 璃基板或塑料基板。例如，第二基板200可以包括与第一基板100相同的材料。 第二基板200的尺寸可以与第一基板100相同或基本相同，但是本公开的实施 例不限于此例如，第二基板200的尺寸可以小于第一基板100的尺寸。例如， 第二基板200可以被配置为具有与第一基板100相同的尺寸以保持或确保第一 基板的刚度100。
第二基板200可以包括第二焊盘部分210、至少一个第三焊盘部分230和 连接线部分250。
第二焊盘部分210可以设置在第二衬底200的后表面200b的一个外围部 分(或第一后外围部分)处，与设置在第一衬底100的前表面上的第一焊盘部 分110重叠。
第二焊盘部210可以包括沿第一方向X平行设置在第二基板200的第一 外围部分处的多个第二焊盘。
根据本公开的实施例的多个第二焊盘可以被划分(或分类)为分别与第一 像素驱动电源焊盘PPP1重叠的多个第二像素驱动电源焊盘PPP2、分别与第一 像素驱动电源焊盘PPP1重叠的多个第二数据焊盘DP2。第一数据接垫DP1、 多个第二参考电压接垫RVP2分别与第一参考电压接垫RVP1重叠、多个第二 栅极接垫GP2分别与第一栅极接垫GP1重叠、以及多个第二像素共用电压接 垫CVP2分别与第一参考电压接垫RVP1重叠。第一像素公共电压焊盘CVP1。 根据本公开的实施例的多个第二栅极焊盘GP2可以被划分(或分类)为第二 起始信号焊盘、多个第二移位时钟焊盘、多个第二进位时钟焊盘、至少一个第 二栅极驱动电源垫，以及至少一第二栅极公共电源垫。
根据本公开的实施例的多个第二栅极焊盘GP2可以被划分(或分类)为 第二正向驱动信号焊盘、第二反向驱动信号焊盘、第二外部感测线选择信号焊 盘、第二外部感测重置信号垫，以及第二外部感测控制信号垫。根据本公开 的实施例的多个第二焊盘可以沿着第一方向X布置以等于(或匹配)布置在 第一焊盘部分110中的第一焊盘的排列顺序。例如，第二焊盘焊盘部分210 可以包括按照第二像素驱动电源焊盘PPP2、第二数据焊盘DP2、第二参考电 压焊盘RVP2、第二数据焊盘DP2、第二栅极焊盘GP2、沿着第一方向X的第 二像素公共电压垫CVP2、第二数据垫DP2、第二参考电压垫RVP2、第二数 据垫DP2和第二像素驱动电源垫PPP2。多个垫组PG中的每一个可以是连接 至沿第一方向X排列的两个相邻像素P。例如，多个焊盘组PG中的每一个可 包括第一焊盘组PG1，包括第二像素驱动电源焊盘PPP2、第二数据焊盘DP2、 第二参考沃尔塔沿第一方向X在奇数像素区域PA中连续排列的ge焊盘RVP2、第二数据焊盘DP2和第二栅极焊盘GP2，以及包括第二像素公共电压 焊盘CVP2的第二焊盘组PG2，第二数据焊盘DP2、第二参考电压焊盘RVP2、 第二数据焊盘DP2和第二像素驱动电源焊盘PPP2沿第一方向X连续排列在 偶数像素区域PA中至少一个第三焊盘部分230可以设置在第二基板200的 后表面200b上。例如，至少一个第三焊盘部分230可以设置在与后表面200b 的第一外围部分相邻的中心部分第二基板200。
根据本公开的实施例的至少一个第三焊盘部230可以包括沿第一方向X 以一定间隔彼此间隔开布置的多个第三焊盘(或输入焊盘)。多个第三焊盘可 以包括第三像素驱动电源焊盘PPP3、第三数据焊盘DP3、第三参考电压焊盘 RVP3、第三栅极焊盘GP3和至少一个第三像素公共电压焊盘CVP3。
至少一个第三焊盘部分230可以包括含第三像素驱动电源焊盘PPP3和第 三数据焊盘DP3的第一区域(或中心区域)、包括第三栅极焊盘GP3的第二 区域(或一个区域)，以及第三区域(或其他区域)包括至少一个第三像素公共 电压焊盘CVP3。例如，至少一个第三焊盘部230还可以包括设置在第一区域 和第二区域之间并包括多个伪焊盘的第一伪区域和设置在第一区域和第二区 域之间的第二伪区域。第三区包括多个假垫。例如，设置在至少一个第三焊盘 部分230的第一区域中的第三像素驱动电源焊盘PPP3、第三数据焊盘DP3和第三参考电压焊盘RVP3可以以相同(匹配)顺序平行布置作为设置在第二焊 盘部分210中的第二像素驱动电源焊盘PPP2、第二数据焊盘DP2和第二参考 电压焊盘RVP2的排列顺序。
第三栅极焊盘GP3可以平行地设置在至少一个第三焊盘部分230的第二 区域中以沿第一方向X具有预定或选择的间隔。
根据本公开实施例的第三栅极焊盘GP3可以被划分(或分类)为第三起 始信号焊盘、多个第三移位时钟焊盘、多个第三进位时钟焊盘、至少一个第三 栅极驱动电源焊盘，以及至少第三栅极公共电源焊盘。根据本公开实施例的多 个第三栅极焊盘GP3可以进一步划分(或分类)为第三正向驱动信号焊盘、 第三反向驱动信号焊盘、第三外部感测线选择信号焊盘、第三外部驱动信号焊 盘。感测复位信号垫和第三外部感测控制信号垫。
连接线部分250可以设置在第二焊盘部分和至少一个第三焊盘部分230 之间。连接线部分250可以包括多条连接线，它们分别将第二焊盘部分210 的第二焊盘连接到第三焊盘部分。至少一个第三焊盘部分230的焊盘单独地 (或以一对一的关系)。
根据本公开的实施例的多条链接线可以被划分(或分类)为数据链接线 251、栅极链接线253、像素驱动电源链接线255、像素公共电源链接线257 和参考电压链接线259。
数据链接线251可以被配置为以一对一的关系将第二数据焊盘DP2电连 接(或耦合)到第三数据焊盘DP3。栅极连接线253可以被配置为以一对一的 关系将第二栅极焊盘GP2电连接(或耦合)到第三栅极焊盘GP3。像素驱动 电源连接线255可以被配置为以一对一的关系将第二像素驱动电源焊盘PPP2 电连接(或耦合)到第三像素驱动电源焊盘PPP3。像素公共电源连接线257 可以被配置为将每个第二像素驱动电源焊盘PPP2共同电连接(或耦合)到至 少一个第三像素公共电压焊盘CVP3。参考电压连接线259可以被配置为以一 对一的关系将第二参考电压焊盘RVP2电连接(或耦合)到第三参考电压焊盘RVP3。
根据本公开的实施例的第三栅极连接线253可以被划分(或分类)为起始 信号连接线253a、多条移位时钟连接线253b、至少一个栅极驱动电源连接线 253c，以及在至少一个栅极公共电源链接线。多条栅极连接线253可以进一步 划分(或分类)为用于第三正向驱动信号焊盘、第三反向驱动信号、第三外部 感测线选择信号、第三外部感测复位信号和第三连接线的连接线。外部感应控 制信号。
根据本公开实施例的连接线部分250还可以包括多条栅极控制信号传输 线254。
栅极控制信号传输线254可以选择性地将栅极链接线253分别连接(或耦 合)到设置在至少一个第三焊盘部分230中的第三栅极焊盘GP3。
栅极控制信号传输线254可以分别电连接(或耦合)到第三栅极焊盘GP3， 而且可以绕过至少一个第三焊盘部分230的一侧，并且可以选择性地分别连接 (或耦合)到栅极连接线253。例如，栅极控制信号传输线254和栅极连接线 253可以设置在第二基板200的后表面200b上的不同层上，并且每个栅极的 另一侧链接线253可以通过链接接触孔电连接(或耦合)到相应的栅极控制信 号传输线。可选地，每条栅极连接线253的另一侧可以穿过两个相邻的第三焊 盘之间的区域，不与设置在至少一个第三焊盘部分230中的第三焊盘重叠，并 且可以选择性地连接(或耦合)到该第三焊盘。栅极控制信号传输线254。在 这种情况下，提供给栅极链接线253的栅极控制信号可以保持在原始电压电平 而不基于提供给第三焊盘的信号而改变(或改变)。
根据本公开实施例的像素公共电源连接线257可以包括第一公共连接线 257a、第二公共连接线257b和多条第三公共连接线257c。
第一公共链接线257a可以共同连接(或耦合)到设置在至少一个第三焊 盘部分230中的至少一个第三像素公共电源焊盘CPP3。例如，第一公共链接 线257a可以设置在一个第二基板200的背面200b的角部。
第一公共连接线257a可以设置或形成在第二焊盘部210和至少一个第三 焊盘部230之间的第二基板200的后表面200b之上以具有相对宽的尺寸(或 面积)，使得电压施加到其上的像素公共电源的下降被减小或最小化。根据本 公开的实施例的第一公共链接线257a的尺寸可以在从其一侧到其另一侧的方 向上逐渐增加。例如，第一公共连接线257a的尺寸可以在从至少一个第三焊 盘部分230到第二基板200的外表面OS的方向上逐渐增加。
在根据本公开实施例的第一公共连接线257a中，其与第三焊盘部分230 相邻的一侧可以共同连接(或耦合)到至少一个设置在至少一个第三像素公共 电源焊盘CPP3一个第三焊盘部分230，并且其与第二焊盘部分210相邻的另 一侧可以与第二公共链接线257b重叠。例如，第一公共链接线257a可以与数 据链接线251或栅极链接线253一起设置在第二基板200的后表面200b之上。
第二公共连接线257b可以设置在第二基板200的后表面200b的第一外围 部分处以与第一基板100的第一外围部分重叠并且与第二焊盘部分210相邻。 第二公共连接根据本公开的实施例的线257b可以平行于第一方向X布置以面 对布置在第二焊盘部分210处的所有焊盘。例如，第二公共连接线257b可以 具有条形，其具有相对宽的尺寸(或面积)，用于减小或最小化施加到像素公共 电源连接线257的像素公共电压的压降。
第二公共连接线257b可以与多条像素驱动电源连接线255、多条数据连 接线251和多条栅极连接线253中的每一条重叠。例如，数据连接线251可 以设置在栅极连接线253和第二公共连接线257b可以设置在像素驱动电源连 接线255上方。此外，像素驱动电源连接线255可以与数据连接线251一起设 置在栅极连接线253上。
第二公共连接线257b的一侧可以通过连接接触孔257h电连接(或耦合) 到第一公共连接线257a的另一侧。
多条第三公共链接线257c中的每一条可以共同连接到第二公共链接线 257b并且可以共同连接(或耦合)到第二像素公共电源焊盘CVP2中的每一 条。根据本公开的实施例的多条第三公共连接线257c中的每条可以在从第二 公共连接线257b的另一侧到布置在其处的多个第二像素公共电源焊盘CVP2 的方向上延伸(或突出)第二焊盘部分210可以电连接(或耦合)到多个第二 像素公共电源焊盘CVP2中的对应的第二像素公共电源焊盘。例如，多条第三 公共链接线257c中的每条可与第二公共链接线257b一起形成。此外，多条第 三公共链接线257c和第二公共链接线257b可以与第二焊盘部分210的焊盘一 起形成。
第二基板200可以通过使用耦合构件300耦合(或连接)到第一基板100 的第二表面。耦合构件300可以插入在第一基板100和第二基板200之间。因 此，第一基板结合构件300可以将基板100和第二基板200彼此相对结合。
布线部分400可以设置为围绕第一基板100的外表面OS和第二基板200 的外表面OS。例如，布线部分400可以设置在第一外表面(或一个表面)的每 一个处第一基板100的外表面OS的OS1a和第二基板200的外表面OS的第 一外表面(或一个表面)OS1b。例如，布线部分400可以被称为侧布线部分， 边缘布线部分、侧面布线部分、边缘布线部分、印刷线部分、印刷布线部分或 布线部分等。
根据本公开实施例的布线部分400可以包括设置在第一基板100的第一外 表面OS1a和第二基板200的第一外表面OS1b中的每一个处的多条布线。
多条布线410中的每一条可以形成为围绕第一焊盘部110、第一基板100 的第一外表面OS1a、第二基板200的第一外表面OS1b和第二焊盘部210，并 且可以以一对一的关系电连接(或耦合)到第一焊盘部分110和第二焊盘部分 210。根据本公开的实施例，多条布线410中的每一条可以通过使用导电膏的 印刷工艺形成。根据本公开的另一实施例，多条布线410中的每一条可以通过 将导电膏图案转移到由柔性材料制成的转移垫并将转移到转移垫的导电糊图 案转移的转移工艺形成。到布线部400。例如，导电膏可以是Ag膏，但本公开的实施例不限于此。
多条布线410中的每一条可以以一对一的关系电连接(或耦合)到第一焊 盘部110的第一焊盘111和第二焊盘部210的第二焊盘211中的每一个。例如， 多条布线410中的每一条可沿第一方向X彼此间隔开。
根据本公开的实施例的多条布线410可以被划分(分类)为多条像素电源 布线411、多条数据布线413、多条参考电压布线415、多条栅极布线417和 多条像素公共电压布线419。
多条像素电源布线411可电连接(或耦接)至第一焊盘部110的多个第一像 素驱动电源焊盘PPP1和第二焊盘部210的多个第二像素驱动电源焊盘PPP2。 一对一的关系。
多条数据路由线413可以一对一的关系电连接到第一焊盘部分110的多个 第一数据焊盘DP1和第二焊盘部分210的多个第二数据焊盘DP2。
多条参考电压布线415可以以一个方式电连接(或耦合)到第一焊盘部分110的多个第一参考电压焊盘RVP1和第二焊盘部分210的多个第二参考电压 焊盘RVP2。一对一的关系。
多条数据路由线417可以一对一的关系电连接到第一焊盘部分110的多个 第一栅极焊盘GP1和第二焊盘部分210的多个第二栅极焊盘GP2。
多条像素公共电压布线419可以电连接(或耦接)至第一焊盘部110的多个 第一像素公共电压焊盘CVP1和第二焊盘部210的多个第二像素公共电压焊盘 CVP2。一对一的关系。
根据本公开实施例的发光显示装置还可以包括驱动电路部分500。
驱动电路部分500可以基于数字视频数据和从显示驱动系统提供的时序 同步信号驱动(或发光)设置在第一基板100上的像素P，以允许显示区域 AA显示与图像对应的图像。数据。驱动电路部分500可以连接(或耦合)到 设置在第二基板200的后表面200b处的至少一个第三焊盘部分230，并且可 以向至少一个第三焊盘部分230输出数据信号，栅极控制信号，以及用于驱动 (或发光)设置在第一基板100处的像素P的驱动电源。
根据本公开的实施例的驱动电路部件500可以包括柔性电路膜510、驱动 集成电路(IC)530、印刷电路板(PCB)550、时序控制器570和电源电路 590。
柔性电路膜510可以连接(或耦合)到设置在第二基板200的后表面200b 处的至少一个第三焊盘部分230。
驱动IC 530可以安装在柔性电路膜510上。驱动IC 530可以接收从时序 控制器570提供的子像素数据和数据控制信号，并基于数据控制信号将子像素 数据转换为模拟数据信号将模拟数据信号提供给对应的数据线DL。数据信号 可以通过柔性电路膜510提供给至少一个第三焊盘部分230中的相应第三数据 焊盘DP3。
驱动IC 530可以通过设置在基板100上的多条参考电压线RL(或像素感测 线)感测设置在子像素SP中的驱动TFT的特征值，产生与每个子像素的感测 值相对应的感测原始数据，并将每个子像素的感测原始数据提供给时序控制器 570。
PCB 550可以结合到柔性电路膜510的另一侧外围部分。PCB 550可以在 驱动电路部分500的元件之间传输信号和电力。
时序控制器570可以安装在PCB 550上并且可以通过设置在PCB 550上 的用户连接器接收从显示驱动系统提供的数字视频数据和时序同步信号。或 者，时序控制器570可以不安装在PCB 550上。PCB 550可以在显示驱动系 统中实现或者可以安装在连接在PCB550和显示驱动系统之间的单独的控制 板上。
时序控制器570可以基于时序同步信号对齐数字视频数据以生成与设置 在显示区域AA中的像素排列结构匹配的像素数据，并且可以将生成的像素数 据提供给驱动IC530。
时序控制器570可基于时序同步信号产生数据控制信号和栅极控制信号 中的每一个，基于数据控制信号控制驱动IC 530的驱动时序，并控制栅极驱 动电路的驱动时序150基于栅极控制信号。例如，时序同步信号可以包括垂 直同步信号、水平同步信号、数据使能信号和主时钟(或点时钟)。
根据本公开实施例的数据控制信号可以包括源起始脉冲、源移位时钟和源 输出信号等。数据控制信号可以通过柔性电路膜510提供给驱动IC 530。
根据本公开的实施例的栅极控制信号可以包括起始信号(或栅极起始脉 冲)、其相位顺序移位的多个扫描时钟和其相位顺序移位的多个进位时钟。栅 极控制信号还可以包括正向驱动信号和反向驱动信号等。栅极控制信号还可以 包括外部感测线选择信号、外部感测复位信号和外部感测控制信号。栅极控制 信号可以通过柔性电路膜510、至少一个第三焊盘部分230、连接线部分250、 第二焊盘部分210、布线部分400、第一焊盘部分提供给栅极驱动电路150 110， 和栅极控制石灰GCL。
时序控制器570可以在预定或选择的外部感测周期期间基于外部感测模 式驱动驱动IC 530和栅极驱动电路150中的每一个，产生每个子像素的补偿 数据以补偿驱动TFT的特性变化基于从驱动IC 530提供的感测原始数据对每 个子像素进行调制，并基于生成的每个子像素的补偿数据调制每个子像素的像 素数据。例如，对于与垂直同步信号的空白时段(或垂直空白时段)对应的每 个外部感测时段，时序控制器570可以基于外部感测模式来驱动驱动IC 530 和栅极驱动电路150中的每一个。例如，外部感应模式可以在显示装置上电过 程、显示装置断电过程、显示装置被长时间驱动后断电过程或实时或定期设置 的帧。
根据本公开的实施例的时序控制器570可以基于外部感测模式在存储电 路中存储从驱动IC 530提供的每个子像素的感测原始数据。此外，在显示模 式下，时序控制器570可以基于存储电路中存储的感测原始数据来校正要提 供给每个子像素的像素数据，并且可以将校正后的像素数据提供给驱动IC 530。这里，感测每个子像素的原始数据可以包括关于设置在相应子像素中的 每个驱动TFT和自发光器件的顺序变化信息。因此，在外部感测模式下，时 序控制器570可以感测设置在每个子像素中的驱动TFT的特征值(例如，阈 值电压或迁移率)，并且基于此，可以校正要提供给每个子像素的像素数据。 子像素，从而最小化或防止由多个子像素的驱动TFT的特征值偏差引起的图 像质量下降。显示装置的外部感测方式可以是本领域技术人员公知的技术，在 此不再赘述。例如，根据本公开实施例的显示设备可以基于韩国专利公开 No.10-2016-0093179、10-2017-0054654或10-2018-0002099中公开的感测模式 感测设置在每个子像素P中的驱动TFT的特征值。
电源电路590可以安装在PCB 550上，并且可以通过使用从外部提供的 输入电源将产生的电源电压提供给相应的电路来产生在像素P上显示图像所 需的各种电源电压。例如，电源电路590可以产生并输出驱动时序控制器570 和驱动IC 530中的每一个所需的逻辑源电压、提供给驱动IC 530的多个参考 伽马电压以及驱动栅极驱动电路150所需的至少一个栅极驱动电源和至少一 个栅极公共电源。另外，电源电路590可以产生并输出像素驱动电源和像素公 共电压，但本公开的实施例不限于此。例如，驱动IC 530可以基于多个参考 伽马电压产生并输出像素驱动功率和像素公共电压。
图8是示出了根据本公开实施例的栅极驱动电路和公共电极连接部的布 置结构的图。
参照图8，根据本公开的另一实施例的栅极驱动电路150可以实现(或嵌 入)在第一基板100的显示区域AA内。栅极驱动电路150可以基于通过提供 的栅极控制信号产生扫描信号。第一焊盘部110和栅极控制线GCL，并且顺 序地向多条栅极线GL提供扫描信号。
栅极控制线GCL可以沿着第二方向Y延伸很长，并且可以沿着第一方向 X在第一基板100的显示区域AA中以预定或选择的间隔彼此间隔开设置。例 如，栅极控制线GCL可以沿第一方向X设置在至少一个或多个像素P之间。
根据本公开实施例的栅极驱动电路150可以用包括多个级电路部分1501 至150m的移位寄存器来实现，其中m是2或更大的整数。
多个级电路部分1501至150m中的每一个可以沿第一方向X单独地设置 在第一基板100的第一表面上的每条水平线上，并且可以沿第二方向Y相互 独立地连接(或耦合)多个级电路部分1501至150m中的每一个可以响应于 通过第一焊盘部分110和栅极控制线GCL提供的栅极控制信号以预定或选择 的顺序产生扫描信号，并且可以将扫描信号提供给对应的栅极线GL。
根据本公开的实施例的多个级电路部分1501至150m中的每一个可以包 括多个分支电路1511至151n和分支网络153。多个分支电路1511至151n可 以分散地布置在多个分支电路之间。多个像素P沿第一方向X选择性地耦接 多条栅极控制线GCL。应当理解，“分散布置”的含义包括在一个或多个方 向上分散。分散可以是有规律的间隔。例如，如图8所示，级电路部分1501 的分支电路1511至151n沿X轴方向以规则的间隔分散在最外面的像素Po中。作为另一示例，级电路部分1501至150m的分支电路1511沿着Y轴方向以规 则间隔分散在最外面的像素Po中。
多个分支电路1511至151n中的每一个可以在第一方向X上与第一基板 100的水平线HL1至HLm的水平线分开并布置在其中。多个分支电路1511 至151n中的每一个可以是设置在两个相邻像素P之间的电路区域中或者可以 设置在至少两个相邻像素P之间的电路区域中，在第一基板100的水平线HL1 至HLm的水平线上，但是本公开的实施例是不限于此。例如，多个分支电路 1511至151n中的每一个可以包括至少一个薄膜晶体管(TFT)(或分支TFT) 并且可以设置在其中之一中的至少两个像素P(或像素区域)之间。第一基板 100在第一方向X上的水平线HL1至HLm。
多个分支电路1511至151n可以通过分支网络153选择性地连接(或耦合) 到栅极控制线GCL的线，并且可以通过分支网络153彼此电连接(或耦合)。 多个分支电路1511至151n可以基于通过栅极控制线GCL提供的栅极控制信 号和分支网络153的电压产生扫描信号，并且可以将扫描信号提供给相应的栅 极线GL。应当理解，“选择性连接”的含义包括一个元件可以通过居间的选 择元件耦合到另一元件或与另一元件分离。例如，第一分支网络BN1通过开 关选择性地连接到第一电路部分1501的第一分支电路1511，如图8所示。当 开关闭合时，第一分支网络BN1耦合到第一分支电路1511，当开关断开时， 第一分支网络BN1与第一分支电路1511解耦。
多个分支电路1511至151n中的每一个可以包括构成级电路部分1501至 150m的一级电路部分的多个TFT中的至少一个TFT(或分支TFT)。多个分 支电路1511至151n中的任何一个分支电路可以包括连接(或耦合)到栅极线 GL的上拉TFT。多个分支电路1511至151n中的另一个分支电路可以包括连 接(或耦合)到栅极线GL的下拉TFT。
分支网络153可以设置在第一基板100的每条水平线HL1到HLm处并且 可以将多个分支电路1511到151n彼此电耦合。
设置在第一至第m级电路部分1501至150m中的每一个中的分支网络153 可以被划分(或分类)为第一至第m分支网络BN1至BNm。例如，m可以是 自然数或4个或更多个自然数。
根据本公开的实施例的第一至第m分支网络BN1至BNm可以包括多条 控制节点线和多条网络线。
多条控制节点线可以设置在第一基板100的每条水平线HL1至HLm处， 并且可以选择性地耦合到一条水平线HL1至HLm中的多个分支电路1511至 151n。
多条网络线可以选择性地耦合到设置在第一基板100处的栅极控制线 GCL，并且可以选择性地连接(或耦合)到多个分支电路1511至151n。例如， 多条网络线可以将从栅极控制线GCL提供的栅极控制信号传输到相应的分支 电路1511至151n，并且可以在多个分支电路1511至151n之间传输信号。
第一到第m分支网络BN1到BNm的与第一基板100的外表面相邻的第 一分支网络BN1和第m分支网络BNm中的每一个可以设置在内像素Pi和最 外像素Po的发射区域之间.例如，在最外层像素Po中，当发射区与第一基板 100的外表面之间的区域称为水平线的外围区域，而发射区与内像素Pi之间的 区域称为被称为水平线的内周区域，第一分支网络BN1和第m分支网络BNm 中的每一个可以不设置在最外像素Po的外周区域中，而可以设置在内周区域 中。因此，由于公共电极与发生在最外像素Po的外围区域中的第一分支网络 BN1和第m分支网络BNm中的每一个之间的电容增加，可能会发生驱动缺陷。
根据本公开的实施例，第一级电路部分1501的分支网络BN1和第m级 电路部分150m的分支网络BNm中的每一个可以沿第二方向Y设置在两个相 邻像素Po和Pi之间。例如，第一级电路部分1501的分支网络BN1可以设置 在第一水平线HL1和第二水平线HL2之间，而第m级电路部分150m的分支 网络BNm可以设置在第m-1条水平线和第m条水平线HLm之间。
根据本公开的实施例，分支网络BN1至BNm可以设置在第4n-3(其中n 为自然数且4n等于或小于m)水平线HL4n-3和第4n-2之间。水平线HL4n-2 以及第4n-1条水平线HL4n-1和第4n条水平线HL4n之间。例如，第4n-3条 水平线HL4n-3和第4n-2条水平线HL4n-2之间的区域和第4n-1条水平线 HL4n-1和第1至第4n条水平线HL4n之间的区域。第m条水平线HL1至HLm 可以定义为分支网络的布置区域。此外，第一至第m水平线HL1至HLm的 第4n-2条水平线HL4n-2和第4n-1条水平线HL4n-1之间的区域可被定义为分 支网络的非布置区域。
根据本发明的一个实施例，第2k-1个(其中k为自然数，2k等于或小于 m)分支网络BN2k-1和第2k-1个分支网络BN2k的分支网络BN1至第m个分 支网络BN1到BNm可以设置在第2k-1条水平线HL2k-1和第2k条水平线 HL2k之间。例如，相对于第二方向Y，当每个像素P被划分为上部区域(或 一个区域，或第一区域)和下部区域(或另一区域，或第二区域)时，2k-布 置在第2k-1水平线HL2k-1(或奇数水平线)HL2k-1中的第1分支网络(或 奇数分支网络)BN2k-1可以布置在每个像素P的下部区域中，并且布置在第 2k水平线(或偶数水平线)HL2k中的第2k分支网络(或偶数分支网络)BN2k 可以布置在每个像素P的上部区域中。因此，第2k-1个分支网络BN2k-1和第 2k分支网络BN2k可以布置或配置为关于沿第二方向Y的两个相邻像素P的 边界部分对称。
根据本公开实施例的公共电极连接部CECP可以设置在每个像素P的区域 中没有设置分支网络BN1至BNm的区域中。例如，相对于第二方向Y，当 分支网络BN1至BNm设置在像素P的上部区域中时，公共电极连接部CECP 可以设置在像素P的下部区域中。另一方面，相对于第二方向Y，当分支网络 BN1至BNm设置在像素P的下部区域中时，公共电极连接部CECP可以设置 在像素P的上部区域中。例如，相对于第二方向Y，当每个第一至第m条水 平线HL1至HLm分为上部区域(或一个区域，或第一区域)和下部区域(或 另一区域，或第二区域)，可设置分支网络BN1至BNm在上部区域和下部区 域中的一个，以及公共电极连接部分CECP可以设置在上部区域和下部区域中 的另一个中。
根据本公开的实施例，布置在第一至第m水平线HL1至HLm的第2k-1 水平线HL2k-1中的公共电极连接部分CECP可以布置在像素P的上部区域中， 并且设置在第2k条水平线HL2k中的公共电极连接部CECP可以设置在像素P 的下部区域中。例如，相对于第二方向Y，设置在第4n-2条水平线HL4n中 的公共电极连接部CECP-2和设置在第4n-1水平线HL4n-1中的公共电极连接 部分CECP可以设置在第4n-2水平线HL4n-2和第4n-1水平线HL4n-1之间。另一方面，相对于第二方向Y，在第2k-1水平线HL2k-1与第2k水平线HL2k 之间可以不设置公共电极连接部CECP，其中不设置分支网络BN1至BNm. 例如，可以将第一至第m水平线HL1至HLm的第4n-2条水平线HL4n-2和 第4n-1条水平线HL4n-1之间的区域定义为公共电极连接部CECP的布置区 域。此外，第4n-3条水平线HL4n-3和第4n-2条水平线HL4n-2之间的区域以及第4n-1条水平线HL4n-1和第4n条水平线HL4n之间的区域中的 每一个水平线HL1至HLm可以被定义为公共电极连接部分CECP的非布置区 域。
根据本公开的实施例，公共电极连接部CECP可以不设置在第一水平线 HL1和第m水平线HLm中的每一个中，以简化设置在每一个中的最外侧像素 Po的结构。第一至第m水平线HL1至HLm中的第一水平线HL1和第m水 平线HLm，但本公开的实施例不限于此。
根据本公开实施例的次级线连接部分SLCP可以与公共电极连接部分 CECP平行设置。例如，关于第一方向X，相邻的公共电极连接部分CECP和 次级线连接部分SLCP可以以相对于第一方向X上的两个相邻像素P之间的 边界部分对称的结构来实现或形成。
根据本公开的一个实施例，由于栅极驱动电路150设置在第一基板100 的显示区域AA中，最外像素区域PAo的中心部分与外表面OS之间的第二间 隔D2第一基板100的第一间距(或像素间距)D1可以是相邻像素区域PA之间 的第一间隔(或像素间距)D1的一半或更小。例如，当栅极驱动电路150不设 置在第一基板100的显示区域AA中而设置在第一基板100的外围部分时，第 二间隔D2可以是第一间隔D1的一半或更小。因此，在根据本发明实施例的 发光显示装置中，栅极驱动电路150可以设置在第一基板100的显示区域AA 中，因此，第二间隔D2可以实现为一半或小于第一个间隔D1。
此外，根据本公开的本实施例，沿第二方向Y设置在每个像素P中的每 个像素公共电压线CVL可以通过公共电极连接部分CECP和公共电极电连接 (或耦合)到公共电极。每个像素P中的第二线连接部分SLCP，因此，施 加到每个像素P的像素公共电压可以是均匀的，从而防止或最小化由基于区 域的不均匀性引起的图像质量下降或亮度不均匀性。施加到每个像素P的像 素公共电压。
图9是图示图8中所示的第i级电路部件的电路图。
参照图3、8和9，根据本公开的实施例的第i级电路部分150i可以响应 于通过第一焊盘部分110提供的栅极控制信号而输出两个扫描信号SSi和 SSi+1以及进位信号CSi以及设置在第一衬底100上方的栅极控制线GCL。
根据本公开实施例的栅极控制信号可以包括起始信号Vst、包括多个扫描 时钟sCLK和多个进位时钟cCLK的多个移位时钟、第一至第三栅极驱动电源 GVdd1、GVdd2和GVdd3和第一到第三栅极公共电源为GVss1、GVss2和 GVss3供电。在这种情况下，栅极控制线GCL可以包括起始信号线、多条扫 描时钟线、多条进位时钟线、第一至第三栅极驱动电源线以及第一至第三栅极 公共电源线。
根据本公开的实施例的栅极控制信号可以包括第一到第j进位时钟和第一 到第j扫描时钟。例如，j可以是4，但是本公开的实施例不限于此并且可以是 6、8或10或更多的偶数。
当栅极控制信号包括第一到第四进位时钟时，第一进位时钟可以应用于第 4n-3级(其中n为自然数，4n小于m)级电路部分，第二进位时钟可以应用 于对于第4n-2级电路部分，可以将第三进位时钟施加到第4n-1级电路部分， 并且可以将第四进位时钟施加到第4n级电路部分。当栅极控制信号包括第一 至第四扫描时钟时，第一和第二扫描时钟可以被施加到奇数级电路部分，并且 第三和第四扫描时钟可以被施加到偶数级电路部分。
此外，根据本公开实施例的栅极控制信号还可以包括正向驱动信号FWS 和反向驱动信号BWS。在这种情况下，栅极控制线GCL还可以包括正向驱动 信号线和反向驱动信号线。
根据本公开实施例的栅极控制信号还可包括用于外部感测模式的外部感 测线选择信号Slss、外部感测复位信号Srst和外部感测控制信号Scs。在这种 情况下，栅极控制线GCL还可以包括外部感测选择信号线、外部感测复位信 号线和外部感测控制信号线。
根据本公开实施例的第i级电路部分150i可以包括第i分支网络BNi、节 点控制电路NCC、第一反相电路IC1、第二反相电路IC2、节点复位电路NRC 和输出缓冲器电路OBC。
第i支路网络BNi可用于在节点控制电路NCC、第一反相电路IC1、第二 反相电路IC2、节点复位电路NRC和输出缓冲电路OBC之间形成电路连接， 并选择性地连接到栅极控制线GCL的线。
第i分支网络BNi可以选择性地耦合到栅极控制线GCL的线。根据本公 开的实施例的第i分支网络BNi可以包括第一至第三控制节点线Q、QBo和 QBe以及多条网络线NL。
第一至第三控制节点线Q、QBo和QBe中的每一个可以设置在布置在 第一基板100的第i条水平线上的每个像素区域的上边缘区域(或下边缘区 域)处。第一至第三控制节点线Q、QBo和QBe可以与第一方向X或栅极线 GL平行布置。例如，第一至第三控制节点线Q、QBo和QBe中的每一条可以 设置为与栅极线GL相邻
多条网络线NL可以选择性地耦合到栅极控制线GCL的线并且可以选择 性地耦合到第一至第三控制节点线Q、QBo和QBe。此外，多条网络线NL可 以选择性地耦合在构成级电路部分150i的电路之间。
节点控制电路NCC可以被实现为控制第一至第三控制节点线Q、QBo和 QBe中的每一个的电压。
根据本公开的实施例的节点控制电路NCC可以通过多条网络线NL耦合 到第一至第三控制节点线Q、QBo和QBe中的每一个，并且可以被实施为控 制每一个的电压。第一至第三控制节点线Q、QBo和QBe响应于通过多条网 络线NL提供的起始信号Vst、复位信号Vrst和第一栅极驱动电源GVdd1。作 为一个实施例，起始信号Vst可以是从第i-2级电路部分输出的第i-2进位信号。 复位信号Vrst可以是从第i+2级电路部分输出的第i+2进位信号。
根据本公开的另一实施例，节点控制电路NCC可以通过多条网络线NL 耦合到第一至第三控制节点线Q、QBo和QBe中的每一条，并且可以控制第 一至第三控制节点线Q、QBo和QBe中的每一条的电压。响应于通过多条网 络线NL的起始信号Vst、复位信号Vrst、正向驱动信号FWS、反向驱动信号 BWS和第一栅极驱动电源GVdd1至第三控制节点线Q、QBo和QBe。
作为一个实施例，当正向驱动信号FWS具有高电压电平(或高电位电压电 平)时，反向驱动信号BWS可具有低电压电平(或低电位电压电平)，当正向驱 动信号FWS具有低电压电平(或低电位电压电平)，反向驱动信号BWS可具有 高电压电平(或高电位电压电平)。例如，当正向驱动信号FWS具有高电压电 平时，栅极驱动电路150可以基于正向扫描驱动提供从第一条栅极线到最后一 条栅极线的扫描信号，并且当反向驱动信号BWS具有在高电压电平时，栅极 驱动电路150可以基于反向扫描驱动将扫描信号从最后一条栅极线提供到第一条栅极线。在此，高电压电平可称为第一电压电平、高电位电压电平、栅极 导通电压电平或晶体管导通电压电平，而低电压电平可称为第二电压、低电位 电压电平、栅极关断电压电平或晶体管关断电压电平。
第一逆变器电路IC1可以基于通过多条网络线NL提供的第一控制节点线 Q的电压来控制或放电第二控制节点线QBo的电压。根据本公开实施例的第 一反相电路IC1可以耦合到第二栅极驱动电源GVdd2、第一控制节点线Q、 第二控制节点线QBo、第一栅极公共电源GVss1和第二栅极公共电源。通过 多条网络线NL为GVss2供电。响应于第二栅极公共电源GVss2和第一控制 节点线Q的电压，第一反相电路IC1可以向第二控制节点线QBo提供第一栅 极公共电源GVss1以对第二控制节点线的电压进行放电QBo。
第二逆变器电路IC2可以基于通过多条网络线NL提供的第一控制节点线 Q的电压来控制或放电第三控制节点线QBe的电压。根据本公开实施例的第 二反相电路IC2可以耦合到第三栅极驱动电源GVdd3、第一控制节点线Q、 第三控制节点线QBe、第一栅极公共电源GVss1和第二栅极公共电源。通过 多条网络线NL为GVss2供电。响应于第三栅极公共电源GVss3和第一控制 节点线Q的电压，第二反相电路IC2可以向第三控制节点线QBe提供第一栅 极公共电源GVss1以对第三控制节点线的电压进行放电QBe。
第二栅极驱动电源GVdd2和第三栅极驱动电源GVdd3之间可以具有反相(或彼此相反)的电压电平。例如，当第二栅极驱动电源GVdd2具有高电压 电平时，第三栅极驱动电源GVdd3可以具有低电压电平，而当第二栅极驱动 电源GVdd2具有低电压电平时，第三栅极驱动电源GVdd3可以具有具有高电 压电平。
第二栅极公共电源GVss2和第一栅极公共电源GVss1可以具有相同的电 压电平或不同的电压电平。
节点复位电路NRC可以维持第二控制节点线QBo和第三控制节点线QBe 中的每一个的电压电平，而第一控制节点线Q的电压具有高电压电平。
根据本公开的实施例的节点复位电路NRC可以响应于通过启动信号Vst 和复位信号Vrst提供的复位信号Vrst同时复位第二控制节点线QBo的电压和 第三控制节点线QBe的电压。多条网络线NL。作为一个实施例，节点复位电 路NRC可以响应于起始信号Vst和复位信号Vrst向第二控制节点线QBo和第 三控制节点线QBe提供第一栅极公共电源GVss1，从而可以保持第二控制节 点线QBo和第三控制节点线QBe处于第一栅极公共电源GVss1的电压电平。
根据本公开的另一实施例，节点复位电路NRC可以响应于起始信号Vst、 复位信号Vrst、正向驱动信号FWS，以及通过多条网络线NL提供的反向驱动 信号BWS。作为一个实施例，节点复位电路NRC可以响应于起始信号Vst、 复位信号Vrst、正向驱动信号FWS、向第二控制节点线QBo和第三控制节点 线QBe提供第一栅极公共电源GVss1、以及反向驱动信号BWS，因此可以将 第二控制节点线QBo和第三控制节点线QBe中的每一个保持在第一栅极公共 电源GVss1的电压电平。
输出缓冲电路OBC可以被实现为响应于第一至第三控制节点线中的每一 条的电压，依次输出具有栅极导通电压电平的两个扫描信号或依次输出具有栅 极截止电压电平的两个扫描信号。Q、QBo和QBe基于通过多条网络线NL 提供的进位时钟cCLK、扫描时钟sCLK、第一栅极公共电源GVss1和第三栅 极公共电源GVss3。
当第一控制节点线Q的电压具有高电压电平并且第二和第三控制节点线 QBo和QBe中的每一条的电压具有低电压电平时，根据本公开的实施例的输 出缓冲电路OBC可以输出对应于进位时钟cCLK的第i个进位信号CSi、对应 于奇数扫描时钟sCLKo的第i个扫描信号SSi和对应于偶数扫描时钟sCLKe 的第i+1个扫描信号SSi+1中的每一个.作为一个实施例，第i个进位信号CSi 可以作为起始信号Vst提供给第i+2级电路部分，第i个扫描信号SSi可以提 供给奇数栅极线GLo(或第i条栅极线GLi)，并且第i+1扫描信号SSi+1可以 提供给偶数栅极线GLe(或第i+1栅极线GLi+1)。
当第一和第三控制节点线Q和QBe中的每一个的电压具有低电压电平并 且第二控制节点线QBo的电压具有高电压电平时，根据本公开的实施例的输 出缓冲电路OBC可以输出第i个扫描信号SSi和第i+1个扫描信号SSi+1中的 每一个，每个扫描信号都具有与第三栅极公共电源GVss3的电压电平对应的 栅极截止电压电平，并且可以输出具有栅极的第i个进位信号CSi-截止电压电 平对应于第一栅极公共电源GVss1的电压电平。
当第一和第二控制节点线Q和QBo中的每一个的电压具有低电压电平并 且第三控制节点线QBe的电压具有高电压电平时，根据本公开的实施例的输 出缓冲电路OBC可以输出第i个扫描信号SSi和第i+1个扫描信号SSi+1中的 每一个，每个扫描信号都具有与第三栅极公共电源GVss3的电压电平对应的 栅极截止电压电平，并且可以输出具有栅极的第i个进位信号CSi-截止电压电 平对应于第一栅极公共电源GVss1的电压电平。
根据本公开的实施例的输出缓冲电路OBC可以设置在平行于第一方向X 的第i条水平线的中心区域中。例如，当输出缓冲电路OBC设置为邻近一端 (或第一方向X)时，水平线的另一端)，由于水平线的线电阻，扫描信号的 电压电平可能在从栅极线的一端到其另一端的方向上降低，因此，为了防止这 种一个问题，输出缓冲电路OBC应该设置在与第一方向X平行的第i条水平 线的中心区域，但本公开实施例不限于此，可以设置在该水平线的一侧或另一 侧。当栅极线的总长度较短时，第i条水平线。
第一至第三栅极公共电源GVss1、GVss2和GVss3可以具有相同的电压 电平或不同的电压电平。
根据本公开的实施例的第i级电路部分150i还可包括第四控制节点线 Qm、第一感测控制电路SCC1和第二感测控制电路SCC2。
第四控制节点线Qm可以实现为电连接在第一感测控制电路SCC1和第二 感测控制电路SCC2之间。第四控制节点线Qm可以包括在第i分支网络BNi 中并且可以通过多条网络线NL电连接在第一感测控制电路SCC1和第二感测 控制电路SCC2之间。
第一感测控制电路SCC1可被实施为响应于第i进位信号CSi、外部感测 线选择信号Slss、外部感测控制信号Scs、外部感测复位信号Srst以及通过第 i分支网络BNi提供的第一栅极驱动电源GVdd1。作为一个实施例，第一感测 控制电路SCC1可响应于具有高电压电平的第i进位信号CSi和具有高电压的 外部感测线选择信号Slss而将第一栅极驱动电源GVdd1充入第四控制节点线 Qm。电平，然后，可以响应于充入第四控制节点线Qm的电压来控制第一控 制节点线Q的电压，在垂直消隐的前期期间提供具有高电压电平的外部感测 控制信号Scs周期，以及第一栅极驱动电源GVdd1。因此，输出缓冲电路OBC 可以分别输出对应于进位时钟cCLK的第i个进位信号CSi、对应于奇数扫描 时钟sCLKo的第i个扫描信号SSi以及对应于以下的第i+1个扫描信号SSi+1。 基于第一控制节点线Q的电压，在垂直消隐周期期间的偶数扫描时钟sCLKe。
此外，第一感测控制电路SCC1可以响应于通过第i分支网络BNi提供的 外部感测复位信号Srst来释放第一控制节点线Q的电压。作为一个实施例， 第一感测控制电路SCC1可以响应于具有高电平的外部感测复位信号Srst来向 第一控制节点线Q提供第一栅极公共电源GVss1以复位或初始化第一控制节 点线Q的电压。在垂直消隐期的后期提供的电压电平。
第二感测控制电路SCC2可以被实现为响应于第四控制节点线Qm的电压 和通过提供的外部感测控制信号Scs来释放第二控制节点线QBo和第三控制 节点线QBe中的每一个的电压。第i个分支网络BNi。作为一个实施例，第二 感测控制电路SCC2可以向第二控制节点线QBo和第三控制节点线QBe中的 每一个提供第一栅极公共电压GVss1，以同时对第二控制节点线QBo和第三 控制节点线QBe放电。，响应于具有高电压电平的第四控制节点线Qm的电 压和具有高电压电平的外部感测控制信号Scs。
图10是图示图9中所示的节点控制电路、第一逆变器电路、第二逆变器 电路、和第一感测控制电路的电连通。
参照图9和图10，根据本公开的实施例的节点控制电路NCC可以包括第 一到第四节点控制电路NCC1到NCC4。
在正向扫描驱动中，第一节点控制电路NCC1可以响应于具有高电压电平 的启动信号Vst和具有高电压电平的正向驱动信号FWS，将正向驱动信号FWS 的高电压电平充入第一控制节点线Q。高电压电平。此外，在反向扫描驱动中， 第一节点控制电路NCC1可以将具有低电压电平的正向驱动信号线电连接到 第一控制节点线Q，以将充入第一控制节点线Q的电压放电到低电平。电压 电平响应于具有高电压电平的启动信号Vst和具有低电压电平的正向驱动信 号FWS。
根据本公开实施例的第一节点控制电路NCC1可以包括第一至第三TFT T1至T3。
第一TFT T1可以响应于起始信号Vst将正向驱动信号FWS输出到第一连 接节点Nc1。例如，第一TFT T1可以基于具有高电压电平的启动信号Vst导 通并且可以将通过正向驱动信号线提供的正向驱动信号FWS输出到第一连接 节点Nc1。
响应于起始信号Vst，第二TFT T2可以将第一连接节点Nc1电连接到第 一控制节点线Q。例如，第二TFT T2可以基于具有高电压电平的启动信号Vst 导通并且可以将通过第一TFT T1和第一连接节点Nc1提供的正向驱动信号 FWS输出到第一控制节点线Q。
第三TFT T3可以响应于第一控制节点线Q的电压向第一连接节点Nc1 提供通过第一栅极驱动电源线提供的第一栅极驱动电源GVdd1。例如，第三 TFT T3可以是基于具有高电压电平的第一控制节点线Q的电压导通并且可以 将第一栅极驱动电源GVdd1传输到第一TFT T1和第二TFT T2之间的第一连 接节点Nc1，从而防止电压泄漏例如，第三薄膜晶体管T3可以增加第二薄膜 晶体管T2的栅极电压与第一连接节点Nc1的电压之间的电压差，以关闭已经 关闭的第二薄膜晶体管T2。在具有低电压电平的启动信号Vst上，因此可以 通过截止的第二TFT T2防止第一控制节点线Q的电压下降，从而稳定地保持 第一控制节点线Q的电压。
在反向扫描驱动中，第二节点控制电路NCC2可以响应于具有高电平的 复位信号Vrst和具有高电平的反向驱动信号BWS，将反向驱动信号BWS的 高电平充入第一控制节点线Q。高电压电平。此外，在正向扫描驱动中，第二 节点控制电路NCC2可以将具有低电压电平的反向驱动信号线电连接到第一 控制节点线Q，以将充入第一控制节点线Q的电压放电到低电平。电压电平 响应于具有高电压电平的复位信号Vrst和具有低电压电平的反向驱动信号BWS。
根据本公开实施例的第二节点控制电路NCC2可以包括第四TFT T4和第 五TFTT5。
第四TFT T4可以响应于复位信号Vrst输出反向驱动信号BWS。例如， 第四TFT T4可以基于具有高电压电平的复位信号Vrst导通并且可以将通过反 向驱动信号线提供的反向驱动信号BWS输出到第二连接节点Nc2。
第五TFT T5可以响应于复位信号Vrst将第二连接节点Nc2电连接到第一 控制节点线Q。例如，第五TFT T5可以基于具有高电压电平的复位信号Vrst 导通并且可以将通过第四TFT T4和第二连接节点Nc2提供的反向驱动信号 BWS输出到第一控制节点线问。
第四TFT T4和第五TFT T5之间的第二连接节点Nc2可以电连接到第一 连接节点Nc1。因此，可以通过第一节点控制电路NCC1的第三TFT T3向第 二连接节点Nc2提供通过第一栅极驱动电源线提供的第一栅极驱动电源 GVdd1。因此，第一节点控制电路NCC1的第三薄膜晶体管T3可以增加第二 节点控制电路NCC2的第五薄膜晶体管T5的栅极电压与第二连接节点Nc2的 电压之间的电压差，以完全关断第五薄膜晶体管。基于具有低电压电平的复位 信号Vrst已经截止的T5，因此可以通过截止的第五TFT T5防止第一控制节 点线Q的压降(或漏电流)，从而稳定维持第一控制节点线Q的电压。
第三节点控制电路NCC3可以响应于第二控制节点线QBo的电压对第一 控制节点线Q的电压进行放电。例如，第三节点控制电路NCC3可以基于第 二控制节点线QBo的高电压电平在第一控制节点线Q和第一栅极公共电源线 之间形成电流通路，以对第一控制节点的电压进行放电。线Q到第一栅极公 共电源线。
根据本公开实施例的第三节点控制电路NCC3可以包括第六TFT T6和第 七TFTT7。
第六TFT T6可以响应于第二控制节点线QBo的电压向第二连接节点Nc2 提供通过第一栅极公共电源线供应的第一栅极公共电源GVss1。例如，第六 TFT T6可以基于第二控制节点线QBo的高电压电平导通并且可以将第二连接 节点Nc2电连接到第一栅极公共电源线。
第七TFT T7可以响应于第二控制节点线QBo的电压将第二连接节点Nc2 电连接到第一控制节点线Q。例如，第七TFT T7可以基于第二控制节点线QBo 的高电压电平导通并且可以将第二连接节点Nc2电连接到第一控制节点线Q。
第七薄膜晶体管T7可以基于第二控制节点线QBo的低电压电平截止，并 且关闭的第七薄膜晶体管T7的栅极电压与第二连接节点Nc2的电压之间的电 压差可以基于在通过第一节点控制电路NCC1的第三TFT T3提供给第二连接 节点Nc2的第一栅极驱动电源GVdd1上，从而可以完全基于第二控制节点线 QBo的低电压电平关断第七TFT T7基于提供给第二连接节点Nc2的第一栅极 驱动电源GVdd1而截止。因此，可以防止第一控制节点线Q通过第三节点控 制电路NCC3的压降(或电流泄漏)，因为第七TFT T7完全关断，从而稳定 地维持第一控制节点线Q的电压。
第四节点控制电路NCC4可以响应于第三控制节点线QBe的电压对第一 控制节点线Q的电压进行放电。例如，第四节点控制电路NCC4可以根据第 三控制节点线QBe的高电压电平在第一控制节点线Q和第一栅极公共电源线 之间形成电流通路，以对第一控制节点线Q的电压进行放电到第一栅极公共 电源线。
根据本公开实施例的第四节点控制电路NCC4可以包括第八TFT T8和第 九TFTT9。
第八TFT T8可以响应于第三控制节点线QBe的电压将通过第一栅极公共 电源线供应的第一栅极公共电源GVss1供应给第二连接节点Nc2。例如，第 八TFT T8可以基于第三控制节点线QBe的高电压电平导通并且可以将第二连 接节点Nc2电连接到第一栅极公共电源线。
第九TFT T9可以响应于第三控制节点线QBe的电压将第二连接节点Nc2 电连接到第一控制节点线Q。例如，第九TFT T9可以基于第三控制节点线QBe 的高电压电平导通并且可以将第二连接节点Nc2电连接到第一控制节点线Q。
第九TFT T9可以基于第三控制节点线QBe的低电压电平关断，并且关断 的第九TFT T9的栅极电压与第二连接节点Nc2的电压之间的电压差可以基于 在通过第一节点控制电路NCC1的第三TFT T3提供给第二连接节点Nc2的第 一栅极驱动电源GVdd1上，从而可以完全基于第三控制节点线QBe的低电压 电平关断第九TFT T9基于提供给第二连接节点Nc2的第一栅极驱动电源 GVdd1而截止。因此，由于第九TFT T9完全关断，可以防止第一控制节点线Q通过第四节点控制电路NCC4的压降(或电流泄漏)，从而稳定地保持第一 控制节点线Q的电压。
第一反相器电路IC1可以响应于第一控制节点线Q的电压和第二栅极驱 动功率GVdd2而对第二控制节点线QBo的电压进行放电。例如，第一反相电 路IC1可以基于第一控制节点线Q的高电压电平在第二控制节点线QBo和第 一栅极公共电源线之间形成电流通路，以对第二控制节点线的电压进行放电。 QBo到第一门公共电源线。
根据本公开的实施例的第一反相器电路IC1可以包括第十至第十三TFT T10至T13和第一电容器C1。
第十TFT T10可以基于第二栅极驱动电源GVdd2导通或截止，并且可以 将导通时具有高电压电平的第二栅极驱动电源GVdd2输出到第一内部节点 Ni1。根据本公开实施例的第十TFT T10可以二极管连接在第二栅极驱动电源 GVdd2和第一内部节点Ni1之间。
第十一TFT T11可以基于第一控制节点线Q的电压导通或截止，并且当 导通时，可以将第一内部节点Ni1的电压放电到第二栅极公共电源线。
第十二TFT T12可以基于第一内部节点Ni1的电压导通或截止，并且当 导通时可以向第二控制节点线QBo提供第二栅极驱动电源GVdd2。
第十三TFT T13可以根据第一控制节点线Q的电压导通或截止，当导通 时，可以将第二控制节点线QBo的电压提供给第一栅极公共电源线。
第一电容器C1可以形成在第一内部节点Ni1与第十二TFT T12和第十三 TFT T13之间的节点(或第二控制节点线QBo)之间。例如，第一电容器C1 可以允许基于第二栅极驱动功率GVdd2的电压变化在第一内部节点Ni1中发 生自举。因此，当第二栅极驱动电源GVdd2的电压电平发生变化时，第一内 部节点Ni1的电压可能会因第二栅极驱动电源GVdd2的电压变化而发生变化， 这是由于第一电容器C1和电容器C1的耦合引起的自举。第二栅极驱动功率 GVdd2，从而进一步增强第十二TFT T12的输出特性。
第二逆变器电路IC2可以响应于第一控制节点线Q的电压和第三栅极驱 动功率GVdd3而对第三控制节点线QBe的电压进行放电。例如，第二反相电 路IC2可以基于第一控制节点线Q的高电压电平在第三控制节点线QBe和第 一栅极公共电源线之间形成电流通路，以对第三控制节点线的电压进行放电。QBe至第一栅极公共电源线。
根据本公开实施例的第二逆变器电路IC2可以包括第十四至第十七TFT T14至T17和第二电容器C2。
第十四TFT T14可以基于第三栅极驱动电源GVdd3导通或截止，并且可 以将导通时具有高电压电平的第三栅极驱动电源GVdd3输出到第二内部节点 Ni2。根据本公开实施例的第十四TFT T14可以二极管连接在第三栅极驱动电 源GVdd3和第二内部节点Ni2之间。
第十五TFT T15可以基于第一控制节点线Q的电压导通或截止，并且当 导通时，可以将第二内部节点Ni2的电压放电到第二栅极公共电源线。
第十六TFT T16可以基于第二内部节点Ni2的电压导通或截止，并且当 导通时可以向第三控制节点线QBe提供第三栅极驱动电源GVdd3。
第十七TFT T17可以根据第一控制节点线Q的电压导通或截止，当导通 时，可以将第三控制节点线QBe的电压提供给第一栅极公共电源线。
第二电容器C2可以形成在第二内部节点Ni2与第十六TFT T16和第十七 TFT T17之间的节点(或第三控制节点线QBe)之间。例如，基于第三栅极驱 动电源GVdd3的电压变化，第二电容器C2可以允许自举发生在第二内部节点 Ni2中。因此，当第三栅极驱动电源GVdd3的电压电平发生变化时，第二内 部节点Ni2的电压可能会因第二电容器C2和第二电容C2的耦合引起的自举 而进一步随着第三栅极驱动电源GVdd3的电压变化而变化。第三栅极驱动功 率GVdd3，从而进一步增强第十六TFT T16的输出特性。
第一感测控制电路SCC1可以被实现为响应于第i个进位信号CSi、外部 感测线选择信号Slss、外部感测控制信号Scs、外部感测复位信号Srst和第一 栅极驱动电源GVdd1。
根据本公开实施例的第一感测控制电路SCC1可以包括第五节点控制电 路NCC5和第六节点控制电路NCC6。
第五节点控制电路NCC5可以响应于第i个进位信号CSi、外部感测线选 择信号Slss、外部感测控制信号Scs、以及第一栅极驱动电源GVdd1。
根据本公开实施例的第五节点控制电路NCC5可以包括第三十三至第三 十七TFTT33至T37和第三电容器C3。
第三十三TFT T33可以响应于与起始信号Vst一起提供的外部感测线选择 信号Slss将第i进位信号CSi输出到第三连接节点Nc3。例如，第三十三TFT T33可以基于具有高电压电平的外部感测线选择信号Slss导通并且可以将第i 进位信号CSi输出到第三连接节点Nc3。
第三十四TFT T34可以响应于外部感测线选择信号Slss将第三连接节点 Nc3电连接到第四控制节点线Qm。例如，第三十四TFT T34可以基于具有高 电压电平的外部感测线选择信号Slss导通并且可以提供通过第三十三TFT T33和第三连接节点Nc3提供的第i进位信号CSi，到第四控制节点线Qm。 第三连接节点Nc3可以是第三十三TFT T33和第三十四TFTT34之间的连接 线。
第三十五TFT T35可以响应于第四控制节点线Qm的电压向第三连接节 点Nc3提供第一栅极驱动电源GVdd1。例如，第三十五TFT T35可以基于具 有高电压电平的第四控制节点线Qm的电压而导通并且可以向第三连接节点 Nc3提供第一栅极驱动电源GVdd1，从而防止电压泄漏。第四控制节点线Qm。 例如，第三十五薄膜晶体管T35可以增加第三十四薄膜晶体管T34的栅极电 压和第三连接节点Nc3的电压之间的电压差，从而可以完全关断第三十四薄 膜晶体管T34，其具有基于具有低电压电平的外部感测线选择信号Slss被关断， 从而通过关断的第三十四TFT T34防止第四控制节点线Qm的压降(或电流 泄漏)以稳定维持电压第四控制节点线Qm。
第三十六TFT T36可以响应于第四控制节点线Qm的电压向第三十七TFT T37输出第一栅极驱动功率GVdd1。例如，第三十六TFT T36可以基于具有 高电压电平的第四控制节点线Qm的电压而导通并且可以向第三十七TFT T37 提供第一栅极驱动电源GVdd1。
第三十七TFT T37可以响应于外部感测控制信号Scs将第三十六TFT T36 电连接到第一控制节点线Q。例如，第三十七TFT T37可以基于具有高电压电 平的外部感测控制信号Scs而导通，并且可以将通过第三十六TFT T36提供的 第一栅极驱动电源GVdd1提供给第一控制节点线Q将第一栅极驱动电源 GVdd1的电压电平充入第一控制节点线Q。
第三电容器C3可以形成在第四控制节点线Qm和第一栅极驱动电源线之 间并且可以存储第四控制节点线Qm和第一栅极驱动电源线之间的差电压。例 如，第三电容器C3的第一电极可以电连接到第四控制节点线Qm，第四控制 节点线Qm共同连接到第三十五TFT T35的栅电极和第三十六TFT T36的栅 电极，第三电容器C3的第二电极可以电连接到第一栅极驱动电源线。第三电 容器C3可以根据第三十三、第三十四和第三十五TFT T33至T35的导通，以 及当第三十三、第三十四和三十-第五TFT T33至T35截止，第三电容器C3 可以利用存储的电压将第四控制节点线Qm的电压保持在高电压电平。例如， 第三电容器C3可以在一个水平周期期间通过使用存储的电压将第四控制节点 线Qm的电压保持在高电压电平。
第六节点控制电路NCC6可以响应于外部感测复位信号Srst来释放第一控 制节点线Q的电压。作为一个实施例，第六节点控制电路NCC6可以响应于 具有高电压电平的外部感测复位信号Srst向第一控制节点线Q提供第一栅极 公共电源GVss1，从而复位或初始化第一控制节点线Q的电压。
根据本公开实施例的第六节点控制电路NCC6可以包括第三十八TFT T38 和第三十九TFT T39。
第三十八TFT T38可以响应于外部感测复位信号Srst将通过第一栅极公 共电源线供应的第一栅极公共电源GVss1供应到第二连接节点Nc2。例如， 第三十八TFT T38可以基于具有高电压电平的外部感测复位信号Srst导通并 且可以将第一栅极公共电源GVss1输出到第二连接节点Nc2。
第三十九TFT T39可以响应于外部感测复位信号Srst而将第二连接节点 Nc2电连接到第一控制节点线Q。例如，第三十九TFT T39可以基于具有高电 压电平的外部感测复位信号Srst而导通并且可以提供通过第三十八TFT T38 和第二连接节点Nc2提供的第一栅极公共电源GVss1,到第一个控制节点线 Q。
第三十八TFT T38和第三十九TFT T39之间的第二连接节点Nc2可以电 连接到第一连接节点Nc1。因此，可以通过第一节点控制电路NCC1的第三 TFT T3向第二连接节点Nc2提供第一栅极驱动电源GVdd1。因此，第一节点 控制电路NCC1的第三薄膜晶体管T3可以增加第六节点控制电路NCC6的第 三十九薄膜晶体管T39的栅极电压与第二连接节点Nc2的电压之间的电压差， 以完全关断该电路。第三十九TFT T39已经基于具有低电压电平的外部感测 复位信号Srst而被关断，因此可以通过关断来防止第一控制节点线Q的压降 (或电流泄漏)第三十九TFT T39，从而稳定地保持第一控制节点线Q的电压。
图11是图示图9中所示的去噪电路、输出缓冲电路、和第二感测各自独 立的电路图。
参照图9和图11，根据本公开的实施例的节点复位电路NRC可以保持第 二控制节点线QBo和第三控制节点线QBe中的每一个的电压电平，而第一控 制节点线Q的电压具有高电压电平。
根据本公开实施例的节点复位电路NRC可以包括第十八至第二十三TFT T18至T23。
第十八TFT T18可以响应于起始信号Vst和正向驱动信号FWS将第四连 接节点Nc4电连接到正向驱动信号线。作为实施例，第十八TFT T18可以基 于具有高电压电平的启动信号Vst导通并且可以向第四连接节点Nc4提供正向 驱动信号FWS。
第十九TFT T19可以响应于第四连接节点Nc4的电压将第二控制节点线 QBo电连接到第一栅极公共电源线。作为一个实施例，第十九薄膜晶体管T19 可以基于第四连接节点Nc4的电压导通，并且可以在第二控制节点线QBo和 第一栅极公共电源线之间形成电流路径以释放第二控制节点的电压。节点线 QBo连接到第一栅极公共电源线，从而将第二控制节点线QBo的电压重置为 第一栅极公共电源GVss1的电压电平。
响应于第二控制节点线QBo的电压，第二十TFT T20可以将第四连接节 点Nc4电连接到第一栅极公共电源线。作为一个实施例，第二十薄膜晶体管 T20可以基于第二控制节点线QBo的高电压电平而导通，并且可以在第四连 接节点Nc4和第一栅极公共电源线之间形成电流通路以释放控制节点线QBo 的电压。第四连接节点Nc4连接到第一栅极公共电源线，从而将第四连接节 点Nc4的电压重置为第一栅极公共电源GVss1的电压电平。相应地，当第二 控制节点线QBo的电压为高电平时，第二十薄膜晶体管T20可以将第四连接 节点Nc4的电压重置为第一栅极公共电源GVss1的电压电平，以关闭第十九 薄膜晶体管T19，从而可以防止第二控制节点线QBo的电压通过第十九TFT T19放电到第一栅极公共电源线。
第二十一TFT T21可以响应于复位信号Vrst和反向驱动信号BWS而将第 四连接节点Nc4电连接到反向驱动信号线。作为实施例，第二十一TFT T21 可以基于具有高电压电平的复位信号Vrst被导通并且可以向第四连接节点Nc4提供具有高电压电平的反向驱动信号BWS。
第二十二TFT T22可以响应于第四连接节点Nc4的电压将第三控制节点 线QBe电连接到第一栅极公共电源线。作为一个实施例，第二十二TFT T22 可以基于第四连接节点Nc4的电压导通，并且可以在第三控制节点线QBe和 第一栅极公共电源线之间形成电流通路，以释放连接节点Nc4的电压。第三 控制节点线QBe连接到第一栅极公共电源线，从而将第三控制节点线QBe的 电压重置为第一栅极公共电源GVss1的电压电平。
第二十三TFT T23可以响应于第三控制节点线QBe的电压将第四连接节 点Nc4电连接到第一栅极公共电源线。作为一个实施例，第二十三薄膜晶体 管T23可以基于第三控制节点线QBe的高电压电平导通，并且可以在第四连 接节点Nc4和第一栅极公共电源线之间形成电流通路以释放电压。将第四连 接节点Nc4的电压连接到第一栅极公共电源线，从而将第四连接节点Nc4的 电压重置为第一栅极公共电源GVss1的电压电平。相应地，当第三控制节点 线QBe的电压为高电平时，第二十三薄膜晶体管T23可以将第四连接节点Nc4 的电压重置为第一栅极公共电源GVss1的电压电平，以关闭二十-第二TFT T22，从而可以防止第三控制节点线QBe的电压通过第二十二TFT T22放电到 第一栅极公共电源线。
第十九TFT T19和第二十二TFT T22可以基于第四连接节点Nc4的电压 同时导通或截止。
作为一个实施例，在栅极驱动电路150的正向扫描驱动中，第十九薄膜晶 体管T19和第二十二薄膜晶体管T22可以基于提供给第四连接节点Nc4的正 向驱动信号FWS的高电平同时导通。通过第十八TFT T18基于具有高电压电 平的启动信号Vst导通，并且可以基于提供给第四连接节点Nc4的第一栅极公 共电源GVss1同时截止，通过第二十TFT T20基于高电平导通第二控制节点 线QBo的电压电平可以同时关断，也可以根据通过第二十三TFTT23提供给 第四连接节点Nc4的第一栅极公共电源GVss1同时关断，根据第三控制节点 的高电压电平导通线QBe。
作为另一实施例，在栅极驱动电路150的反向扫描驱动中，第十九薄膜晶 体管T19和第二十二薄膜晶体管T22可以基于提供给第四连接节点Nc4的反 向驱动信号BWS的高电平同时导通。通过第二十一TFT T21基于具有高电压 电平的复位信号Vrst导通并且可以基于通过第二十三TFT T23导通提供给第 四连接节点Nc4的第一栅极公共电源GVss1而同时截止基于第三控制节点线 QBe的高电压电平，或者可以基于通过第二十TFT T20提供给第四连接节点 Nc4的第一栅极公共电源GVss1同时关断，基于第二控制节点线QBo控制节 点线的高电压电平导通。
输出缓冲电路OBC可以接收进位时钟cCLK、奇数扫描时钟sCLKo、偶 数扫描时钟sCLKe、第一栅极公共电源GVss1、第二栅极公共电源GVss2和 第三栅极公共电源GVss3和可以响应于每个的电压，基于进位时钟cCLK、扫 描时钟sCLK和第三栅极公共电源GVss3输出第i个扫描信号SSi、第i+1个 扫描信号SSi+1和第i个进位信号CSi。第一至第三控制节点线Q、QBo和QBe。 例如，当第一控制节点线Q的电压为高电平时，输出缓冲电路OBC可以输出 对应进位时钟cCLK的第i个进位信号CSi，对应奇数扫描的第i个扫描信号 SSi。时钟sCLKo，以及对应偶数扫描时钟sCLKe的第i+1个扫描信号SSi+1。
根据本公开的实施例的输出缓冲电路OBC可以包括第一至第三输出缓冲 电路OBC1至OBC3。
第一输出缓冲电路OBC1可以基于第一至第三控制节点线中的每一个的 电压输出具有奇数扫描时钟sCLKo的电压电平或第三栅极公共电源GVss3的 电压电平的第i扫描信号SSi Q、QBo和QBe。
根据本公开实施例的第一输出缓冲电路OBC1可以包括第二十四至第二 十六TFTT24至T26和耦合电容器Cc。
第二十四TFT T24(或第一上拉TFT)可以基于第一控制节点线Q的电 压通过第一输出节点No1将奇数扫描时钟sCLKo传输到第i栅极线GLi。例 如，第二十四TFT T24可以包括连接到第一控制节点线Q的栅电极、连接到 第一输出节点No1的第一源/漏电极和连接到奇数扫描时钟的第二源/漏电极 线。
第二十五TFT T25(或奇数第一下拉TFT)可以基于第二控制节点线QBo 的电压通过第一输出节点No1将第三栅极公共电源GVss3传输到第i栅极线 GLi。例如，第二十五TFTT25可以包括连接到第二控制节点线QBo的栅电 极、连接到第一输出节点No1的第一源/漏电极和连接到第三栅极公共电源线 的第二源/漏电极。
第二十六TFT T26(或者甚至第一下拉TFT)可以基于第三控制节点线 QBe的电压通过第一输出节点No1将第三栅极公共电源GVss3传输到第i栅 极线GLi。例如，第二十六TFT T26可以包括连接到第三控制节点线QBe的 栅电极、连接到第一输出节点No1的第一源/漏电极和连接到第三栅极公共电 源线的第二源/漏电极。
耦合电容器Cc可以形成在第一控制节点线Q和第一输出节点No1之间。 例如，耦合电容Cc可以是第二十四薄膜晶体管T24的栅极与第一输出节点 No1之间的寄生电容。基于奇数扫描时钟sCLKo的相移(或变化)，耦合电 容器Cc可以允许自举发生在第一控制节点线Q中。因此，当奇数扫描时钟 sCLKo从低电压电平转变为高电压电平时，第一控制节点线Q的电压可以通 过奇数扫描时钟的高电压电平被提升到更高的电压。时钟sCLKo基于由耦合电容器Cc和具有高电压电平的奇数扫描时钟sCLKo之间的耦合引起的自举。 例如，当具有高电压电平的奇数扫描时钟sCLKo被提供给第二十四TFT T24 的第二源/漏电极时，第一控制节点线Q的电压预充电有电压电平第一节点控 制电路NCC1的正向驱动信号FWS可以被提升到更高的电压，因此，第二十 四TFT T24可以完全导通，并且可以提供具有高电压电平的奇数扫描时钟 sCLKo作为第i扫描信号SSi，第i栅极线GLi通过第一输出节点No1和导通 的第二十四TFT T24而没有电压损失。
第二输出缓冲电路OBC2可以基于第一至第三栅极公共电源GVss3中的 每一个的电压输出具有偶数扫描时钟sCLKe的电压电平或第三栅极公共电源 GVss3的电压电平的第i+1扫描信号SSi+1。第三控制节点线Q、QBo和QBe。
根据本公开实施例的第二输出缓冲电路OBC2可以包括第二十七至第二 十九TFTT27至T29。
第二十七TFT T27(或第二上拉TFT)可以基于第一控制节点线的电压通 过第二输出节点No2将偶数扫描时钟sCLKe传输到第i+1栅极线GLi+1 Q， 例如，第二十七TFT T27可以包括连接到第一控制节点线Q的栅电极、连接 到第二输出节点No2的第一源/漏电极和连接到偶数的第二源/漏电极。-编号 的扫描时钟线。第二十七TFT T27可以基于第一控制节点线Q的自举电压导 通，因此可以传输通过偶数扫描时钟线提供的具有高电压电平的偶数扫描时钟 sCLKe，作为第i+1扫描信号SSi+1通过第二输出节点No2到达第i+1栅极 线GLi+1而没有电压损失。
第二十八TFT T28(或奇数第二下拉TFT)可以基于第二控制节点线的电 压通过第二输出节点No2将第三栅极公共电源GVss3传输到第i+1栅极线 GLi+1 QBo。例如，第二十八薄膜晶体管T28可以包括连接到第二控制节点线 QBo的栅电极、连接到第二输出节点No2的第一源/漏电极和连接到第三栅极 公共电源线的第二源/漏电极。
第二十九TFT T29(或偶数第二下拉TFT)可以基于第三控制节点线的电 压通过第二输出节点No2将第三栅极公共电源GVss3传输到第i+1栅极线 GLi+1 QBe。例如，第二十九薄膜晶体管T29可以包括与第三控制节点线QBe 连接的栅极、与第二输出节点No2连接的第一源/漏电极和与第三栅极公共电 源线连接的第二源/漏电极。
第三输出缓冲电路OBC3可以基于第一至第三控制节点线Q、QBo中的 每一个的电压输出具有进位时钟cCLK的电压电平或第一栅极公共电源GVss1 的电压电平的第i进位信号CSi和QBe。
根据本公开的实施例的第三输出缓冲电路OBC3可以包括第三十至第三 十二个TFT T30至T32。
第三十TFT T30(或第三上拉TFT)可以基于第一控制节点线Q的电压 通过第三输出节点No3输出作为第i进位信号CSi的进位时钟cCLK。例如， 第三十TFT T30可以包括连接到第一控制节点线Q的栅电极、连接到第三输 出节点No3的第一源/漏电极和连接到进位时钟线的第二源/漏电极。第三十 TFT T30可以基于第一控制节点线Q的自举电压导通，并且可以输出具有高电 压电平的进位时钟cCLK作为第i进位信号CSi，其具有高电压电平，通过进 位时钟线，通过第三个输出节点No3没有电压损失。
第三十一TFT T31(或奇数第三下拉TFT)可以基于第二控制节点线QBo 的电压通过第三输出节点No3输出第一栅极公共电源GVss1作为第i进位信 号CSi。例如，第三十一薄膜晶体管T31可以包括连接到第二控制节点线QBo 的栅电极、连接到第三输出节点No3的第一源/漏电极和连接到第一栅极公共 电源线的第二源/漏电极。
第三十二TFT T32(或什至第三下拉TFT)可以基于第三控制节点线QBe 的电压通过第三输出节点No3输出第一栅极公共电源GVss1作为第i个进位 信号CSi。例如，第三十二TFT T32可以包括连接到第三控制节点线QBe的 栅电极、连接到第三输出节点No3的第一源/漏电极和连接到第一栅极公共电 源线的第二源/漏电极。
或者，耦合电容器Cc可以形成在第一控制节点线Q和第三输出节点No3 之间。此外，耦合电容器Cc可以形成在第一控制节点线Q和第一输出节点 No1之间的区域、第一控制节点线Q和第二输出节点No2之间的区域以及之 间的区域中的至少一个中。第一控制节点线Q和第三输出节点No3。
第二感测控制电路SCC2可以被实现为响应于第四控制节点线Qm的电压 和外部感测控制信号Scs而对第二控制节点线QBo和第三控制节点线QBe中 的每一个的电压进行放电。
根据本公开实施例的第二感测控制电路SCC2可以包括第一节点放电电 路NDC1和第二节点放电电路NDC2。
第一节点放电电路NDC1可以响应于第四控制节点线Qm的电压和外部感 测控制信号Scs对第二控制节点线QBo的电压进行放电。作为一个实施例， 第一节点放电电路NDC1可以响应于具有高电压电平的第四控制节点线Qm的 电压和具有高电压电平，从而可以将第二控制节点线QBo的电压放电到第一 栅极公共电源线或者可以将第二控制节点线QBo的电压重置为第一栅极公共 电源GVss1。
根据本公开实施例的第一节点放电电路NDC1可以包括第四十TFT T40 和第四十一TFT T41。
第四十TFT T40可以响应于第四控制节点线Qm的电压将第一栅极公共 电源GVss1传输到第四十一TFT T41。作为一个实施例，第四十薄膜晶体管 T40可以基于第四控制节点线Qm的高电压电平导通，并且可以在第四十一薄 膜晶体管T41和第一栅极公共电源GVss1之间形成电流通路。
响应于外部感测控制信号Scs，第四十一TFT T41可以将第二控制节点线 QBo电连接到第四十TFT T40。作为一个实施例，第四十一薄膜晶体管T41 可以基于具有高电压电平的外部感测控制信号Scs导通并且可以在第二控制 节点线QBo和第四十薄膜晶体管T40之间形成电流路径。在基于第四控制节 点线Qm的高电压电平导通第四十TFT T40的状态下，可以基于具有高电压 电平的外部感测控制信号Scs导通第四十一TFT T41，因此如图所示，第二控 制节点线QBo的电压可以通过第四十一个TFT T41和第四十个TFT T40中的 每一个被放电到第一栅极公共电源线或者可以被重置为第一栅极公共电源 GVss1。
第二节点放电电路NDC2可以响应于第四控制节点线Qm的电压和外部感 测控制信号Scs对第三控制节点线QBe的电压进行放电。作为一个实施例， 第二节点放电电路NDC2可以响应于具有高电压电平的第四控制节点线Qm的 电压和具有高电压电平，从而可以将第三控制节点线QBe的电压放电到第一 栅极公共电源线或者可以将第三控制节点线QBe的电压重置为第一栅极公共 电源GVss1
根据本公开实施例的第二节点放电电路NDC2可以包括第四十二个TFT T42和第四十三个TFT T43。
第四十二TFT T42可以响应于第四控制节点线Qm的电压将第一栅极公 共电源GVss1传输到第四十三TFT T43。作为一个实施例，第四十二TFT T42 可以基于第四控制节点线Qm的高电压电平导通并且可以在第四十三TFT T43 和第一栅极公共电源GVss1之间形成电流路径。
响应于外部感测控制信号Scs，第四十三TFT T43可以将第三控制节点线 QBe电连接到第四十二TFT T42。作为一个实施例，第四十三薄膜晶体管T43 可以基于具有高电压电平的外部感测控制信号Scs导通并且可以在第三控制 节点线QBe和第四十二薄膜晶体管T42之间形成电流路径。在基于第四控制 节点线Qm的高电压电平导通第四十二TFT T42的状态下，可以基于具有高 电压电平的外部感测控制信号Scs导通第四十三TFT T43，因此，第三控制节 点线QBe的电压可以通过第四十三层薄膜晶体管T43和第四十二层薄膜晶体管T42分别放电至第一栅极公共电源线或复位至第一栅极公共电源GVss1。
或者，第二感测控制电路SCC2可以与第一感测控制电路SCC1一起省略。 即，第一感测控制电路SCC1和第二感测控制电路SCC2中的每一个可以是用 于基于像素的外部感测模式来感测设置在像素的子像素中的驱动TFT的特征 值的电路，并且当像素没有在外部感测模式下被驱动时，第一感测控制电路 SCC1和第二感测控制电路SCC2中的每一个都可能是不期望的元件，因此可 能被省略。
图1和2中所示的第一至第四十三TFT T1至T43。图10和11可以分散 地布置(或分开地布置、或分布地位于)显示区域AA的一条水平线上并且可以 通过第i分支网络BNi彼此连接，因此，可以配置多个分支电路1511到图151n。 8.例如，每一级电路部分1501至150m可包括第一至第n(其中n为43)分支电 路1511至151n，其中布置或提供第一至第四十三TFTT1至T43中的一个， 但实施例本公开的实施方式不限于此，并且多个分支电路1511至151n中的每 一个可以基于布置在一条水平线上的像素的数量用第一至第四十三TFT T1至 T43中的至少一个来实现。
另外，在图1和图2所示的级电路部分150i中。参照图9至图11，当第 一开关TFTTsw1和第二开关TFT Tsw2设置在图1所示的多个子像素SP1至 SP4中的每一个的像素电路PC中时，图4所示的扫描信号基于不同的第一和 第二扫描信号而导通，第i个扫描信号SSi可以用作通过奇数栅极线GLo的第 一条栅极线和第i+1个扫描信号SSi+1提供的第一扫描信号可以用作通过偶数 栅极线GLe的第一栅极线提供的第一扫描信号。因此，图1和图2中所示的 级电路部分150i的输出缓冲电路OBC不限于此。图9至图11还可以包括第 四输出缓冲电路和第五输出缓冲电路。
第四输出缓冲电路可以被实施为向奇数栅极线GLo的第二栅极线输出第 二扫描信号，第五输出缓冲电路可以被实施为向偶数栅极线GLe的第二栅极 线输出第二扫描信号。
根据本公开实施例的第四输出缓冲电路可以基于每个的电压输出具有第 二扫描奇数扫描时钟的电压电平或第三栅极公共电源GVss3的电压电平的第i 个第二扫描信号。第一至第三控制节点线Q、QBo和QBe。除了第四输出缓 冲电路基于第二扫描奇数扫描时钟输出第i个第二扫描信号之外，第四输出缓 冲电路可以包括三个TFT，与图1所示的第一输出缓冲电路OBC1的TFT基 本相同。如图。参照图11，因此省略其重复重复的描述。
根据本公开实施例的第五输出缓冲电路可以基于电压输出具有第二扫描 偶数扫描时钟的电压电平或第三栅极公共电源GVss3的电压电平的第i+1第二 扫描信号。第一至第三控制节点线Q、QBo和QBe中的每一个。除了第五输 出缓冲电路基于第二扫描偶数扫描时钟输出第i+1个第二扫描信号外，第五输 出缓冲电路可以包括与第二输出缓冲电路OBC2基本相同的三个TFT如图所 示。参照图11，因此省略其重复描述。
在图1和图2所示的第i级电路部分150i中。参照图9至图11，奇数扫 描时钟sCLKo可以被称为第一扫描奇数扫描时钟，偶数扫描时钟sCLKe可以 被称为第一扫描偶数扫描时钟。例如，第一扫描扫描时钟和第二扫描扫描时钟 可以具有相同的相位或不同的相位。此外，第一扫描扫描时钟和第二扫描扫描 时钟可以具有相同的时钟宽度或不同的时钟宽度。
在图1和图2所示的第i级电路部分150i中。参照图9至图11，第三控 制节点线QBe、控制第三控制节点线QBe的电压的第四节点控制电路NCC4、 第二节点放电电路NDC2和第二输出缓冲电路OBC2中的每一个都可以省略， 这取决于栅极驱动电路150的驱动方式(或方法)。
图12是沿图5中所示的直线I-I’的截面图。图13是图12中所示的区域“C” 的放大视图。图14是沿图5中所示的直线II-II’的截面图。图15是图14中所 示的区域“D”的放大视图。
参照图5和图12至图15，根据本公开实施例的发光显示装置可以包括第 一基板100、第二基板200、结合构件300和布线部分400。
根据本公开实施例的第一基板100可以包括电路层101、平坦化层102、 发光器件层EDL、堤岸103和第一焊盘部110。
电路层101可以设置在第一基板100上方。电路层101可以称为像素阵列 层或TFT阵列层。
根据本公开实施例的电路层101可以包括缓冲层101a和电路阵列层101b。
缓冲层101a可以防止包括在第一基板100中的诸如氢的材料在制造TFT 的工艺的高温工艺中扩散到电路阵列层101b。此外，缓冲层101a可以防止外 部水或湿气渗入发光器件层EDL。根据本公开的实施例的缓冲层101a可以包 括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)或其多层，但是本公开的实 施例不限于此。例如，缓冲层101a可以包括包括SiNx并且设置在第一基板 100上的第一缓冲层BL1和包括SiOx并且设置在第一缓冲层BL1上的第二缓 冲层BL2。
电路阵列层101b可以包括像素电路PC，该像素电路PC包括设置在缓冲 层101a上方的多个像素区域PA中的每一个中的驱动TFT Tdr。
设置在每个像素区PA的电路区中的驱动TFT Tdr可以包括有源层ACT、 栅绝缘层GI、栅电极GE、层间绝缘层101c、第一源/漏电极SD1、第二源/漏 电极SD2和钝化层101d。
有源层ACT可以设置在每个像素区域PA中的缓冲层101a上。有源层 ACT可以包括与栅电极GE重叠的沟道区，以及在相邻沟道区之间彼此平行的 第一源/漏区和第二源/漏区。有源层ACT在导电过程中可以具有导电性，因此 可以作为直接连接显示区AA中的线路或电连接不同层上的线路的跳线结构 的桥接线。
栅绝缘层GI可以设置在有源层ACT的沟道区上。栅绝缘层GI可以使有 源层ACT与栅电极GE绝缘。
栅电极GE可以设置在栅绝缘层GI上并连接到栅极线。栅电极GE可以 与有源层ACT的沟道区重叠，栅绝缘层GI位于其间。
层间绝缘层101c可以设置在第一基板100处以覆盖栅电极GE和有源层 ACT。层间绝缘层101c可以电绝缘(或隔离)栅电极GE和源/漏电极SD1和 SD2。
第一源/漏电极SD1可以设置在与有源层ACT的第一源/漏区重叠的层间 绝缘层101c上，并且可以通过第一源/漏区电连接到有源层ACT的第一源/漏 区。漏接触孔设置在层间绝缘层101c中。例如，第一源/漏电极SD1可以为驱 动TFT Tdr的源电极，有源层ACT的第一源/漏区可以为源区。
第二源/漏电极SD2可以设置在与有源层ACT的第二源/漏区重叠的层间 绝缘层101c上，并且可以通过第二源/漏区电连接到有源层ACT的第二源/漏 区。漏接触孔设置在层间绝缘层101c中。例如，第二源/漏电极SD2可以为驱 动TFT Tdr的漏电极，有源层ACT的第二源/漏区可以为漏区。
钝化层101d可以设置在第一基板100上方以覆盖包括驱动TFT Tdr的像 素电路PC。
根据本公开的实施例，当层间绝缘层101c没有设置在第一基板100的外 围部分时，设置在第一基板100的外围部分的钝化层101d可以直接接触缓冲 层101a。例如，钝化层101d可以被称为保护层、电路保护层、绝缘层、电路 绝缘层等。例如，钝化层101d可以由无机绝缘材料形成，但本公开的实施例 不限于此。
构成像素电路PC的第一和第二开关TFT Tsw1和Tsw2中的每一个都可 以形成有驱动TFT Tdr，因此省略了对它们的详细描述。
根据本公开实施例的电路层101还可以包括设置在第一基板100和缓冲层 101a之间的下金属层BML。
下金属层BML还可以包括设置在构成像素电路PC的TFT Tdr、Tsw1和 Tsw2中的每一个的有源层ACT之下(或之下)的阻光图案(或阻光层)LSP。
光阻挡图案LSP可以以岛状设置在第一基板100和有源层ACT之间。光 阻挡图案LSP可以阻挡通过第一基板100入射到有源层ACT上的光，从而防 止或最小化由外部光引起的每个TFT的阈值电压变化。可选地，遮光图案LSP 可以电连接到相应TFT的第一源/漏电极SD1，从而可以作为相应TFT的下栅 电极，在这种情况下，每个TFT的特性变化由可以最小化、减少或防止由偏 置电压引起的每个TFT的光和阈值电压变化。
下金属层BML可以用作彼此平行设置的栅极线GL、数据线DL、像素驱 动电源线PL、像素公共电压线CVL和参考电压线RL的线。例如，下金属层 BML可以用作平行于设置在第一基板处的像素驱动线DL、GL、PL、CVL、 RL和GCL的第二方向Y设置的线(或金属层)100。
平坦化层102可以设置在第一基板100上方并且可以在电路层101上方提 供平坦表面。平坦化层102可以覆盖电路层101，该电路层102包括设置在多 个像素区域PA的每一个处的驱动TFT Tdr。根据本公开实施例的平坦化层102 可以由有机绝缘材料形成，但本公开实施例不限于此。根据本公开的实施例的 平坦化层102可以形成为覆盖除了钝化层101d的设置在第一基板100处的外 围部分之外的剩余电路层101。例如，平坦化层102可以设置在钝化层101d 和发光器件层EDL或设置在发光器件层EDL之下。
发光器件层EDL可以设置在平坦化层102上方。根据本公开实施例的发 光器件层EDL可以包括像素电极PE、自发光器件ED和公共电极CE。
像素电极PE可以被称为自发光器件ED的阳极电极、反射电极、下电极、 阳极或第一电极。
像素电极PE可以设置在平坦化层102之上，与第一基板100中的多个子 像素SP中的每一个的发射区域EA重叠。像素电极PE可以被图案化为岛状并 且设置在每个子像素SP中，并且可以电耦合到相应像素电路PC的驱动TFT Tdr的第一源/漏电极SD1。例如，像素电极PE的一侧可以延伸到驱动TFT Tdr 的第一源/漏电极SD1上，并且可以通过提供的电极接触孔ECH电耦合到驱动TFT Tdr的第一源/漏电极SD1。在平坦化层102中。
像素电极PE可以包括功函数低且反射效率好的金属材料。
根据本公开实施例的像素电极PE可以具有包括第一像素电极层(或第一 金属层)PEL1和第二像素电极层(或第二金属层)PEL2的双层结构。第一像 素电极层PEL1和第二像素电极层PEL2可以依次沉积在平坦化层102上方， 然后同时进行图案化，但是本公开的实施例不限于此。
第一像素电极层PEL1可以设置在平坦化层102上方。第二像素电极层 PEL2可以设置(或堆叠)在第一像素电极层PEL1上。例如，第一像素电极 层PEL1可以作为对应于平坦化层102的粘合层，并且可以作为自发光器件 ED的次级电极，此外，可以包括氧化铟锡(ITO)或铟锌氧化物(IZO)，但本 公开的实施例不限于此。例如，第二像素电极层PEL2可以作为反射器并且可 以执行降低像素电极PE的电阻的功能，此外，可以包括铝(Al)、银(Ag)、 钼(Mo)、钛(Ti)和Mo-Ti合金(MoTi)中的一种材料，但本公开的实施例不限 于此。例如，根据本公开实施例的像素电极PE可以形成为ITO/MoTi或 IZO/MoTi的两层结构。
根据本发明另一实施例的像素电极PE可以具有三层结构，包括第一像素 电极层PEL1、第一像素电极层PEL1上的第二像素电极层PEL2和第三像素电 极层(或第三金属层)PEL3位于第二像素电极层PEL2上。第三像素电极层PEL3 可以充当自发光器件ED的电极并且可以包括ITO或IZO。例如，根据本公开 另一实施例的像素电极PE可以形成为IZO/MoTi/ITO或ITO/MoTi/ITO的三层 结构。
根据本发明另一实施例的像素电极PE可以具有四层结构，包括第一像素 电极层PEL1、在第一像素电极层PEL1上的第二像素电极层PEL2、第三像素 电极层(或第三像素电极层)。金属层)PEL3在第二像素电极层PEL2上，第 四像素电极层(或第四金属层)在第三像素电极层PEL3上。
在四层结构的像素电极PE中，第一像素电极层可以作为与平坦化层102 对应的粘合层，可以作为自发光器件ED的副电极，此外，可以包括一个或更 多ITO、Mo和MoTi材料。第二像素电极层可以起到降低像素电极PE的电 阻的作用并且可以包括Cu。第三像素电极层可以作为反射器并且可以包括Al、 Ag、Mo、Ti和MoTi中的一种或多种材料。第四像素电极层可以作为自发光 器件ED的电极并且可以包括ITO或IZO。例如，根据本公开另一实施例的像素电极PE可以形成为ITO/Cu/MoTi/ITO的四层结构。
根据本发明另一实施例的像素电极PE可以具有五层结构，包括由ITO制 成的第一像素电极层、由MoTi制成的第二像素电极层、由ITO制成的第三像 素电极层、第四像素电极层。电极层为Ag，第五像素电极层为ITO。
自发光器件ED可以设置在第一基板100之上。自发光器件ED可以形成 在像素电极PE之上并且可以直接接触像素电极PE。像素电极PE可以设置在 自发光器件ED之下(或之下)。例如，像素电极PE可以设置在平坦化层102 和自发光器件ED之间。
根据本公开的实施例的自发光器件ED可以是公共层，其共同形成在多个 子像素SP的每一个中以便不被子像素SP单元区分。自发光器件ED可以对在 像素电极PE和公共电极CE之间流动的电流起反应以发射白光(或蓝光)。 根据本公开实施例的自发光器件ED可以包括有机发光器件，或者可以包括有 机发光器件和量子点发光器件的堆叠或组合结构。例如，根据本公开另一实施 方式的自发光器件ED可以包括有机发光层，或者可以包括有机发光层和量子 点发光层的堆叠或组合结构。
根据本公开的实施例的有机发光器件可以包括两个或更多个用于发射白 光(或蓝光)的有机发光部件。例如，有机发光装置可以包括用于基于第一光 和第二光的组合发射白光的第一有机发光部分和第二有机发光部分。例如，第 一有机发光部分可以包括蓝色发光层、绿色发光层、红色发光层、黄色发光层 和黄绿色发光层中的至少一个或多个。第二有机发光部分可以包括蓝色发光 层、绿色发光层、红色发光层、黄色发光层和用于发射第二光的黄绿色发光层 中的至少一种或多种。其与来自第一有机发光部分的第一光结合以产生白光。
根据本公开实施方式的有机发光器件还可以包括至少一个或多个用于提 高发光效率和/或寿命的功能层。例如，功能层可以设置在发光层的上方和/或 下方。
公共电极CE可以设置在第一基板100的显示区域AA上方并且可以电耦 合到多个像素P中的每一个的自发光器件ED。例如，公共电极CE可以设置 在剩余的除了第一基板100的第一焊盘部110之外，第一基板100的显示区域 AA。
公共电极CE可以被称为自发光器件ED的阴极电极、透明电极、上电极、 阴极或第二电极。公共电极CE可以形成在自发射器件ED之上并且可以直接 接触自发射器件ED或者可以电且直接地接触自发射器件ED。公共电极CE 可以包括透射从自发光器件ED发射的光的透明导电材料。
根据本公开实施例的公共电极CE可以形成为单层结构或多层结构，其包 括石墨烯和功函数较高的透明导电材料中的至少一种材料。例如，公共电极 CE可以包括诸如ITO或IZO的金属氧化物，或者可以包括诸如ZnO:Al或 SnO2:Sb的氧化物和金属的组合。
此外，发光器件层EDL还可以包括设置在公共电极CE上方的覆盖层。 覆盖层可以设置在公共电极CE之上并且可以通过调整从发光器件层EDL发 射的光的折射率来提高光的发射效率。
堤103可以设置在平坦化层102上方以限定(例如，横向围绕)第一衬底 100上方的像素区域PA。堤103可以设置在平坦化层102上方以覆盖像素电 极PE的外围部分.堤岸103可以限定(例如，横向围绕)多个子像素SP中的 每一个的发射区域EA(或开口部分)并且可以将设置在相邻子像素SP中的 像素电极PE电隔离。堤岸103可以形成为覆盖设置在多个像素区域PA的每 一个中的电极接触孔ECH。堤103可以被发光器件层EDL的自发光器件ED 覆盖。例如，自发光器件ED可以设置在堤岸103上方以及多个子像素SP中 的每一个的像素电极PE上方。
根据本公开的实施例的堤103可以是包括透明材料的透明堤或包括黑色 颜料的黑色堤(或不透明堤)。
第一焊盘部110可以设置在第一基板100的一个外围部分处并且可以以一 对一的关系电耦合到像素驱动线DL、GL、PL、CVL、RL和GCL。
根据本公开的实施例的第一焊盘部110可以包括多个第一焊盘111。多个 第一焊盘111可以被划分(或分类)为第一数据焊盘DP1、第一栅极焊盘GP1、 第一像素驱动电源焊盘PPP1、第一参考电压焊盘RVP1和第一像素公共电压 焊盘CVP1，如参考图1和图2所描述的。参照图3和图4，因此省略了它们 的重复描述。
多个第一焊盘111中的每一个可以通过穿过钝化层101d、层间绝缘层的 焊盘接触孔PCH电耦合到像素驱动线DL、GL、PL、CVL、RL和GCL的对 应线101c和缓冲层101a。根据本公开的实施例的多个第一焊盘111中的每一 个可以包括与像素电极PE相同的材料并且可以与像素电极PE一起形成。根 据本公开的另一实施例，多个第一焊盘111中的每一个可以包括与TFT的源/ 漏电极相同的材料并且可以与TFT的源/漏电极一起形成。
根据本公开实施例的发光显示装置或第一基板100还可以包括器件隔离 部104、坝部105和封装层106。
参照图12、14和15，根据本公开实施例的器件隔离部分104可以设置在 第一基板100的外围部分或最外像素的外围部分。例如，设置在第一基板100 的外围部分的最外像素可以包括器件隔离部分104，因此可以被实现为具有与 内像素不同的配置或结构。在以下描述中，器件隔离部分104可以被称为隔离 部分104。
隔离部分104可以被实施为隔离(或断开)自发光器件ED。隔离部分104 可以被实施为防止水或湿气在第一基板100的横向方向上渗透，以防止自发光 器件ED因水或湿气的横向渗透而劣化。隔离部分104可以在靠近坝部分105 的位置至少隔离(或断开)发光器件层EDL的自发光器件ED一次，因此可 以防止水或湿气的横向渗透。例如，隔离部分104可以是自发光器件ED的隔 离区、隔离线、断开区或断开线。
隔离部分104可以实施在第一基板100中的层间绝缘层101c之上以围绕 显示区域AA。例如，隔离部分104可以在层间绝缘层101c上以闭环线形状 实施以一维地围绕显示区域AA。
根据本公开实施例的隔离部分104可以包括设置在最外面像素中的层间 绝缘层101c上方的多个器件隔离图案104a至104d。例如，隔离部分104可 以包括彼此平行实施以具有闭环线形状的第一至第三器件隔离图案104a、104b 和104c。在以下描述中，器件隔离图案可以被称为隔离图案。
根据本公开的实施例的第一至第三隔离图案104a、104b和104c中的每一 个可以包括第一沟槽结构TS1、金属图案层MPL和第二沟槽结构TS2。
第一沟槽结构TS1可以由钝化层101d来实现。第一沟槽结构TS1可以通 过对设置在最外侧像素处的钝化层101d执行的构图工艺形成。例如，第一沟 槽结构TS1可以通过使用蚀刻工艺在钝化层101d上执行的构图工艺形成。例 如，第一沟槽结构TS1可以被称为第一隔离结构、第一锥形结构等。
根据本公开的实施例的第一沟槽结构TS1的侧表面(或侧表面)可以以 倾斜结构或正锥形结构来实现。例如，沿宽度方向截取的第一沟槽结构TS1 的截面表面可以具有梯形形状的截面结构，其中上边比下边窄。
金属图案层MPL可以设置在第一沟槽结构TS1上方。金属图案层MPL 可以具有与像素电极PE相同的至少两层结构。例如，金属图案层MPL可以 包括与像素电极PE的第一像素电极层PEL1一起形成并直接接触第一沟槽结 构TS1的顶面的第一金属层，以及第二金属层，该第一金属层与像素电极PE 的第一像素电极层PEL1一起形成并直接接触第一沟槽结构TS1的顶面。与像 素电极PE的第二像素电极层PEL2一起形成并设置(或堆叠)在第一金属层上 方。例如，在金属图案层MPL中，第一金属层可以是ITO材料，第二金属层 可以是钼钛合金(MoTi)，但是本公开的实施例不限于此。
金属图案层MPL可以具有比第一沟槽结构TS1的顶表面宽的宽度。金属 图案层MPL的侧表面可以以倾斜结构或正锥形结构来实现。例如，沿宽度方 向截取的金属图案层MPL的横截面可以具有与第一沟槽结构TS1具有相同梯 形形状的横截面结构。关于宽度方向，金属图案层MPL的一侧外围部分和另 一侧外围部分中的每一个可以突出到第一沟槽结构TS1的侧表面的外侧。
第一沟槽结构TS1的侧表面可以具有相对于金属图案层MPL的底切结 构。例如，第一沟槽结构TS1和金属图案层MPL之间的边界部分或第一沟槽 结构TS1的上侧表面(或上侧表面)可以具有相对于金属图案层MPL的底切 结构。因此，金属图案层MPL可以具有相对于第一沟槽结构TS1的屋檐结构。 应当理解，“檐结构”包括悬垂部分的含义。例如，如图所示。参照图15， 金属图案层MPL沿Y轴方向的左右端伸出(例如，延伸超过)第一沟槽结构TS1 的上表面和侧壁。
第二沟槽结构TS2可以设置在金属图案层MPL上方。例如，第二沟槽结 构TS2可以被称为第二隔离结构、第二锥形结构等。
第二沟槽结构TS2可以包括有机绝缘材料。根据本公开的实施例的第二 沟槽结构TS2可以包括与堤岸103相同的材料，但是本公开的实施例不限于 此。
第二沟槽结构TS2的下表面可以具有与金属图案层MPL的顶表面相同的 宽度。在第二沟槽结构TS2中，上表面可以具有与下表面相同的宽度或者可 以具有更窄的宽度。例如，第二沟槽结构TS2的侧表面可以以倾斜结构或正 锥形结构来实现。
如上所述，包括第一至第三隔离图案104a、104b和104c的隔离部分104 可以隔离(或断开)自发射器件ED，或者可以隔离(或断开)自发射器件ED 和公共电极CE。例如，形成(或沉积)在隔离部分104上方的自发光器件ED 可以在通过第一至第三隔离中的每一个的底切结构(或檐结构)执行沉积工艺 时被自动隔离(或断开)。图案104a、104b和104c，无需单独的隔离工艺。因 此，自发光器件ED可以包括由隔离部分104隔离的隔离区。
根据本公开的实施例，由有机发光器件制成的自发光器件ED的沉积材料 可以具有线性，因此，可以不沉积在被所述有机发光器件覆盖的第一沟槽结构 TS1的侧表面处。金属图案层MPL基于第一至第三隔离图案104a、104b和 104c中的每一个的底切结构(或檐结构)。因此，在隔离部分104上方形成(或 沉积)的自发光器件ED可以在第一沟槽结构TS1和第一至第三隔离图案104a、 104b、104b、104b、104b、104b、和104c。因此，在执行沉积工艺时，自发 射器件ED可以被隔离部分104的第一至第三隔离图案104a、104b和104c自 动隔离(或断开)，因此，隔离(或断开)的单独图案化工艺(或断开)自发 光器件ED可以省略。因此，设置在第一衬底100上方的自发光器件ED可 以在第一衬底100的外围部分被隔离(或断开连接)，因此，第一衬底100的 横向水渗透路径可以被第一衬底阻挡。至隔离部分104的第三隔离图案104a、 104b和104c。
可选地，在执行基于沉积的沉积工艺时，设置在自发射器件ED上方的公 共电极CE可以被隔离部分104的第一至第三隔离图案104a、104b和104c自 动隔离(或断开)，或者在执行基于沉积的沉积工艺时，可以形成围绕所有隔 离的岛状自发射器件EDi和隔离部分104的第一至第三隔离图案104a、104b 和104c。
参照图12、14和15，根据本公开实施例的坝部105可以设置在第一基板 100的外围部分或最外侧像素的外围部分。例如，设置在第一基板100的外围 部分的最外像素还可以包括坝部105，因此可以被实现为具有与内像素不同的 配置或结构。
坝部105可以设置在第一基板100的外围部分或最外侧像素的外围部分的 电路层101之上以具有闭环线形状。例如，坝部105可以设置在电路层101 的钝化层101d上方以具有围绕显示区域AA的闭环线形状。坝部105可以防 止设置在第一基板100上方以覆盖显示区AA的包封层106扩散或溢出。
坝部105可以设置在多个隔离图案104a、104b和104c中的两个相邻隔离 图案之间。例如，坝部105可以被实施为闭环线形状以围绕第一隔离图案104a 并且可以被实施为被第二和第三隔离图案104b和104c围绕。例如，坝部105 可以设置在隔离部104的第一隔离图案104a和第二隔离图案104b之间。
根据本公开实施例的坝部105可以包括与平坦化层102一起的相同材料。 坝部105可以具有与平坦化层102相同的高度(或厚度)，或者可以具有如下 高度：高于平坦化层102。例如，坝部105的高度(或厚度)可以是平坦化层 102的高度(或厚度)的两倍。
根据本公开另一实施例的坝部105可以包括与平坦化层102一起由相同材 料形成的第一坝图案(或下坝)105a和第二坝图案(或上坝)105b堆叠在第 一坝图案105a上并且包括与堤103相同的材料。第一坝图案105a可以具有与 平坦化层102相同的高度(或厚度)，或者可以具有高于平坦化层102的高度。 平坦化层102。例如，第一坝图案105a的高度(或厚度)可以是平坦化层102 的高度(或厚度)的两倍。
参考图。参照图12至图15，根据本公开的实施例的包封层106可以设置 在第一基板100的除了包括第一焊盘部分110的最外围部分之外的其余部分上 并且可以被实施为覆盖光发射器件层EDL。例如，封装层106可以被实施为 围绕发光器件层EDL的所有前表面和侧表面，因此可以防止氧气或水(或湿 气)渗透到发光器件层EDL中，从而通过氧气或水(或湿气)提高发光器件 层EDL的可靠性。
根据本公开的实施例的封装层106可以包括第一至第三封装层106a至 106c。
可以实施第一包封层106a以防止氧气或水渗透到发光器件层EDL中。第 一包封层106a可以设置在公共电极CE之上并且可以围绕发光器件层EDL。 因此，发光器件层EDL的所有前表面和侧表面都可以被第一包封层106a围绕。 根据本公开实施例的第一包封层106a可以包括无机绝缘材料。
当自发射器件ED和公共电极CE被隔离部104隔离时，第一封装层106a 可以围绕自发射器件ED和公共电极CE的隔离表面(或断开表面)被隔离部 104隔离。隔离部104。例如，第一封装层106a可以填充(或掩埋)到自发光 器件ED和公共电极CE的隔离空间中，该隔离空间由隔离部104的隔离结构 (或底切结构)形成。部分104密封或完全包围隔离部分104，因此，可以完 全包围或覆盖隔离的自发光器件ED和公共电极CE中的每一个，从而从根本上(或完全)防止水(或湿气)的横向渗透.
第二封装层106b可以实施在第一封装层106a上以具有比第一封装层106a 相对厚的厚度。第二封装层106b可以具有用于完全覆盖在第一封装层106a上 或可以在第一封装层106a上的颗粒(或不期望的材料或不期望的结构元素)的 厚度。由于相对较厚的厚度，第二封装层106b可以扩展到第一基板100的外 围部分，但是第二封装层106b的扩展可以被坝部105阻挡。第二封装层106b 可以被称为作为颗粒覆盖层。根据本公开实施例的第二封装层106b可以包括 有机绝缘材料或液态有机绝缘材料。
可以实施第三封装层106c以主要防止氧气或水渗透到发光器件层EDL 中。第三包封层106c可以被实施为围绕从坝部105设置在内侧的所有第二包 封层106b和从坝部105设置在外侧的第一包封层106a。根据本发明的实施例 的第三包封层106c本公开可以包括与第一包封层106a相同或不同的无机绝缘 材料。
根据本公开的实施例的发光显示装置或第一基板100还可包括第一边缘 区域MA1、第二边缘区域MA2和围堰区域DA。
第一边缘区域MA1可以设置在最外面的像素Po的发射区域EA和坝 部105之间。第一边缘区域MA1可以被配置为在发射区域EA(或堤103) 基于由水或湿气或湿气的横向渗水引起的发光器件层EDL的可靠性容限的最 外像素Po和坝部105的可靠性裕度。因此，坝部105可以被实施为相对于第 一方向X与发射区EA的端部间隔开第一边缘区MA1的第一宽度。
第二边缘区域MA2可以设置在第一基板100的外表面OS和坝部105之 间。第二边缘区域MA2可以被配置为在第一基板100的外表面OS和坝部之 间具有第二宽度部分105基于由横向水渗透或湿气或湿气引起的发光器件层 EDL的可靠性裕度。因此，坝部105可以被实施为与第一基板100的外表面 OS隔开第二边缘区域MA2相对于第一方向X的第二宽度。例如，第二边缘 区域MA2可以是包括第一焊盘部分110以及第二和第三隔离图案104b和104c的区域。
坝区DA可以设置在第一边缘区域MA1和第二边缘区域MA2之间。坝 区DA可以被配置为具有对应于坝部105的最低底面(或底面)的宽度的第三宽 度。例如，坝区DA可以是包括坝部105的区域。
关于第一方向X，第一边缘区域MA1、第二边缘区域MA2和围堰区域 DA中的每一个的宽度可以被实现为使得最外像素的中心部分和外像素之间 的第二间隔D2第一基板100的表面OS为两个相邻像素区域PA之间的像素 间距(第一间隔D1)的一半或更小。
再次参考图。参照图12至图14，根据本公开实施例的发光显示装置或第 一基板100还可包括设置在封装层106上方的波长转换层107。
波长转换层107可以转换从每个像素区PA的发射区入射到其上的光的波 长。例如，波长转换层107可以将从发射区入射到其上的白光(或蓝光)转换 为对应于子像素SP的色光或者可以仅透射对应于子像素SP的色光。例如， 波长转换层107可以包括波长转换构件和滤色器层中的至少一种。
根据本公开实施例的波长转换层107可以包括多个波长转换构件107a和 保护层107b。
多个波长转换构件107a可以设置在封装层106之上，封装层106设置在 多个子像素SP中的每一个的发射区域EA处。例如，多个波长转换构件107a 中的每一个可以被实现为具有与每个子像素SP的发射区域EA相同或更宽的 尺寸。
根据本公开的实施例的多个波长转换构件107a可以被划分(或分类)为 将白光转换为红光的红光滤光器、将白光转换为绿光的绿光滤光器和蓝光。将 白光转换为蓝光的滤光片。例如，红光滤光片(或第一滤光片)可以设置在红 色子像素SP的发射区域EA中的封装层106上方，绿光滤光片(或第二滤光 片)可以设置在封装上方层106位于绿色子像素SP的发射区EA中，并且蓝 色滤光器(或第三滤光器)可以设置在蓝色子像素SP的发射区EA中的包封 层106上方。
根据本公开另一实施例的多个波长转换构件107a可以设置在每个子像素 SP的封装层106上方。例如，多个波长转换构件107a中的每一个可以设置在 包封层106上方以与整个相应的子像素SP重叠。
根据本公开另一实施例的多个波长转换构件107a可以实施为在除了每个 子像素的发射区域EA之外与电路区域CA(或非发射区域)重叠的封装层106 处彼此重叠SP。例如，具有不同颜色的两个或更多个波长转换构件107a设置 在包封层106处，与除了每个子像素SP的发射区域EA之外的电路区域CA (或非发射区域)重叠。设置在封装层106处与电路区CA(或非发射区)重 叠的两个或多个波长转换构件107a可充当防止相邻子像素SP之间或相邻像素 P之间的颜色混合的阻光图案的功能。
保护层107b可以被实施为覆盖波长转换构件107a并且在波长转换构件 107a上方提供平坦表面。保护层107b可以设置为覆盖波长转换构件107a和 未设置波长转换构件107a的封装层106。根据本公开实施例的保护层107b可 以包括有机绝缘材料。或者，保护层107b还可以包括用于吸附水和/或氧气的 吸气材料。
可选地，根据本公开另一实施例的波长转换层107可以包括设置在封装层 106上方的与除了发射区EA之外的电路区CA(或非发射区)重叠的两层或 更多层波长转换构件107a。每个子像素SP。两层或更多层波长转换构件107a 可以作为光阻挡图案的功能。
或者，波长转换层107可以变为具有片状的波长转换片并且可以设置在封 装层106上方。在这种情况下，波长转换片(或量子点片)可以包括波长转换 构件107a设置在一对薄膜之间。例如，当波长转换层107包括重新发射设置 在子像素中的有色光的量子点时，子像素SP的发光器件层EDL可以实现为发 射白光或蓝光。
参考图。参照图12至图14，根据本公开实施例的发光显示装置或第一基 板100还可包括功能膜108。
功能膜108可以设置在波长转换层107上方。例如，功能膜108可以通过 透明粘合构件耦合到波长转换层107上方。根据本公开实施例的功能膜108 可以包括抗反射层(或抗反射膜)、阻挡层(或阻挡膜)、触摸感应层和光光 路控制层(或光路控制膜)。
抗反射层可以包括圆偏振层(或圆偏振膜)，其防止由TFT和/或设置在 基板10处的像素驱动线反射的外部光传播到外部。
阻挡层可以包括透水率低的材料(例如，聚合物材料)，并且可以主要防 止水或氧气的渗透。
触摸感应层可以包括基于互电容方法或自电容方法的触摸电极层，并且可 以通过触摸电极层输出与用户的触摸相对应的触摸数据。
光路控制层可以包括交替堆叠高折射层和低折射层的堆叠结构，并且可以 改变从每个像素P入射的光的路径以最小化或减少基于视角的色偏。
参考图。参照图12至图14，根据本公开实施例的发光显示装置或第一基 板100还可包括侧密封构件109。
侧封件109可形成于第一基板100与功能膜108之间且可覆盖电路层101 和波长转换层107的所有侧表面。例如，侧封件109可覆盖所有侧向表面。电 路层101和波长转换层107中的每一个的表面暴露在显示装置的外部，在功能 膜108和第一基板100之间。另外，侧密封件109可以覆盖走线部分400的一 部分侧密封件109可以防止从波长转换层107的内部传播到其外表面的光 从自身发射的光所导致的横向漏光。每个子像素SP的发光器件ED。特别地， 与第一基板100的第一焊盘部分110重叠的侧密封构件109可以防止或最小化 或减少由设置在第一焊盘部分110中的第一焊盘111引起的外部光的反射。
可选地，侧封件109还可以包括用于吸附水和/或氧气的吸气材料。
根据本公开的实施例的发光显示设备或第一基板100还可包括设置在第 一表面100a和外表面OS之间的角部处的第一倒角100c。第一倒角100c可以 减少或最小化由从外部施加的物理冲击引起的第一基板100的角部的损坏，并 且可以防止由第一基板100的角部引起的布线部400的断开。例如，第一倒角 100c可以具有45度角，但是本公开的实施例不限于此。第一倒角100c可以 通过使用切割轮、抛光轮、激光等的倒角工艺来实现。因此，被设置为接触第 一倒角100c的第一焊盘部分110的焊盘电极111的每个外表面可以包括倾斜表面，该倾斜表面通过去除或抛光对应的第一倒角100c的角度而倾斜与第一 倒角100c的角度对应的角度。通过倒角工艺将其部分连同第一基板100的角 部一起去除。例如，当第一倒角100c在外表面OS和第一基板100的第一表 面100a之间以45度角形成时，第一焊盘部分的焊盘电极111的外表面(或一 端)110可以形成为45度角。
参照图5至图7、图12和图14，根据本公开的实施例的第二基板200可 以包括如参照图1和图2所述的第二焊盘部210、至少一个第三焊盘部230和 连接线部250。参照图5和图6，因此，省略或可以简短地对其重复描述。
根据本公开实施例的第二基板200可以包括金属图案层和使金属图案层 绝缘的绝缘层。
金属图案层(或导电图案层)可以包括多个金属层。根据本公开实施例的 金属图案层可以包括第一金属层201、第二金属层203和第三金属层205。绝 缘层可以包括多个绝缘层。例如，绝缘层可以包括第一绝缘层202、第二绝缘 层204和第三绝缘层206。绝缘层可以被称为后绝缘层或图案绝缘层。
第一金属层201可以实施在第二基板200的后表面200b之上。根据本公 开的实施例的第一金属层201可以包括第一金属图案。例如，第一金属层201 可以被称为第一链路层或链路层。
根据本公开的实施例的第一金属图案可以具有Cu和MoTi的两层结构 (Cu/MoTi)。第一金属图案可以用作连接线部分250的连接线，因此，可以省 略其重复描述。
第一绝缘层202可以实施在第二基板200的后表面200b之上以覆盖第一 金属层201。根据本公开的实施例的第一绝缘层202可以包括无机绝缘材料。
第二金属层203可以实施在第一绝缘层202之上。根据本公开的实施例的 第二金属层203可以包括第二金属图案。例如，第二金属层203可以被称为第 二链路层、跳线层或桥接线层。
根据本公开的实施例的第二金属图案可以具有Cu和MoTi的双层结构 (Cu/MoTi)。第二金属图案可以用作连接线部分250中的多条连接线的多条栅 极连接线，但本公开的实施例不限于此。例如，第二金属层203可以用作用于 电连接由不同金属材料形成在链接线部分250中的不同层上的链接线的跳线 (或桥接线)。
可选的，设置在第二金属层203处的连接线(例如多条第一连接线)可以 修改为设置在第一金属层201处，以及连接线(例如多条第二连接线)设置在 第一金属层201处。设置在第一金属层201处可以修改为设置在第二金属层 203处。
第二绝缘层204可以实施在第二基板200的后表面200b之上以覆盖第二 金属层203。根据本公开的实施例的第二绝缘层204可以包括无机绝缘材料。
第三金属层205可以实施在第二绝缘层204之上。根据本公开的实施例的 第三金属层205可以包括第三金属图案。例如，第三金属层205可以被称为第 三链接层或焊盘电极层。
根据本公开实施例的第三金属图案可以具有ITO(或IZO)、Mo、Ti和 MoTi中的至少两种材料的堆叠结构。例如，第三金属图案可以具有 ITO/Mo/ITO、ITO/MoTi/ITO、IZO/Mo/ITO或IZO/MoTi/ITO中任一种的三层 结构。第三金属图案可以用作第二焊盘部分210的焊盘211。例如，由第三金 属层205形成的第二焊盘部分210的焊盘211可以通过焊盘接触电耦合到第一 金属层201在第一绝缘层202和第二绝缘层204处形成孔。
第三绝缘层206可以实施在第二基板200的后表面200b之上以覆盖第三 金属层205。根据本公开的实施例的第三绝缘层206可以包括有机材料。例如， 第三绝缘层206可以包括诸如光丙烯酸等的绝缘材料。第三绝缘层206可以覆 盖第三金属层205以防止第三金属层205暴露在外面。第三绝缘层206可以被 称为有机绝缘层、保护层、后保护层、有机保护层、后涂层或后覆盖层。
设置在第二焊盘部分210处的多个第二焊盘211中的每一个可以电耦 合到由第一金属层201或第二金属层203制成的连接线部分250的连接线 第二基板200，通过设置在第一绝缘层202和第二绝缘层204处的第二焊盘接 触孔。例如，第二数据焊盘可以通过设置在第一绝缘层202和第二绝缘层204 处的第二焊盘接触孔电耦合到数据链接线251的一端。第一绝缘层202和第二 绝缘层204。
参照图5、图12和图14，根据本公开的实施例的结合构件300可以设置 在第一基板100和第二基板200之间。第一基板100和第二基板200可以通过 以下方式彼此相对结合联接构件300。根据本公开的实施例的联接构件300可 以是透明粘合构件或包括光学透明粘合剂(OCA)、光学透明树脂(OCR)或压敏 胶的双面胶带。粘合剂(PSA)。根据本公开的另一实施例的联接构件300可以 包括玻璃纤维。
根据本公开的实施例的联接构件300可以设置在第一基板100和第二基板 200之间的整个空间处。例如，第一基板100的所有第二表面100b可以联接 到所有结合构件300的一个表面和第二基板200的所有前表面200a可以结合 到结合构件300的所有另一表面。
根据本公开另一实施例的结合构件300可以以图案结构设置在第一基板 100和第二基板200之间。例如，结合构件300可以具有线图案结构或网格图 案结构。网格图案结构还可包括弯曲部分，该弯曲部分将在将第一基板100 结合到第二基板200的过程中出现在第一基板100和第二基板200之间的气泡 排放到外部。
参照图5和图12至图14，根据本公开的实施例的布线部分400可以包括 多条布线410，其分别将第一焊盘部分110的第一焊盘111电连接到第二焊盘 部分210的第二焊盘211并且可以与以上参考图4描述的多条布线410相同。 与图5相同，因此省略其重复说明。
根据本公开实施例的发光显示装置或布线部分400还可包括边缘涂层 430。
可以实施边缘涂层430以覆盖布线部分400。可以实施边缘涂层430以覆 盖多条布线410。例如，边缘涂层430可以是边缘保护层或边缘绝缘层。
根据本公开的实施例的边缘涂层430可以实施为覆盖第一基板100的第一 外围部分和第一外表面OS1a以及第二基板的第一外围部分和第一外表面 OS1b的全部。200以及多条布线410。边缘涂层430可以防止包括金属材料 的多条布线410中的每一个的腐蚀或多条布线410之间的电短路。此外，边缘 涂层层430可以防止或最小化或减少由多条布线410和第一焊盘部分110的第 一焊盘111引起的外部光的反射。作为一个实施例，边缘涂层430可以包括阻 光材料，该阻光材料包括黑色墨水。作为另一实施例，边缘涂层430可实现(或 配置)显示装置(或显示面板)的最外表面(或侧壁)，因此，可包括冲击吸 收材料(或物质)或延性材料以防止损坏第一基板100和第二基板200中的每 一个的外表面OS。作为另一实施例，边缘涂层430可以包括遮光材料和冲击 吸收材料的混合材料。
根据本公开的实施例，边缘涂层430可以形成为围绕第一和第二基板100 和200中的每一个的一个外表面OS，布线部分400设置在该外表面OS上。
根据本公开的另一个实施例，如图1和图2所示。参照图5、12和14， 边缘涂层430可以形成为围绕第一和第二基板100和200中的每一个的所有其 他外表面OS以及布线部分400位于其上的一个外表面OS。处置。例如，边 缘涂层430可以形成为围绕第一和第二基板100和200中的每一个的所有外表 面OS。在这种情况下，第一基底100和200中的每一个的一个外表面OS(或 第一外表面)。第一和第二基板100和200可以被多条布线410和边缘涂层430包围。第二基板100和200可以仅被边缘涂层430围绕。例如，第一基板 100和第二基板200中的每一个的第一外表面可以包括多条布线410和边缘涂 层430，并且第一和第二基板100和200中的每一个的除了第一外表面之外的 第二至第四外表面可以仅包括边缘涂层430。
根据本发明的一实施例，当多条走线410与设置在第一外表面的包覆层 430称为第一侧壁结构，而将包覆层430设置在第二至第四外表面时表面被称 为第二侧壁结构，第一侧壁结构和第二侧壁结构可以具有不同的厚度(或宽 度)。例如，第二侧壁结构的厚度(或宽度)可以比第一侧壁结构的厚度(或 宽度)薄或窄多条布线410的厚度。
图16是沿图3中所示的直线III-III’的截面图，是用于说明图3示的公共 电极连接部和副线连接部的图。在描述图16中，与图3的元件相同或对应的 元件将被省略或将在下面简要给出。
参照图3、12和14，根据本公开实施例的多个公共电极连接部分CECP 中的每一个可以设置在分别与多条像素公共电压线重叠的多个像素P之间的 第一电极连接区域ECA1中。CVL并且可以将公共电极CE电连接到多条像 素公共电压线CVL中的每一条。
多个公共电极连接部分CECP中的每一个可以包括第一电极连接图案 ECP1、凹槽GRV、第二电极连接图案ECP2和连接沟槽CT。
关于第一方向X，第一电极连接图案ECP1可以设置在电路层101上，电 路层101设置在多个像素P之间的第一电极连接区域ECA1处，并且可以电连 接(或耦合)到多个像素中的每一个。像素公共电压线CVL通过第一通孔VH1。
根据本公开实施例的第一电极连接图案ECP1可以沿着第一方向X较长地 延伸并且可以设置在电路层101的层间绝缘层101c之上以与对应的像素公共 电压线CVL相交或重叠。第一通孔VH1可以形成在层间绝缘层101c处，层 间绝缘层101c设置在第一电极连接图案ECP1和像素公共电压线CVL之间的 重叠区域处。第一电极连接图案ECP1可以被钝化层101d覆盖。
根据本公开实施例的第一电极连接图案ECP1可以与设置在像素处的TFT 的源/漏电极一起形成。根据本公开另一实施例的第一电极连接图案ECP1可以 包括通过第一通孔VH1直接连接到像素公共电压线CVL的金属线层，以及仅 覆盖金属的一部分的覆盖金属层。线层。覆盖金属层(或包覆层)可以防止金 属线层的腐蚀。
凹槽GRV可以形成为暴露设置在第一电极连接区ECA1处的电路层101 的顶表面。凹槽GRV可以暴露设置在第一电极连接区ECA1处的电路层101 的钝化层101d。例如，可以通过对覆盖电路层101的平坦化层102的位于第 一电极连接区ECA1的部分进行构图工艺形成凹槽GRV。
第二电极连接图案ECP2可以设置在凹槽GRV和凹槽GRV的外围(或附 近)处，以便电连接(或耦合)到第一电极连接图案ECP1。
根据本公开实施例的第二电极连接图案ECP2可以设置在像素公共电压 线CVL和钝化层101d上方的平坦化层102上方，并可以电连接(或耦合) 通过在第一电极连接图案ECP1上方的钝化层101d处形成的第一通孔VH1到 达第一电极连接图案ECP1。
根据本公开实施例的第二电极连接图案ECP2可以与设置在像素处的像素 电极PE一起形成。
根据另一实施例，第二电极连接图案ECP2可以仅包括不被形成连接沟槽 CT的图案化工艺或沟槽工艺损坏或腐蚀的金属材料。例如，第二电极连接图 案ECP2可以包括通过第二通孔VH2直接连接(或耦合)到第一电极连接图 案ECP1的第一金属线图案MLP1，以及堆叠在第一金属上的第二金属线图案 MLP2。例如，第一金属线图案MLP1可以包括氧化铟锡(ITO)，第二金属线图 案MLP2可以包括钼钛合金(MoTi)。例如，当像素电极PE形成为五层结构时， 包括含有ITO的第一像素电极层、含有MoTi的第二像素电极层、含有ITO 的第三像素电极层、含有银(Ag)的第四像素电极层，以及包括ITO的第五像素 电极层，第二电极连接图案ECP2可以仅包括像素电极的第一至第五像素电极 层中的除了第三至第五像素电极层之外的第一和第二像素电极层PE。
连接沟槽CT可以通过在覆盖第一电极连接图案ECP1的外围部分的钝化 层101d上执行的构图工艺形成。例如，连接沟槽CT可以通过对像素电极PE 和第二电极连接图案ECP2进行构图工艺后在钝化层101d上进行构图工艺形 成。即，连接沟槽CT可以通过与形成或设置在最外像素处的隔离部104的第 一沟槽结构材料相同的构图工艺形成，因此省略或将简单地给出其重复描述。
根据本公开的实施例的连接沟槽CT可以形成为暴露覆盖第一电极连接图 案ECP1的外围部分的钝化层101d。连接沟槽CT可以是设置在第二电极连接 图案ECP2的端部和第一电极连接图案ECP1的外围部分之间的钝化层101d 的侧表面。例如，连接沟槽CT可以具有倾斜结构或正锥形结构，但本公开的 实施例不限于此。因此，连接沟槽CT可以是第二电极连接图案ECP2的端部 与第一电极连接图案ECP1的外围部分之间的底切区域。
第二电极连接图案ECP2可以突出到连接沟槽CT的侧表面的外侧并且可 以与第一电极连接图案ECP1的外围部分重叠或直接面对。第二电极连接图案 ECP2可以包括突出尖端PT，其突出到连接沟槽CT的侧表面的外侧并且面向 第一电极连接图案ECP1。因此，第二电极连接图案ECP2的第一金属线图案 MLP1和第二金属线图案MLP2中的每一个的端部(或突出尖端PT)可具有相对 于连接沟槽CT的檐结构。例如，第二电极连接图案ECP2的突起尖端PT可 以是对应于连接沟槽CT的檐结构材料。应当理解，“檐结构”包括悬垂部分 的含义。例如，第一金属线图案MLP1和第二金属线图案MLP2的端部沿X 轴方向伸出(例如，延伸超过)连接沟槽CT的上表面和横向侧壁，如图16所示。
第二电极连接图案ECP2可以基于侧接触方式直接电连接到公共电极CE。 例如，自发光器件ED的沉积材料可以具有线性，因此可以沉积在第二电极连 接图案ECP2的顶面(或上表面)上，而不可以沉积在侧表面上和第二电极连 接图案ECP2的底面(或下表面)。因此，第二电极连接图案ECP2的侧表面和 底表面可以不被自发光器件ED覆盖并且可以暴露在外部。例如，第一金属线 图案MLP1的侧面和第二电极连接图案ECP2的第二金属线图案MLP2的侧面 和底面可以不被自发光器件ED覆盖而被暴露在外面。
第二电极连接图案ECP2可以隔离(或断开)设置在第一电极连接区域 ECA1上方的自发光器件ED。例如，自发射器件ED的沉积材料可以不沉积 在被第二电极连接图案ECP2的突出尖端PT封闭(或覆盖)的连接沟槽CT 的侧表面上，因此，可以被隔离(或断开)在连接沟槽CT的底切区域。此外， 沉积在第一电极连接图案ECP1的外围部分上的自发光器件ED的沉积材 料可以被第二电极连接图案ECP2的突出尖端PT封闭(或覆盖)，并且可 以与第二电极连接图案ECP2的突出尖端PT隔开。连接槽CT的侧面。因 此，第一电极连接图案ECP1的与第二电极连接图案ECP2的突起尖端PT重 叠或被第二电极连接图案ECP2的突出尖端PT遮挡(或覆盖)的部分可能不 被自发光器件ED的沉积材料覆盖并且可以被暴露。
公共电极CE可以形成在自发光器件ED的顶表面上方，并且可以沉积 在第二电极连接图案ECP2的侧表面和底表面上方，因此，可以电连接(或 耦合))基于侧接触方式连接到第二电极连接图案ECP2。例如，公共电极CE 可以通过物理沉积工艺或者化学沉积工艺形成，此时公共电极材料可以沉积在 自发光器件ED上，并且可以渗透到底切区域中。通过连接沟槽CT并且可以 沉积在第二电极连接图案ECP2的侧表面和底表面之上。因此，公共电极CE 可以电连接(或耦合)到第一金属线图案MLP1的侧面以及第二电极连接图案 ECP2的第二金属线图案MLP2的侧面和底面。因此，即使没有形成单独的接 触孔或单独的接触结构材料的工艺，公共电极CE也可以通过公共电极连接部 分CECP电连接(或耦合)到像素公共电压线CVL。
公共电极CE可以形成为通过连接沟槽CT在底切区域处连续而不被隔离 或断开，因此可以形成为完全围绕自发射器件ED。根据本公开的实施例的公 共电极CE可以通过连接沟槽CT穿透到底切区域中并且可以覆盖连接沟槽CT 的侧表面，第一电极连接图案ECP1的被暴露并被覆盖的部分。第二电极连接 图案ECP2的突出尖端PT，以及隔离在第一电极连接图案ECP1之上的自发光 器件ED。因此，公共电极CE可以在第二电极连接图案ECP2的突出尖端PT 与第一电极连接图案ECP1之间的底切区域处电连接(或耦合)到第一电极连接 图案ECP1的一部分。因此，公共电极CE可以直接电连接(或耦合)到第二 电极连接图案ECP2的突起尖端PT，并且可以直接连接(或耦合)到第一电 极连接图案ECP1，因此，电公共电极CE和公共电极连接部分CECP之间的 接触面积可以增加。
多个公共电极连接部分CECP中的每一个可以被包封层106围绕并且平坦 化。例如，包封层106的第一包封层106a可以设置在公共电极CE之上以围 绕或覆盖公共电极CE.封装层106的第二封装层106b可以设置在第一封装层 106a之上并且可以在第一封装层106a之上提供平坦表面。因此，与形成在多 个公共电极连接部分CECP中的每一个处的凹槽GRV重叠的区域可以被第二 包封层106b平坦化。第二封装层106b可以被第三封装层106c覆盖。
根据本公开的实施例的多个次级线连接部分SLCP中的每一个可以设置 在分别与多条次级电压线SVL重叠的多个像素P之间的第二电极连接区域 ECA2处并且可以电连接公共电极CE连接到多个次级电压线SVL中的每一 个。
多个副线连接部分SLCP中的每一个可以包括第一电极连接图案ECP1、 凹槽GRV、第二电极连接图案ECP2和连接沟槽CT。除了多个第二线连接部 SLCP中的每一个将公共电极CE电连接到平行于第一电极连接区ECA1的第 二电极连接区ECA1中的多条副电压线SVL中的对应副电压线之外，每个多 个第二线连接部SLCP的多个第二线连接部SLCP可以与多个公共电极连接部 CECP中的每一个基本相同，因此，相同的附图标记指代相同的元件并且省略 其重复描述。
如上所述，在根据本实施例的发光显示装置中，设置在显示区AA的每个 像素P中的每个像素公共电压线CVL可以通过公共电极连接部CECP和公共 电极连接部电连接到公共电极。每个像素P中的次级线连接部分SLCP，因此， 施加到每个像素P的像素公共电压可以是均匀的，从而防止或最小化由基于区 域的不均匀性引起的图像质量或亮度不均匀性的下降。或偏差)施加到每个像 素P的像素公共电压。
图17是图示根据本公开另一实施方式的发光显示装置的第二基板的图 示。图18沿图17中所示的直线IV-IV’的截面图。图17和18示出了通过修改 以上参照图17和18描述的发光显示设备的像素驱动功率的供应结构而实现的 实施例。参照图1至图16。因此，在下文中，除了像素驱动电源的供应结构 和与其相关的元件之外的元件的重复描述被省略或将在下面简要地给出。
参照图17和18，根据本公开另一实施例的发光显示装置还可以包括次焊 盘部130、第二次焊盘部270、多条次像素驱动电源连接线275和次布线部450 例如，第二次衬垫部分可以被称为附加衬垫部分或辅助衬垫部分等。例如，次 要像素驱动电源连接线可以称为附加像素驱动电源连接线或辅助像素驱动电 源连接线等。例如，次级走线部分可以被称为附加走线部分或辅助走线部分等。
第一副焊盘部130可以包括多个最外侧像素Po，所述多个最外侧像素Po 设置在第一表面的平行于第一外围部分(或一个外围部分)的第二外围部分(或 另一外围部分)处。第一基板100。
根据本公开的实施例的第一副焊盘部130可以包括多个第一副像素驱动 电源焊盘(或第一副焊盘)SPP1。
多个第一次像素驱动电源焊盘SPP1中的每一个可单独(或一对一关系)连 接(或耦接)至多个像素驱动电源线的对应像素驱动电源线PL的另一端PL设置 在第一基板100上方。除了多个第一次像素驱动电源焊盘SPP1中的每一个连 接(或耦接)到多个像素驱动电源线PL的对应像素驱动电源线PL的另一端 之外如图所示，多个第一次像素驱动电源焊盘SPP1中的每一个可以以与多个 第一像素驱动电源焊盘PPP1中的每一个的结构相同的结构来实现或形成，因 此省略了对它们的重复描述。
第二次焊盘部分270可以设置在第二衬底200的后表面200b的另一个外 围部分(或第二后外围部分)处，与设置在第一衬底100的前表面上方的第一 次焊盘部分130重叠。
根据本公开的实施例的第二次焊盘部270可以包括多个第二次像素驱动 电源焊盘(或第二次焊盘)SPP2。
多个第二次像素驱动电源焊盘SPP2中的每一个可以设置在第二基板200 的后表面200b的另一外围部分处，与多个第一次像素驱动电源焊盘中的对应 第一次像素驱动电源焊盘SPP1重叠SPP1设置在第一基板100的前表面上方。 除了多个第二次像素驱动电源焊盘SPP2中的每一个设置在第二基板200的第 二后周边部分处之外，多个第二次像素驱动电源焊盘中的每一个电源焊盘 SPP2可以以与多个第二像素驱动电源焊盘PPP2中的每一个的结构相同的结 构来实现或形成，因此省略对它们的详细描述。
多条次像素驱动电源连接线(或次连接线)275可以设置在第二基板200 的后表面200b上方并且可以将第三焊盘部250电连接(或耦合)到第二次焊 盘部270。多条次像素驱动电源连接线275可以单独地(或一对一的关系)将 第三焊盘部分250的每个第三像素驱动电源焊盘连接(或耦合)到对应的第二 次像素驱动电源焊盘SPP2第二次像素驱动电源焊盘SPP2。除了第三像素驱动 电源焊盘电连接(或耦接)到第二次像素驱动电源焊盘SPP2之外，次像素驱 动电源连接线275可以与像素驱动电源连接线255相同，因此，省略了它们的 重复描述。
次级布线部分450可以设置为围绕第一基板100的平行于第一外表面 OS1a的第二外表面OS2a和平行于第一外表面OS1b的第二外表面OS2b。第 二基板200可以单独地(或一对一的关系)将第一次像素驱动电源焊盘SPP1 连接(或耦合)到第二次像素驱动电源焊盘SPP2。
根据本公开实施例的次要布线部分450可以包括多条次要像素电源布线 (或次要布线)451。
多条次像素电源走线451中的每一条可设置为围绕第一基板100的第二外 表面OS2a和第二基板200的第二外表面OS2b并且可单独地(或一对一的关 系)将第一次像素驱动电源焊盘SPP1连接(或耦合)至第二次像素驱动电源焊 盘SPP2。除了多条次像素电源走线451中的每一条被设置为围绕第一基板100 的第二外表面OS2a和第二基板200的第二外表面OS2b之外，多条次像素电 源走线中的每一条都围绕第一基板100的第二外表面OS2a451可以与像素电 源走线411相同，因此省略对其的描述。
根据本公开的实施例，从驱动电路部分提供给第三焊盘部分250的第三像 素驱动电源焊盘的像素驱动电源可以通过像素提供给每条像素驱动电源线PL 的一侧。驱动电源连接线255、第二像素驱动电源焊盘PPP2、像素电源布线 411和第一像素驱动电源焊盘PPP1，并且可以同时提供给每条像素驱动电源 线PL的另一侧。次像素驱动电源连接线275、第二次像素驱动电源焊盘SPP2、 次像素电源布线451和第一次像素驱动电源焊盘SPP1。
根据本公开另一实施例的发光显示装置还可以包括设置在第二基板200 的第二后周边部分处的像素驱动电源公共线280。
像素驱动电源公共线(或次级公共线)280可以设置在第二基板200的第 二后外围部分处以与第二次级焊盘部270相邻。像素驱动电源公共线280根据 本公开的实施例可以与第一方向X平行布置并且可以连接到每个第二次像素 驱动电源焊盘SPP2。例如，像素驱动电源公共线280可以具有具有相对宽尺 寸(或面积)的条形，以最小化或减小像素驱动电源的压降。例如，像素驱动 电源公共线280可以与像素公共电源连接线257的第二公共连接线257b一起 形成。
根据本公开实施例的像素驱动电源公共线280可以包括多条突出线，所述 多条突出线分别电连接(或耦接)到第二次像素驱动电源焊盘SPP2。例如， 每个第二次像素驱动电源焊盘SPP2可以是从像素驱动电源公共线280突出的 突出线。
像素驱动电源公共线280可以与次像素驱动电源连接线275的端部重叠并 且可以通过共同的线接触孔281连接到次像素驱动电源连接线275的端部。因 此，从驱动电路部分提供给第三焊盘部分250的第三像素驱动电源焊盘的像素 驱动电源可以通过像素驱动电源连接线255提供给每条像素驱动电源线PL的 一侧，第二像素驱动电源焊盘PPP2、像素电源布线411和第一像素驱动电源 焊盘PPP1，同时可以通过第二像素驱动电源连接提供给每条像素驱动电源线 PL的另一侧线275、像素驱动电源公共线280、第二次像素驱动电源焊盘SPP2、 次像素电源布线451和第一次像素驱动电源焊盘SPP1。
在根据本实施例的发光显示装置中，像素驱动电源可以基于双馈方案同时 提供给每条像素驱动电源线PL的一侧和另一侧，因此，电压降可以更好地防 止、减少或最小化由像素驱动电源线PL的线电阻引起的像素驱动电源的(IR 降)。因此，根据本实施例的发光显示装置可以更好地防止、减少或最小化由 于提供给设置在显示区域AA中的每个像素P的像素驱动功率的偏差而导致的 图像质量缺陷。
在图。参照图17，示出了与像素驱动功率对应的双馈方式，但本公开实 施例不限于此，提供给每个像素的参考电压也可以同时提供给每个参考电压的 一侧和另一侧基于双馈方式的线和提供给每个像素的像素公共电压也可以基 于双馈方式同时提供给每个像素公共电压线的一侧和另一侧。对应于参考电压 和像素公共电压中的至少一个的双馈方式可以以与对应于像素驱动功率的双 馈方式相同的结构来实现或形成，因此不再赘述。
如图。图19是示出了根据本公开实施例的多屏幕显示设备的图，图19 是示出了根据本公开的实施例的多屏显示设备的示图。图20是沿图20所示的 线V-V’截取的截面图。19.无花果。图19和20示出了根据图19和20所 示的根据本公开的另一实施例的发光显示设备的平铺实现的多屏幕显示设备。 1到18。
参考图。参照图19和20，根据本公开的实施例的多屏幕显示设备(或拼 接发光显示设备)可以包括多个显示设备DM1至DM4。
多个显示设备DM1至DM4可以各自显示单独的图像或者可以分开地显 示一个图像。多个显示装置DM1至DM4中的每一个都可以包括图1和图2 所示的根据本公开的实施例的发光显示装置。与图1至18相同，因此省略或 将简要给出它们的重复描述。
多个显示设备DM1至DM4可以平铺在单独的平铺框架上以在其侧表面 彼此接触。例如，多个显示设备DM1至DM4可以平铺成具有N×M形式， 从而实现具有大屏幕的多屏显示设备。例如，N为1以上的正整数，M为2 以上的正整数，但本公开的实施例不限于此，例如，N为2以上的正整数，M 为1或更大的正整数。
多个显示装置DM1至DM4中的每一个可以不包括围绕显示图像的所有 显示区域AA的边框区域(或非显示部分)，并且可以具有空气边框结构，其 中显示区域AA被空气包围。例如，在多个显示装置DM1至DM4中的每一 个中，第一基板100的第一表面的全部可以被实现为显示区域AA。
根据本公开的实施例，在多个显示装置DM1至DM4中的每一个中，最 外像素Po的中心部分CP与第一基板100的最外表面VL之间的第二间隔D2 可以实现为为相邻像素之间的第一间隔D1(或像素间距)的一半或更小。因此， 在基于横向耦合方式沿第一方向X和第二方向Y在其侧表面彼此耦合(或接 触)的两个相邻显示装置DM1至DM4中，相邻最外像素之间的间隔“D2+D2” 面积PAo可以等于或小于两个相邻像素之间的第一间隔D1。参考图。参照图20，在第一和第三显示装置DM1和DM3沿第二方向Y在其侧表面处彼此耦 合(或接触)中，第一显示器的最外像素Po的中心部分CP之间的间隔“D2+D2” 装置DM1和第三显示装置DM3的最外侧像素Po的中心部分CP可以等于或 小于设置在第一和第三显示装置DM1和DM3中的每一个处的两个相邻像素 之间的第一间隔D1(或像素间距)。
因此，沿第一方向X和第二方向Y在其侧表面处彼此耦合(或接触)的 两个相邻显示装置DM1至DM4的最外侧像素Po的中心部分CP之间的间隔 “D2+D2”可以相等设置在每个显示装置DM1至DM4处的两个相邻像素之 间的第一间隔D1或小于第一间隔D1，因此，两个相邻显示装置DM1至DM4 之间不会有接缝或边界部分，从而不会有暗区由设置在显示装置DM1至 DM4之间的边界部分引起。结果，在多个显示设备DM1、DM2、DM3和DM4 以N×M形式平铺的多屏幕显示设备上显示的图像可以连续显示而没有断开 (或不连续)的感觉在多个显示设备DM1、DM2、DM3和DM4之间的边界部分 处。
在图19和20中，示出了多个显示设备DM1至DM4以2×2的形式平铺， 但是本公开的实施例不限于此，多个显示设备DM1至DM4可以平铺成2×2 的形式。x×1形式、1×y形式或x×y形式。例如，在x×1形式中，x可以是 大于或等于2的自然数，在1×y形式中，y可以是大于或等于2的自然数，而 在x×y形式中，x和y可以是大于或等于2的自然数，并且可以彼此相等或不 同。例如，在x×y形式中，x可以是大于或等于2的自然数并且可以等于y， 或者x和y可以是大于或等于2且y大于或小于x的自然数。如上所述，当多 个显示设备DM1至DM4中的每一个的显示区域AA是一个屏幕并且显示一 个图像时，根据本公开的实施例的多屏显示装置可以显示不断开的图像并且 DM1至DM4在多个显示设备DM1至DM4之间的边界部分处是连续的，因 此，可以增强观看由多屏幕显示设备显示的图像的观看者的沉浸感。
下面将描述根据本公开的实施例的发光显示设备和包括该发光显示设备 的多屏幕显示设备。
1、一种发光显示装置，包括：
显示区域，所述显示区域被配置成包括设置在第一基板上方平行于第一方 向的第一至第m水平线中的多个像素；
设置在与所述第一方向平行的所述显示区域的第一至第m水平线处的多 个栅极线；
设置在沿着与所述第一方向交叉的第二方向的多个像素之间的多个栅极 控制线；和
包括设置在所述显示区域且选择性地耦连至所述多个栅极线和所述多个 栅极控制线的第一至第m级电路部件的栅极驱动电路，
其中所述第一至第m级电路部件各自包括：
多个分支电路，沿着第一方向分开设置在多个像素之间且选择性耦连至多 个栅极控制线，且
选择性耦连至多个分支电路的分支网络，和
其中第一级电路单元的分支网络和第m级电路单元的分支网络设置在沿 着第二方向的两个相邻像素之间。
2、根据权利要求1所述的发光显示装置，
其中所述第一级电路单元的分支网络设置在所述第一和第二水平线之间， 并且
其中所述第m级电路单元的分支网络设置在所述第m-1和m水平线中。
3、根据权利要求1所述的发光显示装置，
其中所述第一至第m级电路部件各自的分支网络被分为第一至第m分支 网络，
其中所述第一至第m分支网络的第2k-1分支网络和第2k分支网络各自设 置在第2k-1水平线和第2k水平线之间，并且
其中k是自然数且2k小于或等于m。
4、根据权利要求1所述的发光显示装置，其中所述第一至第m水平线的 第4n-2水平线和第4n-1水平线之间的区域是所述分支网络的非设置区域，并 且
其中n是自然数且4n小于m。
5、根据权利要求1所述的发光显示装置，进一步包括：
设置成平行于所述第二方向且沿着所述第一方向设置在所述多个像素之 间的多个像素公共电压线；
设置在所述显示区域上方的公共电极；和
将所述多个像素公共电压线电偶联且分别耦连至所述公共电极的多个公 共电压连接部。
6、根据权利要求5所述的发光显示装置，
其中所述第一至第m水平线各自相对于所述第二方向被分为第一区域和 第二区域，
其中所述分支网络设置在所述第一区域和所述第二区域中的一个区域处， 并且
其中所述公共电压连接部设置在所述第一区域和所述第二区域中的另一 个区域处。
7、根据权利要求6所述的发光显示装置，
其中设置在所述第一至第m水平线的第2k-1水平线处的公共电极连接部 设置在第一区域处，并且
其中设置在所述第一至第m水平线的第2k水平线处的公共电极连接部设 置在第二区域处。
8、根据权利要求7所述的发光显示装置，
其中所述第一至第m水平线的第4n-3水平线和第4n-2水平线之间的区域 是所述分支网络的设置区域和所述公共电极连接部的非设置区域，
其中所述第一至第m水平线的第4n-2水平线和第4n-1水平线之间的区域 是是所述分支网络的非设置区域和所述公共电极连接部的设置区域；
其中所述第一至第m水平线的第4n-1水平线和第4n水平线之间的区域是 是所述分支网络的设置区域和所述公共电极连接部的非设置区域；
其中n是自然数，且4n小于等于m。
9、根据权利要求6所述的发光显示装置，
其中所述多个公共电压连接部各自包括：
电偶联至所述像素公共电压线的第一电极连接图案；
覆盖所述第一电极连接图案的钝化层；
设置在所述钝化层上方且电耦连至第一第一电极连接图案的第二电极连 接图案；和
包括底切区域的连接沟槽，所述底切区域通过除去所述第二电极连接图案 的端部和所述第一电极连接图案之间的钝化层来形成，并且
所述公共电极连接至所述第二电极电偶联至图案的端部的后表面和底表 面。
10、根据权利要求9所述的发光显示装置，
其中所述第二电极连接图案的端部相对于所述连接沟槽具有檐结构，并且
其中所述公共电极在所述底切区域处电偶联至所述第一电极连接图案。
11、根据权利要求5所述的发光显示装置，进一步包括：
设置成平行于所述多个像素公共电压线的多个次级电压线，同时所述多个 栅极控制线各自在其间；
将相邻的像素公共电压线和次级电压线电偶联的线连接图案；和
设置成平行于所述多个公共电压连接部以将所述多个次级电压线各自电 偶联至所述公共电极的多个次级线连接部。
12、根据权利要求1所述的发光显示装置，进一步包括：
设置在所述第一基板的一个周缘部处的第一焊盘部分；
通过耦连元件耦连至所述第一基板的后表面的第二基板；
设置在所述第二基板的后表面处以交叠所述第一焊盘部分的第二焊盘部 分；
设置在所述第一基板的后表面处并电偶联至所述第二焊盘部分的第三焊 盘部分；
耦连至所述第三焊盘部分的驱动电路部分；和
设置在所述第一基板和所述第二基板各自的第一外表面处且电耦连至所 述第一焊盘部分和所述第二焊盘部分的选路部。
13、根据权利要求12所述的发光显示装置，进一步包括：
设置在平行于所述第一基板的一个周缘部的其他周缘部处的第一次级焊 盘部分；
设置在所述第二基板的后表面处以交叠所述第一次级焊盘并电耦连至所 述第三焊盘部分的第二次级焊盘部分；和
设置在平行于所述第一基板和所述第二基板各自的第一外表面的第二外 表面处并电耦连至所述第一次级焊盘部分和所述第二次级焊盘部分的次级选 路部。
14、根据权利要求13所述的发光显示装置，进一步包括设置在所述第一 基板的显示区域处且耦连至所述多个像素中的每一个的多个像素驱动功率线，
其中所述多个像素驱动功率线各自的一部分电耦连至所述第一焊盘部分， 并且
其中所述多个像素驱动功率线各自的另部分电耦连至所述第一次级焊盘 部分。
15、根据权利要求14所述的发光显示装置，
其中所述驱动电路部件将像素驱动功率供应给所述第三焊盘部分，并且
其中所述像素驱动电源通过所述第三焊盘部分、所述第二焊盘部分、所述 选路部、和所述第一焊盘部分而被供应至所述多个像素驱动功率线中的每一个 的一部分，并通过所述第三焊盘部分、所述第二次级焊盘部分、所述次级选路 部分、和所述第一次级焊盘部分而被供应至所述多个像素驱动功率线中的每一 个的另一部分。
16、根据权利要求14述的发光显示装置，进一步包括设置在所述第二基 板的后表面且在所述第三焊盘部分和所述第二次级焊盘部分之间电偶联的多 个次级链接线。
17、根据权利要求14所述的发光显示装置，进一步包括：
设置在所述第二基板的后表面且电偶联至所述第二次级焊盘部分的第二 公共线；并且
设置在所述第二基板的后表面且在所述第三焊盘部分和所述次级公共线 之间电偶联的多个次级链接线。
18、根据权利要求1至17中任一项所述的发光显示装置，
其中所述显示区域的尺寸与所述第一基板的尺寸相等，或者
其中所述多个像素的最外像素的中心部和所述第一基板的外表面之间的 距离是像素节距的一般或更小，并且
其中所述像素节距是两个彼此相邻的像素之间的中心部之间的距离。
19、一种多屏幕显示装置，包括：
沿着第一方向和与所述第一方向相交的第二方向中的至少一个方向设置 的多个显示装置，
其中所述多个显示装置各自包括权利要求1至17中任一项所述的显示装 置。
20、根据权利要求19所述的多屏幕显示装置，
其中在沿着所述第一方向或所述第二方向中至少一个方向相邻的第一显 示装置和第二显示装置中，所述第一显示装置的最外像素的中心部和所述第二 显示装置的最外像素的中心部之间的距离小于或等于所述像素节距，并且
其中所述像素节距是沿着所述第一方向或所述第二方向中至少一个方向 相邻的素的中心部之间的距离。
根据本公开内容的一些实施方式的显示装置可以应用于包括显示面板的 所有电子设备。例如，根据本公开的显示装置可以应用于移动装置、可视电话、 智能手表、手表电话、可穿戴装置、可折叠装置、可卷曲装置、可弯曲装置、 柔性装置、弯曲装置、电子组织器、电子书、便携式多媒体播放器(PMP)、 个人数字助理(PDA)、MP3播放器、移动医疗设备、台式个人电脑(PC)、膝 上型电脑、上网本电脑、工作站、导航设备、汽车导航设备、汽车显示装置、 汽车设备、剧院设备、剧院显示装置、电视、墙纸显示装置、标牌设备、游 戏机、笔记本电脑、显示器、照相机、摄像机、家用电器等。
对于本领域技术人员会显而易见的是，在不脱离本发明的精神和范围的情 况下可在本公开内容中做出各种改进和变形。因此，意在本公开内容覆盖本公 开内容的改进和变形，只要它们落入随附的权利要求书和它们的等价体的范围 内。

Claims (20)

1.一种发光显示装置，包括：
显示区域，所述显示区域被配置成包括设置在第一基板上方平行于第一方向的第一至第m水平线中的多个像素；
设置在与所述第一方向平行的所述显示区域的第一至第m水平线处的多个栅极线；
设置在沿着与所述第一方向交叉的第二方向的多个像素之间的多个栅极控制线；和
包括设置在所述显示区域且选择性地耦连至所述多个栅极线和所述多个栅极控制线的第一至第m级电路部件的栅极驱动电路，
其中所述第一至第m级电路部件各自包括：
多个分支电路，沿着第一方向分开设置在多个像素之间且选择性耦连至多个栅极控制线，且
选择性耦连至多个分支电路的分支网络，和
其中第一级电路单元的分支网络和第m级电路单元的分支网络设置在沿着第二方向的两个相邻像素之间。
2.根据权利要求1所述的发光显示装置，
其中所述第一级电路单元的分支网络设置在所述第一和第二水平线之间，并且
其中所述第m级电路单元的分支网络设置在所述第m-1和m水平线中。
3.根据权利要求1所述的发光显示装置，
其中所述第一至第m级电路部件各自的分支网络被分为第一至第m分支网络，
其中所述第一至第m分支网络的第2k-1分支网络和第2k分支网络各自设置在第2k-1水平线和第2k水平线之间，并且
其中k是自然数且2k小于或等于m。
4.根据权利要求1所述的发光显示装置，其中所述第一至第m水平线的第4n-2水平线和第4n-1水平线之间的区域是所述分支网络的非设置区域，并且
其中n是自然数且4n小于m。
5.根据权利要求1所述的发光显示装置，进一步包括：
设置成平行于所述第二方向且沿着所述第一方向设置在所述多个像素之间的多个像素公共电压线；
设置在所述显示区域上方的公共电极；和
将所述多个像素公共电压线电偶联且分别耦连至所述公共电极的多个公共电压连接部。
6.根据权利要求5所述的发光显示装置，
其中所述第一至第m水平线各自相对于所述第二方向被分为第一区域和第二区域，
其中所述分支网络设置在所述第一区域和所述第二区域中的一个区域处，并且
其中所述公共电压连接部设置在所述第一区域和所述第二区域中的另一个区域处。
7.根据权利要求6所述的发光显示装置，
其中设置在所述第一至第m水平线的第2k-1水平线处的公共电极连接部设置在第一区域处，并且
其中设置在所述第一至第m水平线的第2k水平线处的公共电极连接部设置在第二区域处。
8.根据权利要求7所述的发光显示装置，
其中所述第一至第m水平线的第4n-3水平线和第4n-2水平线之间的区域是所述分支网络的设置区域和所述公共电极连接部的非设置区域，
其中所述第一至第m水平线的第4n-2水平线和第4n-1水平线之间的区域是是所述分支网络的非设置区域和所述公共电极连接部的设置区域；
其中所述第一至第m水平线的第4n-1水平线和第4n水平线之间的区域是是所述分支网络的设置区域和所述公共电极连接部的非设置区域；
其中n是自然数，且4n小于等于m。
9.根据权利要求6所述的发光显示装置，
其中所述多个公共电压连接部各自包括：
电偶联至所述像素公共电压线的第一电极连接图案；
覆盖所述第一电极连接图案的钝化层；
设置在所述钝化层上方且电耦连至第一第一电极连接图案的第二电极连接图案；和
包括底切区域的连接沟槽，所述底切区域通过除去所述第二电极连接图案的端部和所述第一电极连接图案之间的钝化层来形成，并且
所述公共电极连接至所述第二电极电偶联至图案的端部的后表面和底表面。
10.根据权利要求9所述的发光显示装置，
其中所述第二电极连接图案的端部相对于所述连接沟槽具有檐结构，并且
其中所述公共电极在所述底切区域处电偶联至所述第一电极连接图案。
11.根据权利要求5所述的发光显示装置，进一步包括：
设置成平行于所述多个像素公共电压线的多个次级电压线，同时所述多个栅极控制线各自在其间；
将相邻的像素公共电压线和次级电压线电偶联的线连接图案；和
设置成平行于所述多个公共电压连接部以将所述多个次级电压线各自电偶联至所述公共电极的多个次级线连接部。
12.根据权利要求1所述的发光显示装置，进一步包括：
设置在所述第一基板的一个周缘部处的第一焊盘部分；
通过耦连元件耦连至所述第一基板的后表面的第二基板；
设置在所述第二基板的后表面处以交叠所述第一焊盘部分的第二焊盘部分；
设置在所述第一基板的后表面处并电偶联至所述第二焊盘部分的第三焊盘部分；
耦连至所述第三焊盘部分的驱动电路部分；和
设置在所述第一基板和所述第二基板各自的第一外表面处且电耦连至所述第一焊盘部分和所述第二焊盘部分的选路部。
13.根据权利要求12所述的发光显示装置，进一步包括：
设置在平行于所述第一基板的一个周缘部的其他周缘部处的第一次级焊盘部分；
设置在所述第二基板的后表面处以交叠所述第一次级焊盘并电耦连至所述第三焊盘部分的第二次级焊盘部分；和
设置在平行于所述第一基板和所述第二基板各自的第一外表面的第二外表面处并电耦连至所述第一次级焊盘部分和所述第二次级焊盘部分的次级选路部。
14.根据权利要求13所述的发光显示装置，进一步包括设置在所述第一基板的显示区域处且耦连至所述多个像素中的每一个的多个像素驱动功率线，
其中所述多个像素驱动功率线各自的一部分电耦连至所述第一焊盘部分，并且
其中所述多个像素驱动功率线各自的另部分电耦连至所述第一次级焊盘部分。
15.根据权利要求14所述的发光显示装置，
其中所述驱动电路部件将像素驱动功率供应给所述第三焊盘部分，并且
其中所述像素驱动电源通过所述第三焊盘部分、所述第二焊盘部分、所述选路部、和所述第一焊盘部分而被供应至所述多个像素驱动功率线中的每一个的一部分，并通过所述第三焊盘部分、所述第二次级焊盘部分、所述次级选路部分、和所述第一次级焊盘部分而被供应至所述多个像素驱动功率线中的每一个的另一部分。
16.根据权利要求14述的发光显示装置，进一步包括设置在所述第二基板的后表面且在所述第三焊盘部分和所述第二次级焊盘部分之间电偶联的多个次级链接线。
17.根据权利要求14所述的发光显示装置，进一步包括：
设置在所述第二基板的后表面且电偶联至所述第二次级焊盘部分的第二公共线；并且
设置在所述第二基板的后表面且在所述第三焊盘部分和所述次级公共线之间电偶联的多个次级链接线。
18.根据权利要求1至17中任一项所述的发光显示装置，
其中所述显示区域的尺寸与所述第一基板的尺寸相等，或者
其中所述多个像素的最外像素的中心部和所述第一基板的外表面之间的距离是像素节距的一般或更小，并且
其中所述像素节距是两个彼此相邻的像素之间的中心部之间的距离。
19.一种多屏幕显示装置，包括：
沿着第一方向和与所述第一方向相交的第二方向中的至少一个方向设置的多个显示装置，
其中所述多个显示装置各自包括权利要求1至17中任一项所述的显示装置。
20.根据权利要求19所述的多屏幕显示装置，
其中在沿着所述第一方向或所述第二方向中至少一个方向相邻的第一显示装置和第二显示装置中，所述第一显示装置的最外像素的中心部和所述第二显示装置的最外像素的中心部之间的距离小于或等于所述像素节距，并且
其中所述像素节距是沿着所述第一方向或所述第二方向中至少一个方向相邻的素的中心部之间的距离。
CN202111674035.XA 2020-12-31 2021-12-31 发光显示装置和包括其的多屏幕发光显示装置 Pending CN114694560A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0189778 2020-12-31
KR1020200189778A KR20220096920A (ko) 2020-12-31 2020-12-31 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치

Publications (1)

Publication Number Publication Date
CN114694560A true CN114694560A (zh) 2022-07-01

Family

ID=82117775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111674035.XA Pending CN114694560A (zh) 2020-12-31 2021-12-31 发光显示装置和包括其的多屏幕发光显示装置

Country Status (3)

Country Link
US (1) US20220208946A1 (zh)
KR (1) KR20220096920A (zh)
CN (1) CN114694560A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210086291A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 표시 장치

Also Published As

Publication number Publication date
US20220208946A1 (en) 2022-06-30
KR20220096920A (ko) 2022-07-07

Similar Documents

Publication Publication Date Title
US11665925B2 (en) Display apparatus and multi display apparatus including the same
US11637169B2 (en) Light emitting display apparatus and multi-screen display apparatus including the same
CN113129799B (zh) 显示设备和包括该显示设备的多屏显示设备
CN113130599A (zh) 显示设备和包括该显示设备的多屏显示设备
US11776485B2 (en) Display apparatus including a branched gate driving circuit and multi-screen display apparatus including the same
CN113126379A (zh) 显示设备和包括该显示设备的多屏显示设备
KR102211928B1 (ko) 발광 표시 장치
CN113130604A (zh) 显示设备和包括该显示设备的多屏显示设备
TWI810771B (zh) 發光顯示裝置與包含其的多螢幕顯示裝置
CN114678399A (zh) 发光显示设备和包括该发光显示设备的多屏显示设备
CN114694560A (zh) 发光显示装置和包括其的多屏幕发光显示装置
CN113130598A (zh) 显示设备和包括该显示设备的多屏显示设备
TWI807554B (zh) 顯示設備及包括其的多螢幕顯示設備
EP4024472A1 (en) Light emitting display apparatus and multi-screen display apparatus including the same
US20220158139A1 (en) Light emitting display apparatus and multi-screen display apparatus including the same
US20220158130A1 (en) Light emitting display apparatus and multi-screen display apparatus including the same
CN114695785A (zh) 发光显示设备和包含该发光显示设备的多屏发光显示设备
CN114695454A (zh) 显示设备和包括该显示设备的多屏显示设备
US20240029634A1 (en) Display apparatus and multi-screen display apparatus including the same
US20240030234A1 (en) Display apparatus and multi-screen display apparatus including the same
CN117440710A (zh) 显示装置和包括该显示装置的多屏显示装置
CN116419593A (zh) 发光显示设备以及包括发光显示设备的多屏发光显示设备
CN117438432A (zh) 显示设备和包括该显示设备的多屏显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination