CN116419593A - 发光显示设备以及包括发光显示设备的多屏发光显示设备 - Google Patents

Abstract

公开一种发光显示设备以及包括发光显示设备的多屏发光显示设备。所述发光显示设备包括：基板，在所述基板上具有显示区；电路层，所述电路层设置在所述基板的显示区上并且包括薄膜晶体管；设置在所述电路层上的平坦化层；发光器件层，所述发光器件层包括设置在所述平坦化层上的像素电极；以及在所述平坦化层中并且与所述薄膜晶体管交叠的第一氢阻挡层。

Description

发光显示设备以及包括发光显示设备的多屏发光显示设备

相关申请的交叉引用

本申请要求2021年12月31日提交的韩国专利申请No.10-2021-0194144的权益，在此通过引用将其并入本文，如同在本文完全阐述一样。

技术领域

本发明涉及一种发光显示设备以及包括发光显示设备的多屏发光显示设备。

背景技术

不同于液晶显示(LCD)设备，作为自发光显示设备的发光显示设备不需要单独光源，因此其可被制造为轻且薄。此外，发光显示设备以低压进行驱动，因此功耗降低。此外，发光显示设备在颜色实现、响应时间、视角和对比度方面较佳，因此作为下一代显示设备吸引了大量关注。

发光显示设备基于发光器件层的发光来显示图像，其中发光器件层包括插置在两个电极之间的发光器件。在这种情形下，由发光器件发射的光经由电极和基板释放到外侧。

发光显示设备包括被实现为显示图像的显示面板。显示面板可包括：显示区，其包括用于显示图像的多个像素；封装层，其包括设置在显示区中的有机封装层；堰，其防止封装层的扩散；以及围绕显示区的边框区。

相关技术的发光显示设备可需要用于遮盖位于显示面板的外围部处的边框区的边框(或机构)，并且由于边框区的宽度，可增加边框宽度。此外，在发光显示设备的边框宽度大幅减小时，显示面板的可靠性可由于通过水分(或湿气)的渗透导致的发光器件的劣化而降低。尤其是，用于防止湿气渗透的封装层可随着时间的流逝而氧化从而产生氢，并且产生的氢可渗透到像素中的薄膜晶体管。在这种情形下，可出现诸如由具体像素中的亮度增加导致的白色条带(white band)之类的图像质量劣化问题。

发明内容

本发明的一个方面旨在提供一种发光显示设备以及包括发光显示设备的多屏发光显示设备，能够防止由于水分(或湿气)的渗透导致的发光显示面板的可靠性降低。

通过书面说明书及其权利要求书和附图中具体指出的结构，可实现并获得本发明的技术优点。

为了实现这些和其他优点，如在此具体化和广义描述的，一种发光显示设备包括：基板，在所述基板上具有显示区；电路层，所述电路层设置在所述基板的显示区上并且包括薄膜晶体管；设置在所述电路层上的平坦化层；发光器件层，所述发光器件层包括设置在所述平坦化层上的像素电极；以及在所述平坦化层中并且与所述薄膜晶体管交叠的第一氢阻挡层。

在本发明的另一方面，一种多屏发光显示设备包括多个显示装置，所述多个显示装置沿着第一方向和与所述第一方向交叉的第二方向中的至少一个方向设置，其中所述多个显示装置的每一个包括：基板，在所述基板上具有显示区；电路层，所述电路层设置在所述基板的显示区上并且包括薄膜晶体管；设置在所述电路层上的平坦化层；发光器件层，所述发光器件层包括设置在所述平坦化层上的像素电极；以及在所述平坦化层中并且与所述薄膜晶体管交叠的第一氢阻挡层。

除了用于解决上述问题的手段之外的根据本发明各个示例的具体细节包括在下面的描述和附图中。

根据本发明的实施方式，通过包括设置在平坦化层中并且与薄膜晶体管交叠的第一氢阻挡层的发光显示设备以及包括发光显示设备的多屏发光显示设备，防止了在封装层中产生的氢渗透到薄膜晶体管。

根据本发明的实施方式，可提供在不具有不连续感的条件下显示图像的多屏发光显示设备。

将理解，前面的大体描述和下文的详细描述都是示例性的，旨在对要求保护的本发明提供进一步解释。

附图说明

给本发明提供进一步理解并且并入本申请组成本申请一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。

图1是图解根据本发明实施方式的发光显示设备的平面图。

图2A是图解根据图1所示的本发明实施方式的一个像素的图。

图2B是图解根据图1所示的本发明另一实施方式的一个像素的图。

图2C是图解根据图1所示的本发明又一实施方式的一个像素的图。

图3是图1所示的区域A的放大图。

图4是图解图1和3所示的一个子像素的等效电路图。

图5是图解图1和3所示的栅极驱动电路的图。

图6是图解根据本发明实施方式的发光显示设备的后表面的图。

图7是图解根据本发明另一实施方式的发光显示设备的后表面的图。

图8是沿图7所示的线I-I’截取的剖视图。

图9是图8所示的区域B的放大图。

图10是沿图7所示的线II-II’截取的剖视图。

图11是图8所示的区域C的放大图。

图12是图8所示的区域B的另一剖视图。

图13是图8所示的区域B的又一剖视图。

图14是图8所示的区域C的另一剖视图。

图15是图解根据本发明实施方式的多屏发光显示设备的图。

图16是沿图15所示的线III-III’截取的剖视图。

具体实施方式

现在详细参考本发明的实施方式进行描述，其中的一些示例可在附图中示出。在下文描述中，当确定对本文相关的公知功能或构造的详细描述会不必要地模糊本发明技术构思的要点时，将省略其详细描述。所描述的处理步骤和/或操作的进程是示例，但是，步骤和/或操作的顺序不限于本文阐述的那些，而是可如本领域已知的那样进行改变，除非步骤和/或操作必须以某一顺序发生。类似的参考标记通篇指代类似的元件。仅为了便于撰写说明书的目的选定了在下文解释中使用的各元件的名称，因此这些名称可不同于实际产品中使用的名称。

将通过参照附图描述的以下实施方式阐明本发明的优点和特点以及其实现方法。然而，本发明可以以不同的形式实施，不应解释为限于在此阐述的实施方式。而是，提供这些实施方式是为了使本公开内容透彻和完整，并且将本发明的范围充分地传递给所属领域技术人员。

为了描述本发明的多个实施方式而在附图中公开的元件的形状、大小、尺寸(例如长度、宽度、高度、厚度、半径、直径、面积等)、比例、角度和数量仅仅是示例，因而本发明不限于示出的细节。相似的参考标记通篇指代相似的要素。

为了便于描述示出了图中所示的每个组件的包括大小和厚度的尺寸，本发明不限于图中所示组件的大小和厚度，而是应注意，在所附的各个图中所示的组件的包括相对大小、位置和厚度的相对尺寸是本发明中的一部分。

相同的参考标记通篇指代相同的要素。在下面的描述中，当确定对相关已知功能或配置的详细描述会不必要地使本发明的重点模糊不清时，将省略该详细描述。在本申请中使用“包括”、“具有”和“包含”进行描述的情况下，可添加其他部分，除非使用了“仅”。

在解释一要素时，尽管没有明确说明，但该要素应解释为包含误差范围。

在描述位置关系时，例如，当两部分之间的位置关系被描述为“在……上”、“在……上方”、“在……下方”和“在……之后”时，可在这两部分之间设置一个或多个其他部分，除非使用了更限制性的术语比如“正好”或“直接”。

在描述时间关系时，例如，当时间顺序被描述为例如“在……之后”、“随后”、“接下来”和“在……之前”时，可包括不连续的情形下，除了使用了更限制性的术语比如“正好”、“紧接”或“直接”。

将理解到，尽管在此可使用术语“第一”、“第二”等来描述各种要素，但这些要素不应受这些术语限制。这些术语仅仅是用来将一要素与另一要素区分开。例如，在不背离本发明的范围的情况下，第一要素可被称为第二要素，类似地，第二要素可被称为第一要素。

在描述本发明的要素时，可使用诸如“第一”、“第二”、A、B、(a)、(b)等之类的术语。这些术语仅用于将相应要素与其它要素区分开，并且相应要素的实质、顺序或先后关系不受这些术语的限制。将理解，当一个元件或层和另一元件或层被描述为“在……上”或“连接”时，其不仅可直接位于另一个元件或层上或者直接连接至另一个元件或层，也可存在中间元件或层。此外，应理解，当一个元件设置在另一元件上或下方时，其可指这些元件被设置为彼此直接接触的情形，也可指这些元件被设置为彼此不直接接触。

术语“至少一个”应当理解为包括相关所列要素中的一个或多个的任意和所有组合。例如，“第一要素、第二要素和第三要素的至少一个”的含义是指从第一要素、第二要素和第三要素中的两个或更多个提出的所有要素的组合以及第一要素、第二要素或第三要素。

本文使用的术语“围绕”包括至少部分地围绕以及完全包围相关元件的一个或多个。类似地，本文使用的术语“覆盖”包括至少部分地覆盖以及完全覆盖相关元件的一个或多个。例如，如果封装层围绕堰，这可被解释为封装层至少部分地围绕堰。但是，在一些实施方式中，封装层可完全包围堰。本文使用的术语“围绕”的含义可基于相关附图和实施方式进行进一步指明。在本发明中，使用术语“围绕”、“至少部分地围绕”、“完全包围”等。根据上文阐述的“围绕”的定义，当在实施方式中仅使用术语“围绕”时，其可指至少部分地围绕或者完全包围相关元件的一个或多个。这同样适用于术语“覆盖”。

如所属领域技术人员可充分理解的，本发明各实施方式的特点可彼此部分或整体地结合或组合，并且可在技术上彼此进行各种互操作和驱动。本发明的多个实施方式可彼此独立实施，或者可以以相互依赖的关系共同实施。

下文中，将参照附图详细描述本发明的实施方式。在对每幅图的元件添加参考标记时，尽管在不同图中示出，但是相似的参考标记可指代相似的元件。此外，为了便于说明，附图中示出的每个元件的尺寸不同于实际尺寸，因此不限于附图中示出的尺寸。

图1是图解根据本发明实施方式的发光显示设备的平面图。

参照图1，根据本发明实施方式的发光显示设备(或显示面板)10可包括基板100，基板100包括显示区AA、位于基板100的显示区AA中的多个像素P、以及堰(dam)104。

基板100可称为第一基板、基础基板或像素阵列基板。基板100可以是玻璃基板，或者可以是可弯曲或具有柔性的薄玻璃基板或塑料基板。

基板100的显示区AA可以是显示图像的区域，其可称为有源部、有源区、显示部或显示区域。显示区AA的尺寸可等于或基本等于基板100(或发光显示设备或显示面板)的尺寸。例如，显示区AA的尺寸可等于基板100的前表面的总尺寸。因此，显示区AA可实现(或设置)在基板100的整个前表面上，由此基板100可不包括沿着第一表面的外围部(或边缘部)设置以围绕整个显示区AA的不透明非显示部。因此，发光显示设备的整个前表面可实现显示区AA。

显示区AA的端部(或最外侧)可与基板100的外表面OS交叠或基本对准。例如，相对于发光显示设备的厚度方向Z，显示区AA的侧表面(或端线)可在从基板100的外表面OS垂直延伸的垂直延伸线VL(见图8)处基本对准。显示区AA的侧表面可不被单独机构围绕，并且可仅邻接周围的空气。例如，显示区AA的所有侧表面可设置为与空气直接接触的结构而不被单独机构围绕。因此，与显示区AA的端部对应的基板100的外表面OS可仅被空气围绕(或邻接周围的空气)，由此，根据本发明实施方式的发光显示设备可具有空气边框结构或无边框结构(或零边框或没有边框)，其中显示区AA的端部(或侧表面)被空气而不是不透明的非显示区围绕。

多个像素P可沿着第一方向X和第二方向Y以第一间隔D1布置(或设置)在基板100的显示区AA处。例如，第一方向X可横断第二方向Y或者与第二方向Y交叉或相交。第一方向X可以是基板100或发光显示设备的宽度方向、水平方向或第一长度方向(例如，宽度侧的长度方向)。第二方向Y可以是基板100或发光显示设备的长度方向、垂直方向或第二长度方向(例如，长度侧的长度方向)。

多个像素P的每一个可在基板100的显示区AA上限定的多个像素区上实现。多个像素P的每一个可具有平行于第一方向X的第一长度L1以及平行于第二方向Y的第二长度L2。第一长度L1可与第二长度L2或第一间隔D1相同。第一长度L1和第二长度L2可与第一间隔D1相同。因此，多个像素(或像素区)P可全部具有相同尺寸。

沿第一方向X和第二方向Y彼此相邻的两个像素P在没有制造工艺的误差范围的条件下可具有相同的第一间隔D1。第一间隔D1可以是两个相邻像素P之间的节距(或像素节距)。例如，像素P的第一长度L1或第二长度L2可称为像素节距(pixel pitch)。例如，第一间隔(或者像素节距)D1可以是两个相邻像素P的中心部之间的距离(或长度)。例如，第一间隔(或像素节距)D1可以是两个相邻像素P的中心部之间的最短距离(或最短长度)。

根据实施方式的多个像素P的每一个可包括：包括在基板100上的像素区中实现的像素电路的电路层；以及设置在电路层处并且接合至像素电路的发光器件层。像素电路响应于从设置在像素区中的像素驱动线提供的数据信号和扫描信号来输出对应于数据信号的数据电流。发光器件层可包括通过从像素电路提供的数据电流而发光的自发光器件。下文将描述像素驱动线、像素电路和发光器件层。

多个像素P可被划分(或分类)为最外像素Po和位于最外像素内侧的内部像素(或内像素)Pi。

最外像素Po可以是多个像素P中的最靠近基板100的外表面OS设置的像素。

在最外像素Po的每一个的中心部与基板100的外表面OS之间的第二间隔D2可以是第一间隔D1的一半或更小。例如，第二间隔D2可以是在最外像素Po区的中心部与基板100的外表面OS之间的距离(或长度)。例如，第二间隔D2可以是在最外像素Po区的中心部与基板100的外表面OS之间的最短距离(或最短长度)。

当第二间隔D2大于第一间隔D1的一半时，基板100可通过在第一间隔D1的一半与第二间隔D2之间的差区域而具有大于显示区AA的尺寸，由此，在最外像素Po的端部和基板100的外表面OS之间的区域可被配置为围绕整个显示区AA的非显示区。例如，当第二间隔D2大于第一间隔D1的一半时，基板100可不包括基于围绕整个显示区AA的非显示区的边框区。另一方面，当第二间隔D2是第一间隔D1的一半或更小时，每个最外像素Po的端部可与基板100的外表面OS对准(或者可设置在基板100的外表面OS处)，或者显示区AA的端部可与基板100的外表面OS对准(或者可设置在基板100的外表面OS处)，由此，显示区AA可在基板100的整个前表面上实现(或设置)。

内部像素Pi可以是多个像素P之中的除了最外像素Po之外的像素，或者可以是多个像素P之中的由最外像素Po围绕的像素。内部像素(或第二像素)Pi可被实现为具有与最外像素(或第一像素)Po不同的构造或结构。

堰104可实现在基板100的外围部处，或者可实现在位于显示区AA中的最外像素Po的每一个的外围部处。例如，堰104可设置为在每个最外像素Po的中心部和基板100的外表面OS之间具有闭环线形状(或闭环形状)。因此，最外像素Po可包括堰104，由此可实现为与不包括堰104的内部像素Pi具有不同的结构或构造。

根据本发明实施方式的堰104可防止在每个最外像素Po的外围部处设置在发光器件层上方的封装层中的有机封装层的扩散或溢出。此外，堰104可在每个最外像素Po的外围部处隔离(或断开)发光器件层中的至少一些层，由此防止或最小化由水分(或湿气)的侧向渗透导致的发光器件层的可靠性降低。堰104可包括在基板100的外围部处或者在每个最外像素Po的外围部处物理地隔离发光器件层中的至少一些层的功能、防止有机封装层的扩散或溢出的功能、以及防止水分(或湿气)在基板100的侧向方向上渗透的功能。

根据本发明实施方式的发光显示设备(或显示面板)10可进一步包括凹槽线。此外，根据本发明实施方式的发光显示设备(或显示面板)10可进一步包括阻挡结构(barrierstructure)105。

阻挡结构105可实现在基板100的外围部处，或者可实现在位于显示区AA中的每个最外像素Po的外围部处。例如，阻挡结构105可设置在每个最外像素Po的外围部处，以在基板100的外表面OS和堰104之间具有闭环线形状(或闭环形状)。例如，阻挡结构105可设置在每个最外像素Po的外围部处以在堰104的外侧围绕堰104。此外，阻挡结构105可设置在堰104的内部，并且可设置为被堰104围绕。阻挡结构105可设置为在平坦化层102(见图8)的侧表面和堰104之间具有闭环线形状。因此，最外像素Po可包括阻挡结构105，由此可实现为与不包括阻挡结构105的内部像素Pi具有不同的结构或构造。

根据本发明实施方式的阻挡结构105可在每个最外像素Po的外围部处隔离(或断开)发光器件层，以阻挡侧向水分渗透路径，由此防止或最小化由水分(或湿气)的侧向渗透导致的发光器件层的可靠性降低。

根据本发明实施方式的阻挡结构105可包括彼此平行布置以具有围绕堰104的闭环线形状(或闭环形状)的多个阻挡图案。

根据本发明实施方式的多个阻挡图案的每一个可包括用于隔离(或断开)发光器件层的底切结构。例如，多个阻挡图案的每一个可包括由屋檐结构(eaves structure)实现的底切区。因此，发光器件层中的至少一个层可通过多个阻挡图案的每一个的底切区而物理地隔离(或断开)。

根据本发明实施方式的发光显示设备(或显示面板)10可进一步包括焊盘部110。

焊盘部110可以是第一焊盘部或前焊盘部。焊盘部110可包括用于从驱动电路部接收数据信号、栅极控制信号、像素驱动电源、基准电压和像素公共电压等的多个第一焊盘。

焊盘部110可包括在位于基板100的平行于第一方向X的第一表面的第一外围部处的最外像素Po内。也就是说，位于基板100的第一外围部处的最外像素Po可包括多个第一焊盘的至少之一。因此，多个第一焊盘可设置或包括在显示区AA内，由此基于焊盘部110的非显示区(或边框区)可未形成或可不位于基板100上。因此，最外像素(或第一像素)Po可包括焊盘部110，由此可实现为与不包括焊盘部110的内部像素(或第二像素)Pi具有不同的构造或结构。

例如，当焊盘部110未设置在最外像素Po内并且设置在最外像素Po与基板100的外表面OS之间时，基板100可包括与设置有焊盘部110的区域对应的非显示区(或非显示部)，并且由于非显示区，在最外像素Po和基板100的外表面OS之间的第二间隔D2可大于第一间隔D1的一半，整个基板100不会被实现为显示区AA，可需要用于覆盖非显示区的单独边框(或单独结构)。另一方面，根据本发明实施方式的焊盘部110可设置在最外像素Po和基板100的外表面OS之间以包括在最外像素Po内，从而基于焊盘部110的非显示区(或边框区)可未形成在或未位于最外像素Po与基板100的外表面OS之间。

根据实施方式的焊盘部110可包括第一像素驱动电源焊盘、第一数据焊盘、第一基准电压焊盘、第一栅极焊盘以及第一像素公共电压焊盘，但本发明的实施方式不限于此。

根据本发明实施方式的发光显示设备(或显示面板)10可进一步包括栅极驱动电路150。

栅极驱动电路150可设置在显示区AA内，以向设置在基板100上的像素P提供扫描信号(或栅极信号)。栅极驱动电路150可向设置在与第一方向X平行的水平线中的像素P同时提供扫描信号。例如，栅极驱动电路150可经由至少一条栅极线向设置在一条水平线中的像素P提供至少一个扫描信号。

根据实施方式的栅极驱动电路150可利用包括多个级电路单元(stage circuitunits)的移位寄存器来实现。也就是说，根据本发明实施方式的发光显示设备可包括设置在基板100的显示区AA中以向像素P提供扫描信号的移位寄存器。

多个级电路单元的每一个可包括多个分支电路，其沿着第一方向X在基板100的每条水平线中彼此分隔地布置。多个分支电路的每一个可包括至少一个薄膜晶体管(TFT)(或分支TFT)，并且可沿第一方向X设置在一条水平线中的多个像素P(或像素区)中的两个相邻像素之间。多个级电路单元的每一个可基于经由栅极控制线(其在显示区AA中彼此分隔地设置在多个像素P之间)提供的栅极控制信号通过多个分支电路的驱动来产生扫描信号，并且可将扫描信号提供给布置在相应水平线内的像素P。

图2A是图解根据图1所示的本发明实施方式的一个像素的图，图2B是图解根据图1所示的本发明另一实施方式的一个像素的图，图2C是图解根据图1所示的本发明又一实施方式的一个像素的图。

参照图1和2A，根据本发明实施方式的一个像素(或单位像素)P可包括第一至第四子像素SP1至SP4。

第一子像素SP1可设置在像素区PA的第一子像素区中，第二子像素SP2可设置在像素区PA的第二子像素区中，第三子像素SP3可设置在像素区PA的第三子像素区中，第四子像素SP4可设置在像素区PA的第四子像素区中。

根据实施方式的第一至第四子像素SP1至SP4可设置成2×2形式或四边形。第一至第四子像素SP1至SP4的每一个可包括多个发光区EA1至EA4和多个电路区CA1至CA4。例如，发光区EA1至EA4可称为开口区、开口部或发光部。

第一至第四子像素SP1至SP4的每一个的发光区EA1至EA4可具有均匀的四边形结构，以具有尺寸彼此相同(或面积彼此相同)的方形。根据实施方式，具有均匀四边形结构的发光区EA1至EA4的每一个可被设置为在相应子像素区内靠近像素P的中心部CP，以具有比像素P的四等分区的每一个小的尺寸，或者可被设置为集中在像素P的中心部CP处。根据另一实施方式，具有均匀四边形结构的发光区EA1至EA4的每一个可设置在相应子像素区的中心部CP处，以具有比像素P的四等分区的每一个小的尺寸。

参照图1和2B，根据本发明另一实施方式的第一至第四子像素SP1至SP4的每一个可具有尺寸不同的非均匀四边形结构。例如，第一至第四子像素SP1至SP4的每一个的发光区EA1至EA4的每一个可具有尺寸彼此不同的非均匀四边形结构。

具有非均匀四边形结构的第一至第四子像素SP1至SP4的每一个的尺寸可基于分辨率、发光效率或图像质量来设定。根据另一实施方式，当发光区EA1至EA4具有非均匀四边形结构时，在第一至第四子像素SP1至SP4的发光区EA1至EA4之中，第四子像素SP4的发光区EA4可具有最小尺寸，第三子像素SP3的发光区EA3可具有最大尺寸。例如，具有非均匀四边形结构的第一至第四子像素SP1至SP4的每一个的发光区EA1至EA4的每一个可被设置为集中在像素P的中心部CP周围(或附近)。

参照图1和2C，根据另一实施方式的第一至第四子像素SP1至SP4的每一个可具有1×4的形式或均匀的条纹结构(stripe structure)。例如，第一至第四子像素SP1至SP4的发光区EA1至EA4可具有1×4的形式或均匀的条纹结构。

具有均匀条纹结构的第一至第四子像素SP1至SP4的发光区EA1至EA4的每一个可具有矩形，其包括平行于第一方向X的短边以及平行于第二方向Y的长边。

根据实施方式，具有均匀条纹结构的发光区EA1至EA4的每一个可被设置为在相应子像素区内靠近像素P的中心部CP，以具有比像素P的四等分区的每一个小的尺寸，或者可被设置为集中在像素P的中心部处。

根据另一实施方式，具有均匀条纹结构的发光区EA1至EA4的每一个可设置在整个相应子像素区的中心部CP处，以具有比像素P的四等分区的每一个小的尺寸。

根据另一实施方式，具有均匀条纹结构的发光区EA1至EA4的每一个可设置在整个相应子像素区处，以具有与像素P的四等分区的每一个相同的尺寸。

可选地，第一至第四子像素SP1至SP4的每一个的发光区EA1至EA4的每一个可具有尺寸不同的非均匀条纹结构。根据实施方式，当发光区EA1至EA4具有非均匀条纹结构时，在第一至第四子像素SP1至SP4的发光区EA1至EA4中，第四子像素SP4的发光区EA4可具有最小尺寸，第三子像素SP3的发光区EA3可具有最大尺寸，但本发明的实施方式不限于此。

参照图2A和2B，第一至第四子像素SP1至SP4的每一个的电路区CA1至CA4可设置在发光区EA1至EA4中的相应发光区周围(或附近)。电路区CA1至CA4的每一个可包括用于使第一至第四子像素SP1至SP4的相应子像素发光的像素电路和像素驱动线。例如，电路区CA1至CA4可称为非发光区、非开口区、非发光部、非开口部或外围部。

可选地，为了提高与发光区EA1至EA4的尺寸对应的子像素SP1至SP4的开口率或者随着像素P的分辨率的提高而减小像素节距D1，第一至第四子像素SP1至SP4的发光区EA1至EA4可延伸至电路区CA1至CA4以与电路区CA1至CA4的一部分或全部交叠。例如，由于第一至第四子像素SP1至SP4的发光区EA1至EA4具有顶发光结构，因此发光区EA1至EA4的每一个可被布置为与相应的电路区CA1至CA4交叠。在这种情形下，发光区EA1至EA4的每一个可具有大于或等于相应电路区CA1至CA4的尺寸。

参照图2A至2C，第一子像素SP1可被实现为发射第一颜色的光，第二子像素SP2可被实现为发射第二颜色的光，第三子像素SP3可被实现为发射第三颜色的光，第四子像素SP4可被实现为发射第四颜色的光。例如，第一至第四颜色的每一个可不同。作为实施方式，第一颜色可以是红色，第二颜色可以是蓝色，第三蓝色可以是白色，第四颜色可以是绿色。作为另一实施方式，第一至第四颜色的一些可以相同。例如，第一颜色可以是红色，第二颜色可以是第一绿色，第三颜色可以是第二绿色，第四颜色可以是蓝色。

可选地，在具有均匀条纹结构或非均匀条纹结构的第一至第四子像素SP1至SP4中，被实现为发射白色光的白色子像素可省略。

图3是图1所示的区域A的放大图，图4是图解图1和3所示的一个子像素的等效电路图。

参照图1、3和4，根据本发明实施方式的基板100可包括：像素驱动线DL、GL、PL、CVL、RL和GCL；多个像素P；公共电极CE；多个公共电极连接部CECP；堰104；阻挡结构105；以及焊盘部110。

像素驱动线DL、GL、PL、CVL、RL和GCL可包括多条数据线DL、多条栅极线GL、多条像素驱动电源线PL、多条像素公共电压线CVL、多条基准电压线RL和多条栅极控制线GCL。

多条数据线DL可沿着第二方向Y长长地延伸，并且可沿着第一方向X在基板100的显示区AA中以预定间隔彼此分隔地设置。例如，在多条数据线DL中，奇数数据线DLo可设置在沿第二方向Y布置在基板100处的多个像素区PA的每一个的第一外围部处，偶数数据线DLe可设置在沿第二方向Y布置在基板100处的多个像素区PA的每一个的第二外围部处，但本发明的实施方式不限于此。

多条栅极线GL可沿着第一方向X长长地延伸，并且可沿着第二方向Y在基板100的显示区AA中以预定间隔彼此分隔地设置。例如，多条栅极线GL中的奇数栅极线GLo可设置在沿第一方向X布置在基板100处的多个像素区PA的每一个的第三外围部处。多条栅极线GL中的偶数栅极线GLe可设置在沿第一方向X布置在基板100处的多个像素区PA的每一个的第四外围部处，但本发明的实施方式不限于此。

多条像素驱动电源线PL可沿着第二方向Y长长地延伸，并且可沿着第一方向X在基板100的显示区AA中以预定间隔彼此分隔地设置。例如，在多条像素驱动电源线PL中，奇数像素驱动电源线PL可设置在相对于第一方向X的奇数像素区PA的第一外围部处，偶数像素驱动电源线PL可设置在相对于第一方向X的偶数像素区PA的第二外围部处，但本发明的实施方式不限于此。

多条像素驱动电源线PL中的两条相邻的像素驱动电源线PL可接合至沿着第二方向Y布置的每个像素区PA中设置的多条电源共享线PSL。例如，多条像素驱动电源线PL可通过多条电源共享线PSL彼此电连接，由此可具有梯子结构(ladder structure)或网结构。多条像素驱动电源线PL可具有梯子结构或网结构，由此可防止或减小(在一些实施方式中，最小化)由多条像素驱动电源线PL的每一条的线电阻导致的像素驱动电源的压降(IR降)。因此，根据本发明实施方式的发光显示设备可防止或减小(在一些实施方式中，最小化)由于提供给布置在显示区AA处的每个像素P的像素驱动电源的偏差导致的图像质量降低。

多条电源共享线PSL的每一条可从相邻的像素驱动电源线PL与第一方向X平行地分支，并且可设置在每个像素区PA的中部区域中，但本发明的实施方式不限于此。

多条像素公共电压线CVL可沿着第二方向Y长长地延伸，并且可沿着第一方向X在基板100的显示区AA中以预定间隔彼此分隔地设置。例如，多条像素公共电压线CVL的每一条可设置在相对于第一方向X的偶数像素区PA的第一外围部处。

多条基准电压线RL可沿着第二方向Y长长地延伸，并且可沿着第一方向X在基板100的显示区AA中以预定间隔彼此分隔地设置。多条基准电压线RL的每一条可设置在沿第二方向Y布置的每个像素区PA的中心区中。

多条基准电压线RL的每一条可在每个像素区PA中被沿着第一方向X相邻的两个子像素(SP1,SP2)(SP3,SP4)共享。因此，在一些实施方式中，多条基准电压线RL的每一条可包括基准分支线RDL。基准分支线RDL可在每个像素区PA中分支(或突出)到沿着第一方向X相邻的两个子像素(SP1,SP2)(SP3,SP4)，并且可电连接至相邻的两个子像素(SP1,SP2)(SP3,SP4)。

多条栅极控制线GCL的每一条可沿着第二方向Y长长地延伸，并且可沿着第一方向X在基板100的显示区AA中以预定间隔彼此分隔地设置。例如，多条栅极控制线GCL的每一条可设置在多个像素区PA之间，或者设置在相对于第一方向X相邻的两个像素区PA之间的边界区处。

多个像素P的每一个可包括至少三个子像素。例如，多个像素P的每一个可包括第一至第四子像素SP1至SP4。

第一至第四子像素SP1至SP4的每一个可包括像素电路PC以及发光器件层。

根据实施方式的像素电路PC可设置在像素区PA的电路区中，并且可连接至与其相邻的栅极线GLo或GLe、与其相邻的数据线DLo或DLe、以及像素驱动电源线PL。例如，设置在第一子像素SP1中的像素电路PC可连接至奇数数据线DLo和奇数栅极线GLo，设置在第二子像素SP2中的像素电路PC可连接至偶数数据线DLe和奇数栅极线GLo，设置在第三子像素SP3中的像素电路PC可连接至奇数数据线DLo和偶数栅极线GLe，设置在第四子像素SP4中的像素电路PC可连接至偶数数据线DLe和偶数栅极线GLe。

第一至第四子像素SP1至SP4的每一个的像素电路PC可响应于从相应栅极线GLo或GLe提供的扫描信号来采样从相应数据线DLo或DLe提供的数据信号，并且可基于采样的数据信号来控制从像素驱动电源线PL流入到发光器件层的电流。

根据实施方式的像素电路PC可包括第一开关薄膜晶体管Tsw1、第二开关薄膜晶体管Tsw2、驱动薄膜晶体管Tdr和存储电容器Cst，但本发明的实施方式不限于此。在下文描述中，薄膜晶体管可称为TFT。

第一开关TFT Tsw1可包括：连接至相应栅极线GL(GLo或GLe)的栅极、连接至相应数据线DL(DLo或DLe)的第一源极/漏极、以及连接至驱动TFT Tdr的栅极节点n1的第二源极/漏极。第一开关TFT Tsw1可由经由相应栅极线GL(GLo或GLe)提供的扫描信号导通，并且可将经由相应数据线DL(DLo或DLe)提供的数据信号传输给驱动TFT Tdr的栅极节点n1。

第二开关TFT Tsw2可包括：连接至相应栅极线GL(GLo或GLe)的栅极、连接至驱动TFT Tdr的源极节点n2的第一源极/漏极、以及连接至相应基准电压线RL的第二源极/漏极。第二开关TFT Tsw2可由经由相应栅极线GL(GLo或GLe)提供的扫描信号导通，并且可将经由相应基准电压线RL提供的基准电压传输给驱动TFT Tdr的源极节点n2。例如，第二开关TFTTsw2可与第一开关TFT Tsw1同时导通。

存储电容器Cst可形成在驱动TFT Tdr的栅极节点n1和源极节点n2之间。根据实施方式的存储电容器Cst可包括连接至驱动TFT Tdr的栅极节点n1的第一电容器电极、连接至驱动TFT Tdr的源极节点n2的第二电容器电极、以及形成在第一电容器电极和第二电容器电极之间的交叠区中的介电层。存储电容器Cst可利用在驱动TFT Tdr的栅极节点n1和源极节点n2之间的差电压充电，然后可基于其充入的电压来使驱动TFT Tdr导通或截止。

驱动TFT Tdr可包括：共同连接至第一开关TFT Tsw1的第二源极/漏极以及存储电容器Cst的第一电容器电极的栅极(或栅极节点n1)；共同连接至第二开关TFT Tsw2的第一源极/漏极、存储电容器Cst的第二电容器电极、以及发光器件层的像素电极PE的第一源极/漏极(或源极节点n2)；以及连接至相应像素驱动电源线PL的第二源极/漏极(或漏极节点)。驱动TFT Tdr可基于存储电容器Cst的电压导通，并且可控制从像素驱动电源线PL流入到发光器件层的电流量。

发光器件层可设置在像素区PA的发光区EA中，并且电连接至像素电路PC。根据实施方式的发光器件层可包括电连接至像素电路PC的像素电极PE、电连接至像素公共电压线CVL的公共电极CE、以及插置在像素电极PE和公共电极CE之间的自发光器件ED。

多个公共电极连接部CECP的每一个可设置在分别与多条像素公共电压线CVL交叠的多个像素P之间，并且可将公共电极CE电连接至多条像素公共电压线CVL的每一条。相对于第二方向Y，根据实施方式的多个公共电极连接部CECP的每一个可在多个像素P之间的部分处(或者在多个像素P之间的边界部处)电连接至多条像素公共电压线CVL的每一条，并且可电连接至公共电极CE的一部分，由此可将公共电极CE电连接至多条像素公共电压线CVL的每一条。例如，公共电极CE可通过对应于底切结构的侧向接触结构而接合至多个公共电极连接部CECP的每一个。

多个公共电极连接部CECP的每一个可设置在多个像素P之间的部分中，以将公共电极CE电连接至多条像素公共电压线CVL的每一条，由此可防止或减小(在一些实施方式中，最小化)由公共电极CE的表面电阻导致的像素公共电压的压降(IR降)。因此，根据本发明实施方式的发光显示设备可防止或减小(在一些实施方式中，最小化)由提供给显示区AA中布置的每个像素P的像素公共电压的偏差导致的图像质量劣化。

根据本发明的实施方式，多个公共电极连接部CECP的每一个可与具有至少双层结构的像素电极PE一起形成，以便电连接至多条像素公共电压线CVL的每一条。多个公共电极连接部CECP的每一个可通过具有“(”形剖面结构或“〈”形剖面结构的侧向接触结构连接至公共电极CE。例如，当多个公共电极连接部CECP的每一个由第一和第二金属层形成时，多个公共电极连接部CECP的每一个可包括侧向接触结构，其对应于通过在第一金属层和第二金属层之间的蚀刻速度差而形成在第一金属层的侧表面上的底切结构或锥形结构。例如，当多个公共电极连接部CECP的每一个由第一至第三金属层形成时，多个公共电极连接部CECP的每一个可包括侧向接触结构，其对应于通过在第一金属层和第二金属层之间的蚀刻速度差而形成在第一金属层和/或第二金属层的侧表面处的底切结构或锥形结构。

堰104和阻挡结构105的每一个可设置或实现在最外像素Po或基板100的外围部处，以具有闭环线形状(或闭环形状)。这与参照图1描述的相同，因此省略其重复描述。

焊盘部110可设置在平行于第一方向X的、基板100的第一表面的第一外围部处。焊盘部110可设置在位于基板100的第一外围部处的、每个最外像素区PAo的第三外围部处。相对于第二方向Y，焊盘部110的端部可与每个最外像素区PAo的端部交叠或对齐。因此，焊盘部110可包括(或设置)在位于基板100的第一外围部处的每个最外像素区PAo中，因此基于第一焊盘部110的非显示区(或边框区)可未形成在或未位于基板100中。

焊盘部110可包括在基板100的第一外围部处沿着第一方向X彼此平行地设置的多个第一焊盘。多个第一焊盘可划分(或分类)为第一数据焊盘DP、第一栅极焊盘GP、第一像素驱动电源焊盘PPP、第一基准电压焊盘RVP、以及第一像素公共电压焊盘CVP。

多个第一数据焊盘DP的每一个可单独地(或以一一对应的关系)连接至位于基板100处的多条数据线DLo和DLe的每一条的一侧。

多个第一栅极焊盘GP的每一个可单独地(或以一一对应的关系)连接至位于基板100处的多条栅极控制线GCL的每一条的一侧。根据实施方式的多个第一栅极焊盘GP可划分(或分类)为第一起始信号焊盘、多个第一移位时钟焊盘、多个第一进位时钟焊盘、至少一个第一栅极驱动电源焊盘、以及至少一个第一栅极公共电源焊盘。

多个第一像素驱动电源焊盘PPP的每一个可单独地(或以一一对应的关系)连接至位于基板100处的多条像素驱动电源线PL的每一条的一个侧端。每个第一基准电压焊盘RVP可单独地(或以一一对应的关系)连接至位于基板100处的多条基准电压线RL的每一条的一个侧端。每个第一像素公共电压焊盘CVP可单独地(或以一一对应的关系)连接至位于基板100处的多条像素公共电压线CVL的每一条的一个侧端。

根据实施方式的焊盘部110可包括沿着第一方向X依次布置有第一像素驱动电源焊盘PPP、第一数据焊盘DP、第一基准电压焊盘RVP、第一数据焊盘DP、第一栅极焊盘GP、第一像素公共电压焊盘CVP、第一数据焊盘DP、第一基准电压焊盘RVP、第一数据焊盘DP、以及第一像素驱动电源焊盘PPP的多个焊盘组PG。多个焊盘组PG的每一个可连接至沿着第一方向X设置的两个相邻像素P。例如，多个焊盘组PG可包括：第一焊盘组PG1，其包括沿着第一方向X连续地设置在奇数像素区PA内的第一像素驱动电源焊盘PPP、第一数据焊盘DP、第一基准电压焊盘RVP、第一数据焊盘DP和第一栅极焊盘GP；以及第二焊盘组PG2，其包括沿着第一方向X连续地设置在偶数像素区PA内的第一像素公共电压焊盘CVP、第一数据焊盘DP、第一基准电压焊盘RVP、第一数据焊盘DP和第一像素驱动电源焊盘PPP。

根据实施方式的基板100可进一步包括多条辅助电压线SVL和多个辅助线连接部SLCP。例如，辅助电压线可称为附加电压线或辅助电压线等。

多条辅助电压线SVL的每一条可沿着第二方向Y长长地延伸，并且可被设置为与多条像素公共电压线CVL中的相应像素公共电压线CVL相邻。多条辅助电压线SVL的每一条可在不电连接至像素公共电压焊盘CVP的条件下电连接至相邻的像素公共电压线CVL，并且可经由相邻像素公共电压线CVL被提供像素公共电压。因此，在一些实施方式中，根据本发明实施方式的基板100可进一步包括用于将彼此相邻的像素公共电压线CVL与辅助电压线SVL电连接的多个线连接图案LCP。

多个线连接图案LCP的每一个可设置在基板100处，以便线连接图案LCP与彼此相邻的像素公共电压线CVL和辅助电压线SVL彼此交叠，并且可利用线跳接结构(linejumping structure)将彼此相邻的像素公共电压线CVL与辅助电压线SVL电连接。例如，多个线连接图案LCP的每一个的一侧可经由形成在辅助电压线SVL上方的绝缘层处的第一线接触孔电连接至辅助电压线SVL的一部分，并且多个线连接图案LCP的每一个的另一侧可经由形成在像素公共电压线CVL上方的绝缘层处的第二线接触孔电连接至像素公共电压线CVL的一部分。

多个辅助线连接部SLCP的每一个可将公共电极CE电连接至位于与多条辅助电压线SVL的每一条交叠的多个像素P之间的每条辅助电压线SVL。相对于第二方向Y，根据实施方式的多个辅助线连接部SLCP的每一个可在多个像素P之间的部分处或者在多个像素P之间的边界区处电连接至每条辅助电压线SVL，并且可电连接至公共电极CE的一部分，从而可将公共电极CE电连接至每条辅助电压线SVL。因此，公共电极CE可经由辅助线连接部SLCP附加地连接至每条辅助电压线SVL。因此，根据本发明实施方式的发光显示设备可防止或减小(在一些实施方式中，最小化)由于向布置在显示区AA中的每个像素P提供的像素公共电压的偏差导致的图像质量劣化。此外，在根据本发明实施方式的发光显示设备中，尽管未附加地设置(或形成)连接至每条辅助电压线SVL的像素公共电压焊盘CVP，但是像素公共电压可经由像素公共电压线CVL和多个线连接图案LCP的每一个被提供给每条辅助电压线SVL。

根据本发明实施方式的基板100可进一步包括封装层。

封装层可被实现为围绕发光器件层。根据实施方式的封装层可包括：设置在发光器件层、堰104和阻挡结构105上方的第一无机封装层(或第一封装层)；设置在第一无机封装层上方的第二无机封装层(或第三封装层)；以及位于由堰104限定的发光器件层上方并且插置在第一无机封装层和第二无机封装层之间的有机封装层(或第二封装层)。

有机封装层可覆盖发光器件层的顶表面(或上表面)，并且可朝向基板100的端部流动，有机封装层的扩散(或流动)可被堰104阻挡。堰104可限定或限制有机封装层的沉积区(或封装区)，并且可阻挡或防止有机封装层的扩散或溢出。

图5是图解图1和3所示的栅极驱动电路的图。

参照图1、3和5，根据本发明另一实施方式的栅极驱动电路150可被实现(或内置)在基板100的显示区AA内。栅极驱动电路150可基于经由焊盘部110和栅极控制线GCL提供的栅极控制信号来产生扫描信号，并将扫描信号依次提供给多条栅极线GL。

栅极控制线GCL可包括起始信号线、多条移位时钟线、至少一条栅极驱动电压线以及至少一条栅极公共电压线。栅极控制线GCL可沿着第二方向Y长长地延伸，并且可沿着第一方向X在基板100的显示区AA中以预定间隔彼此分隔地设置。例如，栅极控制线GCL可沿着第一方向X设置在至少一个或多个像素P之间。

根据本发明实施方式的栅极驱动电路150可利用包括多个级电路部1501至150m的移位寄存器实现，其中m是2或更大的整数。

多个级电路部1501至150m的每一个可沿着第一方向X单独地设置在基板100的第一表面的每条水平线中，并且可沿着第二方向Y彼此从属地连接。多个级电路部1501至150m的每一个可响应于经由焊盘部110和栅极控制线GCL提供的栅极控制信号以预定顺序产生扫描信号，并且可将扫描信号提供给相应栅极线GL。

根据实施方式的多个级电路部1501至150m的每一个可包括多个分支电路1511至151n以及分支网(branch network)153。

多个分支电路1511至151n可经由分支网153选择性地连接至相应的栅极控制线GCL，并且可经由分支网153彼此电连接。多个分支电路1511至151n的每一个可基于经由栅极控制线GCL提供的栅极控制信号和分支网153的电压产生扫描信号，并且可将扫描信号提供给相应栅极线GL。

多个分支电路1511至151n的每一个可包括构成多个级电路部1501至150m中的一个级电路部的多个TFT中的至少一个TFT(或分支TFT)。多个分支电路1511至151n中的任一个分支电路可包括连接至栅极线GL的上拉TFT。多个分支电路1511至151n中的另一分支电路可包括连接至栅极线GL的下拉TFT。

根据本发明实施方式的多个分支电路1511至151n的每一个可设置在位于基板100的每条水平线中的、两个相邻像素P之间的电路区处或者至少两个相邻像素P之间的电路区处，但本发明的实施方式不限于此。例如，多个分支电路1511至151n的每一个可根据构成多个级电路部1501至150m的每一个的TFT的数量以及设置在一条水平线中的像素P的数量而设置在至少一个或多个相邻像素P之间的电路区(或边界区)处。

分支网153可设置在基板100的每条水平线处并且可将多个分支电路1511至151n彼此电连接。根据本发明实施方式的分支网153可包括多条控制节点线以及多条网线。

多条控制节点线可设置在基板100的每条水平线处，并且可在一条水平线内选择性地连接至多个分支电路1511至151n。例如，多条控制节点线可设置在基板100的每条水平线处布置的像素区之中的上边缘区(或下边缘区)处。

多条网线可选择性地连接至位于基板100处的栅极控制线GCL，并且可选择性地连接至多个分支电路1511至151n。例如，多条网线可将从栅极控制线GCL提供的栅极控制信号传输给相应的分支电路1511至151n，并且可在多个分支电路1511至151n之间传输信号。

如上所述，根据本发明的实施方式，由于栅极驱动电路150设置在基板100的显示区AA内，所以在最外像素区PAo的中心部与基板100的外表面OS之间的第二间隔D2可等于或小于相邻像区素PA之间的第一间隔(或像素节距)D1的一半。例如，当栅极驱动电路150未设置在基板100的显示区AA内并且设置在基板100的外围部处时，第二间隔D2可不等于或小于第一间隔D1的一半。因此，在根据本发明实施方式的发光显示设备中，栅极驱动电路150可设置在基板100的显示区AA内，由此第二间隔D2可被实现为等于或小于第一间隔D1的一半，并且发光显示设备可被实现为具有包括零边框或者未设置边框区的空气边框结构。

图6是图解根据本发明实施方式的发光显示设备的后表面的图。

参照图1、3和6，根据本发明实施方式的发光显示设备可进一步包括第二焊盘部210，其设置在基板100的后表面(背侧表面)100b处。

第二焊盘部210可设置在与位于基板100的前表面100a(见图9)处的焊盘部110交叠的、基板100的后表面100b的一个外围部(或第一后外围部)处。在图6的下文描述中，设置在基板100的前表面100a处的焊盘部110可称为第一焊盘部110。

第二焊盘部210可包括多个第二焊盘(或布线焊盘)，其沿着第一方向X以某一间隔布置，以分别与第一焊盘部110的焊盘交叠。在图6的下文描述中，焊盘部110的焊盘可称为第一焊盘。

多个第二焊盘可划分(或分类)为与第一焊盘部110的多个第一像素驱动电源焊盘PPP的每一个交叠的多个第二像素驱动电源焊盘、与第一焊盘部110的多个第一数据焊盘DP的每一个交叠的多个第二数据焊盘、与第一焊盘部110的多个第一基准电压焊盘RVP的每一个交叠的多个第二基准电压焊盘、与第一焊盘部110的多个第一栅极焊盘GP的每一个交叠的多个第二栅极焊盘以及与第一焊盘部110的多个第一像素公共电压焊盘CVP的每一个交叠的多个第二像素公共电压焊盘。

根据本发明实施方式的发光显示设备可进一步包括设置在基板100的后表面100b上的至少一个第三焊盘部230和连线部250。

至少一个第三焊盘部230(或输入焊盘部)可设置在基板100的后表面100b处。例如，至少一个第三焊盘部230可设置在与基板100的后表面100b的第一外围部相邻的中间部分处。根据本发明实施方式的至少一个第三焊盘部可包括按照某一间隔彼此分隔开的多个第三焊盘(或输入焊盘)。例如，至少一个第三焊盘部230可包括多个第三像素驱动电源焊盘、多个第三数据焊盘、多个第三基准电压焊盘、多个第三栅极焊盘以及多个第三像素公共电压焊盘。

连线部250可包括设置在第二焊盘部210和至少一个第三焊盘部230之间的多条连线。

根据本发明实施方式的连线部250可包括单独地(或以一一对应的关系)将第二像素驱动电源焊盘连接至第三像素驱动电源焊盘的多条像素驱动电源连线、单独地(或以一一对应的关系)将第二数据焊盘连接至第三数据焊盘的多条数据连线、单独地(或以一一对应的关系)将第二基准电压焊盘连接至第三基准电压焊盘的多条基准电压连线、单独地(或以一一对应的关系)将第二栅极焊盘连接至第三栅极焊盘的多条栅极连线、以及单独地(或以一一对应的关系)将第二像素公共电压焊盘连接至第三像素公共电压焊盘的多条像素公共电压连线。

多条像素公共电压连线的每一条可包括第一公共连线251和第二公共连线253。第一公共连线251可设置在第二焊盘部210和至少一个第三焊盘部230之间，并且共同连接至多个第二像素公共电压焊盘。第二公共连线253可共同连接至多个第三像素公共电压焊盘，并电连接至第一公共连线251。第二公共连线253可设置在与第一公共连线251不同的层上，并且可经由通孔电连接至第一公共连线251。第二公共连线253的尺寸可在从第三焊盘部230到基板100的外围部的方向上逐渐增加，以便减小(或最小化)像素公共电压的压降。

根据本发明实施方式的发光显示设备可进一步包括设置在基板100的外表面OS处的布线部400。

布线部400可被设置为围绕基板100的第一焊盘部110、外表面OS和第二焊盘部210。

根据实施方式的布线部400可包括多条布线410。多条布线410的每一条可沿着第一方向X以某一间隔设置，可形成为围绕基板100的第一焊盘部110、外表面OS和第二焊盘部210，并且可按照一一对应的关系电连接至第一焊盘部110的第一焊盘和第二焊盘部210的第二焊盘的每一个。根据实施方式，多条布线410的每一条可通过使用导电胶的印刷工艺形成。根据另一实施方式，多条布线410的每一条可通过将导电胶图案转印到由柔性材料制成的转移焊盘(transfer pad)并将转印到转移焊盘的导电胶图案转印到布线部400的转移工艺。例如，导电胶可以是Ag胶，但本发明的实施方式不限于此。

根据本发明实施方式的多条布线410可划分(分类)为多条像素电源布线411、多条数据布线413、多条基准电压布线415、多条栅极布线417、以及多条像素公共电压布线419。

多条像素电源布线411可被形成为围绕第一焊盘部110、外表面OS和第二焊盘部210，并且可按照一一对应的关系电连接至第一焊盘部110的多个第一像素驱动电源焊盘以及第二焊盘部210的多个第二像素驱动电源焊盘。

多条数据布线413可被形成为围绕第一焊盘部110、外表面OS和第二焊盘部210，并且可按照一一对应的关系电连接至第一焊盘部110的多个第一数据焊盘以及第二焊盘部210的多个第二数据焊盘。

多条基准电压布线415可被形成为围绕第一焊盘部110、外表面OS和第二焊盘部210，并且可按照一一对应的关系电连接至第一焊盘部110的多个第一基准电压焊盘以及第二焊盘部210的多个第二基准电压焊盘。

多条栅极布线417可被形成为围绕第一焊盘部110、外表面OS和第二焊盘部210，并且可按照一一对应的关系电连接至第一焊盘部110的多个第一栅极焊盘以及第二焊盘部210的多个第二栅极焊盘。

多条像素公共电压布线419可被形成为围绕第一焊盘部110、外表面OS和第二焊盘部210，并且可按照一一对应的关系电连接至第一焊盘部110的多个第一像素公共电压焊盘以及第二焊盘部210的多个第二像素公共电压焊盘。

根据本发明实施方式的显示设备或布线部400可进一步包括边缘涂覆层。

边缘涂覆层可被实现为覆盖多个布线部400。根据实施方式的边缘涂覆层可被实现为覆盖多条布线410以及基板100的第一外围部和第一外表面OS的全部。边缘涂覆层可防止包含金属材料的多条布线410的每一条的腐蚀，或者可防止在多条布线410之间的电短路。此外，边缘涂覆层可防止或减小(在一些实施方式中，最小化)由多条布线410、以及第一焊盘部110的第一焊盘导致的外部光的反射。根据实施方式的边缘涂覆层可包含具有黑色墨水的光阻挡材料。例如，边缘涂覆层可以是边缘保护层或边缘绝缘层。

根据本发明实施方式的发光显示设备可进一步包括驱动电路部500。

驱动电路部500可基于从显示驱动系统提供的时序同步信号和数字视频数据驱动位于基板100上的像素P(或者使像素P发光)，以允许显示区AA显示对应于图像数据的图像。驱动电路部500可连接至位于基板100的后表面100b处的至少一个第三焊盘部230，并且可向至少一个第三焊盘部230输出用于驱动设置在基板100处的像素P(或者使像素P发光)的驱动电源、数据信号和栅极控制信号。

根据实施方式的驱动电路部500可包括柔性电路膜510、驱动集成电路(IC)530、印刷电路板(PCB)550、时序控制器570和电源电路590。

柔性电路膜510可连接至位于基板100的后表面100b处的至少一个第三焊盘部230。

驱动IC 530可安装在柔性电路膜510上。驱动IC 530可接收从时序控制器570提供的数据控制信号和子像素数据，基于数据控制信号将子像素数据转换成模拟数据信号，并将模拟数据信号提供给相应数据线DL。可经由柔性电路膜510将数据信号提供给至少一个第三焊盘部230中的相应第三数据焊盘。

驱动IC 530可经由设置在基板100处的多条基准电压线RL(或像素感测线)感测设置在子像素SP中的驱动TFT的特性值，产生与每个子像素的感测值对应的感测原始数据(sensing raw data)，并将每个子像素的感测原始数据提供给时序控制器570。

PCB 550可接合至柔性电路膜510的另一侧外围部。PCB 550可在驱动电路部500的元件之间传输信号和电源。

时序控制器570可安装在PCB 550上，并且可经由位于PCB 550上的用户连接器接收从显示驱动系统提供的时序同步信号和数字视频数据。可选地，时序控制器570可不安装在PCB 550上，并且可实现在显示驱动系统中，或者可安装在PCB 550和显示驱动系统之间连接的单独控制板上。

时序控制器570可基于时序同步信号来排列数字视频数据，以产生与设置在显示区AA中的像素排列结构匹配的像素数据，并且可向驱动IC 530提供产生的像素数据。

时序控制器570可基于时序同步信号产生数据控制信号和栅极控制信号的每一个，基于数据控制信号控制驱动IC 530的驱动时序，并且基于栅极控制信号控制栅极驱动电路150的驱动时序。例如，时序同步信号可包括垂直同步信号、水平同步信号、数据使能信号以及主时钟(或点时钟)。

根据本发明实施方式的数据控制信号可包括源极起始脉冲、源极移位时钟以及源极输出信号等。数据控制信号可经由柔性电路膜510被提供给驱动IC 530。

根据实施方式的栅极控制信号可包括起始信号(或栅极起始脉冲)、多个移位时钟、正向驱动信号和反向驱动信号。在这种情形下，多个移位时钟可包括其相位依次移位的多个扫描时钟以及其相位依次移位的多个进位时钟。此外，根据实施方式的栅极控制信号可进一步包括用于感测设置在子像素SP中的驱动TFT的特性值的外部感测线选择信号、外部感测复位信号以及外部感测控制信号。栅极控制信号可经由柔性电路膜510、至少一个第三焊盘部230、连线部250、第二焊盘部210、布线部400、第一焊盘部110和栅极控制线GCL被提供给栅极驱动电路150。

时序控制器570可在预定的外部感测时段期间基于外部感测模式驱动栅极驱动电路150和驱动IC 530的每一个，基于从驱动IC 530提供的感测原始数据产生用于补偿每个子像素的驱动TFT的特性变化的每个子像素的补偿数据，并且基于产生的每个子像素的补偿数据来调制每个子像素的像素数据。例如，时序控制器570可基于与垂直同步信号的消隐时段(或垂直消隐时段)对应的每个外部感测时段的外部感测模式来驱动栅极驱动电路150和驱动IC 530的每一个。例如，外部感测模式可在向显示设备通电的过程中、在将显示设备断电的过程中、在显示设备被长时间驱动之后将显示设备断电的过程中、或者在实时或周期性设置的帧的消隐时段(blank period)中执行。

根据实施方式的时序控制器570可基于外部感测模式将从驱动IC 530提供的每个子像素的感测原始数据存储在存储电路中。此外，在显示模式中，时序控制器570可基于存储在存储电路中的感测原始数据来修正待提供给每个子像素的像素数据，并且可将修正后的像素数据提供给驱动IC 530。在此，每个子像素的感测原始数据可包括关于设置在相应子像素中的驱动TFT和自发光器件的每一个的顺序变化信息(sequential variationinformaton)。因此，在外部感测模式中，时序控制器570可感测设置在每个子像素中的驱动TFT的特性值(例如阈值电压或迁移率)，并且基于此，可修正待提供给每个子像素的像素数据，由此减小(在一些实施方式中，最小化)或防止由多个子像素的驱动TFT的特性值偏差导致的图像质量劣化。显示设备的外部感测模式可以是所属领域的普通技术人员已知的技术，因此省略其详细描述。例如，根据本发明实施方式的显示设备可基于在韩国专利公开No.10-2016-0093179、10-2017-0054654或10-2018-0002099中公开的感测模式来感测设置在每个子像素SP中的驱动TFT的特性值。

电源电路590可安装在PCB 550上，并且可通过使用从外部提供的输入电源来产生在像素P上显示图像所需的各种源电压，以将产生的源电压提供给相应的电路。例如，电源电路590可产生并输出用于驱动时序控制器570和驱动IC 530的每一个所需的逻辑源电压、提供给驱动IC 530的多个基准伽马电压、以及用于驱动栅极驱动单路150所需的至少一个栅极驱动电源以及至少一个栅极公共电源。此外，电源电路590可产生并输出像素驱动电源和像素公共电压，但本发明的实施方式不限于此。例如，驱动IC 530可基于多个基准伽马电压产生并输出像素驱动电源和像素公共电压。

图7是图解根据本发明另一实施方式的发光显示设备的后侧透视图，其示出了布线基板附加设置在图1至6所示的发光显示设备中的实施方式。

参照图7，根据本发明另一实施方式的发光显示设备可包括基板100、第二基板200、接合构件(coupling member)300以及布线部400。

基板100可称为显示基板、像素阵列基板、上基板、前基板或基础基板。基板100可以是玻璃基板，或者可以是可弯曲或具有柔性的薄玻璃基板或塑料基板。在图7的下文描述中，基板100可称为第一基板100。

第一基板100可基本等同于图1至6所示的发光显示设备的基板100，因此相似的参考标记指代相似的元件，并且可省略其重复描述。

第二基板200可称为布线基板、线基板、连接基板(link substrate)、下基板、后基板或连接玻璃。第二基板200可以是玻璃基板，或者可以是可弯曲或具有柔性的薄玻璃基板或塑料基板。例如，第二基板200可包括与第一基板100相同的材料。第二基板200的尺寸可等于或基本等于第一基板100的尺寸，但本发明的实施方式不限于此，第二基板200的尺寸可小于第一基板100的尺寸。例如，第二基板200可被配置为具有与第一基板100相同的尺寸，以便保持或确保第一基板100的刚度。

第二基板200可包括第二焊盘部210、至少一个第三焊盘部230以及连线部250。除了第二焊盘部210、至少一个第三焊盘部230以及连线部250设置在第二基板200的后表面(或背侧表面)200b之外，第二焊盘部210、至少一个第三焊盘部230以及连线部250的每一个可基本等同于图6所示的第二焊盘部210、至少一个第三焊盘部230以及连线部250的每一个，因此，相似的参考标记指代相似的元件，并且可省略其重复描述。

第二基板200可通过使用接合构件300接合至(或连接至)第一基板100的第二表面(或后表面)。接合构件300可插置在第一基板100和第二基板200之间。由此，第一基板100和第二基板200可通过接合构件300彼此相对地接合。

布线部400可称为侧布线部、侧配线部、印刷配线部或印刷线部。根据实施方式的布线部400可包括多条布线410，其设置在第一基板100的外表面OS之中的第一外表面(或一个表面)OS1a和第二基板200的外表面OS之中的第一外表面(或一个表面)OS1b的每一个处。除了多条布线410被设置为围绕第一基板100的第一焊盘部110和第一外表面OS1a以及第二基板200的第二焊盘部210和第一外表面OS1b之外，布线部400基本等同于图6所示的布线部400，因此，相似的参考标记指代相似的元件，并且可省略其重复描述。

根据本发明另一实施方式的发光显示设备可进一步包括驱动电路部500。

驱动电路部500可包括柔性电路膜510、驱动集成电路(IC)530、印刷电路板(PCB)550、时序控制器570和电源电路590。除了柔性电路膜510接合至设置在第二基板200的后表面200b处的至少一个第三焊盘部230之外，具有这种构造的驱动电路部500可基本等同于图6所示的驱动电路部500，因此，相似的参考标记指代相似的元件，并且可省略其重复描述。

图8是沿图7所示的线I-I’截取的剖视图，图9是图8所示的区域B的放大图，图10是沿图7所示的线II-II’截取的剖视图。

参照图7至10，根据本发明实施方式的发光显示设备可包括第一基板100、第二基板200、接合构件300和布线部400。

根据实施方式的第一基板100可包括电路层101、钝化层PAS、平坦化层102、氢阻挡层(103a、103b)、发光器件层EDL、堤部BK、堰104、阻挡结构105以及封装层106。

电路层101可设置在第一基板100上。电路层101可称为像素阵列层或TFT阵列层。

根据本发明实施方式的电路层101可包括缓冲层101a和电路阵列层101b。

缓冲层101a可防止在制造TFT的工艺的高温工艺中，包含在第一基板100中的诸如氢等之类的材料扩散到电路阵列层101b中。此外，缓冲层101a可防止外部水分或湿气渗透到发光器件层EDL中。根据实施方式的缓冲层101a可包括具有硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiONx)、钛氧化物(TiOx)和铝氧化物(AlOx)的其中之一的单层结构，或者其堆叠结构，但本发明的实施方式不限于此。例如，缓冲层101a可包括具有SiNx并且设置在第一基板100上的第一缓冲层以及具有SiOx并且设置在第一缓冲层上的第二缓冲层。

电路阵列层101b可包括：在缓冲层101a上方包括设置在多个像素区PA的每一个处的驱动TFT Tdr的像素电路PC。

设置在每个像素区PA的电路区处的驱动TFT Tdr可包括有源层ACT、栅极绝缘层GI、栅极GE、层间绝缘层101c、第一源极/漏极SD1和第二源极/漏极SD2。

有源层ACT可设置在每个像素区PA处的缓冲层101a上。有源层ACT可包括与栅极GE交叠的沟道区以及彼此平行且其间插置有沟道区的第一源极/漏极区和第二源极/漏极区。有源层ACT可在导电化工艺中具有导电性，由此可直接连接在显示区AA内的线之间或者可用作电连接不同层上设置的线的跳接结构的桥接线。

栅极绝缘层GI可设置在有源层ACT的沟道区上。栅极绝缘层GI可将有源层ACT与栅极GE绝缘。

栅极GE可设置在栅极绝缘层GI上并且连接至栅极线。栅极GE可与有源层ACT的沟道区在其间具有栅极绝缘层GI的条件下交叠。

层间绝缘层101c可设置在第一基板100处以覆盖栅极GE和有源层ACT。层间绝缘层101c可将栅极GE与源极/漏极SD1、SD2电绝缘(或隔离)。例如，层间绝缘层101c可称为绝缘层或第一绝缘层。

第一源极/漏极SD1可设置在层间绝缘层101c上并与有源层ACT的第一源极/漏极区交叠，并且可经由设置在层间绝缘层101c中的第一源极/漏极接触孔电连接至有源层ACT的第一源极/漏极区。例如，第一源极/漏极SD1可以是驱动TFT Tdr的源极，有源层ACT的第一源极/漏极区可以是源极区。

第二源极/漏极SD2可设置在层间绝缘层101c上并与有源层ACT的第二源极/漏极区交叠，并且可经由设置在层间绝缘层101c中的第二源极/漏极接触孔电连接至有源层ACT的第二源极/漏极区。例如，第二源极/漏极SD2可以是驱动TFT Tdr的漏极，有源层ACT的第二源极/漏极区可以是漏极区。

构成像素电极PC的第一开关TFT Tsw1和第二开关TFT Tsw2的每一个可与驱动TFTTdr一起形成，由此省略其重复描述。

根据实施方式的电路层101可进一步包括设置在第一基板100和缓冲层101a之间的下金属层BML。

下金属层BML可进一步包括光阻挡图案(或光阻挡层)LSP，其设置在构成像素电路PC的TFT Tdr、Tsw1和Tsw2的每一个的有源层ACT的下方(或下部)。

光阻挡图案LSP可在第一基板100和有源层ACT之间设置成岛状。光阻挡图案LSP可阻挡经由第一基板100入射在有源层ACT上的光，由此防止或减小(在一些实施方式中，最小化)由外部光导致的每个TFT的阈值电压变化。可选地，光阻挡图案LSP可电连接至相应TFT的第一源极/漏极SD1，由此可用作相应TFT的下栅极；在这种情形下，可减小(在一些实施方式中，最小化)或防止由光导致的每个TFT的特性变化以及由偏置电压导致的每个TFT的阈值电压变化。

下金属层BML可用作与栅极线GL、数据线DL、像素驱动电源线PL、像素公共电压线CVL和基准电压线RL彼此平行地设置的线。例如，下金属层BML可用作设置在第一基板100处的像素驱动线DL、GL、PL、CVL、RL和GCL中的、与第二方向Y平行地设置的金属层(或线)。

钝化层PAS可设置在第一基板100上，以覆盖包括驱动TFT Tdr的像素电路PC。钝化层PAS可覆盖包括设置在每个像素区PA处的驱动TFT Tdr的电路层101。

根据实施方式的钝化层PAS可由无机材料形成。例如，钝化层PAS可包括具有硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiONx)、钛氧化物(TiOx)和铝氧化物(AlOx)的其中之一的单层结构或其堆叠结构。例如，钝化层PAS可称为保护层、电路保护层、电路绝缘层、无机绝缘层、第一无机绝缘层或第二绝缘层等。

平坦化层102可设置在其上设置有钝化层PAS的第一基板100上，并且可在钝化层PAS上方提供平坦表面。例如，钝化层PAS可设置在层间绝缘层101c和平坦化层102之间。

平坦化层102可设置在第一基板100和发光器件层EDL之间，或者设置在发光器件层EDL的下方(或下部)。根据实施方式的平坦化层102可由有机材料形成，但本发明的实施方式不限于此。例如，平坦化层102可由包含丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺基树脂、聚酰亚胺基树脂等的有机材料形成，但本发明的实施方式不限于此。

根据实施方式，平坦化层102的侧端可从钝化层PAS的侧表面朝向堰104突出。因此，平坦化层102的侧端可相对于钝化层PAS的侧部具有屋檐结构，并且钝化层PAS的侧部可相对于平坦化层102的侧端具有底切结构。由于此底切结构，设置在平坦化层102的侧端处的发光器件层EDL的至少一些层可被分离(或断开)。

平坦化层102可包括设置在电路层101上(或钝化层PAS)上的第一平坦化层102a以及设置在第一平坦化层102a上的第二平坦化层102b。第一平坦化层102a和第二平坦化层102b可由相同材料形成，但不限于此。第一平坦化层102a和第二平坦化层102b可具有相同图案，但不限于此，第一平坦化层102a的面积可大于第二平坦化层102b的面积。

第一氢阻挡层103a可设置在平坦化层102中。例如，第一氢阻挡层103a可设置在第一平坦化层102a和第二平坦化层102b之间。由于封装层106随着时间的流逝而氧化可出现氢，并且当产生的氢渗透到薄膜晶体管中时，具体像素的亮度增大，由此可出现诸如白色条带之类的图像质量劣化问题。因此，在一个实施方式中，可通过在第一平坦化层102a和第二平坦化层102b之间放置第一氢阻挡层103a来防止封装层106中的氢渗透到薄膜晶体管中。第一氢阻挡层103a可包含具有氢捕获特性(hydrogen trapping property)的材料，具体地，可包含诸如MoTi之类的具有氢捕获特性的金属。在这种情形下，第一氢阻挡层103a可被设置在最外像素Po处，例如设置为与最外像素Po(尤其是最外子像素SP)的薄膜晶体管(例如驱动薄膜晶体管Tdr)交叠，并且可不设置在位于最外像素Po或最外子像素SP内侧的其他内部像素或其他子像素中。这是因为：通过位于最外像素Po或最外子像素SP内侧的像素电极PE，可执行一定程度的氢阻挡功能。但是，在一些情形下，第一氢阻挡层103a可附加地设置在最外像素Po或最外子像素SP内侧。第一氢阻挡层103a可设置在像素电PE极的下方并且与像素电极PE交叠。

为了防止第一氢阻挡层103a电连接至像素电极PE，第一氢阻挡层103a的一端可不延伸至最外像素Po(尤其是最外子像素SP)的电极接触孔ECH，并且可不与最外像素Po(尤其是最外子像素SP)的电极接触孔ECH交叠。在这种情形下，第一氢阻挡层103a的一端可与最外像素Po(尤其是最外子像素SP)的像素电极PE交叠。此外，第一氢阻挡层103a的另一端可延伸至最外像素Po(尤其是最外子像素SP)的驱动薄膜晶体管Tdr的端部，以与驱动薄膜晶体管Tdr的端部匹配或一致(match)。例如，第一氢阻挡层103a的另一端可与最外像素Po(尤其是最外子像素SP)的驱动薄膜晶体管Tdr的有源层ACT的一端匹配。

第一氢阻挡层103a可被设置为在堰104的内侧或者阻挡结构105的内侧沿着多个最外像素Po具有闭环线形状(或闭环形状)。

发光器件层EDL可设置在平坦化层102上。根据实施方式的发光器件层EDL可包括像素电极PE、自发光器件ED和公共电极CE。

像素电极PE可称为自发光器件ED的阳极电极、反射电极、下电极、阳极或第一电极。

像素电极PE可设置在平坦化层102上并与第一基板100中的每个子像素SP的发光区EA交叠。像素电极PE可被图案化为岛状，并且设置在每个子像素SP中，且可电连接至相应像素电路PC的驱动TFT Tdr的第一源极/漏极SD1。例如，像素电极PE的一侧可延伸到驱动TFT Tdr的第一源极/漏极SD1上，并且可经由设置在平坦化层102中的电极接触孔ECH电连接至驱动TFT Tdr的第一源极/漏极SD1。

像素电极PE可包含具有较低功函数并且具有较佳反射效率的金属材料。像素电极PE可包含与第一氢阻挡层103a的材料相同的材料。

根据本发明实施方式的像素电极PE可具有双层结构，其包括第一像素电极层(或第一金属层)PEL1和第二像素电极层(或第二金属层)PEL2。第一像素电极层PEL1和第二像素电极层PEL2可依次沉积在平坦化层102上，然后被同时图案化，但本发明的实施方式不限于此。

第一像素电极层PEL1可设置在平坦化层102上。第二像素电极层PEL2可设置(或堆叠)在第一像素电极层PEL1上。例如，第一像素电极层PEL1可用作对应于平坦化层102的粘合层，并且可用作自发光器件ED的辅助电极，且可包括氧化铟锡(ITO)或氧化铟锌(IZO)，但本发明的实施方式不限于此。例如，第二像素电极层PEL2可用作反射器，并且可执行降低像素电极PE的电阻的功能，且可包含铝(Al)、银(Ag)、钼(Mo)、钛(Ti)和MoTi合金(MoTi)中的一种材料，但本发明的实施方式不限于此。例如，像素电极PE可形成为ITO/MoTi或IZO/MoTi的双层结构。

根据另一实施方式的像素电极PE可具有包括第一像素电极层PEL1、位于第一像素电极层PEL1上的第二像素电极层PEL2以及位于第二像素电极层PEL2上的第三像素电极层(或第三金属层)的三层结构。第一像素电极层PEL1、第二像素电极层PEL2和第三像素电极层可依次沉积在平坦化层102上，然后被同时图案化，但本发明的实施方式不限于此。

第三像素电极层可用作自发光器件ED的电极，并且可包含ITO或IZO。例如，根据另一实施方式的像素电极PE可形成为IZO/MoTi/ITO或ITO/MoTi/ITO的三层结构。

根据另一实施方式的像素电极PE可具有包括第一像素电极层PEL1、位于第一像素电极层PEL1上的第二像素电极层PEL2、位于第二像素电极层PEL2上的第三像素电极层(或第三金属层)以及位于第三像素电极层上的第四像素电极层(或第四金属层)的四层结构。第一至第四像素电极层可依次沉积在平坦化层102上，然后被同时图案化，但本发明的实施方式不限于此。

在四层结构的像素电极PE中，第一像素电极层可用作对应于平坦化层102的粘合层，并且可用作自发光器件ED的辅助电极，且可包括ITO、Mo和Mo-Ti中的一种或多种材料。第二像素电极层可执行降低像素电极PE的电阻的功能，并且可包括Cu。第三像素电极层可用作反射器，并且可包括Al、Ag、Mo、Ti和MoTi中的一种或多种材料。第四像素电极层可用作自发光器件ED的电极，并且可包括ITO或IZO。例如，根据另一实施方式的像素电极PE可形成为ITO/Cu/MoTi/ITO的四层结构。

根据另一实施方式的像素电极PE可具有包括由ITO制成的第一像素电极层、由MoTi制成的第二像素电极层、由ITO制成的第三像素电极层、由Ag制成的第四像素电极层以及由ITO制成的第五像素电极层的五层结构。

自发光器件ED可设置在第一基板100上。自发光器件ED可形成在像素电极PE上并且可直接接触像素电极PE。像素电极PE可设置在自发光器件ED的下方(或下部)。例如，像素电极PE可设置在平坦化层102和自发光器件ED之间。

根据实施方式的自发光器件ED可以是共同形成在多个子像素SP的每一个中且不以子像素SP为单位进行区分的公共层。自发光器件ED可对在像素电极PE和公共电极CE之间流动的电流作出反应，以发射白色光(或蓝色光)。根据实施方式的自发光器件ED可包括有机发光器件，或者可包括有机发光器件和量子点发光器件的堆叠或组合结构。例如，根据另一实施方式的自发光器件ED可包括有机发光层，或者可包括有机发光层和量子点发光层的堆叠或组合结构。

有机发光器件可包括用于发射白色光(或蓝色光)的两个或更多个有机发光部。例如，有机发光器件可包括用于基于第一光和第二光的组合发射白色光的第一有机发光部和第二有机发光部。例如，第一有机发光部可包括蓝色发光层、绿色发光层、红色发光层、黄色发光层和黄绿色发光层中的至少一个或多个。第二有机发光部可包括蓝色发光层、绿色发光层、红色发光层、黄色发光层和黄绿色发光层中的至少一个或多个，以便发射与来自第一有机发光部的第一光相组合以产生白色光的第二光。

根据实施方式的有机发光器件可进一步包括用于提高发光效率和/或寿命的至少一个或多个功能层。例如，功能层可设置在发光层的上方和/或下方。

公共电极CE可设置在第一基板100的显示区AA上，并且可电连接至位于多个子像素SP的每一个处的自发光器件ED。例如，公共电极CE可设置在除了第一基板100的外围部之外的、第一基板100的其余显示区AA上。例如，公共电极CE可设置在除了第一基板100的第一焊盘部110之外的、第一基板100的其余显示区AA上。

公共电极CE可称为自发光器件ED的阴极电极、透明电极、上电极、阴极或第二电极。公共电极CE可形成在自发光器件ED上，并且可直接接触自发光器件ED或者可电性地直接接触自发光器件ED。公共电极CE可包括透射从自发光器件ED发射的光的透明导电材料。

根据本发明实施方式的公共电极CE可形成为单层结构或多层结构，其包括石墨烯和具有相对较高功函数的透明导电材料中的至少一种材料。例如，公共电极CE可包括诸如ITO或IZO之类的金属氧化物，或者可包括氧化物和金属的组合，比如ZnO:Al或SnO₂:Sb。

此外，发光器件层EDL可进一步包括设置在公共电极CE上的盖层(cappinglayer)。盖层可设置在公共电极CE上并且可通过调节从发光器件层EDL发射的光的折射率来提高发光效率。

堤部BK可设置在平坦化层102上以在第一基板100上限定像素区PA。堤部BK可设置在平坦化层102上以覆盖像素电极PE的外围部。堤部BK可限定多个子像素SP的每一个的发光区EA(或开口部)并且可将设置在相邻子像素SP处的像素电极PE电隔离。堤部BK可被形成为覆盖位于每个像素区PA处的电极接触孔ECH。堤部BK可被发光器件层EDL的自发光器件ED覆盖。例如，自发光器件ED可设置在堤部BK上以及在每个子像素SP的像素电极PE上。

根据实施方式的堤部BK可以是包括透明材料的透明堤部或者包括黑色颜料的黑色堤部(或不透明堤部)。

堰104可设置在第一基板100的外围部或者最外像素Po的外围部处。例如，堰104可设置为位于第一基板100的外围部处的每个最外像素Po的元件，由此最外像素Po可具有与内部像素不同的结构。

堰104可在第一基板100的外围部或最外像素Po的外围部处设置在电路层101上方以具有闭环线形状。堰104可设置在第一氢阻挡层103a的外侧。例如，堰104可设置在电路层101上方以具有围绕显示区AA的闭环线形状，并且可被电路层101的层间绝缘层101c支撑。例如，堰104可被实现为被阻挡结构105围绕。此外，堰104可被实现为隔离位于第一基板100的外围部或每个最外像素Po的外围部处的自发光器件ED。

在第一基板100的外围部或最外像素Po的外围部处，堰104可包含隔离发光器件层EDL的自发光器件ED的功能、阻挡有机封装层的扩散或溢出的功能、以及防止水分(或湿气)在第一基板100的侧向方向上渗透的功能。第二氢阻挡层103b可设置在堰104的内侧。下文将描述堰104。

阻挡结构105可设置或实现在阻挡区处，其中阻挡区设置在第一基板100的外围部或每个最外像素Po的外围部处。例如，阻挡结构105可被设置为位于第一基板100的外围部处的每个最外像素Po的元件，由此最外像素Po可具有与每个内部像素不同的结构。

阻挡结构105可设置在第一基板100的外围部或每个最外像素Po的外围部处，以一维地具有闭环线形状。例如，阻挡结构105可设置在电路层101上以具有围绕显示区AA的闭环线形状，并且可被电路层101的层间绝缘层101c支撑。例如，阻挡结构105可被实现为围绕堰104。阻挡结构105可被实现为附加地隔离位于每个最外像素Po的外围部处的自发光器件ED。阻挡结构105可被实现为防止水分(或湿气)在第一基板100的侧向方向上的渗透，以防止由于水分(或湿气)的侧向渗透导致的自发光器件ED的劣化。阻挡结构105可在堰104的外部区(outer region)处隔离(或断开)发光器件层EDL的自发光器件ED至少一次，由此防止水分(或湿气)的侧向渗透。阻挡结构105可设置在堰104的内部区中。根据实施方式，阻挡结构105可设置在电路层101上，以在平坦化层102的端部和堰104之间具有闭环线形状。

封装层106可设置在除了第一基板100的最外外围部之外的、第一基板100的其余部分上，并且可被实现为覆盖发光器件层EDL。例如，封装层106可实现在第一基板100上方以围绕发光器件层EDL的前表面和侧表面的全部。封装层106可被实现为围绕发光器件层EDL的前表面和侧表面的全部，由此可防止氧气或水分(或湿气)渗透到发光器件层EDL，从而提高发光器件层EDL对于氧气或水分(或湿气)的可靠性。

根据本发明实施方式的封装层106可包括第一封装层106a、第二封装层106b和第三封装层106c。

第一封装层106a可被实现为防止氧气或水分(或湿气)渗透到发光器件层EDL。第一封装层106a可设置在公共电极CE上并且可围绕发光器件层EDL。因此，发光器件层EDL的前表面和侧表面的全部可被第一封装层106a围绕。

第一封装层106a可完全包围或密封包括在堰104处隔离的自发光器件ED的发光器件层EDL。第一封装层106a可完全包围或密封包括在堰104和阻挡结构105的每一个处隔离的自发光器件ED的发光器件层EDL。例如，当自发光器件ED和公共电极CE在堰104和阻挡结构105的每一个处被隔离时，第一封装层106a可完全包围或密封隔离的自发光器件ED和公共电极CE的每个隔离表面(或断开表面)，由此从根本上(或者完全地)防止水分(或湿气)的侧向渗透。

根据实施方式的第一封装层106a可以是包含无机绝缘材料的第一无机封装层。例如，第一封装层106a可包括具有硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiONx)、钛氧化物(TiOx)和铝氧化物(AlOx)的其中之一的单层结构，或其堆叠结构。

第二封装层106b可在由堰104限定的封装区处实现在第一封装层106a上，并具有相对厚于第一封装层106a的厚度。第二封装层106b可具有用于完全覆盖位于或可位于第一封装层106a上的颗粒(或不期望的材料或不期望的结构元素)的厚度。第二封装层106b可由于相对较厚的厚度而扩散到第一基板100的外围部，但是第二封装层106b的扩散可被堰104阻挡。

根据实施方式的第二封装层106b可包括有机材料或液体有机材料。例如，第二封装层106b可包括诸如硅碳氧化物(SiOCz)丙烯酸(acrylic)或环氧基树脂之类的有机材料。第二封装层106b可称为颗粒覆盖层、有机封装层等。

根据实施方式，第二封装层106b可顺利地扩散到堰104。例如，第二封装层106b可完全填充到与堰104的内部区相邻的区域。

第三封装层106c可被实现为初次(primarily)防止氧气或水分(或湿气)渗透到发光器件层EDL。第三封装层106c可被实现为围绕设置在堰104的内部区处的第二封装层106b以及设置在堰104的外部区处的第一封装层106a的全部。根据本发明实施方式的第三封装层106c可包括与第一封装层106a相同或不同的无机材料。

根据本发明实施方式的发光显示设备或第一基板100可包括第一裕度区MA1、第二裕度区MA2和第三裕度区MA3。

第一裕度区MA1可设置在最外像素P的发光区EA和堰104之间。基于由水分(或湿气)的侧向渗透导致的发光器件层EDL的可靠性裕度，第一裕度区MA1可具有在最外像素Po的发光区EA的端部(或堤部BK)与堰104之间的第一宽度。因此，堰104可被实现为：相对于第一方向X，与发光区EA的端部分隔开第一裕度区MA1的第一宽度。

第二裕度区MA2可设置在第一基板100的外表面OS1a和堰104之间。基于由水分(或湿气)的侧向渗透导致的发光器件层EDL的可靠性裕度，第二裕度区MA2可具有在第一基板100的外表面OS1a和堰104之间的第二宽度。因此，堰104可被实现为：相对于第一方向X，与第一基板100的外表面OS1a分隔开第二裕度区MA2的第二宽度。

第三裕度区MA3可设置在第一裕度区MA1和第二裕度区MA2之间。第三裕度区MA3可具有与堰104的最下底部表面(或底表面)的宽度对应的第三宽度。例如，第三裕度区MA3可以是包括堰104的区域。

相对于第一方向X，可将第一裕度区MA1、第二裕度区MA2和第三裕度区MA3的每一个的宽度实现为：使得在最外像素Po的中心部与第一基板100的外表面OS1a之间的第二间隔D2是像素节距的一半或更小。

参照图3、7和8，根据本发明实施方式的第一基板100可进一步包括第一焊盘部110。

第一焊盘部110可设置在第一基板100的一个外围部处，并且可按照一一对应的关系电连接至像素驱动线DL、GL、PL、CVL、RL和GCL。

根据本发明实施方式的第一焊盘部110可包括设置在电路层101内部的多个第一焊盘111。

多个第一焊盘111可被划分(或分类)为第一数据焊盘DP、第一栅极焊盘GP、第一像素驱动电源焊盘PPP、第一基准电压焊盘RVP和第一像素公共电压焊盘CVP。

多个第一焊盘111的每一个可设置在层间绝缘层101c上，并且可经由穿过层间绝缘层101c和缓冲层101a的焊盘接触孔PCH电连接至像素驱动线DL、GL、PL、CVL、RL和GCL中的相应线。例如，根据实施方式的多个第一焊盘111的每一个可包含与像素电极PE相同的材料，并且可与像素电极PE一起形成。根据另一实施方式的多个第一焊盘111的每一个可包含与TFT的源极/漏极相同的材料，并且可与TFT的源极/漏极一起形成。

多个第一焊盘111的每一个的一部分可经由形成在钝化层PAS上的焊盘开孔POH在第一基板100上方暴露。例如，可通过去除或敞开与每个第一焊盘111的一部分交叠的钝化层PAS部分的焊盘开口工艺(pad open process)来实现焊盘开孔POH。

参照图8和10，根据本发明实施方式的发光显示设备或第一基板100可进一步包括设置在封装层106上的波长转换层107。

波长转换层107可转换从每个像素区PA的发光区入射到其上的光的波长。例如，波长转换层107可将从发光区入射到其上的白色光(或蓝色光)转换成与子像素SP对应的颜色的光，或者可仅透射与子像素SP对应的颜色的光。例如，波长转换层107可包括波长转换构件和滤色器层的至少之一。

根据实施方式的波长转换层107可包括多个波长转换构件107a以及保护层107b。

多个波长转换构件107a可设置在位于每个子像素SP的发光区EA处的封装层106上。例如，多个波长转换构件107a的每一个可被实现为具有等于或宽于每个子像素区的发光区EA的尺寸。

根据实施方式的多个波长转换构件107a可划分(或分类)为将白色光转换成红色光的红色滤光器、将白色光转换成绿色光的绿色滤光器、以及将白色光转换成蓝色光的蓝色滤光器。例如，红色滤光器(或第一滤光器)可在红色子像素SP的发光区EA中设置在封装层106上方，绿色滤光器(或第二滤光器)可在绿色子像素SP的发光区EA中设置在封装层106上方，蓝色滤光器(或第三滤光器)可在蓝色子像素SP的发光区EA中设置在封装层106上方。

根据另一实施方式的多个波长转换构件107a可设置在每个子像素区的封装层106上方。例如，多个波长转换构件107a的每一个可设置在封装层106上方并与整个相应子像素SP交叠。

根据另一实施方式的多个波长转换构件107a可被实现为在与除了每个子像素SP的发光区EA之外的电路区CA(或非发光区)交叠的封装层106处彼此交叠。例如，具有不同颜色的两个或更多个波长转换构件107a设置在与除了每个子像素SP的发光区EA之外的电路区CA(或非发光区)交叠的封装层106处。设置在与电路区CA(或非发光区)交叠的封装层106处的两个或更多个波长转换构件107a可执行防止相邻子像素SP之间或相邻像素P之间出现颜色混合的光阻挡图案的功能。

保护层107b可被实现为覆盖波长转换构件107a，并且在波长转换构件107a上提供平坦表面。保护层107b可被设置为覆盖波长转换构件107a以及其中未设置有波长转换构件107a的封装层106。根据实施方式的保护层107b可包含有机材料。可选地，保护层107b可进一步包括用于吸附水分(或湿气)和/或氧气的吸附剂材料(getter material)。

可选地，根据另一实施方式的波长转换层107可包括设置在与除了每个子像素SP中的发光区EA之外的电路区CA(或非发光区)交叠的封装层106上方。两层或更多层的波长转换构件107a可执行光阻挡图案的功能。

可选地，波长转换层107可变成片形式(sheet form)的波长转换片，并且可设置在封装层106上。在这种情形下，波长转换片(或量子点片)可包括插置在一对膜之间的波长转换构件107a。例如，当波长转换层107包括在子像素SP中再次发射彩色光组(colored lightset)的量子点时，子像素SP的发光器件层EDL可被实现为发射白色光或蓝色光。

根据本发明实施方式的发光显示设备或第一基板100可进一步包括功能膜108。

功能膜108可设置在波长转换层107上。例如，功能膜108可通过透明粘合构件接合至波长转换层107。根据实施方式的功能膜108可包括抗反射层(或抗反射膜)、阻挡层(或阻挡膜)、触摸感测层和光路控制层(或光路控制膜)的至少之一。

抗反射层可包括防止由设置在第一基板100处的TFT和/或像素驱动线反射的外部光传播到外部的圆偏振层(或圆偏振膜)。

阻挡层可包括透水率较低的材料(例如聚合物材料)，并且可初次防止水分(或湿气)或氧气的渗透。

触摸感测层可包括基于互电容法或自电容法的触摸电极层，并且可经由触摸电极层输出对应于用户触摸的触摸数据。

光路控制层可包括交替堆叠有高折射率层和低折射率层的堆叠结构，并且可改变从每个像素P入射的光的路径，以减小(在一些实施方式中，最小化)基于视角的色偏移。

根据本发明实施方式的发光显示设备或第一基板100可进一步包括侧向密封构件109。

侧向密封构件109可形成在第一基板100和功能膜108之间，并且可覆盖电路层101和波长转换层107的全部侧表面。例如，侧向密封构件109可在功能膜108和第一基板100之间覆盖暴露到发光显示设备外部的、电路层101和波长转换层107的每一个的侧表面的全部。此外，侧向密封构件109可覆盖与第一基板100的第一焊盘部110连接的布线部400的一部分。侧向密封构件109可防止由于在从每个子像素SP的自发光器件ED发射的光之中的、从波长转换层107的内部传播到其外表面的光导致的侧向光泄漏。尤其是，与第一基板100的第一焊盘部110交叠的侧向密封构件109可防止或减小(在一些实施方式中，最小化)由设置在第一焊盘部110中的第一焊盘111导致的外部光的反射。

可选地，侧向密封构件109可进一步包括用于吸附水分(或湿气)和/或氧气的吸附剂材料。

根据本发明实施方式的发光显示设备或第一基板100可进一步包括第一斜切部(chamfer)100c，其设置在第一表面100a和外表面OS之间的拐角部处。第一斜切部100c可减小或最小化由从外部施加的物理冲击导致的第一基板100的拐角部的损坏，并且可防止由第一基板100的拐角部导致的布线部400的断开。例如，第一斜切部100c可具有45度角，但本发明的实施方式不限于此。第一斜切部100c可通过使用切割轮、抛光轮、激光等的斜切工艺(chamfer process)实现。因此，被设置为与第一斜切部100c接触的第一焊盘部110的第一焊盘111的每个外表面可通过经由斜切工艺与第一基板100的拐角部一起去除或抛光其相应部分而包括倾斜表面，其倾斜了与第一斜切部100c的角度对应的角度。例如，当第一斜切部100c以45度的角度形成在第一基板100的外表面OS和第一表面100a之间时，第一焊盘部110的第一焊盘111的外表面(或一端)可形成为45度的角度。

参照图7、8和10，根据本发明实施方式的第二基板200可包括第二焊盘部210、至少一个第三焊盘部230和连线部250，请参见对图7的描述，因此可省略或可简要进行其重复描述。

根据实施方式的第二基板200可包括金属图案层以及将金属图案层绝缘的绝缘层。

金属图案层(或导电图案层)可包括多个金属层。根据实施方式的金属图案层可包括第一金属层201、第二金属层203和第三金属层205。绝缘层可包括多个绝缘层。例如，绝缘层可包括第一绝缘层202、第二绝缘层204和第三绝缘层206。绝缘层可称为后绝缘层或图案绝缘层。

第一金属层201可实现在第二基板200的后表面200b上。根据实施方式的第一金属层201可包括第一金属图案。例如，第一金属层201可称为第一连接层或连线层。

根据实施方式的第一金属图案可具有Cu和MoTi的双层结构(Cu/MoTi)。第一金属图案可用作连线部250的连线，因此可省略其重复描述。

第一绝缘层202可实现在第二基板200的后表面200b上，以覆盖第一金属层201。根据实施方式的第一绝缘层202可包括无机绝缘材料。

第二金属层203可实现在第一绝缘层202上。根据实施方式的第二金属层203可包括第二金属图案。例如，第二金属层203可称为第二连接层、跳接线层或者桥接线层。

根据实施方式的第二金属图案可具有Cu和MoTi的双层结构(Cu/MoTi)。第二金属图案可用作连线部250中的多条连线中的多条栅极连线，但不限于此。例如，第二金属层203可用作将连线部250中在不同层上由不同金属材料形成的连线电连接的跳接线(或桥接线)。

可选地，设置在第二金属层203处的连线(例如多条第一连线)可改型为设置在第一金属层201处，并且设置在第一金属层201处的连线(例如多条第二连线)可改型为设置在第二金属层203处。

第二绝缘层204可实现在第二基板200的后表面200b上，以覆盖第二金属层203。根据实施方式的第二绝缘层204可包括无机绝缘材料。

第三金属层205可实现在第二绝缘层204上。根据实施方式的第三金属层205可包括第三金属图案。例如，第三金属层205可称为第三连接层或焊盘电极层。

根据实施方式的第三金属图案可具有ITO(或IZO)、Mo、Ti和MoTi中的至少两种材料的堆叠结构。例如，第三金属图案可具有ITO/Mo/ITO、ITO/MoTi/ITO、IZO/Mo/ITO和IZO/MoTi/ITO的任一种的三层结构。第三金属图案可用作第二焊盘部210的焊盘。例如，由第三金属层205形成的第二焊盘部210的焊盘可经由形成在第一绝缘层202和第二绝缘层204处的焊盘接触孔而电连接至第一金属层201。

第三绝缘层206可实现在第二基板200的后表面200b上，以覆盖第三金属层205。根据实施方式的第三绝缘层206可包括有机材料。例如，第三绝缘层206可包括诸如光丙烯酸(photo acrylic)之类的绝缘材料。第三绝缘层206可覆盖第三金属层205以防止第三金属层205暴露到外部。第三绝缘层206可称为有机绝缘层、保护层、后保护层、有机保护层、后涂覆层或后覆盖层。

设置在第二焊盘部210处的多个第二焊盘的每一个可经由设置在第一绝缘层202和第二绝缘层204处的第二焊盘接触孔，电连接至由位于第二基板200的后表面200b处的第一金属层201或第二金属层203制成的连线部250的连线。例如，第二数据焊盘可经由设置在第一绝缘层202和第二绝缘层204处的第二焊盘接触孔，电连接至数据连线的一端。

根据本发明实施方式的接合构件300可设置在第一基板100和第二基板200之间。第一基板100和第二基板200可通过接合构件300彼此相对地接合。根据实施方式的接合构件300可以是包括光学透明粘合剂(OCA)、光学透明树脂(OCR)或压敏粘合剂(PSA)的双面胶带或透明粘合构件。根据另一实施方式的接合构件300可包括玻璃纤维。

根据实施方式的接合构件300可设置在第一基板100和第二基板200之间的整个空间处。例如，第一基板100的整个第二表面100b可接合至接合构件300的整个一个表面，第二基板200的整个前表面200a可接合至接合构件300的整个另一表面。

根据另一实施方式的接合构件300可设置为第一基板100和第二基板200之间的图案结构。例如，接合构件300可具有线图案结构或网图案结构。网图案结构可进一步包括弯曲部，其将在将第一基板100接合至第二基板200的工艺中出现在第一基板100和第二基板200之间的气泡释放到外部。

根据本发明实施方式的布线部400可包括以一一对应的关系将第一焊盘部110和第二焊盘部210电连接的多条布线410，请参见对图7的描述，因此省略其重复描述。

根据本发明实施方式的发光显示设备或布线部400可进一步包括边缘涂覆层430。

边缘涂覆层430可被实现为覆盖布线部400。边缘涂覆层430可被实现为覆盖多条布线410。例如，边缘涂覆层430可以是边缘保护层或边缘绝缘层。

根据本发明实施方式的边缘涂覆层430可被实现为覆盖第一基板100的第一边缘部和第一外表面OS1a以及第二基板200的第一边缘部和第一外表面OS1b的全部、以及多条布线410。边缘涂覆层430可防止包括金属材料的多条布线410的每一条的腐蚀，或者防止在多条布线410之间的电短路。此外，边缘涂覆层430可防止或减小(在一些实施方式中，最小化)由多条布线410和第一焊盘部110的第一焊盘111导致的外部光的反射。作为另一实施方式，边缘涂覆层430可实现(或构成)发光显示设备(或显示面板)的最外表面(或侧壁)，由此可包含冲击吸收材料(或物质)或延展性材料，以便防止第一基板100和第二基板200的每一个的外表面OS的损坏。作为另一实施方式，边缘涂覆层430可包括光阻挡材料和冲击吸收材料的混合材料。

根据实施方式，边缘涂覆层430可被形成为围绕其上设置有布线部400的第一基板100和第二基板200的每一个的一个外表面OS。

根据另一实施方式，如图7、8和10所示，边缘涂覆层430可被形成为围绕其上设置有布线部400的第一基板100和第二基板200的每一个的一个外表面OS以及其他外表面OS的全部。例如，边缘涂覆层430可被形成为围绕第一基板100和第二基板200的每一个的全部外表面OS。在这种情形下，第一基板100和第二基板200的每一个的一个外表面OS(或第一外表面)可被多条布线410和边缘涂覆层430围绕。第一基板100和第二基板200的每一个的除了一个外表面OS之外的其他外表面OS(或第二至第四外表面)可仅被边缘涂覆层430围绕。例如，第一基板100和第二基板200的每一个的第一外表面可包括多条布线410和边缘涂覆层430，并且第一基板100和第二基板200的每一个的除了第一外表面之外的第二至第四外表面可仅包括边缘涂覆层430。

根据实施方式，当设置在第一外表面处的多条布线410和边缘涂覆层430被称为第一侧壁结构、并且设置在第二至第四外表面处的边缘涂覆层430被称为第二侧壁结构时，第一侧壁结构和第二侧壁结构可具有不同的厚度(或宽度)。例如，第二侧壁结构的厚度(或宽度)可比第一侧壁结构的厚度(或宽度)窄了或薄了多条布线410的厚度。

图11是图8所示的区域C的放大图，并且是用于描述图8和9所示的堰104、阻挡结构105和第二氢阻挡层103b的图。

参照图8、10和11，根据本发明实施方式的堰104可被设置或形成为在第一基板100或最外像素Po的第三裕度区MA3处具有闭环线形状。

根据实施方式的堰104可设置在第一基板100或最外像素Po的第三裕度区MA3的电路层101上。例如，堰104可通过对设置在层间绝缘层101c上的钝化层PAS、平坦化层102和堤部BK执行的图案化工艺来形成或实现。堰104可防止封装层106的第二封装层106b(或有机封装层)的扩散或溢出，并且可隔离(或断开)发光器件层EDL中的一些层。

根据本发明实施方式的堰104可包括第一堰图案104a、第二堰图案104b、第三堰图案104c和第四堰图案104d。

第一堰图案104a可设置在最外像素Po或第一基板100的第三裕度区MA3的电路层101上。

根据实施方式的第一堰图案104a可包括无机绝缘材料。例如，第一堰图案104a可包含与钝化层PAS相同的材料。第一堰图案104a可在钝化层PAS的单层结构中实现。在这种情形下，第一堰图案104a可通过钝化层PAS的保留在层间绝缘层101c上、而不被设置在第三裕度区MA3的层间绝缘层101c上的钝化层PAS的图案化工艺图案化(或去除)的部分(或非图案化区域)来形成或实现。

根据另一实施方式的第一堰图案104a可在钝化层PAS和层间绝缘层101c的堆叠结构中实现。在这种情形下，第一堰图案104a可通过层间绝缘层101c和钝化层PAS的每一个的保留在层间绝缘层101c上、而不被设置在第三裕度区MA3的缓冲层101a上的层间绝缘层101c和钝化层PAS的图案化工艺图案化(或去除)的部分(或非图案化区域)来形成或实现。

根据实施方式的第一堰图案104a的侧表面可实现为倾斜结构或正锥形结构。第一堰图案104a的下表面可直接接触层间绝缘层101c的上表面(或表面)。第一堰图案104a的上表面可设置在第二堰图案104b的下表面上，并且可具有比下表面窄的宽度。第一堰图案104a的侧表面可被形成为在其上表面和下表面之间倾斜。在第一堰图案104a中，在下表面和侧表面之间的夹角可以是锐角，在上表面和侧表面之间的夹角可以是钝角。例如，沿着宽度方向截取的第一堰图案104a的剖面可具有梯形剖面结构，其中上侧比下侧窄。

第二堰图案104b可设置在第一堰图案104a上。

根据本发明实施方式的第二堰图案104b可包括无机绝缘材料。例如，第二堰图案104b可包括与第一平坦化层102a相同的材料。例如，第二堰图案104b可具有与第一平坦化层102a相同的高度(或厚度)，或者可具有高于第一平坦化层102a的高度。例如，第二堰图案104b的高度(或厚度)可以是第一平坦化层102a的高度(或厚度)的两倍。第二堰图案104b可通过第一平坦化层102a的被保留下来、而不被第一平坦化层102a的图案化工艺图案化(或去除)的部分(或非图案化区域)来形成或实现。

根据实施方式的第二堰图案104b可具有比第一堰图案104a的上表面更宽的宽度。第二堰图案104b可具有宽于或等于第一堰图案104a的下表面的宽度。第二堰图案104b的侧表面可实现为倾斜结构或正锥形结构。例如，沿宽度方向截取的第二堰图案104b的剖面可具有与第一堰图案104a相同的梯形剖面结构。相对于宽度方向，第二堰图案104b的一个外围部和另一外围部的每一个可突出到第一堰图案104a的侧表面的外侧。例如，在第二堰图案104b的侧端与第一堰图案104a的侧端之间的距离可大于通过将自发光器件ED的厚度与公共电极CE的厚度求和而获得的厚度。

根据实施方式，第一堰图案104a的侧表面相对于第二堰图案104b可具有底切结构。例如，堰104可包括设置在第一堰图案104a和第二堰图案104b之间的边界部或者在第一堰图案104a的上侧表面上的底切区UCA。在第二堰图案104b和第一堰图案104a之间的底切区UCA可以是用于隔离(或断开)位于堰104上的发光器件层EDL的至少一些层的结构。例如，在第一堰图案104a和第二堰图案104b之间的底切区UCA可通过对钝化层PAS执行的过蚀刻工艺来形成或实现。第二堰图案104b可基于第一堰图案104a的底切结构突出到第一堰图案104a的侧表面的外侧，由此可覆盖第一堰图案104a的侧表面。因此，第二堰图案104b可相对于第一堰图案104a具有屋檐结构。

第三堰图案104c可设置在第二堰图案104b上。

根据实施方式的第三堰图案104c可由有机绝缘材料形成。例如，第三堰图案104c可由与第二平坦化层102b相同的材料制成。第三堰图案104c可通过第二平坦化出层102b的被保留下来、而不被第二平坦化层102b的图案化工艺图案化(或去除)的部分(或非图案化区域)来形成或实现。

第三堰图案104c可具有比第二堰图案104b的上表面宽的宽度。第三堰图案104c可具有宽于或等于第二堰图案104b的下表面的宽度。第三堰图案104c的侧表面可实现为倾斜结构或正锥形结构。例如，沿着宽度方向截取的第三堰图案104c的剖面结构可具有与第二堰图案104b相同的梯形。

第四堰图案104d可设置在第三堰图案104c上。第四堰图案104d可具有等于或小于第三堰图案104c的上表面的宽度。第四堰图案104d的侧表面可实现为倾斜结构或正锥形结构。例如，沿着宽度方向截取的第四堰图案104d的剖面结构可具有与第三图案104c相同的梯形。

根据实施方式的第四堰图案104d可包括有机绝缘材料或无机绝缘材料。例如，第四堰图案104d可堆叠在第三堰图案104c上并且可由与堤部BK相同的材料形成。此第四堰图案104d可通过堤部BK的保留下来、而不被堤部BK的图案化工艺图案化(或去除)的部分(或非图案化区域)来形成或实现。

根据本发明实施方式的第二氢阻挡层103b可设置在堰104的内侧。例如，第二氢阻挡层103b设置在第二堰图案104b和第三堰图案104c之间。第二氢阻挡层103b可不从堰104的内侧延伸到堰104的侧表面。例如，第二氢阻挡层103b的一端可不与第二堰图案104b和第三堰图案104c的每一个的一端匹配，第二氢阻挡层103b的另一端可不与第二堰图案104b和第三堰图案104c的每一个的另一端匹配。第二氢阻挡层103b可与第一氢阻挡层103a经由相同的工艺由相同的材料形成。第二氢阻挡层103b的宽度可小于第二堰图案104b的上表面的宽度和第三堰图案104c的下表面的宽度。因此，第二氢阻挡层103b可被第二堰图案104b和第三堰图案104c围绕。第二氢阻挡层103b可设置在堰104的内侧，以按照与堰104相同的方式具有闭环线形状(或闭环形状)。堰104和第二氢阻挡层103b可被设置为在第一氢阻挡层103a的外侧具有闭环线形状。

根据本发明实施方式的阻挡结构105可设置在第一基板100的电路层101或者最外像素Po的第二裕度区MA2上。阻挡结构105可实现在电路层101上以围绕堰104或者被堰104围绕。例如，阻挡结构105可在电路层101上方实现为闭环线形状，以一维地围绕堰104或者被堰104围绕。

根据实施方式，多个阻挡结构105彼此平行地设置以具有闭环线形状。在多个阻挡结构105之间的间隔可大于通过将自发光器件ED的厚度与公共电极CE的厚度求和而获得的厚度。

根据实施方式的阻挡结构105可包括第一阻挡图案BP1、第二阻挡图案BP2和第三阻挡图案BP3。

第一阻挡图案BP1可被设置为在第一基板100或最外像素Po的第二裕度区MA2的电路层101上具有闭环线形状。

根据实施方式的第一阻挡图案BP1可在钝化层PAS的单层结构中实现。在这种情形下，第一阻挡图案BP1可通过钝化层PAS的保留下来、而没有被设置在第二裕度区MA2的层间绝缘层101c上的钝化层PAS的图案化工艺图案化(或去除)的部分(或非图案化区域)来形成或实现。第一阻挡图案BP1可由与设置在平坦化层102的下方的钝化层PAS相同的材料形成。

根据另一实施方式的第一阻挡图案BP1可在钝化层PAS和层间绝缘层101c的堆叠结构中实现。在这种情形下，第一阻挡图案BP1可通过钝化层PAS和层间绝缘层101c的每一个在层间绝缘层101c上保留下来、而没有被设置在第二裕度区MA2的缓冲层101a上的钝化层PAS和层间绝缘层101c的图案化工艺图案化(或去除)的部分(或非图案化区域)来形成或实现。

根据实施方式的第一阻挡图案BP1的侧表面可实现为倾斜结构或正锥形结构。例如，沿着宽度方向截取的第一阻挡图案BP1的剖面的剖面结构可具有其上侧窄于下侧的梯形。除了第一阻挡图案BP1具有小于第一堰图案104a的宽度之外，第一阻挡图案BP1可具有与第一堰图案104a相同的结构，并且可与第一堰图案104a一起形成，因此省略其重复描述。第一阻挡图案BP1可具有小于第一堰图案104a的宽度。

第二阻挡图案BP2可在第一阻挡图案BP1上设置为包括金属层的板状。根据实施方式的第二阻挡图案BP2可与像素电极PE相同，包括具有至少双层结构的金属层。例如，第二阻挡图案BP2可包括：第一金属层，其与像素电极PE的第一像素电极层一起形成并且直接接触第一阻挡图案BP1的上表面；以及第二金属层，其与像素电极PE的第二像素电极层一起形成并且形成(或堆叠)在第一金属层上。第二阻挡图案BP2可通过像素电极材料在第一阻挡图案BP1上保留下来、而没有被像素电极PE的图案化工艺图案化(或去除)的至少一部分来形成或实现。第二阻挡图案BP2可由与像素电极PE相同的材料形成。

根据实施方式的第二阻挡图案BP2可设置为其宽度宽于第一阻挡图案BP1的上表面宽度的板状。相对于宽度方向。第二阻挡图案BP2的一个外围部和另一外围部的每一个可突出到第一阻挡图案BP1的侧表面的外侧。例如，在第二阻挡图案BP2的侧端和第一阻挡图案BP1的侧端之间的距离可大于通过将自发光器件ED的厚度和公共电极CE的厚度求和而得到的厚度。例如，突出到第一阻挡图案BP1的侧表面的外侧的、第二阻挡图案BP2的外围部可被称为突起尖端(protrusion tip)。

根据另一实施方式的第二阻挡图案BP2的侧表面可实现为倾斜结构或正锥形结构。例如，沿着宽度方向截取的第二阻挡图案BP2的剖面可具有与沿着宽度方向截取的第一阻挡图案BP1相同的梯形。相对于宽度方向，第二阻挡图案BP2的一个外围部和另一外围部的每一个可突出到第一阻挡图案BP1的侧表面的外侧。例如，在第二阻挡图案BP2的侧端和第一阻挡图案BP1的侧端之间的距离可大于通过将自发光器件ED的厚度和公共电极CE的厚度求和而获得的厚度。

根据实施方式，第一阻挡图案BP1的侧表面可相对于第二阻挡图案BP2具有底切结构。例如，阻挡结构105可包括底切区UCA，其设置在第一阻挡图案BP1和第二阻挡图案BP2之间的边界部处或者第一阻挡图案BP1的上侧表面上。在第一阻挡图案BP1和第二阻挡图案BP2之间的底切区UCA可以是用于将设置在阻挡结构105上的发光器件层中的至少一些层隔离(或断开)的结构。例如，在第一阻挡图案BP1和第二阻挡图案BP2之间的底切区UCA可通过对钝化层PAS执行的过蚀刻工艺而形成或实现。第二阻挡图案BP2可基于第一阻挡图案BP1的底切结构突出到第一阻挡图案BP1的侧表面的外侧，由此可覆盖第一阻挡图案BP1的侧表面。因此，第二阻挡图案BP2可相对于第一阻挡图案BP1具有屋檐结构。

第三阻挡图案BP3可设置在第二阻挡图案BP2上。第三阻挡图案BP3可具有小于或等于第二阻挡图案BP2的上表面的宽度。第三阻挡图案BP3的侧表面可实现为倾斜结构或正锥形结构。例如，沿着宽度方向截取的第三阻挡图案BP3的剖面结构可具有与第二阻挡图案BP2相同的梯形。

根据实施方式的第三阻挡图案BP3可包括有机绝缘材料或无机绝缘材料。例如，第三阻挡图案BP3可堆叠在第二阻挡图案BP2上并且可包括与堤部BK相同的材料。第三阻挡图案BP3可通过堤部BK的保留在第二阻挡图案BP2上、而没有被堤部BK与堰104的堰图案104c一起执行的图案化工艺图案化(或去除)的部分(或非图案化区域)形成或实现。第三阻挡图案BP3可省略。

根据实施方式，在钝化层PAS的侧表面和平坦化层102之间的底切区UCA可被称为第一底切区、第一屋檐区等。第一堰图案104a可被称为底切结构、第一底切结构等。第二堰图案104b可被称为屋檐结构、突起尖端结构、第一屋檐结构、第一突起尖端结构等。在第一堰图案104a和第二堰图案104b之间的底切区UCA可被称为第二底切区、第二屋檐区等。第一阻挡图案BP1可被称为沟槽结构、沟槽图案、锥形结构、锥形图案、底切结构、第二底切结构等。第二阻挡图案BP2可被称为屋檐结构、突起尖端结构、第二屋檐结构、第二突起尖端结构等。在第一阻挡图案BP1和第二阻挡图案BP2之间的底切区UCA可被称为第三底切区、第三屋檐区等。

根据本发明实施方式的堰104和阻挡结构105的每一个可在形成堤部BK的工艺之后以及在形成自发光器件ED的工艺之前形成或实现，并且可在形成(或沉积)自发光器件ED的工艺中隔离(或断开)自发光器件ED。

根据实施方式，基于在平坦化层102的侧端和钝化层PAS的侧表面之间的底切区UCA(或屋檐结构)，设置在平坦化层102的外围部上的自发光器件ED的材料层可在执行沉积工艺时被自动隔离(或断开)。例如，自发光器件ED的沉积材料可具有线性，由此可不沉积在被平坦化层102的侧端覆盖(或遮蔽)的钝化层PAS的侧表面上并且可沉积在层间绝缘层101c上，从而自发光器件ED的沉积材料可在平坦化层102的侧端与钝化层PAS的侧表面之间的底切区UCA处被隔离(或断开)。

根据实施方式，设置在堰104上的自发光器件ED的材料层可基于第一堰图案104a和第二堰图案104b之间的底切区UCA(或屋檐结构)在执行沉积工艺时被自动隔离(或断开)。例如，自发光器件ED的沉积材料可具有线性，由此可不沉积在被第二堰图案104b覆盖(或遮蔽)的第一堰图案104a的侧表面上，并且可沉积在堰104以及位于堰104附近的层间绝缘层101c的上表面和侧表面上，由此自发光器件ED的沉积材料可在第一堰图案104a和第二堰图案104b之间的底切区UCA处被隔离(或断开)。因此，自发光器件ED可在执行沉积工艺时在堰104处被自动隔离(或断开)。

根据实施方式，基于在第一阻挡图案BP1和第二阻挡图案BP2之间的底切区UCA(或屋檐结构)，设置在阻挡结构105上的自发光器件ED的材料层可在执行沉积工艺时被自动隔离(或断开)。例如，自发光器件ED的沉积材料可具有线性，由此可不沉积在被第二阻挡图案BP2覆盖(或遮蔽)的第一阻挡图案BP1的侧表面上，并且可沉积在多个阻挡结构105的每一个以及位于多个阻挡结构105之间的层间绝缘层101c的上表面和侧表面上，由此自发光器件ED的沉积材料可在第一阻挡图案BP1和第二阻挡图案BP2之间的底切区UCA处被隔离(或断开)。因此，自发光器件ED可在执行沉积工艺时在多个阻挡结构105的每一个处被自动隔离(或断开)。

根据实施方式，设置在第一基板100或最外像素Po的外围部处的自发光器件ED可通过堰104和阻挡结构105的每一个被隔离(或断开)至少两次，并且隔离的自发光器件ED可在堰104和阻挡结构105之间的层间绝缘层101c上、以及在多个阻挡结构105之间的层间绝缘层101c上，形成为岛状。

根据实施方式，设置在第一基板100或最外像素Po的外围部处的自发光器件ED可在执行沉积工艺时通过凹槽线、堰104和阻挡结构105的每一个被自动隔离(或断开)，由此可省略用于防止水分(或湿气)侧向渗透的、隔离(或断开)设置在第一基板100的外围部处的自发光器件ED的单独图案化工艺。

根据实施方式，可通过堰104和阻挡结构105的每一个的底切区UCA阻挡第一基板100的侧向水分渗透路径。

可选地，设置在由堰104和阻挡结构105的每一个隔离的自发光器件图案EDi上的公共电极CE可基于堰104和阻挡结构105的每一个的屋檐结构或底切区UCA和/或沉积工艺，被堰104和阻挡结构105的每一个的屋檐结构或底切区UCA自动隔离(或断开)；或者可被形成为围绕连续的而没有被阻挡结构105的底切区UCA(或屋檐结构)隔离、并且在层间绝缘层101c上设置为岛状的自发光器件图案EDi。例如，公共电极CE可在堰104和阻挡结构105的每一个处直接接触层间绝缘层101c的上表面(或顶表面)，由此可密封在层间绝缘层101c与自发光器件ED和自发光器件图案EDi的每一个之间的边界部，从而防止或阻挡经由层间绝缘层101c与自发光器件ED和自发光器件图案EDi的每一个之间的边界部的侧向水分(或湿气)渗透。

根据实施方式，形成在由堰104限定的显示区AA的封装区处的第二封装层106b(或有机封装层)可整个包围设置在平坦化层102的上表面和侧表面上的发光器件层EDL。第二封装层106b的传播可顺利地行进到堰104，由此第二封装层106b可完全填充到与堰104的内部区相邻的区域。此外，第二封装层106b的传播可最终被堰104阻挡，由此堰104可阻挡或防止第二封装层106b的溢出。因此，根据本发明实施方式的堰104可包括物理地隔离发光器件层的功能、防止有机封装层106b扩散或溢出的功能、以及防止在第一基板100的侧向方向上的水分(或湿气)渗透的功能。

如上所述，在根据本发明实施方式的发光显示设备中，设置在第一基板100(或最外像素)的外围部处的堰104可包括隔离自发光器件ED的功能、阻挡有机发光层的传播或溢出的功能、以及防止水分(或湿气)的渗透的功能，由此防止自发光器件ED的可靠性由于水分(或湿气)的侧向渗透而降低。由于堰104设置在最外像素的外围部处，所以发光显示设备可防止自发光器件ED的可靠性由于水分(或湿气)的侧向渗透而降低，并且可具有不包括边框区或具有零边框的空气边框结构。

此外，如图3所示，具有设置在多个阻挡结构105的至少之一中的金属层的第二阻挡图案BP2可经由形成在第一阻挡图案BP1中的通孔而电连接至至少一条像素公共电压线CVL。例如，通孔可被形成为依次穿过设置在具有闭环线形状的第二阻挡图案BP2和像素公共电压线CVL之间的交叉部处的钝化层PAS、层间绝缘层101c和缓冲层101a。因此，设置在多个阻挡结构105的至少一个中的第二阻挡图案BP2可经由相应通孔电连接至至少一条像素公共电压线CVL。因此，第二阻挡图案BP2可与多条像素公共电压线CVL一起形成等电位，并且可初次阻挡静电从外部流到显示区AA的内部，以防止由于静电导致的缺陷。例如，设置在多个阻挡结构105的至少之一中的第二阻挡图案BP2可释放从外部流入到像素公共电压线CVL的静电，以防止由静电导致的缺陷。

图12是图8所示的区域B的另一剖视图，图13是图8所示的区域B的又一剖视图，图14是图8所示的区域C的另一剖视图。图中显示了通过改型上述实施方式中示出的氢阻挡层103a和103b而实现的实施方式。因此，在下文描述中，与其相关的元件由相似的参考标记指代，因此省略或将简要给出其重复描述。

如图12所示，第一氢阻挡层103a可被设置为与最外像素Po尤其是最外子像素SP的薄膜晶体管(例如驱动薄膜晶体管Tdr)交叠，并且可不设置在最外像素Po或最外子像素SP的内侧。为了防止第一氢阻挡层103a电连接至像素电极PE，第一氢阻挡层103a的一端可不延伸至最外像素Po尤其是最外子像素SP的电极接触孔ECH，并且可不与最外像素Po尤其是最外子像素SP的电极接触孔ECH交叠。在这种情形下，第一氢阻挡层103a的一端可与最外像素Po尤其是最外子像素SP的像素电极PE交叠。此外，第一氢阻挡层103a的另一端可经过(past)最外像素Po尤其是最外子像素SP的驱动薄膜晶体管Tdr的端部而延伸到平坦化层102的端部，并且可与平坦化层102的端部匹配。例如，第一氢阻挡层103a的另一端可延伸到第一平坦化层102a或第二平坦化层102b的端部，并与第一平坦化层102a或第二平坦化层102b的端部匹配。

如图13所示，可设置第一氢阻挡层103a和第三氢阻挡层103c。第一氢阻挡层103a可与图12的结构相同，但也可与图9的结构相同。

第三氢阻挡层103c可设置在第一氢阻挡层103a的下方。例如，第三氢阻挡层103c可设置在第一平坦化层102a的下方，尤其设置在第一平坦化层102a和钝化层PAS之间。第三氢阻挡层103c被形成为与第一氢阻挡层103a交叠。

第三氢阻挡层103c可被设置为与最外像素Po尤其是最外子像素SP的薄膜晶体管(例如驱动薄膜晶体管Tdr)交叠，并且可不设置在最外像素Po或最外子像素SP内部。为了防止第三氢阻挡层103c电连接至像素电极PE，第三氢阻挡层103c的一端可不延伸至最外像素Po尤其是最外子像素SP的电极接触孔ECH，并且可不与最外像素Po尤其是最外子像素SP的电极接触孔ECH交叠。在这种情形下，第三氢阻挡层103c的一端可与最外像素Po尤其是最外子像素SP的像素电极PE交叠。此外，第三氢阻挡层103c的另一端可从最外像素Po尤其是最外子像素SP的驱动薄膜晶体管Tdr的端部延伸至钝化层PAS的端部，并且与钝化层PAS的端部匹配。

如图14所示，第二氢阻挡层103b设置在第二堰图案104b和第三堰图案104c之间。第二氢阻挡层103b从第二堰图案104b的顶表面或上表面延伸到侧表面。因此，第二氢阻挡层103b的宽度可被形成为大于第二堰图案104b的上表面的宽度和第三堰图案104c的下表面的宽度。由于第二氢阻挡层103b延伸至第二堰图案104b的侧表面，所以可进一步增强氢阻挡效果。

图15是图解根据本发明实施方式的多屏发光显示设备的图，图16是沿图15所示的线III-III’截取的剖视图。图15和16示出了通过平铺根据图1至14所示的本发明另一实施方式的发光显示设备而实现的多屏发光显示设备。

参照图15和16，根据本发明实施方式的多屏发光显示设备(或平铺发光显示设备)可包括多个显示装置DM1至DM4。

多个显示装置DM1至DM4的每一个可单独显示图像，或者可分割地显示一个图像。多个显示装置DM1至DM4的每一个可包括根据图1至14所示的本发明实施方式的发光显示设备，因此省略或将简要给出其重复描述。

多个显示装置DM1至DM4可平铺在单独的平铺框架(tiling frame)上以便在其侧表面处彼此接触。例如，多个显示装置DM1至DM4可平铺为N×M的形式，由此实现具有大屏幕的多屏发光显示设备。例如，N是1或更大的正整数，M是2或更大的正整数，但是本发明的实施方式不限于此，例如，N是2或更大的正整数，M是1或更大的正整数。

多个显示装置DM1至DM4的每一个可不包括围绕显示图像的整个显示区AA的边框区(或非显示部)，并且可具有显示区AA被空气围绕的空气边框结构。例如，在多个显示装置DM1至DM4的每一个中，第一基板100的整个第一表面可被实现为显示区AA。

根据实施方式，在多个显示装置DM1至DM4的每一个中，在最外像素Po的中心部CP与第一基板100的最外外表面VL之间的第二间隔D2可被实现为相邻像素之间的第一间隔D1(或像素节距)的一半或更小。因此，在基于侧向接合方法其侧表面沿着第一方向X和第二方向Y彼此连接(或接触)的两个相邻显示装置(DM1至DM4)中，在相邻最外像素Po之间的间隔D2+D2可等于或小于在两个相邻像素之间的第一间隔D1。参照图16，在其侧表面沿着第二方向Y彼此连接(或接触)的第一和第三显示装置DM1和DM3中，在第一显示装置DM1的最外像素Po的中心部CP与第三显示装置DM3的最外像素Po的中心部CP之间的间隔D2+D2可等于或小于设置在第一和第三显示装置DM1和DM3的每一个处的两个相邻像素的中心部CP之间的第一间隔D1(或像素节距)。

因此，在其侧表面沿着第一方向X和第二方向Y彼此连接(或接触)的两个相邻显示装置(DM1至DM4)的最外像素Po的中心部CP之间的间隔D2+D2可等于或小于设置在显示装置DM1至DM4的每一个处的两个相邻像素之间的第一间隔D1，由此在两个相邻显示装置(DM1至DM4)之间可不具有接缝或边界部，从而可不具有由于设置在显示装置DM1至DM4之间的边界部导致的暗区。结果，在多屏发光显示设备(其中多个显示装置DM1、DM2、DM3和DM4的每一个以N×M的形式平铺)上显示的图像可连续地显示，而在多个显示装置DM1、DM2、DM3和DM4之间的边界部没有断开感(或不连续感)。

在图15和16中，示出了多个显示装置DM1至DM4以2×2的形式平铺，但本发明的实施方式不限于此，多个显示装置DM1至DM4可以x×1的形式、1×y的形式、或者x×y的形式平铺。例如，x和y可为彼此相同或不同的2或更大的自然数。例如，x可以是2或更大的自然数，或等于y。y可以是2或更大的自然数，或者大于或小于x。

如上所述，当多个显示装置DM1至DM4的每一个的显示区AA是一个屏幕并且显示一个图像时，根据本发明实施方式的多屏发光显示设备可显示在多个显示装置DM1至DM4之间的边界部不断开而是连续的图像，由此可提高观看由多屏发光显示设备显示的图像的观看者的沉浸感。

所属领域的普通技术人员将很清楚，在不脱离本发明的精神或范围的条件下可在本发明中进行各种修改和变化。因此，本发明旨在涵盖落入所附权利要求书及其等同范围内的对本发明的修改和变化。

上述各实施方式可进行组合以提供进一步的实施方式。在本发明中提及的所有美国专利、美国专利申请公开、美国专利申请、外国专利、外国专利申请和非专利公开通过引用的方式整体并入到本文。如果有必要采用各专利、申请和公开的概念来提供进一步的实施方式，则可修改实施方式的多个方面。

可基于上述详细描述来对实施方式进行这些和其他修改。一般而言，在所附权利要求书中，所使用的术语不应解释为将权利要求书限制于说明书和权利要求书中公开的具体实施方式，而是应当解释为在这些权利要求涵盖的所有等效范围内包括所有可能的实施方式。因此，权利要求书不受具体实施方式的限制。

Claims (20)

1.一种发光显示设备，包括：

基板，在所述基板上具有显示区；

电路层，所述电路层设置在所述基板的显示区上并且包括薄膜晶体管；

设置在所述电路层上的平坦化层；

发光器件层，所述发光器件层包括设置在所述平坦化层上的像素电极；以及

在所述平坦化层中并且与所述薄膜晶体管交叠的第一氢阻挡层。

2.根据权利要求1所述的发光显示设备，

其中所述平坦化层包括设置在所述电路层上的第一平坦化层和设置在所述第一平坦化层上的第二平坦化层，

所述第一氢阻挡层设置在所述第一平坦化层和所述第二平坦化层之间。

3.根据权利要求1所述的发光显示设备，

其中所述第一氢阻挡层设置在所述像素电极的下方并且与所述像素电极交叠。

4.根据权利要求2所述的发光显示设备，

其中所述第一氢阻挡层包含具有氢捕获特性的材料，并且所述像素电极包含与所述第一氢阻挡层相同的材料。

5.根据权利要求1所述的发光显示设备，

其中所述显示区包括最外像素和位于所述最外像素的内侧的内部像素，

所述第一氢阻挡层设置在所述最外像素处并且未设置在所述内部像素处。

6.根据权利要求5所述的发光显示设备，

其中所述第一氢阻挡层被设置为沿着所述最外像素具有闭环线形状。

7.根据权利要求1所述的发光显示设备，

其中所述像素电极经由设置在所述平坦化层中的电极接触孔电连接至所述薄膜晶体管，

所述第一氢阻挡层的第一端不与所述电极接触孔交叠。

8.根据权利要求1所述的发光显示设备，

其中所述第一氢阻挡层的第二端与所述薄膜晶体管的端部匹配。

9.根据权利要求1所述的发光显示设备，

其中所述第一氢阻挡层的第二端与所述平坦化层的端部匹配。

10.根据权利要求1所述的发光显示设备，还包括：

堰，所述堰设置在所述第一氢阻挡层的外侧并且设置在所述基板的外围部处；以及

设置在所述堰的内侧的第二氢阻挡层。

11.根据权利要求10所述的发光显示设备，

其中所述堰包括第一堰图案、第二堰图案和第三堰图案，

所述第二氢阻挡层设置在所述第二堰图案和所述第三堰图案之间。

12.根据权利要求11所述的发光显示设备，还包括设置在所述平坦化层的下方的钝化层，

其中所述平坦化层包括第一平坦化层和第二平坦化层，

所述第一堰图案由与所述钝化层相同的材料形成，

所述第二堰图案由与所述第一平坦化层相同的材料形成，

所述第三堰图案由与所述第二平坦化层相同的材料形成，

所述第二氢阻挡层由与所述第一氢阻挡层相同的材料形成。

13.根据权利要求11所述的发光显示设备，

其中所述第二氢阻挡层的第一端不与所述第二堰图案的第一端和所述第三堰图案的第一端匹配，

所述第二氢阻挡层的第二端不与所述第二堰图案的第二端和所述第三堰图案的第二端匹配。

14.根据权利要求11所述的发光显示设备，

其中所述第二氢阻挡层从所述第二堰图案的上表面延伸到所述第二堰图案的侧表面。

15.根据权利要求10所述的发光显示设备，

其中所述堰和所述第二氢阻挡层被设置为在所述第一氢阻挡层的外侧具有闭环线形状。

16.根据权利要求10所述的发光显示设备，还包括阻挡结构，所述阻挡结构设置在所述堰的外侧并且将所述发光器件层的至少一个层隔离，

其中所述阻挡结构包括第一阻挡图案和在所述第一阻挡图案上的第二阻挡图案，

其中所述第一阻挡图案由与设置在所述平坦化层的下方的钝化层相同的材料形成，

所述第二阻挡图案由与所述像素电极相同的材料形成。

17.根据权利要求1所述的发光显示设备，还包括第三氢阻挡层，所述第三氢阻挡层设置在所述第一氢阻挡层的下方并且与所述第一氢阻挡层交叠。

18.根据权利要求17所述的发光显示设备，还包括位于所述平坦化层的下方的钝化层，

其中所述第三氢阻挡层设置在所述钝化层和所述平坦化层之间。

19.一种多屏发光显示设备，包括：

多个显示装置，所述多个显示装置沿着第一方向和与所述第一方向交叉的第二方向中的至少一个方向设置，

其中所述多个显示装置的每一个包括：

基板，在所述基板上具有显示区；

电路层，所述电路层设置在所述基板的显示区上并且包括薄膜晶体管；

设置在所述电路层上的平坦化层；

发光器件层，所述发光器件层包括设置在所述平坦化层上的像素电极；以及

在所述平坦化层中并且与所述薄膜晶体管交叠的第一氢阻挡层。

20.根据权利要求19所述的多屏发光显示设备，

其中在所述多个显示装置的每一个中，所述显示区包括沿着所述第一方向和与所述第一方向交叉的所述第二方向布置在所述基板上的多个像素，

其中在沿着所述第一方向和所述第二方向相邻的第一显示装置和第二显示装置中，在所述第一显示装置的最外像素的中心部和所述第二显示装置的最外像素的中心部之间的距离小于或等于像素节距，

其中所述像素节距是在彼此相邻的两个像素的中心部之间的距离。

Images