CN117438432A - 显示设备和包括该显示设备的多屏显示设备 - Google Patents

显示设备和包括该显示设备的多屏显示设备 Download PDF

Info

Publication number
CN117438432A
CN117438432A CN202310899556.8A CN202310899556A CN117438432A CN 117438432 A CN117438432 A CN 117438432A CN 202310899556 A CN202310899556 A CN 202310899556A CN 117438432 A CN117438432 A CN 117438432A
Authority
CN
China
Prior art keywords
line
disposed
lines
dummy
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310899556.8A
Other languages
English (en)
Inventor
金守彬
张永仁
姜京润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN117438432A publication Critical patent/CN117438432A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种显示设备，其包括：基板，该基板包括显示区域，该显示区域包括沿第一方向和与第一方向交叉的第二方向设置的多个像素；设置在显示区域的多个水平线中的每一个处的栅极驱动电路，该栅极驱动电路包括用于向多个像素提供扫描信号的多个级电路单元；设置在显示区域处的连接至多个级电路单元的多个栅极控制线；分别与多个栅极控制线相邻设置的多个虚设线；以及设置在显示区域处的连接在多个级电路单元之间的多个传送信号线，多个传送信号线中的每一个可以包括设置在不同层处的多个线图案。

Description

显示设备和包括该显示设备的多屏显示设备
相关申请的交叉引用
本申请要求于2022年7月22日在韩国提交的韩国专利申请No.10-2022-0090961的优先权和权益，由此出于所有目的通过引用将该韩国专利申请的全部内容并入本文，就像在本文中完整阐述一样。
技术领域
本公开涉及一种设备，具体而言，例如但不限于显示设备和包括该显示设备的多屏显示设备。
背景技术
显示设备配备在家用电器或电子装置中，例如电视机(TV)、监视器、笔记本计算机、智能手机、平板个人计算机(PC)、电子板、可穿戴装置、手表电话、便携式信息装置、导航装置、以及车辆控制显示设备等，并且用作用于显示图像的屏幕。
显示设备包括：显示面板，其包括多个像素，每个像素包括连接到数据线和栅极线的薄膜晶体管(TFT)；数据驱动电路，其向数据线提供数据电压；以及栅极驱动电路，其向栅极线提供栅极信号。
近来，正在使用具有面板内栅极(GIP)结构的显示设备，其中栅极驱动电路在制造每个像素的TFT的过程的同时嵌入到显示面板的非显示区域中，以用于简化电路元件的配置、降低制造成本并减小边框宽度。
包括具有GIP结构的栅极驱动电路的显示面板由于设置在非显示区中的栅极驱动电路而包括边框区域。因此，现有技术的显示设备需要边框或用于覆盖显示面板的边框区域的机构，并且由于边框区域的宽度，边框宽度可能增加。
近来，正在积极进行对使得用户(或观看者)能够看到位于显示设备的后表面处的物体或背景的透明显示设备的研究。
透明显示设备可以分为透射入射到其上的光中的全部或大部分的透射部分和发射光的发射部分。用户可以通过透射部分看到位于透明显示设备的后表面处的物体或背景。
发明内容
因此，本公开旨在提供一种显示设备和包括该显示设备的多屏显示设备，其基本上消除了由于现有技术的限制和缺点而导致的一个或多个问题。
本公开的一方面旨在提供一种显示设备或透明显示设备，其中可以减小、最小化或防止透射部分之间的尺寸(或透射率或透明度)偏差。
本公开的一方面旨在提供一种显示设备和包括该显示设备的多屏显示设备，其可以减小、最小化或防止由位于多个像素之间并且连接至多个像素之间的栅极驱动电路的分支电路的信号线的数量偏差引起的诸如线状条纹的图像质量缺陷。
本公开的一方面旨在提供一种显示设备(或透明显示设备)以及包括该显示设备的多屏显示设备，其可以减小、最小化或防止由透射部分之间的尺寸(或透射率或透明度)偏差引起的诸如线状条纹的图像质量缺陷。
本公开的一方面旨在提供一种显示设备和包括该显示设备的多屏显示设备，其可以最小化或防止由连接在多个像素之间的栅极驱动电路的级电路单元之间的多个传送信号线之间的电阻偏差引起的栅极驱动电路的异常操作。
本公开的一方面旨在提供一种具有零边框或接近零边框宽度的显示设备(或透明显示设备)以及包括该显示设备的多屏显示设备。
附加的特征和方面将部分地在下面的描述中阐述，并且部分地将从描述中变得显而易见，或者可以通过本文提供的发明构思的实践而获知。本发明构思的其他特征和方面可以通过在书面描述中特别指出的或可从该书面描述及其权利要求书以及附图导出的结构来实现和获得。
为了实现本发明构思的这些和其他方面，如本文所体现和广泛描述的，显示设备可以包括：基板，该基板包括显示区域，该显示区域包括沿第一方向和与第一方向交叉的第二方向设置的多个像素；设置在显示区域的多个水平线中的每一个处的栅极驱动电路，该栅极驱动电路包括用于向多个像素提供扫描信号的多个级电路单元；设置在显示区域处的连接至多个级电路单元的多个栅极控制线；分别与多个栅极控制线相邻设置的多个虚设线；以及设置在显示区域处的连接在多个级电路单元之间的多个传送信号线，多个传送信号线中的每一个可以包括设置在不同层处的多个线图案。
在本公开的另一方面，多屏显示设备可以包括沿第一方向和与第一方向交叉的第二方向中的至少一个方向布置的多个显示设备，多个显示设备中的每一个可以包括：基板，该基板包括显示区域，该显示区域包括沿第一方向和与第一方向交叉的第二方向设置的多个像素；设置在显示区域的多个水平线中的每一个处的栅极驱动电路，该栅极驱动电路包括用于向多个像素提供扫描信号的多个级电路单元；设置在显示区域处的连接至多个级电路单元的多个栅极控制线；分别与多个栅极控制线相邻设置的多个虚设线；以及设置在显示区域处的连接在多个级电路单元之间的多个传送信号线，多个传送信号线中的每一个可以包括设置在不同层处的多个线图案。
除了用于解决上述问题的手段之外的根据本公开的各种示例的具体细节包括在下面的描述和附图中。
本公开的一些实施例可以提供一种用于减小、最小化或防止透射部分之间的尺寸(或透射率或透明度)偏差的显示设备。
本公开的一些实施例可以提供一种显示设备以及包括该显示设备的多屏显示设备，其可以减小、最小化或防止由位于多个像素之间并且连接至多个像素之间的栅极驱动电路的分支电路的栅极控制线的数量偏差引起的诸如线状条纹的图像质量缺陷。
本公开的一些实施例可以提供一种显示设备和包括该显示设备的多屏显示设备，其减小、最小化或防止连接在多个像素之间的栅极驱动电路之间的多个传送信号线之间的电阻偏差引起的栅极驱动电路的异常操作。
本公开的一些实施例可以提供一种显示设备和包括该显示设备的多屏显示设备，其可以减小、最小化或防止由多个像素之间的栅极驱动电路的分支电路之间的尺寸偏差引起的诸如线状条纹的图像质量缺陷。
本公开的一些实施例可以提供一种显示设备和多屏显示设备，其中显示区域的总透光率(或透射率)可以通过行进通过电路连接线(或水平线)的光来增强或增加，电路连接线包括透明导电材料并且连接至多个像素之间的栅极驱动电路的分支电路。
本公开的一些实施例可以提供一种显示设备和包括该显示设备的多屏显示设备，其可以减小、最小化或防止由设置在多个像素之间的透射部分之间的尺寸偏差(或透射率或透明度)引起的诸如线状条纹的图像质量缺陷。
本公开的一些实施例可以提供一种具有零边框宽度的显示设备和包括该显示设备的多屏显示设备。
本公开的一些实施例可以提供一种显示设备和包括该显示设备的多屏显示设备，其在整个屏幕上显示一个图像时，显示出图像而没有不连续感。
本公开的一些实施例可以提供一种具有增强的透明度或透射率的透明显示设备和包括该透明显示设备的透明多屏显示设备。
在研究了以下附图和详细描述后，其他系统、方法、特征和优点对于本领域技术人员来说将是显而易见的。所有这些额外的系统、方法、特征和优点都旨在包括在本说明书内，在本公开的范围内，并且受到所附权利要求的保护。本节中的任何内容均不应被视为对这些权利要求的限制。下面结合本公开的实施例讨论进一步的方面和优点。
应当理解，本公开的前述一般描述和以下详细描述都是示例性和解释性的，并且旨在提供对所要求保护的本公开的进一步解释。
附图说明
附图被包括以提供对本公开的进一步理解并且被并入并构成本申请的一部分，附图示出了本公开的方面和实施例并且与描述一起用于解释本公开的原理。
图1是示出根据本公开的实施例的显示设备的示图。
图2是示出图1所示的显示面板的示图。
图3是图2所示的区“A”的放大视图。
图4是示出图3所示的一个像素的电路图。
图5是示出图2和图3所示的根据本公开的实施例的栅极驱动电路的示图。
图6是示出连接到图5所示的多个级电路单元的栅极线的示图。
图7是示出图5和图6所示的多个级电路单元中的一些的示图。
图8是示出根据本公开的实施例的分支网络和多个虚设图案的示图。
图9是沿图8所示的线I-I’截取的截面图。
图10是示出图7和图8所示的传送信号线的一部分的示图。
图11是沿图8和图10所示的线II-II’截取的截面图。
图12是沿图10所示的线III-III’截取的截面图。
图13是示出根据本公开的实施例的显示设备的显示面板的示图。
图14是图13所示的区“B”的放大图。
图15是用于描述根据本公开的实施例的多个虚设图案的示图。
图16是沿图15所示的线IV-IV’截取的截面图。
图17是沿图15所示的线V-V’截取的截面图。
图18是沿图15所示的线IV-IV’截取的另一截面图。
图19是用于描述根据本公开的实施例的虚设网络线的示图。
图20是示意性地示出图19所示的虚设图案和虚设网络线之间的连接结构的示图。
图21是示出根据本公开的实施例的显示设备的示图。
图22是示出根据本公开的实施例的显示设备的示图。
图23是沿图22所示的线VI-VI’截取的截面图。
图24是沿图22所示的线VI-VI’截取的另一截面图。
图25是沿图22所示的线VI-VI’截取的另一截面图。
图26是示出根据本公开的另一实施例的显示设备的透视图。
图27是示出图26所示的显示设备的后表面的示图。
图28是示出根据本公开的实施例的多屏显示设备的示图。
图29是沿图28所示的线VII-VII’截取的截面图。
具体实施方式
现在将详细参考本公开的实施例，其示例可以在附图中示出。在下面的描述中，当与本文档相关的公知功能或配置的详细描述被确定为不必要地模糊本发明构思的要旨时，将省略其详细描述。所描述的处理步骤和/或操作的发展进程是示例；然而，步骤和/或操作的顺序不限于本文所阐述的并且可以如本领域已知的那样改变，除了必须以特定顺序发生的步骤和/或操作之外。相同的附图标记始终表示相同的元件。在下面的说明中使用的各个元件的名称只是为了方便书写本公开而选择的，因此可能与实际产品中使用的名称不同。
通过下面参考附图描述的实施例，将阐明本公开的优点和特征及其实施方法。然而，本公开可以以不同的形式来实施并且不应被解释为限于本文中阐述的实施例。相反，这些实施例是示例并且被提供以使得本公开可以是彻底且完整的，以帮助本领域技术人员理解发明构思而不限制本公开的保护范围。
用于描述本公开的实施例的附图中公开的形状、尺寸、比例、角度和数量仅是示例，因此，本公开不限于示出的细节。相同的附图标记自始至终指代相同的元件。在下面的描述中，当相关已知功能或配置的详细描述被确定为不必要地模糊本公开的要点时，将省略该详细描述。当使用本公开中描述的“包括”、“具有”和“包含”时，可以添加另一部分，除非使用“仅”。单数形式的术语可以包括复数形式，除非有相反的说明。
在解释元件时，该元件被解释为包括误差或容差范围，尽管没有对这样的误差或容差范围的明确描述。
在描述位置关系时，例如，当两个部分之间的位置关系被描述为例如“上”、“之上”、“之下”和“旁边”时，一个或多个其他部分可以设置在这两个部分之间，除非使用更具限制性的术语，例如“正好”或“直接”。在实施例的描述中，当结构被描述为位于另一结构“上或上方或之上”或者“之下或下方”时，该描述应被解释为包括结构彼此接触的情况以及其间设置有第三结构的情况。
在描述时间关系时，例如，当时间顺序被描述为例如“之后”、“随后”、“接下来”和“之前”等时，可以包括不连续的情况，除非使用更具限制性的术语，例如“正好”、“立即”或“直接”。
应当理解，虽然术语“第一”、“第二”等可以在本文中用于描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于区分一个元件与另一个元件。例如，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件，而不脱离本公开的范围。
在描述本公开的元件时，可以使用术语“第一”、“第二”、“A”、“B”、“(a)”、“(b)”等。这些术语旨在将对应的元件与其他元件区分开，并且对应的元件的基础、顺序或数量不应受到这些术语的限制。对于元件“连接”、“耦合”或“粘附”到另一元件或层的表达，该元件或层不仅可以直接连接或粘附到另一元件或层，还可以间接连接或粘附到另一元件或层，并且一个或多个中间元件或层“设置”或“插入”在该元件或层之间，除非另有说明。
术语“至少一个”应当理解为包括一个或多个相关列出项的任何和所有组合。例如，“第一项、第二项和第三项中的至少一个”的含义表示从第一项、第二项和第三项中的两个或更多个提出的所有项的组合、以及第一项、第二项或第三项。第一元件、第二元件“和/或”第三元件的表达应当被理解为第一、第二和第三元件之一或者第一、第二和第三元件的任何或所有组合。举例来说，A、B和/或C可以仅指A；仅指B；仅指C；A、B和C中的任何一个或一些组合；或A、B和C的全部。
如本领域技术人员能够充分理解的，本公开的各种实施例的特征可以部分地或整体地彼此耦合或组合，并且可以以各种方式彼此互操作以及在技术上驱动。本公开的实施例可以彼此独立地执行，或者可以以相互依赖的关系一起执行。
除非另有定义，否则本文中使用的所有术语(包括技术和科学术语)具有与示例实施例所属领域的普通技术人员通常理解的含义相同的含义。还应当理解，诸如常用词典中定义的那些术语应被解释为具有例如与其在相关领域的上下文中的含义一致的含义，并且不应以理想化或过于正式的意义来解释，除非本文明确如此定义。例如，术语“部分”或“单元”可以应用于例如单独的电路或结构、集成电路、电路装置的计算块、或被配置为执行所描述的功能的任何结构，如本领域的普通技术人员应当理解的。
下面，将参考附图详细描述本公开的实施例。为了便于描述，附图中示出的每个元件的比例与实际比例不同，因此不限于附图中示出的比例。
根据本公开的实施例的显示设备可以是柔性显示设备、显示面板或柔性显示面板，但本公开的实施例不限于此。例如，根据本公开的实施例的显示设备可以包括套装电子设备或套装装置(或套装设备)，例如笔记本计算机、电视、计算机监视器、包括汽车设备或者用于车辆的另一类型的设备的装备设备、或者诸如智能手机或电子平板的移动电子设备，其是包括液晶显示面板或有机发光显示面板等的完整产品(或最终产品)。
图1是示出根据本公开的实施例的显示设备的示图。图2是示出图1所示的显示面板的示图。根据本公开的所有实施例的每个显示设备的所有部件或元件被可操作地耦合和配置。
参考图1和图2，根据本公开的实施例的显示设备可以包括显示面板10和驱动电路单元30。
显示面板10可以包括：基板100，其包括显示区域AA；在基板100的显示区域AA上以第一间隔D1布置的多个像素P；以及设置在显示区域AA中(或内)的栅极驱动电路150。基板100可以包括玻璃、塑料或柔性聚合物膜。例如，柔性聚合物膜可以由聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、丙烯腈-丁二烯-苯乙烯共聚物(ABS)、聚甲基丙烯酸甲酯(PMMA)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、聚醚砜(PES)、聚芳酯(PAR)、聚砜(PSF)或环烯烃共聚物、环烯烃共聚物(COC)、三乙酰纤维素(TAC)膜、聚乙烯醇(PVA)膜和聚苯乙烯(PS)中的任一种制成，并且本公开不限于此。
显示区域AA可以是显示图像的区域并且可以被称为活动区域或显示部分。显示区域AA的尺寸可以与基板100(或显示设备)相同或基本相同。例如，显示区域AA的尺寸可以与基板100的第一表面的整个尺寸相同。因此，基板100可以不包括沿着第一表面的外围部分设置以包围整个显示区域AA的不透明的非显示区域。因此，显示设备的整个前表面可以被配置作为显示区域AA。
显示区域AA的端部(或最外侧部分)可以与基板100的外表面OS重叠或者可以基本对准。因此，显示区域AA的横向表面可以不被单独的机构包围并且可以仅被空气包围。即，显示区域AA的所有横向表面可以设置在直接接触空气而不被单独的机构包围的结构中。
根据实施例的显示区域AA可以包括多个像素P。根据实施例的多个像素P在基板100的显示区域AA中可以被布置(或设置)为具有第一间隔D1。多个像素P中的每一个可以沿第一方向X和横向于(或交叉于)第一方向X的第二方向Y中的每一个直接彼此接触，而没有分隔空间。第一方向X可以是基板100或显示设备的第一长度方向(例如，宽度方向)，并且第二方向Y可以是基板100或显示设备的第二长度方向(例如，长度方向)。
第一间隔D1可以是两个相邻像素P之间的间距(或像素间距)。例如，第一间隔D1可以是两个相邻像素P的中心部分之间的距离(或最短距离或最短长度)。多个像素P中的每一个可以具有平行于第一方向X的第一长度和平行于第二方向Y的第二长度。多个像素P中的每一个可以具有包括第一长度和第二长度的正方形形状，但本公开的实施例不限于此。
多个像素P中的沿基板100的外围部分(或边缘部分)设置的最外侧像素中的每一个的中心部分可以与基板100的外表面OS间隔开以具有第二间隔D2。第二间隔D2可以是第一间隔D1的一半或更小，使得基板100的整个前表面(或显示设备的整个前表面)被配置为显示区域AA。例如，第二间隔D2可以是最外侧像素Po的中心部分与基板100的外表面OS之间的最短距离(或最短长度)。
当第二间隔D2大于第一间隔D1的一半时，基板100可以包括通过位于最外侧像素Po的端部(或显示区域AA的端部)与基板100的外表面OS之间的区域包围整个显示区域AA的非显示区域，因此，基板100可能必须包括基于包围所有显示区域AA的非显示区域的边框区域。另一方面，当第二间隔D2是第一间隔D1的一半或更小时，最外侧像素Po的端部(或显示区域AA的端部)可以与基板100的外表面OS重叠(或对准)或者可以设置在基板100的外表面OS之外的空间中，因此，显示区域AA可以被配置(或设置)在基板100的整个前表面上，或者可以具有与基板100相同的尺寸(或面积)。
多个像素P中的每一个可以包括发射部分(或发光部分)EP。根据本公开的实施例的发射部分EP可以包括第一发射区域EA1至第四发射区域EA4。例如，第一发射区域EA1至第四发射区域EA4可以在第一方向X和第二方向Y上彼此直接接触而没有分隔空间。然而，包括在像素P的发射部分EP中的发射区域的数量不限于四个，并且在其他示例中可以是一个、两个、三个、五个或更多个。
根据本公开的实施例的第一发射区域EA1至第四发射区域EA4可以设置为2×2形式或四边形结构。例如，发射区域EA1至EA4中的每一个可以带有具有相同尺寸(或相同面积)的均匀四边形结构或者具有不同尺寸(或不同面积)的非均匀四边形结构。例如，具有均匀四边形结构或非均匀四边形结构的发射区域EA1至EA4可以被设置为集中在像素P的中心部分CP处，但是本公开的实施例不限于此。
根据本公开的另一实施例的第一发射区域EA1至第四发射区域EA4中的每一个可以具有矩形形状，该矩形形状包括平行于第一方向X的短边和平行于第二方向Y的长边，并且例如，可以设置为1×4形式或1×4条纹形式。发射区域的形状不限于正方形或矩形形状，并且诸如圆形、椭圆形或卵形、四边形、五边形或六边形的其他形状也是可能的。
根据本公开的实施例，第一发射区域EA1可以被配置为发射第一颜色的光，第二发射区域EA2可以被配置为发射第二颜色的光，第三发射区域EA3可以被配置为发射第三颜色的光，并且第四发射区域EA4可以被配置为发射第四颜色的光。作为实施例，第一至第四颜色中的每一个可以不同。例如，第一颜色可以是红色，第二颜色可以是蓝色，第三颜色可以是白色，并且第四颜色可以是绿色。作为另一实施例，第一至第四颜色中的一些颜色可以是相同的。例如，第一颜色可以是红色，第二颜色可以是第一绿色，第三颜色可以是第二绿色，并且第四颜色可以是蓝色。在另一示例中，第一颜色可以是青色，第二颜色可以是品红色，第三颜色可以是黄色，并且第四颜色可以是青色、品红色或黄色中的任何一种，但是本公开不限于此。
根据另一实施例的发射部分EP可以包括第一发射区域EA1至第三发射区域EA3。在这种情况下，第一发射区域EA1至第三发射区域EA3均可以具有包括平行于第一方向X的短边和平行于第二方向Y的长边的矩形形状，并且例如可以设置为1×3形式或1×3条纹形式。例如，第一发射区域EA1可以被配置为发射第一颜色的光，第二发射区域EA2可以被配置为发射第二颜色的光，并且第三发射区域EA3可以被配置为发射第三颜色的光。例如，第一颜色可以是红色，第二颜色可以是蓝色，并且第三颜色可以是绿色。
栅极驱动电路150设置或安装在显示区域AA中(或内)，以向设置在基板100上的像素P提供扫描信号(或栅极信号)。栅极驱动电路150可以同时向设置在与第一方向X平行的水平线中的像素P提供扫描信号(或栅极信号)。例如，栅极驱动电路150可以将至少一个扫描信号提供给设置在一个水平线中的像素P。例如，栅极驱动电路150可以包括多个分支电路BC，这些分支电路BC被一个接一个地设置在一个或多个像素P之间以将扫描信号提供给多个像素P。例如，栅极驱动电路150可以是内置栅极驱动电路、扫描驱动电路、列驱动电路或水平驱动电路。
根据本公开的实施例的栅极驱动电路150可以被配置有包括多个级电路单元1501至150m的移位寄存器。例如，根据本公开的实施例的显示设备可以包括设置在基板100的显示区域AA中(或内)的移位寄存器，以向像素P提供扫描信号。
多个级电路单元1501至150m中的每一个可以包括沿第一方向X设置在基板100的每个水平线中的多个分支电路BC。多个分支电路BC可以包括一个或多个TFT(或分支TFT)并且可以被设置为沿第一方向X分散(或分布)在一个水平线中(或内)。例如，多个分支电路BC中的每一个可以被一个接一个地设置在一个或多个像素P之间，但本公开的实施例不限于此。
根据本公开的实施例，多个分支电路BC中的至少一些可以具有不同的尺寸(或面积)。例如，多个分支电路BC中的至少一些可以由一个薄膜晶体管构造，并且多个分支电路BC中的其余分支电路可以由两个或更多个薄膜晶体管构造。
多个级电路单元1501至150m中的每一个可以根据响应于通过设置在显示区域AA中(或内)的多个像素P之间多个栅极控制线从驱动电路单元30提供的栅极控制信号对多个分支电路BC的驱动来产生扫描信号，并且可以向设置在对应的水平线中的像素提供扫描信号。
多个级电路单元1501至150m中的每一个可以包括但不限于节点控制电路、反相器电路、节点复位电路和多个输出缓冲电路。节点控制电路、反相器电路、节点复位电路以及多个输出缓冲电路中的每一个可以被配置为包括多个分支电路BC中的一个或多个分支电路。例如，节点控制电路、反相器电路和节点复位电路可以被配置为一级或一个移位寄存器。因此，由多个分支电路BC构造的多个级电路单元1501至150m中的每一个可以包括一个或多个级以及多个输出缓冲电路(或缓冲器)。例如，多个级电路单元1501至150m中的每一个可以包括：一个或多个第一输出缓冲电路，其被配置为向设置在对应的水平线中(或内)的奇数栅极线提供扫描信号；一个或多个第二输出缓冲电路，其被配置为向设置在对应的水平线中(或内)的偶数栅极线提供扫描信号；以及传送输出缓冲电路，其被配置为输出传送信号。
根据本公开的实施例的显示面板10还可以包括焊盘部分110，焊盘部分110具有设置在基板100的显示区域AA中并且连接到多个像素P中的每一个和栅极驱动电路150的多个焊盘。例如，焊盘部分110可以是第一焊盘部分或前焊盘部分。焊盘部分110可以从驱动电路单元30接收数据信号、栅极控制信号、像素驱动功率和像素公共电压等。
焊盘部分110可以包括在基板100的第一表面的第一外围部分处平行于第一方向X设置的最外侧像素Po中。即，设置在基板100的第一外围部分处的最外侧像素Po可以包括多个焊盘中的至少一个。因此，多个焊盘可以被设置或包括在显示区域AA中(或内)，并且因此，基于焊盘部分110的非显示区域(或边框区域)可以不形成或者可以不位于基板100上。例如，根据本公开的实施例的焊盘部分110设置在基板100的外表面OS和最外侧像素的发射区域之间并且被包括在最外侧面像素中(或内)，因此，基于焊盘部分110的非显示区域(或边框区域)可以不形成或者可以不位于基板100的外表面OS和最外侧面的像素之间的区中。因此，最外侧像素可以包括焊盘部分110，并且因此可以被配置为具有与不包括焊盘部分110的内部像素不同的构造或结构。尽管在图2和图3中示出了焊盘部分110设置在基板100的上边缘周围，但是焊盘部分110的位置和数量不限于此。例如，焊盘部分110可以设置在基板100的上边缘、下边缘、左边缘和右边缘中的至少一个周围。
根据本公开的实施例的显示设备(或显示面板10或显示区域AA)还可以包括透射部分(透光部分)TP，因此，可以构造具有透射部分TP的透明显示设备。
透射部分TP可以是透射入射在显示面板10或显示区域AA上的光中的全部或大部分的区。透射部分TP可以被配置为透射入射在其上的光中的全部或大部分，使得用户(或观看者)看到位于显示面板10或显示区域AA的后表面的物体或背景。
根据本公开的实施例的透射部分TP可以设置在多个像素P中的每一个的发射部分EP的外围处，或者可以是多个像素P中的每一个的发射部分EP的外围区域。例如，多个像素P中的每一个可以包括发射部分EP和位于发射部分EP的外围的透射部分TP。例如，透射部分TP可以设置在沿第一方向X和第二方向Y中的每者设置的多个像素P中的每个像素的发射部分EP之间。例如，透射部分TP可以设置在沿第一方向X和第二方向Y中的每者的两个相邻像素P的发射部分EP之间。例如，透射部分TP可以是显示区域AA的区中的除了多个像素P中的每个像素的发射部分EP之外的其他区。例如，栅极驱动电路150的分支电路BC和焊盘部分110可以设置在透射部分TP中。例如，多个分支电路BC中的每一个可以设置在多个像素P之间的透射部分TP中(或在透射部分TP处)。
驱动电路单元30可以连接到焊盘部分110，并且可以允许每个像素P显示与从显示驱动系统提供的图像数据相对应的图像。
根据本公开的实施例的驱动电路单元30可以包括多个柔性电路膜31、多个驱动集成电路(IC)33、印刷电路板(PCB)35、时序控制器37、以及功率电路单元39。
多个柔性电路膜31中的每者可以附接在PCB 35和焊盘部分110上。根据本公开的实施例的柔性电路膜31可以是带式载体封装(TCP)或膜上芯片(COF)。
多个驱动IC 33中的每一个可以单独地安装在多个柔性电路膜31中的对应柔性电路膜31上(或处)。多个驱动IC 33中的每一个可以接收从时序控制器37提供的像素数据和数据控制信号，根据数据控制信号将像素数据转换为基于像素的模拟数据电压，并将该模拟数据电压提供给对应的像素P。例如，多个驱动IC 33中的每一个可以通过使用从PCB 35提供的多个参考伽马电压来生成多个灰阶电压，并且可以从多个灰阶电压中选择与像素数据相对应的灰阶电压作为基于像素的数据电压，以输出所选择的数据电压。
另外，多个驱动IC 33中的每一个可以通过使用多个参考伽马电压生成像素P的驱动(或发光)所需的像素驱动功率(或像素驱动电压)和像素公共电压(或阴极电压)。作为实施例，多个驱动IC 33中的每一个可以从多个参考伽马电压或多个灰阶电压中选择预定的参考伽马电压或预定的灰阶电压作为像素驱动功率和像素公共电压，以输出像素驱动功率和像素公共电压。
此外，多个驱动IC 33中的每一个可以基于每个像素P的驱动(或操作)方法另外生成并输出参考电压。例如，多个驱动IC 33中的每一个可以从多个参考伽马电压或多个灰阶电压中选择预定的参考伽马电压或预定的灰阶电压作为参考电压，以输出参考电压。例如，像素驱动功率、像素公共电压和参考电压可以具有不同的电压电平。
多个驱动IC 33中的每一个可以通过设置在基板100上的多个参考电压线顺序感测在像素P中配置的驱动TFT的特性值，生成与感测值相对应的感测原始数据，并且将感测原始数据提供给时序控制器37。
PCB 35可以连接到多个柔性电路膜31中的每一个的另一边缘部分。PCB 35可以在驱动电路单元30的元件之间传输信号和电压。
时序控制器37可以安装在PCB 35上，并且可以通过设置在PCB 35上的用户连接器接收从显示驱动系统提供的图像数据和时序同步信号。替代地，时序控制器37可以不安装在PCB 35上并且可以被配置在显示驱动系统中或者可以被安装在连接在PCB 35和显示驱动系统之间的单独的控制板上。
时序控制器37可以基于时序同步信号来对准视频数据，以便匹配设置在显示区域AA中(或处)的像素布置结构，并且可以被配置为将所生成的像素数据提供给多个驱动IC33中的每一个。
根据本公开的实施例，当像素P包括发射白光的发射区域时，时序控制器37可以基于数字视频数据(例如，将分别提供给对应像素P的红色输入数据、绿色输入数据和蓝色输入数据)来提取白色像素数据，基于红色输入数据、绿色输入数据和蓝色输入数据中的每一个中提取的白色像素数据来反映偏移数据，以计算红色像素数据、绿色像素数据和蓝色像素数据，并且根据像素布置结构将计算出的红色像素数据、绿色像素数据和蓝色像素数据与白色像素数据对准，以将对准的像素数据提供给每个驱动IC 33.
时序控制器37可以基于时序同步信号生成数据控制信号和栅极控制信号中的每一个，基于数据控制信号控制驱动IC 33中的每一个的驱动时序，并且基于栅极控制信号控制栅极驱动电路150的驱动时序。例如，时序同步信号可以包括垂直同步信号、水平同步信号、数据使能信号和主时钟(或点时钟)。
根据本公开的实施例的数据控制信号可以包括源极起始脉冲、源极移位时钟和源极输出信号等。根据本公开实施例的栅极控制信号可以包括起始信号(或栅极起始脉冲)和多个移位时钟等。
时序控制器37可以在预定的外部感测时段期间基于外部感测模式对驱动IC 33和栅极驱动电路150中的每者进行驱动，基于从驱动IC 33提供的感测原始数据生成用于补偿每个像素P的驱动TFT的特性变化的补偿数据，并且基于所生成的补偿数据来调制像素数据。例如，时序控制器37可以在与垂直同步的消隐时段(或垂直消隐时段)相对应的每个外部感测时段内，基于外部感测模式来对驱动IC 33和栅极驱动电路150中的每者进行驱动。例如，可以在显示设备通电的过程中、显示设备断电的过程中、显示设备在长时间驱动后断电的过程中、或者在实时地或周期性地设置的帧消隐时段执行外部感测模式。显示设备的外部感测模式可以是本领域技术人员已知的技术，因此省略其详细描述。替代地，可以对根据本公开的示例实施例的显示设备执行内部感测模式，以便对每个像素P的驱动TFT的特性变化进行内部补偿，并且本公开不限于此。
功率电路单元39可以安装在PCB 35上，并且可以通过使用从外部供应的输入功率来生成在像素P上显示图像所需的各种源电压，以将所产生的源电压提供给对应的电路。例如，功率电路单元39可以生成并输出驱动时序控制器37和驱动IC 33中的每一个所需的逻辑源电压、提供给驱动IC 33的多个参考伽马电压、以及驱动栅极驱动电路150所需的至少一个栅极驱动功率和至少一个栅极公共功率。栅极驱动功率和栅极公共功率可以具有不同的电压电平。
图3是图2所示的区“A”的放大视图。图4是示出图3所示的一个像素的电路图。图3和图4是用于描述根据本公开的实施例的像素的示图。
参考图2至图4，根据本公开的实施例的基板(或显示区域)100可以包括多个栅极线GL、多个数据线DL、多个像素驱动功率线PL、多个像素公共电压线CVL、多个像素P、公共电极CE、多个公共电极接触部分CECP和焊盘部分110。
多个栅极线GL中的每一个可以沿第一方向X延伸较长，并且可以设置在基板100的显示区域AA处以沿第二方向Y具有预定间隔。
多个数据线DL中的每一个可以沿第二方向Y延伸较长，并且可以设置在基板100的显示区域AA处以沿第一方向X具有预定间隔。
多个像素驱动功率线PL中的每一个可以沿第二方向Y延伸较长，并且可以设置在基板100的显示区域AA处以沿第一方向X具有预定间隔。
多个像素驱动功率线PL中的两个相邻的像素驱动功率线PL可以连接到设置在沿第二方向Y布置的像素区域PA中的每一个中(或处)的多个功率共享线PSL。例如，多个像素驱动功率线PL可以通过多个功率共享线PSL彼此电连接，因此可以具有梯子结构或网状结构。多个像素驱动功率线PL可以具有梯子结构或网状结构，因此，可以防止或最小化由多个像素驱动功率线PL中的每一个的线电阻引起的像素驱动功率的电压降(IR降)。因此，根据本公开的实施例的显示设备10可以减小、防止或最小化由供应到布置在显示区域AA处的像素P中的每一个的像素驱动功率的偏差引起的图像质量下降。
多个功率共享线PSL中的每一个可以从与第一方向X平行的相邻像素驱动功率线PL分支，并且可以设置在每个像素区域PA的中间区中(或处)。
多个像素公共电压线CVL中的每一个可以沿第二方向Y延伸较长，并且可以设置在基板100的显示区域AA处以沿第一方向X具有预定间隔。
多个像素P中的每一个可以分别设置在多个像素区域PA中(或多个像素区域PA处)，多个像素区域PA被定义为在基板100的显示区域AA中(或处)具有相等的尺寸。
多个像素P中的每一个可以包括至少三个子像素。例如，多个像素P中的每一个可以包括第一子像素SP1至第四子像素SP4。
第一子像素SP1可以设置在像素区域PA的第一子像素区域中(或处)，第二子像素SP2可以设置在像素区域PA的第二子像素区域中(或处)，第三子像素SP2可以设置在像素区域PA的第三子像素区域中(或处)，并且第四子像素SP4可以设置在像素区域PA的第四子像素区域中(或处)。例如，相对于像素P的中心部分，第一子像素SP1可以是像素区域PA的左上子像素区域，第二子像素SP2可以是像素区域PA的右上子像素区域，第三子像素SP3可以是像素区域PA的左下子像素区域，并且第四子像素SP4可以是像素区域PA的右下子像素区域。
第一子像素SP1至第四子像素SP4中的每一个可以包括像素电路PC和发光器件层。
根据本公开的实施例的像素电路PC可以设置在像素区域PA的电路区域CA中(或处)并且可以连接到与其相邻的栅极线GLo和GLe、与其相邻的数据线DLo和DLe、以及与其相邻的像素驱动功率线PL。例如，设置在第一子像素SP1中(或处)的像素电路PC可以连接到奇数数据线DLo和奇数栅极线GLo，设置在第二子像素SP2中(或处)的像素电路PC可以连接到偶数数据线DLe和奇数栅极线GLo，设置在第三子像素SP3中(或处)的像素电路PC可以连接到奇数数据线DLo和偶数栅极线GLe，并且设置在第四子像素SP4中(或处)的像素电路PC可以连接到偶数数据线DLe和偶数栅极线GLe。
第一子像素SPl至第四子像素SP4中的每一个的像素电路PC可以响应于从对应的栅极线GLo和GLe提供的扫描信号对从对应的数据线DLo和DLe提供的数据信号进行采样，并且可以基于采样的数据信号控制从像素驱动功率线PL流至发光器件ED的电流。
根据本公开的实施例的显示设备10还可以包括多个参考电压线RL。
多个参考电压线RL可以沿第二方向Y延伸较长，并且可以被设置在基板100的显示区域AA处以沿第一方向X具有预定的间隔。多个参考电压线RL中的每一个可以设置在沿第二方向Y布置的像素区域PA中的每一个的中心区中(或处)，但是本公开的实施例不限于此。例如，多个参考电压线RL中的每一个可以设置在每个像素区域PA中的奇数数据线DLo和偶数数据线DLe之间。
多个参考电压线RL中的每一个可以由每个像素区域PA中的沿第一方向X的两个相邻子像素((SP1，SP2)(SP3，SP4))共享。为此，多个参考电压线RL中的每一个可以包括参考分支线RDL。
参考分支线RDL可以朝向每个像素区域PA中的沿第一方向X的两个相邻子像素((SP1，SP2)或(SP3，SP4))分支(或伸出)，并且可以电连接到两个相邻子像素((SP1，SP2)或(SP3，SP4))。
根据本公开的实施例的焊盘部分110还可以包括多个参考功率焊盘RVP。
多个参考功率焊盘RVP中的每一个可以单独地(或者一对一关系)连接到多个参考电压线RL中的对应参考电压线RL的一端。例如，多个参考功率焊盘RVP中的每一个可以设置在两个数据焊盘DP之间，这两个数据焊盘DP设置在多个最外侧像素区域PAo中的每一个中(或处)，但是本公开的实施例不限于此。可选地，基于像素电路PC的电路配置，可以分别省略多个参考电压线RL、多个参考功率焊盘RVP和参考分支线RDL。
根据本公开的实施例的像素电路PC可以包括第一开关薄膜晶体管Tsw1、第二开关薄膜晶体管Tsw2、驱动薄膜晶体管Tdr和存储电容器Cst，但是本公开的实施例不限于此。例如，4T1C、5T1C、3T2C、4T2C、5T2C、6T2C、7T1C、7T2C、8T2C结构等也是可能的。而且还可以包括更多或更少的晶体管和电容器。在下面的描述中，薄膜晶体管可以被称为TFT。
第一开关TFT Tsw1、第二开关TFT Tsw2和驱动TFT Tdr中的至少一个可以是N型或P型TFT。第一开关TFT Tsw1、第二开关TFT Tsw2和驱动TFT Tdr中的至少一个可以是非晶硅(a-Si)TFT、多晶硅TFT、氧化物TFT或有机TFT。例如，在像素电路PC中，第一开关TFT Tsw1、第二开关TFT Tsw2和驱动TFT Tdr中的一些可以是包括包含具有优异的响应特性的低温多晶硅(LTPS)的半导体层(或有源层)的TFT，并且第一开关TFT Tsw1、第二开关TFT Tsw2和驱动TFT Tdr中的另一个可以是包括包含截止电流特性良好的氧化物的半导体层(或有源层)的TFT。第一开关TFT Tsw1、第二开关TFT Tsw2和驱动TFT Tdr可以具有不同的尺寸(或沟道尺寸)。例如，驱动TFT Tdr的尺寸可以大于第一开关TFT Tsw1和第二开关TFT Tsw2中每一个的尺寸，并且第二开关TFT Tsw2的尺寸可以大于第一开关TFT Tsw1的尺寸。
第一开关TFT Tsw1可以包括连接到对应的栅极线GLo或GLe的栅电极、连接到对应的数据线DLo或DLe的第一电极、以及连接到驱动TFT Tdr的栅极节点n1的第二电极。第一开关TFT Tsw1可以基于通过相应的栅极线GLo或GLe提供的扫描信号将通过相应的数据线DL提供的数据信号提供给连接到驱动TFT Tdr的栅电极的栅极节点n1。
第二开关TFT Tsw2可以包括连接到对应的栅极线GLo或GLe的栅电极、连接到驱动TFT Tdr的源极节点n2的第一电极、以及连接到对应的参考电压线RL的第二电极。第二开关TFT Tsw2可以基于通过相应的栅极线GLo或GLe提供的扫描信号将通过相应的参考线RL提供的参考电压提供给驱动TFT Tdr的源极节点n2。
存储电容器Cst可以形成在驱动TFT Tdr的栅极节点n1和源极节点n2之间。存储电容器Cst可以用驱动TFT Tdr的栅极节点n1和源极节点n2之间的电压差来充电，然后可以基于其充电电压来导通或截止驱动TFT Tdr。
驱动TFT Tdr可以包括与第一开关TFT Tsw1的第二电极和存储电容器Cst的第一电容器电极共同连接的栅电极(或栅极节点n1)，与第二开关TFT Tsw2的第一电极、存储电容器Cst的第二电容器电极和发光器件层共同连接的第一电极(或源极节点n2)，以及连接到对应的像素驱动功率线PL的第二电极(或漏极节点)。驱动TFT Tdr可以基于存储电容器Cst的电压而导通，并且可以控制从像素驱动功率线PL流到发光器件层的电流量。
设置在第一子像素SP1至第四子像素SP4中的每一个的像素电路PC中(或处)的第二开关TFT Tsw2可以基于外部感测模式在像素P的数据充电时段(或部分)期间通过参考电压线RL向驱动TFT Tdr的源极节点n2提供参考电压，并且可以在像素P的感测时段(或部分)期间将在驱动TFT Tdr的源电极n2中流动的电流提供给参考电压线RL，并且在这种情况下，驱动电路单元30可以感测供应到参考电压线RL的电流以生成用于补偿驱动TFT Tdr的特性变化的补偿数据，并且可以基于所生成的补偿数据来调制像素数据。例如，驱动TFT Tdr的特性变化可以包括阈值电压和/或迁移率。
可选地，在第一子像素SPl至第四子像素SP4中的每一个中，包括第一开关TFTTsw1、第二开关TFT Tsw2、存储电容器Cst和驱动TFT Tdr的像素电路PC可以被实施为像素驱动芯片类型(或半导体集成电路)，设置在相应像素区域PA的电路区域CA中(或处)，并连接到与其相邻的栅极线GLo和GLe、与其相邻的数据线DLo和DLe以及与其相邻的像素驱动功率线PL。例如，根据本公开实施例的像素驱动芯片可以是对应于最小单元的微芯片或芯片组，并且可以是具有精细尺寸的半导体封装器件，其包括两个或更多个晶体管和一个或多个电容器。像素驱动芯片可以响应于通过相应的栅极线GLo和GLe提供的扫描信号对通过相应的数据线DLo和DLe提供的数据信号进行采样，并且可以基于采样的数据信号控制从像素驱动功率线PL流到发光器件ED的电流。
发光器件层可以设置在像素区域PA的发射区域EA中(或处)并且电连接到像素电路PC。
根据本公开的实施例的发光器件层可以包括电连接到像素电路PC的像素电极PE、电连接到像素公共电压线CVL的公共电极CE、以及插入于像素电极PE与公共电极CE之间的发光器件ED。
像素电极PE可以被称为发光器件ED的阳极电极、反射电极、下电极或第一电极。根据本公开的实施例的像素电极PE可以包括功函数高且反射效率良好的金属材料。例如，像素电极PE可以形成为IZO/MoTi/ITO或ITO/MoTi/ITO的三层结构，或者可以形成为ITO/Cu/MoTi/ITO的四层结构，但是本公开的实施例不限于此。在另一示例中，像素电极PE可以具有多层结构，该多层结构包括具有高反射效率的透明导电膜和不透明导电膜。透明导电膜可以由诸如氧化铟锡(ITO)或氧化铟锌(IZO)的具有相对高功函数的材料制成，并且不透明导电膜可以具有包括Al、Ag、Cu、Pb、Mo、Ti或其合金的单层或多层结构。
像素电极PE可以与多个像素区域PA中的每一个的发射区域EA重叠。像素电极PE可以被图案化为岛状，可以设置在每个像素区域PA中(或处)，并且可以电连接到相应像素电路PC的驱动TFT Tdr的第一电极。
发光器件ED可以形成在像素电极PE上并且可以直接接触像素电极PE。发光器件ED可以是共同形成在多个子像素SP中的每一个中(或处)的公共器件或公共器件层，以便不被子像素SP单元区分。发光器件ED可以对在像素电极PE和公共电极CE之间流动的电流作出反应以发射白光或蓝光。发光器件ED可以是有机发光器件或无机发光器件，并且本公开不限于此。
公共电极CE可以设置在基板100的显示区域AA之上，并且可以共同电连接到多个子像素SP中的每个子像素SP的发光器件ED。例如，公共电极CE可以设置在基板100的显示区域AA的除了设置在基板100中(或处)的焊盘部分110之外的区中(或处)。
多个公共电极接触部分CECP中的每一个可以设置在分别与多个像素公共电压线CVL重叠的多个像素P之间，并且可以将公共电极CE电连接到(或使其接触)多个像素公共电压线CVL中的每一个。相对于第一方向X和第二方向Y中的一个或多个方向，根据本公开的实施例的多个公共电极接触部分CECP中的每一个可以电连接到位于两个相邻像素组之间的部分中(或处)的多个像素公共电压线CVL中的每一个，并且可以电连接到公共电极CE的一部分，因此，可以将公共电极CE电连接到多个像素公共电压线CVL中的每一个。例如，公共电极CE可以通过与底切结构相对应的侧面接触结构电连接到多个公共电极接触部分CECP中的每一个。例如，多个像素P可以被分类或分组为多个像素组。一个像素组可以包括沿第一方向X和第二方向Y中的一个或多个方向的两个或更多个相邻像素P。
多个公共电极接触部分CECP中的每个可以设置在多个像素P中的两个相邻像素P之间，以将公共电极CE电连接到多个像素公共电压线CVL中的每个，并且因此可以减小、防止或最小化由公共电极CE的表面电阻引起的像素公共电压的电压降(IR降)。因此，根据本公开的实施例的显示设备10可以减小、防止或最小化由供应到布置在显示区域AA中(或在显示区域AA处)的每个像素P的像素公共电压的偏差引起的图像质量劣化。
根据本公开的实施例，多个公共电极接触部分CECP中的每一个可以与具有至少三层结构的像素电极PE一起形成，以便电连接到多个像素公共电压线CVL中的每一个。多个公共电极接触部分CECP中的每一个可以通过具有“(”形截面结构或“<”形截面结构的侧面接触结构电连接到公共电极CE。例如，当多个公共电极接触部分CECP中的每一个由三个或更多个金属层形成时，多个公共电极接触部分CECP中的每一个可以包括通过三个或更多个金属层之间的蚀刻速度而得到的与形成在一个或多个中间金属层的横向表面上的底切结构或锥形结构相对应的侧面接触结构。
焊盘部分110可以设置在基板100的第一表面中的平行于第一方向X的第一外围部分处。焊盘部分110可以设置在设置于基板100的第一外围部分处的每个最外侧像素区域PAo的第三外围部分处。相对于第二方向Y，焊盘部分110的端部可以与每个最外侧像素区域的端部重叠或者可以与每个最外侧像素区域的端部对准。因此，焊盘部分110可以被包括(或设置)在设置在基板100的第一外围部分处的每个最外侧像素区域中，并且因此，基于焊盘部分110的非显示区域(或边框区域)可以不形成在基板100上或者可以不在基板100上。
根据本公开的实施例的焊盘部分110可以包括在基板100的第一外围部分上的沿第一方向X彼此平行设置的多个第一焊盘。
根据本公开的实施例的焊盘部分110可以包括沿第一方向X按照像素驱动功率焊盘PVP、两个数据焊盘DP、栅极焊盘GP、像素公共电压焊盘CVP、两个数据焊盘DP和像素驱动功率焊盘PVP的顺序布置的多个焊盘组PG，但是本公开不限于此。
多个焊盘组PG中的每一个可以连接到沿第一方向X设置的两个相邻像素P。例如，多个焊盘组PG中的每一个可以包括第一焊盘组PG1和第二焊盘组PG2。第一焊盘组PG1可以包括沿第一方向X连续设置在奇数像素区域PA内的一个像素驱动功率焊盘PVP、两个数据焊盘DP和一个栅极焊盘GP。第二焊盘组PG2可以包括沿第一方向X连续设置在偶数像素区域PA内的一个像素公共电压焊盘CVP、两个数据焊盘DP和一个像素驱动功率焊盘PVP。
根据本公开的实施例的基板100还可以包括多个次级电压线SVL和多个次级电压接触部分SVCP。
多个次级电压线SVL中的每一个可以沿第二方向Y延伸较长，并且可以与多个像素公共电压线CVL中的相应像素公共电压线CVL相邻设置。多个次级电压线SVL中的每一个可以电连接到相邻的像素公共电压线CVL，而不电连接到像素公共电压焊盘CVP，并且可以通过相邻的像素公共电压线CVL被提供像素公共电压。为此，根据本公开的实施例的基板100还可以包括将彼此相邻的像素公共电压线CVL和次级电压线SVL电连接的多个线连接图案LCP。多个线连接图案LCP中的每一个可以设置在基板100上，使得彼此相邻的像素公共电压线CVL和次级电压线SVL彼此交叉，并且可以采用跳线结构将彼此相邻的像素公共电压线CVL和次级电压线SVL电连接。
多个次级电压接触部分SVCP中的每一个可以与多个公共电极接触部分CECP中的每一个平行设置，并且可以将公共电极CE电连接到多个次级电压线SVL中的每一个。因此，公共电极CE可以另外通过多个次级电压接触部分SVCP连接到多个次级电压线SVL中的每一个。因此，根据本公开的实施例的显示设备10可以减小、防止或最小化由供应到布置在显示区域AA中(或在显示区域AA处)的每个像素P的像素公共电压的偏差引起的图像质量劣化。此外，在根据本公开的显示设备10中，虽然没有另外设置(或形成)连接到多个次级电压线SVL中的每一个的像素公共电压焊盘CVP，但是像素公共电压可以被提供给多个像素区域PA中的每一个中(或处)的公共电极CE。
多个次级电压接触部分SVCP中的每一个可以通过具有“(”形截面结构或“<”形截面结构的侧面接触结构(类似于多个公共电极接触部分CECP中的每一个)将多个次级电压线SVL中的对应的次级电压线电连接到公共电极CE。
图5是示出图2和图3所示的根据本公开的实施例的栅极驱动电路的示图。图6是示出连接到图5所示的多个级电路单元的栅极线的示图。图7是示出图5和图6所示的多个级电路单元中的一些的示图。
参考图2和图5至图7，根据本公开的实施例的栅极驱动电路150可以被配置为包括包含多个级电路单元1501至150m的移位寄存器。
多个级电路单元1501至150m中的每一个可以沿第一方向X单独地设置在基板100的第一表面上的每个水平线HL中(或内)，并且多个级电路单元1501至150m可以沿第二方向Y彼此依赖地连接。多个级电路单元1501至150m中的每一个可以响应于通过焊盘部分110和多个栅极控制线GCL提供的栅极控制信号而以预定顺序生成扫描信号，并且可以将扫描信号提供给相应的栅极线GL。例如，多个栅极控制线GCL可以包括起始信号线、多个扫描移位时钟线、多个传送移位时钟线、一个或多个栅极驱动功率线以及一个或多个栅极公共功率线。例如，多个栅极控制线GCL可以是多个扫描控制线、多个第一栅极控制线或多个垂直控制线。
根据本公开的实施例的多个级电路单元1501至150m中的每一个的驱动可以基于通过第一传送信号线(或先前的级传送信号线)CSL1从两个或更多个先前的电路单元提供的传送信号(或置位传送信号)而开始，并且可以基于通过第二传送信号线(或接下来的级传送信号)CSL2从两个或更多个接下来的级电路单元提供的传送信号(或复位传送信号)而被复位。例如，第一级电路单元1501至第四级电路单元1504中的每一个的驱动可以分别基于从时序控制器提供的第一至第四栅极开始信号而开始，并且第m-3级电路单元150m-3至第m级电路单元150m中的每一个的驱动可以分别基于从时序控制器提供的第一至第四复位信号而分别被复位。例如，多个级电路单元1501至150m中的奇数级电路单元的驱动可以基于通过第一传送信号线CSL1从先前的奇数级电路单元提供的传送信号而开始，并且可以基于通过第二传送信号线CSL2从接下来的奇数级电路单元提供的传送信号而被复位。例如，多个级电路单元1501至150m的偶数级电路单元的驱动可以基于从先前的偶数级电路单元提供的传送信号而开始，并且可以基于从接下来的偶数级电路单元提供的传送信号而被复位。
根据本公开的实施例的多个级电路单元1501至150m中的每一个可以包括第一至第x(其中x是2或更大的自然数)级电路SC1至SCx。
第一级电路SC1至第x级电路SCx可以分别设置在沿第一方向X限定在显示区域AA的每个水平线中的第一至第x水平划分区HDA1至HDAx中(或内)。第一级电路SC1至第x级电路SCx可以响应于通过焊盘部分110和栅极控制线GCL提供的栅极控制信号以预定顺序生成扫描信号，并且可以同时向相应的栅极线GL提供扫描信号。
根据本公开的实施例的多个栅极线GL中的每一个可以包括相对于第一方向X分别设置在每个水平线的第一水平划分区HDA1至第x水平划分区HDAx中(或处)的第一栅极划分线GLd1至第x栅极划分线GLdx，并且彼此电性断开。在这种情况下，设置在第一水平划分区HDA1至第x水平划分区HDAx中的每一个中(或处)的多个像素P可以共同连接到设置在对应的水平划分区HDA1至HDAx中(或处)的第一栅极划分线GLd1至第x栅极划分线GLdx。例如，设置在第一水平划分区HDA1中(或处)的多个像素P可以共同连接到设置在第一水平划分区HDA1中(或处)的第一栅极划分线GLd1。
根据本公开的另一实施例的多个栅极线GL中的每一个可以被配置为相对于第一方向X的线型，其从每个水平线的一侧连续连接到每个水平线的另一侧。在这种情况下，设置在每个水平线中(或处)的多个像素P可以共同连接到一个栅极线GL。
根据本公开的实施例的多个级电路单元1501至150m中的每一个可以包括多个分支电路BC1至BCn和分支网络BN。例如，第一级电路SC1至第x级电路SCx中的每一个可以包括多个分支电路BC1至BCn和分支网络BN
多个分支电路BC1至BCn中的每一个可以通过分支网络BN选择性地连接到栅极控制线GCL的线，并且可以通过分支网络BN彼此电连接。多个分支电路BC1至BCn中的每一个可以基于通过栅极控制线GCL中的的每个线和分支网络BN提供的栅极控制信号以及在分支网络BN之间传输的信号来生成扫描信号，并且可以向相应的栅极线GL提供扫描信号。
多个分支电路BC1至BCn中的每一个可以在基板100的每个水平线中沿第一方向X设置在基板的每个水平线中的两个相邻像素P之间的区中(或处)，或者设置在一个或多个像素P之间的区中(或处)，但本公开的实施例不限于此。例如，多个分支电路BC1至BCn可以基于构造一个级电路单元1501至150m的TFT的数量和设置在一个水平线中(或处)的像素P的数量而分开设置(或分布设置，或以阵列形式设置)在多个像素P之间。
根据本公开的实施例的多个分支电路BC1至BCn中的每一个可以包括构造一个级电路SC1至SCx的多个TFT的一个或多个薄膜晶体管(TFT)。例如，多个分支电路BC1至BCn中的第i分支电路BCi可以包括一个TFT，并且多个分支电路BC1至BCn中的第j分支电路BCj可以包括两个TFT，但本公开的实施例不限于此。
分支网络BN可以被配置为电连接设置在基板100的每个水平线中(或处)的多个分支电路BC1至BCn。分支网络BN可以沿第二方向Y设置在多个像素P之间的区中(或处)或者一个或多个像素P之间的区中(或处)。例如，分支网络BN可以设置在沿第二方向Y布置的多个像素P中的任何两个像素P的发射部分EP之间的透射部分TP中(或处)。
相对于第二方向Y，显示区域AA可以包括第一至第m水平线，并且分支网络BN可以设置在第一至第m水平线中的每一个的相同位置处(或中)。分支网络BN可以设置在布置在第一水平线至第m水平线中的每一个中(或处)的每个像素区域的下边缘区(或上边缘区)中(或处)，以使第一至第m水平线中的每一个的透射部分TP之间的透射率偏差减小、最小化。例如，分支网络BN可以设置在布置在第一至第m水平线中的每一个中(或处)的每个像素区域的下边缘区中(或处)。例如，分支网络BN可以设置在布置在第一至第m水平线中的每一个中(或处)的每个像素P的发射部分EP的下侧中(或处)的透射部分TP中(或处)，但本公开的实施例不限于此。因此，设置在多个像素P中的每一个的透射部分TP中(或处)的分支网络BN的位置可以是相同的或规则的，因此，可以减小、最小化或防止由设置在透射部分TP中的分支网络BN引起的水平线之间的透射率偏差。
根据本公开的实施例，分支网络BN可以包括能够透射光的透明导电材料。因此，分支网络BN可以包括透明导电材料，因此，透射部分TP的透光率(或透射率)可以通过行进通过分支网络BN的光而增大或增强，从而增强或增加显示区域AA的总透光率(或透射率)。
根据本公开的实施例，分支网络BN可以设置在基板100的每一个水平线的一个边缘部分和另一边缘部分之间。例如，分支网络BN可以设置在多个像素P中的每一个的透射部分TP中(或处)，并且为了减小、最小化多个像素P中的每一个的透射部分TP的透射率偏差，分支网络BN可以向上延伸至基板100的每个水平线中(或处)的最外侧像素的边缘部分。因此，可以减小、最小化或防止其中设置有分支网络BN的像素P的透射部分TP的透光率(或透射率)与其中没有设置分支网络BN的像素P的透射部分TP的透光率(或透射率)之间的偏差。
分支网络BN可以被配置为电连接到多个分支电路BC1至BCn中的一个或多个和栅极控制线GCL。例如，分支网络BN可以是分支连接部分、分支电路连接部分、内部电路连接部分、内部电路连接线部分、内部信号传输部分、内部信号传输线部分或内部桥接线部分。
根据本公开的实施例的分支网络BN可以包括多个控制节点和多个网络线，或者可以包括以一定间隔平行布置的多个电路连接线。例如，多个电路连接线中的每一个可以是分支连接线、分支电路连接线、内部电路连接线、内部信号传输线或内部桥接线。
多个控制节点可以设置在基板100的每个水平线处(或内)，并且可以选择性地连接到一个水平线中的多个分支电路BC1至BCn。例如，多个控制节点中的每一个可以电连接到在级电路单元的反相器电路和输出缓冲电路中的每一个中配置的一个或多个分支电路中(或处)的一个或多个TFT的栅电极。此外，多个控制节点中的每一个可以电连接到在构造级电路单元的节点复位电路和节点控制电路中的每者中(或处)配置的一个或多个分支电路中(或处)的一个或多个TFT的栅电极、第一电极和第二电极中的任一个。
多个网络线中的每一个可以选择性地连接到多个分支电路BC1至BCn。多个网络线中的每一个可以被配置为将配置在多个分支电路BC1至BCn中的每一个中(或处)的一个或多个TFT彼此连接。例如，网络线可以包括跳线、桥接线、垂直线图案和水平线图案中的一种或多种。
根据本公开的实施例，第一级电路SCl至第x级电路SCx中的每一个可以包括由多个分支电路BC1至BCn配置的节点控制电路、反相器电路、节点复位电路和输出缓冲电路。例如，节点控制电路可以包括被配置为控制多个控制节点中的每一个的电压的一个或多个分支电路。反相器电路可以包括两个或更多个分支电路，所述两个或更多个分支电路被配置为对多个控制节点中的第一控制节点和一个或多个第二控制节点中的每一个的电压进行相反的控制或放电。输出缓冲电路可以包括两个或更多个分支电路，这些分支电路被配置为基于第一控制节点的电压来输出通过栅极控制线GL供应的扫描移位时钟作为扫描信号。
根据本公开的另一实施例，第一级电路SCl至第x级电路SCx的一个或多个部分可以配置包括节点控制电路、反相器电路和节点复位电路的级(或移位寄存器)，这些电路均由多个分支电路BC1至BCn中的一些构造。第一级电路SC1至第x级电路SCx中的除了构造该级的一些级电路之外的其他级电路可以配置多个输出缓冲电路。例如，当由多个分支电路BC配置的多个级电路单元1501至150m中的每一个被配置为一级或多级和多个输出缓冲电路(或缓冲器)时，第一至第x级电路SC1至SCx中的一个或多个可以仅构造一个或多个级，并且第一至第x级电路SC1至SCx中的其他级电路可以仅构造多个输出缓冲电路(或缓冲器)。例如，第一至第x级电路SC1至SCx中的一个或多个可以构造级电路单元的级部分，并且第一至第x级电路SC1至SCx中的另一个可以构造级电路单元的缓冲部分。
图8是示出根据本公开的实施例的分支网络和多个虚设图案的示图。图8是示出包括图2所示的分支电路和多个虚设图案的显示区域的局部区的示图。
参考图8，在根据本公开的实施例的栅极驱动电路150中，多个分支电路BC可以沿第一方向X设置在多个像素P的发射部分EP之间。
多个分支电路BC1至BCn中的一个或多个分支电路BCi和BCj可以电连接到栅极控制线GCL，并且多个分支电路BC1至BCn中的其他分支电路可以通过分支网络BN彼此连接并且可以提供或接收信号。
多个分支电路BC1至BCn中的每一个可以包括一个或多个薄膜晶体管(TFT)。例如，在多个分支电路BC1至BCn中，第i分支电路BCi可以包括一个TFT，并且第j分支电路BCj可以包括两个TFT。
根据本公开的实施例，图8所示的第i分支电路BCi中的TFT可以是向栅极线输出扫描信号的上拉TFT，但本公开的实施例不限于此。例如，上拉TFT可以包括连接到栅极控制线GCL的扫描移位时钟线的栅电极和连接到网络线的第二电极，该网络线连接到栅极线GL。
根据本公开的实施例，图8所示的第j支路BCj中的两个TFT可以被配置为基于第一控制节点的电压来输出栅极驱动功率。例如，两个TFT可以与其间的栅极控制线GCL平行布置。例如，第j支路BCj中的两个TFT中的每一个可以包括连接到第一控制节点的栅极、连接到与栅极驱动功率线连接的网络线的第一电极、以及连接到另一网络线的第三电极。
分支网络BN可以在显示区域AA的每个水平线中(或内)设置在发射部分EP上方(或上侧)或下方(或下侧)。例如，每个水平线可以包括包含发射部分EP的中间区(或水平中间区)MA、中间区MA上方的上部区(或水平上部区)UA、以及中间区MA下方的下部区(或水平下部区)LA。
根据本公开的实施例的分支网络BN可以设置在多个水平线中的每一个的下部区LA中(或处)。例如，在布置在多个水平线中的每一个中的多个像素P中的每一个的透射部分TP中，分支网络BN可以设置在发射部分EP的下部透射部分TP中(或处)。例如，在图3、图5和图8中，分支网络BN被示出为设置在多个水平线中的每一个的下部区LA中(或处)，但是本公开的实施例不限于此，并且分支网络BN可以设置在多个水平线中的每一个的上部区UA中(或处)。
分支网络BN可以包括多个控制节点CN和多个网络线NL，或者可以包括以一定间隔平行布置的多个电路连接线。多个控制节点CN中的每一个可以电连接到配置在多个分支电路BC1至BCn中的一个或多个中(或处)的薄膜晶体管(TFT)的栅电极。例如，多个控制节点中的第一控制节点可以被配置为响应于栅极起始信号(或置位传送信号)对从分支电路提供的电压进行充电。多个控制节点中的一个或多个第二控制节点可以被配置为响应于复位传送信号对从分支电路提供的电压进行充电。例如，第一控制节点的电压和第二控制节点的电压可以具有彼此相反的电压电平。例如，当第一控制节点的电压具有栅极导通电压电平时，第二控制节点的电压可以具有栅极截止电压电平。
多个网络线NL中的每一个可以被配置为将配置在多个分支电路BC1至BCn中(或处)的TFT的栅电极、第一电极和第二电极彼此连接。例如，多个分支电路BC1至BCn可以通过多个网络线彼此有机地连接。因此，多个分支电路BC1至BCn中的每一个可以有机地连接到栅极控制线GCL、多个控制节点和多个网络线，因此，可以基于通过栅极控制线GCL提供的扫描移位时钟和栅极起始信号和多个控制节点中的每一个的电压来输出扫描信号。
多个控制节点CN和多个网络线NL中的一个或多个可以包括能够透射光的透明导电材料。多个控制节点CN和多个网络线NL中的每一个可以包括能够透射光的透明导电材料。透明导电材料可以包括诸如氧化铟镓锌(IGZO)等的金属氧化物。例如，透明导电材料可以包括非晶金属氧化物。因此，多个控制节点和多个网络线中的每一个可以被配置为透明导电材料，因此，透射部分TP的透光率(或透射率)可以通过行进通过分支网络BN的透射部分TP的光而增加或增强，从而增强或增加显示区域AA的总透光率(或透射率)。
根据本公开的实施例的分支网络BN和多个网络线NL可以包括多个第一网络线NL1和多个第二网络线NL2。
多个第一网络线NL1可以被配置为沿第二方向Y具有一定间隔并且在第一方向X上延伸。例如，多个第一网络线NL1可以与多个控制节点CN平行地布置。例如，多个第一网络线NL1中的每一个可以是水平网络线或水平线图案。多个第一网络线NL1中的每一个可以被配置为透明导电材料。
多个第二网络线NL2中的每一个可以被配置为包括平行于第一方向X的第一线性线、平行于第二方向Y的第二线性线、非线性线和曲线中的一个或多个。多个第二网络线NL2中的每一个可以被配置为电连接在第一网络线NL1和TFT之间。例如，第一网络线NL1和第二网络线NL2可以被配置在不同的层中。例如，第二网络线NL2可以通过接触孔或通孔电连接到第一网络线NL1、TFT的电极和栅极控制线GCL中的一个或多个。
在根据本公开的实施例的栅极驱动电路150中，设置在多个水平线中的每一个中(或处)的分支网络BN可以包括多个电路连接线CN和NL，并且提供在多个水平线中的每一个中(或处)的多个电路连接线CN和NL中的一些可以共享沿第二方向Y彼此垂直相邻地布置在水平线中(或处)的多个分支电路BC。例如，可以提供多个控制节点CN和多个网络线NL，并且提供在多个水平线中的每一个中(或处)的多个网络线NL中的一些可以由沿第二方向Y彼此垂直相邻地布置在水平线中(或处)的多个分支电路BC共享。
根据本公开的实施例，设置在第2k-1水平线中(或处)的多个分支电路BC可以被配置为连接到设置在第2k-1水平线中(或处)的多个控制节点CN，并且设置在第2k水平线中(或处)的多个分支电路BC可以被配置为连接到设置在第2k水平线(或处)的多个控制节点CN。设置在第2k-1水平线中(或处)的多个分支电路BC中的一些和设置在第2k水平线中(或处)的多个分支电路BC中的一些可以被配置为连接到设置在第2k-1水平线中(或处)的多个网络线NL中的一些以及设置在第2k水平线中(或处)的多个网络线NL中的一些。例如，提供在多个水平线中的每一个中(或处)的多个网络线NL中的一些可以由设置在第2k-1水平线中(或处)的多个分支电路BC中的一些和设置在第2k水平线中(或处)的多个分支电路BC中的一些共享。
根据本公开的实施例，提供在设置在第2k水平线中(或处)的多个分支电路BC中的第j分支电路BCj中的TFT的第一电极可以被配置为连接到设置在第2k-1水平线中(或处)的多个网络线NL中的一些。例如，设置在第2k-1水平线中(或处)的多个网络线NL中的一些可以共同连接到在设置在第2k-1水平线中(或处)的第j分支电路BCj中(或处)提供的TFT的第一电极、以及在设置在第2k水平线中(或处)的第j分支电路BCj中(或处)提供的TFT的第一电极，或由这两者共享。例如，设置在第2k-1水平线中(或处)的多个第一网络线NL1中的连接到栅极驱动功率线的网络线可以共同连接到在设置在第2k-1水平线和第2k水平线中的每者中(或处)的第j分支电路BCj中(或处)提供的TFT的第一电极，或由这两者共享。例如，设置在第2k水平线中(或处)的第二网络线NL2可以被配置为电连接在以下二者之间：在设置在第2k水平线中(或处)的第j分支电路BCj中(或处)提供的TFT的第一电极，以及设置在第2k-1水平线中(或处)的网络线。
根据本公开的实施例，设置在多个水平线中的每一个中(或处)的网络线NL的数量可以减少由设置在彼此垂直相邻的水平线(或处)的多个分支电路BC共享的网络线NL的数量，因此，可以减少多个水平线中的每一个的透射部分TP中的分支网络BN的设置区，从而增强或增加显示区域AA的总透光率(或透射率)。
根据本公开的实施例的分支网络BN还可以包括多个传送信号线CSL。
多个传送信号线CSL可以被配置为在沿第二方向Y彼此相邻的级电路单元1501至150m之间传输传送信号。例如，多个传送信号线CSL可以设置在沿第一方向X彼此相邻的两个像素P之间以沿第二方向Y具有一定的间隔，并且可以电连接到多个第一网络线NL1中的一个或多个。例如，多个传送信号线CSL可以提供在图6所示的多个级电路SC1至SCx中的一个或多个中(或处)。
多个传送信号线CSL中的每一个可以设置在沿第一方向X彼此相邻的两个像素P之间的区(或透射部分TP)的其中未设置分支电路BC的区(或第二区)中(或处)。例如，多个传送信号线CSL中的每一个可以设置在沿第一方向X彼此相邻的两个像素P之间的区的一个或多个第一传送信号区和第二传送信号区中的每一个中(或处)。
如图7和图8所示，根据本公开的实施例的多个传送信号线CSL中的每一个可以包括第一传送信号线CSL1和第二传送信号线CSL2。
第一传送信号线CSL1可以沿第一方向X与第二传送信号线CSL2间隔开，并且可以沿第二方向Y与第二传送信号线CSL2平行地设置。例如，第一传送信号线CSL1和第二传送信号线CSL2可以设置在沿第一方向X彼此相邻的两个像素P之间的区的不同区中(或处)。例如，第一传送信号线CSL1可以设置在沿第一方向X彼此相邻的两个像素P之间的区的第一传送信号区中(或处)，并且第二传送信号线CSL2可以设置在沿第一方向X彼此相邻的两个像素P之间的区的不同于第一传送信号区的第二传送信号区中(或处)。
第一传送信号线CSL1可以设置在沿第一方向X彼此相邻的两个像素P之间，以在沿第二方向Y与其相邻的级电路单元1501至150m之间传输第一传送信号。根据本公开的实施例的第一传送信号线CSL1可以被设置为沿第二方向Y具有一定的间隔，并且每者可以包括沿第二方向Y每四个像素P(或水平线)彼此电断开的多个线图案。例如，第一传送信号或第一传送信号线可以是奇数传送信号或奇数传送信号线，但是本公开的实施例不限于此，并且第一传送信号或第一传送信号线可以是偶数传送信号或偶数传送信号线。例如，第一传送信号线CSL1可以被配置为在设置在显示区域AA中(或处)的多个级电路单元1501至150m中的奇数级电路单元之间传输第一传送信号。例如，第一传送信号线CSL1可以是奇数传送信号线，但是本公开的实施例不限于此，并且第一传送信号线CSL1可以是偶数传送信号线。
根据本公开的实施例，第一传送信号线CSL1可以被配置为将从第n水平线中(或处)的级电路单元150n输出的第一传送信号作为起始信号(或第一节点置位信号)提供到第n+2水平线中(或处)的级电路单元150n+2，并将第一传送信号作为复位信号(或第一节点复位信号)提供到第n-2条水平线中(或处)的级电路单元150n-2。例如，第一传送信号线CSL1可以连接到多个水平线中的第n水平线中(或处)的分支网络BN，并且可以连接到第n-2水平线中(或处)的分支网络BN和第n+2水平线(或处)的分支网络BN。因此，从第n水平线中(或处)的输出缓冲电路的传送分支电路输出的第一传送信号可以通过第n+2水平线中(或处)的分支网络BN的网络线和第一传送信号线CSL1而被提供给第n+2水平线中(或处)的节点控制电路的第一节点置位分支电路，并且同时可以通过第n-2水平线中(或处)的分支网络BN的网络线和第一传送信号线CSL1被提供给第n-2水平线中(或处)的节点控制电路的第一节点复位分支电路。
因此，设置在显示区域AA中(或处)的多个级电路单元1501至150m中的奇数级电路单元可以通过第一传送信号线CSL1传输和接收第一传送信号，从而，可以开始顺序驱动或者可以重置顺序驱动。
第二传送信号线CSL2可以设置在沿第一方向X彼此相邻的两个像素P之间，以在沿第二方向Y与其相邻的级电路单元1501至150m之间传输第二传送信号。根据本公开的实施例的第二传送信号线CSL2可以被设置为沿第二方向Y具有一定的间隔，并且每者可以包括沿第二方向Y每四个像素P(或水平线)彼此电断开的多个线图案。例如，第二传送信号或第二传送信号线可以是偶数传送信号或偶数传送信号线，但是本公开的实施例不限于此，并且第二传送信号或第二传送信号线可以是奇数传送信号或奇数传送信号线。例如，第二传送信号线CSL2可以被配置为在设置在显示区域AA中(或处)的多个级电路单元1501至150m中的偶数级电路单元之间传输第二传送信号。例如，第二传送信号线CSL2可以是偶数传送信号线，但是本公开的实施例不限于此，并且第二传送信号线CSL2可以是奇数传送信号线。
根据本公开的实施例，第二传送信号线CSL2可以被配置为将从第n+1水平线中(或处)的级电路单元150n+1输出的第二传送信号作为起始信号(或第一节点置位信号)提供给第n+3水平线中(或处)的级电路单元150n+3，并将第一传送信号作为复位信号(或第一节点复位信号)提供给第n-1水平线中(或处)的级电路单元150n-1。例如，第二传送信号线CSL2可以连接到多个水平线中的第n+1水平线中(或处)的分支网络BN，并且可以连接到第n-1水平线中(或处)的分支网络BN和第n+3水平线中(或处)的分支网络BN。因此，从第n+1水平线中(或处)的输出缓冲电路的传送分支电路输出的第二传送信号可以通过第n+3水平线中(或处)的分支网络BN的网络线和第二传送信号线CSL2而被提供给第n+3水平线中(或处)的节点控制电路的第一节点置位分支电路，并且同时可以通过第n-1水平线中(或处)的分支网络BN的网络线和第二传送信号线CSL2被提供给第n-1水平线中(或处)的节点控制电路的第一节点复位分支电路。
因此，设置在显示区域AA中(或处)的多个级电路单元1501至150m中的偶数级电路单元可以通过第二传送信号线CSL2传输和接收第二传送信号，因此，可以开始顺序驱动或者可以重置顺序驱动。
根据本公开的实施例的显示设备或栅极驱动电路150还可以包括多个虚设线170。
多个虚设线170可以被配置为使得提供在沿第一方向X彼此相邻的两个像素P之间的区中(或处)的信号线的数量是恒定的(或者相同或相等)。例如，多个虚设线170可以被配置为使得设置在沿第一方向X彼此相邻的两个像素P之间的区的传送信号区中(或处)的传送信号线CSL1和CSL2的数量与设置在沿第一方向X彼此相邻的两个像素P之间的区的栅极控制信号区中的栅极控制线GCL的数量相同。例如，当两个信号线设置在传送信号区中(或处)，并且一个栅极控制线GCL设置在栅极控制信号区中(或处)，多个虚设线170中的每一个可以设置在栅极控制信号区中(或处)，使得设置在栅极控制信号区中(或处)的信号线的数量为二。因此，两个信号线可以基于两个传送信号线而设置在传送信号区中(或处)，并且两个信号线可以基于一个栅极控制线GCL和一个虚设线170而设置在栅极控制信号区中(或处)。因此，设置在传送信号区中(或处)的信号线的数量可以与设置在栅极控制信号区中(或处)的信号线的数量相同，从而减小、最小化或防止由多个像素P之间的信号线的数量偏差引起的诸如线状条纹的图像质量缺陷。
多个虚设线170中的每一个可以设置为与多个栅极控制线GCL中的每一个相邻。例如，多个虚设线170中的一个或多个可以设置为与起始信号线、多个扫描移位时钟线、多个传送移位时钟线、一个或多个栅极驱动功率线以及一个或多个栅极公共功率线相邻。
根据本公开的实施例的多个虚设线170可以分别沿第二方向Y与多个栅极控制线GCL平行地设置，并且可以设置为沿第二方向Y与多个分支电路BC重叠。
根据本公开的实施例，栅极控制线GCL、传送信号线CSL和虚设线170可以设置在透射部分TP中(或处)的相同位置处，或者可以在相同的位置处以恒定的间隔设置，并且因此，基于设置在透射部分TP中(或处)的栅极控制线GCL、传送信号线CSL和虚设线170中的每者的设置位置的透射部分TP的透射区的位置可以是相同的或均匀的。
根据本公开的实施例，栅极控制线GCL、传送信号线CSL和虚设线170可以设置在沿第一方向X彼此相邻的两个像素P之间的透射部分TP中(或处)的相同位置处，或者可以在相同的位置处以恒定的间隔设置，并且因此，基于设置在透射部分TP中(或处)的栅极控制线GCL、传送信号线CSL和虚设线170中的每者的设置位置的透射部分TP的透射区的位置可以是相同的或均匀的。
根据本公开的实施例，沿第一方向X彼此相邻的两个像素P之间的透射部分TP(或区)的其中设置有分支电路BC的透射部分(或第一透射部分或第一区)可以包括两条线，例如，一个栅极控制线GCL和一个虚设线170。沿第一方向X彼此相邻的两个像素P之间的透射部分TP(或区)的其中设置传送信号线CSL而没有分支电路BC的透射部分(或第二透射部分或第二区)可以包括两条线。
根据本公开的实施例，设置有分支电路BC的透射部分(或第一透射部分或第一区)和设置有传送信号线CSL的透射部分(或第二透射部分或第二区)TP中的每者可以包括相同数量的线或者可以包括两条线，从而另外减小、最小化或防止由于由栅极控制线GCL和传送信号线CSL之间的数量偏差引起的透射部分TP的尺寸(或透光率或透明度)偏差而发生的诸如条纹拖尾等的暗淡现象。
图9是沿图8所示的线I-I’截取的截面图。图9是示出图8所示的栅极控制线、分支电路的TFT以及多个虚设线的截面图。
参考图8和图9，根据本公开的实施例的栅极控制线GCL可以设置在基板100上、位于沿第一方向X彼此相邻的两个像素P之间，并且可以平行于第二方向Y。例如，栅极控制线GCL可以被配置为直接接触基板100的上表面100a，但是本公开的实施例不限于此。
栅极控制线GCL可以通过设置在基板100和配置在多个像素P中的每一个中(或处)的像素电路的TFT之间的光阻挡层(或下部金属层)的图案化工艺来实施。例如，光阻挡层可以用作设置在显示区域AA中(或处)的信号线之中的平行于第一方向X的信号线。例如，图8所示的栅极控制线GCL可以是扫描移位时钟线，但是本公开的实施例不限于此。
根据本公开的实施例的栅极控制线GCL或光阻挡层可以由包括钼(Mo)、钛(Ti)、Mo-Ti合金(MoTi)和铜(Cu)中的至少一种的单层结构或多层结构制成，但本公开的实施例不限于此。栅极控制线GCL或光阻挡层可以被缓冲层101a覆盖。
根据本公开的实施例的分支电路BC的TFT可以被配置在与栅极控制线GCL相邻的缓冲层101a上。分支电路BC的TFT可以与配置在多个像素P中的每一个处(或中)的像素电路的TFT一起形成。例如，分支电路BC的TFT可以包括有源层ACT、栅极绝缘层GI、栅电极GE、层间绝缘层101b、第一电极E1和第二电极E2。
有源层ACT可以设置在分支电路区的缓冲层101a上。有源层ACT可以包括源极区域和漏极区域以及源极区域和漏极区域之间的沟道区域。例如，有源层ACT在导电过程中可以具有导电性，因此可以用作跳线结构的桥接线，其直接连接显示区域AA中(内)的信号线或者电连接设置在不同层上(或处)的线。
栅极绝缘层GI可以设置在有源层ACT的沟道区域上。栅极绝缘层GI可以使有源层ACT与栅电极GE绝缘。
栅电极GE可以设置在栅极绝缘层GI上。栅电极GE可以与有源层ACT的沟道区域重叠，栅极绝缘层GI位于其间。根据本公开的实施例的栅电极GE可以由包括钼(Mo)、钛(Ti)、Mo-Ti合金(MoTi)和铜(Cu)中的至少一种的单层结构或多层结构制成，但本公开的实施例不限于此。
层间绝缘层101b可以设置在基板100上以覆盖TFT的栅电极GE和有源层ACT。层间绝缘层101b可以使栅电极GE电绝缘(或隔离)。
第一电极E1可以设置在与有源层ACT的源极区域(或漏极区域)重叠的层间绝缘层101b上，并且可以通过设置在层间绝缘层101b处(或中)的第一接触孔而电连接到有源层ACT的源极区域(或漏极区域)。
第二电极E2可以设置在与有源层ACT的漏极区域(或源极区域)重叠的层间绝缘层101b上，并且可以通过设置在层间绝缘层101b处(或中)的第二接触孔而电连接到有源层ACT的漏极区域(或源极区域)。
根据本公开的实施例的第一电极E1和第二电极E2可以具有由与栅电极GE的材料相同的材料制成的单层结构或多层结构。
根据本公开的实施例，在分支电路BC的TFT中，栅电极GE、第一电极E1和第二电极E2中的每一个可以选择性地连接到栅极控制线GCL和分支网络BN。例如，在图8和图9所示的分支电路BCi中，栅电极GE可以连接到第一控制节点。第一电极E1可以通过提供在缓冲层101a和层间绝缘层101b中(或处)的线接触孔LCH电连接到栅极控制线GCL。第二电极E2可以连接到多个网络线中的任一个线。
分支电路BC的TFT可以被钝化层101c覆盖。例如，钝化层101c可以由无机材料形成。例如，可以省略钝化层101c。
分支电路BC或钝化层101c可以被第一外涂层(或第一平坦化层)102覆盖。第一外涂层102可以使钝化层101c的上部(或上表面)平坦化并可以保护TFT。例如，第一外涂层102可以形成为具有相对较厚的厚度，因此可以在钝化层101c的上部(或上表面)上提供平坦表面。
第一外涂层102可以被第二外涂层(或第二平坦化层)104覆盖。第二外涂层104可以在第一外涂层102的上部(或上表面)上提供平坦表面。例如，第二外涂层104可以由与第一外涂层102相同的材料形成，并且可以具有与第一外涂层102相同或不同的厚度。
根据本公开的实施例的多个虚设线170中的每一个可以与栅极控制线GCL平行地设置在第二外涂层104上。例如，多个虚设线170中的每一个可以与栅极控制线GCL平行地与分支电路BC重叠，或者可以设置在覆盖分支电路BC的第二外涂层104上。例如，多个虚设线170中的每一个可以与包括与栅极控制线GCL平行的一个或多个TFT的分支电路BC重叠，或者可以设置在覆盖分支电路BC的第二外涂层104上。
根据本公开的实施例的多个虚设线170可以与设置在多个像素P中的每一个的发射部分EP中(或处)的第二外涂层104上的像素电极PE一起形成。例如，多个虚设线170中的每一个虚设线可以由与像素电极PE相同的材料在相同的工艺中形成，但是本公开的实施例不限于此。
多个像素P中的每一个的发射部分EP之间的第二外涂层104和第二外涂层104上的多个虚设线170可以被堤层105覆盖。堤层105可以设置在显示区域AA的除了多个像素P中的每一个的发射部分EP之外的其他区(或处)。例如，堤层105可以包括与设置在多个像素P中的每一个的发射部分EP中(或处)的像素电极的中心部分相对应的多个开口图案。堤层105可以由透明无机材料或透明有机材料制成。
根据本公开的实施例，发光器件和公共电极可以顺序地布置在堤层105上，包括多个无机包封层和一个或多个有机包封层的包封层可以设置在公共电极上，并且滤色器可以设置在与堤层105的多个开口图案中的每一个或多个像素P中的每一个的发射部分EP重叠的包封层上。
如上所述，多个虚设线170可以另外减小、最小化或防止由于由设置在像素P的发射部分EP之间的透射部分TP中(或处)的栅极控制线GCL和传送信号线CSL之间的数量偏差引起的透射部分TP的尺寸(或透光率或透明度)偏差而发生的诸如条纹拖尾等的暗淡现象。
图10是示出图7和图8所示的传送信号线的一部分的示图。图11是沿图8和图10所示的线II-II’截取的截面图。图12是沿图10所示的线III-III’截取的截面图。图10至图12是用于描述根据本公开的实施例的传送信号线(或垂直信号线)的示图。
参考图7、图8、图10和图11，根据本公开的实施例的多个传送信号线CSL中的每一个可以被配置为等于设置在分支电路BC上(或处)的栅极控制线GCL和虚设线170的线布置结构，因此，其中提供分支电路BC的透射部分TP的光透射路径可以与其中提供传送信号线CSL的透射部分TP的光透射路径相同或相似，从而减小、最小化或防止透射部分TP之间的透光率(或透明度)偏差。
多个传送信号线CSL中的每一个可以包括设置在不同层上(或处)的两个信号线(或线图案)。在多个传送信号线CSL中的每一个中，两个信号线(或线图案)中的一个可以设置在与栅极控制线GCL相同的层上(或处)，并且两个信号线(或线图案)中的另一个可以设置在与虚设线170相同的层上(或处)。
多个传送信号线CSL中的每一个可以包括一个或多个第一传送信号线CSL1和一个或多个第二传送信号线CSL2。一个或多个第一传送信号线CSL1和一个或多个第二传送信号线CSL2中的每一个可以包括设置在不同层上(或处)的两个信号线(或线图案)。例如，一个或多个第一传送信号线CSL1可以是一个或多个奇数传送信号线，但是本公开的实施例不限于此，并且一个或多个第一传送信号线可以是一个或多个偶数传送信号线。例如，一个或多个第二传送信号线CSL2可以是一个或多个偶数传送信号线，但是本公开的实施例不限于此，并且一个或多个第二传送信号线可以是奇数传送信号线。
多个传送信号线CSL中的每一个可以包括多个线图案部分LPP。根据本公开的实施例的一个或多个第一传送信号线CSL1和一个或多个第二传送信号线CSL2中的每一个可以包括多个线图案部分LPP。
多个线图案部分LPP中的每一个可以被设置为沿第二方向Y具有一定间隔，并且可以沿第二方向Y每两个像素P(或水平线)彼此电断开。例如，多个线图案部分LPP中的每一个沿第二方向Y可以具有与四个像素P(或水平线)的尺寸相对应的长度，但是本公开的实施例不限于此。例如，多个线图案部分LPP中的每一个沿第二方向Y可以具有小于四个像素P(或水平线)的尺寸的长度。例如，多个线图案部分LPP中的每一个可以呈锯齿形。例如，多个线图案部分LPP中的每一个的一部分可以在沿第二方向Y彼此垂直相邻的两个线图案部分LPP之间平行。
根据本公开的实施例的多个线图案部分LPP中的每一个可以包括第一线图案LP1和第二线图案LP2，第一线图案LP1和第二线图案LP2设置在不同的层上(或处)并且彼此电连接。例如，多个线图案部分LPP中的每个可以包括第一线图案LP1和第二线图案LP2，第一线图案LP1和第二线图案LP2在不同层上(或处)由不同金属材料形成并且彼此电连接。
第一线图案LP1可以平行于第二方向Y设置，并且可以具有与沿第二方向Y的两个像素P(或水平线)的尺寸相对应的长度，但是本公开的实施例不限于此。例如，第一线图案LP1沿第二方向Y可以具有小于两个像素P(或水平线)的尺寸的长度。
第一线图案LP1可以设置在基板100上。例如，第一线图案LP1可以在与栅极控制线GCL相同的工艺中由相同的材料形成，但是本公开的实施例不限于此。例如，第一线图案LP1可以被配置为直接接触基板100的上表面100a。例如，第一线图案LP1可以被缓冲层101a覆盖。
第二线图案LP2可以设置为与第二方向Y平行，并且可以设置为与第一线图案LP1交错。第一线图案LP1和第二线图案LP2可以被设置为沿第一方向X和第二方向Y之间的对角线方向交错。例如，第二线图案LP2可以被设置为面向第一线图案LP1的一个边缘部分。例如，在多个线图案部分LPP中，第2y-1(其中y可以是1至m/4的自然数)线图案部分LPP的第一线图案LP1可以与第2y线图案部分LPP的第二线图案LP2平行地设置。例如，第一线图案LP1和第二线图案LP2之间的间隔(或最短距离)可以与栅极控制线GCL和虚设线170之间的间隔(或最短距离)相同。
第二线图案LP2可以具有与沿第二方向Y的两个像素P(或水平线)的尺寸相对应的长度，但是本公开的实施例不限于此。例如，第二线图案LP2沿第二方向Y可以具有小于两个像素P(或水平线)的尺寸的长度。例如，第二线图案LP2可以具有与第一线图案LP1的长度相同的长度。
第二线图案LP2可以设置在第二外涂层104上。例如，第二线图案LP2可以在与像素电极相同的工艺中由相同的材料形成，但是本公开的实施例不限于此。例如，第二线图案LP2可以被堤层105覆盖。例如，第二线图案LP2可以设置或插入在第二外涂层104和堤层105之间。
第二线图案LP2可以被提供为电连接到第一线图案LP1。例如，第二线图案LP2的一侧(或下侧)可以被配置为电连接到第一线图案LP1的另一侧(或上侧)。
根据本公开的实施例的多个线图案部分LPP中的每一个还可以包括第三线图案LP3。第三线图案LP3可以被配置为电连接到第一线图案LP1和第二线图案LP2。例如，第一线图案LP1和第二线图案LP2可以通过第三线图案LP3彼此电连接。
根据本公开的实施例，第三线图案LP3可以从第二线图案LP2的一侧(或下侧)延伸或伸出到第一线图案LP1上。例如，第三线图案LP3可以从第二线图案LP2的一侧(或下侧)延伸或伸出以与第一线图案LP1的一侧(或上侧)相交。例如，第三线图案LP3可以是延伸图案、伸出图案或连接图案。例如，第二线图案LP2和第三线图案LP3可以具有“┛”形状，但是本公开的实施例不限于此。
第三线图案LP3可以通过接触孔(或图案接触孔)PCH电连接到第一线图案LP1。例如，接触孔PCH可以被配置为依次穿过设置在第一线图案LP1的一侧(或上侧)和第三线图案LP3之间的交叉区中的缓冲层101a、层间绝缘层101b、钝化层101c、第一外涂层102和第二外涂层104。因此，设置在不同层上(或处)的第一线图案LP1和第二线图案LP2可以通过第三线图案LP3彼此电连接，因此，一个或多个第一传送信号线CSL1和一个或多个第二传送信号线CSL2中的每一个可以包括设置在不同层上(或处)或包括不同导电材料的两个线图案LP1和LP2。
此外，如图12所示，中间金属图案MMP可以另外设置在第一线图案LP1和第三线图案LP3之间。中间金属图案MMP可以被配置为减小第三线图案LP3与第一线图案LP1之间的高度差(或台阶高度)。因此，第三线图案LP3可以通过中间金属图案MMP稳定地连接到第一线图案LP1。
在一个或多个第一传送信号线CSL1中，多个线图案部分LPP中的每一个的第三线图案LP3可以设置在多个水平线HL中的奇数水平线HLn-2、HLn和HLn+2中的每一个中(或处)，并且可以电连接到奇数水平线HLn-2、HLn、HLn+2中(或处)的分支网络BN的对应网络线。例如，多个线图案部分LPP中的每一个可以包括连接在第一至第m级电路单元1501至150m中的第n级电路单元150n和第n+2级电路单元150n+2之间的第一线图案LP1，以及连接在第n级电路单元150n和第n-2级电路单元150n-2之间的第二线图案LP2。因此，多个线图案部分LPP可以被配置为将从第n水平线HLn中(或处)的级电路单元150n输出的第一传送信号作为起始信号(或第一节点置位信号)提供给第n+2水平线HLn+2中(或处)的级电路单元150n+2，并且将第一传送信号作为复位信号(或第一节点复位信号)提供给第n-2水平线HLn-2中(或处)的级电路单元150n-2。
在一个或多个第二传送信号线CSL2中，多个线图案部分LPP中的每一个的第三线图案LP3可以设置在多个水平线HL中的偶数水平线HLn-3、HLn-1和HLn+1中的每一个中(或处)，并且可以电连接到偶数水平线HLn-3、HLn-1和HLn+1中(或处)的分支网络BN的对应网络线。例如，多个线图案部分LPP中的每一个可以包括连接在第一至第m级电路单元1501至150m中的第n-1级电路单元150n-1和第n+1级电路单元150n+1之间的第一线图案LP1，以及连接在第n-1级电路单元150n-1和第n-3级电路单元150n-3之间的第二线图案LP2。因此，多个线图案部分LPP可以被配置为将从第n-1水平线HLn-1中(或处)的级电路单元150n-1输出的第二传送信号作为起始信号(或第一节点置位信号)提供给第n+1水平线HLn+1中(或处)的级电路单元150n+1，并且将第二传送信号作为复位信号(或第一节点复位信号)提供给第n-3水平线HLn-3中(或处)的级电路单元150n-3。
根据本公开的比较示例，在一个或多个第一传送信号线CSL1和一个或多个第二传送信号线CSL2中的每一个中，多个线图案部分LPP中的每一个的第一线图案LP1可以与第二线图案LP2电断开，并且可以被配置为在奇数级电路单元之间传输第一传送信号，并且多个线图案部分LPP中的每一个的第二线图案LP2可以与第一线图案LP1电断开并且可以被配置为在偶数级电路单元之间传输第二传送信号。在这种情况下，第一线图案LP1和第二线图案LP2可以包括不同的金属材料并且可以具有不同的线电阻，因此，在由第一线图案LP1传输的第一传送信号和由第二线图案LP2传输的第二传送信号之间可能出现偏差。
另一方面，如图10所示，由于根据本公开的实施例的一个或多个第一传送信号线CSL1和一个或多个第二传送信号线CSL2中的每一个由不同金属材料形成在不同的层上(或处)，并且包括包含彼此电连接的第一线图案LP1和第二线图案LP2的多个线图案部分LPP，多个线图案部分LPP的线电阻可以相等，从而减小、最小化或防止由多个线图案部分LPP传输的传送信号的偏差。因此，根据本公开的实施例的显示设备可以减小、最小化或防止由连接在多个像素P之间的栅极驱动电路150的级电路单元1501至150m之间的多个传送信号线CSL之间的电阻偏差引起的栅极驱动电路150的异常操作。
图13是示出根据本公开的实施例的显示设备的显示面板的示图。图14是图13所示的区“B”的放大视图。图13和图14示出了在图1至图12所示的显示设备中另外提供多个虚设图案的实施例。因此，在下面的描述中，省略或可以简要提供对除了多个虚设图案和相关元件之外的其他元件的重复描述。
参考图13和图14，根据本公开的实施例的显示设备(或显示面板10或显示区域AA)还可以包括多个虚设图案160。例如，虚设图案160可以是金属图案、辅助图案、附加图案、覆盖图案、图案构件或岛图案。
多个虚设图案160可以设置在基板100上以与设置在多个像素P中的每一个的发射部分EP之间的外围电路(或嵌入式外围电路)重叠。例如，多个虚设图案160可以被设置为覆盖设置在多个像素P中的每一个的发射部分EP之间的外围电路(或嵌入式外围电路)。因此，多个虚设图案160中的每一个可以被配置为减小、最小化或防止由外围电路等引起的透射部分TP之间的尺寸(或透射率或透明度)偏差，因此可以减小、最小化或防止由于透射部分TP之间的尺寸(或透射率或透明度)偏差而发生的诸如条纹拖尾等的暗淡现象，从而增强根据本公开实施例的显示设备(或透明显示设备)的透射率或透明度。
根据本公开的实施例的多个虚设图案160中的每一个可以设置在基板100上以与栅极驱动电路150重叠。例如，多个虚设图案160中的每一个可以设置在基板100上以与设置在栅极驱动电路150中的多个分支电路BC中的每一个重叠。例如，多个虚设图案160中的每一个可以设置为覆盖设置在栅极驱动电路150中(或处)的多个分支电路BC中的每一个。因此，多个虚设图案160中的每一个可以被配置为减小、最小化或防止由分支电路BC等引起的透射部分TP之间的尺寸(或透射率或透明度)偏差，并且因此，可以减小、最小化或防止由于透射部分TP之间的尺寸(或透射率或透明度)偏差而发生的诸如条纹拖尾等的暗淡现象，从而增强本公开实施例的显示设备(或透明显示设备)的透射率或透明度。
多个虚设图案160中的每一个可以被配置为在制造工艺的误差范围内具有相同的形状和相同的尺寸，以便减小、最小化或防止透射部分TP之间的尺寸(或透射率或透明度)偏差。例如，多个虚设图案160中的每一个可以被配置为具有比相应的外围电路(或嵌入式外围电路)或相应的分支电路BC的尺寸(或面积)更大的尺寸(或面积)，并且因此，可以完全覆盖相应的外围电路(或嵌入式外围电路)或相应的分支电路BC。
根据本公开的实施例的多个虚设图案160中的每一个可以被配置为不透明金属材料，但是本公开的实施例不限于此，并且多个虚设图案160中的每一个可以被配置为作为半透明金属材料。
根据本公开的实施例的多个虚设图案160中的每一个可以被设置为沿第一方向X在两个相邻像素P之间的区中(或处)与彼此相邻设置的一个栅极控制线GCL和一个虚设线170中的每一个的一部分重叠。例如，多个栅极控制线GCL和多个虚设线170可以与沿第二方向Y设置的多个虚设图案160中的每一个重叠。
图15是用于描述根据本公开的实施例的多个虚设图案的示图。图15是示出包括图13所示的虚设图案的显示区域的局部区的示图。
参考图15，根据本公开的实施例的多个虚设图案160中的每一个可以设置在基板100上以与栅极驱动电路150重叠。例如，多个虚设图案160中的每一个可以设置在显示区域AA中(或处)，以分别与设置在栅极驱动电路150中(或处)的多个分支电路BC重叠。
根据本公开的实施例，多个虚设图案160中的每一个可以被设置为分别覆盖设置在栅极驱动电路150中(或处)的多个分支电路BC。多个虚设图案160中的每一个可以被配置为具有相同的形状和相同的尺寸。多个虚设图案160中的每一个可以被配置为设置在沿第一方向X彼此相邻的两个像素P之间的相同位置处(或中)。例如，相对于第一方向X，多个虚设图案160可以位于或对准在相同的线上(或处)。例如，多个虚设图案160中的每一个的中心部分(或中间部分)可以位于或对准在平行于第一方向X的虚拟水平线上(或处)。
根据本公开的实施例，多个虚设图案160中的一个或多个第一虚设图案161可以设置为覆盖多个分支电路BC中的包括一个TFT的第i分支电路BCi。例如，多个虚设图案160中的一个或多个第二虚设图案162可以设置为覆盖多个分支电路BC中的包括两个或更多个TFT的第j分支电路BCj。一个或多个第一虚设图案161和一个或多个第二虚设图案162可以被配置为具有相同的形状和相同的尺寸。例如，一个或多个第一虚设图案161和一个或多个第二虚设图案162可以被配置为具有相对大于每个对应的分支电路BCi和BCj的尺寸(或面积)，因此，可以完全覆盖对应的分支电路BCi和BCj。因此，多个虚设图案160中的每一个可以减小、最小化或防止由于由对应的分支电路BCi和BCj之间的尺寸(或面积)偏差引起的透射部分TP之间的尺寸(或透射率或透明度)而发生的诸如条纹拖尾等的暗淡现象。
一个或多个第一虚设图案161和一个或多个第二虚设图案162中的每一个可以被设置为沿第一方向X在两个相邻像素P之间的区中(或处)与彼此相邻设置的一个栅极控制线GCL和一个虚设线170中的每一个的一部分重叠。例如，多个栅极控制线GCL和多个虚设线170可以与沿第二方向Y设置的一个或多个第一虚设图案161和一个或多个第二虚设图案162中的每一个重叠。
根据本公开的实施例，多个虚设图案160中的每一个可以被设置为另外覆盖设置在栅极驱动电路150中(或处)的分支网络BN之中的沿第二方向Y设置的传送信号线CSL。例如，多个虚设图案160中的一个或多个第三虚设图案163可以设置为覆盖设置在沿第一方向X彼此相邻的两个像素P之间的一个或多个传送信号线CSL。
一个或多个第三虚设图案163可以被配置为具有与一个或多个第一虚设图案161和一个或多个第二虚设图案162中的每一个相同的形状和相同的尺寸。例如，一个或多个第一虚设图案161、一个或多个第二虚设图案162和一个或多个第三虚设图案163中的每者可以相对于第一方向X位于或对准在相同的线上(或处)。例如，在像素P的发射部分EP之间的区中，其中设置分支电路BCi和BCj的透射部分TP(或第一区)的尺寸(或透射率或透明度)可以不同于其中提供一个或多个传送信号线CSL而没有分支电路BCi和BCj的透射部分TP(或第二区)的尺寸(或透射率或透明度)，因此，一个或多个第三虚设图案163可以被设置为覆盖一个或多个传送信号线CSL，从而更大程度地减小、最小化或防止由于由分支电路BCi和BCj与一个或多个传送信号线CSL之间的尺寸(或面积)偏差引起的透射部分TP之间的尺寸(或透射率或透明度)偏差而发生诸如条纹拖尾等的暗淡现象。
根据本公开的实施例的多个虚设图案160中的每一个可以被配置为包括用于收集氢或能够捕获氢原子的材料。也就是说，多个虚设图案160可以由能够收集氢的材料(即，氢收集材料)形成。例如，多个虚设图案160中的每一个可以包括包含钛(Ti)的金属材料。例如，多个虚设图案160中的每一个可以包括包含Ti或钼钛合金(MoTi)的金属材料。例如，多个虚设图案160中的每一个可以是单层的钛、钼(Mo)和钛(Ti)的双层、或者钼(Mo)和钛(Ti)的合金。因此，多个虚设图案160中的每一个可以收集或阻挡从形成或设置在其外围的含氢材料扩散的氢，因此可以减小、最小化或防止设置在显示区域AA中(或处)的像素P的TFT和/或栅极驱动电路150的TFT的电特性的由氢引起的变化。
图16是沿图15所示的线IV-IV’截取的截面图。图16是示出图15所示的栅极控制线、分支电路的TFT和虚设图案的截面图。
参考图15和图16，根据本公开的实施例，分支电路的栅极控制线GCL和TFT中的每一个可以与参考图8和图9描述的栅极控制线GCL和第i分支电路BC基本相同，因此省略对其重复描述。
根据本公开的实施例的虚设图案160可以设置在第一外涂层102上以与分支电路BC重叠或者覆盖分支电路BC。
根据本公开的实施例，虚设图案160可以设置在第一外涂层102上以覆盖分支电路BC。例如，虚设图案160可以设置在第一外涂层102上以覆盖分支电路BC的TFT。例如，虚设图案160可以设置在栅极控制线GCL和虚设线170之间。例如，虚设图案160可以被配置为阻挡从外部入射到分支电路BC的TFT上的光。
根据本公开的实施例，虚设图案160可以具有大于分支电路BC的尺寸。例如，虚设图案160的尺寸可以大于分支电路BC的TFT的尺寸。例如，虚设图案160可以具有比分支电路BC的TFT的尺寸更大的尺寸，该尺寸在用于最小化被提供在两个相邻像素P之间的其中设置有分支电路BC的透射部分TP的尺寸(或面积)的减小的范围内。
根据本公开的实施例，虚设图案160可以具有完全覆盖分支电路BC或者完全覆盖分支电路BC的TFT的形状和尺寸。例如，虚设图案160可以具有正方形形状或圆形形状，但是本公开不限于此，并且其他各种形状也是可能的。根据本公开的实施例的多个虚设图案160中的每一个可以在显示区域AA中(或内)以岛形状实施，因此可以是电浮置的。因此，多个虚设图案160中的每一个的电势可以基于施加到分支电路BC的信号的变化而变化，并且分支电路BC或分支电路BC的TFT的故障可能由于多个虚设图案160中的每一个的电势的改变而发生。为了减小、最小化或防止由多个虚设图案160中的每一个的电势改变引起的分支电路BC的故障，位于虚设图案160和分支电路BC之间的第一外涂层102可以形成为具有足够大的厚度。
虚设图案160可以被第二外涂层(或第二平坦化层)104覆盖。第二外涂层104可以设置在第一外涂层102上以覆盖或包围虚设图案160并且可以提供第一外涂层102和虚设图案160的上部(或上表面)上的平坦表面。例如，第二外涂层104可以包括与第一外涂层102的材料相同的材料，并且可以形成为具有等于或不同于第一外涂层102的厚度的厚度。
如上所述，虚设图案160可以减小、最小化或防止由分支电路BC之间的尺寸(或面积)偏差引起的透射部分TP之间的尺寸(或透射率或透明度)偏差，并且因此，可以增强根据本公开实施例的显示设备(或透明显示设备)的透光率或透射率。
根据本公开的实施例的虚设图案160可以被配置为包括用于收集氢的材料。例如，虚设图案160可以包括包含钛(Ti)的金属材料。例如，虚设图案160可以包括包含Ti或钼钛合金(MoTi)的金属材料。因此，虚设图案160可以收集或阻挡在设置在显示区域AA中(或处)的缓冲层101a、层间绝缘层101b、钝化层101c、第一外涂层102、第二外涂层104、堤层105和包封层中的一个或多个中生成的氢，并且因此可以减小、最小化或防止像素P的TFT和/或栅极驱动电路150的TFT的电特性的由氢引起的改变。
图17是沿图15所示的线V-V’截取的截面图。图17是示出图15所示的多个传送信号线和虚设图案的截面图。
参考图15和图17，根据本公开的实施例的多个传送信号线CSL中的每一个的一个或多个第一传送信号线CSL1中的每一个和一个或多个第二传送信号线CSL2中的每一个可以包括多个线图案部分LPP。多个线图案部分LPP中的每一个可以包括第一线图案LP1、第二线图案LP2和第三线图案LP3。如上面参考图8、图10至图12所描述的，多个传送信号线CSL中的每一个可以包括设置在不同层上(或处)的第一线图案LP1和第二线图案LP2，因此，将省略其重复描述或在下文简单地给出其描述。
根据本公开的实施例的多个虚设图案160中的一个或多个可以设置在配置在多个传送信号线CSL中的每一个中(或处)的第一线图案LPl和第二线图案LP2之间。例如，多个虚设图案160中的一个或多个第三虚设图案163可以设置或插入在第一线图案LP1和第二线图案LP2之间的第一外涂层102和第二外涂层104上。因此，一个或多个第三虚设图案163可以被设置为覆盖多个传送信号线CSL，从而另外减小、最小化或防止由于由分支电路BCi和BCj与多个传送信号线CSL之间的尺寸(或面积)偏差引起的透射部分TP的尺寸(或透光率或透明度)偏差而发生的诸如条纹拖尾等的暗淡现象。
图18是沿图15所示的线IV-IV’截取的另一截面图。图18示出了通过将图15和图16所示的虚设图案和虚设线彼此电连接而实施的实施例。因此，在下面的描述中，省略或者可以简要提供对除了虚设图案和虚设线之间的连接结构以及相关元件之外的其他元件的重复描述。
参考图15和图18，根据本公开的实施例的多个虚设线170中的每一个可以电连接到与多个虚设图案160的分支电路BC重叠的多个虚设图案中的每一个。多个虚设线170中的每一个可以电连接到多个虚设图案160中的第一虚设图案161和第二虚设图案162中的每一个。例如，与多个第一虚设图案161重叠的虚设线170可以设置为通过多个接触孔170h中的每一个电连接到沿第二方向Y设置的多个第一虚设图案161中的对应的第一虚设图案161。例如，与多个第二虚设图案162重叠的虚设线170可以设置为通过多个接触孔170h中的每一个电连接到沿第二方向Y设置的多个第二虚设图案162中的对应的第二虚设图案162。
多个虚设线170中的每一个可以被配置为将多个虚设图案160中的每一个的特定电势维持在电浮置状态。例如，多个虚设线170中的每一个可以向多个虚设图案160中的与分支电路BC重叠的多个虚设图案中的每一个提供直流(DC)电压。例如，多个虚设线170中的每一个可以被配置为将从焊盘部分提供的像素公共电压提供给多个虚设图案160中的每一个。
根据本公开的实施例的多个虚设线170中的每一个可以被配置为电连接到图14所示的焊盘部分110中(或处)的像素公共电压焊盘CVP。例如，多个虚设线170中的每一个可以被配置为电连接到与像素公共电压焊盘CVP电连接的像素公共电压线CVL、辅助电压线SVL和线连接图案LCP中的一个或多个。例如，多个虚设线170中的每一个可以设置为与多个线连接图案LCP中的一个或多个交叉，并且可以通过被提供在与一个或多个线连接图案LCP交叉的部分中(或处)的接触孔而电连接到线连接图案LCP。
另外，中间金属图案可以另外设置在多个虚设线170中的每一个与线连接图案LCP之间。中间金属图案可以被配置为减小虚设线170与线连接图案LCP之间的高度差(或台阶高度)。因此，多个虚设线170中的每一个可以通过中间金属图案稳定地连接到线连接图案LCP。因此，多个虚设线170中的每一个可以将通过像素公共电压焊盘CVP和像素公共电压线CVL提供的像素公共电压提供给多个虚设图案160中的对应的虚设图案。
根据本公开的实施例，与分支电路BC重叠的多个虚设图案160中的每一个可以电连接到虚设线170，因此，可以不影响施加到分支电路BC或栅极控制线GCL的信号的变化，并且可以被固定到或维持在特定电势或像素公共电压的电势。因此，多个虚设图案160中的每一个可以减小、最小化或防止由分支电路BC之间的尺寸(或面积)偏差引起的透射部分TP之间的尺寸(或透射率或透明度)偏差，而不引起分支电路BC或分支电路BC的TFT的故障，因此，可以增强根据本公开实施例的显示设备(或透明显示设备)的透光率或透射率。
图19是用于描述根据本公开的实施例的虚设网络线的示图。图20是示意性地示出图19所示的虚设图案和虚设网络线之间的连接结构的示图。图19和图20示出了另外提供图15所示的连接到虚设图案的虚设网络线的实施例。因此，在下面的描述中，省略或可以简要提供对除了虚设图案和虚设网络线之间的连接结构以及相关元件之外的其他元件的重复描述。图16或图18示出了沿图19所示的线IV-IV’截取的截面图。图17示出了沿图19所示的线V-V’截取的截面图。
参考图14、图19和图20，在根据本公开的实施例的显示设备中，设置在显示区域AA中(或处)的多个水平线中的每一个中(或处)的分支网络BN可以包括虚设网络线DNL。
虚设网络线DNL可以包括第一虚设网络线DNL1和第二虚设网络线DNL2。
第一虚设网络线DNL1可以平行于第一方向X延伸较长，并且可以被配置为与多个控制节点CN平行。例如，第一虚设网络线DNL1可以设置在每个水平线中(或处)的发射部分EP和控制节点CN之间，但是本公开的实施例不限于此。例如，第一虚设网络线DNL1可以在与多个控制节点CN相同的工艺中由相同的材料形成，但是本公开的实施例不限于此。
根据本公开的实施例的第一虚设网络线DNL1可以被配置为电连接到焊盘部分110中(或处)的像素公共电压焊盘CVP。例如，第一虚设网络线DNL1可以被配置为电连接到像素公共电压线CVL，该像素公共电压线CVL电连接到像素公共电压焊盘CVP。例如，第一虚设网络线DNL1可以设置为与像素公共电压线CVL交叉，并且可以通过被提供在第一虚设网络线DNL1和像素公共电压线CVL之间的交叉区中(或处)的第一接触孔CH1电连接到像素公共电压线CVL。
根据本公开的另一实施例的第一虚设网络线DNL1可以被配置为电连接到焊盘部分110中(或处)的栅极焊盘GP的栅极公共功率焊盘。例如，第一虚设网络线DNL1可以被配置为电连接到栅极公共功率线GCPL，该栅极公共功率线GCPL电连接到栅极公共功率焊盘。例如，第一虚设网络线DNL1可以设置为与栅极公共功率线GCPL交叉，并且可以通过被提供在第一虚设网络线DNL1和栅极公共功率线GCPL之间的交叉区中(或处)的第一接触孔CH1电连接到栅极公共功率线GCPL。
第二虚设网络线DNL2可以被配置为电连接到第一虚设网络线DNL1和虚设图案160。
第二虚设网络线DNL2可以在与栅极公共功率线GCPL相同的工艺中由相同的材料形成。第二虚设网络线DNL2可以通过被提供在第二虚设网络线DNL2与第一虚设网络线DNL1之间的交叉区中(或处)的第二接触孔CH2电连接到第一虚设网络线DNL1。虚设图案160可以通过被提供在虚设图案160与第二虚设网络线DNL2之间的重叠区中(或处)的第三接触孔CH3电连接到第二虚设网络线DNL2。因此，虚设图案160可以被固定或维持在特定的DC电势或通过像素公共电压线CVL(或栅极公共功率线GCPL)、第一虚设网络线DNL1和第二虚设网络线DNL2提供的像素公共电压的电势。
根据本公开另一实施例的第二虚设网络线DNL2可以从第一虚设网络线DNL1的一侧延伸以与虚设图案160重叠。第二虚设网络线DNL2可以在与第一虚设网络线DNL1相同的工艺中由相同的材料形成。虚设图案160可以通过被提供在虚设图案160与第二虚设网络线DNL2之间的重叠区中的第三接触孔CH3电连接到第二虚设网络线DNL2。
因此，多个虚设图案160可以被固定到或维持在特定的DC电势或通过像素公共电压线CVL(或栅极公共功率线GCPL)、第一虚设网络线DNL1和第二虚设网络线DNL2提供的像素公共电压的电势。因此，多个虚设图案160中的每一个可以减小、最小化或防止由分支电路BC之间的尺寸(或面积)偏差引起的透射部分TP之间的尺寸(或透射率或透明度)偏差，而不引起分支电路BC或分支电路BC的TFT的故障，因此，可以增强根据本公开实施例的显示设备(或透明显示设备)的透光率或透射率。
图21是示出根据本公开实施例的显示设备的示图。图21是示出图15所示的显示区域的局部区的示图，并且示出了在图13至图20中示出的根据本公开的实施例的显示设备中另外提供多个第二虚设图案的实施例。因此，在下面的描述中，省略对除了多个第二虚设图案和相关元件之外的其他元件的重复描述。图16或图18示出了沿图21所示的线IV-IV’截取的截面图。图17示出了沿图21所示的线V-V’截取的截面图。
参考图21，根据本公开的实施例的显示设备还可以包括多个第二虚设图案180。例如，第二虚设图案180可以是第二金属图案、第二辅助图案、第二附加图案、第二覆盖图案、第二图案构件或第二岛图案。因此，虚设图案160可以是第一金属图案、第一辅助图案、第一附加图案、第一覆盖图案、第一图案构件或第一岛图案。
多个第二虚设图案180中的每一个可以设置在多个虚设图案160之间。多个第二虚设图案180中的每一个可以设置在多个虚设图案160之间的两个像素P之间的区中(或处)。多个第二虚设图案180中的每一个可以设置在多个虚设图案160之间的多个像素P之间的透射部分TP中(或处)。例如，多个第二虚设图案180中的每一个可以设置在沿第一方向X彼此相邻的两个像素P之间的区(或透射部分TP)的其中未设置虚设图案160的区(或透射部分TP)中(或处)。例如，显示区域AA可以包括电路设置区和电路非设置区，电路设置区包括设置在两个相邻像素P之间的分支电路BC，在电路非设置区中，分支电路BC没有设置在两个相邻像素P之间。因此，多个第二虚设图案180中的每一个可以设置在多个像素P之间的区的电路非设置区中(或处)。
根据本公开的实施例，相对于第一方向X，当第一至第n像素P设置在一个水平线中(或处)并且虚设图案160设置在第2k-1(其中，k是1至n-1)像素和第2k像素之间时，第二虚设图案180可以设置在第2k像素和第2k+1像素之间，但是本公开的实施例不限于此。例如，虚设图案160和第二虚设图案180可以基于构造一个级电路单元的TFT的数量和设置在一个水平线上的像素P的数量而单独地设置(或分布地设置)在每个水平线中(或内)的多个像素P之间。
根据本公开的实施例，虚设图案160或第二虚设图案180可以设置在显示区域AA中(或处)设置的所有像素P之间。例如，虚设图案160或第二虚设图案180可以设置在沿第一方向X设置在显示区域AA中(或处)的两个相邻像素P之间的区中(或处)。因此，在沿第一方向X设置在显示区域AA中(或处)的所有像素P之间设置或提供的透射部分TP的尺寸(或透射率或透明度)可以基本上彼此相等，并且因此，可以减小、最小化或防止由于透射部分TP之间的尺寸(或透射率或透明度)偏差而出现的诸如条纹拖尾等的暗淡现象，从而增强根据本公开的实施例的显示设备(或透明显示设备)的透射率或透明度。
多个第二虚设图案180中的每一个可以被配置为具有相同的形状和相同的尺寸。多个第二虚设图案180中的每一个可以被配置为设置在沿第一方向X彼此相邻的两个像素P之间的相同位置处(或中)。例如，相对于第一方向X，多个第二虚设图案180可以位于或对准在相同的线上(或处)。例如，多个第二虚设图案180中的每一个的中心部分(或中间部分)可以位于或对准在平行于第一方向X的虚拟水平线上(或处)。
根据本公开的实施例，多个第二虚设图案180中的每一个可以具有与多个虚设图案160中的每一个相同的形状和相同的尺寸。多个第二虚设图案180和多个虚设图案160中的每者可以被配置为设置在沿第一方向X彼此相邻的两个像素P之间的相同位置处(或中)。例如，相对于第一方向X，多个第二虚设图案180和多个虚设图案160中的每者可以位于或对准在相同的线上(或处)。例如，多个第二虚设图案180和多个虚设图案160中的每者的中心部分(或中间部分)可以位于或对准在平行于第一方向X的虚拟水平线上(或处)。
多个第二虚设图案180中的每一个可以在与多个虚设图案160中的每一个相同的工艺中由相同的材料形成，但是本公开的实施例不限于此。
根据本公开的实施例的显示设备可以包括设置在沿第一方向X设置在显示区域AA中(或处)的所有像素P之间的多个虚设图案160和180，并且多个虚设图案160和180可以分为与分支电路BC重叠的多个第一虚设图案160和不与分支电路BC重叠并且设置在透射部分TP中(或处)的多个第二虚设图案180。例如，多个第一虚设图案160中的每一个可以是电路重叠图案或电路覆盖图案，并且多个第二虚设图案180中的每一个可以是电路非重叠图案。
如上所述，由于根据本公开的实施例的显示设备还包括设置在多个虚设图案160之间的透射部分TP中(或处)的多个第二虚设图案180，在沿第一方向X设置在显示区域AA中(或处)的所有像素P之间设置或提供的透射部分TP的尺寸(或透射率或透明度)可以基本上彼此相等，并且因此，可以减小、最小化或防止由于透射部分TP之间的尺寸(或透射率或透明度)偏差而出现的诸如条纹拖尾等的暗淡现象，从而增强根据本公开实施例的显示设备(或透明显示设备)的透射率或透明度。
图22是示出根据本公开实施例的显示设备的示图。图23是沿图22所示的线VI-VI’截取的截面图。图24是沿图22所示的线VI-VI’截取的另一截面图。图22至图25示出了在图21所示的根据本公开实施例的显示设备中另外提供第二虚设线的实施例。因此，在下面的描述中，省略或者可以简要提供对除了第二虚设线和相关元件之外的其他元件的重复描述。图16或图18示出了沿图22所示的线IV-IV’截取的截面图。图17示出了沿图22所示的线V-V’截取的截面图。
参考图22和图23，根据本公开的实施例的显示设备还可以包括多个第二虚设线190。例如，第二虚设线190可以是第二图案连接线、第二图案连接构件、第二图案桥接线或第二图案链接线。因此，虚设线170可以是第一图案连接线、第一图案连接构件、第一图案桥接线或第一图案链接线。
根据本公开的实施例，多个第二虚设线190中的每一个可以另外被配置用于减小、最小化或补偿由与多个虚设图案160中的每一个重叠的传送信号线CSL或栅极控制线GCL所引起的相邻像素P之间的透射部分TP的尺寸(或透射率或透明度)偏差。例如，显示区域AA可以包括包含设置在两个相邻像素P之间的传送信号线CSL或栅极控制线GCL的线设置区域，以及在两个相邻像素P之间未设置传送信号线CSL或栅极控制线GCL的线非设置区。因此，线设置区和线非设置区之间的透射率偏差可能出现。因此，多个第二虚设线190中的每一个可以被配置为使得线设置区的透射率与线非设置区的透射率相似或相同。例如，多个第二虚设线190中的每一个可以设置在线非设置区中(或处)，使得线非设置区的透射率降低到线设置区的透射率的水平。
根据本公开的实施例，多个第二虚设线190中的每一个可以设置在线非设置区中(或处)，因此，可以不电连接到多个第二虚设图案180中的每一个并且可以与其电断开(或绝缘)，但是本公开的实施例不限于此。例如，多个第二虚设线190中的每一个可以被配置为与虚设线170一样电连接到多个第二虚设图案180中的对应的第二虚设图案。
根据本公开的实施例，多个第二虚设线190中的每一个可以具有与和虚设图案160重叠的栅极控制线GCL、传送信号线CSL和虚设线170中的每者的线宽度相等的线宽度。与第二虚设图案180重叠的第二虚设线190的数量可以与和虚设图案160重叠的线的数量相同。此外，与第二虚设图案180重叠的第二虚设线190的间隔和设置位置可以与和虚设图案160重叠的线的间隔和设置位置相同。例如，与虚设图案160重叠的线的数量可以是两个，与第二虚设图案180重叠的第二虚设线190的数量可以是两个。
多个第二虚设线190中的每一个可以平行于第二方向Y延伸较长，并且可以被配置或设置在基板100上以与沿第二方向Y设置在显示区域AA中(或处)的多个第二虚设图案180中的对应的第二虚设图案重叠。
根据本公开的实施例，与第二虚设图案180重叠的多个第二虚设线190可以包括第2-1虚设线191和第2-2虚设线192。
第2-1虚设线191和第2-2虚设线192中的每者可以被提供或设置在基板100上，以与沿第二方向Y设置在显示区域AA中(或处)的多个第二虚设图案180中的每一个重叠。第2-1虚设线191和第2-2虚设线192可以设置在基板100上的相同层上(或处)，或者可以设置在不同层上(或处)。
如图23所示，根据本公开的实施例的第2-1虚设线191和第2-2虚设线192可以设置在基板100上的不同层上(或处)。例如，第2-1虚设线191第2-2虚设线192可以设置在基板100上的不同层上(或处)，其间具有第二虚设图案180。根据本公开的实施例，第2-1虚设线191可以被配置为直接接触基板100的上表面100a。第2-2虚设线192可以设置在与栅极控制线GCL相同的层上(或处)。例如，第2-2虚设线192可以在与栅极控制线GCL相同的工艺中由相同的材料形成，但是本公开的实施例不限于此。根据本公开的实施例，第2-2虚设线192可以被配置为直接接触第二外涂层104的上表面。第2-2虚设线192可以设置在与像素电极相同的层上(或处)。例如，第2-2虚设线192可以在与像素电极相同的工艺中由相同的材料形成，但是本公开的实施例不限于此。
如图24所示，根据本公开的另一实施例的第2-1虚设线191和第2-2虚设线192可以设置在基板100上的相同的层上(或处)。例如，第2-1虚设线191和第2-2虚设线192可以设置在基板100和第二虚设图案180之间的相同的层上(或处)。根据本公开的实施例，第2-1虚设线191和第2-2虚设线192可以被配置为直接接触基板100的上表面100a。第2-1虚设线191和第2-2虚设线192可以设置在与栅极控制线GCL相同的层上(或处)。例如，第2-1虚设线191和第2-2虚设线192可以在与栅极控制线GCL相同的工艺中由相同的材料形成，但是本公开的实施例不限于此。
如图25所示，根据本公开的另一实施例的第2-1虚设线191和第2-2虚设线192可以设置在基板100上的相同的层上(或处)。例如，第2-1虚设线191和第2-2虚设线192可以设置在第二虚设图案180上的相同的层上。根据本公开的实施例，第2-1虚设线191和第2-2虚设线192可以被配置为直接接触第二外涂层104的上表面。第2-1虚设线191和第2-2虚设线192可以设置在与像素电极相同的层上(或处)。例如，第2-1虚设线191和第2-2虚设线192可以在与像素电极相同的工艺中由相同的材料形成，但是本公开的实施例不限于此。
根据本公开的实施例的第2-1虚设线191和第2-2虚设线192中的每者可以设置在线非设置区中(或处)，并且因此可以不电连接到多个第二虚设图案180中的每一个并且可以与其电断开(或绝缘)，但是本公开的实施例不限于此。例如，第2-1虚设线191和第2-2虚设线192中的一个或多个可以被配置为与虚设线170一样电连接到多个第二虚设图案180中的对应的第二虚设图案。
如上所述，由于根据本公开实施例的显示设备还包括设置在多个虚设图案160之间的透射部分TP中(或处)的多个第二虚设图案180，以及与多个第二虚设图案180中的对应的第二虚设图案重叠的多个第二虚设线190，在沿第一方向X设置在显示区域AA中(或处)的所有像素P之间设置或提供的透射部分TP的尺寸(或透射率或透明度)可以基本上彼此相等，并且因此，可以减小、最小化或防止由于透射部分TP之间的尺寸(或透射率或透明度)偏差而发生的诸如条纹拖尾等的暗淡现象，从而增强根据本公开实施例的显示设备(或透明显示设备)的透射率或透明度。
图26是示出根据本公开另一实施例的显示设备的透视图。图27是示出图26所示的显示设备的后表面的示图。图3示出了图26所示的区‘A’的放大图。图26中所示的区‘A’可以是图13和图14中所示的区“B”。
参考图26和图27，根据本公开另一实施例的显示设备可以包括第一基板100、第二基板200、耦合构件300和布线部分400。
第一基板100可以被称为显示基板、像素阵列基板、上基板、前基板或基底基板。第一基板100可以包括显示区域AA、多个栅极线GL、多个数据线DL、多个像素驱动功率线PL、多个像素公共电压线CVL、多个像素P、公共电极CE、多个公共电极接触部分CECP、焊盘部分110、栅极驱动电路150和多个虚设图案160等。第一基板100可以与图1至图25所示的显示设备的显示面板10基本相同，因此省略重复的说明。例如，图1至图25所示的显示设备的基板100可以由图26和图27所示的第一基板100代替，因此，类似的附图标记指代类似的元件，并且省略或将在下面简要地给出其重复的描述。设置在第一基板100上的焊盘部分110可以是第一焊盘部分110。
第二基板200可以被称为线基板、连线基板、链接基板、下基板、后基板或链接玻璃。第二基板200可以是玻璃基板、薄膜玻璃基板或能够弯折或弯曲的塑料基板。例如，第二基板200可以包括与第一基板100相同的材料或者可以由与第一基板100相同的材料制成。例如，第二基板200的尺寸可以等于或基本等于第一基板100的尺寸。
第二基板200可以通过使用耦合构件300耦合(或连接)到第一基板100的第二表面。第二基板200可以包括面向第一基板100的第二表面或者耦合到耦合构件300的前表面(或前向表面)、与前表面相对的后表面(或背侧表面)、以及前表面与后表面之间的外表面OSb。第二基板200可以将信号传输到像素驱动信号线并且可以增加第一基板100的刚度。
根据本公开另一实施例的显示设备还可以包括设置在第二基板200上的第二焊盘部分210。
第二焊盘部分210可以设置在第二基板200的后表面的第一边缘部分(或第一外围部分)处，与设置在第一基板100上(或处)的第一焊盘部分110重叠。第二基板200的后表面的第一边缘部分可以包括其外表面OS的第一外表面(或一个横向表面)OS1b。
第二焊盘部分210可以包括沿第一方向X以一定间隔设置并且分别与第一焊盘部分110的焊盘重叠的多个第二焊盘。
根据本公开的另一实施例的显示设备还可以包括设置在第二基板200上(或处)的第三焊盘部分(或输入焊盘部分)230、链接线部分250和栅极控制信号传输线部分270。
第三焊盘部分230可以设置在第二基板200的后表面200b上(或处)。例如，第三焊盘部分230可以设置在第二基板200的后表面200b的与第一边缘部分(或第一外围部分)相邻的中心部分处。根据本公开的实施例的第三焊盘部分230可以包括彼此间隔开一定的间隔的多个第三焊盘(或输入焊盘)。
链接线部分250可以设置在第二焊盘部分210和第三焊盘部分230之间。例如，链接线部分250可以包括多个链接线，这些链接线单独地(或者以一对一的关系))将第二焊盘部分210的第二焊盘与第三焊盘部分230的第三焊盘连接。
栅极控制信号传输线部分270可以设置在第三焊盘部分230和链接线部分250之间。例如，栅极控制信号传输线部分270可以包括单独连接设置在第三焊盘部分230中(或处)的栅极控制信号焊盘的栅极控制信号传输线，其中栅极控制信号链接线设置在链接线部分250中(或处)。
耦合构件300可以插入在第一基板100和第二基板200之间。第一基板100和第二基板200可以通过耦合构件300彼此相对地接合。例如，第一基板100的第二表面可以耦合到耦合构件300的一个表面，并且第二基板200的前表面可以耦合到耦合构件300的另一表面。因此，通过耦合构件300彼此接合(或耦合)的第一基板100和第二基板200可以是显示面板。
布线部分400可以设置为围绕第一基板100的外表面OS和第二基板200的外表面OS。根据本公开的实施例的布线部分400可以包括设置在第一基板100的外表面OS的第一外表面(或一个横向表面)OS1a和第二基板200的外表面OS的第一外表面(或一个横向表面)OS1b中的每者上(或处)的多个布线线410。
多个布线线410中的每一个可以形成为围绕第一基板100的第一外表面OS1a和第二基板200的第一外表面OS1b中的每者。作为实施例，多个布线线410可以单独地(或一对一关系)连接在设置在第一基板100上(或处)的第一焊盘部分110的焊盘和设置在(或处)第二基板200上(或处)的第二焊盘部分210的焊盘之间。。
根据本公开另一实施例的显示设备还可以包括驱动电路单元500。
驱动电路单元500可以基于从显示驱动系统提供的数字图像数据和同步信号来驱动设置在第一基板100上(或处)的像素P(或使其发光)，从而可以在显示区域AA上(或处)显示与图像数据相对应的图像。驱动电路单元30可以连接到设置在基板200的后表面200b上(或处)的第三焊盘部分230，并且可以向第三焊盘部分230输出数据信号、栅极控制信号和用于驱动设置在第一基板100上(或处)的像素P(或使其发光)的驱动功率。例如，驱动电路单元500可以具有比第二基板200小的尺寸，因此可以被第二基板200覆盖，并且可以不暴露在第一基板100或第二基板200的外表面之外。
根据本公开的实施例的驱动电路单元500可以包括柔性电路膜510、驱动集成电路(IC)530、印刷电路板(PCB)550、时序控制器570和电源590。包括这样的元件的驱动电路单元500可以与图1所示的驱动电路单元30基本相同，因此，省略了其重复描述或将在下文简单地给出描述。
柔性电路膜510可以连接到设置在第二基板200的第二表面200b上(或处)的第三焊盘部分230。
驱动IC 530可以安装在柔性电路膜510上(或处)。驱动IC 530可以经由柔性电路膜510、第三焊盘部分230、链接线部分250、第二焊盘部分210、布线部分400和第一焊盘部分110连接到多个数据线DL、多个像素驱动功率线PL、多个像素公共电压线CVL、多个参考电压线RL中的每者。驱动IC 530可以接收从时序控制器570提供的子像素数据和数据控制信号，基于数据控制信号将子像素数据转换为模拟数据信号，并且将模拟数据信号提供给相应的数据线DL。此外，驱动IC 530可以产生参考电压、像素驱动功率和像素公共电压，并且可以分别将参考电压、像素驱动功率和像素公共电压提供给对应的电压线RL、PL和CVL。
驱动IC 530可以通过设置在第一基板100上(或处)的多个参考电压线RL感测设置在像素P中(或处)的驱动TFT的特性值，产生与感测值对应的感测原始数据，并将感测原始数据提供给时序控制器570。
PCB 550可以连接到柔性电路膜510的另一边缘部分。PCB 550可以在驱动电路单元500的元件之间传输信号和功率。
时序控制器570可以安装在PCB 550上(或处)，并且可以通过设置在PCB 550上的用户连接器接收从显示驱动系统提供的数字图像数据和时序同步信号。时序控制器570可以与图1所示的面板驱动电路单元30的时序控制器37基本相同，因此省略重复描述。
如上所述，根据本公开的另一实施例的显示设备可以具有与图1至图25中示出的显示设备相同的效果，并且可以具有零边框结构或空气边框结构，其中显示区域AA被空气包围，而不是被不透明的非显示区域包围。
图28是示出根据本公开的实施例的多屏显示设备的示图。图29是沿图28所示的线VII-VII’截取的截面图。图28和图29示出了通过平铺图26和图27中所示的根据本公开的另一实施例的显示设备而实施的多屏显示设备。
参考图28和图29，根据本公开的实施例的多屏显示设备可以包括多个显示设备DA1至DA4。
多个显示设备DA1至DA4可以均显示单独的图像或者可以分区地显示一个图像。多个显示设备DA1至DA4中的每者可以包括图26和图27中所示出的根据本公开的另一实施例的显示设备，因而省略其重复描述。
多个显示设备DA1至DA4可以平铺在单独的平铺框架上(或处)，以在其侧表面(或横向表面)处彼此接触。例如，多个显示设备DA1至DA4可以被平铺为具有N×M形式(其中N是2或更大的正整数，M是2或更大的正整数)，从而实施具有大屏幕的多屏显示设备。
多个显示设备DA1至DA4中的每一个可以不包括包围显示图像的显示区域AA的全部的边框区域(或非显示区域)，并且可以具有空气边框结构，其中显示区域AA被空气包围。即，在多个显示设备DA1至DA4中的每者中，第一基板100的所有的第一表面可以被实施为显示区域AA。
根据本公开的实施例，在多个显示设备DA1至DA4中的每一个中，最外侧像素Po的中心部分CP与第一基板100的最外侧的外表面VL之间的第二间隔D2可以被实施为相邻像素Pi和Po之间的第一间隔(或像素间距)D1的一半或更小。因此，在基于横向耦合方式沿第一方向X和第二方向Y在其侧表面处彼此连接(或接触)的两个相邻显示设备中，相邻的最外侧像素Po之间的间隔“D2+D2”可以等于或小于两个相邻像素Pi和Po之间的第一间隔D1。
参考图29，在沿第二方向Y在其侧表面处彼此连接(或接触)的第一显示设备DA1和第三显示设备DA3中，第一显示设备DA1的最外侧像素Po的中心部分CP与第三显示设备DA3的最外侧像素Po的中心部分CP之间的间隔“D2+D2”可以等于或小于设置在第一和第三显示设备DA1和DA3中的每者中(或处)的两个相邻像素Pi和Po之间的第一间隔D1。
因此，沿第一方向X和第二方向Y在其侧表面处彼此连接(或接触)的两个相邻显示设备的最外侧像素Po的中心部分CP之间的间隔“D2+D2”可以等于或小于设置在显示设备DA1至DA4中的每者中(或处)的两个相邻像素Pi和Po之间的第一间隔D1，因此，在两个相邻显示设备之间可以不存在接缝或边界部分，从而可以不存在由提供在显示设备DA1至DA4之间的边界部分引起的暗区域。结果，在其中多个显示设备DA1至DA4中的每者以2×2形式平铺的多屏显示设备上显示的图像可以连续地显示，而在多个显示设备DA1至DA4之间的边界部分处没有断开(或不连续)的感觉。
在图28和图29中，示出了多个显示设备DA1至DA4以2×2形式平铺，但是本公开的实施例不限于此，并且多个显示设备DA1至DA4可以以x×1形式、1×y形式或x×y形式平铺。这里，x可以是二或更大的自然数或者等于y。y可以是二或更大的自然数或者大于或小于x。
如上所述，当多个显示设备DA1至DA4中的每一个的显示区域AA是一个屏幕并显示一个图像时，根据本公开的实施例的多屏显示设备可以显示在多个显示设备DA1至DA4之间的边界部分处没有断开并且是连续的图像，因此，可以增强观看者观看由多屏显示设备显示的图像的沉浸感。
替代地，在根据本公开的多屏显示设备中，多个显示设备DA1至DA4中的每一个可以包括图1至图25中示出的根据本公开的实施例的显示设备。在这种情况下，在根据图1所示的本公开实施例的显示设备中，柔性电路膜31可以弯折以包围基板100的侧表面，并且PCB 35可以设置在基板100的后表面上(或处)。根据图1所示的显示设备的基板100可以与图26所示的第一基板100基本相同，因而图1所示的显示设备可以以x×1形式、1×y形式或x×y形式平铺以实施多屏显示设备(或透明多屏显示设备)。因此，将图1中所示的显示设备平铺的多屏显示设备可以显示在多个显示设备DA1至DA4之间的边界部分处连续的图像，而没有图像的断开(或不连续)感。
下面将描述根据本公开的显示设备和包括该显示设备的多屏显示设备。
根据本公开的一些实施例的显示设备可以包括：基板，该基板包括显示区域，该显示区域包括沿第一方向和与第一方向交叉的第二方向设置的多个像素；设置在显示区域的多个水平线中的每一个处的栅极驱动电路，该栅极驱动电路包括用于向多个像素提供扫描信号的多个级电路单元；设置在显示区域处的连接至多个级电路单元的多个栅极控制线；分别与多个栅极控制线相邻设置的多个虚设线；以及设置在显示区域处的连接在多个级电路单元之间的多个传送信号线，多个传送信号线中的每一个可以包括设置在不同层处的多个线图案。
根据本公开的一些实施例，显示区域可以包括多个像素组，每个像素组包括两个或更多个相邻像素，并且多个级电路单元中的每个可以包括多个分支电路，并且多个分支电路中的每一个可以设置在多个像素组之间。
根据本公开的一些实施例，多个线图案中的任一个可以设置在基板上的与多个栅极控制线相同的层处，并且多个线图案中的另一个可以设置在基板上的与多个虚设线相同的层处。
根据本公开的一些实施例，多个虚设线可以设置在基板上与多个栅极控制线不同的层处，并且多个传送信号线中的每一个可以包括设置在不同层处的两个线图案。
根据本公开的一些实施例，多个栅极控制线中的每一个可以设置在沿第一方向彼此相邻的两个像素之间，并且多个虚设线中的每一个可以平行于对应的栅极控制线设置在沿第一方向彼此相邻的两个像素之间。
根据本公开的一些实施例，沿第一方向彼此相邻的两个像素之间的对应栅极控制线和对应虚设线之间的间隔可以与在沿第一方向彼此相邻的两个像素之间的多个线图案之间的间隔相同。
根据本公开的一些实施例，多个传送信号线中的每一个可以包括沿第二方向设置的多个线图案部分，并且多个线图案部分可以设置在不同的层处并且每者可以包括彼此电连接的第一线图案和第二线图案。
根据本公开的一些实施例，多个线图案部分中的每一个的第一线图案和第二线图案可以被设置为彼此交错。
根据本公开的一些实施例，多个线图案部分中的每一个还可以包括第三线图案，使得第一线图案和第二线图案彼此电连接。
根据本公开的一些实施例，第三线图案可以从第二线图案的一侧伸出到第一线图案上，并且可以通过接触孔电连接到第一线图案的一侧。
根据本公开的一些实施例，第一线图案可以连接在多个级电路单元中的第n级电路单元和第n+2级电路单元之间，并且第二线图案可以连接在多个级电路单元中的第n级电路单元和第n-2级电路单元之间。
根据本公开的一些实施例，显示设备还可以包括分别覆盖多个分支电路的多个虚设图案，多个虚设线可以分别与沿第二方向设置的多个虚设图案重叠。
根据本公开的一些实施例，多个虚设图案可以具有相同的尺寸，或者具有相同的尺寸和形状。
根据本公开的一些实施例，多个虚设线中的每一个可以被配置为向沿第二方向设置的多个虚设图案中的每一个提供直流(DC)电压。
根据本公开的一些实施例，多个虚设图案中的每一个可以包括能够收集氢的材料。
根据本公开的一些实施例，显示设备还可以包括沿第一方向设置在多个虚设图案之间的多个第二虚设图案。
根据本公开的一些实施例，多个第二虚设图案中的每一个可以设置在多个虚设图案之间的两个像素之间。
根据本公开的一些实施例，显示设备还可以包括沿第二方向与多个第二虚设图案重叠的多个第二虚设线。
根据本公开的一些实施例，显示设备还可以包括通过使用耦合构件耦合到基板的后表面的后基板、以及设置在基板的外表面和后基板的外表面处的布线部分，布线部分包括连接到多个像素的多个布线线。
根据本公开的一些实施例，多个像素中的每一个可以包括：包括发光器件的发射部分；以及在发射部分的外围处的透射部分；并且多个栅极控制线、多个虚设线和多个传送信号线可以设置在透射部分处。
根据本公开的实施例的多屏显示设备可以包括：沿第一方向和与第一方向交叉的第二方向中的至少一个方向设置的多个显示设备，多个显示设备中的每一个包括：基板，该基板包括显示区域，该显示区域包括沿第一方向和与第一方向交叉的第二方向设置的多个像素；设置在显示区域的多个水平线中的每一个处的栅极驱动电路，该栅极驱动电路包括用于向多个像素提供扫描信号的多个级电路单元；设置在显示区域处的连接至多个级电路单元的多个栅极控制线；分别与多个栅极控制线相邻设置的多个虚设线；以及设置在显示区域处的连接在多个级电路单元之间的多个传送信号线，多个传送信号线中的每一个可以包括设置在不同层处的多个线图案。
根据本公开的一些实施例，设置在多个显示设备中的每一个的显示区域处的多个像素中的每一个可以包括：包括发光器件的发射部分；以及在发射部分的外围处的透射部分；并且多个栅极控制线、多个虚设线和多个传送信号线可以设置在透射部分处。
根据本公开的一些实施例，在沿第一方向和第二方向彼此相邻的第一显示设备和第二显示设备中，第一显示设备的最外侧像素的中心部分与第二显示设备的最外侧像素的中心部分之间的距离可以小于或等于像素间距，并且像素间距可以是设置在多个显示设备中的每一个处的两个相邻像素的中心部分之间的距离。
根据本公开的实施例的显示设备(或透明显示设备)可以应用于包括显示面板的所有电子装置。例如，根据本公开的实施例的显示设备(或透明显示设备)可以应用于移动设备、视频电话、智能手表、手表电话、可穿戴设备、可折叠设备、可卷曲设备、可弯折设备、柔性设备、弯曲设备、电子记事本、电子书、便携式多媒体播放器(PMP)、个人数字助理(PDA)、MP3播放器、移动医疗设备、台式个人计算机(PC)、笔记本PC、上网本计算机、工作站、导航设备、汽车导航设备、车载显示设备、车载设备、影院设备、影院显示设备、电视机、壁纸显示设备、标牌设备、游戏机、笔记本计算机、监视器、相机、摄像机、家用电器等。
本公开的上述特征、结构和效果包括在本公开的至少一个实施例中，但不限于仅一个实施例。此外，本领域技术人员可以通过对其他实施例的组合或修改来实现本公开的至少一个实施例中描述的特征、结构和效果。因此，与组合和修改相关的内容应当被理解为落入本公开的范围内。
对于本领域技术人员来说显而易见的是，在不脱离本公开的精神或范围的情况下，可以对本公开进行各种修改和变化。因此，本公开旨在涵盖落入在所附权利要求及其等同物的范围内提供的本公开的修改和变化。

Claims (23)

1.一种显示设备，包括：
基板，包括显示区域，所述显示区域包括沿第一方向和与所述第一方向交叉的第二方向设置的多个像素；
栅极驱动电路，设置在所述显示区域的多个水平线中的每一个处，所述栅极驱动电路包括用于向所述多个像素提供扫描信号的多个级电路单元；
多个栅极控制线，连接到设置在所述显示区域处的所述多个级电路单元；
多个虚设线，分别邻近所述多个栅极控制线设置；以及
多个传送信号线，连接在设置在所述显示区域处的所述多个级电路单元之间，
其中，所述多个传送信号线中的每一个包括设置在不同层处的多个线图案。
2.根据权利要求1所述的显示设备，其中：
所述显示区域包括多个像素组，每个像素组包括两个或更多个相邻像素，并且
所述多个级电路单元中的每一个包括多个分支电路，并且
所述多个分支电路中的每一个设置在所述多个像素组之间。
3.根据权利要求1所述的显示设备，其中：
所述多个线图案中的任一个线图案设置在所述基板上的与所述多个栅极控制线相同的层处，并且
所述多个线图案中的另一线图案设置在所述基板上的与所述多个虚设线相同的层处。
4.根据权利要求3所述的显示设备，其中：
所述多个虚设线设置在所述基板上的与所述多个栅极控制线不同的层处，并且
所述多个传送信号线中的每一个包括设置在不同层处的两个线图案。
5.根据权利要求1所述的显示设备，其中：
所述多个栅极控制线中的每一个设置在沿所述第一方向彼此相邻的两个像素之间，并且
所述多个虚设线中的每一个与对应的栅极控制线平行地设置在沿所述第一方向彼此相邻的两个像素之间。
6.根据权利要求5所述的显示设备，其中，沿所述第一方向彼此相邻的两个像素之间的对应栅极控制线和对应虚设线之间的间隔与沿所述第一方向彼此相邻的两个像素之间的所述多个线图案之间的间隔相同。
7.根据权利要求1所述的显示设备，其中：
所述多个传送信号线中的每一个包括沿所述第二方向设置的多个线图案部分，并且
所述多个线图案部分设置在不同的层处，并且每个线图案部分包括彼此电连接的第一线图案和第二线图案。
8.根据权利要求7所述的显示设备，其中，所述多个线图案部分中的每一个线图案部分的所述第一线图案和所述第二线图案被设置为彼此交错。
9.根据权利要求8所述的显示设备，其中，所述多个线图案部分中的每一个还包括第三线图案，使得所述第一线图案和所述第二线图案彼此电连接。
10.根据权利要求9所述的显示设备，其中，所述第三线图案从所述第二线图案的一侧伸出到所述第一线图案上，并且通过接触孔电连接到所述第一线图案的一侧。
11.根据权利要求7所述的显示设备，其中：
所述第一线图案连接在所述多个级电路单元中的第n级电路单元与第n+2级电路单元之间，并且
所述第二线图案连接在所述多个级电路单元中的所述第n级电路单元与第n-2级电路单元之间。
12.根据权利要求2所述的显示设备，还包括分别覆盖所述多个分支电路的多个虚设图案，
其中，所述多个虚设线分别与沿所述第二方向设置的所述多个虚设图案重叠。
13.根据权利要求12所述的显示设备，其中，所述多个虚设图案具有相同的尺寸，或者具有相同的尺寸和形状。
14.根据权利要求12所述的显示设备，其中，所述多个虚设线中的每一个被配置为向沿所述第二方向设置的所述多个虚设图案中的每一个提供直流(DC)电压。
15.根据权利要求6所述的显示设备，其中，所述多个虚设图案中的每一个包括能够收集氢的材料。
16.根据权利要求12所述的显示设备，还包括沿所述第一方向设置在所述多个虚设图案之间的多个第二虚设图案。
17.根据权利要求16所述的显示设备，其中，所述多个第二虚设图案中的每一个设置在所述多个虚设图案之间的两个像素之间。
18.根据权利要求16所述的显示设备，还包括沿所述第二方向与所述多个第二虚设图案重叠的多个第二虚设线。
19.根据权利要求1所述的显示设备，还包括：
后基板，通过使用耦合构件耦合到所述基板的后表面；以及
布线部分，设置在所述基板的外表面和所述后基板的外表面处，所述布线部分包括连接到所述多个像素的多个布线。
20.根据权利要求1至19中任一项所述的显示设备，其中，所述多个像素中的每一个包括：
包括发光器件的发射部分；以及
位于所述发射部分的外围处的透射部分，并且
其中，所述多个栅极控制线、所述多个虚设线和所述多个传送信号线设置在所述透射部分处。
21.一种多屏显示设备，包括：
沿第一方向和与所述第一方向交叉的第二方向中的至少一个方向设置的多个显示设备，
其中，所述多个显示设备中的每一个包括根据权利要求1至19中任一项所述的显示设备。
22.根据权利要求21所述的多屏显示设备，其中，设置在所述多个显示设备中的每一个显示设备的显示区域处的所述多个像素中的每一个包括：
包括发光器件的发射部分；以及
位于所述发射部分的外围处的透射部分，并且
其中，所述多个栅极控制线、所述多个虚设线和所述多个传送信号线设置在所述透射部分处。
23.根据权利要求21所述的多屏显示设备，其中，在沿所述第一方向和所述第二方向彼此相邻的第一显示设备和第二显示设备中，所述第一显示设备的最外侧像素的中心部分与所述第二显示设备的最外侧像素的中心部分之间的距离小于或等于像素间距，并且
其中，所述像素间距是设置在所述多个显示设备中的每一个处的两个相邻像素的中心部分之间的距离。
CN202310899556.8A 2022-07-22 2023-07-21 显示设备和包括该显示设备的多屏显示设备 Pending CN117438432A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0090961 2022-07-22
KR1020220090961A KR20240013433A (ko) 2022-07-22 2022-07-22 표시 장치와 이를 이용한 멀티 스크린 표시 장치

Publications (1)

Publication Number Publication Date
CN117438432A true CN117438432A (zh) 2024-01-23

Family

ID=89546926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310899556.8A Pending CN117438432A (zh) 2022-07-22 2023-07-21 显示设备和包括该显示设备的多屏显示设备

Country Status (3)

Country Link
US (1) US20240029639A1 (zh)
KR (1) KR20240013433A (zh)
CN (1) CN117438432A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102293409B1 (ko) * 2015-04-30 2021-08-25 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102659876B1 (ko) * 2016-12-30 2024-04-22 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 디스플레이 장치
KR102603697B1 (ko) * 2018-09-14 2023-11-16 엘지디스플레이 주식회사 타일링 표시장치

Also Published As

Publication number Publication date
US20240029639A1 (en) 2024-01-25
KR20240013433A (ko) 2024-01-30

Similar Documents

Publication Publication Date Title
KR102453711B1 (ko) 표시 장치
US11665925B2 (en) Display apparatus and multi display apparatus including the same
TWI762131B (zh) 發光顯示器及包含其的多螢幕顯示器
CN113129799B (zh) 显示设备和包括该显示设备的多屏显示设备
KR20150000926A (ko) 표시장치
CN112987959B (zh) 一种触控面板、其驱动方法及显示装置
US11776485B2 (en) Display apparatus including a branched gate driving circuit and multi-screen display apparatus including the same
CN114678399A (zh) 发光显示设备和包括该发光显示设备的多屏显示设备
TWI810771B (zh) 發光顯示裝置與包含其的多螢幕顯示裝置
US20220208951A1 (en) Display apparatus and multi-screen display apparatus including the same
TWI807554B (zh) 顯示設備及包括其的多螢幕顯示設備
US20220208946A1 (en) Light emitting display apparatus and multi-screen display apparatus including the same
US20220208909A1 (en) Light emitting display apparatus and multi-screen display apparatus including the same
CN117438432A (zh) 显示设备和包括该显示设备的多屏显示设备
CN116364711A (zh) 发光显示设备以及包括发光显示设备的多屏显示设备
US20240029634A1 (en) Display apparatus and multi-screen display apparatus including the same
US20240029611A1 (en) Display apparatus and multi-screen display apparatus including the same
US20240030234A1 (en) Display apparatus and multi-screen display apparatus including the same
KR102520698B1 (ko) Oled 표시패널
JP7289693B2 (ja) 表示装置およびその駆動方法
CN112562560A (zh) 显示设备
KR102676673B1 (ko) 표시 패널 및 이를 포함하는 표시 장치
CN116364710A (zh) 发光显示设备以及包括发光显示设备的多屏显示设备
CN117636755A (zh) 显示面板和包括显示面板的电子装置
CN118234308A (zh) 有机发光显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination