CN113126379A - 显示设备和包括该显示设备的多屏显示设备 - Google Patents

显示设备和包括该显示设备的多屏显示设备 Download PDF

Info

Publication number
CN113126379A
CN113126379A CN202011610349.9A CN202011610349A CN113126379A CN 113126379 A CN113126379 A CN 113126379A CN 202011610349 A CN202011610349 A CN 202011610349A CN 113126379 A CN113126379 A CN 113126379A
Authority
CN
China
Prior art keywords
gate
pixel
line
substrate
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011610349.9A
Other languages
English (en)
Inventor
郑允燮
李权炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN113126379A publication Critical patent/CN113126379A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开一种显示设备和包括该显示设备的多屏显示设备。所述显示设备包括：第一基板，所述第一基板包括设置在显示部分中的多个像素；接合至所述第一基板的第二基板；和设置在所述第一基板的外表面和所述第二基板的外表面上的布线部分，其中所述第一基板包括：与所述布线部分和所述多个像素连接的第一焊盘部；和设置在所述显示部分中的栅极驱动电路，所述栅极驱动电路包括用于向所述多个像素提供扫描信号的移位寄存器，其中所述第一焊盘部包括多个第一栅极焊盘，所述多个第一栅极焊盘设置在所述多个像素之中的、位于所述第一基板的一个边缘部分处的最外侧像素中并且连接至所述栅极驱动电路。

Description

显示设备和包括该显示设备的多屏显示设备
相关申请的交叉引用
本申请要求于2019年12月31日提交的韩国专利申请No.10-2019-0180115的权益，通过引用将该专利申请并入本文，如同在本文完全阐述一样。
技术领域
本发明涉及一种显示设备和包括该显示设备的多屏显示设备。
背景技术
近来，随着多媒体的发展，显示设备的重要性日益增加。因此，诸如液晶显示(LCD)设备、有机发光显示设备和发光二极管显示设备之类的显示设备正在商业化。
显示设备具有诸如薄、轻和低功耗之类的优良特性，因而广泛用作电视(TV)、笔记本电脑和监视器以及诸如电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、超级移动个人电脑(PC)、移动电话、智能电话、智能手表、平板个人电脑(PC)、手表电话和移动通信终端之类的便携式电子装置的显示屏。
显示设备可包括：显示面板，显示面板包括具有与数据线和栅极线连接的薄膜晶体管(TFT)的多个像素；用于向数据线提供数据电压的数据驱动电路；和用于向栅极线提供扫描信号的栅极驱动电路。显示面板可包括显示区域和围绕显示区域的边框区域，显示区域包括显示图像的多个像素。
相关技术的显示设备可能需要用于覆盖设置在显示面板的边界(或边缘部分)处的边框区域的边框(或机构)，由于这个原因，边框的宽度会增加。
近来，通过将多个显示设备布置为格子型来实现大屏幕的多屏显示设备已商业化。
然而，在相关技术的多屏显示设备中，由于多个显示设备的每一个的边框区域或边框，在相邻显示设备之间形成诸如接缝之类的边界部分。当在多屏显示设备的整个屏幕上显示一个图像时，边界部分导致图像的间断感(或不连续性)，由于这个原因，观看图像的观看者的沉浸感降低。
[现有技术文献]
[专利文献]
韩国专利登记No.10-1441956(发明名称：多面板显示设备，国际分类号：G02F 1/1335，G02F 1/13357)
发明内容
因此，本发明旨在提供一种基本上克服了由于相关技术的局限性和缺点而导致的一个或多个问题的显示设备和包括该显示设备的多屏显示设备。
本发明的一个方面旨在提供一种未设置有边框的显示设备。
本发明的另一个方面旨在提供一种在没有间断感的情况下显示图像的多屏显示设备。
在下面的描述中将部分列出本发明的附加优点和特征，这些优点和特征的一部分在研究以下内容之后对于所属领域普通技术人员将变得显而易见或者可通过本发明的实践领会到。本发明的这些目的和其他优点可通过说明书及其权利要求书以及附图中具体指出的结构来实现和获得。
为了实现这些和其他优点并根据本发明的意图，如在此具体化和概括描述的，提供了一种显示设备，包括：第一基板，所述第一基板包括设置在显示部分中的多个像素；接合至所述第一基板的第二基板；和设置在所述第一基板的外表面和所述第二基板的外表面上的布线部分，其中所述第一基板包括：与所述布线部分和所述多个像素连接的第一焊盘部；和设置在所述显示部分中的栅极驱动电路，所述栅极驱动电路包括用于向所述多个像素提供扫描信号的移位寄存器，其中所述第一焊盘部包括多个第一栅极焊盘，所述多个第一栅极焊盘设置在所述多个像素之中的、位于所述第一基板的一个边缘部分处的最外侧像素中并且连接至所述栅极驱动电路。
根据本发明的一些实施方式的显示设备包括：包括显示区域的第一基板；在所述显示区域中以第一间隔布置的多个像素区域；包括移位寄存器的栅极驱动电路，所述移位寄存器配置成包括设置在所述显示区域的每个水平行中的多个级电路单元，所述多个级电路单元的每一个包括在一个水平行内彼此分隔地设置的多个分支电路；栅极控制线组，所述栅极控制线组设置在一个或多个像素区域之间并且连接至所述多个级电路单元；以及多个第一栅极焊盘，所述多个第一栅极焊盘设置在所述显示区域中并且电连接至所述栅极控制线组，其中在所述多个像素区域之中的最外侧像素区域包括所述多个第一栅极焊盘。
根据本发明的一些实施方式的显示设备包括：包括显示部分的第一基板，所述显示部分限定在位于所述第一基板的第一表面和第二表面之间的外表面上以及所述第一表面上；第二基板，所述第二基板包括位于所述第二基板的前表面和后表面之间的外表面；以及接合构件，所述接合构件设置在所述第一基板的第二表面和所述第二基板的前表面之间，其中所述显示部分的尺寸与所述第一基板的第一表面的总尺寸相同，并且所述显示部分的端部是所述第一基板的外表面。
根据本发明的一些实施方式的显示设备包括：第一基板以及在所述第一基板上包括多个像素的显示区域，其中所述显示区域的尺寸与所述第一基板的尺寸基本相同。
根据本发明的一些实施方式的显示设备包括：包括外表面的第一基板以及包括布置在所述第一基板上的多个像素的像素阵列，其中所述像素阵列的多个像素的每一个与在第一方向和与第一方向相交的第二方向上的相邻像素紧邻或直接相邻(immediatelyadjacent)，所述像素阵列的最外侧像素在所述第一基板的外表面上对齐。
根据本发明的一些实施方式的显示设备包括：包括外表面的第一基板和设置在所述第一基板上的显示部分，所述显示部分包括侧表面，其中所述显示部分的侧表面与所述第一基板的外表面基本对齐。
根据本发明的一些实施方式的显示设备包括：第一基板，所述第一基板包括位于所述第一基板的第一表面和第二表面之间的外表面以及限定在所述第一表面上的显示部分；第二基板，所述第二基板包括位于所述第二基板的前表面和后表面之间的外表面；以及接合构件，所述接合构件设置在所述第一基板的第二表面和所述第二基板的前表面之间，其中所述显示部分的尺寸与所述第一基板的第一表面的总尺寸相同，并且所述显示部分的端部是所述第一基板的外表面。
根据本发明的一些实施方式的显示设备包括：第一基板和在所述第一基板上包括多个像素的显示区域，其中所述显示区域的尺寸与所述第一基板的尺寸基本相同。
根据本发明的一些实施方式的多屏显示设备包括：沿第一方向和与所述第一方向交叉的第二方向中的至少一个方向布置的多个显示模块，其中所述多个显示模块的每一个包括：第一基板，所述第一基板包括设置在显示部分中的多个像素；接合至所述第一基板的第二基板；和设置在所述第一基板的外表面和所述第二基板的外表面上的布线部分，其中所述第一基板包括：与所述布线部分和所述多个像素连接的第一焊盘部；和设置在所述显示部分中的栅极驱动电路，所述栅极驱动电路包括用于向所述多个像素提供扫描信号的移位寄存器，其中所述第一焊盘部包括多个第一栅极焊盘，所述多个第一栅极焊盘设置在所述多个像素之中的、位于所述第一基板的一个边缘部分处的最外侧像素中并且连接至所述栅极驱动电路。
根据本发明的一些实施方式的多屏显示设备包括：沿第一方向和与所述第一方向交叉的第二方向中的至少一个方向布置的多个显示模块，其中所述多个显示模块的每一个包括：包括显示区域的第一基板；在所述显示区域中以第一间隔布置的多个像素区域；包括移位寄存器的栅极驱动电路，所述移位寄存器包括多个分支电路，所述多个分支电路彼此分隔地设置在所述显示区域的每个水平行中；栅极控制线组，所述栅极控制线组设置在一个或多个像素区域之间并且连接至所述多个级电路单元；以及多个第一栅极焊盘，所述多个第一栅极焊盘设置在所述显示区域中并且电连接至所述栅极控制线组，其中在所述多个像素区域之中的最外侧像素区域包括所述多个第一栅极焊盘。
根据本发明的一些实施方式的多屏显示设备包括：沿第一方向和与所述第一方向交叉的第二方向中的至少一个方向布置的多个显示模块，其中所述多个显示模块的每一个包括：包括外表面的第一基板以及包括布置在所述第一基板上的多个像素的像素阵列，其中所述像素阵列的多个像素的每一个与在第一方向和与第一方向相交的第二方向上的相邻像素紧邻或直接相邻，所述像素阵列的最外侧像素在所述第一基板的外表面上对齐。
根据本发明的一些实施方式的多屏显示设备包括：沿第一方向和与所述第一方向交叉的第二方向中的至少一个方向布置的多个显示模块，其中所述多个显示模块的每一个包括：包括外表面的第一基板和设置在所述第一基板上的显示部分，所述显示部分包括侧表面，其中所述显示部分的侧表面与所述第一基板的外表面基本对齐。
根据本发明的一些实施方式的多屏显示设备包括：沿第一方向和与所述第一方向交叉的第二方向中的至少一个方向布置的多个显示模块，其中所述多个显示模块的每一个包括：第一基板，所述第一基板包括位于所述第一基板的第一表面和第二表面之间的外表面以及限定在所述第一表面上的显示部分；第二基板，所述第二基板包括位于所述第二基板的前表面和后表面之间的外表面；以及接合构件，所述接合构件设置在所述第一基板的第二表面和所述第二基板的前表面之间，其中所述显示部分的尺寸与所述第一基板的第一表面的总尺寸相同，并且所述显示部分的端部是所述第一基板的外表面。
根据本发明的一些实施方式的多屏显示设备包括：沿第一方向和与所述第一方向交叉的第二方向中的至少一个方向布置的多个显示模块，其中所述多个显示模块的每一个包括：第一基板和在所述第一基板上包括多个像素的显示区域，其中所述显示区域的尺寸与所述第一基板的尺寸基本相同。
根据本发明的一些实施方式，可提供一种不包括边框的显示设备和包括该显示设备的多屏显示设备。
根据本发明的一些实施方式，显示设备可包括设置在显示部分的边缘部分处的阻挡图案部分，以隔离发光器件，由此提供一种显示设备和包括该显示设备的多屏显示设备，能够防止发光器件由于侧向方向的水分渗透而劣化并且提高发光器件的可靠性。
根据本发明的一些实施方式，可提供一种在没有间断感的情况下显示图像的多屏显示设备。
应当理解，本发明前面的概括描述和下面的详细描述都是例示性的和解释性的，旨在对要求保护的本发明提供进一步的解释。
附图说明
给本发明提供进一步理解并且并入本申请组成本申请一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中：
图1A和图1B是图解根据本发明的显示设备的示图；
图2A至图2D是图1中所示的区域“B1”的放大图；
图3A和图3B是图解根据比较例的显示设备的边框区域和根据本发明的显示设备的空气边框(air-bezel)的示图；
图4是图解根据本发明一实施方式的显示设备的透视图；
图5是图解根据本发明一实施方式的显示设备的后表面的示图；
图6是图4中所示的区域“B2”的放大图；
图7是图解图4中所示的显示区域中设置的栅极驱动电路的示图；
图8是图解图4和图6中所示的一个像素的电路图；
图9是图解图5中所示的第二基板的示图；
图10是图9中所示的区域“B3”的放大图；
图11是图解图7中所示的第i级电路单元的电路图；
图12是图解图11中所示的节点控制电路、第一反相器电路、第二反相器电路和第一感测控制电路的每一个的电路图；
图13是图解图11中所示的节点复位电路、输出缓存器电路和第二感测控制电路的每一个的电路图；
图14是描述图4中所示的根据本发明另一实施方式的栅极驱动电路的示图；
图15是沿图4中所示的线I-I’截取的剖面图；
图16是图15中所示的区域“B4”的放大图；
图17是沿图4中所示的线II-II’截取的剖面图；
图18是图解图5中所示的第二基板的示图；
图19是沿图18中所示的线III-III’截取的剖面图；
图20是沿图6中所示的线IV-IV’截取的剖面图；
图21是沿图6中所示的线IV-IV’截取的另一剖面图；
图22是沿图4中所示的线II-II’截取的另一剖面图；
图23是图22中所示的区域“B5”的放大图；
图24是沿图4中所示的线II-II’截取的另一剖面图；
图25是图24中所示的区域“B6”的放大图；
图26是沿图4中所示的线II-II’截取的另一剖面图；
图27是图26中所示的区域“B7”的放大图；
图28是沿图4中所示的线II-II’截取的另一剖面图；
图29是图28中所示的区域“B8”的放大图；
图30是示出图29中所示的下部沟槽(trench)结构的剖面的显微镜照片；
图31是沿图4中所示的线II-II’截取的另一剖面图；
图32是图31中所示的区域“B9”的放大图；
图33A至图33E是图解制造图31中所示的发光器件、公共电极和封装层的每一个的方法的示图；
图34是图33B的显微镜照片；
图35是图解图4中所示的第二基板的后表面的示图；
图36是图解根据本发明一实施方式的多屏显示设备的示图；
图37是图解图36中所示的显示设备的铺设工艺(tiling process)的示图；
图38是沿图36中所示的线V-V’截取的剖面图；
图39A和图39B是图解分别由根据比较例的多屏显示设备和根据本发明的多屏显示设备显示的图像的示图。
具体实施方式
现在将详细参考本发明的示例性实施方式进行描述，附图中图解了这些实施方式的一些例子。尽可能地将在整个附图中使用相同的参考标记表示相同或相似的部分。
将通过参照附图描述的以下实施方式阐明本发明的优点和特征以及其实现方法。然而，本发明可以以不同的形式实施，不应解释为限于在此列出的实施方式。而是，提供这些实施方式是为了使本发明的公开内容全面和完整，并将本发明的范围充分地传递给所属领域技术人员。另外，本发明仅由权利要求书的范围限定。
为了描述本发明的实施方式而在附图中公开的形状、大小、比例、角度和数量仅仅是示例，因而本发明不限于图解的细节。相似的参考标记通篇指代相似的要素。在下面的描述中，当确定对相关已知功能或构造的详细描述会不必要地使本发明的重点模糊不清时，将省略该详细描述。在本申请中使用“包括”、“具有”和“包含”进行描述的情况下，可添加其他部分，除非使用了“仅”。
在解释一要素时，尽管没有明确说明，但该要素应解释为包含误差范围。
在描述位置关系时，例如，当两部分之间的位置关系被描述为“在……上”、“在……上方”、“在……下方”和“在……之后”时，可在这两部分之间设置一个或多个其他部分，除非使用了“正好”或“直接”。
在描述时间关系时，例如，当时间顺序被描述为“在……之后”、“随后”、“接下来”和“在……之前”时，可包括不连续的情况，除非使用了“正好”或“直接”。
将理解到，尽管在此可使用术语“第一”、“第二”等来描述各种要素，但这些要素不应受这些术语限制。这些术语仅仅是用来将一要素与另一要素区分开。例如，在不背离本发明的范围的情况下，第一要素可能称为第二要素，类似地，第二要素可能称为第一要素。
在描述本发明的要素时，可使用诸如第一、第二、A、B、(a)、(b)等之类的术语。这些术语仅用于将相应要素与其他要素区分开，这些术语不限制相应要素的本质、次序或优先顺序。将理解到，当称一要素或层在另一要素或层“上”或“连接至”另一要素或层时，该要素可直接位于另一要素或层上或者直接连接至另一要素或层，或者可存在中间要素或层。此外，应当理解到，当一要素设置在另一要素上方或下方时，其可表示这些要素设置成彼此直接接触的情况，但也可表示这些要素彼此不直接接触地设置。
术语“至少一个”应当理解为包括相关所列要素中的一个或多个的任意一个和所有组合。例如，“第一要素、第二要素和第三要素中的至少一个”的含义表示选自第一要素、第二要素和第三要素中的两个或更多个要素的所有要素的组合以及第一要素、第二要素或第三要素。
本文使用的术语“围绕”包括至少部分包围以及全部包围相关元件中的一个或多个的情形。类似地，本文使用的术语“覆盖”包括至少部分覆盖以及全部覆盖相关元件中的一个或多个的情形。例如，如果封装层围绕堰图案，这可以解释为封装层至少部分包围堰图案。但是，在一些实施方式中，封装层可全部包围堰图案。本文使用的术语“围绕”的含义可基于相关附图被进一步指定。在本发明中，使用术语“围绕”、“至少部分包围”、“完全包围”等。根据上述“围绕”的定义，当在实施方式中仅使用术语“围绕”时，可以指至少部分包围或者全部包围相关元件中的一个或多个的情形。类似的解释适用于术语“覆盖”。
如所属领域技术人员能够充分理解的，本发明各实施方式的特征可彼此部分或整体地结合或组合，且可在技术上彼此进行各种互操作和驱动。本发明的实施方式可彼此独立实施，或者以相互依赖的关系共同实施。
下文中，将参照附图详细描述本发明的实施方式。在给每个附图的要素添加参考标记时，尽管相同的要素被示出在其他附图中，但相似的参考标记可指代相似的要素。此外，为了便于描述，附图中示出的每个要素的比例不同于实际比例，因而不限于附图中示出的比例。
图1A是图解根据本发明的显示设备的平面图，图1B是图解根据本发明的显示设备的侧视图。图2A至图2D是图1A中所示的区域“B1”的放大图。
参照图1A和图1B，根据本发明的显示设备可包括第一基板100，第一基板100包括显示区域AA和在第一基板100的显示区域AA中以第一间隔D1布置的多个像素P。
第一基板100可包括第一表面100a、第二表面100b和外表面OS。第一基板100的第一表面100a可定义为面向显示设备的前表面(或向前方向)的前表面、顶表面或上表面。第一基板100的第二表面100b可定义为面向显示设备的背面(或向后方向)的背面、后表面、底表面或下表面。第一基板100的外表面OS可定义为沿第一表面100a与第二表面100b之间的外围延伸、面向显示设备的侧面(或侧向)并且暴露于周围空气的侧表面、侧面或侧壁。在某些多个显示设备连接在一起的情形下，位于所连接的多个显示设备的外围处的显示设备的外表面(OS)(或最外侧表面OS)可以围绕周围空气。例如，当第一基板100具有六面体结构时，第一基板100的外表面OS可包括六面体结构的侧表面。
第一基板100的外表面OS可与显示设备的厚度方向Z平行地形成。例如，第一基板100的外表面OS可包括：与第一方向X平行的第一外表面、与第一外表面平行的第二外表面、与第二方向Y(第二方向Y与第一方向X横切(或交叉))平行并且连接在第一外表面的一端与第二外表面的一端之间的第三外表面、以及与第三外表面平行并且连接在第一外表面的另一端与第二外表面的另一端之间的第四外表面。第一方向X可以是第一基板100或显示设备的第一长度方向(例如，横向方向)，第二方向Y可以是第一基板100或显示设备的第二长度方向(例如，纵向方向)。
第一基板100的显示区域AA可以是显示图像的区域并且可称为显示部分或有源部分。显示区域AA的尺寸可与第一基板100(或显示设备)相同或基本相同。例如，显示区域AA的尺寸可与第一基板100的第一表面100a的总尺寸相同。因此，显示区域AA可实现(或设置)在第一基板100的整个前表面上，因而第一基板100可不包括沿第一表面100a的边缘部分设置以围绕整个显示区域AA的不透明非显示区域。因此，显示设备的整个前表面可实现显示区域AA。
显示区域AA的端部(或最外侧部分)AAa可与第一基板100的外表面OS交叠或者可与第一基板100的外表面OS基本对齐。例如，显示部分AA的侧表面AAa可与第一基板100的外表面OS基本共面。换句话说，显示部分AA的侧表面和第一基板100的外表面OS可基本在相同位置对齐。显示部分AA的侧表面AAa可不被单独的机构围绕，可仅由空气围绕。作为另一示例，显示部分AA的侧表面可与第一基板100的外表面OS交叠或者可与第一基板100的外表面OS基本对齐。就是说，显示部分AA的所有侧表面可设置为直接接触空气而不被单独机构围绕的结构。
相对于第一基板100的厚度方向Z，显示区域AA的端部AAa和从第一基板100的外表面OS垂直延伸的垂直延伸线VL可彼此交叠或者可基本在同一平面对齐。例如，显示区域AA的第一端部(或上端部)可以是第一基板100的第一外表面(或上侧壁)，显示区域AA的第二端部(或下端部)可以是第一基板100的第二外表面(或下侧壁)，显示区域AA的第三端部(或左端部)可以是第一基板100的第三外表面(或左侧壁)，并且显示区域AA的第四端部(或右端部)可以是第一基板100的第四外表面(或右侧壁)。因此，与显示区域AA的端部AAa对应的第一基板100的外表面OS可被空气围绕，因而根据本发明的显示设备可具有空气边框(air-bezel)结构或无边框结构，其中显示区域AA的端部AAa(或显示区域AA的侧表面)被空气围绕而不是被不透明非显示区域围绕。
根据一实施方式的显示区域(或显示部分)AA可包括多个像素区域PA。
根据一实施方式的多个像素区域PA可在第一基板100的显示区域AA中以第一间隔D1布置(或设置)。沿第一基板100的第一方向X和第二方向Y彼此相邻的两个像素区域PA可在没有制造工艺的误差范围的情况下具有相同的第一间隔D1。第一间隔D1可以是两个相邻像素区域PA之间的节距(pitch)(或像素间距)。例如，第一间隔D1可以是两个相邻像素区域PA的中心部分之间的最短距离(或最短长度)。可选择地，像素间距可以是像素区域PA的与第一方向X平行的一端和另一端之间的尺寸。此外，作为另一示例，像素间距可以指像素区域PA的与第二方向Y平行的一端和另一端之间的尺寸。
多个像素区域PA的每一个可具有与第一方向X平行的第一长度L1和与第二方向Y平行的第二长度L2。第一长度L1和第二长度L2的每一个可与第一间隔D1相同。例如，第一长度L1可称为第一宽度、横向长度或横向宽度。第二长度L2可称为第二宽度、纵向长度或纵向宽度。像素区域PA的第一长度L1或第二长度L2可称为像素间距。
多个像素区域PA中的每个最外侧像素区域PAo与第一基板100的外表面OS之间的第二间隔D2可以是第一间隔D1的一半或更小，使得第一基板100的整个前表面(或显示设备的整个前表面)称为显示区域AA。例如，第二间隔D2可以是最外侧像素区域PAo的中心部分与第一基板100的外表面OS之间的最短距离(或最短长度)。
当第二间隔D2大于第一间隔D1的一半时，由于最外侧像素区域PAo的端部(或显示区域AA的端部AAa)与第一基板100的外表面OS之间的区域，第一基板100可具有比显示区域AA大的尺寸，因而最外侧像素区域PAo的端部与第一基板100的外表面OS之间的区域会设置为围绕整个显示区域AA的非显示区域。因此，第一基板100必然会包括基于围绕整个显示区域AA的非显示区域的边框区域。另一方面，当第二间隔D2是第一间隔D1的一半或更小时，最外侧像素区域PAo的端部(或显示区域AA的端部AAa)可与第一基板100的外表面OS交叠，或者可设置在第一基板100的外表面OS外侧的空间中，因而显示区域AA可实现(或设置)在第一基板100的整个前表面上。
根据一实施方式的显示区域(或显示部分)AA可包括最外侧像素区域PAo和内部像素区域(或内侧像素区域)PAi。
在多个像素区域PA之中，最外侧像素区域PAo可沿第一基板100的边缘部分(或外围部分)设置。例如，最外侧像素区域PAo可称为第一像素区域PA1。
内部像素区域PAi可以是多个像素区域PA之中的除了最外侧像素区域PAo以外的像素区域，或者可被最外侧像素区域PAo围绕。内部像素区域PAi可称为第二像素区域PA2。
多个像素P的每一个可设置在第一基板100的第一表面100a上限定的多个像素区域PA之中的相应像素区域PA中。例如，显示区域AA可以是包括布置在第一基板100上的多个像素P的像素阵列。像素阵列的像素P可沿第一方向X和第二方向Y彼此紧邻。例如，像素阵列的像素P可在没有分离空间(或分隔空间)的情况下沿第一方向X和第二方向Y彼此紧邻。作为另一示例，像素阵列的多个最外侧像素Po可彼此匹配以在第一基板100的外表面上交叠，或者可在同一平面上对齐。例如，像素阵列的每个像素P可布置在第一基板100上，以沿第一方向X和第二方向Y具有像素间距D1，并且每个最外侧像素Po的中心部分与第一基板100的外表面OS之间的间隔D2可以是像素间距D1的一半或更小。
根据一实施方式的显示区域(或显示部分)AA可包括最外侧像素Po和内部像素(或内侧像素)Pi。
最外侧像素Po可设置在多个像素区域PA之中的第一基板100的边缘部分(或外围部分)处。例如，最外侧像素Po可称为设置在最外侧像素区域PAo中的第一像素P1。
内部像素Pi可以是多个像素P之中的除了最外侧像素Po以外的像素，或者可设置为被最外侧像素Po围绕。例如，内部像素Pi可称为第二像素P2。内部像素Pi(或第二像素P2)可实现为具有与最外侧像素Po(或第一像素P1)不同的构造或结构。
多个像素P中的每个最外侧像素Po与第一基板100的外表面OS之间的第二间隔D2可以是第一间隔D1的一半或更小，使得第一基板100的整个前表面(或显示设备的整个前表面)称为显示区域AA。第一间隔D1可以是两个相邻像素P的中心部分之间的最短距离(或最短长度)。第二间隔D2可以是最外侧像素Po的中心部分与第一基板100的外表面OS之间的最短距离(或最短长度)。
如图2A中所示，根据一实施方式的多个像素P的每一个可包括中心部分Pc和围绕整个中心部分Pc的边缘部分(或外围部分)Pe，中心部分Pc包括多个发光区域PA。
中心部分Pc的中心可与像素P的中心部分交叠。中心部分Pc可称为像素P的开口部分或发光部分。
根据一实施方式的中心部分Pc可包括相对于像素P的中心部分设置的第一至第四发光区域EA1至EA4。例如，第一至第四发光区域EA1至EA4可沿第一方向X和第二方向Y彼此紧邻。例如，第一至第四发光区域EA1至EA4可在没有分离空间(或分隔空间)的情况下沿第一方向X和第二方向Y彼此直接接触。
第一至第四发光区域EA1至EA4可各自具有正方形形状并且可设置为2×2形式或四边形(quad)形式。根据另一实施方式，第一至第四发光区域EA1至EA4可各自具有包括与第一方向X平行的短边和与第二方向Y平行的长边的矩形形状，并且例如可设置为1×4形式或1×4条纹(stripe)形式。
第一发光区域EA1可实现为发射第一颜色的光，第二发光区域EA2可实现为发射第二颜色的光，第三发光区域EA3可实现为发射第三颜色的光，并且第四发光区域EA4可实现为发射第四颜色的光。例如，第一至第四颜色的每一个可不同。例如，第一颜色可以是红色，第二颜色可以是蓝色，第三颜色可以是白色，第四颜色可以是绿色。作为另一示例，第一至第四颜色中的一些颜色可相同。例如，第一颜色可以是红色，第二颜色可以是第一绿色，第三颜色可以是第二绿色，第四颜色可以是蓝色。
根据另一实施方式，如图2B中所示，中心部分Pc可包括相对于像素P的中心部分设置的第一至第三发光区域EA1至EA3。在这种情况下，第一至第三发光区域EA1至EA3可各自具有包括与第一方向X平行的短边和与第二方向Y平行的长边的矩形形状，并且例如可设置为1×3形式或1×3条纹形式。例如，第一颜色可以是红色，第二颜色可以是蓝色，第三颜色可以是绿色。
边缘部分Pe可设置在像素区域PA中以围绕整个中心部分Pc，因而可限定像素区域PA或像素P的中心部分Pc。边缘部分Pe可具有比中心部分Pc宽的尺寸。边缘部分Pe可称为像素P的非开口部分、非发光部分或像素分离部分。
再次参照图2A，根据另一实施方式的多个像素P的每一个可包括第一至第四子像素SP1至SP4。
第一子像素SP1可设置在像素区域PA的第一子像素区域中，第二子像素SP2可设置在像素区域PA的第二子像素区域中，第三子像素SP3可设置在像素区域PA的第三子像素区域中，第四子像素SP4可设置在像素区域PA的第四子像素区域中。例如，相对于P的中心部分，第一子像素SP1可以是像素区域PA的左上区域，第二子像素SP2可以是像素区域PA的右上区域，第三子像素SP3可以是像素区域PA的左下区域，第四子像素SP4可以是像素区域PA的右下区域。
第一至第四子像素SP1至SP4可分别包括多个发光区域EA1至EA4和多个电路区域CA1至CA4。
发光区域EA1至EA4可设置在像素P的中心部分Pc，或者可靠近像素P的中心部分设置。
电路区域CA1至CA4的每一个可靠近发光区域EA1至EA4的相应发光区域设置。电路区域CA1至CA4的每一个可包括用于使相应子像素发光的信号线、电源线和电路。
根据一实施方式的第一至第四子像素SP1至SP4的发光区域EA1至EA4可在相应像素P或像素区域PA中具有相同尺寸。例如，第一至第四子像素SP1至SP4的发光区域EA1至EA4可具有均匀的四边形结构或非均匀的条纹结构。例如，第一至第四子像素SP1至SP4的发光区域EA1至EA4可实现为在像素P的中心部分周围(或附近)具有相同尺寸。
根据另一实施方式，如图2C中所示，第一至第四子像素SP1至SP4的每一个的发光区域EA1至EA4的每一个可在相应像素P或像素区域PA中具有不同尺寸。例如，第一至第四子像素SP1至SP4的发光区域EA1至EA4可具有非均匀的四边形结构或非均匀的条纹结构。例如，第一至第四子像素SP1至SP4的发光区域EA1至EA4可实现为在像素P的中心部分周围(或附近)具有不同尺寸。
可基于分辨率、发光效率或图像质量设定具有非均匀的四边形结构(或非均匀的条纹结构)的第一至第四子像素SP1至SP4的每一个的发光区域EA1至EA4的每一个的尺寸。例如，当发光区域EA1至EA4具有非均匀的四边形结构(或非均匀的条纹结构)时，在第一至第四子像素SP1至SP4的发光区域EA1至EA4中，绿色子像素SP4的发光区域EA4可具有最小尺寸，白色子像素SP3的发光区域EA3可具有最大尺寸。
在根据另一实施方式的第一至第四子像素SP1至SP4中，发光区域EA1至EA4的每一个可沿第一方向X和第二方向Y彼此分隔，但不限于此，可彼此紧邻。
可选择地，如图2D中所示，为了增加与发光区域EA1至EA4的尺寸对应的子像素SP1至SP4的开口率或者随着像素P的分辨率更高而减小像素间距D1，第一至第四子像素SP1至SP4的发光区域EA1至EA4可延伸至电路区域CA1至CA4，以与电路区域CA1至CA4的一些或全部交叠。例如，第一至第四子像素SP1至SP4的发光区域EA1至EA4的每一个可在第一基板100上实现为与电路区域CA1至CA4中的相应电路区域交叠。在这种情况下，发光区域EA1至EA4可具有等于或大于电路区域CA1至CA4的尺寸。
再次参照图1A至图2D，根据本发明的显示设备可进一步包括焊盘部110，焊盘部110包括设置在显示区域AA中并且选择性地连接至多个像素P的多个焊盘。例如，焊盘部110可以是第一焊盘部或前焊盘部。
焊盘部110可包括在位于第一基板100的第一表面100a中的与第一方向X平行的第一边缘部分处的最外侧像素Po中。就是说，设置在第一基板100的第一边缘部分处的最外侧像素Po可包括多个焊盘中的至少一个。因此，多个焊盘可设置或包括在显示区域AA内，因而在第一基板100上不会形成或不存在基于焊盘部110的非显示区域(或边框区域)。因此，最外侧像素Po(或第一像素P1)可包括焊盘部110，因而可实现为具有与不包括焊盘部110的内部像素Pi(或第二像素P2)不同的构造或结构。
例如，当焊盘部110未设置在最外侧像素Po内而是设置在最外侧像素Po与第一基板100的外表面OS之间时，第一基板100会包括与设置有焊盘部110的区域对应的非显示区域(或非显示部分)；由于非显示区域，最外侧像素Po与第一基板100的外表面OS之间的第二间隔D2会大于第一间隔D1的一半，整个第一基板100不会实现为显示区域AA，并且会需要用于覆盖非显示区域的单独边框(或单独结构)。另一方面，根据本发明的焊盘部110可设置在最外侧像素Po的发光区域EA1至EA4与第一基板100的外表面OS之间并且可包括在最外侧像素Po内，因而在最外侧像素Po与第一基板100的外表面OS之间不会形成或不会存在基于焊盘部110的非显示区域(或边框区域)。
因此，根据本发明的显示设备可具有空气边框(air-bezel)结构，其中包括焊盘部110的整个第一基板100实现为显示区域AA，因而与显示区域AA的端部对齐的第一基板100的所有外表面(或显示面板的外表面)OS被空气围绕。
图3A和图3B是图解根据比较例的显示设备的边框区域和根据本发明的显示设备的空气边框的示图。
参照图3A，在根据比较例的显示设备中，可以看出显示设备包括围绕显示图像的整个显示区域AA的边框区域(或非显示区域)BA，因而存在围绕由显示区域AA显示的图像的黑色边框区域BA。在多个根据比较例的显示设备布置为格子型的多屏显示设备中，由于每个显示设备的边框区域BA，在相邻显示设备之间的边界部分中出现图像的间断感(或不连续性)。
如图3B中所示，在根据本发明的显示设备中，可以看出显示设备不包括围绕显示图像的整个显示区域AA的边框区域(或非显示区域)，而是具有显示区域AA被空气围绕的空气边框结构，因而不存在围绕由显示区域AA显示的图像的边框。例如，第一基板100的外表面OS可暴露在显示设备的外部或者可被空气围绕，并且实现为铺满(overlaid)在第一基板100上的显示部分AA可设置成使得显示部分AA的侧表面(或端部)AAa基本与第一基板100的外表面OS匹配。作为另一示例，显示部分AA的侧表面(或端部)AAa和第一基板100的外表面OS可基本彼此对齐地设置和排列在同一平面上，直接暴露在显示设备的外部并且直接被空气围绕。在多个根据本发明的显示设备布置为格子型的多屏显示设备中，因为在每个显示设备中未设置边框区域，所以在相邻显示设备之间的边界部分中未出现图像的间断感(或不连续性)。
图4是图解根据本发明一实施方式的显示设备10的透视图，图5是图解根据本发明一实施方式的显示设备10的后表面的示图。
参照图4和图5，根据本发明一实施方式的显示设备10可包括第一基板100、第二基板200、接合构件300和布线部分400。
第一基板100可称为显示基板、像素阵列基板、上基板、前基板或基础基板。第一基板100可包括玻璃材料或塑料材料。第一基板100可以是玻璃基板，或者可以是可弯曲或柔性的薄玻璃基板或塑料基板。根据一实施方式的第一基板100可以是玻璃基板或钢化玻璃。例如，钢化玻璃可包括蓝宝石玻璃和大猩猩玻璃之一或它们的堆叠玻璃。
根据一实施方式的显示设备10可包括设置在第一基板100上的多条像素驱动线和多个像素P。
像素驱动线可设置在第一基板100的第一表面100a上并且可传输多个像素P的每一个的驱动(发光)所需的信号。例如，像素驱动线可包括数据线DL、栅极线GL、像素驱动电源线(或第一电源线)PL、和像素公共电源线(或第二电源线)CPL。另外，基于设置在像素P的电路区域中的像素电路的驱动(或操作)，像素驱动线可进一步包括基准电源线(或感测线)RL。
根据一实施方式的每条像素驱动线可与设置在第一基板100的第一表面100a的第一边缘部分处的第一焊盘部110电连接。第一焊盘部110可包括在位于第一基板100的与第一方向X平行的第一边缘部分处的多个最外侧像素Po中。在此，第一基板100的第一表面100a的第一边缘部分可包括第一基板100的外表面OS中的第一外表面(或一侧表面)OS1a。
第一焊盘部110可包括多个第一焊盘，多个第一焊盘沿第一方向X彼此平行地设置在暴露于第一基板100的第一表面100a的第一边缘部分处的钝化层101d(见图16)上。
根据一实施方式的多个第一焊盘可划分(或分类)为多个第一数据焊盘、多个第一像素驱动电源焊盘和多个第一像素公共电源焊盘。因此，第一焊盘部110可包括：第一数据焊盘部，第一数据焊盘部包括与多条数据线DL连接的多个第一数据焊盘；第一像素驱动电源焊盘部，第一像素驱动电源焊盘部包括与多条像素驱动电源线PL连接的多个第一像素驱动电源焊盘；和第一像素公共电源焊盘部，第一像素公共电源焊盘部包括与多条像素公共电源线CPL连接的多个第一像素公共电源焊盘。可选择地，第一焊盘部110可进一步包括第一基准电源焊盘部，第一基准电源焊盘部包括与多条基准电源线RL连接的多个第一基准电源焊盘。
多个像素P可分别设置在沿第一方向X和第二方向Y以第一间隔(或第一间隔)D1布置的多个像素区域PA中。多个像素P的每一个可包括自发光器件(或自发光元件)和像素电路，自发光器件根据通过与其相邻的相应像素驱动线提供的信号，基于顶部发光型发射光并且将光照射到位于第一基板100的第一表面100a上方的部分上，像素电路和与其相邻的像素驱动线连接，以使自发光器件发光。例如，像素电路可包括驱动薄膜晶体管(TFT)，驱动薄膜晶体管向自发光器件提供与通过数据线DL提供的数据信号对应的数据电流。
多个像素P中的最外侧像素与第一基板100的外表面OS之间的距离可以是第一间隔D1的一半或更小。最外侧像素的中心部分与第一基板100的外表面OS之间的第二间隔D2可以是第一间隔D1的一半或更小，因而第一基板100的整个前表面(或显示设备的整个前表面)可实现为显示区域AA。因此，根据本发明的显示设备10可具有显示区域AA被空气围绕的空气边框结构。
第一基板100可进一步包括设置在第一表面100a和外表面OS之间的拐角部分处的第一倒角(chamfer)。第一倒角可将由从外部施加的物理冲击导致的对第一基板100的拐角部分的损坏最小化并且可防止由第一基板100的拐角部分导致的布线部分400的断开。例如，第一倒角可具有45度的角，但不限于此。可通过使用切割轮或抛光轮的倒角工艺(chamfer process)来实现第一倒角。因此，设置成与第一倒角接触的第一焊盘部110的第一焊盘的每个外表面可通过经由倒角工艺与第一基板100的拐角部分一起去除或抛光相应部分而包括以与第一倒角的角度对应的角度倾斜的倾斜表面。例如，当在第一基板100的外表面OS和第一表面100a之间以45度的角度形成第一倒角时，第一焊盘的外表面可以以45度的角度形成。
第一基板100可进一步包括设置在显示区域AA中的栅极驱动电路150。
栅极驱动电路150可设置在显示区域AA中，以向设置在第一基板100上的像素P提供扫描信号(或栅极信号)。栅极驱动电路150可向设置在与第一方向X平行的水平行中的像素P同时提供扫描信号。例如，栅极驱动电路150可通过至少一条栅极线GL向设置在一个水平行中的像素P提供至少一个扫描信号。
根据一实施方式的栅极驱动电路150可利用移位寄存器实现，移位寄存器包括多个级(stage)电路单元1501至150m(m是2或更大的整数)。就是说，根据本发明的显示设备可包括设置在第一基板的显示区域AA中以向像素P提供扫描信号的移位寄存器。
多个级电路单元1501至150m的每一个可包括彼此分隔地设置在第一基板100的沿第一方向X的每个水平行中(即，沿栅极线的长度方向)的多个分支电路1511至151n(n是2或更大的整数)。多个分支电路1511至151n可包括至少一个TFT(或分支TFT)并且可设置在沿第一方向X的一个水平行内的两个相邻像素P(或像素区域PA)之间。例如，分支电路1511至151n可逐个设置在沿第一方向X的一个水平行内的两个相邻像素P(或像素区域PA)之间。多个级电路单元1501至150m的每一个可响应于通过第一焊盘部110提供的栅极控制信号按预定顺序产生扫描信号，并且可将扫描信号提供至栅极线GL。例如，栅极控制信号可包括起始信号、多个移位时钟、至少一个栅极驱动电源和至少一个栅极公共电源。
第一基板100可进一步包括彼此分隔地或者单独地设置在多个像素P之间并且连接至栅极驱动电路150的多个栅极控制线组GCL。每个栅极控制线组GCL可选择性地连接至分别设置在多个级电路单元1501至150m中的多个分支电路1511至151n。例如，多个栅极控制线组GCL可分散地设置在多个像素P之间。
根据一实施方式的栅极控制线组GCL可包括起始信号线、多条移位时钟线、至少一条栅极驱动电源线和至少一条栅极公共电源线。根据一实施方式的多条移位时钟线可划分(或分类)为多条扫描时钟线和多条进位时钟线。在此，可省略多条进位时钟线。
第一焊盘部110可进一步包括第一栅极焊盘部，第一栅极焊盘部包括与栅极控制线组GCL连接的多个第一栅极焊盘。
根据一实施方式的多个第一栅极焊盘可划分(分类)为：与起始信号线连接的第一起始信号焊盘、分别与多条移位时钟线连接的多个第一移位时钟焊盘、与至少一条栅极驱动电源线连接的至少一个第一栅极驱动电源焊盘、和与至少一条栅极公共电源线连接的至少一个第一栅极公共电源焊盘。因此，第一栅极焊盘部可包括第一起始信号焊盘、多个第一移位时钟焊盘、至少一个第一栅极驱动电源焊盘、和至少一个第一栅极公共电源焊盘。根据一实施方式的多个第一移位时钟焊盘可包括：分别与多条扫描时钟线连接的多个第一扫描时钟焊盘；和分别与多条进位时钟线连接的多个第一进位时钟焊盘。在此，可省略多个第一进位时钟焊盘。
第二基板200可称为配线基板、连线基板、下基板、后基板或连线玻璃。第二基板200可包括玻璃材料或塑料材料。第二基板200可以是玻璃基板，或者可以是可弯曲或柔性的薄玻璃基板或塑料基板。根据一实施方式的第二基板200可包括与第一基板100相同的材料。例如，第二基板200的尺寸可与第一基板100的尺寸相同或基本相同。
第二基板200可通过使用接合构件300接合(或连接)至第一基板100的第二表面100b。第二基板200可包括：前表面，前表面面对第一基板100的第二表面100b或接合至接合构件300；与前表面相对的后表面(或背面)200b；和在前表面与后表面之间的外表面OS。第二基板200可向像素驱动线传输信号并且可增加第一基板100的刚度。
根据一实施方式的显示设备10可进一步包括设置在第二基板200上的第二焊盘部210。
第二焊盘部210可设置在第二基板200的后表面200b中的与设置在第一基板100上的第一焊盘部110交叠的第一边缘部分处。第二基板200的后表面200b的第一边缘部分可包括第二基板200的外表面OS中的第一外表面(或一个表面)OS1b。
第二焊盘部210可包括多个第二焊盘，多个第二焊盘沿第一方向X以一定间隔布置，从而分别与第一焊盘部110的焊盘交叠。
根据一实施方式的多个第二焊盘可划分(或分类)为多个第二数据焊盘、多个第二像素驱动电源焊盘和多个第二像素公共电源焊盘。因此，第二焊盘部210可包括：包括多个第二数据焊盘的第二数据焊盘部、包括多个第二栅极焊盘的第二栅极焊盘部、包括多个第二像素驱动电源焊盘的第二像素驱动电源焊盘部、和包括多个第二像素公共电源焊盘的第二像素公共电源焊盘部。可选择地，第二焊盘部210可进一步包括第二基准电源焊盘部，第二基准电源焊盘部包括多个第二基准电源焊盘。
根据一实施方式的多个第二栅极焊盘可划分(或分类)为第二起始信号焊盘、多个第二移位时钟焊盘、至少一个第二栅极驱动电源焊盘、和至少一个第二栅极公共电源焊盘。因此，第二栅极焊盘部可包括第二起始信号焊盘、多个第二移位时钟焊盘、至少一个第二栅极驱动电源焊盘、和至少一个第二栅极公共电源焊盘。根据一实施方式的多个第二移位时钟焊盘可划分(或分类)为多个第二扫描时钟焊盘和多个第二进位时钟焊盘。在此，可省略多个第二进位时钟焊盘。
根据一实施方式的显示设备10可进一步包括设置在第二基板200上的第三焊盘部(或输入焊盘部)230和连线部分250。
第三焊盘部230可设置在第二基板200的后表面200b上。例如，第三焊盘部230可设置在第二基板200的后表面200b之中的与第一边缘部分相邻的中间部分。根据一实施方式的第三焊盘部230可包括彼此分隔开一定间隔的多个第三焊盘(或输入焊盘)。
连线部分250可在第二基板200的后表面200b上设置在第二焊盘部210与第三焊盘部230之间。例如，连线部分250可包括单独(或分别)将第二焊盘部210的第二焊盘连接至第三焊盘部230的第三焊盘的多条连线。
第二基板200可进一步包括设置在后表面200b与外表面OS之间的拐角部分处的第二倒角。第二倒角可将由从外部施加的物理冲击导致的对第二基板200的拐角部分的损坏最小化并且可防止由第二基板200的拐角部分导致的布线部分400的断开。例如，第二倒角可具有45度的角，但不限于此。
接合构件300可设置在第一基板100与第二基板200之间。第一基板100和第二基板200可通过接合构件300彼此相对地接合。例如，第一基板100的第二表面100b可接合至接合构件300的一个表面，并且第二基板200的前表面可接合至接合构件300的另一个表面。因此，通过接合构件300彼此相对地接合(或耦接)的第一基板100和第二基板200可称为显示面板。
布线部分400可设置成围绕第一基板100的外表面OS和第二基板200的外表面OS。根据一实施方式的布线部分400可包括多条布线，多条布线设置在第一基板100的外表面OS中的第一外表面(或一个表面)OS1a和第二基板200的外表面OS中的第一外表面(或一个表面)OS1b的每一个上。多条布线的每一条可形成为围绕第一基板100的第一外表面OS1a和第二基板200的第一外表面OS1b的每一个。例如，多条布线可分别(或单独)连接至位于第一基板100上的像素驱动线并且可直接连接至像素驱动线。作为另一示例，多条布线可通过设置在第一基板100上的第一焊盘部110的焊盘分别(或单独)连接至像素驱动线；在这种情况下，由于尺寸基于焊盘而增加，可减小每条像素驱动线的电阻和/或施加至像素驱动线的信号的压降(或IR降)。
根据一实施方式的多条布线可划分(或分类)为多条数据布线、多条栅极布线、多条像素驱动电源布线和多条像素公共电源布线。
根据另一实施方式，布线部分400可包括数据布线部分、栅极布线部分、像素驱动电源布线部分和像素公共电源布线部分。
数据布线部分(或第一布线部分)可将第一焊盘部110的第一数据焊盘部电连接至第二焊盘部210的第二数据焊盘部。根据一实施方式的数据布线部分可包括多条数据布线410。多条数据布线(或第一布线)410可单独(或分别)将设置在第一焊盘部110中的多个第一数据焊盘连接至位于第二焊盘部210中的多个第二数据焊盘。
栅极布线部分(或第二布线部分)可将第一焊盘部110的第一栅极焊盘部电连接至第二焊盘部210的第二栅极焊盘部。根据一实施方式的栅极布线部分可包括多条栅极布线430。多条栅极布线(或第二布线)430可单独(或分别)将设置在第一焊盘部110中的多个第一栅极焊盘连接至位于第二焊盘部210中的多个第二栅极焊盘。
根据一实施方式的多条栅极布线430可划分(或分类)为起始信号布线、多条移位时钟布线、至少一条栅极驱动电源布线和至少一条栅极公共电源布线。因此，栅极布线部分可包括起始信号布线、多条移位时钟布线、至少一条栅极驱动电源布线和至少一条栅极公共电源布线。根据一实施方式的多条移位时钟布线可划分(或分类)为多条扫描时钟布线和多条进位时钟布线。在此，可省略多条进位时钟布线。
起始信号布线可将设置在第一焊盘部110中的第一起始信号焊盘电连接至设置在第二焊盘部210中的第二起始信号焊盘。
多条移位时钟布线可单独(或分别)将设置在第一焊盘部110中的多个第一移位时钟焊盘连接至设置在第二焊盘部210中的多个第二移位时钟焊盘。
根据一实施方式的多条移位时钟布线之中的多条扫描时钟布线可单独(或分别)将设置在第一焊盘部110中的多个第一扫描时钟焊盘连接至设置在第二焊盘部210中的多个第二扫描时钟焊盘。
根据一实施方式的多条移位时钟布线之中的多条进位时钟布线可单独(或分别)将设置在第一焊盘部110中的多个第一进位时钟焊盘连接至设置在第二焊盘部210中的多个第二进位时钟焊盘。
至少一条栅极驱动电源布线可将设置在第一焊盘部110中的至少一个第一栅极驱动电源焊盘电连接至设置在第二焊盘部210中的至少一个第二栅极驱动电源焊盘。
至少一条栅极公共电源布线可将设置在第一焊盘部110中的至少一个第一栅极公共电源焊盘电连接至设置在第二焊盘部210中的至少一个第二栅极公共电源焊盘。
像素驱动电源布线部分(或第三布线部分)可将第一焊盘部110的第一像素驱动电源焊盘部电连接至第二焊盘部210的第二像素驱动电源焊盘部。根据一实施方式的像素驱动电源布线部分可包括多条像素驱动电源布线450。多条像素驱动电源布线(或第三布线)450可单独(或分别)将设置在第一焊盘部110中的多个第一像素驱动电源焊盘连接至设置在第二焊盘部210中的多个第二像素驱动电源焊盘。
像素公共电源布线部分(或第四布线部分)可将第一焊盘部110的第一像素公共电源焊盘部电连接至第二焊盘部210的第二像素公共电源焊盘部。根据一实施方式的像素公共电源布线部分可包括多条像素公共电源布线470。多条像素公共电源布线(或第四布线)470可单独(或分别)将设置在第一焊盘部110中的多个第一像素公共电源焊盘连接至设置在第二焊盘部210中的多个第二像素公共电源焊盘。
根据一实施方式的布线部分400可进一步包括基准电源布线部分。
基准电源布线部分(或第五布线部分)可将第一焊盘部110的第一基准电源焊盘部电连接至第二焊盘部210的第二基准电源焊盘部。根据一实施方式的基准电源布线部分可包括多条基准电源布线490。多条基准电源布线(或第五布线)490可单独(或分别)将设置在第一焊盘部110中的多个第一基准电源焊盘连接至设置在第二焊盘部210中的多个第二基准电源焊盘。
根据本发明一实施方式的显示设备10可进一步包括驱动电路单元500。
驱动电路单元500可基于从显示驱动系统提供的数字视频数据和时序同步信号来驱动设置在第一基板100上的像素P或使其发光，以使显示区域AA显示对应于图像数据的图像。驱动电路单元500可连接至设置在第二基板200的后表面200b上的第三焊盘部230并且可向第三焊盘部230输出用于驱动设置在第一基板100上的像素P(或使其发光)的数据信号、栅极控制信号和驱动电源。例如，驱动电路单元500可具有小于第二基板200的尺寸，因而可被第二基板200覆盖并且可在第二基板200的外表面或第一基板100的外表面不暴露。
根据一实施方式的驱动电路单元500可包括柔性电路膜510、驱动集成电路(IC)530、印刷电路板(PCB)550和时序控制器570。
柔性电路膜510可连接至设置在第二基板200的后表面200b上的第三焊盘部230。根据一实施方式的柔性电路膜510可以是载带封装(TCP)或膜上芯片(COF)。例如，柔性电路膜510的一个边缘部分(或输出接合部分)可通过使用各向异性导电膜的膜附接工艺附接在位于第二基板200上的第三焊盘部230上。柔性电路膜510的另一个边缘部分(或输入接合部分)可通过使用各向异性导电膜的膜附接工艺附接在PCB 550上。
驱动IC 530可安装在柔性电路膜510上。驱动IC 530可接收从时序控制器570提供的子像素数据和数据控制信号，并且基于数据控制信号将子像素数据转换为模拟数据信号，以将模拟数据信号提供至相应数据线DL。例如，驱动IC 530可以是数据驱动IC或源极驱动IC。
根据一实施方式的驱动IC 530可通过使用从PCB 550提供的多个基准伽马电压产生多个灰度级电压，并且可从多个灰度级电压之中选择与子像素数据对应的灰度级电压，以输出数据信号。数据信号可经由柔性电路膜510的输出接合部分、第三焊盘部230、连线部分250、第二焊盘部210、布线部分400和第一焊盘部110提供至相应的数据线DL。
此外，驱动IC 530可通过使用多个基准伽马电压产生并输出像素P的驱动(或发光)所需的像素驱动电源和像素公共电源。例如，驱动IC 530可从多个基准伽马电压或多个灰度级电压之中选择并输出预定的基准伽马电压或预定的灰度级电压作为像素驱动电源和像素公共电源。
另外，驱动IC 530可基于设置在像素P的电路区域中的像素电路的驱动(或操作)附加产生并输出基准电源。例如，驱动IC 530可从多个基准伽马电压或多个灰度级电压之中选择并输出预定的基准伽马电压或预定的灰度级电压作为基准电压。
像素驱动电源、像素公共电源和基准电源可具有不同的电压电平。像素驱动电源、像素公共电源和基准电源可经由柔性电路膜510的输出接合部分、第三焊盘部230、连线部分250、第二焊盘部210、布线部分400和第一焊盘部110分别提供至相应的像素驱动电源线PL、相应的像素公共电源线CPL和相应的基准电源线RL。
驱动IC 530可通过设置在第一基板100上的多条基准电源线RL感测设置在像素P中的驱动TFT的特征值，产生对应于感测值的感测原始数据(raw data)并且将感测原始数据提供至时序控制器570。
PCB 550可连接至柔性电路膜510的另一个边缘部分。PCB 550可在驱动电路单元500的元件之间传输信号和电源。
时序控制器570可安装在PCB 550上并且可通过设置在PCB 550上的用户连接器接收从显示驱动系统提供的数字视频数据和时序同步信号。可选择地，时序控制器570可不安装在PCB 550上，而是可实现在显示驱动系统中或者可安装于连接在PCB 550与显示驱动系统之间的单独控制板上。
时序控制器570可基于时序同步信号排列数字视频数据，以产生与设置在显示区域AA中的像素布置结构匹配的像素数据并且可将产生的像素数据提供至驱动IC 530。
根据一实施方式，当像素P包括白色子像素SP时，时序控制器570可基于数字视频数据(即，要分别提供至相应像素P的红色输入数据、绿色输入数据和蓝色输入数据)提取白色像素数据，将基于提取的白色像素数据的偏移数据反映在红色输入数据、绿色输入数据和蓝色输入数据的每一个中，以计算红色像素数据、绿色像素数据和蓝色像素数据，并且根据像素布置结构排列计算的红色像素数据、绿色像素数据和蓝色像素数据以及白色像素数据，以将排列后的像素数据提供至驱动IC 530。例如，时序控制器570可基于韩国专利申请公开No.10-2013-0060476或10-2013-0030598中公开的数据转换方法将红色输入数据、绿色输入数据和蓝色输入数据转换为四色(例如，红色、绿色、蓝色和白色)数据。
时序控制器570可基于时序同步信号产生数据控制信号和栅极控制信号的每一个，基于数据控制信号控制驱动IC 530的驱动时序，并且基于栅极控制信号控制栅极驱动电路150的驱动时序。例如，时序同步信号可包括垂直同步信号、水平同步信号、数据使能信号和主时钟(或点时钟)。
根据一实施方式的数据控制信号可包括源极起始脉冲、源极移位时钟和源极输出信号。数据控制信号可经由柔性电路膜510的输入接合部分和柔性电路膜510提供至驱动IC530。
根据一实施方式的栅极控制信号可包括起始信号(或栅极起始脉冲)、多个移位时钟、正向驱动信号和反向驱动信号。在这种情况下，多个移位时钟可包括相位依次移位的多个扫描时钟以及相位依次移位的多个进位时钟。另外，根据一实施方式的栅极控制信号可进一步包括用于感测设置在像素P中的驱动TFT的特征值的外部感测线选择信号、外部感测复位信号和外部感测控制信号。栅极控制信号可经由柔性电路膜510的输入接合部分、柔性电路膜510、柔性电路膜510的输出接合部分、第三焊盘部230、连线部分250、第二焊盘部210、布线部分400和第一焊盘部110提供至栅极驱动电路150。
时序控制器570可在预定的外部感测时段期间基于外部感测模式驱动栅极驱动电路150和驱动IC 530的每一个，基于从驱动IC 530提供的感测原始数据产生用于补偿每个像素P的驱动TFT的特征变化的补偿数据，并且基于产生的补偿数据调制像素数据。例如，时序控制器570可在与垂直同步信号的消隐时段(或垂直消隐时段)对应的每个外部感测时段，基于外部感测模式驱动栅极驱动电路150和驱动IC 530的每一个。例如，可在显示设备的通电过程、显示设备的断电过程、在长时间驱动之后将显示设备断电的过程、或者实时地或周期性地设定的帧的消隐时段中执行外部感测模式。
根据一实施方式的时序控制器570可基于外部感测模式将从驱动IC 530提供的每个像素P的感测原始数据存储在存储电路中。此外，在显示模式中，时序控制器570可基于存储在存储电路中的感测原始数据修正待提供至每个像素的像素数据并且可将修正后的像素数据提供至驱动IC 530。在此，每个像素的感测原始数据可包括与设置在相应子像素中的驱动TFT和自发光器件的每一个有关的依次变化信息(sequential variationinformation)。因此，在外部感测模式中，时序控制器570可感测设置在每个子像素中的驱动TFT的特征值(例如，阈值电压或迁移率)并且基于此，可修正待提供至每个子像素SP的像素数据，由此最小化或防止由多个子像素SP的驱动TFT的特征值变化导致的图像质量的劣化。显示设备的外部感测模式可以是本领域技术人员已知的技术，因而省略其详细描述。例如，根据本发明的显示设备可基于韩国专利申请公开No.10-2016-0093179、10-2017-0054654或10-2018-0002099中公开的感测模式感测设置在每个子像素SP中的驱动TFT的特征值。
根据一实施方式的驱动电路单元500可进一步包括电源电路单元590。
电源电路单元590可安装在PCB 550上并且可通过使用从外部提供的输入电源产生用于在像素P上显示图像所需的各种源电压，以将产生的源电压提供至相应的电路。例如，电源电路单元590可产生并输出用于驱动时序控制器570和驱动IC 530的每一个所需的逻辑源电压、提供至驱动IC530的多个基准伽马电压、以及用于驱动栅极驱动电路150所需的至少一个栅极驱动电源和至少一个栅极公共电源。栅极驱动电源和栅极公共电源可具有不同的电压电平。
多个基准伽马电压的每一个可经由柔性电路膜510的输入接合部分和柔性电路膜510提供至驱动IC 530。至少一个栅极驱动电源和至少一个栅极公共电源的每一个可经由柔性电路膜510的输入接合部分、柔性电路膜510、柔性电路膜510的输出接合部分、第三焊盘部230、连线部分250、第二焊盘部210、布线部分400和第一焊盘部110提供至栅极驱动电路150。
图6是图4中所示的区域“B2”的放大图，其是用于描述设置在第一基板上的像素的示图。
参照图4至图6，根据本发明的第一基板100可包括多条数据线DLo和DLe、多条栅极线GLo和GLe、多条像素驱动电源线PL、多条像素公共电源线CPL、多个像素P、公共电极CE、多个公共电源接触部分CPCP、栅极控制线组GCL、栅极驱动电路150和第一焊盘部110。
多条数据线DLo和DLe可沿第二方向Y长长地延伸并且可沿第一方向X彼此分隔开预定间隔地设置在第一基板100的显示区域AA中。例如，在多条数据线DLo和DLe中，奇数数据线DLo可沿第二方向Y设置在布置于第一基板100上的多个像素区域PA的每一个的第一边缘部分处，偶数数据线DLe可沿第二方向Y设置在布置于第一基板100上的多个像素区域PA的每一个的第二边缘部分处。在此，相对于第一方向X，多个像素区域PA的每一个的第一边缘部分可以是相应像素区域PA的左边缘部分，并且多个像素区域PA的每一个的第二边缘部分可以是相应像素区域PA的右边缘部分。
多条栅极线GLo和GLe可沿第一方向X长长地延伸并且可沿第二方向Y彼此分隔开预定间隔地设置在第一基板100的显示区域AA中。例如，在多条栅极线GLo和GLe中，奇数栅极线GLo可沿第一方向X设置在布置于第一基板100上的多个像素区域PA的每一个的第三边缘部分处，偶数栅极线GLe可沿第一方向X设置在布置于第一基板100上的多个像素区域PA的每一个的第四边缘部分处。在此，相对于第二方向Y，多个像素区域PA的每一个的第三边缘部分可以是相应像素区域PA的上边缘部分，并且多个像素区域PA的每一个的第四边缘部分可以是相应像素区域PA的下边缘部分。
多条像素驱动电源线PL可沿第二方向Y长长地延伸并且可沿第一方向X彼此分隔开预定间隔地设置在第一基板100的显示区域AA中。例如，在多条像素驱动电源线PL中，奇数像素驱动电源线PL可相对于第一方向X设置在奇数像素区域PA的第一边缘部分处，偶数像素驱动电源线PL可相对于第一方向X设置在偶数像素区域PA的第二边缘部分处。
多条像素驱动电源线PL中的两条相邻的像素驱动电源线PL可连接至设置在沿第二方向Y布置的每个像素区域PA中的多条电源共用线PSL。例如，多条像素驱动电源线PL可通过多条电源共用线PSL彼此电连接，因而可具有梯子结构(ladder structure)或网状结构。多条像素驱动电源线PL可具有梯子结构或网状结构，因而可防止或最小化由多条像素驱动电源线PL的每一条的线电阻导致的像素驱动电源的压降(或IR降)。因此，根据本发明的显示设备10可防止或最小化由提供至每个像素P的像素驱动电源的偏差导致的图像质量的劣化。
多条电源共用线PSL的每一条可与第一方向X平行地从相邻的像素驱动电源线PL分支并且可设置在每个像素区域PA的中间区域中。
多条像素公共电源线CPL可沿第二方向Y长长地延伸并且可沿第一方向X彼此分隔开预定间隔地设置在第一基板100的显示区域AA中。例如，多条像素公共电源线CPL的每一条可相对于第一方向设置在偶数像素区域PA的第一边缘部分处。
多个像素P可分别设置在第一基板100的显示区域AA中的被限定为具有相等尺寸的多个像素区域PA中。
多个像素P的每一个可包括至少三个子像素。例如，如图2中所示，多个像素P的每一个可包括第一至第四子像素SP1至SP4。
参照图2和图6，第一至第四子像素SP1至SP4的每一个可包括像素电路PC和发光器件ED。
根据一实施方式的像素电路PC可设置在像素区域PA的电路区域CA中并且可连接至与其相邻的栅极线GLo和GLe、与其相邻的数据线DLo和DLe、以及像素驱动电源线PL。例如，设置在第一子像素SP1中的像素电路PC可连接至奇数数据线DLo和奇数栅极线GLo，设置在第二子像素SP2中的像素电路PC可连接至偶数数据线DLe和奇数栅极线GLo，设置在第三子像素SP3中的像素电路PC可连接至奇数数据线DLo和偶数栅极线GLe，并且设置在第四子像素SP4中的像素电路PC可连接至偶数数据线DLe和偶数栅极线GLe。
第一至第四子像素SP1至SP4的每一个的像素电路PC可响应于从相应栅极线GLo和GLe提供的扫描信号采样从相应数据线DLo和DLe提供的数据信号，并且可基于采样的数据信号控制从像素驱动电源线PL流到发光器件ED的电流。例如，像素电路PC可通过使用至少两个TFT和至少一个电容器采样数据信号并且可基于采样的数据信号控制流入发光器件ED的电流。
第一至第四子像素SP1至SP4的每一个的像素电路PC可通过半导体制造工艺实现为像素驱动芯片，设置在相应像素区域PA的电路区域CA中并且连接至与其相邻的栅极线GLo和GLe、与其相邻的数据线DLo和DLe、以及像素驱动电源线PL。例如，像素驱动芯片可以是最小单元微芯片(minimum-unit microchip)或一个芯片组并且可以是包括两个或更多个晶体管以及一个或多个电容器并且具有细微尺寸的半导体封装器件。这种像素驱动芯片可响应于从相应栅极线GLo和GLe提供的扫描信号采样从相应数据线DLo和DLe提供的数据信号，并且可基于采样的数据信号控制从像素驱动电源线PL流到发光器件ED的电流。
发光器件ED可设置在像素区域PA的发光区域EA中，电连接至像素电路PC并且电连接至公共电极CE。发光器件ED可利用从像素电路PC流到公共电极CE的电流发光。例如，发光器件ED可基于顶部发光型而发射光并且可将光照射到第一基板100的第一表面上方的部分，但不限于此。
根据一实施方式的发光器件ED可包括自发光器件。例如，发光器件ED可包括有机发光器件或无机发光器件。无机发光器件可包括半导体发光二极管、微型发光二极管或量子点发光二极管。例如，当发光器件ED是无机发光器件时，发光器件ED可具有1μm至100μm的尺寸，但不限于此。
根据一实施方式的发光器件ED可发射红色光、绿色光、蓝色光和白色光中的一种光。例如，第一至第四子像素SP1至SP4的每一个的发光器件ED可实现为发射白色光，但不限于此。
再次参照图4至图6，公共电极CE可设置在第一基板100的显示区域AA中并且可电连接至多个像素P的每一个的发光器件ED。例如，公共电极CE可设置在第一基板100的显示区域AA中的、除了位于第一基板100中的第一焊盘部110以外的区域中。
根据一实施方式的公共电极CE可包括透射从多个像素P的每一个的发光器件ED发射的光的透明导电材料。例如，透明导电材料可以是氧化铟锡(ITO)或氧化铟锌(IZO)，但不限于此。
多个公共电源接触部分CPCP的每一个可设置在分别与多条像素公共电源线CPL交叠的多个像素P中的两个相邻像素P之间，并且可将公共电极CE电连接至多条像素公共电源线CPL中的相应像素公共电源线CPL。相对于第二方向Y，根据一实施方式的多个公共电源接触部分CPCP的每一个可在多个像素P之间的部分处或在多个像素P之间的边界部分处电连接至多条像素公共电源线CPL中的相应像素公共电源线CPL，并且可电连接至公共电极CE的一部分，因而可将公共电极CE电连接至多条像素公共电源线CPL中的相应像素公共电源线CPL。
多个公共电源接触部分CPCP的每一个可设置在多个像素P中的两个相邻像素P之间，以将公共电极CE电连接至多条像素公共电源线CPL中的相应像素公共电源线CPL，因而可防止或最小化由公共电极CE的表面电阻导致的像素公共电源的压降(或IR降)。因此，根据本发明的显示设备10可防止或最小化由提供至布置在显示区域AA中的每个像素P的像素公共电源的偏差导致的图像质量的劣化。
栅极控制线组GCL可包括在第一基板100的显示区域AA中的栅极驱动电路150和多条栅极控制线。
根据一实施方式的栅极控制线组GCL可包括起始信号线、多条移位时钟线、至少一条栅极驱动电源线和至少一条栅极公共电源线。栅极控制线组GCL的这些线可沿第二方向Y长长地延伸并且可沿第一方向X彼此分隔开预定间隔地设置在第一基板100的显示区域AA中。例如，栅极控制线组GCL的每条线可沿第一方向X设置在一个或多个像素P之间。
栅极驱动电路150可设置在第一基板100的显示区域AA中。因此，因为栅极驱动电路150设置在第一基板100的显示区域AA中，所以最外侧像素区域PAo的中心部分与第一基板100的每个外表面OS之间的第二间隔D2可以是相邻像素区域PA之间的第一间隔(或像素间距)D1的一半或更小。例如，当栅极驱动电路150不设置在第一基板100的显示区域AA中而是设置在最外侧像素区域PAo与第一基板100的外表面OS之间时，由于栅极驱动电路150占据的尺寸(或宽度)，第二间隔D2不会是第一间隔D1的一半或更小。因此，在本发明一实施方式中，因为栅极驱动电路150设置在第一基板100的显示区域AA内，所以，第二间隔D2可实现为是第一间隔D1的一半或更小。
参照图6和图7，根据一实施方式的栅极驱动电路150可利用移位寄存器实现，移位寄存器包括多个级电路单元1501至150m。
多个级电路单元1501至150m的每一个可沿第一方向X彼此分隔地设置在第一基板100的第一表面100a的每个水平行中，并且可沿第二方向Y彼此附属地连接。多个级电路单元1501至150m的每一个可响应于通过第一焊盘部110和栅极控制线组GCL提供的栅极控制信号按预定顺序产生扫描信号，并且可将扫描信号提供至相应栅极线GL。
根据一实施方式的多个级电路单元1501至150m的每一个可包括多个分支电路1511至151n和分支网153。
多个分支电路1511至151n可通过分支网153选择性地连接至栅极控制线组GCL的线并且可通过分支网153彼此电连接。多个分支电路1511至151n的每一个可基于通过栅极控制线组GCL的相应线和分支网153提供的栅极控制信号以及在分支网153之间传输的信号产生扫描信号，并且可将扫描信号提供至相应栅极线GL。
多个分支电路1511至151n的每一个可包括构成级电路单元1501至150m之一的多个TFT中的至少一个TFT。多个分支电路1511至151n的每一个可在第一基板100的每个水平行中设置在两个相邻像素P之间的电路区域中或者设置在两个像素P之间的电路区域中，但不限于此，并且基于构成每个级电路单元1501至150m的TFT的数量和设置在一个水平行中的像素P的数量，多个分支电路1511至151n的每一个可设置在一个或多个像素P之间的电路区域中。
分支网153可设置在第一基板100的每个水平行中并且可将多个分支电路1511至151n电连接。根据一实施方式的分支网153可包括网线和多个控制节点。
多个控制节点可设置在第一基板100的每个水平行中并且可选择性地连接至一个水平行中的多个分支电路1511至151n。例如，多个控制节点可设置在布置于第一基板100的每个水平行中的像素区域之中的上边缘区域(或下边缘区域)中。
网线(network line)可选择性地连接至位于第一基板100中的栅极控制线组GCL的线并且可选择性地连接至多个分支电路1511至151n。例如，网线可将通过栅极控制线组GCL的线提供的栅极控制信号传输至相应的分支电路1511至151n并且可在多个分支电路1511至151n之间传输信号。
再次参照图4至图6，第一焊盘部110可设置在第一基板100的第一表面之中的与第一方向X平行的第一边缘部分处。第一焊盘部110可设置在位于第一基板100的第一边缘部分处的每个最外侧像素区域PAo的第三边缘部分处。相对于第二方向Y，第一焊盘部110的端部可与每个最外侧像素区域PAo的端部交叠或对齐。因此，第一焊盘部110可包括(或设置)在位于第一基板100的第一边缘部分处的每个最外侧像素区域PAo中，因而在第一基板100上不会形成或不会存在基于第一焊盘部110的非显示区域(或边框区域)。
第一焊盘部110可包括多个第一焊盘，多个第一焊盘沿第一方向X彼此平行地设置在第一基板100的第一边缘部分上。多个第一焊盘可划分(或分类)为多个第一数据焊盘DP1、多个第一栅极焊盘GP1、多个第一像素驱动电源焊盘PPP1和多个第一像素公共电源焊盘CPP1。
根据一实施方式的第一焊盘部110可包括第一数据焊盘部、第一栅极焊盘部、第一像素驱动电源焊盘部和第一像素公共电源焊盘部。
第一数据焊盘部可包括多个第一数据焊盘DP1。多个第一数据焊盘DP1的每一个可单独(或分别)连接至设置在第一基板100上的多条数据线DLo和DLe的每一条的一端。
第一数据焊盘部可连接至位于布线部分400中的数据布线部分。设置在第一数据焊盘部中的多个第一数据焊盘DP1的每一个可单独(或分别)连接至设置在布线部分400中的多条数据布线410的每一条的一端。因此，设置在第一基板100上的多条数据线DLo和DLe的每一条可通过多个第一数据焊盘DP1中的相应第一数据焊盘DP1电连接至多条数据布线410中的相应数据布线410。
第一栅极焊盘部可包括多个第一栅极焊盘GP1。多个第一栅极焊盘GP1的每一个可单独(或分别)连接至位于第一基板100上的栅极控制线组GCL中包括的栅极控制线之中的相应栅极控制线的一端。
第一栅极焊盘部可连接至位于布线部分400中的栅极布线部分。设置在第一栅极焊盘部中的多个第一栅极焊盘GP1的每一个可单独(或分别)连接至位于布线部分400中的多条布线之中的多条栅极布线430的每一条的一端。因此，设置在第一基板100上的栅极控制线组GCL中包括的每条线可通过多个第一栅极焊盘GP1之中的相应第一栅极焊盘GP1电连接至多条栅极布线430中的相应栅极布线430。
根据一实施方式的多个第一栅极焊盘GP1可划分(或分类)为第一起始信号焊盘、多个第一移位时钟焊盘、至少一个第一栅极驱动电源焊盘、和至少一个第一栅极公共电源焊盘。
第一起始信号焊盘可电连接至位于布线部分400的栅极布线部分中的起始信号布线。因此，设置在第一基板100上的起始信号线可通过第一起始信号焊盘电连接至起始信号布线。
多个第一移位时钟焊盘的每一个可电连接至设置在布线部分400的栅极布线部分中的多条移位时钟布线中的相应移位时钟布线。因此，设置在第一基板100上的多条移位时钟线的每一条可通过多个第一移位时钟焊盘中的相应第一移位时钟焊盘电连接至多条移位时钟布线中的相应移位时钟布线。
至少一个第一栅极驱动电源焊盘可电连接至设置在布线部分400的栅极布线部分中的至少一条栅极驱动电源布线。因此，设置在第一基板100上的至少一条第一栅极驱动电源线可通过至少一个第一栅极驱动电源焊盘电连接到至少一条栅极驱动电源布线。
至少一个第一栅极公共电源焊盘可电连接至设置在布线部分400的栅极布线部分中的至少一条栅极公共电源布线。因此，设置在第一基板100上的至少一条第一栅极公共电源线可通过至少一个第一栅极公共电源焊盘电连接到至少一条栅极公共电源布线。
第一像素驱动电源焊盘部可包括多个第一像素驱动电源焊盘PPP1。多个第一像素驱动电源焊盘PPP1的每一个可单独(或分别)连接至设置在第一基板100上的多条像素驱动电源线PL之中的相应像素驱动电源线PL的一端。
第一像素驱动电源焊盘部可电连接至设置在布线部分400中的像素驱动电源布线部分。设置在第一像素驱动电源焊盘部中的多个第一像素驱动电源焊盘PPP1的每一个可单独(或分别)连接至设置在布线部分400中的多条像素驱动电源布线450之中的相应像素驱动电源布线450的一端。因此，设置在第一基板100上的多条像素驱动电源线PL的每一条可通过多个第一像素驱动电源焊盘PPP1之中的相应第一像素驱动电源焊盘PPP1单独(或分别)连接至多条像素驱动电源布线450之中的相应像素驱动电源布线450的一端。
第一像素公共电源焊盘部可包括多个第一像素公共电源焊盘CPP1。多个第一像素公共电源焊盘CPP1的每一个可单独(或分别)连接至设置在第一基板100上的多条像素公共电源线CPL之中的相应像素公共电源线CPL的一端。
第一像素公共电源焊盘部可电连接至设置在布线部分400中的像素公共电源布线部分。设置在第一像素公共电源焊盘部中的多个第一像素公共电源焊盘CPP1的每一个可单独(或分别)连接至设置在布线部分400中的多条像素公共电源布线470之中的相应像素公共电源布线470的一端。因此，设置在第一基板100上的多条像素公共电源线CPL的每一条可通过多个第一像素公共电源焊盘CPP1之中的相应第一像素公共电源焊盘CPP1单独(或分别)连接至多条像素公共电源布线470之中的相应像素公共电源布线470的一端。
根据一实施方式的第一焊盘部110可包括沿第一方向X按照一第一像素驱动电源焊盘PPP1、两个第一数据焊盘DP1、一第一栅极焊盘GP1、一第一像素公共电源焊盘CPP1、两个第一数据焊盘DP1和一第一像素驱动电源焊盘PPP1的顺序布置的多个焊盘组PG。多个焊盘组PG的每一个可连接至沿第一方向X设置的两个相邻像素P。例如，多个焊盘组PG可包括第一焊盘组PG1和第二焊盘组PG2，第一焊盘组PG1包括沿第一方向X连续设置在奇数像素区域PA中的一个第一像素驱动电源焊盘PPP1、两个第一数据焊盘DP1和一个第一栅极焊盘GP1，第二焊盘组PG2包括沿第一方向X连续设置在偶数像素区域PA中的一个第一像素公共电源焊盘CPP1、两个第一数据焊盘DP1和一个第一像素驱动电源焊盘PPP1。
根据本发明的第一基板100可进一步包括多条辅助电源线SPL和多个辅助电源接触部分SPCP。
多条辅助电源线SPL的每一条可沿第二方向Y长长地延伸并且可与多条像素公共电源线CPL中的相应像素公共电源线CPL相邻设置。多条辅助电源线SPL的每一条可电连接至相邻的像素公共电源线CPL而不电连接至第一像素公共电源焊盘CPP1，并且可通过相邻的像素公共电源线CPL被提供像素公共电源。为此，根据本发明的第一基板100可进一步包括多个线连接图案LCP，多个线连接图案LCP将彼此相邻的像素公共电源线CPL和辅助电源线SPL电连接。
多个线连接图案LCP的每一个可设置在第一基板100上，使得线连接图案LCP与彼此相邻的像素公共电源线CPL和辅助电源线SPL彼此交叉并且可通过使用线跳接(jumping)结构将彼此相邻的像素公共电源线CPL和辅助电源线SPL电连接。例如，多个线连接图案LCP的每一个的一侧可通过形成在辅助电源线SPL上的绝缘层中的第一线接触孔电连接至辅助电源线SPL的一部分，并且多个线连接图案LCP的每一个的另一侧可通过形成在像素公共电源线CPL上的绝缘层中的第二线接触孔电连接至像素公共电源线CPL的一部分。
多个辅助电源接触部分SPCP的每一个可设置在分别与多条辅助电源线SPL交叠的多个像素P之间并且可将公共电极CE和多条辅助电源线SPL的每一条电连接。相对于第二方向Y，根据一实施方式的多个辅助电源接触部分SPCP的每一个可在多个像素P之间的部分处或在多个像素P之间的边界部分处电连接至多条辅助电源线SPL中的相应辅助电源线SPL，并且可电连接至公共电极CE的一部分，因而可将公共电极CE电连接至多条辅助电源线SPL的每一条。因此，公共电极CE可通过多个辅助电源接触部分SPCP的每一个附加连接至多条辅助电源线SPL的每一条。因此，根据本发明的显示设备10可防止或最小化由提供至布置在显示区域AA中的每个像素P的像素公共电源的偏差导致的图像质量的劣化。此外，在根据本发明的显示设备10中，尽管没有额外设置(或形成)与多条辅助电源线SPL的每一条连接的第一像素公共电源焊盘CPP1，但像素公共电源可提供至多个像素区域PA的每一个中的公共电极CE。
根据本发明的显示设备10可进一步包括多条基准电源线RL。
多条基准电源线RL可沿第二方向Y长长地延伸并且可沿第一方向X彼此分隔开预定间隔地设置在第一基板100的显示区域AA中。多条基准电源线RL的每一条可设置在沿第二方向Y布置的每个像素区域PA的中央区域。例如，多条基准电源线RL的每一条可设置在每个像素区域PA中的奇数数据线DLo和偶数数据线DLe之间。
多条基准电源线RL的每一条可被每个像素区域PA中的沿第一方向X相邻的两个子像素((SP1、SP2)、(SP3、SP4))共用。为此，多条基准电源线RL的每一条可包括基准分支线RDL。
基准分支线RDL可分支(或突出)到每个像素区域PA中的沿第一方向X相邻的两个子像素((SP1、SP2)、(SP3、SP4))并且可电连接至两个相邻子像素((SP1、SP2)、(SP3、SP4))。
根据本发明的第一焊盘部110可进一步包括第一基准电源焊盘部。
第一基准电源焊盘部可包括多个第一基准电源焊盘RPP1。多个第一基准电源焊盘RPP1的每一个可单独(或分别)连接至多条基准电源线RL中的相应基准电源线RL的一端。例如，多个第一基准电源焊盘RPP1的每一个可设置在位于多个最外侧像素区域PAo的每一个中的两个第一数据焊盘DP1之间，但不限于此。
第一基准电源焊盘部可连接至设置在布线部分400中的基准电源布线部分。设置在第一基准电源焊盘部中的多个第一基准电源焊盘RPP1的每一个可单独(或分别)连接至设置在布线部分400中的多条基准电源布线490中的相应基准电源布线490的一端。因此，设置在第一基板100上的多条基准电源线RL的每一条可通过多个第一基准电源焊盘RPP1中的相应第一基准电源焊盘RPP1电连接至多条基准电源布线490中的相应基准电源布线490。
可选择地，可基于像素电路PC的电路构造省略多条基准电源线RL、基准分支线RDL、多个第一基准电源焊盘RPP1和多条基准电源布线490。
图8是图解图4和图6中所示的一个像素的电路图，其是描述子像素的像素电路的示图。在描述图8时，与图4至图7的元件相同或对应的元件由相同的参考标记表示，并且在下面省略或将简要描述其重复描述。
参照图8，根据本发明的像素P可包括第一至第四子像素SP1至SP4，第一至第四子像素SP1至SP4的每一个包括像素电路PC、像素电极PE和发光器件ED。
像素P的第一至第四子像素SP1至SP4的每一个中包括的像素电路PC可设置在电路区域中并且可连接至相邻的栅极线GLo和GLe、相邻的数据线DLo和DLe、基准电源线RL和像素驱动电源线PL。像素电路PC可响应于通过相邻的栅极线GLo和GLe提供的扫描信号向发光器件ED提供数据电流，从而使发光器件ED发光，数据电流对应于通过相邻的数据线DLo和DLe提供的数据信号与通过基准电源线RL提供的基准电压之间的差电压。
根据一实施方式的像素电路PC可包括第一开关TFT Tsw1、第二开关TFT Tsw2、存储电容器Cst和驱动TFT Tdr。在下面的描述中，薄膜晶体管可称为TFT。
第一开关TFT Tsw1、第二开关TFT Tsw2和驱动TFT Tdr中的至少一个可以是N型或P型TFT。第一开关TFT Tsw1、第二开关TFT Tsw2和驱动TFT Tdr中的至少一个可以是非晶硅(a-Si)TFT、多晶硅TFT、氧化物TFT或有机TFT。例如，在像素电路PC中，第一开关TFT Tsw1、第二开关TFT Tsw2和驱动TFT Tdr中的一些TFT可以是具有包括低温多晶硅(LTPS)的半导体层(或有源层)的TFT，低温多晶硅具有优异的响应特性，并且第一开关TFT Tsw1、第二开关TFT Tsw2和驱动TFT Tdr中的其他TFT可以是具有包括氧化物的半导体层(或有源层)的TFT，氧化物具有优良的截止电流特性。第一开关TFT Tsw1、第二开关TFT Tsw2和驱动TFTTdr可具有不同的尺寸(或沟道尺寸)。例如，驱动TFT Tdr可具有比第一开关TFT Tsw1和第二开关TFT Tsw2的每一个大的尺寸，并且第二开关TFT Tsw2可具有比第一开关TFT Tsw1大的尺寸。
第一开关TFT Tsw1可包括与相邻的栅极线GLo和GLe连接的栅极电极、与相邻的数据线DLo和DLe连接的第一源极/漏极电极、以及与第一节点(或驱动TFT Tdr的栅极电极)n1连接的第二源极/漏极电极。第一开关TFT Tsw1可利用通过相应的栅极线GLo和GLe提供的扫描信号导通并且可将通过相应的数据线DLo和DLe提供的数据信号传输至第一节点n1(即，驱动TFT Tdr的栅极电极n1)。
根据一实施方式，设置在第一子像素SP1和第二子像素SP2的每一个的像素电路PC中的第一开关TFT Tsw1的栅极电极可连接至奇数栅极线GLo，并且设置在第三子像素SP3和第四子像素SP4的每一个的像素电路PC中的第一开关TFT Tsw1的栅极电极可连接至偶数栅极线GLe。设置在第一子像素SP1和第三子像素SP3的每一个的像素电路PC中的第一开关TFTTsw1的第一源极/漏极电极可连接至奇数数据线DLo，并且设置在第二子像素SP2和第四子像素SP4的每一个的像素电路PC中的第一开关TFT Tsw1的第一源极/漏极电极可连接至偶数数据线DLe。
第二开关TFT Tsw2可包括与相邻的栅极线GLo和GLe连接的栅极电极、与相邻的基准电源线RL连接的第一源极/漏极电极、以及与第二节点(或驱动TFT Tdr的源极电极)n2连接的第二源极/漏极电极。第二开关TFT Tsw2可利用通过相应的栅极线GLo和GLe提供的扫描信号导通并且可将通过相应的基准分支线RDL和基准电源线RL提供的基准电压传输至驱动TFT Tdr的源极电极n2。
根据一实施方式，设置在第一子像素SP1和第二子像素SP2的每一个的像素电路PC中的第二开关TFT Tsw2的栅极电极可连接至奇数栅极线GLo，并且设置在第三子像素SP3和第四子像素SP4的每一个的像素电路PC中的第二开关TFT Tsw2的栅极电极可连接至偶数栅极线GLe。设置在第一至第四子像素SP1至SP4的每一个的像素电路PC中的第二开关TFTTsw2的第一源极/漏极电极可通过相应的基准分支线RDL连接至相邻的基准电源线RL。
提供至第一开关TFT Tsw1的栅极电极的扫描信号和提供至第二开关TFT Tsw2的栅极电极的扫描信号可以是相同的信号。例如，第一开关TFT Tsw1的栅极电极和第二开关TFT Tsw2的栅极电极可连接至相同的栅极线GLo和GLe。因此，设置在第一子像素SP1和第二子像素SP2的每一个的像素电路PC中的第一开关TFT Tsw1和第二开关TFT Tsw2可利用通过奇数栅极线GLo提供的扫描信号同时导通或截止。同样地，设置在第三子像素SP2和第四子像素SP4的每一个的像素电路PC中的第一开关TFT Tsw1和第二开关TFT Tsw2可利用通过偶数栅极线GLe提供的扫描信号同时导通或截止。
可选择地，提供至第一开关TFT Tsw1的栅极电极的扫描信号和提供至第二开关TFT Tsw2的栅极电极的扫描信号可以是不同的信号。例如，第一开关TFT Tsw1的栅极电极和第二开关TFT Tsw2的栅极电极可连接至不同的栅极线GLo和GLe。
根据一实施方式的奇数栅极线GLo和偶数栅极线GLe的每一条可包括第一栅极线和第二栅极线。
奇数栅极线GLo的第一栅极线可连接至设置在第一子像素SP1和第二子像素SP2的每一个的像素电路PC中的第一开关TFT Tsw1的栅极电极，并且奇数栅极线GLo的第二栅极线可连接至设置在第一子像素SP1和第二子像素SP2的每一个的像素电路PC中的第二开关TFT Tsw2的栅极电极。
偶数栅极线GLe的第一栅极线可连接至设置在第三子像素SP3和第四子像素SP4的每一个的像素电路PC中的第一开关TFT Tsw1的栅极电极，并且偶数栅极线GLe的第二栅极线可连接至设置在第三子像素SP3和第四子像素SP4的每一个的像素电路PC中的第二开关TFT Tsw2的栅极电极。
因此，设置在第一子像素SP1和第二子像素SP2的每一个的像素电路PC中的第一开关TFT Tsw1和第二开关TFT Tsw2可利用通过奇数栅极线GLo的第一栅极线和第二栅极线提供的相同扫描信号同时导通或截止，或者可利用通过奇数栅极线GLo的第一栅极线和第二栅极线提供的不同扫描信号单独导通或截止。同样地，设置在第三子像素SP3和第四像素SP4的每一个的像素电路PC中的第一开关TFT Tsw1和第二开关TFT Tsw2可利用通过偶数栅极线GLe的第一栅极线和第二栅极线提供的相同扫描信号同时导通或截止，或者可利用通过偶数栅极线GLe的第一栅极线和第二栅极线提供的不同扫描信号单独导通或截止。例如，在第一至第四子像素SP1至SP4的每一个中，第一开关TFT Tsw1可基于通过第一栅极线提供的第一扫描信号导通，第二开关TFT Tsw2可基于通过第二栅极线提供的第二扫描信号导通。
设置在第一至第四子像素SP1至SP4的每一个的像素电路PC中的第二开关TFTTsw2可基于外部感测模式在数据充电时段(或区段)期间通过基准电源线RL向驱动TFT Tdr的源极节点n2传输基准电压，并且可在像素P的感测时段(或区段)期间将驱动TFT Tdr的源极节点n2中流动的电流传输至基准电源线RL，并且在这种情况下，驱动电路单元可感测提供至基准电源线RL的电流，以产生用于补偿驱动TFT Tdr的特性变化的补偿数据，并且驱动电路单元可基于产生的补偿数据调制像素数据。例如，驱动TFT Tdr的特性变化可包括阈值电压和/或迁移率的偏移。
存储电容器Cst可设置在驱动TFT Tdr的栅极节点n1和源极节点n2的交叠区域中。存储电容器Cst可包括与驱动TFT Tdr的栅极电极连接的第一电容器电极、与驱动TFT Tdr的源极电极连接的第二电容器电极、以及形成在第一电容器电极与第二电容器电极之间的交叠区域中的介电层。存储电容器Cst可被充入驱动TFT Tdr的栅极节点n1和源极节点n2之间的差电压，然后可基于充入的电压使驱动TFT Tdr导通或截止。
驱动TFT Tdr可包括与第一开关TFT Tsw1的第二源极/漏极电极和存储电容器Cst的第一电容器电极连接的栅极电极(或栅极节点)n1；与第二开关TFT Tsw2的第二源极/漏极电极、存储电容器Cst的第二电容器电极和像素电极PE共同连接的源极电极(或源极节点)；以及与相邻的像素驱动电源线PL连接的漏极电极(或漏极节点)。
设置在第一至第四子像素SP1至SP4的每一个的像素电路PC中的驱动TFT Tdr的漏极电极可通过电源共用线PSL连接至相邻的像素驱动电源线PL。电源共用线PSL可与第一方向X平行地从与其相邻的相邻像素驱动电源线PL分支并且可设置在像素P的中央区域中。驱动TFT Tdr可基于存储电容器Cst的电压导通并且可控制从像素驱动电源线PL流动到发光器件ED的电流量。
分别设置在第一至第四子像素SP1至SP4的像素电路PC中的驱动TFT Tdr可基于相应发光器件ED的发光效率而具有不同的尺寸(或沟道尺寸)。例如，第一子像素(或红色子像素)SP1的驱动TFT Tdr可具有比第二至第四子像素SP2至SP4的每一个的驱动TFT Tdr大的尺寸，第四子像素(或绿色子像素)SP4的驱动TFT Tdr可具有比第二子像素SP2和第三子像素SP2和SP3的每一个的驱动TFT Tdr大的尺寸，并且第二子像素(或蓝色子像素)SP2的驱动TFT Tdr可具有比第三子像素(或白色子像素)SP3的驱动TFT Tdr大的尺寸。
可选择地，在第一至第四子像素SP1至SP4的每一个中，包括第一开关TFT Tsw1、第二开关TFT Tsw2、存储电容器Cst和驱动TFT Tdr的像素电路PC可实现为像素驱动芯片，设置在相应像素区域PA的电路区域CA中，并且连接至与其相邻的栅极线GLo和GLe、与其相邻的数据线DLo和DLe、以及像素驱动电源线PL。这种像素驱动芯片可响应于从相应栅极线GLo和GLe提供的扫描信号采样从相应数据线DLo和DLe提供的数据信号并且可将与采样的数据信号对应的数据电流提供至像素电极PE。
像素电极PE可设置在第一至第四子像素SP1至SP4的每一个的发光区域中并且可连接至设置在相应像素电路PC中的驱动TFT Tdr的漏极电极。
基于显示设备10的分辨率，像素电极PE可设置在相应子像素区域中而不与像素电路PC交叠或者与像素电路PC的一部分或全部交叠。例如，如图2A至图2C中所示，像素电极PE可设置在子像素区域中并与电路区域CA的一部分或全部交叠。
根据一实施方式的像素电极PE可设置在子像素区域中并且不与像素电路PC交叠。例如，像素电极PE可靠近像素P的中心部分设置在子像素区域中。
根据另一实施方式，像素电极PE可设置在子像素区域中而与像素电路PC的一部分交叠。例如，像素电极PE可靠近像素P的中心部分设置在子像素区域中并且与像素电路PC的一部分交叠。
根据另一实施方式，像素电极PE可设置在子像素区域中并且与整个像素电路PC交叠。例如，像素电极PE可设置在整个子像素区域中而与整个像素电路PC交叠。
发光器件ED可设置在像素电极PE上并且可电连接至像素电极PE。此外，发光器件ED可电连接至公共电极。就是说，发光器件ED可设置在像素电极PE与公共电极之间。发光器件ED可利用从相应像素电路PC提供的数据电流发光。发光器件ED可利用从相应像素电路PC提供的数据电流发光并且可将光照射到第一基板100的第一表面上方的部分上。根据一实施方式的发光器件ED可包括如上所述的自发光器件。
可选择地，在根据一实施方式的像素电路PC中，可基于像素P的驱动(或操作)方式省略第二开关TFT Tsw2，并且在这种情况下，也可省略设置在第一基板100上的基准电源线RL。
图9是图解图5中所示的第二基板的示图，图10是图9中所示的区域“B3”的放大图。在描述图9和图10时，在下面省略或将简要给出对与图4至图8的元件相同或对应的元件的重复描述。
参照图5、图6、图9和图10，根据本发明的第二基板200可包括第二焊盘部210。
第二焊盘部210可设置在第二基板200的第二表面200b之中的与第一方向X平行的第一边缘部分处，从而与设置在第一基板100上的第一焊盘部110交叠。第二焊盘部210可包括多个第二焊盘，多个第二焊盘沿第一方向X彼此平行地设置在第二基板200的第一边缘部分处。多个第二焊盘可划分(或分类)为多个第二数据焊盘DP2、多个第二栅极焊盘GP2、多个第二像素驱动电源焊盘PPP2和多个第二像素公共电源焊盘CPP2。
根据一实施方式的第二焊盘部210可包括第二数据焊盘部、第二栅极焊盘部、第二像素驱动电源焊盘部和第二像素公共电源焊盘部。
第二数据焊盘部可通过布线部分400电连接至第一焊盘部110的第一数据焊盘部。
根据一实施方式的第二数据焊盘部可包括多个第二数据焊盘DP2。多个第二数据焊盘DP2的每一个可设置成单独(或分别)与设置在第一基板100的第一焊盘部110中的多个第一数据焊盘DP1中的相应第一数据焊盘DP1交叠。根据一实施方式的多个第二数据焊盘DP2的每一个可通过设置在布线部分400中的多条布线之中的多条数据布线410中的相应数据布线410单独(或分别)连接至多个第一数据焊盘DP1中的相应第一数据焊盘DP1。因此，多个第二数据焊盘DP2的每一个可通过相应数据布线410和相应第一数据焊盘DP1电连接至相应数据线DLo和DLe。
第二栅极焊盘部可通过布线部分400电连接至第一焊盘部110的第一栅极焊盘部。
根据一实施方式的第二栅极焊盘部可包括多个第二栅极焊盘GP2。多个第二栅极焊盘GP2的每一个可设置成单独(或分别)与设置在第一基板100的第一焊盘部110中的多个第一栅极焊盘GP1中的相应第一栅极焊盘GP1交叠。根据一实施方式的多个第二栅极焊盘GP2的每一个可单独(或分别)连接至设置在布线部分400中的多条布线之中的多条栅极布线430中的相应栅极布线430的另一端。因此，多个第二栅极焊盘GP2的每一个可通过相应栅极布线430和相应第一栅极焊盘GP1电连接至栅极控制线组GCL中包括的相应栅极控制线。
根据一实施方式的多个第二栅极焊盘GP2可划分(或分类)为第二起始信号焊盘、多个第二移位时钟焊盘、至少一个第二栅极驱动电源焊盘和至少一个第二栅极公共电源焊盘。
第二起始信号焊盘可电连接至设置在布线部分400的栅极布线部分中的起始信号布线。因此，第二起始信号焊盘可通过相应第一起始信号焊盘和多条栅极布线430之中的相应起始信号布线电连接至栅极控制线组GCL中包括的相应起始信号线。
多个第二移位时钟焊盘的每一个可电连接至设置在布线部分400的栅极布线部分中的多条移位时钟布线中的相应移位时钟布线。因此，多个第二移位时钟焊盘的每一个可通过相应第一移位时钟焊盘和多条栅极布线430之中的相应移位时钟布线电连接至栅极控制线组GCL中包括的多条移位时钟线中的相应移位时钟线。
至少一个第二栅极驱动电源焊盘可电连接至设置在布线部分400的栅极布线部分中的至少一条栅极驱动电源布线。因此，至少一个第二栅极驱动电源焊盘可通过相应第一栅极驱动电源焊盘和多条栅极布线430之中的相应栅极驱动电源布线电连接至栅极控制线组GCL中包括的栅极驱动电源线。
至少一个第二栅极公共电源焊盘可电连接至设置在布线部分400的栅极布线部分中的至少一条栅极公共电源布线。因此，至少一个第二栅极公共电源焊盘可通过相应第一栅极公共电源焊盘和多条栅极布线430之中的相应栅极公共电源布线电连接至栅极控制线组GCL中包括的栅极公共电源线。
第二像素驱动电源焊盘部可通过布线部分400电连接至第一焊盘部110的第一像素驱动电源焊盘部。
根据一实施方式的第二像素驱动电源焊盘部可包括多个第二像素驱动电源焊盘PPP2。多个第二像素驱动电源焊盘PPP2的每一个可设置成单独(或分别)与设置在第一基板100的第一焊盘部110中的多个第一像素驱动电源焊盘PPP1中的相应第一像素驱动电源焊盘PPP1交叠。根据一实施方式的多个第二像素驱动电源焊盘PPP2的每一个可通过设置在布线部分400中的多条布线之中的多条像素驱动电源布线450中的相应像素驱动电源布线450单独(或分别)连接至多个第一像素驱动电源焊盘PPP1中的相应第一像素驱动电源焊盘PPP1。因此，多个第二像素驱动电源焊盘PPP2的每一个可通过相应像素驱动电源布线450和相应第一像素驱动电源焊盘PPP1电连接至相应像素驱动电源线PL。
第二像素公共电源焊盘部可通过布线部分400电连接至第一焊盘部110的第一像素公共电源焊盘部。
根据一实施方式的第二像素公共电源焊盘部可包括多个第二像素公共电源焊盘CPP2。多个第二像素公共电源焊盘CPP2的每一个可设置成单独(或分别)与设置在第一基板100的第一焊盘部110中的多个第一像素公共电源焊盘CPP1中的相应第一像素公共电源焊盘CPP1交叠。根据一实施方式的多个第二公共驱动电源焊盘CPP2的每一个可通过设置在布线部分400中的多条布线之中的多条像素公共电源布线470中的相应像素公共电源布线470单独(或分别)连接至多个第一像素公共电源焊盘CPP1中的相应第一像素公共电源焊盘CPP1。因此，多个第二像素公共电源焊盘CPP2的每一个可通过相应像素公共电源布线470和相应第一像素公共电源焊盘CPP1电连接至相应像素公共电源线CPL。
根据一实施方式的第二焊盘部210可包括与设置在第一焊盘部110之中的焊盘的布置顺序相同(或匹配)，沿第一方向X按照一第二像素驱动电源焊盘PPP2、两个第二数据焊盘DP2、一第二栅极焊盘GP2、一第二像素公共电源焊盘CPP2、两个第二数据焊盘DP2和一第二像素驱动电源焊盘PPP2的顺序布置的多个焊盘组PG。例如，多个焊盘组PG可包括第一焊盘组PG1和第二焊盘组PG2，第一焊盘组PG1包括沿第一方向X连续设置的一个第二像素驱动电源焊盘PPP2、两个第二数据焊盘DP2和一个第二栅极焊盘GP2，第二焊盘组PG2包括沿第一方向X连续设置的一个第二像素公共电源焊盘CPP2、两个第二数据焊盘DP2和一个第二像素驱动电源焊盘PPP2。
根据本发明的第二焊盘部210可进一步包括第二基准电源焊盘部。
第二基准电源焊盘部可通过布线部分400电连接至第一焊盘部110的第一基准电源焊盘部。
根据一实施方式的第二基准电源焊盘部可包括多个第二基准电源焊盘RPP2。多个第二基准电源焊盘RPP2的每一个可设置成单独(或分别)与设置在第一基板100的第一焊盘部110中的多个第一基准电源焊盘RPP1中的相应第一基准电源焊盘RPP1交叠。因此，多个第二基准电源焊盘RPP2的每一个可通过相应基准电源布线490和相应第一基准电源焊盘RPP1电连接至相应基准电源线RL。
根据本发明的第二基板200可进一步包括第三焊盘部230和连线部分250。
第三焊盘部230可设置在第二基板200的后表面200b上。例如，第三焊盘部230可设置在第二基板200的后表面200b中的与第一边缘部分相邻的中心部分。
根据一实施方式的第三焊盘部230可包括沿第一方向X彼此分隔开一定间隔的多个第三焊盘(或输入焊盘)。多个第三焊盘可划分(或分类)为多个第三数据焊盘DP、第三像素驱动电源焊盘PPP3、多个第三栅极焊盘GP3、以及多个第三像素公共电源焊盘CPP3。
根据一实施方式的第三焊盘部230可包括第三数据焊盘部、第三像素驱动电源焊盘部、第三栅极焊盘部和第三像素公共电源焊盘部。
第三焊盘部230可包括：包括第三数据焊盘部和第三像素驱动电源焊盘部的第一区域(或中央区域)、包括第三栅极焊盘部的第二区域(或一个区域)、以及包括第三像素公共电源焊盘部的第三区域(或另一个区域)。
第三数据焊盘部可通过连线部分250电连接至第二焊盘部210的第二数据焊盘部。
根据一实施方式的第三数据焊盘部可包括多个第三数据焊盘DP3。多个第三数据焊盘DP3可沿第一方向X平行地且彼此分隔开一定间隔地设置在第三焊盘部230的第一区域中。
根据一实施方式的多个第三数据焊盘DP3的每一个可通过连线部分250单独(或分别)连接至设置在第二焊盘部210中的多个第二数据焊盘DP2之中的相应第二数据焊盘DP2。多个第三数据焊盘DP3的每一个可被提供来自驱动电路单元500的驱动IC 530的数据信号。根据一实施方式的数据信号可通过多个第三数据焊盘DP3之中的相应第三数据焊盘DP3和连线部分250提供至设置在第二焊盘部210中的多个第二数据焊盘DP2的每一个。
第三像素驱动电源焊盘部可通过连线部分250电连接至第二焊盘部210的第二像素驱动电源焊盘部。
根据一实施方式的第三像素驱动电源焊盘部可包括多个第三像素驱动电源焊盘PPP3。多个第三像素驱动电源焊盘PPP3可沿第一方向X平行地且彼此分隔开一定间隔地设置在第三焊盘部230的第一区域中。
根据一实施方式的多个第三像素驱动电源焊盘PPP3的每一个可通过连线部分250单独(或分别)连接至设置在第二焊盘部210中的多个第二像素驱动电源焊盘PPP2之中的相应第二像素驱动电源焊盘PPP2。例如，多个第三像素驱动电源焊盘PPP3的每一个可被提供来自驱动电路单元500的驱动IC 530的像素驱动电源。根据一实施方式的像素驱动电源可通过多个第三像素驱动电源焊盘PPP3之中的相应第三像素驱动电源焊盘PPP3和连线部分250提供至设置在第二焊盘部210中的多个第二像素驱动电源焊盘PPP2的每一个。
多个第三数据焊盘DP3和多个第三像素驱动电源焊盘PPP3可按照与设置在第二焊盘部210中的多个第二数据焊盘DP2和多个第二像素驱动电源焊盘PPP2的布置顺序相同的顺序平行地设置在第三焊盘部230的第一区域中。
第三栅极焊盘部可通过连线部分250电连接至第二焊盘部210的第二栅极焊盘部。
根据一实施方式的第三栅极焊盘部可包括多个第三栅极焊盘GP3。多个第三栅极焊盘GP3可沿第一方向X平行地且彼此分隔开一定间隔地设置在第三焊盘部230的第二区域中。
根据一实施方式的多个第三栅极焊盘GP3的每一个可通过连线部分250单独(或分别)连接至设置在第二焊盘部210中的多个第二栅极焊盘GP2之中的相应第二栅极焊盘GP2。例如，多个第三栅极焊盘GP3的每一个可被提供来自驱动电路单元500的时序控制器570的栅极控制信号。根据一实施方式的栅极控制信号可通过多个第三栅极焊盘GP3之中的相应第三栅极焊盘GP3和连线部分250提供至设置在第二焊盘部210中的多个第二栅极焊盘GP2的每一个。
根据一实施方式的多个第三栅极焊盘GP3可划分(或分类)为第三起始信号焊盘、多个第三移位时钟焊盘、至少一个第三栅极驱动电源焊盘和至少一个第三栅极公共电源焊盘。
第三起始信号焊盘可通过连线部分250电连接至设置在第二焊盘部210中的第二起始信号焊盘。例如，第三起始信号焊盘可被提供来自驱动电路单元500的时序控制器570的起始信号(或脉冲)。根据一实施方式的起始信号可通过多个第三起始信号焊盘之中的相应第三起始信号焊盘和连线部分250提供至设置在第二焊盘部210中的第二起始信号焊盘。
多个第三移位时钟焊盘的每一个可通过连线部分250电连接至设置在第二焊盘部210中的多个第二移位时钟焊盘之中的相应第二移位时钟焊盘。例如，多个第三移位时钟焊盘的每一个可被单独提供来自驱动电路单元500的时序控制器570的多个栅极移位时钟之一。根据一实施方式的多个栅极移位时钟的每一个可通过多个第三移位时钟焊盘之中的相应第三移位时钟焊盘和连线部分250提供至设置在第二焊盘部210中的第二移位时钟焊盘。
至少一个第三栅极驱动电源焊盘可通过连线部分250电连接至设置在第二焊盘部210中的至少一个第二栅极驱动电源焊盘。例如，至少一个第三栅极驱动电源焊盘可被提供来自驱动电路单元500的电源电路单元590的栅极驱动电源。根据一实施方式的栅极驱动电源可通过多个第三栅极驱动电源焊盘之中的相应第三栅极驱动电源焊盘和连线部分250提供至设置在第二焊盘部210中的第二栅极驱动电源焊盘。
至少一个第三栅极公共电源焊盘可通过连线部分250电连接至设置在第二焊盘部210中的至少一个第二栅极公共电源焊盘。例如，至少一个第三栅极公共电源焊盘可被提供来自驱动电路单元500的电源电路单元590的栅极公共电源。根据一实施方式的栅极公共电源可通过多个第三栅极公共电源焊盘之中的相应第三栅极公共电源焊盘和连线部分250提供至设置在第二焊盘部210中的第二栅极公共电源焊盘。
第三像素公共电源焊盘部可包括至少一个第三像素公共电源焊盘CPP3。至少一个第三像素公共电源焊盘CPP3可设置在第三焊盘部230的第三区域中。
至少一个第三像素公共电源焊盘CPP3可通过连线部分250单独(或分别)连接至设置在第二焊盘部210中的相应第二像素公共电源焊盘CPP2。例如，至少一个第三像素公共电源焊盘CPP3可被提供来自驱动电路单元500的电源电路单元590的像素公共电源。根据一实施方式的像素公共电源可通过多个第三像素公共电源焊盘CPP3之中的相应第三像素公共电源焊盘CPP3和连线部分250提供至设置在第二焊盘部210中的多个第二像素公共电源焊盘CPP2的每一个。
第三焊盘部230可进一步包括设置在第一区域与第二区域之间并且包括多个虚拟焊盘的第一虚拟区域、以及设置在第一区域与第三区域之间并且包括多个虚拟焊盘的第二虚拟区域。
根据一实施方式的第三焊盘部230可进一步包括第三基准电源焊盘部。
第三基准电源焊盘部可通过连线部分250电连接至第二焊盘部210的第二基准电源焊盘部。
根据一实施方式的第三基准电源焊盘部可包括多个第三基准电源焊盘RPP3。多个第三基准电源焊盘RPP3可沿第一方向X平行地且彼此分隔开一定间隔地设置在第三焊盘部230的第一区域中。
根据一实施方式的多个第三基准电源焊盘RPP3的每一个可通过连线部分250单独(或分别)连接至设置在第二焊盘部210中的多个第二基准电源焊盘RPP2之中的相应第二基准电源焊盘RPP2。例如，多个第三基准电源焊盘RPP3的每一个可被提供来自驱动电路单元500的驱动IC 530的基准电源。根据一实施方式的基准电源可通过多个第三基准电源焊盘RPP3之中的相应第三基准电源焊盘RPP3和连线部分250提供至设置在第二焊盘部210中的多个第二基准电源焊盘RPP2的每一个。
第三焊盘部230的第一区域中的多个第三像素驱动电源焊盘PPP3、多个第三数据焊盘DP3和多个第三基准电源焊盘RPP3的每一个可按照与设置在第二焊盘部210中的多个第二像素驱动电源焊盘PPP2、多个第二数据焊盘DP2和多个第二基准电源焊盘RPP2的布置顺序相同的顺序平行地设置。
连线部分250可设置在第二焊盘部210与第三焊盘部230之间。连线部分250可包括单独(或分别)将第二焊盘部210的第二焊盘连接至第三焊盘部230的第三焊盘的多条连线。
根据一实施方式的多条连线可划分(或分类)为多条数据连线251、多条栅极连线253、多条像素驱动电源连线255和像素公共电源连线257。因此，连线部分250可包括多条数据连线251、多条栅极连线253、多条像素驱动电源连线255和像素公共电源连线257。
根据另一实施方式，连线部分250可包括数据连线部分、栅极连线部分、像素驱动电源连线部分和像素公共电源连线部分。
数据连线部分(或第一连线部分)可将第二焊盘部210的第二数据焊盘部电连接至第三焊盘部230的第三数据焊盘部。
根据一实施方式的数据连线部分可包括多条数据连线251。多条数据连线(或第一连线)251的每一条可单独(或分别)将设置在第二焊盘部210中的多个第二数据焊盘DP2中的相应第二数据焊盘连接至设置在第三焊盘部230中的多个第三数据焊盘DP3中的相应第三数据焊盘。因此，提供至多个第三数据焊盘DP3的每一个的数据信号可通过相应数据连线251提供至相应第二数据焊盘DP2并且可通过相应数据布线410和相应第一数据焊盘DP1提供至相应数据线DLo和DLe。
栅极连线部分(或第二连线部分)可将第二焊盘部210的第二栅极焊盘部电连接至第三焊盘部230的第三栅极焊盘部。
根据一实施方式的栅极连线部分可包括多条栅极连线253。多条栅极连线(或第二连线)253的每一条可单独(或分别)将设置在第二焊盘部210中的多个第二栅极焊盘DP2中的相应第二栅极焊盘连接至设置在第三焊盘部230中的多个第三栅极焊盘GP3中的相应第三栅极焊盘。因此，提供至多个第三栅极焊盘GP3的每一个的栅极控制信号可通过相应栅极连线253提供至相应第二栅极焊盘GP2并且可通过相应栅极布线430和相应第一栅极焊盘GP1提供至栅极控制线组GCL中包括的相应栅极连线。
根据一实施方式的多条栅极连线253可划分(或分类)为起始信号连线253a、多条移位时钟连线253b、至少一条栅极驱动电源连线253c、和至少一条栅极公共电源连线253d。因此，栅极连线部分可包括起始信号连线253a、多条移位时钟连线253b、至少一条栅极驱动电源连线253c、和至少一条栅极公共电源连线253d。
起始信号连线253a可将设置在第二焊盘部210中的第二起始信号焊盘电连接至设置在第三焊盘部230中的第三起始信号焊盘。因此，提供至第三起始信号焊盘的起始信号可通过起始信号连线提供至第二起始信号焊盘并且可通过起始信号布线和第一起始信号焊盘提供至栅极控制线组GCL中包括的相应起始信号线。
多条移位时钟连线253b的每一条可将设置在第二焊盘部210中的多个第二移位时钟焊盘中的相应第二移位时钟焊盘电连接至设置在第三焊盘部230中的多个第三移位时钟焊盘中的相应第三移位时钟焊盘。因此，提供至多个第三移位时钟焊盘的每一个的栅极移位时钟可通过相应移位时钟连线253b提供至相应第二移位时钟焊盘并且可通过移位时钟布线和第一移位时钟焊盘提供至栅极控制线组GCL中包括的相应移位时钟线。
至少一条栅极驱动电源连线253c可将设置在第二焊盘部210中的至少一个第二栅极驱动电源焊盘电连接至设置在第三焊盘部230中的至少一个第三栅极驱动电源焊盘。因此，提供至第三栅极驱动电源焊盘的栅极驱动电源可通过栅极驱动电源连线253c提供至第二栅极驱动电源焊盘并且可通过栅极驱动电源布线和第一栅极驱动电源焊盘提供至栅极控制线组GCL中包括的栅极驱动电源线。
至少一条栅极公共电源连线253d可将设置在第二焊盘部210中的至少一个第二栅极公共电源焊盘电连接至设置在第三焊盘部230中的至少一个第三栅极公共电源焊盘。因此，提供至第三栅极公共电源焊盘的栅极公共电源可通过栅极公共电源连线253d提供至第二栅极公共电源焊盘并且可通过栅极公共电源布线和第一栅极公共电源焊盘提供至栅极控制线组GCL中包括的栅极公共电源线。
像素驱动电源连线部分(或第三连线部分)可将第二焊盘部210的第二像素驱动电源焊盘部电连接至第三焊盘部230的第三像素驱动电源焊盘部。
根据一实施方式的像素驱动电源连线部分可包括多条像素驱动电源连线255。多条像素驱动电源连线(或第三连线)255的每一条可单独(或分别)将设置在第二焊盘部210中的多个第二像素驱动电源焊盘PPP2连接至设置在第三焊盘部230中的多个第三像素驱动电源焊盘PPP3。因此，提供至多个第三像素驱动电源焊盘PPP3的每一个的像素驱动电源可通过相应像素驱动电源连线255提供至相应第二像素驱动电源焊盘PPP2并且可通过像素驱动电源布线450和相应第一像素驱动电源焊盘PPP1提供至相应像素驱动电源线PL。
多条数据连线251、多条栅极连线253和多条像素驱动电源连线255可各自包括连接至第二焊盘部210的第一线部分、连接至第三焊盘部230的第二线部分、以及连接在第一线部分与第二线部分之间的第三线部分。第一线部分和第二线部分的每一个可具有直线形状，并且第三线部分可具有非直线形状。例如，第三线部分可具有与第一线部分和第二线部分之间的最短路径对应的斜线形状(disgonal shape)。
像素公共电源连线部分(或第四连线部分)可将第二焊盘部210的第二像素公共电源焊盘部电连接至第三焊盘部230的像素公共电源焊盘部。
根据一实施方式的像素公共电源连线部分可包括像素公共电源连线257。多条像素公共电源连线(或第四连线)257的每一条可将设置在第二焊盘部210中的多个第二像素公共电源焊盘CPP2共同地连接至设置在第三焊盘部230中的多个第三像素公共电源焊盘CPP3。因此，提供至至少一个第三像素公共电源焊盘CPP3的每一个的像素公共电源可通过像素公共电源连线257提供至多个第二像素公共电源焊盘CPP2，可通过多条像素公共电源布线470中的相应像素公共电源布线和多个第一像素公共电源焊盘CPP1中的相应第一像素公共电源焊盘提供至多条像素公共电源线CPL的每一条，并且可通过多个公共电源接触部分CPCP的每一个提供至公共电极CE。
根据一实施方式的像素公共电源连线257可包括第一公共连线257a、第二公共连线257b和多条第三公共连线257c。
第一公共连线257a可共同地连接至设置在第三焊盘部230中的至少一个第三像素公共电源焊盘CPP3。例如，第一公共连线257a可设置在第二基板200的后表面200b的一个拐角部分处。
第一公共连线257a可设置或形成在第二焊盘部210与第三焊盘部230之间的第二基板200的后表面200b上，以具有相对较宽的尺寸(或区域)，使得所施加的像素公共电源的压降被最小化。根据一实施方式的第一公共连线257a的尺寸可沿从其一侧到其另一侧的方向逐步增加。例如，根据一实施方式的第一公共连线257a的尺寸可沿从第三焊盘部230到第二基板200的外表面OS的方向逐步增加。
在根据一实施方式的第一公共连线257a中，与第三焊盘部230相邻的一侧可共同地连接至设置在第三焊盘部230中的至少一个第三像素公共电源焊盘CPP3，并且与第二焊盘部210相邻的另一侧可与第二公共连线257b交叠。例如，第一公共连线257a可与数据连线251或栅极连线253一起设置在第二基板200的后表面200b上。
第二公共连线257b可设置在第二基板200的后表面200b的第一边缘部分处，以与第一基板100的第一边缘部分交叠并且与第二焊盘部210相邻。根据一实施方式的第二公共连线257b可与第一方向X平行地设置，以面对设置在第二焊盘部210中的所有焊盘。例如，第二公共连线257b可具有尺寸(或区域)相对较宽的条形，用来将施加至像素公共电源连线257的像素公共电压的压降最小化。
第二公共连线257b可与多条像素驱动电源连线255、多条数据连线251和多条栅极连线253的每一条交叠。例如，数据连线251可设置在栅极连线253上，并且第二公共连线257b可设置在像素驱动电源连线255上。此外，像素驱动电源连线255可与数据连线251一起设置在栅极连线253上。
第二公共连线257b的一侧可通过连线接触孔257h电连接至第一公共连线257a的另一侧。
多条第三公共连线257c的每一条可共同地连接至第二公共连线257b并且可连接至多个第二焊盘之中的相应第二焊盘。根据一实施方式的多条第三公共连线257c的每一条可沿从第二公共连线257b的另一侧到设置在第二焊盘部210中的多个第二像素公共电源焊盘CPP2的方向延伸(或突出)，并且可电连接至多个第二像素公共电源焊盘CPP2中的相应第二像素公共电源焊盘。例如，多条第三公共连线257c的每一条可与第二公共连线257b一起形成。此外，多条第三公共连线257c和第二公共连线257b可与第二焊盘部210的焊盘一起形成。
根据一实施方式的连线部分250可进一步包括基准电源连线部分。
基准电源连线部分(或第五连线部分)可将第二焊盘部210的第二基准电源焊盘部电连接至第三焊盘部230的第三基准电源焊盘部。
根据一实施方式的基准电源连线部分可包括多条基准电源连线259。多条基准电源连线(或第五连线)259的每一条可将设置在第二焊盘部210中的多个第二基准电源焊盘RPP2中的相应第二基准电源焊盘单独(分别)连接至设置在第三焊盘部230中的多个第三基准电源焊盘RPP3中的相应第三基准电源焊盘。因此，提供至多个第三基准电源焊盘RPP3的每一个的基准电压可通过相应基准电源连线259提供至相应第二基准电源焊盘RPP2并且可通过基准电源布线490和第一基准电源焊盘RPP1提供至相应基准电源线RL。
多条基准电源连线259可各自包括连接至相应第二基准电源焊盘RPP2的第一线部分、连接至第三基准电源焊盘RPP3的第二线部分、以及连接在第一线部分与第二线部分之间的第三线部分。第一线部分和第二线部分的每一个可具有直线形状，并且第三线部分可具有非直线形状。例如，第三线部分可具有与第一线部分和第二线部分之间的最短路径对应的斜线形状。
根据一实施方式的连线部分250可进一步包括栅极控制信号传输部分254。
栅极控制信号传输部分(或第六连线部分)254可绕过(bypass)第三焊盘部230并且可将第三栅极焊盘部电连接至栅极连线部分。
根据一实施方式的栅极控制信号传输部分254可包括多条栅极控制信号传输线。
多条栅极控制信号传输线(或第六连线)的每一条可选择性地将设置在第三焊盘部230中的多个第三栅极焊盘GP3中的相应第三栅极焊盘连接至多条栅极连线中的相应栅极连线。例如，多条栅极控制信号传输线和多条栅极连线253可设置在第二基板200的后表面200b上的不同层上，并且多条栅极连线253的每一条的相应一侧可通过连线接触孔电连接至相应栅极控制信号传输线。可选择地，多条栅极连线253的每一条的另一侧可穿过两个相邻第三焊盘之间的区域并且可选择性地连接至多条栅极控制信号传输线而不与设置在第三焊盘部230中的第三焊盘交叠。
根据一实施方式的多条栅极控制信号传输线可划分(或分类)为起始信号传输线254a、多条移位时钟传输线254b、至少一条栅极驱动电源传输线254c和至少一条栅极公共电源传输线254d。因此，栅极控制信号传输部分254可包括起始信号传输线254a、多条移位时钟传输线254b、至少一条栅极驱动电源传输线254c和至少一条栅极公共电源传输线254d。
起始信号传输线254a可将第三起始信号焊盘电连接至起始信号连线253a。根据一实施方式的起始信号传输线254a可包括与第三起始信号焊盘电连接的一个线部分、与起始信号连线253a电连接的另一个线部分、以及电连接在其一个线部分与其另一个线部分之间并绕过第三焊盘部230的中间线部分。
起始信号传输线254a的一个线部分可与第二方向Y平行地设置并且可电连接至第三起始信号焊盘。
起始信号传输线254a的另一个线部分可与第一方向X平行地与第三焊盘部230相邻设置并且可电连接至起始信号连线253a。例如，起始信号传输线254a的另一个线部分可通过连线接触孔电连接至起始信号连线253a。因此，提供至第三起始信号焊盘的起始信号可通过起始信号传输线254a、起始信号连线253a、第二起始信号焊盘、起始信号布线和第一起始信号焊盘提供至栅极控制线组GCL中包括的起始信号线。
起始信号传输线254a的中间线部分可包括第一中间线和第二中间线，第一中间线与第一方向X平行地从一个线部分延伸，第二中间线从第一中间线延伸并与第三焊盘部230的一端(或左端)分隔开并且电连接至另一个线部分。例如，中间线部分可具有绕过第三焊盘部230的“┏”形状。
根据一实施方式的起始信号连线253a可穿过第三焊盘部230并且可电连接至起始信号传输线254a的另一个线部分。例如，起始信号连线253a可设置成穿过两个相邻第三焊盘之间的区域并且不与设置在第三焊盘部230中的第三焊盘交叠。在这种情况下，提供至起始信号连线253a的起始信号不会基于提供至第三焊盘的信号而改变(或变化)并且可保持在原始电压电平。
多条移位时钟传输线254b的每一条可选择性地将多个移位时钟焊盘中的相应第三移位时钟焊盘连接至多条移位时钟连线253b中的相应移位时钟连线。例如，当栅极控制信号传输部分254包括第一至第四移位时钟传输线254b并且连线部分250包括多条第一至第四移位时钟连线253b时，多条第一移位时钟连线253b的每一条可共同地连接至第一移位时钟传输线254b，多条第二移位时钟连线253b的每一条可共同地连接至第二移位时钟传输线254b，多条第三移位时钟连线253b的每一条可共同地连接至第三移位时钟传输线254b，并且多条第四移位时钟连线253b的每一条可共同地连接至第四移位时钟传输线254b。
多条移位时钟传输线254b的每一条可具有围绕起始信号传输线254a的形状并且可与起始信号传输线254a平行地设置而绕过第三焊盘部230。根据一实施方式的多条移位时钟传输线254b的每一条可包括与相应第三移位时钟焊盘电连接的一个线部分、与相应移位时钟连线253b电连接的另一个线部分、以及电连接在其一个线部分与其另一个线部分之间以绕过第三焊盘部230的中间线部分。例如，多条移位时钟传输线254b的每一条的另一个线部分可通过连线接触孔电连接至相应移位时钟连线253b。因此，提供至多个第三移位时钟焊盘的每一个的栅极移位时钟可通过相应移位时钟传输线254b、相应移位时钟连线253b、相应第二移位时钟焊盘、相应栅极移位时钟布线和相应第一移位时钟焊盘提供至栅极控制线组GCL中包括的移位时钟线。
根据一实施方式的多条移位时钟连线253b的每一条可穿过第三焊盘部230并且可电连接至相应移位时钟传输线254b的另一个线部分。例如，多条移位时钟连线253b的每一条可设置成穿过两个相邻第三焊盘之间的区域而不与设置在第三焊盘部230中的第三焊盘交叠。在这种情况下，提供至多条移位时钟连线253b的每一条的栅极移位时钟不会基于提供至第三焊盘的信号而改变(或变化)并且可保持在原始电压电平。
至少一条栅极驱动电源传输线254c可将至少一个栅极驱动电源焊盘电连接到至少一条栅极驱动电源连线253c。
至少一条栅极驱动电源传输线254c可具有围绕最外侧的移位时钟传输线254b的形状并且可与移位时钟传输线254b平行地设置而绕过第三焊盘部230。根据一实施方式的至少一条栅极驱动电源传输线254c可包括与第三栅极驱动电源焊盘电连接的一个线部分、与栅极驱动电源连线253c电连接的另一个线部分、以及电连接在其一个线部分与其另一个线部分之间以绕过第三焊盘部230的中间线部分。例如，至少一条栅极驱动电源传输线254c的另一个线部分可通过连线接触孔电连接至栅极驱动电源连线253c。因此，提供给至少一个栅极驱动电源焊盘的栅极驱动电源可通过栅极驱动电源传输线254c、栅极驱动电源连线253c、第二栅极驱动电源焊盘、栅极驱动电源布线和第一栅极驱动电源焊盘提供至栅极控制线组GCL中包括的栅极驱动电源线。
根据一实施方式的至少一条栅极驱动电源连线253c可穿过第三焊盘部230并且可电连接至栅极驱动电源传输线254c的另一个线部分。例如，至少一条栅极驱动电源连线253c可设置成穿过两个相邻第三焊盘之间的区域而不与设置在第三焊盘部230中的第三焊盘交叠。在这种情况下，提供至栅极驱动电源连线253c的栅极驱动电源不会基于提供至第三焊盘的信号而改变(或变化)并且可保持在原始电压电平。
至少一条栅极公共电源传输线254d可将至少一个栅极公共电源焊盘电连接到至少一条栅极公共电源连线253d。
至少一条栅极公共电源传输线254d可具有围绕栅极驱动电源传输线254c的形状并且可与栅极驱动电源传输线254c平行地设置而绕过第三焊盘部230。根据一实施方式的至少一条栅极公共电源传输线254d可包括与第三栅极公共电源焊盘电连接的一个线部分、与栅极公共电源连线253d电连接的另一个线部分、以及电连接在其一个线部分与其另一个线部分之间以绕过第三焊盘部230的中间线部分。例如，至少一条栅极公共电源传输线254d的另一个线部分可通过连线接触孔电连接至栅极公共电源连线253d。因此，提供给至少一个栅极公共电源焊盘的栅极公共电源可通过栅极公共电源传输线254d、栅极公共电源连线253d、第二栅极公共电源焊盘、栅极公共电源布线和第一栅极公共电源焊盘提供至栅极控制线组GCL中包括的栅极公共电源线。
根据一实施方式的至少一条栅极公共电源连线253d可穿过第三焊盘部230并且可电连接至栅极公共电源传输线254d的另一个线部分。例如，至少一条栅极公共电源连线253d可设置成穿过两个相邻第三焊盘之间的区域而不与设置在第三焊盘部230中的第三焊盘交叠。在这种情况下，提供至栅极公共电源连线253d的栅极公共电源不会基于提供至第三焊盘的信号而改变(或变化)并且可保持在原始电压电平。
图11是图解图7中所示的第i级电路单元的电路图。
参照图6至图8和图11，根据本发明的第i级电路单元150i可响应于从设置在第一基板100上的栅极控制线组GCL提供的栅极控制信号输出两个扫描信号SSi和SSi+1以及进位信号CSi。
根据一实施方式的栅极控制信号可包括：起始信号Vst；包括多个扫描时钟sCLK和多个进位时钟cCLK的多个移位时钟；第一至第三栅极驱动电源GVdd1、GVdd2和GVdd3；以及第一和第二栅极公共电源GVss1和GVss2。在这种情况下，栅极控制线组GCL可包括起始信号线、多条扫描时钟线、多条进位时钟线、第一至第三栅极驱动电源线、以及第一和第二栅极公共电源线。
根据一实施方式的栅极控制信号可包括第一至第j进位时钟和第一至第j扫描时钟。例如，j可以是4，但不限于此，可以是6、8或10或者更大的偶数。
当栅极控制信号包括第一至第四进位时钟时，第一进位时钟可施加至第4k-3(其中k是自然数)级电路单元，第二进位时钟可施加至第4k-2级电路单元，第三进位时钟可施加至第4k-1级电路单元，并且第四进位时钟可施加至第4k级电路单元。当栅极控制信号包括第一至第四扫描时钟时，第一和第二扫描时钟可施加至奇数级电路单元，并且第三和第四扫描时钟可施加至偶数级电路单元。
此外，根据一实施方式的栅极控制信号可进一步包括正向驱动信号FWS和反向驱动信号BWS。在这种情况下，栅极控制线组GCL可进一步包括正向驱动信号线和反向驱动信号线。
根据一实施方式的栅极控制信号可进一步包括用于外部感测模式的外部感测线选择信号Slss、外部感测复位信号Srst和外部感测控制信号Scs。在这种情况下，栅极控制线组GCL可进一步包括外部感测选择信号线、外部感测复位信号线和外部感测控制信号线。
根据本发明的第i级电路单元150i可包括分支网153、节点控制电路NCC、第一反相器电路IC1、第二反相器电路IC2、节点复位电路NRC和输出缓存器电路OBC。
分支网153可实现为在节点控制电路NCC、第一反相器电路IC1、第二反相器电路IC2、节点复位电路NRC和输出缓存器电路OBC之间形成电路连接并且可选择性地连接至栅极控制线组GCL的线。
分支网153可选择性地连接至栅极控制线组GCL的线。根据一实施方式的分支网153可包括第一至第三控制节点Q、QBo和QBe以及网线NL。
第一至第三控制节点Q、QBo和QBe的每一个可设置在布置于第一基板100的第i水平行中的每个像素区域的上边缘区域(或下边缘区域)中。第一至第三控制节点Q、QBo和QBe的每一个可与第一方向X或栅极线平行地设置。例如，第一至第三控制节点Q、QBo和QBe的每一个可与栅极线相邻设置。
网线NL可选择性地连接至栅极控制线组GCL的线并且可选择性地连接至第一至第三控制节点Q、QBo和QBe。此外，网线NL可选择性地连接在构成级电路单元150i的电路之间。
节点控制电路NCC可实现为控制第一至第三控制节点Q、QBo和QBe的每一个的电压。
根据一实施方式的节点控制电路NCC可通过网线NL连接至第一至第三控制节点Q、QBo和QBe的每一个，并且可实现为响应于通过网线NL提供的起始信号Vst、复位信号Vrst和第一栅极驱动电源GVdd1控制第一至第三控制节点Q、QBo和QBe的每一个的电压。例如，起始信号Vst可以是从第i-2级电路单元150i-2输出的第i-2进位信号CSi-2。复位信号Vrst可以是从第i+2级电路单元150i+2输出的第i+2进位信号CSi+2。
根据另一实施方式，节点控制电路NCC可通过网线NL连接至第一至第三控制节点Q、QBo和QBe的每一个，并且可响应于通过网线NL提供的起始信号Vst、复位信号Vrst、正向驱动信号FWS、反向驱动信号BWS和第一栅极驱动电源GVdd1控制第一至第三控制节点Q、QBo和QBe的每一个的电压。例如，当正向驱动信号FWS具有高电压电平(或高电位电压电平)时，反向驱动信号BWS可具有低电压电平(或低电位电压电平)；当正向驱动信号FWS具有低电压电平(或低电位电压电平)时，反向驱动信号BWS可具有高电压电平(或高电位电压电平)。例如，当正向驱动信号FWS具有高电压电平时，栅极驱动电路150可基于正向扫描驱动向从第一条栅极线起一直到最后一条栅极线提供扫描信号；当反向驱动信号BWS具有高电压电平时，栅极驱动电路150可基于反向扫描驱动向从最后一条栅极线起一直到第一条栅极线提供扫描信号。本文中，高电压电平可称为第一电压电平、高电位电压电平、栅极导通电压电平或晶体管导通电压电平，低电压电平可称为第二电压电平、低电位电压电平、栅极截止电压电平或晶体管截止电压电平。
第一反相器电路IC1可基于第一控制节点Q的电压对第二控制节点QBo的电压进行控制或放电。根据一实施方式的第一反相器电路IC1可通过网线NL连接至第二栅极驱动电源GVdd2、第一控制节点Q、第二控制节点QBo、第一栅极公共电源GVss1和第二栅极公共电源GVss2。第一反相器电路IC1可响应于第二栅极驱动电源GVdd2和第一控制节点Q的电压将第一栅极公共电源GVss1提供至第二控制节点QBo，以将第二控制节点QBo的电压放电。
第二反相器电路IC2可基于第一控制节点Q的电压对第三控制节点QBe的电压进行控制或放电。根据一实施方式的第二反相器电路IC2可通过网线NL连接至第三栅极驱动电源GVdd3、第一控制节点Q、第三控制节点QBe、第一栅极公共电源GVss1和第二栅极公共电源GVss2。第二反相器电路IC2可响应于第三栅极驱动电源GVdd3和第一控制节点Q的电压将第一栅极公共电源GVss1提供至第三控制节点QBe，以将第三控制节点QBe的电压放电。
第二栅极驱动电源GVdd2和第三栅极驱动电源GVdd3可具有反相(或彼此相反)的电压电平。例如，当第二栅极驱动电源GVdd2具有高电压电平时，第三栅极驱动电源GVdd3可具有低电压电平；当第二栅极驱动电源GVdd2具有低电压电平时，第三栅极驱动电源GVdd3可具有高电压电平。
第二栅极公共电源GVss2和第一栅极公共电源GVss1可具有相同的电压电平或不同的电压电平。
节点复位电路NRC可在第一控制节点Q的电压具有高电压电平的同时保持第二控制节点QBo和第三控制节点QBe的每一个的电压电平。
根据一实施方式的节点复位电路NRC可响应于通过网线NL提供的起始信号Vst和复位信号Vrst同时将第二控制节点QBo的电压和第三控制节点QBe的电压复位。例如，节点复位电路NRC可响应于起始信号Vst和复位信号Vrst将第一栅极公共电源GVss1提供至第二控制节点QBo和第三控制节点QBe，因而可将第二控制节点QBo和第三控制节点QBe保持在第一栅极公共电源GVss1的电压电平。
根据另一实施方式，节点复位电路NRC可响应于通过网线NL提供的起始信号Vst、复位信号Vrst、正向驱动信号FWS和反向驱动信号BWS同时将第二控制节点QBo的电压和第三控制节点QBe的电压复位。例如，节点复位电路NRC可响应于起始信号Vst、复位信号Vrst、正向驱动信号FWS和反向驱动信号BWS将第一栅极公共电源GVss1提供至第二控制节点QBo和第三控制节点QBe，因而可将第二控制节点QBo和第三控制节点QBe的每一个保持在第一栅极公共电源GVss1的电压电平。
输出缓存器电路OBC可实现为基于通过网线NL提供的进位时钟cCLK、扫描时钟sCLK、第一栅极公共电源GVss1和第三栅极公共电源GVss3，响应于第一至第三控制节点Q、QBo和QBe的每一个的电压依次地输出具有栅极导通电压电平的两个扫描信号或者依次地输出具有栅极截止电压电平的两个扫描信号。
当第一控制节点Q的电压具有高电压电平并且第二控制节点QBo和第三控制节点QBe的每一个的电压具有低电压电平时，根据一实施方式的输出缓存器电路OBC可输出对应于进位时钟cCLK的第i进位信号CSi、对应于奇数扫描时钟sCLKo的第i扫描信号SSi和对应于偶数扫描时钟sCLKe的第i+1扫描信号SSi+1的每一个。例如，第i进位信号CSi可作为起始信号Vst提供至第i+2级电路单元，第i扫描信号SSi可提供至奇数栅极线GLo(或第i栅极线GLi)，第i+1扫描信号SSi+1可提供至偶数栅极线GLe(或第i+1栅极线GLi+1)。
当第一控制节点Q和第三控制节点QBe的每一个的电压具有低电压电平并且第二控制节点QBo的电压具有高电压电平时，根据一实施方式的输出缓存器电路OBC可输出每一个都具有与第三栅极公共电源GVss3的电压电平对应的栅极截止电压电平的第i扫描信号SSi和第i+1扫描信号SSi+1的每一个，并且可输出具有与第一栅极公共电源GVss1的电压电平对应的栅极截止电压电平的第i进位信号CSi。
当第一控制节点Q和第二控制节点QBo的每一个的电压具有低电压电平并且第三控制节点QBe的电压具有高电压电平时，根据一实施方式的输出缓存器电路OBC可输出每一个都具有与第三栅极公共电源GVss3的电压电平对应的栅极截止电压电平的第i扫描信号SSi和第i+1扫描信号SSi+1的每一个，并且可输出具有与第一栅极公共电源GVss1的电压电平对应的栅极截止电压电平的第i进位信号CSi。
根据一实施方式的输出缓存器电路OBC可设置在与第一方向X平行的第i水平行的中央区域中。例如，当输出缓存器电路OBC与水平行的一端(或另一端)相邻设置时，由于水平行的线电阻，扫描信号的电压电平可沿从栅极线的一端到其另一端的方向降低，因而，为了防止这种问题，输出缓存器电路OBC应当设置在与第一方向X平行的第i水平行的中央区域中，但不限于此；当栅极线的总长度相对较短时，输出缓存器电路OBC可设置在第i水平行的一侧或另一侧。
第一至第三栅极公共电源GVss1、GVss2和GVss3可具有相同的电压电平或不同的电压电平。
根据本发明的第i级电路单元150i可进一步包括第四控制节点Qm、第一感测控制电路SCC1和第二感测控制电路SCC2。
第四控制节点Qm可实现为电连接在第一感测控制电路SCC1与第二感测控制电路SCC2之间。第四控制节点Qm可包括在分支网153中并且可通过网线NL电连接在第一感测控制电路SCC1与第二感测控制电路SCC2之间。
第一感测控制电路SCC1可实现为响应于通过分支网153提供的第i进位信号CSi、外部感测线选择信号Slss、外部感测控制信号Scs、外部感测复位信号Srst和第一栅极驱动电源GVdd1控制第一控制节点Q和第四控制节点Qm的每一个的电压。例如，第一感测控制电路SCC1可响应于具有高电压电平的第i进位信号CSi和具有高电压电平的外部感测线选择信号Slss将第一栅极驱动电源GVdd1充入到第四控制节点Qm中，然后可响应于充入到第四控制节点Qm中的电压、在垂直消隐时段的前期提供的具有高电压电平的外部感测控制信号Scs、以及第一栅极驱动电源GVdd1，控制第一控制节点Q的电压。因此，输出缓存器电路OBC可基于第一控制节点Q的电压在垂直消隐时段期间输出对应于进位时钟cCLK的第i进位信号CSi、对应于奇数扫描时钟sCLKo的第i扫描信号SSi和对应于偶数扫描时钟sCLKe的第i+1扫描信号SSi+1的每一个。
此外，第一感测控制电路SCC1可响应于通过分支网153提供的外部感测复位信号Srst将第一控制节点Q的电压放电。例如，第一感测控制电路SCC1可响应于在垂直消隐时段的后期提供的具有高电压电平的外部感测复位信号Srst将第一栅极公共电源GVss1提供至第一控制节点Q，以将第一控制节点Q的电压复位或初始化。
第二感测控制电路SCC2可实现为响应于第四控制节点Qm的电压和通过分支网153提供的外部感测控制信号Scs将第二控制节点QBo和第三控制节点QBe的每一个的电压放电。例如，第二感测控制电路SCC2可响应于具有高电压电平的第四控制节点Qm的电压和具有高电压电平的外部感测控制信号Scs，将第一栅极公共电源GVss1提供至第二控制节点QBo和第三控制节点QBe的每一个，以同时将第二控制节点QBo和第三控制节点QBe放电。
图12是图解图11中所示的节点控制电路、第一反相器电路、第二反相器电路和第一感测控制电路的每一个的电路图。
参照图11和图12，根据一实施方式的节点控制电路NCC可包括第一至第四节点控制电路NCC1至NCC4。
在正向扫描驱动中，第一节点控制电路NCC1可响应于具有高电压电平的起始信号Vst和具有高电压电平的正向驱动信号FWS，将正向驱动信号FWS的高电压电平充入到第一控制节点Q中。此外，在反向扫描驱动中，第一节点控制电路NCC1可响应于具有高电压电平的起始信号Vst和具有低电压电平的正向驱动信号FWS，将具有低电压电平的正向驱动信号线电连接至第一控制节点Q，以将充入到第一控制节点Q中的电压放电至低电压电平。
第一节点控制电路NCC1可包括第一至第三TFT T1至T3。
第一TFT T1可响应于起始信号Vst将正向驱动信号FWS输出至第一连接节点Nc1。例如，第一TFT T1可基于具有高电压电平的起始信号Vst导通并且可将通过正向驱动信号线提供的正向驱动信号FWS输出至第一连接节点Nc1。
第二TFT T2可响应于起始信号Vst将第一连接节点Nc1电连接至第一控制节点Q。例如，第二TFT T2可基于具有高电压电平的起始信号Vst导通并且可将通过第一TFT T1和第一连接节点Nc1提供的正向驱动信号FWS输出至第一控制节点Q。
第三TFT T3可响应于第一控制节点Q的电压将通过第一栅极驱动电源线提供的第一栅极驱动电源GVdd1提供至第一连接节点Nc1。例如，第三TFT T3可基于具有高电压电平的第一控制节点Q的电压导通并且可将第一栅极驱动电源GVdd1传输至第一TFT T1与第二TFT T2之间的第一连接节点Nc1，由此防止第一控制节点Q的电压泄漏。例如，第三TFT T3可增加在第二TFT T2的栅极电压与第一连接节点Nc1的电压之间的电压差，从而使基于具有低电压电平的起始信号Vst截止的第二TFT T2截止，因而可防止第一控制节点Q经由截止的第二TFT T2出现压降，由此稳定地保持第一控制节点Q的电压。
在反向扫描驱动中，第二节点控制电路NCC2可响应于具有高电压电平的复位信号Vrst和具有高电压电平的反向驱动信号BWS将反向驱动信号BWS的高电压电平充入到第一控制节点Q中。此外，在正向扫描驱动中，第二节点控制电路NCC2可响应于具有高电压电平的复位信号Vrst和具有低电压电平的反向驱动信号BWS将具有低电压电平的反向驱动信号线电连接至第一控制节点Q，以将充入到第一控制节点Q中的电压放电至低电压电平。
根据一实施方式的第二节点控制电路NCC2可包括第四TFT T4和第五TFT T5。
第四TFT T4可响应于复位信号Vrst输出反向驱动信号BWS。例如，第四TFT T4可基于具有高电压电平的复位信号Vrst导通并且可将通过反向驱动信号线提供的反向驱动信号BWS输出至第二连接节点Nc2。
第五TFT T5可响应于复位信号Vrst将第二连接节点Nc2电连接至第一控制节点Q。例如，第五TFT T5可基于具有高电压电平的复位信号Vrst导通并且可将通过第四TFT T4和第二连接节点Nc2提供的反向驱动信号BWS输出至第一控制节点Q。
第四TFT T4与第五TFT T5之间的第二连接节点Nc2可电连接至第一连接节点Nc1。因此，第二连接节点Nc2可通过第一节点控制电路NCC1的第三TFT T3被提供通过第一栅极驱动电源线提供的第一栅极驱动电源GVdd1。因此，第一节点控制电路NCC1的第三TFT T3可增加在第二节点控制电路NCC2的第五TFT T5的栅极电压与第二连接节点Nc2的电压之间的电压差，以使基于具有低电压电平的复位信号Vrst截止的第五TFT T5完全截止，因而可防止第一控制节点Q经由截止的第五TFT T5出现压降(或电流泄漏)，由此稳定地保持第一控制节点Q的电压。
第三节点控制电路NCC3可响应于第二控制节点QBo的电压将第一控制节点Q的电压放电。例如，第三节点控制电路NCC3可基于第二控制节点QBo的高电压电平在第一控制节点Q与第一栅极公共电源线之间形成电流路径，以将第一控制节点Q的电压放电到第一栅极公共电源线。
根据一实施方式的第三节点控制电路NCC3可包括第六TFT T6和第七TFT T7。
第六TFT T6可响应于第二控制节点QBo的电压向第二连接节点Nc2提供通过第一栅极公共电源线提供的第一栅极公共电源GVss1。例如，第六TFT T6可基于第二控制节点QBo的高电压电平导通并且可将第二连接节点Nc2电连接至第一栅极公共电源线。
第七TFT T7可响应于第二控制节点QBo的电压将第二连接节点Nc2电连接至第一控制节点Q。例如，第七TFT T7可基于第二控制节点QBo的高电压电平导通并且可将第二连接节点Nc2电连接至第一控制节点Q。
第七TFT T7可基于第二控制节点QBo的低电压电平截止，并且基于通过第一节点控制电路NCC1的第三TFT T3提供至第二连接节点Nc2的第一栅极驱动电源GVdd1，在截止的第七TFT T7的栅极电压与第二连接节点Nc2的电压之间的电压差可增加，由此基于第二控制节点QBo的低电压电平截止的第七TFT T7可基于提供至第二连接节点Nc2的第一栅极驱动电源GVdd1完全截止。因此，因为第七TFT T7完全截止，所以可防止第一控制节点Q经由第三节点控制电路NCC3出现压降(或电流泄漏)，由此稳定地保持第一控制节点Q的电压。
第四节点控制电路NCC4可响应于第三控制节点QBe的电压将第一控制节点Q的电压放电。例如，第四节点控制电路NCC4可基于第三控制节点QBe的高电压电平在第一控制节点Q与第一栅极公共电源线之间形成电流路径，以将第一控制节点Q的电压放电到第一栅极公共电源线。
根据一实施方式的第四节点控制电路NCC4可包括第八TFT T8和第九TFT T9。
第八TFT T8可响应于第三控制节点QBe的电压向第二连接节点Nc2提供通过第一栅极公共电源线提供的第一栅极公共电源GVss1。例如，第八TFT T8可基于第三控制节点QBe的高电压电平导通并且可将第二连接节点Nc2电连接至第一栅极公共电源线。
第九TFT T9可响应于第三控制节点QBe的电压将第二连接节点Nc2电连接至第一控制节点Q。例如，第九TFT T9可基于第三控制节点QBe的高电压电平导通并且可将第二连接节点Nc2电连接至第一控制节点Q。
第九TFT T9可基于第三控制节点QBe的低电压电平截止，并且基于通过第一节点控制电路NCC1的第三TFT T3提供至第二连接节点Nc2的第一栅极驱动电源GVdd1，在截止的第九TFT T9的栅极电压与第二连接节点Nc2的电压之间的电压差可增加，由此基于第三控制节点QBe的低电压电平截止的第九TFT T9可基于提供至第二连接节点Nc2的第一栅极驱动电源GVdd1完全截止。因此，因为第九TFT T9完全截止，所以可防止第一控制节点Q经由第四节点控制电路NCC4出现压降(或电流泄漏)，由此稳定地保持第一控制节点Q的电压。
第一反相器电路IC1可响应于第一控制节点Q的电压和第二栅极驱动电源GVdd2将第二控制节点QBo的电压放电。例如，第一反相器电路IC1可基于第一控制节点Q的高电压电平在第二控制节点QBo与第一栅极公共电源线之间形成电流路径，以将第二控制节点QBo的电压放电到第一栅极公共电源线。
根据一实施方式的第一反相器电路IC1可包括第十至第十三TFT T10至T13和第一电容器C1。
第十TFT T10可基于第二栅极驱动电源GVdd2导通或截止并且可在导通时将具有高电压电平的第二栅极驱动电源GVdd2输出至第一内部节点Ni1。根据一实施方式的第十TFT T10可在第二栅极驱动电源GVdd2与第一内部节点Ni1之间进行二极管连接。
第十一TFT T11可基于第一控制节点Q的电压导通或截止并且可在导通时将第一内部节点Ni1的电压放电到第二栅极公共电源线。
第十二TFT T12可基于第一内部节点Ni1的电压导通或截止并且可在导通时将第二栅极驱动电源GVdd2提供至第二控制节点QBo。
第十三TFT T13可基于第一控制节点Q的电压导通或截止并且可在导通时将第二控制节点QBo的电压提供至第一栅极公共电源线。
第一电容器C1可形成在第一内部节点Ni1与第十二TFT T12和第十三TFT T13之间的节点(或第二控制节点QBo)之间。例如，第一电容器C1可允许基于第二栅极驱动电源GVdd2的电压变化在第一内部节点Ni1中发生自举(bootstrapping)。因此，当第二栅极驱动电源GVdd2的电压电平变化时，由于第一电容器C1和第二栅极驱动电源GVdd2的耦合导致的自举，第一内部节点Ni1的电压可按照第二栅极驱动电源GVdd2的电压变化进一步变化，由此更加增强第十二TFT T12的输出特性。
第二反相器电路IC2可响应于第一控制节点Q的电压和第三栅极驱动电源GVdd3将第三控制节点QBe的电压放电。例如，第二反相器电路IC2可基于第一控制节点Q的高电压电平在第三控制节点QBe与第一栅极公共电源线之间形成电流路径，以将第三控制节点QBe的电压放电到第一栅极公共电源线。
根据一实施方式的第二反相器电路IC2可包括第十四至第十七TFT T14至T17和第二电容器C2。
第十四TFT T14可基于第三栅极驱动电源GVdd3导通或截止并且可在导通时将具有高电压电平的第三栅极驱动电源GVdd3提供至第二内部节点Ni2。根据一实施方式的第十四TFT T14可在第三栅极驱动电源GVdd3与第二内部节点Ni2之间进行二极管连接。
第十五TFT T15可基于第一控制节点Q的电压导通或截止并且可在导通时将第二内部节点Ni2的电压放电到第二栅极公共电源线。
第十六TFT T16可基于第二内部节点Ni2的电压导通或截止并且可在导通时将第三栅极驱动电源GVdd3提供至第三控制节点QBe。
第十七TFT T17可基于第一控制节点Q的电压导通或截止并且可在导通时将第三控制节点QBe的电压提供至第一栅极公共电源线。
第二电容器C2可形成在第二内部节点Ni2与第十六TFT T16和第十七TFT T17之间的节点(或第三控制节点QBe)之间。例如，第二电容器C2可允许基于第三栅极驱动电源GVdd3的电压变化在第二内部节点Ni2中发生自举。因此，当第三栅极驱动电源GVdd3的电压电平变化时，由于第二电容器C2和第三栅极驱动电源GVdd3的耦合导致的自举，第二内部节点Ni2的电压可按照第三栅极驱动电源GVdd3的电压变化进一步变化，由此更加增强第十六TFT T16的输出特性。
第一感测控制电路SCC1可实现为响应于第i进位信号CSi、外部感测线选择信号Slss、外部感测控制信号Scs、外部感测复位信号Srst和第一栅极驱动电源GVdd1，控制第一控制节点Q和第四控制节点Qm的每一个的电压。
根据一实施方式的第一感测控制电路SCC1可包括第五节点控制电路NCC5和第六节点控制电路NCC6。
第五节点控制电路NCC5可响应于第i进位信号CSi、外部感测线选择信号Slss、外部感测控制信号Scs和第一栅极驱动电源GVdd1控制第一控制节点Q和第四控制节点Qm的每一个的电压。
根据一实施方式的第五节点控制电路NCC5可包括第三十三至第三十七TFT T33至T37和第三电容器C3。
第三十三TFT T33可响应于与起始信号Vst一起提供的外部感测线选择信号Slss将第i进位信号CSi输出至第三连接节点Nc3。例如，第三十三TFT T33可基于具有高电压电平的外部感测线选择信号Slss导通并且可将第i进位信号CSi输出至第三连接节点Nc3。
第三十四TFT T34可响应于外部感测线选择信号Slss将第三连接节点Nc3电连接至第四控制节点Qm。例如，第三十四TFT T34可基于具有高电压电平的外部感测线选择信号Slss导通并且可将通过第三十三TFT T33和第三连接节点Nc3提供的第i进位信号CSi提供至第四控制节点Qm。第三连接节点Nc3可以是第三十三TFT T33与第三十四TFT T34之间的连接线。
第三十五TFT T35可响应于第四控制节点Qm的电压将第一栅极驱动电源GVdd1提供至第三连接节点Nc3。例如，第三十五TFT T35可基于具有高电压电平的第四控制节点Qm的电压导通并且可将第一栅极驱动电源GVdd1提供至第三连接节点Nc3，由此防止第四控制节点Qm的电压泄漏。例如，第三十五TFT T35可增加在第三十四TFT T34的栅极电压与第三连接节点Nc3的电压之间的电压差，因而可使已基于具有低电压电平的外部感测线选择信号Slss截止的第三十四TFT T34完全截止，由此防止第四控制节点Qm经由截止的第三十四TFT T34出现压降(或电流泄漏)，以稳定地保持第四控制节点Qm的电压。
第三十六TFT T36可响应于第四控制节点Qm的电压将第一栅极驱动电源GVdd1输出至第三十七TFT T37。例如，第三十六TFT T36可基于具有高电压电平的第四控制节点Qm的电压导通并且可将第一栅极驱动电源GVdd1提供至第三十七TFT T37。
第三十七TFT T37可响应于外部感测控制信号Scs将第三十六TFT T36电连接至第一控制节点Q。例如，第三十七TFT T37可基于具有高电压电平的外部感测控制信号Scs导通并且可将通过第三十六TFT T36提供的第一栅极驱动电源GVdd1提供至第一控制节点Q，以将第一栅极驱动电源GVdd1的电压电平充入到第一控制节点Q中。
第三电容器C3可形成在第四控制节点Qm与第一栅极驱动电源线之间并且可存储在第四控制节点Qm与第一栅极驱动电源线之间的差电压。例如，第三电容器C3的第一电极可电连接至与第三十五TFT T35的栅极电极和第三十六TFT T36的栅极电极共同地连接的第四控制节点Qm，并且第三电容器C3的第二电极可电连接至第一栅极驱动电源线。第三电容器C3可根据第三十三TFT T33、第三十四TFT T34和第三十五TFT T35的导通存储第i进位信号CSi，并且当第三十三TFT T33、第三十四TFT T34和第三十五TFT T35截止时，第三电容器C3可通过使用存储的电压将第四控制节点Qm的电压保持在高电压电平。例如，第三电容器C3可在一个水平周期期间通过使用存储的电压将第四控制节点Qm的电压保持在高电压电平。
第六节点控制电路NCC6可响应于外部感测复位信号Srst将第一控制节点Q的电压放电。例如，第六节点控制电路NCC6可响应于具有高电压电平的外部感测复位信号Srst将第一栅极公共电源GVss1提供至第一控制节点Q，由此将第一控制节点Q的电压复位或初始化。
根据一实施方式的第六节点控制电路NCC6可包括第三十八TFT T38和第三十九TFT T39。
第三十八TFT T38可响应于外部感测复位信号Srst将通过第一栅极公共电源线提供的第一栅极公共电源GVss1提供至第二连接节点Nc2。例如，第三十八TFT T38可基于具有高电压电平的外部感测复位信号Srst导通并且可将第一栅极公共电源GVss1输出至第二连接节点Nc2。
第三十九TFT T39可响应于外部感测复位信号Srst将第二连接节点Nc2电连接至第一控制节点Q。例如，第三十九TFT T39可基于具有高电压电平的外部感测复位信号Srst导通并且可将通过第三十八TFT T38和第二连接节点Nc2提供的第一栅极公共电源GVss1提供至第一控制节点Q。
在第三十八TFT T38与第三十九TFT T39之间的第二连接节点Nc2可电连接至第一连接节点Nc1。因此，第二连接节点Nc2可通过第一节点控制电路NCC1的第三TFT T3被提供第一栅极驱动电源GVdd1。因此，第一节点控制电路NCC1的第三TFT T3可增加在第六节点控制电路NCC6的第三十九TFT T39的栅极电压与第二连接节点Nc2的电压之间的差电压，从而使已基于具有低电压电平的外部感测复位信号Srst截止的第三十九TFT T39完全截止，因而可防止第一控制节点Q经由截止的第三十九TFT T39出现压降(或电流泄漏)，由此稳定地保持第一控制节点Q的电压。
可选择地，可省略第一感测控制电路SCC1。就是说，第一感测控制电路SCC1可以是基于像素的外部感测模式用于感测设置在像素的子像素中的驱动TFT的特征值的电路；当像素不以外部感测模式驱动时，第一感测控制电路SCC1会成为不需要的元件，因而可省略。
图13是图解图11中所示的节点复位电路、输出缓存器电路和第二感测控制电路的每一个的电路图。
参照图11和图13，根据一实施方式的节点复位电路NRC可在第一控制节点Q的电压具有高电压电平的同时保持第二控制节点QBo和第三控制节点QBe的每一个的电压电平。
根据一实施方式的节点复位电路NRC可包括第十八至第二十三TFTT18至T23。
第十八TFT T18可响应于起始信号Vst和正向驱动信号FWS将第四连接节点Nc4电连接至正向驱动信号线。例如，第十八TFT T18可基于具有高电压电平的起始信号Vst导通并且可将正向驱动信号FWS提供至第四连接节点Nc4。
第十九TFT T19可响应于第四连接节点Nc4的电压将第二控制节点QBo电连接至第一栅极公共电源线。例如，第十九TFT T19可基于第四连接节点Nc4的电压导通并且可在第二控制节点QBo与第一栅极公共电源线之间形成电流路径，以将第二控制节点QBo的电压放电到第一栅极公共电源线，由此将第二控制节点QBo的电压复位至第一栅极公共电源GVss1的电压电平。
第二十TFT T20可响应于第二控制节点QBo的电压将第四连接节点Nc4电连接至第一栅极公共电源线。例如，第二十TFT T20可基于第二控制节点QBo的高电压电平导通并且可在第四连接节点Nc4与第一栅极公共电源线之间形成电流路径，以将第四连接节点Nc4的电压放电到第一栅极公共电源线，由此将第四连接节点Nc4的电压复位至第一栅极公共电源GVss1的电压电平。因此，当第二控制节点QBo的电压具有高电压电平时，第二十TFT T20可将第四连接节点Nc4的电压复位至第一栅极公共电源GVss1的电压电平，以使第十九TFTT19截止，因而可防止第二控制节点QBo的电压通过第十九TFT T19放电到第一栅极公共电源线。
第二十一TFT T21可响应于复位信号Vrst和反向驱动信号BWS将第四连接节点Nc4电连接至反向驱动信号线。例如，第二十一TFT T21可基于具有高电压电平的复位信号Vrst导通并且可将具有高电压电平的反向驱动信号BWS提供至第四连接节点Nc4。
第二十二TFT T22可响应于第四连接节点Nc4的电压将第三控制节点QBe电连接至第一栅极公共电源线。例如，第二十二TFT T22可基于第四连接节点Nc4的电压导通并且可在第三控制节点QBe与第一栅极公共电源线之间形成电流路径，以将第三控制节点QBe的电压放电到第一栅极公共电源线，由此将第三控制节点QBe的电压复位至第一栅极公共电源GVss1的电压电平。
第二十三TFT T23可响应于第三控制节点QBe的电压将第四连接节点Nc4电连接至第一栅极公共电源线。例如，第二十三TFT T23可基于第三控制节点QBe的高电压电平导通并且可在第四连接节点Nc4与第一栅极公共电源线之间形成电流路径，以将第四连接节点Nc4的电压放电到第一栅极公共电源线，由此将第四连接节点Nc4的电压复位至第一栅极公共电源GVss1的电压电平。因此，当第三控制节点QBe的电压具有高电压电平时，第二十三TFT T23可将第四连接节点Nc4的电压复位至第一栅极公共电源GVss1的电压电平，以使第二十二TFT T22截止，因而可防止第三控制节点QBe的电压通过第二十二TFT T22放电到第一栅极公共电源线。
第十九TFT T19和第二十二TFT T22可基于第四连接节点Nc4的电压同时导通或截止。
例如，在栅极驱动电路150的正向扫描驱动中，第十九TFT T19和第二十二TFT T22可基于通过根据具有高电压电平的起始信号Vst而导通的第十八TFT T18提供至第四连接节点Nc4的正向驱动信号FWS的高电压电平，同时导通；并且可基于通过根据第二控制节点QBo的高电压电平而导通的第二十TFT T20提供至第四连接节点Nc4的第一栅极公共电源GVss1，同时截止；或者可基于通过根据第三控制节点QBe的高电压电平而导通的第二十三TFT T23提供至第四连接节点Nc4的第一栅极公共电源GVss1，同时截止。
作为另一示例，在栅极驱动电路150的反向扫描驱动中，第十九TFT T19和第二十二TFT T22可基于通过根据具有高电压电平的复位信号Vrst而导通的第二十一TFT T21提供至第四连接节点Nc4的反向驱动信号BWS的高电压电平，同时导通；并且可基于通过根据第三控制节点QBe的高电压电平而导通的第二十三TFT T23提供至第四连接节点Nc4的第一栅极公共电源GVss1，同时截止；或者可基于通过根据第二控制节点QBo的高电压电平而导通的第二十TFT T20提供至第四连接节点Nc4的第一栅极公共电源GVss1，同时截止。
输出缓存器电路OBC可接收进位时钟cCLK、奇数扫描时钟sCLKo、偶数扫描时钟sCLKe、第一栅极公共电源GVss1、第二栅极公共电源GVss2和第三栅极公共电源GVss3，并且可响应于第一至第三控制节点Q、QBo和QBe的每一个的电压，基于进位时钟cCLK、扫描时钟sCLK和第三栅极公共电源GVss3输出第i扫描信号SSi、第i+1扫描信号SSi+1和第i进位信号CSi。例如，当第一控制节点Q的电压具有高电压电平时，输出缓存器电路OBC可输出对应于进位时钟cCLK的第i进位信号CSi、对应于奇数扫描时钟sCLKo的第i扫描信号SSi和对应于偶数扫描时钟sCLKe的第i+1扫描信号SSi+1。
根据一实施方式的输出缓存器电路OBC可包括第一至第三输出缓存器电路OBC1至OBC3。
第一输出缓存器电路OBC1可基于第一至第三控制节点Q、QBo和QBe的每一个的电压输出具有奇数扫描时钟sCLKo的电压电平或第三栅极公共电源GVss3的电压电平的第i扫描信号SSi。
根据一实施方式的第一输出缓存器电路OBC1可包括第二十四至第二十六TFT T24至T26和耦合电容器Cc。
第二十四TFT T24(或第一上拉TFT)可基于第一控制节点Q的电压通过第一输出节点No1将奇数扫描时钟sCLKo传输至第i栅极线GLi。例如，第二十四TFT T24可包括与第一控制节点Q连接的栅极电极、与第一输出节点No1连接的第一源极/漏极电极、以及与奇数扫描时钟线连接的第二源极/漏极电极。
第二十五TFT T25(或奇数第一下拉TFT)可基于第二控制节点QBo的电压通过第一输出节点No1将第三栅极公共电源GVss3传输至第i栅极线GLi。例如，第二十五TFT T25可包括与第二控制节点QBo连接的栅极电极、与第一输出节点No1连接的第一源极/漏极电极、以及与第三栅极公共电源线连接的第二源极/漏极电极。
第二十六TFT T26(或偶数第一下拉TFT)可基于第三控制节点QBe的电压通过第一输出节点No1将第三栅极公共电源GVss3传输至第i栅极线GLi。例如，第二十六TFT T26可包括与第三控制节点QBe连接的栅极电极、与第一输出节点No1连接的第一源极/漏极电极、以及与第三栅极公共电源线连接的第二源极/漏极电极。
耦合电容器Cc可形成在第一控制节点Q与第一输出节点No1之间。例如，耦合电容器Cc可以是第二十四TFT T24的栅极电极与第一输出节点No1之间的寄生电容器。耦合电容器Cc可允许基于奇数扫描时钟sCLKo的相位偏移(或变化)在第一控制节点Q中发生自举。因此，当奇数扫描时钟sCLKo从低电压电平转变为高电压电平时，基于在耦合电容器Cc与具有高电压电平的奇数扫描时钟sCLKo之间的耦合导致的自举，第一控制节点Q的电压可通过奇数扫描时钟sCLKo的高电压电平增长到更高电压。例如，随着具有高电压电平的奇数扫描时钟sCLKo提供至第二十四TFT T24的第二源极/漏极电极，通过第一节点控制电路NCC1被预充入正向驱动信号FWS的电压电平的第一控制节点Q的电压可增长到更高电压，因而第二十四TFT T24可完全导通，并且具有高电压电平的奇数扫描时钟sCLKo可作为第i扫描信号SSi通过第一输出节点No1和导通的第二十四TFT T24提供至第i栅极线GLi而没有电压损失。
第二输出缓存器电路OBC2可基于第一至第三控制节点Q、QBo和QBe的每一个的电压输出具有偶数扫描时钟sCLKe的电压电平或第三栅极公共电源GVss3的电压电平的第i+1扫描信号SSi+1。
根据一实施方式的第二输出缓存器电路OBC2可包括第二十七至第二十九TFT T27至T29。
第二十七TFT T27(或第二上拉TFT)可基于第一控制节点Q的电压通过第二输出节点No2将偶数扫描时钟sCLKe传输至第i+1栅极线GLi+1。例如，第二十七TFT T27可包括与第一控制节点Q连接的栅极电极、与第二输出节点No2连接的第一源极/漏极电极、以及与偶数扫描时钟线连接的第二源极/漏极电极。第二十七TFT T27可基于第一控制节点Q的自举电压导通，因而可通过第二输出节点No2将通过偶数扫描时钟线提供的具有高电压电平的偶数扫描时钟sCLKe作为第i+1扫描信号SSi+1传输至第i+1栅极线GLi+1而没有电压损失。
第二十八TFT T28(或奇数第二下拉TFT)可基于第二控制节点QBo的电压通过第二输出节点No2将第三栅极公共电源GVss3传输至第i+1栅极线GLi+1。例如，第二十八TFT T28可包括与第二控制节点QBo连接的栅极电极、与第二输出节点No2连接的第一源极/漏极电极、以及与第三栅极公共电源线连接的第二源极/漏极电极。
第二十九TFT T29(或偶数第二下拉TFT)可基于第三控制节点QBe的电压通过第二输出节点No2将第三栅极公共电源GVss3传输至第i+1栅极线GLi+1。例如，第二十九TFT T29可包括与第三控制节点QBe连接的栅极电极、与第二输出节点No2连接的第一源极/漏极电极、以及与第三栅极公共电源线连接的第二源极/漏极电极。
第三输出缓存器电路OBC3可基于第一至第三控制节点Q、QBo和QBe的每一个的电压输出具有进位时钟cCLK的电压电平或第一栅极公共电源GVss1的电压电平的第i进位信号CSi。
根据一实施方式的第三输出缓存器电路OBC3可包括第三十至第三十二TFT T30至T32。
第三十TFT T30(或第三上拉TFT)可基于第一控制节点Q的电压通过第三输出节点No3输出进位时钟cCLK作为第i进位信号CSi。例如，第三十TFT T30可包括与第一控制节点Q连接的栅极电极、与第三输出节点No3连接的第一源极/漏极电极、以及与进位时钟线连接的第二源极/漏极电极。第三十TFT T30可基于第一控制节点Q的自举电压导通，并且可通过第三输出节点No3将通过进位时钟线提供的具有高电压电平的进位时钟cCLK作为第i进位信号CSi输出而没有电压损失。
第三十一TFT T31(或奇数第三下拉TFT)可基于第二控制节点QBo的电压通过第三输出节点No3输出第一栅极公共电源GVss1作为第i进位信号CSi。例如，第三十一TFT T31可包括与第二控制节点QBo连接的栅极电极、与第三输出节点No3连接的第一源极/漏极电极、以及与第一栅极公共电源线连接的第二源极/漏极电极。
第三十二TFT T32(或偶数第三下拉TFT)可基于第三控制节点QBe的电压通过第三输出节点No3输出第一栅极公共电源GVss1作为第i进位信号CSi。例如，第三十二TFT T32可包括与第三控制节点QBe连接的栅极电极、与第三输出节点No3连接的第一源极/漏极电极、以及与第一栅极公共电源线连接的第二源极/漏极电极。
可选择地，耦合电容器Cc可形成在第一控制节点Q与第三输出节点No3之间。此外，耦合电容器Cc可形成在第一控制节点Q与第一输出节点No1之间的区域、第一控制节点Q与第二输出节点No2之间的区域、以及第一控制节点Q与第三输出节点No3之间的区域中的至少一个区域中。
第二感测控制电路SCC2可实现为响应于第四控制节点Qm的电压和外部感测控制信号Scs将第二控制节点QBo和第三控制节点QBe的每一个的电压放电。
根据一实施方式的第二感测控制电路SCC2可包括第一节点放电电路NDC1和第二节点放电电路NDC2。
第一节点放电电路NDC1可响应于第四控制节点Qm的电压和外部感测控制信号Scs将第二控制节点QBo的电压放电。例如，第一节点放电电路NDC1可响应于具有高电压电平的第四控制节点Qm的电压和具有高电压电平的外部感测控制信号Scs将第一栅极公共电源GVss1提供至第二控制节点QBo，因而可将第二控制节点QBo的电压放电到第一栅极公共电源线或者可将第二控制节点QBo的电压复位至第一栅极公共电源GVss1。
根据一实施方式的第一节点放电电路NDC1可包括第四十TFT T40和第四十一TFTT41。
第四十TFT T40可响应于第四控制节点Qm的电压将第一栅极公共电源GVss1传输至第四十一TFT T41。例如，第四十TFT T40可基于第四控制节点Qm的高电压电平导通并且可在第四十一TFT T41与第一栅极公共电源GVss1之间形成电流路径。
第四十一TFT T41可响应于外部感测控制信号Scs将第二控制节点QBo电连接至第四十TFT T40。例如，第四十一TFT T41可基于具有高电压电平的外部感测控制信号Scs导通并且可在第二控制节点QBo与第四十TFT T40之间形成电流路径。第四十一TFT T41可在第四十TFT T40基于第四控制节点Qm的高电压电平导通的状态下，基于具有高电压电平的外部感测控制信号Scs导通，因而第二控制节点QBo的电压可通过第四十一TFT T41和第四十TFT T40的每一个被放电到第一栅极公共电源线或者可复位至第一栅极公共电源GVss1。
第二节点放电电路NDC2可响应于第四控制节点Qm的电压和外部感测控制信号Scs将第三控制节点QBe的电压放电。例如，第二节点放电电路NDC2可响应于具有高电压电平的第四控制节点Qm的电压和具有高电压电平的外部感测控制信号Scs将第一栅极公共电源GVss1提供至第三控制节点QBe，因而可将第三控制节点QBe的电压放电到第一栅极公共电源线或者可将第三控制节点QBe的电压复位至第一栅极公共电源GVss1。
根据一实施方式的第二节点放电电路NDC2可包括第四十二TFT T42和第四十三TFT T43。
第四十二TFT T42可响应于第四控制节点Qm的电压将第一栅极公共电源GVss1传输至第四十三TFT T43。例如，第四十二TFT T42可基于第四控制节点Qm的高电压电平导通并且可在第四十三TFT T43与第一栅极公共电源GVss1之间形成电流路径。
第四十三TFT T43可响应于外部感测控制信号Scs将第三控制节点QBe电连接至第四十二TFT T42。例如，第四十三TFT T43可基于具有高电压电平的外部感测控制信号Scs导通并且可在第三控制节点QBe与第四十二TFT T42之间形成电流路径。第四十三TFT T43可在第四十二TFT T42基于第四控制节点Qm的高电压电平导通的状态下，基于具有高电压电平的外部感测控制信号Scs导通，因而第三控制节点QBe的电压可通过第四十三TFT T43和第四十二TFT T42的每一个被放电到第一栅极公共电源线或者可复位至第一栅极公共电源GVss1。
可选择地，可与第一感测控制电路SCC1一起省略第二感测控制电路SCC2。就是说，第一感测控制电路SCC1和第二感测控制电路SCC2的每一个可以是基于像素的外部感测模式用于感测设置在像素的子像素中的驱动TFT的特征值的电路；当像素不以外部感测模式驱动时，第一感测控制电路SCC1和第二感测控制电路SCC2的每一个会成为不需要的元件，因而可省略。
图12和图13中所示的第一至第四十三TFT T1至T43可分离设置(或分散设置)在显示区域AA的一个水平行中并且可通过分支网153彼此连接，因而可构成图7中所示的沿多条栅极线的长度方向彼此分隔地设置在多个像素P之间并且连接至栅极控制线组GCL的多个分支电路1511至151n。例如，多个级电路单元1501至150m的每一个可包括设置有或提供有第一至第四十三TFT T1至T43之一的第一至第n(其中n为43)分支电路1511至151n，但不限于此，基于设置在一个水平行中的像素的数量，多个分支电路1511至151n的每一个可由第一至第四十三TFT T1至T43中的至少一个实现。
另外，在图11至图13所示的级电路单元150i中，当设置在图8所示的多个子像素SP1至SP4的每一个的像素电路PC中的第一开关TFT Tsw1和第二开关TFT Tsw2基于不同的第一扫描信号和第二扫描信号导通时，第i扫描信号SSi可用作通过奇数栅极线GLo的第一栅极线提供的第一扫描信号，第i+1扫描信号SSi+1可用作通过偶数栅极线GLe的第一栅极线提供的第一扫描信号。因此，图11至图13中所示的级电路单元150i的输出缓存器电路OBC可进一步包括第四输出缓存器电路和第五输出缓存器电路。
第四输出缓存器电路可实现为向奇数栅极线GLo的第二栅极线输出第二扫描信号，并且第五输出缓存器电路可实现为向偶数栅极线GLe的第二栅极线输出第二扫描信号。
根据一实施方式的第四输出缓存器电路可基于第一至第三控制节点Q、QBo和QBe的每一个的电压输出具有第二扫描用奇数扫描时钟的电压电平或第三栅极公共电源GVss3的电压电平的第i个第二扫描信号。除了第四输出缓存器电路基于第二扫描用奇数扫描时钟输出第i个第二扫描信号之外，第四输出缓存器电路可包括与图13中所示的第一输出缓存器电路OBC1基本相同的三个TFT，因而省略其详细描述。
根据一实施方式的第五输出缓存器电路可基于第一至第三控制节点Q、QBo和QBe的每一个的电压输出具有第二扫描用偶数扫描时钟的电压电平或第三栅极公共电源GVss3的电压电平的第i+1个第二扫描信号。除了第五输出缓存器电路基于第二扫描用偶数扫描时钟输出第i+1个第二扫描信号之外，第五输出缓存器电路可包括与图13中所示的第二输出缓存器电路OBC2基本相同的三个TFT，因而省略其详细描述。
在图11和图13所示的级电路单元150i中，奇数扫描时钟sCLKo可称为第一扫描用奇数扫描时钟，偶数扫描时钟sCLKe可称为第一扫描用偶数扫描时钟。例如，第一扫描用扫描时钟和第二扫描用扫描时钟可具有相同的相位或不同的相位。此外，第一扫描用扫描时钟和第二扫描用扫描可具有相同的时钟宽度或不同的时钟宽度。
图14是描述图4中所示的根据本发明另一实施方式的栅极驱动电路的示图，其图解了图6和图7中所示的栅极驱动电路中的每个级电路单元的构造被修改的实施方式。在描述图14时，与图6和图7的元件相同或对应的元件由相似的参考标记表示，并且在下面省略或将简要描述其重复描述。
参照图14，根据另一实施方式的栅极驱动电路150可包括沿第一方向X设置在第一基板100的每个水平行中并且沿第二方向Y彼此附属连接的多个级电路单元1501至150m。
根据一实施方式的多个级电路单元1501至150m的每一个可包括第一级电路部151A和第二级电路部151B。
第一级电路部151A可沿第一方向X设置在第一基板100的第一表面100a上的每个水平行的一个区域中。第一级电路部151A可响应于通过栅极控制线组GCL的每条线提供的栅极控制信号产生扫描信号并且可将扫描信号提供至相应栅极线GL。
根据一实施方式的第一级电路部151A可包括图11至图13中所示的分支网153、节点控制电路NCC、第一反相器电路IC1、第二反相器电路IC2、节点复位电路NRC和输出缓存器电路OBC。包括这些元件的第一级电路部151A可包括与图11至图13中所示的第i级电路单元150i相同的元件，因而省略其重复描述。
第一级电路部151A的分支网153可包括多个第一至第三控制节点和网线，并且多个第一至第三控制节点可被第二级电路部151B共用。就是说，第一至第三控制节点的每一个可共同地连接至第一级电路部151A和第二级电路部151B。
根据一实施方式的第一级电路部151A可包括：节点控制电路NCC、第一反相器电路IC1、第二反相器电路IC2、节点复位电路NRC、以及包括构成输出缓存器电路OBC的TFT T1至T43中至少之一的多个分支电路1511至151n。多个分支电路1511至151n的每一个可通过分支网153彼此附属连接。
第二级电路部151B可设置在第一基板100的第一表面100a上的每个水平行的另一个区域中。第二级电路部151B可响应于通过栅极控制线组GCL的每条线提供的栅极控制信号产生扫描信号并且可将扫描信号提供至相应栅极线GL。例如，第二级电路部151B可电连接至与第一级电路部151A相同的栅极线，并且可向相同的栅极线提供与第一级电路部151A相同的扫描信号。在这种情况下，栅极驱动电路150可实现通过第一级电路部151A和第二级电路部151B同时在一条栅极线的一个区域和另一个区域中提供扫描信号的双倍馈送(double feeding)方式，因而可防止或最小化由每条栅极线的线电阻导致的扫描信号的延迟。
可选择地，当在第一级电路部151A中发生驱动错误或故障时，第二级电路部151B可实现为用于代替第一级电路部151A的冗余电路。
根据一实施方式的第二级电路部151B可包括图11至图13中所示的节点控制电路NCC、第一反相器电路IC1、第二反相器电路IC2、节点复位电路NRC和输出缓存器电路OBC。包括这些元件的第二级电路部151B可包括与图11至图13中所示的第i级电路单元150i相同的元件，因而省略其重复描述。
根据一实施方式的第二级电路部151B可包括：节点控制电路NCC、第一反相器电路IC1、第二反相器电路IC2、节点复位电路NRC、以及包括构成输出缓存器电路OBC的TFT T1至T43中至少之一的多个分支电路1511至151n。多个分支电路1511至151n的每一个可通过分支网153彼此附属连接。
图15是沿图4中所示的线I-I’截取的剖面图，图16是图15中所示的区域“B4”的放大图。图15和图16是用于描述根据本发明的显示设备的第一基板和第二基板的每一个的剖面结构的示图。在描述图15和图16时，与图4的元件相同或对应的元件由相似的参考标记表示，并且在下面省略或将简要描述其重复描述。
参照图4、图6、图8、图15和图16，根据本发明的显示设备10可包括通过使用接合构件300彼此接合(或耦接)的第一基板100和第二基板200。
根据一实施方式的第一基板100可包括电路层101、平坦化层102、发光器件层103、堤部104、堰(dam)图案105和封装层106。
电路层101可设置在第一基板100的第一表面100a上。电路层101可称为像素阵列层或TFT阵列层。
根据一实施方式的电路层101可包括缓冲层101a和电路阵列层101b。
缓冲层101a可防止在制造TFT的工艺的高温工艺中第一基板100中包括的诸如氢之类的材料扩散到电路阵列层101b。此外，缓冲层101a可防止外部水分或湿气渗透到发光器件层103中。根据一实施方式的缓冲层101a可包括硅氧化物(SiOx)、硅氮化物(SiNx)、氮硅氧化物(SiON)或其多层，但不限于此。例如，缓冲层101a可包括设置在第一基板100上并且包括SiNx的第一缓冲层BL1以及设置在第一缓冲层BL1上并且包括SiOx的第二缓冲层BL2。
电路阵列层101b可包括设置在缓冲层101a上的多条像素驱动线GL、DL、PL、RL、CPL、PSL、RDL和LCP；以及像素电路PC，像素电路PC包括设置在缓冲层101a上的多个像素区域PA的每一个中的驱动TFT Tdr。
设置在每个像素区域PA中的驱动TFT Tdr可包括有源层ACT、栅极绝缘层GI、栅极电极GE、层间绝缘层101c、第一源极/漏极电极SD1、第二源极/漏极电极SD2、以及钝化层101d。
有源层ACT可设置在每个像素区域PA中的缓冲层101a上。有源层ACT可包括与栅极电极GE交叠的沟道区域、以及在相邻的沟道区域之间彼此平行的第一源极/漏极区域和第二源极/漏极区域。有源层ACT可在导电化工艺中具有导电性，因而可用作将显示区域AA中的线直接连接或者将设置在不同层上的线电连接的跳接结构的桥接线(bridge line)。
栅极绝缘层GI可设置在有源层ACT的沟道区域中。栅极绝缘层GI可将有源层ACT与栅极电极GE绝缘。例如，栅极绝缘层GI可包括SiOx、SiNx、SiON或其多层，但不限于此。
栅极电极GE可设置在栅极绝缘层GI上。栅极电极GE可与有源层ACT的沟道区域交叠，且在它们之间具有栅极绝缘层GI。
栅极电极GE可具有包括钼(Mo)、钛(Ti)、Mo-Ti合金(MoTi)和铜(Cu)中至少之一的单层结构或多层结构。根据一实施方式的栅极电极GE可包括设置在栅极绝缘层GI上的第一栅极金属层和设置在第一栅极金属层上的第二栅极金属层。例如，第一栅极金属层可包括Ti或MoTi。第二栅极金属层可包括Cu。在这种情况下，栅极电极GE可具有Cu/MoTi或Cu/Ti的两层结构。
像素驱动线GL、DL、PL、RL、CPL、PSL、RDL和LCP之中的栅极线GL、电源共用线PSL、线连接图案LCP和基准分支线RDL的每一条可具有与栅极电极GE相同的材料，但不限于此。
层间绝缘层101c可设置在第一基板100上以覆盖栅极电极GE和有源层ACT。层间绝缘层101c可将栅极电极GE与源极/漏极电极SD1和SD2电绝缘(或隔离)。例如，层间绝缘层101c可包括SiOx、SiNx、SiON或其多层，但不限于此。
第一源极/漏极电极SD1可设置在与有源层ACT的第一源极/漏极区域交叠的层间绝缘层101c上并且可通过设置在层间绝缘层101c中的第一源极/漏极接触孔电连接至有源层ACT的第一源极/漏极区域。例如，第一源极/漏极电极SD1可以是驱动TFT Tdr的源极电极，并且有源层ACT的第一源极/漏极区域可以是源极区域。
第二源极/漏极电极SD2可设置在与有源层ACT的第二源极/漏极区域交叠的层间绝缘层101c上并且可通过设置在层间绝缘层101c中的第二源极/漏极接触孔电连接至有源层ACT的第二源极/漏极区域。例如，第二源极/漏极电极SD2可以是驱动TFT Tdr的漏极电极，并且有源层ACT的第二源极/漏极区域可以是漏极区域。
根据一实施方式的源极/漏极电极SD1和SD2可具有包括与栅极电极GE相同材料的单层结构或多层结构。
像素驱动线GL、DL、PL、RL、CPL、PSL、RDL和LCP之中的数据线DL、像素驱动电源线PL和基准电源线RL的每一条可包括与源极/漏极电极SD1和SD2相同的材料，但不限于此。栅极控制线组GCL的每条线可包括与源极/漏极电极SD1和SD2相同的材料，但不限于此。
钝化层101d可设置在第一基板100的第一表面100a上以覆盖包括驱动TFT Tdr的像素电路PC。根据一实施方式的钝化层101d可包括SiOx、SiNx、SiON或其多层，但不限于此。
构成像素电路PC的第一开关TFT Tsw1和第二开关TFT Tsw2的每一个可与驱动TFTTdr一起形成，因而省略其详细描述。
根据一实施方式的电路层101可进一步包括遮光层101e，遮光层101e设置在构成像素电路PC的TFT Tdr、Tsw1和Tsw2的每一个的有源层ACT下方。
遮光层(或遮光图案)101e可以以岛(island)形状设置在第一基板100与有源层ACT之间。遮光层101e可被缓冲层101a覆盖。遮光层101e可阻挡通过第一基板100入射到有源层ACT上的光，由此防止或最小化由外部光导致的每个TFT的阈值电压变化。可选择地，遮光层101e可电连接至相应TFT的第一源极/漏极电极SD1，因而可用作相应TFT的下栅极电极，在这种情况下，可最小化或防止由光导致的每个TFT的特性变化和由偏置电压导致的每个TFT的阈值电压变化。
此外，遮光层101e可用作像素驱动线GL、DL、PL、RL、CPL、PSL、RDL和LCP之中的电源共用线PSL、线连接图案LCP和基准分支线RDL中的至少之一。
图4和图6中所示的栅极驱动电路150可与像素电路PC的驱动TFT Tdr一起形成。例如，构成栅极驱动电路150的级电路单元1501至150m的每一个的多个TFT可与驱动TFT Tdr一起形成，因而可实现设置在第一基板100上的每个水平行中的多个分支电路1511至151n。构成级电路单元1501至150m的每一个的分支网153的第一至第四控制节点Q、QBo、QBe和Qm可与栅极线GL一起形成。此外，基于要连接的分支电路1511至151n的每一个的连接部分的位置，构成级电路单元1501至150m的每一个的分支网153的网线NL可与遮光层101e、栅极线GL和数据线DL中的至少之一一起形成，但不限于此。
平坦化层102可设置在第一基板100的第一表面100a上并且可在电路层101上提供平坦表面。平坦化层102可覆盖包括设置在多个像素区域PA的每一个中的驱动TFT Tdr的电路层101。根据一实施方式的平坦化层102可包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂，但不限于此。
根据一实施方式的平坦化层102可形成为覆盖除了第一基板100的第一表面100a的边缘部分之外的电路层101。因此，设置在第一基板100的第一表面100a的边缘部分处的电路层101的钝化层101d可被暴露而未被平坦化层102覆盖。
发光器件层103可设置在平坦化层102上并且可基于顶部发光型朝向第一基板100的第一表面100a发射光。
根据一实施方式的发光器件层103可包括像素电极PE、发光器件ED和公共电极CE。
像素电极PE可称为发光器件ED的阳极电极、反射电极、下电极、或第一电极。
像素电极PE可设置在与多个像素区域PA的每一个的发光区域EA交叠的平坦化层102上。像素电极PE可被图案化并以岛形状设置在每个像素区域PA中并且可电连接至相应像素电路PC的驱动TFT Tdr的第一源极/漏极电极SD1。像素电极PE的一侧可从像素区域PA的发光区域EA延伸至设置在电路区域CA中的驱动TFT Tdr的第一源极/漏极电极SD1，并且可通过设置在平坦化层102中的接触孔CH电连接至驱动TFT Tdr的第一源极/漏极电极SD1。
根据一实施方式的像素电极PE可包括功函数较低并且反射效率优良的金属材料。
例如，像素电极PE可具有包括第一至第三像素电极层的三层结构。第一像素电极层可用作对应于平坦化层102的粘合层并且可用作发光器件ED的辅助电极，而且第一像素电极层可包括氧化铟锡(ITO)或氧化铟锌(IZO)。第二像素电极层可用作反射器并且可执行用于降低像素电极PE的电阻的功能，而且第二像素电极层可包括铝(Al)、银(Ag)、Mo、Ti和MoTi中的一种材料。第三像素电极层可用作发光器件ED的电极并且可包括ITO或IZO。例如，根据一实施方式的像素电极PE可形成为IZO/MoTi/ITO或ITO/MoTi/ITO的三层结构。
作为另一示例，像素电极PE可具有包括第一至第四像素电极层的四层结构。第一像素电极层可用作对应于平坦化层102的粘合层并且可用作发光器件ED的辅助电极，而且第一像素电极层可包括ITO、Mo和MoTi中的一种材料。第二像素电极层可执行用于降低像素电极PE的电阻的功能并且可包括Cu。第三像素电极层可用作反射器并且可包括Al、Ag、Mo、Ti和MoTi中的一种材料。第四像素电极层可用作发光器件ED的电极并且可包括ITO或IZO。例如，根据另一实施方式的像素电极PE可形成为ITO/Cu/MoTi/ITO的四层结构。
可选择地，像素驱动线GL、DL、PL、RL、CPL、PSL、RDL和LCP之中的线连接图案LCP可与像素电极PE一起由相同材料形成，但不限于此。此外，设置在第一基板100上的第一焊盘部110的第一焊盘可与像素电极PE一起由相同材料形成，但不限于此。
发光器件ED可形成在像素电极PE上并且可直接接触像素电极PE。发光器件ED可以是共同地形成在多个子像素SP的每一个中而不以子像素SP为单位进行区分的公共层。发光器件ED可对在像素电极PE与公共电极CE之间流动的电流做出响应，从而发射白色光。根据一实施方式的发光器件ED可包括有机发光器件或无机发光器件，或者可包括有机发光器件(或无机发光器件)和量子点发光器件的堆叠或组合结构。
根据一实施方式的有机发光器件可包括用于发射白色光的两个或更多个发光材料层(或发光部分)。例如，有机发光器件可包括基于第一光和第二光的组合发射白色光的第一发光材料层和第二发光材料层。在此，第一发光材料层可包括蓝色发光材料、绿色发光材料、红色发光材料、黄色发光材料和黄绿色发光材料中至少之一。第二发光材料层可包括用于发射与第一光组合而产生白色光的第二光的蓝色发光材料、绿色发光材料、红色发光材料、黄色发光材料和黄绿色发光材料中至少之一。
根据一实施方式的有机发光器件可进一步包括用于提高发光效率和/或寿命的一个或多个功能层。例如，功能层可设置在发光材料层上方和/或下方。
根据一实施方式的无机发光器件可包括半导体发光二极管、微型发光二极管或量子点发光二极管。例如，当发光器件ED是无机发光器件时，发光器件ED可具有1μm至100μm的大小，但不限于此。
公共电极CE可称为发光器件ED的阴极电极、透明电极、上电极或第二电极。公共电极CE可形成在发光器件ED上并且可直接接触发光器件ED或者可电性地直接接触发光器件ED。公共电极CE可包括用于透射从发光器件ED发射的光的透明导电材料。
根据一实施方式的公共电极CE可形成为包括功函数相对较高的石墨烯和透明导电材料中的至少一种材料的单层结构或多层结构。例如，公共电极CE可包括诸如ITO或IZO之类的金属氧化物，或者可包括氧化物和金属的组合，比如ZnO:Al或SnO2:Sb。
另外，可在公共电极CE上进一步设置通过调节从发光器件ED发射的光的折射率来提高光的发光效率的覆盖层(capping layer)。
堤部104可设置在平坦化层102上，以覆盖像素电极PE的边缘部分。堤部104可限定多个子像素SP的每一个的发光区域EA(或开口部分)并且可将设置在相邻子像素SP中的像素电极PE电性隔离。堤部104可形成为覆盖设置在多个像素区域PA的每一个中的接触孔CH。堤部104可被发光器件ED覆盖。
例如，堤部104可包括透明材料(例如，丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂)，在这种情况下，堤部104可以是透明堤部。
作为另一示例，堤部104可包括包含诸如炭黑之类的黑色颜料的吸光材料或不透明材料，并且例如可包括聚酰亚胺树脂、丙烯酸树脂或苯并环丁烯(BCB)，在这种情况下，堤部104可以是防止或最小化相邻子像素SP之间的颜色混合的黑色堤部。
堰图案105可设置在第一基板100的边缘部分处的电路层101上，以具有闭环形状或闭环线形状。例如，堰图案105可设置在电路层101的钝化层101d上。堰图案105可防止封装层106的扩散或溢出。堰图案105可包括在多个像素P(或多个像素区域PA)之中的设置在第一基板100的边缘部分处的最外侧像素Po(或最外侧像素区域PAo)内。在这种情况下，堰图案105的一部分可设置(或实现)在位于第一基板100中的第一焊盘部110与每个最外侧像素Po(或最外侧像素区域PAo)的发光区域EA之间。
根据一实施方式的堰图案105可与平坦化层102一起包括相同的材料。堰图案105可具有与平坦化层102相同的高度(或厚度)，或者可具有比平坦化层102高的高度。例如，堰图案105的高度(或厚度)可以是平坦化层102的高度(或厚度)的两倍。
根据另一实施方式，堰图案105可包括与平坦化层102一起由相同材料形成的下部堰图案、以及堆叠在下部堰图案上并且包括与堤部104相同的材料的上部堰图案。下部堰图案可具有与平坦化层102相同的高度(或厚度)，或者可具有比平坦化层102高的高度。例如，下部堰图案的高度(或厚度)可以是平坦化层102的高度(或厚度)的两倍。
包括有机发光器件的发光器件ED可仅实现在被堰图案105围绕的内部区域(或内侧区域)中。就是说，包括有机发光器件的发光器件ED可设置在第一基板100的第一表面100a中的、除了第一基板100的外表面OS与堰图案105之间的部分以外的部分处，可不设置在第一基板100的外表面OS与堰图案105之间以及不设置在堰图案105的顶表面上。此外，发光器件层103的公共电极CE可实现为覆盖发光器件ED和堰图案105。
根据一实施方式的第一基板100可进一步包括第一裕度区域(margin area)MA1、第二裕度区域MA2、以及堰图案区域DPA。
第一裕度区域MA1可设置在最外侧像素Po的发光区域EA与堰图案105之间。基于在形成发光器件ED的工艺中不可避免出现的发光器件ED的荫罩区域(shadow area)(或发光器件的尾部)，第一裕度区域MA1可在最外侧像素Po的发光区域EA(或堤部104)的端部与堰图案105之间具有第一宽度。因此，堰图案105可实现为相对于第一方向X，与发光区域EA的端部分隔开第一裕度区域MA1的第一宽度。
第二裕度区域MA2可设置在第一基板100的外表面OS与堰图案105之间。基于发光器件ED抵抗水分的可靠性裕度，第二裕度区域MA2可在第一基板100的外表面OS与堰图案105之间具有第二宽度。因此，堰图案105可实现为相对于第一方向X，与第一基板100的外表面OS分隔开第二裕度区域MA2的第二宽度。
根据一实施方式的第二裕度区域MA2可包括与设置在第一基板100的第一表面100a的第一边缘部分处的第一焊盘部110交叠的焊盘裕度区域。
堰图案区域DPA可设置在第一裕度区域MA1与第二裕度区域MA2之间。堰图案区域DPA可具有与堰图案105的最下侧底部表面(或底表面)的宽度对应的第三宽度。
第一裕度区域MA1、第二裕度区域MA2和堰图案区域DPA的每一个的宽度可实现为使得相对于第一方向X，在最外侧像素区域的中心部分与第一基板100的外表面OS之间的第二间隔D2是两个相邻像素区域PA之间的第一间隔(或像素间距)D1的一半或更小。
例如，当在工艺误差范围内，两个相邻像素区域PA之间的第一间隔(或像素间距)D1的一半是700μm时，根据基于发光器件ED的荫罩区域的荫罩裕度和基于确保发光器件ED抵抗水分的可靠性的封装裕度，第一裕度区域MA1、第二裕度区域MA2和堰图案区域DPA的总宽度可实现为大约670μm。在这种情况下，在工艺误差范围内，在第一基板100的最外侧外表面VL与包括第一焊盘部110的最外侧像素的中心部分之间的第二间隔D2可实现为700μm。在此，第一基板100的最外侧外表面VL可以是显示设备(或显示面板)的最外部外侧壁或外部侧壁。
第一裕度区域MA1和第二裕度区域MA2可具有相同的宽度或不同的宽度。堰图案区域DPA可具有比第一裕度区域MA1和第二裕度区域MA2的每一个相对较窄的宽度。例如，相对于第一方向X，第一裕度区域MA1可实现为具有300μm或更小的宽度，第二裕度区域MA2可实现为具有300μm或更小的宽度，并且堰图案区域DPA可实现为具有70μm的宽度。此外，相对于第一方向X，第二裕度区域MA2中包括的焊盘裕度区域(或侧向布线区域)可实现为具有100μm或更小的宽度。
封装层106可设置在除了第一基板100的第一表面100a的最外侧边缘部分以外的部分上，以覆盖发光器件层103。例如，封装层106可实现为围绕发光器件层103的前表面和侧表面的全部。
根据一实施方式的封装层106可包括第一至第三封装层106a至106c。
第一封装层106a可实现为防止氧气或水分渗透到发光器件层103中。第一封装层106a可设置在公共电极CE上，以围绕发光器件层103。因此，发光器件层103的前表面和侧表面的全部可被第一封装层106a围绕。例如，第一封装层106a的端部可设置在与堰图案105相邻的第二裕度区域MA2中。第一封装层106a可直接接触堰图案105的外围处的钝化层101d的顶表面并且可覆盖公共电极CE与钝化层101d之间的边界部分(或界面)，堰图案105可直接接触钝化层101d的顶表面，由此防止或最小化侧向的水分渗透。
根据一实施方式的第一封装层106a可包括无机材料。例如，第一封装层106a可称为第一无机封装层。例如，第一封装层106a可包括包含硅氧化物(SiOx)、硅氮化物(SiNx)、氮硅氧化物(SiONx)、钛氧化物(TiOx)和铝氧化物(AlOx)之一的单层结构或其堆叠结构。
第二封装层106b可实现在第一封装层106a上，以具有比第一封装层106a相对更厚的厚度。第二封装层106b可具有足以覆盖第一封装层106a上存在或不存在的颗粒(或不希望的材料或不希望的结构)的厚度。由于相对较厚的厚度，第二封装层106b可扩散至第一基板100的第一表面100a的边缘部分，但是第二封装层106b的扩散可被堰图案105阻挡。例如，第二封装层106b的端部可直接接触堰图案105上的第一封装层106a。因此，第二封装层106b可仅设置在被堰图案105围绕的内部区域(或内侧区域)中的第一封装层106a上。第二封装层106b可称为颗粒覆盖层。
根据一实施方式的第二封装层106b可包括诸如SiOCz丙烯酸或环氧基树脂之类的有机材料。
第三封装层106c可实现为主要防止氧气或水分渗透到发光器件层103中。第三封装层106c可实现为围绕第二封装层106b和未被第二封装层106b覆盖的第一封装层106a的全部。例如，第三封装层106c的端部可设置在第一封装层106a的端部与第一基板100的外表面OS之间并且可直接接触钝化层101d。第三封装层106c可直接接触钝化层101d的顶表面并且可覆盖第一封装层106a与钝化层101d之间的边界部分(或界面)，由此额外地防止或最小化侧向的水分渗透。
根据一实施方式的第三封装层106c可包括无机材料。例如，第三封装层106c可称为第二无机封装层。例如，第三封装层106c可包括包含SiOx、SiNx、SiONx、TiOx和AlOx之一的单层结构或其堆叠结构。
根据一实施方式的第一基板100可进一步包括波长转换层107。
波长转换层107可转换从多个像素区域PA的每一个的发光区域EA入射的光的波长。例如，波长转换层107可将从发光区域EA入射的白色光转换为与相应像素P对应的彩色光。
根据一实施方式的波长转换层107可包括多个波长转换图案107a和保护层107b。
多个波长转换图案107a可设置在位于多个像素区域PA的每一个的发光区域EA中的封装层106上。多个波长转换图案107a可划分(或分类)为将白色光转换为红色光的红色滤光器、将白色光转换为绿色光的绿色滤光器、和将白色光转换为蓝色光的蓝色滤光器。例如，多个波长转换图案107a可划分(或分类)为设置在第一子像素SP1中的红色滤光器(或第一滤光器)、设置在第二子像素SP2中的绿色滤光器(或第二滤光器)、和设置在第四子像素SP4中的蓝色滤光器(或第三滤光器)。
根据一实施方式的多个波长转换图案107a的每一个可实现为具有比多个像素区域PA的每一个的发光区域EA宽的尺寸。就是说，为了防止相邻子像素SP之间的颜色混合，多个波长转换图案107a的每一个可具有与像素电极PE相同的尺寸或者可具有比像素电极PE宽的尺寸，因而可与覆盖像素电极PE的边缘部分的堤部104的一部分交叠。例如，多个波长转换图案107a的每一个可设置成与多个像素区域PA的每一个的整个发光区域EA交叠并且与和发光区域EA相邻的电路区域CA的一部分交叠。在这种情况下，为了防止通过多个像素区域PA的每一个中的不与波长转换图案107a交叠的区域入射的外部光被像素驱动线反射或者最小化外部光的反射，堤部104可包括吸光材料或黑色颜料。
根据另一实施方式，多个波长转换图案107a的每一个可实现为具有与多个像素区域PA的每一个相同的尺寸。就是说，多个波长转换图案107a的每一个可设置成与多个像素区域PA的每一个全部交叠，用来防止或最小化由像素驱动线导致的外部光的反射。例如，多个波长转换图案107a的每一个可设置成覆盖多个像素区域PA的每一个的发光区域EA和电路区域CA的全部。在这种情况下，堤部104可以是黑色堤部或透明堤部。
另外，多个波长转换图案107a的每一个可包括基于从发光器件层103入射的白色光或蓝色光重新发射光以附加地照射与相应像素对应的彩色光的量子点。在此，量子点可选自CdS、CdSe、CdZnSeS、CdTe、ZnS、ZnSe、GaAs、Gap、GaAs-P、Ga-Sb、InAs、InP、InSb、AlAs、AlP和AlSb之中。例如，设置在第一子像素SP1中的红色滤光器可包括诸如发射红色光的CdSe或InP之类的红色量子点，设置在第二子像素SP2中的绿色滤光器可包括诸如发射绿色光的CdZnSeS之类的绿色量子点，设置在第四子像素SP4中的蓝色滤光器可包括诸如发射蓝色光的ZnSe之类的蓝色量子点。如上所述，当多个波长转换图案107a的每一个包括量子点时，发光显示设备的颜色再现性可增强。
根据另一实施方式，多个波长转换图案107a可实现为在多个像素区域PA的每一个的电路区域CA中彼此交叠。在这种情况下，多个像素区域PA的每一个的电路区域CA可被彼此交叠的至少两个波长转换图案107a覆盖。例如，多个像素区域PA的每一个的电路区域CA可被包括红色滤光器和绿色滤光器的两层堆叠部分覆盖。作为另一示例，多个像素区域PA的每一个的电路区域CA可被包括红色滤光器、绿色滤光器和蓝色滤光器的三层堆叠部分覆盖。包括两个滤光器的两层堆叠部分或包括三个滤光器的三层堆叠部分可执行用于防止相邻子像素SP之间的颜色混合或防止或最小化外部光的反射的黑矩阵的功能。
保护层107b可实现为覆盖波长转换图案107a并且在波长转换图案107a上提供平坦表面。保护层107b可设置成覆盖波长转换图案107a和其中未设置波长转换图案107a的封装层106。根据一实施方式的保护层107b可包括有机材料。例如，保护层107b可包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂，但不限于此。可选择地，保护层107b可进一步包括用于吸收水分和/或氧气的吸气材料。
可选择地，波长转换层107可变为具有片形式的波长转换片并且可设置在封装层106上。在这种情况下，波长转换片(或量子点片)可包括设置在一对膜之间的波长转换图案107a。例如，当波长转换层107包括重新发射子像素中设定的彩色光的量子点时，子像素的发光器件层103可实现为发射白色光或蓝色光。
根据一实施方式的第一基板100可进一步包括功能膜108。
功能膜108可设置在波长转换层107上。例如，功能膜108可通过透明粘合构件接合至波长转换层107。透明粘合构件可包括压敏粘合剂(PSA)、光学透明粘合剂(OCA)或光学透明树脂(OCR)。
根据一实施方式的功能膜108可包括用于防止外部光的反射的抗反射层(或抗反射膜)，以提高关于由显示设备10显示的图像的户外可视性和对比度。例如，抗反射层可包括用于防止被设置在第一基板100上的TFT和/或像素驱动线反射的外部光传播到外部的圆偏振层(或圆偏振膜)。
根据一实施方式的功能膜108可进一步包括用于主要防止水分或氧气的渗透的阻挡层(或阻挡膜)，阻挡层可包括水分透过率较低的材料(例如，聚合物材料)。
根据一实施方式的功能膜108可进一步包括用于控制从每个像素P输出到外部的光的路径的光路控制层(或光路控制膜)。光路控制层可包括高折射率层和低折射率层交替堆叠的堆叠结构并且可改变从每个像素P入射的光的路径，以将基于视角的色偏(colorshift)最小化。
根据一实施方式的第一基板100可进一步包括侧面密封构件109。
侧面密封构件(或边缘密封构件)109可形成在第一基板100与功能膜108之间并且可覆盖电路层101、平坦化层102和波长转换层107的每一个的所有侧(或侧向)表面。就是说，侧面密封构件109可覆盖在功能膜108与第一基板100之间的、暴露在显示设备10外部的电路层101、平坦化层102和波长转换层107的每一个的侧表面的全部。此外，侧面密封构件109可覆盖通过倒角工艺形成(或设置)在第一基板100的第一表面100a和外表面OS之间的拐角部分处的第一倒角100c。例如，第一基板100的最外侧外表面、侧面密封构件109的外表面、以及功能膜108的外表面的每一个可设置(或对齐)在同一垂直线VL上。
根据一实施方式的侧面密封构件109可包括硅基或紫外(UV)可固化密封剂(或树脂)，但考虑到节拍工时(tack process time)，侧面密封构件109可包括UV可固化密封剂。此外，侧面密封构件109可具有颜色(例如，蓝色、红色、蓝绿色或黑色)，但不限于此，并且侧面密封构件109可包括用于防止侧向的光泄漏的彩色树脂或遮光树脂。侧面密封构件109可通过使用从每个子像素SP的发光器件ED发射的光之中的、从波长转换层107的内部传播到其外表面的光，防止侧向的光泄漏。特别是，与第一基板100的第一焊盘部交叠的侧面密封构件109可防止或最小化由第一焊盘部中的焊盘导致的外部光的反射。
可选择地，侧面密封构件109可进一步包括用于吸收水分和/或氧气的吸气材料。
根据一实施方式的第一基板100可进一步包括前涂层。
前涂层可设置在波长转换层107与功能膜108之间，以覆盖波长转换层107的顶表面并且覆盖电路层101、平坦化层102和波长转换层107的每一个的侧表面的全部。就是说，前涂层可实现为覆盖在功能膜108与第一基板100之间的、暴露在显示设备10外部的电路层101、平坦化层102和波长转换层107的每一个的侧表面的全部，并且可实现为覆盖与第一基板100的第一焊盘部连接的布线部分400的顶表面和侧表面的每一个的一部分。根据一实施方式的前涂层可通过原子层沉积工艺实现。例如，前涂层可实现为具有几μm的厚度。
在本实施方式中，侧面密封构件109可实现为覆盖第一基板100的第一表面100a的边缘部分处的前涂层，或者可省略侧面密封构件109。
根据一实施方式的第二基板200可包括与布线部分400连接的金属图案层和将金属图案层绝缘的绝缘层。
金属图案层(或导电图案层)可包括多个金属层。根据一实施方式的金属图案层可包括第一金属层201、第二金属层203和第三金属层205。绝缘层可包括多个绝缘层。例如，绝缘层可包括第一绝缘层202、第二绝缘层204和第三绝缘层206。绝缘层可称为后绝缘层或图案绝缘层。
第一金属层201可实现在第二基板200的后表面200b上。根据一实施方式的第一金属层201可包括第一金属图案。例如，第一金属层201可称为第一连接层或连线层。
根据一实施方式的第一金属图案可具有Cu和MoTi的两层结构(Cu/MoTi)。第一金属图案可用作图9中所示的连线部分250的连线。例如，第一金属图案可用作多条数据连线251、多条像素驱动电源连线255、多条栅极控制信号传输线、以及像素公共电源连线257中的第一公共连线257a的每一种，但不限于此。
第一绝缘层202可实现在第二基板200的后表面200b上，以覆盖第一金属层201。根据一实施方式的第一绝缘层202可包括无机材料。例如，第一绝缘层202可包括SiOx、SiNx和SiONx中的一种材料，但不限于此。
第二金属层203可实现在第一绝缘层202上。根据一实施方式的第二金属层203可包括第二金属图案。例如，第二金属层203可称为第二连接层、跳接线层或桥接线层。
根据一实施方式的第二金属图案可具有Cu和MoTi的两层结构(Cu/MoTi)。第二金属图案可用作图10中所示的连线部分250的多条连线中的多条栅极连线253，但不限于此。例如，第二金属层203可用作用于将连线部分250中的由不同金属材料形成在不同层上的连线进行电连接的跳接线(或桥接线)。
可选择地，设置在第二金属层203上的连线(例如，多条第一连线)可改型为设置在第一金属层201上，并且设置在第一金属层201上的连线(例如，多条第二连线)可改型为设置在第二金属层203上。
第二绝缘层204可实现在第二基板200的后表面200b上，以覆盖第二金属层203。根据一实施方式的第二绝缘层204可包括无机材料。例如，第二绝缘层204可包括SiOx、SiNx和SiONx中的一种材料。
第三金属层205可实现在第二绝缘层204上。根据一实施方式的第三金属层205可包括第三金属图案。例如，第三金属层205可称为第三连接层或焊盘电极层。
根据一实施方式的第三金属图案可具有ITO(或IZO)、Mo、Ti和MoTi中的至少两种材料的堆叠结构。例如，第三金属图案可具有ITO/Mo/ITO、ITO/MoTi/ITO、IZO/Mo/ITO或IZO/MoTi/ITO的三层结构。第三金属图案可用作图9中所示的第二焊盘部210的第二焊盘、第三焊盘部230的第三焊盘、以及像素公共电源连线257中的第二公共连线257b和多条第三公共连线257c的每一种。
第三绝缘层206可实现在第二基板200的后表面200b上，以覆盖第三金属层205。根据一实施方式的第三绝缘层206可包括有机材料。例如，第三绝缘层206可包括诸如光学丙烯酸之类的绝缘材料。第三绝缘层206可覆盖第三金属层205，以防止第三金属层205暴露在外部。第三绝缘层206可称为有机绝缘层、保护层、后保护层、有机保护层、后涂层或后盖层。
第三绝缘层206可进一步包括焊盘暴露孔，焊盘暴露孔暴露包括第三金属层205中的第二焊盘部210的第二焊盘和第三焊盘部230的第三焊盘的每一个的一部分。
接合构件300可设置在第一基板100与第二基板200之间。因此，第一基板100和第二基板200可通过接合构件300彼此相对地接合。根据一实施方式的接合构件300可以是包括OCA或OCR的透明粘合构件或双面胶带。根据另一实施方式，接合构件300可包括玻璃纤维。
根据一实施方式的接合构件300可设置在第一基板100与第二基板200之间的整个空间中。例如，第一基板100的整个第二表面100b可接合至接合构件300的整个一个表面，并且第二基板200的整个前表面200a可接合至接合构件300的整个另一个表面。
根据另一实施方式的接合构件300可以以图案结构设置在第一基板100与第二基板200之间。例如，接合构件300可具有线图案结构或网图案结构。网图案结构可进一步包括用于在第一基板100接合至第二基板200的工艺中，将在第一基板100与第二基板200之间出现的气泡排放到外部的弯折部分。
可选择地，接合构件300可进一步包括传热元件。在这种情况下，接合构件300可通过传热元件将第一基板100中产生的热量传输至第二基板200，以防止或最小化第一基板100的温度升高。第二基板200可用作防止或最小化第一基板100的温度升高的降温构件。例如，传热元件可包括包含金属材料的多个传热颗粒或传热层。当传热元件包括包含金属材料的传热层时，传热层可电性接地或浮置，因而可用作噪声阻挡层，用于防止设置在第二基板200的后表面200b上的驱动电路中产生的频率噪声或静电流入设置在第一基板100上的像素、像素驱动线和栅极驱动电路150中。
图17是沿图4中所示的线II-II’截取的剖面图，其是描述根据本发明的显示设备的第一焊盘部、第二焊盘部和布线部分的剖面结构的示图。在描述图17时，与图4的元件相同或对应的元件由相似的参考标记表示，并且在下面省略或将简要描述其重复描述。
参照图4、图5和图15至图17，在根据本发明的显示设备10中，第一焊盘部110可包括设置在第一基板100的第一表面100a的第一边缘部分处的多个第一焊盘111。多个第一焊盘111可划分(或分类)为多个第一数据焊盘、多个第一像素驱动电源焊盘、以及多个第一像素公共电源焊盘。此外，多个第一焊盘111可进一步划分(或分类)为多个第一基准电源焊盘。
多个第一焊盘111的每一个可通过设置在平坦化层102中的第一焊盘接触孔电连接至多条像素驱动线中的相应线。例如，第一数据焊盘可通过设置在平坦化层102中的第一焊盘接触孔电连接至数据线DL的一端。
在根据本发明的显示设备10中，第二焊盘部210可包括设置在第二基板200的后表面200b中的与第一焊盘部110交叠的第一边缘部分处的多个第二焊盘211。多个第二焊盘211可划分(或分类)为多个第二数据焊盘、多个第二像素驱动电源焊盘、以及多个第二像素公共电源焊盘。此外，多个第二焊盘211可进一步划分(或分类)为多个第二基准电源焊盘。
多个第二焊盘211的每一个可通过设置在第一绝缘层202和第二绝缘层204的每一个中的第二焊盘接触孔电连接至连线部分250中的、包括设置在第二基板200的后表面200b上的第一金属层201或第二金属层203的连线。例如，第二数据焊盘可通过设置在第一绝缘层202和第二绝缘层204的每一个中的第二焊盘接触孔电连接至数据连线251的一端。
布线部分400可设置成围绕第一基板100的外表面OS和第二基板200的外表面OS。例如，布线部分400可设置在第一基板100的外表面OS中的第一外表面(或一个表面)OS1a和第二基板200的外表面OS中的第一外表面(或一个表面)OS1b的每一个上。
根据一实施方式的布线部分400可包括设置在第一基板100的外表面OS中的第一外表面(或一个表面)OS1a和第二基板200的外表面OS中的第一外表面(或一个表面)OS1b的每一个上的多条布线401。多条布线401可划分(或分类)为多条数据布线、多条栅极布线、多条像素驱动电源布线、以及多条像素公共电源布线。此外，多条布线401可进一步划分(或分类)为多条基准电源布线。
多条布线401的每一条可形成为围绕第一基板100的第一外表面OS1a和第二基板200的第一外表面OS1b的每一个。例如，多条布线401的每一条可通过使用导电胶(coonductive paste)的印刷工艺形成。例如，多条布线401的每一条可通过使用Ag胶的印刷工艺形成，但不限于此。
在多条布线401的每一条中，其一个端部可围绕设置在第一基板100的第一边缘部分处的第一焊盘部110的第一焊盘111和第一倒角100c，其另一个端部可围绕设置在第二基板200的第一边缘部分处的第二焊盘部210的第二焊盘211和第二倒角200c，并且其一个端部与其另一个端部之间的中心部分可围绕第一基板100的第一外表面OS1a和第二基板200的第一外表面OS1b的每一个。例如，在数据布线410中，其一个端部可实现为围绕设置在第一基板100的第一边缘部分处的第一焊盘部110的第一数据焊盘和第一倒角100c，其另一个端部可实现为围绕设置在第二基板200的第一边缘部分处的第二焊盘部210的第二数据焊盘和第二倒角200c，并且其一个端部与其另一个端部之间的中心部分可实现为围绕第一基板100的第一外表面OS1a和第二基板200的第一外表面OS1b的每一个。
可选择地，当接合构件300包括传热元件时，接合构件300的与第一基板100的第一外表面OS1a最靠近的端部301可与第一基板100的第一外表面OS1a和/或第二基板200的第一外表面OS1b分隔开以便不电连接至多条布线401的每一条，因而可不电连接至多条布线401的每一条或者可与多条布线401的每一条电性隔离。在这种情况下，多条布线401的每一条的一部分可进入第一基板100与第二基板200之间的区域，因而可基于进入到第一基板100与第二基板200之间的区域的布线401的中心部分的进入长度(或距离)，设定包括传热元件的接合构件300与第一基板100的第一外表面OS1a之间的分离距离。
根据本发明一实施方式的布线部分400可进一步包括边缘涂层403。
边缘涂层403可实现为覆盖多条布线401。根据一实施方式的边缘涂层403可实现为除了多条布线401以外还覆盖第一基板100的第一外表面OS1a和第一边缘部分以及第二基板200的第一外表面OS1b和第一边缘部分的全部。边缘涂层403可防止包括金属材料的多条布线401的每一条的腐蚀或多条布线401之间的电性短路。此外，边缘涂层403可防止或最小化由多条布线401和第一焊盘部110的第一焊盘111导致的外部光的反射。根据一实施方式的边缘涂层403可包括包含黑色油墨的遮光材料。
覆盖第一基板100的第一倒角100c的边缘涂层403的顶表面可被侧面密封构件109覆盖。
边缘涂层403的外表面可以是第一基板100的最外侧外表面，因而第一基板100的最外侧外表面、侧面密封构件109的外表面和功能膜108的外表面的每一个可设置在同一垂直线VL上。
图18是图解图5中所示的第二基板的示图，图19是沿图18中所示的线III-III’截取的剖面图。图18和图19图解了通过改型图15至图17中所示的第二绝缘层而实现的实施方式。在描述图18和图19时，与图15至图17的元件相同或对应的元件由相似的参考标记表示，并且在下面省略或将简要描述其重复描述。
参照图18和图19，根据本发明另一实施方式的第二基板200可包括第一区域A1和第二区域A2。
第一区域A1和第二区域A2可设置或实现在设置于第二基板200的后表面上的后绝缘层(或图案绝缘层)中。就是说，为了防止或最小化在第二基板200的外侧部分中发生的弯曲现象，后绝缘层可包括其中绝缘层具有不同厚度的第一区域A1和第二区域A2。例如，第二区域A2中的层可具有比第一区域A1的厚度D11薄的厚度D22。根据一实施方式的后绝缘层可包括隔离图案(isolation pattern)区域，在这种情况下，在图案绝缘层中，非隔离图案区域可具有第一厚度D11，隔离图案区域中的层可具有比第一厚度D11薄的第二厚度D22。例如，隔离图案区域可包括第一绝缘层202和第二绝缘层204中的仅一个，因而可具有比包括第一绝缘层202和第二绝缘层204的全部的堆叠结构的非隔离图案区域的厚度D11薄的厚度D22。
第一区域(或金属图案层)A1可设置在第二基板200的后表面200b之中的包括第二焊盘部210、第三焊盘部230和连线部分250的区域中。根据一实施方式的第一区域A1可包括设置在第二基板200的后表面200b上的第一绝缘层202和设置在第一绝缘层202上的第二绝缘层204。第一区域A1可被包括有机层的第三绝缘层206覆盖。基于包括无机材料的第一绝缘层202和第二绝缘层204的堆叠结构，第一区域A1可包括多层无机膜结构。
第二区域A2可设置在第二基板200的后表面200b之中的除了第一区域A1以外的区域中。例如，第二区域A2可设置在第三焊盘部230与第二基板200的第二外表面(或另一表面或第二长侧面)之间的区域之中的部分区域中，其中第二基板200的第二外表面与第一外表面(或一个表面或第一长侧面)平行，在这种情况下，第一区域A1可设置在第二基板200的第二外表面与第三焊盘部230之间的区域之中的其他区域中。
根据一实施方式的第二区域A2可利用设置在第二基板200的后表面200b上的第一绝缘层202而包括单个无机层。例如，可形成第二绝缘层204以覆盖设置在第二基板200的后表面200b上的整个第一绝缘层202，并且可通过图案化工艺去除设置在第二区域A2中的第二绝缘层204，由此在第二区域A2中可不设置第二绝缘层204。因此，第二区域A2可被第一区域A1围绕。设置在第二区域A2中的第一绝缘层202可直接接触包括有机层的第三绝缘层206，或者可被第三绝缘层206覆盖。
因为第二区域A2利用包括无机材料的第一绝缘层202而包括单无机层结构，所以第二区域A2中的层可具有比基于第一绝缘层202和第二绝缘层204而包括多层或多重无机层结构的第一区域A1的厚度D11相对较薄的厚度D22。因此，第二区域A2可防止或最小化在通过使用接合构件将第一基板接合(或层压)至第二基板的工艺中第二基板200的外侧部分的弯曲。
因为在除了第二基板200的外表面OS1b与第三焊盘部230之间的区域以外的区域中未设置金属图案，并且第二基板200利用第一绝缘层202和第二绝缘层204而包括多层无机层结构，所以由于第二基板200与无机层之间的应力差异，可发生第二基板200的弯曲。例如，由于设置在第二基板200的后表面200b上的堆叠的无机层导致的压缩应力，在第二基板200的外侧部分中可发生弯曲现象，并且第二基板200的弯曲可导致在通过使用接合构件将第一基板接合(或层压)至第二基板的工艺中在第一基板与第二基板之间出现错位，从而引起接合缺陷。
另一方面，根据本发明的第二基板200可包括利用第一绝缘层202而具有单无机层的第二区域A2，因而可分离(或隔离)第二绝缘层204的一部分，以减小由无机层导致的第二基板200的应力，由此分散施加至第二基板200的压缩应力，以防止或最小化第二基板200的外侧部分的弯曲。
根据一实施方式的第二区域A2可包括与第一方向X平行的第一图案区域和与第二方向Y平行且从第一图案区域的一侧突出的多个第二图案区域。
根据另一实施方式，第二区域A2可设置或实现为具有梯子形、网形或岛形。
可选择地，第二区域A2可利用直接接触第二基板200的后表面200b的第二绝缘层204而包括单无机层。例如，可形成第一绝缘层202，以覆盖第二基板200的整个后表面200b，并且可通过图案化工艺去除设置在第二区域A2中的第一绝缘层202，由此在第二区域A2中可不设置第一绝缘层202。此外，第二绝缘层204可形成在第一区域A1中的第一绝缘层202上并且可形成在与第二区域A2交叠的第二基板200的后表面200b上，因而在第二区域A2中可直接接触第二基板200的后表面200b。因此，第二区域A2可基于第二绝缘层204而包括单无机层，由此分散施加至第二基板200的压缩应力，以防止或最小化第二基板200的外侧部分的弯曲。
第二区域A2可称为阶梯区域、单层无机层区域、应力减小区域、弯曲限制区域或隔离图案区域。
根据另一实施方式，第二基板200可包括具有多层无机层结构的第一区域A1和具有单层无机层结构的第二区域A2，因而可防止或最小化第二基板200的外侧部分的弯曲。因此，在根据本发明另一实施方式的包括第二基板200的显示设备中，在通过使用接合构件将第一基板接合(或层压)至第二基板的工艺中可防止或最小化第二基板200的外侧部分的弯曲，由此最小化或防止由于第一基板与第二基板之间的错位而引起的接合缺陷。
图20是沿图6中所示的线IV-IV’截取的剖面图，其是描述图6中所示的公共电源接触部分和辅助电源接触部分的示图。在描述图20时，与图6的元件相同或对应的元件由相似的参考标记表示，并且在下面省略或将简要描述其重复描述。
参照图6、图15、图16和图20，根据本发明一实施方式的公共电源接触部分CPCP可设置在分别与多条像素公共电源线CPL交叠的多个像素P之间并且可将公共电极CE电连接至多条像素公共电源线CPL的每一条。
多条像素公共电源线CPL的每一条可包括第一像素公共电源线CPLa、第二像素公共电源线CPLb和接触线CPLc。
第一像素公共电源线CPLa可沿第二方向Y延伸并且可设置在第一基板100的显示区域AA中，以沿第一方向X具有预定间隔。根据一实施方式的第一像素公共电源线CPLa可与遮光层101e一起由相同材料形成在第一基板100的第一表面100a上。
第二像素公共电源线CPLb可形成在与第一像素公共电源线CPLa交叠的栅极绝缘层GI上。根据一实施方式的第二像素公共电源线CPLb可与栅极线GL一起由相同材料形成。
接触线CPLc可形成在与第一像素公共电源线CPLa和第二像素公共电源线CPLb交叠的层间绝缘层101c上。接触线CPLc可通过设置在层间绝缘层101c中的接触孔电连接至第二像素公共电源线CPLb并且可通过设置在层间绝缘层101c和缓冲层101a中的接触孔电连接至第一像素公共电源线CPLa。接触线CPLc可与数据线DL一起由相同材料形成。
多条像素公共电源线CPL的每一条可包括通过接触线CPLc彼此电连接的第一像素公共电源线CPLa和第二像素公共电源线CPLb，由此降低总的线电阻。
公共电源接触部分(或公共电源接触焊盘)CPCP可在多个像素P之间电连接至相应像素公共电源线CPL并且可基于侧向接触(side contact)方式电连接至公共电极CE。
根据一实施方式的公共电源接触部分CPCP可包括第一至第三接触金属层M1至M3。例如，公共电源接触部分CPCP可与具有三层结构的像素电极PE一起形成。
第一接触金属层M1可设置在与像素公共电源线CPL交叠的平坦化层102上并且可通过接触孔电连接至像素公共电源线CPL。第一接触金属层M1可增强公共电源接触部分CPCP与平坦化层102之间的粘合力。第一接触金属层M1可形成为比第三接触金属层M3相对较厚，用来降低公共电源接触部分CPCP的总电阻。根据一实施方式的第一接触金属层M1可包括IZO或ITO。例如，第一接触金属层M1可包括与具有三层结构的像素电极PE的最下层相同的材料。第一接触金属层M1可用作牺牲层(sacrificial layer)，牺牲层用于在对公共电源接触部分CPCP执行的电极图案化工艺中，相较于与第三接触金属层M3相邻的第二接触金属层M2的侧表面的上部的蚀刻速度，进一步增大与平坦化层102相邻的第二接触金属层M2的侧表面的下部的蚀刻速度。
第二接触金属层M2可设置在第一接触金属层M1上并且可基于侧向接触方式电连接至公共电极CE。第二接触金属层M2可包括具有比第三接触金属层M3相对较低的电阻的反光金属材料。第二接触金属层M2可形成为比第三接触金属层M3相对较厚，用来降低公共电源接触部分CPCP的总电阻。第二接触金属层M2可包括具有比第一接触金属层M1低的蚀刻速度的金属材料。根据一实施方式的第二接触金属层M2可包括Al、Ag、Mo、Ti和MoTi中的一种材料。例如，第二接触金属层M2可包括与具有三层结构的像素电极PE的中间层相同的材料。
第三接触金属层M3可设置在第二接触金属层M2上并且可防止第一接触金属层M1和第二接触金属层M2的腐蚀。第三接触金属层M3可包括抗腐蚀性比第一接触金属层M1和第二接触金属层M2的每一个强的材料(或物质)。第三接触金属层M3的氧化速率可低于第一接触金属层M1的氧化速率。根据一实施方式的第三接触金属层M3可包括IZO或ITO。例如，第三接触金属层M3可包括与具有三层结构的像素电极PE的最上层相同的材料。
公共电源接触部分CPCP可形成在平坦化层102上以具有与像素电极PE相同的三层结构，然后可基于电极图案化工艺(或蚀刻工艺)通过批蚀刻(batch etching)被图案化。
在根据一实施方式的电极图案化工艺中，第一接触金属层M1的蚀刻速度可高于第二接触金属层M2的蚀刻速度。
例如，在电极图案化工艺中，公共电源接触部分CPCP可从第三接触金属层M3起依次一直蚀刻到第一接触金属层M1。在这种情况下，因为第一接触金属层M1的蚀刻速度高于第二接触金属层M2的蚀刻速度，所以第一接触金属层M1可从其顶表面暴露于蚀刻源的时间起比第二接触金属层M2更快地被蚀刻，因而由于第一接触金属层M1的侧表面在第二接触金属层M2的侧表面之前被蚀刻，所以第二接触金属层M2的侧表面的下部可比其侧表面的上部更快地蚀刻。因此，第一接触金属层M1的侧表面可具有倾斜形状或锥形形状，并且第二接触金属层M2的侧表面可具有倾斜形状或倒锥形形状。因此，公共电源接触部分CPCP可包括在第一接触金属层M1和第二接触金属层M2的每一个的侧表面上凹入地形成的侧向接触部分SCP。
根据一实施方式的第一接触金属层M1的锥形形状可定义为其顶表面和侧表面之间的夹角(或内角)大于其底表面和侧表面之间的夹角(或内角)的形状。根据一实施方式的第二接触金属层M2的倒锥形形状可定义为其顶表面和侧表面之间的夹角(或内角)小于其底表面和侧表面之间的夹角(或内角)的形状。例如，第一接触金属层M1的顶表面和侧表面之间的夹角可以是钝角，并且第一接触金属层M1的底表面和侧表面之间的夹角可以是锐角。第二接触金属层M2的顶表面和侧表面之间的夹角可以是锐角，并且第二接触金属层M2的底表面和侧表面之间的夹角可以是钝角。
根据一实施方式的侧向接触部分SCP可与从第三接触金属层M3的最外部侧表面起沿第一基板100的厚度方向Z延伸的垂直线向内分隔开一定距离，因而相对于第一方向X可不突出到第三接触金属层M3的侧表面的外侧并且可被第三接触金属层M3覆盖。例如，侧向接触部分SCP可具有屋檐结构，或者可具有“(”形的剖面结构或“〈”形的剖面结构。
公共电源接触部分CPCP的侧向接触部分SCP可凹入地形成或者可具有屋檐结构，因而可在不电性接触设置在公共电源接触部分CPCP上的发光器件ED的情况下电连接至公共电极CE。例如，在通过沉积工艺形成发光器件ED的情况下，发光器件ED的沉积材料可具有直线性，因而可形成在第三接触金属层M3的顶表面和侧表面的每一个的一部分处以及第一接触金属层M1的侧表面的下部的一部分处，但是不会形成在被第三接触金属层M3覆盖的侧向接触部分SCP处。因此，公共电源接触部分CPCP的侧向接触部分SCP不会被发光器件ED覆盖，可在侧表面的外部暴露。此外，侧向接触部分SCP可隔离开(或切断或划分)发光器件ED。
公共电极CE可形成在发光器件ED的顶表面上并且可通过进入公共电源接触部分CPCP的凹入侧表面而形成在侧向接触部分SCP处，因而可电连接至发光器件ED并且可电连接至公共电源接触部分CPCP的侧向接触部分SCP。例如，可通过诸如溅射工艺之类的沉积工艺形成公共电极CE，用来实现相对优异的台阶覆盖率；在这种情况下，溅射的电极材料可沉积在发光器件ED上并且可通过进入第一接触金属层M1和第二接触金属层M2的每一个的凹入侧表面而沉积在包括侧向接触部分SCP的公共电源接触部分CPCP的全部侧表面上。因此，即使在没有形成单独接触孔或单独接触结构的工艺的情况下，公共电极CE也可通过公共电源接触部分CPCP的侧向接触部分SCP电连接至像素公共电源线CPL。
根据本发明一实施方式的显示设备可进一步包括辅助电源接触部分SPCP。
根据本发明一实施方式的辅助电源接触部分SPCP可设置在分别与多条辅助电源线SPL交叠的多个像素P之间并且可将公共电极CE电连接至多条辅助电源线SPL的每一条。
多条辅助电源线SPL的每一条可包括第一辅助电源线SPLa、第二辅助电源线SPLb和辅助接触线SPLc。
第一辅助电源线SPLa可沿第二方向Y长长地延伸并且可与第一像素公共电源线CPLa平行地设置在第一基板100的显示区域AA中。根据一实施方式的第一辅助电源线SPLa可与第一像素公共电源线CPLa一起由相同材料形成在第一基板100的第一表面100a上，并且可通过多个线连接图案LCP电连接至第一像素公共电源线CPLa。
第二公共电源线SPLb可形成在与第一辅助电源线SPLa交叠的栅极绝缘层GI上。根据一实施方式的第二辅助电源线SPLb可与第二像素公共电源线CPLb一起由相同材料形成。
辅助接触线SPLc可形成在与第一辅助电源线SPLa和第二辅助电源线SPLb交叠的层间绝缘层101c上。辅助接触线SPLc可通过设置在层间绝缘层101c中的接触孔电连接至第二辅助电源线SPLb并且可通过设置在层间绝缘层101c和缓冲层101a中的接触孔电连接至第一辅助电源线SPLa。根据一实施方式的辅助接触线SPLc可与接触线CPLc一起由相同材料形成。
因为多条辅助电源线SPL的每一条包括通过辅助接触线SPLc彼此电连接的第一辅助电源线SPLa和第二辅助电源线SPLb，所以可降低总的线电阻。
辅助电源接触部分(或辅助电源接触焊盘)SPCP可在多个像素P之间电连接至相应辅助电源线SPL并且可基于侧向接触方式电连接至公共电极CE。
根据一实施方式的辅助电源接触部分SPCP可包括第一至第三接触金属层M1至M3。例如，辅助电源接触部分SPCP可与公共电源接触部分CPCP一起形成。除了第一接触金属层M1电连接至辅助电源线SPL之外，辅助电源接触部分SPCP可与如上所述包括第一至第三接触金属层M1至M3的公共电源接触部分CPCP一起形成并且可基于侧向接触方式电连接至公共电极CE，因而省略其重复描述。
图21是沿图6中所示的线IV-IV’截取的另一剖面图，其图解了通过改型图20中所示的公共电源接触部分和辅助电源接触部分而实现的实施方式。在描述图21时，与图20的元件相同或对应的元件由相似的参考标记表示，并且在下面省略或将简要描述其重复描述。
参照图6、图15、图16和图21，根据一实施方式的公共电源接触部分CPCP可包括第一至第四接触金属层M1至M4。例如，公共电源接触部分CPCP可与具有四层结构的像素电极PE一起形成。
第一接触金属层M1可设置在与像素公共电源线CPL交叠的平坦化层102上并且可通过接触孔电连接至像素公共电源线CPL。第一接触金属层M1可增强公共电源接触部分CPCP与平坦化层102之间的粘合力。第一接触金属层M1的氧化速率可低于第二接触金属层M2和第三接触金属层M3的每一个的氧化速率。根据一实施方式的第一接触金属层M1可包括ITO或MoTi。例如，第一接触金属层M1可包括与具有四层结构的像素电极PE的第一层(或最下层)相同的材料。
第二接触金属层M2可设置在第一接触金属层M1上并且可基于侧向接触方式电连接至公共电极CE。第二接触金属层M2可包括具有比第三接触金属层M3相对较低的电阻的金属材料。第二接触金属层M2可形成为比第一接触金属层M1和第四接触金属层M4的每一个相对较厚，用来降低公共电源接触部分CPCP的总电阻。第二接触金属层M2可包括具有比第三接触金属层M3高的蚀刻速度的金属材料。根据一实施方式的第二接触金属层M2可包括铜(Cu)。例如，第二接触金属层M2可包括与具有四层结构的像素电极PE的第二层相同的材料。第二接触金属层M2可用作牺牲层，牺牲层用于在对公共电源接触部分CPCP执行的电极图案化工艺中，相较于与第四接触金属层M4相邻的第三接触金属层M3的上表面的蚀刻速度，进一步增加与平坦化层102相邻的第三接触金属层M3的下表面的蚀刻速度。
第三接触金属层M3可设置在第二接触金属层M2上并且可基于侧向接触方式电连接至公共电极CE。第三接触金属层M3可用作包括反光金属材料的反射电极。第三接触金属层M3可包括具有比第一接触金属层M1和第四接触金属层M4的每一个相对较低的电阻的金属材料。第三接触金属层M3可包括具有比第四接触金属层M4高且比第二接触金属层M2低的蚀刻速度的金属材料。第三接触金属层M3可形成为比第一接触金属层M1和第四接触金属层M4的每一个相对较厚，用来降低公共电源接触部分CPCP的总电阻。根据一实施方式的第三接触金属层M3可包括Al、Ag、Mo、Ti和MoTi中的一种材料。例如，第三接触金属层M3可包括与具有四层结构的像素电极PE的第三层相同的材料。
第四接触金属层M4可设置在第三接触金属层M3上并且可防止第一至第三接触金属层M1至M3的腐蚀。第四接触金属层M4可包括抗腐蚀性比第二接触金属层M2和第三接触金属层M3的每一个强的材料(或物质)。第四接触金属层M4的氧化速率可低于第二接触金属层M2和第三接触金属层M3的每一个的氧化速率。根据一实施方式的第四接触金属层M4可包括IZO或ITO。例如，第四接触金属层M4可包括与具有四层结构的像素电极PE的第四层相同的材料。
公共电源接触部分CPCP可形成在平坦化层102上以具有与像素电极PE相同的四层结构，然后可基于电极图案化工艺(或蚀刻工艺)通过批蚀刻被图案化。
在根据一实施方式的电极图案化工艺中，第三接触金属层M3的蚀刻速度可高于第四接触金属层M4的蚀刻速度，并且第二接触金属层M2的蚀刻速度可高于第三接触金属层M3的蚀刻速度。
例如，在电极图案化工艺中，公共电源接触部分CPCP可从第四接触金属层M4起依次一直蚀刻到第一接触金属层M1。
因为第三接触金属层M3的蚀刻速度高于第四接触金属层M4的蚀刻速度，所以第三接触金属层M3可从其顶表面暴露于蚀刻源的时间起比第四接触金属层M4更快地被蚀刻，因而由于第三接触金属层M3的侧表面在第四接触金属层M4的侧表面之前被蚀刻，所以第三接触金属层M3的侧表面可比第四接触金属层M4的侧表面更快地被蚀刻。
因为第二接触金属层M2的蚀刻速度高于第三接触金属层M3的蚀刻速度，所以第二接触金属层M2可从其顶表面暴露于蚀刻源的时间起比第三接触金属层M3更快地被蚀刻，因而由于第二接触金属层M2的侧表面的上部在第三接触金属层M3的侧表面之前被蚀刻，所以第三接触金属层M3的侧表面的下部可比其侧表面的上部更快地被蚀刻，并且第二接触金属层M2的侧表面的上部可比其侧表面的下部更快地被蚀刻。因此，第二接触金属层M2的侧表面可具有倾斜形状或锥形形状，并且第三接触金属层M3的侧表面可具有倾斜形状或倒锥形形状。因此，公共电源接触部分CPCP可包括在第二接触金属层M2和第三接触金属层M3的每一个的侧表面上凹入地形成的侧向接触部分SCP。
根据一实施方式的第二接触金属层M2的锥形形状可定义为其顶表面和侧表面之间的夹角(或内角)大于其底表面和侧表面之间的夹角(或内角)的形状。根据一实施方式的第三接触金属层M3的倒锥形形状可定义为其顶表面和侧表面之间的夹角(或内角)小于其底表面和侧表面之间的夹角(或内角)的形状。例如，第二接触金属层M2的顶表面和侧表面之间的夹角可以是钝角，并且第二接触金属层M2的底表面和侧表面之间的夹角可以是锐角。第三接触金属层M3的顶表面和侧表面之间的夹角可以是锐角，并且第三接触金属层M3的底表面和侧表面之间的夹角可以是钝角。
根据一实施方式的侧向接触部分SCP可与从第四接触金属层M4的最外部侧表面起沿第一基板100的厚度方向Z延伸的垂直线向内分隔开一定距离，因而相对于第一方向X可不突出到第四接触金属层M4的侧表面的外侧并且可被第四接触金属层M4覆盖。例如，侧向接触部分SCP可具有屋檐结构，或者可具有“(”形的剖面结构或“〈”形的剖面结构。
公共电源接触部分CPCP的侧向接触部分SCP可凹入地形成或者可具有屋檐结构，因而可在不电性接触设置在公共电源接触部分CPCP上的发光器件ED的情况下电连接至公共电极CE。例如，在通过沉积工艺形成发光器件ED的情况下，发光器件ED的沉积材料可具有直线性，因而可形成在第四接触金属层M4的顶表面和侧表面的每一个的一部分、第一接触金属层M1的侧表面的一部分、以及第二接触金属层M2的侧表面的下部的一部分处，但是不会形成在被第四接触金属层M4覆盖的侧向接触部分SCP处。因此，公共电源接触部分CPCP的侧向接触部分SCP不会被发光器件ED覆盖，可在侧表面的外部处暴露。此外，侧向接触部分SCP可隔离发光器件ED。
公共电极CE可形成在发光器件ED的顶表面上并且可通过进入公共电源接触部分CPCP的凹入侧表面而形成在侧向接触部分SCP处，因而可电连接至发光器件ED并且可电连接至公共电源接触部分CPCP的侧向接触部分SCP。例如，可通过诸如溅射工艺之类的沉积工艺形成公共电极CE，用来实现相对优异的台阶覆盖率；在这种情况下，溅射的电极材料可沉积在发光器件ED上并且可通过进入第二接触金属层M2和第三接触金属层M3的每一个的凹入侧表面而沉积在包括侧向接触部分SCP的公共电源接触部分CPCP的全部侧表面上。因此，即使在没有形成单独接触孔或单独接触结构的工艺的情况下，公共电极CE也可通过公共电源接触部分CPCP的侧向接触部分SCP电连接至像素公共电源线CPL。
根据一实施方式的辅助电源接触部分SPCP可包括第一至第四接触金属层M1至M4。例如，辅助电源接触部分SPCP可与公共电源接触部分CPCP一起形成。除了第一接触金属层M1电连接至辅助电源线SPL之外，辅助电源接触部分SPCP可与如上所述包括第一至第四接触金属层M1至M4的公共电源接触部分CPCP一起形成并且可基于侧向接触方式电连接至公共电极CE，因而省略其重复描述。
图22是沿图4中所示的线II-II’截取的另一剖面图，图23是图22中所示的区域“B5”的放大图。图22和图23图解了通过改型图1至图21中所示的显示设备的堰图案而实现的实施方式。在描述图22和图23时，与图4的元件相同或对应的元件由相似的参考标记表示，并且在下面省略或将简要描述其重复描述。
参照图4、图22和图23，在根据本发明的显示设备10中，堰图案105可包括第一堰图案105a和第二堰图案105b。
第一堰图案105a可设置在第一基板100的边缘部分处的电路层101上，以具有闭环形状或闭环线形状。例如，第一堰图案105a可配置在电路层101的钝化层101d上，从而与最外侧像素Po的发光区域EA相邻。第一堰图案105a可防止封装层106的扩散或溢出。第一堰图案105a可称为内侧堰图案、内部堰、阻挡壁或分隔壁。
根据一实施方式的第一堰图案105a可设置成与限定在第一基板100上的第一裕度区域MA1中的发光器件ED的荫罩区域(或发光器件的尾部)最邻近。因此，设置在第一裕度区域MA1中的发光器件ED的端部(或尾部)可接触第一堰图案105a的内侧表面，或者可沿朝向发光区域EA的方向与第一堰图案105a的内侧表面分隔开。
与第一堰图案105a交叠的堰图案区域DPA可朝向第一裕度区域MA1增大，并且由于第一堰图案105a，水分渗透路径可增大，由此可减小基于发光器件ED的荫罩区域的第一裕度区域MA1。因此，随着第一裕度区域MA1减小，最外侧像素Po的中心部分与第一基板100的外表面OS之间的第二间隔D2可减小。因此，在根据本发明的显示设备10中，最外侧像素Po的中心部分与第一基板100的外表面OS之间的第二间隔D2可小于图15至图17中所示的包括堰图案105的显示设备的第二间隔D2。
根据一实施方式的第一堰图案105a可与平坦化层102一起由相同的材料形成。例如，第一堰图案105a的高度(或厚度)可与平坦化层102的高度(或厚度)相同。
第二堰图案105b可设置在第一基板100的边缘部分处的电路层101上，以具有闭环形状或闭环线形状。例如，第二堰图案105b可实现在电路层101的钝化层101d上，以围绕第一堰图案105a。例如，第二堰图案105b的高度(或厚度)可比第一堰图案105a的高度(或厚度)大。第二堰图案105b可增大侧向的水分渗透路径，由此提高发光器件ED抵抗水分渗透的可靠性。第二堰图案105b可称为外侧堰图案或外部堰。
根据一实施方式的第二堰图案105b可包括下部堰图案LD和上部堰图案UD。
下部堰图案LD可实现在与第一堰图案105a的外侧表面相邻的钝化层101d上，以具有围绕第一堰图案105a的闭环形状(或闭环线形状)。根据一实施方式的下部堰图案LD可与平坦化层102一起由相同的材料形成。例如，下部堰图案LD的高度(或厚度)可与平坦化层102的高度(或厚度)相同。
上部堰图案UD可实现在下部堰图案LD上，以具有围绕第一堰图案105a的闭环形状(或闭环线形状)。根据一实施方式的上部堰图案UD可与堤部104一起由相同的材料形成。例如，上部堰图案UD的高度(或厚度)可与堤部104的高度(或厚度)相同。
在一些实施方式中，发光器件层103的发光器件ED可仅实现在被第一堰图案105a围绕的内部区域(或内侧区域)中。就是说，包括有机发光层的发光器件ED可设置在第一基板100的第一表面100a中的、除了第一基板100的外表面OS与第一堰图案105a之间的部分以外的部分处，可不设置在第一基板100的外表面OS与第一堰图案105a之间以及不设置在第一堰图案105a的顶表面上。
发光器件层103的公共电极CE可实现为覆盖发光器件ED和堰图案105。公共电极CE的端部可直接接触与第二堰图案105b的外侧表面相邻的钝化层101d。此外，公共电极CE可在第一堰图案105a与第二堰图案105b之间直接接触钝化层101d。因此，公共电极CE可在第二堰图案105b的外侧部分处以及在第一堰图案105a与第二堰图案105b之间直接接触钝化层101d，由此增强防止侧向的水分渗透的效果。
封装层106的第一封装层106a可实现为覆盖公共电极CE。例如，第一封装层106a可实现为基于公共电极CE的表面形状的共形形状(conformal shape)，因而可围绕公共电极CE。第一封装层106a的端部可直接接触钝化层101d并且可围绕公共电极CE的端部。第一封装层106a可直接接触堰图案105的外围处的钝化层101d的顶表面并且可覆盖公共电极CE与钝化层101d之间的边界部分(或界面)，由此防止或最小化侧向的水分渗透。
封装层106的第二封装层106b可实现为覆盖用于覆盖第一堰图案105a的内侧表面的第一封装层106a。第二封装层106b可具有相对较厚的厚度，因而可扩散至第一基板100的第一表面100a的边缘部分，但是第二封装层106b的扩散可被第一堰图案105a阻挡。例如，第二封装层106b的端部可直接接触第一堰图案105a上的第一封装层106a。因此，在一些实施方式中，第二封装层106b可仅设置在被第一堰图案105a围绕的内部区域(或内侧区域)中的第一封装层106a上。
封装层106的第三封装层106c可实现为覆盖第二封装层106b和设置成覆盖堰图案105的第一封装层106a的全部。第三封装层106c的端部可直接接触钝化层101d并且可围绕第一封装层106a的端部。第三封装层106c可直接接触堰图案105的外围处的钝化层101d的顶表面并且可覆盖在第一封装层106a与钝化层101d之间的边界部分(或界面)，由此附加地防止或最小化侧向的水分渗透。
图24是沿图4中所示的线II-II’截取的另一剖面图，图25是图24中所示的区域“B6”的放大图。图24和图25图解了在图1至图21中所示的显示设备中在堰图案附近进一步设置激光图案化部分的实施方式。在描述图24和图25时，与图4的元件相同或对应的元件由相似的参考标记表示，并且在下面省略或将简要描述其重复描述。
参照图4、图24和图25，根据本发明的显示设备10可包括设置在第一基板100的堰图案105附近的激光图案化部分LPP。
激光图案化部分LPP可实现为防止水分或其他无关杂质沿第一基板100的侧向方向渗透，以防止由侧向的包括水分及其他物质的材料的渗透导致的发光器件ED的劣化。激光图案化部分LPP可在堰图案105的外围处隔离(或断开)发光器件层103的发光器件ED。因此，激光图案化部分LPP可被定义为其中未设置发光器件ED和公共电极CE的未沉积区域或隔离区域。此外，可通过同时去除设置在堰图案105附近的发光器件ED和公共电极CE来形成激光图案化部分LPP，因而激光图案化部分LPP可限定为至少一条凹槽线GOL。至少一条凹槽线可通过将发光器件ED和公共电极CE图案化而形成为凹入的。
发光器件层103的发光器件ED可设置在堤部104以及暴露于多个子像素SP的每一个的发光区域EA处的像素电极PE上，并且可设置在暴露于第一基板100的第一表面100a的边缘部分处的钝化层101d上。因此，发光器件ED的侧表面可暴露在外部，由于这个原因，因水分通过第一基板100的侧表面渗透，发光器件ED会劣化或者可靠性可降低。为了解决这种问题，激光图案化部分LPP可隔离(或断开)设置在堰图案105附近的发光器件层103的发光器件ED，由此防止侧向的水分渗透。
激光图案化部分LPP(或凹槽线GOL)可实现为在堰图案105的外围处将发光器件ED与公共电极CE隔离开并且暴露钝化层101d的顶表面。激光图案化部分LPP(或凹槽线GOL)可至少部分地被封装层106覆盖。在一些实施方式中，封装层106可在激光图案化部分LPP处直接接触电路层101的最上表面，因而可至少部分地围绕通过激光图案化工艺隔离的发光器件ED和公共电极CE的每一个的侧表面LIS(或隔离表面或激光隔离表面)。在一些实施方式中，激光图案化工艺可将与堰图案105相邻地形成的公共电极CE和发光器件ED物理隔离以及电性隔离。例如，封装层106可在激光图案化部分LPP处至少部分地覆盖或完全覆盖发光器件ED和公共电极CE的每一个的隔离表面LIS、发光器件ED与公共电极CE之间的边界部分(或界面)、以及钝化层101d与发光器件ED之间的边界部分(或界面)的全部，由此在根本上(或完全)防止侧向的水分渗透。
根据一实施方式的激光图案化部分LPP可包括从堰图案105向内设置的内侧图案化部分IPP。
内侧图案化部分(或第一激光图案化部分)IPP可与堰图案105的内侧部分相邻设置并且可被堰图案105围绕。就是说，内侧图案化部分IPP可设置在堰图案105与最外侧像素区域PAo的发光区域EA之间，以具有被堰图案105围绕的闭环形状(或闭环线形状)。例如，内侧图案化部分IPP可沿着第一基板100的边缘部分设置为闭环形状(或闭环线形状)，因而可被具有闭环形状的堰图案105围绕。内侧图案化部分IPP可隔离(或断开)设置在钝化层101d处的发光器件层103的发光器件ED和公共电极CE的每一个，由此防止侧向的水分渗透。
根据一实施方式的内侧图案化部分IPP可以是通过激光图案化工艺同时去除从堰图案105的外围向内设置的发光器件层103的公共电极CE和发光器件ED而形成的区域。例如，在激光图案化工艺中，可同时去除设置在第一基板100上的第一裕度区域MA1中从而与堰图案105的内侧部分相邻的发光器件ED和公共电极CE的每一个的一部分。因此，内侧图案化部分IPP可被定义为其中未设置发光器件ED和公共电极CE的未沉积区域或隔离区域。此外，可通过同时去除从堰图案105的外围向内设置的发光器件ED和公共电极CE形成内侧图案化部分IPP，因而内侧图案化部分IPP可被定义为至少一条第一凹槽线(或内侧凹槽线)。
内侧图案化部分IPP可被封装层106覆盖。例如，封装层106可设置在内侧图案化部分IPP上，因而可围绕通过激光图案化工艺隔离的公共电极CE和发光器件ED的每一个的侧表面(或隔离表面或激光隔离表面)。因此，封装层106可在内侧图案化部分IPP处完全覆盖发光器件ED和公共电极CE的每一个的侧表面、发光器件ED与公共电极CE之间的边界部分(或界面)、以及钝化层101d与发光器件ED之间的边界部分(或界面)的全部，由此在根本上(或完全)防止侧向的水分渗透。
根据一实施方式的内侧图案化部分IPP可被封装层106的第一封装层106a覆盖。第一封装层106a可通过内侧图案化部分IPP直接接触电路层101的最上表面。例如，第一封装层106a可通过内侧图案化部分IPP直接接触钝化层101d的顶表面，因而可围绕在内侧图案化部分IPP处暴露的公共电极CE和发光器件ED的每一个的侧表面(或隔离表面或激光隔离表面)。因此，第一封装层106a可在内侧图案化部分IPP处完全覆盖发光器件ED和公共电极CE的每一个的隔离表面、发光器件ED与公共电极CE之间的边界部分(或界面)、以及钝化层101d与发光器件ED之间的边界部分(或界面)的全部，由此在根本上(或完全)防止侧向的水分渗透。
在内侧图案化部分IPP中，基于发光器件ED的荫罩区域的第一裕度区域MA1的一部分可被基于确保发光器件ED的可靠性而设置的封装裕度区域代替，因而基于确保发光器件ED的可靠性而设置的封装裕度可增大，由此增大发光器件ED的可靠性。此外，可通过同时去除设置在与堰图案105相邻的第一裕度区域MA1中的公共电极CE和发光器件ED形成内侧图案化部分IPP，因而内侧图案化部分IPP可与最外侧像素Po的发光区域EA分隔开基于发光器件ED的荫罩区域而设置的第一裕度区域MA1，由此与堰图案105交叠的堰图案区域DPA可实现为包括在第一裕度区域MA1中。在这种情况下，被实现为两个相邻像素区域PA之间的第一间隔(或第一间隔)D1的一半或更小的、在第一基板100的外表面OS与最外侧像素的中心部分之间的第二间隔D2可进一步减小。
根据一实施方式的激光图案化部分LPP可进一步包括从堰图案105向外设置的外侧图案化部分OPP。
外侧图案化部分(或第二激光图案化部分)OPP可设置在堰图案105的外侧区域中并且可围绕堰图案105。就是说，外侧图案化部分OPP可设置在第一基板100的外表面OS与堰图案105之间，以具有围绕堰图案105的闭环形状(或闭环线形状)。例如，外侧图案化部分OPP可沿着第一基板100的边缘部分设置为闭环形状(或闭环线形状)并且可围绕具有闭环形状(或闭环线形状)的堰图案105。
根据一实施方式的外侧图案化部分OPP可以是通过激光图案化工艺同时去除从堰图案105的外围向外设置的发光器件层103的公共电极CE和发光器件ED而形成的区域。因此，外侧图案化部分OPP可被定义为其中未设置发光器件ED和公共电极CE的未沉积区域或边缘去除区域。此外，可通过同时去除从堰图案105的外围向外设置的发光器件ED和公共电极CE形成外侧图案化部分OPP，因而外侧图案化部分OPP可被定义为至少一个第二凹槽线(或外侧凹槽线)。
外侧图案化部分OPP可被封装层106覆盖。例如，封装层106可设置在外侧图案化部分OPP上，因而可围绕通过激光图案化工艺隔离的公共电极CE和发光器件ED的每一个的侧表面(或隔离表面或激光隔离表面)。因此，封装层106可在外侧图案化部分OPP处完全覆盖发光器件ED和公共电极CE的每一个的隔离表面、发光器件ED与公共电极CE之间的边界部分(或界面)、以及钝化层101d与发光器件ED之间的边界部分(或界面)的全部，由此在根本上(或完全)防止侧向的水分渗透。
根据一实施方式的外侧图案化部分OPP可被封装层106的第一封装层106a覆盖。第一封装层106a可通过外侧图案化部分OPP直接接触电路层101的最上表面。例如，第一封装层106a可通过外侧图案化部分OPP直接接触钝化层101d的顶表面，因而可覆盖在外侧图案化部分OPP处暴露的公共电极CE和发光器件ED的每一个的侧表面以及在钝化层101d与发光器件ED之间的边界部分(或界面)。外侧图案化部分OPP可进一步提高发光器件ED的可靠性，或者可减小基于确保发光器件ED的可靠性而设置的第二裕度区域MA2。在这种情况下，被实现为两个相邻像素区域PA之间的第一间隔(或第一间隔)D1的一半或更小的、在第一基板100的外表面OS与最外侧像素的中心部分之间的第二间隔D2可进一步减小。
因为根据本实施方式的显示设备10包括激光图案化部分LPP，所以设置在第一基板100的第一表面100a的边缘部分处的第一裕度区域MA1和第二裕度区域MA2的总宽度可减小至700μm或更小；在这种情况下，显示设备10可实现比不包括激光图案化部分LPP的显示设备更高的分辨率。
例如，当在工艺误差范围内，两个相邻像素区域PA之间的第一间隔(或像素间距)D1的一半是350μm时，根据基于发光器件ED的荫罩区域而设置的荫罩裕度和基于确保发光器件ED抵抗水分的可靠性而设置的封装裕度，第一裕度区域MA1、第二裕度区域MA2和堰图案区域DPA的总宽度(或第一基板的外表面与最外侧像素的发光区域EA的端部之间的最短距离)可实现为320μm或更小。在这种情况下，在工艺误差范围内，第一基板100的最外侧外表面VL与包括第一焊盘部110的最外侧像素的中心部分之间的第二间隔D2可实现为350μm。在此，第一基板100的最外侧外表面VL可以是覆盖布线部分400的边缘涂层403的最外侧外表面。
第一裕度区域MA1和第二裕度区域MA2可具有相同的宽度或不同的宽度。例如，相对于第一方向X，第一裕度区域MA1可实现为具有200μm或更小的宽度，第二裕度区域MA2可实现为具有120μm或更小的宽度。此外，相对于第一方向X，第二裕度区域MA2中包括的焊盘裕度区域(或侧向布线区域)可实现为具有100μm或更小的宽度。
可通过敞开(或暴露)第一焊盘部110的第一焊盘111的焊盘开口工艺去除设置在第一基板100的第一表面100a的边缘部分处的封装层106。在这种情况下，因为通过使用外侧图案化部分OPP而在与第一焊盘部110交叠的第一基板100的第一表面100a上未设置公共电极CE，所以仅通过干蚀刻工艺而不用湿蚀刻工艺就可暴露第一焊盘部110，因而可简化制造第一基板100的工艺。
根据本实施方式的显示设备10可进一步包括覆盖堰图案105的虚拟堰图案105m。
虚拟堰图案105m可实现为围绕内侧图案化部分IPP与外侧图案化部分OPP之间的堰图案105。
根据一实施方式的虚拟堰图案105m可包括围绕堰图案105的第一岛图案EDa和围绕第一岛图案EDa的第二岛图案CEa。
第一岛图案Eda可设置在与堰图案105交叠的钝化层101d上的堰图案区域DPA中并且可围绕堰图案105的侧表面和顶表面。根据一实施方式的第一岛图案EDa可与发光器件ED一起由相同的材料形成。例如，第一岛图案Eda可形成在堰图案区域DPA中的钝化层101d上，以围绕堰图案105的侧表面和顶表面，因此，其可以是通过使用内侧图案化部分IPP和外侧图案化部分OPP从发光器件ED隔离成岛形状的发光器件材料层(或发光器件图案)。换句话说，第一岛图案EDa可以是没有被用于形成内侧图案化部分IPP和外侧图案化部分OPP的激光图案化工艺去除而保留下来以围绕堰图案105的具有岛形状的发光器件材料层。第一岛图案EDa可增大堰图案105的高度，因而可增强用于阻挡封装层106的扩散或溢出的堰图案105的功能。
第二岛图案CEa可围绕第一岛图案EDa。根据一实施方式的第二岛图案CEa可与公共电极CE一起由相同的材料形成。例如，第二岛图案CEa可以是形成为具有与包括第一岛图案EDa的发光器件ED相同的形状、然后通过使用内侧图案化部分IPP和外侧图案化部分OPP从公共电极CE隔离成岛形状的公共电极材料层(或公共电极图案)。换句话说，第二岛图案CEa可以是没有被用于形成内侧图案化部分IPP和外侧图案化部分OPP的激光图案化工艺去除而保留下来以围绕堰图案105的具有岛形状的公共电极材料层。第二岛图案CEa可增大堰图案105的高度，因而可增强用于阻挡封装层106的扩散或溢出的堰图案105的功能。
第一岛图案EDa和第二岛图案CEa可通过用于形成内侧图案化部分IPP和外侧图案化部分OPP的激光图案化工艺同时形成为具有相同的形状。
另外，第二岛图案CEa可实现为电连接至位于第一焊盘部110中的多个第一像素公共电源焊盘中的至少一个。例如，第二岛图案CEa可从与第一焊盘部110平行的一侧突出到多个第一像素公共电源焊盘中的至少一个，或者可包括至少一个突出图案，并且可通过至少一个突出图案电连接至多个第一像素公共电源焊盘中的至少一个。可选择地，第二岛图案CEa可实现为通过设置在第一焊盘部110中的接地母线(ground strap)和虚拟焊盘电连接至驱动电路单元的接地源。第二岛图案CEa可包括与公共电极CE相同的金属材料，因而可用作阻挡从外部流入像素P中的静电的抗静电电路，或者可用作将静电放电至驱动电路单元的静电放电(ESD)路径。
在根据本实施方式的显示设备中，堰图案105可包括图22和图23中所示的第一堰图案105a和第二堰图案105b。在这种情况下，可在第一堰图案105a和第二堰图案105b附近设置激光图案化部分(或凹槽线)LPP。例如，可从第一堰图案105a向内并且从第二堰图案105b向外地设置激光图案化部分LPP。例如，激光图案化部分LPP可包括从第一堰图案105a向内设置的内侧图案化部分IPP和从第二堰图案105b向外设置的外侧图案化部分OPP。
图26是沿图4中所示的线II-II’截取的另一剖面图，图27是图26中所示的区域“B7”的放大图。图26和图27图解了在图1至图21中所示的显示设备中在堰图案附近进一步设置沟槽(trench)图案部分的实施方式。在描述图26和图27时，与图1至图21的元件相同或对应的元件由相似的参考标记表示，并且在下面省略或将简要描述其重复描述。
参照图4、图26和图27，根据本发明的显示设备10可包括设置在第一基板100的堰图案105附近的沟槽图案部分TPP。
沟槽图案部分TPP可实现为防止水分沿第一基板100的侧向方向渗透，以防止由侧向的水分渗透导致的发光器件ED的劣化。例如，沟槽图案部分TPP可在堰图案105的外围处隔离(或断开)发光器件层103的发光器件ED。因此，沟槽图案部分TPP可被限定为发光器件ED的隔离区域或断开线。
发光器件层103的发光器件ED可设置在堤部104以及暴露于多个子像素SP的每一个的发光区域EA处的像素电极PE上，并且可设置在暴露于第一基板100的第一表面100a的边缘部分处的钝化层101d上。因此，由于水分经由第一基板100的侧表面的渗透，发光器件ED会劣化或者可靠性可降低。为了解决这种问题，沟槽图案部分TPP可实现为隔离(或断开)设置在堰图案105附近的发光器件层103的发光器件ED，由此防止或最小化由于侧向的水分渗透导致的发光器件ED的可靠性降低。
沟槽图案部分(或隔离图案部分)TPP可实现在堰图案105附近，以包括用于将设置在堰图案105附近的发光器件ED隔离(或断开)或者用于将发光器件ED和公共电极CE全部隔离(或断开)的隔离结构(或断开结构或切断结构)。隔离结构可包括屋檐结构(或悬崖结构)、尖端结构(或突出尖端结构)和底切结构中的至少之一。因此，可在执行沉积工艺期间通过沟槽图案部分TPP的隔离结构隔离(或断开)设置在堰图案105附近的公共电极CE和发光器件ED，而无需单独的工艺。沟槽图案部分TPP可被封装层106覆盖。封装层106可在沟槽图案部分TPP中直接接触电路层101的最上表面，因而可围绕被隔离的发光器件ED和公共电极CE的每一个的侧表面(或隔离表面)。例如，封装层106的第一封装层106a可填充到由沟槽图案部分TPP的隔离结构形成的隔离空间中并且可密封或完全围绕沟槽图案部分TPP，因而可完全围绕或覆盖被隔离的发光器件ED和公共电极CE的每一个的侧表面(或隔离表面)，由此在根本上(或完全)防止侧向的水分渗透。
沟槽图案部分TPP可实现在设置于堰图案105附近的钝化层101d处。例如，沟槽图案部分TPP可包括通过将设置于堰图案105附近的钝化层101d图案化而实现的隔离结构。
根据本实施方式的钝化层101d可包括用于实现沟槽图案部分TPP的三层结构。
根据一实施方式的钝化层101d可包括下层LL、中间层ML和上层UL。
下层(或下钝化层)LL可设置在第一基板100的第一表面100a上，以覆盖包括驱动TFT的像素电路。根据一实施方式的下层LL可具有第一厚度DLL。
中间层(或中间钝化层)ML可设置在下层LL上。根据一实施方式的中间层ML可具有与第一厚度DLL不同的第二厚度DML。例如，中间层ML可具有比下层LL的第一厚度DLL相对较薄的第二厚度DML。
上层(或上钝化层)UL可设置在中间层ML上。根据一实施方式的上层UL可具有与第二厚度DML不同的第三厚度DUL。例如，上层UL可具有比中间层ML的第二厚度DML相对较厚并且与下层LL的第一厚度DLL相同或不同的第三厚度DUL。
下层LL、中间层ML和上层UL的每一个可包括SiOx、SiNx、SiON或其多层，但不限于此。
例如，下层LL、中间层ML和上层UL可实现为具有不同的悬键(dangling bond)，使得实现沟槽图案部分TPP。下层LL、中间层ML和上层UL可具有不同的硅(Si)的悬键。例如，中间层ML的悬键可少于下层LL和上层UL的每一个的悬键，并且下层LL的悬键可少于上层UL的悬键。
作为另一示例，下层LL、中间层ML和上层UL可实现为具有不同的密度，使得实现沟槽图案部分TPP。下层LL、中间层ML和上层UL可具有不同的硅(Si)的密度。例如，中间层ML的Si密度可高于下层LL和上层UL的每一个的Si密度，并且上层UL的Si密度可低于下层LL的Si密度。因此，上层UL可以是多孔层，中间层ML可以是致密层(dense layer)。
钝化层101d的下层LL、中间层ML和上层UL可具有不同的悬键(或密度)，因而在形成沟槽图案部分TPP的湿蚀刻工艺中可具有不同的蚀刻速度。例如，相对于相同的湿蚀刻时间，上层UL的蚀刻速度可最快，中间层ML的蚀刻速度可最慢，下层LL的蚀刻速度可比上层UL的蚀刻速度慢并且可比中间层ML的蚀刻速度快。
根据一实施方式的沟槽图案部分TPP可包括从堰图案105向内设置在第一裕度区域MA1中的内侧沟槽图案部分TPPa。
内侧沟槽图案部分(或第一沟槽图案部分)TPPa可与堰图案105的内侧部分相邻设置并且可设置成被堰图案105围绕。就是说，内侧沟槽图案部分TPPa可实现在堰图案105与最外侧像素区域PAo的发光区域EA之间，以具有被堰图案105围绕的闭环形状(或闭环线形状)。例如，内侧沟槽图案部分TPPa可沿着第一基板100的边缘部分实现为闭环形状(或闭环线形状)，因而可实现为被具有闭环形状(或闭环线形状)的堰图案105围绕。内侧沟槽图案部分TPPa可通过在设置于第一裕度区域MA1中的电路层101的钝化层101d处执行的湿蚀刻工艺实现在钝化层101d处，因而可隔离(或断开)发光器件层103的发光器件ED，或者可隔离(或断开)发光器件层103的公共电极CE和发光器件ED。
根据一实施方式的内侧沟槽图案部分TPPa的宽度W1可比堰图案105的宽度宽。例如，内侧沟槽图案部分TPPa的宽度W1可以是20μm至60μm，但不限于此，可基于第一裕度区域MA1的宽度而变化或者可基于第一裕度区域MA1和第二裕度区域MA2的总宽度而变化。
根据一实施方式的内侧沟槽图案部分TPPa可包括至少两个第一沟槽图案TP1和至少一个第一沟槽结构TS1。
至少两个第一沟槽图案TP1可实现在与堰图案105的内侧部分相邻的电路层101的钝化层101d处。例如，至少两个第一沟槽图案TP1可通过在电路层101的钝化层101d处执行的湿蚀刻工艺形成或设置在钝化层101d处。
根据一实施方式的至少两个第一沟槽图案TP1的每一个可包括第一孔图案TPa、第二孔图案TPb和凹槽图案TPc。
第一孔图案TPa可实现在钝化层101d的上层UL处。根据一实施方式的第一孔图案TPa可通过湿蚀刻工艺形成为穿过钝化层101d的上层UL。例如，沿第一方向X截取的第一孔图案TPa的剖面可具有梯形形状或其顶边比其底边宽的反梯形形状。
第二孔图案TPb可实现在钝化层101d的中间层ML处，以沿第一基板100的厚度方向Z与第一孔图案TPa连通。根据一实施方式的第二孔图案TPb可通过湿蚀刻工艺形成为穿过钝化层101d的中间层ML。例如，沿第一方向X截取的第二孔图案TPb的剖面可具有四边形形状或矩形形状。
第二孔图案TPb的尺寸可小于第一孔图案TPa的底表面。例如，相对于第一方向X，第二孔图案TPb的宽度可比第一孔图案TPa的底表面的宽度窄。
凹槽图案TPc可实现在钝化层101d的下层LL处，以沿第一基板100的厚度方向Z与第二孔图案TPb连通。凹槽图案TPc可通过湿蚀刻工艺穿过钝化层101d的下层LL而形成在层间绝缘层101c上。例如，沿第一方向X截取的凹槽图案TPc的剖面可具有梯形形状或其顶边比其底边宽的反梯形形状。
凹槽图案TPc的顶表面可具有比第二孔图案TPb宽的尺寸，并且凹槽图案TPc的顶表面的中心部分可设置在第二孔图案TPb的中心部分处。因此，第二孔图案TPb可相对于第一孔图案TPa和凹槽图案TPc的每一个，向第一沟槽图案TP1的中心部分突出，因而可实现设置在第一沟槽图案TP1的内部中间高度处的突出尖端(或隔离尖端)。因此，第一沟槽图案TP1可通过基于第二孔图案TPb的突出尖端隔离(或断开)发光器件层103的发光器件ED，或者可隔离(或断开)发光器件层103的发光器件ED和公共电极CE的全部。
至少一个第一沟槽结构(或第一沟槽结构)TS1可实现在设置于至少两个第一沟槽图案TP1之间的电路层101的钝化层101d处。就是说，至少一个第一沟槽结构TS1可通过两个第一沟槽图案TP1形成或设置在钝化层101d处。
根据一实施方式的至少一个第一沟槽结构TS1可包括下沟槽结构TSa、中间沟槽结构TSb和上沟槽结构TSc。
下沟槽结构TSa可实现在钝化层101d的下层LL处。下沟槽结构TSa可通过第一沟槽图案TP1的凹槽图案TPc实现。例如，可通过在设置于第一裕度区域MA1中的钝化层101d的下层LL处形成第一沟槽图案TP1的凹槽图案TPc的湿蚀刻工艺中未被去除而保留下来的钝化层101d的下层LL，形成或设置下沟槽结构TSa。
根据一实施方式的下沟槽结构TSa的侧表面可实现为倾斜结构或锥形结构。例如，沿第一方向X截取的下沟槽结构TSa的剖面可具有其顶边比其底边窄的梯形形状。
中间沟槽结构TSb可实现在钝化层101d的中间层ML处。可通过第一沟槽图案TP1的第二孔图案TPb实现中间沟槽结构TSb。例如，可通过在设置于第一裕度区域MA1中的钝化层101d的中间层ML处形成第一沟槽图案TP1的第二孔图案TPb的湿蚀刻工艺中未被去除而保留下来的钝化层101d的中间层ML，形成或设置中间沟槽结构TSb。
根据一实施方式的中间沟槽结构TSb可具有板形状。中间沟槽结构TSb可具有比下沟槽结构TSa宽的宽度，因而可覆盖下沟槽结构TSa的底表面。中间沟槽结构TSb可与第一方向X平行地向第一沟槽图案TP1的内部突出，因而可实现设置在第一沟槽图案TP1的内部中间高度处的突出尖端(或隔离尖端)。例如，相对于第一方向X，中间沟槽结构TSb可具有比下沟槽结构TSa相对较宽的宽度，因而可从下沟槽结构TSa的侧表面向第一沟槽图案TP1的内部突出。相对于第一基板100的厚度方向Z，中间沟槽结构TSb的突出尖端可与层间绝缘层101c在其间具有下沟槽结构TSa的情况下分隔开。中间沟槽结构TSb的突出尖端可实现为隔离(或断开)发光器件层103的发光器件ED。
下沟槽结构TSa的侧表面可相对于中间沟槽结构TSb具有底切结构(或底切区域)。例如，下沟槽结构TSa与中间沟槽结构TSb之间的边界部分或下沟槽结构TSa的上部侧表面可相对于中间沟槽结构TSb被底切。基于下沟槽结构TSa的底切结构，中间沟槽结构TSb可相对于下沟槽结构TSa的侧表面朝向第一沟槽图案TP1的中心部分突出，因而可覆盖下沟槽结构TSa的底表面。因此，中间沟槽结构TSb可相对于下沟槽结构TSa具有屋檐结构，或者可相对于下沟槽结构TSa具有底切区域。
下沟槽结构TSa的侧表面可被中间沟槽结构TSb覆盖，因而可被定义为相对于中间沟槽结构TSb的底切区域。设置在下沟槽结构TSa的侧表面与中间沟槽结构TSb的后表面之间的底切区域(或底切结构)可实现为隔离(或断开)发光器件层103的发光器件ED和公共电极CE。
上沟槽结构TSc可实现在钝化层101d的上层UL处。可通过第一沟槽图案TP1的第一孔图案TPa实现上沟槽结构TSc。例如，可通过在设置于第一裕度区域MA1中的钝化层101d的上层UL处形成第一沟槽图案TP1的第一孔图案TPa的湿蚀刻工艺中未被去除而保留下来的钝化层101d的上层UL，形成或设置上沟槽结构TSc。
根据一实施方式的上沟槽结构TSc的侧表面可实现为倾斜结构或锥形结构。例如，沿第一方向X截取的上沟槽结构TSc的剖面可具有其顶边比其底边窄的梯形形状。
根据一实施方式的内侧沟槽图案部分TPPa可进一步包括至少一个第一堤结构BS1。
至少一个第一堤结构BS1可实现在至少一个第一沟槽结构TS1上。至少一个第一堤结构BS1可形成或设置在至少一个第一沟槽结构TS1的上沟槽结构TSc上。至少一个第一堤结构BS1可与堤部104一起由相同的材料形成。此外，至少一个第一堤结构BS1可实现为具有与堤部104相同的高度(或厚度)。
在至少一个第一沟槽结构TS1中，上沟槽结构TSc的侧表面可相对于第一堤结构BS1具有底切结构。例如，第一堤结构BS1与上沟槽结构TSc之间的边界部分或上沟槽结构TSc的上部侧表面可相对于第一堤结构BS1被底切。基于上沟槽结构TSc的底切结构，第一堤结构BS1可相对于上沟槽结构TSc的侧表面朝向第一沟槽图案TP1的中心部分突出，因而可覆盖上沟槽结构TSc的底表面。因此，第一堤结构BS1可相对于上沟槽结构TSc具有屋檐结构。例如，第一堤结构BS1可被定义为第一屋檐结构。
在至少一个第一沟槽结构TS1中，上沟槽结构TSc的侧表面可被第一堤结构BS1覆盖，因而可被定义为相对于第一堤结构BS1的底切区域。设置在上沟槽结构TSc的侧表面与第一堤结构BS1的后表面之间的底切区域(或底切结构)可实现为隔离(或断开)发光器件层103的发光器件ED和公共电极CE。
根据一实施方式的内侧沟槽图案部分TPPa可包括多个第一沟槽结构TS1。
在多个第一沟槽结构TS1的每一个中，相邻中间沟槽结构TSb之间的宽度(或间隔)W2可大于发光器件层103的发光器件ED和公共电极CE的总厚度，用来隔离(或断开)发光器件层103的发光器件ED和公共电极CE。就是说，当相邻中间沟槽结构TSb之间的宽度(或间隔)W2小于发光器件ED和公共电极CE的总厚度时，设置在相邻中间沟槽结构TSb的突出尖端处的公共电极CE可彼此电连接，由于这个原因，公共电极CE不会被中间沟槽结构TSb或第一沟槽图案TP1隔离(或断开)。另一方面，当相邻中间沟槽结构TSb之间的宽度(或间隔)W2大于发光器件ED和公共电极CE的总厚度时，设置在相邻中间沟槽结构TSb的每一个的突出尖端处的公共电极CE可被中间沟槽结构TSb或第一沟槽图案TP1隔离(或断开)。
在多个第一沟槽结构TS1的每一个中，下沟槽结构TSa的高度可大于发光器件ED和公共电极CE的总厚度。就是说，当下沟槽结构TSa的高度小于发光器件ED和公共电极CE的总厚度时，设置在相邻中间沟槽结构TSb的每一个的突出尖端处的公共电极CE可电连接至设置在第一沟槽图案TP1的底表面上的公共电极CE，因而公共电极CE不会被中间沟槽结构TSb或第一沟槽图案TP1隔离(或断开)。另一方面，当下沟槽结构TSa的高度大于发光器件ED和公共电极CE的总厚度时，设置在相邻中间沟槽结构TSb的每一个的突出尖端处的公共电极CE和设置在第一沟槽图案TP1的底表面上的公共电极CE可被中间沟槽结构TSb或第一沟槽图案TP1隔离(或断开)。
此外，在多个第一沟槽结构TS1的每一个中，与下沟槽结构TSa相似，上沟槽结构TSc的高度大于发光器件ED和公共电极CE的总厚度，用来隔离(或断开)发光器件ED和公共电极CE。
内侧沟槽图案部分TPPa可包括实现在至少一个第一沟槽结构TS1处的突出尖端，因而可隔离(或断开)发光器件层103的发光器件ED。此外，内侧沟槽图案部分TPPa可包括实现在至少一个第一沟槽结构TS1处的屋檐结构或底切区域(或底切结构)，因而可隔离(或断开)发光器件层103的发光器件ED和公共电极CE。此外，内侧沟槽图案部分TPPa可进一步包括实现在第一堤结构BS1处的屋檐结构，因而可附加地隔离(或断开)发光器件层103的发光器件ED和公共电极CE。
根据一实施方式的沟槽图案部分TPP可进一步包括从堰图案105向外设置在第二裕度区域MA2中的外侧沟槽图案部分TPPb。
外侧沟槽图案部分(或第二沟槽图案部分)TPPb可与堰图案105的外侧部分相邻设置并且可设置成围绕堰图案105。就是说，外侧沟槽图案部分TPPb可设置在堰图案105与第一基板100的外表面OS之间，以具有围绕堰图案105的闭环形状(或闭环线形状)。例如，外侧沟槽图案部分TPPb可沿着第一基板100的边缘部分实现为闭环形状(或闭环线形状)，因而可实现为围绕具有闭环形状(或闭环线形状)的堰图案105。外侧沟槽图案部分TPPb可通过在设置于第二裕度区域MA2中的电路层101的钝化层101d处执行的湿蚀刻工艺实现在钝化层101d处，因而可隔离(或断开)发光器件层103的发光器件ED，或者可隔离(或断开)发光器件层103的公共电极CE和发光器件ED。
根据一实施方式的外侧沟槽图案部分TPPb可包括至少两个第二沟槽图案TP2和至少一个第二沟槽结构TS2。
除了至少两个第二沟槽图案TP2与堰图案105的外侧部分相邻设置之外，至少两个第二沟槽图案TP2可包括与内侧沟槽图案部分TPPa的至少两个第一沟槽图案TP1基本相同地实现的第一孔图案TPa、第二孔图案TPb和凹槽图案TPc，因而省略其重复描述。
除了至少一个第二沟槽结构TS2通过至少两个第二沟槽图案TP2实现之外，至少一个第二沟槽结构TS2可包括与内侧沟槽图案部分TPPa的至少一个第一沟槽结构TS1基本相同地实现的下沟槽结构TSa、中间沟槽结构TSb和上沟槽结构TSc，因而省略其重复描述。至少一个第二沟槽结构TS2可包括实现在中间沟槽结构TSb处的突出尖端、实现在下沟槽结构TSa的侧表面与中间沟槽结构TSb的后表面之间的底切区域(或底切结构)、以及中间沟槽结构TSb的屋檐结构。
根据一实施方式的外侧沟槽图案部分TPPb可进一步包括至少一个第二堤结构BS2。
除了至少一个第二堤结构BS2实现在至少一个第二沟槽结构TS2上之外，至少一个第二堤结构BS2可实现为与内侧沟槽图案部分TPPa的至少一个第一堤结构BS1基本相同，因而省略其重复描述。至少一个第二堤结构BS2可包括基于第二沟槽结构TS2实现的屋檐结构。例如，第二堤结构BS2可被定义为第二屋檐结构。
外侧沟槽图案部分TPPb可包括实现在至少一个第二沟槽结构TS2处的突出尖端，因而可隔离(或断开)发光器件层103的发光器件ED。此外，外侧沟槽图案部分TPPb可包括实现在至少一个第二沟槽结构TS2处的屋檐结构或底切区域(或底切结构)，因而可隔离(或断开)发光器件层103的发光器件ED和公共电极CE。此外，外侧沟槽图案部分TPPb可进一步包括实现在第二堤结构BS2处的屋檐结构，因而可附加地隔离(或断开)发光器件层103的发光器件ED和公共电极CE。
可通过对堤部104执行的图案化工艺实现根据本实施方式的沟槽图案部分TPP。
可通过使用掩模图案的湿蚀刻工艺实现根据一实施方式的沟槽图案部分TPP，其中掩模图案设置在用于覆盖其中要实现内侧沟槽图案部分TPPa的至少一个第一沟槽结构TS1和外侧沟槽图案部分TPPb的至少一个第二沟槽结构TS2的每一个的钝化层101d的堤材料上。
可通过由湿蚀刻工艺去除的堤材料实现内侧沟槽图案部分TPPa的至少一个第一堤结构BS1和外侧沟槽图案部分TPPb的至少一个第二堤结构BS2的每一个。
此外，可通过由湿蚀刻工艺选择性去除的钝化层101d实现内侧沟槽图案部分TPPa的至少一个第一沟槽结构TS1和外侧沟槽图案部分TPPb的至少一个第二沟槽结构TS2的每一个。
钝化层101d的下层LL、中间层ML和上层UL可具有不同的悬键(或密度)，因而相对于相同的湿蚀刻时间可具有不同的蚀刻速度。当对钝化层101d执行湿蚀刻工艺时，上层UL可基于最快的蚀刻速度而被图案化为相对于堤结构BS1和BS2具有底切结构，下层LL可具有比中间层ML更快的蚀刻速度，因而可被图案化为相对于中间层ML具有底切结构，中间层ML可具有比上层UL和下层LL的每一个慢的蚀刻速度，因而可基于下层LL的底切结构突出。
例如，当对堆叠在第一基板100的第一裕度区域MA1和第二裕度区域MA2上的钝化层101d和堤材料执行湿蚀刻工艺时，可通过未被蚀刻的堤材料实现堤结构BS1和BS2，并且可通过未被蚀刻的钝化层101d的下层LL、中间层ML和上层UL实现包括下沟槽结构TSa、中间沟槽结构TSb和上沟槽结构TSc的沟槽结构TS1和TS2。在这种情况下，基于不同的蚀刻速度，可在沟槽结构TS1和TS2的上沟槽结构TSc和下沟槽结构TSa的每一个中实现底切结构(或底切区域)，并且可在沟槽结构TS1和TS2的中间沟槽结构TSb处实现突出尖端。
可选择地，在根据一实施方式的沟槽图案部分TPP中，内侧沟槽图案部分TPPa和外侧沟槽图案部分TPPb的每一个可进一步包括设置在沟槽结构TS1和TS2与堤结构BS1和BS2之间的虚拟像素电极图案。虚拟像素电极图案可与设置在像素P的发光区域EA中的像素电极PE一起由相同的材料形成。就是说，虚拟像素电极图案可在将像素电极材料图案化的工艺中未被去除，而是可以以岛形状保留在其中要实现沟槽结构TS1和TS2的钝化层101d上，因而可设置在沟槽结构TS1和TS2与堤结构BS1和BS2之间。
此外，在根据一实施方式的沟槽图案部分TPP中，内侧沟槽图案部分TPPa和外侧沟槽图案部分TPPb的每一个可进一步包括设置在沟槽结构TS1和TS2与堤结构BS1和BS2之间或者设置在虚拟像素电极图案与沟槽结构TS1和TS2之间的岛形的平坦化层102。平坦化层102可与堰图案105一起由相同的材料形成并且可具有与堰图案105相同的高度(或厚度)或者可和与像素P的发光区域EA交叠的平坦化层102具有相同的高度(或厚度)。
在根据本实施方式的显示设备10中，形成(或沉积)在沟槽图案部分TPP上的发光器件层103的发光器件ED可被沟槽图案部分TPP隔离(或断开)一次或多次。例如，沟槽图案部分TPP可包括将发光器件ED隔离(或断开)的至少一个发光器件隔离部分。
根据一实施方式，发光器件ED的沉积材料EDm可具有直线性，因而可仅沉积在位于沟槽图案部分TPP中的堤结构BS1和BS2的每一个的顶表面和侧表面、未被堤结构BS1和BS2覆盖的中间沟槽结构TSb的突出尖端的顶表面、以及沟槽图案TP1和TP2的每一个的底表面上，并且可不沉积在被堤结构BS1和BS2覆盖的下沟槽结构TSa、中间沟槽结构TSb和上沟槽结构TSc的每一个的侧表面上。因此，形成(或沉积)在沟槽图案部分TPP上的发光器件ED可在堤结构BS1和BS2与上沟槽结构TSc之间被隔离(或断开)，并且可在下沟槽结构TSa与中间沟槽结构TSb之间被隔离(或断开)。因此，设置在第一裕度区域MA1和第二裕度区域MA2中的发光器件ED可在沉积工艺中被沟槽图案部分TPP自动隔离(或断开)。因此，在根据本实施方式的显示设备10中，即使在没有将设置在第一裕度区域MA1和第二裕度区域MA2中的发光器件ED隔离(或断开)的单独图案化工艺的情况下，也可仅通过对发光器件执行的沉积工艺隔离(或断开)发光器件ED。
在根据本实施方式的显示设备10中，形成(或沉积)在沟槽图案部分TPP上的发光器件层103的公共电极CE可被沟槽图案部分TPP隔离(或断开)一次或多次。例如，沟槽图案部分TPP可包括将公共电极CE隔离(或断开)的至少一个公共电极隔离部分。
根据一实施方式，发光器件ED的公共电极材料CEm可仅沉积在堤结构BS1和BS2的每一个的顶表面和侧表面、上沟槽结构TSc的底切区域的一部分、中间沟槽结构TSb的突出尖端的顶表面和侧表面、以及沟槽图案TP1和TP2的每一个的底表面上，因而可覆盖已设置在沟槽图案部分TPP处的发光器件ED。在这种情况下，公共电极材料CEm可不沉积在被堤结构BS1和BS2覆盖的下沟槽结构TSa和上沟槽结构TSc的每一个的侧表面上。因此，与发光器件ED相似，形成(或沉积)在沟槽图案部分TPP上的公共电极CE或公共电极材料CEm可在堤结构BS1和BS2与上沟槽结构TSc之间被隔离(或断开)，并且可在下沟槽结构TSa与中间沟槽结构TSb之间被隔离(或断开)。因此，设置在第一裕度区域MA1和第二裕度区域MA2中的公共电极CE可在沉积工艺中被沟槽图案部分TPP自动隔离(或断开)。因此，在根据本实施方式的显示设备10中，即使在没有将设置在第一裕度区域MA1和第二裕度区域MA2中的公共电极CE隔离(或断开)的单独图案化工艺的情况下，也可仅通过对公共电极CE执行的沉积工艺隔离(或断开)公共电极CE。此外，设置在第一裕度区域MA1和第二裕度区域MA2中的公共电极CE可围绕沟槽图案部分TPP中的发光器件ED的隔离表面，因而可防止经由层间绝缘层101c与发光器件ED之间的边界部分的侧向水分渗透，由此防止由于侧向水分渗透导致的发光器件ED的可靠性降低。
在根据本实施方式的显示设备10中，设置在第一基板100的第一裕度区域MA1和第二裕度区域MA2中的封装层106的第一封装层106a可实现为围绕沟槽图案部分TPP的内侧沟槽图案部分TPPa和外侧沟槽图案部分TPPb以及堰图案105。例如，第一封装层106a可覆盖沟槽图案部分TPP，因而可不被沟槽图案部分TPP隔离(或断开)。例如，第一封装层106a可填充到沟槽图案部分TPP的沟槽图案TP1和TP2中，并且可实现为围绕沟槽结构TS1和TS2以及堤结构BS1和BS2。
在第一基板100的第一裕度区域MA1中，封装层106的第二封装层106b可实现为覆盖用于覆盖沟槽图案部分TPP的内侧沟槽图案部分TPPa和堰图案105的内侧表面的第一封装层106a。
在第一基板100的第一裕度区域MA1和第二裕度区域MA2中，封装层106的第三封装层106c可实现为覆盖用于覆盖沟槽图案部分TPP的内侧沟槽图案部分TPPa和堰图案105的外表面的第一封装层106a、以及第二封装层106b。内侧沟槽图案部分TPPa可设置为与第一至第三封装层106a、106b和106c交叠。外侧沟槽图案部分TPPb可设置为与第一封装层106a和第二封装层106b交叠。
因为根据本实施方式的显示设备10包括沟槽图案部分TPP，所以设置在第一基板100的第一表面100a的边缘部分处的第一裕度区域MA1和第二裕度区域MA2的总宽度可减小至350μm或更小；在这种情况下，显示设备10可实现比不包括沟槽图案部分TPP的显示设备更高的分辨率。
例如，当在工艺误差范围内，两个相邻像素区域PA之间的第一间隔(或像素间距)D1的一半是350μm时，根据基于发光器件ED的荫罩区域而设置的荫罩裕度和基于确保发光器件ED抵抗水分的可靠性而设置的封装裕度，第一裕度区域MA1和第二裕度区域MA2的总宽度(或第一基板的外表面与最外侧像素的发光区域EA的端部之间的最短距离)可实现为320μm或更小。在这种情况下，在工艺误差范围内，第一基板100的最外侧外表面VL与包括第一焊盘部110的最外侧像素的中心部分之间的第二间隔D2可实现为350μm。在此，第一基板100的最外侧外表面VL可以是覆盖布线部分400的边缘涂层403的最外侧外表面。
第一裕度区域MA1和第二裕度区域MA2可具有相同的宽度或不同的宽度。例如，相对于第一方向X，第一裕度区域MA1可实现为具有200μm或更小的宽度，第二裕度区域MA2可实现为具有120μm或更小的宽度。此外，相对于第一方向X，第二裕度区域MA2中包括的焊盘裕度区域(或侧向布线区域)可实现为具有100μm或更小的宽度。
可选择地，根据本实施方式的沟槽图案部分TPP可实现图20或图21中所示的公共电源接触部分和辅助电源接触部分。就是说，根据本实施方式的沟槽图案部分TPP可设置在图20或图21中所示的接触线CPLc和辅助接触线SPLc的每一条上，因而可将像素公共电源线CPL和辅助电源线SPL的每一条电连接至公共电极CE。例如，沟槽图案部分TPP的沟槽图案TP1和TP2可实现为暴露图20或图21中所示的接触线CPLc和辅助接触线SPLc的每一条，并且公共电极CE可在沉积工艺中电连接至被沟槽图案TP1和TP2暴露的接触线CPLc和辅助接触线SPLc的每一条。就是说，在对公共电极CE执行的沉积工艺中，沉积在沟槽图案部分TPP上的公共电极材料CEm可被沟槽结构TS1和TS2隔离(或断开)，但是可通过设置在沟槽图案部分TPP的两个边缘部分处的沟槽图案TP1和TP2沉积在接触线CPLc和辅助接触线SPLc的每一条的顶表面上，因而公共电极CE可通过设置在沟槽图案部分TPP的两个边缘部分处的沟槽图案TP1和TP2电连接至接触线CPLc和辅助接触线SPLc的每一条。因此，图20或图21中所示的公共电源接触部分和辅助电源接触部分的每一个可变为沟槽图案部分TPP。
图28是沿图4中所示的线II-II’截取的另一剖面图，图29是图28中所示的区域“B8”的放大图。图28和图29图解了在图1至图21中所示的显示设备中在堰图案附近进一步设置沟槽图案部分的实施方式。在描述图28和图29时，与图1至图21的元件相同或对应的元件由相似的参考标记表示，并且在下面省略或将简要描述其重复描述。
参照图4、图28和图29，根据本发明的显示设备10可包括设置在第一基板100的堰图案105附近的沟槽图案部分TPP。
沟槽图案部分TPP可实现为用于防止水分经由第一基板100的侧表面渗透，以防止由侧向的水分渗透导致的发光器件层103的发光器件ED的劣化。例如，沟槽图案部分TPP可在堰图案105的外围处隔离(或断开)发光器件ED。因此，沟槽图案部分TPP可被定义为发光器件ED的隔离区域或断开线。
发光器件层103的发光器件ED可设置在堤部104以及暴露于多个子像素SP的每一个的发光区域EA处的像素电极PE上，并且可设置在暴露于第一基板100的第一表面100a的边缘部分处的钝化层101d上。因此，由于水分经由第一基板100的侧表面渗透，发光器件ED会劣化或者可靠性可降低。为了解决这种问题，沟槽图案部分TPP可隔离(或断开)设置在堰图案105附近的发光器件层103的发光器件ED，由此防止或最小化由于侧向的水分渗透导致的发光器件ED的可靠性降低。
沟槽图案部分(或隔离图案部分)TPP可实现在堰图案105附近，以包括用于将设置在堰图案105附近的发光器件ED隔离(或断开)或者用于将发光器件ED和公共电极CE的全部隔离(或断开)的隔离结构(或断开结构或切断结构)。根据一实施方式的隔离结构可包括屋檐结构(或悬崖结构)和底切结构中的至少之一。因此，可在执行沉积工艺期间通过沟槽图案部分TPP的隔离结构隔离(或断开)设置在堰图案105附近的公共电极CE和发光器件ED，而无需单独的工艺。沟槽图案部分TPP可被封装层106覆盖。封装层106可在沟槽图案部分TPP中直接接触电路层101的最上表面，因而可围绕被隔离的发光器件ED和公共电极CE的每一个的侧表面(或隔离表面)。例如，封装层106可填充到由沟槽图案部分TPP的隔离结构形成的隔离空间中并且可密封或完全围绕沟槽图案部分TPP，因而可完全围绕或覆盖被隔离的发光器件ED和公共电极CE的每一个的侧表面(或隔离表面)，由此在根本上(或完全)防止侧向的水分渗透。
沟槽图案部分TPP可沿着第一基板100的第一表面100a的边缘部分实现在沟槽图案层中。沟槽图案层可设置在位于第一基板100的第一表面100a的边缘部分处的钝化层101d上。沟槽图案部分TPP可包括通过将设置在堰图案105附近的沟槽图案层图案化而实现的隔离结构。例如，沟槽图案部分TPP可包括具有底切结构的下部结构(或底切结构)、以及设置在下部结构上并且相对于下部结构具有屋檐结构的上部结构(或屋檐结构)。
根据本实施方式的显示设备10可进一步包括用于实现沟槽图案部分TPP的沟槽图案层。沟槽图案层可包括第一虚拟材料层(或下部材料层)和第二虚拟材料层(或上部材料层)。第一虚拟材料层可与设置在发光器件层103下方的平坦化层102一起由相同的材料形成。第二虚拟材料层可包括与第一虚拟材料层不同的材料。在蚀刻工艺中第二虚拟材料层可具有比第一虚拟材料层慢的蚀刻速度。例如，根据材料，第一虚拟材料层可以是包括有机材料的虚拟有机材料层DOL，第二虚拟材料层可以是包括无机材料的虚拟无机材料层DIL。
根据一实施方式的沟槽图案层可进一步包括虚拟有机材料层DOL和虚拟无机材料层DIL。虚拟有机材料层DOL和虚拟无机材料层DIL可设置在限定于第一基板100的第一表面100a的边缘部分处的第一裕度区域MA1和第二裕度区域MA2(或沟槽图案部分TPP)中。例如，虚拟有机材料层DOL可被定义为第一虚拟材料层或下部材料层，虚拟无机材料层DIL可被定义为第二虚拟材料层或上部材料层。
虚拟有机材料层DOL可实现在限定于第一基板100的第一表面100a的边缘部分处的第一裕度区域MA1和第二裕度区域MA2中并且可与设置在发光器件层103下方的平坦化层102一起由相同的材料形成，以覆盖电路层101。例如，虚拟有机材料层DOL可实现为在覆盖设置于第一基板100上的整个电路层101的平坦化层102中形成用于将像素电极PE电连接至驱动TFT的接触孔的图案化工艺中未被去除而以岛形状保留在第一裕度区域MA1和第二裕度区域MA2中的部分。
虚拟无机材料层DIL可实现在虚拟有机材料层DOL上以具有相对较薄的厚度。根据一实施方式的虚拟无机材料层DIL可包括SiOx、SiNx或SiON。例如，在形成用于将像素电极PE电连接至驱动TFT的接触孔的图案化工艺之后，可在包括接触孔的平坦化层102上形成或设置虚拟无机材料层DIL。此外，可通过图案化工艺去除除了设置在第一裕度区域MA1和第二裕度区域MA2中的虚拟无机材料层DIL以外的部分，并且在图案化工艺中，可部分地去除设置在第一裕度区域MA1和第二裕度区域MA2中的虚拟无机材料层DIL，用来实现沟槽图案部分TPP。
根据一实施方式的沟槽图案部分TPP可包括从堰图案105向内设置在第一裕度区域MA1中的内侧沟槽图案部分TPPa。
内侧沟槽图案部分(或第一沟槽图案部分)TPPa可与堰图案105的内侧部分相邻设置并且可设置成被堰图案105围绕。就是说，内侧沟槽图案部分TPPa可实现在堰图案105与最外侧像素区域PAo的发光区域EA之间，以具有被堰图案105围绕的闭环形状(或闭环线形状)。例如，内侧沟槽图案部分TPPa可沿着第一基板100的边缘部分实现为闭环形状(或闭环线形状)，因而可实现为被具有闭环形状(或闭环线形状)的堰图案105围绕。从堰图案105向内的部分处，内侧沟槽图案部分TPPa可隔离(或断开)发光器件层103的发光器件ED，或者可隔离(或断开)发光器件层103的公共电极CE和发光器件ED的全部。
根据一实施方式的内侧沟槽图案部分TPPa的宽度W1可比堰图案105的宽度宽。例如，内侧沟槽图案部分TPPa的宽度W1可以是20μm至60μm，但不限于此，可基于第一裕度区域MA1的宽度而变化或者可基于第一裕度区域MA1和第二裕度区域MA2的总宽度而变化。
根据一实施方式的内侧沟槽图案部分TPPa可包括至少两个第一沟槽图案TP1和至少一个第一沟槽结构TS1。
至少两个第一沟槽图案TP1可实现在与堰图案105的内侧部分相邻的虚拟无机材料层DIL和虚拟有机材料层DOL处。例如，至少两个第一沟槽图案TP1可通过对虚拟无机材料层DIL和虚拟有机材料层DOL执行的干蚀刻工艺实现。
根据一实施方式的至少两个第一沟槽图案TP1的每一个可包括孔图案TPh和凹槽图案TPg。
孔图案TPh可实现在虚拟无机材料层DIL处。根据一实施方式的孔图案TPh可通过在虚拟无机材料层DIL处执行的图案化工艺形成为穿过虚拟无机材料层DIL。例如，沿第一方向X截取的孔图案TPh的剖面可具有四边形形状或矩形形状。
孔图案TPh的宽度(或尺寸)W2可大于发光器件层103的发光器件ED和公共电极CE的总厚度，用来隔离(或断开)发光器件层103的发光器件ED和公共电极CE。就是说，当孔图案TPh的宽度W2小于发光器件ED和公共电极CE的总厚度时，设置在孔图案TPh的顶表面和侧表面上的公共电极CE可彼此电连接，由于这个原因，公共电极CE不会被孔图案TPh隔离(或断开)。另一方面，当孔图案TPh的宽度W2大于发光器件ED和公共电极CE的总厚度时，设置在孔图案TPh的顶表面和侧表面的每一个上的公共电极CE可被孔图案TPh隔离(或断开)。
凹槽图案TPg可实现在虚拟有机材料层DOL处，以沿第一基板100的厚度方向Z与孔图案TPh连通。凹槽图案TPg可通过执行至少两次的干蚀刻工艺形成为穿过虚拟有机材料层DOL。
根据一实施方式的凹槽图案TPg可包括：与虚拟无机材料层DIL直接连通的上部、直接暴露钝化层101d的下部、以及在上部与下部之间的中心部分。凹槽图案TPg的中心部分可具有比上部和下部宽或窄的宽度。因此，沿第一方向X截取的凹槽图案TPg的剖面可具有中心部分相对于上部和下部突出或凹入的结构。例如，沿第一方向X截取的凹槽图案TPg的剖面可具有“)”形状、“〉”形状、“(”形状或“〈”形状的剖面结构。
凹槽图案TPg的上部可具有比孔图案TPh宽的尺寸，并且凹槽图案TPg的上部的中心部分可设置在孔图案TPh的中心部分处。因此，孔图案TPh可相对于凹槽图案TPg向着第一沟槽图案TP1的中心部分突出，因而可实现设置在第一沟槽图案TP1的最上高度处的突出尖端(或隔离尖端)。因此，第一沟槽图案TP1可通过基于孔图案TPh的突出尖端隔离(或断开)发光器件层103的发光器件ED，或者可隔离(或断开)发光器件层103的发光器件ED和公共电极CE的全部。
至少一个第一沟槽结构(或第一沟槽结构)TS1可实现在位于至少两个第一沟槽图案TP1之间的虚拟有机材料层DOL处。就是说，至少一个第一沟槽结构TS1可通过两个第一沟槽图案TP1形成或设置在虚拟有机材料层DOL处。
根据一实施方式的至少一个第一沟槽结构TS1可包括下沟槽结构TSa和上沟槽结构TSb。
下沟槽结构TSa可实现在虚拟有机材料层DOL处。下沟槽结构TSa可通过第一沟槽图案TP1的凹槽图案TPg实现。例如，可通过在设置于第一裕度区域MA1中的虚拟有机材料层DOL处形成第一沟槽图案TP1的凹槽图案TPg的至少两次干蚀刻工艺中未被去除而保留下来的虚拟有机材料层DOL，形成或设置下沟槽结构TSa。
根据一实施方式的下沟槽结构TSa可包括直接接触虚拟无机材料层DIL的顶表面、直接接触钝化层101d的底表面、以及在顶表面与底表面之间的中心部分。
在下沟槽结构TSa中，顶表面与中心部分之间的上部表面可实现为倾斜结构或锥形结构。例如，沿第一方向X截取的下沟槽结构TSa的上部表面可具有其顶边比其底边窄的梯形形状的剖面结构。
在下沟槽结构TSa中，底表面与中心部分之间的下部表面可实现为倾斜结构或锥形结构。例如，沿第一方向X截取的下沟槽结构TSa的下部表面可具有其顶边比其底边宽的梯形形状的剖面结构。
下沟槽结构TSa的中心部分可具有比其顶表面和底表面的每一个宽或窄的宽度(或尺寸)。
上沟槽结构TSb可实现在虚拟无机材料层DIL处。可通过第一沟槽图案TP1的孔图案TPh实现上沟槽结构TSb。例如，可通过在对设置于第一裕度区域MA1中的虚拟无机材料层DIL执行的图案化工艺或者在设置于第一裕度区域MA1中的虚拟无机材料层DIL处形成第一沟槽图案TP1的孔图案TPh的干蚀刻工艺中未被去除而保留下来的虚拟无机材料层DIL，形成或设置上沟槽结构TSb。
根据一实施方式的上沟槽结构TSb可具有板形状。上沟槽结构TSb可具有比下沟槽结构TSa宽的宽度，因而可覆盖下沟槽结构TSa的底表面。上沟槽结构TSb可与第一方向X平行地向着第一沟槽图案TP1的内侧部分突出，因而可实现设置在第一沟槽图案TP1的最上高度处的突出尖端(或隔离尖端)。例如，相对于第一方向X，上沟槽结构TSb可具有比下沟槽结构TSa相对较宽的宽度，因而可向第一沟槽图案TP1的内侧部分突出。相对于第一基板100的厚度方向Z，上沟槽结构TSb的突出尖端可与钝化层101d在其间具有下沟槽结构TSa的情况下分隔开。上沟槽结构TSb的突出尖端可实现为隔离(或断开)发光器件层103的发光器件ED。
可通过在平坦化层102中形成将像素电极PE电连接至驱动TFT的接触孔的图案化工艺之后、对形成在包括接触孔的平坦化层102上的虚拟无机材料层DIL执行的图案化工艺，来实现根据一实施方式的上沟槽结构TSb。例如，可通过对虚拟无机材料层DIL执行的干蚀刻工艺来实现上沟槽结构TSb。
如图30中所示，下沟槽结构TSa的侧表面可相对于上沟槽结构TSb具有底切结构UCS。例如，下沟槽结构TSa与上沟槽结构TSb之间的边界部分或下沟槽结构TSa的上部侧表面可相对于上沟槽结构TSb被底切。基于下沟槽结构TSa的底切结构UCS，上沟槽结构TSb可相对于下沟槽结构TSa的侧表面朝向第一沟槽图案TP1的中心部分突出，因而可覆盖下沟槽结构TSa的侧表面。因此，上沟槽结构TSb可包括相对于下沟槽结构TSa的侧表面突出的突出尖端Ttip，或者可相对于下沟槽结构TSa具有屋檐结构。在图30中，白色层WL可以是实验性地涂布以识别第一沟槽结构TS1的剖面结构的涂层，因而可不对应于根据本发明的显示设备的元件。
下沟槽结构TSa的侧表面可被上沟槽结构TSb覆盖，因而可被定义为相对于上沟槽结构TSb的底切区域。设置在下沟槽结构TSa的侧表面与上沟槽结构TSb的后表面之间的底切区域(或底切结构)可实现为隔离(或断开)发光器件层103的发光器件ED和公共电极CE。
可通过在形成堰图案105的下部堰图案的堰图案化工艺之后执行的干蚀刻工艺，实现根据一实施方式的下沟槽结构TSa。例如，可通过使用设置在上沟槽结构TSb上的光学掩模作为掩模的初次干蚀刻工艺在虚拟有机材料层DOL处实现下沟槽结构TSa，并且可通过在初次干蚀刻工艺之后执行的二次干蚀刻工艺将下沟槽结构TSa实现为包括底切区域(或底切结构)。就是说，可通过在初次干蚀刻工艺之后执行的二次干蚀刻工艺实现下沟槽结构TSa。
内侧沟槽图案部分TPPa可包括实现在至少一个第一沟槽结构TS1处的突出尖端，因而可隔离(或断开)发光器件层103的发光器件ED。此外，内侧沟槽图案部分TPPa可包括实现在至少一个第一沟槽结构TS1处的屋檐结构或底切区域(或底切结构)，因而可隔离(或断开)发光器件层103的发光器件ED和公共电极CE。
根据一实施方式的沟槽图案部分TPP可进一步包括从堰图案105向外设置在第二裕度区域MA2中的外侧沟槽图案部分TPPb。
外侧沟槽图案部分(或第二沟槽图案部分)TPPb可与堰图案105的外侧部分相邻设置并且可设置成围绕堰图案105。就是说，外侧沟槽图案部分TPPb可实现在堰图案105与第一基板100的外表面OS之间，以具有围绕堰图案105的闭环形状(或闭环线形状)。例如，外侧沟槽图案部分TPPb可沿着第一基板100的边缘部分实现为闭环形状(或闭环线形状)，因而可实现为围绕具有闭环形状(或闭环线形状)的堰图案105。在堰图案105的外侧部分处，外侧沟槽图案部分TPPb可隔离(或断开)发光器件层103的发光器件ED，或者可隔离(或断开)发光器件层103的公共电极CE和发光器件ED。
根据一实施方式的外侧沟槽图案部分TPPb可包括至少两个第二沟槽图案TP2和至少一个第二沟槽结构TS2。
除了至少两个第二沟槽图案TP2与堰图案105的外侧部分相邻设置之外，至少两个第二沟槽图案TP2可包括与内侧沟槽图案部分TPPa的至少两个第一沟槽图案TP1基本相同地实现的孔图案TPh和凹槽图案TPg，因而省略其重复描述。
除了至少一个第二沟槽结构TS2通过至少两个第二沟槽图案TP2实现之外，至少一个第二沟槽结构TS2可包括与内侧沟槽图案部分TPPa的至少一个第一沟槽结构TS1基本相同地实现的下沟槽结构TSa和上沟槽结构TSb，因而省略其重复描述。至少一个第二沟槽结构TS2可包括实现在上沟槽结构TSb处的突出尖端、实现在下沟槽结构TSa的侧表面与上沟槽结构TSb的后表面之间的底切区域(或底切结构)、以及上沟槽结构TSb的屋檐结构。
外侧沟槽图案部分TPPb可包括实现在至少一个第二沟槽结构TS2处的突出尖端，因而可隔离(或断开)发光器件层103的发光器件ED。此外，外侧沟槽图案部分TPPb可包括实现在至少一个第二沟槽结构TS2处的屋檐结构或底切区域(或底切结构)，因而可隔离(或断开)发光器件层103的发光器件ED和公共电极CE。
在根据一实施方式的显示设备10中，堰图案105可实现在设置于沟槽图案部分TPP的内侧沟槽图案部分TPPa和外侧沟槽图案部分TPPb之间的虚拟无机材料层DIL上。根据一实施方式的堰图案105可包括：包括与平坦化层102相同的材料的下部堰图案、和包括与堤部104相同的材料并且堆叠在下部堰图案上的上部堰图案。下部堰图案可设置在内侧沟槽图案部分TPPa与外侧沟槽图案部分TPPb之间的虚拟无机材料层DIL上，以具有与平坦化层102相同的高度(或厚度)或者可具有比平坦化层102高的高度。
可选择地，在根据一实施方式的沟槽图案部分TPP中，内侧沟槽图案部分TPPa和外侧沟槽图案部分TPPb的每一个可进一步包括设置在沟槽结构TS1和TS2的上沟槽结构TSb上的虚拟像素电极图案。虚拟像素电极图案可与设置在像素P的发光区域EA中的像素电极PE一起由相同的材料形成。就是说，虚拟像素电极图案可在将像素电极材料图案化的工艺中未被去除，而是可附加地形成或设置在虚拟无机材料层DIL上。
在根据本实施方式的显示设备10中，形成(或沉积)在沟槽图案部分TPP上的发光器件层103的发光器件ED可被沟槽图案部分TPP隔离(或断开)一次或多次。例如，沟槽图案部分TPP可包括将发光器件ED隔离(或断开)的至少一个发光器件隔离部分。
根据一实施方式，发光器件ED的沉积材料EDm可具有直线性，因而可仅沉积在沟槽结构TS1和TS2的上沟槽结构TSb的顶表面、以及未被上沟槽结构TSb覆盖的沟槽图案TP1和TP2的底表面上，并且可不沉积在被上沟槽结构TSb的屋檐结构覆盖的下沟槽结构TSa的侧表面上。因此，形成(或沉积)在沟槽图案部分TPP上的发光器件ED可被设置在沟槽结构TS1和TS2的上沟槽结构TSb处的突出尖端或下沟槽结构TSa的底切结构隔离(或断开)。因此，设置在第一裕度区域MA1和第二裕度区域MA2中的发光器件ED可在沉积工艺中被沟槽图案部分TPP自动隔离(或断开)。因此，在根据本实施方式的显示设备10中，即使在没有将设置在第一裕度区域MA1和第二裕度区域MA2中的发光器件ED隔离(或断开)的单独图案化工艺的情况下，也可仅通过对发光器件执行的沉积工艺隔离(或断开)发光器件ED。
在根据本实施方式的显示设备10中，形成(或沉积)在沟槽图案部分TPP上的发光器件层103的公共电极CE可被沟槽图案部分TPP隔离(或断开)一次或多次。例如，沟槽图案部分TPP可包括将公共电极CE隔离(或断开)的至少一个公共电极隔离部分。
根据一实施方式，发光器件ED的公共电极材料CEm可不沉积在位于沟槽图案部分TPP的下沟槽结构TSa中的底切区域上。因此，与发光器件ED相似，形成(或沉积)在沟槽图案部分TPP上的公共电极CE或公共电极材料CEm可在设置于下沟槽结构TSa中的底切区域中被隔离(或断开)。因此，设置在第一裕度区域MA1和第二裕度区域MA2中的公共电极CE可在沉积工艺中被沟槽图案部分TPP自动隔离(或断开)。因此，在根据本实施方式的显示设备10中，即使在没有将设置在第一裕度区域MA1和第二裕度区域MA2中的公共电极CE隔离(或断开)的单独图案化工艺的情况下，也可仅通过对公共电极CE执行的沉积工艺隔离(或断开)公共电极CE。此外，设置在第一裕度区域MA1和第二裕度区域MA2中的公共电极CE可围绕沟槽图案部分TPP中的发光器件ED的隔离表面，因而可防止经由发光器件ED的隔离表面的侧向水分渗透，由此防止由于侧向水分渗透导致的发光器件ED的可靠性降低。
在根据本实施方式的显示设备10中，在第一基板100的第一裕度区域MA1和第二裕度区域MA2中，封装层106的第一封装层106a可实现为围绕沟槽图案部分TPP的内侧沟槽图案部分TPPa和外侧沟槽图案部分TPPb以及堰图案105。例如，第一封装层106a可覆盖沟槽图案部分TPP，因而可不被沟槽图案部分TPP隔离(或断开)。例如，第一封装层106a可填充到沟槽图案部分TPP的沟槽图案TP1和TP2中，并且可实现为围绕沟槽结构TS1和TS2。
在第一基板100的第一裕度区域MA1中，封装层106的第二封装层106b可实现为覆盖用于覆盖沟槽图案部分TPP的内侧沟槽图案部分TPPa和堰图案105的内侧表面的第一封装层106a。由于相对较厚的厚度，第二封装层106b可扩散至第一基板100的第一表面100a的边缘部分，但是第二封装层106b的扩散可被堰图案105阻挡。例如，第二封装层106b的端部可直接接触堰图案105上的第一封装层106a。因此，第二封装层106b可仅设置在被堰图案105围绕的内部区域(或内侧区域)中的第一封装层106a上。
在第一基板100的第一裕度区域MA1和第二裕度区域MA2中，封装层106的第三封装层106c可实现为覆盖用于覆盖沟槽图案部分TPP的内侧沟槽图案部分TPPa和堰图案105的外侧表面的第一封装层106a、以及第二封装层106b。
因为根据本实施方式的显示设备10包括沟槽图案部分TPP，所以设置在第一基板100的第一表面100a的边缘部分处的第一裕度区域MA1和第二裕度区域MA2的总宽度可减小至350μm或更小，在这种情况下，显示设备10可实现比不包括沟槽图案部分TPP的显示设备更高的分辨率。
例如，当在工艺误差范围内，两个相邻像素区域PA之间的第一间隔(或像素间距)D1的一半是350μm时，根据基于发光器件ED的荫罩区域而设置的荫罩裕度和基于确保发光器件ED抵抗水分的可靠性而设置的封装裕度，第一裕度区域MA1和第二裕度区域MA2的总宽度(或第一基板的外表面与最外侧像素的发光区域EA的端部之间的最短距离)可实现为320μm或更小。在这种情况下，在工艺误差范围内，在第一基板100的最外侧外表面VL与包括第一焊盘部110的最外侧像素的中心部分之间的第二间隔D2可实现为350μm。在此，第一基板100的最外侧外表面VL可以是覆盖布线部分400的边缘涂层403的最外侧外表面。
第一裕度区域MA1和第二裕度区域MA2可具有相同的宽度或不同的宽度。例如，相对于第一方向X，第一裕度区域MA1可实现为具有200μm或更小的宽度，第二裕度区域MA2可实现为具有120μm或更小的宽度。此外，相对于第一方向X，第二裕度区域MA2中包括的焊盘裕度区域(或侧向布线区域)可实现为具有100μm或更小的宽度。
图31是沿图4中所示的线II-II’截取的另一剖面图，图32是图31中所示的区域“B9”的放大图。图31和图32图解了在图1至图21中所示的显示设备中通过去除(或省略)堰图案并且改型封装层的结构而构成的实施方式。在描述图31和图32时，除了发光器件、公共电极和封装层以外的其他元件与图1至图21的元件基本相同，因而相似的参考标记表示相似的元件，并且在下面省略或将简要描述其重复描述。
参照图4、图31和图32，在根据本发明的显示设备10中，发光器件层103的发光器件ED可设置在堤部104以及暴露于多个子像素SP的每一个的发光区域EA处的像素电极PE上，并且可设置在第一基板100的第一表面100a的第一裕度区域MA1中。发光器件ED的端部(或第一尾部)EP1可直接接触设置在第一裕度区域MA1中的钝化层101d。发光器件ED的最外端可设置成与第一裕度区域MA1和第二裕度区域MA2之间的边界部分最邻近。例如，发光器件ED的端部EP1可与第一基板100的外表面OS分隔开120μm至320μm的范围。
发光器件层103的公共电极CE可直接接触发光器件ED并且可围绕发光器件ED。例如，公共电极CE可实现为基于发光器件ED的表面形状的共形形状。公共电极CE的端部(或第二尾部)EP2可设置在第一裕度区域MA1中，以直接接触设置在第一裕度区域MA1中的钝化层101d，因而可围绕发光器件ED的端部EP1。发光器件ED的最外端可直接被公共电极CE围绕，因而可不暴露在外部。因此，公共电极CE的端部EP2可覆盖在发光器件ED的端部EP1与钝化层101d之间的边界部分(或界面)，由此防止或最小化侧向的水分渗透。
封装层106的第一封装层106a可实现为直接接触公共电极CE并且围绕公共电极CE。例如，第一封装层106a可实现为基于公共电极CE的表面形状的共形形状。第一封装层106a的端部(或第三尾部)EP3可设置在第一裕度区域MA1中，以直接接触设置在第一裕度区域MA1中的钝化层101d，因而可围绕公共电极CE的端部EP2。因此，第一封装层106a的端部EP3可覆盖公共电极CE的端部EP2与钝化层101d之间的边界部分(或界面)，由此防止或最小化侧向的水分渗透。
封装层106的第二封装层106b可实现为直接接触第一封装层106a并且围绕第一封装层106a。第二封装层106b的端部EP4可设置在第一裕度区域MA1中，以直接接触设置在第一裕度区域MA1中的钝化层101d，因而可围绕第一封装层106a的端部EP3。因此，第二封装层106b的端部EP4可覆盖第一封装层106a的端部EP3与钝化层101d之间的边界部分(或界面)，由此附加地防止或最小化侧向的水分渗透。
根据一实施方式的第二封装层106b的端部EP4可不像第一封装层106a的端部EP3那样尖锐，而是可具有比第一封装层106a相对较厚的厚度。第二封装层106b的与第一基板100的外表面OS面对或与第一基板100的外表面OS相邻的外表面的下部可实现为沿第一基板100的厚度方向Z垂直于钝化层101d。例如，直接接触钝化层101d的第二封装层106b的外表面的下部可包括与钝化层101d的顶表面垂直的最外侧垂直侧壁OVS。
第二封装层106b的最外侧垂直侧壁OVS可与发光器件ED的端部EP1分隔开10μm至20μm的范围。就是说，第二封装层106b的最外侧垂直侧壁OVS与发光器件ED的端部EP1之间的间隔D3可以是10μm至20μm。
封装层106的第三封装层106c可实现为直接接触第二封装层106b并且围绕第二封装层106b。第三封装层106c的端部EP5可设置在第一裕度区域MA1中，以直接接触设置在第一裕度区域MA1中的钝化层101d，因而可围绕第二封装层106b的端部EP4。因此，第三封装层106c的端部EP5可覆盖第二封装层106b的端部EP4与钝化层101d之间的边界部分(或界面)，由此附加地防止或最小化侧向的水分渗透。
封装层106可被波长转换层107的保护层107b围绕。
保护层107b可实现为直接接触第三封装层106c并且可围绕第三封装层106c。例如，保护层107b的边缘部分可设置在与第一裕度区域MA1相邻的第二裕度区域MA2中，以直接接触设置在第二裕度区域MA2中的钝化层101d，因而可围绕第三封装层106c的端部EP5。
在根据本实施方式的显示设备10中，发光器件ED的端部EP1可被基于公共电极CE、第一封装层106a和第二封装层106b的三重密封结构围绕或密封，因而可防止由于侧向的水分渗透导致的发光器件ED的可靠性降低，并且可大大减小第一裕度区域MA1的宽度，由此最外侧像素区域PAo的中心部分与第一基板100的每个外表面OS之间的第二间隔D2可实现为相邻像素区域PA之间的第一间隔D1的一半或更小。在此，第一间隔D1可称为像素间距或基准像素间距。
图33A至图33E是图解制造图31中所示的发光器件、公共电极和封装层的每一个的方法的示图，图34是图33B的显微镜照片。在图34中，白色层WL可以是实验性地涂布以识别掩模图案和沉积材料的剖面结构的涂层，因而可不对应于根据本发明的显示设备的元件。
参照图33A至图33E和图34，下面将描述根据本发明的制造发光器件、公共电极和封装层的方法。
如图33A和图34中所示，可在第一基板100的第一表面100a上形成(或设置)第一掩模图案MP1，并且可在第一掩模图案MP1上形成(或设置)相对于第一掩模图案MP1具有屋檐结构的第二掩模图案MP2。例如，可通过在第一基板100的第一表面100a上依次地形成(或涂布)第一掩模图案材料和第二掩模图案材料的工艺、对第二掩模图案材料执行曝光的工艺、依次地图案化(或去除)第二掩模图案材料和第一掩模图案材料的工艺、以及烘烤被图案化的第一掩模图案材料和被图案化的第二掩模图案材料的工艺，来实现第一掩模图案MP1和第二掩模图案MP2。
根据一实施方式的第二掩模图案材料可包括光敏抗蚀剂。例如，第二掩模图案材料可包括正型光刻胶或负型光刻胶。
根据一实施方式的第一掩模图案材料和第二掩模图案材料可包括通过曝光工艺不变形的材料。例如，第一掩模图案材料可包括聚二甲基戊二酰亚胺(PMGI)或聚甲基丙烯酸甲酯(PMMA)。第一掩模图案材料可称为蚀刻引导(etch leading)层、牺牲层、抗剥离(liftoff resist)层、或非光敏层。
第一掩模图案材料对于显影剂的显影速率可比第二掩模图案材料对于显影剂的显影速率高。例如，第二掩模图案材料可包括被曝光工艺暴露的曝光部分和未曝光部分，第二掩模图案可实现为第二掩模图案材料的未曝光部分。在这种情况下，随着第二掩模图案材料的曝光部分被显影剂去除，与第二掩模图案材料的曝光部分交叠的第一掩模图案材料的图案化部分可暴露于显影剂，并且暴露于显影剂的第一掩模图案材料的图案化部分可比第二掩模图案材料的曝光部分更快地被去除。因此，第一掩模图案材料可具有比第二掩模图案材料相对较高的显影速率，因而第一掩模图案材料可相对于第二掩模图案材料具有底切结构。
根据一实施方式的第一掩模图案MP1的侧表面可相对于第二掩模图案MP2具有底切区域(或锥形结构)UCA。例如，第一掩模图案MP1与第二掩模图案MP2之间的边界部分或第一掩模图案MP1的上部侧表面可相对于第二掩模图案MP2被底切。由于第一掩模图案MP1的底切区域UCA，第二掩模图案MP2可相对于第一掩模图案MP1的侧表面突出，因而可覆盖第一掩模图案MP1的侧表面。因此，第二掩模图案MP2可相对于第一掩模图案MP1具有屋檐结构。
第一掩模图案MP1可覆盖限定在第一基板100的第一表面100a上的整个第二裕度区域MA2并且可覆盖第一裕度区域MA1中的与第二裕度区域MA2相邻的部分。例如，第一掩模图案MP1的内侧表面可设置在与第一裕度区域MA1和第二裕度区域MA2之间的边界部分相邻的第一裕度区域MA1中。第二掩模图案MP2的内侧表面可设置在第一裕度区域MA1中而与第一掩模图案MP1的内侧表面分隔开。就是说，第一掩模图案MP1的内侧表面可设置在第二掩模图案MP2的内侧表面与第一裕度区域MA1和第二裕度区域MA2之间的边界部分之间。
随后，如图33B和图34中所示，可在第一裕度区域MA1、第二掩模图案MP2和第一基板100的第一表面100a上依次地形成(或沉积)发光器件层103的发光器件ED和公共电极CE以及封装层106的第一封装层106a。
发光器件ED可设置在堤部104以及暴露于多个子像素SP的每一个的发光区域EA处的像素电极PE上，并且可设置在第二掩模图案MP2上以及在第一基板100的第一表面100a上的第一裕度区域MA1中。在这种情况下，发光器件ED的端部(或第一尾部)EP1可进入第一掩模图案MP1的底切区域UCA的部分区域中并且可直接接触暴露在第一掩模图案MP1的底切区域UCA处的钝化层101d。
在对发光器件ED执行的沉积工艺中，应当根据基于发光器件ED的沉积掩模与第一基板100之间的距离而不可避免出现的发光器件ED的荫罩区域来设定发光器件ED的端部EP1的位置。然而，根据本实施方式的发光器件ED的荫罩区域可与第二掩模图案MP2交叠并且可基于第二掩模图案MP2的突出长度进行控制或设定。因此，在根据本实施方式的显示设备中，因为在对发光器件ED执行的沉积工艺中未反映发光器件ED的荫罩区域，所以基于发光器件ED的荫罩区域而设定的第一裕度区域MA1的宽度可显著减小。
公共电极CE可形成为覆盖发光器件ED。特别是，公共电极CE的端部(或第二尾部)EP2可进入第一掩模图案MP1的底切区域UCA中并且可直接接触暴露在第一掩模图案MP1的底切区域UCA处的钝化层101d，因而可围绕发光器件ED的端部EP1。
第一封装层106a可形成为覆盖公共电极CE。特别是，第一封装层106a的端部EP3可进入第一掩模图案MP1的底切区域UCA中并且可直接接触暴露在第一掩模图案MP1的底切区域UCA处的钝化层101d，因而可围绕公共电极CE的端部EP2。
随后，如图33C中所示，可在第一基板100的第一表面100a上形成(或涂布)围绕第一封装层106a的第二封装层106b。
第二封装层106b的端部EP4可进入第一掩模图案MP1的底切区域UCA中并且可直接接触设置在第一裕度区域MA1中的钝化层101d，因而可围绕第一封装层106a的端部EP3。此外，第二封装层106b的端部EP4可直接接触第一掩模图案MP1的内侧表面，因而可包括与钝化层101d的顶表面垂直的最外侧垂直侧壁OVS。
第二封装层106b的最外侧垂直侧壁OVS可与发光器件ED的端部EP1分隔开10μm至20μm的范围。就是说，第二封装层106b的最外侧垂直侧壁OVS与发光器件ED的端部EP1之间的间隔D3可以是10μm至20μm。
随后，如图33D中所示，可通过剥离工艺去除设置在第一基板100的第一表面100a上的第一掩模图案MP1和第二掩模图案MP2的全部。
可选择地，可使用加热的溶剂来减少对第一掩模图案MP1和第二掩模图案MP2执行的剥离工艺的时间，并且可进一步应用超声波清洗工艺。
随后，如图33E中所示，可在第一基板100的第一表面100a上形成(或涂布)围绕封装层106的第二封装层106b的第三封装层106c。
第三封装层106c可形成为围绕第二封装层106b的顶表面、侧表面和端部EP4。此外，可通过图案化工艺或焊盘开口工艺去除形成在第一基板100的第一表面100a上的焊盘部110上的第三封装层106c。
图35是图解图4中所示的第二基板的后表面的示图，其图解了在图1至图32中所示的显示设备的第二基板上进一步设置面板支撑构件的实施方式。在描述图35时，与图1至图32的元件相同或对应的元件由相似的参考标记表示，并且在下面省略或将简要描述其重复描述。
参照图4和图35，根据本发明一实施方式的显示设备10可进一步包括设置在第二基板200的后表面200b上的面板支撑构件600。
面板支撑构件600可实现为支撑包括通过接合构件300彼此接合(或耦接)的第一基板100和第二基板200的显示面板的后表面。面板支撑构件600可称为后盖、背盖或后方构件。
根据一实施方式的面板支撑构件600可包括支撑板610和多个紧固构件630。
支撑板610可连接至第二基板200的后表面200b，以支撑显示面板的后表面。支撑板610可设置成覆盖第二基板200的后表面200b中的除了第二焊盘部210和第三焊盘部230以外的部分，并且可支撑驱动电路单元500的印刷电路板(PCB)550。例如，支撑板610可通过诸如双面胶带之类的板接合构件接合至第二基板200的后表面200b。
支撑板610可包括金属材料。例如，支撑板610可包括Al、Al合金、Mg合金、Fe-Ni合金和不锈钢中的一种材料、其合金或接合结构，但不限于此。
根据一实施方式的支撑板610可包括其一侧的一部分被去除的用于暴露第三焊盘部230的凹部611。例如，当从上向下看时，支撑板610可具有“凹”或“┗┛”形状。在这种情况下，第二基板200的第三焊盘部230可通过支撑板610的凹部611在第二基板的向后方向上暴露。此外，附接在第二基板200的第三焊盘部230上的柔性电路膜510的另一个边缘部分可覆盖支撑板610的凹部611与第二基板200之间的台阶部分并且可电连接至被支撑板610支撑的PCB 550。
根据另一实施方式，支撑板610可包括用于暴露第三焊盘部230的开口孔。例如，支撑板610可包括具有四边形形状并且具有比第三焊盘部230相对较大的尺寸的四边形开口孔，其中四边形形状覆盖第二基板200的后表面200b中的除了第二焊盘部210以外的部分。例如，当从上向下看时，支撑板610可具有“回”形状。在这种情况下，第二基板200的第三焊盘部230可通过支撑板610的开口孔在第二基板的向后方向上暴露。此外，附接在第二基板200的第三焊盘部230上的柔性电路膜510的另一个边缘部分可穿过支撑板610的开口孔并且可电连接至被支撑板610支撑的PCB 550。
多个紧固构件630可设置在支撑板610的后表面上。例如，多个紧固构件630可设置成接触支撑板610的每个拐角部分并且可从支撑板610的后表面突出一定长度。
根据一实施方式的多个紧固构件630的每一个可包括从其前表面凹入地实现的紧固槽631。
多个紧固构件630的每一个可通过诸如螺丝或螺栓之类的固定构件固定至支撑板610的后表面。例如，固定构件可穿过紧固构件630的紧固槽631并且可紧固至支撑板610的后表面，因而可将紧固构件630的后部固定至支撑板610的后表面。
根据一实施方式的多个紧固构件630的每一个可包括可被磁铁磁化的材料。根据另一实施方式，多个紧固构件630的每一个可与支撑板610的后表面利用其间的磁铁块接合。例如，磁铁块可以是钕磁铁。
多个紧固构件630可分别紧固至位于支撑显示设备的后框架单元中的多个紧固销。例如，紧固构件630可基于磁力接合至设置在后框架单元中的紧固销。因此，根据本发明的显示设备10可安装在后框架单元上。此外，安装在后框架单元上的多个显示设备10可沿第一方向X和第二方向Y中的至少一个方向连续铺设，因而可实现多屏显示设备或可无限延伸的显示设备。在此，后框架单元可称为后方结构、显示器支撑单元、铺设单元、铺设结构、柜(cabinet)单元、模块柜单元或柜结构。此外，多屏显示设备可称为多面板显示设备、多屏幕显示设备或铺设显示设备。
另外，根据本发明一实施方式的显示设备10可进一步包括电路盖。电路盖可接合至面板支撑构件600的后表面，以覆盖暴露在面板支撑构件600的后表面处的驱动电路单元500，因而可保护驱动电路单元500免受外部冲击并且可保护驱动电路单元500免受静电。根据一实施方式的电路盖可包括具有用于覆盖暴露在面板支撑构件600的后表面处的驱动电路单元500的形状的金属材料。例如，电路盖可称为屏蔽盖(cover shield)。
图36是图解根据本发明一实施方式的多屏显示设备的示图，图37是图解图36中所示的显示设备的铺设工艺的示图，图38是沿图36中所示的线V-V’截取的剖面图。
参照图36至图38，根据本发明一实施方式的多屏显示设备可包括多个显示模块10-1至10-4和多个后框架单元30-1至30-4。
多个显示模块10-1至10-4可布置成N×M形式(其中N是2或更大的正整数，M是2或更大的正整数)，因而多个显示模块10-1至10-4可各自显示单独的图像或者可划分地显示一个图像。多个显示模块10-1至10-4的每一个可包括图1至图35中所示的根据本发明的显示设备10，因而省略其重复描述。
多个后框架单元30-1至30-4可分别接合至多个显示模块10-1至10-4并且可各自支撑多个显示模块10-1至10-4中的相应显示模块。多个后框架单元30-1至30-4可基于侧向接合方式沿第一方向X和第二方向Y铺设。
根据一实施方式的多个后框架单元30-1至30-4的每一个可包括后框架31、多个紧固销33、多个第一连接装置35和多个第二连接装置37。
后框架31可设置在显示模块10-1至10-4的每一个的后表面上。根据一实施方式的后框架31可包括具有与显示模块10-1至10-4对应的尺寸的板形状。此外，后框架31可包括通孔31a，通孔31a能够使用于将多屏显示设备的驱动系统(或主控制板)连接至显示模块10-1至10-4的每一个的PCB的电缆通过。通孔31a可具有穿过后框架31的中心部分的圆形形状或多边形形状。
多个紧固销33的每一个可设置在后框架31的前表面上。例如，多个紧固销33可分别与后框架31的拐角部分相邻设置并且可从后框架31的前表面突出一定长度。就是说，多个紧固销33的每一个可固定至与显示模块10-1至10-4的每一个的显示设备10中包括的面板支撑构件600中设置的多个紧固构件630的每一个交叠的后框架31的前表面。
多个紧固销33的每一个可通过诸如螺丝或螺栓之类的固定构件固定至后框架31的前表面。例如，固定构件可穿过后框架31并且可紧固至紧固销33的后部，因而可将紧固销33的后部固定至后框架31的前表面。
多个紧固销33的每一个的一个部分可具有能够使每个紧固销33插入到相应紧固构件630的紧固槽631中的尺寸。例如，多个紧固销33的每一个的一个部分可具有能够使每个紧固销33插入到相应紧固构件630的紧固槽631中的第一直径。此外，多个紧固销33的每一个的另一个部分可具有比第一直径大的第二直径，从而接触紧固构件630的前部。
根据一实施方式的多个紧固销33的每一个可包括金属材料。因此，多个紧固销33的每一个可通过相应紧固构件630的磁力插入到多个紧固构件630中的相应紧固构件630的紧固槽中，因而可紧固至相应紧固构件630。
可选择地，根据一实施方式的多个紧固销33的每一个可与后框架31的前表面利用其间的磁铁块接合。磁铁块可以是钕磁铁。在这种情况下，多个紧固销33的每一个的磁铁块可实现为基于紧固构件630的磁力而具有吸力。
多个第一连接装置35可以以一定间隔布置在后框架31的后表面中的、与第一方向(或水平方向或横向方向)X平行的第一后边缘部分和第二后边缘部分处。多个第一连接装置35的每一个可实现为与相对于第二方向(或垂直方向或纵向方向)Y设置在上部处的后框架的第一连接装置连接并且与设置在下部处的后框架的第一连接装置连接。
根据一实施方式的多个第一连接装置35的每一个可包括第一连接主体35a和第一连接构件35b。
第一连接主体35a可设置在后框架31的第一后边缘部分和第二后边缘部分的每一个处。
第一连接构件35b可设置在第一连接主体35a的在第二方向Y上暴露的外表面上。第一连接构件35b可以是突出销或销孔。根据一实施方式，设置在后框架31的第一后边缘部分处的第一连接装置35的第一连接构件35b可以是销孔，并且设置在后框架31的第二后边缘部分处的第一连接装置35的第一连接构件35b可以是突出销。
包括突出销的第一连接构件35b可基于其根据工人的手动操作进行的旋转而沿第二方向Y移动，从而沿第二方向Y移动后框架31。因此，包括突出销的第一连接构件35b的旋转可用于在第二方向Y上对齐相邻的后框架31。
根据一实施方式的多个第一连接装置35的每一个可进一步包括第一微调构件，第一微调构件设置在包括具有销孔的第一连接构件35b的第一连接主体35a中。
第一微调构件可设置在第一连接主体35a中并且可实现为沿第一方向X或与显示设备10的厚度方向平行的第三方向(或前后方向或厚度分方向)Z移动插入到销孔中的突出销。根据一实施方式的第一微调构件可包括设置在第一连接主体35a中的第一微调螺栓和第二微调螺栓。例如，第一微调螺栓和第二微调螺栓的每一个可以是无头螺栓。
第一微调螺栓可设置在第一连接主体35a的面对第一方向X的另一个表面上并且可沿第一方向X移动插入到销孔中的突出销。第一微调螺栓的旋转可用于在第一方向X上对齐相邻的后框架31。
第二微调螺栓可设置在第一连接主体35a的后表面上并且可沿第三方向Z移动插入到销孔中的突出销。第二微调螺栓的旋转可用于在第三方向Z上对齐相邻的后框架31。
多个第二连接装置37可以以一定间隔布置在后框架31的后表面中的、与第二方向Y平行的第三后边缘部分和第四后边缘部分处。多个第二连接装置37的每一个可实现为与相对于第一方向X设置在左部处的后框架的第二连接装置连接并且与设置在右部处的后框架的第二连接装置连接。
根据一实施方式的多个第二连接装置37的每一个可包括第二连接主体37a和第二连接构件37b。
第二连接主体37a可设置在后框架31的第三后边缘部分和第四后边缘部分的每一个处。
第二连接构件37b可设置在第二连接主体37a的在第一方向X上暴露的外表面上。第二连接构件37b可以是突出销或销孔。根据一实施方式，设置在后框架31的第三后边缘部分处的第二连接装置37的第二连接构件37b可以是销孔，并且设置在后框架31的第四后边缘部分处的第二连接装置37的第二连接构件37b可以是突出销。
包括突出销的第二连接构件37b可基于其根据工人的手动操作进行的旋转而沿第一方向X移动，从而沿第一方向X移动后框架31。因此，包括突出销的第二连接构件37b的旋转可用于在第一方向X上对齐相邻的后框架31。
根据一实施方式的多个第二连接装置37的每一个可进一步包括第二微调构件，第二微调构件设置在包括具有销孔的第二连接构件37b的第二连接主体37a中。
第二微调构件可设置在第二连接主体37a中并且可实现为沿第二方向Y或第三方向Z移动插入到销孔中的突出销。根据一实施方式的第二微调构件可包括设置在第二连接主体37a中的第三微调螺栓和第四微调螺栓。例如，第三微调螺栓和第四微调螺栓的每一个可以是无头螺栓。
第三微调螺栓可设置在第二连接主体37a的面对第二方向Y的另一个表面上并且可沿第二方向Y移动插入到销孔中的突出销。第三微调螺栓的旋转可用于在第二方向Y上对齐相邻的后框架31。
第四微调螺栓可设置在第二连接主体75a的后表面上并且可沿第三方向Z移动插入到销孔中的突出销。第四微调螺栓的旋转可用于在第三方向Z上对齐相邻的后框架31。
多个后框架单元30-1至30-4的每一个可支撑多个显示模块10-1至10-4中的相应显示模块并且可沿第一方向X和第二方向Y铺设成2×2形式，并且基于这种铺设，多个显示模块10-1至10-4可实现大屏幕显示设备。
多个显示模块10-1至10-4的每一个可不包括围绕所有显示区域AA的边框区域(或非显示区域)，而是可具有其中显示区域AA被空气围绕的空气边框结构。就是说，在多个显示模块10-1至10-4的每一个中，第一基板100的整个第一表面可实现为显示区域AA。因此，由多个显示模块10-1至10-4铺设成2×2形式的多屏显示设备显示的图像可连续显示而在多个显示模块10-1至10-4之间的边界部分处没有间断感(或不连续性)，因而可增强观看由多屏显示设备显示的图像的观看者的沉浸感。
根据本实施方式，在多个显示模块10-1至10-4的每一个中，最外侧像素Po的中心部分CP与第一基板100的最外侧外表面VL之间的第二间隔D2可实现为相邻像素之间的第一间隔D1的一半或更小。因此，在基于侧向接合方式沿第一方向X和第二方向Y在侧表面处彼此连接(或接触)的两个相邻显示模块中，相邻的最外侧像素Po之间的间隔“D2+D2”可等于或小于两个相邻像素之间的第一间隔D1。
参照图38，在沿第二方向Y在侧表面处彼此连接(或接触)的第一显示模块10-1和第三显示模块10-3中，第一显示模块10-1的最外侧像素Po的中心部分CP与第三显示模块10-3的最外侧像素Po的中心部分CP之间的间隔“D2+D2”可等于或小于设置在第一显示模块10-1和第三显示模块10-3的每一个中的两个相邻像素之间的第一间隔D1。
因此，沿第一方向X和第二方向Y在侧表面处彼此连接(或接触)的两个相邻显示模块的最外侧像素Po的中心部分CP之间的间隔“D2+D2”可等于或小于设置在第一至第四第三显示模块10-1至10-4的每一个中的两个相邻像素之间的第一间隔D1，因而在两个相邻显示模块之间可不存在接缝或边界部分，由此可不存在由设置于显示模块10-1至10-4之间的边界部分导致的暗区。
结果，在多个显示模块10-1至10-4的每一个的显示区域是一个屏幕并显示一个图像的情况下，根据本发明的多屏显示设备可显示在多个显示模块10-1至10-4之间的边界部分处不断开而是连续的图像。
在图36和图37中，示出了多个显示模块10-1至10-4铺设成2×2形式，但是本发明不限于此，多个显示模块10-1至10-4可铺设成x×1形式、1×y形式或x×y形式。在此，x可以是2或更大的自然数，y可以是2或更大的自然数。
图39A和图39B是图解分别由根据比较例的多屏显示设备和根据本发明的多屏显示设备显示的图像的示图。图39B中所示的虚线表示显示模块之间的边界部分，其与由多屏显示设备显示的图像无关。
参照图39A，可通过铺设多个显示模块1-1至1-4实现根据比较例的多屏显示设备，多个显示模块1-1至1-4包括完全围绕显示区域AA的边框区域(或非显示区域)BA，因而可看出由于多个显示模块1-1至1-4的每一个的边框区域BA，由根据比较例的多屏显示设备显示的图像在多个显示模块1-1至1-4之间的边界部分处断开显示。因此，在根据比较例的多屏显示设备中，由于多个显示模块1-1至1-4的每一个的边框区域BA，在多个显示模块1-1至1-4之间的边界部分中会产生图像的间断感(或不连续性)，由于这个原因，观看图像的观看者的沉浸感会降低。
参照图39B，可通过铺设多个显示模块10-1至10-4实现根据本发明的多屏显示设备，多个显示模块10-1至10-4包括第一基板100的整个第一表面是显示区域AA并且被空气围绕的空气边框结构，因而可看出由根据本发明的多屏显示设备显示的图像在多个显示模块10-1至10-4之间的边界部分处是连续的，没有所显示的图像的间断感(或不连续性)。因此，根据本发明的多屏显示设备可显示在多个显示模块10-1至10-4之间的边界部分处是连续的图像而没有图像的间断感(或不连续性)。
结果，即使在多个显示模块10-1至10-4以格子(lattice)形式在其侧表面处彼此连接的情况下，根据本发明的多屏显示设备也可显示在多个显示模块10-1至10-4之间的边界部分处是连续的图像而没有图像的间断感(或不连续性)，由此增强观看图像的观看者的沉浸感。
在下面将描述根据本发明的显示设备和包括该显示设备的多屏显示设备。
根据本发明的一些实施方式的显示设备可包括：第一基板，所述第一基板包括设置在显示部分中的多个像素；接合至所述第一基板的第二基板；和设置在所述第一基板的外表面和所述第二基板的外表面上的布线部分，其中所述第一基板包括：与所述布线部分和所述多个像素连接的第一焊盘部；和设置在所述显示部分中的栅极驱动电路，所述栅极驱动电路包括用于向所述多个像素提供扫描信号的移位寄存器，其中所述第一焊盘部包括多个第一栅极焊盘，所述多个第一栅极焊盘设置在所述多个像素之中的、位于所述第一基板的一个边缘部分处的最外侧像素中并且连接至所述栅极驱动电路。
根据本发明的一些实施方式，所述第一基板还可包括栅极控制线组，所述栅极控制线组单独地设置在所述多个像素之间并且连接至所述移位寄存器，所述栅极控制线组可电连接至所述多个第一栅极焊盘。
根据本发明的一些实施方式，所述第一基板还可包括多条栅极线，所述多条栅极线设置在所述显示部分中以向所述多个像素提供所述扫描信号，其中所述移位寄存器可包括多个级电路单元，所述多个级电路单元设置在所述显示部分中以分别向所述栅极线提供所述扫描信号，其中所述多个级电路单元的每一个可包括：多个分支电路，所述多个分支电路沿所述多条栅极线的长度方向彼此分隔地设置在所述多个像素之间，并且连接至所述栅极控制线组；以及电连接至所述多个分支电路的分支网。
根据本发明的一些实施方式，所述栅极控制线组可包括起始信号线、多条移位时钟线、至少一条栅极驱动电源线以及至少一条栅极公共电源线。
根据本发明的一些实施方式，所述多个分支电路的每一个可包括用于产生所述扫描信号的至少一个薄膜晶体管。
根据本发明的一些实施方式，所述分支网可包括：与所述多条栅极线平行地设置的多个控制节点；以及网线，所述网线选择性地连接至所述栅极控制线组的线并且选择性地连接至所述多个控制节点。
根据本发明的一些实施方式，所述多个分支电路的每一个可包括连接至所述多个控制节点和所述网线的至少之一的至少一个薄膜晶体管。
根据本发明的一些实施方式，所述分支网可包括：与所述多条栅极线中的相应栅极线平行地设置的第一控制节点、第二控制节点和第三控制节点；以及网线，所述网线选择性地连接至所述栅极控制线组的线并且选择性地连接至所述第一控制节点、所述第二控制节点和所述第三控制节点，其中所述多个级电路单元的每一个包括：用于控制所述第一控制节点、所述第二控制节点和所述第三控制节点的每一个的电压的节点控制电路；第一反相器电路，所述第一反相器电路用于基于通过所述网线提供的第一控制节点的电压来控制所述第二控制节点的电压；第二反相器电路，所述第二反相器电路用于基于通过所述网线提供的第一控制节点的电压来控制所述第三控制节点的电压；以及输出缓存器电路，所述输出缓存器电路用于基于所述第一控制节点、所述第二控制节点和所述第三控制节点的每一个的电压来输出所述扫描信号。
根据本发明的一些实施方式，在所述节点控制电路、所述第一反相器电路、所述第二反相器电路和所述输出缓存器电路中的多个薄膜晶体管可分散地设置在一个水平行内，以构成所述多个分支电路的每一个。
根据本发明的一些实施方式，所述多个级电路单元的每一个可包括第一级电路单元和第二级电路单元，所述多个控制节点可由所述第一级电路单元和所述第二级电路单元共享。
根据本发明的一些实施方式，所述第二级电路单元和所述第一级电路单元可电连接至相同栅极线，以向相同栅极线提供相同的扫描信号。
根据本发明的一些实施方式的显示设备可包括：包括显示区域的第一基板；在所述显示区域中以第一间隔布置的多个像素区域；包括移位寄存器的栅极驱动电路，所述移位寄存器配置成包括设置在所述显示区域的每个水平行中的多个级电路单元，所述多个级电路单元的每一个包括在一个水平行内彼此分隔地设置的多个分支电路；栅极控制线组，所述栅极控制线组设置在一个或多个像素区域之间并且连接至所述多个级电路单元；以及多个第一栅极焊盘，所述多个第一栅极焊盘设置在所述显示区域中并且电连接至所述栅极控制线组，其中在所述多个像素区域之中的最外侧像素区域可包括所述多个第一栅极焊盘。
根据本发明的一些实施方式，所述多个级电路单元的每一个还可包括用于电连接所述多个分支电路的分支网，其中所述多个分支电路的每一个可设置在一个水平行内的一个或多个像素区域之间，并且通过所述分支网连接至所述栅极控制线组。
根据本发明的一些实施方式，所述分支网可包括：设置在一个水平行中的第一控制节点、第二控制节点和第三控制节点；以及网线，所述网线选择性地连接至所述栅极控制线组的线并且选择性地连接至所述第一控制节点、所述第二控制节点和所述第三控制节点，其中所述多个级电路单元的每一个可包括：用于控制所述第一控制节点、所述第二控制节点和所述第三控制节点的每一个的电压的节点控制电路；第一反相器电路，所述第一反相器电路用于基于通过所述网线提供的第一控制节点的电压来控制所述第二控制节点的电压；第二反相器电路，所述第二反相器电路用于基于通过所述网线提供的第一控制节点的电压来控制所述第三控制节点的电压；以及输出缓存器电路，所述输出缓存器电路用于基于所述第一控制节点、所述第二控制节点和所述第三控制节点的每一个的电压来输出所述扫描信号。
根据本发明的一些实施方式，在所述节点控制电路、所述第一反相器电路、所述第二反相器电路和所述输出缓存器电路中的多个薄膜晶体管可分散地设置在一个水平行内，以构成所述多个分支电路的每一个。
根据本发明的一些实施方式，所述显示设备还可包括：通过接合构件接合至所述第一基板的后表面的第二基板；以及设置在所述第一基板的外表面和所述第二基板的外表面上的布线部分。
根据本发明的一些实施方式，所述第二基板可包括：第二焊盘部，所述第二焊盘部包括分别通过所述布线部分连接至所述多个第一栅极焊盘的多个第二栅极焊盘；第三焊盘部，所述第三焊盘部包括分别连接至所述多个第二栅极焊盘的多个第三栅极焊盘；以及多条栅极连线，所述多条栅极连线分别将所述多个第二栅极焊盘连接至所述多个第三栅极焊盘。
根据本发明的一些实施方式，所述第二基板还可包括栅极控制信号传输部分，所述栅极控制信号传输部分设置为绕过所述第三焊盘部并且将所述多个第三栅极焊盘的每一个选择性地连接至所述多条栅极连线中的相应栅极连线。
根据本发明的一些实施方式，所述栅极控制信号传输部分可包括多条栅极控制信号传输线，所述多条栅极控制信号传输线将所述多个第三栅极焊盘的每一个电连接至所述多条栅极连线中的相应栅极连线，其中所述多条栅极连线的每一条可穿过所述多个第三栅极焊盘之间的区域，并且可选择性地连接至所述多条栅极控制信号传输线。
根据本发明的一些实施方式，所述栅极控制信号传输部分可包括多条栅极控制信号传输线，所述多条栅极控制信号传输线将所述多个第三栅极焊盘的每一个电连接至所述多条栅极连线中的相应栅极连线，所述多条栅极控制信号传输线和所述多条栅极连线可在所述第二基板的后表面上设置在不同层上，所述多条栅极连线中的每一条的相应一侧可通过连线接触孔电连接至相应的栅极控制信号传输线。
根据本发明的一些实施方式的显示设备可包括：包括外表面的第一基板以及包括布置在所述第一基板上的多个像素的像素阵列，其中所述像素阵列的多个像素的每一个与在第一方向和与第一方向相交的第二方向上的相邻像素紧邻或直接相邻，所述像素阵列的最外侧像素在所述第一基板的外表面上对齐。
根据本发明的一些实施方式的显示设备可包括：包括外表面的第一基板和设置在所述第一基板上的显示部分，所述显示部分包括侧表面，其中所述显示部分的侧表面可与所述第一基板的外表面基本对齐。
根据本发明的一些实施方式的显示设备可包括：第一基板和在所述第一基板上包括多个像素的显示区域，其中所述显示区域的尺寸可与所述第一基板的尺寸基本相同。
根据本发明的一些实施方式，所述像素阵列可包括被所述最外侧像素围绕的内部像素，所述最外侧像素可被实现为具有与所述内部像素的构造不同的构造。
根据本发明的一些实施方式，所述最外侧像素可包括堰图案。
根据本发明的一些实施方式，所述第二基板可具有与所述第一基板的尺寸基本相同的尺寸。
根据本发明的一些实施方式的显示设备可包括：第一基板，所述第一基板包括位于所述第一基板的第一表面和第二表面之间的外表面以及限定在所述第一表面上的显示部分；第二基板，所述第二基板包括位于所述第二基板的前表面和后表面之间的外表面；以及接合构件，所述接合构件设置在所述第一基板的第二表面和所述第二基板的前表面之间，其中所述显示部分的尺寸可与所述第一基板的第一表面的总尺寸相同，并且所述显示部分的端部可以是所述第一基板的外表面。
根据本发明的一些实施方式，所述显示部分还可包括数据线，所述最外侧像素可包括连接至所述数据线的第一数据焊盘。
根据本发明的一些实施方式，所述显示部分可包括布置在所述第一基板上并在第一方向和与第一方向交叉的第二方向上具有像素间距的多个像素，其中所述多个像素中的最外侧像素可与所述第一基板的外表面基本对齐。
根据本发明的一些实施方式的显示设备可包括：包括外表面的第一基板以及包括布置在所述第一基板上的多个像素的像素阵列，其中所述像素阵列的多个像素的每一个可与在第一方向和与第一方向相交的第二方向上的相邻像素紧邻，所述像素阵列的最外侧像素可在所述第一基板的外表面上对齐。
根据本发明的一些实施方式，所述像素阵列的多个像素的每一个可布置在所述第一基板上并在第一方向和第二方向上具有像素间距，并且在最外侧像素的中心部分与所述第一基板的外表面之间的间隔可为所述像素间距的一半或更小。
根据本发明的一些实施方式，所述像素阵列可包括被所述最外侧像素围绕的内部像素，所述最外侧像素可被实现为具有与所述内部像素的构造不同的构造。
根据本发明的一些实施方式，所述最外侧像素可包括堰图案。
根据本发明的一些实施方式，所述像素阵列还可包括数据线，所述最外侧像素可包括连接至所述数据线的数据焊盘。
根据本发明的一些实施方式，所述显示设备还可包括设置在所述第一基板的后表面上的第二基板以及设置在所述第一基板和所述第二基板的每一个的外表面上的布线部分。
根据本发明的一些实施方式，所述第二基板可具有与所述第一基板的尺寸基本相同的尺寸。
根据本发明的一些实施方式，所述像素阵列还可包括数据线，所述最外侧像素可包括连接至所述数据线的第一数据焊盘，所述布线部分可包括电连接至所述第一数据焊盘的数据布线。
根据本发明的一些实施方式，所述第二基板可包括：电连接至所述数据布线并与所述第一数据焊盘交叠的第二数据焊盘；以及电连接至所述第二数据焊盘的第三数据焊盘。
根据本发明的一些实施方式，所述显示设备还可包括电连接至所述第三数据焊盘的驱动电路单元。
根据本发明的一些实施方式的显示设备可包括：包括外表面的第一基板；以及设置在所述第一基板上并包括侧表面的显示部分，其中所述显示部分的侧表面可与所述第一基板的外表面基本对齐。
根据本发明的一些实施方式，所述显示部分可包括布置在所述第一基板上并在第一方向和与第一方向交叉的第二方向上具有像素间距的多个像素，其中所述多个像素中的最外侧像素可与所述第一基板的外表面基本对齐。
根据本发明的一些实施方式，在最外侧像素的中心部分与所述第一基板的外表面之间的间隔可为所述像素间距的一半或更小。
根据本发明的一些实施方式，所述显示部分还可包括数据线，所述最外侧像素可包括连接至所述数据线的第一数据焊盘。
根据本发明的一些实施方式的显示设备可包括第一基板和在所述第一基板上包括多个像素的显示区域，其中所述显示区域的尺寸可与所述第一基板的尺寸基本相同。
根据本发明的一些实施方式，所述多个像素可布置在所述第一基板上以在第一方向和与第一方向交叉的第二方向上具有像素间距，其中所述多个像素中的最外侧像素可与所述第一基板的外表面基本对齐。
根据本发明的一些实施方式，在最外侧像素的中心部分与所述第一基板的外表面之间的间隔可为所述像素间距的一半或更小。
根据本发明的一些实施方式，所述显示区域还可包括数据线，所述最外侧像素可包括连接至所述数据线的第一数据焊盘。
根据本发明的一些实施方式，所述显示设备还可包括设置在所述第一基板的后表面上的第二基板以及设置在所述第一基板和所述第二基板的每一个的外表面上的布线部分，其中所述布线部分可包括电连接至所述第一数据焊盘的数据布线。
根据本发明的一些实施方式，所述第二基板可包括：电连接至所述数据布线并与所述第一数据焊盘交叠的第二数据焊盘；以及电连接至所述第二数据焊盘的第三数据焊盘。
根据本发明的一些实施方式，所述显示设备还可包括电连接至所述第三数据焊盘的驱动电路单元。
根据本发明的一些实施方式的显示设备可包括：第一基板，所述第一基板包括位于所述第一基板的第一表面和第二表面之间的外表面以及限定在所述第一表面上的显示部分；第二基板，所述第二基板包括位于所述第二基板的前表面和后表面之间的外表面；以及接合构件，所述接合构件设置在所述第一基板的第二表面和所述第二基板的前表面之间，其中所述显示部分的尺寸可与所述第一基板的第一表面的总尺寸相同，并且所述显示部分的端部可以是所述第一基板的外表面。
根据本发明的一些实施方式，所述显示部分可包括：分别设置在多个像素区域中的多个像素，所述多个像素区域限定在所述第一基板的第一表面上；以及栅极驱动电路，所述栅极驱动电路包括用于向所述多个像素提供扫描信号的移位寄存器，其中在第一基板的第一长度方向和第二长度方向上彼此相邻的两个像素区域之间具有第一间隔，在所述多个像素区域之中的最外侧像素区域的每一个与所述第一基板的外表面之间的第二间隔可以是所述第一间隔的一半或更小。
根据本发明的一些实施方式的显示设备可包括：第一基板，所述第一基板包括位于所述第一基板的第一表面和第二表面之间的外表面以及限定在所述第一基板上的显示区域；以及在所述第一基板的显示区域中以第一间隔布置的多个像素，其中在所述多个像素之中的每个最外侧像素与所述第一基板的外表面之间的第二间隔可以是所述第一间隔的一半或更小。
根据本发明的一些实施方式的显示设备可包括：包括显示区域的第一基板；以及在所述第一基板的显示区域中以第一间隔布置的多个像素区域，其中在所述多个像素之中的每个最外侧像素与所述第一基板的外表面之间的第二间隔可以是所述第一间隔的一半或更小。
根据本发明的一些实施方式的显示设备可包括：包括显示部分以及设置在所述显示部分中的第一焊盘部和多个像素的第一基板；接合至所述第一基板并且包括第二焊盘部的第二基板；以及布线部分，所述布线部分设置在所述第一基板的外表面和所述第二基板的外表面上，并且连接至所述第一焊盘部和所述第二焊盘部的每一个，其中在所述多个像素之中的、位于所述第一基板的一个边缘部分处的最外侧像素可包括所述第一焊盘部。
根据本发明的一些实施方式的显示设备可包括：包括设置在显示部分中的多个像素和第一焊盘部的第一基板；接合至所述第一基板并且包括第二焊盘部的第二基板；以及布线部分，所述布线部分设置在所述第一基板的外表面和所述第二基板的外表面上，并且连接至所述第一焊盘部和所述第二焊盘部的每一个，其中在所述多个像素之中的、位于所述第一基板的一个边缘部分处的最外侧像素可包括所述第一焊盘部，所述显示部分可包括栅极驱动电路，所述栅极驱动电路包括用于向所述多个像素提供扫描信号的移位寄存器。
根据本发明的一些实施方式的显示设备可包括：包括设置在显示部分中的多个像素的第一基板；接合至所述第一基板的第二基板；以及布线部分，所述布线部分设置在所述第一基板的外表面和所述第二基板的外表面上，其中所述第一基板可包括：连接至所述布线部分和所述多个像素的第一焊盘部；以及设置在所述显示部分中并且包括用于向所述多个像素提供扫描信号的移位寄存器的栅极驱动电路，所述第一焊盘部可包括多个第一栅极焊盘，所述多个第一栅极焊盘包括在所述多个像素之中的、位于所述第一基板的一个边缘部分处的最外侧像素中并且连接至所述栅极驱动电路。
根据本发明的一些实施方式的多屏显示设备可包括：沿第一方向和与所述第一方向交叉的第二方向中的至少一个方向布置的多个显示模块，其中所述多个显示模块的每一个包括：第一基板，所述第一基板包括设置在显示部分中的多个像素；接合至所述第一基板的第二基板；和设置在所述第一基板的外表面和所述第二基板的外表面上的布线部分，其中所述第一基板包括：与所述布线部分和所述多个像素连接的第一焊盘部；和设置在所述显示部分中的栅极驱动电路，所述栅极驱动电路包括用于向所述多个像素提供扫描信号的移位寄存器，其中所述第一焊盘部可包括多个第一栅极焊盘，所述多个第一栅极焊盘设置在所述多个像素之中的、位于所述第一基板的一个边缘部分处的最外侧像素中并且连接至所述栅极驱动电路。
根据本发明的一些实施方式的多屏显示设备可包括：沿第一方向和与所述第一方向交叉的第二方向中的至少一个方向布置的多个显示模块，其中所述多个显示模块的每一个包括：包括显示区域的第一基板；在所述显示区域中以第一间隔布置的多个像素区域；包括移位寄存器的栅极驱动电路，所述移位寄存器配置成包括设置在所述显示区域的每个水平行中的多个级电路单元，所述多个级电路单元的每一个包括在一个水平行内彼此分隔地设置的多个分支电路；栅极控制线组，所述栅极控制线组设置在一个或多个像素区域之间并且连接至所述多个级电路单元；以及多个第一栅极焊盘，所述多个第一栅极焊盘设置在所述显示区域中并且电连接至所述栅极控制线组，其中在所述多个像素区域之中的最外侧像素区域可包括所述多个第一栅极焊盘。
根据本发明的一些实施方式，在所述多个显示模块之中分别包括彼此接触的侧表面的两个相邻显示模块中，在不同显示模块中的相邻最外侧像素之间的第二间隔可等于或小于在相同显示模块中的两个相邻像素之间的第一间隔。
根据本发明的一些实施方式，所述多个显示模块的每一个还可包括面板支撑构件，所述面板支撑构件可包括：连接至所述第二基板的后表面的支撑板；以及设置在所述支撑板的后表面上并且被磁铁磁化的多个紧固构件。
根据本发明的显示设备可应用于包括显示面板的所有电子装置。例如，根据本发明的显示设备可应用于移动装置、视频电话、智能手表、手表电话、可穿戴装置、可折叠装置、可卷曲装置、可弯折装置、柔性装置、弯曲装置、电子记事簿、电子书、便携式多媒体播放器(PMP)、个人数字助理(PDA)、MP3播放器、移动医疗装置、台式个人电脑(PC)、膝上型PC、笔记本电脑、工作站、导航装置、汽车导航装置、汽车显示装置、TV、壁纸显示装置、标识装置、游戏机、笔记本电脑、监视器、相机、便携式摄像机、家用电器等。
本发明的上述特征、结构和效果包括在本发明的至少一个实施方式中，但不仅限于一个实施方式。此外，所属领域技术人员可通过其他实施方式的组合或改型来实现本发明的至少一个实施方式中描述的特征、结构和效果。因此，与组合和改型相关的内容应当解释为在本发明的范围内。
在不背离本发明的精神或范围的情况下，可在本发明中进行各种修改和变化，这对于所属领域技术人员将是显而易见的。因此，本发明旨在覆盖落入所附权利要求书范围及其等同范围内的对本发明的修改和变化。

Claims (22)

1.一种显示设备，包括：
第一基板，所述第一基板包括设置在显示部分中的多个像素；
接合至所述第一基板的第二基板；和
设置在所述第一基板的外表面和所述第二基板的外表面上的布线部分，
其中所述第一基板包括：
与所述布线部分和所述多个像素连接的第一焊盘部；和
设置在所述显示部分中的栅极驱动电路，所述栅极驱动电路包括用于向所述多个像素提供扫描信号的移位寄存器，
其中所述第一焊盘部包括多个第一栅极焊盘，所述多个第一栅极焊盘设置在所述多个像素之中的、位于所述第一基板的一个边缘部分处的最外侧像素中并且连接至所述栅极驱动电路。
2.根据权利要求1所述的显示设备，其中：
所述第一基板还包括栅极控制线组，所述栅极控制线组单独地设置在所述多个像素之间并且连接至所述移位寄存器，
所述栅极控制线组电连接至所述多个第一栅极焊盘。
3.根据权利要求2所述的显示设备，其中所述第一基板还包括多条栅极线，所述多条栅极线设置在所述显示部分中以向所述多个像素提供所述扫描信号，
其中所述移位寄存器包括多个级电路单元，所述多个级电路单元设置在所述显示部分中以分别向所述多条栅极线提供所述扫描信号，
其中所述多个级电路单元的每一个包括：
多个分支电路，所述多个分支电路沿所述多条栅极线的长度方向彼此分隔地设置在所述多个像素之间，并且连接至所述栅极控制线组；以及
电连接至所述多个分支电路的分支网。
4.根据权利要求3所述的显示设备，其中所述栅极控制线组包括起始信号线、多条移位时钟线、至少一条栅极驱动电源线以及至少一条栅极公共电源线。
5.根据权利要求3所述的显示设备，其中所述多个分支电路的每一个包括用于产生所述扫描信号的至少一个薄膜晶体管。
6.根据权利要求3所述的显示设备，其中所述分支网包括：
与所述多条栅极线平行地设置的多个控制节点；以及
网线，所述网线选择性地连接至所述栅极控制线组的线并且选择性地连接至所述多个控制节点。
7.根据权利要求6所述的显示设备，其中所述多个分支电路的每一个包括连接至所述多个控制节点和所述网线的至少之一的至少一个薄膜晶体管。
8.根据权利要求3所述的显示设备，其中所述分支网包括：
与所述多条栅极线中的相应栅极线平行地设置的第一控制节点、第二控制节点和第三控制节点；以及
网线，所述网线选择性地连接至所述栅极控制线组的线并且选择性地连接至所述第一控制节点、所述第二控制节点和所述第三控制节点，
其中所述多个级电路单元的每一个包括：
用于控制所述第一控制节点、所述第二控制节点和所述第三控制节点的每一个的电压的节点控制电路；
第一反相器电路，所述第一反相器电路用于基于通过所述网线提供的第一控制节点的电压来控制所述第二控制节点的电压；
第二反相器电路，所述第二反相器电路用于基于通过所述网线提供的第一控制节点的电压来控制所述第三控制节点的电压；以及
输出缓存器电路，所述输出缓存器电路用于基于所述第一控制节点、所述第二控制节点和所述第三控制节点的每一个的电压来输出所述扫描信号。
9.根据权利要求8所述的显示设备，其中在所述节点控制电路、所述第一反相器电路、所述第二反相器电路和所述输出缓存器电路中的多个薄膜晶体管分散地设置在一个水平行内，以构成所述多个分支电路的每一个。
10.根据权利要求6所述的显示设备，其中：
所述多个级电路单元的每一个包括第一级电路单元和第二级电路单元，
所述多个控制节点由所述第一级电路单元和所述第二级电路单元共享。
11.根据权利要求10所述的显示设备，其中所述第二级电路单元和所述第一级电路单元电连接至相同栅极线，以向相同栅极线提供相同的扫描信号。
12.一种显示设备，包括：
包括显示区域的第一基板；
在所述显示区域中以第一间隔布置的多个像素区域；
包括移位寄存器的栅极驱动电路，所述移位寄存器配置成包括设置在所述显示区域的每个水平行中的多个级电路单元，所述多个级电路单元的每一个包括在一个水平行内彼此分隔地设置的多个分支电路；
栅极控制线组，所述栅极控制线组设置在一个或多个像素区域之间并且连接至所述多个级电路单元；以及
多个第一栅极焊盘，所述多个第一栅极焊盘设置在所述显示区域中并且电连接至所述栅极控制线组，
其中在所述多个像素区域之中的最外侧像素区域包括所述多个第一栅极焊盘。
13.根据权利要求12所述的显示设备，其中所述多个级电路单元的每一个还包括用于电连接所述多个分支电路的分支网，
其中所述多个分支电路的每一个设置在一个水平行内的一个或多个像素区域之间，并且通过所述分支网连接至所述栅极控制线组。
14.根据权利要求13所述的显示设备，其中所述分支网包括：
设置在一个水平行中的第一控制节点、第二控制节点和第三控制节点；以及
网线，所述网线选择性地连接至所述栅极控制线组的线并且选择性地连接至所述第一控制节点、所述第二控制节点和所述第三控制节点，
其中所述多个级电路单元的每一个包括：
用于控制所述第一控制节点、所述第二控制节点和所述第三控制节点的每一个的电压的节点控制电路；
第一反相器电路，所述第一反相器电路用于基于通过所述网线提供的第一控制节点的电压来控制所述第二控制节点的电压；
第二反相器电路，所述第二反相器电路用于基于通过所述网线提供的第一控制节点的电压来控制所述第三控制节点的电压；以及
输出缓存器电路，所述输出缓存器电路用于基于所述第一控制节点、所述第二控制节点和所述第三控制节点的每一个的电压来输出所述扫描信号。
15.根据权利要求14所述的显示设备，其中在所述节点控制电路、所述第一反相器电路、所述第二反相器电路和所述输出缓存器电路中的多个薄膜晶体管分散地设置在一个水平行内，以构成所述多个分支电路的每一个。
16.根据权利要求12所述的显示设备，还包括：
通过接合构件接合至所述第一基板的后表面的第二基板；以及
设置在所述第一基板的外表面和所述第二基板的外表面上的布线部分。
17.根据权利要求1至12和16之一所述的显示设备，其中所述第二基板包括：
第二焊盘部，所述第二焊盘部包括分别通过所述布线部分连接至所述多个第一栅极焊盘的多个第二栅极焊盘；
第三焊盘部，所述第三焊盘部包括分别连接至所述多个第二栅极焊盘的多个第三栅极焊盘；以及
多条栅极连线，所述多条栅极连线分别将所述多个第二栅极焊盘连接至所述多个第三栅极焊盘。
18.根据权利要求17所述的显示设备，其中所述第二基板还包括栅极控制信号传输部分，所述栅极控制信号传输部分设置为绕过所述第三焊盘部并且将所述多个第三栅极焊盘的每一个选择性地连接至所述多条栅极连线中的相应栅极连线。
19.根据权利要求18所述的显示设备，其中所述栅极控制信号传输部分包括多条栅极控制信号传输线，所述多条栅极控制信号传输线将所述多个第三栅极焊盘的每一个电连接至所述多条栅极连线中的相应栅极连线，
其中所述多条栅极连线的每一条穿过所述多个第三栅极焊盘之间的区域，并且选择性地连接至所述多条栅极控制信号传输线。
20.根据权利要求18所述的显示设备，其中：
所述栅极控制信号传输部分包括多条栅极控制信号传输线，所述多条栅极控制信号传输线将所述多个第三栅极焊盘的每一个电连接至所述多条栅极连线中的相应栅极连线，
所述多条栅极控制信号传输线和所述多条栅极连线在所述第二基板的后表面上设置在不同层上，
所述多条栅极连线中的每一条的相应一侧通过连线接触孔电连接至相应的栅极控制信号传输线。
21.一种多屏显示设备，包括：
沿第一方向和与所述第一方向交叉的第二方向中的至少一个方向布置的多个显示模块，
其中所述多个显示模块的每一个包括根据权利要求1至16中任一项所述的显示设备。
22.根据权利要求21所述的多屏显示设备，其中，在所述多个显示模块之中的分别包括彼此接触的侧表面的两个相邻显示模块中，不同显示模块中相邻的最外侧像素之间的第二间隔等于或小于相同显示模块中的两个相邻像素之间的第一间隔。
CN202011610349.9A 2019-12-31 2020-12-30 显示设备和包括该显示设备的多屏显示设备 Pending CN113126379A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190180115A KR20210086289A (ko) 2019-12-31 2019-12-31 표시 장치와 이를 이용한 멀티 표시 장치
KR10-2019-0180115 2019-12-31

Publications (1)

Publication Number Publication Date
CN113126379A true CN113126379A (zh) 2021-07-16

Family

ID=76546594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011610349.9A Pending CN113126379A (zh) 2019-12-31 2020-12-30 显示设备和包括该显示设备的多屏显示设备

Country Status (3)

Country Link
US (1) US11957010B2 (zh)
KR (1) KR20210086289A (zh)
CN (1) CN113126379A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220001552A (ko) 2020-06-29 2022-01-06 삼성디스플레이 주식회사 스테이지 및 이를 구비한 표시 장치
CN111863897B (zh) * 2020-07-17 2022-12-23 武汉华星光电半导体显示技术有限公司 一种无边框显示面板、显示装置及拼接型显示装置
CN112366209B (zh) * 2020-11-10 2024-05-24 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板及显示装置
KR20220096921A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 발광 표시 장치
EP4290506A4 (en) * 2021-07-14 2024-09-11 Samsung Electronics Co Ltd DISPLAY DEVICE
CN113506539B (zh) * 2021-07-19 2022-09-09 Oppo广东移动通信有限公司 显示模组和显示设备
TWI783616B (zh) * 2021-08-06 2022-11-11 友達光電股份有限公司 可拉伸顯示面板
KR20230111702A (ko) * 2022-01-18 2023-07-26 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
CN114446256B (zh) * 2022-01-25 2023-07-18 厦门天马微电子有限公司 阵列基板和显示面板
CN114582285B (zh) * 2022-05-06 2022-11-15 惠科股份有限公司 驱动电路、显示装置以及调试方法
KR20240013431A (ko) * 2022-07-22 2024-01-30 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 스크린 표시 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456258A (zh) * 2012-05-31 2013-12-18 三星显示有限公司 显示面板
CN108267903A (zh) * 2016-12-30 2018-07-10 乐金显示有限公司 显示装置、使用其的多屏幕显示装置及其制造方法
CN108267901A (zh) * 2016-12-30 2018-07-10 乐金显示有限公司 显示装置和使用该显示装置的多屏显示装置
US20180323180A1 (en) * 2017-05-05 2018-11-08 X-Celeprint Limited Matrix-addressed tiles and arrays
CN109285845A (zh) * 2018-08-03 2019-01-29 友达光电股份有限公司 阵列基板、应用其的显示装置及该基板和装置制造方法
KR20190012970A (ko) * 2017-07-31 2019-02-11 엘지디스플레이 주식회사 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR20190051629A (ko) * 2017-11-07 2019-05-15 엘지디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
CN109841193A (zh) * 2017-11-27 2019-06-04 乐金显示有限公司 Oled显示面板及包括该oled显示面板的oled显示装置
WO2019167966A1 (ja) * 2018-02-28 2019-09-06 京セラ株式会社 表示装置、ガラス基板およびガラス基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101441956B1 (ko) 2008-02-19 2014-09-18 엘지디스플레이 주식회사 멀티패널 표시장치
KR101857809B1 (ko) 2011-09-19 2018-05-15 엘지디스플레이 주식회사 ＲＧＢ-ｔｏ-ＲＧＢＷ 변환방법과 이를 이용한 표시장치
KR101876560B1 (ko) 2011-11-30 2018-07-10 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
KR102348024B1 (ko) 2015-01-28 2022-01-06 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동방법
KR102416682B1 (ko) 2015-11-10 2022-07-04 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR20170133579A (ko) * 2016-05-25 2017-12-06 삼성디스플레이 주식회사 표시 장치
KR102494156B1 (ko) 2016-06-28 2023-02-01 엘지디스플레이 주식회사 유기발광 표시장치와 그의 영상 데이터 보정방법
KR102603399B1 (ko) * 2018-08-09 2023-11-17 삼성디스플레이 주식회사 표시장치 및 그 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456258A (zh) * 2012-05-31 2013-12-18 三星显示有限公司 显示面板
CN108267903A (zh) * 2016-12-30 2018-07-10 乐金显示有限公司 显示装置、使用其的多屏幕显示装置及其制造方法
CN108267901A (zh) * 2016-12-30 2018-07-10 乐金显示有限公司 显示装置和使用该显示装置的多屏显示装置
US20180323180A1 (en) * 2017-05-05 2018-11-08 X-Celeprint Limited Matrix-addressed tiles and arrays
KR20190012970A (ko) * 2017-07-31 2019-02-11 엘지디스플레이 주식회사 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR20190051629A (ko) * 2017-11-07 2019-05-15 엘지디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
CN109841193A (zh) * 2017-11-27 2019-06-04 乐金显示有限公司 Oled显示面板及包括该oled显示面板的oled显示装置
WO2019167966A1 (ja) * 2018-02-28 2019-09-06 京セラ株式会社 表示装置、ガラス基板およびガラス基板の製造方法
CN109285845A (zh) * 2018-08-03 2019-01-29 友达光电股份有限公司 阵列基板、应用其的显示装置及该基板和装置制造方法

Also Published As

Publication number Publication date
US20210202676A1 (en) 2021-07-01
US11957010B2 (en) 2024-04-09
KR20210086289A (ko) 2021-07-08

Similar Documents

Publication Publication Date Title
US11957010B2 (en) Display apparatus and multi display apparatus including the same
CN113130597B (zh) 发光显示设备和包括该发光显示设备的多屏显示设备
US11665925B2 (en) Display apparatus and multi display apparatus including the same
CN113129799B (zh) 显示设备和包括该显示设备的多屏显示设备
US11980062B2 (en) Display apparatus and multi display apparatus including the same
KR102211928B1 (ko) 발광 표시 장치
US11910682B2 (en) Display apparatus and multi display apparatus including the same
EP4016635A1 (en) Light emitting display apparatus and multi-screen display apparatus using the same
US20220208946A1 (en) Light emitting display apparatus and multi-screen display apparatus including the same
US12048188B2 (en) Light emitting display apparatus and multi-screen display apparatus including the same
US20220208951A1 (en) Display apparatus and multi-screen display apparatus including the same
CN114512519A (zh) 发光显示设备和包括该发光显示设备的多屏显示设备
CN113130599A (zh) 显示设备和包括该显示设备的多屏显示设备
CN114695480A (zh) 显示设备和包括该显示设备的多屏显示设备
US12133409B2 (en) Light emitting display apparatus and multi display apparatus including the same
GB2609142A (en) Display apparatus and multi display apparatus including the same
GB2592478A (en) Display apparatus and multi display apparatus including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination