KR20160108654A - 고속 카운터 - Google Patents

고속 카운터 Download PDF

Info

Publication number
KR20160108654A
KR20160108654A KR1020150030414A KR20150030414A KR20160108654A KR 20160108654 A KR20160108654 A KR 20160108654A KR 1020150030414 A KR1020150030414 A KR 1020150030414A KR 20150030414 A KR20150030414 A KR 20150030414A KR 20160108654 A KR20160108654 A KR 20160108654A
Authority
KR
South Korea
Prior art keywords
unit
count value
speed counter
plc
count
Prior art date
Application number
KR1020150030414A
Other languages
English (en)
Other versions
KR102180715B1 (ko
Inventor
박상민
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020150030414A priority Critical patent/KR102180715B1/ko
Publication of KR20160108654A publication Critical patent/KR20160108654A/ko
Application granted granted Critical
Publication of KR102180715B1 publication Critical patent/KR102180715B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

본 발명은 고속 카운터에 관한 것이다. 본 발명의 일 실시예에 따른 고속 카운터는, 외부 모듈로부터 펄스 신호를 입력받는 입출력부, 외부 신호로부터 상기 펄스 신호를 절연시키는 절연부, 미리 설정된 카운트 모드 및 프리셋 값에 따라 상기 펄스 신호를 기초로 카운트 연산을 수행하여 카운트 값을 생성하는 연산부를 포함하고, 상기 연산부는 PLC 유닛의 데이터 처리 단위에 따라 상기 카운트 값의 전송 준비가 완료되었음을 PLC 유닛에 통지하고, 상기 PLC 유닛의 데이터 처리 단위에 따라 상기 카운트 값을 상기 입출력부를 통해 상기 PLC 유닛에 전송하는 것을 특징으로 한다. 본 발명에 의하면 종래 고속 카운터의 구조를 개선하여 높은 주파수로 입력되는 고속의 펄스 신호를 이용한 빠른 카운트 연산 처리가 가능한 장점이 있다.

Description

고속 카운터{HIGH SPEED COUNTER}
본 발명은 고속 카운터에 관한 것으로, 보다 상세하게는 PLC(Programmable Logic Controller) 유닛과 연동되는 고속 카운터에 관한 것이다.
PLC 유닛과 연동되어 사용되는 고속 카운터는 펄스 발생기나 엔코더와 같이일반 카운터 명령으로 계수할 수 없는 고속의 펄스 신호를 계수하기 위한 모듈이다. 고속 카운터는 산업 현장에서 모터의 회전수를 파악하고 그에 따른 작업을 진행하는데 필요한 PLC 유닛의 확장모듈로서, 펄스 발생기나 엔코더와 같은 외부 모듈로부터 입력되는 펄스 신호를 기초로 일정한 범위 내에서 가산 또는 감산 카운트 연산을 통해 카운트 값을 생성한다. 이와 같이 생성되는 카운트 값은 모터의 회전 축의 회전속도나 회전자의 위치정보 검출에 사용되며, 검출된 회전속도나 위치정보는 모터의 구동을 보다 정밀하게 제어하는데 사용된다.
그런데 종래 기술에 따르면, 고속 카운터는 입력 신호의 절연을 위하여 저속의 범용 다채널 포토커플러를 사용함으로써 연산 속도가 저하되는 문제점이 있다. 또한 안정적이면서 빠른 외부 입력을 받기 위해 카운터 모드 설정 레지스터 및 비교기와 같은 추가적인 시스템 구성을 필요로 한다. 또한 고속 카운터의 특성 상 카운트 값을 소프트웨어 적으로 활용하기 보다는 실제 고속 카운터의 하드웨어적인 비교 출력이 우선시되어 실제 카운트 값에 대한 혼동 발생의 우려가 있다. 또한 고속 카운터 내부 메모리에 저장된 데이터를 처리하는 단위와, 고속 카운터와 연동되는 PLC 유닛의 CPU에서 데이터를 처리하는 단위가 서로 상이하므로, 고속 카운터에서 생성된 데이터를 PLC 유닛으로 전달하는 과정에서 오류가 발생할 가능성도 존재한다.
본 발명은 종래 고속 카운터의 구조를 개선하여 높은 주파수로 입력되는 고속의 펄스 신호를 이용한 빠른 카운트 연산 처리가 가능한 고속 카운터를 제공하는 것을 목적으로 한다.
또한 본 발명은 연산부 내부에 카운터 모드 설정 레지스터 및 비교기와 같은 추가적인 시스템 구성을 필요로 하지 않음으로써 제조 비용을 감소시키고 안정적인 동작을 보장할 수 있는 고속 카운터를 제공하는 것을 다른 목적으로 한다.
또한 본 발명은 업데이트 신호 및 업데이트 플래그의 사용을 통해 PLC 유닛의 데이터 처리 단위로 데이터를 전송함으로써 데이터 전달 과정에서 발생하는 오류를 방지할 수 있는 고속 카운터를 제공하는 것을 다른 목적으로 한다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
이러한 목적을 달성하기 위한 본 발명은 고속 카운터에 있어서, 외부 모듈로부터 펄스 신호를 입력받는 입출력부, 외부 신호로부터 상기 펄스 신호를 절연시키는 절연부, 미리 설정된 카운트 모드 및 프리셋 값에 따라 상기 펄스 신호를 기초로 카운트 연산을 수행하여 카운트 값을 생성하는 연산부를 포함하고, 상기 연산부는 PLC 유닛의 데이터 처리 단위에 따라 상기 카운트 값의 전송 준비가 완료되었음을 PLC 유닛에 통지하고, 상기 PLC 유닛의 데이터 처리 단위에 따라 상기 카운트 값을 상기 입출력부를 통해 상기 PLC 유닛에 전송하는 것을 특징으로 한다.
전술한 바와 같은 본 발명에 의하면, 종래 고속 카운터의 구조를 개선하여 높은 주파수로 입력되는 고속의 펄스 신호를 이용한 빠른 카운트 연산 처리가 가능한 장점이 있다.
또한 본 발명에 의하면, 연산부 내부에 카운터 모드 설정 레지스터 및 비교기와 같은 추가적인 시스템 구성을 필요로 하지 않음으로써 제조 비용을 감소시키고 안정적인 동작을 보장할 수 있는 장점이 있다.
또한 본 발명에 의하면, 업데이트 신호 및 업데이트 플래그의 사용을 통해 PLC 유닛의 데이터 처리 단위로 데이터를 전송함으로써 데이터 전달 과정에서 발생하는 오류를 방지할 수 있는 장점이 있다.
도 1은 종래 기술에 따른 고속 카운터의 구성도이다.
도 2는 종래 기술에 따른 고속 카운터에서 Z상 입력 신호의 입력 과정을 나타내는 세부 구성도이다.
도 3은 종래 기술에 따른 고속 카운터의 연산부의 메모리 구성 및 사용자의 명령에 의한 연산부 및 PLC CPU 간의 데이터 송수신 과정을 나타낸다.
도 4는 종래 기술에 따라 연산부의 메모리에 저장된 카운트 값 및 CPU 업데이트 신호의 예시를 나타낸다.
도 5는 종래 기술에 따라 CPU 업데이트 신호를 수신한 PLC 유닛이 카운트 값을 CPU에 저장하는 예시를 나타낸다.
도 6은 본 발명의 일 실시예에 따른 고속 카운터의 구성도이다.
도 7은 본 발명의 일 실시예에 따른 고속 카운터에서 Z상 입력 신호의 입력 과정을 나타내는 세부 구성도이다.
도 8은 본 발명의 일 실시예에 따른 고속 카운터의 연산부의 메모리 구성 및 사용자의 명령에 의한 연산부 및 PLC CPU 간의 데이터 송수신 과정을 나타낸다.
도 9는 본 발명의 일 실시예에 따른 연산부의 메모리에 저장된 카운트 값 및 CPU 업데이트 신호의 예시를 나타낸다.
도 10은 본 발명의 일 실시예에 따라 CPU 업데이트 신호를 수신한 PLC 유닛이 카운트 값을 CPU에 저장하는 예시를 나타낸다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
도 1은 종래 기술에 따른 고속 카운터의 구성도이다.
도 1을 참조하면, 종래 기술에 따른 고속 카운터는 입출력부(102), 절연부(110), 연산부(118)를 포함한다.
입출력부(102)는 외부 모듈, 예컨대, 펄스 발생기 또는 엔코더로부터 고속의 펄스 신호를 입력받는다. 도 1의 실시예에서 입출력부(102)는 엔코더로부터 생성되는 펄스 신호, 즉 A/B상 입력 신호, Z상 입력 신호를 각각 카운트 입력부(104), 프리셋 입력부(106)를 통해 입력받고, 입력된 펄스 신호를 이용하여 생성된 카운트 값을 출력부(108)를 통해 출력한다.
절연부(110)는 입출력부(102)로부터 입력되는 펄스 신호 또는 출력되는 카운트 값을 제외한 노이즈 신호나 이상 전압 등의 외부 신호로부터 펄스 신호 또는 카운트 값을 절연시킨다. 종래 기술에 따르면, A/B상 입력 신호의 절연에는 고속의 포토 커플러(112)가 사용되나, Z상 입력 신호나 카운트 값의 절연에는 저속의 범용 다채널 포토 커플러(114, 116)가 사용된다.
연산부(118)는 입출력부(102) 및 절연부(110)를 거쳐 입력된 펄스 신호를 기초로 카운트 연산을 수행하여 카운트 값을 생성한다. 이 때 연산부(118)는 미리 설정된 카운트 모드 및 프리셋 값에 따라 카운트 연산을 수행할 수 있다. 예컨대 연산부(118)는 A/B상 입력 신호의 레벨 판단 및 이에 따라 설정되는 설정 파라미터에 기초하여 A/B상 입력 신호 중 어느 하나만을 이용하는 1상 카운터 모드, 또는 A/B상 입력 신호 모두를 이용하는 2상 카운터 모드 중 하나를 연산부(118)의 카운트 모드로 결정할 수 있다. 또한 연산부(118)는 Z상 입력 신호를 통해 설정되는 프리셋 값에 따라 프리셋 카운터 모드로 동작할 수도 있다.
연산부(118)는 A/B상 입력 신호를 이용하여 상변화를 감지하고, 감지된 상변화에 따라 카운트 값을 업(up) 또는 다운(down) 시킨다. 연산부(118)는 이와 같이 계수된 카운트 값을 출력부(108)를 통해 출력하거나 통신 인터페이스(Interface, I/F)(120)를 통해 PLC 유닛(122)에 출력할 수 있다. 또한 연산부(118)는 내장된 비교기를 통해 계수된 카운트 값을 미리 설정된 최대 값과 비교하고, 비교 결과 카운트 값이 최대 값과 동일하면 카운트 값을 0 또는 프리셋 값으로 초기화하는 비교 기능을 수행한다.
한편, 이와 같은 비교 기능은 PLC 유닛(122)에 의해 소프트웨어적으로 수행될 수 있다. PLC 유닛(122)의 CPU는 통신 I/F(120)를 통해 연산부(118)로부터 전달된 카운트 값을 미리 설정된 최대 값과 비교하고, 비교 결과 카운트 값이 최대 값과 동일하면 카운트 값을 0 또는 프리셋 값으로 초기화하는 비교 기능을 소프트웨어적으로 수행할 수 있다. PLC 유닛(112)은 이와 같은 카운트 값을 기초로 모터의 속도 및 위치 제어를 위한 제어 신호를 생성할 수 있다.
도 2는 종래 기술에 따른 고속 카운터에서 Z상 입력 신호의 입력 과정을 나타내는 세부 구성도이다.
도 2를 참조하면, Z상 입력 신호(202)는 다수의 프리셋 채널(204 내지 210) 및 접지 단자(218)를 통해 입력된다. 프리셋 채널(204 내지 210)을 통해 입력된 Z상 입력 신호(202)는 저항(R), 캐패시터(C)로 구성된 필터(212)를 통과한 후 절연부(214)에 의해 외부 신호로부터 절연된다. 절연부(214)에서 출력된 Z상 입력 신호(202)는 연산부(216)로 입력되어 카운트 연산에 사용된다
그런데 도 2에 도시된 종래 기술의 고속 카운터는 절연부(214)가 저속의 다채널 범용 포토 커플러로 구성되기 때문에 전체적인 연산 속도의 저하를 유발하며, 입력 가능한 Z상 입력 신호(202)의 주파수가 최대 1kHz로 제한된다.
도 3은 종래 기술에 따른 고속 카운터의 연산부의 메모리 구성 및 사용자의 명령에 의한 연산부 및 PLC CPU 간의 데이터 송수신 과정을 나타낸다.
도 3을 참조하면, 종래 기술에 따른 연산부의 메모리(302)에는 3개의 가변 영역(304, 306, 308)이 형성되며, 가변 영역(304)에는 A/B상 입력 신호에 의해 결정되는 설정 파라미터가, 가변 영역(306)에는 카운트 연산을 위한 프리셋 정보가, 가변영역(308)에는 프리셋/비교 명령이 각각 저장된다.
사용자(312)는 PLC CPU(310)를 통해 설정 파라미터의 쓰기 또는 읽기를 수행할 수 있다. 또한 사용자(312)는 PLC CPU(310)를 통해 연산부에 저장된 프리셋 정보를 획득할 수 있으며, 획득된 설정 파라미터 또는 프리셋 정보 중 적어도 하나를 기초로 프리셋/비교 명령을 연산부에 전송할 수 있다.
그러나 도 3과 같이 종래의 연산부 메모리(302)에는 설정 파라미터, 프리셋 정보, 프리셋/비교 명령의 저장 시 고정적인 장소가 아닌 가변적인 장소에 데이터 저장이 이루어지고, 이는 결국 고속 카운터의 카운트 연산 속도 저하로 이어지게 된다.
도 4는 종래 기술에 따라 연산부의 메모리에 저장된 카운트 값 및 CPU 업데이트 신호의 예시를 나타내고, 도 5는 종래 기술에 따라 CPU 업데이트 신호를 수신한 PLC 유닛이 카운트 값을 CPU에 저장하는 예시를 나타낸다.
도 4를 참조하면, 연산부의 메모리(402)에는 제1 카운트 값(404), 제2 카운트 값(406), 제3 카운트 값(408)이 저장된다. 연산부는 메모리(402)에 저장된 카운트 값(404 내지 408)을 PLC 유닛의 CPU에 전송하기 위하여 PLC 유닛에 CPU 업데이트 신호를 전송한다. PLC 유닛은 CPU 내의 두 개의 메모리(502, 510)에 연산부로부터 전송된 카운트 값(504 내지 508, 512 내지 516)을 각각 저장한다.
도 4에서 DL 및 DH는 각각 16비트 단위의 카운트 값을 나타낸다. 이 때, 도 4의 연산부의 메모리(402)는 데이터를 16비트 단위로 처리하나, 도 5의 PLC 유닛의 CPU의 메모리(502, 510)는 데이터를 32비트 단위로 처리한다.
도 4에서 연산부가 CPU 업데이트 신호(1-1, 1-2, 1-3, 2-1, 2-3)를 32비트 단위로 PLC 유닛에 전송할 경우, 도 5와 같이 PLC 유닛은 오류 없이 32비트 단위로 카운트 값(504, 506, 508, 512, 516)을 저장할 수 있다. 그러나 도 4에서 연산부가 CPU 업데이트 신호(2-2)를 32비트 단위가 아닌 16비트 단위로 전송할 경우, PLC 유닛은 도 5와 같이 메모리(202)에 잘못된 카운트 값(514)을 저장하게 된다.
도 6은 본 발명의 일 실시예에 따른 고속 카운터의 구성도이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 고속 카운터는 입출력부(602), 절연부(610), 래치 시프트 드라이버(618), 연산부(620)를 포함한다.
입출력부(602)는 펄스 발생기 또는 엔코더와 같은 외부 모듈로부터 고속의 펄스 신호를 입력받는다. 도 6의 실시예에서 입출력부(602)는 엔코더로부터 생성되는 펄스 신호, 즉 A/B상 입력 신호, Z상 입력 신호를 각각 카운트 입력부(604), 프리셋 입력부(606)를 통해 입력받고, 입력된 펄스 신호를 이용하여 생성된 카운트 값을 출력부(608)를 통해 출력한다.
절연부(610)는 입출력부(602)로부터 입력되는 펄스 신호 또는 출력되는 카운트 값을 제외한 노이즈 신호나 이상 전압 등의 외부 신호로부터 펄스 신호 또는 카운트 값을 절연시킨다. 종래 기술에 따르면, Z상 입력 신호의 절연에는 저속의 범용 다채널 포토 커플러가 사용되었으나 본 발명에 따른 고속 카운터에서는 Z상 입력 신호의 절연을 위하여 고속 포토 커플러(614)가 사용된다. 이에 따라 본 발명의 일 실시예에 따른 고속 커플러는 최대 200kHz의 고속 스위칭이 가능하다.
래치 시프트 드라이버(618)는 입출력부(602)를 통해 입력된 펄스 신호의 입력 레벨을 판단하고, 판단 결과를 바탕으로 고속 카운터의 카운트 모드를 결정할 수 있다. 또한 래치 시프트 드라이버(618)는 연산부(620)에 의해 생성된 카운트 값을 미리 설정된 최대 값과 비교하고, 비교 결과 카운트 값이 최대 값과 동일하면 카운트 값을 0 또는 프리셋 값으로 초기화하는 비교 기능을 수행한다.
연산부(620)는 입출력부(602) 및 절연부(610)를 거쳐 입력된 펄스 신호를 기초로 카운트 연산을 수행하여 카운트 값을 생성한다. 이 때 연산부(620)는 래치 시프트 드라이버(618)에 의해 설정된 카운트 모드 및 프리셋 값에 따라 카운트 연산을 수행할 수 있다. 예컨대 연산부(620)는 래치 시프트 드라이버(618)에 의해 설정되는 설정 파라미터에 기초하여 A/B상 입력 신호 중 어느 하나만을 이용하는 1상 카운터 모드, 또는 A/B상 입력 신호 모두를 이용하는 2상 카운터 모드 중 하나를 연산부(620)의 카운트 모드로 결정할 수 있다. 또한 연산부(620)는 Z상 입력 신호를 통해 설정되는 프리셋 값에 따라 프리셋 카운터 모드로 동작할 수도 있다.
연산부(620)는 A/B상 입력 신호를 이용하여 상변화를 감지하고, 감지된 상변화에 따라 카운트 값을 업(up) 또는 다운(down) 시킨다. 연산부(620)는 이와 같이 계수된 카운트 값을 출력부(608)를 통해 출력하거나 통신 I/F(622)를 통해 PLC 유닛(624)에 출력할 수 있다.
한편, PLC 유닛(624)의 CPU는 통신 I/F(622)를 통해 연산부(620)로부터 전달된 카운트 값을 미리 설정된 최대 값과 비교하고, 비교 결과 카운트 값이 최대 값과 동일하면 카운트 값을 0 또는 프리셋 값으로 초기화하는 비교 기능을 소프트웨어적으로 수행할 수 있다. PLC 유닛(624)은 이와 같은 카운트 값을 기초로 모터의 속도 및 위치 제어를 위한 제어 신호를 생성할 수 있다.
도 7은 본 발명의 일 실시예에 따른 고속 카운터에서 Z상 입력 신호의 입력 과정을 나타내는 세부 구성도이다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 고속 카운터는 Z상 입력 신호(702)를 프리셋 채널(704) 및 접지 단자(706)를 통해 입력받는다. 도 7에는 설명의 편의를 위해 하나의 프리셋 채널(704)만이 도시되어 있으나, 본 발명의 다른 실시예에서는 다수의 프리셋 채널(704)이 존재할 수 있다. 또한 본 발명의 일 실시예에 따른 고속 카운터에는 다이오드(D) 및 트랜지스터(TR)가 추가되어 과전압이나 역전압을 방지한다.
다시 도 7을 참조하면, 본 발명의 일 실시예에 따른 고속 카운터는 Z상 입력 신호로부터 외부 신호를 절연하기 위하여 고속의 포토 커플러(708)를 포함한다. 또한 본 발명의 일 실시예에 따른 고속 카운터는 종래 연산부(712)가 수행하던 펄스 신호의 입력 레벨 판단 기능, 고속 카운터의 카운트 모드 결정 기능, 카운트 값과 최대 값 비교 기능을 수행하는 래치 시프트 드라이버(710)를 포함한다. 이에 따라 연산부(712)는 펄스 신호의 입력 레벨 판단 기능, 고속 카운터의 카운트 모드 결정 기능, 카운트 값과 최대 값 비교 기능을 수행하기 위한 별도의 레지스터나 비교기를 구비할 필요가 없어 제조 비용의 절감과 함께 보다 안정적인 계수 동작이 가능하다는 장점이 있다.
도 8은 본 발명의 일 실시예에 따른 고속 카운터의 연산부의 메모리 구성 및 사용자의 명령에 의한 연산부 및 PLC CPU 간의 데이터 송수신 과정을 나타낸다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 고속 카운터의 연산부의 메모리(802)에는 3개의 고정 영역(804, 806, 808)이 형성된다. 고정 영역(804)에는 A/B상 입력 신호에 의해 결정되는 설정 파라미터가, 고정 영역(806)에는 카운트 연산을 위한 프리셋 정보가, 고정 영역(808)에는 프리셋/비교 명령이 각각 저장된다. 이와 같이 본 발명의 일 실시예에 따른 고속 카운터의 연산부는 메모리(802) 내에 설정 파라미터, 프리셋 정보, 프리셋/비교 명령을 저장하기 위하여 가변 영역이 아닌 고정 영역을 설정함으로써 데이터 손실을 방지하고 PLC CPU(810)와의 데이터 송수신을 보다 안정적이고 빠르게 처리할 수 있다.
사용자(812)는 PLC CPU(810)를 통해 설정 파라미터의 쓰기 또는 읽기를 수행할 수 있다. 또한 사용자(812)는 PLC CPU(810)를 통해 연산부에 저장된 프리셋 정보를 획득할 수 있으며, 획득된 설정 파라미터 또는 프리셋 정보 중 적어도 하나를 기초로 프리셋/비교 명령을 연산부에 전송할 수 있다.
도 9는 본 발명의 일 실시예에 따른 연산부의 메모리에 저장된 카운트 값 및 CPU 업데이트 신호의 예시를 나타내고, 도 10은 본 발명의 일 실시예에 따라 CPU 업데이트 신호를 수신한 PLC 유닛이 카운트 값을 CPU에 저장하는 예시를 나타낸다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 고속 카운터의 연산부는 메모리(902)에 제1 카운트 값(904), 제2 카운트 값(906), 제3 카운트 값(908)을 저장한다. 여기서 제1 카운트 값(904), 제2 카운트 값(906), 제3 카운트 값(908)은 각각 16비트 단위의 데이터(AL, AH, BL, BH, CL, CH)로 이루어진다.
연산부는 메모리(902)에 저장된 카운트 값(904 내지 908)을 PLC 유닛의 CPU로 전송하기 위하여 CPU 업데이트 신호를 전송한다. 이 때 CPU 업데이트 신호에는 업데이트 플래그가 설정된다. 본 발명의 일 실시예에서, 연산부는 PLC 유닛의 데이터 처리 단위에 따라 카운트 값의 전송 준비가 완료된 경우 업데이트 플래그를 셋(set)으로 설정하고, 그렇지 않은 경우 업데이트 플래그를 클리어(clear)로 설정한다. 예컨대 도 9에서 연산부는 제1 카운트 값(904) 및 제2 카운트 값(906)의 전송 준비가 완료되기 전까지는 업데이트 플래그를 클리어로 설정한다. 이에 따라 CPU 업데이트 신호(1, 2)에는 클리어로 설정된 업데이트 플래그가 포함되며, 도 10과 같이 CPU 업데이트 신호(1, 2)를 수신한 PLC 유닛은 연산부로부터 카운트 값을 수신하지 않는다. 이에 따라 CPU의 메모리(1002)에는 어떠한 카운트 값도 저장되지 않는다.
다시 도 9를 참조하면, 연산부는 제1 카운트 값(904) 및 제2 카운트 값(906)의 전송 준비가 완료된 후 CPU 업데이트 신호(3)의 업데이트 플래그를 셋으로 설정한다. 이에 따라 CPU 업데이트 신호(3)를 수신한 PLC 유닛은 연산부의 메모리(1002)에 저장된 카운트 값(1004, 1006)을 수신하여 메모리(1002)에 저장하게 된다. 제1 카운트 값(904) 및 제2 카운트 값(906)의 전송이 완료되면 연산부는 업데이트 플래그를 다시 클리어로 설정하고 제3 카운트 값(908)의 전송을 준비한다.
이와 같이 본 발명의 고속 카운터는 종래 기술과 같은 데이터 전송 오류를 방지하기 위하여 CPU 업데이트 신호에 포함된 업데이트 플래그를 클리어 또는 셋으로 설정함으로써 PLC 유닛의 데이터 처리 단위에 따라 카운트 값을 전송할 수 있다.
전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.

Claims (7)

  1. 외부 모듈로부터 펄스 신호를 입력받는 입출력부;
    외부 신호로부터 상기 펄스 신호를 절연시키는 절연부;
    미리 설정된 카운트 모드 및 프리셋 값에 따라 상기 펄스 신호를 기초로 카운트 연산을 수행하여 카운트 값을 생성하는 연산부를 포함하고,
    상기 연산부는
    PLC 유닛의 데이터 처리 단위에 따라 상기 카운트 값의 전송 준비가 완료되었음을 PLC 유닛에 통지하고, 상기 PLC 유닛의 데이터 처리 단위에 따라 상기 카운트 값을 상기 입출력부를 통해 상기 PLC 유닛에 전송하는
    고속 카운터.
  2. 제1항에 있어서,
    상기 연산부는
    상기 카운트 값을 상기 PLC 유닛에 전송하기 위하여 상기 PLC 유닛에 CPU 업데이트 신호를 전송하는
    고속 카운터.
  3. 제2항에 있어서,
    상기 CPU 업데이트 신호는
    업데이트 플래그를 포함하고,
    상기 연산부는
    상기 PLC 유닛의 데이터 처리 단위에 따라 상기 카운트 값의 전송 준비가 완료된 경우 상기 업데이트 플래그를 셋(set)으로 설정하고, 그렇지 않은 경우 상기 업데이트 플래그를 클리어(clear)로 설정하는
    고속 카운터.
  4. 제3항에 있어서,
    상기 PLC 유닛은
    상기 CPU 업데이트 신호를 수신한 후 상기 업데이트 플래그가 셋으로 설정된 경우에만 상기 연산부로부터 상기 카운트 값을 수신하는
    고속 카운터.
  5. 제1항에 있어서,
    상기 절연부는
    상기 외부 모듈로부터 입력되는 프리셋 신호를 상기 외부 신호로부터 절연시키기 위한 고속 포토 커플러를 포함하는
    고속 카운터.
  6. 제1항에 있어서,
    상기 펄스 신호의 입력 레벨 판단을 통해 상기 카운트 모드를 결정하고, 상기 카운트 값을 미리 설정된 최대 값과 비교하는 래치 시프트 드라이버를 더 포함하는
    고속 카운터.
  7. 제1항에 있어서,
    상기 연산부는
    메모리 내의 미리 설정된 고정 영역에 상기 카운트 모드, 상기 프리셋 값 또는 상기 카운트 값을 저장하는
    고속 카운터.
KR1020150030414A 2015-03-04 2015-03-04 고속 카운터 KR102180715B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150030414A KR102180715B1 (ko) 2015-03-04 2015-03-04 고속 카운터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150030414A KR102180715B1 (ko) 2015-03-04 2015-03-04 고속 카운터

Publications (2)

Publication Number Publication Date
KR20160108654A true KR20160108654A (ko) 2016-09-20
KR102180715B1 KR102180715B1 (ko) 2020-11-20

Family

ID=57102155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150030414A KR102180715B1 (ko) 2015-03-04 2015-03-04 고속 카운터

Country Status (1)

Country Link
KR (1) KR102180715B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112152608A (zh) * 2020-08-21 2020-12-29 广东韶钢松山股份有限公司 一种plc脉冲信号计数方法、装置、计算机设备及存储介质
EP3968521A4 (en) * 2019-05-10 2023-05-31 OMRON Corporation METER UNIT

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980084750A (ko) * 1997-05-26 1998-12-05 이종수 업-다운 고속카운터와 그의 제어방법
JP2010118981A (ja) * 2008-11-14 2010-05-27 Omron Corp カウント装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980084750A (ko) * 1997-05-26 1998-12-05 이종수 업-다운 고속카운터와 그의 제어방법
JP2010118981A (ja) * 2008-11-14 2010-05-27 Omron Corp カウント装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3968521A4 (en) * 2019-05-10 2023-05-31 OMRON Corporation METER UNIT
CN112152608A (zh) * 2020-08-21 2020-12-29 广东韶钢松山股份有限公司 一种plc脉冲信号计数方法、装置、计算机设备及存储介质

Also Published As

Publication number Publication date
KR102180715B1 (ko) 2020-11-20

Similar Documents

Publication Publication Date Title
JP6140459B2 (ja) センサーデータ伝送装置
CN107991574B (zh) 编码器输出信号检测电路及电机控制器
EP2863317B1 (en) Method for automatically setting ID in UART ring communication
US8594214B2 (en) Input module of PLC
CN111197954B (zh) 一种机器的绝对位置测量方法、装置、存储介质及机器
KR20160108654A (ko) 고속 카운터
CN104457641B (zh) 用于检查工作节拍信号的位置测量装置和方法
KR101768250B1 (ko) Ｒｓ-485 통신을 위한 단자 극성 전환 장치
KR20160117225A (ko) 전자 기기 장치 및 데이터 송신 방법
CN109308275A (zh) 一种正交编码脉冲的转换系统及方法
CN210867555U (zh) 一种伺服电机的控制设备及控制系统
EP2784448B1 (en) Synchronous serial interface circuit and motion control function module
KR20140092547A (ko) 유에스비 오티지 자동 변경 장치
CN109828717B (zh) 多个旋转变压器的并行数据采集电路及自动采集方法
KR101345305B1 (ko) 자극 검출 소자 및 이를 이용한 엔코더
KR100191284B1 (ko) 시엔시 제어장치 및 방법
KR100469440B1 (ko) 이동 통신 단말기의 방향센서 인터페이스 장치 및 그제어방법
JP2016218943A (ja) 通信装置、通信制御方法および通信制御プログラム
CN113067524A (zh) 轮毂伺服电机的位置信息处理方法
EP4116721A1 (en) Motor parameter diagnosis device and system
KR102477863B1 (ko) 모터 제어 장치 및 모터 제어 방법
KR20120124338A (ko) 고속 카운터
CN115855125A (zh) 基于单解码芯片的双通道旋转变压器的解码电路及方法
JP4419225B2 (ja) ロータリーエンコーダ
TWI654862B (zh) 訊號管理裝置及訊號管理方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right