KR20120124338A - 고속 카운터 - Google Patents

고속 카운터 Download PDF

Info

Publication number
KR20120124338A
KR20120124338A KR1020110042186A KR20110042186A KR20120124338A KR 20120124338 A KR20120124338 A KR 20120124338A KR 1020110042186 A KR1020110042186 A KR 1020110042186A KR 20110042186 A KR20110042186 A KR 20110042186A KR 20120124338 A KR20120124338 A KR 20120124338A
Authority
KR
South Korea
Prior art keywords
condition
input
count
phase
pulse signal
Prior art date
Application number
KR1020110042186A
Other languages
English (en)
Inventor
윤종호
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020110042186A priority Critical patent/KR20120124338A/ko
Publication of KR20120124338A publication Critical patent/KR20120124338A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains

Abstract

본 발명의 실시 예에 따른 고속 카운터는 외부로부터 입력되는 제 1 및 2 상을 포함하는 펄스 신호를 입력받는 펄스 신호 입력부; 상기 입력된 펄스 신호의 입력 모드를 판단하는 펄스 입력 모드 판단부; 및 상기 판단된 입력 모드에 기초하여 상기 제 1 및 2 상의 입력 조건을 확인하고, 상기 확인한 입력 조건과 동일한 카운트 조건의 존재 여부에 따라 선택적으로 카운트 값을 변경하는 카운트 연산부를 포함한다.

Description

고속 카운터{High Speed Counter}
본 발명은 고속 카운터에 관한 것으로, 특히 고속 카운터에 입력되는 펄스 레벨을 자동으로 검출하는 고속 카운터에 관한 것이다.
PLC(Programmable Logic Controller)의 고속 카운터는 펄스 발생기 또는 엔코더의 입력을 받아서 이에 대한 카운트, 비교 및 출력 동작을 하는 장치이다. 이때, 다양한 펄스 발생기 또는 엔코더는 제품 특성에 따라 출력 신호의 액티브 레벨이 다르며 펄스가 출력되는 형태 또한 다르다.
이하, 종래 기술에 따른 고속 카운터의 구성 및 동작에 대해 설명하기로 한다.
도 1은 종래 기술에 따른 고속 카운터의 구성을 나타낸 구성도이다.
도 1을 참조하면, 펄스 입력 모드 판단부(1), 펄스 입력 레벨 판단부(2), 카운트 연산부(3)을 포함한다.
상기와 같이 구성된 고속 카운터는 외부로부터 펄스 발생기 또는 엔코더의 출력을 입력받아 카운트한 후 카운트 값을 출력한다.
이를 위해, 상기 고속 카운터는 외부로부터 펄스 입력을 받으며, 펄스 입력 모드 및 펄스 입력 레벨을 사용자 입력 데이터로 전달받게 된다.
상기 펄스 입력 모드 판단부(1)는 현재 펄스 입력의 모드 정보를 추출한다. 또한, 상기 펄스 입력 레벨 판단부(2)는 외부로부터 입력되는 펄스 입력 레벨 정보를 추출한다. 상기 펄스 입력 모드 판단부(1)와, 펄스 입력 레벨 판단부(2)에 의해 추출된 모드 정보와 리벨 정보는 카운트 연산부(3)로 전달된다.
카운트 연산부(3)는 펄스 입력, 펄스 입력 모드 및 펄스 입력 레벨에 따라 카운트 연산 동작을 행한 후 연산 동작에 따른 카운트 값을 출력하게 된다.
상기 카운트 연산부(3)는 펄스 입력 모드를 검사하여 CW/CCW인 경우, 펄스 레벨을 검사한다. 이때, 상기 펄스 레벨이 High Active이면, 제 1 펄스 읽기 동작을 진행하고, Low Active이면 제 2 펄스 읽기 동작을 진행한다.
상기 제 1 펄스 읽기 동작은 펄스 입력을 읽은 후 A상이 상승 에지 조건이면, B상이 로우 레벨인지를 판단하고, 상기 A상이 상승 에지 조건이고, B상이 로우 레벨인 경우에 카운트 값을 1 증가시킨다.
또한, 이와 반대로 B상이 상승 에지 조건이면, A상이 로우 레벨인지를 판단하고, 상기 B상이 상승 에지 조건이고, A상이 로우 레벨인 경우에 카운트 값을 1 감소시킨다.
또한, 제 2 펄스 읽기 동작을 펄스 입력을 읽은 후, A상이 하강 에지 조건이면, B상이 하이 레벨인지를 판단하고, 상기 A상이 하강 에지 조건이고, B상이 하이 레벨인 경우에 카운트 값을 1 증가시킨다. 이와 반대로 B상이 하강 에지 조건이면, A상이 하이 레벨인지를 판단하고, 상기 B상이 하강 에지 조건이고, A상이 하이 레벨이면 카운트 값을 1 감소시킨다.
이와 같은 종래 기술에 따른 카운트 연산부는 입력 모드가 CW/CCW인 경우, 펄스 입력 레벨을 판단하여 펄스 입력 읽기 조건을 판단한다. 따라서, 펄스 입력 레벨을 판단하기 위해서는 별도의 설정 레지스터와 비교기가 구비되어야 한다.
그러나, 상기와 같은 종래 기술에 따른 카운트 연산부는 별도의 설정 레지스터 및 비교기에 의해 연산 속도가 저하될 수 있으며, 이에 따른 비용이 증가하는 문제가 있다. 또한, 사용자가 별도로 펄스 입력 레벨을 확인하여 설정해야 하는 불편함이 있다.
본 발명에 따른 실시 예에서는 상 입력 조건에 의해 펄스 입력 레벨을 판단하여 별도의 설정 없이 서로 다른 출력을 가지는 펄스 신호를 고속 카운터에서 카운트할 수 있는 고속 카운트를 제공한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 고속 카운터는 외부로부터 입력되는 제 1 및 2 상을 포함하는 펄스 신호를 입력받는 펄스 신호 입력부; 상기 입력된 펄스 신호의 입력 모드를 판단하는 펄스 입력 모드 판단부; 및 상기 판단된 입력 모드에 기초하여 상기 제 1 및 2 상의 입력 조건을 확인하고, 상기 확인한 입력 조건과 동일한 카운트 조건의 존재 여부에 따라 선택적으로 카운트 값을 변경하는 카운트 연산부를 포함한다.
또한, 상기 카운트 연산부는 상기 펄스 입력 모드 판단부를 통해 전달된 입력 모드가 정방향/역방향(CW/CCW)인 경우에 상기 펄스 신호의 읽기 동작을 시작한다.
또한, 상기 카운트 조건은 제 1 상이 상승 에지 조건이고, 제 2 상이 로우 레벨인 경우의 제 1 조건을 포함하며, 상기 카운트 연산부는 상기 펄스 신호의 입력 조건이 상기 제 1 조건을 만족하면 카운트 값을 1 증가시켜 출력한다.
또한, 상기 카운트 조건은 제 2 상이 상승 에지 조건이고, 제 1 상이 로우 레벨인 경우의 제 2 조건을 포함하며, 상기 카운트 연산부는 상기 펄스 신호의 입력 조건이 상기 제 2 조건을 만족하면 카운트 값을 1 감소시켜 출력한다.
또한, 상기 카운트 조건은 제 1 상이 하강 에지 조건이고, 제 2 상이 하이 레벨인 경우의 제 3 조건을 포함하며, 상기 카운트 연산부는 상기 펄스 신호의 입력 조건이 제 3 조건을 만족하면 카운트 값을 1 증가시켜 출력한다.
또한, 상기 카운트 조건에는 제 2 상이 하강 에지 조건이고, 제 1 상이 하이 레벨인 경우의 제 4 조건을 포함하며, 상기 카운트 연산부는 상기 펄스 신호의 입력 조건이 제 4 조건을 만족하면 카운트 값을 1 감소시켜 출력한다.
또한, 상기 카운트 연산부는 상기 제 1 및 2 상의 입력 조건과 동일한 카운트 조건이 존재하지 않으면, 이전 카운트 값을 유지한다.
본 발명에 따른 실시 예에 의하면, 펄스 입력 읽기만으로 펄스 카운트 조건을 판단함으로써, 좀 더 빠른 카운트 연산 속도를 확보할 수 있고, 자원 감소에 따른 비용을 절감할 수 있으며, 사용자가 별도의 설정을 해야만 하는 불편함을 제거할 수 있는 효과가 있다.
도 1은 종래 기술에 따른 고속 카운터의 구성을 나타낸 구성도이다.
도 2는 본 발명의 실시 예에 따른 고속 카운터의 구성도이다.
도 3 내지 6은 본 발명의 실시 예에 따른 카운트 조건을 설명하기 위한 도면이다.
도 7은 본 발명의 실시 예에 따른 고속 카운터의 제어 방법을 단계별로 설명하기 위한 흐름도이다.
제안되는 실시 예에 대해서 기술하여 본다.
이하에서는 본 발명의 구체적인 실시 예를 도면과 함께 상세히 설명하도록 한다. 그러나, 본 발명의 사상이 제시되는 실시 예에 제한된다고 할 수 없으며, 또 다른 구성요소의 추가, 변경, 삭제 등에 의해서 퇴보 적인 다른 발명이나, 본 발명 사상의 범위 내에 포함되는 다른 실시 예를 용이하게 제안할 수 있다.
본 발명에서 사용되는 용어는 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 용어가 가지는 의미로서 본 발명을 파악하여야 함을 밝혀 두고자 한다.
즉, 이하의 설명에 있어서, 단어 '포함하는'은 열거된 것과 다른 구성요소들 또는 단계들의 존재를 배제하지 않는다.
도 2는 본 발명의 실시 예에 따른 고속 카운터의 구성도이다.
도 2를 참조하면, 고속 카운터(100)는 펄스 입력 모드 판단부(101)와, 카운트 연산부(102)를 포함한다. 이때, 상기 카운트 연산부(102)는 외부로부터 입력되는 펄스 신호를 입력받는 펄스 신호 입력부(미도시)를 더 포함할 수 있다.
펄스 입력 모드 판단부(101)는 사용자 입력 데이터를 전달받으며, 상기 사용자 입력 데이터에 포함된 펄스 신호 입력 모드를 추출한다.
이때, 상기 추출한 펄스 신호 입력 모드는 정방향/역방향(CW/CCW) 모드를 포함할 수 있다.
즉, 펄스 입력 모드 판단부(101)는 상기 사용자 입력 데이터에 포함된 펄스 신호 입력 모드를 추출하고, 상기 추출한 펄스 입력 모드를 카운트 연산부(102)에 전달한다.
카운트 연산부(102)는 상기 펄스 입력 모드 판단부(101)를 통해 펄스 신호 입력 모드가 전달되면, 상기 전달된 펄스 신호 입력 모드를 확인하고, 그에 따라 상기 확인한 펄스 신호 입력 모드가 CW/CCW인 경우, 펄스 신호 읽기 동작을 수행한다.
상기 펄스 신호는 외부의 펄스 발생기 또는 엔코터를 통해 출력되어 상기 카운트 연산부(102)에 입력된다.
상기 카운트 연산부(102)는 상기 입력되는 펄스 신호의 입력 조건을 확인하여, 상기 입력 조건이 카운트 조건을 만족하는 경우에만 카운트 연산을 수행한다.
즉, 기존에는 상기 펄스 신호가 입력되면, 상기 펄스 신호의 입력 레벨을 토대로 High Active에 대응되는 펄스 신호가 입력되는지, Low Active에 대응되는 펄스 신호가 입력되는지를 확인해야 하며, 상기 확인한 입력 레벨에 따라 복수의 읽기 조건 중 어느 하나의 읽기 조건에 따른 펄스 신호 읽기 동작을 수행해야만 했다.
그러나, 본 발명에 따른 실시 예에서는 상기 펄스 신호의 입력 레벨 확인 과정 및 읽기 모드 설정 과정 없이, 상기 펄스 신호에 포함된 제 1 및 2상에 대한 입력 조건을 확인하여 그에 따른 카운트 동작을 수행한다.
이를 위해, 상기 카운트 연산부(102)는 카운트 연산을 수행해야 하는 카운트 조건을 이용하여, 상기 입력되는 펄스 신호에 포함된 제 1상 및 2상에 대한 입력 조건이 상기 카운트 조건 중 어느 하나를 만족하는지를 판단하고, 그에 따라 상기 입력 조건이 카운트 조건을 만족하면 상기 만족하는 카운트 조건에 대응되는 카운트 연산 동작을 수행한다.
상기 카운트 조건은 제 1 조건, 제 2 조건, 제 3 조건 및 제 4 조건 중 어느 하나의 조건을 포함한다.
상기 제 1 조건은 상기 제 1 상이 상승 에지 조건을 가지고, 상기 제 2 상이 로우 레벨 조건을 가지면서 상기 펄스 신호가 입력되는 경우에 대응된다.
상기 제 2 조건은 상기 제 2 상이 상승 에지 조건을 가지고, 상기 제 1 상이 로우 레벨 조건을 가지면서 상기 펄스 신호가 입력되는 경우에 대응된다.
상기 제 3 조건은 상기 제 1 상이 하강 에지 조건을 가지고, 상기 제 2 상이 하이 레벨 가지면서 상기 펄스 신호가 입력되는 경우에 대응된다.
또한, 상기 제 4 조건은 상기 제 2 상이 하강 에지 조건을 가지고, 상기 제 1 상이 하이 레벨을 가지면서 상기 펄스 신호가 입력되는 경우에 대응된다.
이에 따라, 상기 카운트 연산부(102)는 상기 제 1 조건 내지 제 4 조건 중 어느 하나의 조건을 상기 펄스 신호에 포함된 제 1 상 및 제 2 상이 입력되는 경우에는 해당 조건에 대응되게 카운트 값을 증가 또는 감소시켜 출력한다.
이와 반대로, 상기 카운트 연산부(102)는 상기 펄스 신호의 입력 조건이 상기 제 1 조건 내지 제 4 조건 중에서 만족하는 조건이 존재하지 않는 경우에는 카운트 연산 동작을 수행하지 않고, 이전에 연산된 카운트 값을 그대로 유지한다.
이하, 첨부된 도면을 참조하여 상기 카운트 연산 동작에 대해 보다 상세히 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 제 1 조건을 설명하기 위한 도면이고, 도 4는 본 발명의 실시 예에 따른 제 2 조건을 설명하기 위한 도면이며, 도 5는 본 발명의 실시 예에 따른 제 3 조건을 설명하기 위한 도면이고, 도 6은 본 발명의 실시 예에 따른 제 4 조건을 설명하기 위한 도면이다.
도 3을 참조하면, 상기 카운트 연산부(102)는 상기 제 1상이 상승 또는 하강 에지 조건을 가지며 입력되는지, 아니면 하이 또는 로우 레벨을 가지며 입력되는지 여부를 확인한다.
그리고, 상기 카운트 연산부(102)는 상기 제 1 상이 상승 에지 조건을 가지며 입력되면, 상기 제 2 상이 로우 레벨로 입력되는지를 확인한다.
상기 카운트 연산부(102)는 상기 제 1 상이 상승 에지 조건을 가지며 입력되면, 상기 제 2 상이 로우 레벨로 입력되는지만을 확인하고, 그에 따라 상기 제 2 상이 로우 레벨로 입력되면, 제 1 조건을 만족하는 펄스 신호가 입력되었다고 판단한다. 이와 반대로 상기에서 제 2 상이 로우 레벨이 아닌 다른 형태로 입력되면, 상기 카운트 연산부(102)는 카운트 조건을 만족하는 펄스 신호가 입력되지 않았다고 판단하여 카운트 동작을 수행하지 않는다.
이때, 상기 카운트 연산부(102)는 제 1 조건에 대응되는 펄스 신호가 입력되는 경우, 카운트 값을 1 증가시켜 출력한다.
즉, 도 3에 도시된 바와 같이, 카운트 값 '12'에서, 상승 에지 조건의 제 1 상 및 로우 레벨의 제 2 상이 입력되면, 1 증가시킨 카운트 값을 '13'을 출력한다. 이와 마찬가지로, 제 1 조건에 대응되는 펄스 신호가 입력됨에 따라 상기 카운트 값을 '14', '15'로 증가시켜 출력한다.
하지만, 상기 카운트 연산부(102)는 상기 제 1 상이 상승 에지 조건을 가지며 입력되지만, 제 2 상이 로우 레벨이 아닌 다른 형태로 입력되는 경우, 카운트 값 연산 동작을 수행하지 않고, 이전에 출력한 카운트 값을 그대로 유지시킨다.
도 4를 참조하면, 상기 카운트 연산부(102)는 상기 제 2 상이 상승 에지 조건을 가지며 입력되면, 상기 제 1 상이 로우 레벨로 입력되는지를 확인한다.
상기 카운트 연산부(102)는 상기 제 2 상이 상승 에지 조건을 가지며 입력되면, 상기 제 1 상이 로우 레벨로 입력되는지만을 확인하고, 그에 따라 상기 제 1 상이 로우 레벨로 입력되면, 제 2 조건을 만족하는 펄스 신호가 입력되었다고 판단한다. 이와 반대로 상기에서 제 1 상이 로우 레벨이 아닌 다른 형태로 입력되면, 상기 카운트 연산부(102)는 카운트 조건을 만족하는 펄스 신호가 입력되지 않았다고 판단하여 카운트 동작을 수행하지 않는다.
이때, 상기 카운트 연산부(102)는 제 2 조건에 대응되는 펄스 신호가 입력되는 경우, 카운트 값을 1 감소시켜 출력한다.
즉, 도 4에 도시된 바와 같이, 카운트 값 '15'에서, 상승 에지 조건의 제 2 상 및 로우 레벨의 제 1 상이 입력되면, 1 감소시킨 카운트 값을 '14'를 출력한다. 이와 마찬가지로, 제 2 조건에 대응되는 펄스 신호가 입력됨에 따라 상기 카운트 값을 '13', '12'로 감소시켜 출력한다.
하지만, 상기 카운트 연산부(102)는 상기 제 2 상이 상승 에지 조건을 가지며 입력되지만, 제 1 상이 로우 레벨이 아닌 다른 형태로 입력되는 경우, 카운트 값 연산 동작을 수행하지 않고, 이전에 출력한 카운트 값을 그대로 유지시킨다.
또한, 도 5를 참조하면, 상기 카운트 연산부(102)는 상기 제 1 상이 하강 에지 조건을 가지며 입력되면, 상기 제 2 상이 하이 레벨로 입력되는지를 확인한다.
상기 카운트 연산부(102)는 상기 제 1 상이 하강 에지 조건을 가지며 입력되면, 상기 제 2 상이 하이 레벨로 입력되는지만을 확인하고, 그에 따라 상기 제 2 상이 하이 레벨로 입력되면, 제 3 조건을 만족하는 펄스 신호가 입력되었다고 판단한다. 이와 반대로 상기에서 제 2 상이 하이 레벨이 아닌 다른 형태로 입력되면, 상기 카운트 연산부(102)는 카운트 조건을 만족하는 펄스 신호가 입력되지 않았다고 판단하여 카운트 동작을 수행하지 않는다.
이때, 상기 카운트 연산부(102)는 제 3 조건에 대응되는 펄스 신호가 입력되는 경우, 카운트 값을 1 증가시켜 출력한다.
즉, 도 5에 도시된 바와 같이, 카운트 값 '12'에서, 하강 에지 조건의 제 1 상 및 하이 레벨의 제 2 상이 입력되면, 1 증가시킨 카운트 값을 '13'을 출력한다. 이와 마찬가지로, 제 3 조건에 대응되는 펄스 신호가 입력됨에 따라 상기 카운트 값을 '14', '15'로 증가시켜 출력한다.
하지만, 상기 카운트 연산부(102)는 상기 제 1 상이 하강 에지 조건을 가지며 입력되지만, 제 2 상이 하이 레벨이 아닌 다른 형태로 입력되는 경우, 카운트 값 연산 동작을 수행하지 않고, 이전에 출력한 카운트 값을 그대로 유지시킨다.
또한, 도 6을 참조하면, 상기 카운트 연산부(102)는 상기 제 2 상이 하강 에지 조건을 가지며 입력되면, 상기 제 1 상이 하이 레벨로 입력되는지를 확인한다.
상기 카운트 연산부(102)는 상기 제 2 상이 하강 에지 조건을 가지며 입력되면, 상기 제 1 상이 하이 레벨로 입력되는지만을 확인하고, 그에 따라 상기 제 1 상이 하이 레벨로 입력되면, 제 4 조건을 만족하는 펄스 신호가 입력되었다고 판단한다. 이와 반대로 상기에서 제 1 상이 하이 레벨이 아닌 다른 형태로 입력되면, 상기 카운트 연산부(102)는 카운트 조건을 만족하는 펄스 신호가 입력되지 않았다고 판단하여 카운트 동작을 수행하지 않는다.
이때, 상기 카운트 연산부(102)는 제 4 조건에 대응되는 펄스 신호가 입력되는 경우, 카운트 값을 1 감소시켜 출력한다.
즉, 도 6에 도시된 바와 같이, 카운트 값 '15'에서, 하강 에지 조건의 제 2 상 및 하이 레벨의 제 1 상이 입력되면, 1 감소시킨 카운트 값을 '14'를 출력한다. 이와 마찬가지로, 제 4 조건에 대응되는 펄스 신호가 입력됨에 따라 상기 카운트 값을 '13', '12'로 감소시켜 출력한다.
하지만, 상기 카운트 연산부(102)는 상기 제 2 상이 하강 에지 조건을 가지며 입력되지만, 제 1 상이 하이 레벨이 아닌 다른 형태로 입력되는 경우, 카운트 값 연산 동작을 수행하지 않고, 이전에 출력한 카운트 값을 그대로 유지시킨다.
상기와 같이 본 발명에 따른 실시 예에 의하면, 펄스 입력 읽기만으로 펄스 카운트 조건을 판단함으로써, 좀 더 빠른 카운트 연산 속도를 확보할 수 있고, 자원 감소에 따른 비용을 절감할 수 있으며, 사용자가 별도의 설정을 해야만 하는 불편함을 제거할 수 있다.
도 7은 본 발명의 실시 예에 따른 고속 카운터의 제어 방법을 단계별로 설명하기 위한 흐름도이다. 이하, 도 7에 대한 설명을 도 2에 도시된 구성 요소와 결부시켜 설명하기로 한다.
도 7을 참조하면, 펄스 입력 모드 판단부(101)는 펄스 입력 모드를 검출하고, 상기 검출된 펄스 입력 모드를 카운트 연산부(102)로 전달한다(100단계).
상기 카운트 연산부(102)는 상기 카운트 연산부(102)를 통해 전달되는 펄스 입력 모드가 CW/CCW 모드인지 여부를 판단한다(101단계).
상기 판단결과(101단계), 상기 펄스 입력 모드가 CW/CCW 모드이면, 상기 카운트 연산부(102)는 외부로부터 입력되는 펄스 신호의 읽기 동작을 수행한다.
즉, 상기 카운트 연산부(102)를 펄스 발생기 또는 엔코더로부터 입력되는 제 1 상 및 제 2 상을 포함하는 펄스 신호의 입력 조건을 확인한다.
그에 따라, 상기 카운트 연산부(102)는 기설정된 카운트 조건 중 상기 확인한 펄스 신호의 입력 조건과 동일한 카운트 조건이 존재하는지를 확인한다.
이를 위해, 우선적으로 상기 카운트 연산부(102)는 제 1상의 입력 조건을 확인한다. 이때, 상기 제 1상의 입력 조건이 제 1 조건에 대응되면(제 1상이 상승 에지 조건으로 입력되면), 기설정된 카운트 조건으로부터 제 1 조건에 대응되는 제 2 상의 입력 조건을 확인한다. 이후, 상기 카운트 연산부(102)는 상기 제 1 조건에 대응되는 제 2 상의 입력 조건(로우 레벨)과 실제 상기 입력된 제 2 상의 입력 조건이 동일한지 여부를 확인한다.
그리고, 상기 카운트 연산부(102)는 상기 제 1 조건에 대응되는 제 2 상의 입력 조건과 실제 입력된 제 2 상의 입력 조건이 동일하면(실제 입력된 펄스 신호의 제 2 상이 로우 레벨이면), 현재 제 1 조건에 대응되는 펄스 신호가 입력되었음을 인식하고, 그에 따라 상기 제 1 조건에 대응하여 카운트 값을 1 증가시켜 출력한다(103단계, 104단계).
이때, 상기 카운트 연산부(102)는 상기 제 1 상의 입력 조건은 제 1 조건을 만족하지만, 제 2 상의 입력 조건이 제 1 조건을 만족하지 않는 경우에는 카운트 연산 동작과 무관한 펄스 신호가 입력되었다고 판단하고(입력 펄스 신호의 입력 조건이 만족하는 카운트 조건이 없다고 판단), 그에 따라 이전에 출력된 카운트 값을 그대로 유지시킨다(111단계, 112단계).
한편, 상기 카운트 연산부(102)는 상기 제 1 상의 입력 조건이 제 2 조건을 만족하는 경우(제 1상이 로우 레벨로 입력된 경우), 기설정된 카운트 조건으로부터 제 2 조건에 대응되는 제 2 상의 입력 조건을 확인한다. 이후, 상기 카운트 연산부(102)는 상기 확인한 제 2 상의 입력 조건(상승 에지 조건)과 실제 상기 입력된 제 2 상의 입력 조건을 비교한다.
그리고, 상기 카운트 연산부(102)는 상기 제 2 조건에 대응되는 제 2 상의 입력 조건과 실제 입력된 제 2 상의 입력 조건이 동일한 경우(실제 입력된 제 2 상이 상승 에지 조건을 갖는 경우), 현재 제 2 조건에 대응되는 펄스 신호가 입력되었음을 인식하고, 그에 따라 상기 제 2 조건에 대응하여 카운트 값을 1 감소시켜 출력한다(105단계, 106단계).
이때, 상기 카운트 연산부(102)는 우선적으로 실제 입력된 펄스 신호로부터 제 2상의 입력 조건을 확인하고, 그에 따라 상기 제 2 상의 입력조건이 제 2 조건을 만족하는 경우, 제 2 조건에 대응되는 제 1 상의 입력 조건과 실제 입력된 제 1 상의 입력 조건을 토대로 현재 제 2 조건에 대응되는 펄스 신호가 입력되었는지를 판단할 수도 있을 것이다.
또한, 상기 카운트 연산부(102)는 제 1 상 또는 제 2 상 중 어느 하나가 제 2 조건을 만족하지만, 다른 하나는 제 2 조건을 만족하지 않는 경우, 현재 카운트 조건을 만족하는 펄스 신호가 입력되지 않았음을 인식하고, 그에 따라 이전에 출력한 카운트 값을 그대로 유지시킨다.
한편, 상기 카운트 연산부(102)는 상기 제 1 상의 입력 조건이 제 3 조건을 만족하는 경우(제 1상이 하강 에지 조건으로 입력된 경우), 기설정된 카운트 조건으로부터 제 3 조건에 대응되는 제 2 상의 입력 조건을 확인한다. 이후, 상기 카운트 연산부(102)는 상기 제 3 조건에 대응되는 제 2 상의 입력 조건(하이 레벨)과 실제 입력된 제 2 상의 입력 조건을 비교한다.
그리고, 상기 카운트 연산부(102)는 상기 제 3 조건에 대응되는 제 2 상의 입력 조건과 실제 입력된 제 2 상의 입력 조건이 동일한 경우(실제 입력된 제 2 상이 하이 레벨인 경우), 현재 제 3 조건에 대응되는 펄스 신호가 입력되었음을 인식하고, 그에 따라 상기 제 3 조건에 대응하여 카운트 값을 1 증가시켜 출력한다(107단계, 108단계).
이때, 상기 카운트 연산부(102)는 우선적으로 실제 입력된 펄스 신호로부터 제 2상의 입력 조건을 확인하고, 그에 따라 상기 제 2 상의 입력조건이 제 3 조건을 만족하는 경우, 제 3 조건에 대응되는 제 1 상의 입력 조건과 실제 입력된 제 1 상의 입력 조건을 토대로 현재 제 3 조건에 대응되는 펄스 신호가 입력되었는지 여부를 판단할 수도 있을 것이다.
또한, 상기 카운트 연산부(102)는 제 1 상 또는 제 2 상 중 어느 하나가 제 3 조건을 만족하지만, 다른 하나는 제 3 조건을 만족하지 않는 경우, 현재 카운트 조건을 만족하는 펄스 신호가 입력되지 않았음을 인식하고, 그에 따라 이전에 출력한 카운트 값을 그대로 유지시킨다.
한편, 상기 카운트 연산부(102)는 상기 제 1 상의 입력 조건이 제 4 조건을 만족하는 경우(제 1상이 하이 레벨로 입력된 경우), 기설정된 카운트 조건으로부터 제 4 조건에 대응되는 제 2 상의 입력 조건을 확인한다. 이후, 상기 카운트 연산부(102)는 상기 확인한 제 2 상의 입력 조건(하강 에지 조건)과 실제 상기 입력된 제 2 상의 입력 조건을 비교한다.
그리고, 상기 카운트 연산부(102)는 상기 제 4 조건에 대응되는 제 2 상의 입력 조건과 실제 입력된 제 2 상의 입력 조건이 동일한 경우(실제 입력된 제 2 상이 하강 에지 조건을 갖는 경우), 현재 제 4 조건에 대응되는 펄스 신호가 입력되었음을 인식하고, 그에 따라 상기 제 4 조건에 대응하여 카운트 값을 1 감소시켜 출력한다(109단계, 110단계).
이때, 상기 카운트 연산부(102)는 우선적으로 실제 입력된 펄스 신호로부터 제 2상의 입력 조건을 확인하고, 그에 따라 상기 제 2 상의 입력조건이 제 4 조건을 만족하는 경우, 제 4 조건에 대응되는 제 1 상의 입력 조건과 실제 입력된 제 1 상의 입력 조건을 토대로 현재 제 4 조건에 대응되는 펄스 신호가 입력되었는지를 판단할 수도 있을 것이다.
또한, 상기 카운트 연산부(102)는 제 1 상 또는 제 2 상 중 어느 하나가 제 4 조건을 만족하지만, 다른 하나는 제 4 조건을 만족하지 않는 경우, 현재 카운트 조건을 만족하는 펄스 신호가 입력되지 않았음을 인식하고, 그에 따라 이전에 출력한 카운트 값을 그대로 유지시킨다.
본 발명에 따른 실시 예에 의하면, 펄스 입력 읽기만으로 펄스 카운트 조건을 판단함으로써, 좀 더 빠른 카운트 연산 속도를 확보할 수 있고, 자원 감소에 따른 비용을 절감할 수 있으며, 사용자가 별도의 설정을 해야만 하는 불편함을 제거할 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 고속 카운터
101: 펄스 입력 모드 판단부
102: 카운트 연산부

Claims (7)

  1. 외부로부터 입력되는 제 1 및 2 상을 포함하는 펄스 신호를 입력받는 펄스 신호 입력부;
    상기 입력된 펄스 신호의 입력 모드를 판단하는 펄스 입력 모드 판단부; 및
    상기 판단된 입력 모드에 기초하여 상기 제 1 및 2 상의 입력 조건을 확인하고, 상기 확인한 입력 조건과 동일한 카운트 조건의 존재 여부에 따라 선택적으로 카운트 값을 변경하는 카운트 연산부를 포함하는 고속 카운터.
  2. 제 1항에 있어서,
    상기 카운트 연산부는 상기 펄스 입력 모드 판단부를 통해 전달된 입력 모드가 정방향/역방향(CW/CCW)인 경우에 상기 펄스 신호의 읽기 동작을 시작하는 고속 카운터.
  3. 제 1항에 있어서,
    상기 카운트 조건은 제 1 상이 상승 에지 조건이고, 제 2 상이 로우 레벨인 경우의 제 1 조건을 포함하며,
    상기 카운트 연산부는 상기 펄스 신호의 입력 조건이 상기 제 1 조건을 만족하면 카운트 값을 1 증가시켜 출력하는 고속 카운터.
  4. 제 1항에 있어서,
    상기 카운트 조건은 제 2 상이 상승 에지 조건이고, 제 1 상이 로우 레벨인 경우의 제 2 조건을 포함하며,
    상기 카운트 연산부는 상기 펄스 신호의 입력 조건이 상기 제 2 조건을 만족하면 카운트 값을 1 감소시켜 출력하는 고속 카운터.
  5. 제 1항에 있어서,
    상기 카운트 조건은 제 1 상이 하강 에지 조건이고, 제 2 상이 하이 레벨인 경우의 제 3 조건을 포함하며,
    상기 카운트 연산부는 상기 펄스 신호의 입력 조건이 제 3 조건을 만족하면 카운트 값을 1 증가시켜 출력하는 고속 카운터.
  6. 제 1항에 있어서,
    상기 카운트 조건에는 제 2 상이 하강 에지 조건이고, 제 1 상이 하이 레벨인 경우의 제 4 조건을 포함하며,
    상기 카운트 연산부는 상기 펄스 신호의 입력 조건이 제 4 조건을 만족하면 카운트 값을 1 감소시켜 출력하는 고속 카운터.
  7. 제 1항에 있어서,
    상기 카운트 연산부는 상기 제 1 및 2 상의 입력 조건과 동일한 카운트 조건이 존재하지 않으면, 이전 카운트 값을 유지하는 고속 카운터.
KR1020110042186A 2011-05-03 2011-05-03 고속 카운터 KR20120124338A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110042186A KR20120124338A (ko) 2011-05-03 2011-05-03 고속 카운터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110042186A KR20120124338A (ko) 2011-05-03 2011-05-03 고속 카운터

Publications (1)

Publication Number Publication Date
KR20120124338A true KR20120124338A (ko) 2012-11-13

Family

ID=47509784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110042186A KR20120124338A (ko) 2011-05-03 2011-05-03 고속 카운터

Country Status (1)

Country Link
KR (1) KR20120124338A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9709215B2 (en) 2015-06-01 2017-07-18 Samsung Electronics Co., Ltd. Wall mount plate of display apparatus and display apparatus
CN112152608A (zh) * 2020-08-21 2020-12-29 广东韶钢松山股份有限公司 一种plc脉冲信号计数方法、装置、计算机设备及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9709215B2 (en) 2015-06-01 2017-07-18 Samsung Electronics Co., Ltd. Wall mount plate of display apparatus and display apparatus
CN112152608A (zh) * 2020-08-21 2020-12-29 广东韶钢松山股份有限公司 一种plc脉冲信号计数方法、装置、计算机设备及存储介质

Similar Documents

Publication Publication Date Title
US11237615B2 (en) Current control for a multicore processor
EP3188461B1 (en) Method and apparatus for correcting detection distance
US8594214B2 (en) Input module of PLC
EP3544227A1 (en) Power control method, device and electronic equipment in ethernet power supply system
EP3627706A3 (en) Circuit and method of frequency detection
US20160109862A1 (en) Multiplex control device
US20140086378A1 (en) Dynamic prescaling counters
KR20120124338A (ko) 고속 카운터
US9069629B2 (en) Bidirectional counting of dual outcome events
US9813066B2 (en) PLC high speed counter and operating method thereof
JP2021510874A (ja) Ｕｓｂ２．０高速アプリケーションにおけるｄｃ損失の補償
WO2018058915A1 (zh) 一种时钟信号丢失检测的装置
US20200132734A1 (en) Detection circuit and detection method for on-the-go device, and terminal
WO2016045288A1 (zh) 一种异步fifo控制器及防止异步fifo缓存数据溢出的方法
CN112463110B (zh) 异步fifo的空满工作状态识别方法、装置及可读存储介质
CN109164982B (zh) 数据处理电路、方法及数据存储设备
KR20140092547A (ko) 유에스비 오티지 자동 변경 장치
CN106331577B (zh) 一种调整编码的方法及装置
US10082852B2 (en) Storage device and reset method thereof
US20200295741A1 (en) Digital noise filter
CN106033231B (zh) 一种信息处理方法、时钟分频装置及信息处理系统
US20230216504A1 (en) Control circuit, method and system
JPWO2014119054A1 (ja) インバータ制御装置およびその周辺装置
CN115902575A (zh) 老化传感器、老化补偿方法、芯片、芯片模组及电子设备
EP3700149B1 (en) Data scheduling method and switching device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment