JP2021510874A - Usb2.0高速アプリケーションにおけるdc損失の補償 - Google Patents
Usb2.0高速アプリケーションにおけるdc損失の補償 Download PDFInfo
- Publication number
- JP2021510874A JP2021510874A JP2020538839A JP2020538839A JP2021510874A JP 2021510874 A JP2021510874 A JP 2021510874A JP 2020538839 A JP2020538839 A JP 2020538839A JP 2020538839 A JP2020538839 A JP 2020538839A JP 2021510874 A JP2021510874 A JP 2021510874A
- Authority
- JP
- Japan
- Prior art keywords
- data line
- coupled
- voltage threshold
- input
- usb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 41
- 239000000872 buffer Substances 0.000 claims description 38
- 230000000630 rising effect Effects 0.000 claims description 35
- 238000001514 detection method Methods 0.000 claims description 27
- 230000007704 transition Effects 0.000 claims description 24
- 230000004044 response Effects 0.000 claims description 5
- 238000003708 edge detection Methods 0.000 description 29
- 238000010586 diagram Methods 0.000 description 20
- 230000005540 biological transmission Effects 0.000 description 12
- 238000003780 insertion Methods 0.000 description 10
- 230000037431 insertion Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000013589 supplement Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000004590 computer program Methods 0.000 description 4
- 230000008602 contraction Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000003542 behavioural effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 210000003813 thumb Anatomy 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0282—Provision for current-mode coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Information Transfer Systems (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
第4の電圧閾値源216は、第4のコンパレータ214が、付加的な閾値電圧を伴うDP 140における信号電圧をDM 150における信号電圧と比較できるように、電圧を導入し得る。第4の電圧閾値源216は調節可能であり得、そのため、第4のコンパレータ214が、出力における変化を評価するのに充分に大きな差を検出する許容差をカスタマイズできるようになっている。或る実施形態において、第4のコンパレータ214は本質的に、第4の電圧閾値源216を用いることなく、DM 150における信号電圧をDP 140における信号電圧と比較可能であり得る。本実施形態において、第4のコンパレータ214における閾値は調節可能であり得る。
Claims (20)
- USB2.0システムであって、
電流源、
第1のスイッチ、
第2のスイッチ、
第1の電圧閾値コンパレータ、
第2の電圧閾値コンパレータ、
第3の電圧閾値コンパレータ、
第4の電圧閾値コンパレータ、
第1のロジック回路、及び
第2のロジック回路、
を含み、
前記電流源が、前記第1のスイッチのチャネル入力及び前記第2のスイッチのチャネル入力に結合され、
前記第1のスイッチの出力が、USB2.0通信システムにおける正のデータ線に結合され、
前記第2のスイッチの出力が、USB2.0通信システムにおける負のデータ線に結合され、
前記第1の電圧閾値コンパレータの第1の入力が前記負のデータ線に結合され、前記第1の電圧閾値コンパレータの第2の入力が前記正のデータ線に結合され、また前記第1の電圧閾値コンパレータの出力が前記第1のロジック回路の第1の入力に結合され、
前記第2の電圧閾値コンパレータの第1の入力が前記負のデータ線に結合され、前記第2の電圧閾値コンパレータの第2の入力が前記正のデータ線に結合され、また前記第2の電圧閾値コンパレータの出力が前記第1のロジック回路の第2の入力に結合され、
前記第1のロジック回路の出力が前記第1のスイッチの制御入力に結合され、
前記第3の電圧閾値コンパレータの第1の入力が前記正のデータ線に結合され、前記第3の電圧閾値コンパレータの第2の入力が前記負のデータ線に結合され、前記第3の電圧閾値コンパレータの出力が前記第2のロジック回路の第1の入力に結合され、
前記第4の電圧閾値コンパレータの第1の入力が前記正のデータ線に結合され、前記第4の電圧閾値コンパレータの第2の入力が前記負のデータ線に結合され、前記第4の電圧閾値コンパレータの出力が前記第2のロジック回路の第1の入力に結合され、及び、
前記第2のロジック回路の出力が前記第2のスイッチの制御入力に結合される、
USB2.0システム。 - USB2.0システムであって、
電流源、
スイッチ、及び
電圧閾値コンパレータ、
を含み、
前記電流源が前記スイッチのチャネル入力に結合され、
前記スイッチの出力が、USB2.0通信システムにおける正又は負のデータ線に結合され、
前記電圧閾値コンパレータの第1の入力が前記負のデータ線に結合され、前記電圧閾値コンパレータの第2の入力が正のデータ線に結合され、前記電圧閾値コンパレータの出力が前記スイッチの制御入力に結合される、
USB2.0システム。 - 請求項2に記載のUSB2.0システムであって、
前記電圧閾値コンパレータが演算増幅器であり、
前記電圧閾値コンパレータの前記第1の入力が非反転入力であり、
前記第1の電圧閾値コンパレータの前記第2の入力が反転入力である、
システム。 - 請求項2に記載のUSB2.0システムであって、
前記電圧閾値コンパレータが第1の電圧閾値コンパレータであり、前記第1の電圧閾値コンパレータがロジック回路を介して前記スイッチの前記チャネル入力に結合され、
前記第1の電圧閾値コンパレータの前記出力が前記ロジック回路の第1の入力に結合され、前記ロジック回路の前記出力が前記スイッチの前記制御入力に結合され、
前記USB2.0システムがさらに、
第2の電圧閾値コンパレータ、及び、
前記負のデータ線を受け取る前記第2の電圧閾値コンパレータの第1の入力、正のデータ線を受け取る前記第2の電圧閾値コンパレータの第2の入力、及び、前記ロジック回路の第2の入力に結合される前記第2の電圧閾値コンパレータの出力、
を含む、システム。 - 請求項2に記載のUSB2.0システムであって、
前記スイッチが第1のスイッチであり、
前記第1のスイッチの前記出力が前記正のデータ線に結合され、
前記電圧閾値コンパレータが第1のコンパレータであり、
前記USB2.0システムがさらに、
第2のスイッチであって、
前記第2のスイッチのチャネル入力が前記電流源に結合され、
前記第2のスイッチの出力が前記負のデータ線に結合される、前記第2のスイッチと、
第2の電圧閾値コンパレータであって、
前記第2の電圧閾値コンパレータの第1の入力が前記正のデータ線に結合され、前記第2の電圧閾値コンパレータの第2の入力が負のデータ線を受け取り、及び、前記第2の電圧閾値コンパレータの出力が前記第2のスイッチの制御入力に結合される、前記第2の電圧閾値コンパレータと、
を含む、システム。 - 請求項5に記載のUSB2.0システムであって、さらに、
第3のスイッチ、及び
ロジック回路、
を含み、
前記第3のスイッチのチャネル入力が前記電流源に結合され、前記第3のスイッチの制御入力が前記ロジック回路の出力に結合され、前記第3のスイッチの出力が接地に結合され、
前記ロジック回路の第1の入力が前記第1の電圧閾値コンパレータの前記出力に結合され、前記ロジック回路の第2の入力が前記第2の電圧閾値コンパレータの前記出力に結合される、
システム。 - 請求項2に記載のUSB2.0システムであって、前記電圧閾値コンパレータの前記出力が、バッファを介して前記スイッチの前記制御入力に結合される、システム。
- 請求項2に記載のUSB2.0システムであって、前記スイッチがトランジスタであり、前記スイッチの前記チャネル入力が前記トランジスタの第1のチャネル電極であり、前記スイッチの前記制御入力が前記トランジスタの制御電極であり、前記スイッチの前記出力が前記トランジスタの第2のチャネル電極である、システム。
- 方法であって、
直流損失補償回路によって、ホストとデバイスとの間のUSB2.0通信における非移行期間を検出すること、及び、
非移行期間の検出に応答して、前記USB2.0通信の正のデータ線又は負のデータ線に電流を挿入すること、
を含む、方法。 - 請求項9に記載の方法であって、ホストとデバイスとの間の前記USB2.0通信が、
前記ホスト及び前記デバイスからの通信、又は
前記デバイスから前記ホストへの通信、
を含む、方法。 - 請求項9に記載の方法であって、USB2.0通信における非移行期間を検出することが、前記正のデータ線上の信号の立ち上がりエッジを検出すること、又は、前記負のデータ線上の信号の立ち上がりエッジを検出することを含む、方法。
- 請求項9に記載の方法であって、前記USB2.0通信の正のデータ線又は負のデータに電流を挿入することが、前記正のデータ線上の前記信号の立ち上がりエッジを検出したとき前記正のデータ線に電流を挿入すること、及び、前記負のデータ線上の前記信号の立ち上がりエッジを検出したとき前記負のデータ線に電流を挿入すること、を含む、方法。
- 請求項9に記載の方法であって、ホストとデバイスとの間のUSB2.0通信における非移行期間を検出することが、前記正のデータ線を前記負のデータ線と比較することを含む、方法。
- 請求項13に記載の方法であって、前記正のデータ線を前記負のデータ線と比較することが、前記正のデータ線の前記負のデータ線との前記比較をバッファリングすることをさらに含む、方法。
- 請求項9に記載の方法であって、
移行期間を検出すること、及び、
前記移行期間の間に、前記電流を接地すること、
をさらに含む、方法。 - 請求項9に記載の方法であって、USB2.0通信における移行期間を検出することが、前記正のデータ線上の信号の立ち下がりエッジを検出すること、又は、前記負のデータ線上の信号の立ち下がりエッジを検出することを含む、方法。
- システムであって、
一つ又は複数のプロセッサと、
前記プロセッサによって実行可能な命令を含む前記プロセッサに結合されるメモリと、
を含み、
前記プロセッサが、前記命令を実行するとき、
ホストとデバイスとの間のUSB2.0通信における非移行期間を検出するように、及び、
非移行期間の検出に応答して、前記USB2.0通信の正のデータ線又は負のデータ線に電流を挿入するように、
動作可能である、
システム。 - 請求項17に記載のシステムであって、ホストとデバイスとの間の前記USB2.0通信が、
前記ホスト及び前記デバイスからの通信、又は、
前記デバイスから前記ホストへの通信、
を含む、システム。 - 請求項17に記載のシステムであって、USB2.0通信における非移行期間を検出することが、前記正のデータ線上の信号の立ち上がりエッジを検出すること、又は、前記負のデータ線上の信号の立ち上がりエッジを検出することを含む、システム。
- 請求項17に記載のシステムであって、前記USB2.0通信の正のデータ線又は負のデータ線に電流を挿入することが、前記正のデータ線上の前記信号の立ち上がりエッジを検出したとき前記正のデータ線に電流を挿入すること、及び、前記負のデータ線上の前記信号の立ち上がりエッジを検出したとき前記負のデータ線に電流を挿入すること、を含む、システム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862616201P | 2018-01-11 | 2018-01-11 | |
US62/616,201 | 2018-01-11 | ||
US15/967,883 | 2018-05-01 | ||
US15/967,883 US10733129B2 (en) | 2018-01-11 | 2018-05-01 | Compensating DC loss in USB 2.0 high speed applications |
PCT/US2019/013271 WO2019140246A1 (en) | 2018-01-11 | 2019-01-11 | Compensating dc loss in usb 2.0 high speed applications |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2021510874A true JP2021510874A (ja) | 2021-04-30 |
JPWO2019140246A5 JPWO2019140246A5 (ja) | 2022-01-19 |
JP7393088B2 JP7393088B2 (ja) | 2023-12-06 |
Family
ID=67139849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020538839A Active JP7393088B2 (ja) | 2018-01-11 | 2019-01-11 | Usb2.0高速アプリケーションにおけるdc損失の補償 |
Country Status (5)
Country | Link |
---|---|
US (3) | US10733129B2 (ja) |
EP (1) | EP3738043A4 (ja) |
JP (1) | JP7393088B2 (ja) |
CN (2) | CN111801660A (ja) |
WO (1) | WO2019140246A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11843376B2 (en) * | 2021-05-12 | 2023-12-12 | Gowin Semiconductor Corporation | Methods and apparatus for providing a high-speed universal serial bus (USB) interface for a field-programmable gate array (FPGA) |
US11689201B2 (en) | 2021-07-26 | 2023-06-27 | Qualcomm Incorporated | Universal serial bus (USB) host data switch with integrated equalizer |
US11764672B1 (en) * | 2022-06-28 | 2023-09-19 | Diodes Incorporated | Signal boosting in serial interfaces |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4524291A (en) * | 1983-01-06 | 1985-06-18 | Motorola, Inc. | Transition detector circuit |
US20110221521A1 (en) * | 2009-12-14 | 2011-09-15 | Charles Razzell | Active Eye Opener for Current-Source Driven, High-Speed Serial Links |
US20150358011A1 (en) * | 2014-06-04 | 2015-12-10 | Texas Instruments Incorporated | Adaptive edge-rate boosting driver with programmable strength for signal conditioning |
JP2016511568A (ja) * | 2013-01-24 | 2016-04-14 | 日本テキサス・インスツルメンツ株式会社 | 信号コンディショナー |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6867631B1 (en) * | 2003-04-18 | 2005-03-15 | Apple Computer, Inc. | Synchronous frequency convertor for timebase signal generation |
US7161392B2 (en) * | 2004-06-23 | 2007-01-09 | Teradyne, Inc. | Comparator feedback peak detector |
JP4578316B2 (ja) * | 2005-05-02 | 2010-11-10 | ザインエレクトロニクス株式会社 | 送信装置 |
US8185682B2 (en) * | 2007-06-01 | 2012-05-22 | International Business Machines Corporation | USB 2.0 bi-directional bus channel with boost circuitry |
US7394281B1 (en) * | 2008-01-31 | 2008-07-01 | International Business Machines Corporation | Bi-directional universal serial bus booster circuit |
JP5730520B2 (ja) * | 2010-09-03 | 2015-06-10 | スパンション エルエルシー | スイッチングレギュレータ |
US8610456B2 (en) * | 2011-09-23 | 2013-12-17 | Qualcomm Incorporated | Load detecting impedance matching buffer |
US9483435B2 (en) * | 2014-07-06 | 2016-11-01 | Freescale Semiconductor, Inc. | USB transceiver |
US10002101B2 (en) * | 2015-03-06 | 2018-06-19 | Apple Inc. | Methods and apparatus for equalization of a high speed serial bus |
-
2018
- 2018-05-01 US US15/967,883 patent/US10733129B2/en active Active
-
2019
- 2019-01-11 WO PCT/US2019/013271 patent/WO2019140246A1/en unknown
- 2019-01-11 CN CN201980016418.2A patent/CN111801660A/zh active Pending
- 2019-01-11 CN CN202410757828.5A patent/CN118606248A/zh active Pending
- 2019-01-11 EP EP19738227.8A patent/EP3738043A4/en active Pending
- 2019-01-11 JP JP2020538839A patent/JP7393088B2/ja active Active
-
2020
- 2020-06-29 US US16/915,751 patent/US20200327082A1/en not_active Abandoned
-
2022
- 2022-10-19 US US17/968,978 patent/US12026115B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4524291A (en) * | 1983-01-06 | 1985-06-18 | Motorola, Inc. | Transition detector circuit |
US20110221521A1 (en) * | 2009-12-14 | 2011-09-15 | Charles Razzell | Active Eye Opener for Current-Source Driven, High-Speed Serial Links |
JP2016511568A (ja) * | 2013-01-24 | 2016-04-14 | 日本テキサス・インスツルメンツ株式会社 | 信号コンディショナー |
US20150358011A1 (en) * | 2014-06-04 | 2015-12-10 | Texas Instruments Incorporated | Adaptive edge-rate boosting driver with programmable strength for signal conditioning |
Also Published As
Publication number | Publication date |
---|---|
EP3738043A1 (en) | 2020-11-18 |
JP7393088B2 (ja) | 2023-12-06 |
US20200327082A1 (en) | 2020-10-15 |
US12026115B2 (en) | 2024-07-02 |
US10733129B2 (en) | 2020-08-04 |
CN118606248A (zh) | 2024-09-06 |
US20190213158A1 (en) | 2019-07-11 |
US20230039848A1 (en) | 2023-02-09 |
CN111801660A (zh) | 2020-10-20 |
EP3738043A4 (en) | 2021-02-24 |
WO2019140246A1 (en) | 2019-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2021510874A (ja) | Usb2.0高速アプリケーションにおけるdc損失の補償 | |
JP6393695B2 (ja) | 信号コンディショナー | |
JP5326927B2 (ja) | レベルシフト回路 | |
US9118315B2 (en) | Scheme to improve the performance and reliability in high voltage IO circuits designed using low voltage devices | |
KR102237580B1 (ko) | 파워 온/오프 리셋 회로 및 이를 포함하는 리셋 신호 발생 회로 | |
US10164620B1 (en) | Ringing suppression circuit | |
JP2018019323A (ja) | リンギング抑制回路 | |
US7310018B2 (en) | Method and apparatus providing input buffer design using common-mode feedback | |
US8583966B2 (en) | Methods and structure for debugging DDR memory of a storage controller | |
JP2019531003A (ja) | 適応終端インピーダンスを有する高速ドライバ | |
JP6524981B2 (ja) | リンギング抑制回路 | |
TW201616501A (zh) | 電阻式記憶體系統、其驅動電路及其阻抗設置方法 | |
CN209072443U (zh) | 一种mipi中消除随机码抖动噪声的发送电路 | |
KR102292736B1 (ko) | 고차 pam 구동 회로 | |
US9846671B2 (en) | Bidirectional data transmission system | |
US20240320178A1 (en) | Compensating dc loss in usb 2.0 high speed applications | |
JP2007097131A (ja) | 差動増幅装置 | |
JP2013093666A (ja) | オーディオ信号処理回路およびそれを用いた電子機器 | |
CN107846207B (zh) | 差动信号偏斜检测电路 | |
US12081212B2 (en) | Redriver and resistive termination unit for a redriver | |
JP2012205041A (ja) | インターフェース回路 | |
JP5764107B2 (ja) | 差動増幅回路 | |
US9344081B2 (en) | Line driver with separate pre-driver for feed-through capacitance | |
US8767370B2 (en) | Providing noise protection in a signal transmission system | |
KR101706240B1 (ko) | 차동신호수신회로 및 이의 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200713 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220111 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20220111 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220428 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230111 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230411 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7393088 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |