KR20160097097A - 프탈레이트를 이용한 디바이스 패키징 설비 및 방법, 그리고 디바이스 처리 장치 - Google Patents

프탈레이트를 이용한 디바이스 패키징 설비 및 방법, 그리고 디바이스 처리 장치 Download PDF

Info

Publication number
KR20160097097A
KR20160097097A KR1020150027721A KR20150027721A KR20160097097A KR 20160097097 A KR20160097097 A KR 20160097097A KR 1020150027721 A KR1020150027721 A KR 1020150027721A KR 20150027721 A KR20150027721 A KR 20150027721A KR 20160097097 A KR20160097097 A KR 20160097097A
Authority
KR
South Korea
Prior art keywords
phthalate
temperature
heating
attached
bonding material
Prior art date
Application number
KR1020150027721A
Other languages
English (en)
Other versions
KR101657647B1 (ko
Inventor
지안 장
조슈아 피놀리스
시지안 루오
Original Assignee
피에스케이 주식회사
세미기어, 인코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피에스케이 주식회사, 세미기어, 인코포레이션 filed Critical 피에스케이 주식회사
Publication of KR20160097097A publication Critical patent/KR20160097097A/ko
Application granted granted Critical
Publication of KR101657647B1 publication Critical patent/KR101657647B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B23K1/203—Fluxing, i.e. applying flux onto surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81014—Thermal cleaning, e.g. decomposition, sublimation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81091—Under pressure
    • H01L2224/81092—Atmospheric pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81355—Bonding interfaces of the bump connector having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92143—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 프탈레이트를 이용하여 디바이스를 패키징하는 설비 및 방법, 그리고 디바이스 처리 장치에 관한 것이다. 본 발명의 일 실시예에 따른 디바이스 패키징 설비는, 제 1 디바이스와 제 2 디바이스 사이에 프탈레이트(phthalate)를 제공하여 상기 제 1 디바이스와 상기 제 2 디바이스를 서로 부착시키는 탑재 유닛; 서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 열처리하여 상기 프탈레이트를 제거하고 상기 제 1 디바이스와 상기 제 2 디바이스를 서로 고정시키는 처리 유닛; 및 서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 상기 탑재 유닛으로부터 상기 처리 유닛으로 이송하는 이송 유닛;을 포함할 수 있다.

Description

프탈레이트를 이용한 디바이스 패키징 설비 및 방법, 그리고 디바이스 처리 장치{DEVICE PACKAGING FACILITY AND METHOD, AND DEVICE PROCESSING APPARATUS UTILIZING PHTHALATE}
본 발명은 프탈레이트를 이용하여 디바이스를 패키징하는 설비 및 방법, 그리고 디바이스 처리 장치에 관한 것이다.
반도체 칩과 같은 디바이스가 제작되면, 이 디바이스를 기판과 같은 다른 디바이스에 탑재하는 패키징 공정이 수행된다. 특히, 칩을 다른 칩에 탑재하거나 패키지에 탑재하여 3D IC를 제작하는 3D 패키징 기술은 보다 높은 밀도의 팩킹을 가능하게 하며, 보다 짧은 칩 간 연결을 구현하고 배선의 자유도를 높여 고성능의 IC를 제공할 수 있다.
일반적으로, 반도체 패키징 공정은 디바이스를 다른 디바이스에 탑재하는 과정에서 플럭스(flux)를 이용한다. 플럭스는 디바이스들 간의 접촉 부위에 도포되어 이들을 서로 부착시키는 역할을 한다.
그러나, 플럭스는 인체에 해로운 유해 물질이며, 플럭스가 디바이스에 남아 있는 경우 디바이스의 정상적인 동작을 방해하여 그 성능을 저하시킬 수 있다. 따라서, 플럭스를 이용하는 종래의 반도체 패키징 공정은 서로 부착된 디바이스들을 처리하여 이들을 서로 접합시킨 뒤, 디바이스들에 남아 있는 플럭스를 제거하기 위해 디바이스들을 세정하고 건조하는 공정이 필수적으로 요구되었다.
본 발명의 실시예는 패키징 공정에서 플럭스 대신 프탈레이트를 사용함으로써 인체, 장비 및 환경에 미치는 영향을 감소시킬 수 있는 디바이스 패키징 설비 및 방법, 그리고 디바이스 처리 장치를 제공하는 것을 목적으로 한다.
본 발명의 실시예는 패키징에 플럭스를 이용하는 경우 디바이스들을 접합시킨 뒤 검사 전에 필수적으로 수반되는 세정 및 건조 공정을 배제시킬 수 있는 디바이스 패키징 설비 및 방법, 그리고 디바이스 처리 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 디바이스 패키징 설비는, 제 1 디바이스와 제 2 디바이스 사이에 프탈레이트(phthalate)를 제공하여 상기 제 1 디바이스와 상기 제 2 디바이스를 서로 부착시키는 탑재 유닛; 서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 열처리하여 상기 프탈레이트를 제거하고 상기 제 1 디바이스와 상기 제 2 디바이스를 서로 고정시키는 처리 유닛; 및 서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 상기 탑재 유닛으로부터 상기 처리 유닛으로 이송하는 이송 유닛;을 포함할 수 있다.
상기 제 1 디바이스는: 솔더 볼(solder ball), 반도체 칩 및 기판 중 적어도 하나를 포함하고, 상기 제 2 디바이스는: 상기 반도체 칩 및 상기 기판 중 적어도 하나를 포함할 수 있다.
상기 프탈레이트는: 디메틸 프탈레이트(dimethyl phthalate, DMP) 및 디이소부틸 프탈레이트(disobutyl phthalate, DIBP) 중 적어도 하나를 포함할 수 있다.
상기 탑재 유닛은: 상기 제 1 디바이스의 돌출 부위를 상기 프탈레이트에 담그어 상기 돌출 부위에 상기 프탈레이트를 묻히고, 상기 돌출 부위가 상기 제 2 디바이스에 접촉하도록 상기 제 1 디바이스 및 상기 제 2 디바이스 중 적어도 하나를 이동시킬 수 있다.
상기 탑재 유닛은: 상기 제 1 디바이스와 상기 제 2 디바이스 중 적어도 하나에 상기 프탈레이트를 바르고, 상기 프탈레이트가 발라진 부위에서 상기 제 1 디바이스와 상기 제 2 디바이스가 서로 접촉하도록 상기 제 1 디바이스 및 상기 제 2 디바이스 중 적어도 하나를 이동시킬 수 있다.
상기 탑재 유닛은: 상기 제 1 디바이스와 상기 제 2 디바이스 중 적어도 하나에 상기 프탈레이트로 만들어진 필름을 붙이거나 액적을 공급하고, 상기 필름이 붙여지거나 액적이 적용된 부위에서 상기 제 1 디바이스와 상기 제 2 디바이스가 서로 접촉하도록 상기 제 1 디바이스 및 상기 제 2 디바이스 중 적어도 하나를 이동시킬 수 있다.
상기 탑재 유닛은: 상기 제 1 디바이스와 상기 제 2 디바이스를 서로 접촉시키고, 상기 제 1 디바이스와 상기 제 2 디바이스 간 접촉 부위의 가장자리에 상기 프탈레이트를 제공하여 상기 제 1 디바이스와 상기 제 2 디바이스 간의 경계에 상기 프탈레이트가 흡수되거나 들러붙거나 위킹(wicking)되도록 할 수 있다.
상기 처리 유닛은: 서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 제 1 온도로 사전-가열하여 상기 프탈레이트를 증발시키고, 상기 제 1 디바이스와 상기 제 2 디바이스를 상기 제 1 온도보다 높은 제 2 온도로 가열하여 상기 제 1 디바이스와 상기 제 2 디바이스 간의 접촉 부위에 위치한 접합 물질을 용융시키고, 상기 제 1 디바이스와 상기 제 2 디바이스를 상기 제 2 온도보다 낮은 제 3 온도로 냉각시켜 상기 접합 물질을 응고시킬 수 있다.
상기 제 1 온도는 상기 프탈레이트의 끓는점보다 높거나 같고, 상기 제 2 온도는 상기 접합 물질의 녹는점보다 높거나 같고, 상기 제 3 온도는 상기 접합 물질의 녹는점보다 낮을 수 있다.
상기 처리 유닛은: 서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 180 내지 220 ℃로 사전-가열하여 상기 프탈레이트를 증발시킬 수 있다.
상기 처리 유닛은: 서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 180 내지 220 ℃로 60 초 이상 사전-가열하여 상기 프탈레이트를 증발시킬 수 있다.
상기 처리 유닛은: 서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 대기압 또는 상기 대기압보다 낮은 압력 하에서 사전-가열하여 상기 프탈레이트를 증발시킬 수 있다.
상기 처리 유닛은: 서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 질소 또는 포름산 증기를 함유한 질소에 노출시키면서 상기 제 1 온도로 사전-가열하여 상기 프탈레이트를 증발시킬 수 있다.
상기 처리 유닛은: 상기 프탈레이트를 증발시킨 후, 상기 제 1 디바이스와 상기 제 2 디바이스를 대기압 또는 상기 대기압보다 낮은 압력 하에서 포름산 증기에 노출시키면서 상기 제 1 온도보다 높은 제 4 온도로 가열하여 상기 접합 물질의 표면에 형성된 불순물을 제거할 수 있다.
서로 고정된 상기 제 1 디바이스와 상기 제 2 디바이스는 상기 디바이스 패키징 설비로부터 반출되어 검사 설비로 이송될 수 있다.
본 발명의 일 실시예에 따른 디바이스 패키징 방법은, 제 1 디바이스와 제 2 디바이스 사이에 프탈레이트를 제공하여 상기 제 1 디바이스와 상기 제 2 디바이스를 서로 부착시키는 단계; 서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 열처리하여 상기 프탈레이트를 제거하는 단계; 및 상기 제 1 디바이스와 상기 제 2 디바이스를 열처리하여 서로 고정시키는 단계;를 포함할 수 있다.
상기 제 1 디바이스는: 솔더 볼, 반도체 칩 및 기판 중 적어도 하나를 포함하고, 상기 제 2 디바이스는: 상기 반도체 칩 및 상기 기판 중 적어도 하나를 포함할 수 있다.
상기 프탈레이트는: 디메틸 프탈레이트(DMP) 및 디이소부틸 프탈레이트(DIBP) 중 적어도 하나를 포함할 수 있다.
상기 부착시키는 단계는: 상기 제 1 디바이스의 돌출 부위를 상기 프탈레이트에 담그어 상기 돌출 부위에 상기 프탈레이트를 묻히는 단계; 및 상기 돌출 부위가 상기 제 2 디바이스에 접촉하도록 상기 제 1 디바이스 및 상기 제 2 디바이스 중 적어도 하나를 이동시키는 단계;를 포함할 수 있다.
상기 부착시키는 단계는: 상기 제 1 디바이스와 상기 제 2 디바이스 중 적어도 하나에 상기 프탈레이트를 바르는 단계; 및 상기 프탈레이트가 발라진 부위에서 상기 제 1 디바이스와 상기 제 2 디바이스가 서로 접촉하도록 상기 제 1 디바이스 및 상기 제 2 디바이스 중 적어도 하나를 이동시키는 단계;를 포함할 수 있다.
상기 부착시키는 단계는: 상기 제 1 디바이스와 상기 제 2 디바이스 중 적어도 하나에 상기 프탈레이트로 만들어진 필름을 제공하는 단계; 및 상기 필름이 제공된 부위에서 상기 제 1 디바이스와 상기 제 2 디바이스가 서로 접촉하도록 상기 제 1 디바이스 및 상기 제 2 디바이스 중 적어도 하나를 이동시키는 단계;를 포함할 수 있다.
상기 부착시키는 단계는: 상기 제 1 디바이스와 상기 제 2 디바이스를 서로 접촉시키는 단계; 및 상기 제 1 디바이스와 상기 제 2 디바이스 간의 경계에 상기 프탈레이트가 흡수되거나 들러붙거나 위킹되도록 상기 제 1 디바이스와 상기 제 2 디바이스 간 접촉 부위의 가장자리에 상기 프탈레이트를 제공하는 단계;를 포함할 수 있다.
상기 프탈레이트를 제거하는 단계는: 서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 제 1 온도로 사전-가열하여 상기 프탈레이트를 증발시키는 단계를 포함하고, 상기 고정시키는 단계는: 상기 제 1 디바이스와 상기 제 2 디바이스를 상기 제 1 온도보다 높은 제 2 온도로 가열하여 상기 제 1 디바이스와 상기 제 2 디바이스 간의 접촉 부위에 위치한 접합 물질을 용융시키는 단계; 및 상기 제 1 디바이스와 상기 제 2 디바이스를 상기 제 2 온도보다 낮은 제 3 온도로 냉각시켜 상기 접합 물질을 응고시키는 단계;를 포함할 수 있다.
상기 제 1 온도는 상기 프탈레이트의 끓는점보다 높거나 같고, 상기 제 2 온도는 상기 접합 물질의 녹는점보다 높거나 같고, 상기 제 3 온도는 상기 접합 물질의 녹는점보다 낮을 수 있다.
상기 프탈레이트를 증발시키는 단계는: 서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 180 내지 220 ℃로 사전-가열하는 단계를 포함할 수 있다.
상기 사전-가열하는 단계는: 서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 180 내지 220 ℃로 60 초 이상 사전-가열하는 단계를 포함할 수 있다.
상기 프탈레이트를 증발시키는 단계는: 서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 대기압 또는 상기 대기압보다 낮은 압력 하에서 사전-가열하는 단계를 포함할 수 있다.
상기 프탈레이트를 증발시키는 단계는: 서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 질소 또는 포름산 증기를 함유한 질소에 노출시키면서 상기 제 1 온도로 사전-가열하는 단계를 포함할 수 있다.
상기 디바이스 패키징 방법은 상기 프탈레이트를 증발시키는 단계 후, 상기 제 1 디바이스와 상기 제 2 디바이스를 대기압 또는 상기 대기압보다 낮은 압력 하에서 포름산 증기에 노출시키면서 상기 제 1 온도보다 높은 제 4 온도로 가열하여 상기 접합 물질의 표면에 형성된 불순물을 제거하는 단계를 더 포함할 수 있다.
서로 고정된 상기 제 1 디바이스와 상기 제 2 디바이스는 디바이스 패키징 설비로부터 반출되어 검사 설비에 의해 검사될 수 있다.
본 발명의 일 실시예에 따른 디바이스 처리 장치는 공정 챔버, 디바이스 지지대 및 히터를 포함할 수 있다. 제 1 및 제 2 디바이스는 프탈레이트를 이용하여 서로 부착되고, 상기 공정 챔버 내에서 열처리되어 상기 프탈레이트를 제거하고 상기 제 1 디바이스를 상기 제 2 디바이스에 영구적으로 고정시킬 수 있다. 상기 디바이스 지지대는 상기 공정 챔버 내에 배치되어 서로 부착되어 있는 상기 제 1 및 제 2 디바이스를 지지할 수 있다. 상기 히터는 서로 부착되어 있는 상기 제 1 및 제 2 디바이스를 가열할 수 있다.
상기 제 1 디바이스는: 솔더 볼, 반도체 칩 및 기판 중 적어도 하나를 포함하고, 상기 제 2 디바이스는: 상기 반도체 칩 및 상기 기판 중 적어도 하나를 포함할 수 있다.
상기 프탈레이트는: 디메틸 프탈레이트(DMP) 및 디이소부틸 프탈레이트(DIBP) 중 적어도 하나를 포함할 수 있다.
상기 히터는: 서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 제 1 온도로 사전-가열하여 상기 프탈레이트를 증발시키고, 상기 제 1 디바이스와 상기 제 2 디바이스를 상기 제 1 온도보다 높은 제 2 온도로 가열하여 상기 제 1 디바이스와 상기 제 2 디바이스 간의 접촉 부위에 위치한 접합 물질을 용융시키고, 상기 제 1 디바이스와 상기 제 2 디바이스를 상기 제 2 온도보다 낮은 제 3 온도로 냉각시켜 상기 접합 물질을 응고시킬 수 있다.
상기 제 1 온도는 상기 프탈레이트의 끓는점보다 높거나 같고, 상기 제 2 온도는 상기 접합 물질의 녹는점보다 높거나 같고, 상기 제 3 온도는 상기 접합 물질의 녹는점보다 낮을 수 있다.
상기 히터는: 서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 180 내지 220 ℃로 사전-가열하여 상기 프탈레이트를 증발시킬 수 있다.
상기 히터는: 서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 180 내지 220 ℃로 60 초 이상 사전-가열하여 상기 프탈레이트를 증발시킬 수 있다.
상기 디바이스 처리 장치는 사전-가열 시, 상기 공정 챔버의 내부 압력을 대기압 또는 상기 대기압보다 낮은 압력으로 유지시키는 압력 조절부를 더 포함할 수 있다.
상기 디바이스 처리 장치는 사전-가열 시, 상기 공정 챔버에 질소 또는 포름산 증기를 함유한 질소를 공급하는 유체 공급부를 더 포함할 수 있으며, 상기 유체 공급부는 질소 버블러(bubbler) 또는 질소 공급기를 포함할 수 있다.
상기 유체 공급부는: 사전-가열 후, 상기 공정 챔버에 포름산 증기를 공급하고, 상기 히터는: 사전-가열 후, 상기 제 1 디바이스와 상기 제 2 디바이스를 상기 제 1 온도보다 높은 제 4 온도로 가열하여 상기 접합 물질의 표면에 형성된 불순물을 제거할 수 있다.
본 발명의 실시예에 따르면, 패키징 공정에서 플럭스 대신 프탈레이트를 사용하여 인체, 장비 및 환경에 미치는 영향을 최소화할 수 있다.
본 발명의 실시예에 따르면, 디바이스들을 접합시킨 뒤 세정 및 건조를 거치지 않고 곧바로 검사를 실시할 수 있어 생산 공정을 단순화시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 디바이스 패키징 설비의 개략적인 구조도이다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 디바이스 탑재 과정을 설명하기 위한 예시적인 도면들이다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 디바이스 탑재 과정을 설명하기 위한 예시적인 도면들이다.
도 8 내지 도 10은 본 발명의 또 다른 실시예에 따른 디바이스 탑재 과정을 설명하기 위한 예시적인 도면들이다.
도 11 및 도 12는 본 발명의 또 다른 실시예에 따른 디바이스 탑재 과정을 설명하기 위한 예시적인 도면들이다.
도 13은 본 발명의 일 실시예에 따른 디바이스 처리 장치의 예시적인 도면이다.
도 14는 본 발명의 일 실시예에 따라 프탈레이트를 증발시키는 과정을 설명하기 위한 예시적인 도면이다.
도 15 및 도 16은 본 발명의 일 실시예에 따라 제 1 및 제 2 디바이스들을 서로 접합시키는 과정을 설명하기 위한 예시적인 도면이다.
도 17은 본 발명의 다른 실시예에 따라 프탈레이트를 증발시킨 후 접합 물질에 남아 있는 불순물을 제거하는 과정을 설명하기 위한 예시적인 도면이다.
도 18은 본 발명의 일 실시예에 따른 디바이스 패키징 방법의 예시적인 흐름도이다.
도 19는 본 발명의 일 실시예에 따라 디바이스를 탑재하는 과정을 설명하기 위한 예시적인 흐름도이다.
도 20은 본 발명의 다른 실시예에 따라 디바이스를 탑재하는 과정을 설명하기 위한 예시적인 흐름도이다.
도 21은 본 발명의 또 다른 실시예에 따라 디바이스를 탑재하는 과정을 설명하기 위한 예시적인 흐름도이다.
도 22는 본 발명의 또 다른 실시예에 따라 디바이스를 탑재하는 과정을 설명하기 위한 예시적인 흐름도이다.
도 23은 본 발명의 실시예에 따라 디메틸 프탈레이트(DMP)가 코너에 적용된 다이의 평면 모습을 나타내는 이미지이다.
도 24는 본 발명의 실시예에 따라 디메틸 프탈레이트(DMP)로 부착된 다이와 PCB 쿠폰의 모습을 나타내는 이미지이다.
도 25는 본 발명의 실시예에 따라 샘플들이 탑재된 캐리어 웨이퍼의 모습을 나타내는 이미지이다.
도 26a는 샘플 제작 후 다이의 코너 위치를 나타내는 광학 현미경 이미지이고, 도 26b는 이송 테스트 후 다이의 코너 위치를 나타내는 광학 현미경 이미지이다.
도 27a 내지 도 27d는 디메틸 프탈레이트(DMP)로 부착된 솔더 볼과 구리 패드의 리플로우 공정 후 광학 현미경 이미지이다.
도 28a 및 도 28b는 디메틸 프탈레이트(DMP)로 부착된 솔더 볼과 구리 패드의 리플로우 공정 후 SEM 이미지이다.
도 29a 및 도 29b는 디메틸 프탈레이트(DMP)로 부착된 솔더 볼과 PCB의 리플로우 공정 후 SEM 이미지이다.
도 30a 내지 도 30d는 디이소부틸 프탈레이트(DIBP)로 부착된 솔더 볼과 구리 패드의 리플로우 공정 후 광학 현미경 이미지이다.
도 31a 및 도 31b는 디이소부틸 프탈레이트(DIBP)로 부착된 솔더 볼과 구리 패드의 리플로우 공정 후 SEM 이미지이다.
도 32a 및 도 32b는 디이소부틸 프탈레이트(DIBP)로 부착된 솔더 볼과 PCB의 리플로우 공정 후 SEM 이미지이다.
본 발명의 다른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
만일 정의되지 않더라도, 여기서 사용되는 모든 용어들(기술 혹은 과학 용어들을 포함)은 이 발명이 속한 종래 기술에서 보편적 기술에 의해 일반적으로 수용되는 것과 동일한 의미를 가진다. 일반적인 사전들에 의해 정의된 용어들은 관련된 기술 그리고/혹은 본 출원의 본문에 의미하는 것과 동일한 의미를 갖는 것으로 해석될 수 있고, 그리고 여기서 명확하게 정의된 표현이 아니더라도 개념화되거나 혹은 과도하게 형식적으로 해석되지 않을 것이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다' 및/또는 이 동사의 다양한 활용형들 예를 들어, '포함', '포함하는', '포함하고', '포함하며' 등은 언급된 조성, 성분, 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 조성, 성분, 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 본 명세서에서 '및/또는' 이라는 용어는 나열된 구성들 각각 또는 이들의 다양한 조합을 가리킨다.
본 발명의 실시예는 반도체 패키징에 있어서 종래에 디바이스들 간의 접착을 위해 사용되던 플럭스 대신 프탈레이트를 이용하여 패키징을 실시한다. 프탈레이트는 플라스틱 성형 시 가소제로 사용되는 화학 첨가제로서, 특히 폴리염화비닐(PVC)을 부드럽게 하기 위해 사용되는 물질이다. 본 발명의 실시예는 이 프탈레이트, 특히 디메틸 프탈레이트(dimethyl phthalate, DMP) 또는 디이소부틸 프탈레이트(disobutyl phthalate, DIBP)를 반도체 패키징에 활용하여, 종래에 플럭스를 사용함으로써 야기되던 각종 문제들을 해결하고, 생산 공정을 단순화시켜 제조비를 절감시킬 수 있다.
이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 디바이스 패키징 설비(1)의 개략적인 구조도이다.
도 1을 참조하면, 상기 디바이스 패키징 설비(1)는 둘 이상의 디바이스들을 서로 접합시킴으로써 반도체 패키징을 실시하는 설비로서, 탑재 유닛(10), 처리 유닛(20) 및 이송 유닛(30)을 포함할 수 있다.
상기 탑재 유닛(10)은 제 1 디바이스와 제 2 디바이스 사이에 프탈레이트를 제공하여 상기 제 1 디바이스와 상기 제 2 디바이스를 서로 부착시킬 수 있다. 상기 처리 유닛(20)은 서로 부착된 제 1 디바이스와 제 2 디바이스를 열처리하여 상기 프탈레이트를 제거하고, 상기 제 1 디바이스와 상기 제 2 디바이스를 서로 고정시킬 수 있다. 상기 이송 유닛(30)은 서로 부착된 제 1 디바이스와 제 2 디바이스를 상기 탑재 유닛(10)으로부터 상기 처리 유닛(20)으로 이송할 수 있다.
상기 제 1 디바이스는 상기 제 2 디바이스에 탑재되어 접합되는 탑재 물건으로서, 일 예로 솔더 볼(solder ball), 반도체 칩 및 기판 중 적어도 하나를 포함하나 이에 제한되지는 않는다. 또한, 상기 제 2 디바이스는 상기 제 1 디바이스를 탑재하는 피탑재 물건으로서, 일 예로 반도체 칩 및 기판 중 적어도 하나를 포함할 수 있으나 이에 제한되지는 않는다. 다시 말해, 상기 제 1 및 제 2 디바이스는 반도체 패키징에 있어서 서로 접합되어 고정되는 임의의 물건들일 수 있다.
본 발명의 실시예에 따르면, 상기 디바이스 패키징에 사용되는 프탈레이트는 디메틸 프탈레이트(DMP) 및 디이소부틸 프탈레이트(DIBP) 중 적어도 하나를 포함할 수 있다.
상기 탑재 유닛(10)은 상기 제 1 디바이스와 상기 제 2 디바이스 사이에 프탈레이트를 제공하여 상기 제 1 디바이스와 상기 제 2 디바이스를 서로 부착시키는 디바이스 탑재 공정을 실시한다.
본 발명의 일 실시예에 따르면, 상기 탑재 유닛(10)은 상기 제 1 디바이스의 돌출 부위를 프탈레이트에 담그어 상기 돌출 부위에 상기 프탈레이트를 묻히고, 상기 돌출 부위가 상기 제 2 디바이스에 접촉하도록 상기 제 1 디바이스 및 상기 제 2 디바이스 중 적어도 하나를 이동시킬 수 있다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 디바이스 탑재 과정을 설명하기 위한 예시적인 도면들이다.
도 2를 참조하면, 상기 탑재 유닛(10)은 먼저 상기 제 1 디바이스(100)의 돌출 부위(110)를 프탈레이트(300)에 담그어 상기 돌출 부위(110)에 상기 프탈레이트(300)를 묻힐 수 있다. 이와 같이 상기 제 1 디바이스(100)의 돌출 부위(110)에 프탈레이트(300)를 묻히기 위해, 상기 탑재 유닛(10)은 상기 제 1 디바이스(100)를 들어 올릴 수 있는 승강 장비를 구비할 수 있다.
그러고 나서, 도 3 및 도 4를 참조하면, 상기 탑재 유닛(10)은 프탈레이트(300)가 묻은 상기 돌출 부위(110)가 상기 제 2 디바이스(200)에 구비된 패드(210)에 접촉하도록 상기 제 1 디바이스(100) 및 상기 제 2 디바이스(200) 중 적어도 하나를 이동시킬 수 있다.
도 3에 도시된 실시예는 상기 탑재 유닛(10)이 제 1 디바이스(100)를 제 2 디바이스(200)를 향해 이동시켜 상기 돌출 부위(110)를 상기 제 2 디바이스(200)의 패드(210)에 접촉시켰으나, 실시예에 따라 상기 탑재 유닛(10)은 제 2 디바이스(200)를 제 1 디바이스(100)를 향해 이동시켜 접촉시킬 수도 있으며, 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200)를 모두 이동시켜 접촉시킬 수도 있다. 이 경우, 상기 탑재 유닛(10)은 상기 제 2 디바이스(200)를 들어 올릴 수 있는 승강 장비를 구비할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 탑재 유닛(10)은 제 1 디바이스(100)와 제 2 디바이스(200) 중 적어도 하나에 프탈레이트(300)를 바르고 상기 프탈레이트(300)에서 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200)가 서로 접촉하도록 상기 제 1 디바이스(100) 및 상기 제 2 디바이스(200) 중 적어도 하나를 이동시킬 수 있다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 디바이스 탑재 과정을 설명하기 위한 예시적인 도면들이다.
도 5를 참조하면, 상기 탑재 유닛(10)은 먼저 제 1 디바이스(100)와 제 2 디바이스(200) 중 적어도 하나에 프탈레이트(300)를 바를 수 있다. 도 5에 도시된 실시예는 상기 탑재 유닛(10)이 제 2 디바이스(200)의 패드(210)에 프탈레이트(300)를 발랐으나, 이에 제한되지 않고 상기 탑재 유닛(10)은 제 1 디바이스(100)의 접촉 부위에 프탈레이트(300)를 바를 수도 있으며, 실시예에 따라 상기 제 1 디바이스(100)의 접촉 부위와 상기 제 2 디바이스(200)의 접촉 부위 둘 모두에 프탈레이트(300)를 바를 수도 있다.
또한, 도 5에 도시된 바와 같이, 상기 탑재 유닛(10)은 제 2 디바이스(200)의 접촉 부위에 프탈레이트(300)의 액적을 떨어뜨리는 방식으로 디바이스에 프탈레이트(300)를 발랐으나, 실시예에 따라 도 6에 도시된 바와 같이, 상기 탑재 유닛(10)은 제 2 디바이스(200)에 구멍(221)이 뚫린 스텐실(220)을 댈 수 있다. 상기 스텐실(220) 위로 프탈레이트(300)가 펴 발라짐으로써 디바이스에 프탈레이트(300)를 바를 수도 있다. 이 실시예에 따르면, 상기 스텐실(220)에 뚫린 구멍(221)의 위치는 제 2 디바이스(200)의 접촉 부위, 예컨대 패드(210)의 위치에 대응할 수 있다.
그러고 나서, 도 7을 참조하면, 상기 탑재 유닛(10)은 프탈레이트(300)가 발라진 부위에서 제 1 디바이스(100)와 제 2 디바이스(200)가 서로 접촉하도록 상기 제 1 디바이스(100) 및 상기 제 2 디바이스(200) 중 적어도 하나를 이동시킬 수 있다.
도 3과 관련하여 위에서 언급한 바와 같이, 제 1 디바이스(100)와 제 2 디바이스(200)를 서로 접촉시키기 위해 상기 탑재 유닛(10)은 제 1 디바이스(100)만을 이동시키거나, 제 2 디바이스(200)만을 이동시키거나, 또는 제 1 디바이스(100)와 제 2 디바이스(200) 둘 모두를 이동시킬 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 탑재 유닛(10)은 제 1 디바이스(100)와 제 2 디바이스(200) 중 적어도 하나에 프탈레이트(300)로 만들어진 필름을 적용하고, 상기 필름이 적용된 부위에서 제 1 디바이스(100)와 제 2 디바이스(200)가 서로 접촉하도록 상기 제 1 디바이스(100) 및 상기 제 2 디바이스(200) 중 적어도 하나를 이동시킬 수 있다.
도 8 내지 도 10은 본 발명의 또 다른 실시예에 따른 디바이스 탑재 과정을 설명하기 위한 예시적인 도면들이다.
도 8을 참조하면, 상기 탑재 유닛(10)은 먼저 제 1 디바이스(100)와 제 2 디바이스(200) 중 적어도 하나에 프탈레이트(300)로 만들어진 필름을 적용할 수 있다. 예를 들어, 도 8에 도시된 바와 같이, 상기 탑재 유닛(10)은 제 2 디바이스(200)에서 패드(210)가 구비된 면에 프탈레이트(300)로 만들어진 필름을 적용할 수 있다. 이를 위해, 상기 탑재 유닛(10)은 상기 필름을 제 2 디바이스(200)로 이동시켜 상기 필름이 적용될 면에 상기 필름이 부착되도록 가압할 수 있는 구동 수단을 포함할 수 있다.
그러고 나서, 도 9를 참조하면, 상기 탑재 유닛(10)은 상기 필름이 적용된 부위에서 제 1 디바이스(100)와 제 2 디바이스(200)가 서로 접촉하도록 상기 제 1 디바이스(100) 및 상기 제 2 디바이스(200) 중 적어도 하나를 이동시킬 수 있다.
마찬가지로, 상기 탑재 유닛(10)은 제 1 디바이스(100)와 제 2 디바이스(200)를 서로 접촉시키기 위해 상기 제 1 디바이스(100)만을 이동시키거나, 상기 제 2 디바이스(200)만을 이동시키거나, 또는 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200) 둘 모두를 이동시킬 수 있다.
그 결과, 도 10에 도시된 바와 같이, 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200) 사이의 공간은 프탈레이트(300)로 채워질 수 있으며, 상기 필름의 두께에 따라 상기 공간 전체가 프탈레이트(300)로 채워지거나 일부만이 채워질 수도 있다.
본 발명의 또 다른 실시예에 따르면, 상기 탑재 유닛(10)은 제 1 디바이스(100)와 제 2 디바이스(200)를 서로 접촉시키고, 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200) 간 접촉 부위의 가장자리에 프탈레이트(300)를 제공하여 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200) 간의 경계에 상기 프탈레이트(300)가 흡수되거나 들러붙거나 위킹(wicking)되도록 할 수 있다.
도 11 및 도 12는 본 발명의 또 다른 실시예에 따른 디바이스 탑재 과정을 설명하기 위한 예시적인 도면들이다.
이 실시예에 따르면, 도 11에 도시된 바와 같이, 상기 탑재 유닛(10)은 제 1 및 제 2 디바이스(100, 200)를 먼저 접촉시킨 후 디바이스들 간의 접촉 부위에 프탈레이트(300)를 제공할 수 있다.
예를 들어, 상기 탑재 유닛(10)은 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200) 간 접촉 부위의 가장자리에 프탈레이트(300)의 액적을 떨어뜨림으로써 상기 접촉 부위에 상기 프탈레이트(300)를 제공할 수 있다. 실시예에 따라, 상기 프탈레이트(300)는 상기 접촉 부위의 가장자리에서 복수의 지점에 제공될 수도 있다.
그 결과, 도 12에 도시된 바와 같이, 상기 프탈레이트(300)는 모세관 현상에 의해 제 1 디바이스(100)와 제 2 디바이스(200) 간의 경계에 걸쳐 흡수됨으로써 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200) 사이의 공간 전체 또는 일부에 채워질 수 있다.
상기 이송 유닛(20)은 전술한 탑재 공정을 통해 서로 부착된 제 1 디바이스(100)와 제 2 디바이스(200)를 처리 유닛(30)으로 이송할 수 있다. 상기 이송 유닛(20)은 상기 탑재 유닛(10)과 상기 처리 유닛(30) 사이에 구비되어 제 1 디바이스(100)와 제 2 디바이스(200)를 나르는 로봇, 컨베이어 등을 포함할 수 있으나, 이에 제한되지 않고 디바이스를 이송하기 위해 사용되는 장치는 실시예에 따라 다양한 형태로 구현될 수 있다.
상기 처리 유닛(30)은 이송된 디바이스들을 열처리하여 프탈레이트(300)를 제거하고 디바이스들을 서로 고정시켜 패키징 공정을 완료할 수 있다.
본 발명의 실시예에 따르면, 상기 처리 유닛(30)은 프탈레이트(300)를 이용하여 서로 부착된 제 1 디바이스(100)와 제 2 디바이스(200)를 열처리하여 상기 프탈레이트(300)를 제거하고, 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200)를 서로 고정시키도록 제 1 디바이스(100) 및 제 2 디바이스(200)를 처리하는 디바이스 처리 장치를 포함할 수 있다.
도 13은 본 발명의 일 실시예에 따른 디바이스 처리 장치(301)의 예시적인 도면이다.
도 13에 도시된 바와 같이, 본 발명의 일 실시예에 따르면, 상기 디바이스 처리 장치(301)는 공정 챔버(31), 디바이스 지지대(32) 및 히터(33)를 포함할 수 있다.
상기 공정 챔버(31)는 디바이스 처리 공정이 수행되는 공간을 제공할 수 있다. 상기 디바이스 지지대(32)는 상기 공정 챔버(31) 내에 배치되어 서로 부착되어 있는 제 1 디바이스(100)와 제 2 디바이스(200)를 지지할 수 있다. 상기 히터(33)는 서로 부착되어 있는 제 1 디바이스(100)와 제 2 디바이스(200)를 가열할 수 있다.
본 발명의 실시예에 따르면, 상기 처리 유닛(30)은 서로 부착된 제 1 디바이스(100)와 제 2 디바이스(200)를 제 1 온도로 사전-가열하여 프탈레이트(300)를 제거하고, 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200)를 상기 제 1 온도보다 높은 제 2 온도로 가열하여 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200) 간의 접촉 부위에 위치한 접합 물질(110)을 용융시키고, 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200)를 상기 제 2 온도보다 낮은 제 3 온도로 냉각시켜 상기 접합 물질(110)을 응고시킬 수 있다.
도 14는 본 발명의 일 실시예에 따라 프탈레이트(300)를 제거하는 과정을 설명하기 위한 예시적인 도면이다.
도 14를 참조하면, 상기 처리 유닛(30)은 디바이스들을 서로 접합시키기 전에 먼저 디바이스들을 제 1 온도 T1로 사전-가열하여 디바이스들 사이에 제공된 프탈레이트(300)를 제거할 수 있다. 이를 위해, 상기 히터(33)는 서로 부착되어 있는 제 1 디바이스(100)와 제 2 디바이스(200)를 상기 제 1 온도 T1로 사전-가열할 수 있다.
이 실시예에 따르면, 상기 제 1 온도 T1는 프탈레이트(300)의 끓는점보다 낮을 수 있다.
구체적으로, 상기 히터(33)는 서로 부착되어 있는 제 1 디바이스(100)와 제 2 디바이스(200)를 180 내지 220 ℃로 사전-가열하여 상기 프탈레이트(300)를 제거할 수 있다. 이 경우, 상기 히터(33)는 서로 부착되어 있는 제 1 디바이스(100)와 제 2 디바이스(200)를 180 내지 220 ℃로 60 초 이상 사전-가열할 수 있다.
본 발명의 일 실시예에 따르면, 상기 프탈레이트(300)의 제거를 위한 사전-가열 시, 상기 공정 챔버(31)의 내부 압력 P1은 대기압 또는 상기 대기압보다 낮은 압력으로 유지될 수 있다. 이를 위해, 상기 디바이스 처리 장치(301)는 상기 공정 챔버(31)의 내부 압력을 조절하는 압력 조절부(35)를 포함할 수 있다. 상기 압력 조절부(35)는 펌프 또는 컴프레서와 같은 배기 수단을 이용하여 상기 공정 챔버(31)의 내부 압력을 기 결정된 압력으로 조절 및 유지시킬 수 있다.
본 발명의 일 실시예에 따르면, 상기 프탈레이트(300)의 제거를 위한 사전-가열 시, 상기 공정 챔버(31)에 건조 질소 또는 포름산 증기를 함유한 질소가 공급될 수 있다. 이를 위해, 상기 디바이스 처리 장치(301)는 상기 공정 챔버(31)에 공정에 요구되는 유체를 공급하는 공급부(34), 예컨대 버블러(bubbler) 또는 산성 증기(acid vapor) 공급기를 포함할 수 있다. 상기 공급부(34)는 유체를 보관하는 보관 용기로부터 배관을 통해 상기 공정 챔버(31)로 상기 유체를 공급할 수 있으며, 상기 배관에 밸브와 같은 유량 공급 수단이 구비되어 상기 공정 챔버(31)에 공급되는 유체의 유량을 조절할 수 있다.
이 실시예에 따르면, 제 1 디바이스(100)와 제 2 디바이스(200)의 경계에 접착을 위해 제공된 프탈레이트(300)는 사전-가열을 통해 기체로 상변화하여 공정 챔버(31) 밖으로 배출될 수 있으며, 상기 프탈레이트(300)의 제거를 위해 공정 유체로 질소 기체가 사용되거나 질소와 포름산을 혼합한 기체가 사용될 수 있다.
상기 프탈레이트(300)를 제거한 뒤, 상기 처리 유닛(30)은 제 1 디바이스(100)와 제 2 디바이스(200)를 상기 제 1 온도 T1보다 높은 제 2 온도로 가열하여 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200) 간의 접촉 부위에 위치한 접합 물질(110)을 용융시키고, 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200)를 상기 제 2 온도보다 낮은 제 3 온도로 냉각시켜 상기 접합 물질(110)을 응고시킬 수 있다.
도 15 및 도 16은 본 발명의 일 실시예에 따라 제 1 및 제 2 디바이스들(100, 200)을 서로 접합시키는 과정을 설명하기 위한 예시적인 도면이다.
도 15를 참조하면, 상기 처리 유닛(30)은 상기 프탈레이트(300)가 제거된 제 1 및 제 2 디바이스들(100, 200)을 상기 제 1 온도 T1보다 높은 제 2 온도 T2로 가열하여 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200) 간의 접촉 부위에 위치한 접합 물질(110)을 용융시킬 수 있다.
이를 위해, 상기 히터(33)는 상기 제 1 및 제 2 디바이스들(100, 200)을 제 2 온도 T2로 가열할 수 있다. 그 결과, 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200) 사이에 위치한 접합 물질(110), 예컨대 솔더 범프(solder bump)가 녹아 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200) 사이의 경계에 맺혀 있을 수 있다.
이 때, 상기 공급부(34)는 상기 공정 챔버(31)에 포름산을 공급할 수 있다. 또한, 상기 압력 조절부(35)는 상기 공정 챔버(31)의 내부 압력 P2을 대기압 또는 상기 대기압보다 낮은 압력으로 유지할 수 있다.
그 뒤, 도 16을 참조하면, 상기 처리 유닛(30)은 상기 제 1 및 제 2 디바이스들(100, 200)을 상기 제 2 온도 T2보다 낮은 제 3 온도 T3로 냉각시켜 상기 접합 물질(110)을 응고시킬 수 있다. 그 결과, 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200)는 상기 접합 물질(110)에 의해 서로 고정되어 접합될 수 있다.
여기서, 제 2 온도 T2는 상기 접합 물질(110)의 녹는점보다 높거나 같고, 제 3 온도 T3는 상기 접합 물질(110)의 녹는점보다 낮을 수 있다. 상기 제 2 온도 T2 및 상기 제 3 온도 T3는 상기 접합 물질(110)의 종류에 따라 달라질 수 있으며, 상기 접합 물질(110)은 전술한 바와 같이 솔더 외에 다른 종류의 금속, 금속 합금, 금속을 함유한 수지 등 다양하게 구성될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 처리 유닛(30)은 프탈레이트(300)를 제거한 후, 제 1 디바이스(100)와 제 2 디바이스(200)를 대기압 또는 상기 대기압보다 낮은 압력 하에서 포름산 증기에 노출시키면서 상기 제 1 온도보다 높은 제 4 온도로 가열하여 상기 접합 물질(110)의 표면에 형성된 불순물을 제거할 수 있다.
도 17은 본 발명의 다른 실시예에 따라 프탈레이트를 제거한 후 접합 물질(110)에 남아 있는 불순물을 제거하는 과정을 설명하기 위한 예시적인 도면이다.
도 17을 참조하면, 상기 처리 유닛(30)은 도 14와 같이 사전-가열을 통해 제 1 및 제 2 디바이스들(100, 200) 사이의 프탈레이트(300)를 제거한 뒤 상기 접합 물질(110)을 용융시키기 전에, 상기 제 1 및 제 2 디바이스들(100, 200)을 제 4 온도 T4로 열처리하여 상기 접합 물질(110)의 표면에 형성된 불순물을 제거하는 공정을 추가로 수행할 수 있다.
이를 위해, 상기 히터(33)는 상기 제 1 및 제 2 디바이스들(100, 200)을 상기 제 1 온도 T1보다 높은 제 4 온도 T4로 가열할 수 있다. 또한, 상기 공급부(34)는 상기 공정 챔버(31)에 포름산을 공급할 수 있으며, 실시예에 따라 질소가 혼합된 포름산을 공급할 수도 있다. 또한, 상기 압력 조절부(35)는 상기 공정 챔버(31)의 내부 압력 P4을 대기압 또는 상기 대기압보다 낮은 압력으로 유지할 수 있다.
상기 불순물은 상기 접합 물질(110)의 표면에 형성되어 있는 물질로서, 상기 접합 물질(110)과 함께 용융되어 제 1 디바이스(100)와 제 2 디바이스(200) 간의 접합 부위에 포함되는 경우 디바이스의 성능을 저해할 수 있는 물질이다. 일 예로, 상기 접합 물질(110)이 금속을 포함하는 경우, 상기 불순물은 그 금속의 산화물일 수 있다.
전술한 바와 같이, 프탈레이트(300)의 제거, 접합 물질(110)의 용융 및 응고를 통해 서로 고정된 제 1 디바이스(100)와 제 2 디바이스(200)는 상기 디바이스 패키징 설비(1)로부터 반출되어 패키징 공정이 완료될 수 있다.
다시 말해, 디바이스들 간의 접착을 위해 플럭스를 이용한 종래의 패키징 공정과 달리, 프탈레이트를 이용한 본 발명의 실시예에 따르면, 상기 접합 물질의 용융 전에 실시되는 사전-가열을 통해 상기 프탈레이트가 제거됨으로써 별도의 세정 및 건조 공정을 수행할 필요가 없다.
그 결과, 본 발명의 실시예에 따른 패키징은 종래의 패키징에 비해 공정 단계가 줄어들어 생산 과정이 단순화되고 제조비가 절감되는 효과를 거둘 수 있다.
이와 같이 패키징이 완료된 디바이스들은 세정 및 건조 공정을 거치지 않고 곧바로 검사 설비로 이송되어 검사될 수 있다.
도 18은 본 발명의 일 실시예에 따른 디바이스 패키징 방법(400)의 예시적인 흐름도이다.
상기 디바이스 패키징 방법(400)은 전술한 본 발명의 실시예에 따른 디바이스 패키징 설비(1)에 의해 수행될 수 있다.
도 18에 도시된 바와 같이, 상기 디바이스 패키징 방법(400)은, 제 1 디바이스(100)와 제 2 디바이스(200) 사이에 프탈레이트(300)를 제공하여 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200)를 서로 부착하는 단계(S410), 서로 부착된 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200)를 열처리하여 상기 프탈레이트(300)를 제거하는 단계(S420), 및 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200)를 열처리하여 서로 고정시키는 단계(S430)를 포함할 수 있다.
상기 제 1 디바이스(100)는 솔더 볼, 반도체 칩 및 기판 중 적어도 하나를 포함할 수 있으나, 이에 제한되지는 않는다. 상기 제 2 디바이스(200)는 반도체 칩 및 기판 중 적어도 하나를 포함할 수 있으나, 이에 제한되지는 않는다.
상기 프탈레이트(300)는 디메틸 프탈레이트(DMP) 및 디이소부틸 프탈레이트 중 적어도 하나를 포함할 수 있다.
도 19는 본 발명의 일 실시예에 따라 디바이스를 탑재하는 과정을 설명하기 위한 예시적인 흐름도이다.
도 19에 도시된 바와 같이, 본 발명의 일 실시예에 따르면, 상기 부착시키는 단계(S410)는, 상기 제 1 디바이스(100)의 돌출 부위(110)를 상기 프탈레이트(300)에 담그어 상기 돌출 부위(110)에 상기 프탈레이트(300)를 묻히는 단계(S411), 및 상기 돌출 부위(110)가 상기 제 2 디바이스(200)에 접촉하도록 상기 제 1 디바이스(100) 및 상기 제 2 디바이스(200) 중 적어도 하나를 이동시키는 단계(S412)를 포함할 수 있다.
도 20은 본 발명의 다른 실시예에 따라 디바이스를 탑재하는 과정을 설명하기 위한 예시적인 흐름도이다.
도 20에 도시된 바와 같이, 본 발명의 다른 실시예에 따르면, 상기 부착시키는 단계(S410)는, 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200) 중 적어도 하나에 상기 프탈레이트(300)를 바르는 단계(S413), 및 상기 프탈레이트(300)가 발라진 부위에서 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200)가 서로 접촉하도록 상기 제 1 디바이스(100) 및 상기 제 2 디바이스(200) 중 적어도 하나를 이동시키는 단계(S414)를 포함할 수 있다.
도 21은 본 발명의 또 다른 실시예에 따라 디바이스를 탑재하는 과정을 설명하기 위한 예시적인 흐름도이다.
도 21에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따르면, 상기 부착시키는 단계(S410)는, 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200) 중 적어도 하나에 상기 프탈레이트(300)로 만들어진 필름을 적용하는 단계(S415), 및 상기 필름이 적용된 부위에서 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200)가 서로 접촉하도록 상기 제 1 디바이스(100) 및 상기 제 2 디바이스(200) 중 적어도 하나를 이동시키는 단계(S416)를 포함할 수 있다.
도 22는 본 발명의 또 다른 실시예에 따라 디바이스를 탑재하는 과정을 설명하기 위한 예시적인 흐름도이다.
도 22에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따르면, 상기 부착시키는 단계(S410)는, 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200)를 서로 접촉시키는 단계(S417), 및 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200) 간의 경계에 상기 프탈레이트(300)가 흡수되도록 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200) 간 접촉 부위의 가장자리에 상기 프탈레이트(300)를 제공하는 단계(S418)를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 프탈레이트(300)를 제거하는 단계(S420)는, 서로 부착된 제 1 디바이스(100)와 제 2 디바이스(200)를 제 1 온도 T1로 사전-가열하여 상기 프탈레이트(300)를 제거하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 고정시키는 단계(S430)는, 제 1 디바이스(100)와 제 2 디바이스(200)를 상기 제 1 온도 T1보다 높은 제 2 온도 T2로 가열하여 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200) 간의 접촉 부위에 위치한 접합 물질(110)을 용융시키는 단계, 및 상기 제 1 디바이스(100)와 상기 제 2 디바이스(200)를 상기 제 2 온도 T2보다 낮은 제 3 온도 T3로 냉각시켜 상기 접합 물질(110)을 응고시키는 단계를 포함할 수 있다.
상기 제 1 온도 T1는 상기 프탈레이트(300)의 끓는점보다 낮을 수 있다.
상기 제 2 온도 T2는 상기 접합 물질(110)의 녹는점보다 높거나 같고, 상기 제 3 온도 T3는 상기 접합 물질(110)의 녹는점보다 낮을 수 있다.
일 실시예에 따르면, 상기 프탈레이트(300)를 제거하는 단계(S420)는, 서로 부착된 제 1 디바이스(100)와 제 2 디바이스(200)를 180 내지 220 ℃로 사전-가열하는 단계를 포함할 수 있다.
일 실시예에 따르면, 상기 사전-가열하는 단계는, 서로 부착된 제 1 디바이스(100)와 제 2 디바이스(200)를 180 내지 220 ℃로 60 초 이상 사전-가열하는 단계를 포함할 수 있다.
일 실시예에 따르면, 상기 프탈레이트(300)를 제거하는 단계(S420)는, 서로 부착된 제 1 디바이스(100)와 제 2 디바이스(200)를 대기압 또는 상기 대기압보다 낮은 압력 하에서 사전-가열하는 단계를 포함할 수 있다.
일 실시예에 따르면, 상기 프탈레이트(300)를 제거하는 단계(S420)는, 서로 부착된 제 1 디바이스(100)와 제 2 디바이스(200)를 질소 또는 포름산 증기를 함유한 질소에 노출시키면서 상기 제 1 온도 T1로 사전-가열하는 단계를 포함할 수 있다.
실시예에 따라, 상기 디바이스 패키징 방법(400)은, 프탈레이트(300)를 제거하는 단계(S420) 후, 제 1 디바이스(100)와 제 2 디바이스(200)를 대기압 또는 상기 대기압보다 낮은 압력 하에서 포름산 증기에 노출시키면서 상기 제 1 온도 T1보다 높은 제 4 온도 T4로 가열하여 상기 접합 물질(110)의 표면에 형성된 불순물을 제거하는 단계를 더 포함할 수 있다.
전술한 과정을 통해 서로 고정된 제 1 디바이스(100)와 제 2 디바이스(200)는 디바이스 패키징 설비(1)로부터 반출되어 패키징이 완료될 수 있다. 패키징이 완료된 디바이스들은 별도의 세정 및 건조 공정을 거치지 않고 곧바로 검사 설비로 이송되어 검사될 수 있다.
본 발명자는 전술한 본 발명의 실시예에 따라 프탈레이트를 이용하여 제 1 및 제 2 디바이스를 서로 부착시킨 뒤 부착된 디바이스들을 이동시켜, 이동 전후로 제 2 디바이스에 대한 제 1 디바이스의 위치를 관찰하여 프탈레이트의 접착력을 확인하였다.
접착력 테스트는 총 4 가지 유형으로 진행되었다. 두 가지 리플로우 장비들로 공정을 진행하는 과정에서 디바이스의 접착 위치 변경이 있었는지 확인하였고, 사람이 들고 다니는 도중 디바이스의 접착 위치 변경이 있었는지 확인하였고, 디바이스에 충격을 주어 접착 위치의 변경이 있었는지 확인하였으며, 차량으로 운반하는 과정에서 디바이스의 접착 위치가 변경되었는지 확인하였다. 디바이스의 접착 위치는 광학 현미경으로 관찰하였다.
먼저, 도 23의 이미지와 같이 다이의 코너 부분에 디메틸 프탈레이트(DMP)를 적용하여 도 24의 이미지와 같이 다이를 PCB 쿠폰(coupon)에 부착시켰다. 이 샘플들은 Kapton® 테이프를 이용하여 SEMIgear 사의 Vienna 설비의 캐리어 플레이트에 탑재된 뒤 공정 사이클이 진행되었다. 이 사이클에서 샘플들은 40 초의 로드락 퍼지 과정을 거쳤다.
공정 사이클 진행 전후로 PCB 상의 다이 위치 변경 여부를 관찰한 결과, 다이의 접착 위치는 변경되지 않았다.
또한, 도 25의 이미지와 같이 샘플들을 캐리어 웨이퍼에 탑재한 뒤 SEMIgear 사의 Geneva 설비에서 웨이퍼를 이송하는 실험을 진행하였다. 도 25와 같이 네 개의 샘플들 중 하나는 캐리어 웨이퍼의 6시 방향에 탑재하였고, 세 개는 캐리어 웨이퍼의 12시 방향에 탑재하였다.
샘플들은 로드락 챔버에서 1 회의 퍼지 사이클이 진행되었고, 캐리어와 로드락 챔버 사이를 5 회 왕복하였다.
이송 전후로 PCB 상의 다이 위치 변경 여부를 관찰한 결과, 다이의 접착 위치는 변경되지 않았다.
또한, 샘플들이 부착된 웨이퍼를 수직으로 세워 사람이 손에 들고 60 초 동안 주변을 이동하였으나, 다이의 접착 위치는 이동 전후 변함이 없었다.
그리고, 샘플들이 부착된 웨이퍼를 수직으로 세워 웨이퍼의 가장자리를 손으로 20 회 타격하였으나, 다이의 접착 위치는 타격 전후 변함이 없었다.
마지막으로, 샘플들이 부착된 웨이퍼를 풉에 넣은 뒤 차량의 트렁크에 실어 며칠 동안 국도와 고속도로를 주행하였다. 이 실험에서도 다이의 접착 위치는 이송 전후로 변경되지 않았다.
도 26a는 샘플 제작 후 다이의 코너 위치를 나타내는 광학 현미경 이미지이고, 도 26b는 이송 테스트 후 다이의 코너 위치를 나타내는 광학 현미경 이미지이다.
도 26a 및 도 26b에 나타난 바와 같이, PCB에 대한 다이의 접착 위치는 이송 후에도 변경되지 않고 그대로 유지되어 있음을 알 수 있다.
마찬가지로, 디메틸 프탈레이트(DMP) 대신 디이소부틸 프탈레이트(DIBP)를 이용하여 디바이스들을 접착한 뒤 위와 동일한 테스트들을 실시한 결과, 다이의 접착 위치는 변경되지 않음을 확인하였다.
이와 같은 접착력 테스트를 통해 플럭스를 대신하여 프탈레이트를 접착에 사용하여도 디바이스를 효과적으로 고정시킬 수 있음이 확인되었다.
나아가, 본 발명자는 프탈레이트로 디바이스들을 부착하여 리플로우 공정을 수행하는 경우, 별도의 세정 및 건조 공정을 거치지 않더라도 디바이스에 프탈레이트 잔여물이 남지 않음을 실험을 통해 확인하였다.
먼저, 구리 패드 상에 디메틸 프탈레이트(DMP)를 적용한 뒤 구리 패드 위에 솔더 볼을 위치시켜 솔더 볼을 구리 패드에 부착시켰다. 구리 패드는 실리콘 웨이퍼 기판의 일부이다. 솔더 볼은 주석, 은 및 구리가 각각 96.5%, 3% 및 0.5%만큼 함유되어 있다. 그러고 나서, 이 샘플을 SEMIgear 사의 Geneva 설비에서 리플로우 공정을 실시하였으며, 이 때 리플로우 공정의 최고 온도는 235 ℃였으며 이 최고 온도가 15 초 동안 지속되었다.
또한, 디메틸 프탈레이트(DMP)를 이용하여 PCB와 솔더 볼을 부착한 뒤 동일한 장비 및 조건으로 리플로우 공정을 실시하였다.
도 27a 내지 도 27d는 디메틸 프탈레이트(DMP)로 부착된 솔더 볼과 구리 패드의 리플로우 공정 후 광학 현미경 이미지이고, 도 28a 및 도 28b는 디메틸 프탈레이트(DMP)로 부착된 솔더 볼과 구리 패드의 리플로우 공정 후 SEM 이미지이며, 도 29a 및 도 29b는 디메틸 프탈레이트(DMP)로 부착된 솔더 볼과 PCB의 리플로우 공정 후 SEM 이미지이다.
도 27 내지 도 29에 나타난 바와 같이, 솔더 볼의 표면은 매끄럽고 동그란 모습을 보이며, 패드와 잘 정렬되어 있음을 알 수 있다. 관찰 결과 리플로우 공정 후 디메틸 프탈레이트(DMP)는 남아 있지 않았다.
마찬가지로, 디메틸 프탈레이트(DMP) 대신 디이소부틸 프탈레이트(DIBP)를 샘플의 구리 패드 및 PCB 상에 적용하여 솔더 볼을 부착한 뒤 동일한 장비 및 조건으로 리플로우 공정을 진행하였다.
도 30a 내지 도 30d는 디이소부틸 프탈레이트(DIBP)로 부착된 솔더 볼과 구리 패드의 리플로우 공정 후 광학 현미경 이미지이고, 도 31a 및 도 31b는 디이소부틸 프탈레이트(DIBP)로 부착된 솔더 볼과 구리 패드의 리플로우 공정 후 SEM 이미지이며, 도 32a 및 도 32b는 디이소부틸 프탈레이트(DIBP)로 부착된 솔더 볼과 PCB의 리플로우 공정 후 SEM 이미지이다.
도 30 내지 도 32에 나타난 바와 같이, 디이소부틸 프탈레이트(DIBP)의 경우에서도 솔더 볼의 표면은 매끄럽고 동그란 모습이었으며, 패드와 잘 정렬되어 있었다. 관찰 결과 리플로우 공정 후 디이소부틸 프탈레이트(DIBP)는 남아있지 않았다.
이와 같은 실험을 통해 리플로우 공정에서 디바이스 부착을 위해 프탈레이트를 사용하는 경우, 디바이스들 간의 접합이 제대로 형성되면서 검사 전 남아 있는 접착 물질을 제거하기 위한 별도의 세정 및 건조 공정을 배제시킬 수 있음을 확인할 수 있다. 그 결과, 본 발명의 실시예는 종래의 플럭스를 이용한 리플로우 공정에 비해 공정 단계가 줄어 생산성이 향상될 뿐만 아니라 인체, 장비 및 환경에 영향을 미치는 유해성을 제거할 수 있다.
이상에서 실시예를 통해 본 발명을 설명하였으나, 위 실시예는 단지 본 발명의 사상을 설명하기 위한 것으로 이에 한정되지 않는다. 통상의 기술자는 전술한 실시예에 다양한 변형이 가해질 수 있음을 이해할 것이다. 본 발명의 범위는 첨부된 특허청구범위의 해석을 통해서만 정해진다.
1: 디바이스 패키징 설비
10: 탑재 유닛
20: 이송 유닛
30: 처리 유닛
31: 공정 챔버
32: 디바이스 지지대
33: 히터
34: 공급부
35: 압력 조절부
100: 제 1 디바이스
200: 제 2 디바이스
300: 프탈레이트
301: 디바이스 처리 장치

Claims (40)

  1. 제 1 디바이스와 제 2 디바이스 사이에 프탈레이트(phthalate)를 제공하여 상기 제 1 디바이스와 상기 제 2 디바이스를 서로 부착시키는 탑재 유닛;
    서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 열처리하여 상기 프탈레이트를 제거하고 상기 제 1 디바이스와 상기 제 2 디바이스를 서로 고정시키는 처리 유닛; 및
    서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 상기 탑재 유닛으로부터 상기 처리 유닛으로 이송하는 이송 유닛;
    을 포함하는 디바이스 패키징 설비.
  2. 제 1 항에 있어서,
    상기 제 1 디바이스는:
    솔더 볼(solder ball), 반도체 칩 및 기판 중 적어도 하나를 포함하고,
    상기 제 2 디바이스는:
    상기 반도체 칩 및 상기 기판 중 적어도 하나를 포함하는 디바이스 패키징 설비.
  3. 제 1 항에 있어서,
    상기 프탈레이트는:
    디메틸 프탈레이트(dimethyl phthalate, DMP) 및 디이소부틸 프탈레이트(disobutyl phthalate, DIBP) 중 적어도 하나를 포함하는 디바이스 패키징 설비.
  4. 제 1 항에 있어서,
    상기 탑재 유닛은:
    상기 제 1 디바이스의 돌출 부위를 상기 프탈레이트에 담그어 상기 돌출 부위에 상기 프탈레이트를 묻히고, 상기 돌출 부위가 상기 제 2 디바이스에 접촉하도록 상기 제 1 디바이스 및 상기 제 2 디바이스 중 적어도 하나를 이동시키는 디바이스 패키징 설비.
  5. 제 1 항에 있어서,
    상기 탑재 유닛은:
    상기 제 1 디바이스와 상기 제 2 디바이스 중 적어도 하나에 상기 프탈레이트를 바르고, 상기 프탈레이트가 발라진 부위에서 상기 제 1 디바이스와 상기 제 2 디바이스가 서로 접촉하도록 상기 제 1 디바이스 및 상기 제 2 디바이스 중 적어도 하나를 이동시키는 디바이스 패키징 설비.
  6. 제 1 항에 있어서,
    상기 탑재 유닛은:
    상기 제 1 디바이스와 상기 제 2 디바이스 중 적어도 하나에 상기 프탈레이트로 만들어진 필름을 제공하고, 상기 필름이 제공된 부위에서 상기 제 1 디바이스와 상기 제 2 디바이스가 서로 접촉하도록 상기 제 1 디바이스 및 상기 제 2 디바이스 중 적어도 하나를 이동시키는 디바이스 패키징 설비.
  7. 제 1 항에 있어서,
    상기 탑재 유닛은:
    상기 제 1 디바이스와 상기 제 2 디바이스를 서로 접촉시키고, 상기 제 1 디바이스와 상기 제 2 디바이스 간 접촉 부위의 가장자리에 상기 프탈레이트를 제공하여 상기 제 1 디바이스와 상기 제 2 디바이스 간의 경계에 상기 프탈레이트가 흡수되도록 하는 디바이스 패키징 설비.
  8. 제 1 항에 있어서,
    상기 처리 유닛은:
    서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 제 1 온도로 사전-가열하여 상기 프탈레이트를 제거하고,
    상기 제 1 디바이스와 상기 제 2 디바이스를 상기 제 1 온도보다 높은 제 2 온도로 가열하여 상기 제 1 디바이스와 상기 제 2 디바이스 간의 접촉 부위에 위치한 접합 물질을 용융시키고,
    상기 제 1 디바이스와 상기 제 2 디바이스를 상기 제 2 온도보다 낮은 제 3 온도로 냉각시켜 상기 접합 물질을 응고시키는 디바이스 패키징 설비.
  9. 제 8 항에 있어서,
    상기 제 1 온도는 상기 프탈레이트의 끓는점보다 낮고,
    상기 제 2 온도는 상기 접합 물질의 녹는점보다 높거나 같고,
    상기 제 3 온도는 상기 접합 물질의 녹는점보다 낮은 디바이스 패키징 설비.
  10. 제 8 항에 있어서,
    상기 처리 유닛은:
    서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 180 내지 220 ℃로 사전-가열하여 상기 프탈레이트를 제거하는 디바이스 패키징 설비.
  11. 제 10 항에 있어서,
    상기 처리 유닛은:
    서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 180 내지 220 ℃로 60 초 이상 사전-가열하여 상기 프탈레이트를 제거하는 디바이스 패키징 설비.
  12. 제 8 항에 있어서,
    상기 처리 유닛은:
    서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 대기압 또는 상기 대기압보다 낮은 압력 하에서 사전-가열하여 상기 프탈레이트를 제거하는 디바이스 패키징 설비.
  13. 제 8 항에 있어서,
    상기 처리 유닛은:
    서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 질소 또는 포름산 증기를 함유한 질소에 노출시키면서 상기 제 1 온도로 사전-가열하여 상기 프탈레이트를 제거하는 디바이스 패키징 설비.
  14. 제 8 항에 있어서,
    상기 처리 유닛은:
    상기 프탈레이트를 제거한 후, 상기 제 1 디바이스와 상기 제 2 디바이스를 대기압 또는 상기 대기압보다 낮은 압력 하에서 포름산 증기에 노출시키면서 상기 제 1 온도보다 높은 제 4 온도로 가열하여 상기 접합 물질의 표면에 형성된 불순물을 제거하는 디바이스 패키징 설비.
  15. 제 1 항에 있어서,
    서로 고정된 상기 제 1 디바이스와 상기 제 2 디바이스는 상기 디바이스 패키징 설비로부터 반출되어 검사 설비로 이송되는 디바이스 패키징 설비.
  16. 제 1 디바이스와 제 2 디바이스 사이에 프탈레이트를 제공하여 상기 제 1 디바이스와 상기 제 2 디바이스를 서로 부착시키는 단계;
    서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 열처리하여 상기 프탈레이트를 제거하는 단계; 및
    상기 제 1 디바이스와 상기 제 2 디바이스를 열처리하여 서로 고정시키는 단계;
    를 포함하는 디바이스 패키징 방법.
  17. 제 16 항에 있어서,
    상기 제 1 디바이스는:
    솔더 볼, 반도체 칩 및 기판 중 적어도 하나를 포함하고,
    상기 제 2 디바이스는:
    상기 반도체 칩 및 상기 기판 중 적어도 하나를 포함하는 디바이스 패키징 방법.
  18. 제 16 항에 있어서,
    상기 프탈레이트는:
    디메틸 프탈레이트(DMP) 및 디이소부틸 프탈레이트(DIBP) 중 적어도 하나를 포함하는 디바이스 패키징 방법.
  19. 제 16 항에 있어서,
    상기 부착시키는 단계는:
    상기 제 1 디바이스의 돌출 부위를 상기 프탈레이트에 담그어 상기 돌출 부위에 상기 프탈레이트를 묻히는 단계; 및
    상기 돌출 부위가 상기 제 2 디바이스에 접촉하도록 상기 제 1 디바이스 및 상기 제 2 디바이스 중 적어도 하나를 이동시키는 단계;
    를 포함하는 디바이스 패키징 방법.
  20. 제 16 항에 있어서,
    상기 부착시키는 단계는:
    상기 제 1 디바이스와 상기 제 2 디바이스 중 적어도 하나에 상기 프탈레이트를 바르는 단계; 및
    상기 프탈레이트가 발라진 부위에서 상기 제 1 디바이스와 상기 제 2 디바이스가 서로 접촉하도록 상기 제 1 디바이스 및 상기 제 2 디바이스 중 적어도 하나를 이동시키는 단계;
    를 포함하는 디바이스 패키징 방법.
  21. 제 16 항에 있어서,
    상기 부착시키는 단계는:
    상기 제 1 디바이스와 상기 제 2 디바이스 중 적어도 하나에 상기 프탈레이트로 만들어진 필름을 제공하는 단계; 및
    상기 필름이 제공된 부위에서 상기 제 1 디바이스와 상기 제 2 디바이스가 서로 접촉하도록 상기 제 1 디바이스 및 상기 제 2 디바이스 중 적어도 하나를 이동시키는 단계;
    를 포함하는 디바이스 패키징 방법.
  22. 제 16 항에 있어서,
    상기 부착시키는 단계는:
    상기 제 1 디바이스와 상기 제 2 디바이스를 서로 접촉시키는 단계; 및
    상기 제 1 디바이스와 상기 제 2 디바이스 간의 경계에 상기 프탈레이트가 흡수되도록 상기 제 1 디바이스와 상기 제 2 디바이스 간 접촉 부위의 가장자리에 상기 프탈레이트를 제공하는 단계;
    를 포함하는 디바이스 패키징 방법.
  23. 제 16 항에 있어서,
    상기 프탈레이트를 제거하는 단계는:
    서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 제 1 온도로 사전-가열하여 상기 프탈레이트를 제거하는 단계를 포함하고,
    상기 고정시키는 단계는:
    상기 제 1 디바이스와 상기 제 2 디바이스를 상기 제 1 온도보다 높은 제 2 온도로 가열하여 상기 제 1 디바이스와 상기 제 2 디바이스 간의 접촉 부위에 위치한 접합 물질을 용융시키는 단계; 및
    상기 제 1 디바이스와 상기 제 2 디바이스를 상기 제 2 온도보다 낮은 제 3 온도로 냉각시켜 상기 접합 물질을 응고시키는 단계;
    를 포함하는 디바이스 패키징 방법.
  24. 제 23 항에 있어서,
    상기 제 1 온도는 상기 프탈레이트의 끓는점보다 낮고,
    상기 제 2 온도는 상기 접합 물질의 녹는점보다 높거나 같고,
    상기 제 3 온도는 상기 접합 물질의 녹는점보다 낮은 디바이스 패키징 방법.
  25. 제 23 항에 있어서,
    상기 프탈레이트를 제거하는 단계는:
    서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 180 내지 220 ℃로 사전-가열하는 단계를 포함하는 디바이스 패키징 방법.
  26. 제 25 항에 있어서,
    상기 사전-가열하는 단계는:
    서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 180 내지 220 ℃로 60 초 이상 사전-가열하는 단계를 포함하는 디바이스 패키징 방법.
  27. 제 23 항에 있어서,
    상기 프탈레이트를 제거하는 단계는:
    서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 대기압 또는 상기 대기압보다 낮은 압력 하에서 사전-가열하는 단계를 포함하는 디바이스 패키징 방법.
  28. 제 23 항에 있어서,
    상기 프탈레이트를 제거하는 단계는:
    서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 질소 또는 포름산 증기를 함유한 질소에 노출시키면서 상기 제 1 온도로 사전-가열하는 단계를 포함하는 디바이스 패키징 방법.
  29. 제 23 항에 있어서,
    상기 프탈레이트를 제거하는 단계 후, 상기 제 1 디바이스와 상기 제 2 디바이스를 대기압 또는 상기 대기압보다 낮은 압력 하에서 포름산 증기에 노출시키면서 상기 제 1 온도보다 높은 제 4 온도로 가열하여 상기 접합 물질의 표면에 형성된 불순물을 제거하는 단계를 더 포함하는 디바이스 패키징 방법.
  30. 제 16 항에 있어서,
    서로 고정된 상기 제 1 디바이스와 상기 제 2 디바이스는 디바이스 패키징 설비로부터 반출되어 검사 설비에 의해 검사되는 디바이스 패키징 방법.
  31. 프탈레이트를 이용하여 서로 부착된 제 1 디바이스와 제 2 디바이스를 열처리하여 상기 프탈레이트를 제거하고, 상기 제 1 디바이스와 상기 제 2 디바이스를 서로 고정시키는 공정이 수행되는 공정 챔버;
    상기 공정 챔버 내에 배치되어, 서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 지지하는 디바이스 지지대; 및
    서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 가열하는 히터;
    를 포함하는 디바이스 처리 장치.
  32. 제 31 항에 있어서,
    상기 제 1 디바이스는:
    솔더 볼, 반도체 칩 및 기판 중 적어도 하나를 포함하고,
    상기 제 2 디바이스는:
    상기 반도체 칩 및 상기 기판 중 적어도 하나를 포함하는 디바이스 처리 장치.
  33. 제 31 항에 있어서,
    상기 프탈레이트는:
    디메틸 프탈레이트(DMP) 및 디이소부틸 프탈레이트(DIBP) 중 적어도 하나를 포함하는 디바이스 처리 장치.
  34. 제 31 항에 있어서,
    상기 히터는:
    서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 제 1 온도로 사전-가열하여 상기 프탈레이트를 제거하고,
    상기 제 1 디바이스와 상기 제 2 디바이스를 상기 제 1 온도보다 높은 제 2 온도로 가열하여 상기 제 1 디바이스와 상기 제 2 디바이스 간의 접촉 부위에 위치한 접합 물질을 용융시키고,
    상기 제 1 디바이스와 상기 제 2 디바이스를 상기 제 2 온도보다 낮은 제 3 온도로 냉각시켜 상기 접합 물질을 응고시키는 디바이스 처리 장치.
  35. 제 34 항에 있어서,
    상기 제 1 온도는 상기 프탈레이트의 끓는점보다 낮고,
    상기 제 2 온도는 상기 접합 물질의 녹는점보다 높거나 같고,
    상기 제 3 온도는 상기 접합 물질의 녹는점보다 낮은 디바이스 처리 장치.
  36. 제 34 항에 있어서,
    상기 히터는:
    서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 180 내지 220 ℃로 사전-가열하여 상기 프탈레이트를 제거하는 디바이스 처리 장치.
  37. 제 36 항에 있어서,
    상기 히터는:
    서로 부착된 상기 제 1 디바이스와 상기 제 2 디바이스를 180 내지 220 ℃로 60 초 이상 사전-가열하여 상기 프탈레이트를 제거하는 디바이스 처리 장치.
  38. 제 34 항에 있어서,
    사전-가열 시, 상기 공정 챔버의 내부 압력을 대기압 또는 상기 대기압보다 낮은 압력으로 유지시키는 압력 조절부를 더 포함하는 디바이스 처리 장치.
  39. 제 34 항에 있어서,
    사전-가열 시, 상기 공정 챔버에 질소 또는 포름산 증기를 함유한 질소를 공급하는 공급부를 더 포함하는 디바이스 처리 장치.
  40. 제 39 항에 있어서,
    상기 유체 공급부는:
    사전-가열 후, 상기 공정 챔버에 포름산 증기를 공급하고,
    상기 히터는:
    사전-가열 후, 상기 제 1 디바이스와 상기 제 2 디바이스를 상기 제 1 온도보다 높은 제 4 온도로 가열하여 상기 접합 물질의 표면에 형성된 불순물을 제거하는 디바이스 처리 장치.
KR1020150027721A 2015-02-06 2015-02-27 프탈레이트를 이용한 디바이스 패키징 설비 및 방법, 그리고 디바이스 처리 장치 KR101657647B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/616,029 US9472531B2 (en) 2015-02-06 2015-02-06 Device packaging facility and method, and device processing apparatus utilizing phthalate
US14/616,029 2015-02-06

Publications (2)

Publication Number Publication Date
KR20160097097A true KR20160097097A (ko) 2016-08-17
KR101657647B1 KR101657647B1 (ko) 2016-09-19

Family

ID=56566171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150027721A KR101657647B1 (ko) 2015-02-06 2015-02-27 프탈레이트를 이용한 디바이스 패키징 설비 및 방법, 그리고 디바이스 처리 장치

Country Status (5)

Country Link
US (2) US9472531B2 (ko)
JP (1) JP6103725B2 (ko)
KR (1) KR101657647B1 (ko)
CN (1) CN106033736A (ko)
TW (1) TWI552994B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180012681A (ko) * 2016-07-27 2018-02-06 세미기어, 인코포레이션 Deht를 이용한 디바이스 패키징 설비 및 방법, 그리고 디바이스 처리 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472531B2 (en) 2015-02-06 2016-10-18 Semigear, Inc. Device packaging facility and method, and device processing apparatus utilizing phthalate
US10312162B2 (en) * 2016-06-21 2019-06-04 Fei Company Methods and apparatus for semiconductor sample workflow
US10797016B2 (en) * 2016-11-09 2020-10-06 Imec Vzw Method for bonding semiconductor chips to a landing wafer
US10537031B2 (en) 2017-03-22 2020-01-14 Service Support Specialties, Inc. Reflow soldering apparatus, system and method
KR102530763B1 (ko) 2018-09-21 2023-05-11 삼성전자주식회사 반도체 패키지의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11114667A (ja) * 1997-10-13 1999-04-27 Toshiba Corp 金属部材の接合方法及び接合体
KR20090099008A (ko) * 2007-01-04 2009-09-18 프라이즈 메탈스, 인코포레이티드 플럭스 포뮬레이션

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196548A (en) * 1981-05-28 1982-12-02 Toshiba Corp Plastic chip carrier
JPS61102233A (ja) * 1984-10-25 1986-05-20 Mitsubishi Plastics Ind Ltd 乾電池包装用収縮フイルム
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
JPH07240217A (ja) * 1994-02-28 1995-09-12 Mitsubishi Heavy Ind Ltd 電解質基板及び平板型セルの製造方法
JPH08340174A (ja) 1995-06-13 1996-12-24 Matsushita Electric Ind Co Ltd 半田電極の形成方法
JP2000031183A (ja) 1998-07-09 2000-01-28 Hitachi Ltd バンプ形成方法と半導体装置
JP2001311005A (ja) * 2000-04-27 2001-11-09 Nitto Denko Corp 熱硬化性樹脂シートおよびこれを用いたバンプ形成方法、並びに半導体装置
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US7331502B2 (en) 2001-03-19 2008-02-19 Sumitomo Bakelite Company, Ltd. Method of manufacturing electronic part and electronic part obtained by the method
JP2004172251A (ja) 2002-11-19 2004-06-17 Renesas Technology Corp 半導体装置の実装方法及び半導体装置の実装装置
JP2006128567A (ja) 2004-11-01 2006-05-18 Three M Innovative Properties Co 半導体パッケージのプリント配線板への接続方法
US7767032B2 (en) 2006-06-30 2010-08-03 W.C. Heraeus Holding GmbH No-clean low-residue solder paste for semiconductor device applications
GB0701909D0 (en) * 2007-01-31 2007-03-14 Imp Innovations Ltd Deposition Of Organic Layers
DE102007000817A1 (de) * 2007-10-05 2009-04-09 Kuraray Europe Gmbh Weichmacherhaltige Folien auf Basis von Polyvinylacetal mit erhöhter Glasübergangstemperatur und verbessertem Fließverhalten
JP5204241B2 (ja) * 2008-10-27 2013-06-05 パナソニック株式会社 半導体の実装構造体およびその製造方法
JP5807221B2 (ja) 2010-06-28 2015-11-10 アユミ工業株式会社 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
CN101933610B (zh) * 2010-07-23 2012-06-20 江苏安惠生物科技有限公司 一种食药用菌细胞组分的综合提取法及提取物的应用
CN102029488B (zh) 2010-12-17 2012-12-12 广州瀚源电子科技有限公司 一种免洗型高温浸焊助焊剂
CA2759953A1 (en) * 2011-11-28 2013-05-28 Nova Chemicals Corporation Improved barrier properties of hdpe film
US9406500B2 (en) 2012-02-08 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Flux residue cleaning system and method
US9472531B2 (en) 2015-02-06 2016-10-18 Semigear, Inc. Device packaging facility and method, and device processing apparatus utilizing phthalate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11114667A (ja) * 1997-10-13 1999-04-27 Toshiba Corp 金属部材の接合方法及び接合体
KR20090099008A (ko) * 2007-01-04 2009-09-18 프라이즈 메탈스, 인코포레이티드 플럭스 포뮬레이션

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180012681A (ko) * 2016-07-27 2018-02-06 세미기어, 인코포레이션 Deht를 이용한 디바이스 패키징 설비 및 방법, 그리고 디바이스 처리 장치

Also Published As

Publication number Publication date
JP2016146453A (ja) 2016-08-12
JP6103725B2 (ja) 2017-03-29
US9741683B2 (en) 2017-08-22
US9472531B2 (en) 2016-10-18
KR101657647B1 (ko) 2016-09-19
TWI552994B (zh) 2016-10-11
CN106033736A (zh) 2016-10-19
TW201629003A (zh) 2016-08-16
US20160233191A1 (en) 2016-08-11
US20160336294A1 (en) 2016-11-17

Similar Documents

Publication Publication Date Title
KR101657647B1 (ko) 프탈레이트를 이용한 디바이스 패키징 설비 및 방법, 그리고 디바이스 처리 장치
US7969026B2 (en) Flexible carrier for high volume electronic package fabrication
US8925170B2 (en) Method for removing an electronic component from a substrate
KR101904638B1 (ko) Deht를 이용한 디바이스 패키징 설비 및 방법, 그리고 디바이스 처리 장치
TWI556373B (zh) 用以加工半導體裝置的系統及用以加工半 導體裝置的方法
KR20130007480A (ko) 세정 방법, 컴퓨터 기억 매체, 세정 장치 및 박리 시스템
TWI682512B (zh) 熱壓結合器及其操作方法，以及用於細間距覆晶組裝的互連方法
KR20220034694A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP7090194B2 (ja) 半導体部品取付け装備
US20170025378A1 (en) Method of bonding a bump of a semiconductor package and apparatus for performing the same
TWI637450B (zh) Mounting device and mounting method
US20230260955A1 (en) A procedure to enable die rework for hybrid bonding
JP5619479B2 (ja) 実装半導体素子のリワーク方法
KR101133121B1 (ko) 웨이퍼 고정용 지그, 웨이퍼 코팅 장치 및 이를 이용한 반도체 소자 제조 방법
Shih et al. Microelectronic Packages (FC with Ceramic Substrates) Solder Removal Method for Failure Analysis
KR101660687B1 (ko) 반도체 칩 표면실장방법
KR20150081723A (ko) 반도체 제조장치 및 이를 이용한 반도체소자 제조방법
JPH09205095A (ja) バンプ形成方法、バンプ転写シート及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant