TWI556373B - 用以加工半導體裝置的系統及用以加工半 導體裝置的方法 - Google Patents

用以加工半導體裝置的系統及用以加工半 導體裝置的方法 Download PDF

Info

Publication number
TWI556373B
TWI556373B TW103145040A TW103145040A TWI556373B TW I556373 B TWI556373 B TW I556373B TW 103145040 A TW103145040 A TW 103145040A TW 103145040 A TW103145040 A TW 103145040A TW I556373 B TWI556373 B TW I556373B
Authority
TW
Taiwan
Prior art keywords
package component
package
tool
radiant energy
eutectic material
Prior art date
Application number
TW103145040A
Other languages
English (en)
Other versions
TW201537704A (zh
Inventor
林修任
陳威宇
洪艾蒂
鄭明達
劉重希
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201537704A publication Critical patent/TW201537704A/zh
Application granted granted Critical
Publication of TWI556373B publication Critical patent/TWI556373B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/02—Details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/08—Auxiliary devices therefor
    • B23K3/087—Soldering or brazing jigs, fixtures or clamping means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

用以加工半導體裝置的系統及用以加工半 導體裝置的方法
本揭露是關於加工半導體裝置的系統及其方法。
半導體裝置用於各式各樣的電子應用中，例如個人電腦、手機、數位相機、以及其他電子設備。通常而言，藉由依序設置絕緣層或介電層、導電層以及半導體層等材料於半導體基板上，並使用微影以圖案化各種材料層而形成電路元件與單元於其上，而製得半導體裝置。
數十或數百個積體電路通常是製作於單一塊半導體晶圓上。藉由沿著劃線切割這些積體電路，而單個化這些的個體晶粒。接著，這些個體晶粒分開封裝，舉例而言，這些個體晶粒分開封裝於多晶片模組或其他類型的封裝型態中。
在積體電路的部份封裝方法中，裝置晶粒或封裝體是封裝在封裝基板上，封裝基板包含金屬連接配備，金屬連接配備用以傳送封裝基板之相對兩側的電訊號。裝置晶粒可藉 由覆晶接合而黏接於封裝基板之一側，且可採用回焊步驟熔化連接晶粒與封裝基板的焊料球。
根據本揭露之一實施方式，用以加工半導體裝置的系統包含輻射能源、支撐座、工具以及冷卻裝置。工具可移除式地位於支撐座與輻射能源之間，其中工具包含多個開口，開口適用於固定封裝元件於支撐座。冷卻裝置鄰近支撐座。
根據本揭露之另一實施方式，用以加工半導體裝置的系統包含輻射能源、支撐座、工具、冷卻裝置以及控制器。工具可移除式地位於支撐座與輻射能源之間，其中工具包含多個開口，開口適用於固定封裝元件於支撐座。冷卻裝置鄰近支撐座。控制器連接冷卻裝置與輻射能源。
根據本揭露之再一實施方式，加工半導體裝置的方法包含：放置第一封裝元件於支撐座上；提供包含多個開口的工具；設置工具之開口之一於第一封裝元件上；放置第二封裝元件於位於第一封裝元件上之工具之開口之一內；以輻射能照射第二封裝元件，以回焊設置於第一封裝元件與第二封裝元件之間的共晶材料；以及使用冷卻裝置以冷卻第一封裝元件。
100‧‧‧系統
102‧‧‧輻射能源
104‧‧‧輻射能
104’‧‧‧輻射能
106‧‧‧紅外線燈
108‧‧‧支撐座
110‧‧‧冷卻裝置
112‧‧‧工具
114‧‧‧開口
130‧‧‧第二封裝元件
131‧‧‧加工件
132‧‧‧接觸墊
134‧‧‧共晶材料
140‧‧‧儲藏器
142‧‧‧分配工具
144‧‧‧管狀物
146‧‧‧吸頭
148‧‧‧冷卻物質
116‧‧‧控制器
120‧‧‧第一封裝元件
122‧‧‧接觸墊
124‧‧‧劃線
150‧‧‧箭頭
160‧‧‧封裝半導體裝置
170‧‧‧流程圖
172~182‧‧‧步驟
細讀以下詳細敘述並搭配對應之圖式，可了解到本揭露之多個態樣。須注意的是，圖式中的多個特徵並未依照 該業界領域之標準作法繪製實際比例。事實上，為了清楚討論，所述之特徵的尺寸可以任意的增加或減少。
第1圖為根據部份實施方式之用以加工半導體裝置的系統之方塊圖。
第2圖為根據部份實施方式之用以加工半導體裝置的系統之方塊圖。
第3圖為根據部份實施方式之用以加工半導體裝置的系統之方塊圖。
第4圖、第5圖以及第7圖至第11圖繪示根據部份實施方式之用以加工半導體裝置的方法之多個階段之剖面圖，且第6圖呈現根據部份實施方式之用以加工半導體裝置的方法之多個階段之上視圖。
第12圖為根據部份實施方式之用以加工半導體裝置的方法之流程圖。
以下本揭露將提供許多個不同的實施方式或實施例以實現本揭露之多個特徵。許多元件與設置將以特定實施例在以下說明，以簡化本揭露。當然這些實施例僅用以示例而不應用以限制本揭露。舉例而言，敘述「第一特徵形成於第二特徵上」包含多種實施方式，其中涵蓋第一特徵與第二特徵直接接觸，以及額外的特徵形成於第一特徵與第二特徵之間而使兩者不直接接觸。此外，於各式各樣的實施例中，本揭露可能會重複標號以及/或標註字母。此重複是為了簡化並清楚說明， 而非意圖表明這些討論的各種實施方式以及/或配置之間的關係。
進一步而言，空間相對的用語，例如「之下」、「下方」、「低於」、「之上」、「上方」等等，用於簡單說明圖中所述之元件與元件或特徵與特徵之間的關係。除了圖上所繪示的轉向，空間用語應涵蓋裝置於使用或運作時的各種轉向。裝置可以旋轉(旋轉90度或其他角度)，相應地，空間用語亦應隨著轉向而改變。
本揭露之部份實施方式是關於加工半導體裝置的系統及加工半導體裝置的方法。於部份實施方式中，系統包含冷卻裝置，用以在半導體裝置之焊料回焊步驟後，降低封裝元件的溫度，本文中將會詳細介紹。
首先參照第1圖，根據部份實施方式，展現用以加工半導體裝置的系統100之方塊圖。系統100包含輻射能源102以及支撐座108。系統100包含工具112，工具112可移除式地位於支撐座108與輻射能源102之間。系統100包含冷卻裝置110，鄰近支撐座108。
輻射能源102適用於朝向支撐座108發出輻射能104；舉例而言，朝向工具112與設置於支撐座108上的第二封裝元件130。於部份實施方式中，輻射能源102包含一個紅外線燈。於部份實施方式中，如同第1圖所示，輻射能源102包含多個紅外線燈。輻射能源102可選擇性地包含其他類型的輻射能發射裝置。
工具112包含多個開口114，適用於固定封裝元件於支撐座108。舉例而言，於第1圖中，第一封裝元件120設置於支撐座108上，且工具112設置於第一封裝元件120上。複數個第二封裝元件130設置於第一封裝元件120上之工具112的開口114內。舉例而言，於部份實施方式中，工具112包含夾具與蓋子，可用於在焊料回焊步驟中或者焊料貼合處理中，當焊料回焊或焊料貼合時，將第二封裝元件130固定在第一封裝元件120上的預定位置。舉例而言，根據部份實施方式，在上視圖中，工具112之開口114大小大致上相同於或稍微大於第二封裝元件130。舉例而言，根據部份實施方式，在共晶材料接合步驟或焊料接合步驟之中和之後，工具112之多個開口114適用於支撐多個第二封裝元件130於第一封裝元件120上。
於部份實施方式中，輻射能源102適用於提升第二封裝元件130的溫度，以回焊設置在多個第二封裝元件130與第一封裝元件120之間的共晶材料，且/或當冷卻裝置110降低第一封裝元件120之溫度時、當共晶材料固化時，輻射能源102適用於維持第二封裝元件130的溫度，本文中將會詳細介紹。於部份實施方式中，回焊共晶材料以及固化(例如重新固化)共晶材料包含將第二封裝元件130貼合至第一封裝元件120，本文中也將會詳細介紹。
冷卻裝置110是用於在共晶材料回焊步驟後，降低第一封裝元件120的溫度。舉例而言，共晶材料(參照第9圖之共晶材料134)可以設置於第一封裝元件120與第二封裝元件130之間，且藉由將輻射能源102發射出的輻射能104照射至 第二封裝元件130，而回焊共晶材料。於部份實施方式中，在回焊步驟後，開始運作冷卻裝置110以冷卻支撐座108上的第一封裝元件120，以減少或消除第一封裝元件120與第二封裝元件130之間熱膨脹係數不匹配的負面影響，本文中將會詳細介紹。
於部份實施方式中，冷卻裝置110包含冷卻模組，冷卻模組設置鄰近於支撐座108，如同第1圖所示。於部份實施方式中，冷卻模組包含冷卻劑。舉例而言，於部份實施方式中，冷卻劑包含水、液態氟化碳氫化合物(例如杜邦公司(E.I.DU PONT DE NEMOUR AND COMPANY)的氟氯烷)、液化氮或其他材料。於部份實施方式中，冷卻裝置可包含適用於移動鄰近支撐座108的空氣或氣體的裝置，例如風扇。於其他實施例中，冷卻裝置110可包含冷卻盤管，冷卻盤管內填有液體，此液體流通並回到一冷藏模組，在此並未繪示。或者，冷卻模組與冷卻裝置110之冷卻劑可以包含其他材料或裝置。
第2圖為根據部份實施方式之用以加工半導體裝置的系統100之方塊圖。系統100包含控制器116。控制器116連接冷卻裝置110與輻射能源102。舉例而言，控制器116可以電性地以及/或機械式地連接至冷卻裝置110以及/或輻射能源102。控制器116適用於分別監控、規管以及/或調整輻射能源102與冷卻裝置110的加熱與冷卻的溫度。於部份實施方式中，舉例而言，控制器116可包含溫度分析器與西門子公司(Siemens Corporation)所製造的可程式控制器 (Programmable Logic Controller；PLC)。或者，控制器116可以具有其他或替代性的功能，且可以使用各種不同的設備與其他製造商所供應的設備。
於第2圖之實施方式中，冷卻裝置110直接設置鄰近且鄰接支撐座108。或者，冷卻裝置110可設置靠近支撐座108，如同第1圖所示。第2圖中的控制器116亦可以用於第1圖與第3圖中的系統100之實施方式中。
第3圖為根據部份實施方式之用以加工半導體裝置的系統100之方塊圖。冷卻裝置110包含用以儲存冷卻物質148之儲藏器140以及分配工具142，分配工具142連接儲藏器140。於部份實施方式中，儲藏器140適用於容納液化氮、水、或其他冷卻液。舉例而言，於部份實施方式中，冷卻物質148包含液化氮或水。分配工具142可包含導管或管狀物144，導管或管狀物144連接儲藏器140與吸頭146或其他種設置於導管或管狀物144末端的的控制開口。或者，分配工具142可包含其他裝置以及/或配置。
於某些實施方式中，第1圖、第2圖與第3圖中的支撐座108、工具112、輻射能源102以及冷卻裝置110包含系統100的多個元件。系統100可包含腔體內的封閉系統，或者系統100可以是非封閉的。系統100可包含其他功能性單元。焊料回焊系統100可包含靜態系統，其中支撐座108在回焊步驟中保持不動。或者，系統100可包含傳輸帶(未繪示)，且支撐座108可以設置於傳輸帶上。支撐座108與其上的第一封裝元件120、第二封裝元件130以及工具112藉由傳輸帶移動，且 系統100可包含一或多個輻射能源102照射輻射能104至工具112與第二封裝元件130。系統100可選擇性地包含其他配置。
第4圖、第5圖以及第7圖至第11圖繪示根據部份實施方式之用以加工半導體裝置的方法之多個階段之剖面圖，且第6圖呈現根據部份實施方式之用以加工半導體裝置的方法之多個階段之上視圖。在第4圖中，提供支撐座108。舉例而言，支撐座108包含厚度大約5公釐至大約10公釐之鐵合金、鋁合金或其組合或其多層結構。從上視圖看來，支撐座108與工具112(參照第6圖與第7圖)的長寬為大約300公釐乘上大約700公釐。或者，支撐座108(以及工具112)可包含其他材料與尺寸。於部份實施方式中，支撐座108包含板體或船體適用於支撐第一封裝元件120(參照第5圖)。
第5圖中，提供封裝元件120。封裝元件120設置於支撐座108上。於某些實施方式中，封裝元件120包含封裝裝置。於此，封裝元件120也指第一封裝元件120、多個第一封裝元件120或多個第一封裝元件120所構成之長條。於部份實施方式中，第一封裝元件120包含封裝裝置，封裝裝置包含中介基板，中介基板包含設置於其上或形成於其內之貫孔、其他電路以及/或一或多個重分佈層(Redistribution Layers；RLDs)(未繪圖示)。於部份實施方式中，第一封裝元件120包含封裝裝置，封裝裝置包含有機材料。第一封裝元件120可包含層壓基板，其中包含多個層疊之介電薄膜。於部份實施方式中，第一封裝元件120之至少一介電薄膜包含超低介電常數(Extra-low Dielectric Constant；ELK)材料，其中超低介電 常數材料之介電常數小於二氧化矽之介電常數。而於其他實施方式中，第一封裝元件120包含多個積體電路晶粒。第一封裝元件120可以選擇性地包含其他材料或種類之裝置。
於某些實施方式中，第一封裝元件120包含由多個第一封裝元件120所構成之長條。舉例而言，從第6圖之上視圖看來，多個第一封裝元件120之所構成長條的形狀可以與工具112大致相同。舉例而言，長條所包含之多個第一封裝元件120之一鄰近於工具112之每一開口114。第一封裝元件120可以均勻分佈於長條四處，並包含矩陣的圖案。於其他實施方式中，第一封裝元件120可以作為多個群組分佈，而隔開多個群組的組間間隙大於隔開同一群組內之多個第一封裝元件的組內間隙，如同第6圖之上視圖中工具112之開口114。於某些實施方式中，在焊料回焊步驟後，個體的第一封裝元件120將會在後續沿著第一封裝元件120之長條的劃線124而單個化。
第一封裝元件120之長條包含多個區域，於這些區域中，第二封裝元件130會被貼合至第一封裝元件120，於此將會詳細介紹。舉例而言，第一封裝元件120包含多個接觸墊122形成於其上。在第5圖與第7圖至第11圖中，只展現三個區域，每個區域包含五個接觸墊122；或者，於某些實施方式中，數十個、數百個或更多接觸墊122可設置於每一區域中，於每一區域中，第二封裝元件130會被貼合至第一封裝元件120。接觸墊122包含多個電性的連接，舉例而言，接觸墊122可包含預焊接區域、金屬墊、非回焊金屬凸塊或金屬特徵。於部份實施方式中，藉由設置於第一封裝元件120內的電性特 徵，例如金屬線和貫孔(未繪示)，接觸墊122可以連接至位於第一封裝元件120之另一側的焊墊(未繪示)。
參照第6圖之上視圖，於此描述到第1圖至第3圖中之工具112。在此，展示開口114的圖案的一種實施例。根據部份實施方式，工具112包含金屬或金屬合金，例如銅、鋁、鋼鐵或其他金屬；一或多個陶瓷材料；或上述之組合或多層結構。舉例而言，於部份實施方式中，工具112具有大約1毫米至大約3毫米的厚度。或者，工具112可包含其他材料和尺寸。
工具112適用於固定封裝元件於支撐座108上且於其中一個開口114內。舉例而言，根據部份實施方式，從上視圖看來，開口114之大小大致上相同於或稍微大於第二封裝元件130之大小。
如同第7圖所示，工具112是設置於或放置於第一封裝元件120上，而第一封裝元件120設置於支撐座108上方。工具112之開口114是設置於長條之第一封裝元件120上，以露出第一封裝元件120。工具112之其他部份，例如實心部份，設置於開口114之間的第一封裝元件120之長條之劃線124。
於部份實施方式中，如同第7圖所示，工具112可以設置直接鄰近且鄰接第一封裝元件120。舉例而言，於部份實施方式中，工具112可以夾固於支撐座108或其他物體。於其他實施方式中，工具112可以放置鄰近於第一封裝元件120但不鄰接第一封裝元件120(未繪示)。工具112之開口114使第一封裝元件120之接觸墊122外露。第一封裝元件120之接觸墊 122是透過工具112內的開口114而外露，而使得接合步驟中可以接觸接觸墊122。
如同第8圖所示，於部份實施方式中，工具112設置於第一封裝元件120之上，而封裝元件130是設置於工具112之多個開口114之一內。封裝元件130也指第二封裝元件130。於部份實施方式中，多個第二封裝元件130設置於工具112之多個開口114內，其中，如同第8圖所示，多個第二封裝元件130之一放置於工具112之每一開口114內。舉例而言，第二封裝元件130是一對一地設置於第一封裝元件120上。於其他實施方式中，第二封裝元件130只設置於工具112之部份多個開口114內，在此並未繪示。於其他實施方式中，二或二個以上的封裝元件130可以設置於工具112的每一個開口114內，在此並未繪示。
工具112的多個部份環繞第二封裝元件130。於部份實施方式中，工具112的多個部份嚴密地環繞第二封裝元件130，以在處理半導體裝置的步驟中，例如進行焊料回焊或貼合處理，固定第二封裝元件130的位置。
於部份實施方式中，第二封裝元件130包含半導體晶粒或半導體裝置。舉例而言，於部份實施方式中，半導體晶粒可包含互補式金屬氧化物半導體(Complementary Metal Oxide Semiconductor：CMOS)裝置。或者，半導體晶粒可以包含其他類型的積體電路。於其他實施方式中，第二封裝元件130可包含封裝基板。或者，第二封裝元件130可以包含其 他類型的裝置。舉例而言，於部份實施方式中，第二封裝元件130是以覆晶方式貼合於第一封裝元件120。
於此，第一封裝元件120也可以被稱做第二封裝元件，例如在部份專利申請範圍中。同樣地，於此，第二封裝元件130也可以被稱做第一封裝元件，例如在部份專利申請範圍中。依據在部份專利申請範圍中介紹的順序，封裝元件120與封裝元件130被冠以「第一」或「第二」。
每個第二封裝元件130包含加工件131。加工件131可包含半導體基板，舉例而言，半導體基板包含矽或其他半導體材料，且加工件131可以被絕緣層覆蓋。加工件131也可以包含其他主動元件或電路(未繪示)。舉例而言，加工件131可包含氧化矽，氧化矽設置於單晶矽上。加工件131也包含其他導電層或其他半導體單元，例如電晶體、二極體等等。化合物半導體，例如砷化鎵、磷化銦、矽/鍺或碳化矽可用以取代矽。舉例而言，加工件131可包含矽上絕緣體(Silicon-on Insulator；SOI)或鍺上絕緣體(Germanium-on Insulator；GOI)基板。
第二封裝元件130包含多個接觸墊132，接觸墊132設置於加工件131之一側上。於部份實施方式中，多個接觸墊132包含與第一封裝元件120之接觸墊122相似或大致相同的底面積。根據部份實施方式，藉由使用第1圖、第2圖或第3圖之系統100，第二封裝元件130之接觸墊132會被貼合至第一封裝元件120之接觸墊122，而在第二封裝元件130與第一封裝元件120之間，形成電性且機械的連接，於此會詳細地介紹。
參照第8圖，共晶材料134是設置於第一封裝元件120之接觸墊122與第二封裝元件130之接觸墊132之間。共晶材料134包含焊料區，焊料區設置於第一封裝元件120與第二封裝元件130之間。舉例而言，在第8圖中，第二封裝元件130包含共晶材料134設置於或形成於接觸墊132之上。另外，共晶材料134可以設置於第一封裝元件120之接觸墊122上，或者，共晶材料134可以設置於接觸墊122與接觸墊132兩者上(未繪示)。
共晶材料134包含適用於在特定升高的溫度或溫度範圍回焊之材料。在提升共晶材料的溫度後，降溫時，共晶材料134重新固化，且在第一封裝元件120上的接觸墊122與第二封裝元件130上的接觸墊132之間，形成包含共晶材料134的接合點。舉例而言，共晶材料134可包含導電凸塊。在部份實施方式中，舉例而言，共晶材料134包含焊料且可包含焊料凸塊或焊料球。
在此，「焊料」包含含鉛或無鉛的焊料，例如用於含鉛焊料中的鉛錫化合物；無鉛焊料包含銻化銦；錫、銀和銅(Sn,Ag,Cu；SAC)複合物；以及其他共晶材料，這些共晶材料具有一般的熔點且在電子應用中形成導電焊料連接。無鉛焊料可以採用各種組成份的錫銀銅焊料，例如SAC 102(98.5%的錫、1.0%的銀、0.5%的銅)、SAC 305、SAC 405。無鉛的共晶材料134，例如焊料球，可以不使用銀而從銅錫複合物形成。或者，無鉛焊料連接點可包含錫與銀，而不使用銅。於部份實施方式中，共晶材料134格狀設置於陣列排 列的導電凸塊之間，常被稱為球柵陣列(Ball Grid Array；BGA)。共晶材料134也可以選擇性地以其他形狀或配置設置。舉例而言，共晶材料134可以包含圓形導電連接點且也可包含非圓形的導電連接點。藉焊球垂落處理(Solder Ball Drop Process)、焊料槽處理(Solder Bath Process)、浸焊處理(Solder Dip Process)或其他方法，可以將共晶材料134形成於第二封裝元件130上。
工具112設立且固定第二封裝元件130之理想位置於開口114內預定的位置，如此一來，在第二封裝元件130之接觸墊132上的共晶材料134變成對準於且維持對準於第一封裝元件120上之接觸墊122。於部份實施方式中，藉由第一封裝元件120、工具112以及/或第二封裝元件130上的對準裝置以及/或對準標記(未繪示)，對準處理以及/或重新對準處理可用以達到第二封裝元件130與第一封裝元件120的正確對準。
接著，如同第9圖所示，在第二封裝元件130上進行一步驟。於部份實施方式中，所進行的步驟是共晶材料134之回焊步驟或焊料回焊步驟。回焊步驟使共晶材料134回焊，如此一來，第二封裝元件130接合至下層之各自的第一封裝元件120。於部份實施方式中，回焊步驟是藉由輻射能源102進行，輻射能源102包含對流式回焊儀器，對流式回焊儀器包含至少一個紅外光能源，例如紅外線燈106(參照第1圖、第2圖或第3圖)或其他種類的紅外光輻射源。回焊步驟包含加熱共晶材 料134至高於共晶材料134之熔點的溫度，因而使共晶材料134熔化。
於部份實施方式中，如第9圖所示，藉由啟動輻射能源102而發出輻射能104，以輻射能源102回焊共晶材料134。輻射能104朝向第二封裝元件130發射。於部份實施方式中，來自輻射能源102而用以回焊共晶材料134之輻射能104的輸出包含增加第二封裝元件130之溫度至攝氏溫度大約240度至攝氏溫度大約260度。於其他實施方式中，照射輻射能104至第二封裝元件包含增加第二封裝元件130之溫度至大約攝氏溫度大約217度或更高。或者，共晶材料134之回焊步驟可以使用其他溫度。第二封裝元件130吸收輻射能104而使下方的共晶材料134達到熔化或回焊之溫度。工具112固定第二封裝元件130，並防止第二封裝元件130在共晶材料134熔化時移動。
輻射能104的照光處理持續一段預定的時間長度，此預定的時間長度適用於形成完善的焊料連接，此焊料連接由共晶材料134所組成。舉例而言，於部份實施方式中，輻射能源102可以以大約0.8微分至大約100微分的週期啟動或運作。或者，輻射能104的照光處理可以採用其他的時間長度。
照射輻射能104至工具112與第二封裝元件130的步驟，包含回焊設置於每個第二封裝元件130上的共晶材料134，例如設置於接觸墊132上的共晶材料134。在回焊步驟的最終，共晶材料134冷卻且至少大部份或完全固化。
根據本揭露部份實施方式，如第10圖所示，在冷卻共晶材料134時，啟動冷卻裝置110以冷卻第一封裝元件120。第10圖中，箭頭150展示了藉由冷卻裝置110而冷卻第一封裝元件120。舉例而言，於部份實施方式中，冷卻第一封裝元件120包含降低第一封裝元件120的溫度至攝氏溫度大約100度或更低。再舉其他例子，於其他實施方式中，第一封裝元件120之溫度低至攝氏溫度大約80度或更低。舉例而言，於部份實施方式中，直到共晶材料134大部份或完全重新固化前，第一封裝元件120維持此低溫。或者，亦可以採用其他溫度。
於部份實施方式中，如第10圖所示，啟動冷卻裝置110以冷卻第一封裝元件120時，當冷卻第一封裝元件120時，也啟動輻射能源102以照射輻射能104’至第二封裝元件130，以虛線表示。可以啟動輻射能源102以輸出一定量的輻射能104，用以維持第二封裝元件130之溫度，例如維持於攝氏溫度大約180度或更低。或者，亦可以採用其他溫度。
在第一封裝元件120與第二封裝元件130之間的共晶材料134的重新固化時，冷卻第一封裝元件120、或冷卻第一封裝元件120並加熱第二封裝元件130，有利於防止損壞，例如第一封裝元件120的各種材料層脫層，於部份實施方式中，第一封裝元件120可包含有機材料或低介電係數材料。冷卻第一封裝元件120也促進共晶材料134的降溫，以在第一封裝元件120與第二封裝元件130之間形成重新固化的共晶連接。
舉例而言，第2圖所示的控制器116實施於部份實施方式中，用於監控、規管以及控制第9圖與第10圖所示的加熱和冷卻處理。
在第10圖之冷卻步驟後，重新固化的共晶材料134連接造成第二封裝元件130與第一封裝元件120之間電性與機械性的連接。因此，第二封裝元件130用於貼合至下方的第一封裝元件120。
在共晶材料134的回焊與冷卻步驟後，移除工具112，且沿著相鄰之多個第二封裝元件130之間的劃線124，單個化第一封裝元件120之長條。如同第11圖所示，單個化第一封裝元件120之長條的步驟包含形成多個封裝半導體裝置160。根據部份實施方式，封裝半導體裝置160可包含封裝半導體晶粒、層構晶粒、系統晶片(Systems-on-a-chip；SOC)、晶圓級封裝(Wafer Level Package；WLP)裝置、其他類型的裝置以及/或上述之組合。
舉例而言，在第一封裝元件120包含封裝基板且第二封裝元件130包含半導體晶粒的實施方式中，或者，在第一封裝元件120包含半導體晶粒且第二封裝元件130包含封裝系統的實施方式中，此封裝半導體裝置160包含封裝半導體晶粒。舉例而言，於部份實施方式中，此封裝半導體晶粒可包含晶圓級封裝裝置。
在第一封裝元件120包含半導體晶粒且第二封裝元件130包含半導體晶粒的實施方式中，形成包含層構晶粒之封裝半導體裝置160。在第一封裝元件120包含特定種類的半 導體晶粒(於此並未顯示)且第二封裝元件也包含半導體晶粒的實施方式中，形成包含系統晶片之封裝半導體裝置160，上述之特定種類的半導體晶粒適用於與第二封裝元件130作為一系統而共同作用。
第12圖為根據部份實施方式之用以加工半導體裝置的方法之流程圖170。在步驟172中，第一封裝元件120放置於支撐座108(參照第5圖)上。在步驟174中，提供具有多個開口114之工具112(參照第6圖)。在步驟176中，工具112之開口114之一設置於第一封裝元件120(參照第7圖)之上。在步驟178中，第二半導體裝置130放置於第一封裝元件120之上的工具112之開口114之內(參照第8圖)。在步驟180中，第二封裝元件130受到輻射能104的照射而回焊設置於第一封裝元件120與第二封裝元件130之間的共晶材料134(參照第9圖)。在步驟182中，使用冷卻裝置110以冷卻第一封裝元件120(參照第10圖)。
本揭露之部份實施方式包含新的系統100，此系統包含本文所述之冷卻裝置110。其他實施方式包含使用系統100加工半導體裝置之方法。本揭露之部份實施方式也包含以本文所述之新的系統100和方法加工過的封裝半導體裝置160。
本揭露之部份實施方式之優點與好處包含針對共晶材料134提供新的方法與系統100，以增進製程處理的控制並降低第一封裝元件120材料層損壞的風險。第一封裝元件120可包含有機以及/或低介電常數材料，藉由在共晶材料134 固化時，降低第一封裝元件120的溫度，防止第一封裝元件120之有機和低介電常數材料因共晶材料134回焊製程而損壞。本揭露之實施方式提供新的工具配備，其中在共晶材料134固化的步驟中，降低第一封裝元件120之溫度，以在焊料回焊步驟中與之後，減低或防止由於第一封裝元件120之低介電常數材料脫層而失敗。在一個實施例中，實驗結果顯示：藉由降低焊料固化時的第一封裝元件120的溫度，可以減少低介電常數材料超過75%的壓力。
使用冷卻裝置110以冷卻第一封裝元件120，也促進冷卻共晶材料134而在第一封裝元件120與第二封裝元件130之間形成重新固化的共晶連接，因而節省時間與成本。更甚者，本文中所述之新的系統100和加工流程可以簡單地實施於半導體裝置處理系統與加工流程中。
根據本揭露之部份實施方式，用以加工半導體裝置的系統包含輻射能源、支撐座以及設置於支撐座與輻射能源之間的可移除的工具。工具包含開口，開口適用於固定封裝元件於支撐座之上。系統包含冷卻裝置，冷卻裝置鄰近於支撐座。
根據其他實施方式，用以加工半導體裝置的系統包含輻射能源、支撐座以及設置於支撐座與輻射能源之間的可移除的工具。工具包含多個開口，開口適用於固定封裝元件於支撐座之上。系統包含冷卻裝置鄰近於支撐座，且系統包含控制器用以連接冷卻裝置與輻射能源。
根據其他實施方式，用以加工半導體裝置的方法包含設置第一元件於支撐座上、提供包含多個開口的工具、設 置工具之多個開口之一於第一封裝元件之上。第二封裝元件設置於第一封裝元件之工具之多個開口之一內。照射輻射能至第二封裝元件以回焊設置於第一封裝元件與第二封裝元件之間的共晶材料。使用冷卻裝置以冷卻第一封裝元件。
以上大致敘述多個實施方式的特徵，如此一來，任何熟習此技藝者應可較佳地了解本揭露之態樣。任何熟習此技藝者可了解到，他們可將本揭露作為其他設計或改善處理程序的基礎，以實現與本揭露提到的多個實施方式相同目的以及/或達到與本揭露提到的多個實施方式相同的優點。任何熟習此技藝者也可了解到，這些相同的結構並未脫離本揭露之精神和範圍，且在不脫離本揭露之精神和範圍內，且他們可作各種之變化、更動與潤飾。
100‧‧‧系統
102‧‧‧輻射能源
104‧‧‧輻射能
106‧‧‧紅外線燈
108‧‧‧支撐座
110‧‧‧冷卻裝置
112‧‧‧工具
114‧‧‧開口
120‧‧‧第一封裝元件
130‧‧‧第二封裝元件

Claims (10)

  1. 一種用以加工半導體裝置的系統，包含：一輻射能源；一支撐座；一工具，可移除地位於該支撐座與該輻射能源之間，其中該工具包含複數個開口，該些開口適用於固定一封裝元件於該支撐座，其中該工具與該支撐座相隔離；以及一冷卻裝置，鄰近該支撐座。
  2. 一種用以加工半導體裝置的系統，包含：一輻射能源；一支撐座；一工具，該工具可移除式地位於該支撐座與該輻射能源之間，其中該工具包含複數個開口，該些開口適用於固定一封裝元件於該支撐座，其中該工具與該支撐座相隔一間隙，該間隙適用於容納另一封裝元件於其中；一冷卻裝置，鄰近該支撐座；以及一控制器，該控制器連接該冷卻裝置與該輻射能源。
  3. 如請求項2所述之系統，其中該封裝元件包含一第一封裝元件，且其中該支撐座包含一板體或船體適用於支撐一第二封裝元件。
  4. 如請求項3所述之系統，其中該支撐座適用於支撐複數個第二封裝元件，且其中在共晶材料接合的步驟 中，該工具之該些開口適用於支撐一第一封裝元件於每一該些第二封裝元件。
  5. 如請求項4所述之系統，其中該冷卻裝置適用於在共晶材料接合的步驟後，降低該第一封裝元件的溫度。
  6. 如請求項5所述之系統，其中該冷卻裝置適用於當設置在該些第二封裝元件與該第一封裝元件之間的一共晶材料固化時降低該第一封裝元件的溫度。
  7. 如請求項6所述之系統，其中該輻射能源適用於提升該些第二封裝元件的溫度以回焊設置在該些第二封裝元件與該第一封裝元件之間的該共晶材料，或者當該冷卻裝置降低該第一封裝元件的溫度且該共晶材料固化時，該輻射能源適用於維持該些第二封裝元件的溫度。
  8. 一種加工半導體裝置的方法，包含：放置一第一封裝元件於一支撐座上；提供包含複數個開口的一工具；設置該工具於該第一封裝元件上，且該工具之該些開口之一位於該第一封裝元件上；放置一第二封裝元件於位於該第一封裝元件上之該工具之該些開口之一內；以輻射能照射該第二封裝元件，以回焊設置於該第一封裝元件與該第二封裝元件之間的一共晶材料；以及 使用一冷卻裝置以冷卻該第一封裝元件。
  9. 如請求項8所述之方法，更包含在冷卻該第一封裝元件時，以輻射能照射該第二封裝元件。
  10. 如請求項8所述之方法，其中該冷卻該第一封裝元件的步驟包含重新固化該共晶材料，且其中回焊該共晶材料以及重新固化該共晶材料的步驟包含接合該第二封裝元件與該第一封裝元件。
TW103145040A 2012-07-26 2014-12-23 用以加工半導體裝置的系統及用以加工半 導體裝置的方法 TWI556373B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/559,318 US9538582B2 (en) 2012-07-26 2012-07-26 Warpage control in the packaging of integrated circuits
US14/155,050 US9888527B2 (en) 2012-07-26 2014-01-14 Systems for processing semiconductor devices, and methods of processing semiconductor devices

Publications (2)

Publication Number Publication Date
TW201537704A TW201537704A (zh) 2015-10-01
TWI556373B true TWI556373B (zh) 2016-11-01

Family

ID=49993863

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102122104A TWI560786B (en) 2012-07-26 2013-06-21 Method for bonding package components and vacuum boat
TW103145040A TWI556373B (zh) 2012-07-26 2014-12-23 用以加工半導體裝置的系統及用以加工半 導體裝置的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102122104A TWI560786B (en) 2012-07-26 2013-06-21 Method for bonding package components and vacuum boat

Country Status (3)

Country Link
US (5) US9538582B2 (zh)
CN (1) CN103579024B (zh)
TW (2) TWI560786B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10109612B2 (en) * 2013-12-13 2018-10-23 Taiwan Semiconductor Manufacturing Company Tools and systems for processing semiconductor devices, and methods of processing semiconductor devices
US9373603B2 (en) 2014-02-28 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Reflow process and tool
US9659838B1 (en) * 2016-03-28 2017-05-23 Lockheed Martin Corporation Integration of chip level micro-fluidic cooling in chip packages for heat flux removal
CN110168711B (zh) * 2017-09-21 2024-02-13 Ev 集团 E·索尔纳有限责任公司 接合基板的装置和方法
US10790261B2 (en) * 2018-03-12 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding through multi-shot laser reflow
US11963307B2 (en) * 2021-03-30 2024-04-16 International Business Machines Corporation Vacuum-assisted BGA joint formation
US11948807B2 (en) 2021-03-30 2024-04-02 International Business Machines Corporation Feature selection through solder-ball population
TWI809408B (zh) 2021-06-01 2023-07-21 國立屏東科技大學 加熱輔助覆晶接合裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200605245A (en) * 2004-03-30 2006-02-01 Tamura Seisakusho Kk Heating device and reflow device, the method and device for forming solder bump
TW200615074A (en) * 2004-08-25 2006-05-16 Matsushita Electric Ind Co Ltd Solder composition, connecting process with soldering, and connection structure with soldering
CN102386114A (zh) * 2010-09-01 2012-03-21 台湾积体电路制造股份有限公司 芯片接合的方法
TW201230215A (en) * 2011-01-10 2012-07-16 Taiwan Semiconductor Mfg Reflow method

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3905038A (en) * 1973-02-26 1975-09-09 Signetics Corp Semiconductor assembly and method
JP2795788B2 (ja) * 1993-02-18 1998-09-10 シャープ株式会社 半導体チップの実装方法
WO1998005060A1 (en) 1996-07-31 1998-02-05 The Board Of Trustees Of The Leland Stanford Junior University Multizone bake/chill thermal cycling module
US7007833B2 (en) * 1997-05-27 2006-03-07 Mackay John Forming solder balls on substrates
US6432744B1 (en) 1997-11-20 2002-08-13 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
US6100175A (en) * 1998-08-28 2000-08-08 Micron Technology, Inc. Method and apparatus for aligning and attaching balls to a substrate
JP3397313B2 (ja) 1999-12-20 2003-04-14 富士通株式会社 半導体装置の製造方法及び電子部品の実装方法
US6834158B1 (en) * 2000-09-22 2004-12-21 Advanced Micro Devices, Inc. Pinhole defect repair by resist flow
DE10048881A1 (de) * 2000-09-29 2002-03-07 Infineon Technologies Ag Vorrichtung und Verfahren zum planen Verbinden zweier Wafer für ein Dünnschleifen und ein Trennen eines Produkt-Wafers
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US20030047527A1 (en) * 2001-09-10 2003-03-13 Advanced Micro Devices, Inc. Boat for ball attach manufacturing process
US7357288B2 (en) * 2003-07-17 2008-04-15 Matsushita Electric Industrial Co., Ltd. Component connecting apparatus
JP3891297B2 (ja) * 2003-10-02 2007-03-14 セイコーエプソン株式会社 半導体装置製造用治具
US20050077616A1 (en) 2003-10-09 2005-04-14 Ng Kee Yean High power light emitting diode device
US20070141751A1 (en) * 2005-12-16 2007-06-21 Mistry Addi B Stackable molded packages and methods of making the same
CN101049904B (zh) * 2006-04-07 2010-12-22 甘志银 一种真空封装方法及其装置
US8222574B2 (en) 2007-01-15 2012-07-17 Applied Materials, Inc. Temperature measurement and control of wafer support in thermal processing chamber
JP2009130269A (ja) 2007-11-27 2009-06-11 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
JP2011138902A (ja) 2009-12-28 2011-07-14 Tokyo Electron Ltd 実装方法及び実装装置
US8381965B2 (en) * 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
TW201230260A (en) 2011-01-14 2012-07-16 Subtron Technology Co Ltd Package carrier and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200605245A (en) * 2004-03-30 2006-02-01 Tamura Seisakusho Kk Heating device and reflow device, the method and device for forming solder bump
TW200615074A (en) * 2004-08-25 2006-05-16 Matsushita Electric Ind Co Ltd Solder composition, connecting process with soldering, and connection structure with soldering
CN102386114A (zh) * 2010-09-01 2012-03-21 台湾积体电路制造股份有限公司 芯片接合的方法
TW201230215A (en) * 2011-01-10 2012-07-16 Taiwan Semiconductor Mfg Reflow method

Also Published As

Publication number Publication date
US11432372B2 (en) 2022-08-30
US20150201462A1 (en) 2015-07-16
TW201537704A (zh) 2015-10-01
US9888527B2 (en) 2018-02-06
TWI560786B (en) 2016-12-01
CN103579024A (zh) 2014-02-12
US10512124B2 (en) 2019-12-17
US20170098571A1 (en) 2017-04-06
US20140027431A1 (en) 2014-01-30
US9538582B2 (en) 2017-01-03
CN103579024B (zh) 2016-08-17
TW201405682A (zh) 2014-02-01
US20220361293A1 (en) 2022-11-10
US20200045777A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
TWI556373B (zh) 用以加工半導體裝置的系統及用以加工半 導體裝置的方法
US10651126B2 (en) Methods and apparatus for wafer-level die bridge
US8012866B2 (en) Method of bonding semiconductor devices utilizing solder balls
US9721919B2 (en) Solder bumps formed on wafers using preformed solder balls with different compositions and sizes
US20150294939A1 (en) Packages and Packaging Methods for Semiconductor Devices, and Packaged Semiconductor Devices
TWI610411B (zh) 用於半導體晶粒互連的雷射輔助接合
TWI475620B (zh) 電子裝置、其製造方法及電子裝置製造設備
TW201714261A (zh) 冷卻裝置
US20100055846A1 (en) Semiconductor package structures
TW201521170A (zh) 半導體封裝件及其製造方法
US20220302079A1 (en) Tools and Systems for Processing Semiconductor Devices, and Methods of Processing Semiconductor Devices
TW201705321A (zh) 半導體裝置的製造方法
US10269762B2 (en) Rework process and tool design for semiconductor package
US8440503B1 (en) Methods for performing reflow in bonding processes
US9514988B1 (en) Semiconductor devices and packaging methods thereof
US11967576B2 (en) Systems for thermally treating conductive elements on semiconductor and wafer structures
JP6142276B2 (ja) 電子部品実装装置および電子部品の製造方法
US20130032270A1 (en) Thermal compression bonding with separate bond heads
TWI566869B (zh) 回銲製程與機台
KR101541392B1 (ko) 반도체 제조장치 및 이를 이용한 반도체소자 제조방법
DE102014019343A1 (de) Systeme zur verarbeitung von halbleiterbauelementen und verfahren zur verarbeitung von halbleiterbauelementen
JP2011044530A (ja) はんだ接合方法およびはんだ接合装置