KR20160085256A

KR20160085256A - GaN 템플릿 기판 및 디바이스 기판

Info

Publication number: KR20160085256A
Application number: KR1020167011977A
Authority: KR
Inventors: 미키야 이치무라; 요시타카 구라오카; 마사히코 나메리카와
Original assignee: 엔지케이 인슐레이터 엘티디
Priority date: 2013-11-07
Filing date: 2014-09-05
Publication date: 2016-07-15
Also published as: TW201528502A; CN105745366B; JP6408483B2; JPWO2015068458A1; WO2015068458A1; KR102172358B1; TWI670854B; US10128406B2; DE112014005131T5; CN105745366A; US20160233380A1

Abstract

줄무늬의 모폴로지 이상이 생기지 않는 디바이스 기판을 실현한다. GaN 템플릿 기판이, 하지 기판과, 하지 기판의 위에 에피택셜 형성된 제1 GaN층을 구비하고, 제1 GaN층의 면내 방향에 내재된 압축 응력이 260 MPa 이상, 또는, 라만 스펙트럼에 있어서의 파수 568 nm^-1 근방에서의 GaN의 E2 포논의 피크의 반값폭이 1.8 cm^-1 이하, 이들이 모두 만족되도록 하고, 디바이스 기판이, 제1 GaN층의 위에 에피택셜 형성된 제2 GaN층과, 제2 GaN층의 위에 에피택셜 형성된 13족 질화물로 이루어진 디바이스층을 구비하도록 한다.

Description

GaN 템플릿 기판 및 디바이스 기판{GaN TEMPLATE SUBSTRATE AND DEVICE SUBSTRATE}

본 발명은, 하지 기판의 위에 GaN층을 형성하여 이루어진 GaN 템플릿 기판에 관한 것이다.

종래, Flux-GaN 템플릿 위에 13족 질화물제 디바이스 구조를 적층함으로써 디바이스 기판을 제작하면, 기판의 표면에 줄무늬의 모폴로지 이상이 발생한다고 하는 문제가 있었다. 도 3은, 이러한 모폴로지 이상이 발생한 디바이스 기판 표면의 노마스키형 미분 간섭 현미경 이미지이다. 도 3에 있어서는, 화살표로 나타낸 개소에, 줄무늬의 모폴로지 이상(line crack)이 확인된다. 이러한 디바이스 기판을 개편화함으로써 얻어지는 디바이스칩(LED칩, HEMT칩 등) 중, 모폴로지 이상 발생부에 형성되어 있던 디바이스칩은, 요구되는 특성을 발휘할 수 없는 특성 불량품이 되어 버리기 때문에, 모폴로지 이상의 발생은 디바이스칩의 생산성을 저하시키는 요인이 되고 있다.

단, 이러한 줄무늬의 모폴로지 이상이 발생하는 요인은, 지금까지 밝혀지지는 않았다.

한편, 예컨대 사파이어 기판 위에 GaN막을 두껍게 적층하면 크랙이 발생하는 것이 일반적으로 알려져 있고, 이러한 크랙의 발생을 억제하기 위해서는, 저온 중간층을 적층 구조 내에 도입하는 것이 유효하다는 것이 이미 발견되어 있다(예컨대 비특허문헌 1 참조).

그러나, 이 방법에서는 저품질의 중간층을 이용하기 때문에, 얻어지는 적층 구조 내에 결정 결함이 내재되게 되고, 결과적으로, 이러한 결정 결함이 고품위의 디바이스(LED, HEMT) 제작에 방해가 된다고 하는 문제가 있다.

비특허문헌 1 : "시리즈 결정 성장의 다이나믹스 4권 에피택셜 성장의 프론티어", 나카지마 가즈오 책임 편집, 교리츠출판 주식회사 발행, P.14∼P.19.

본 발명의 목적은, 줄무늬의 모폴로지 이상이 생기지 않는 디바이스 기판을 실현하는 것에 있다.

본 발명의 발명자는 다양한 검토를 반복하여, MOCVD-GaN 템플릿(종기판)에 있어서, GaN막이 높은 내재 압축 응력을 갖고 있을 때, 혹은, GaN막이 높은 결정성을 갖고 있을 때, 전술한 줄무늬의 모폴로지 이상의 억제가 가능하다는 것을 발견했다. 여기서, 압축 응력과 결정성은, 모두 라만 분광법으로 정량화 가능한 값이다.

상기 과제를 해결하기 위해, 본 발명의 제1 양태에서는, GaN 템플릿 기판이, 하지 기판과, 상기 하지 기판의 위에 에피택셜 형성된 제1 GaN층을 구비하고, 상기 제1 GaN층의 면내 방향에 내재된 압축 응력이 260 MPa 이상이도록 했다.

본 발명의 제2 양태에서는, GaN 템플릿 기판이, 하지 기판과, 상기 하지 기판의 위에 에피택셜 형성된 제1 GaN층을 구비하고, 상기 제1 GaN층의 라만 분광 측정을 행하여 얻어지는 라만 스펙트럼에 있어서의 파수 568 nm^-1 근방에서의 GaN의 E2 포논의 피크의 반값폭이 1.8 cm^-1 이하이도록 했다.

본 발명의 제3 양태에서는, GaN 템플릿 기판이, 하지 기판과, 상기 하지 기판의 위에 에피택셜 형성된 제1 GaN층을 구비하고, 상기 제1 GaN층의 면내 방향에 내재된 압축 응력이 260 MPa 이상이고, 또한, 상기 제1 GaN층의 라만 분광 측정을 행하여 얻어지는 라만 스펙트럼에 있어서의 파수 568 nm^-1 근방에서의 GaN의 E2 포논의 피크의 반값폭이 1.8 cm^-1 이하이도록 했다.

본 발명의 제4 양태에서는, 제1 또는 제3 양태에 따른 GaN 템플릿 기판에 있어서, 상기 압축 응력의 값은, 상기 제1 GaN층의 라만 분광 측정을 행하여 얻어지는 라만 스펙트럼으로부터 구해지는 것으로 했다.

본 발명의 제5 양태에서는, 제1 내지 제4 중의 어느 양태에 따른 GaN 템플릿 기판이, 상기 제1 GaN층의 위에 에피택셜 형성된 제2 GaN층을 더 구비하도록 했다.

본 발명의 제6 양태에서는, 제5 양태에 따른 GaN 템플릿 기판에 있어서, 상기 제1 GaN층은, MOCVD법에 의해 형성된 것이고, 상기 제2 GaN층은, Flux법에 의해 형성된 GaN 단결정층의 표면을 연마함으로써 형성된 것이도록 했다.

본 발명의 제7 양태에서는, 디바이스 기판이, 제1 내지 제4 양태 중의 어느 GaN 템플릿 기판과, 상기 제1 GaN층의 위에 에피택셜 형성된 제2 GaN층과, 상기 제2 GaN층의 위에 에피택셜 형성된 13족 질화물로 이루어진 디바이스층을 구비하도록 했다.

본 발명의 제1 내지 제7 양태에 의하면, 본 발명에 따른 GaN 템플릿 기판을 이용하여 제작한 디바이스 기판의 표면에서의 줄무늬의 모폴로지 이상의 발생이 억제되기 때문에, 디바이스칩(LED칩, HEMT칩)의 제조 수율이 향상된다.

또한, 본 발명의 제7 양태에 의하면, 디바이스 기판의 표면에서의 줄무늬의 모폴로지 이상의 발생이 억제되기 때문에, 디바이스칩(LED칩, HEMT칩)의 제조 수율이 향상된다.

도 1은 디바이스 기판(10)의 단면 구조를 모식적으로 나타낸 도면이다.
도 2는 디바이스층(5)을 LED 구조를 갖는 것으로 하여 형성하는 경우의 디바이스층(5)의 구성을 예시하는 도면이다.
도 3은 모폴로지 이상이 발생한 디바이스 기판 표면의 노마스키형 미분 간섭 현미경 이미지이다.

본 명세서 중에 나타내는 주기율표의 족번호는, 1989년 국제 순정 응용 화학 연합회(International Union of Pure Applied Chemistry : IUPAC)에 의한 무기 화학 명명법 개정판에 의한 1∼18의 족번호 표시에 의한 것이며, 13족이란 알루미늄(Al)ㆍ갈륨(Ga)ㆍ인듐(In) 등을 가리키고, 15족이란 질소(N)ㆍ인(P)ㆍ비소(As)ㆍ안티몬(Sb) 등을 가리킨다.

도 1은, 본 발명의 실시형태에 따른 디바이스 기판(10)의 단면 구조를 모식적으로 나타낸 도면이다. 디바이스 기판(10)은, 하지 기판(1)과, 버퍼층(2)과, 제1 GaN층(3)과, 제2 GaN층(4)과, 디바이스층(5)을 구비한다. 여기서, 하지 기판(1)과 버퍼층(2)과 제1 GaN층(3)의 적층 구조체가 MOCVD-GaN 템플릿(6)에 해당하고, MOCVD-GaN 템플릿(6)과 제2 GaN층(4)의 적층체가 Flux-GaN 템플릿(7)에 해당한다.

하지 기판(1)으로는, 단결정 c면 사파이어 기판을 이용하는 것이 바람직하다. 그 사이즈에는 특별한 제한은 없지만, 취급이 용이하다는 점에서는, 직경이 수인치 정도이고, 두께가 수백 ㎛∼수 mm 정도인 것이 바람직하다.

버퍼층(2)은, 그 위에 결정 품질이 우수한 13족 질화물 결정층을 형성 가능하게 하기 위해, 이들 13족 질화물 결정층의 형성 온도보다 낮은 형성 온도로 형성되어 이루어진 층이다. 버퍼층(2)은, 예컨대 GaN으로 형성하는 것이 가능하다. 버퍼층(2)은, MOCVD법에 의해, 하지 기판(1)의 위에 20 nm∼100 nm의 두께로 형성되는 것이 바람직하다.

제1 GaN층(3)은, MOCVD법에 의해 버퍼층(2)의 위에 에피택셜 형성되는 GaN 단결정 박막이다. 제1 GaN층(3)은, 1 ㎛∼5 ㎛의 두께로 형성되는 것이 바람직하다.

단, 제1 GaN층(3)은, 그 면내 방향에 내재된 압축 응력이 260 MPa 이상이 되도록 형성된다. 혹은, 라만 분광 측정에 의해 얻어지는 라만 스펙트럼의 파수 568 nm^-1 근방에서의 GaN의 E2 포논의 피크(라만선)의 반값폭이 1.8 cm^-1 이하가 되도록 형성된다. 여기서, 그 피크의 반값폭은, 제1 GaN층(3)의 결정성의 양부를 나타내는 지표가 되는 값이며, 그 값이 작을수록 제1 GaN층(3)의 결정성이 좋다고 할 수 있다. 또한, 제1 GaN층(3)의 면내 방향에 내재된 압축 응력에 관해서도, 전술한 라만 스펙트럼에 기초하여 산출할 수 있다. 구체적으로는, 전술한 피크의 시프트량 Δν(cm^-1)과 내재 응력 σ(MPa)의 관계를 나타내는

σ=130×Δν ㆍㆍㆍ (식 1)

의 식으로부터 산출할 수 있다.

또, 라만 스펙트럼의 피크는, 측정 대상이 압축 응력을 내재하고 있는 경우에는 고파수측(플러스측)으로 시프트하고, 인장 응력을 내재하고 있는 경우에는 저파수측(마이너스측)으로 시프트한다. 여기서, 응력 제로의 상태를 나타내는 기준 파수의 값(그 상태에서의 GaN의 E2 포논의 피크 위치)은, 무왜곡의 GaN 단결정(플럭스법으로 제작하는 자발 생성핵을 성장 기점으로 하는 GaN 단결정)을 대상으로 하여 상기와 동일한 조건으로 라만 분광 측정을 행함으로써 구해진다.

본 실시형태에 따른 디바이스 기판(10)에 있어서는, 전술한 내재 응력과 반값폭에 관한 요건의 적어도 하나가 만족됨으로써, 그 표면에서의 줄무늬의 모폴로지 이상의 발생이 바람직하게 억제된다. 또, 이러한 요건은, 제1 GaN층(3)의 형성 조건, 보다 구체적으로는, 성막 온도(기판 온도)와, 수소 가스 분압과 NH₃ 가스 분압의 비를, 적절하게 조정함으로써 실현 가능하다.

제2 GaN층(4)은, 플럭스(Flux)법에 의해 제1 GaN층(3)의 위에 에피택셜 형성되는 GaN 단결정 박막이다. 제2 GaN층(4)은, 5 ㎛∼500 ㎛의 두께로 형성되는 것이 바람직하다. 보다 상세하게는, 제2 GaN층(4)은, 예컨대 알칼리 금속 Na의 융액을 이용하는 Na 플럭스(Na-Flux)법에 의해 성장시킨 GaN층을, 그 표면측으로부터 연마함으로써 그 표면을 평탄화시켜 이루어짐과 함께, 두께를 적절히 조정하여 이루어진다. 연마 처리로는, 예컨대 다이아몬드 지립에 의한 연마 등이 예시된다.

또, 제2 GaN층(4)이 되는 GaN 단결정층의 형성에 채택하는 결정 성장 방법은, 반드시 플럭스법이 아니어도 좋다. 예컨대, HVPE법이어도 좋고, MOCVD법이어도 좋다.

디바이스층(5)은, 제2 GaN층(4)의 위에 에피택셜 형성되는 13족 질화물로 이루어진 하나 또는 복수의 층이다. 디바이스층(5)의 구체적인 구성은, 제작하고자 하는 디바이스의 구조(LED 구조, HEMT 구조 등)에 따라서 적절하게 정해지면 된다. 또한, 디바이스층(5)은, MOCVD법에 의해 형성되는 것이 바람직하기는 하지만, 다른 결정 성장 방법에 의해 형성되는 양태이어도 좋다.

도 2는, 디바이스층(5)을 예컨대 LED 구조를 갖는 것으로서 형성하는 경우의 디바이스층(5)의 구성을 예시하는 도면이다. 도 2에 나타내는 디바이스층(5)은, n형 반도체층(51)과, 활성층(52)과, p형 반도체층(53)을 이 순으로 적층함으로써 형성되어 이루어진다.

n형 반도체층(51)은, Si가 도핑된 13족 질화물층이다. n형 반도체층(51)은, GaN으로 100 nm∼3000 nm의 두께로 형성되는 것이 바람직하다. n형 반도체층(51)에서의 Si 농도는, 1×10¹⁸/cm³∼1×10¹⁹/cm³ 정도인 것이 바람직하다.

활성층(52)은, LED 소자에 있어서 발광 영역이 되는 층이다. 활성층(52)은, 서로 다른 조성을 갖는 제1 단위층(우물층)(52a)과 제2 단위층(장벽층)(52b)을 반복하여 교대로 적층하여 이루어진 다중 양자 우물층이다. 구체적으로는, 제1 단위층(52a)은 In_xGa₁ _- _xN(0.05≤x≤0.25)으로 1 nm∼5 nm의 두께로 형성되고, 제2 단위층(52b)은 GaN으로 2 nm∼10 nm의 두께로 형성된다. In_xGa₁ _- _xN에서의 In 몰비 x는, LED 소자에 있어서 발광시키고자 하는 광의 파장에 따라서 정해진다. 또한, 제1 단위층(52a)과 제2 단위층(52b)의 반복수는 2∼20이 바람직하다.

p형 반도체층(53)은, Mg이 도핑된 13족 질화물층이다. p형 반도체층(53)은, GaN으로 50 nm∼200 nm의 두께로 형성되는 것이 바람직하다. p형 반도체층(53)에서의 Mg 농도는, 5×10¹⁸/cm³∼1×10²⁰/cm³ 정도인 것이 바람직하다.

또, MOCVD법에 의한 층형성은, Ga, Al, In 등의 13족 원소에 관한 유기 금속(MO) 원료 가스(TMG(트리메틸갈륨), TMA(트리메틸알루미늄), TMI(트리메틸인듐) 등)와, NH₃ 가스와, 수소 가스와, 질소 가스를 리액터 내에 공급 가능하게 구성되어 이루어진 공지의 MOCVD로를 이용하여, 리액터 내에 배치한 형성 대상 기판을 소정 온도로 가열하면서, 유기 금속 원료 가스와 NH₃ 가스의 기상 반응에 의해 생성된 13족 질화물 결정을 형성 대상 기판 위에 퇴적시킴으로써 행해진다.

한편, Na 플럭스법에 의한 GaN층의 형성은, 대략 내압 용기 내에 수평 회전 가능하게 배치한 육성 용기(알루미나 도가니) 내에서 금속 Ga, 금속 Na, 및 탄소를 포함하는 융액에 형성 대상 기판을 침지하고, 육성 용기를 수평 회전시킨 상태로, 질소 가스를 도입하면서 육성 용기 내를 소정 온도 및 소정 압력을 유지함으로써 실현된다.

실시예

제1 GaN층(3)의 형성 조건을 여러가지로 다르게 한 9종류의 디바이스 기판(10)(시료 A∼시료 I)을 작성하여, 그 평가를 행했다. 디바이스층(5)으로는, 도 2에 예시한 LED 구조를 형성했다.

구체적으로는, 우선, 하지 기판(1)으로서 직경 4인치 630 ㎛ 두께의 단결정 c면 사파이어 기판을 준비했다. 이러한 하지 기판(1)을, MOCVD로 내에 넣고, 수소 분위기 중에서 1150℃로 10분간 가열함으로써, 표면의 클리닝을 행했다.

이어서, 기판 온도를 500℃까지 낮추고, TMG와 NH₃을 원료로 하고, 수소를 캐리어 가스로 하여, MOCVD법에 의해 버퍼층(2)으로서의 GaN층을 30 nm의 두께로 성장시켰다.

버퍼층(2)의 형성후, 계속해서, TMG와 NH₃을 원료 가스로 하고, 수소를 캐리어 가스로 하여, MOCVD법에 의해 제1 GaN층(3)을 3 ㎛의 두께로 성장시켰다. 그 때, 리액터 내 압력은 100 kPa로 하고, 15족/13족 가스비는 2000으로 했다. 여기서, 15족/13족 가스비란, 13족 원료의 공급량에 대한 15족 원료의 공급량의 비(몰비)이다.

한편, 제1 GaN층(3)을 형성할 때의 기판 온도와, MOCVD로 내에서의 수소 가스 분압과 NH₃ 가스 분압의 비(이하, 가스 분압비)는, 시료에 따라 다르게 했다. 구체적으로는, 기판 온도는, 1050℃, 1100℃, 1150℃의 3수준으로 다르게 했다. 한편, 가스 분압비는, 수소 가스 분압이 NH₃ 가스 분압의 몇 배인지에 따라서 나타내는 것으로 하고, 이것을 3배, 4배, 5배의 3수준으로 다르게 했다. 이에 따라, 시료 A∼시료 I는, 제1 GaN층(3)을 형성할 때의 기판 온도와 가스 분압비의 조합이 모두 상이한 것으로 되어 있다.

제1 GaN층(3)을 형성한 것에 의해, MOCVD-GaN 템플릿(6)이 얻어졌다. 얻어진 MOCVD-GaN 템플릿(6)을 MOCVD로에서 꺼낸 후, 각각의 시료에 관해 라만 분광 측정을 행함으로써, 제1 GaN층(3)에서의 내재 응력과 제1 GaN층(3)의 결정성을 평가했다. 이러한 평가시의 장치 조건은 이하와 같다.

광원 : Ar⁺ 레이저(파장 : 496.5 nm);

측정 모드 : 현미 라만(빔 직경 : 약 0.7 ㎛);

회절 격자 : 이중(double) 2400 gr/mm.

구체적으로는, 각각의 시료에 관해, 장소를 바꾸면서 총 5회의 라만 스펙트럼을 측정했다. 그리고, 이에 따라 얻어진 5개의 라만 스펙트럼의 각각에 관해, 파수 568 cm^-1 부근의 GaN의 E2 포논에 의한 라만선에 대하여 로렌츠 함수를 이용한 피팅을 행하여 피크의 반값폭을 구했다. 또한, 그 피크를 대상으로 하여, 식 1로부터 내재 응력의 값을 산출했다. 반값폭, 내재 응력과 함께, 5회분의 값의 평균치를 구하여, 그 평균치를 평가치로 했다. 또, 이들의 측정에서 얻어진 라만 스펙트럼의 파수 516 cm^-1 부근의 아르곤 레이저 플라즈마선의 반값폭은 0.43 cm^-1였다.

또한, 얻어진 각각의 MOCVD-GaN 템플릿(6)을 종기판으로 하여, Na 플럭스법을 이용하여 제1 GaN층(3)의 위에 제2 GaN층(4)을 형성했다.

구체적으로는, 우선, 알루미나 도가니 내에 MOCVD-GaN 템플릿(6)을 배치하고, 계속해서, 그 알루미나 도가니 내에 금속 Ga를 30 g, 금속 Na를 44 g, 탄소를 30 mg 각각 충전했다. 이러한 알루미나 도가니를 가열로에 넣고, 로내 온도를 850℃로 하고, 로내 압력을 4.5 MPa로 하여 약 20시간 가열하고, 그 후 실온까지 냉각시켰다. 냉각 종료후, 알루미나 도가니를 로내에서 꺼내면, MOCVD-GaN 템플릿(6)의 표면에는, 투명한 GaN의 단결정층이 약 50 ㎛의 두께로 퇴적되어 있었다.

이와 같이 하여 얻어진 GaN 단결정층을, 다이아몬드 지립을 이용하여 연마하여 그 표면을 평탄화시킴과 함께, 하지 기판(1)의 위에 형성된 질화물층의 총두께가 15 ㎛가 되도록 했다. 이에 따라, MOCVD-GaN 템플릿(6)의 위에 제2 GaN층(4)이 형성된 Flux-GaN 템플릿(7)이 얻어졌다. 또, 이러한 Flux-GaN 템플릿(7)을 육안으로 본 결과 크랙은 확인되지 않았다.

마지막으로, 얻어진 Flux-GaN 템플릿(7)의 위에, 도 2에 나타낸 LED 구조를 갖는 디바이스층(5)을 MOCVD법에 의해 형성했다. 디바이스층(5)을 구성하는 각 층의 구체적인 형성 조건은 이하와 같이 했다.

n형 반도체층(51) :

형성 온도→1100℃;

리액터 내 압력→100 kPa;

15족/13족 가스비→2000;

13족 원료에 대한 Si 원료 몰비→1×10^-4;

두께→1000 nm.

제1 단위층(52a) :

형성 온도→800℃;

리액터 내 압력→100 kPa;

15족/13족 가스비→10000;

전체 13족 원료에 대한 TMI 몰비→0.6;

두께→2 nm.

제2 단위층(52b) :

형성 온도→800℃;

리액터 내 압력→100 kPa;

15족/13족 가스비→20000;

두께→5 nm.

제1 단위층과 제2 단위층의 반복수 : 10.

p형 반도체층(53) :

형성 온도→1000℃;

리액터 내 압력→100 kPa;

15족/13족 가스비→10000;

13족 원료에 대한 Mg 원료 몰비→1×10^-3;

두께→100 nm.

이상과 같은 조건으로 디바이스층(5)을 형성함으로써, 9종류의 디바이스 기판(10)이 얻어졌다.

마지막으로, 얻어진 각각의 디바이스 기판(10)의 표면을 노마스키형 미분 간섭 현미경으로 관찰하여, 줄무늬의 모폴로지 이상의 발생 유무를 확인했다.

표 1에, 시료 A∼시료 I의 9종류의 디바이스 기판(10)에 관한, MOCVD-GaN 템플릿(6)의 형성 조건(제1 GaN층(3)의 형성 조건)과, 라만 분광법에 기초하는 평가 결과와, 줄무늬의 모폴로지 이상의 발생 유무를, 일람으로 하여 나타낸다. 또한, 표 1에는, 각 시료가 본 발명의 실시예에 해당하는지 비교예에 해당하는지에 관해서도 함께 나타내고 있다.

구체적으로는, 표 1에 있어서는, MOCVD-GaN 템플릿(6)의 형성 조건으로서, 성막온도(기판 온도)와 가스 분압비를 나타내고 있다. 또한, 라만 분광법에 기초하는 평가 결과로서, 라만 스펙트럼으로부터 구해지는 제1 GaN층(3)에서의 내재 응력의 크기와, 제1 GaN층(3)의 결정성의 지표가 되는 파수 568 cm^-1 근방의 GaN의 E2 포논의 피크의 반값폭을 나타내고 있다.

시료명	템플릿 형성 조건		평가 결과
시료명	성막 온도 (℃)	가스 분압비	내재 압력 (MPa)	반값폭 (cm^-1)	줄무늬 모폴로지 이상	실시예/비교예
A	1150	5배	330	1.6	미발생	실시예
B	1150	4배	300	1.7	미발생	실시예
C	1150	3배	260	1.9	미발생	실시예
D	1100	5배	270	1.7	미발생	실시예
E	1100	4배	250	1.9	발생	비교예
F	1100	3배	250	2.0	발생	비교예
G	1050	5배	250	1.8	미발생	실시예
H	1050	4배	240	2.0	발생	비교예
I	1050	3배	230	2.1	발생	비교예

표 1에 나타내는 결과로부터는, 제1 GaN층(3)에 260 MPa 이상의 압축 응력이 내재된 경우라면, 제1 GaN층(3)의 형성 조건에 상관없이 줄무늬의 모폴로지 이상이 발생하지 않은 것이 확인된다. 또한, 제1 GaN층(3)의 E2 포논의 반값폭이 1.8 cm^-1 이하인 경우에도, 제1 GaN층(3)의 형성 조건에 상관없이 줄무늬의 모폴로지 이상이 발생하지 않은 것이 확인된다.

또, 제1 GaN층(3)에 내재된 압축 응력에는 원리적인 상한은 없지만, MOCVD-GaN 템플릿(6) 혹은 Flux-GaN 템플릿(7)의 휨량이 증가하여, 디바이스 제작 프로세스에서의 수율이 저하되는 것을 억제한다고 하는 관점에서는, 제1 GaN층(3)에 내재된 압축 응력은 1500 MPa 이하인 것이 바람직하고, 1000 MPa 이하인 것이 보다 바람직하다. 또한, 제1 GaN층(3)의 E2 포논의 반값폭에는 원리적인 하한은 없지만, 라만 분광 측정의 분해능의 한계 때문에, 실질적인 하한치는 1.0 cm^-1이 된다.

Claims

GaN 템플릿 기판으로서,
하지 기판과,
상기 하지 기판의 위에 에피택셜 형성된 제1 GaN층
을 포함하고,
상기 제1 GaN층의 면내 방향에 내재된 압축 응력이 260 MPa 이상인 것을 특징으로 하는, GaN 템플릿 기판.
GaN 템플릿 기판으로서,
하지 기판과,
상기 하지 기판의 위에 에피택셜 형성된 제1 GaN층
을 포함하고,
상기 제1 GaN층의 라만 분광 측정을 행하여 얻어지는 라만 스펙트럼에 있어서의 파수 568 nm^-1 근방에서의 GaN의 E2 포논의 피크의 반값폭이 1.8 cm^-1 이하인 것을 특징으로 하는, GaN 템플릿 기판.
GaN 템플릿 기판으로서,
하지 기판과,
상기 하지 기판의 위에 에피택셜 형성된 제1 GaN층
을 포함하고,
상기 제1 GaN층의 면내 방향에 내재된 압축 응력이 260 MPa 이상이며,
상기 제1 GaN층의 라만 분광 측정을 행하여 얻어지는 라만 스펙트럼에 있어서의 파수 568 nm^-1 근방에서의 GaN의 E2 포논의 피크의 반값폭이 1.8 cm^-1 이하인 것을 특징으로 하는, GaN 템플릿 기판.
제1항 또는 제3항에 있어서,
상기 압축 응력의 값은, 상기 제1 GaN층의 라만 분광 측정을 행하여 얻어지는 라만 스펙트럼으로부터 구해지는 것을 특징으로 하는, GaN 템플릿 기판.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 제1 GaN층의 위에 에피택셜 형성된 제2 GaN층
을 더 포함하는 것을 특징으로 하는, GaN 템플릿 기판.
제5항에 있어서,
상기 제1 GaN층은, MOCVD법에 의해 형성된 것이며,
상기 제2 GaN층은, 플럭스법에 의해 형성된 GaN 단결정층의 표면을 연마함으로써 형성된 것인 것을 특징으로 하는, GaN 템플릿 기판.
디바이스 기판으로서,
제1항 내지 제4항 중 어느 한 항에 기재된 GaN 템플릿 기판과,
상기 제1 GaN층의 위에 에피택셜 형성된 제2 GaN층과,
상기 제2 GaN층의 위에 에피택셜 형성된, 13족 질화물로 이루어진 디바이스층
을 포함하는 것을 특징으로 하는, 디바이스 기판.