JPWO2015068458A1 - ＧａＮテンプレート基板およびデバイス基板 - Google Patents

ＧａＮテンプレート基板およびデバイス基板 Download PDF

Info

Publication number
JPWO2015068458A1
JPWO2015068458A1 JP2015546322A JP2015546322A JPWO2015068458A1 JP WO2015068458 A1 JPWO2015068458 A1 JP WO2015068458A1 JP 2015546322 A JP2015546322 A JP 2015546322A JP 2015546322 A JP2015546322 A JP 2015546322A JP WO2015068458 A1 JPWO2015068458 A1 JP WO2015068458A1
Authority
JP
Japan
Prior art keywords
gan
layer
substrate
gan layer
template substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015546322A
Other languages
English (en)
Other versions
JP6408483B2 (ja
Inventor
幹也 市村
幹也 市村
倉岡　義孝
義孝 倉岡
滑川　政彦
政彦 滑川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of JPWO2015068458A1 publication Critical patent/JPWO2015068458A1/ja
Application granted granted Critical
Publication of JP6408483B2 publication Critical patent/JP6408483B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/12—Liquid-phase epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B9/00—Single-crystal growth from melt solutions using molten solvents
    • C30B9/04—Single-crystal growth from melt solutions using molten solvents by cooling of the solution
    • C30B9/08—Single-crystal growth from melt solutions using molten solvents by cooling of the solution using other solvents
    • C30B9/10—Metal solvents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

筋状のモフォロジー異常が生じないデバイス基板を実現する。ＧａＮテンプレート基板が、下地基板と、下地基板の上にエピタキシャル形成された第１のＧａＮ層と、を備え、第１のＧａＮ層の面内方向に内在する圧縮応力が２６０ＭＰａ以上であるか、あるいは、ラマンスペクトルにおける、波数５６８ｎｍ−１近傍でのＧａＮのＥ２フォノンのピークの半値幅が１．８ｃｍ−１以下である、それらがともにみたされるようにし、デバイス基板が、第１のＧａＮ層の上にエピタキシャル形成された第２のＧａＮ層と、第２のＧａＮ層の上にエピタキシャル形成された、１３族窒化物からなるデバイス層と、を備えるようにする。

Description

本発明は、下地基板の上にＧａＮ層を形成してなるＧａＮテンプレート基板に関する。
従来、Ｆｌｕｘ−ＧａＮテンプレート上に１３族窒化物製デバイス構造を積層することによってデバイス基板を作製すると、基板の表面に筋状のモフォロジー異常が発生するという問題があった。図３は、係るモフォロジー異常が発生しているデバイス基板表面の、ノマルスキー型微分干渉顕微鏡像である。図３においては、矢印にて示した箇所に、筋状のモフォロジー異常（line crack）が確認される。係るデバイス基板を個片化することで得られるデバイスチップ（ＬＥＤチップ、ＨＥＭＴチップなど）のうち、モフォロジー異常発生部に形成されていたデバイスチップは、求められる特性を発揮することができない特性不良品となってしまうことから、モフォロジー異常の発生は、デバイスチップの生産性を低下させる要因となっている。
ただし、このような筋状のモフォロジー異常が発生する要因は、これまでに必ずしも明らかとはなっていない。
一方で、例えばサファイア基板上にＧａＮ膜を厚く積層するとクラックが発生することが一般的に知られており、係るクラックの発生を抑制するためには、低温中間層を積層構造内に導入することが有効であることが、既に見出されている（例えば、非特許文献１参照）。
しかしながら、この方策では低品質な中間層を用いることから、得られる積層構造内に結晶欠陥が内在することとなり、結果として、係る結晶欠陥が高品位なデバイス（ＬＥＤ、ＨＥＭＴ）作製の妨げとなるという問題がある。
"シリーズ結晶成長のダイナミクス４巻 エピタキシャル成長のフロンティア"，中嶋一雄責任編集，共立出版株式会社発行，Ｐ．１４〜Ｐ．１９。
本発明の目的は、筋状のモフォロジー異常が生じないデバイス基板を実現することにある。
本発明の発明者は種々の検討を繰り返し、ＭＯＣＶＤ−ＧａＮテンプレート（種基板）において、ＧａＮ膜が高い内在圧縮応力を有しているとき、あるいは、ＧａＮ膜が高い結晶性を有しているとき、前述した筋状のモフォロジー異常の抑制が可能であることを見出した。ここで、圧縮応力と結晶性とはいずれも、ラマン分光法にて定量化可能な値である。
上記課題を解決するため、本発明の第１の態様では、ＧａＮテンプレート基板が、下地基板と、前記下地基板の上にエピタキシャル形成された第１のＧａＮ層と、を備え、前記第１のＧａＮ層の面内方向に内在する圧縮応力が、２６０ＭＰａ以上であるようにした。
本発明の第２の態様では、ＧａＮテンプレート基板が、下地基板と、前記下地基板の上にエピタキシャル形成された第１のＧａＮ層と、を備え、前記第１のＧａＮ層のラマン分光測定を行って得られるラマンスペクトルにおける、波数５６８ｎｍ−１近傍でのＧａＮのＥ２フォノンのピークの半値幅が、１．８ｃｍ−１以下であるようにした。
本発明の第３の態様では、ＧａＮテンプレート基板が、下地基板と、前記下地基板の上にエピタキシャル形成された第１のＧａＮ層と、を備え、前記第１のＧａＮ層の面内方向に内在する圧縮応力が、２６０ＭＰａ以上であり、かつ、前記第１のＧａＮ層のラマン分光測定を行って得られるラマンスペクトルにおける、波数５６８ｎｍ−１近傍でのＧａＮのＥ２フォノンのピークの半値幅が、１．８ｃｍ−１以下であるようにした。
本発明の第４の態様では、第１または第３の態様に係るＧａＮテンプレート基板において、前記圧縮応力の値は、前記第１のＧａＮ層のラマン分光測定を行って得られるラマンスペクトルから求められるものとした。
本発明の第５の態様では、第１ないし第４のいずれかの態様に係るＧａＮテンプレート基板が、前記第１のＧａＮ層の上にエピタキシャル形成された第２のＧａＮ層、をさらに備えるようにした。
本発明の第６の態様では、第５の態様に係るＧａＮテンプレート基板において、前記第１のＧａＮ層は、ＭＯＣＶＤ法によって形成されたものであり、前記第２のＧａＮ層は、Ｆｌｕｘ法によって形成されたＧａＮ単結晶層の表面を研磨することによって形成されたものであるようにした。
本発明の第７の態様では、デバイス基板が、第１ないし第４の態様のいずれかのＧａＮテンプレート基板と、前記第１のＧａＮ層の上にエピタキシャル形成された第２のＧａＮ層と、前記第２のＧａＮ層の上にエピタキシャル形成された、１３族窒化物からなるデバイス層と、を備えるようにした。
本発明の第１ないし第７の態様によれば、本発明に係るＧａＮテンプレート基板を用いて作製したデバイス基板の表面における筋状のモフォロジー異常の発生が抑制されるので、デバイスチップ（ＬＥＤチップ、ＨＥＭＴチップ）の製造歩留まりが向上する。
また、本発明の第７の態様によれば、デバイス基板の表面における筋状のモフォロジー異常の発生が抑制されるので、デバイスチップ（ＬＥＤチップ、ＨＥＭＴチップ）の製造歩留まりが向上する。
デバイス基板１０の断面構造を、模式的に示す図である。 デバイス層５をＬＥＤ構造を有するものとして形成する場合の、デバイス層５の構成を例示する図である。 モフォロジー異常が発生しているデバイス基板表面の、ノマルスキー型微分干渉顕微鏡像である。
本明細書中に示す周期表の族番号は、１９８９年国際純正応用化学連合会（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｕｎｉｏｎ ｏｆ Ｐｕｒｅ Ａｐｐｌｉｅｄ Ｃｈｅｍｉｓｔｒｙ：ＩＵＰＡＣ）による無機化学命名法改訂版による１〜１８の族番号表示によるものであり、１３族とはアルミニウム（Ａｌ）・ガリウム（Ｇａ）・インジウム（Ｉｎ）等を指し、１５族とは窒素（Ｎ）・リン（Ｐ）・ヒ素（Ａｓ）・アンチモン（Ｓｂ）等を指す。
図１は、本発明の実施の形態に係るデバイス基板１０の断面構造を、模式的に示す図である。デバイス基板１０は、下地基板１と、バッファ層２と、第１のＧａＮ層３と、第２のＧａＮ層４と、デバイス層５とを備える。ここで、下地基板１とバッファ層２と第１のＧａＮ層３との積層構造体がＭＯＣＶＤ−ＧａＮテンプレート６に該当し、ＭＯＣＶＤ−ＧａＮテンプレート６と第２のＧａＮ層４との積層体が、Ｆｌｕｘ−ＧａＮテンプレート７に該当する。
下地基板１としては、単結晶ｃ面サファイア基板を用いるのが好適である。そのサイズには特段の制限はないが、取り扱いの容易さという点からは、直径が数インチ程度で、厚みが数百μｍ〜数ｍｍ程度のものが好適である。
バッファ層２は、その上に結晶品質の優れた１３族窒化物結晶層を形成可能とするべく、それら１３族窒化物結晶層の形成温度よりも低い形成温度で形成されてなる層である。バッファ層２は、例えば、ＧａＮにて形成することが可能である。バッファ層２は、ＭＯＣＶＤ法により、下地基板１の上に２０ｎｍ〜１００ｎｍの厚みに形成されるのが好適である。
第１のＧａＮ層３は、ＭＯＣＶＤ法によってバッファ層２の上にエピタキシャル形成されるＧａＮ単結晶薄膜である。第１のＧａＮ層３は、１μｍ〜５μｍの厚みに形成されるのが好適である。
ただし、第１のＧａＮ層３は、その面内方向に内在する圧縮応力が、２６０ＭＰａ以上となるように形成される。あるいは、ラマン分光測定によって得られるラマンスペクトルの波数５６８ｎｍ−１近傍における、ＧａＮのＥ２フォノンのピーク（ラマン線）の半値幅が、１．８ｃｍ−１以下となるように形成される。ここで、当該ピークの半値幅は、第１のＧａＮ層３の結晶性の良否を表す指標とされる値であり、その値が小さいほど、第１のＧａＮ層３の結晶性がよいということができる。また、第１のＧａＮ層３の面内方向に内在する圧縮応力についても、上述のラマンスペクトルに基づいて算出することができる。具体的には、上述のピークのシフト量Δν（ｃｍ−１）と内在応力σ（ＭＰａ）との関係を表す
σ＝１３０×Δν ・・・（式１）
なる式から算出が行える。
なお、ラマンスペクトルのピークは、測定対象が圧縮応力を内在している場合には高波数側（プラス側）にシフトし、引張応力を内在している場合には低波数側（マイナス側）にシフトする。ここで、応力ゼロの状態を表す基準波数の値（当該状態におけるＧａＮのＥ２フォノンのピーク位置）は、無歪みのＧａＮ単結晶（フラックス法にて作製する自発生成核を成長起点とするＧａＮ単結晶）を対象として上記と同一の条件でラマン分光測定を行うことで求まる。
本実施の形態に係るデバイス基板１０においては、上述した内在応力と半値幅に関する要件の少なくとも一方が満たされることで、その表面における筋状のモフォロジー異常の発生が好適に抑制される。なお、これらの要件は、第１のＧａＮ層３の形成条件、より具体的には、成膜温度（基板温度）と、水素ガス分圧とＮＨ３ガス分圧の比とを、適宜に調整することにより、実現が可能である。
第２のＧａＮ層４は、フラックス（Ｆｌｕｘ）法によって第１のＧａＮ層３の上にエピタキシャル形成されるＧａＮ単結晶薄膜である。第２のＧａＮ層４は、５μｍ〜５００μｍの厚みに形成されるのが好適である。より詳細には、第２のＧａＮ層４は、例えばアルカリ金属Ｎａの融液を用いるＮａフラックス（Ｎａ−Ｆｌｕｘ）法により成長させたＧａＮ層をその表面側から研磨することによって、その表面を平坦化させてなるとともに、厚みを適宜に調整してなる。研磨処理としては、例えばダイヤモンド砥粒による研磨などが例示される。
なお、第２のＧａＮ層４となるＧａＮ単結晶層の形成に採用する結晶成長手法は、必ずしもフラックス法でなくてもよい。例えば、ＨＶＰＥ法であってもよく、ＭＯＣＶＤ法であってもよい。
デバイス層５は、第２のＧａＮ層４の上にエピタキシャル形成される、１３族窒化物からなる一または複数の層である。デバイス層５の具体的な構成は、作製しようとするデバイスの構造（ＬＥＤ構造、ＨＥＭＴ構造など）に応じて、適宜に定められてよい。また、デバイス層５は、ＭＯＣＶＤ法によって形成されるのが好適ではあるが、他の結晶成長手法によって形成される態様であってもよい。
図２は、デバイス層５を例えばＬＥＤ構造を有するものとして形成する場合の、デバイス層５の構成を例示する図である。図２に示すデバイス層５は、ｎ型半導体層５１と、活性層５２と、ｐ型半導体層５３とをこの順に積層することによって形成されてなる。
ｎ型半導体層５１は、Ｓｉがドープされた１３族窒化物層である。ｎ型半導体層５１は、ＧａＮにて１００ｎｍ〜３０００ｎｍの厚みに形成されるのが好適である。ｎ型半導体層５１におけるＳｉ濃度は、１×１０１８／ｃｍ３〜１×１０１９／ｃｍ３程度であるのが好適である。
活性層５２は、ＬＥＤ素子において発光領域となる層である。活性層５２は、互いに異なる組成を有する第１単位層（井戸層）５２ａと第２単位層（障壁層）５２ｂとを繰り返し交互に積層してなる多重量子井戸層である。具体的には、第１単位層５２ａはＩｎｘＧａ１−ｘＮ（０．０５≦ｘ≦０．２５）にて１ｎｍ〜５ｎｍの厚みに形成され、第２単位層５２ｂはＧａＮにて２ｎｍ〜１０ｎｍの厚みに形成される。ＩｎｘＧａ１−ｘＮにおけるＩｎモル比ｘは、ＬＥＤ素子において発光させようとする光の波長に応じて定められる。また、第１単位層５２ａと第２単位層５２ｂとの繰り返し数は２〜２０が好適である。
ｐ型半導体層５３は、Ｍｇがドープされた１３族窒化物層である。ｐ型半導体層５３は、ＧａＮにて５０ｎｍ〜２００ｎｍの厚みに形成されるのが好適である。ｐ型半導体層５３におけるＭｇ濃度は、５×１０１８／ｃｍ３〜１×１０２０／ｃｍ３程度であるのが好適である。
なお、ＭＯＣＶＤ法による層形成は、Ｇａ、Ａｌ、Ｉｎなどの１３族元素についての有機金属（ＭＯ）原料ガス（ＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＴＭＩ（トリメチルインジウム）など）と、ＮＨ３ガスと、水素ガスと、窒素ガスとをリアクタ内に供給可能に構成されてなる公知のＭＯＣＶＤ炉を用い、リアクタ内に載置した形成対象基板を所定温度に加熱しつつ、有機金属原料ガスとＮＨ３ガスとの気相反応によって生成した１３族窒化物結晶を形成対象基板上に堆積させることによって行われる。
一方、Ｎａフラックス法によるＧａＮ層の形成は、概略、耐圧容器内に水平回転自在に配置した育成容器（アルミナるつぼ）内で金属Ｇａ、金属Ｎａ、および炭素を含む融液に形成対象基板を浸漬し、育成容器を水平回転させた状態で、窒素ガスを導入しながら育成容器内を所定温度および所定圧力を保つことによって実現される。
第１のＧａＮ層３の形成条件を種々に違えた９種類のデバイス基板１０（試料Ａ〜試料Ｉ）を作成し、その評価を行った。なお、デバイス層５としては、図２に例示したＬＥＤ構造を形成した。
具体的には、まず、下地基板１として直径４インチ６３０μｍ厚の単結晶ｃ面サファイア基板を用意した。係る下地基板１を、ＭＯＣＶＤ炉内に入れ、水素雰囲気中で１１５０℃にて１０分間加熱することにより、表面のクリーニングを行った。
次いで、基板温度を５００℃まで下げ、ＴＭＧとＮＨ３とを原料とし、水素をキャリアガスとして、ＭＯＣＶＤ法によりバッファ層２としてのＧａＮ層を３０ｎｍの厚さに成長させた。
バッファ層２の形成後、引き続き、ＴＭＧとＮＨ３とを原料ガスとし、水素をキャリアガスとして、ＭＯＣＶＤ法により第１のＧａＮ層３を３μｍの厚さに成長させた。その際、リアクタ内圧力は１００ｋＰａとし、１５族／１３族ガス比は２０００とした。ここで、１５族／１３族ガス比とは、１３族原料の供給量に対する１５族原料の供給量の比（モル比）である。
一方で、第１のＧａＮ層３を形成する際の基板温度と、ＭＯＣＶＤ炉内における水素ガス分圧とＮＨ３ガス分圧との比（以下、ガス分圧比）とは、試料によって違えた。具体的には、基板温度は、１０５０℃、１１００℃、１１５０℃の３水準に違えた。一方、ガス分圧比は、水素ガス分圧がＮＨ３ガス分圧の何倍であるかによって表すものとし、これを３倍、４倍、５倍の３水準に違えた。これにより、試料Ａ〜試料Ｉは、第１のＧａＮ層３を形成する際の基板温度とガス分圧比との組合せが全て異なるものとなっている。
第１のＧａＮ層３を形成したことにより、ＭＯＣＶＤ−ＧａＮテンプレート６が得られた。得られたＭＯＣＶＤ−ＧａＮテンプレート６をＭＯＣＶＤ炉から取り出した後、それぞれの試料について、ラマン分光測定を行うことにより第１のＧａＮ層３における内在応力と第１のＧａＮ層３の結晶性とを評価した。係る評価の際の装置条件は以下の通りである。
光源：Ａｒ＋レーザー（波長：４９６．５ｎｍ）；
測定モード：顕微ラマン（ビーム径：約０．７μｍ）；
回折格子：ｄｏｕｂｌｅ ２４００ｇｒ／ｍｍ。
具体的には、それぞれの試料について、場所を変えつつ全５回のラマンスペクトルの測定を行った。そして、これにより得られた５つのラマンスペクトルのそれぞれについて、波数５６８ｃｍ−１付近のＧａＮのＥ２フォノンによるラマン線に対しローレンツ関数を用いたフィティングを行い、ピークの半値幅を求めた。また、当該ピークを対象として、式１から内在応力の値を算出した。半値幅、内在応力ともに、５回分の値の平均値を求め、該平均値を評価値とした。なお、これらの測定で得られたラマンスペクトルの、波数５１６ｃｍ−１付近のアルゴンレーザープラズマ線の半値幅は０．４３ｃｍ−１であった。
さらに、得られたそれぞれのＭＯＣＶＤ−ＧａＮテンプレート６を種基板として、Ｎａフラックス法を用いて第１のＧａＮ層３の上に第２のＧａＮ層４を形成した。
具体的には、まず、アルミナるつぼ内にＭＯＣＶＤ−ＧａＮテンプレート６を載置したし、続いて、該アルミナるつぼ内に、金属Ｇａを３０ｇ、金属Ｎａを４４ｇ、炭素を３０ｍｇ、それぞれ充填した。係るアルミナるつぼを加熱炉に入れ、炉内温度を８５０℃とし、炉内圧力を４．５ＭＰａとして、約２０時間加熱し、その後、室温まで冷却した。冷却終了後、アルミナるつぼを炉内から取り出すと、ＭＯＣＶＤ−ＧａＮテンプレート６の表面には、透明なＧａＮの単結晶層が約５０μｍの厚さで堆積していた。
このようにして得られたＧａＮ単結晶層を、ダイヤモンド砥粒を用いて研磨し、その表面を平坦化させるとともに、下地基板１の上に形成された窒化物層の総厚が１５μｍとなるようにした。これにより、ＭＯＣＶＤ−ＧａＮテンプレート６の上に第２のＧａＮ層４が形成されたＦｌｕｘ−ＧａＮテンプレート７が得られた。なお、係るＦｌｕｘ−ＧａＮテンプレート７を肉眼視したところ、クラックは確認されなかった。
最後に、得られたＦｌｕｘ−ＧａＮテンプレート７の上に、図２に示したＬＥＤ構造を有するデバイス層５をＭＯＣＶＤ法によって形成した。デバイス層５を構成する各層の具体的な形成条件は、以下の通りとした。
ｎ型半導体層５１：
形成温度→１１００℃；
リアクタ内圧力→１００ｋＰａ；
１５族／１３族ガス比→２０００；
１３族原料に対するＳｉ原料モル比→１×１０−４；
厚み→１０００ｎｍ。
第１単位層５２ａ：
形成温度→８００℃；
リアクタ内圧力→１００ｋＰａ；
１５族／１３族ガス比→１００００；
全１３族原料に対するＴＭＩモル比→０．６；
厚み→２ｎｍ。
第２単位層５２ｂ：
形成温度→８００℃；
リアクタ内圧力→１００ｋＰａ；
１５族／１３族ガス比→２００００；
厚み→５ｎｍ。
第１単位層と第２単位層の繰り返し数：１０。
ｐ型半導体層５３：
形成温度→１０００℃；
リアクタ内圧力→１００ｋＰａ；
１５族／１３族ガス比→１００００；
１３族原料に対するＭｇ原料モル比→１×１０−３；
厚み→１００ｎｍ。
以上のような条件にてデバイス層５を形成することにより、９種類のデバイス基板１０が得られた。
最後に、得られたそれぞれのデバイス基板１０の表面をノマルスキー型微分干渉顕微鏡にて観察し、筋状のモフォロジー異常の発生の有無を確認した。
表１に、試料Ａ〜試料Ｉの９種類のデバイス基板１０についての、ＭＯＣＶＤ−ＧａＮテンプレート６の形成条件（第１のＧａＮ層３の形成条件）と、ラマン分光法に基づく評価結果と、筋状のモフォロジー異常の発生の有無とを、一覧にして示す。また、表１には、各試料が本発明の実施例に該当するか比較例に該当するかについても、併せて示している。
具体的には、表１においては、ＭＯＣＶＤ−ＧａＮテンプレート６の形成条件として、成膜温度（基板温度）と、ガス分圧比とを示している。また、ラマン分光法に基づく評価結果として、ラマンスペクトルから求められる第１のＧａＮ層３における内在応力の大きさと、第１のＧａＮ層３の結晶性の指標となる、波数５６８ｃｍ−１近傍のＧａＮのＥ２フォノンのピークの半値幅とを示している。
表１に示す結果からは、第１のＧａＮ層３に２６０ＭＰａ以上の圧縮応力が内在している場合であれば、第１のＧａＮ層３の形成条件によらず、筋状のモフォロジー異常が発生しないことが確認される。また、第１のＧａＮ層３のＥ２フォノンの半値幅が１．８ｃｍ−１以下である場合にも、第１のＧａＮ層３の形成条件によらず、筋状のモフォロジー異常が発生しないことが確認される。
なお、第１のＧａＮ層３に内在する圧縮応力には原理的な上限は無いが、ＭＯＣＶＤ−ＧａＮテンプレート６あるいはＦｌｕｘ−ＧａＮテンプレート７の反り量が増え、デバイス作製プロセスにおける歩留まりが低下することを抑制するという観点からは、第１のＧａＮ層３に内在する圧縮応力は１５００ＭＰａ以下であることが好ましく、１０００ＭＰａ以下であることがさらに好ましい。また、第１のＧａＮ層３のＥ２フォノンの半値幅には原理的な下限は無いが、ラマン分光測定の分解能の限界から、実質的な下限値は１．０ｃｍ−１となる。
上記課題を解決するため、本発明の第１の態様では、ＧａＮテンプレート基板が、サファイアからなる下地基板と、前記下地基板の上に備わる、ＧａＮからなるバッファ層と、前記バッファ層の上に備わるエピタキシャル成長層である第１のＧａＮ層と、を備え、前記第１のＧａＮ層の面内方向に内在する圧縮応力が、２６０ＭＰａ以上であるようにした。
本発明の第２の態様では、ＧａＮテンプレート基板が、サファイアからなる下地基板と、前記下地基板の上に備わるエピタキシャル成長層である第１のＧａＮ層と、を備え、前記第１のＧａＮ層のラマン分光測定を行って得られるラマンスペクトルにおける、波数５６８ｃｍ −１近傍でのＧａＮのＥ２フォノンのピークの半値幅が、１．８ｃｍ−１以下であるようにした。
本発明の第３の態様では、ＧａＮテンプレート基板が、サファイアからなる下地基板と、前記下地基板の上に備わる、ＧａＮからなるバッファ層と、前記バッファ層の上に備わるエピタキシャル成長層である第１のＧａＮ層と、を備え、前記第１のＧａＮ層の面内方向に内在する圧縮応力が、２６０ＭＰａ以上であり、かつ、前記第１のＧａＮ層のラマン分光測定を行って得られるラマンスペクトルにおける、波数５６８ｃｍ −１近傍でのＧａＮのＥ２フォノンのピークの半値幅が、１．８ｃｍ−１以下であるようにした。
本発明の第５の態様では、第１ないし第４のいずれかの態様に係るＧａＮテンプレート基板が、前記第１のＧａＮ層の上に備わるエピタキシャル成長層である第２のＧａＮ層、をさらに備えるようにした。
本発明の第６の態様では、第１ないし第５の態様のいずれかに係るＧａＮテンプレート基板において、前記第１のＧａＮ層の厚みが１μｍ〜５μｍであるようにした。
本発明の第７の態様では、デバイス基板が、第１ないし第４の態様のいずれかのＧａＮテンプレート基板と、前記第１のＧａＮ層の上に備わるエピタキシャル成長層である第２のＧａＮ層と、前記第２のＧａＮ層の上に備わるエピタキシャル成長層である、１３族窒化物からなるデバイス層と、を備えるようにした。
ただし、第１のＧａＮ層３は、その面内方向に内在する圧縮応力が、２６０ＭＰａ以上となるように形成される。あるいは、ラマン分光測定によって得られるラマンスペクトルの波数５６８ｃｍ −１近傍における、ＧａＮのＥ２フォノンのピーク（ラマン線）の半値幅が、１．８ｃｍ−１以下となるように形成される。ここで、当該ピークの半値幅は、第１のＧａＮ層３の結晶性の良否を表す指標とされる値であり、その値が小さいほど、第１のＧａＮ層３の結晶性がよいということができる。また、第１のＧａＮ層３の面内方向に内在する圧縮応力についても、上述のラマンスペクトルに基づいて算出することができる。具体的には、上述のピークのシフト量Δν（ｃｍ−１）と内在応力σ（ＭＰａ）との関係を表す
σ＝１３０×Δν ・・・（式１）
なる式から算出が行える。
具体的には、まず、アルミナるつぼ内にＭＯＣＶＤ−ＧａＮテンプレート６を載置し、続いて、該アルミナるつぼ内に、金属Ｇａを３０ｇ、金属Ｎａを４４ｇ、炭素を３０ｍｇ、それぞれ充填した。係るアルミナるつぼを加熱炉に入れ、炉内温度を８５０℃とし、炉内圧力を４．５ＭＰａとして、約２０時間加熱し、その後、室温まで冷却した。冷却終了後、アルミナるつぼを炉内から取り出すと、ＭＯＣＶＤ−ＧａＮテンプレート６の表面には、透明なＧａＮの単結晶層が約５０μｍの厚さで堆積していた。

Claims (7)

  1. ＧａＮテンプレート基板であって、
    下地基板と、
    前記下地基板の上にエピタキシャル形成された第１のＧａＮ層と、
    を備え、前記第１のＧａＮ層の面内方向に内在する圧縮応力が、２６０ＭＰａ以上である、
    ことを特徴とするＧａＮテンプレート基板。
  2. ＧａＮテンプレート基板であって、
    下地基板と、
    前記下地基板の上にエピタキシャル形成された第１のＧａＮ層と、
    を備え、前記第１のＧａＮ層のラマン分光測定を行って得られるラマンスペクトルにおける、波数５６８ｎｍ−１近傍でのＧａＮのＥ２フォノンのピークの半値幅が、１．８ｃｍ−１以下である、
    ことを特徴とするＧａＮテンプレート基板。
  3. ＧａＮテンプレート基板であって、
    下地基板と、
    前記下地基板の上にエピタキシャル形成された第１のＧａＮ層と、
    を備え、前記第１のＧａＮ層の面内方向に内在する圧縮応力が、２６０ＭＰａ以上であり、かつ、
    前記第１のＧａＮ層のラマン分光測定を行って得られるラマンスペクトルにおける、波数５６８ｎｍ−１近傍でのＧａＮのＥ２フォノンのピークの半値幅が、１．８ｃｍ−１以下である、
    ことを特徴とするＧａＮテンプレート基板。
  4. 請求項１または請求項３に記載のＧａＮテンプレート基板であって、
    前記圧縮応力の値は、前記第１のＧａＮ層のラマン分光測定を行って得られるラマンスペクトルから求められる、
    ことを特徴とするＧａＮテンプレート基板。
  5. 請求項１ないし請求項４のいずれかに記載のＧａＮテンプレート基板であって、
    前記第１のＧａＮ層の上にエピタキシャル形成された第２のＧａＮ層、
    をさらに備えることを特徴とするＧａＮテンプレート基板。
  6. 請求項５に記載のＧａＮテンプレート基板であって、
    前記第１のＧａＮ層は、ＭＯＣＶＤ法によって形成されたものであり、
    前記第２のＧａＮ層は、フラックス法によって形成されたＧａＮ単結晶層の表面を研磨することによって形成されたものである、
    ことを特徴とするＧａＮテンプレート基板。
  7. デバイス基板であって、
    請求項１ないし請求項４のいずれかに記載のＧａＮテンプレート基板と、
    前記第１のＧａＮ層の上にエピタキシャル形成された第２のＧａＮ層と、
    前記第２のＧａＮ層の上にエピタキシャル形成された、１３族窒化物からなるデバイス層と、
    を備えることを特徴とするデバイス基板。
JP2015546322A 2013-11-07 2014-09-05 ＧａＮテンプレート基板およびデバイス基板 Expired - Fee Related JP6408483B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361901206P 2013-11-07 2013-11-07
US61/901206 2013-11-07
PCT/JP2014/073488 WO2015068458A1 (ja) 2013-11-07 2014-09-05 ＧａＮテンプレート基板およびデバイス基板

Publications (2)

Publication Number Publication Date
JPWO2015068458A1 true JPWO2015068458A1 (ja) 2017-03-09
JP6408483B2 JP6408483B2 (ja) 2018-10-17

Family

ID=53041241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015546322A Expired - Fee Related JP6408483B2 (ja) 2013-11-07 2014-09-05 ＧａＮテンプレート基板およびデバイス基板

Country Status (7)

Country Link
US (1) US10128406B2 (ja)
JP (1) JP6408483B2 (ja)
KR (1) KR102172358B1 (ja)
CN (1) CN105745366B (ja)
DE (1) DE112014005131T5 (ja)
TW (1) TWI670854B (ja)
WO (1) WO2015068458A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016032038A (ja) * 2014-07-29 2016-03-07 住友化学株式会社 窒化物半導体ウエハおよびその製造方法
CN107230737B (zh) * 2016-03-25 2019-03-08 松下知识产权经营株式会社 Iii族氮化物基板以及iii族氮化物结晶的制造方法
US11309455B2 (en) 2017-08-24 2022-04-19 Ngk Insulators, Ltd. Group 13 element nitride layer, free-standing substrate and functional element
JP7157062B2 (ja) * 2017-08-24 2022-10-19 日本碍子株式会社 １３族元素窒化物層の製造方法
JP6639751B2 (ja) 2017-08-24 2020-02-05 日本碍子株式会社 １３族元素窒化物層、自立基板および機能素子
CN111052413B (zh) * 2017-08-24 2023-08-15 日本碍子株式会社 13族元素氮化物层、自立基板以及功能元件
WO2019039208A1 (ja) * 2017-08-24 2019-02-28 日本碍子株式会社 １３族元素窒化物層、自立基板および機能素子
WO2019039249A1 (ja) * 2017-08-24 2019-02-28 日本碍子株式会社 １３族元素窒化物層、自立基板および機能素子
WO2019039055A1 (ja) * 2017-08-24 2019-02-28 日本碍子株式会社 １３族元素窒化物層の製造方法
JP6857247B2 (ja) * 2017-08-24 2021-04-14 日本碍子株式会社 １３族元素窒化物層、自立基板および機能素子
CN111052415B (zh) * 2017-08-24 2023-02-28 日本碍子株式会社 13族元素氮化物层、自立基板以及功能元件
JP6851485B2 (ja) * 2017-08-24 2021-03-31 日本碍子株式会社 １３族元素窒化物層、自立基板および機能素子
CN115343269B (zh) * 2022-07-11 2023-10-03 清华大学 一种基于声子缺陷工程的材料热导性质调控方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004013385A1 (ja) * 2002-07-31 2004-02-12 Osaka Industrial Promotion Organization Iii族元素窒化物単結晶の製造方法およびそれにより得られたiii族元素窒化物透明単結晶
JP2004506323A (ja) * 2000-08-04 2004-02-26 ザ　リージェンツ　オブ　ザ　ユニバーシティ　オブ　カリフォルニア 基板上に堆積された窒化ガリウムフィルムにおける応力の制御方法
JP2007169132A (ja) * 2005-12-26 2007-07-05 Sumitomo Electric Ind Ltd 窒化ガリウム結晶基板、半導体デバイス、半導体デバイスの製造方法および窒化ガリウム結晶基板の識別方法
US20130234146A1 (en) * 2012-03-06 2013-09-12 Infineon Technologies Austria Ag Semiconductor device and method
WO2013139887A1 (de) * 2012-03-21 2013-09-26 Freiberger Compound Materials Gmbh Verfahren zur herstellung von iii-n-einkristallen, und iii-n-einkristall

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1204241C (zh) * 2001-06-04 2005-06-01 高瑞伦 歧化酶（sod）酒的生产方法
US7632761B2 (en) * 2006-06-01 2009-12-15 Wayne State University Method of making thin film anatase titanium dioxide
JP5491065B2 (ja) * 2009-04-30 2014-05-14 住友電気工業株式会社 ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法
US8525228B2 (en) * 2010-07-02 2013-09-03 The Regents Of The University Of California Semiconductor on insulator (XOI) for high performance field effect transistors
CN102359956B (zh) * 2011-10-02 2013-06-12 西安电子科技大学 a面GaN外延层薄膜腐蚀应力的拉曼表征方法
JP5166594B1 (ja) * 2011-12-12 2013-03-21 株式会社東芝 半導体発光素子
TWI448427B (zh) * 2012-02-08 2014-08-11 Nat Univ Tsing Hua 利用低頻電磁波製備石墨烯之方法
JP2013201397A (ja) * 2012-03-26 2013-10-03 Fujitsu Ltd 半導体装置の製造方法、半導体装置及び半導体結晶成長用基板
TWI617045B (zh) * 2012-07-06 2018-03-01 晶元光電股份有限公司 具有奈米柱之發光元件及其製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004506323A (ja) * 2000-08-04 2004-02-26 ザ　リージェンツ　オブ　ザ　ユニバーシティ　オブ　カリフォルニア 基板上に堆積された窒化ガリウムフィルムにおける応力の制御方法
WO2004013385A1 (ja) * 2002-07-31 2004-02-12 Osaka Industrial Promotion Organization Iii族元素窒化物単結晶の製造方法およびそれにより得られたiii族元素窒化物透明単結晶
JP2007169132A (ja) * 2005-12-26 2007-07-05 Sumitomo Electric Ind Ltd 窒化ガリウム結晶基板、半導体デバイス、半導体デバイスの製造方法および窒化ガリウム結晶基板の識別方法
US20130234146A1 (en) * 2012-03-06 2013-09-12 Infineon Technologies Austria Ag Semiconductor device and method
WO2013139887A1 (de) * 2012-03-21 2013-09-26 Freiberger Compound Materials Gmbh Verfahren zur herstellung von iii-n-einkristallen, und iii-n-einkristall

Also Published As

Publication number Publication date
KR102172358B1 (ko) 2020-10-30
TWI670854B (zh) 2019-09-01
DE112014005131T5 (de) 2016-07-28
WO2015068458A1 (ja) 2015-05-14
TW201528502A (zh) 2015-07-16
US20160233380A1 (en) 2016-08-11
KR20160085256A (ko) 2016-07-15
JP6408483B2 (ja) 2018-10-17
US10128406B2 (en) 2018-11-13
CN105745366B (zh) 2018-12-11
CN105745366A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
JP6408483B2 (ja) ＧａＮテンプレート基板およびデバイス基板
JP6179624B2 (ja) 結晶成長方法および発光素子の製造方法
JP5812166B2 (ja) 窒化物半導体の結晶成長方法
WO2012074031A1 (ja) Ｉｉｉ族窒化物半導体基板及びその製造方法、並びに半導体発光デバイス及びその製造方法
KR102288547B1 (ko) 주기표 제 13 족 금속 질화물 결정 및 주기표 제 13 족 금속 질화물 결정의 제조 방법
JP5931737B2 (ja) 光学素子の製造方法
JP2013193914A (ja) １３族窒化物結晶、及び１３族窒化物結晶基板
JP5957179B2 (ja) 炭化アルミニウム薄膜、炭化アルミニウム薄膜を形成した半導体基板及びそれらの製造方法
TWI589017B (zh) Composite substrate and functional components
JP5730608B2 (ja) 積層基板及びその製造方法
US20190103273A1 (en) Method for Producing Group III Nitride Laminate
JP2016082200A (ja) 結晶積層構造体及びその製造方法、並びに半導体素子
JP6442957B2 (ja) 窒化物半導体テンプレートの製造方法
CN204067415U (zh) 复合晶片以及功能元件
JP5366080B2 (ja) 発光素子形成用複合基板、発光ダイオード素子、その製造方法
JP5942547B2 (ja) Ｉｉｉ族窒化物結晶の製造方法
JP5893981B2 (ja) マグネシウム・酸化亜鉛系結晶の成長方法
JP2010199598A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板
JP2004193584A (ja) ３−５族化合物半導体およびその製造方法
JP2012136418A (ja) Ｉｉｉ族窒化物半導体基板とその製造方法
JP2015214447A (ja) 自立基板の製造方法及び自立基板
JP2005191599A (ja) 発光素子の輝度の均一化方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180920

R150 Certificate of patent or registration of utility model

Ref document number: 6408483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees