KR20160080180A

KR20160080180A - Organic light emitting display panel, organic light emitting display device, and the method for driving the organic light emitting display device

Info

Publication number: KR20160080180A
Application number: KR1020140191706A
Authority: KR
Inventors: 남우진
Original assignee: 엘지디스플레이 주식회사
Priority date: 2014-12-29
Filing date: 2014-12-29
Publication date: 2016-07-07
Also published as: KR102291363B1

Abstract

Embodiments of the present invention relate to an organic light emitting display panel, an organic light emitting display device, and a driving method thereof, capable of improving an image quality through stain amelioration. The organic light emitting display device includes: an organic light emitting display panel in which multiple data lines and multiple gate lines are disposed, and multiple sub pixels are disposed; a data driving unit driving the multiple data lines; a gate driving unit driving the multiple gate lines; and a timing controller controlling the data driving unit and the gate driving unit.

Description

BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting display panel, an organic light emitting display device, and a method of driving the same. BACKGROUND ART [0002]

본 실시예들은 유기발광표시패널, 유기발광표시장치 및 그 구동방법에 관한 것이다. The present embodiments relate to an organic light emitting display panel, an organic light emitting display, and a driving method thereof.

최근, 표시장치로서 각광받고 있는 유기발광표시장치는 스스로 발광하는 유기발광다이오드(OLED: Organic Light Emitting Diode)를 이용함으로써 응답속도가 빠르고, 명암비(Contrast Ration), 발광효율, 휘도 및 시야각 등이 크다는 장점이 있다. 2. Description of the Related Art In recent years, an organic light emitting diode (OLED) display device that has been spotlighted as a display device has a high response speed and an excellent contrast ratio, luminous efficiency, luminance, and viewing angle by using an organic light emitting diode (OLED) There are advantages.

이러한 유기발광표시장치의 유기발광표시패널에는 배치되는 각 서브픽셀은, 기본적으로, 유기발광다이오드를 구동하는 구동 트랜지스터, 구동 트랜지스터의 게이트 노드에 데이터 전압을 전달해주는 스위칭 트랜지스터, 한 프레임 시간 동안 일정 전압을 유지해주는 역할을 하는 캐패시터를 포함하여 구성될 수 있다. Each of the sub-pixels arranged in the organic light emitting display panel of the organic light emitting display device is basically composed of a driving transistor for driving the organic light emitting diode, a switching transistor for transmitting the data voltage to the gate node of the driving transistor, And a capacitor that serves to maintain the capacitor.

한편, 각 서브픽셀 내 구동 트랜지스터는 문턱전압, 이동도 등의 특성치를 갖는데, 이러한 특성치는 각 구동 트랜지스터마다 다를 수 있다. On the other hand, the driving transistors in each sub-pixel have characteristic values such as a threshold voltage and a mobility, and these characteristic values may be different for each driving transistor.

또한, 구동 트랜지스터는 구동 시간이 길어짐에 따라 열화(Degradation) 되어 특성치가 변할 수 있는데, 이러한 열화 정도의 차이에 따라, 구동 트랜지스터 간의 특성치 편차가 발생할 수 있다. In addition, as the driving time becomes longer, the driving transistor is degraded and the characteristic value may be changed. Due to the difference in the degree of deterioration, a characteristic value deviation between the driving transistors may occur.

이러한 각 구동 트랜지스터 간의 특성치 편차는 휘도 편차를 발생시켜 유기발광표시패널의 휘도 불균일을 야기한다. The deviation of the characteristic values between the driving transistors generates a luminance variation, causing non-uniformity of luminance of the OLED display panel.

이에, 구동 트랜지스터에 대한 특성치 편차를 보상해주는 기술이 개발되었다. 하지만, 구동 트랜지스터에 대한 특성치 편차 보상에도, 서브픽셀의 휘도가 원하는 수준보다 떨어져, 얼룩 현상 등의 화질 불량이 여전히 발생하고 있는 실정이다. Thus, a technique for compensating a characteristic value deviation for the driving transistor has been developed. However, in the characteristic value deviation compensation for the driving transistor, the luminance of the subpixel is lower than a desired level, and image quality defects such as a smear phenomenon still occur.

본 실시예들의 목적은, 얼룩 개선을 통해 화상 품질을 향상시켜줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공하는 데 있다. It is an object of the present embodiments to provide an organic light emitting display panel, an organic light emitting display, and a driving method thereof that can improve image quality through improvement of a smear.

본 실시예들의 다른 목적은, 구동 트랜지스터에 대한 특성치 보상에도 불구하고, 여전히 발생하고 있는 화질 불량 현상을 방지해주는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공하는 데 있다. Another object of the present invention is to provide an organic light emitting display panel, an organic light emitting display device, and a driving method thereof, which are capable of preventing image quality deterioration which is still occurring despite characteristic value compensation for a driving transistor.

본 실시예들의 또 다른 목적은, 구동 트랜지스터의 소스 노드(또는 드레인 노드)에 대한 초기화 성능이 나쁜 경우에도, 초기화 성능 불량에 의한 화질 불량 현상을 방지해줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공하는 데 있다. It is still another object of the present embodiments to provide an organic light emitting display panel capable of preventing image quality deterioration due to poor initialization performance even when the initialization performance of the source node (or drain node) And a driving method thereof.

본 실시예들의 또 다른 목적은, 구동 트랜지스터 이외에 다른 트랜지스터의 특성 편차에 따른 화질 저하를 방지해줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공하는 데 있다. It is another object of the present embodiments to provide an organic light emitting display panel, an organic light emitting display, and a driving method thereof, which can prevent image quality deterioration due to a characteristic deviation of transistors other than the driving transistor.

본 실시예들의 또 다른 목적은, 구동 트랜지스터 이외에 다른 트랜지스터의 특성 편차를 보상해줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공하는 데 있다. It is another object of the present embodiments to provide an organic light emitting display panel, an organic light emitting display, and a driving method thereof, which can compensate for a characteristic deviation of transistors other than the driving transistor.

본 실시예들의 또 다른 목적은, 별도의 센싱 회로 없이, 구동 트랜지스터 이외에 다른 트랜지스터의 특성 편차를 보상해줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공하는 데 있다. It is another object of the present embodiments to provide an organic light emitting display panel, an organic light emitting display, and a driving method thereof, which can compensate for a characteristic deviation of transistors other than a driving transistor without a separate sensing circuit.

일 실시예는, 다수의 데이터 라인 및 다수의 게이트 라인이 배치되고, 다수의 서브픽셀이 배치된 유기발광표시패널과, 다수의 데이터 라인을 구동하는 데이터 구동부와, 다수의 게이트 라인을 구동하는 게이트 구동부와, 데이터 구동부 및 상기 게이트 구동부를 제어하는 타이밍 컨트롤러를 포함하는 유기발광표시장치를 제공할 수 있다. One embodiment includes an organic light emitting display panel in which a plurality of data lines and a plurality of gate lines are arranged and in which a plurality of subpixels are arranged, a data driver driving a plurality of data lines, a gate driving a plurality of gate lines And a timing controller for controlling the data driver, the gate driver, and the OLED display.

이러한 유기발광표시장치에서, 다수의 서브픽셀 각각은, 유기발광다이오드와, 유기발광다이오드를 구동하는 구동 트랜지스터와, 구동 트랜지스터의 제1노드와 기준전압 라인 사이에 전기적으로 연결되는 센싱 트랜지스터와, 구동 트랜지스터의 제2노드와 데이터 라인 사이에 전기적으로 연결되는 스위칭 트랜지스터와, 구동 트랜지스터의 제1노드와 제2노드 사이에 전기적으로 연결되는 스토리지 캐패시터를 포함하여 구성될 수 있다. Each of the plurality of subpixels includes an organic light emitting diode, a driving transistor for driving the organic light emitting diode, a sensing transistor electrically connected between the first node of the driving transistor and the reference voltage line, A switching transistor electrically connected between the second node of the transistor and the data line, and a storage capacitor electrically connected between the first node and the second node of the driving transistor.

이러한 유기발광표시장치에서, 다수의 서브픽셀 각각에 대한 센싱 구동 시, 구동 트랜지스터의 제1노드는, 서로 다른 전압 값을 갖는 제1초기화전압 및 제2초기화전압이 순차적으로 인가된 이후 플로팅 될 수 있다. In the organic light emitting display, in the sensing operation for each of the plurality of subpixels, the first node of the driving transistor may be floated after sequentially applying the first initializing voltage and the second initializing voltage having different voltage values have.

다른 실시예는, 서로 교차하는 방향으로 배치된 다수의 데이터 라인 및 다수의 게이트 라인과, 매트릭스 타입으로 배치된 다수의 서브픽셀을 포함하며, 다수의 서브픽셀 각각은, 유기발광다이오드와, 유기발광다이오드를 구동하는 구동 트랜지스터와, 구동 트랜지스터의 제1노드와 기준전압 라인 사이에 전기적으로 연결되는 센싱 트랜지스터와, 구동 트랜지스터의 제2노드와 데이터 라인 사이에 전기적으로 연결되는 스위칭 트랜지스터와, 구동 트랜지스터의 제1노드와 제2노드 사이에 전기적으로 연결되는 스토리지 캐패시터를 포함하여 구성되는 유기발광표시패널을 제공할 수 있다. Another embodiment includes a plurality of data lines and a plurality of gate lines arranged in a direction crossing each other and a plurality of subpixels arranged in a matrix type, each of the plurality of subpixels includes an organic light emitting diode, A sensing transistor electrically connected between the first node of the driving transistor and the reference voltage line; a switching transistor electrically connected between the second node of the driving transistor and the data line; And a storage capacitor electrically connected between the first node and the second node.

이러한 유기발광표시패널에서, 다수의 서브픽셀 각각에 대한 센싱 구동 시, 구동 트랜지스터의 제1노드는, 서로 다른 전압 값을 갖는 제1초기화전압 및 제2초기화전압이 순차적으로 인가된 이후 플로팅 될 수 있다. In the organic light emitting display panel, during the sensing operation for each of the plurality of subpixels, the first node of the driving transistor can be floated after sequentially applying the first initializing voltage and the second initializing voltage having different voltage values have.

또 다른 실시예는, 유기발광다이오드와, 유기발광다이오드를 구동하는 구동 트랜지스터와, 구동 트랜지스터의 제1노드와 기준전압 라인 사이에 전기적으로 연결되는 센싱 트랜지스터와, 구동 트랜지스터의 제2노드와 데이터 라인 사이에 전기적으로 연결되는 스위칭 트랜지스터와, 구동 트랜지스터의 제1노드와 제2노드 사이에 전기적으로 연결되는 스토리지 캐패시터를 포함하여 각각 구성되는 다수의 서브픽셀이 배치된 유기발광표시장치의 구동방법을 제공할 수 있다. Another embodiment is an organic light emitting display comprising: an organic light emitting diode; a driving transistor for driving the organic light emitting diode; a sensing transistor electrically connected between the first node of the driving transistor and the reference voltage line; And a storage capacitor electrically connected between the first node and the second node of the driving transistor, the organic light emitting display device comprising: can do.

이러한 유기발광표시장치의 구동방법은, 구동 트랜지스터의 제1노드 및 제2노드에 제1초기화 전압 및 제1데이터전압을 각각 인가하는 단계와, 구동 트랜지스터의 제2노드에 인가되고 있는 제1데이터전압을 유지하고, 구동 트랜지스터의 제1노드에 제2초기화전압을 인가하는 단계와, 구동 트랜지스터의 제2노드에 제2데이터전압을 인가하고, 구동 트랜지스터의 제1노드를 플로팅 시켜, 구동 트랜지스터의 제1노드의 전압을 상승시키는 단계와, 구동 트랜지스터의 제1노드의 전압을 센싱하는 단계를 포함할 수 있다. A method of driving an organic light emitting display includes applying a first initialization voltage and a first data voltage to a first node and a second node of a driving transistor, Applying a second data voltage to a second node of the driving transistor, floating the first node of the driving transistor, and applying a second initializing voltage to the first node of the driving transistor, Raising the voltage at the first node, and sensing the voltage at the first node of the drive transistor.

이상에서 설명한 바와 같은 본 실시예들에 의하면, 얼룩 개선을 통해 화상 품질을 향상시켜줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공할 수 있다.According to the exemplary embodiments of the present invention described above, it is possible to provide an organic light emitting display panel, an organic light emitting display, and a method of driving the same that can improve image quality through smear correction.

본 실시예들에 의하면, 구동 트랜지스터에 대한 특성치 보상에도 불구하고, 여전히 발생하고 있는 화질 불량 현상을 방지해주는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공할 수 있다.According to the embodiments, it is possible to provide an organic light emitting display panel, an organic light emitting display, and a method of driving the organic light emitting display, which can prevent the image quality defect still occurring, despite the characteristic value compensation for the driving transistor.

본 실시예들에 의하면, 구동 트랜지스터의 소스 노드(또는 드레인 노드)에 대한 초기화 성능이 나쁜 경우에도, 초기화 성능 불량에 의한 화질 불량 현상을 방지해줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공할 수 있다.According to the embodiments, even when the initialization performance for the source node (or the drain node) of the driving transistor is bad, the organic light emitting display panel, the organic light emitting display device, and the organic light emitting display device, A driving method can be provided.

본 실시예들에 의하면, 구동 트랜지스터 이외에 다른 트랜지스터의 특성 편차에 따른 화질 저하를 방지해줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공할 수 있다.According to the embodiments, it is possible to provide an organic light emitting display panel, an organic light emitting display, and a driving method thereof that can prevent deterioration in image quality due to characteristic variations of transistors other than driving transistors.

본 실시예들에 의하면, 구동 트랜지스터 이외에 다른 트랜지스터의 특성 편차를 보상해줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공할 수 있다.According to the embodiments, it is possible to provide an organic light emitting display panel, an organic light emitting display, and a driving method thereof that can compensate for a characteristic deviation of transistors other than the driving transistor.

본 실시예들에 의하면, 별도의 센싱 회로 없이, 구동 트랜지스터 이외에 다른 트랜지스터의 특성 편차를 보상해줄 수 있는 유기발광표시패널, 유기발광표시장치 및 그 구동방법을 제공할 수 있다.According to the embodiments, it is possible to provide an organic light emitting display panel, an organic light emitting display, and a driving method thereof, which can compensate for a characteristic deviation of transistors other than the driving transistor without a separate sensing circuit.

도 1은 본 실시예들에 따른 유기발광표시장치의 개략적인 시스템 구성도이다.
도 2는 본 실시예들에 따른 유기발광표시장치의 서브픽셀 회로의 예시도이다.
도 3은 본 실시예들에 따른 유기발광표시장치(100)에서, 보상 구조를 갖는 서브픽셀 회로의 예시도이다.
도 4는 본 실시예들에 따른 유기발광표시장치의 구동 트랜지스터에 대한 문턱전압 센싱 원리를 설명하기 위한 도면이다.
도 5는 본 실시예들에 따른 유기발광표시장치의 구동 트랜지스터에 대한 이동도 센싱 원리를 설명하기 위한 도면이다.
도 6은 본 실시예들에 따른 유기발광표시장치의 센싱 동작 시, 서브픽셀 회로 내 노드의 초기화 과정을 나타낸 도면이다.
도 7은 본 실시예들에 따른 유기발광표시장치(100)의 센싱 동작 시, 서브픽셀 회로 내 노드의 초기화 과정에 대한 서브픽셀 회로의 모델링 도면이다.
도 8은 유기발광표시장치(100)의 이동도 센싱 동작 시, 센싱 트랜지스터의 전기적인 특성이 나쁜 경우, 이를 보상하기 위한 이동도 센싱 특성을 나타낸 도면이다.
도 9는 본 실시예들에 따른 유기발광표시장치의 서브픽셀 회로와 센싱 구조에 대한 예시도이다.
도 10은 본 실시예들에 따른 유기발광표시장치의 센싱 동작 시, 구동 타이밍도이다.
도 11은 본 실시예들에 따른 유기발광표시장치의 센싱 동작 시, 제1초기화 단계를 나타낸 도면이다.
도 12는 본 실시예들에 따른 유기발광표시장치의 센싱 동작 시, 제2초기화 단계를 나타낸 도면이다.
도 13 및 도 14는 본 실시예들에 따른 유기발광표시장치의 센싱 동작 시, 프로그래밍 및 센싱 단계를 나타낸 도면이다.
도 15 및 도 16은 일반적인 센싱 동작과 본 실시예들에 따른 센싱 동작의 차이점을 설명하기 위한 도면이다.
도 17은 본 실시예들에 따른 유기발광표시장치의 서브픽셀 회로와 센싱 구조에 대한 다른 예시도이다.
도 18은 본 실시예들에 따른 유기발광표시장치의 구동방법에 대한 흐름도이다.1 is a schematic system configuration diagram of an organic light emitting display according to the present embodiments.
FIG. 2 is a diagram illustrating an example of a sub-pixel circuit of an OLED display according to an embodiment of the present invention. Referring to FIG.
3 is an exemplary diagram of a sub-pixel circuit having a compensation structure in the organic light emitting diode display 100 according to the present embodiments.
4 is a view for explaining a principle of threshold voltage sensing for a driving transistor of an organic light emitting diode display according to embodiments of the present invention.
5 is a view for explaining the principle of mobility sensing for a driving transistor of an organic light emitting diode display according to embodiments of the present invention.
6 is a diagram illustrating an initialization process of a node in a sub-pixel circuit during a sensing operation of the organic light emitting display according to the present embodiments.
7 is a modeling diagram of a subpixel circuit for initializing a node in a subpixel circuit during a sensing operation of the organic light emitting diode display 100 according to the present embodiments.
8 is a diagram illustrating a mobility sensing characteristic for compensating for a bad electrical characteristic of the sensing transistor when the organic light emitting diode display 100 is operated in the mobility sensing operation.
FIG. 9 is an exemplary view illustrating a sub-pixel circuit and a sensing structure of an organic light emitting diode display according to the present embodiments.
10 is a driving timing diagram of a sensing operation of the OLED display according to the present embodiments.
11 is a diagram illustrating a first initialization step in the sensing operation of the OLED display according to the present embodiments.
12 is a diagram illustrating a second initialization step in the sensing operation of the OLED display according to the present embodiments.
FIGS. 13 and 14 are diagrams illustrating programming and sensing steps in the sensing operation of the OLED display according to the present embodiments. Referring to FIG.
15 and 16 are diagrams for explaining the difference between a general sensing operation and a sensing operation according to the present embodiments.
17 is a view illustrating another example of a sub-pixel circuit and a sensing structure of the OLED display according to the present embodiments.
18 is a flowchart illustrating a method of driving the organic light emitting display according to the present embodiments.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In the drawings, like reference numerals are used to denote like elements throughout the drawings, even if they are shown on different drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In describing the components of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are intended to distinguish the components from other components, and the terms do not limit the nature, order, order, or number of the components. When a component is described as being "connected", "coupled", or "connected" to another component, the component may be directly connected or connected to the other component, Quot; intervening "or that each component may be" connected, "" coupled, "or " connected" through other components.

도 1은 본 실시예들에 따른 유기발광표시장치(100)의 개략적인 시스템 구성도이다. FIG. 1 is a schematic system configuration diagram of an organic light emitting diode display 100 according to the present embodiments.

도 1을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)는, 유기발광표시패널(110), 데이터 구동부(120), 게이트 구동부(130), 타이밍 컨트롤러(140) 등을 포함한다. 1, the OLED display 100 includes an OLED display panel 110, a data driver 120, a gate driver 130, a timing controller 140, and the like .

유기발광표시패널(110)에는, 제1방향으로 다수의 데이터 라인(DL: Data Line)이 배치되고, 제1방향과 교차하는 제2방향으로 다수의 게이트 라인(GL: Gate Line)이 배치된다. A plurality of data lines DL are arranged in a first direction and a plurality of gate lines GL are arranged in a second direction intersecting the first direction in the organic light emitting display panel 110 .

또한, 유기발광표시패널(110)에는, 다수의 서브픽셀(SP: Sub Pixel)이 매트릭스 타입으로 배치된다. In the organic light emitting display panel 110, a plurality of sub pixels (SP) are arranged in a matrix type.

데이터 구동부(120)는, 다수의 데이터 라인(DL)으로 데이터전압을 공급하여 다수의 데이터 라인(DL)을 구동한다. The data driver 120 supplies data voltages to a plurality of data lines DL to drive a plurality of data lines DL.

게이트 구동부(130)는, 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 공급하여 다수의 게이트 라인(GL)을 순차적으로 구동한다. The gate driver 130 sequentially supplies the scan signals to the plurality of gate lines GL to sequentially drive the plurality of gate lines GL.

타이밍 컨트롤러(140)는, 데이터 구동부(120) 및 게이트 구동부(130)로 제어신호를 공급하여, 데이터 구동부(120) 및 게이트 구동부(130)를 제어한다. The timing controller 140 supplies control signals to the data driver 120 and the gate driver 130 to control the data driver 120 and the gate driver 130.

이러한 타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 호스트 시스템(160)에서 입력되는 영상데이터를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다. The timing controller 140 starts scanning according to the timing implemented in each frame and switches the image data input from the host system 160 according to the data signal format used by the data driver 120, Output the data and control the data drive at the appropriate time according to the scan.

게이트 구동부(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인(GL)으로 순차적으로 공급하여 다수의 게이트 라인(GL)을 순차적으로 구동한다. The gate driver 130 sequentially supplies a scan signal of an On voltage or an Off voltage to the plurality of gate lines GL in accordance with the control of the timing controller 140, ) Are sequentially driven.

게이트 구동부(130)는, 구동 방식에 따라서, 도 1에서와 같이, 유기발광표시패널(110)의 일 측에만 위치할 수도 있고, 경우에 따라서는, 양측에 위치할 수도 있다. 1, the gate driver 130 may be located only on one side of the organic light emitting display panel 110, or on both sides of the organic light emitting display panel 110, depending on the driving method.

또한, 게이트 구동부(130)는, 하나 이상의 게이트 드라이버 집적회로(GDIC: Gate Driver Integrated Circuit, GDIC #1, ... , GDIC #N, N은 1 이상의 자연수)를 포함할 수 있다. The gate driver 130 may include at least one gate driver integrated circuit (GDIC # 1, ..., GDIC #N, N is a natural number of 1 or more).

또한, 게이트 구동부(130)에 포함된 하나 이상의 게이트 드라이버 집적회로(GDIC #1, ..., GDIC #N)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 유기발광표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 유기발광표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 유기발광표시패널(110)에 집적화되어 배치될 수도 있다. The one or more gate driver ICs GDIC # 1, ..., GDIC #N included in the gate driver 130 may be a tape automated bonding (TAB) or a chip on glass (COG) (Gate In Panel) type and may be directly disposed on the organic light emitting display panel 110. In some cases, the organic light emitting display panel 110 may be formed of organic light emitting diode And may be integrated and disposed on the display panel 110. [

게이트 구동부(130)에 포함된 하나 이상의 게이트 드라이버 집적회로(GDIC #1, ..., GDIC #N) 각각은 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다. Each of the one or more gate driver ICs GDIC # 1, ..., GDIC #N included in the gate driver 130 may include a shift register, a level shifter, and the like.

데이터 구동부(120)는, 특정 게이트 라인이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상 데이터(Data')를 아날로그 형태의 데이터전압으로 변환하여 데이터 라인들로 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. The data driver 120 converts the video data Data 'received from the timing controller 140 into analog data voltages and supplies the data voltages to the data lines so that a plurality of data lines DL are formed. .

데이터 구동부(120)는 하나 이상의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit, SDIC #1, ... , SDIC #M, M은 1 이상의 자연수, 데이터 드라이버 집적회로(Data Driver IC)라고도 함)를 포함할 수 있다. The data driver 120 includes at least one source driver integrated circuit (SDIC), a plurality of SDIC #M, and a plurality of SDIC #M, . &Lt; / RTI >

데이터 구동부(120)에 포함된 하나 이상의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 유기발광표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 유기발광표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 유기발광표시패널(110)에 집적화되어 배치될 수도 있다. One or more source driver integrated circuits (SDICs # 1, ..., SDIC #M) included in the data driver 120 may be connected to each other by a tape automated bonding (TAB) method or a chip on glass (COG) May be connected to a bonding pad of the organic light emitting display panel 110 or may be directly disposed on the organic light emitting display panel 110 and may be integrated and disposed on the organic light emitting display panel 110 .

데이터 구동부(120)에 포함된 하나 이상의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M) 각각은, 쉬프트 레지스터, 래치, 디지털 아날로그 컨버터(DAC: Digital Analog Converter), 출력 버터 등을 포함하고, 경우에 따라서, 서브픽셀 보상을 위해 아날로그 전압 값을 센싱하여 디지털 값으로 변환하고 센싱 데이터를 생성하여 출력하는 아날로그 디지털 컨버터(ADC: Analog Digital Converter)를 더 포함할 수 있다. Each of the one or more source driver ICs (SDIC # 1, ..., SDIC #M) included in the data driver 120 includes a shift register, a latch, a digital analog converter (DAC) And may further include an analog digital converter (ADC) that senses an analog voltage value for subpixel compensation, converts the analog voltage value to a digital value, and generates and outputs sensing data.

또한, 데이터 구동부(120)에 포함된 하나 이상의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M) 각각은, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 하나 이상의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M) 각각에서, 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타 단은 유기발광표시패널(110)에 본딩된다. In addition, each of the one or more source driver ICs (SDIC # 1, ..., SDIC #M) included in the data driver 120 may be implemented by a chip on film (COF) method. In each of the one or more source driver integrated circuits (SDIC # 1, ..., SDIC #M), one end is bonded to at least one source printed circuit board and the other end is connected to an organic light emitting display panel 110).

한편, 타이밍 컨트롤러(140)는, 외부의 호스트 시스템(160)으로부터 입력 영상의 영상 데이터(Data)와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 수신한다. On the other hand, the timing controller 140 receives the vertical synchronization signal Vsync, the horizontal synchronization signal Hsync, and the input data enable signal DE (Data: Data) from the external host system 160, Enable signal, a clock signal (CLK), and the like.

타이밍 컨트롤러(140)는, 호스트 시스템(160)으로부터 입력된 영상 데이터(Data)를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터(Data')를 출력하는 것 이외에, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 데이터 구동부(120) 및 게이트 구동부(130)로 출력한다. The timing controller 140 may switch the image data Data input from the host system 160 according to the data signal format used by the data driver 120 and output the converted image data Data ' In order to control the data driver 120 and the gate driver 130, a timing signal such as a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, an input DE signal, and a clock signal is input to generate various control signals And outputs it to the data driver 120 and the gate driver 130.

예를 들어, 타이밍 컨트롤러(140)는, 게이트 구동부(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다. 게이트 스타트 펄스(GSP)는 게이트 구동부(130)를 구성하는 하나 이상의 게이트 드라이버 집적회로(GDIC #1, ..., GDIC #N)의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로(GDIC #1, ..., GDIC #N)에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로(GDIC #1, ..., GDIC #N)의 타이밍 정보를 지정하고 있다. For example, in order to control the gate driver 130, the timing controller 140 generates a gate start pulse (GSP), a gate shift clock (GSC), a gate output enable signal GOE : Gate Output Enable), and the like. The gate start pulse GSP controls the operation start timing of one or more gate driver ICs GDIC # 1, ..., GDIC #N constituting the gate driver 130. The gate shift clock GSC is a clock signal commonly input to one or more gate driver ICs (GDIC # 1, ..., GDIC #N), and controls the shift timing of the scan signal (gate pulse). The gate output enable signal GOE specifies timing information of one or more gate driver ICs (GDIC # 1, ..., GDIC #N).

타이밍 컨트롤러(140)는, 데이터 구동부(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Souce Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다. 소스 스타트 펄스(SSP)는 데이터 구동부(120)를 구성하는 하나 이상의 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M) 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동부(120)의 출력 타이밍을 제어한다. The timing controller 140 controls the data driver 120 such that a source start pulse SSP, a source sampling clock SSC, a source output enable signal SOE, (DCS: Data Control Signal) including a data signal The source start pulse SSP controls the data sampling start timing of one or more source driver integrated circuits (SDIC # 1, ..., SDIC #M) constituting the data driver 120. The source sampling clock SSC is a clock signal for controlling sampling timing of data in each of the source driver integrated circuits SDIC # 1, ..., SDIC #M. The source output enable signal SOE controls the output timing of the data driver 120.

도 1을 참조하면, 타이밍 컨트롤러(140)는, 소스 드라이버 집적회로(SDIC #1, ... , SDIC #M)가 본딩된 소스 인쇄회로기판과 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit)를 통해 연결된 컨트롤 인쇄회로기판(Control Printed Circuit Board)에 배치될 수 있다. 1, the timing controller 140 is connected to a source printed circuit board to which source driver integrated circuits (SDIC # 1 to SDIC # M) are bonded, a flexible flat cable (FFC) And may be disposed on a control printed circuit board connected via a flexible printed circuit (FPC).

이러한 컨트롤 인쇄회로기판에는, 유기발광표시패널(110), 데이터 구동부(120) 및 게이트 구동부(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(150)가 더 배치될 수 있다. 이러한 전원 컨트롤러는 전원 관리 집적회로(PMIC: Power Management IC)라고도 한다. A power controller 150 for controlling various voltages or currents to supply or supply various voltages or currents to the organic light emitting display panel 110, the data driver 120, the gate driver 130, . These power controllers are also referred to as power management ICs (PMICs).

도 1에 간략하게 도시된 유기발광표시패널(110)에 배치된 각 서브픽셀(SP)에는, 트랜지스터, 캐패시터 등의 회로 소자가 형성되어 있다. 예를 들어, 유기발광표시패널(110) 상의 각 서브픽셀에는 유기발광다이오드(OLED: Organic Light Emitting Diode), 둘 이상의 트랜지스터(Transistor) 및 하나 이상의 캐패시터(Capacitor) 등으로 이루어진 회로가 형성되어 있다. In each subpixel SP disposed in the organic light emitting display panel 110 shown in FIG. 1, a circuit element such as a transistor or a capacitor is formed. For example, a circuit including an organic light emitting diode (OLED), two or more transistors, and one or more capacitors is formed in each subpixel on the organic light emitting display panel 110.

아래에서는, 도 2 및 도 3을 참조하여, 서브픽셀 회로를 예시적으로 설명한다. Hereinafter, with reference to FIG. 2 and FIG. 3, a subpixel circuit is exemplarily described.

도 2는 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 회로의 예시도이다. 2 is an exemplary view of a sub-pixel circuit of the organic light emitting diode display 100 according to the present embodiments.

도 2를 참조하면, 본 실시예들에 따른 유기발광표시장치(100)에서, 각 서브픽셀은, 유기발광다이오드(OLED)와, 구동회로로 구성된다. Referring to FIG. 2, in the OLED display 100 according to the present embodiment, each sub-pixel includes an organic light emitting diode (OLED) and a driving circuit.

도 2를 참조하면, 구동회로는, 기본적으로, 2개의 트랜지스터(구동 트랜지스터(DRT: Driving Transistor), 스위칭 트랜지스터(SWT: Switching Transistor))와 1개의 캐패시터(스토리지 캐패시터(Cstg: Storage Capacitor))로 구성될 수 있다. 2, the driving circuit basically includes two transistors (a driving transistor (DRT), a switching transistor (SWT), and a storage capacitor (Cstg: Storage Capacitor)) and a capacitor Lt; / RTI >

도 2를 참조하면, 유기발광다이오드(OLED)는 제1전극(예: 애노드 전극 또는 캐소드 전극), 유기층 및 제2전극(예: 캐소드 전극 또는 애노드 전극)으로 이루어진다. Referring to FIG. 2, the organic light emitting diode OLED includes a first electrode (e.g., an anode electrode or a cathode electrode), an organic layer, and a second electrode (e.g., a cathode electrode or an anode electrode).

일 예로, 유기발광다이오드(OLED)에서, 제1전극에는 구동 트랜지스터(DRT)의 소스 노드 또는 드레인 노드가 전기적으로 연결되고, 제2전극에는 기저전압(EVSS)이 인가될 수 있다. For example, in the organic light emitting diode OLED, a source node or a drain node of the driving transistor DRT may be electrically connected to the first electrode, and a ground voltage (EVSS) may be applied to the second electrode.

도 2를 참조하면, 구동 트랜지스터(DRT)는, 유기발광다이오드(OLED)로 구동 전류를 공급해주어, 유기발광다이오드(OLED)를 구동하는 트랜지스터이다. Referring to FIG. 2, the driving transistor DRT is a transistor for driving the organic light emitting diode OLED by supplying a driving current to the organic light emitting diode OLED.

이러한 구동 트랜지스터(DRT)는, 소스 노드 또는 드레인 노드에 해당하는 제1노드(N1 노드), 게이트 노드에 해당하는 제2노드(N2 노드)와, 드레인 노드 또는 소스 노드에 해당하는 제3노드(N3 노드)를 갖는다. The driving transistor DRT includes a first node N1 node corresponding to a source node or a drain node, a second node N2 node corresponding to a gate node, a third node N2 corresponding to a drain node or a source node, N3 node).

일 예로, 이러한 구동 트랜지스터(DRT)에서, N1 노드는 유기발광다이오드(OLED)의 제1전극 또는 제2전극과 전기적으로 연결될 수 있고, N3 노드는 구동전압(EVDD)을 공급하는 구동전압 라인(DVL)과 전기적으로 연결될 수 있다. For example, in this driving transistor DRT, the N1 node may be electrically connected to the first electrode or the second electrode of the organic light emitting diode OLED, and the N3 node may be connected to the driving voltage line DVL < / RTI >

도 2를 참조하면, 스위칭 트랜지스터(SWT)는, 구동 트랜지스터(DRT)의 게이트 노드에 해당하는 N2 노드로 데이터전압(Vdata)을 전달해주는 트랜지스터이다. Referring to FIG. 2, the switching transistor SWT is a transistor for transferring the data voltage Vdata to the N2 node corresponding to the gate node of the driving transistor DRT.

이러한 스위칭 트랜지스터(SWT)는, 게이트 노드에 인가되는 스캔 신호(SCAN)에 의해 제어되고, 구동 트랜지스터(DRT)의 N2 노드와 데이터 라인(DL) 사이에 전기적으로 연결된다. This switching transistor SWT is controlled by the scan signal SCAN applied to the gate node and is electrically connected between the node N2 of the driving transistor DRT and the data line DL.

도 2를 참조하면, 구동 트랜지스터(DRT)의 N1 노드와 N2 노드 사이에 스토리지 캐패시터(Cstg)가 전기적으로 연결될 수 있다. Referring to FIG. 2, a storage capacitor Cstg may be electrically connected between the node N1 and the node N2 of the driving transistor DRT.

이러한 스토리지 캐패시터(Cstg)는, 한 프레임 시간 동안 일정 전압을 유지해주는 역할을 한다. The storage capacitor Cstg serves to maintain a constant voltage for one frame time.

도 2에 예시된 서브픽셀의 구조는, 2개의 트랜지스터(DRT, SWT)와 1개의 캐패시터(Cstg), 1개의 유기발광다이오드(OELD)로 구성되는 가장 기본적인 2T1C 구조이다. The structure of the subpixel illustrated in FIG. 2 is the most basic 2T1C structure composed of two transistors (DRT, SWT), one capacitor (Cstg), and one organic light emitting diode (OELD).

한편, 서브픽셀 구조는, 화질을 개선하기 위한 다양한 설계 목적에 따라 다양하게 변형될 수 있다. On the other hand, the subpixel structure can be variously modified according to various design purposes for improving image quality.

예를 들어, 서브픽셀은, 구동 트랜지스터(DRT)의 문턱전압(Vth) 및 이동도(Mobility) 등의 고유 특성치를 보상하기 위한 보상 구조를 가질 수 있다. 보상 구조는 매우 다양한 종류가 있을 수 있으며, 구동 트랜지스터(DRT)의 종류, 유기발광표시패널(110)의 크기 및 해상도 등을 고려하여 결정될 수 있다. For example, the subpixel may have a compensation structure for compensating the intrinsic characteristic values such as the threshold voltage (Vth) and mobility of the driving transistor (DRT). The compensation structure may be of various types, and may be determined in consideration of the type of the driving transistor DRT, the size and resolution of the organic light emitting display panel 110, and the like.

도 3은 본 실시예들에 따른 유기발광표시장치(100)에서, 보상 구조를 갖는 서브픽셀 회로의 예시도이다.3 is an exemplary view of a sub-pixel circuit having a compensation structure in the OLED display 100 according to the present embodiments.

도 3을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)에서, 각 서브픽셀은, 유기발광다이오드(OLED)와, 구동회로로 구성된다. Referring to FIG. 3, in the OLED display 100 according to the present embodiment, each sub-pixel is composed of an organic light emitting diode (OLED) and a driving circuit.

도 3을 참조하면, 보상 구조를 갖는 서브픽셀 내 구동회로는, 일 예로, 3개의 트랜지스터(구동 트랜지스터(DRT: Driving Transistor), 스위칭 트랜지스터(SWT: Switching Transistor), 센싱 트랜지스터(SENT: Sensing Transistor)와 1개의 캐패시터(스토리지 캐패시터(Cstg: Storage Capacitor))로 구성될 수 있다. 3, a sub-pixel driving circuit having a compensation structure includes three transistors (a driving transistor (DRT), a switching transistor (SWT), a sensing transistor (SENT) And one capacitor (storage capacitor Cstg: Storage Capacitor).

이와 같이, 3개의 트랜지스터(DRT, SWT, SENT)와 1개의 캐패시터(Cstg)를 포함하여 구성된 서브픽셀을 "3T1C 구조"를 갖는다고 한다. Thus, a subpixel including three transistors (DRT, SWT, SENT) and one capacitor (Cstg) has a "3T1C structure".

도 3을 참조하면, 유기발광다이오드(OLED)는 제1전극(예: 애노드 전극 또는 캐소드 전극), 유기층 및 제2전극(예: 캐소드 전극 또는 애노드 전극)으로 이루어진다. Referring to FIG. 3, the organic light emitting diode OLED includes a first electrode (e.g., an anode electrode or a cathode electrode), an organic layer, and a second electrode (e.g., a cathode electrode or an anode electrode).

일 예로, 유기발광다이오드(OLED)에서, 제1전극에는 구동 트랜지스터(DRT)의 소스 노드 또는 드레인 노드가 연결되고, 제2전극에는 기저전압(EVSS)이 인가될 수 있다. For example, in the organic light emitting diode OLED, a source node or a drain node of the driving transistor DRT may be connected to the first electrode, and a ground voltage (EVSS) may be applied to the second electrode.

도 3을 참조하면, 구동 트랜지스터(DRT)는, 유기발광다이오드(OLED)로 구동 전류를 공급해주어, 유기발광다이오드(OLED)를 구동하는 트랜지스터이다. Referring to FIG. 3, the driving transistor DRT is a transistor that supplies a driving current to the organic light emitting diode OLED to drive the organic light emitting diode OLED.

이러한 구동 트랜지스터(DRT)는, 소스 노드 또는 드레인 노드에 해당하는 제1노드(N1 노드), 게이트 노드에 해당하는 제2노드(N2 노드)와, 드레인 노드 또는 소스 노드에 해당하는 제3노드(N3 노드)를 갖는다. 아래에서는, 설명의 편의를 위해, N1 노드를 소스 노드로, N2 노드를 게이트 노드로, N3 노드를 드레인 노드로 명명하기도 한다. The driving transistor DRT includes a first node N1 node corresponding to a source node or a drain node, a second node N2 node corresponding to a gate node, a third node N2 corresponding to a drain node or a source node, N3 node). Hereinafter, for convenience of explanation, the N1 node is referred to as a source node, the N2 node as a gate node, and the N3 node as a drain node.

도 3을 참조하면, 스위칭 트랜지스터(SWT)는, 구동 트랜지스터(DRT)의 게이트 노드에 해당하는 N2 노드로 데이터전압(Vdata)을 전달해주는 트랜지스터이다. Referring to FIG. 3, the switching transistor SWT is a transistor for transferring the data voltage Vdata to the N2 node corresponding to the gate node of the driving transistor DRT.

도 3을 참조하면, 구동 트랜지스터(DRT)의 N1 노드와 N2 노드 사이에 스토리지 캐패시터(Cstg)가 전기적으로 연결될 수 있다. Referring to FIG. 3, a storage capacitor Cstg may be electrically connected between an N1 node and an N2 node of the driving transistor DRT.

한편, 도 3을 참조하면, 도 2의 기본적인 서브픽셀 구조에 비해 새롭게 추가된 센싱 트랜지스터(SENT)는, 게이트 노드에 인가되는 스캔 신호의 일종인 센스 신호(SENSE)에 의해 제어되고, 기준전압 라인(RVL: Reference Voltage Line)과 구동 트랜지스터(DRT)의 N1 노드 사이에 전기적으로 연결될 수 있다. 3, the sensing transistor SENT newly added to the basic subpixel structure of FIG. 2 is controlled by a sense signal SENSE, which is a kind of a scan signal applied to a gate node, (RVL: Reference Voltage Line) and the N1 node of the driving transistor DRT.

이러한 센싱 트랜지스터(SENT)는, 턴 온 되어, 기준전압 라인(RVL: Reference Voltage Line)을 통해 공급된 기준전압(Vref)을 구동 트랜지스터(DRT)의 N1 노드(예: 소스 노드 또는 드레인 노드)에 인가해줄 수 있다. The sensing transistor SENT is turned on and supplies the reference voltage Vref supplied through the reference voltage line RVL to the N1 node (e.g., a source node or a drain node) of the driving transistor DRT .

또한, 센싱 트랜지스터(SENT)는, 구동 트랜지스터(DRT)의 N1 노드의 전압을 기준전압 라인(RVL)과 전기적으로 연결된 아날로그 디지털 컨버터(ADC)에 의해 센싱되도록 해주는 역할을 한다. 이러한 센싱 트랜지스터(SETN)의 역할은, 구동 트랜지스터(DRT)의 고유 특성치(문턱전압, 이동도)에 대한 보상 기능과 관련된 것이다. The sensing transistor SENT serves to allow the voltage of the node N1 of the driving transistor DRT to be sensed by an analog-to-digital converter (ADC) electrically connected to the reference voltage line RVL. The role of the sensing transistor SETN is related to a compensation function for the characteristic value (threshold voltage, mobility) of the driving transistor DRT.

이와 관련하여, 각 서브픽셀 내 구동 트랜지스터(DRT) 간의 고유 특성치(문턱전압, 이동도)에 대한 편차가 발생하면, 각 서브픽셀 간의 휘도 편차가 발생하여 화질을 떨어뜨릴 수 있다. In this regard, if a deviation of the intrinsic property value (threshold voltage, mobility) between the driving transistors DRT in each sub-pixel occurs, a luminance variation occurs between the sub-pixels and the image quality may be deteriorated.

따라서, 각 서브픽셀 내 구동 트랜지스터(DRT)의 고유 특성치(문턱전압, 이동도)를 센싱하여, 구동 트랜지스터(DRT) 간의 고유 특성치(문턱전압, 이동도)를 보상해줌으로써, 휘도 균일도를 높여줄 수 있다. Therefore, the intrinsic property values (threshold voltage, mobility) of the driving transistors DRT in each sub-pixel are sensed to compensate intrinsic property values (threshold voltage, mobility) between the driving transistors DRT, .

아래에서는, 구동 트랜지스터(DRT) 간의 문턱전압 편차를 보상하기 위하여, 구동 트랜지스터(DRT)의 문턱전압(Threshold Voltage, Vth)을 센싱하는 원리를 도 4를 참조하여 간략하게 설명한다. 이어서, 구동 트랜지스터(DRT) 간의 이동도 편차를 보상하기 위하여, 구동 트랜지스터(DRT)의 이동도(Mobilit, α)를 센싱하는 원리를 도 5를 참조하여 간략하게 설명한다. The principle of sensing the threshold voltage (Vth) of the driving transistor DRT in order to compensate for the threshold voltage deviation between the driving transistors DRT will be briefly described below with reference to FIG. Next, the principle of sensing the mobility (Mobilit,?) Of the driving transistor DRT in order to compensate for the mobility deviation between the driving transistors DRT will be briefly described with reference to FIG.

도 4는 본 실시예들에 따른 유기발광표시장치(100)의 구동 트랜지스터(DRT)에 대한 문턱전압 센싱 원리를 설명하기 위한 도면이다. 단, 구동 트랜지스터(DRT)의 N1 노드는 소스 노드인 것으로 가정한다. FIG. 4 is a view for explaining the threshold voltage sensing principle of the driving transistor DRT of the OLED display 100 according to the present embodiments. Referring to FIG. However, it is assumed that the N1 node of the driving transistor DRT is the source node.

도 4를 참조하여, 문턱전압 센싱 원리를 간단하게 설명하면, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)의 전압(Vs)이 게이트 노드(N2 노드)의 전압(Vg)을 팔로잉(Following) 하는 소스 팔로잉(Source Following) 동작을 하도록 만들어 주고, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)의 전압(Vs)이 포화한 이후, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)의 전압(Vs)을 센싱 전압(Vsense)으로서 센싱한다. 이때 센싱된 센싱 전압(Vsense)을 토대로 구동 트랜지스터(DRT)의 문턱전압 변동을 파악할 수 있다. 4, the voltage Vs of the source node (N1 node) of the driving transistor DRT is followed by the voltage Vg of the gate node (N2 node) And after the voltage Vs of the source node N1 of the driving transistor DRT becomes saturated, the potential of the source node N1 of the driving transistor DRT And senses the voltage Vs as the sensing voltage Vsense. At this time, the threshold voltage variation of the driving transistor DRT can be grasped based on the sensed sensing voltage Vsense.

이러한 구동 트랜지스터(DRT)의 문턱전압 센싱은, 구동 트랜지스터(DRT)가 턴-오프(Turn-Off) 될 때까지 기다려야 하므로 센싱 속도가 느리다는 특징이 있다. 따라서, 문턱전압 센싱 모드를 슬로우 모드(S-Mode)라고도 한다. The threshold voltage sensing of the driving transistor DRT is characterized in that the sensing speed is slow because it must wait until the driving transistor DRT is turned off. Therefore, the threshold voltage sensing mode is also referred to as a slow mode (S-Mode).

구동 트랜지스터(DRT)의 게이트 노드(N2 노드)에 인가된 전압(Vg)은 해당 소스 드라이버 집적회로(SDIC)에서 공급된 데이터전압(Vdata)이다. The voltage Vg applied to the gate node (node N2) of the driving transistor DRT is the data voltage Vdata supplied from the corresponding source driver IC (SDIC).

도 5는 본 실시예들에 따른 유기발광표시장치(100)의 구동 트랜지스터(DRT)에 대한 이동도 센싱 원리를 설명하기 위한 도면이다. FIG. 5 is a view for explaining the principle of motion sensing for the driving transistor DRT of the OLED display 100 according to the present embodiments.

도 5를 참조하여, 구동 트랜지스터(DRT)에 대한 이동도 센싱 원리를 간단하게 설명하면, 구동 트랜지스터(DRT)의 문턱전압(Vth)를 제외한 전류능력 특성을 규정하기 위해서, 구동 트랜지스터(DRT)의 게이트 노드(N2 노드)에 일정 전압에 △Vsense(=△Vth)를 더하여 인가해준다. 5, the principle of the movement sensitivity of the driving transistor DRT will be briefly described. In order to define the current capability characteristics excluding the threshold voltage Vth of the driving transistor DRT, And applies a constant voltage to the gate node (N2 node) by adding DELTA Vsense (= DELTA Vth).

이렇게 해서 일정 시간 동안 충전된 전압의 양을 통해서, 구동 트랜지스터(DRT)의 전류능력(즉, 이동도)을 상대적으로 파악할 수 있고, 이를 통해 보상을 위한 보정 게인(Gain)을 구해낸다. Thus, the current capability (i.e., mobility) of the driving transistor DRT can be relatively grasped through the amount of the charged voltage for a predetermined period of time, thereby obtaining the correction gain Gain for compensation.

이러한 이동도 센싱은 구동 트랜지스터(DRT)가 기본적으로 턴-온(Turn-On) 되어 있으므로, 센싱 속도가 빠르다는 특징이 있다. 따라서, 이동도 센싱 모드를 패스트 모드(F-Mode)라고도 한다. This mobility sensing is characterized in that the sensing speed is fast because the driving transistor DRT is basically turned on. Therefore, the mobility sensing mode is also referred to as a fast mode (F-Mode).

전술한 이동도 센싱을 통한 이동도 보상은, 화면 구동 시 일정 시간을 할애하여 진행될 수 있다. 이렇게 함으로써 실시간으로 변동되는 구동 트랜지스터(DRT)의 파라미터를 센싱하고 보상할 수 있다. The mobility compensation through the above-described mobility sensing can be performed by allocating a predetermined time during the screen driving. By doing so, the parameters of the driving transistor DRT varying in real time can be sensed and compensated.

도 6은 본 실시예들에 따른 유기발광표시장치(100)의 센싱 동작 시, 서브픽셀 회로 내 노드의 초기화 과정을 나타낸 도면이다. 도 7은 본 실시예들에 따른 유기발광표시장치(100)의 센싱 동작 시, 서브픽셀 회로 내 노드의 초기화 과정에 대한 서브픽셀 회로의 모델링 도면이다. 단, 구동 트랜지스터(DRT)의 N1 노드 및 N2 노드 각각은 소스 노드 및 게이트 노드인 것으로 가정한다. 6 is a diagram illustrating a process of initializing a node in a sub-pixel circuit during a sensing operation of the OLED display 100 according to the present embodiments. 7 is a modeling diagram of a subpixel circuit for initializing a node in a subpixel circuit during a sensing operation of the organic light emitting diode display 100 according to the present embodiments. However, it is assumed that each of the N1 and N2 nodes of the driving transistor DRT is a source node and a gate node.

도 6을 참조하면, 유기발광표시장치(100)의 센싱 동작은, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)와 게이트 노드(N2 노드)를 초기화하는 초기화 과정을 필요로 한다. Referring to FIG. 6, the sensing operation of the organic light emitting display 100 requires an initialization process to initialize the source node (N1 node) and the gate node (N2 node) of the driving transistor DRT.

서브픽셀 회로는 각 노드(N1 노드, N2 노드)의 초기화 성능에 따라서 화소 전류 특성이 바뀌므로, 초기화 성능에 대한 개선이 필요하다. In the subpixel circuit, the pixel current characteristics are changed in accordance with the initialization performance of each node (N1 node, N2 node), and thus the initialization performance needs to be improved.

특히, 센싱 트랜지스터(SENT)는, 초기화 성능에 영향을 주는 주요 인자 중 하나이다. In particular, the sensing transistor SENT is one of the main factors affecting the initialization performance.

도 6을 참조하면, 도 3에 예시된 3T1C 구조의 서브픽셀 회로에서는, 일 예로, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)의 초기화전압(초기화 전원)으로서 기준전압(Vref)을 사용할 수 있다. Referring to Fig. 6, in the sub-pixel circuit of the 3T1C structure illustrated in Fig. 3, for example, the reference voltage Vref can be used as an initialization voltage (initialization power source) of the source node (N1 node) of the driving transistor DRT have.

이러한 초기화전압은 구동 트랜지스터(DRT)의 게이트 노드(N2 노드)와 소스 노드(N1 노드)의 전위차(Vgs)를 결정하는데 중요한 기준이 되는 전원이다. 즉, 초기화전압은 서브픽셀 회로의 전류 값을 결정하는데 중요한 기준이 되는 전원이 된다. This initialization voltage is a power source that is an important reference for determining the potential difference Vgs between the gate node (N2 node) and the source node (N1 node) of the driving transistor DRT. That is, the initialization voltage is a power source that is an important criterion for determining the current value of the sub-pixel circuit.

도 6을 참조하면, 초기화전압을 서브픽셀 회로 내 입력하는 기능을 센싱 트랜지스터(SENT)가 담당한다. Referring to FIG. 6, the sensing transistor SENT takes charge of the function of inputting the initialization voltage into the sub-pixel circuit.

따라서, 센싱 트랜지스터(SETN)의 특성 편차가 발생할 경우, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)를 초기화전압(예: Vref)으로 초기화할 때, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)가 실제로 초기화된 전압에 편차가 유발될 수 있다. Therefore, when the characteristic deviation of the sensing transistor SETN occurs, when the source node (N1 node) of the driving transistor DRT is initialized to the initializing voltage (e.g. Vref), the source node ) May actually cause a deviation in the initialized voltage.

도 6을 참조하면, 초기화 과정에서, 구동전압(EVDD) 및 기준전압(Vref)의 전위차에 의해, 구동 트랜지스터(DRT) 및 센싱 트랜지스터(SENT)를 통해 전류가 흐를 수 있다. Referring to FIG. 6, in the initialization process, a current can flow through the driving transistor DRT and the sensing transistor SENT by the potential difference between the driving voltage EVDD and the reference voltage Vref.

실제로, 구동 트랜지스터(DRT) 및 센싱 트랜지스터(SENT) 각각은 저항 성분을 가질 수 있다. Actually, each of the driving transistor DRT and the sensing transistor SENT may have a resistance component.

따라서, 초기화 과정에서 서브픽셀을 모델링 하면, 도 7에 도시된 바와 같이, 구동 트랜지스터(DRT) 및 센싱 트랜지스터(SENT) 각각은 직렬로 연결된 저항으로 모델링 될 수 있다. Therefore, when the subpixel is modeled in the initialization process, as shown in FIG. 7, each of the driving transistor DRT and the sensing transistor SENT can be modeled as a resistor connected in series.

도 7을 참조하면, 센싱 트랜지스터(SENT)의 전기적인 특성이 나빠지는 경우, 즉, 센싱 트랜지스터(SENT)의 문턱전압이 높거나 센싱 트랜지스터(SENT)의 이동도가 낮은 경우, 센싱 트랜지스터(SENT)의 저항 값이 높아지고, 이로 인해, 초기화 과정에서, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)를 기준전압(Vref)으로 초기화하지만, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)의 전압(Vs)이 기준전압(Vref)보다 높아지게 된다. 7, when the electrical characteristics of the sensing transistor SENT deteriorate, that is, when the threshold voltage of the sensing transistor SENT is high or the mobility of the sensing transistor SENT is low, The source node N1 of the driving transistor DRT is initialized to the reference voltage Vref while the voltage of the source node N1 of the driving transistor DRT Vs becomes higher than the reference voltage Vref.

따라서, 구동 트랜지스터(DRT)의 게이트 노드(N2 노드) 및 소스 노드(N1 노드) 간의 전위차(Vgs)가 작아짐으로써, 구동 트랜지스터(DRT)를 통해 유기발광다이오드(OLED)로 흐르는 전류가 감소한다. 이러한 전류 감소는 해당 서브픽셀의 휘도를 떨어뜨릴 수 있다. Accordingly, the potential difference Vgs between the gate node (N2 node) and the source node (N1 node) of the driving transistor (DRT) is reduced, and the current flowing through the driving transistor (DRT) into the organic light emitting diode (OLED) is reduced. This current reduction can degrade the luminance of the subpixel.

이러한 현상은, 해당 서브픽셀의 휘도 저하뿐만 아니라, 각 서브픽셀에서의 전류 편차를 유발시켜 얼룩 현상 등의 화질 불량을 초래할 수 있다. Such a phenomenon may cause not only the luminance degradation of the subpixel but also the current deviation in each subpixel, resulting in image quality defects such as a smear phenomenon.

아래에서는, 전술한 바와 같이, 센싱 트랜지스터(DRT)의 전기적인 특성이 나쁜 경우에 발생하는 휘도 저하 및 화질 불량 현상을 방지하기 위한 구동방법을 더욱 상세하게 설명한다. Hereinafter, as described above, a driving method for preventing luminance deterioration and image quality deterioration, which occurs when the electrical characteristics of the sensing transistor DRT are bad, will be described in more detail.

도 8은 유기발광표시장치(100)의 이동도 센싱 동작 시, 센싱 트랜지스터(SENT)의 전기적인 특성이 나쁜 경우, 이를 보상하기 위한 이동도 센싱 특성을 나타낸 도면이다. 8 is a diagram illustrating a mobility sensing characteristic for compensating for a bad electrical characteristic of the sensing transistor SENT during the mobility sensing operation of the OLED display 100. Referring to FIG.

도 8을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)는, 센싱 트랜지스터(SENT)의 전기적 특성이 나쁠 경우, 즉, 센싱 트랜지스터(SENT)의 문턱전압이 높거나 이동도가 낮을 경우, 구동 트랜지스터(DRT)의 이동도 센싱 시, 센싱 트랜지스터(SENT)의 전기적 특성(전류 능력)이 나쁜 것을 고려하여, 구동 트랜지스터(DRT)의 이동도(전류 능력, α)가 정상 이동도에 비해 낮은 값으로 센싱되도록 하는 구동방법을 제공한다. Referring to FIG. 8, the organic light emitting diode display 100 according to the present embodiment is configured such that when the electrical characteristics of the sensing transistor SENT are bad, that is, when the threshold voltage of the sensing transistor SENT is high or the mobility is low (Current capability,?) Of the driving transistor DRT is in a range of normal mobility (current capability) in consideration of the bad electrical characteristic (current capability) of the sensing transistor SENT at the time of sensing the mobility of the driving transistor DRT So as to be sensed at a relatively low value.

이와 같이, 센싱 트랜지스터(SENT)의 특성치가 고려되도록 구동 트랜지스터(DRT)의 이동도를 센싱하게 되면, 이동도에 대한 센싱 값이 낮아지게 된다. 이로 인해, 결과적으로, 보상값이 높아지게 된다. As described above, when the mobility of the driving transistor DRT is sensed so that the characteristic value of the sensing transistor SENT is considered, the sensing value for the mobility decreases. As a result, the compensation value becomes high.

다시 밀해, 구동 트랜지스터(DRT)의 이동도 센싱을 위한 초기화 과정에서, 센싱 트랜지스터(SENT)의 특성 편차(전류 능력 편차 등)를 센싱 하도록 하여, 그 결과가 구동 트랜지스터(DRT)의 소스 노드(N1 노드)의 전압(Vs)에 반영되도록 하고, 이동도 센싱 시, 구동 트랜지스터(DRT)의 게이트 노드(N2 노드) 및 소스 노드(N1 노드) 간의 전위차(Vgs)를 "의도적으로" 낮게 해준다. (Current capacity deviation) of the sensing transistor SENT in the initialization process for sensing the mobility of the driving transistor DRT and outputs the result to the source node N1 of the driving transistor DRT Node N6) of the driving transistor DRT so as to intentionally lower the potential difference Vgs between the gate node (N2 node) and the source node (N1 node) of the driving transistor DRT at the time of mobility sensing.

이로 인해, 기준전압 라인(RVL)의 충전 전류가 작아지고, 그만큼 센싱값이 작아지게 된다. As a result, the charging current of the reference voltage line RVL becomes small and the sensing value becomes small accordingly.

이와 같이, 센싱값이 작아짐으로써, 보상값이 높아지게 되면, 초기화 성능이 낮아져, 즉, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)를 기준전압(Vref)으로 초기화하더라도, 실제로는, 구동 트랜지스터(DRT)의 소스 노드(N1 노드)가 기준전압(Vref)보다 낮은 전압으로 초기화되어, 구동 트랜지스터(DRT)의 게이트 노드(N2 노드) 및 소스 노드(N1 노드) 간의 전위차(Vgs)가 작아지더라도, 보상이 되기 때문에 전류 능력이 유지될 수 있다.In other words, even if the source node (N1 node) of the driving transistor DRT is initialized to the reference voltage Vref, the driving transistor (DR1) Even if the potential difference Vgs between the gate node (N2 node) and the source node (N1 node) of the driving transistor (DRT) is reduced to a voltage lower than the reference voltage (Vref) , The current capability can be maintained because it is compensated.

이상에서 설명한 센싱 트랜지스터(SENT)의 전기적인 특성이 나쁜 경우, 이를 보상하기 위한 구동 방법에 대하여, 도 9 내지 도 17을 참조하여 더욱 상세하게 설명한다. A driving method for compensating for a bad electrical characteristic of the sensing transistor SENT described above will be described in more detail with reference to FIGS. 9 to 17. FIG.

도 9는 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 회로와 센싱 구조를 나타낸 도면이다. 9 is a diagram illustrating a sub-pixel circuit and a sensing structure of the OLED display 100 according to the present embodiments.

전술한 센싱 트랜지스터(SENT)의 특성 보상을 위한 구동 방법을 제공하기 위하여, 각 서브픽셀은, 도 9와 같은 구조를 갖는다. In order to provide a driving method for compensating the characteristics of the sensing transistor SENT described above, each sub-pixel has a structure as shown in Fig.

도 9에 도시된 서브픽셀 회로는, 도 3의 서브픽셀 회로와 동일한다. The subpixel circuit shown in Fig. 9 is the same as the subpixel circuit shown in Fig.

다만, 스위칭 트랜지스터(SWT)의 게이트 노드와 센싱 트랜지스터(SENT)의 게이트 노드는 동일한 게이트 라인(GL)에 전기적으로 연결된다. However, the gate node of the switching transistor SWT and the gate node of the sensing transistor SENT are electrically connected to the same gate line GL.

다시 말해, 스위칭 트랜지스터(SWT)의 게이트 노드 및 센싱 트랜지스터(SENT)의 게이트 노드에는, 동일한 게이트 라인(GL)을 통해, 스캔 신호(SCAN)를 공통으로 인가받는다. In other words, the scan signal SCAN is commonly applied to the gate node of the switching transistor SWT and the gate node of the sensing transistor SENT through the same gate line GL.

전술한 바와 같이, 스위칭 트랜지스터(SWT)의 게이트 노드 및 센싱 트랜지스터(SENT)의 게이트 노드가 하나의 동일 게이트 라인(GL)에 연결되어 스캔 신호(SCAN)를 공통으로 인가받음으로써, 서브픽셀 행에 대응되는 게이트 라인이 하나만 배치되어도 되기 때문에, 유기발광표시패널(110)에 배치되는 게이트 라인의 개수가 감소하여 개구율을 높일 수 있는 이점이 있다. As described above, the gate node of the switching transistor SWT and the gate node of the sensing transistor SENT are connected to one same gate line GL to receive the scan signal SCAN in common, There is an advantage that the number of gate lines disposed in the organic light emitting display panel 110 is reduced and the aperture ratio can be increased.

도 9를 참조하면, 유기발광표시장치(100)는, 기준전압 라인(RVL)의 전압을 센싱하고, 센싱된 전압(Vsense)을 디지털 값으로 변환하여 센싱 데이터를 생성하고, 생성된 센싱 데이터를 타이밍 컨트롤러(140)로 전송하는 아날로그 디지털 컨버터(ADC)를 더 포함할 수 있다. 9, the OLED display 100 senses the voltage of the reference voltage line RVL, converts the sensed voltage Vsense to a digital value to generate sensing data, And an analog to digital converter (ADC) for transmitting to the timing controller 140.

이러한 아날로그 디지털 컨버터(ADC)를 이용하면, 타이밍 컨트롤러(140)가 디지털 기반에서 보상값을 연산하고 데이터 보상을 할 수 있도록 해줄 수 있다. Using such an analog-to-digital converter (ADC), the timing controller 140 may be capable of computing compensation values and performing data compensation on a digital basis.

이러한 아날로그 디지털 컨버터(ADC)는, 영상 데이터를 데이터전압(Vdata)으로 변환하는 디지털 아날로그 컨버터(DAC)와 함께, 각 소스 드라이버 집적회로(SDIC)에 포함될 수 있다. Such an analog-to-digital converter (ADC) may be included in each source driver integrated circuit (SDIC) together with a digital-to-analog converter (DAC) that converts the image data to a data voltage (Vdata).

도 9를 참조하면, 유기발광표시장치(100)는, 센싱 트랜지스터(SENT)의 특성 보상을 위한 구동 방법을 효과적으로 제공하기 위하여, 제1스위치(RPRE), 제2스위치(SPRE) 및 제3스위치(SAM) 등의 스위치 구성을 포함할 수 있다. 9, the OLED display 100 includes a first switch RPRE, a second switch SPRE, and a third switch SPRE to effectively provide a driving method for compensating the characteristics of the sensing transistor SENT. (SAM). &Lt; / RTI >

제1스위치(RPRE)는, 제1스위칭 신호에 따라, 기준전압 라인(RVL) 및 제1초기화전압(Vprer)의 공급 노드(Nprer) 간을 연결해줄 수 있다. The first switch RPRE may be connected between the reference voltage line RVL and the supply node Nprer of the first initializing voltage Vprer in accordance with the first switching signal.

제2스위치(SPRE)는, 제2스위칭 신호에 따라, 기준전압 라인(RVL) 및 제2초기화전압(Vpres)의 공급 노드(Npres) 간을 연결해줄 수 있다. The second switch SPRE may connect the supply node Npres of the reference voltage line RVL and the second initialization voltage Vpres in accordance with the second switching signal.

제3스위치(SAM)는, 샘플링 신호에 따라, 기준전압 라인(RVL) 및 아날로그 디지털 컨버터(ADC) 간을 연결해줄 수 있다. The third switch (SAM) can connect between the reference voltage line (RVL) and the analog-to-digital converter (ADC) according to the sampling signal.

전술한 스위치 구성들(RPRE, SPRE, SAM)을 통해, 유기발광표시장치(100)는, 주요 노드(N1 노드, N2 노드)로의 전압 인가 상태를 센싱 트랜지스터(SENT)의 특성 보상을 위한 구동에 필요한 상태로 만들어줄 수 있고, 이를 통해, 효율적인 구동을 가능하게 할 수 있다. The organic light emitting diode display 100 can display the voltage application state to the main node N1 node and the node N2 through the switch configurations RPRE, SPRE, and SAM described above to drive the characteristics of the sensing transistor SENT It is possible to make it into a necessary state, thereby enabling efficient driving.

한편, 도 9를 참조하면, 각 전압 라인(DL, RVL)에는 라인 캐패시터(C1, C2, C3)가 형성될 수 있다. 특히, 기준전압 라인(RVL)에 형성된 라인 캐패시터 C1은, 구동 트랜지스터(DRT)의 N1 노드를 초기화할 때, 전압 충전이 이루어지는 캐패시터로서, 구동 트랜지스터(DRT)의 특성치(문턱전압, 이동도)를 센싱할 때 관여하는 캐패시터일 수 있다. Referring to FIG. 9, line capacitors C1, C2, and C3 may be formed in the voltage lines DL and RVL. In particular, the line capacitor C1 formed in the reference voltage line RVL is a capacitor in which the voltage is charged when the N1 node of the driving transistor DRT is initialized, and the characteristic value (threshold voltage, mobility) of the driving transistor DRT It may be a capacitor involved in sensing.

도 10은 본 실시예들에 따른 유기발광표시장치(100)의 센싱 동작 시, 구동 타이밍도이다. 도 11은 제1초기화 단계(S10)를 나타내고, 도 12는 제2초기화 단계(S20)를 나타내며, 도 13 및 도 14는 프로그래밍 및 센싱 단계(S30)를 나타낸다. 단, 구동 트랜지스터(DRT)의 N1 노드는 소스 노드인 것으로 가정한다. 10 is a driving timing diagram in the sensing operation of the organic light emitting diode display 100 according to the present embodiments. FIG. 11 shows a first initialization step (S10), FIG. 12 shows a second initialization step (S20), and FIGS. 13 and 14 show a programming and sensing step (S30). However, it is assumed that the N1 node of the driving transistor DRT is the source node.

도 10을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)의 센싱 구동은, 제1초기화 단계(S10), 제2초기화 단계(S20), 프로그래밍 및 센싱 단계(S30), 및 회복 단계(S40)로 진행될 수 있다. 10, sensing driving of the organic light emitting diode display 100 according to the present exemplary embodiment includes a first initialization step S10, a second initialization step S20, a programming and sensing step S30, The process may proceed to step S40.

제1초기화 단계(S10) 및 제2초기화 단계(S20)는, 구동 트랜지스터(DRT)의 N1 노드 및 N2 노드를 초기화하는 단계이다. The first initializing step S10 and the second initializing step S20 are the steps of initializing the N1 node and the N2 node of the driving transistor DRT.

통상적으로, 구동 트랜지스터(DRT)의 N1 노드는 하나의 기준전압(Vref)으로 초기화되나, 본 실시예들에서, 구동 트랜지스터(DRT)의 N1 노드은 2번의 초기화 단계(S10, S20)를 거치면서 2가지의 기준전압(Vprer, Vpres)로 초기화된다는 점에서 특이점이 있다. The N1 node of the driving transistor DRT is initialized to one reference voltage Vref but in the present embodiment the N1 node of the driving transistor DRT is initialized to 2 There is a singular point in that it is initialized to the branch reference voltage (Vprer, Vpres).

프로그래밍 및 센싱 단계(S30)는, 구동 트랜지스터(DRT)의 N2 노드에 원하는 데이터전압을 인가하고, 구동 트랜지스터(DRT)의 N1 노드를 플로팅 시켜, 구동 트랜지스터(DRT)의 N1 노드의 전압이 상승하게 하고, 도중에, 구동 트랜지스터(DRT)의 N1 노드의 전압을 샘플링하여 센싱하는 단계이다. The programming and sensing step S30 applies a desired data voltage to the N2 node of the driving transistor DRT and causes the N1 node of the driving transistor DRT to float to raise the voltage of the N1 node of the driving transistor DRT And in the middle, the voltage of the N1 node of the driving transistor DRT is sampled and sensed.

아래에서는, 제1초기화 단계(S10), 제2초기화 단계(S20), 프로그래밍 및 센싱 단계(S30)를 더욱 상세하게 설명한다. In the following, the first initialization step (S10), the second initialization step (S20), the programming and sensing step (S30) will be described in more detail.

먼저, 제1초기화 단계(S10)를 더욱 상세하게 설명한다. First, the first initialization step (S10) will be described in more detail.

도 10 및 도 11을 참조하면, 제1초기화 단계(S10)는, 기준전압 라인(RVL)을 기준전압(Vref)의 일종인 제1초기화전압(Vprer)으로 초기화하여, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)를 초기화하는 단계이다. 10 and 11, the first initialization step S10 initializes the reference voltage line RVL to the first initializing voltage Vprr, which is a kind of the reference voltage Vref, N1 node (source node).

이러한 제1초기화 단계(S10)에서, 제1스위치(SPRE)는 오프(Off)이고, 제2스위치(RPRE)는 온(On) 이다. In this first initialization step S10, the first switch SPRE is off and the second switch RPRE is on.

또한, 제1초기화 단계(S10)에서, 구동 트랜지스터(DRT)의 N2 노드(게이트 노드)에 인가되는 데이터전압(Vdata)은 구동 트랜지스터(DRT)를 통해 전류가 흐르지 않도록 하는 제1데이터전압(Vdata1)이다. 즉, 제1초기화 단계(S10)에서, 구동 트랜지스터(DRT)의 N2 노드(게이트 노드)는, 구동 트랜지스터(DRT)를 통해 전류가 흐르지 않도록 하는 제1데이터전압(Vdata1)으로 초기화된다. In the first initialization step S10, the data voltage Vdata applied to the N2 node (gate node) of the driving transistor DRT is set to the first data voltage Vdata1 (Vdata1) to prevent current from flowing through the driving transistor DRT )to be. That is, in the first initialization step S10, the N2 node (gate node) of the driving transistor DRT is initialized to the first data voltage Vdata1 so that no current flows through the driving transistor DRT.

제1초기화 단계(S10)에서 제1데이터전압(Vdata1)은, 일 예로, 블랙 데이터전압(BLK)일 수 있다. In the first initialization step S10, the first data voltage Vdata1 may be, for example, a black data voltage BLK.

다음으로, 제2초기화 단계(S20)를 더욱 상세하게 설명한다. Next, the second initialization step S20 will be described in more detail.

도 10 및 도 12를 참조하면, 제2초기화 단계(S20)는, 기준전압 라인(RVL)을 기준전압(Vref)의 다른 한 종류인 제2초기화전압(Vpres)으로 초기화하여, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)를 초기화하는 단계이다. 10 and 12, the second initialization step S20 initializes the reference voltage line RVL to the second initializing voltage Vpres, which is another type of the reference voltage Vref, (Source node) of the node N1.

이러한 제2초기화 단계(S20)에서, 기준전압 라인(RVL)을 기준전압(Vref)의 다른 한 종류인 제2초기화전압(Vpres)으로 초기화할 때, 센싱 트랜지스터(SENT)의 특성 편차가 제2초기화전압(Vpres)으로 반영된다. In this second initialization step S20, when the characteristic deviation of the sensing transistor SENT is set to the second initializing voltage Vpres which is the other kind of the reference voltage Vref, Is reflected as the initializing voltage Vpres.

이러한 제2초기화 단계(S20)에서, 제2스위치(SPRE)는 온이고, 제1스위치(PPRE)는 오프이다. In this second initialization step S20, the second switch SPRE is on and the first switch PPRE is off.

또한, 제2초기화 단계(S20)에서, 구동 트랜지스터(DRT)의 N2 노드(게이트 노드)에 인가되는 데이터전압(Vdata)은 구동 트랜지스터(DRT)를 통해 전류가 흐르지 않도록 하는 제1데이터전압(Vdata1)일 수 있다. In the second initialization step S20, the data voltage Vdata applied to the N2 node (gate node) of the driving transistor DRT is set to the first data voltage Vdata1 (Vdata1) to prevent current from flowing through the driving transistor DRT ).

제2초기화 단계(S20)에서 제1데이터전압(Vdata1)은, 일 예로, 블랙 데이터전압(BLK)일 수 있다. In the second initialization step S20, the first data voltage Vdata1 may be, for example, a black data voltage BLK.

전술한 제1초기화 단계(S10) 및 제2초기화 단계(S20)의 의의를 살펴본다. The significance of the first initialization step (S10) and the second initialization step (S20) will be described.

도 10 및 도 11을 참조하면, 제1초기화 단계(S10)에서는, 이전 상태와 관계없이, 구동 트랜지스터(DRT)의 N1 노드에 대한 초기화를 효과적으로 시킬 수 있게 된다. Referring to FIGS. 10 and 11, in the first initialization step (S10), it is possible to effectively initialize the N1 node of the driving transistor DRT regardless of the previous state.

단일 단계로 이루어진 통상적인 초기화 방식은 초기화 시, 구동 트랜지스터(DRT)에 전류가 흐르기 때문에, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)가 고정된 값으로 초기화되지 못하고 약간의 편차를 가질 수 있다. In the conventional initialization method consisting of a single step, the N1 node (source node) of the driving transistor DRT can not be initialized to a fixed value and may have some deviation because a current flows in the driving transistor DRT at the time of initialization .

하지만, 제1초기화 단계(S10)에서는, 데이터전압(Vdata)을 블랙 데이터전압(BLK)에 해당하는 제1데이터전압(Vdata1)으로 입력하기 때문에, 구동 트랜지스터(DRT)의 초기화 시, 구동 트랜지스터(DRT)를 통해 전류가 흐르지 않는다. 따라서, 센싱 트랜지스터(SENT)의 특성 편차가 존재하더라도, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)에 대한 초기화가 제대로 이루어질 수 있다.However, in the first initialization step S10, since the data voltage Vdata is input as the first data voltage Vdata1 corresponding to the black data voltage BLK, at the time of initialization of the driving transistor DRT, DRT). Therefore, even if there is a characteristic deviation of the sensing transistor SENT, the N1 node (source node) of the driving transistor DRT can be properly initialized.

도 10 및 도 12를 참조하면, 제2초기화 단계(S20)에서는, 센싱 트랜지스터(SENT)의 전기적 특성(전류 능력)이 나쁜 경우, 즉, 센싱 트랜지스터(SENT)의 저항이 큰 경우, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)가 초기화되는 전압이 높아지므로, 구동 트랜지스터(DRT)의 N1 노드와 N2 노드의 전위차(Vgs)가 낮아진다. 10 and 12, in the second initialization step S20, when the electrical characteristic (current capability) of the sensing transistor SENT is bad, that is, when the resistance of the sensing transistor SENT is large, The voltage at which the N1 node (source node) of the driving transistor DRT is initialized becomes high, so that the potential difference Vgs between the N1 node and the N2 node of the driving transistor DRT becomes low.

따라서, 라인 캐패시터(C1)는 낮은 전류로 충전하게 되며, 아날로그 디지털 컨버터(ADC)의 샘플링 시, 낮은 전압이 센싱되도록 하여, 보상값을 증대시키도록 유도해줄 수 있다. Thus, the line capacitor C1 is charged with a low current and can induce a low voltage to be sensed during sampling of the analog to digital converter (ADC) to increase the compensation value.

또 다음으로, 프로그래밍 및 센싱 단계(S30)를 더욱 상세하게 설명한다. Next, the programming and sensing step S30 will be described in more detail.

도 10 및 도 13을 참조하면, 프로그래밍 및 센싱 단계(S30)에서는, 제1스위치(RPRE) 및 제2스위치(SPRE)가 모두 오프되어, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)가 플로팅 된다. 10 and 13, in the programming and sensing step S30, both the first switch RPRE and the second switch SPRE are turned off and the N1 node (source node) of the driving transistor DRT is turned off do.

이러한 프로그래밍 및 센싱 단계(S30)에서, 구동 트랜지스터(DRT)의 N2 노드로 인가되는 데이터전압(Vdata)은, 제1데이터전압(Vdata1)보다 높은 전압 값을 갖는 제2데이터전압(Vdata2)일 수 있다. In this programming and sensing step S30, the data voltage Vdata applied to the node N2 of the driving transistor DRT may be a second data voltage Vdata2 having a higher voltage value than the first data voltage Vdata1 have.

이러한 프로그래밍 및 센싱 단계(S30)에서, 제2데이터전압(Vdata2)은, 센싱과 실제로 관련된 데이터전압으로서, 일정 전압(DATA)에 문턱전압(Vth)을 더한 전압 값(DATA+Vth)이다. In this programming and sensing step S30, the second data voltage Vdata2 is a voltage value (DATA + Vth) obtained by adding a threshold voltage Vth to a constant voltage DATA as a data voltage actually related to sensing.

도 10 및 도 13을 참조하면, 프로그래밍 및 센싱 단계(S30)에서, 구동 트랜지스터(DRT)는 턴 온 되어 전류를 도통시킨다. Referring to FIGS. 10 and 13, in the programming and sensing step S30, the driving transistor DRT is turned on to conduct a current.

이때, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)는, 플로팅 되어 있기 때문에, 전압 상승이 일어난다. 여기서, 전압 변화량은, 구동 트랜지스터(DRT)를 통해 흐르는 전류(Ids)에 비례한다. At this time, since the N1 node (source node) of the driving transistor DRT is floating, a voltage rise occurs. Here, the amount of voltage change is proportional to the current Ids flowing through the driving transistor DRT.

도 10 및 도 14를 참조하면, 프로그래밍 및 센싱 단계(S30)에서는, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)의 전압 상승이 이루어지는 도중에, 제3스위치(SAM)를 온 시켜준다. Referring to FIGS. 10 and 14, in the programming and sensing step S30, the third switch SAM is turned on during the voltage rise of the N1 node (source node) of the driving transistor DRT.

이에 따라, 아날로그 디지털 컨버터(ADC)는, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)의 전압(Vs)을 센싱한다. Accordingly, the analog-to-digital converter ADC senses the voltage Vs of the N1 node (source node) of the driving transistor DRT.

이상에서 설명한 바와 같이, 다수의 서브픽셀(SP) 각각에 대한 센싱 구동(이동도 센싱 구동일 수 있으며, 경우에 따라서는, 문턱전압 센싱 구동일 수도 있음) 시, 제1초기화 단계(S10) 및 제2초기화 단계(S20)를 통해, 구동 트랜지스터(DRT)의 N1 노드(예: 소스 노드)는, 서로 다른 전압 값을 갖는 제1초기화전압(Vprer) 및 제2초기화전압(Vpres)이 순차적으로 인가된다. 이후, 구동 트랜지스터(DRT)의 N1 노드(예: 소스 노드)는 플로팅 됨으로써, 프래그리밍 및 센싱 단계(S30)가 진행된다.As described above, the first initialization step (S10) and the second initialization step (S10) are performed when the sensing drive for each of the plurality of subpixels (which may be a mobility sensing drive and possibly a threshold voltage sensing drive) Through the second initialization step S20, the N1 node (e.g., the source node) of the driving transistor DRT sequentially outputs the first initializing voltage Vprer and the second initializing voltage Vpres having different voltage values . Then, the N1 node (e.g., the source node) of the driving transistor DRT is floated, so that the fragmenting and sensing step S30 proceeds.

전술한 바와 같이, 제2초기화단계(S20)에서 구동 트랜지스터(DRT)의 N1 노드를 초기화하는 제2초기화전압(Vpres)은, 제1초기화단계(S10)에서 구동 트랜지스터(DRT)의 N1 노드를 초기화하는 제1초기화전압(Vprer)보다 낮은 전압 값을 가질 수 있다. As described above, the second initializing voltage Vpres for initializing the N1 node of the driving transistor DRT in the second initializing step S20 is set to the N1 node of the driving transistor DRT in the first initializing step S10 It may have a voltage value lower than the first initializing voltage Vprer for initialization.

전술한 바와 같이, 두 차례의 초기화 단계(S10, S20)를 통해, 구동 트랜지스터(DRT)의 N1 노드에 제1초기화전압(Vprer)을 인가하고, 이후, 제1초기화전압(Vprer)보다 낮은 제2초기화전압(Vpres)을 인가하여, 구동 트랜지스터(DRT)의 N1 노드를 두 차례 초기화함으로써, 이전 데이터 영향을 없애주고, 오로지, 센싱 트랜지스터(SENT)의 영향만이 존재한 상태에서, 초기화가 이루어질 수 있도록 해줄 수 있다. As described above, the first initializing voltage Vprer is applied to the node N1 of the driving transistor DRT through the two initializing steps S10 and S20, 2 initialization voltage Vpres is applied to initialize the N1 node of the driving transistor DRT twice to eliminate the influence of previous data and initialization is performed in a state where only the influence of the sensing transistor SENT exists You can do it.

한편, 다수의 서브픽셀(SP) 각각에 대한 센싱 구동 시, 두 차례의 초기화 단계(S10, S20)에서, 구동 트랜지스터(DRT)의 N1 노드에 제1초기화전압(Vprer) 및 제2초기화전압(Vpres)이 순차적으로 인가되는 동안, 구동 트랜지스터(DRT)는 전류를 미 도통한다. On the other hand, in the sensing operation for each of the plurality of subpixels SP, the first initializing voltage Vprer and the second initializing voltage Vpr are applied to the node N1 of the driving transistor DRT in the two initializing steps S10 and S20 Vpres) are sequentially applied, the driving transistor DRT does not conduct current.

이에 비해, 프래그리밍 및 센싱 단계(S30)에서, 구동 트랜지스터(DRT)의 N1 노드가 플로팅 된 동안, 구동 트랜지스터(DRT)는, 전류를 도통할 수 있다. On the other hand, while the N1 node of the driving transistor DRT is floating in the fragmming and sensing step S30, the driving transistor DRT can conduct current.

전술한 바와 같이, 구동 트랜지스터(DRT)의 초기화 시, 구동 트랜지스터(DRT)를 통해 전류가 흐르지 않기 때문에, 센싱 트랜지스터(SENT)의 특성 편차가 존재하더라도, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)에 대한 초기화가 제대로 이루어질 수 있다.As described above, since the current does not flow through the driving transistor DRT at the time of initialization of the driving transistor DRT, even if the characteristic deviation of the sensing transistor SENT exists, the N1 node of the driving transistor DRT ) Can be properly initialized.

또한, 다수의 서브픽셀(SP) 각각에 대한 센싱 구동 시, 구동 트랜지스터(DRT)의 N1 노드에 제1초기화전압(Vprer) 및 제2초기화전압(Vpres)이 순차적으로 인가되는 동안, 즉, 제1초기화 단계(S10) 및 제2초기화 단계 구간 동안, 구동 트랜지스터(DRT)의 N2 노드에 인가되는 제1데이터전압(Vdata1)은, 구동 트랜지스터(DRT)의 N1 노드가 플로팅 된 동안, 즉, 프로그래밍 및 센싱 단계(S30) 구간 동안, 구동 트랜지스터(DRT)의 N2 노드에 인가되는 제2데이터전압(Vdata2, 예: DATA+Vth)보다 낮은 전압 값을 가질 수 있다. During the sensing operation for each of the plurality of sub-pixels SP, while the first initializing voltage Vprer and the second initializing voltage Vpres are sequentially applied to the N1 node of the driving transistor DRT, The first data voltage Vdata1 applied to the N2 node of the driving transistor DRT during the initializing step S10 and the second initializing step period is the same as the first data voltage Vdata1 while the N1 node of the driving transistor DRT is floating, (DATA + Vth) applied to the N2 node of the driving transistor DRT during the sensing period S30 and the sensing period S30.

여기서, 제1데이터전압(Vdata1)은, 구동 트랜지스터(DRT)를 통해 전류가 흐르지 않게 하는 전압 값을 가질 수 있는데, 일 예로, 블랙 데이터전압(BLK)일 수 있다. Here, the first data voltage Vdata1 may have a voltage value that prevents current from flowing through the driving transistor DRT, and may be, for example, a black data voltage BLK.

전술한 바와 같이, 제1초기화 단계(S10) 및 제2초기화 단계 구간 동안, 구동 트랜지스터(DRT)의 N2 노드에 인가되는 제1데이터전압(Vdata1)은, 프로그래밍 및 센싱 단계(S30) 구간 동안, 구동 트랜지스터(DRT)의 N2 노드에 인가되는 제2데이터전압(Vdata2)보다 낮게 설정되되, 블랙 데이터 전압(BLK) 등과 같이 구동 트랜지스터(DRT)를 통해 전류가 흐르지 않게 하는 전압 값으로 설정됨으로써, 구동 트랜지스터(DRT)의 초기화 시, 센싱 트랜지스터(SENT)의 특성 편차가 존재하더라도, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)의 초기화가 제대로 이루어질 수 있다. As described above, during the first initialization step S10 and the second initialization step, the first data voltage Vdata1 applied to the N2 node of the driving transistor DRT is applied during the programming and sensing step S30, Is set to be lower than the second data voltage (Vdata2) applied to the N2 node of the driving transistor (DRT), and is set to a voltage value that prevents current from flowing through the driving transistor (DRT) such as the black data voltage (BLK) The N1 node (source node) of the driving transistor DRT can be properly initialized even if there is a characteristic deviation of the sensing transistor SENT at the time of initialization of the transistor DRT.

도 15 및 도 16은 일반적인 센싱 동작과 본 실시예들에 따른 센싱 동작의 차이점을 설명하기 위한 도면이다. 15 and 16 are diagrams for explaining the difference between a general sensing operation and a sensing operation according to the present embodiments.

도 15를 참조하면, 일반적인 센싱 동작의 경우, 구동 파형(Vs 전압 파형)을 보면, 이전 데이터 영향으로 인해, 구동 트랜지스터(DRT)의 N1 노드를 기준전압(Vref)으로 초기화하려고 해도, 구동 트랜지스터(DRT)의 N1 노드가 실제로 초기회되는 전압은 편차가 발생할 수 있고, 센싱 트랜지스터(SENT)의 편차 영향도 있기 때문에, 센싱 트랜지스터(SENT)의 특성(전류 특성)을 정확하게 센싱할 수 없다.Referring to FIG. 15, in the case of a general sensing operation, if the drive waveform (Vs voltage waveform) is viewed, even if the N1 node of the drive transistor DRT is initialized to the reference voltage Vref due to previous data influence, (Current characteristic) of the sensing transistor SENT can not be accurately sensed because the voltage at which the N1 node of the sensing transistor SIT is actually turned on may deviate and influence the deviation of the sensing transistor SENT.

하지만, 도 16을 참조하면, 본 실시예들에 따른 센싱 동작의 경우, 구동 파형(Vs 전압 파형)을 보면, 제1초기화 단계(S10)를 통해, 이전 데이터에 의한 초기화 전압 편차가 없는 구조가 되기 때문에, 센싱 트랜지스터(SENT)의 특성 편차 영향만을 정확하게 센싱할 수 있으며, 이를 통해, 센싱 트랜지스터(SENT)의 특성을 보상할 수 있다. However, referring to FIG. 16, in the sensing operation according to the present embodiments, the drive waveform (Vs voltage waveform) shows a structure in which there is no initialization voltage deviation due to previous data through the first initialization step (S10) Therefore, only the influence of the characteristic variation of the sensing transistor SENT can be accurately sensed, thereby making it possible to compensate the characteristics of the sensing transistor SENT.

도 16을 참조하면, 다수의 서브픽셀(SP) 각각에 대한 센싱 구동 시, 다수의 서브픽셀(SP) 각각에 대한 센싱 구동 시, 프로그래밍 및 센싱 단계(S30) 구간 동안, 구동 트랜지스터(DRT)의 N1 노드가 플로팅 된 이후, 구동 트랜지스터(DRT)의 N1 노드는 전압 상승을 하되, 제2초기화전압(Vpres)에서 전압 상승을 시작하거나, 제2초기화전압(Vpres)보다 높은 전압 값에서 전압 상승을 시작할 수 있다. 16, during sensing operation for each of a plurality of sub-pixels SP, during sensing operation for each of a plurality of sub-pixels SP, during programming and sensing step S30, After the N1 node is floated, the node N1 of the driving transistor DRT is caused to start to rise in voltage at the second initializing voltage Vpres or to rise at a voltage higher than the second initializing voltage Vpres You can start.

센싱 트랜지스터(SENT)의 전류 특성이 나쁘지 않은 경우, 구동 트랜지스터(DRT)의 N1 노드는, 제2초기화전압(Vpres) 또는 이와 근접한 전압에 전압 상승을 시작할 수 있다. When the current characteristic of the sensing transistor SENT is not bad, the N1 node of the driving transistor DRT can start to rise in voltage to the second initializing voltage Vpres or a voltage close thereto.

하지만, 센싱 트랜지스터(SENT)의 전류 특성이 나쁜 경우, 구동 트랜지스터(DRT)의 N1 노드는 제2초기화전압(Vpres)보다 높은 전압 값에서 전압 상승을 시작하게 된다. However, when the current characteristic of the sensing transistor SENT is bad, the N1 node of the driving transistor DRT starts to rise in voltage higher than the second initializing voltage Vpres.

이와 같이, 센싱 트랜지스터(SENT)의 전류 특성에 따라, 구동 트랜지스터(DRT)의 N1 노드의 전압 상승의 시작 전압 값이 달라지기 때문에, 아날로그 디지털 컨버터(ADC)는, 센싱 트랜지스터(SENT)의 전류 특성이 반영된 전압(Vsense)을 센싱할 수 있다. As described above, the starting voltage value of the voltage rise of the N1 node of the driving transistor DRT changes depending on the current characteristic of the sensing transistor SENT. Therefore, the analog-to-digital converter ADC determines the current characteristic of the sensing transistor SENT It is possible to sense the reflected voltage Vsense.

또한, 다수의 서브픽셀(SP) 각각에 대한 센싱 구동 시, 구동 트랜지스터(DRT)의 N1 노드에 제2초기화전압(Vpres)이 인가되는 제2초기화 단계(S20) 구간의 시간적인 길이(Ti2)는, 구동 트랜지스터(DRT)의 N1 노드에 제1초기화전압(Vprer)이 인가되는 제1초기화 단계(S10) 구간의 시간적인 길이(Ti1)보다 짧을 수 있다. During the sensing operation for each of the plurality of subpixels SP, the temporal length Ti2 of the second initialization step S20, during which the second initialization voltage Vpres is applied to the N1 node of the driving transistor DRT, May be shorter than the time length Ti1 of the first initializing step S10 during which the first initializing voltage Vprer is applied to the node N1 of the driving transistor DRT.

전술한 바와 같이, 제2초기화 단계(S20) 구간의 시간적인 길이(Ti2)를 제1초기화 단계(S10) 구간의 시간적인 길이(Ti1)보다 짧게 함으로써, 구동 트랜지스터(DRT)의 N1 노드의 전압 변화량에 센싱 트랜지스터(SENT)의 전류 특성이 더욱 잘 반영되어, 아날로그 디지털 컨버터(ADC)는 센싱 트랜지스터(SENT)의 전류 특성이 더욱 잘 반영된 전압(Vsense)을 센싱할 수 있게 된다. 이에 따라, 센싱 트랜지스터(SENT)의 전류 특성 편차를 더욱 정확하게 보상해줄 수 있다. As described above, by making the time length Ti2 of the second initializing step S20 shorter than the time length Ti1 of the first initializing step S10, the voltage of the N1 node of the driving transistor DRT The current characteristic of the sensing transistor SENT is more reflected in the change amount and the analog digital converter ADC can sense the voltage Vsense that reflects the current characteristic of the sensing transistor SENT more well. Thus, the current characteristic deviation of the sensing transistor SENT can be more accurately compensated.

디스플레이 구동 시, 본 실시예들에 따른 센싱 트랜지스터(SENT)의 특성 보상 효과를 살펴보면, 센싱 트랜지스터(SENT)의 전류 특성이 나쁠 때, 일반적인 디스플레이 구동 시, 구동 트랜지스터(DRT)의 N1 노드(소스 노드)에 실제로 초기화되는 전압이 초기화시키고자 하는 전압(Vref)보다 높아져, 즉, 구동 트랜지스터(DRT)의 N2 노드와 N1 노드의 전위차(Vgs)가 작아져, 해당 서브픽셀이 어두워질 수 있다. When the current characteristic of the sensing transistor SENT is bad, the characteristics of the sensing transistor SENT according to the present embodiments at the time of driving the display are poor. In general display driving, the N1 node of the driving transistor DRT ) Becomes higher than the voltage Vref to be initialized, that is, the potential difference (Vgs) between the N2 node and the N1 node of the driving transistor DRT becomes small, and the subpixel can be darkened.

하지만, 본 실시예들에 따른 센싱 트랜지스터(SENT)의 특성 보상을 위한 구동을 하게 되면, 데이터 보상값이 커지게 되어, 구동 트랜지스터(DRT)의 N2 노드와 N1 노드의 전위차(Vgs)가 커져 보상이 되는 효과가 발생할 수 있다. 이로 인해, 센싱 트랜지스터(SENT)의 특성도 보상되는 효과를 갖는다. However, when driving for compensating the characteristics of the sensing transistor SENT according to the present embodiments, the data compensation value becomes large, and the potential difference Vgs between the N2 node and the N1 node of the driving transistor DRT becomes large, Can be generated. Thus, the characteristic of the sensing transistor SENT is also compensated.

도 17은 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 회로와 센싱 구조에 대한 다른 예시도이다. 17 is a diagram illustrating another example of the sub-pixel circuit and sensing structure of the OLED display 100 according to the present embodiments.

도 17의 서브픽셀 회로와 센싱 구조는, 스위칭 트랜지스터(SWT)의 게이트 노드 및 센싱 트랜지스터(SENT)의 게이트 노느가 서로 다른 게이트 라인에 전기적으로 연결된다는 점만을 제외하고는, 도 9의 서브픽셀 회로와 센싱 구조와 동일하다. The subpixel circuit and sensing structure of FIG. 17 are similar to the subpixel circuit of FIG. 9 except that the gate node of the switching transistor SWT and the gate node of the sensing transistor SENT are electrically connected to different gate lines. And sensing structure.

도 17을 참조하면, 스위칭 트랜지스터(SWT)의 게이트 노드는 제1게이트 라인(GL)에 전기적으로 연결되어 스캔 신호(SCAN)를 인가받고, 센싱 트랜지스터(SENT)의 게이트 노드는 제2게이트 라인(GL')에 전기적으로 연결되어 스캔 신호의 일종인 센스 신호(SENSE)를 인가받는다. 17, the gate node of the switching transistor SWT is electrically connected to the first gate line GL to receive the scan signal SCAN, and the gate node of the sensing transistor SENT is connected to the second gate line GL 'to receive a sense signal SENSE which is a kind of a scan signal.

전술한 바와 같이, 스위칭 트랜지스터(SWT)의 게이트 노드와 센싱 트랜지스터(SENT)의 게이트 노드가 각기 다른 게이트 라인에 연결됨으로써, 스위칭 트랜지스터(SWT) 및 센싱 트랜지스터(SENT)를 독립적으로 제어할 수 있게 되어, 더욱 정확한 구동 제어가 가능해질 수 있다. As described above, since the gate node of the switching transistor SWT and the gate node of the sensing transistor SENT are connected to different gate lines, the switching transistor SWT and the sensing transistor SENT can be independently controlled , More accurate drive control can be made possible.

이상에서, 구동 트랜지스터(DRT)의 이동도 센싱 및 보상 과정을 통해, 센싱 트랜지스터(SENT)의 전류 특성을 센싱하여 보상해주는 구동 방법을 상세하게 설명하였다. The driving method for sensing and compensating the current characteristics of the sensing transistor SENT through the mobility sensing and compensation process of the driving transistor DRT has been described in detail above.

아래에서는, 도 18을 참조하여 이상에서 설명하는 센싱 트랜지스터(SENT)의 특성 센싱 및 보상을 위한 구동 방법을 간략하게 설명한다. Hereinafter, a driving method for sensing and compensating the characteristics of the sensing transistor SENT will be briefly described with reference to FIG.

도 18은 본 실시예들에 따른 유기발광표시장치(100)의 구동방법에 대한 흐름도이다.18 is a flowchart of a method of driving the organic light emitting diode display 100 according to the present embodiments.

도 18을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)의 구동방법은, 구동 트랜지스터(DRT)의 N1 노드 및 N2 노드에 제1초기화 전압(Vprer) 및 제1데이터전압(Vdata1)을 각각 인가하는 단계(S1810)와, 구동 트랜지스터(DRT)의 N2 노드에 인가되고 있는 제1데이터전압(Vdata1)을 유지하고, 구동 트랜지스터(DRT)의 N1 노드에 제2초기화전압(Vpres)을 인가하는 단계(S1820)와, 구동 트랜지스터(DRT)의 N2 노드에 제2데이터전압(Vdata2)을 인가하고, 구동 트랜지스터(DRT)의 N1 노드를 플로팅 시켜, 구동 트랜지스터(DRT)의 N1 노드의 전압을 상승시키고, 구동 트랜지스터(DRT)의 제1노드의 전압을 센싱하는 단계(S1830) 등을 포함한다. Referring to FIG. 18, a driving method of an OLED display 100 according to the present invention includes a first initializing voltage Vprer and a first initializing voltage Vdata1 at a N1 node and an N2 node of a driving transistor DRT, And applying a second initializing voltage Vpres to the N1 node of the driving transistor DRT by applying a second initializing voltage Vpres to the N1 node of the driving transistor DRT, And applying a second data voltage Vdata2 to the N2 node of the driving transistor DRT to float the N1 node of the driving transistor DRT to apply a voltage to the N1 node of the driving transistor DRT (Step S1830) of raising the voltage and sensing the voltage of the first node of the driving transistor DRT, and the like.

전술한 S1810 단계는, 제1초기화 단계(S10)에 해당하고, S1820 단계는 제2초기화 단계(S20)에 해당하며, S1830 단계는 프로그래밍 및 센싱 단계(S30)에 해당한다. The above-described step S1810 corresponds to the first initialization step S10, step S1820 corresponds to the second initialization step S20, and step S1830 corresponds to the programming and sensing step S30.

이상에서 설명한 바와 같은 본 실시예들에 의하면, 얼룩 개선을 통해 화상 품질을 향상시켜줄 수 있는 유기발광표시패널(110), 유기발광표시장치(100) 및 그 구동방법을 제공할 수 있다.According to the embodiments as described above, it is possible to provide the organic light emitting display panel 110, the organic light emitting display device 100, and the driving method thereof, which can improve the image quality by improving the smear.

본 실시예들에 의하면, 구동 트랜지스터(DRT)에 대한 특성치 보상에도 불구하고, 여전히 발생하고 있는 화질 불량 현상을 방지해주는 유기발광표시패널(110), 유기발광표시장치(100) 및 그 구동방법을 제공할 수 있다.According to the embodiments, the organic light emitting display panel 110, the organic light emitting display device 100, and the driving method thereof, which are capable of preventing image quality deterioration still occurring despite the characteristic value compensation for the driving transistor DRT .

본 실시예들에 의하면, 구동 트랜지스터(DRT)의 소스 노드(또는 드레인 노드)에 대한 초기화 성능이 나쁜 경우에도, 초기화 성능 불량에 의한 화질 불량 현상을 방지해줄 수 있는 유기발광표시패널(110), 유기발광표시장치(100) 및 그 구동방법을 제공할 수 있다.According to the embodiments, even when the initialization performance of the source node (or drain node) of the driving transistor DRT is poor, the organic light emitting display panel 110, which can prevent the image quality defect due to the initialization performance failure, The OLED display 100 and the driving method thereof.

본 실시예들에 의하면, 구동 트랜지스터(DRT) 이외에 다른 트랜지스터(예: SENT)의 특성 편차에 따른 화질 저하를 방지해줄 수 있는 유기발광표시패널(110), 유기발광표시장치(100) 및 그 구동방법을 제공할 수 있다.The organic light emitting diode display panel 100 and the organic light emitting diode display panel 100 according to the present embodiment can prevent deterioration in image quality due to a characteristic deviation of transistors (e.g., SENT) other than the driving transistor DRT. Method can be provided.

본 실시예들에 의하면, 구동 트랜지스터(DRT) 이외에 다른 트랜지스터(예: SENT)의 특성 편차를 보상해줄 수 있는 유기발광표시패널(110), 유기발광표시장치(100) 및 그 구동방법을 제공할 수 있다.According to the present embodiments, an organic light emitting display panel 110, an organic light emitting display 100, and a driving method thereof that can compensate for a characteristic deviation of transistors (e.g., SENT) other than the driving transistor DRT .

본 실시예들에 의하면, 별도의 센싱 회로 없이, 구동 트랜지스터(DRT) 이외에 다른 트랜지스터의 특성 편차를 보상해줄 수 있는 유기발광표시패널(110), 유기발광표시장치(100) 및 그 구동방법을 제공할 수 있다.According to the embodiments, the organic light emitting display panel 110, the organic light emitting display device 100, and the driving method thereof can be provided that can compensate for the characteristic deviation of transistors other than the driving transistor DRT without a separate sensing circuit can do.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the inventions. , Separation, substitution, and alteration of the invention will be apparent to those skilled in the art. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

100: 표시장치
110: 표시패널
120: 데이터 구동부
130: 게이트 구동부
140: 타이밍 컨트롤러100: display device
110: Display panel
120: Data driver
130: Gate driver
140: Timing controller

Claims

An organic light emitting display panel in which a plurality of data lines and a plurality of gate lines are arranged and in which a plurality of subpixels are arranged;
A data driver driving the plurality of data lines;
A gate driver for driving the plurality of gate lines; And
And a timing controller for controlling the data driver and the gate driver,
Each of the plurality of sub-
An organic light emitting diode,
A driving transistor for driving the organic light emitting diode,
A sensing transistor electrically connected between a first node of the driving transistor and a reference voltage line,
A switching transistor electrically connected between the second node of the driving transistor and the data line,
And a storage capacitor electrically connected between a first node and a second node of the driving transistor,
Wherein during a sensing operation for each of the plurality of subpixels, the first node of the driving transistor is floated after sequentially applying a first initialization voltage and a second initialization voltage having different voltage values, Display device.

The method according to claim 1,
Wherein the second initializing voltage has a voltage lower than the first initializing voltage.

The method according to claim 1,
Upon sensing driving for each of the plurality of subpixels,
The driving transistor does not conduct current while the first initializing voltage and the second initializing voltage are sequentially applied to the first node of the driving transistor,
Wherein the driving transistor conducts a current while the first node of the driving transistor is floating.

The method according to claim 1,
Upon sensing driving for each of the plurality of subpixels,
Wherein the first data voltage applied to the second node of the driving transistor while the first initializing voltage and the second initializing voltage are sequentially applied to the first node of the driving transistor is a first data voltage, Has a voltage value lower than a second data voltage applied to a second node of the driving transistor during floating.

5. The method of claim 4,
Wherein the first data voltage is a first data voltage,
And a voltage value for preventing a current from flowing through the driving transistor.

The method according to claim 1,
In a sensing operation for each of the plurality of subpixels, after the first node of the driving transistor is floated,
Wherein the first node of the driving transistor starts to rise in voltage at the second initialization voltage or starts to increase in voltage at a voltage higher than the second initialization voltage.

The method according to claim 1,
Upon sensing driving for each of the plurality of subpixels,
Wherein a second initialization period in which the second initialization voltage is applied to a first node of the driving transistor is shorter than a first initialization period in which the first initialization voltage is applied to a first node of the driving transistor, Display device.

The method according to claim 1,
And an analog digital converter for sensing the voltage of the reference voltage line and transmitting sensing data to the timing controller.

9. The method of claim 8,
A first switch for connecting the reference voltage line and the first initializing voltage supply node according to a first switching signal,
A second switch for connecting between the reference voltage line and the second initializing voltage supply node according to a second switching signal,
And a third switch for connecting the reference voltage line and the analog-digital converter according to a sampling signal.

The method according to claim 1,
Wherein the gate node of the switching transistor and the gate node of the sensing transistor are electrically connected to the same gate line.

The method according to claim 1,
Wherein the gate node of the switching transistor and the gate node of the sensing transistor are electrically connected to different gate lines.

A plurality of data lines and a plurality of gate lines arranged in a direction crossing each other; And
A plurality of sub-pixels arranged in a matrix type,
Each of the plurality of sub-
An organic light emitting diode,
A driving transistor for driving the organic light emitting diode,
A sensing transistor electrically connected between a first node of the driving transistor and a reference voltage line,
A switching transistor electrically connected between the second node of the driving transistor and the data line,
And a storage capacitor electrically connected between a first node and a second node of the driving transistor,
Wherein during a sensing operation for each of the plurality of subpixels, the first node of the driving transistor is floated after sequentially applying a first initialization voltage and a second initialization voltage having different voltage values, Display panel.

A driving transistor for driving the organic light emitting diode; a sensing transistor electrically connected between a first node of the driving transistor and a reference voltage line; and a driving transistor electrically connected between the second node of the driving transistor and the data line, And a storage capacitor electrically connected between a first node and a second node of the driving transistor, the driving method comprising the steps of:
Applying a first initialization voltage and a first data voltage to a first node and a second node of the driving transistor, respectively;
Maintaining the first data voltage applied to a second node of the driving transistor and applying a second initializing voltage to a first node of the driving transistor;
Applying a second data voltage to a second node of the driving transistor and floating a first node of the driving transistor to raise a voltage at a first node of the driving transistor; And
And sensing a voltage of a first node of the driving transistor.