KR20160070684A - 반도체 장치 및 고체 촬상 장치 - Google Patents

반도체 장치 및 고체 촬상 장치 Download PDF

Info

Publication number
KR20160070684A
KR20160070684A KR1020150170598A KR20150170598A KR20160070684A KR 20160070684 A KR20160070684 A KR 20160070684A KR 1020150170598 A KR1020150170598 A KR 1020150170598A KR 20150170598 A KR20150170598 A KR 20150170598A KR 20160070684 A KR20160070684 A KR 20160070684A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
wiring
insulating film
wirings
solid
Prior art date
Application number
KR1020150170598A
Other languages
English (en)
Inventor
미츠타카 가와노
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20160070684A publication Critical patent/KR20160070684A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 실시 형태의 반도체 장치는, 소자부를 갖는 반도체 기판과, 상기 반도체 기판의 주면 상에 형성된 절연막과, 상기 절연막 상에 설치되고 상기 소자부에 전기적으로 접속되는 배선과, 상기 반도체 기판의 상기 주면측에 형성된 요철부와, 상기 배선 및 상기 요철부에 접촉하고, 또한 상기 절연막에 접촉하도록 형성된 보호막을 갖는다.

Description

반도체 장치 및 고체 촬상 장치{SEMICONDUCTOR DEVICE AND SOLID-STATE IMAGING DEVICE}
본 발명의 실시 형태는 반도체 장치 및 고체 촬상 장치에 관한 것이다.
본 출원은 일본 특허 출원 제2014-249703호(출원일: 2014년 12월 10일)를 기초 출원으로 하는 우선권을 향수한다. 본 출원은 상기 기초 출원을 참조함으로써 기초 출원의 모든 내용을 포함한다.
WLCSP(Wafer Level Chip Scale Package) 타입의 반도체 장치의 일례로서, 화소부를 갖는 센서부, 이 센서부 상에 링형으로 형성된 접착층, 및 접착층 상에 배치된 유리 기판에 의하여 구성되는 고체 촬상 장치가 알려져 있다. 이러한 종류의 WLCSP 타입의 고체 촬상 장치에 있어서, 센서부의 하면측에는, 절연막을 개재하여 화소부에 전기적으로 접속되는 배선이 형성되어 있다. 또한 이 배선을 포함하는 절연막에 접촉하도록 솔더 레지스트막이 형성되어 있다. 솔더 레지스트막은 배선을 덮도록 형성되기 때문에 배선을 보호할 수 있다.
이러한 종래의 WLCSP 타입의 고체 촬상 장치에 있어서, 솔더 레지스트막의 절연막에 대한 밀착 강도는, 금속에 의하여 구성되는 배선에 대한 밀착 강도에 비하여 극히 약하다. 그 때문에, 고체 촬상 장치의 제조 공정 중에 고체 촬상 장치가 손상을 받고, 또한 고체 촬상 장치의 제조 후에 고체 촬상 장치가 외부로부터 손상을 받음으로써 절연막에 갈라짐, 탈락, 크랙이 발생하는 등의 이유에 의하여, 솔더 레지스트막이 절연막으로부터 박리되어 고체 촬상 장치의 신뢰성이 저하된다는 문제가 있다.
본 발명의 실시 형태는, 신뢰성의 저하를 억제 가능한 반도체 장치 및 고체 촬상 장치를 제공한다.
실시 형태의 반도체 장치는, 소자부를 갖는 반도체 기판과, 상기 반도체 기판의 주면 상에 형성된 절연막과, 상기 절연막 상에 설치되고 상기 소자부에 전기적으로 접속되는 배선과, 상기 반도체 기판의 상기 주면측에 형성된 요철부와, 상기 배선 및 상기 요철부에 접촉하고, 또한 상기 절연막에 접촉하도록 형성된 보호막을 갖는다.
본 발명에 의하면, 신뢰성의 저하를 억제 가능한 반도체 장치 및 고체 촬상 장치가 제공된다.
도 1은 제1 실시예에 따른 고체 촬상 장치의 하나의 단면도이다.
도 2는 제1 실시예에 따른 고체 촬상 장치의 하면의 일부를 확대하여 도시하는 평면도이다.
도 3은 배선 형성 영역의 정의를 설명하기 위한 도면이다.
도 4는 제2 실시예에 따른 고체 촬상 장치의 하나의 단면도이다.
도 5a는 제2 실시예에 따른 고체 촬상 장치의 하면의 일부를 확대하여 도시하는 평면도이다.
도 5b는 제2 실시예의 제1 변형예에 따른 고체 촬상 장치의 하면의 일부를 확대하여 도시하는 평면도이다.
도 6은 제2 실시예의 제2 변형예에 따른 고체 촬상 장치의 하나의 단면도이다.
도 7은 제3 실시예에 따른 고체 촬상 장치의 하나의 단면도이다.
도 8은 제3 실시예에 따른 고체 촬상 장치의 하면의 일부를 확대하여 도시하는 평면도이다.
이하에, 실시예에 따른 반도체 장치를 도면을 참조하여 상세히 설명한다. 이하의 각 실시예의 설명에 있어서, 반도체 장치의 일례인 WLCSP(Wafer Level Chip Scale Package) 타입의 고체 촬상 장치를 상세히 설명한다. 또한 WLCSP 타입의 고체 촬상 장치란, 반도체 웨이퍼의 상태 그대로 복수 개의 고체 촬상 장치를 일괄하여 제조하고, 마지막으로 반도체 웨이퍼 등을 절단함으로써 형성되는 고체 촬상 장치이다. 이하, WLCSP 타입의 고체 촬상 장치를 고체 촬상 장치라 칭한다.
<제1 실시예>
도 1은 제1 실시예에 따른 고체 촬상 장치를 도시하는 하나의 단면도이다. 또한 도 2는 제1 실시예에 따른 고체 촬상 장치의 하면의 일부를 확대하여 도시하는 평면도이다.
도 1 및 도 2에 도시하는 고체 촬상 장치(10)는, 센서부(11), 이 센서부(11) 상에 형성된 접착층(12), 및 이 접착층(12)을 개재하여 센서부(11)의 상방에 설치된 투명 기판(13)을 갖는다.
센서부(11)는, 반도체 기판(14)의 한쪽 주면인 상면측에 소자부인 화소부(15)를 설치함으로써 구성되어 있다. 반도체 기판(14)의 화소부(15)는 복수의 수광부(15a)를 갖는다. 반도체 기판(14)은, 예를 들어 실리콘에 의하여 구성되는 실리콘 기판이며, 복수의 수광부(15a)의 각각은, 예를 들어 포토 다이오드층이다. 복수의 수광부(15a)는 반도체 기판(14)의 상면의 대략 중앙부에 2차원 배열되어 있다.
센서부(11)에 있어서, 반도체 기판(14)의 상면 상에는 배선층(16)이 형성되어 있다. 배선층(16)은, 복수 층(예를 들어 2층)에 걸쳐 적층되는 복수의 내부 배선(17)이 층간 절연막(18)에 의하여 서로 절연되도록 구성된 다층 배선층이다. 이 배선층(16)의 내부에는, 배선층(16)의 내부 배선(17)과 전기적으로 접속되는 복수의 내부 전극(19)이 설치되어 있다. 복수의 내부 배선(17) 및 복수의 내부 전극(19)의 각각은, 예를 들어 Al 또는 Cu 등의 금속 재료에 의하여 구성되어 있으며, 층간 절연막(18)은, 예를 들어 SiO2 등으로 구성되어 있다.
또한 배선층(16)의 내부 배선(17)은, 내부 배선(17)이 입사광의 수광을 방해하는 것을 억제하기 위하여, 반도체 기판(14)의 상면에 형성된 수광부(15a)의 바로 위를 덮지 않도록 설치되어 있다.
또한 센서부(11)에 있어서 배선층(16)의 상면 상에는, 복수의 수광부(15a)와 함께 화소부(15)를 구성하는 복수의 마이크로렌즈(15b)가 설치되어 있다. 복수의 마이크로렌즈(15b)는 복수의 수광부(15a)의 상방에 설치되어 있으며, 어레이형으로 배열되어 있다. 각각의 마이크로렌즈(15b)는, 예를 들어 열 플로우성 투명 수지 재료에 의하여 구성되어 있다. 각각의 마이크로렌즈(15b)는 감광성 투명 수지 재료에 의하여 구성되어도 된다.
이와 같이 구성된 센서부(11)의 상면 상에는 접착층(12)이 형성되어 있다. 접착층(12)은 센서부(11)의 사각형 외주를 따라 링형으로 형성되어 있다. 보다 상세히 설명하면, 접착층(12)은 센서부(11)의 배선층(16)의 상면 상 중, 이 상면의 외주를 포함하는 소정 영역에, 복수의 마이크로렌즈(15b)를 둘러싸도록 링형으로 형성되어 있다. 이 접착층(12)의 두께는 센서부(11)의 상면(배선층(16)의 상면)과 후술하는 투명 기판(13)의 하면의 거리를 규정한다. 따라서 투명 기판(13)이 마이크로렌즈(15b)에 접촉하지 않도록, 접착층(12)의 두께는 적어도 마이크로렌즈(15b)의 높이보다 두껍게 되어 있다. 이러한 접착층(12)은, 예를 들어 에폭시계 열경화성 수지에 의하여 구성된다.
센서부(11)의 상방에는 접착층(12)을 개재하여 투명 기판(13)이 설치된다. 센서부(11)는 이 투명 기판(13)에 접착층(12)에 의하여 고정되어 있다. 투명 기판(13)은, 센서부(11)의 반도체 기판(14)을 박형화할 때의 지지 기판으로서 사용되는 기판이며, 예를 들어 유리 기판에 의하여 구성되어 있다.
센서부(11)가 상기와 같이 접착층(12)에 의하여 투명 기판(13)에 고정되기 때문에, 센서부(11)의 마이크로렌즈(15b)와 투명 기판(13) 사이에는, 접착층(12)에 의하여 둘러싸이는 공간 S가 형성된다.
이러한 고체 촬상 장치(10)의 센서부(11)에 있어서, 반도체 기판(14)의 다른 쪽 주면인 하면 상(반도체 기판(14)의 상면과 반대측의 면인 하면 상)에는 절연막(20)이 형성되어 있다. 절연막(20)은, 예를 들어 5㎛ 정도의 두께의 SiO2막이다.
또한 센서부(11)의 반도체 기판(14)의 하면측에 있어서, 절연막(20)의 하면 상에는 복수의 배선(21)이 형성되어 있다. 복수의 배선(21)의 각각은, 예를 들어 Cu 등의 금속에 의하여 구성되는 금속 배선이다.
또한 복수의 배선(21)의 각각은, 반도체 기판(14)의 상면 상에 형성된 배선층(16)의 내부 전극(19)에 관통 전극(22)을 통하여 전기적으로 접속되어 있다. 즉, 내부 전극(19)의 하방의 반도체 기판(14) 및 층간 절연막(18)에는 이들을 관통하는 관통 구멍이 형성되어 있고, 관통 구멍의 측벽 상에는 반도체 기판(14)의 하면 상의 절연막(20)으로부터 연장되는 절연막(23)이 형성되어 있다. 그리고 절연막(23)이 형성된 관통 구멍 내에는 관통 전극(22)으로서, 예를 들어 Cu 등의 금속이 관통 구멍을 메우도록 설치되어 있다. 이러한 관통 전극(22)은, 그 한쪽 단부에 있어서 내부 전극(19)에 접촉하고 있고, 다른 쪽 단부에 있어서 배선(21)에 접촉하고 있다. 이와 같이 복수의 배선(21)의 각각과 배선층(16)의 내부 전극(19)은 관통 전극(22)에 의하여 전기적으로 접속되어 있다. 따라서 복수의 배선(21)은 관통 전극(22), 내부 전극(19) 및 내부 배선(17)을 통하여 센서부(11)의 화소부(15)인 소자부에 전기적으로 접속된다.
각각의 배선(21)의 하면 상에는 외부 전극(24)이 형성되어 있다. 외부 전극(24)은, 예를 들어 땜납 볼에 의하여 구성되어 있다.
도 3에 있어서 사선으로 표시되는 하나의 영역을 배선 형성 영역 R이라 정의한다. 배선 형성 영역 R은, 반도체 기판(14)의 하면측에 형성되고, 복수의 배선(21)의 몇 개의 변 상을 통과하는 선으로 연결함으로써 형성되는 외주 P에 의하여 폐쇄되며, 또한 모든 배선(21)을 내부에 포함하는 영역이다. 모든 배선(21)은 배선 형성 영역 R 내에 포함된다.
도 1 및 도 2를 다시 참조한다. 반도체 기판(14)의 하면측에 있어서, 배선 형성 영역 R의 주위에는, 복수의 요철부를 구성하는 복수의 볼록부가 형성되어 있다. 복수의 볼록부는, 예를 들어 모든 배선(21)으로부터 실질적으로 절연된 부유 배선인 더미 배선(25a, 25b)에 의하여 구성된다. 더미 배선(25a, 25b)은 각각 Cu 등의 금속에 의하여 구성되는 금속 배선이며, 배선 형성 영역 R을 둘러싸는 절연막(20)의 하면 상에, 반도체 기판(14)의 하면의 외주를 따라 링형으로 설치되어 있다. 본 실시예에 있어서, 2개의 더미 배선(25a, 25b)이 서로 이격되는 위치에 설치되어 있다. 외측의 더미 배선(25a)은 배선 형성 영역 R의 주위에 설치된 하나의 링형 배선이다. 또한 내측의 더미 배선(25b)은 하나의 링을 분할한 복수의 배선에 의하여 구성되어 있다. 내측의 더미 배선(25b)을 구성하는 복수의 배선은, 배선 형성 영역 R과 외측의 더미 배선(25a) 사이에 링형으로 배열되어 있다. 더미 배선(25a, 25b)의 각각은, 예를 들어 선 폭이 10㎛ 정도, 두께가 5㎛ 정도인, Cu 등의 금속 배선에 의하여 구성되어 있으며, 내측의 더미 배선(25b)과 배선 형성 영역 R의 거리 L1이 20㎛, 외측의 더미 배선(25a)과 후술하는 보호막(26)의 단부면과의 거리 L2가 5㎛로 되는 위치에 설치되어 있다.
또한 본 출원에 있어서 더미 배선의 개수는 한정되지 않으며, 또한 설치되는 더미 배선은 외측의 더미 배선(25a)과 같이 하나의 링 형상이어도 되고, 내측의 더미 배선(25b)과 같이 하나의 링을 복수로 분할한 형상이어도 된다. 또한 더미 배선(25a, 25b)은 반드시 금속일 필요는 없다. 더미 배선(25a, 25b)은, 이들 배선(25a, 25b)과 보호막(26)의 밀착 강도가 절연막(32)과 보호막(26)의 밀착 강도보다 강해지는 재료에 의하여 구성되는 것이 바람직하다. 밀착 강도의 관점에서 더미 배선(25a, 25b)은 금속인 것이 보다 바람직하다.
이러한 더미 배선(25a, 25b) 및 복수의 배선(21)이 형성된 절연막(20)의 하면 상에는, 복수의 배선(21) 및 복수의 더미 배선(25a, 25b)의 각각에 접촉함과 함께, 복수의 배선(21) 및 복수의 더미 배선(25a, 25b) 사이에서 노출되는 절연막(20)의 하면에 접촉하도록 보호막(26)이 형성되어 있다. 보호막(26)은 적어도 배선(21)을 보호하기 위한 막이며, 예를 들어 수지제의 솔더 레지스트막에 의하여 구성된다.
또한 보호막(26)은 고체 촬상 장치(10)의 측면에 가해지는 손상에 의하여 절연막(20)으로부터 박리되는 것을 억제하기 위하여, 이 막(26)의 단부면이 반도체 기판(14)의 측면으로부터 약간 내측에 배치되도록 형성되어 있다. 도시는 생략하지만, 보호막(26)에 코너가 있는 경우에는 그 코너를 둥글게 함으로써, 측면에 걸리는 압력에 의하여 박리되는 것을 보다 억제할 수 있다.
이상에서 설명한 본 실시예에 따른 고체 촬상 장치(10)에 의하면, 반도체 기판(14)의 하면측에, 더미 배선(25a, 25b)에 의하여 구성되는 복수의 볼록부가 형성되어 있고, 보호막(26)은 이 볼록부에 접하도록 형성되어 있다. 이와 같이, 보호막(26)과 볼록부의 접촉 면적만큼 보호막(26)의 접촉 면적을 증가시킬 수 있기 때문에, 보호막(26)이 절연막(20)으로부터 박리되는 것을 억제할 수 있다. 그 결과, 보호막(26)이 절연막(20)으로부터 박리되는 것에 의한, 고체 촬상 장치(10)의 신뢰성의 저하를 억제할 수 있다.
또한 복수의 볼록부를 금속 배선인 더미 배선(25a, 25b)에 의하여 구성함으로써, 복수의 볼록부의 보호막(26)에 대한 밀착 강도를 보다 강하게 할 수 있다. 따라서 보호막(26)이 절연막(20)으로부터 박리되는 것을 더 효과적으로 억제할 수 있다.
또한 본 실시예에 따른 고체 촬상 장치(10)에 있어서, 더미 배선(25a, 25b)에 의하여 구성되는 복수의 볼록부는, 반도체 기판(14)의 하면측에 있어서 배선 형성 영역 R의 주위에 형성되어 있다. 통상, 보호막(26)은 절연막(20)의 외주로부터 박리되는 것을 고려하면, 이와 같이 복수의 볼록부를 배선 형성 영역 R의 주위에 형성함으로써, 보호막(26)이 절연막(20)으로부터 박리되는 것을 더 효과적으로 억제할 수 있다.
<제2 실시예>
도 4는 제2 실시예에 따른 고체 촬상 장치를 도시하는 하나의 단면도이다. 또한 도 5a는 제2 실시예에 따른 고체 촬상 장치의 하면의 일부를 확대하여 도시하는 평면도이다. 도 4 및 도 5a에 도시하는 고체 촬상 장치(30)는, 제1 실시예에 따른 고체 촬상 장치(10)와 비교하여, 반도체 기판(14)의 하면측에 요철부로서 오목부가 형성되어 있는 점이 상이하다. 이하, 제2 실시예에 따른 고체 촬상 장치(30)의 설명에 있어서, 제1 실시예에 따른 고체 촬상 장치(10)와 상이한 부분을 설명하며, 제1 실시예에 따른 고체 촬상 장치(10)와 동일한 부분에 대해서는 동일한 부호를 붙여 그 설명을 생략한다.
도 4 및 도 5a에 도시한 바와 같이 센서부(31)의 반도체 기판(14)의 하면 상에는, 예를 들어 5㎛ 정도의 두께의 SiO2막인 절연막(32)이 형성되어 있다. 그리고 배선 형성 영역 R의 주위의 절연막(32)에는, 요철부를 구성하는 오목부가 형성되어 있다. 오목부는, 배선 형성 영역 R을 둘러싸고, 반도체 기판(14)의 하면의 외주를 따라 절연막(32)에 형성된 링형 홈(33)에 의하여 구성된다. 홈(33)으로부터는 반도체 기판(14)의 하면이 노출된다. 본 실시예에 있어서, 하나의 링형 홈(33)이 형성되어 있다. 홈(33)은, 예를 들어 10㎛ 정도의 폭을 가지며, 절연막(32)을 관통할 정도의 깊이를 갖는다. 이러한 홈(33)은, 홈(33)과 배선 형성 영역 R의 거리 L3이 20㎛, 홈(33)과 보호막(34)의 단부면과의 거리 L4가 15㎛로 되는 위치에 형성되어 있다.
또한 본 출원에 있어서 홈의 개수는 한정되지 않으며, 또한 형성되는 홈은 도 5a에 도시한 바와 같이 하나의 링형 홈(33)이어도 되고, 도 5b에 도시하는 고체 촬상 장치(30")와 같이 하나의 링을 복수로 분할한 형상의 홈(33")이어도 된다. 또한 홈의 깊이에 대해서도 한정되지 않는다. 도 6에 도시하는 고체 촬상 장치(30')와 같이, 절연막(32)을 관통하여 반도체 기판(14')의 내부에 이르는 깊이의 홈(33')이 형성되어도 된다.
이러한 홈(33(33", 33')) 및 복수의 배선(21)이 형성된 절연막(32)의 하면 상에는, 복수의 배선(21) 및 홈(33(33", 33'))의 내벽면에 접촉하도록 보호막(34)이 형성되어 있다.
이상에서 설명한 본 실시예에 따른 고체 촬상 장치(30)(30", 30')에 의하면, 반도체 기판(14)(14')의 하면측에, 홈(33(33", 33'))에 의하여 구성되는 오목부가 형성되어 있고, 보호막(34)은 오목부의 내벽면에 접하도록 형성되어 있다. 이와 같이, 보호막(34)와 오목부의 접촉 면적만큼 보호막(34)의 접촉 면적을 증가시킬 수 있기 때문에, 보호막(34)이 절연막(32)으로부터 박리되는 것을 억제할 수 있다. 그 결과, 보호막(34)이 절연막(32)으로부터 박리되는 것에 의한, 고체 촬상 장치(30)(30", 30')의 신뢰성의 저하를 억제할 수 있다.
또한 오목부를, 절연막(32)을 관통하여 반도체 기판(14')의 내부에 이르는 깊이의 홈(33')에 의하여 구성함으로써, 보호막(34)와 오목부의 접촉 면적을 보다 크게 할 수 있다. 따라서 보호막(34)이 절연막(32)으로부터 박리되는 것을 더 효과적으로 억제할 수 있다.
또한 본 실시예에 따른 고체 촬상 장치(30)(30", 30')에 있어서, 홈(33(33", 33'))에 의하여 구성되는 오목부는, 반도체 기판(14)(14')의 하면측에 있어서 배선 형성 영역 R의 주위에 형성되어 있다. 따라서 제1 실시예에 있어서 설명한 이유와 마찬가지의 이유에 의하여, 보호막(34)이 절연막(32)으로부터 박리되는 것을 더 효과적으로 억제할 수 있다.
<제3 실시예>
도 7은 제3 실시예에 따른 고체 촬상 장치를 도시하는 하나의 단면도이다. 또한 도 8은 제3 실시예에 따른 고체 촬상 장치의 하면의 일부를 확대하여 도시하는 평면도이다. 도 7 및 도 8에 도시하는 고체 촬상 장치(40)는, 제1 실시예에 따른 고체 촬상 장치(10) 및 제2 실시예에 따른 고체 촬상 장치(30)와 비교하여, 반도체 기판(14)의 하면측에 요철이 형성되어 있지 않아 보호막(41)의 형성 영역이 상이하다. 이하, 제3 실시예에 따른 고체 촬상 장치(40)의 설명에 있어서, 제1 실시예에 따른 고체 촬상 장치(10)와 상이한 부분을 설명하며, 제1 실시예에 따른 고체 촬상 장치(10)와 동일한 부분에 대해서는 동일한 부호를 붙여 그 설명을 생략한다.
도 7 및 도 8에 도시한 바와 같이 이 고체 촬상 장치(40)에 있어서, 센서부(42)의 보호막(41)은 실질적으로 배선 형성 영역 R만을 덮도록 형성되어 있다. 즉, 보호막(41)은, 이 막(41)의 단부면이 배선 형성 영역 R로부터 소정량만큼 외측에 배치되도록 형성되어 있다. 여기서 소정량이란, 보호막(41)이 배선을 적절히 보호하기 위하여 최소한 필요한 양이며, 본 실시예에서는, 예를 들어 L5=15㎛ 정도이다.
이상에서 설명한 본 실시예에 따른 고체 촬상 장치(40)에 의하면, 고체 촬상 장치(40)의 측면에 가해지는 손상이 보호막(41)에 도달하는 것을 억제할 수 있기 때문에, 손상에 의하여 보호막(41)이 박리되는 것을 억제할 수 있다. 그 결과, 보호막(41)이 절연막(20)으로부터 박리되는 것에 의한, 고체 촬상 장치(40)의 신뢰성의 저하를 억제할 수 있다.
본 발명의 몇 가지 실시 형태를 설명했지만, 이들 실시 형태는 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 신규의 실시 형태는 그 외의 다양한 형태로 실시되는 것이 가능하며, 발명의 요지를 일탈하지 않는 범위에서 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은 발명의 범위나 요지에 포함됨과 함께, 특허 청구 범위에 기재된 발명과 그 균 등의 범위에 포함된다.
예를 들어 상기 각 실시예에 있어서는, 반도체 장치의 일례로서, 소자부에 화소부(15)가 설치된 고체 촬상 장치(10, 30, 30", 30', 40)를 예로 들어 설명하였다. 그러나, 예를 들어 전계 효과 트랜지스터 등의 반도체 소자, 또는 이러한 반도체 소자를 사용한 회로가 소자부에 설치된 반도체 장치에 대해서도 본 발명을 적용할 수 있다.
또한 상기 각 실시예에 있어서는, 반도체 기판(14, 14')의 한쪽 주면측에 소자부인 화소부(15)가 설치되고, 반도체 기판(14, 14')의 다른 쪽 주면측에 요철부가 형성된 고체 촬상 장치(10, 30, 30", 30', 40)를 예로 들어 설명하였다. 그러나 반도체 기판의 한쪽 주면측에 소자부가 설치되고, 소자부의 주위의 반도체 기판의 한쪽 주면측에 요철부가 형성된 반도체 장치에 대해서도 본 발명을 적용할 수 있다.

Claims (14)

  1. 소자부를 갖는 반도체 기판과,
    상기 반도체 기판의 주면 상에 형성된 절연막과,
    상기 절연막 상에 설치되고 상기 소자부에 전기적으로 접속되는 배선과,
    상기 반도체 기판의 상기 주면측에 형성된 요철부와,
    상기 배선 및 상기 요철부에 접촉하고, 또한 상기 절연막에 접촉하도록 형성된 보호막
    을 구비하는 반도체 장치.
  2. 제1항에 있어서,
    상기 요철부는 상기 절연막 상에 형성된 볼록부인 반도체 장치.
  3. 제2항에 있어서,
    상기 볼록부는 금속 배선에 의하여 구성되는 더미 배선인 반도체 장치.
  4. 제3항에 있어서,
    상기 배선을 복수 갖고,
    상기 반도체 기판의 상기 주면측에 형성되고, 상기 복수의 배선의 몇 개의 변을 연결함으로써 형성되는 외주에 의하여 폐쇄되며, 또한 모든 상기 배선을 내부에 포함하는 배선 형성 영역을 갖고,
    상기 더미 배선은 상기 배선 형성 영역의 주위에 설치되는 반도체 장치.
  5. 제4항에 있어서,
    상기 더미 배선은, 상기 반도체 기판의 상기 주면의 외주를 따른 링형인 반도체 장치.
  6. 제4항에 있어서,
    상기 더미 배선은 분할된 링형인 반도체 장치.
  7. 제1항에 있어서,
    상기 요철부는, 상기 절연막에 형성된 홈에 의하여 구성되는 반도체 장치.
  8. 제7항에 있어서,
    상기 배선을 복수 갖고,
    상기 반도체 기판의 상기 주면측에 형성되고, 상기 복수의 배선의 몇 개의 변을 연결함으로써 형성되는 외주에 의하여 폐쇄되며, 또한 모든 상기 배선을 내부에 포함하는 배선 형성 영역을 갖고,
    상기 홈은 상기 배선 형성 영역의 주위에 형성되는 반도체 장치.
  9. 제8항에 있어서,
    상기 홈은, 상기 반도체 기판의 상기 주면의 외주를 따른 링형인 반도체 장치.
  10. 제8항에 있어서,
    상기 홈은 분할된 링형인 반도체 장치.
  11. 제8항에 있어서,
    상기 홈은 상기 절연막을 관통하는 반도체 장치.
  12. 제8항에 있어서,
    상기 홈은 상기 절연막을 관통하여 상기 반도체 기판의 내부에 이르도록 형성되는 반도체 장치.
  13. 소자부를 갖는 반도체 기판과,
    상기 반도체 기판의 주면 상에 형성된 절연막과,
    상기 절연막 상에 설치되고 각각이 상기 소자부에 전기적으로 접속되는 복수의 배선과,
    상기 반도체 기판의 상기 주면측에 있어서, 상기 복수의 배선의 몇 개의 변상의 선을 연결함으로써 형성되는 외주에 의하여, 모든 상기 배선을 내부에 포함하도록 폐쇄되는 하나의 영역인 배선 형성 영역만을 덮도록 형성된 보호막
    를 구비하는 반도체 장치.
  14. 화소부를 한쪽 주면측에 갖는 반도체 기판과,
    상기 반도체 기판의 다른 쪽 주면 상에 형성된 절연막과,
    상기 절연막 상에 설치되고 상기 화소부에 전기적으로 접속되는 배선과,
    상기 반도체 기판의 상기 다른 쪽 주면측에 형성된 요철부와,
    상기 배선 및 상기 요철부에 접촉하고, 또한 상기 절연막에 접촉하도록 형성된 보호막
    을 구비하는 고체 촬상 장치.
KR1020150170598A 2014-12-10 2015-12-02 반도체 장치 및 고체 촬상 장치 KR20160070684A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-249703 2014-12-10
JP2014249703A JP2016111285A (ja) 2014-12-10 2014-12-10 半導体装置

Publications (1)

Publication Number Publication Date
KR20160070684A true KR20160070684A (ko) 2016-06-20

Family

ID=56111948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150170598A KR20160070684A (ko) 2014-12-10 2015-12-02 반도체 장치 및 고체 촬상 장치

Country Status (5)

Country Link
US (1) US20160172406A1 (ko)
JP (1) JP2016111285A (ko)
KR (1) KR20160070684A (ko)
CN (1) CN105702692A (ko)
TW (1) TW201622123A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322538B2 (en) 2017-02-22 2022-05-03 Sony Semiconductor Solutions Corporation Imaging device, electronic apparatus, and method of manufacturing imaging device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046092A (ja) * 2016-09-13 2018-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9996725B2 (en) * 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
CN109755262A (zh) * 2017-11-01 2019-05-14 中芯长电半导体（江阴）有限公司 一种封装结构及封装方法
TWI717846B (zh) * 2018-09-25 2021-02-01 精材科技股份有限公司 晶片封裝體及其製造方法
FR3091787A1 (fr) * 2019-01-14 2020-07-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Capteur d'images à éclairement par la face arrière

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683329B2 (en) * 2002-02-28 2004-01-27 Oki Electric Industry Co., Ltd. Semiconductor device with slot above guard ring
JP2006140404A (ja) * 2004-11-15 2006-06-01 Renesas Technology Corp 半導体装置
KR100922837B1 (ko) * 2007-11-23 2009-10-23 박태석 마이크로 비아 홀 연결에 의한 실리콘 이미지 센서의웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
KR101581431B1 (ko) * 2009-09-04 2015-12-30 삼성전자주식회사 가드링들을 갖는 반도체 칩들 및 그 제조방법들
US8642446B2 (en) * 2010-09-27 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming protective structure around semiconductor die for localized planarization of insulating layer
KR101712630B1 (ko) * 2010-12-20 2017-03-07 삼성전자 주식회사 반도체 소자의 형성 방법
TWI505413B (zh) * 2011-07-20 2015-10-21 Xintec Inc 晶片封裝體及其製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322538B2 (en) 2017-02-22 2022-05-03 Sony Semiconductor Solutions Corporation Imaging device, electronic apparatus, and method of manufacturing imaging device
US11769784B2 (en) 2017-02-22 2023-09-26 Sony Semiconductor Solutions Corporation Imaging device, electronic apparatus, and method of manufacturing imaging device

Also Published As

Publication number Publication date
US20160172406A1 (en) 2016-06-16
CN105702692A (zh) 2016-06-22
JP2016111285A (ja) 2016-06-20
TW201622123A (zh) 2016-06-16

Similar Documents

Publication Publication Date Title
KR20160070684A (ko) 반도체 장치 및 고체 촬상 장치
US11798847B2 (en) Method for manufacturing a semiconductor device having a dummy section
US11991889B2 (en) Solid-state image pickup device and manufacturing method thereof
US10056419B2 (en) Chip package having chip connected to sensing device with redistribution layer in insulator layer
TWI646671B (zh) 晶片封裝體及其製造方法
US10109663B2 (en) Chip package and method for forming the same
US10157875B2 (en) Chip package and method for forming the same
US20110298000A1 (en) Chip package
US9837463B2 (en) Solid-state imaging device and method of manufacturing the same
US10468445B2 (en) Image sensor and method for fabricating the same
US20170117242A1 (en) Chip package and method for forming the same
US10283483B2 (en) Packaging method and package structure for image sensing chip
JP2015173245A (ja) 半導体装置の製造方法
US20240355861A1 (en) Image sensor and image sensor package
JP5588553B2 (ja) 半導体装置および半導体装置の製造方法
JP2023004854A (ja) 半導体装置及びその製造方法
TW201911432A (zh) 晶圓級尺寸封裝結構保護的電極層後製作的封裝方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application