KR20160067640A - 헤테로구조를 갖는 반도체 소자 및 그 형성 방법 - Google Patents

헤테로구조를 갖는 반도체 소자 및 그 형성 방법 Download PDF

Info

Publication number
KR20160067640A
KR20160067640A KR1020140173277A KR20140173277A KR20160067640A KR 20160067640 A KR20160067640 A KR 20160067640A KR 1020140173277 A KR1020140173277 A KR 1020140173277A KR 20140173277 A KR20140173277 A KR 20140173277A KR 20160067640 A KR20160067640 A KR 20160067640A
Authority
KR
South Korea
Prior art keywords
region
buffer layer
channel region
layer
stressor
Prior art date
Application number
KR1020140173277A
Other languages
English (en)
Inventor
이재훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140173277A priority Critical patent/KR20160067640A/ko
Priority to CN201510870476.5A priority patent/CN105679759A/zh
Priority to US14/958,078 priority patent/US20160163704A1/en
Publication of KR20160067640A publication Critical patent/KR20160067640A/ko
Priority to US15/652,386 priority patent/US20170317083A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

헤테로구조(heterostructure)를 갖는 반도체 소자에 관한 것이다. 엔모스(NMOS)영역 및 피모스(PMOS)영역을 갖는 기판 상에 버퍼 층이 형성된다. 상기 버퍼 층 상에 헤테로구조(heterostructure)를 가지며 서로 떨어진 제1 드레인 영역 및 제1 소스 영역이 형성된다. 상기 제1 드레인 영역 및 상기 제1 소스 영역 사이에 제1 채널 영역이 형성된다. 상기 제1 채널 영역 상에 제1 게이트 전극이 형성된다. 상기 버퍼 층 상에 서로 떨어진 제2 드레인 영역 및 제2 소스 영역이 형성된다. 상기 제2 드레인 영역 및 상기 제2 소스 영역 사이에 상기 제1 채널 영역과 다른 물질을 갖는 제2 채널 영역이 형성된다. 상기 제2 채널 영역 상에 제2 게이트 전극이 형성된다.

Description

헤테로구조를 갖는 반도체 소자 및 그 형성 방법{Semiconductor device having heterostructure and method of forming the same}
헤테로구조(heterostructure)를 갖는 반도체 소자에 관한 것이다.
전자시스템의 경박단소화 경향에 따라 트랜지스터의 크기 또한 점점 축소되고 있다. 트랜지스터의 크기 축소는 턴-온 전류(turn-on current)의 감소를 가져올 수 있다. 턴-온 전류(turn-on current)의 감소는 트랜지스터의 동작 속도를 저하시킨다. 트랜지스터의 턴-온 전류(turn-on current) 증가를 위하여 스트레서(stressor)를 이용하는 기술이 연구되고 있다.
본 발명이 해결하고자 하는 과제는, 우수한 전기적 특성을 갖는 반도체 소자를 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 과제는, 우수한 전기적 특성을 갖는 반도체 소자의 형성 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 다양한 과제들은 이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위하여 본 발명 기술적 사상의 실시 예들은, 반도체 소자를 제공한다. 이 소자는 엔모스(NMOS)영역 및 피모스(PMOS)영역을 갖는 기판을 포함한다. 상기 기판 상에 버퍼 층이 형성된다. 상기 버퍼 층 상에 헤테로구조(heterostructure)를 가지며 서로 떨어진 제1 드레인 영역 및 제1 소스 영역이 형성된다. 상기 제1 드레인 영역 및 상기 제1 소스 영역 사이에 제1 채널 영역이 형성된다. 상기 제1 채널 영역 상에 제1 게이트 전극이 형성된다. 상기 버퍼 층 상에 서로 떨어진 제2 드레인 영역 및 제2 소스 영역이 형성된다. 상기 제2 드레인 영역 및 상기 제2 소스 영역 사이에 상기 제1 채널 영역과 다른 물질을 갖는 제2 채널 영역이 형성된다. 상기 제2 채널 영역 상에 제2 게이트 전극이 형성된다. 상기 제1 드레인 영역, 상기 제1 소스 영역, 상기 제1 채널 영역, 및 상기 제1 게이트 전극은 상기 엔모스(NMOS)영역 내에 형성된다. 상기 제2 드레인 영역, 상기 제2 소스 영역, 상기 제2 채널 영역, 및 상기 제2 게이트 전극은 상기 피모스(PMOS)영역 내에 형성된다.
상기 버퍼 층은 AlxGa1 - xN (0 < X ≤ 1) 그레이드(grade) 구조를 포함할 수 있다. 상기 버퍼 층 내에서 Al의 함량은 상기 기판에 가까울수록 상대적으로 높고 상기 제1 드레인 영역 및 상기 제1 소스 영역에 가까울수록 상대적으로 낮을 수 있다.
상기 제1 채널 영역은 상기 제1 드레인 영역 및 상기 제1 소스 영역과 다른 반도체 층을 포함할 수 있다.
상기 제1 채널 영역은 상기 버퍼 층을 관통하여 상기 기판에 접촉될 수 있다.
상기 제1 채널 영역 및 상기 기판은 P형 불순물을 갖는 단결정 실리콘을 포함할 수 있다.
상기 버퍼 층은 상기 기판 및 상기 제1 채널 영역 사이에 보존될 수 있다.
상기 제1 드레인 영역 및 상기 제1 소스 영역의 각각은 제1 반도체 층 및 상기 제1 반도체 층 상에 직접적으로 접촉된 제2 반도체 층을 포함할 수 있다. 상기 제1 반도체 층은 상기 제1 채널 영역 및 상기 버퍼 층에 직접적으로 접촉될 수 있다.
상기 제1 채널 영역의 상단은 상기 제1 반도체 층의 상단보다 높은 레벨에 형성될 수 있다.
상기 제2 반도체 층은 상기 제1 채널 영역에 직접적으로 접촉될 수 있다.
상기 제1 채널 영역의 상단은 상기 제2 반도체 층의 상단보다 낮은 레벨에 형성될 수 있다.
상기 제1 게이트 전극의 하단은 상기 제2 반도체 층의 상단보다 낮은 레벨에 형성될 수 있다.
상기 제1 반도체 층은 GaN을 포함할 수 있다. 상기 제2 반도체 층은 AlGaN을 포함할 수 있다.
상기 버퍼 층 및 상기 제2 채널 영역 사이에 스트레서(stressor)가 형성될 수 있다. 상기 스트레서(stressor) 및 상기 제2 채널 영역 사이에 상부 버퍼 층이 형성될 수 있다. 상기 스트레서(stressor)는 상기 제1 반도체 층과 동일 물질을 포함할 수 있다.
상기 스트레서(stressor)는 상기 제1 반도체 층과 실질적으로 동일한 두께를 가질 수 있다.
상기 스트레서(stressor)는 상기 버퍼 층 및 상기 제2 드레인 영역 사이에 신장될 수 있다. 상기 스트레서(stressor)는 상기 버퍼 층 및 상기 제2 소스 영역 사이에 신장될 수 있다. 상기 상부 버퍼 층은 상기 스트레서(stressor) 및 상기 제2 드레인 영역 사이에 신장될 수 있다. 상기 상부 버퍼 층은 상기 스트레서(stressor) 및 상기 제2 소스 영역 사이에 신장될 수 있다.
상기 상부 버퍼 층은 AlxGa1 - xN (0 < X ≤ 1) 그레이드(grade) 구조를 포함할 수 있다. 상기 상부 버퍼 층 내에서 Al의 함량은 상기 스트레서(stressor)에 가까울수록 상대적으로 높고 상기 제2 채널 영역, 상기 제2 드레인 영역, 및 상기 제2 소스 영역에 가까울수록 상대적으로 낮을 수 있다.
상기 제2 채널 영역은 상기 스트레서(stressor)와 다른 반도체 층을 포함할 수 있다.
상기 제2 채널 영역은 N형 불순물들을 갖는 Ge층을 포함할 수 있다. 상기 제2 드레인 영역 및 상기 제2 소스 영역의 각각은 P형 불순물들을 갖는 Ge층을 포함할 수 있다.
또한, 본 발명 기술적 사상의 실시 예들은, 다른 반도체 소자를 제공한다. 이 소자는 기판 상의 버퍼 층을 포함한다. 상기 버퍼 층 상에 헤테로구조(heterostructure)를 가지며 서로 떨어진 드레인 영역 및 소스 영역이 형성된다. 상기 드레인 영역 및 상기 소스 영역 사이에 상기 드레인 영역 및 상기 소스 영역과 다른 반도체 층을 갖는 채널 영역이 형성된다. 상기 채널 영역 상에 게이트 전극이 형성된다.
상기 드레인 영역은 AlGaN/GaN heterostructure, AlN/GaN heterostructure, GaN/InN heterostructure, AlGaS/GaS heterostructure, InGaS/InP heterostructure, Si/Ge heterostructure, TiO2/SrTiO3 heterostructure, Bi2/Se3 heterostructure, LaAlO3/SrTiO3 heterostructure, graphene/MoS2 heterostructure, graphene/BN/graphene heterostructure, 또는 BN/graphene/BN heterostructure 를 포함할 수 있다.
상기 채널 영역은 Si, Ge, GaN, InN, GaAs, InAs, AlGaAs, InSb, InP, graphene, CNT, MoS2, 또는 이들의 조합을 포함할 수 있다.
상기 기판은 Si, Ge, SOI(silicon on insulator), Sapphire, Glass, AlN, SiC, GaAs, InAs, graphene, CNT, plastic, 또는 이들의 조합을 포함할 수 있다.
상기 채널 영역은 상기 버퍼 층을 관통하여 상기 기판에 접촉될 수 있다. 상기 채널 영역 및 상기 기판은 단결정 실리콘을 포함할 수 있다.
이에 더하여, 본 발명 기술적 사상의 실시 예들은, 다른 반도체 소자를 제공한다. 이 소자는 기판 상의 버퍼 층을 포함한다. 상기 버퍼 층 상에 스트레서(stressor)가 형성된다. 상기 스트레서(stressor) 상에 상부 버퍼 층이 형성된다. 상기 상부 버퍼 층 상에 직접적으로 접촉된 드레인 영역,채널 영역, 및 소스 영역이 형성된다. 상기 채널 영역 상에 게이트 전극이 형성된다. 상기 버퍼 층은 AlxGa1-xN (0 < X ≤ 1) 그레이드(grade) 구조를 포함한다. 상기 버퍼 층 내에서 Al의 함량은 상기 기판에 가까울수록 상대적으로 높고 상기 스트레서(stressor)에 가까울수록 상대적으로 낮다. 상기 채널 영역은 상기 드레인 영역 및 상기 소스 영역 사이에 형성된다.
상기 상부 버퍼 층은 AlxGa1 - xN (0 < X ≤ 1) 그레이드(grade) 구조를 포함할 수 있다. 상기 상부 버퍼 층 내에서 Al의 함량은 상기 스트레서(stressor)에 가까울수록 상대적으로 높고 상기 채널 영역, 상기 드레인 영역, 및 상기 소스 영역에 가까울수록 상대적으로 낮을 수 있다.
상기 스트레서(stressor)는 GaN을 포함할 수 있다.
상기 채널 영역은 N형 불순물들을 갖는 Ge층을 포함할 수 있다. 상기 드레인 영역 및 상기 소스 영역의 각각은 P형 불순물들을 갖는 Ge층을 포함할 수 있다.
나아가서, 본 발명 기술적 사상의 실시 예들은, 반도체 소자의 형성 방법을 제공한다. 이 방법은 엔모스(NMOS)영역 및 피모스(PMOS)영역을 갖는 기판을 준비하는 것을 포함한다. 상기 기판 상에 버퍼 층을 형성한다. 상기 버퍼 층 상에 헤테로구조(heterostructure)를 가지며 서로 떨어진 제1 드레인 영역 및 제1 소스 영역을 형성한다. 상기 제1 드레인 영역 및 상기 제1 소스 영역 사이에 제1 채널 영역을 형성한다. 상기 버퍼 층 상에 서로 떨어진 제2 드레인 영역 및 제2 소스 영역을 형성한다. 상기 제2 드레인 영역 및 상기 제2 소스 영역 사이에 상기 제1 채널 영역과 다른 물질을 갖는 제2 채널 영역을 형성한다. 상기 제1 채널 영역 상에 제1 게이트 전극을 형성한다. 상기 제2 채널 영역 상에 제2 게이트 전극을 형성한다. 상기 제1 드레인 영역, 상기 제1 소스 영역, 상기 제1 채널 영역, 및 상기 제1 게이트 전극은 상기 엔모스(NMOS)영역 내에 형성된다. 상기 제2 드레인 영역, 상기 제2 소스 영역, 상기 제2 채널 영역, 및 상기 제2 게이트 전극은 상기 피모스(PMOS)영역 내에 형성된다.
상기 버퍼 층은 AlxGa1 - xN (0 < X ≤ 1) 그레이드(grade) 구조를 포함할 수 있다. 상기 버퍼 층 내에서 Al의 함량은 상기 기판에 가까울수록 상대적으로 높고 상기 제1 드레인 영역 및 상기 제1 소스 영역에 가까울수록 상대적으로 낮을 수 있다.
상기 제1 드레인 영역 및 상기 제1 소스 영역의 각각은 제1 반도체 층 및 상기 제1 반도체 층 상에 직접적으로 접촉된 제2 반도체 층을 포함할 수 있다. 상기 제1 반도체 층은 상기 제1 채널 영역 및 상기 버퍼 층에 직접적으로 접촉될 수 있다.
상기 제1 반도체 층은 GaN을 포함할 수 있다. 상기 제2 반도체 층은 AlGaN을 포함할 수 있다.
상기 버퍼 층 및 상기 제2 채널 영역 사이에 스트레서(stressor)가 형성될 수 있다. 상기 스트레서(stressor) 및 상기 제2 채널 영역 사이에 상부 버퍼 층이 형성될 수 있다. 상기 스트레서(stressor)는 상기 제1 반도체 층과 동일 물질을 포함할 수 있다.
상기 상부 버퍼 층은 AlxGa1 - xN (0 < X ≤ 1) 그레이드(grade) 구조를 포함할 수 있다. 상기 상부 버퍼 층 내에서 Al의 함량은 상기 스트레서(stressor)에 가까울수록 상대적으로 높고 상기 제2 채널 영역, 상기 제2 드레인 영역, 및 상기 제2 소스 영역에 가까울수록 상대적으로 낮을 수 있다.
상기 제2 채널 영역은 N형 불순물들을 갖는 Ge층을 포함할 수 있다. 상기 제2 드레인 영역 및 상기 제2 소스 영역의 각각은 P형 불순물들을 갖는 Ge층을 포함할 수 있다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명 기술적 사상의 실시 예들에 따르면, 엔모스(NMOS)영역의 버퍼 층 상에 헤테로구조(heterostructure)를 가지며 서로 떨어진 제1 드레인 영역 및 제1 소스 영역이 형성된다. 상기 제1 드레인 영역 및 상기 제1 소스 영역 사이에 제1 채널 영역이 형성된다. 피모스(PMOS)영역의 버퍼 층 상에 스트레서(stressor)가 형성된다. 상기 스트레서(stressor) 상에 상부 버퍼 층이 형성된다. 상기 상부 버퍼 층 상에 제2 채널 영역, 제2 드레인 영역, 및 제2 소스 영역이 형성된다. 상기 제1 채널 영역, 상기 제1 드레인 영역, 및 상기 제1 소스 영역의 구성에 기인하여 전자 이동도가 현저히 증가될 수 있다. 상기 제2 채널 영역, 상기 제2 드레인 영역, 상기 제2 소스 영역, 및 상기 스트레서(stressor)의 구성에 기인하여 홀(hole) 이동도가 현저히 증가될 수 있다. 상기 버퍼 층 및 상기 상부 버퍼 층은 크랙(crack) 발생을 방지하는 역할을 할 수 있다. 우수한 전기적 특성을 갖는 반도체 소자를 구현할 수 있다.
도 1내지 도 18은 본 발명의 기술적 사상의 실시 예에 따른 반도체 소자를 설명하기 위한 단면도들 이다.
도 19 내지 도 43은 본 발명의 기술적 사상의 실시 예에 따른 반도체 소자의 형성 방법을 설명하기 위한 단면도들 이다.
도 44 및 도 45는 본 발명의 기술적 사상의 실시 예에 따른 전자 장치의 시스템 블록도들 이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
하나의 소자(elements)가 다른 소자와 '접속된(connected to)' 또는 '커플링된(coupled to)' 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 '직접 접속된(directly connected to)' 또는 '직접 커플링된(directly coupled to)'으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. '및/또는'은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 '아래(below)', '아래(beneath)', '하부(lower)', '위(above)', '상부(upper)' 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 '아래(below)' 또는 '아래(beneath)'로 기술된 소자는 다른 소자의 '위(above)'에 놓여질 수 있다. 따라서, 예시적인 용어인 '아래'는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드 지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
본 명세서에서 '전면(front side)'과 '후면(back side)'는 본 발명의 기술적 사상을 이해하기 쉽도록 설명하기 위하여 상대적인 개념으로 사용된 것이다. 따라서, '전면'과 '후면'은 특정한 방향, 위치 또는 구성 요소를 지칭하는 것이 아니고 서로 호환될 수 있다. 예를 들어, '전면'이 '후면'이라고 해석될 수도 있고 '후면'이 '전면'으로 해석될 수도 있다. 따라서, '전면'을 '제1'이라고 표현하고 '후면'을 '제2'라고 표현할 수도 있고, '후면'을 '제1'로 표현하고 '전면'을 '제2'라고 표현할 수도 있다. 그러나, 하나의 실시 예 내에서는 '전면'과 '후면'이 혼용되지 않는다.
본 명세서에서 '가깝다(near)'라는 표현은 대칭적 개념을 갖는 둘 이상의 구성 요소들 중 어느 하나가 다른 특정한 구성 요소에 대해 상대적으로 가깝게 위치하는 것을 의미한다. 예를 들어, 제1 단부(first end)가 제1 면(first side)에 가깝다는 표현은 제1 단부가 제2 단부보다 제1 면에 더 가깝다는 의미이거나, 제1 단부가 제2 면보다 제1 면에 더 가깝다는 의미로 이해될 수 있다.
도 1 내지 도 18은 본 발명의 기술적 사상의 실시 예에 따른 반도체 소자를 설명하기 위한 단면도들 이다.
도 1을 참조하면, 본 발명의 기술적 사상의 실시 예에 따른 반도체 소자는 엔모스(NMOS)영역 및 피모스(PMOS)영역을 갖는 기판(21) 상에 형성된 소자 분리 층(27), 제1 채널 영역(31), 버퍼 층(33), 제1 드레인 영역(39D), 제1 소스 영역(39S), 제1 게이트 유전 층(51), 제1 게이트 전극(53), 스트레서(stressor; 35S), 상부 버퍼 층(43), 제2 채널 영역(45), 제2 드레인 영역(45D), 제2 소스 영역(45S), 제2 게이트 유전 층(52), 제2 게이트 전극(54), 및 컨택 플러그들(63, 64, 65, 66)을 포함할 수 있다.
상기 제1 드레인 영역(39D) 및 상기 제1 소스 영역(39S)의 각각은 제1 반도체 층(35) 및 제2 반도체 층(37)을 포함할 수 있다. 상기 제1 반도체 층(35) 및 상기 제2 반도체 층(37)은 헤테로구조(heterostructure)를 구성할 수 있다. 상기 컨택 플러그들(63, 64, 65, 66)은 제1 컨택 플러그(63), 제2 컨택 플러그(64), 제3 컨택 플러그(65), 및 제4 컨택 플러그(66)를 포함할 수 있다. 상기 제1 채널 영역(31), 상기 제1 드레인 영역(39D), 상기 제1 소스 영역(39S), 상기 제1 게이트 유전 층(51), 상기 제1 게이트 전극(53), 상기 제1 컨택 플러그(63), 및 상기 제2 컨택 플러그(64)는 상기 엔모스(NMOS)영역 내에 형성될 수 있다. 상기 스트레서(stressor; 35S), 상기 상부 버퍼 층(43), 상기 제2 채널 영역(45), 상기 제2 드레인 영역(45D), 상기 제2 소스 영역(45S), 상기 제2 게이트 유전 층(52), 상기 제2 게이트 전극(54), 상기 제3 컨택 플러그(65), 및 상기 제4 컨택 플러그(66)는 상기 피모스(PMOS)영역 내에 형성될 수 있다. 상기 컨택 플러그들(63, 64, 65, 66)은 금속 층, 금속 질화물 층, 금속 산화물 층, 금속 실리사이드 층, 폴리실리콘 층, 반도체 층, 오믹 콘택 층, 또는 이들의 조합을 포함할 수 있다.
상기 기판(21)은 Si, Ge, SOI(silicon on insulator), Sapphire, Glass, AlN, SiC, GaAs, InAs, graphene, CNT, plastic, 또는 이들의 조합을 포함할 수 있다. 예를 들면, 상기 기판(21)은 P-형 불순물들을 갖는 단결정 실리콘 웨이퍼일 수 있다. 상기 제1 채널 영역(31)은 Si, Ge, GaN, InN, GaAs, InAs, AlGaAs, InSb, InP, graphene, CNT, MoS2, 또는 이들의 조합을 포함할 수 있다. 예를 들면, 상기 제1 채널 영역(31)은 P-형 불순물들을 갖는 단결정 실리콘을 포함할 수 있다.
상기 제1 채널 영역(31)은 상기 기판(21)의 일부분에 한정될 수 있다. 상기 제1 채널 영역(31)은 상기 기판(21)과 일체형일 수 있다. 상기 제1 채널 영역(31)은 상기 기판(21)과 동일하고 연속된 결정 구조를 보일 수 있다. 상기 제1 채널 영역(31)은 상기 버퍼 층(33)을 관통할 수 있다. 상기 제1 채널 영역(31)은 상기 제1 드레인 영역(39D) 및 상기 제1 소스 영역(39S) 사이에 한정될 수 있다. 상기 제1 채널 영역(31)의 상단은 상기 제2 반도체 층(37)의 상단과 실질적으로 동일 평면 상에 형성될 수 있다. 상기 제1 채널 영역(31)은 상기 제1 드레인 영역(39D) 및 상기 제1 소스 영역(39S)과 다른 반도체 층을 포함할 수 있다.
상기 제1 드레인 영역(39D)은 상기 제1 소스 영역(39S)과 떨어질 수 있다. 상기 제1 드레인 영역(39D) 및 상기 제1 소스 영역(39S)의 각각은 헤테로구조(heterostructure)를 포함할 수 있다. 상기 제1 드레인 영역(39D) 및 상기 제1 소스 영역(39S)의 각각은 AlGaN/GaN heterostructure, AlN/GaN heterostructure, GaN/InN heterostructure, AlGaS/GaS heterostructure, InGaS/InP heterostructure, Si/Ge heterostructure, TiO2/SrTiO3 heterostructure, Bi2/Se3 heterostructure, LaAlO3/SrTiO3 heterostructure, graphene/MoS2 heterostructure, graphene/BN/graphene heterostructure, 또는 BN/graphene/BN heterostructure 를 포함할 수 있다. 상기 제1 반도체 층(35)은 상기 제1 채널 영역(31)의 측면에 직접적으로 접촉될 수 있다. 상기 제1 반도체 층(35)의 상단은 상기 제1 채널 영역(31)의 상단보다 낮은 레벨에 형성될 수 있다. 상기 제1 반도체 층(35)은 상기 제1 채널 영역(31)보다 격자 상수가 작은 물질을 포함할 수 있다. 상기 제1 반도체 층(35)의 구성에 기인하여 상기 제1 채널 영역(31)에 인장 스트레스가 유기될 수 있다. 예를 들면, 상기 제1 반도체 층(35)은GaN을 포함할 수 있으며, 상기 제2 반도체 층(37)은 AlGaN을 포함할 수 있다. 상기 제2 반도체 층(37)은 상기 제1 채널 영역(31)의 측면에 직접적으로 접촉될 수 있다.
헤테로구조(heterostructure)를 포함하는 상기 제1 드레인 영역(39D) 및 상기 제1 소스 영역(39S)의 각각은 이차원전자가스(two dimensional electron gas; 2DEG)가 내부에 형성될 수 있다. 예를 들면, 상기 이차원전자가스(two dimensional electron gas; 2DEG)는 상기 제1 반도체 층(35)의 내부에 형성되되, 상기 이차원전자가스(two dimensional electron gas; 2DEG)는 상기 제1 반도체 층(35) 및 상기 제2 반도체 층(37)의 계면에 인접하게 형성될 수 있다. 상기 제1 채널 영역(31)에는 반전 채널(inversion channel)이 형성될 수 있다. 상기 제1 드레인 영역(39D)의 이차원전자가스(two dimensional electron gas; 2DEG) 및 상기 제1 소스 영역(39S)의 이차원전자가스(two dimensional electron gas; 2DEG)는 상기 제1 채널 영역(31)의 반전 채널(inversion channel)을 통하여 서로 연결될 수 있다.
상기 버퍼 층(33)은 상기 기판(21) 및 상기 제1 드레인 영역(39D)의 사이와 상기 기판(21) 및 상기 제1 소스 영역(39S)의 사이에 형성될 수 있다. 상기 버퍼 층(33)은 상기 기판(21), 상기 제1 드레인 영역(39D), 및 상기 제1 소스 영역(39S)에 직접적으로 접촉될 수 있다. 상기 버퍼 층(33)의 측면은 상기 제1 채널 영역(31)의 측면에 직접적으로 접촉될 수 있다. 상기 버퍼 층(33)은 AlxGa1 - xN (0 < X ≤ 1) 그레이드(grade) 구조를 포함할 수 있다. 상기 버퍼 층(33) 내에서 Al의 함량은 상기 기판(21)에 가까울수록 상대적으로 높고 상기 제1 드레인 영역(39D) 및 상기 제1 소스 영역(39S)에 가까울수록 상대적으로 낮을 수 있다. 상기 버퍼 층(33)의 두께는 상기 제1 반도체 층(35)보다 얇을 수 있다.
예를 들면, 상기 버퍼 층(33)은 차례로 적층된 제1 층 내지 제6 층을 포함할 수 있다. 상기 버퍼 층(33)의 제1 층은 AlN 층이고 상기 기판(21)에 접촉될 수 있다. 상기 버퍼 층(33)의 제2 층은 AlxGa1 - xN (0.7 ≤ X < 1) 층이고 상기 제1 층 상에 형성될 수 있다. 상기 버퍼 층(33)의 제3 층은 AlxGa1 - xN (0.5 ≤ X < 0.7) 층이고 상기 제2 층 상에 형성될 수 있다. 상기 버퍼 층(33)의 제4 층은 AlxGa1 - xN (0.3 ≤ X < 0.5) 층이고 상기 제3 층 상에 형성될 수 있다. 상기 버퍼 층(33)의 제5 층은 AlxGa1 - xN (0.05 ≤ X < 0.3) 층이고 상기 제4 층 상에 형성될 수 있다. 상기 버퍼 층(33)의 제6 층은 AlxGa1 - xN (0 < X < 0.05) 층이고 상기 제5 층 상에 형성될 수 있다. 상기 버퍼 층(33)의 제6 층은 상기 제1 반도체 층(35)의 하단에 직접적으로 접촉될 수 있다.
본 발명의 실시 예들에 따르면, 상기 제1 채널 영역(31), 상기 제1 드레인 영역(39D), 및 상기 제1 소스 영역(39S)의 구성에 기인하여 전자 이동도가 현저히 증가될 수 있다. 상기 버퍼 층(33)은 상기 제1 반도체 층(35)과 상기 기판(21)의 격자 상수 차이에서 발생되는 결함을 방지하는 역할을 할 수 있다. 상기 버퍼 층(33)은 상기 제1 드레인 영역(39D) 및 상기 제1 소스 영역(39S)의 크랙(crack) 발생을 방지하는 역할을 할 수 있다.
상기 스트레서(stressor; 35S)는 상기 제2 채널 영역(45)과 다른 격자 상수를 갖는 물질을 포함할 수 있다. 상기 스트레서(stressor; 35S)는 상기 제2 채널 영역(45)보다 작은 격자 상수를 갖는 물질을 포함할 수 있다. 상기 스트레서(stressor; 35S)는 상기 제2 채널 영역(45)과 다른 물질을 포함할 수 있다. 상기 스트레서(stressor; 35S)는 상기 제1 반도체 층(35)과 동일한 물질을 포함할 수 있다. 상기 스트레서(stressor; 35S)의 두께는 상기 제1 반도체 층(35)과 동일할 수 있다. 상기 스트레서(stressor; 35S)는 상기 제1 반도체 층(35)과 동시에 형성될 수 있다. 예를 들면, 상기 스트레서(stressor; 35S)는 GaN을 포함할 수 있다.
상기 기판(21) 및 상기 스트레서(stressor; 35S) 사이에 상기 버퍼 층(33)이 개재될 수 있다. 상기 스트레서(stressor; 35S) 의 하단은 상기 버퍼 층(33)에 직접적으로 접촉될 수 있다. 상기 버퍼 층(33)의 두께는 상기 스트레서(stressor; 35S)보다 얇을 수 있다. 상기 버퍼 층(33)은 AlxGa1 - xN (0 < X ≤ 1) 그레이드(grade) 구조를 포함할 수 있다. 상기 버퍼 층(33) 내에서 Al의 함량은 상기 기판(21)에 가까울수록 상대적으로 높고 상기 스트레서(stressor; 35S)에 가까울수록 상대적으로 낮을 수 있다.
상기 스트레서(stressor; 35S) 상에 상기 상부 버퍼 층(43)이 형성될 수 있다. 상기 상부 버퍼 층(43) 상에 상기 제2 채널 영역(45), 상기 제2 드레인 영역(45D), 및 상기 제2 소스 영역(45S)이 형성될 수 있다. 상기 상부 버퍼 층(43)은 상기 스트레서(stressor; 35S), 상기 제2 채널 영역(45), 상기 제2 드레인 영역(45D), 및 상기 제2 소스 영역(45S)에 직접적으로 접촉될 수 있다. 상기 상부 버퍼 층(43)의 두께는 상기 스트레서(stressor; 35S)보다 얇을 수 있다. 상기 상부 버퍼 층(43)은 상기 버퍼 층(33)과 유사한 방법으로 형성될 수 있다. 상기 상부 버퍼 층(43)은 AlxGa1 - xN (0 < X ≤ 1) 그레이드(grade) 구조를 포함할 수 있다. 상기 상부 버퍼 층(43) 내에서 Al의 함량은 상기 스트레서(stressor; 35S)에 가까울수록 상대적으로 높고 상기 제2 채널 영역(45), 상기 제2 드레인 영역(45D), 및 상기 제2 소스 영역(45S)에 가까울수록 상대적으로 낮을 수 있다.
상기 제2 채널 영역(45)은 상기 스트레서(stressor; 35S)와 다른 반도체 층을 포함할 수 있다. 상기 제2 채널 영역(45)은 상기 스트레서(stressor; 35S)보다 격자 상수가 다른 반도체 층을 포함할 수 있다. 상기 제2 채널 영역(45)은 상기 스트레서(stressor; 35S)보다 격자 상수가 큰 반도체 층을 포함할 수 있다. 상기 제2 채널 영역(45)은 상기 기판(21)과 다른 물질을 포함할 수 있다. 예를 들면, 상기 제2 채널 영역(45)은 N형 불순물들을 갖는 Ge 층을 포함할 수 있다.
상기 제2 드레인 영역(45D)은 상기 제2 소스 영역(45S)과 떨어질 수 있다. 상기 제2 드레인 영역(45D) 및 상기 제2 소스 영역(45S) 사이에 상기 제2 채널 영역(45)이 한정될 수 있다. 상기 제2 드레인 영역(45D) 및 상기 제2 소스 영역(45S)은 상기 제2 채널 영역(45)에 직접적으로 접촉될 수 있다. 상기 제2 드레인 영역(45D) 및 상기 제2 소스 영역(45S)은 P형 불순물들을 갖는 Ge 층을 포함할 수 있다.
상기 스트레서(stressor; 35S)의 구성에 기인하여 상기 제2 채널 영역(45)에 압축 스트레스 가 유기될 수 있다. 본 발명의 실시 예들에 따르면, 상기 제2 채널 영역(45), 상기 제2 드레인 영역(45D), 상기 제2 소스 영역(45S), 및 상기 스트레서(stressor; 35S)의 구성에 기인하여 홀(hole) 이동도가 현저히 증가될 수 있다. 상기 버퍼 층(33)은 상기 스트레서(stressor; 35S)와 상기 기판(21)의 격자 상수 차이에서 발생되는 결함을 방지하는 역할을 할 수 있다. 상기 버퍼 층(33)은 상기 스트레서(stressor; 35S)의 크랙(crack) 발생을 방지하는 역할을 할 수 있다. 상기 상부 버퍼 층(43)은 상기 스트레서(stressor; 35S)와 상기 제2 채널 영역(45), 상기 제2 드레인 영역(45D), 및 상기 제2 소스 영역(45S)의 격자 상수 차이에서 발생되는 결함을 방지하는 역할을 할 수 있다. 상기 상부 버퍼 층(43)은 상기 스트레서(stressor; 35S), 상기 제2 채널 영역(45), 상기 제2 드레인 영역(45D), 및 상기 제2 소스 영역(45S)의 크랙(crack) 발생을 방지하는 역할을 할 수 있다.
도 2를 참조하면, 본 발명의 기술적 사상의 실시 예에 따른 반도체 소자는 엔모스(NMOS)영역 및 피모스(PMOS)영역을 갖는 기판(21) 상에 형성된 소자 분리 층(27), 제1 채널 영역(31), 버퍼 층(33), 제1 드레인 영역(39D), 제1 소스 영역(39S), 제1 게이트 유전 층(51), 제1 게이트 전극(53), 제1 스페이서(55), 스트레서(stressor; 35S), 상부 버퍼 층(43), 제2 채널 영역(45), 제2 드레인 영역(45D), 제2 소스 영역(45S), 제2 게이트 유전 층(52), 제2 게이트 전극(54), 제2 스페이서(56), 층간 절연 층(61), 및 컨택 플러그들(63, 64, 65, 66)을 포함할 수 있다.
상기 제1 드레인 영역(39D) 및 상기 제1 소스 영역(39S)의 각각은 제1 반도체 층(35) 및 제2 반도체 층(37)을 포함할 수 있다. 상기 제1 반도체 층(35) 및 상기 제2 반도체 층(37)은 헤테로구조(heterostructure)를 구성할 수 있다. 상기 컨택 플러그들(63, 64, 65, 66)은 제1 컨택 플러그(63), 제2 컨택 플러그(64), 제3 컨택 플러그(65), 및 제4 컨택 플러그(66)를 포함할 수 있다. 상기 제1 컨택 플러그(63)는 상기 층간 절연 층(61)을 관통하여 상기 제1 드레인 영역(39D)에 접속될 수 있다. 상기 제2 컨택 플러그(64)는 상기 층간 절연 층(61)을 관통하여 상기 제1 소스 영역(39S)에 접속될 수 있다. 상기 제3 컨택 플러그(65)는 상기 층간 절연 층(61)을 관통하여 상기 제2 드레인 영역(45D)에 접속될 수 있다. 상기 제4 컨택 플러그(66)는 상기 층간 절연 층(61)을 관통하여 상기 제2 소스 영역(45S)에 접속될 수 있다. 상기 제1 게이트 전극(53)의 측면 상에 상기 제1 스페이서(55)가 형성될 수 있다. 상기 제2 게이트 전극(54)의 측면 상에 상기 제2 스페이서(56)가 형성될 수 있다.
도 3을 참조하면, 제2 반도체 층(37)의 상단은 제1 채널 영역(31)의 상단보다 높은 레벨에 돌출될 수 있다. 상기 제1 채널 영역(31)의 상단은 제1 드레인 영역(39D) 및 제1 소스 영역(39S)의 상단들보다 낮은 레벨에 형성될 수 있다. 상기 제1 채널 영역(31)의 상단은 제1 반도체 층(35)의 상단보다 높은 레벨에 돌출될 수 있다. 제1 게이트 유전 층(51)은 상기 제2 반도체 층(37)의 측면에 접촉되고 상기 제1 채널 영역(31)의 상단에 접촉될 수 있다. 상기 제2 반도체 층(37)의 상단은 상기 제1 게이트 유전 층(51)의 하단보다 높은 레벨에 형성될 수 있다. 상기 제2 반도체 층(37)의 상단은 제1 게이트 전극(53)의 하단보다 높은 레벨에 형성될 수 있다.
도 4를 참조하면, 본 발명의 기술적 사상의 실시 예에 따른 반도체 소자는 엔모스(NMOS)영역을 갖는 기판(21) 상에 형성된 소자 분리 층(27), 제1 채널 영역(31), 버퍼 층(33), 제1 드레인 영역(39D), 제1 소스 영역(39S), 제1 게이트 유전 층(51), 제1 게이트 전극(53), 제1 스페이서(55), 층간 절연 층(61), 및 컨택 플러그들(63, 64)을 포함할 수 있다.
도 5를 참조하면, 제2 반도체 층(37)의 상단은 제1 채널 영역(31)의 상단보다 높은 레벨에 돌출될 수 있다. 상기 제1 채널 영역(31)의 상단은 제1 드레인 영역(39D) 및 제1 소스 영역(39S)의 상단들보다 낮은 레벨에 형성될 수 있다.
도 6을 참조하면, 본 발명의 기술적 사상의 실시 예에 따른 반도체 소자는 피모스(PMOS)영역을 갖는 기판(21) 상에 형성된 소자 분리 층(27), 스트레서(stressor; 35S), 상부 버퍼 층(43), 제2 채널 영역(45), 제2 드레인 영역(45D), 제2 소스 영역(45S), 제2 게이트 유전 층(52), 제2 게이트 전극(54), 제2 스페이서(56), 층간 절연 층(61), 및 컨택 플러그들(65, 66)을 포함할 수 있다.
도 7을 참조하면, 본 발명의 기술적 사상의 실시 예에 따른 반도체 소자는 엔모스(NMOS)영역 및 피모스(PMOS)영역을 갖는 기판(21) 상에 형성된 소자 분리 층(27), 제1 채널 영역(31A), 버퍼 층(33), 제1 드레인 영역(39D), 제1 소스 영역(39S), 제1 게이트 유전 층(51), 제1 게이트 전극(53), 제1 스페이서(55), 스트레서(stressor; 35S), 상부 버퍼 층(43), 제2 채널 영역(45), 제2 드레인 영역(45D), 제2 소스 영역(45S), 제2 게이트 유전 층(52), 제2 게이트 전극(54), 제2 스페이서(56), 층간 절연 층(61), 및 컨택 플러그들(63, 64, 65, 66)을 포함할 수 있다.
상기 제1 드레인 영역(39D) 및 상기 제1 소스 영역(39S)의 각각은 제1 반도체 층(35) 및 제2 반도체 층(37)을 포함할 수 있다. 상기 제1 반도체 층(35) 및 상기 제2 반도체 층(37)은 헤테로구조(heterostructure)를 구성할 수 있다. 상기 컨택 플러그들(63, 64, 65, 66)은 제1 컨택 플러그(63), 제2 컨택 플러그(64), 제3 컨택 플러그(65), 및 제4 컨택 플러그(66)를 포함할 수 있다. 상기 제1 채널 영역(31A)은 상기 버퍼 층(33)을 관통하여 상기 기판(21)에 접촉될 수 있다. 상기 제1 채널 영역(31A)은 상기 기판(21)과 다른 물질을 포함할 수 있다. 상기 제1 채널 영역(31A)은 결정 성장된 물질을 포함할 수 있다.
도 8을 참조하면, 제1 채널 영역(31A) 및 기판(21) 사이에 버퍼 층(33)이 개재될 수 있다. 상기 버퍼 층(33)은 상기 제1 채널 영역(31A)의 바닥 및 측면을 감쌀 수 있다.
도 9를 참조하면, 제1 채널 영역(31A)은 버퍼 층(33)을 완전히 관통하여 기판(21) 내에 침투될 수 있다. 상기 제1 채널 영역(31A)의 하단은 상기 기판(21)의 상단보다 낮은 레벨에 형성될 수 있다.
도 10을 참조하면, 제2 반도체 층(37)의 상단은 제1 채널 영역(31A)의 상단보다 높은 레벨에 돌출될 수 있다. 상기 제1 채널 영역(31A)의 상단은 제1 드레인 영역(39D) 및 제1 소스 영역(39S)의 상단들보다 낮은 레벨에 형성될 수 있다. 상기 제1 채널 영역(31A)은 버퍼 층(33)을 관통하여 상기 기판(21)에 접촉될 수 있다.
도 11을 참조하면, 제2 반도체 층(37)의 상단은 제1 채널 영역(31A)의 상단보다 높은 레벨에 돌출될 수 있다. 상기 제1 채널 영역(31A) 및 기판(21) 사이에 버퍼 층(33)이 개재될 수 있다. 상기 버퍼 층(33)은 상기 제1 채널 영역(31A)의 바닥 및 측면을 감쌀 수 있다.
도 12를 참조하면, 제2 반도체 층(37)의 상단은 제1 채널 영역(31A)의 상단보다 높은 레벨에 돌출될 수 있다. 상기 제1 채널 영역(31A)은 버퍼 층(33)을 완전히 관통하여 기판(21) 내에 침투될 수 있다.
도 13을 참조하면, 본 발명의 기술적 사상의 실시 예에 따른 반도체 소자는 엔모스(NMOS)영역을 갖는 기판(21) 상에 형성된 소자 분리 층(27), 제1 채널 영역(31A), 버퍼 층(33), 제1 드레인 영역(39D), 제1 소스 영역(39S), 제1 게이트 유전 층(51), 제1 게이트 전극(53), 제1 스페이서(55), 층간 절연 층(61), 및 컨택 플러그들(63, 64)을 포함할 수 있다. 상기 제1 채널 영역(31A)은 상기 버퍼 층(33)을 관통하여 상기 기판(21)에 접촉될 수 있다.
도 14를 참조하면, 제1 채널 영역(31A) 및 기판(21) 사이에 버퍼 층(33)이 개재될 수 있다.
도 15를 참조하면, 제1 채널 영역(31A)은 버퍼 층(33)을 완전히 관통하여 기판(21) 내에 침투될 수 있다.
도 16을 참조하면, 제2 반도체 층(37)의 상단은 제1 채널 영역(31A)의 상단보다 높은 레벨에 돌출될 수 있다. 상기 제1 채널 영역(31A)은 버퍼 층(33)을 관통하여 상기 기판(21)에 접촉될 수 있다.
도 17을 참조하면, 제2 반도체 층(37)의 상단은 제1 채널 영역(31A)의 상단보다 높은 레벨에 돌출될 수 있다. 상기 제1 채널 영역(31A) 및 기판(21) 사이에 버퍼 층(33)이 개재될 수 있다.
도 18을 참조하면, 제2 반도체 층(37)의 상단은 제1 채널 영역(31A)의 상단보다 높은 레벨에 돌출될 수 있다. 상기 제1 채널 영역(31A)은 버퍼 층(33)을 완전히 관통하여 기판(21) 내에 침투될 수 있다.
도 19 내지 도 24는 본 발명의 기술적 사상의 실시 예에 따른 반도체 소자의 형성 방법을 설명하기 위한 단면도들 이다.
도 19를 참조하면, 엔모스(NMOS)영역 및 피모스(PMOS)영역을 갖는 기판(21) 상에 패드 층(22L)이 형성될 수 있다. 상기 패드 층(22L)은 실리콘산화물과 같은 절연물을 포함할 수 있다.
도 20을 참조하면, 상기 패드 층(22L) 및 상기 기판(21)을 패터닝하여 패드 패턴(22) 및 리세스 영역(21R)이 형성될 수 있다. 상기 리세스 영역(21R)에 의하여 상기 기판(21) 상에 제1 채널 영역(31)이 한정될 수 있다.
도 21을 참조하면, 상기 기판(21) 내에 소자 분리 층(27)이 형성될 수 있다.
도 22를 참조하면, 버퍼 층(33)이 형성될 수 있다. 상기 버퍼 층(33) 상에 제1 반도체 층(35) 및 스트레서(stressor; 35S)가 형성될 수 있다.
도 23을 참조하면, 상기 제1 반도체 층(35) 상에 제2 반도체 층(37)이 형성될 수 있다. 상기 제1 반도체 층(35) 및 상기 제2 반도체 층(37)은 헤테로구조(heterostructure)를 구성할 수 있다.
도 24를 참조하면, 상기 스트레서(35S) 상에 상부 버퍼 층(43)이 형성될 수 있다. 상기 상부 버퍼 층(43) 상에 제2 채널 영역(45)이 형성될 수 있다.
도 1을 다시 한번 참조하면, 상기 패드 패턴(22)이 제거될 수 있다. 상기 제1 채널 영역(31)의 일면에 형성된 상기 제1 반도체 층(35) 및 상기 제2 반도체 층(37)은 제1 드레인 영역(39D)을 구성할 수 있다. 상기 제1 채널 영역(31)의 다른 일면에 형성된 상기 제1 반도체 층(35) 및 상기 제2 반도체 층(37)은 제1 소스 영역(39S)을 구성할 수 있다. 제1 게이트 유전 층(51), 제1 게이트 전극(53), 제2 드레인 영역(45D), 제2 소스 영역(45S), 제2 게이트 유전 층(52), 제2 게이트 전극(54), 및 컨택 플러그들(63, 64, 65, 66)이 형성될 수 있다. 상기 컨택 플러그들(63, 64, 65, 66)은 제1 컨택 플러그(63), 제2 컨택 플러그(64), 제3 컨택 플러그(65), 및 제4 컨택 플러그(66)를 포함할 수 있다.
도 25 내지 도 34는 본 발명의 기술적 사상의 실시 예에 따른 반도체 소자의 형성 방법을 설명하기 위한 단면도들 이다.
도 25를 참조하면, 엔모스(NMOS)영역 및 피모스(PMOS)영역을 갖는 기판(21) 상에 패드 패턴(23) 및 하드마스크 패턴(25)이 형성될 수 있다. 상기 기판(21)은 P-형 불순물들을 갖는 단결정 실리콘 웨이퍼일 수 있다. 상기 패드 패턴(23) 및 상기 하드마스크 패턴(25)은 상기 엔모스(NMOS)영역 내에 형성될 수 있다. 예를 들면, 상기 패드 패턴(23)은 실리콘산화물과 같은 절연물을 포함할 수 있다. 상기 하드마스크 패턴(25)은 상기 기판(21)에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다. 상기 하드마스크 패턴(25)은 실리콘질화물, 실리콘산화물, 폴리실리콘, 또는 이들의 조합을 포함할 수 있다. 상기 패드 패턴(23) 및 상기 하드마스크 패턴(25)의 형성에는 박막 형성 공정 및 패터닝 공정이 적용될 수 있다.
도 26을 참조하면, 상기 하드마스크 패턴(25)을 식각 마스크로 사용하여 상기 기판(21)을 부분적으로 식각하여 리세스 영역(21R)이 형성될 수 있다. 상기 리세스 영역(21R)에 의하여 상기 기판(21) 상에 제1 채널 영역(31)이 한정될 수 있다. 상기 제1 채널 영역(31)은 상기 엔모스(NMOS)영역 내에 형성될 수 있다. 상기 제1 채널 영역(31)은 상기 기판(21)의 일부분에 해당될 수 있다. 상기 제1 채널 영역(31)은 P-형 불순물들을 갖는 단결정 실리콘을 포함할 수 있다.
도 27을 참조하면, 상기 기판(21) 내에 소자 분리 층(27)이 형성될 수 있다. 상기 소자 분리 층(27)은 에스티아이(shallow trench isolation; STI)기술을 이용하여 형성될 수 있다. 상기 소자 분리 층(27)은 실리콘산화물, 실리콘질화물, 실리콘산-질화물, 또는 이들의 조합과 같은 절연물을 포함할 수 있다.
도 28을 참조하면, 버퍼 층(33)이 형성될 수 있다. 상기 버퍼 층(33)은 결정 성장된 물질을 포함할 수 있다. 상기 버퍼 층(33)은 상기 제1 채널 영역(31) 양측의 상기 기판(21) 상에 선택적으로 형성될 수 있다. 상기 버퍼 층(33)은 상기 제1 채널 영역(31)의 상단보다 낮은 레벨에 형성될 수 있다. 상기 버퍼 층(33)보다 높은 레벨에 상기 제1 채널 영역(31)의 측면들이 노출될 수 있다.
상기 버퍼 층(33)은 AlxGa1 - xN (0 < X ≤ 1) 그레이드(grade) 구조를 포함할 수 있다. 상기 버퍼 층(33) 내에서 Al의 함량은 상기 기판(21)에 가까울수록 상대적으로 높고 상기 버퍼 층(33)의 상단에 가까울수록 상대적으로 낮을 수 있다. 예를 들면, 상기 버퍼 층(33)은 차례로 적층된 제1 층 내지 제6 층을 포함할 수 있다. 상기 버퍼 층(33)의 제1 층은 AlN 층이고 상기 기판(21)에 접촉될 수 있다. 상기 버퍼 층(33)의 제2 층은 AlxGa1 - xN (0.7 ≤ X < 1) 층이고 상기 제1 층 상에 형성될 수 있다. 상기 버퍼 층(33)의 제3 층은 AlxGa1 - xN (0.5 ≤ X < 0.7) 층이고 상기 제2 층 상에 형성될 수 있다. 상기 버퍼 층(33)의 제4 층은 AlxGa1 - xN (0.3 ≤ X < 0.5) 층이고 상기 제3 층 상에 형성될 수 있다. 상기 버퍼 층(33)의 제5 층은 AlxGa1-xN (0.05 ≤ X < 0.3) 층이고 상기 제4 층 상에 형성될 수 있다. 상기 버퍼 층(33)의 제6 층은 AlxGa1 - xN (0 < X < 0.05) 층이고 상기 제5 층 상에 형성될 수 있다.
도 29를 참조하면, 상기 버퍼 층(33) 상에 제1 반도체 층(35) 및 스트레서(stressor; 35S)가 형성될 수 있다. 상기 제1 반도체 층(35)은 상기 엔모스(NMOS)영역 내에 형성될 수 있다. 상기 스트레서(stressor; 35S)는 상기 피모스(PMOS)영역 내에 형성될 수 있다. 상기 제1 반도체 층(35) 및 상기 스트레서(stressor; 35S)는 동일한 공정을 이용하여 동시에 형성될 수 있다.
상기 제1 반도체 층(35) 및 상기 스트레서(stressor; 35S)는 동일 물질을 포함할 수 있다. 상기 제1 반도체 층(35) 및 상기 스트레서(stressor; 35S)는 상기 제1 채널 영역(31)보다 격자 상수가 작은 물질을 포함할 수 있다. 예를 들면, 상기 제1 반도체 층(35) 및 상기 스트레서(stressor; 35S)는 GaN을 포함할 수 있다. 상기 제2 반도체 층(37)은 상기 제1 채널 영역(31)의 측면에 직접적으로 접촉될 수 있다. 상기 제1 반도체 층(35) 및 상기 스트레서(stressor; 35S)는 상기 버퍼 층(33)보다 두꺼울 수 있다.
도 30을 참조하면, 상기 피모스(PMOS)영역을 덮고 상기 엔모스(NMOS)영역을 노출하는 제1 마스크 패턴(36)이 형성될 수 있다. 상기 제1 반도체 층(35) 상에 제2 반도체 층(37)이 형성될 수 있다. 상기 제2 반도체 층(37)은 상기 제1 반도체 층(35)과 다른 물질을 포함할 수 있다. 예를 들면, 상기 제2 반도체 층(37)은 AlGaN을 포함할 수 있다. 상기 제1 반도체 층(35) 및 상기 제2 반도체 층(37)은 헤테로구조(heterostructure)를 구성할 수 있다. 상기 제1 채널 영역(31)의 일면에 형성된 상기 제1 반도체 층(35) 및 상기 제2 반도체 층(37)은 제1 드레인 영역(39D)을 구성할 수 있다. 상기 제1 채널 영역(31)의 다른 일면에 형성된 상기 제1 반도체 층(35) 및 상기 제2 반도체 층(37)은 제1 소스 영역(39S)을 구성할 수 있다.
도 31을 참조하면, 상기 제1 마스크 패턴(36)이 제거될 수 있다. 상기 엔모스(NMOS)영역을 덮고 상기 피모스(PMOS)영역을 노출하는 제2 마스크 패턴(42)이 형성될 수 있다. 상기 스트레서(35S) 상에 상부 버퍼 층(43)이 형성될 수 있다. 상기 상부 버퍼 층(43)의 두께는 상기 스트레서(35S)보다 얇을 수 있다. 상기 상부 버퍼 층(43)은 상기 버퍼 층(33)과 유사한 방법으로 형성될 수 있다. 상기 상부 버퍼 층(43)은 AlxGa1 - xN (0 < X ≤ 1) 그레이드(grade) 구조를 포함할 수 있다. 상기 상부 버퍼 층(43) 내에서 Al의 함량은 상기 스트레서(stressor; 35S)에 가까울수록 상대적으로 높고 상기 상부 버퍼 층(43)의 상단에 가까울수록 상대적으로 낮을 수 있다.
도 32를 참조하면, 상기 상부 버퍼 층(43) 상에 제2 채널 영역(45)이 형성될 수 있다. 상기 제2 채널 영역(45)은 상기 스트레서(stressor; 35S)와 다른 반도체 층을 포함할 수 있다. 상기 제2 채널 영역(45)은 상기 스트레서(stressor; 35S)보다 격자 상수가 큰 반도체 층을 포함할 수 있다. 상기 제2 채널 영역(45)은 상기 기판(21)과 다른 물질을 포함할 수 있다. 예를 들면, 상기 제2 채널 영역(45)은 N형 불순물들을 갖는 Ge 층을 포함할 수 있다.
도 33을 참조하면, 상기 제2 마스크 패턴(42)이 제거될 수 있다. 상기 패드 패턴(23) 및 상기 하드마스크 패턴(25)이 제거될 수 있다.
도 34를 참조하면, 상기 제1 채널 영역(31) 상에 제1 게이트 유전 층(51), 제1 게이트 전극(53), 및 제1 스페이서(55)가 형성될 수 있다. 상기 제2 채널 영역(45) 상에 제2 게이트 유전 층(52), 제2 게이트 전극(54), 및 제2 스페이서(56)가 형성될 수 있다. 상기 제2 게이트 전극(54)의 양측에 인접한 상기 제2 채널 영역(45) 내에 제2 드레인 영역(45D) 및 제2 소스 영역(45S)이 형성될 수 있다.
상기 제1 게이트 유전 층(51)은 실리콘 산화물, 실리콘 질화물, 실리콘 산-질화물, 고 유전물(High-K dielectrics), 또는 이들의 조합을 포함할 수 있다. 상기 제1 게이트 전극(53)은 금속, 금속 질화물, 금속 산화물, 금속 실리사이드, 폴리실리콘, 도전성 카본, 또는 이들의 조합을 포함할 수 있다. 상기 제1 스페이서(55)는 실리콘 산화물, 실리콘 질화물, 실리콘 산-질화물, 또는 이들의 조합을 포함할 수 있다.
상기 제2 드레인 영역(45D) 및 상기 제2 소스 영역(45S)은 P형 불순물들을 갖는 Ge 층을 포함할 수 있다. 상기 제2 게이트 유전 층(52)은 실리콘 산화물, 실리콘 질화물, 실리콘 산-질화물, 고 유전물(High-K dielectrics), 또는 이들의 조합을 포함할 수 있다. 상기 제2 게이트 전극(54)은 금속, 금속 질화물, 금속 산화물, 금속 실리사이드, 폴리실리콘, 도전성 카본, 또는 이들의 조합을 포함할 수 있다. 상기 제2 스페이서(56)는 실리콘 산화물, 실리콘 질화물, 실리콘 산-질화물, 또는 이들의 조합을 포함할 수 있다.
도 2를 다시 한번 참조하면, 층간 절연 층(61) 및 컨택 플러그들(63, 64, 65, 66)이 형성될 수 있다. 상기 컨택 플러그들(63, 64, 65, 66)은 제1 컨택 플러그(63), 제2 컨택 플러그(64), 제3 컨택 플러그(65), 및 제4 컨택 플러그(66)를 포함할 수 있다. 상기 층간 절연 층(61)은 실리콘 산화물, 실리콘 질화물, 실리콘 산-질화물, 저 유전물(Low-K dielectrics), 또는 이들의 조합을 포함할 수 있다. 상기 컨택 플러그들(63, 64, 65, 66)은 금속 층, 금속 질화물 층, 금속 산화물 층, 금속 실리사이드 층, 폴리실리콘 층, 반도체 층, 오믹 콘택 층, 또는 이들의 조합을 포함할 수 있다.
도 35 내지 도 43은 본 발명의 기술적 사상의 실시 예에 따른 반도체 소자의 형성 방법을 설명하기 위한 단면도들 이다.
도 35를 참조하면, 엔모스(NMOS)영역 및 피모스(PMOS)영역을 갖는 기판(21) 상에 소자 분리 층(27)이 형성될 수 있다.
도 36을 참조하면, 버퍼 층(33)이 형성될 수 있다.
도 37을 참조하면, 상기 버퍼 층(33) 상에 제1 반도체 층(35) 및 스트레서(stressor; 35S)가 형성될 수 있다.
도 38을 참조하면, 상기 피모스(PMOS)영역을 덮고 상기 엔모스(NMOS)영역을 노출하는 제1 마스크 패턴(71)이 형성될 수 있다. 상기 제1 반도체 층(35) 상에 제2 반도체 층(37)이 형성될 수 있다.
도 39를 참조하면, 제2 마스크 패턴(72)이 형성될 수 있다. 상기 제2 반도체 층(37), 상기 제1 반도체 층(35), 및 상기 버퍼 층(33)을 패터닝하여 채널 트렌치(31T)가 형성될 수 있다. 상기 채널 트렌치(31T)의 일측에 형성된 상기 제1 반도체 층(35) 및 상기 제2 반도체 층(37)은 제1 드레인 영역(39D)을 구성할 수 있다. 상기 채널 트렌치(31T)의 다른 일측에 형성된 상기 제1 반도체 층(35) 및 상기 제2 반도체 층(37)은 제1 소스 영역(39S)을 구성할 수 있다. 상기 채널 트렌치(31T)의 바닥에 상기 기판(21)이 노출될 수 있다.
도 40을 참조하면, 상기 채널 트렌치(31T) 내에 제1 채널 영역(31A)이 형성될 수 있다. 상기 제1 마스크 패턴(71) 및 상기 제2 마스크 패턴(72)이 제거될 수 있다.
도 41을 참조하면, 상기 엔모스(NMOS)영역을 덮고 상기 피모스(PMOS)영역을 노출하는 제3 마스크 패턴(73)이 형성될 수 있다. 상기 스트레서(35S) 상에 상부 버퍼 층(43)이 형성될 수 있다. 상기 상부 버퍼 층(43) 상에 제2 채널 영역(45)이 형성될 수 있다.
도 42를 참조하면, 상기 제3 마스크 패턴(73)이 제거될 수 있다.
도 43을 참조하면, 제1 게이트 유전 층(51), 제1 게이트 전극(53), 및 제1 스페이서(55)가 형성될 수 있다. 제2 드레인 영역(45D), 제2 소스 영역(45S), 제2 게이트 유전 층(52), 제2 게이트 전극(54), 및 제2 스페이서(56)가 형성될 수 있다.
도 7을 다시 한번 참조하면, 층간 절연 층(61) 및 컨택 플러그들(63, 64, 65, 66)이 형성될 수 있다. 상기 컨택 플러그들(63, 64, 65, 66)은 제1 컨택 플러그(63), 제2 컨택 플러그(64), 제3 컨택 플러그(65), 및 제4 컨택 플러그(66)를 포함할 수 있다.
도 44 및 도 45는 본 발명의 기술적 사상의 실시 예에 따른 전자 장치의 시스템 블록도들 이다.
도 44를 참조하면, 도 1 내지 도 43을 참조하여 설명한 것과 유사한 반도체 소자는 전자 시스템(2100)에 적용될 수 있다. 상기 전자 시스템(2100)은 바디(Body; 2110), 마이크로프로세서 (MicroProcessor; 2120), 파워(Power; 2130), 기능 유닛(Function Unit; 2140), 및 디스플레이 컨트롤러(Display Controller; 2150)를 포함할 수 있다. 상기 바디(2110)는 인쇄 회로기판(PCB)으로 형성된 마더 보드(Mother Board)일 수 있다. 상기 마이크로프로세서(2120), 상기 파워(2130), 상기 기능 유닛(2140), 및 상기 디스플레이 컨트롤러(2150)는 상기 바디(2110)에 장착될 수 있다. 상기 바디(2110)의 내부 혹은 상기 바디(2110)의 외부에 디스플레이(2160)가 배치될 수 있다. 예를 들면, 상기 디스플레이(2160)는 상기 바디(2110)의 표면에 배치되어 상기 디스플레이 컨트롤러(2150)에 의해 프로세스 된 이미지를 표시할 수 있다.
상기 파워(2130)는 외부 배터리 등으로부터 일정 전압을 공급받아 이를 요구되는 전압 레벨로 분기하여 상기 마이크로프로세서(2120), 상기 기능 유닛(2140), 상기 디스플레이 컨트롤러(2150) 등으로 공급하는 역할을 할 수 있다. 상기 마이크로프로세서(2120)는 상기 파워(2130)로부터 전압을 공급받아 상기 기능 유닛(2140)과 상기 디스플레이(2160)를 제어할 수 있다. 상기 기능 유닛(2140)은 다양한 전자 시스템(2100)의 기능을 수행할 수 있다. 예를 들어, 상기 전자 시스템(2100)이 스마트 폰인 경우 상기 기능 유닛(2140)은 다이얼링, 또는 외부 장치(External Apparatus; 2170)와의 교신으로 상기 디스플레이(2160)로의 영상 출력, 스피커로의 음성 출력 등과 같은 휴대폰 기능을 수행할 수 있는 여러 구성요소들을 포함할 수 있으며, 카메라가 함께 장착된 경우 카메라 이미지 프로세서(Camera Image Processor)의 역할을 할 수 있다.
응용 실시 예에서, 상기 전자 시스템(2100)이 용량 확장을 위해 메모리 카드 등과 연결되는 경우, 상기 기능 유닛(2140)은 메모리 카드 컨트롤러일 수 있다. 상기 기능 유닛(2140)은 유선 혹은 무선의 통신 유닛(Communication Unit; 2180)을 통해 상기 외부 장치(2170)와 신호를 주고 받을 수 있다. 더 나아가서, 상기 전자 시스템(2100)이 기능 확장을 위해 유에스비(Universal Serial Bus; USB) 등을 필요로 하는 경우, 상기 기능 유닛(2140)은 인터페이스 컨트롤러(Interface Controller)의 역할을 할 수 있다. 이에 더하여, 상기 기능 유닛(2140)은 대용량 저장 장치를 포함할 수 있다.
도 1 내지 도 43을 참조하여 설명한 것과 유사한 반도체 소자는 상기 기능 유닛(2140) 또는 상기 마이크로 프로세서(2120)에 적용될 수 있다. 예를 들면, 상기 마이크로프로세서(2120)는 상기 버퍼 층(33), 상기 제1 드레인 영역(39D), 및 상기 스트레서(stressor; 35S)를 포함할 수 있다.
도 45를 참조하면, 전자 시스템(2400)은 본 발명 기술적 사상의 다양한 실시 예들에 의한 반도체 소자들 중 적어도 하나를 포함할 수 있다. 전자 시스템(2400)은 모바일 기기 또는 컴퓨터를 제조하는데 사용될 수 있다. 예를 들어, 상기 전자 시스템(2400)은 메모리 시스템(2412), 마이크로프로세서(2414), 램(2416), 버스(2420), 및 유저 인터페이스(2418)를 포함할 수 있다. 상기 마이크로프로세서(2414), 상기 메모리 시스템(2412), 및 상기 유저 인터페이스(2418)는 상기 버스(2420)를 경유하여 상호 접속될 수 있다. 상기 유저 인터페이스(2418)는 상기 전자 시스템(2400)으로 데이터를 입력하거나 상기 전자 시스템(2400)으로부터 데이터를 출력하는데 사용될 수 있다. 상기 마이크로프로세서(2414)는 상기 전자 시스템(2400)을 프로그램 및 컨트롤할 수 있다. 상기 램(2416)은 상기 마이크로프로세서(2414)의 동작 메모리로 사용될 수 있다. 상기 마이크로프로세서(2414), 상기 램(2416) 및/또는 다른 구성 요소들은 단일 패키지 내에 조립될 수 있다. 상기 메모리 시스템(2412)은 상기 마이크로프로세서(2414) 동작용 코드들, 상기 마이크로프로세서(2414)에 의해 처리된 데이터, 또는 외부 입력 데이터를 저장할 수 있다. 상기 메모리 시스템(2412)은 컨트롤러 및 메모리를 포함할 수 있다.
도 1 내지 도 43을 참조하여 설명한 것과 유사한 반도체 소자는 상기 마이크로프로세서(2414), 상기 램(2416), 또는 상기 메모리 시스템(2412)에 적용될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들면, 본 발명의 기술적 사상은 핀펫(fin FET), 나노와이어 트랜지스터(nanowire transistor), 및 3-D 트랜지스터에 확장 적용될 수 있다.
21: 기판 22L: 패드 층
22, 23: 패드 패턴 25: 하드마스크 패턴
27: 소자 분리 층 31, 31A: 제1 채널 영역
33: 버퍼 층 35: 제1 반도체 층
35S: 스트레서(stressor) 36, 71: 제1 마스크 패턴
37: 제2 반도체 층 39D: 제1 드레인 영역
39S: 제1 소스 영역 42, 72: 제2 마스크 패턴
43: 상부 버퍼 층 45: 제2 채널 영역
45D: 제2 드레인 영역 45S: 제2 소스 영역
51: 제1 게이트 유전 층 52: 제2 게이트 유전 층
53: 제1 게이트 전극 54: 제2 게이트 전극
55: 제1 스페이서 56: 제2 스페이서
61: 층간 절연 층 63, 64, 65, 66: 컨택 플러그
73: 제3 마스크 패턴
2100: 전자 시스템
2110: 바디 2120: 마이크로 프로세서
2130: 파워 2140: 기능 유닛
2150: 디스플레이 컨트롤러 2160: 디스플레이
2170: 외부 장치 2180: 통신 유닛
2400: 전자 시스템
2412: 메모리 시스템 2414: 마이크로프로세서
2416: 램 2418: 유저 인터페이스
2420: 버스

Claims (20)

  1. 엔모스(NMOS)영역 및 피모스(PMOS)영역을 갖는 기판;
    상기 기판 상의 버퍼 층;
    상기 버퍼 층 상의 헤테로구조(heterostructure)를 가지며 서로 떨어진 제1 드레인 영역 및 제1 소스 영역;
    상기 제1 드레인 영역 및 상기 제1 소스 영역 사이의 제1 채널 영역;
    상기 제1 채널 영역 상의 제1 게이트 전극;
    상기 버퍼 층 상의 서로 떨어진 제2 드레인 영역 및 제2 소스 영역;
    상기 제2 드레인 영역 및 상기 제2 소스 영역 사이의 상기 제1 채널 영역과 다른 물질을 갖는 제2 채널 영역; 및
    상기 제2 채널 영역 상의 제2 게이트 전극을 포함하되,
    상기 제1 드레인 영역, 상기 제1 소스 영역, 상기 제1 채널 영역, 및 상기 제1 게이트 전극은 상기 엔모스(NMOS)영역 내에 형성되고,
    상기 제2 드레인 영역, 상기 제2 소스 영역, 상기 제2 채널 영역, 및 상기 제2 게이트 전극은 상기 피모스(PMOS)영역 내에 형성된반도체소자.
  2. 제1 항에 있어서,
    상기 버퍼 층은 AlxGa1-xN (0 < X ≤ 1) 그레이드(grade) 구조를 포함하되,
    상기 버퍼 층 내에서 Al의 함량은 상기 기판에 가까울수록 상대적으로 높고 상기 제1 드레인 영역 및 상기 제1 소스 영역에 가까울수록 상대적으로 낮은 반도체소자.
  3. 제1 항에 있어서,
    상기 제1 채널 영역은 상기 제1 드레인 영역 및 상기 제1 소스 영역과 다른 반도체층을포함하는 반도체소자.
  4. 제1 항에 있어서,
    상기 제1 채널 영역은 상기 버퍼 층을 관통하여 상기 기판에 접촉된 반도체소자.
  5. 제1 항에 있어서,
    상기 제1 채널 영역 및 상기 기판은 P형 불순물을 갖는 단결정 실리콘을 포함하는 반도체소자.
  6. 제1 항에 있어서,
    상기 버퍼 층은 상기 기판 및 상기 제1 채널 영역 사이에 보존된 반도체소자.
  7. 제1 항에 있어서,
    상기 제1 드레인 영역 및 상기 제1 소스 영역의 각각은 제1 반도체 층 및 상기 제1 반도체 층 상에 직접적으로 접촉된 제2 반도체 층을 포함하되,
    상기 제1 반도체 층은 상기 제1 채널 영역 및 상기 버퍼 층에 직접적으로 접촉된 반도체 소자.
  8. 제7 항에 있어서,
    상기 제1 채널 영역의 상단은 상기 제1 반도체 층의 상단보다 높은 레벨에 형성된 반도체 소자.
  9. 제7 항에 있어서,
    상기 제2 반도체 층은 상기 제1 채널 영역에 직접적으로 접촉된 반도체 소자.
  10. 제7 항에 있어서,
    상기 제1 채널 영역의 상단은 상기 제2 반도체 층의 상단보다 낮은 레벨에 형성된 반도체 소자.
  11. 제7 항에 있어서,
    상기 제1 게이트 전극의 하단은 상기 제2 반도체 층의 상단보다 낮은 레벨에 형성된 반도체 소자.
  12. 제7 항에 있어서,
    상기 제1 반도체 층은 GaN을 포함하고,
    상기 제2 반도체 층은 AlGaN을 포함하는 반도체 소자.
  13. 제7 항에 있어서,
    상기 버퍼 층 및 상기 제2 채널 영역 사이의 스트레서(stressor); 및
    상기 스트레서(stressor) 및 상기 제2 채널 영역 사이의 상부 버퍼 층을 더 포함하되,
    상기 스트레서(stressor)는 상기 제1 반도체 층과 동일 물질을 갖는 반도체 소자.
  14. 제13 항에 있어서,
    상기 스트레서(stressor)는 상기 제1 반도체 층과 실질적으로 동일한 두께를 갖는 반도체 소자.
  15. 제13 항에 있어서,
    상기 스트레서(stressor)는 상기 버퍼 층 및 상기 제2 드레인 영역 사이에 신장되고, 상기 스트레서(stressor)는 상기 버퍼 층 및 상기 제2 소스 영역 사이에 신장되며,
    상기 상부 버퍼 층은 상기 스트레서(stressor) 및 상기 제2 드레인 영역 사이에 신장되고, 상기 상부 버퍼 층은 상기 스트레서(stressor) 및 상기 제2 소스 영역 사이에 신장된 반도체 소자.
  16. 제13 항에 있어서,
    상기 상부 버퍼 층은 AlxGa1-xN (0 < X ≤ 1) 그레이드(grade) 구조를 포함하되,
    상기 상부 버퍼 층 내에서 Al의 함량은 상기 스트레서(stressor)에 가까울수록 상대적으로 높고 상기 제2 채널 영역, 상기 제2 드레인 영역, 및 상기 제2 소스 영역에 가까울수록 상대적으로 낮은 반도체소자.
  17. 제13 항에 있어서,
    상기 제2 채널 영역은 N형 불순물들을 갖는 Ge층을 포함하고,
    상기 제2 드레인 영역 및 상기 제2 소스 영역의 각각은 P형 불순물들을 갖는 Ge층을 포함하는 반도체 소자.
  18. 기판 상의 버퍼 층;
    상기 버퍼 층 상의 헤테로구조(heterostructure)를 가지며 서로 떨어진 드레인 영역 및 소스 영역;
    상기 드레인 영역 및 상기 소스 영역 사이의 상기 드레인 영역 및 상기 소스 영역과 다른 반도체 층을 갖는 채널 영역; 및
    상기 채널 영역 상의 게이트 전극을 포함하는 반도체소자.
  19. 기판 상의 버퍼 층;
    상기 버퍼 층 상의 스트레서(stressor);
    상기 스트레서(stressor) 상의 상부 버퍼 층;
    상기 상부 버퍼 층 상에 직접적으로 접촉된 드레인 영역,채널 영역, 및 소스영역; 및
    상기 채널 영역 상의 게이트 전극을 포함하되,
    상기 버퍼 층은 AlxGa1 - xN (0 < X ≤ 1) 그레이드(grade) 구조를 포함하며,
    상기 버퍼 층 내에서 Al의 함량은 상기 기판에 가까울수록 상대적으로 높고 상기 스트레서(stressor)에 가까울수록 상대적으로 낮으며,
    상기 채널 영역은 상기 드레인 영역 및 상기 소스 영역의 사이에 형성된 반도체소자.
  20. 엔모스(NMOS)영역 및 피모스(PMOS)영역을 갖는 기판을 준비하고,
    상기 기판 상에 버퍼 층을 형성하고,
    상기 버퍼 층 상에 헤테로구조(heterostructure)를 가지며 서로 떨어진 제1 드레인 영역 및 제1 소스 영역을 형성하고,
    상기 제1 드레인 영역 및 상기 제1 소스 영역 사이에 제1 채널 영역을 형성하고,
    상기 버퍼 층 상에 서로 떨어진 제2 드레인 영역 및 제2 소스 영역을 형성하고,
    상기 제2 드레인 영역 및 상기 제2 소스 영역 사이에 상기 제1 채널 영역과 다른 물질을 갖는 제2 채널 영역을 형성하고,
    상기 제1 채널 영역 상에 제1 게이트 전극을 형성하고,
    상기 제2 채널 영역 상에 제2 게이트 전극을 형성하는 것을 포함하되,
    상기 제1 드레인 영역, 상기 제1 소스 영역, 상기 제1 채널 영역, 및 상기 제1 게이트 전극은 상기 엔모스(NMOS)영역 내에 형성되고,
    상기 제2 드레인 영역, 상기 제2 소스 영역, 상기 제2 채널 영역, 및 상기 제2 게이트 전극은 상기 피모스(PMOS)영역 내에 형성된 반도체 소자 형성 방법.
KR1020140173277A 2014-12-04 2014-12-04 헤테로구조를 갖는 반도체 소자 및 그 형성 방법 KR20160067640A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140173277A KR20160067640A (ko) 2014-12-04 2014-12-04 헤테로구조를 갖는 반도체 소자 및 그 형성 방법
CN201510870476.5A CN105679759A (zh) 2014-12-04 2015-12-02 具有异质结构的半导体器件及其形成方法
US14/958,078 US20160163704A1 (en) 2014-12-04 2015-12-03 Semiconductor device having heterogeneous structure and method forming the same
US15/652,386 US20170317083A1 (en) 2014-12-04 2017-07-18 Semiconductor device having heterogeneous structure and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140173277A KR20160067640A (ko) 2014-12-04 2014-12-04 헤테로구조를 갖는 반도체 소자 및 그 형성 방법

Publications (1)

Publication Number Publication Date
KR20160067640A true KR20160067640A (ko) 2016-06-14

Family

ID=56095020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140173277A KR20160067640A (ko) 2014-12-04 2014-12-04 헤테로구조를 갖는 반도체 소자 및 그 형성 방법

Country Status (3)

Country Link
US (2) US20160163704A1 (ko)
KR (1) KR20160067640A (ko)
CN (1) CN105679759A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019066958A1 (en) * 2017-09-29 2019-04-04 Intel Corporation IMPROVED CONTACTS OF N-TYPE L-CHANNEL CHANNEL TRANSISTORS

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160067640A (ko) * 2014-12-04 2016-06-14 삼성전자주식회사 헤테로구조를 갖는 반도체 소자 및 그 형성 방법
CN106757128A (zh) * 2016-11-30 2017-05-31 彭州市运达知识产权服务有限公司 一种室内增氧装置
US11670637B2 (en) * 2019-02-19 2023-06-06 Intel Corporation Logic circuit with indium nitride quantum well
CN111627908B (zh) * 2020-05-29 2023-08-29 宁波铼微半导体有限公司 一种GaN基CMOS器件及其制备方法
CN113035783B (zh) * 2021-03-12 2022-07-22 浙江集迈科微电子有限公司 石墨烯器件与GaN器件异质集成结构及制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138649B2 (en) * 2001-08-09 2006-11-21 Amberwave Systems Corporation Dual-channel CMOS transistors with differentially strained channels
DE502006003285D1 (de) * 2005-09-30 2009-05-07 Basf Se Verfahren zur auftrennung stereoisomerer verbindungen
US8183556B2 (en) * 2005-12-15 2012-05-22 Intel Corporation Extreme high mobility CMOS logic
DE102006033296A1 (de) * 2006-07-17 2008-01-31 Manz Automation Ag Anlage zur Strukturierung von Solarmodulen
US7759142B1 (en) * 2008-12-31 2010-07-20 Intel Corporation Quantum well MOSFET channels having uni-axial strain caused by metal source/drains, and conformal regrowth source/drains
US8816391B2 (en) * 2009-04-01 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain engineering of devices with high-mobility channels
KR101067124B1 (ko) * 2009-09-08 2011-09-22 삼성전기주식회사 반도체 소자 및 그 제조 방법
US8835988B2 (en) * 2011-06-06 2014-09-16 Eta Semiconductor Inc. Hybrid monolithic integration
US8710490B2 (en) * 2012-09-27 2014-04-29 Intel Corporation Semiconductor device having germanium active layer with underlying parasitic leakage barrier layer
KR20140095738A (ko) * 2013-01-25 2014-08-04 삼성전자주식회사 트랜지스터 및 그 제조 방법
US9685345B2 (en) * 2013-11-19 2017-06-20 Nxp Usa, Inc. Semiconductor devices with integrated Schottky diodes and methods of fabrication
US9123569B1 (en) * 2014-03-06 2015-09-01 International Business Machines Corporation Complementary metal-oxide-semiconductor structure with III-V and silicon germanium transistors on insulator
US9202920B1 (en) * 2014-07-31 2015-12-01 Stmicroelectronics, Inc. Methods for forming vertical and sharp junctions in finFET structures
KR20160067640A (ko) * 2014-12-04 2016-06-14 삼성전자주식회사 헤테로구조를 갖는 반도체 소자 및 그 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019066958A1 (en) * 2017-09-29 2019-04-04 Intel Corporation IMPROVED CONTACTS OF N-TYPE L-CHANNEL CHANNEL TRANSISTORS
US11515420B2 (en) 2017-09-29 2022-11-29 Intel Corporation Contacts to n-type transistors with X-valley layer over L-valley channels

Also Published As

Publication number Publication date
US20170317083A1 (en) 2017-11-02
CN105679759A (zh) 2016-06-15
US20160163704A1 (en) 2016-06-09

Similar Documents

Publication Publication Date Title
US20210233908A1 (en) Through gate fin isolation
KR102166238B1 (ko) 강화된 온 상태 및 오프 상태 성능을 위한 임계 전압 스위칭이 있는 강유전체 기반 전계 효과 트랜지스터
US9741811B2 (en) Integrated circuit devices including source/drain extension regions and methods of forming the same
TWI506787B (zh) 在鍺主動層下方有擴散障壁層之半導體裝置
KR101710466B1 (ko) 게르마늄 또는 iii-v족 활성층을 갖는 깊은 gaa 반도체 소자
US20170317083A1 (en) Semiconductor device having heterogeneous structure and method of forming the same
KR102152285B1 (ko) 스트레서를 갖는 반도체 소자 및 그 형성 방법
US20180358450A1 (en) Semiconductor devices
KR20180021123A (ko) 기판 상의 갈륨 질화물(GaN) 트랜지스터 구조체들
US10804403B2 (en) Method of fabricating semiconductor devices
CN103367440A (zh) 用于FinFET器件的鳍结构
US9679975B2 (en) Semiconductor devices including field effect transistors and methods of forming the same
KR20160008441A (ko) 반도체 장치 및 그 제조 방법
KR102257570B1 (ko) 자기 정렬 게이트 최종 ⅲ-n 트랜지스터
WO2017171700A1 (en) Gallium nitride voltage regulator
CN105185712A (zh) 包括鳍式场效应晶体管的集成电路器件及其形成方法
US10707136B2 (en) Gallium nitride NMOS on Si (111) co-integrated with a silicon PMOS
KR102192571B1 (ko) 버퍼 층을 갖는 반도체 소자 및 그 형성 방법
KR102452964B1 (ko) 반도체 장치의 제조 방법
US9391134B2 (en) Fin field effect transistor, semiconductor device including the same and method of forming the semiconductor device
US20150145067A1 (en) Fin structure
WO2019066871A1 (en) GALLIUM NITRIDE TRANSISTORS WITH MULTIPLE THRESHOLD VOLTAGES AND METHODS OF MAKING SAME
US20110147845A1 (en) Remote Doped High Performance Transistor Having Improved Subthreshold Characteristics

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination