KR20160064000A - 홀 센서 및 홀 센서의 온도 분포에 의한 오프셋의 보상 방법 - Google Patents

Abstract

실리콘 기판 상에 홀 소자 및 홀 소자의 구동 회로 중 발열원이 되는 소자가 근접하여 배치된 홀 센서에 있어서, 홀 소자의 주위에 근접하여 배치한 온도 센서의 신호로부터 상기 홀 소자의 스피닝 커런트에 의한 2방향의 제어 전류의 방향을 벡터적으로 선택함으로써 발열원의 발열에 의한 자기 오프셋의 제거를 가능하게 한다.

Description

홀 센서 및 홀 센서의 온도 분포에 의한 오프셋의 보상 방법{HALL SENSOR AND COMPENSATION METHOD FOR OFFSET CAUSED BY TEMPERATURE DISTRIBUTION IN HALL SENSOR}

본 발명은, 반도체 홀 소자 및 반도체 홀 소자를 구동하는 회로를 구비한 홀 센서에 관한 것이다. 특히 오프셋 전압의 제거가 가능한 홀 센서에 관한 것이다.

처음에 홀 소자에 의한 자계의 검출 원리에 대해서 설명한다. 물질 중에 흐르는 전류에 대해 수직인 자계를 인가하면 그 전류와 자계의 쌍방에 대해 수직인 방향으로 전계(홀 전압)가 발생한다. 이 홀 전압의 크기로부터 자계의 강도를 구하는 것이 홀 소자에 의한 자기 검출의 원리이다.

도 3은 이상적인 홀 효과의 원리에 대해서 설명하기 위한 도면이다. 이상적인 홀 소자를 생각했을 때, 홀 소자 자기 감수부(1)의 폭 W, 길이 L, 전자 이동도 μ, 전류를 흐르게 하기 위한 전원(2)의 인가 전압 Vdd, 인가 자기장을 B로 하면, 전압계(3)로부터 출력되는 홀 전압 VH는

VH=μB(W/L) Vdd

로 표시할 수 있다. 인가 자기장 B에 비례하는 계수가 자기 감도가 되므로, 이 홀 소자의 자기 감도 Kh는,

Kh=μ(W/L) Vdd

로 표시된다.

한편, 실제의 홀 소자에서는 자기장이 인가되어 있지 않을 때에도, 출력 전압이 발생하고 있다. 이 자기장이 0일 때에 출력되는 전압을 오프셋 전압이라고 한다. 오프셋 전압이 발생하는 원인은, 외부로부터 소자에 가해지는 기계적인 응력이나 제조 과정에서의 얼라이먼트 어긋남 등의 소자 내부의 전위 분포의 불균형에 의한 것이라고 생각되고 있다. 실제 응용에 있어서는 오프셋 전압이 0이라고 간주할 수 있도록 보상하는 것이 필요하게 된다.

오프셋 전압의 보상은, 일반적으로 이하의 방법으로 행하고 있다.

도 4는 스피닝 커런트에 의한 오프셋 캔슬 회로의 원리를 나타내는 회로도이다. 홀 소자(10)는 대칭적인 형상으로, 1쌍의 입력 단자에 제어 전류를 흐르게 하고, 다른 1쌍의 출력 단자로부터 출력 전압을 얻기 위해서, 4단자(T1, T2, T3, T4)를 갖고 있다. 홀 소자의 한쪽의 한 쌍의 단자(T1, T2)가 제어 전류 입력 단자가 되는 경우, 다른쪽의 한 쌍의 단자(T3, T4)가 홀 전압 출력 단자가 된다. 이 때, 입력 단자에 전압 Vin을 인가하면, 출력 단자에는 출력 전압 Vh+Vos가 발생한다. 여기서 Vh는 홀 소자가 발생하는 자기장에 비례한 홀 전압, Vos는 오프셋 전압을 나타내고 있다. 다음에, T3, T4를 제어 전류 입력 단자, T1, T2를 홀 전압 출력 단자로 하여, T3, T4 사이에 입력 전압 Vin을 인가하면, 출력 단자에는 전압 -Vh+Vos가 발생한다. S1~S4는 센서 단자 전환 수단이며, 전환 신호 발생기(11)에 의해 N1 혹은 N2의 단자가 선택된다.

이상의 2방향으로 전류를 흐르게 했을 때의 출력 전압을 감산함으로써 오프셋 전압 Vos는 캔슬되어, 자기장에 비례한 출력 전압 2Vh를 얻을 수 있다(예를 들면, 특허 문헌 1 참조).

그러나, 이 오프셋 캔슬 회로에서 오프셋 전압을 완전하게 캔슬할 수 없다. 그 이유를 이하에서 설명한다.

홀 소자는, 도 5에 나타내는 등가 회로로 나타내어진다. 즉, 홀 소자는, 4개의 단자를, 4개의 저항(R1, R2, R3, R4)에서 접속한 브릿지 회로로서 나타내는 것이 가능하다. 상기한 바와 같이 2방향으로 전류를 흐르게 했을 때의 출력 전압을 감산함으로써 오프셋 전압을 캔슬하는 것을 이 모델에 의해 설명한다.

홀 소자의 한쪽의 한 쌍의 단자(T1, T2)에 전압 Vin을 인가하면, 다른쪽의 한 쌍의 단자(T3, T4) 사이에는, 홀 전압

Vouta=(R2*R4-R1*R3)/(R1+R4)/(R2+R3)*Vin

이 출력된다. 한편, 단자(T3, T4)에 전압 Vin을 인가하면, T1, T2에는 홀 전압

Voutb=(R1*R3-R2*R4)/(R3+R4)/(R1+R2)*Vin

이 출력된다.

여기서 2방향의 출력 전압의 차를 취하면,

Vouta-Voutb=(R1-R3)*(R2-R4)*(R2*R4-R1*R3)/(R1+R4)/(R2+R3)/(R3+R4)/(R1+R2) *Vin

이 된다. 따라서, 오프셋 전압은 각각의 등가 회로의 저항(R1, R2, R3, R4)이 상이한 경우에서도 R1=R3 혹은 R2=R4이면 오프셋을 캔슬할 수 있다. 이 경우, 전압을 인가하는 단자를 바꾸어도 각 저항값은 변화하지 않는 것을 전제로 하고 있다. 그러나, 이 전제를 만족시키지 않는 경우, 예를 들면 일방향에 있어서 R1=R3으로 한 경우에서도, 타방향에 있어서 이 관계를 만족시킬 수 없게 된 경우, 상기 차분을 제로로 할 수 없기 때문에, 오프셋을 캔슬할 수 없게 된다. 전압의 인가 방향에 의해 오프셋 캔슬을 할 수 없게 되는 원인 중 하나에 대해서, 더욱 구체적으로 설명한다.

홀 소자의 구조는 일반적으로 홀 소자 자기 감수부가 되는 N형의 불순물 영역의 주변부는 분리를 위해 P형의 불순물 영역으로 둘러싸여 있다. 홀 전류 입력 단자에 전압을 인가하면, 홀 소자 자기 감수부와 그 주변부의 경계에서는 공핍층이 확대된다. 공핍층 중에는 홀 전류는 흐르지 않기 때문에, 공핍층이 확대되어 있는 영역에서는 홀 전류는 억제되어, 저항은 증가한다. 또, 공핍층 폭은 인가 전압에 의존한다. 그 때문에, 도 5에서 나타내는 등가 회로의 저항(R1, R2, R3, R4)이 전압 인가 방향에 의해 값이 변화하므로 오프셋 캔슬 회로에서 자기 오프셋 캔슬을 할 수 없는 경우가 발생한다.

소자 주변 및 소자 상부에 공핍층 제어 전극을 배치하고, 공핍층이 홀 소자 내로 연장되는 것을 각각의 전극에 인가하는 전압을 조절함으로써 공핍층을 억제하는 방법이 취해지는 경우도 있다(예를 들면, 특허 문헌 2 참조).

일본국 특허 공개 평 06-186103호 공보 일본국 특허 공개 평 08-330646호 공보

홀 소자(10) 내의 온도가 균일하지 않고, 분포를 갖는 경우, 홀 소자(10) 내의 저항도 온도가 균일하지 않기 때문에, 저항값도 균일해지지 않게 되고, 저항값이 낮은 장소와 저항값이 높은 장소가 존재하게 된다. 여기서 스피닝 커런트에 의한 오프셋 캔슬을 행하고자 하면, 상기 저항(R1, R2, R3, R4)은 온도에 의해 저항값이 변화하여, 오프셋 캔슬을 할 수 없게 되어 있다.

이 때문에, 홀 소자와 홀 소자를 구동하는 회로 중 발열원이 되는 소자를 갖는 홀 센서에서는, 발열의 영향에 의해 홀 소자(10) 내에 온도 분포가 발생해, 특허 문헌 1의 스피닝 커런트법에 의한 오프셋 전압 제거를 할 수 없다.

또, 특허 문헌 2의 방법에 의해, 저항값을 조정하는 것이 가능하지만, 복수의 공핍층 제어 전극을 이용해, 복잡한 제어 회로도 필요로 하므로, 칩 사이즈가 커져, 비용 상승으로 연결되는 등과 같은 결점이 있다.

그래서, 홀 소자를 구동하는 회로 중 발열원이 되는 소자를 갖는 홀 센서에 있어서, 복잡한 보정 회로의 부가나 소자간의 거리를 두는 것 등에 의한 칩 면적의 증대를 시키지 않고, 발열의 영향에 의해 홀 소자 내에 온도 분포가 발생해도, 스피닝 커런트에 의한 오프셋 캔슬이 가능한 홀 센서를 제공하는 것을 목적으로 한다.

상기 과제를 해결하기 위해, 본 발명은 이하와 같은 구성을 했다.

즉, 반도체 기판과,

상기 반도체 기판 상에 설치된, 4개의 대칭축을 갖는 홀 소자와,

상기 홀 소자에 배치된, 제어 전류 입력 단자 및 홀 전압 출력 단자를 겸하는 2쌍의 단자와,

상기 홀 소자의 주위의 상기 반도체 기판 상에 설치된 발열원이 되는 소자와,

4개의 대칭축을 갖도록, 상기 홀 소자의 외측이 되는 상기 반도체 기판 상에 배치된 복수의 온도 센서를 갖는 홀 센서로 했다.

상기 수단을 이용함으로써, 홀 소자를 구동하는 회로 중 발열원이 되는 소자를 갖는 홀 센서에 있어서, 발열의 영향에 의해 홀 소자 내에 온도 분포가 발생해도, 스피닝 커런트에 의한 오프셋 전압을 제거할 수 있다.

또, 복잡한 회로를 이용하거나, 상기 발열원과 홀 소자간 거리를 두거나 하지 않기 때문에, 오프셋 전압 제거가 가능하고, 또한, 칩 사이즈가 작고, 비용이 억제된 홀 센서를 제공할 수 있다.

도 1은 본 발명의 실시형태에 따른 홀 센서의 평면도이다.
도 2는 발열원이 하나인 경우에 홀 소자에 흐르게 하는 전류의 방향과의 관계에 대해서 나타낸 도면이다.
도 3은 이상적인 홀 효과의 원리에 대해서 설명하기 위한 도면이다.
도 4는 스피닝 커런트에 의한 오프셋 전압의 제거 방법을 설명하기 위한 도면이다.
도 5는 홀 소자의 오프셋 전압을 설명하기 위한 등가 회로의 도면이다.
도 6은 스피닝 커런트에 의한 오프셋 전압과 온도 분포의 관계를 나타낸 그래프이다.

이하, 도면을 참조하면서 본 발명을 실시하기 위한 형태에 대해서 상세하게 설명한다.

도 1은 본 발명에 따른 실시형태를 나타내는 홀 센서의 평면도이다. 홀 센서는 자기를 느끼는 홀 소자와 홀 소자를 구동 혹은 제어하는 회로로 이루어져 있다.

우선, 홀 소자의 평면 형상에 대해서 설명한다. 도 1에 나타내는 바와 같이 홀 소자(120)는 반도체 기판 상에 정방형의 N형 불순물 영역(121)으로 이루어지는 자기 감수부와 정방형의 자기 감수부의 각 정점에 배치된 동일 형상의 N형 고농도 불순물 영역의 제어 전류 입력 단자 및 홀 전압 출력 단자(110A, 110B, 110C, 110D)를 갖는다. 정방형의 홀 소자(120)로 함으로써, 4개의 대칭축을 갖는 대칭성을 갖는, 홀 소자가 된다.

그리고, 홀 소자의 주변에는 온도 센서(140A, 140B, 140C, 140D)가 배치되어 있다. 온도 센서는 홀 소자(120)와 동일 기판 상에 작성된 PN 접합이나 폴리실리콘 저항으로 형성할 수 있다. 온도 센서는 도 1에 나타내는 바와 같이 홀 소자(120)의 주위에 근접하여, 4개 이상 배치한다. 도 1에서는 홀 소자(120)의 각 변 중앙부의 외측에 인접하여 온도 센서를 배치하고 있다. 온도 센서를 배치하는 위치는 도 1에 나타내는 바와 같이 홀 소자(120)의 각 변 중앙부만으로 한정하지 않는다. 홀 소자(120)의 각 정점에 인접하여 배치하거나, 각 변에 인접하여 복수 배치하거나 해도 된다. 배치에 대해서는 홀 소자와 동일한 대칭성을 갖도록 하는 것이 바람직하다.

다음에, 도 2는 발열원이 하나인 경우에 발열원의 위치와 홀 소자에 흐르게 하는 전류의 방향의 관계에 대해서 나타낸 도면이다. 이 도면을 이용하여, 발열원이 있는 경우에 홀 소자에 흐르게 하는 전류의 방향을 설정하는 원리를 설명한다.

홀 소자(120)가 형성된 반도체 기판 상에는, 홀 소자(120)를 구동하기 위한 회로가 설치되어 있다. 그리고, 이 회로 중에는 또한 발열원(130)이 되는 소자가 홀 소자의 외측이긴 하지만 가까이에 있는 것으로 한다. 예를 들면, 반도체 홀 센서의 내부 회로가, 전원 전압이 아니라, 볼티지 레귤레이터에 의해 전원 전압을 강압하여 생성한 내부 전원 전압을 사용하는 경우에는 볼티지 레귤레이터가 발열원이 될 수 있다. 이 밖에 대전류가 흐르는 저항 소자 등도 발열원이 될 수 있다.

발열원이 하나인 경우, 도 2와 같이 홀 소자(120)에 스피닝 커런트법에 의한 2방향의 전류(JS1 및 JS2)의 벡터 합(VC1)의 연장선 상에 발열원(130)의 중심을 맞춘다. 이에 의해 홀 소자의 오프셋 제거가 가능해진다. 오프셋 제거가 가능해지는 이유에 대해서는 후술한다. 여기서, 발열원의 중심이란 발열원을 위에서부터 보아 온도 구배를 나타내는 등온선을 그렸을 때에 등온선의 정상에 해당하는 온도의 가장 높은 점 혹은 영역을 의미하는 것으로 한다.

그리고, 발열원이 다수 있는 경우나 동작 조건에 의해 발열원이 이동하는 경우에 있어서, 스피닝 커런트법에 의한 오프셋 제거를 가능하게 하기 위해서는, 우선 상기 복수의 온도 센서에 의해, 홀 소자(120) 주변의 온도를 측정한다. 그리고, 스피닝 커런트법에 의한 홀 소자(120)에 흐르게 하는 2방향의 전류(JS1과 JS2)의 벡터 합(VC1)이, 각각의 온도 센서로 측정된 온도 중에서 최대치와 최소치를 연결한 직선, 즉, 측정치에 있어서의 온도 구배가 최대가 되는 방향에 대해 평행이 되도록, 2방향의 전류를 설정함으로써, 앞서 설명한 발열원이 하나인 경우와 동일하게 하여 오프셋의 제거가 가능해진다.

이하, 상기 형태에 의해 홀 소자의 오프셋이 제거되는 원리를 등가 회로에 의해 설명한다.

도 1의 홀 소자(120)의 N형 고농도 불순물 영역의 제어 전류 단자 및 홀 전압 출력 단자(110A, 110B, 110C, 110D)는, 각각 도 4의 T1, T3, T2, T4에 접속된다. 도 5의 등가 회로를 이용하면, 여기에서는 실온에서 온도 구배가 없는 경우에는 R2=R4가 성립되어 있는 것으로 한다. 이 때문에 스피닝 커런트에 의해 오프셋을 캔슬하는 것이 가능한 것이 된다. 다음에, 각 저항의 온도가 상이하거나 온도 구배가 있거나 하면, 각 저항값은 상이해버린다. 즉, R2는 R2'가 되고, R4는 R4'가 되는 것으로 한다. 온도 구배가 있으면 일반적으로는 R2'≠R4'가 되어 버린다. 또한, 여기서, R1≠R3이며, 온도 구배가 발생해도 R1'≠R3'이다.

앞서 이용한 식을 다시 이용하여 설명하면, 실온에서 온도 구배가 없는 경우, 한쪽의 한 쌍의 단자(T1, T2)에 전압 Vin을 인가하면, 홀 소자 제어 전류(JS1)가 흘러, 다른쪽의 한 쌍의 단자(T3, T4) 사이에는, 홀 전압

Vouta=(R2*R4-R1*R3)/(R1+R4)/(R2+R3)*Vin

이 출력된다. 한편, 단자(T3, T4)에 전압 Vin을 인가하면, 전류(JS2)가 흘러, T1, T2에는 홀 전압

Voutb=(R1*R3-R2*R4)/(R3+R4)/(R1+R2)*Vin이 출력된다.

여기서 이대로 스피닝 커런트에 의한 2방향의 출력 전압의 차를 취하면, 온도 구배가 없는 상태에서는 상기 가정에 의해 R2=R4이므로, 이하의 식에 있어서 오프셋 전압을 제로로 할 수 있다.

Vouta-Voutb=(R1-R3)*(R2-R4)*(R2*R4-R1*R3)/(R1+R4)/(R2+R3)/(R3+R4)/(R1+R2)*Vin

그러나, 온도 구배가 발생하면, 저항값은 상이해져버려, R2는 R2'가 되고, R4는 R4'가 된다. 그 때문에, 출력 전압의 차는 이하의 식으로 표시되는 값이 되어, 제로로 할 수 없게 된다.

Vouta'-Voutb'=(R1'-R3')*(R2'-R4')*(R2'*R4'-R1'*R3')/(R1'+R4')/(R2'+R3')/(R3'+R4')/(R1'+R2')*Vin

그러나, 홀 소자와 발열원의 위치 관계를 도 2와 같이 스피닝 커런트법에 의한 2방향의 홀 소자 제어 전류(JS1 및 JS2)의 벡터 합(VC1)의 연장선 상에 발열원(130)의 중심을 맞춤으로써, 저항(R2, R4)은 발열의 영향을 받아 R2', R4'가 되어도, 2방향의 홀 소자 제어 전류(JS1 및 JS2)의 벡터 합(VC1)을 따른 직선에 대해, 대칭으로 배치되어 있으므로, 동일한 온도 구배 하에 있게 되어, R2=R4의 관계를 유지한 채로, R2'=R4'가 되는 것이 가능하다.

따라서, 출력 전압의 차를 취하면

Vout=Vouta'-Voutb'=0

이 되어, 스피닝 커런트에 의한 오프셋 전압이 제거 가능해진다.

또, 도 6은 홀 소자 내의 최대와 최소의 온도차와 스피닝 커런트에 의한 오프셋 제거 후의 오프셋의 자기장 환산치를 나타낸 실험도이다. 범례 A는 도 6(A)에 나타나는 배치를 취한 경우의 측정 결과, 범례 B는 도 6(B)에 나타나는 바와 같이 홀 소자 제어 전류 벡터 합(VC1)에 대해 수직 방향으로 발열원을 배치한 경우의 측정 결과이다. 도 6의 측정 결과로부터도 홀 소자와 발열원의 위치 관계를 적절하게 설정함으로써 오프셋을 제거하는 것이 가능하다는 것을 알 수 있다.

또한, 홀 소자는 도 1에 나타낸 정방형의 홀 소자(120)만으로 한정하지 않는다. 십자형의 자기 감수부와 그 4개의 단부에 N형 고농도 불순물 영역의 홀 전류 제어 전극 및 홀 전압 출력 단자를 갖는 홀 소자와 같이 동일하게 4개의 대칭축을 갖는 대칭성을 갖는 홀 소자이면 본 발명의 적용이 가능하다.

10, 120:홀 소자
110, 110A, 110B, 110C, 110D:N형 고농도 불순물 영역
121:N형 불순물 영역
130:홀 소자 구동 회로 발열원
140A, 140B, 140C, 140D:온도 센서
11A, 11B, 11C, 11D:홀 전압 출력 단자 및 제어 전류 입력 단자
2, 12:전원
3, 13:전압계
11:전환 신호 발생기
S1, S2, S3, S4:센서 단자 전환 수단
T1, T2, T3, T4:단자
R1, R2, R3, R4:저항
JS1, JS2:홀 소자의 제어 전류
VC:홀 소자의 제어 전류의 벡터 합

Claims (5)

1. 반도체 기판과,
   상기 반도체 기판 상에 설치된, 4개의 대칭축을 갖는 홀 소자와,
   상기 홀 소자에 배치된, 제어 전류 입력 단자 및 홀 전압 출력 단자를 겸하는 2쌍의 단자와,
   상기 홀 소자의 주위의 상기 반도체 기판 상에 설치된 발열원이 되는 소자와,
   4개의 대칭축을 갖도록, 상기 홀 소자의 외측이 되는 상기 반도체 기판 상에 배치된 복수의 온도 센서를 갖는, 홀 센서.
2. 청구항 1에 있어서,
   상기 홀 소자는 평면 형상이 정방형인, 홀 센서.
3. 청구항 1에 있어서,
   상기 홀 소자는 평면 형상이 십자형인, 홀 센서.
4. 청구항 1에 있어서,
   상기 2쌍의 단자에 있어서는, 한 쌍의 단자 사이에 흐르는 제1의 홀 소자 제어 전류와, 다른 한 쌍의 단자 사이에 흐르는 제2의 홀 소자 제어 전류가 벡터로서 교차하고 있고,
   상기 제1의 홀 소자 제어 전류와 상기 제2의 홀 소자 제어 전류의 벡터 합이, 상기 복수의 온도 센서에 의해 측정된 온도 중에서 최대치와 최소치를 연결한 직선에 대해 평행이 되도록, 상기 제1 및 제2의 홀 소자 제어 전류가 설정된, 홀 센서.
5. 반도체 기판과,
   상기 반도체 기판 상에 설치된, 4개의 대칭축을 갖는 홀 소자와,
   상기 홀 소자에 배치된, 제어 전류 입력 단자 및 홀 전압 출력 단자를 겸하는 2쌍의 단자와,
   상기 홀 소자의 주위의 상기 반도체 기판 상에 설치된 발열원이 되는 소자와,
   4개의 대칭축을 갖도록, 상기 홀 소자의 외측이 되는 상기 반도체 기판 상에 배치된 복수의 온도 센서를 갖는 홀 센서의 온도에 의한 오프셋의 보상 방법으로서,
   상기 2쌍의 단자에 있어서는, 한 쌍의 단자 사이에 흐르는 제1의 홀 소자 제어 전류와, 다른 한 쌍의 단자 사이에 흐르는 제2의 홀 소자 제어 전류가 벡터로서 교차하고 있고,
   상기 홀 소자는, 상기 제1의 홀 소자 제어 전류와 상기 제2의 홀 소자 제어 전류의 벡터 합이, 상기 복수의 온도 센서에 의해 측정된 온도 중에서 최대치와 최소치를 연결한 직선에 대해 평행이 되도록, 상기 제1 및 제2의 홀 소자 제어 전류를 설정함으로써, 상기 오프셋을 제거하는 홀 센서의 온도에 의한 오프셋의 보상 방법.

Images