KR20160062004A - 전해-연마 및 다공화 - Google Patents

전해-연마 및 다공화 Download PDF

Info

Publication number
KR20160062004A
KR20160062004A KR1020167007455A KR20167007455A KR20160062004A KR 20160062004 A KR20160062004 A KR 20160062004A KR 1020167007455 A KR1020167007455 A KR 1020167007455A KR 20167007455 A KR20167007455 A KR 20167007455A KR 20160062004 A KR20160062004 A KR 20160062004A
Authority
KR
South Korea
Prior art keywords
silicon substrate
current
solution
conducting
disposing
Prior art date
Application number
KR1020167007455A
Other languages
English (en)
Inventor
승 범 임
Original Assignee
선파워 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선파워 코포레이션 filed Critical 선파워 코포레이션
Publication of KR20160062004A publication Critical patent/KR20160062004A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/16—Polishing
    • C25F3/30—Polishing of semiconducting materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F7/00—Constructional parts, or assemblies thereof, of cells for electrolytic removal of material from objects; Servicing or operating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y02P70/521—

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Weting (AREA)
  • Photovoltaic Devices (AREA)

Abstract

규소 기판 상에 다공성 층을 형성하는 것이 개시된다. 다공성 층을 형성하는 것은 제1 용액 중에 규소 기판을 배치하는 것 및 규소 기판을 통해 제1 전류를 전도하는 것을 포함할 수 있다. 이는 규소 기판을 통해 제2 전류를 전도하여 규소 기판 상에 다공성 층을 생성하는 것을 추가로 포함할 수 있다.

Description

전해-연마 및 다공화{ELECTRO-POLISHING AND POROSIFICATION}
본 명세서에 기술된 발명 요지의 실시예는 일반적으로 반도체(semiconductor), 규소 기판(silicon substrate) 및 태양 전지(solar cell)에 관한 것이다. 보다 구체적으로, 발명 요지의 실시예는 반도체, 태양 전지 및 제조 공정에 관한 것이다.
반도체 및 규소-기반 기판은 다양한 응용 및 장치를 위해 반도체 및 전자 장치 산업에서 널리 사용되는 잘 알려진 장치이다. 일례로서, 일종의 반도체 유형 장치인 태양 전지는 태양 방사선을 전기 에너지로 변환시키기 위한 잘 알려진 장치이다. 이들은 반도체 처리 기술을 사용하여 반도체 웨이퍼(wafer) 상에 제조될 수 있다. 광전지(photovoltaic cell) 또는 태양 전지는 P-형 및 N-형 확산 영역을 포함한다. 태양 전지에 충돌하는 태양 방사선은 확산 영역으로 이동하는 전자 및 정공을 생성하고, 그럼으로써 확산 영역들 사이에 전압차를 생성한다. 배면 접점(backside contact) 태양 전지에서, 확산 영역 및 이들에 결합된 금속 접점 핑거(metal contact finger) 둘 모두는 태양 전지의 배면 상에 있다. 접점 영역 및 접점 핑거는 외부 전기 회로가 태양 전지에 결합되어 태양 전지에 의해 전력을 공급받는 것을 가능하게 한다. 하나 이상의 실시예는 광전지 또는 태양 전지 및 광전지 제조 공정에 관련된다. 그러한 공정은 후술되는 바와 같은 후속 태양 전지 공정에 대한 준비로 규소 기판을 처리하는 것을 포함할 수 있다.
하나의 실시예에서, 제1 규소 기판 상에 다공성 층(porous layer)을 형성하기 위한 방법이 개시된다. 일부 실시예에서, 방법은 제1 용액 중에 제1 규소 기판을 배치하는 단계 및 제1 용액 중의 제1 규소 기판을 통해 제1 전류를 전도하는 단계를 포함한다. 하나의 실시예에서, 제1 용액은 제1 규소 기판을 통한 제1 전류의 전도를 가능하게 할 수 있다. 방법은 제1 규소 기판을 통해 제2 전류를 전도하여 제1 규소 기판 상에 다공성 층을 생성하는 단계를 추가로 포함할 수 있다.
하나의 실시예에서, 제1 규소 기판 상에 다공성 층을 형성하기 위한 다른 방법은 제1 용액 중에 제1 규소 기판을 배치하는 단계, 제1 규소 기판을 통해 제1 전류를 전도하는 단계, 및 제2 용액 중에 제1 규소 기판을 배치하는 단계를 포함할 수 있다. 방법은 제1 규소 기판을 통해 제2 전류를 전도함으로써 제1 규소 기판 상에 다공성 층을 형성하는 단계를 추가로 포함할 수 있다.
하나의 실시예에서, 제1 규소 기판 상에 다공성 층을 형성하기 위한 또 다른 방법은 전해-연마(electro-polishing) 용액 중에 제1 규소 기판을 배치하는 단계, 제1 규소 기판을 통해 제1 전류를 전도함으로써 제1 규소 기판을 전해-연마하는 단계, 및 다공화(porosification) 용액 중에 제1 규소 기판을 배치하는 단계를 포함할 수 있다. 방법은 제1 규소 기판을 통해 제2 전류를 전도함으로써 제1 규소 기판 상에 다공성 층을 형성하는 단계를 추가로 포함할 수 있다.
유사한 도면 부호가 도면 전체에 걸쳐 유사한 요소를 지칭하는 하기 도면과 관련하여 고려될 때, 상세한 설명 및 청구범위를 참조함으로써 발명 요지의 더욱 완전한 이해가 얻어질 수 있다.
도 1은 규소 기판 상에 다공성 층을 형성하기 위한 예시적인 방법의 흐름도 표현.
도 2 및 도 3은 규소 기판 상에 다공성 층을 형성하는 일부 실시예에 따른, 용액 중의 기판의 단면도 표현.
도 4 및 도 5는 일부 실시예에 따른, 예시적인 태양 전지의 단면도 표현.
하기 상세한 설명은 사실상 단지 예시적인 것이며, 발명 요지 또는 출원의 실시예 및 그러한 실시예의 사용을 제한하도록 의도되지 않는다. 본 명세서에 사용되는 바와 같이, 단어 "예시적인"은 "예, 경우 또는 예시로서 역할하는" 것을 의미한다. 본 명세서에 예시적인 것으로 기술된 임의의 구현예는 다른 구현예에 비해 바람직하거나 유리한 것으로 반드시 해석되는 것은 아니다. 또한, 전술한 기술분야, 배경기술, 발명의 내용 또는 하기의 발명을 실시하기 위한 구체적인 내용에서 제시되는 임의의 표현된 또는 암시된 이론에 의해 구애되고자 하는 의도는 없다.
본 명세서는 "하나의 실시예" 또는 "일 실시예"에 대한 참조를 포함한다. 구절 "하나의 실시예에서" 또는 "일 실시예에서"의 출현은 반드시 동일한 실시예를 지칭하는 것은 아니다. 특정한 특징, 구조 또는 특성이 본 개시 내용과 일관되는 임의의 적합한 방식으로 조합될 수 있다.
용어. 하기 단락은 (첨부된 청구범위를 포함하여) 본 개시 내용에서 언급되는 용어에 대한 정의 및/또는 문맥을 제공한다:
"포함하는". 이러한 용어는 개방적인 것이다. 첨부된 청구범위에 사용되는 바와 같이, 이러한 용어는 추가의 구조물 또는 단계를 배제하지 않는다.
"~하도록 구성되는". 다양한 유닛 또는 구성요소가 작업 또는 작업들을 수행"하도록 구성되는" 것으로 기술되거나 청구될 수 있다. 그러한 문맥에서, "~하도록 구성되는"은 유닛/구성요소가 작동 동안 그러한 작업 또는 작업들을 수행하는 구조를 포함하는 것을 나타냄으로써 구조를 함축하도록 사용된다. 이로써, 유닛/구성요소는 특정된 유닛/구성요소가 현재 작동 중이 아닐 때에도(예컨대, 온(on)/활성(active) 상태가 아님) 작업을 수행하도록 구성되는 것으로 언급될 수 있다. 유닛/회로/구성요소가 하나 이상의 작업을 수행"하도록 구성되는" 것으로 기재하는 것은 해당 유닛/구성요소에 대해 35 U.S.C. §112, 6번째 단락을 적용하지 않도록 명확히 의도된 것이다.
"제1", "제2" 등. 본 명세서에 사용되는 바와 같이, 이들 용어는 이들이 선행하는 명사에 대한 라벨로서 사용되며, 임의의 유형의 순서(예컨대, 공간적, 시간적, 논리적 등)를 암시하지 않는다. 예를 들어, "제1" 태양 전지에 대한 참조는 이러한 태양 전지가 시퀀스 내의 첫 번째 태양 전지라는 것을 반드시 암시하지는 않으며; 대신에 용어 "제1"은 이러한 태양 전지를 다른 태양 전지(예컨대, "제2" 태양 전지)로부터 구별하기 위해 사용된다.
"~에 기초하여". 본 명세서에 사용되는 바와 같이, 이러한 용어는 결정에 영향을 미치는 하나 이상의 인자를 기술하기 위해 사용된다. 이러한 용어는 결정에 영향을 미칠 수 있는 추가 인자를 배제하지 않는다. 즉, 결정이 오직 이들 인자에 기초하거나, 적어도 부분적으로 이들 인자에 기초할 수 있다. 구절 "B에 기초하여 A를 결정한다"를 고려해 보자. B가 A의 결정에 영향을 미치는 인자일 수 있지만, 그러한 구절은 C에 또한 기초하는 것으로부터의 A의 결정을 배제하지 않는다. 다른 경우에, A는 오직 B에 기초하여 결정될 수 있다.
"결합된" - 하기의 설명은 함께 "결합되는" 요소들 또는 노드들 또는 특징부들을 언급한다. 본 명세서에 사용되는 바와 같이, 명확히 달리 명시되지 않는 한, "결합된"은 하나의 요소/노드/특징부가 반드시 기계적으로는 아니게 다른 요소/노드/특징부에 직접적으로 또는 간접적으로 결합됨(또는 그들과 직접적으로 또는 간접적으로 연결됨)을 의미한다.
또한, 소정 용어가 또한 단지 참조의 목적으로 하기 설명에 사용될 수 있으며, 이에 따라 제한적인 것으로 의도되지 않는다. 예를 들어, "상부", "하부", "위" 및 "아래"와 같은 용어는 참조되는 도면에서의 방향을 지칭한다. "전방", "후방", "배면", "측면", "외향" 및 "내향"과 같은 용어는 논의 중인 구성요소를 기술하는 본문 및 관련 도면을 참조함으로써 명확해지는 일관된, 하지만 임의적인 좌표계 내에서 구성요소의 부분들의 배향 및/또는 위치를 기술한다. 그러한 용어는 상기에 구체적으로 언급된 단어, 그의 파생어, 및 유사한 의미의 단어를 포함할 수 있다.
본 개시 내용의 많은 부분이 이해의 용이함을 위해 규소 기판 및 반도체 장치에 관하여 기술되지만, 개시된 기술 및 구조는 규소 웨이퍼와 같은 다른 반도체 구조물 및 광전지 또는 태양 전지와 같은 그들의 응용에 동일하게 적용된다.
규소 기판의 다공화를 위한 일반적인 기술은 규소 템플릿(template) 또는 규소 기판의 연삭(grinding) 또는 연마(polishing)와 같은 표면 준비를 필요로 한다. 다공화 공정 전의 이들 추가 공정 단계는 추가의 공구 및 공정 비용을 필요로 한다. 본 명세서에 개시된 실시예는 이들 어려움을 해소하고 비용 절감 및 효율 개선을 제공할 수 있다.
도 1은 규소 기판 상에 다공성 층을 형성하는 방법에 대한 일 실시예의 흐름도를 예시한다. 다양한 실시예에서, 도 1의 방법은 예시된 것 이외의 추가의(또는 그보다 적은) 블록을 포함할 수 있다.
160에 도시된 바와 같이, 규소 기판이 용액 중에 배치될 수 있다. 일례에서, 규소 기판은 대략 100 마이크로미터 내지 1 밀리미터의 두께 범위를 가질 수 있다. 용액은 제1 전류가 규소 기판을 통해 전도되는 것을 가능하게 할 수 있다. 하나의 실시예에서, 규소 기판을 용액 중에 배치하는 것은 용액 중에 적어도 부분적으로 침지되는 2개의 전극들 사이에 규소 기판을 위치시키는 것을 포함할 수 있다. 예를 들어, 하나의 실시예에서, 전극은 용액 중에 완전히 침지될 수 있다. 다른 실시예에서, 하나 이상의 전극이 용액 외측에 노출될 수 있다. 다른 실시예에서, 규소 기판은 전극들 중 하나로서 작용할 수 있다.
하나의 실시예에서, 용액은 전해-연마 용액 또는 다공화 용액일 수 있다. 예시적인 용액은 특히 불화수소산(HF), 아이소프로필 알코올(IPA) 및 에탄올 중 하나 이상을 포함할 수 있다.
162에서, 제1 전류가 규소 기판을 통해 전도될 수 있다. 하나의 실시예에서, 규소 기판을 통해 제1 전류를 전도하는 것은 제1 기판을 전해-연마하여 기판 상에 연마된 층을 생성할 수 있다. 일 실시예에서, 제1 전류의 전류 밀도는 대략 1 내지 100 mA/㎠ 범위 내에 있을 수 있다.
다양한 실시예에서, 제1 전류의 크기는 규소 기판의 크기, 용액의 농도, 용액의 조성, 규소 기판의 크기에 대한 용액의 양, 및/또는 탱크의 크기에 기초할 수 있다. 하나의 실시예에서, 162에서 전도되는 전류는 높은 바이어스 전압(bias voltage)의 인가와 관련될 수 있다. 본 명세서에 사용되는 바와 같이, 높은 바이어스 전압은 낮은 바이어스 전압과 비교하여 더 높은 전류 밀도(mA/㎠) 범위와 관련된다.
164에 도시된 바와 같이, 제2 전류가 규소 기판을 통해 전도될 수 있다. 규소 기판을 통해 제2 전류를 전도하는 것은 규소 기판 상에 다공성 층을 생성할 수 있다. 일 실시예에서, 제2 전류를 전도하기 전에, 규소 기판은 제1 용액과 상이한 조성의 것인 제2 용액 중에 배치될 수 있다. 다른 실시예에서, 제1 용액은 제2 용액과 동일한 조성의 것일 수 있거나, 심지어 동일한 용액일 수 있다(예컨대, 162 및 164에서 동일한 용액이 사용됨). 하나의 실시예에서, 제2 전류에 대한 전류 밀도는 대략 0.1 내지 50 mA/㎠ 범위 내에 있을 수 있다.
제1 전류와 유사하게, 제2 전류의 크기는 규소 기판의 크기, 용액의 농도, 용액의 조성, 규소 기판의 크기에 대한 용액의 양, 및/또는 탱크의 크기에 기초할 수 있다. 하나의 실시예에서, 164에서 전도되는 제2 전류는 낮은 바이어스 전압과 관련될 수 있다.
예를 들어, 제1 전류에 대한 전류 밀도는 대략 1 내지 100 mA/㎠ 범위 내에 있을 수 있다. 일례에서, 제2 전류에 대한 전류 밀도는 대략 0.1 내지 50 mA/㎠ 범위 내에 있어, 규소 기판 상에 다공성 층을 생성할 수 있다. 하나의 실시예에서, 제1 전류는 제2 전류와 동일할 수 있다.
하나의 실시예에서, 단일 용액이 탱크 내에 사용될 수 있고, 이 경우 전류는 규소 기판 상에 연마된 층을 형성하도록 높은 바이어스 전압을 인가함으로써, 그리고 규소 기판 상에 다공성 층을 형성하도록 낮은 바이어스 전압을 인가함으로써 달라질 수 있다. 다른 실시예에서, 2개의 상이한 용액이 전술된 바와 같은 상이한 전류 바이어스와 조합되어 후속하여 사용될 수 있다. 또 다른 실시예에서, 별개의 탱크가 동일한 조성의 2개의 별개의 용액과 함께 사용될 수 있다. 또 다른 실시예에서, 별개의 탱크가 2개 이상의 상이한 용액과 함께 사용될 수 있다. 예시적인 용액은 특히 불화수소산(HF), 아이소프로필 알코올(IPA) 및 에탄올 중 하나 이상을 포함할 수 있다.
다양한 실시예에서, 제1 규소 기판을 통해 제2 전류를 전도하는 것은 규소 기판 상에 다공성 층을 생성할 수 있다.
도 2를 참조하면, 다공화 장비가 도시되어 있다. 다공화 장비(140)는 다공화 탱크(146) 및 용액(142)을 포함할 수 있다. 다양한 실시예에서, 용액(142)은 다공화 용액, 전해-연마 용액, 그리고/또는 전해-연마 및 다공화 둘 모두를 위해 적용가능한 용액일 수 있다. 일부 실시예에서, 용액(142)은 불화수소산(HF), 아이소프로필 알코올(IPA) 및/또는 에탄올과 같은 화학 물질을 포함할 수 있다. 일 실시예에서, 용액은 제1 용액일 수 있고, 이 경우 다수의 용액이 다공화 공정에서 존재할 수 있다. 일 실시예에서, 제1 용액의 HF 농도는 5% 내지 70% 범위 내에 있을 수 있다.
하나의 실시예에서, 다공화 장비(140)는 제1 전극(130)을 제위치로 유지할 수 있는 제1 커넥터(136)를 포함할 수 있다. 일부 실시예에서, 제1 커넥터(136)는 전류 흐름을 위한 도관(conduit)일 수 있다는 것에 유의한다. 유사하게, 제2 커넥터(138)가 제2 전극(132)을 제위치로 유지할 수 있고, 일부 실시예에서, 제2 커넥터(138)는 전류 흐름을 위한 도관으로서 작용할 수 있다.
다공화 공정 동안, 규소 기판(100)이 제1 전극(130)과 제2 전극(132) 사이에 위치될 수 있다. 하나의 실시예에서, 제3 커넥터(예시되지 않음)가 규소 기판(100)을 유지할 수 있고, 이때 제3 커넥터는 일부 실시예에서 전류 흐름을 위한 도관으로서 작용한다. 작동 동안, 제1 전류(134)가 제1 전극(130)으로부터 제1 규소 기판(100)을 통해 제2 전극(132)으로 전도될 수 있다. 하나의 실시예에서, 제1 전류(134)를 전도하는 것은 제1 규소 기판을 전해-연마하는 것을 포함하여 규소 기판(100) 상에 연마된 층(110)을 생성할 수 있다. 일 실시예에서, 전해-연마는 규소 기판 표면을 평탄화하는 것을 포함할 수 있다. 일부 실시예에서, 제1 전류(134)는 높은 바이어스 전압과 관련될 수 있다.
도 3은 규소 기판(100)을 통해 제2 전류(135)를 전도하는 것과 관련하여 도 2의 다공화 장비를 예시한다. 도시된 바와 같이, 제1 전극(130)은 규소 기판(100)을 통해 제2 전류(135)를 전도하여 제1 규소 기판(100) 상에(그리고 일부 실시예에서, 연마된 층(110) 상에) 다공성 층(112)을 생성하도록 구성된다. 일 실시예에서, 다공성 층(112)은, 하나는 낮은 다공률(porosity)을 가지고 하나는 높은 다공률을 가지는 것과 같은, 다수의 층을 가질 수 있다. 다공성 층(112)이 다수의 층을 가질 수 있는 실시예에서, 높은 다공률 층이 낮은 다공률 층과 규소 기판 사이에 형성될 수 있다. 일부 실시예에서, 다공성 층은 이중 다공성 층이어서, 후속 에피-규소(epi-silicon) 형성 및 제거 단계에서 용이한 해제 또는 리프트-오프(lift-off)를 허용한다. 일 실시예에서, 제2 용액의 HF 농도는 5% 내지 70% 범위 내에 있을 수 있다. 일 실시예에서, 제1 용액의 HF 농도는 제2 용액의 HF 농도와 동일할 수 있다.
하나의 실시예에서, 제2 용액(144)이 제1 규소 기판(100)을 통한 제2 전류(135)의 전도를 가능하게 한다. 일 실시예에서, 제1 용액은 불화수소산(HF) 및 아이소프로필 알코올(IPA)을 포함할 수 있다. 다른 실시예에서, 제1 용액은 블화수소산(HF) 및 에탄올을 포함할 수 있다. 일부 실시예에서, 제2 용액(144)은 제1 용액(142)과 동일한 조성의 것이다. 하나의 실시예에서, 제2 전류(135)는 제1 전류(134)와 대략 동일할 수 있다(예컨대, 대략 동일한 방향, 대략 동일한 크기 등). 일 실시예에서, 제2 전류(135)는 낮은 바이어스 전압과 관련되며, 여기서 공급되는 포텐셜 전압(potential voltage)을 변화시킴으로써 높은 바이어스 전압 및/또는 낮은 바이어스 전압을 전도하는 것은 단일 장비 내에서 규소 기판의 전해-연마 또는 다공화를 발생시킬 수 있다.
일 실시예에서, 다수의 규소 기판이 단일 탱크 내에 사용될 수 있다. 하나의 실시예에서, 평면형 지그(jig)가 동일한 평면 내에서 다수의 규소 기판을 함께 유지하기 위해 사용될 수 있다. 다른 실시예에서, 다수의 규소 기판이 규소 웨이퍼 카세트(cassette) 내에서와 같이, 일렬로 함께 유지될 수 있다. 다수의 규소 기판을 위한 배치 처리(batch processing)의 다양한 조합이 사용될 수 있고, 여기서 언급된 응용이 제한하는 것으로 해석되어서는 안 되며, 다수의 규소 기판을 처리하기 위한 다른 기술이 또한 적용될 수 있다.
도 4는 전술된 규소 기판 상에 개시된 다공성 층을 사용함으로써 제조되는 예시적인 태양 전지를 예시한다. 다공성 층을 형성한 후에, 에피-규소 층이 다공성 층 위에 형성될 수 있다. 하나의 실시예에서, 다공성 층은 대략 1 내지 10 마이크로미터 범위 내에 있을 수 있다. 일 실시예에서, 에피-규소 층은 대략 10 내지 150 마이크로미터 범위 내에 있을 수 있다. 에피-규소 층을 형성한 후에, 에피-규소 층은 다공성 층 및 규소 기판으로부터 제거되어 규소 웨이퍼(102)를 생성할 수 있다. 규소 웨이퍼(102)는 태양 전지 제조 공정과 같은 후속 제조 공정에 대한 준비로 세정 및 에칭될 수 있다.
예를 들어, 도 4의 예시적인 태양 전지의 경우, 제1 도핑된 영역(doped region)(190) 및 제2 도핑된 영역(192)이 규소 웨이퍼(102) 상에 열 공정을 통해 형성될 수 있다. 다른 실시예에서, 제1 및 제2 도핑된 영역(190, 192)은 각각 붕소와 같은 포지티브-형 도펀트(positive-type dopant) 또는 인과 같은 네거티브-형 도펀트(negative-type dopant)인 도핑 재료를 포함하지만, 이에 제한되지 않는다. 제1 유전체 층(dielectric layer)(194)이 제1 및 제2 도핑된 영역(190, 192) 상에 형성될 수 있다. 일 실시예에서, 제1 유전체 층(194)은 질화규소(SiN)로 구성된다. 제2 유전체 층(196)이 제1 및 제2 도핑된 영역(190, 192)을 형성하기 전에 규소 웨이퍼(102) 위에 형성될 수 있다. 일 실시예에서, 제2 유전체 층(196)은 터널 산화물(tunnel oxide)로 구성된다. 다른 실시예에서, 제1 및 제2 도핑된 영역(190, 192) 둘 모두는 상호맞물린 패턴(interdigitated pattern)으로 확산 영역을 포함한다. 일 실시예에서, 제1 및 제2 도핑된 영역은 대신에 제1 및 제2 도핑된 폴리실리콘 영역이다.
하나의 실시예에서, 트렌치 영역(trench region)(198)이 제1 및 제2 도핑된 영역(190, 192) 둘 모두를 분리하기 위해 형성될 수 있고, 이는 계면에서의 재조합을 감소시킬 수 있다. 일 실시예에서, 트렌치 영역(198)은 태양 전지(104a)의 배면으로부터의 추가의 광 수집을 위한 텍스처화된 표면(textured surface)을 포함한다. 복수의 접점 구멍이 제1 유전체 층(194)을 통해 그리고 제1 및 제2 도핑된 영역(190, 192) 상에 형성될 수 있다. 접점 구멍은 화학적 에칭, 융제(ablation) 또는 임의의 산업 표준 리소그래피(lithography) 공정을 통해 형성될 수 있다. 전기도금 공정이 제1 및 제2 복수의 상호맞물린 금속 접점 핑거(180, 182)를 형성하도록 수행될 수 있고, 여기서 제1 및 제2 복수의 상호맞물린 금속 접점 핑거(180, 182)는 각각 제1 및 제2 도핑된 영역(190, 192) 상의 제1 유전체 층(194)을 통과하는 접점 구멍에 전기적으로 결합된다. 일 실시예에서, 증가된 태양 방사선 수집을 위해 태양 전지(104a)의 전면(front side) 상에 텍스처화된 영역이 형성될 수 있다. 텍스처화된 영역은, 입사 광을 산란시키기 위한 규칙적인 또는 불규칙적인 형상화된 표면을 가져서, 태양 전지(104a)의 표면으로부터 다시 반사되는 광량을 감소시키는 것이다. 다른 실시예에서, 제3 유전체 층이 태양 전지(104a)의 전면 상의 텍스처화된 영역 상에 형성될 수 있다. 하나의 실시예에서, 제3 유전체 층은 질화규소(SiN)로 구성된다. 일부 실시예에서, 제1 유전체 층(194) 및 제3 유전체 층은 반사-방지 층(anti-reflective layer)이다.
이제 도 5를 참조하면, 상기 규소 기판 상의 개시된 다공성 층을 사용하여 제조되는 예시적인 태양 전지가 도시되어 있다. 도 4에 기술된 것과 유사하게, 에피-규소 층이 다공성 층 위에 형성될 수 있다. 하나의 실시예에서, 다공성 층은 대략 1 내지 10 마이크로미터 범위 내에 있을 수 있다. 일 실시예에서, 에피-규소 층은 대략 10 내지 150 마이크로미터 범위 내에 있을 수 있다. 에피-규소 층을 형성한 후에, 에피-규소 층은 다공성 층 및 규소 기판으로부터 제거되어 규소 웨이퍼(102)를 생성한다. 규소 웨이퍼(102)는 태양 전지 제조 공정과 같은 후속 제조 공정에 대한 준비로 세정 및 에칭될 수 있다.
예시적인 태양 전지 제조 공정에서, 제1 도핑된 영역(190) 및 제2 도핑된 영역(192)이 규소 웨이퍼(102) 상에 열 공정을 통해 형성될 수 있다. 다른 실시예에서, 제1 및 제2 도핑된 영역(190, 192)은 각각 붕소와 같은 포지티브-형 도펀트 또는 인과 같은 네거티브-형 도펀트인 도핑 재료를 포함하지만, 이에 제한되지 않는다. 제1 유전체 층(194)이 제1 및 제2 도핑된 영역(190, 192) 상에 형성될 수 있다. 일 실시예에서, 제1 유전체 층(194)은 질화규소(SiN)로 구성된다. 제2 유전체 층이 제1 및 제2 도핑된 영역(190, 192)을 형성하기 전에 규소 웨이퍼(102) 위에 형성될 수 있다. 일 실시예에서, 제2 유전체 층은 터널 산화물로 구성된다. 다른 실시예에서, 제1 및 제2 도핑된 영역(190, 192) 둘 모두는 상호맞물린 패턴으로 확산 영역을 포함한다. 하나의 실시예에서, 복수의 접점 구멍이 제1 유전체 층(194)을 통해 그리고 제1 및 제2 도핑된 영역(190, 192) 상에 형성될 수 있다. 접점 구멍은 화학적 에칭, 융제 또는 임의의 산업 표준 리소그래피 공정을 통해 형성될 수 있다. 전기도금 공정이 제1 및 제2 복수의 상호맞물린 금속 접점 핑거(180, 182)를 형성하도록 수행될 수 있고, 여기서 제1 및 제2 복수의 상호맞물린 금속 접점 핑거(180, 182)는 각각 제1 및 제2 도핑된 영역(190, 192) 상의 제1 유전체 층(194)을 통과하는 접점 구멍에 전기적으로 결합된다. 일 실시예에서, 증가된 태양 방사선 수집을 위해 태양 전지(104b)의 전면 상에 텍스처화된 영역이 형성될 수 있다. 텍스처화된 영역은, 입사 광을 산란시키기 위한 규칙적인 또는 불규칙적인 형상화된 표면을 가져서, 태양 전지(104b)의 표면으로부터 다시 반사되는 광량을 감소시키는 것이다. 하나의 실시예에서, 제3 유전체 층이 태양 전지(104b)의 전면 상의 텍스처화된 영역 상에 형성될 수 있다. 다른 실시예에서, 제3 유전체 층은 질화규소(SiN)로 구성된다. 또 다른 실시예에서, 제1 유전체 층(194) 및 제3 유전체 층은 반사-방지 층이다.
규소 기판 상의 다공성 층의 형성 및 후속하는 태양 전지 제조 공정과 관련하여 수행되는 다양한 작업은 임의의 수의 추가적인 또는 대안적인 작업을 포함할 수 있다는 것을 이해하여야 한다. 도 1 내지 도 5에 도시된 작업은 예시된 순서로 수행될 필요는 없으며, 추가적인 단계가 본 명세서에 상세히 기술되지 않은 추가적인 기능을 갖는 더욱 포괄적인 절차 또는 공정 내에 통합될 수 있다.
특정 실시예가 전술되었지만, 단지 단일 실시예가 특정한 특징에 대해 기술되는 경우에도, 이들 실시예는 본 개시 내용의 범주를 제한하도록 의도된 것은 아니다. 개시 내용에 제공된 특징의 예는 달리 명시되지 않는 한 제한적이기보다는 예시적인 것으로 의도된다. 상기 설명은 본 개시 내용의 이점을 갖게 되는 당업자에게 명백할 바와 같이, 그러한 대안, 변경 및 등가물을 포괄하도록 의도된다.
본 개시 내용의 범주는 (명백하게 또는 암시적으로) 본 명세서에 개시된 임의의 특징 또는 특징들의 조합, 또는 그의 임의의 일반화를, 그것이 본 명세서에서 다루어진 문제들 중 임의의 것 또는 전부를 완화하든 그렇지 않든 간에 포함한다. 따라서, 특징들의 임의의 그러한 조합에 대한 새로운 청구항들이 본 출원(또는 그에 대한 우선권을 주장하는 출원)의 심사절차 동안 만들어질 수 있다. 특히, 첨부된 청구항들을 참조하면, 종속 청구항들로부터의 특징이 독립 청구항들의 특징과 조합될 수 있고, 각각의 독립 청구항들로부터의 특징이 단지 첨부된 청구항들에 열거된 특정 조합이 아닌 임의의 적절한 방식으로 조합될 수 있다.
일 실시예에서, 방법은 제1 용액 중에 규소 기판을 배치하는 단계를 포함한다. 방법은 또한 제1 용액 중의 규소 기판을 통해 제1 전류를 전도하는 단계를 포함한다. 방법은 또한 규소 기판을 통해 제2 전류를 전도하여 규소 기판 상에 다공성 층을 생성하는 단계를 포함한다.
하나의 실시예에서, 제1 전류를 전도하는 단계는 높은 바이어스 전압을 인가하는 것을 포함한다.
하나의 실시예에서, 제2 전류를 전도하는 단계는 낮은 바이어스 전압을 인가하는 것을 포함한다.
하나의 실시예에서, 제1 전류를 전도하는 단계는 규소 기판을 전해-연마되게 한다.
하나의 실시예에서, 제1 전류를 전도하는 단계는 규소 기판의 크기에 기초하는 제1 전류를 전도하는 것을 포함한다.
하나의 실시예에서, 제1 전류를 전도하는 단계는 용액의 농도에 기초하는 제1 전류를 전도하는 것을 포함한다.
하나의 실시예에서, 제2 전류를 전도하는 단계는 규소 기판의 크기에 기초하는 제2 전류를 전도하는 것을 포함한다.
하나의 실시예에서, 제2 전류를 전도하는 단계는 용액의 농도에 기초하는 제2 전류를 전도하는 것을 포함한다.
하나의 실시예에서, 제1 또는 제2 용액 중에 규소 기판을 배치하는 단계는 불화수소산(HF), 아이소프로필 알코올(IPA) 및 에탄올로 이루어진 군으로부터 선택되는 화학 물질로 구성되는 용액 중에 규소 기판을 배치하는 것을 포함한다.
하나의 실시예에서, 방법은 제1 전류를 전도하는 단계가 1 내지 100 mA/㎠의 전류 밀도를 가진 제1 전류를 전도하여 규소 기판 상에 연마된 층을 생성하는 것을 포함하고, 제2 전류를 전도하는 단계가 0.1 내지 50 mA/㎠의 전류 밀도를 가진 제2 전류를 전도하여 규소 기판 상의 연마된 층 상에 다공성 층을 생성하는 것을 포함하는 것을 추가로 포함한다.
하나의 실시예에서, 규소 기판을 통해 제2 전류를 전도하는 단계는 제2 용액 중의 규소 기판을 통해 제2 전류를 전도하는 것을 포함한다.
하나의 실시예에서, 제2 용액 중의 규소 기판을 통해 제2 전류를 전도하는 단계는 다공화 용액 중의 규소 기판을 통해 제2 전류를 전도하는 것을 포함한다.
하나의 실시예에서, 규소 기판 상에 다공성 층을 형성하기 위한 방법은 제1 용액 중에 규소 기판을 배치하는 단계를 포함한다. 방법은 또한 규소 기판을 통해 높은 바이어스 전압을 인가하는 단계를 포함한다. 방법은 또한 제2 용액 중에 규소 기판을 배치하는 단계를 포함한다. 방법은 또한 규소 기판 상에 다공성 층을 형성하는 단계를 포함하고, 여기서 다공성 층을 형성하는 단계는 규소 기판을 통해 낮은 바이어스 전압을 인가하는 것을 포함한다.
하나의 실시예에서, 제1 용액 중에 규소 기판을 배치하는 단계는 전해-연마 용액 중에 규소 기판을 배치하는 것을 포함한다.
하나의 실시예에서, 제2 용액 중에 규소 기판을 배치하는 단계는 다공화 용액 중에 규소 기판을 배치하는 것을 포함한다.
하나의 실시예에서, 제1 또는 제2 용액 중에 규소 기판을 배치하는 단계는 불화수소산(HF), 아이소프로필 알코올(IPA) 및 에탄올로 이루어진 군으로부터 선택되는 화학 물질로 구성되는 용액 중에 규소 기판을 배치하는 것을 포함한다.
하나의 실시예에서, 규소 기판 상에 다공성 층을 형성하기 위한 방법은 전해-연마 용액 중에 규소 기판을 배치하는 단계를 포함한다. 방법은 또한 규소 기판을 전해-연마하는 단계를 포함하고, 여기서 전해-연마하는 단계는 규소 기판을 통해 제1 전류를 전도하는 것을 포함한다. 방법은 또한 다공화 용액 중에 규소 기판을 배치하는 단계를 포함한다. 방법은 또한 규소 기판 상에 다공성 층을 형성하는 단계를 포함하고, 여기서 다공성 층을 형성하는 단계는 규소 기판을 통해 제2 전류를 전도하는 것을 포함한다.
하나의 실시예에서, 제1 전류를 전도하는 것은 높은 바이어스 전압을 인가하는 것을 포함한다.
하나의 실시예에서, 제2 전류를 전도하는 것은 낮은 바이어스 전압을 인가하는 것을 포함한다.
하나의 실시예에서, 전해-연마 또는 다공화 용액 중에 규소 기판을 배치하는 단계는 불화수소산(HF), 아이소프로필 알코올(IPA) 및 에탄올로 이루어진 군으로부터 선택되는 화학 물질로 구성되는 용액 중에 규소 기판을 배치하는 것을 포함한다.

Claims (20)

  1. 방법으로서,
    제1 용액 중에 규소 기판(silicon substrate)을 배치하는 단계;
    제1 용액 중의 규소 기판을 통해 제1 전류를 전도하는 단계; 및
    규소 기판을 통해 제2 전류를 전도하여 규소 기판 상에 다공성 층(porous layer)을 생성하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 제1 전류를 전도하는 단계는 높은 바이어스 전압(bias voltage)을 인가하는 것을 포함하는, 방법.
  3. 제1항에 있어서, 제2 전류를 전도하는 단계는 낮은 바이어스 전압을 인가하는 것을 포함하는, 방법.
  4. 제1항에 있어서, 제1 전류를 전도하는 단계는 규소 기판을 전해-연마(electro-polishing)되게 하는, 방법.
  5. 제1항에 있어서, 제1 전류를 전도하는 단계는 규소 기판의 크기에 기초하는 제1 전류를 전도하는 것을 포함하는, 방법.
  6. 제1항에 있어서, 제1 전류를 전도하는 단계는 용액의 농도에 기초하는 제1 전류를 전도하는 것을 포함하는, 방법.
  7. 제1항에 있어서, 제2 전류를 전도하는 단계는 규소 기판의 크기에 기초하는 제2 전류를 전도하는 것을 포함하는, 방법.
  8. 제1항에 있어서, 제2 전류를 전도하는 단계는 용액의 농도에 기초하는 제2 전류를 전도하는 것을 포함하는, 방법.
  9. 제1항에 있어서, 제1 또는 제2 용액 중에 규소 기판을 배치하는 단계는 불화수소산(HF), 아이소프로필 알코올(IPA) 및 에탄올로 이루어진 군으로부터 선택되는 화학 물질로 구성되는 용액 중에 규소 기판을 배치하는 것을 포함하는, 방법.
  10. 제1항에 있어서,
    제1 전류를 전도하는 단계는 1 내지 100 mA/㎠의 전류 밀도를 가진 제1 전류를 전도하여, 규소 기판 상에 연마된 층을 생성하는 것을 포함하고,
    제2 전류를 전도하는 단계는 0.1 내지 50 mA/㎠의 전류 밀도를 가진 제2 전류를 전도하여, 규소 기판 상의 연마된 층 상에 다공성 층을 생성하는 것을 포함하는, 방법.
  11. 제1항에 있어서, 규소 기판을 통해 제2 전류를 전도하는 단계는 제2 용액 중의 규소 기판을 통해 제2 전류를 전도하는 것을 포함하는, 방법.
  12. 제11항에 있어서, 제2 용액 중의 규소 기판을 통해 제2 전류를 전도하는 단계는 다공화(porosification) 용액 중의 규소 기판을 통해 제2 전류를 전도하는 것을 포함하는, 방법.
  13. 규소 기판 상에 다공성 층을 형성하기 위한 방법으로서,
    제1 용액 중에 규소 기판을 배치하는 단계;
    규소 기판을 통해 높은 바이어스 전압을 인가하는 단계;
    제2 용액 중에 규소 기판을 배치하는 단계; 및
    규소 기판 상에 다공성 층을 형성하는 단계 - 다공성 층을 형성하는 단계는 규소 기판을 통해 낮은 바이어스 전압을 인가하는 것을 포함함 - 를 포함하는, 방법.
  14. 제13항에 있어서, 제1 용액 중에 규소 기판을 배치하는 단계는 전해-연마 용액 중에 규소 기판을 배치하는 것을 포함하는, 방법.
  15. 제13항에 있어서, 제2 용액 중에 규소 기판을 배치하는 단계는 다공화 용액 중에 규소 기판을 배치하는 것을 포함하는, 방법.
  16. 제13항에 있어서, 제1 또는 제2 용액 중에 규소 기판을 배치하는 단계는 불화수소산(HF), 아이소프로필 알코올(IPA) 및 에탄올로 이루어진 군으로부터 선택되는 화학 물질로 구성되는 용액 중에 규소 기판을 배치하는 것을 포함하는, 방법.
  17. 규소 기판 상에 다공성 층을 형성하기 위한 방법으로서,
    전해-연마 용액 중에 규소 기판을 배치하는 단계;
    규소 기판을 전해-연마하는 단계 - 전해-연마하는 단계는 규소 기판을 통해 제1 전류를 전도하는 것을 포함함 -;
    다공화 용액 중에 규소 기판을 배치하는 단계; 및
    규소 기판 상에 다공성 층을 형성하는 단계 - 다공성 층을 형성하는 단계는 규소 기판을 통해 제2 전류를 전도하는 것을 포함함 - 를 포함하는, 방법.
  18. 제17항에 있어서, 제1 전류를 전도하는 것은 높은 바이어스 전압을 인가하는 것을 포함하는, 방법.
  19. 제17항에 있어서, 제2 전류를 전도하는 것은 낮은 바이어스 전압을 인가하는 것을 포함하는, 방법.
  20. 제17항에 있어서, 전해-연마 또는 다공화 용액 중에 규소 기판을 배치하는 단계는 불화수소산(HF), 아이소프로필 알코올(IPA) 및 에탄올로 이루어진 군으로부터 선택되는 화학 물질로 구성되는 용액 중에 규소 기판을 배치하는 것을 포함하는, 방법.
KR1020167007455A 2013-09-27 2014-09-18 전해-연마 및 다공화 KR20160062004A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/039,597 2013-09-27
US14/039,597 US9249523B2 (en) 2013-09-27 2013-09-27 Electro-polishing and porosification
PCT/US2014/056414 WO2015047878A1 (en) 2013-09-27 2014-09-18 Electro-polishing and porosification

Publications (1)

Publication Number Publication Date
KR20160062004A true KR20160062004A (ko) 2016-06-01

Family

ID=52739022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167007455A KR20160062004A (ko) 2013-09-27 2014-09-18 전해-연마 및 다공화

Country Status (7)

Country Link
US (1) US9249523B2 (ko)
JP (1) JP2016534582A (ko)
KR (1) KR20160062004A (ko)
CN (1) CN105308761A (ko)
DE (1) DE112014004469T5 (ko)
TW (1) TW201520383A (ko)
WO (1) WO2015047878A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD822890S1 (en) 2016-09-07 2018-07-10 Felxtronics Ap, Llc Lighting apparatus
US10775030B2 (en) 2017-05-05 2020-09-15 Flex Ltd. Light fixture device including rotatable light modules
USD877964S1 (en) 2017-08-09 2020-03-10 Flex Ltd. Lighting module
USD846793S1 (en) 2017-08-09 2019-04-23 Flex Ltd. Lighting module locking mechanism
USD833061S1 (en) 2017-08-09 2018-11-06 Flex Ltd. Lighting module locking endcap
USD872319S1 (en) 2017-08-09 2020-01-07 Flex Ltd. Lighting module LED light board
USD832494S1 (en) 2017-08-09 2018-10-30 Flex Ltd. Lighting module heatsink
USD862777S1 (en) 2017-08-09 2019-10-08 Flex Ltd. Lighting module wide distribution lens
USD832495S1 (en) 2017-08-18 2018-10-30 Flex Ltd. Lighting module locking mechanism
USD862778S1 (en) 2017-08-22 2019-10-08 Flex Ltd Lighting module lens
USD888323S1 (en) 2017-09-07 2020-06-23 Flex Ltd Lighting module wire guard
CN109023501B (zh) * 2018-08-16 2020-06-02 湖南文理学院 一种纳米多孔硅单凹透镜的制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5139624A (en) * 1990-12-06 1992-08-18 Sri International Method for making porous semiconductor membranes
JP3777668B2 (ja) 1996-09-04 2006-05-24 ソニー株式会社 薄膜太陽電池の製造方法
JP4420475B2 (ja) * 1996-09-04 2010-02-24 ソニー株式会社 薄膜半導体の製造方法
JPH11214725A (ja) 1998-01-21 1999-08-06 Canon Inc 光電変換装置の製造方法
JP3619053B2 (ja) 1999-05-21 2005-02-09 キヤノン株式会社 光電変換装置の製造方法
JP3960449B2 (ja) 1999-05-26 2007-08-15 株式会社小糸製作所 車両用灯具のボディ・レンズ間ねじ締結装置
JP3542521B2 (ja) * 1999-06-08 2004-07-14 キヤノン株式会社 半導体基体及び太陽電池の製造方法と陽極化成装置
JP2003229050A (ja) * 2001-11-27 2003-08-15 Matsushita Electric Works Ltd 電界放射型電子源の製造方法、電界放射型電子源
US8920625B2 (en) * 2007-04-27 2014-12-30 Board Of Regents Of The University Of Texas System Electrochemical method of making porous particles using a constant current density
KR20100009822A (ko) * 2008-07-21 2010-01-29 공주대학교 산학협력단 단일기판 위에 다양한 제작조건을 갖는 다공질규소어레이를 제작하기 위한 방법
MY170119A (en) 2009-01-15 2019-07-05 Trutag Tech Inc Porous silicon electro-etching system and method
EP2494635A4 (en) * 2009-10-30 2016-08-17 Univ Rice William M STRUCTURED SILICON BATTERY ANODES

Also Published As

Publication number Publication date
US9249523B2 (en) 2016-02-02
WO2015047878A1 (en) 2015-04-02
US20150090605A1 (en) 2015-04-02
TW201520383A (zh) 2015-06-01
CN105308761A (zh) 2016-02-03
JP2016534582A (ja) 2016-11-04
DE112014004469T5 (de) 2016-06-23

Similar Documents

Publication Publication Date Title
KR20160062004A (ko) 전해-연마 및 다공화
TWI646694B (zh) 在矽基板上形成多孔層的方法
CN108666393B (zh) 太阳能电池的制备方法及太阳能电池
KR20050113177A (ko) 개선된 광전지 및 그 제조
KR102554563B1 (ko) 태양 전지 내의 상대적 도펀트 농도 레벨
CN101523615A (zh) 光伏电池及制造该光伏电池的方法
KR20170048515A (ko) 개선된 전면 접점 이종접합 공정
KR20180123169A (ko) 차별화된 p형 및 n형 영역 아키텍처를 갖는 태양 전지의 메탈라이제이션
Yue et al. Large-scale black multi-crystalline silicon solar cell with conversion efficiency over 18%
US20170133545A1 (en) Passivated contacts for photovoltaic cells
CN102637767A (zh) 太阳能电池的制作方法以及太阳能电池
CN105826409A (zh) 一种局部背场n型太阳能电池及其制备方法和组件、系统
US8841161B2 (en) Method for forming flexible solar cells
US8536448B2 (en) Zener diode within a diode structure providing shunt protection
KR20100073645A (ko) 태양전지 및 그 제조방법
US8993423B2 (en) Method for manufacturing solar cell
JP2017509153A (ja) 太陽電池の受光面のパッシベーション
US20120258561A1 (en) Low-Temperature Method for Forming Amorphous Semiconductor Layers
KR101113486B1 (ko) 후면접합 태양전지의 제조방법
Salles et al. Fabrication of Poly-Si on Locally Etched SiO x as Passivating Contacts for c-Si Solar Cells
KR20120133256A (ko) 후면접합형 태양전지 및 그 제조방법
JP2012023227A (ja) 太陽電池の製造方法
SK1322017A3 (sk) Spôsob prípravy antireflexnej vrstvy na kremíkovej doske vodivosti n-typu elektrochemickým opracovaním

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid