KR20160057715A - 메모리 인터페이스 장치 - Google Patents

메모리 인터페이스 장치 Download PDF

Info

Publication number
KR20160057715A
KR20160057715A KR1020140158668A KR20140158668A KR20160057715A KR 20160057715 A KR20160057715 A KR 20160057715A KR 1020140158668 A KR1020140158668 A KR 1020140158668A KR 20140158668 A KR20140158668 A KR 20140158668A KR 20160057715 A KR20160057715 A KR 20160057715A
Authority
KR
South Korea
Prior art keywords
memory
resistor
write
test point
data
Prior art date
Application number
KR1020140158668A
Other languages
English (en)
Other versions
KR102167143B1 (ko
Inventor
정해인
김종우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140158668A priority Critical patent/KR102167143B1/ko
Publication of KR20160057715A publication Critical patent/KR20160057715A/ko
Application granted granted Critical
Publication of KR102167143B1 publication Critical patent/KR102167143B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Storage Device Security (AREA)

Abstract

본 발명은 일반적인 데이터 라이터를 이용하더라도 어셈블리 상태에서 쓰기 방지 상태로 고정된 메모리의 업데이트를 별도의 해체 작업 없이 용이하게 할 수 있는 메모리 인터페이스 장치를 제공하는 것으로서, 본 발명에 따른 메모리 인터페이스 장치는, 회로 보드 상에 실장된 메모리와, 상기 메모리의 쓰기 방지 단자와 일측이 접속되고, 다른 일측이 구동 IC의 전원 단자와 접속된 제 1 저항과, 일측이 상기 제 1 저항과 병렬로 상기 메모리의 쓰기 방지 단자와 접속되고, 다른 일측이 그라운드 전원과 접속된 제 2 저항과, 상기 메모리의 쓰기 방지 단자, 제 1 저항, 제 2 저항이 접속된 제 1 노드와, 상기 회로 보드상에 위치한 커넥터의 그라운드 핀과 인접하게 배치되고, 일측이 상기 제 1 노드와 접속된 테스트 포인트를 포함하고, 상기 테스트 포인트와 상기 그라운드 핀 간에 도전성 물질을 접촉시켜 상기 구동 IC로부터의 하이 신호가 상기 제 1 노드로부터 상기 그라운드 핀 방향으로 이동하여, 상기 메모리의 쓰기 방지 단자에 전달되지 않음으로써 쓰기 방지가 해제되는 것을 특징으로 한다.

Description

메모리 인터페이스 장치{MEMORY INTERFACE DEVICE}
본 발명은 메모리 인터페이스 장치에 관한 것으로, 특히 테스트 포인트(Test Point, 이하 "TP" 라고 함)를 통하여 EEPROM의 쓰기 방지 해제를 용이하게 함으로써 EPROM 데이터 변경시 작업 비용 및 작업 시간을 절감할 수 있는 메모리 장치 및 방법을 제공하는 것이다.
평판 표시 장치는 화소 매트릭스를 통해 화상을 표시하는 표시 패널과, 표시 패널을 구동하는 패널 구동 회로와, 패널 구동 회로를 제어하는 타이밍 컨트롤러를 포함한다. 또한, 평판 표시 장치는 타이밍 컨트롤러 등에서 이용될 타이밍 제어 정보 및 각종 옵션 정보들과 함께 각종 보정 데이터들을 저장하는 비휘발성 메모리로 주로 EEPROM(Electrically Erasable and Programmable Read Only Memory)을 구비하고 있다.
평판 표시 장치의 전원이 턴-온되면 타이밍 컨트롤러는 EEPROM으로부터 타이밍 제어 정보 및 각종 옵션 정보들과 함께 각종 보정 데이터들을 읽어와서 내부 레지스터에 로딩한다. 그 다음 상기 타이밍 컨트롤러는 제어 신호 생성시와 데이터 보정시 상기 정보들을 이용한다.
일반적으로, EEPROM이 회로 보드에 실장되어 어셈블리 되기 이전에 EEPROM에는 필요한 데이터가 모두 저장되거나 업데이트되고, EEPROM이 보드 상에 어셈블리된 상태에서는 저장된 데이터를 보호하기 위하여 쓰기 방지(WP) 상태로 고정된다.
예를 들면, EEPROM이 회로 보드상에 실장되면, 데이터 보호를 위하여 EEPROM의 쓰기 방지 단자가 회로 보드 상의 배선 및 직렬 저항을 경유하여 데이터 구동 IC(Integrated Circuit)의 전원 단자(VCC)와 접속됨으로써 쓰기 방지 상태가 된다.
이에 따라, 보드 어셈블리 상태에서 EEPROM의 데이터를 변경하기 위해서는 EEPROM의 쓰기 방지 단자와 데이터 구동 IC의 전원(VCC) 단자 사이의 배선(EEP_WP)에 직렬 접속된 저항을 보드 상에서 제거하여 쓰기 방지 상태를 해제해야 한다. 그 다음, 시리얼 클럭 라인(SCL) 및 시리얼 데이터 어드레스 라인(SDA)과 접속된 커넥터에 데이터 라이터(Writer)를 연결하여 EEPROM의 필요한 데이터를 변경한 후, 제거했던 저항을 보드 상에 재삽입하여 EEPROM의 쓰기 방지(WP) 단자와 데이터 구동 IC의 전원 단자(VCC)를 연결시킴으로써 쓰기 방지 상태로 재설정된다.
이와 같이, 종래에는 보드 어셈블리 상태에서 EEPROM의 데이터를 변경하기 위해서는 저항 제거 및 재삽입의 수작업이 필요하므로 상당한 작업 시간이 소요되어 데이터 업데이트 시간이 증가하는 비효율적인 문제점이 있었다.
최근, 상기 문제점을 해결하기 위한 선행기술로는, 쓰기 방지 단자(WP)를 제어하기 위하여 별도의 핀을 구비하고, 데이터 라이터(Data Writer)에도 상기 별도의 핀과 접속되어 쓰기 방지 단자를 제어하는 별도의 핀을 구비하는 방법이 있었다. 상기 두 개의 별도의 핀들이 서로 접속되어 데이터 구동 IC로부터 그라운드 전원이 공급되어 쓰기 방지 상태가 자동 해제되도록 하는 방법이 공개특허 10-2014-0087593에 개시되어 있다. 그러나 상기와 같은 방법은, 데이터 라이터에 별도의 핀을 구비하여야 할 뿐 아니라 해당 핀에 대한 기능을 추가하여야 하므로, 단가 상승을 초래하며, 지금까지 양산된 상기 기능이 없는 데이터 라이터를 이용하여 데이터를 변경할 때에는 사용할 수 없는 방법이라는 한계를 가진다.
본 발명은 상기 문제점을 해결하기 위한 것으로, 본 발명이 해결하고자 하는 과제는 일반적인 데이터 라이터를 이용하더라도 어셈블리 상태에서 쓰기 방지 상태로 고정된 메모리의 업데이트를 별도의 해체 작업 없이 용이하게 할 수 있는 메모리 인터페이스 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 메모리 인터페이스 장치는 회로 보드 상에 실장된 메모리와, 상기 메모리의 쓰기 방지 단자와 접속된 제 1 배선과, 상기 제 1 배선과 구동 IC의 전원 단자와 접속된 제 2 배선, 상기 제 1 배선과 제 2 배선 사이에 연결된 제 1 저항, 상기 제 1 배선과 그라운드 전원 사이에 접속된 제 3 배선, 상기 제 1 배선과 제 3 배선 사이에 직렬 접속된 제 2 저항, 상기 제 1 배선과 제 2 저항이 접속된 제 1 노드, 상기 회로 보드상의 커넥터의 그라운드 핀과 인접하게 배치된 테스트 포인트 및 상기 제 1 노드와 상기 테스트 포인트 사이에 접속된 제 4 배선을 포함하여, 상기 테스트 포인트와 그라운드 전원 사이에 도전성 물질을 접촉시켜 상기 구동 IC로부터의 하이 신호가 상기 그라운드 핀으로 이동하여 상기 하이 신호가 상기 메모리의 쓰기 방지 단자에 전달되지 않음으로써 쓰기 방지가 해제되는 것을 특징으로 한다.
본 발명에 따른 메모리 장치에 의하면, EEPROM이 실장된 회로 보드의 테스트 포인트와 그라운드 단자를 핀셋 등을 통하여 전기적으로 연결시키는 것만으로도 어셈블리 상태인 EEPROM의 쓰기 방지를 해제할 수 있으므로, EEPROM의 데이터 변경을 위하여 PCB 커버 실드를 제거하거나 쓰기 방지 저항을 제거하는 등의 별도의 작업 없이도 일반적인 데이터 라이터를 이용하여 데이터를 용이하게 업데이트할 수 있는 효과가 있다.
도 1 은 본 발명에 따른 메모리 인터페이스 장치의 등가 회로도이다.
도 2 는 메모리, 커넥터, 그라운드 핀, 제 1, 2 저항 및 테스트 포인트의 실제 위치를 도시한 것이다.
도 3 은 어셈블리를 완료하였을 때 외부에서 보이는 커넥터 및 테스트 포인트를 도시한 것이다.
도 4 는 본 발명의 실시예에 따른 EEPROM이 적용된 액정 표시 장치를 개략적으로 나타낸 블록도이다.
도 1 은 본 발명에 따른 메모리 인터페이스 장치의 등가 회로도이다. 본 발명에 따른 메모리 인터페이스 장치는, 회로 보드 상에 실장된 EEPROM 메모리(11)와, 상기 메모리(11)의 쓰기 방지 단자(WP)와 접속된 제 1 배선(L1)과, 구동IC(DIC)의 전원 단자(VCC)와 접속된 제 2 배선(L2)과, 상기 제 1 배선(L1)과 그라운드 전원(GND) 사이에 접속된 제 3 배선(L3)과, 상기 제 1 배선(L1)과 제 2 배선(L2) 사이에 직렬 접속된 제 1 저항(14a)과, 상기 제 1 배선(L1)과 상기 제 3 배선(L3) 사이에 직렬 접속된 제 2 저항(R2)과, 상기 제 1 배선과 상기 제 2 저항이 접속된 제 1 노드(21)와, 상기 회로 보드상에 위치한 커넥터의 그라운드 핀(13)과 인접하게 배치된 테스트 포인트와, 상기 제 1 노드와 상기 테스트 포인트 사이에 접속된 제 4 배선(L4)을 포함하는 것을 특징으로 한다.
이하에서는, 상기 메모리 인터페이스 장치의 메모리 인터페이스 방법에 대하여 설명한다.
먼저, 쓰기 방지 상태인 경우, 테스트 포인트(12)는 플로팅 상태를 유지하므로 상기 구동 IC로(DIC)부터 발생한 하이 신호는 제 1 저항(14a)을 통과하여 메모리(11)의 쓰기 방지 단자(WP)에 전달된다. 상기 하이 신호가 쓰기 방지 단자에 전달됨으로써, 메모리(11)의 데이터는 시리얼 클럭 라인(SCL) 및 시리얼 어드레스 라인(SDA)으로부터의 신호 등 외부의 데이터 신호로부터 보호되어 입력된 데이터를 유지한다.
쓰기 방지(WP)를 해제하기 위하여, 데이터 라이터를 커넥터에 접속시킨 후 테스트 포인트(12)와 커넥터의 측면에 위치한 그라운드 핀(GND_PIN)을 전도성 물질, 예를 들어 핀셋을 이용하여 잡는 방법 등을 이용하여 접촉시킨다. 즉, 상기 테스트 포인트(12)와 그라운드 핀(13)은 전도성 물질을 용이하게 접촉시킬 수 있을 정도로 충분히 가까운 것이 바람직하다.
상기와 같이 테스트 포인트(12)와 그라운드 핀(13)을 접촉시키면, 구동 IC(DIC)로부터 발생한 하이 신호는 제 4 배선(L4)을 통하여 테스트 포인트(12)로, 다시 전도성 물질을 통하여 그라운드 핀(13) 쪽으로 이동한다.
그에 따라 메모리(11)의 쓰기 방지 단자(WP)쪽으로는 로우 신호가 전달되며, 그에 따라 쓰기 방지가 해제된다. 이 때, 커넥터에 접속된 데이터 라이터는 메모리에 저장된 데이터를 변경한다.
상기 메모리 인터페이스 장치가 쓰기 방지상태인 경우 쓰기 방지 단자(WP)에 인가되는 전압의 감소를 막기 위하여는, 제 2 저항(14b)에 비하여 제 1 저항(14a)의 크기가 매우 작아야 한다. 구체적으로, 제 2 저항과 제 1 저항의 크기의 비는 100 : 1 이상인 것이 바람직하다.
또한 상기 쓰기 방지 상태를 해제하는 경우, 구동 IC(DIC)와 그라운드 핀(13) 사이에서 쇼트가 발생하는 것을 방지하기 위하여 제 1 저항(14a)은 과전류를 방지할 수 있는 정도의 값으로 설정하는 것이 좋다. 예를 들어, 제 1 저항(14a)을 약 1kΩ 으로 설정하고, 구동 IC로부터의 쓰기 방지 전압이 3.3V 정도라면, 구동 IC로부터 그라운드 핀으로 흐르는 전류는 약 3.3mA정도가 되므로 과전류로 인한 쇼트 현상이 방지된다.
도 2 는 메모리(11), 커넥터, 그라운드 핀(13) 제 1, 2 저항(14a, 14b) 및 테스트 포인트(12)의 실제 위치를 도시한 것이다. 앞에서 설명한 바와 같이 그라운드 핀(13)과 테스트 포인트(12)는 인접하여 위치하고 있어, 전도성 물질을 상기 그라운드 핀과 상기 테스트 포인트 사이에 접촉시키기 용이하게 형성되어 있다.
도 3 은 어셈블리를 완료하였을 때 외부에서 보이는 커넥터 및 테스트 포인트를 도시한 것이다. 상기와 같이 핀셋 등을 이용하여 접촉시키기 위해서, 상기 테스트 포인트(TP)는 회로 보드를 보호하는 커넥터와 회로 보드를 보호하는 커버 실드 사이에 위치하여, 핀셋 등의 전도성 물질이 용이하게 접촉될 수 있도록 하는 것이 바람직하다. 그러나 상기 테스트 포인트(TP)의 보호를 위하여, 테스트 포인트(TP)의 상부 면은 노출되지 않도록 테스트 포인트를 상기 커버 실드의 안쪽에 위치하도록 배치한다.
앞에서는 핀셋을 예로 들었지만, 상기 접촉은 전도성 물질을 이용한다면 어떤 것이든 문제되지 않으며, 접촉을 더욱 용이하게 하기 위하여 스위치를 이용하거나, 브릿지 등을 더 구비할 수도 있다. 스위치 또는 브릿지를 이용할 경우, 테스트 포인트(TP)가 전혀 노출되지 않더라도 테스트 포인트(TP) 및 그라운드 핀에 전도성 물질을 용이하게 접촉시킬 수 있으며, 상기 스위치 또는 브릿지를 탈, 부착시키는 형태로 제조할 수도 있다는 장점이 있다.
이와 같이, 본 발명에 따른 메모리 인터페이스 장치는 EEPROM이 실장된 회로 보드의 커넥터에 위치한 그라운드 핀과, EEPROM의 쓰기 방지 단자와 접속된 테스트 포인트를 전기적으로 접촉시키는 것만으로 간단하게 쓰기 방지 상태가 해제된다. 따라서 어셈블리가 완료된 상태에서 쓰기 방지로 고정된 EEPROM에 대한 업데이트가 필요할 때, 커버 실드를 제거하거나 쓰기 방지 단자와 구동 IC의 전원 단자 사이의 배선에 직렬 접속된 저항을 제거하지 않고도 간단하게 EEPROM을 업데이트할 수 있다. 그에 더하여 일반적인 데이터 라이터를 이용하더라도, 데이터 라이터를 메모리 인터페이스 장치의 커넥터에 연결한 후 상기 테스트 포인트와 그라운드 핀을 전기적으로 접속시키는 것만으로 간단하게 쓰기 방지 상태가 해제되므로, 일반적인 데이터 라이터와 호환이 가능하면서도 간편하게 쓰기 방지를 해제할 수 있는 효과가 있다.
도 4 는 본 발명의 실시예에 따른 EEPROM이 적용된 액정 표시 장치를 개략적으로 나타낸 블록도이다. 도 4 에 나타낸 액정 표시 장치는 EEPROM(11), 타이밍 컨트롤러(64), 데이터 드라이버(40), 게이트 드라이버(68) 및 표시 패널(70)을 구비한다.
EEPROM(11)은 타이밍 제어 정보 및 각종 옵션 정보들과 함게 각종 보정 데이터들을 저장한다.
타이밍 컨트롤러(64)는 전원이 턴-온되면 EEPROM(11)으로부터 타이밍 제어 정보 및 각종 옵션 정보들과 함게 각종 보정 데이터를 읽어들여 내부 레지스터에 로딩한다.
그리고, 타이밍 컨트롤러(64)는 타이밍 제어 정보와 외보로부터의 타이밍 동기 신호들을 이용하여 데이터 드라이버(40) 및 게이트 드라이버(68)의 구동 타이밍을 각각 제어하는 데이터 제어 신호를 생성한다. 데이터 제어 신호는 데이터 신호의 래치를 제어하는 소스 스타트 펄스(SSP) 및 소스 샘플링 클럭과(SSC), 데이터 신호의 출력 기간을 제어하는 소스 출력 인에이블 신호(SOE) 등을 포함한다. 게이트 제어 신호(GCS)는 게이트 신호의 스캐닝을 게이트 스타트 펄스(GSP) 및 게이트 쉬프트 클럭(GSC)과, 게이트 신호의 출력 기간을 제어하는 게이트 출력 인에이블 신호(GOE) 등을 포함한다.
또한, 타이밍 컨트롤러(64)는 보정 데이터를 이용하여 화질 향상 등을 위한 데이터 변조를 수행한 다음 변조된 데이터를 데이터 드라이버(40)로 출력한다.
데이터 드라이버(40)는 타이밍 컨트롤러(64)로부터의 데이터 제어 신호에 응답하여 타이밍 컨트롤러(64)로부터의 디지털 데이터를 아날로그 데이터 신호로 변환하여 표시 패널의 다수의 데이터 라인으로 공급한다. 이때, 데이터 드라이버(40)는 적어도 하나의 데이터 IC로 구성되어 TCP, COF, FPC 등과 같은 회로 필름에 실장되어 표시 패널에 TAB(Tape Automatic Bonding)방식으로 부착되거나, COG(Chip on Glass) 방식으로 표시 패널 상이 실장될 수 있다. 데이터 드라이버의 전원 단자가 EEPROM(11)의 쓰기 방지 단자와 접속되어 EEPROM(11)의 업데이트 기간을 제외한 나머지 기간에서 데이터를 보호한다.
게이트 드라이버(68)는 타이밍 컨트롤러로부터의 게이트 제어 신호에 응답하여 표시 패널의 다수의 게이트 라인을 순차적으로 구동한다. 게이트 드라이버는 게이트 제어 신호에 응답하여 각 게이트 라인에 해당 스캔 기간에서 게이트 온 전압의 스캔 펄스를 공급하고, 나머지 기간에서는 게이트 오프 전압을 공급한다. 게이트 드라이버는 적어도 하나의 게이트 IC로 구성되고 TCP(Tape Carrier Package), COF(Chip on Film), FPC(Flexible Print Circuit) 등과 같은 회로 필름에 실장되어 표시 패널에 TAB(Tape Automatic Bonding)방식으로 부착되거나, COG(Chip On Glass) 방식으로 표시 패널 상에 실장될 수 있다. 또한 게이트 드라이버는 GIP(Gate In Panel)방식으로 표시 패널 내에 내장되어 화소 어레이와 함께 박막 트랜지스터 기판 상에 형성될 수 있다.
표시 패널(70)은 컬러 필터 어레이가 형성된 컬러 필터 기판과, 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판과, 컬러 필터 기판 및 박막 트랜지스터 기판 사이의 액정층과, 컬러 필터 기판 및 박막 트랜지스터 기판의 외측면에 각각 부착된 편광판을 구비한다. 각 화소는 데이터 신호에 다른 액정 배열의 가변으로 광투과율을 조절하는 RGB, 또는 RGBW 서브 화소의 조합으로 원하는 컬러를 구현한다. 각 서브화소는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 박막 트랜지스터(TFT), 박막 트랜지스터에 병렬 접속된 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 구비한다. 액정 커패시터(Clc)는 박막 트랜지스터(TFT)를 통해 화소 전극에 공급된 데이터 신호와, 공통 전극에 공급된 공통 전압(Vcom)과의 차전압을 충전하고, 충전된 전압에 따라 액정을 구동하여 광투과율을 조절한다. 스토리지 커패시터(Cst)는 박막 트랜지스터(TFT)가 오프되는 동안 액정 커패시터(Cst)에 충전된 전압을 안정적으로 유지시킨다. 액정은 TN(Twisted Nematic)모드 또는 VA(Vertical Alignmnet)모드와 같이 수직 전계에 의해 구동되거나, IPS(In-Plane Swintching)모드 또는 FFS(Fringe Field Switchong)모드와 같이 수평 전계에 의하여 구동된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술적 사상을 일탈하지 않는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구의 범위에 의해 정해져야만 할 것이다.
11 : 메모리 GND : 전원 단자
WP : 쓰기 방지 단자 L1-L4 : 제1-4배선
14a : 제 1 저항 14b : 제 2 저항
12 : 테스트 포인트(TP) 13 : 그라운드 핀(GND_PIN)
DIC : 구동IC

Claims (4)

  1. 회로 보드 상에 실장된 메모리와,
    상기 메모리의 쓰기 방지 단자와 일측이 접속되고, 다른 일측이 구동 IC의 전원 단자와 접속된 제 1 저항과,
    일측이 상기 제 1 저항과 병렬로 상기 메모리의 쓰기 방지 단자와 접속되고, 다른 일측이 그라운드 전원과 접속된 제 2 저항과,
    상기 메모리의 쓰기 방지 단자, 제 1 저항, 제 2 저항이 접속된 제 1 노드와,
    상기 회로 보드상에 위치한 커넥터의 그라운드 핀과 인접하게 배치되고, 일측이 상기 제 1 노드와 접속된 테스트 포인트를 포함하고,
    상기 테스트 포인트와 상기 그라운드 핀 간에 도전성 물질을 접촉시켜 상기 구동 IC로부터의 하이 신호가 상기 제 1 노드로부터 상기 그라운드 핀 방향으로 이동하여, 상기 메모리의 쓰기 방지 단자에 전달되지 않음으로써 쓰기 방지가 해제되는 것을 특징으로 하는 메모리 인터페이스 장치.
  2. 청구항 1에서,
    상기 테스트 포인트는,
    상기 커넥터와 상기 회로 보드를 보호하는 커버 실드 사이에 위치하여, 어셈블리가 완료된 상태에서 상기 커버 실드의 외부에서 상기 테스트 포인트와 상기 그라운드 핀 간에 도전성 물질을 접촉시킬 수 있는 것을 특징으로 하는 메모리 인터페이스 장치.
  3. 청구항 1 에서,
    상기 제 1 저항의 저항값과 상기 제 2 저항의 저항값의 비가 1 : 100 이상인 것을 특징으로 하는 메모리 인터페이스 장치.
  4. 청구항 2 에서,
    상기 그라운드 핀과 상기 테스트 포인트를 전기적으로 접촉시킬 수 있는 스위치 또는 탈부착이 가능한 브릿지를 더 구비한 것을 특징으로 하는 메모리 인터페이스 장치.
KR1020140158668A 2014-11-14 2014-11-14 메모리 인터페이스 장치 KR102167143B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140158668A KR102167143B1 (ko) 2014-11-14 2014-11-14 메모리 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140158668A KR102167143B1 (ko) 2014-11-14 2014-11-14 메모리 인터페이스 장치

Publications (2)

Publication Number Publication Date
KR20160057715A true KR20160057715A (ko) 2016-05-24
KR102167143B1 KR102167143B1 (ko) 2020-10-16

Family

ID=56113853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140158668A KR102167143B1 (ko) 2014-11-14 2014-11-14 메모리 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR102167143B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116963385A (zh) * 2023-09-21 2023-10-27 荣耀终端有限公司 电路板组件和终端设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080018070A (ko) * 2006-08-23 2008-02-27 슬림디스크 주식회사 읽기 전용 메모리 카드
JP2009211222A (ja) * 2008-03-01 2009-09-17 Toshiba Corp メモリシステム
KR20140087593A (ko) * 2012-12-31 2014-07-09 엘지디스플레이 주식회사 표시 장치용 메모리 인터페이스 장치 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080018070A (ko) * 2006-08-23 2008-02-27 슬림디스크 주식회사 읽기 전용 메모리 카드
JP2009211222A (ja) * 2008-03-01 2009-09-17 Toshiba Corp メモリシステム
KR20140087593A (ko) * 2012-12-31 2014-07-09 엘지디스플레이 주식회사 표시 장치용 메모리 인터페이스 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116963385A (zh) * 2023-09-21 2023-10-27 荣耀终端有限公司 电路板组件和终端设备
CN116963385B (zh) * 2023-09-21 2023-11-24 荣耀终端有限公司 电路板组件和终端设备

Also Published As

Publication number Publication date
KR102167143B1 (ko) 2020-10-16

Similar Documents

Publication Publication Date Title
US11176870B2 (en) Display apparatus having gate driving circuit
KR102316101B1 (ko) 표시장치와 그 검사 방법
CN100510865C (zh) 液晶显示装置及其驱动方法
JP4975155B2 (ja) 表示装置及びそのゲートパルス変調制御方法
KR101481701B1 (ko) 타이밍 제어장치 및 이를 갖는 표시장치
KR101641532B1 (ko) 타이밍 제어방법, 이를 수행하기 위한 타이밍 제어장치 및 이를 갖는 표시장치
US10262742B2 (en) Memory protection circuit and liquid crystal display including same
US10325564B2 (en) Clock generation circuit having over-current protecting function, method of operating the same and display device
US10984691B2 (en) Panel defect detection method and a display driver apparatus incorporating the same
KR102050441B1 (ko) 표시 장치용 메모리 인터페이스 장치 및 방법
CN107797330B (zh) 液晶显示装置
KR102167143B1 (ko) 메모리 인터페이스 장치
US10078389B2 (en) Display device and manufacturing method thereof
KR101609110B1 (ko) 액정 표시 장치와 그의 구동 방법 및 제조 방법
KR20110072868A (ko) 전원공급부를 포함하는 액정표시장치
KR20080001234A (ko) 테스트 포인트가 형성된 인쇄회로기판
KR102316559B1 (ko) 표시 모듈 및 표시 장치
KR20150078571A (ko) 터치 센서를 내장한 표시 장치 및 그 구동 방법
KR102149752B1 (ko) 메모리 제어회로 및 이를 포함하는 액정표시장치
KR102257199B1 (ko) 표시장치
KR102113620B1 (ko) 표시장치의 테스트장치
KR102148488B1 (ko) 표시장치의 전원회로
KR20100023142A (ko) 광원 구동 방법, 이를 수행하기 위한 광원 장치 및 이 광원장치를 갖는 표시 장치
KR20080075647A (ko) 표시 장치 및 이의 구동방법
KR102539255B1 (ko) 파워 관리 집적 회로 및 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant