KR20140087593A - 표시 장치용 메모리 인터페이스 장치 및 방법 - Google Patents

표시 장치용 메모리 인터페이스 장치 및 방법 Download PDF

Info

Publication number
KR20140087593A
KR20140087593A KR1020120158084A KR20120158084A KR20140087593A KR 20140087593 A KR20140087593 A KR 20140087593A KR 1020120158084 A KR1020120158084 A KR 1020120158084A KR 20120158084 A KR20120158084 A KR 20120158084A KR 20140087593 A KR20140087593 A KR 20140087593A
Authority
KR
South Korea
Prior art keywords
memory
wiring
write
data
terminal
Prior art date
Application number
KR1020120158084A
Other languages
English (en)
Other versions
KR102050441B1 (ko
Inventor
김선태
김화영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120158084A priority Critical patent/KR102050441B1/ko
Publication of KR20140087593A publication Critical patent/KR20140087593A/ko
Application granted granted Critical
Publication of KR102050441B1 publication Critical patent/KR102050441B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

본 발명의 어셈블리 상태에서 쓰기 방지로 고정된 메모리의 업데이트를 용이하게 할 수 있는 표시 장치용 메모리의 인터페이스 장치 및 방법에 관한 것으로, 본 발명의 메모리 인터페이스 장치는 회로 보드 상에 실장된 메모리와, 상기 메모리의 쓰기 방지 단자와 접속된 제1 배선과, 구동 IC의 전원 단자와 접속된 제2 배선과, 상기 제1 및 제2 배선 사이에 직렬 접속된 제1 저항과, 상기 제1 배선과 커넥터 사이에 접속된 제3 배선을 구비하고, 상기 메모리가 상기 회로 보드 상에 실장되고 어셈블리가 완료되면, 상기 메모리의 쓰기 방지 단자가 상기 제1 및 제2 배선과 상기 제1 저항을 통해 상기 구동 IC의 전원 단자와 접속되어 쓰기 방지 상태로 자동 설정되고, 상기 메모리의 데이터 업데이트를 위하여 상기 커넥터에 데이터 라이터가 접속되면 상기 데이터 라이터로부터 상기 커넥터 및 상기 제3 배선과 제1 배선을 통해 상기 쓰기 방지 단자에 그라운드 전원이 공급되어 상기 쓰지 방지 상태가 자동 해제되는 것을 특징으로 한다.

Description

표시 장치용 메모리 인터페이스 장치 및 방법{INTERFACE APPARATUS AND METHOD OF MEMORY FOR DISPLAY DEVICE}
본 발명의 표시 장치용 메모리에 관한 것으로, 특히 어셈블리 상태에서 쓰기 방지로 고정된 메모리의 업데이트를 용이하게 할 수 있는 표시 장치용 메모리 인터페이스 장치 및 방법에 관한 것이다.
최근 표시 장치로 각광 받고 있는 평판 표시 장치로는 액정을 이용한 액정 표시 장치(Liquid Crystal Display; LCD), 불활성 가스의 방전을 이용한 플라즈마 디스플레이 패널(Plasma Display Panel; PDP), 유기 발광 다이오드(Organic Light Emitting Diode; OLED)를 이용한 OLED 표시 장치 등이 대표적이다. PDP는 대형 TV로, OLED 표시 장치는 소형 제품에 주로 응용되고 있는 반면에 LCD는 휴대폰, 노트북, 모니터, TV 등과 같이 소형부터 대형까지 다양한 크기로 많은 분야에 응용되고 있다.
평판 표시 장치는 화소 매트릭스를 통해 화상을 표시하는 표시 패널과, 표시 패널을 구동하는 패널 구동 회로와, 패널 구동 회로를 제어하는 타이밍 컨트롤러를 포함한다. 또한, 평판 표시 장치는 타이밍 컨트롤러 등에서 이용될 타이밍 제어 정보 및 각종 옵션 정보들과 함께 각종 보정 데이터들을 저장하는 비휘발성 메모리로 주로 EEPROM(Electrically Erasable and Programmable Read Only Memory)을 구비하고 있다.
평판 표시 장치의 전원이 턴-온되면 타이밍 컨트롤러는 EEPROM으로부터 타이밍 제어 정보 및 각종 옵션 정보들과 함께 각종 보정 데이터들을 읽어와서 내부 레지스터에 로딩한 다음 제어 신호 생성시와 데이터 보정시 이용한다.
일반적으로, EEPROM이 회로 보드에 실장되어 어셈블리 되기 이전에 EEPROM에는 필요한 데이터가 모두 저장되거나 업데이트되고, EEPROM이 보드 상에 어셈블리된 상태에서는 저장된 데이터를 보호하기 위하여 쓰기 방지 상태로 고정된다.
예를 들면, 도 1과 같이 EEPROM(10)이 회로 보드(도시하지 않음) 상에 실장되면, 데이터 보호를 위하여 EEPROM(10)의 쓰기 방지(Write Protecting; WP) 단자가 회로 보드 상의 배선(EEP_WP) 및 직렬 저항(R15)을 경유하여 데이터 구동 IC(Integrated Circuit)(20)의 전원(VCC) 단자와 접속됨으로써 쓰기 방지 상태가 된다.
이에 따라, 보드 어셈블리 상태에서 EEPROM(10)의 데이터를 변경하기 위해서는 EEPROM(10)의 쓰기 방지(WP) 단자와 데이터 구동 IC(20)의 전원(VCC) 단자 사이의 배선(EEP_WP)에 직렬 접속된 저항(R15)을 보드 상에서 제거하여 쓰기 방지 상태를 해제해야 한다. 그 다음, 시리얼 클럭 라인(SCL) 및 시리얼 데이터 어드레스 라인(SDA)과 접속된 커넥터(12)에 I2C 라이터(Writer)를 연결하여 EEPROM(10)의 필요한 데이터를 변경한 후, 제거했던 저항(R15)을 보드 상에 재삽입하여 EEPROM(10)의 쓰기 방지(WP) 단자와 데이터 구동 IC(20)의 전원 단자(VCC)를 연결시킴으로써 쓰기 방지 상태로 재설정된다.
이와 같이, 종래에는 보드 어셈블리 상태에서 EEPROM(10)의 데이터를 변경하기 위해서는 저항 제거 및 재삽입의 수작업이 필요하므로 상당한 작업 시간이 소요되어 데이터 업데이트 시간이 증가하는 비효율적인 문제점이 있다.
또한, 대량의 데이터 업데이트 작업시에는 저항이 삭제되지 않은 모듈이 존재하는 경우가 발생할 수 있으며, 이 경우 데이터가 업데이트되지 않아 오류가 발생하는 문제점이 있다.
본 발명의 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 해결하고자 하는 과제는 어셈블리 상태에서 쓰기 방지로 고정된 메모리의 업데이트를 용이하게 할 수 있는 표시 장치용 메모리 인터페이스 장치 및 방법을 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명의 실시예에 따른 표시 장치용 메모리 인터페이스 장치는 회로 보드 상에 실장된 메모리와, 상기 메모리의 쓰기 방지 단자와 접속된 제1 배선과, 구동 IC의 전원 단자와 접속된 제2 배선과, 상기 제1 및 제2 배선 사이에 직렬 접속된 제1 저항과, 상기 제1 배선과 커넥터 사이에 접속된 제3 배선을 구비하고, 상기 메모리가 상기 회로 보드 상에 실장되고 어셈블리가 완료되면, 상기 메모리의 쓰기 방지 단자가 상기 제1 및 제2 배선과 상기 제1 저항을 통해 상기 구동 IC의 전원 단자와 접속되어 쓰기 방지 상태로 자동 설정되고, 상기 메모리의 데이터 업데이트를 위하여 상기 커넥터에 데이터 라이터가 접속되면 상기 데이터 라이터로부터 상기 커넥터 및 상기 제3 배선과 제1 배선을 통해 상기 쓰기 방지 단자에 그라운드 전원이 공급되어 상기 쓰지 방지 상태가 자동 해제되는 것을 특징으로 한다.
상기 제1 배선과 상기 제3 배선 사이에 상기 제1 저항보다 작은 저항값을 갖는 제2 저항이 선택적으로 접속된다.
상기 데이터 라이터를 이용한 상기 메모리의 데이터 업데이트가 완료된 후, 상기 데이터 라이터를 상기 커넥터로 분리하면 상기 쓰기 방지 단자는 상기 구동 IC로부터의 전원 공급에 의해 상기 쓰기 방지 상태로 다시 자동 설정된다.
본 발명의 실시예에 따른 표시 장치용 메모리 인터페이스 방법은 메모리가 회로 보드 상에 실장되고 어셈블리가 완료되면, 상기 메모리의 쓰기 방지 단자가 그 쓰기 방지 단자와 접속된 제1 배선과, 구동 IC의 전원 단자와 접속된 제2 배선과, 상기 제1 및 제2 배선 사이에 직렬 접속된 제1 저항을 통해 상기 구동 IC의 전원 단자와 접속되어 쓰기 방지 상태로 자동 설정되는 단계와, 상기 회로 보드의 커넥터에 데이터 라이터가 접속되면, 상기 제1 배선과 상기 커넥터의 한 단자 사이에 접속된 제3 배선을 경유하여 상기 데이터 라이터로부터의 그라운드 전압이 상기 쓰기 방지 단자에 공급되어 상기 쓰지 방지 상태가 자동 해제되는 단계와, 상기 데이터 라이터가 상기 커넥터에서 분리되면 상기 메모리의 쓰기 방지 단자는 상기 구동 IC의 전원 공급에 의해 상기 쓰기 방지 상태로 다시 자동 설정되는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 표시 장치용 메모리 인터페이스 장치 및 방법에 의하면, EEPROM이 실장된 회로 보드의 커넥터에 데이터 업데이트를 위한 데이터 라이터를 연결하거나 분리시키는 것만으로 어셈블리 상태인 EEPROM의 쓰기 방지를 자동으로 해제하거나 쓰기 방지 상태로 재설정할 수 있다. 이에 따라, 어셈블리가 완료된 상태에서 쓰기 방지로 고정된 EEPROM에 대한 업데이트가 필요할 때, 데이터 라이터를 커넥터와 연결하는 것으로 EEPROM의 쓰기 방지를 자동 해제한 후 필요한 데이터를 용이하게 업데이트할 수 있다. 따라서, 데이터 업데이트 시간을 단축할 수 있을 뿐만 아니라 종래와 같은 오류없이 데이터를 업데이트할 수 있는 효과가 있다.
도 1은 종래의 메모리 인터페이스 장치를 나타낸 회로도이다.
도 2는 본 발명의 실시예에 다른 메모리 인터페이스 장치를 나타낸 회로도이다.
도 3은 도 2에 나타낸 메모리 인터페이스 장치에 데이터 라이터가 연결된 상태를 나타낸 회로도이다.
도 4는 본 발명의 실시예에 따른 메모리를 이용한 액정 표시 장치를 개략적으로 나타낸 블록도이다.
이하, 도 2 내지 도 4를 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 2는 본 발명의 실시예에 따른 어셈블리가 완료된 메모리 인터페이스 장치를 나타낸 회로도로이고, 도 3은 도 2에서 메모리의 업데이트를 위해 데이터 라이터가 연결된 상태를 나타낸 도면이다.
도 2에 나타낸 메모리 인터페이스 장치는 비휘발성 메모리인 EEPROM(30)과, EEPROM(30)의 쓰기 방지(WP) 단자와 접속된 제1 배선(L1)과, 데이터 구동 IC(40)의 전원(VCC) 단자와 접속된 제2 배선(L2)과, 제1 및 제2 배선(L1, L2) 사이에 직렬 접속된 제1 저항(R1)과, 제1 배선(L1)과 커넥터(32)의 플로팅 단자(4)와 접속된 제3 배선(L3)을 구비한다. 여기서, 제1 배선(L1)과 제3 배선(L3) 사이에는 제1 저항(R1) 보다 무시할 정도로 작은 저항값을 갖는 제2 저항(R2)이 선택적으로 접속될 수 있다.
EEPROM(30)의 전원(VCC) 단자는 고전위 전원(VCC)을 공급하는 제1 전원 배선(PL1)과 접속되고, 그라운드(GND) 단자는 저전위 전원(GND)을 공급하는 제2 전원 배선(PL2)과 접속되고, 클럭 단자(SCL)는 시리얼 클럭 라인(SCL)과 접속되고, 데이터 단자(SDA)는 시리얼 데이터 어드레스 라인(SCL)과 접속된다. 제1 및 제2 전원 배선(PL1, PL2) 사이에는 전압 안정화를 위한 커패시터(C)가 접속되고, 제1 전원 배선(PL1)과 시리얼 클럭 라인(SCL) 사이와, 제1 전원 배선(PL1)과 시리얼 데이터 어드레스 라인(SDA) 사이에는 통신 안정화를 위해 전류를 제한하는 저항(R3, R4)이 각각 접속된다. EEPROM(30)에서 나머지 단자들(A0, A1, A2)는 제1 및 제2 전원 배선(PL1, PL2)과 선택적으로 접속된다.
시리얼 클럭 라인(SCL) 및 시리얼 데이터 어드레스 라인(SDA) 각각은 플로팅 상태인 커넥터(32)의 해당 단자들(2, 3)과 각각 접속된다. 또한, 시리얼 클럭 라인(SCL) 및 시리얼 데이터 어드레스 라인(SDA)은 I2C 통신을 위한 타이밍 컨트롤러(도시하지 않음) 등과 접속된다.
EEPROM(30)은 타이밍 제어 정보 및 각종 옵션 정보들과 함께 각종 보정 데이터들을 저장한 상태로 회로 보드(도시하지 않음) 상에 실장된다.
EEPROM(30)은 회로 보드 상에 실장되고 어셈블리가 완료되면, EEPROM(30)의 쓰기 방지(WP) 단자는 회로 보드 상의 제1 및 제2 배선(PL1, PL2)과, 제1 및 제2 배선(PL1, PL2) 사이에 직렬 접속된 제1 저항(R2)을 경유하여 데이터 구동 IC(40)의 전원(VCC) 단자와 접속됨으로써 자동으로 쓰기 방지 상태로 고정되어 저장된 데이터를 보호한다. 이때, 제1 배선(PL1)과 접속된 커넥터(32)의 한 단자(4)는 플로팅 상태이다. 제1 저항(R1)은 예를 들어 10kΩ의 저항값을 갖고, 제2 저항(R2)은 제1 저항(R1) 보다 무시할 정도로 작은 저항값을 갖는다.
한편, 어셈블리가 완료된 상태에서 EEPROM(30)의 데이터 변경이 필요한 경우, 도 3과 같이 데이터 라이터인 I2C 라이터(50)를 커넥터(32)에 연결하면 I2C 라이터(50)로부터의 그라운드 전원(GND)이 커넥터(32)와 제3 배선(PL3) 및 제1 배선(PL1)을 경유하여 EEPORM(30)의 쓰기 방지(WP) 단자로 공급됨으로써 EEPROM(30)의 쓰기 방지가 해제된다. 이때, 데이터 구동 IC(40)로부터 제2 배선(PL2) 및 제1 저항(R1)을 통해 공급되는 고전위 전원(VCC)은 제3 배선(PL3) 및 커넥터(32)를 통해 방전되므로 EEPROM(30)의 쓰기 방지(WP) 단자로 공급되지 않는다.
그 다음, I2C 라이터(50)는 커넥터(32)와 접속된 시리얼 클럭 라인(SCL) 및 시리얼 데이터 어드레스 라인(SDA)을 통해 EEPROM(30)의 데이터를 업데이트한다.
이어서, 데이터 업데이트가 완료되면, I2C 라이터(50)를 커넥터(32)로부터 분리된다. 이에 따라, 도 2와 같이 제3 배선(L3)과 접속된 커넥터(32)의 단자는 다시 플로팅되고, EEPROM(30)의 쓰기 방지(WP) 단자는 제1 및 제2 배선(L1, L2) 및 제1 저항(R1)을 경유하여 데이터 구동 IC(40)로부터의 전원(VCC)을 공급받음으로써 자동으로 쓰기 방지 상태로 재설정된다.
이와 같이, 본 발명에 따른 표시 장치용 메모리의 인터페이스 장치는 EEPROM(30)이 실장된 회로 보드의 커넥터(32)에 데이터 업데이트를 위한 I2C 라이터(50)를 연결하거나 분리시키는 것만으로 어셈블리 상태인 EEPROM(30)의 쓰기 방지를 자동으로 해제하거나 쓰기 방지 상태로 재설정할 수 있다. 이에 따라, 어셈블리가 완료된 상태에서 쓰기 방지로 고정된 EEPROM(30)에 대한 업데이트가 필요할 때, I2C 라이터(50)를 커넥터(32)와 연결하는 것으로 EEPROM(30)의 쓰기 방지를 자동 해제한 후 필요한 데이터를 용이하게 업데이트할 수 있다. 따라서, 데이터 업데이트 시간을 단축할 수 있을 뿐만 아니라 종래와 같은 오류없이 데이터를 업데이트할 수 있는 효과가 있다.
도 4는 본 발명의 실시예에 따른 EEPROM(30)이 적용된 액정 표시 장치를 개략적으로 나타낸 블록도이다
도 4에 나타낸 액정 표시 장치는 EEPROM(30), 타이밍 컨트롤러(64), 데이터 드라이버(40), 게이트 드라이버(68) 및 표시 패널(70)을 구비한다.
EEPROM(30)은 타이밍 제어 정보 및 각종 옵션 정보들과 함께 각종 보정 데이터들을 저장한다.
타이밍 컨트롤러(64)는 전원이 턴-온되면 EEPROM(30)으로부터의 타이밍 제어 정보 및 각종 옵션 정보들과 함께 각종 보정 데이터를 읽어들여 내부 레지스터에 로딩한다.
그리고, 타이밍 컨트롤러(64)는 타이밍 제어 정보와 외부로부터의 타이밍 동기 신호들을 이용하여 데이터 드라이버(40) 및 게이트 드라이버(68)의 구동 타이밍을 각각 제어하는 데이터 제어 신호 및 게이트 제어 신호를 생성한다. 데이터 제어 신호는 데이터 신호의 래치를 제어하는 소스 스타트 펄스 및 소스 샘플링 클럭과, 데이터 신호의 출력 기간을 제어하는 소스 출력 이네이블 신호 등을 포함한다. 게이트 제어 신호는 게이트 신호의 스캐닝을 제어하는 게이트 스타트 펄스 및 게이트 쉬프트 클럭과, 게이트 신호의 출력 기간을 제어하는 게이트 출력 이네이블 신호 등을 포함한다.
또한, 타이밍 컨트롤러(64)는 보정 데이터를 이용하여 화질 향상 등을 위한 데이터 변조를 수행한 다음 변조된 데이터를 데이터 드라이버(40)로 출력한다.
데이터 드라이버(40)는 타이밍 컨트롤러(64)로부터의 데이터 제어 신호에 응답하여 타이밍 컨트롤러(64)로부터의 디지털 데이터를 아날로그 데이터 신호로 변환하여 표시 패널(70)의 다수의 데이터 라인으로 공급한다. 이때, 데이터 드라이버(40)는 감마 전압 생성부(미도시)로부터의 감마 전압 세트를 데이터의 계조값에 각각 대응하는 계조 전압들로 세분화한 다음, 세분화된 계조 전압들을 이용하여 디지털 데이터를 아날로그 데이터 신호로 변환한다. 데이터 드라이버(40)는 적어도 하나의 데이터 IC로 구성되어 TCP, COF, FPC 등과 같은 회로 필름에 실장되어 표시 패널(70)에 TAB(Tape Automatic Bonding) 방식으로 부착되거나, COG(Chip On Glass) 방식으로 표시 패널(70) 상에 실장될 수 있다. 데이터 드라이버(40)의 전원 단자가 EEPROM(30)의 쓰기 방지 단자와 접속되어 EEPROM(30)의 업데이트 기간을 제외한 나머지 기간에서 데이터를 보호한다.
게이트 드라이버(68)는 타이밍 컨트롤러(64)로부터의 게이트 제어 신호에 응답하여 표시 패널(70)의 다수의 게이트 라인을 순차적으로 구동한다. 게이트 드라이버(68)는 게이트 제어 신호에 응답하여 각 게이트 라인에 해당 스캔 기간에서 게이트 온 전압의 스캔 펄스를 공급하고, 나머지 기간에서는 게이트 오프 전압을 공급한다. 게이트 드라이버(64)는 적어도 하나의 게이트 IC로 구성되고 TCP(Tape Carrier Package), COF(Chip On Film), FPC(Flexible Print Circuit) 등과 같은 회로 필름에 실장되어 표시 패널(10)에 TAB(Tape Automatic Bonding) 방식으로 부착되거나, COG(Chip On Glass) 방식으로 표시 패널(70) 상에 실장될 수 있다. 또한, 게이트 드라이버(64)는 GIP(Gate In Panel) 방식으로 표시 패널(70)에 내에 내장되어 화소 어레이와 함께 박막 트랜지스터 기판 상에 형성될 수 있다.
표시 패널(70)은 컬러 필터 어레이가 형성된 컬러 필터 기판과, 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판과, 컬러 필터 기판 및 박막 트랜지스터 기판 사이의 액정층과, 컬러 필터 기판 및 박막 트랜지스터 기판의 외측면에 각각 부착된 편광판을 구비한다. 각 화소는 데이터 신호에 따른 액정 배열의 가변으로 광투과율을 조절하는 RGB, 또는 RGBW 서브화소의 조합으로 원하는 컬러을 구현한다. 각 서브화소는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)에 병렬 접속된 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 구비한다. 액정 커패시터(Clc)는 박막 트랜지스터(TFT)를 통해 화소 전극에 공급된 데이터 신호와, 공통 전극에 공급된 공통 전압(Vcom)과의 차전압을 충전하고 충전된 전압에 따라 액정을 구동하여 광투과율을 조절한다. 스토리지 커패시터(Cst)는 박막 트랜지스터(TFT)가 오프되는 동안 액정 커패시터(Cst)에 충전된 전압을 안정적으로 유지시킨다. 액정은 TN(Twisted Nematic) 모드 또는 VA(Vertical Alignment) 모드와 같이 수직 전계에 의해 구동되거나, IPS(In-Plane Switching) 모드 또는 FFS(Fringe Field Switching) 모드와 같이 수평 전계에 의해 구동된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
10, 30: EEPROM 12, 32: 커넥터
20, 40: 데이터 구동 IC (데이터 드라이버)
50: 데이터 라이터 64: 타이밍 컨트롤러
68: 게이트 드라이버 70: 표시 패널

Claims (4)

  1. 회로 보드 상에 실장된 메모리와,
    상기 메모리의 쓰기 방지 단자와 접속된 제1 배선과,
    구동 IC의 전원 단자와 접속된 제2 배선과,
    상기 제1 및 제2 배선 사이에 직렬 접속된 제1 저항과,
    상기 제1 배선과 커넥터 사이에 접속된 제3 배선을 구비하고,
    상기 메모리가 상기 회로 보드 상에 실장되고 어셈블리가 완료되면, 상기 메모리의 쓰기 방지 단자는 상기 제1 및 제2 배선과 상기 제1 저항을 통해 상기 구동 IC의 전원 단자와 접속되어 쓰기 방지 상태로 자동 설정되고,
    상기 메모리의 데이터 업데이트를 위하여 상기 커넥터에 데이터 라이터가 접속되면, 상기 데이터 라이터로부터 상기 커넥터 및 상기 제3 배선과 제1 배선을 통해 상기 쓰기 방지 단자에 그라운드 전원이 공급되어 상기 쓰지 방지 상태가 자동 해제되는 것을 특징으로 하는 표시 장치용 메모리 인터페이스 장치.
  2. 청구항 1에 있어서,
    상기 제1 배선과 상기 제3 배선 사이에 상기 제1 저항보다 작은 저항값을 갖는 제2 저항이 선택적으로 접속되는 것을 특징으로 하는 표시 장치용 메모리 인터페이스 장치.
  3. 청구항 1에 있어서,
    상기 데이터 라이터를 이용한 상기 메모리의 데이터 업데이트가 완료된 후, 상기 데이터 라이터를 상기 커넥터로 분리하면 상기 쓰기 방지 단자는 상기 구동 IC로부터의 전원 공급에 의해 상기 쓰기 방지 상태로 다시 자동 설정되는 것을 특징으로 하는 표시 장치용 메모리 인터페이스 장치.
  4. 메모리가 회로 보드 상에 실장되고 어셈블리가 완료되면, 상기 메모리의 쓰기 방지 단자가 그 쓰기 방지 단자와 접속된 제1 배선과, 구동 IC의 전원 단자와 접속된 제2 배선과, 상기 제1 및 제2 배선 사이에 직렬 접속된 제1 저항을 통해 상기 구동 IC의 전원 단자와 접속되어 쓰기 방지 상태로 자동 설정되는 단계와,
    상기 회로 보드의 커넥터에 데이터 라이터가 접속되면, 상기 제1 배선과 상기 커넥터의 한 단자 사이에 접속된 제3 배선을 경유하여 상기 데이터 라이터로부터의 그라운드 전압이 상기 쓰기 방지 단자에 공급되어 상기 쓰지 방지 상태가 자동 해제되는 단계와,
    상기 데이터 라이터가 상기 커넥터에서 분리되면 상기 메모리의 쓰기 방지 단자는 상기 구동 IC의 전원 공급에 의해 상기 쓰기 방지 상태로 다시 자동 설정되는 단계를 포함하는 것을 특징으로 하는 표시 장치용 메모리 인터페이스 방법.
KR1020120158084A 2012-12-31 2012-12-31 표시 장치용 메모리 인터페이스 장치 및 방법 KR102050441B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120158084A KR102050441B1 (ko) 2012-12-31 2012-12-31 표시 장치용 메모리 인터페이스 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120158084A KR102050441B1 (ko) 2012-12-31 2012-12-31 표시 장치용 메모리 인터페이스 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20140087593A true KR20140087593A (ko) 2014-07-09
KR102050441B1 KR102050441B1 (ko) 2020-01-08

Family

ID=51736491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120158084A KR102050441B1 (ko) 2012-12-31 2012-12-31 표시 장치용 메모리 인터페이스 장치 및 방법

Country Status (1)

Country Link
KR (1) KR102050441B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160031579A (ko) * 2014-09-12 2016-03-23 엘지디스플레이 주식회사 표시장치
KR20160057715A (ko) * 2014-11-14 2016-05-24 엘지디스플레이 주식회사 메모리 인터페이스 장치
KR20160082730A (ko) * 2014-12-29 2016-07-11 엘지디스플레이 주식회사 표시장치
KR20160093919A (ko) * 2015-01-30 2016-08-09 엘지디스플레이 주식회사 표시 모듈 및 표시 장치
CN111063318A (zh) * 2018-10-17 2020-04-24 西安诺瓦星云科技股份有限公司 接插组件、扫描卡、显示控制卡和显示控制系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005189587A (ja) * 2003-12-26 2005-07-14 Hitachi Ltd ディスプレイ装置
KR20080018070A (ko) * 2006-08-23 2008-02-27 슬림디스크 주식회사 읽기 전용 메모리 카드
JP2009211222A (ja) * 2008-03-01 2009-09-17 Toshiba Corp メモリシステム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005189587A (ja) * 2003-12-26 2005-07-14 Hitachi Ltd ディスプレイ装置
KR20080018070A (ko) * 2006-08-23 2008-02-27 슬림디스크 주식회사 읽기 전용 메모리 카드
JP2009211222A (ja) * 2008-03-01 2009-09-17 Toshiba Corp メモリシステム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160031579A (ko) * 2014-09-12 2016-03-23 엘지디스플레이 주식회사 표시장치
KR20160057715A (ko) * 2014-11-14 2016-05-24 엘지디스플레이 주식회사 메모리 인터페이스 장치
KR20160082730A (ko) * 2014-12-29 2016-07-11 엘지디스플레이 주식회사 표시장치
KR20160093919A (ko) * 2015-01-30 2016-08-09 엘지디스플레이 주식회사 표시 모듈 및 표시 장치
CN111063318A (zh) * 2018-10-17 2020-04-24 西安诺瓦星云科技股份有限公司 接插组件、扫描卡、显示控制卡和显示控制系统

Also Published As

Publication number Publication date
KR102050441B1 (ko) 2020-01-08

Similar Documents

Publication Publication Date Title
JP4825658B2 (ja) 液晶表示装置及びその駆動方法
US10262742B2 (en) Memory protection circuit and liquid crystal display including same
US8847871B2 (en) Timing control apparatus and display device having the same
KR102050441B1 (ko) 표시 장치용 메모리 인터페이스 장치 및 방법
US20100201698A1 (en) Method of controlling timing signals, timing control apparatus for performing the method and display apparatus having the apparatus
KR101340670B1 (ko) 액정표시장치
US20170154595A1 (en) Display device
KR101664967B1 (ko) 액정표시장치 및 그 구동방법과 제조방법
US8085231B2 (en) Display device
KR100831303B1 (ko) 액정표시장치
US10283065B2 (en) Display device and driving method thereof
KR101609110B1 (ko) 액정 표시 장치와 그의 구동 방법 및 제조 방법
KR20070068030A (ko) 액정표시장치
KR102167143B1 (ko) 메모리 인터페이스 장치
CN113539204A (zh) 公共电压输出电路、印制电路板和显示装置
KR20140011109A (ko) 게이트 드라이버 및 이를 포함하는 표시 장치
KR102316559B1 (ko) 표시 모듈 및 표시 장치
CN106875903B (zh) 显示装置及其驱动方法
KR101649232B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR102257199B1 (ko) 표시장치
KR102148488B1 (ko) 표시장치의 전원회로
KR102235715B1 (ko) 액정표시장치
KR20150077183A (ko) 메모리 제어회로 및 이를 포함하는 액정표시장치
US20100045192A1 (en) Method for driving light source, light source apparatus for performing the method and display apparatus having the light source apparatus
KR20070116373A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant