CN111063318A - 接插组件、扫描卡、显示控制卡和显示控制系统 - Google Patents

Abstract

本发明实施例公开了一种接插组件，包括：成对设置的第一接插件和第二接插件。第一接插件包括：多组显示数据引脚组、控制时钟引脚组、智能模组引脚组、电源引脚组和接地引脚组；所述第二接插件包括：多组显示数据引脚组，显示控制信号引脚组、控制时钟引脚组、多路以太网接口引脚组以及接地引脚组。第一接插件的控制时钟引脚组和第二接插件的控制时钟引脚组用于输出控制时钟来控制对第一接插件的多组显示数据引脚组和第二接插件的多组显示数据引脚组输出的多组显示数据和显示控制信号引脚组输出的显示控制信号进行压缩编码处理得到多路串行数据。本发明实施例还公开了采用该种接插组件的扫描卡和显示控制卡以及显示控制系统。

Description

接插组件、扫描卡、显示控制卡和显示控制系统

技术领域

本发明涉及显示技术领域，尤其涉及一种接插组件、一种扫描卡、一种显示控制卡和一种显示控制系统。

背景技术

在现有的显示控制系统中，视频源通过视频接口将视频信号发送至发送卡，然后发送卡负责将视频信号转换成数字信号并将数字信号进行分配，从多个输出接口输出至与其连接的不同显示屏箱体中的各个扫描卡。由于扫描卡本身存储有自身所在显示屏箱体的参数，扫描卡接收到显示数据后，会根据自身所带载的显示驱动芯片的走线方式对接收到的数据进行相应的处理，再将生成的RGB数据组传递到显示驱动芯片的数据输入端；显示驱动芯片接收RGB数据组的同时，也会接收从扫描卡发送来的显示控制信号。

然而，在实现本发明过程中，发明人发现现有技术并未对扫描卡的信号输入输出接口定义进行标准化，容易导致板卡之间因接口定义不一致而出现兼容性差的现象，不利于行业的发展。

此外，现有技术使用扫描卡进行点屏，点屏信号为并行驱动信号，用来驱动显示屏的驱动芯片，现有的扫描卡若输出32组数据组，包括显示时序控制信号在内，共计至少105根TTL电平的传输线与显示屏的驱动芯片直接相连，并行传输32组数据组和显示时序控制信号。现有技术由于走线的数量，导致PCB版图的尺寸不能太小，同时线束的数量对于系统维护以及系统稳定性都是不可靠的，TTL电平的串扰及EMC(ElectromagneticCompatibility，电磁兼容)性能在硬件上的限制不能解决和提高。如何减少线束数量、提高带宽利用率，提高信号的稳定性和抗干扰性、提高EMC性能使系统更加稳定，是目前有待解决的技术问题。

发明内容

本发明实施例提供一种接插组件、一种扫描卡、一种显示控制卡以及一种显示控制系统，解决板卡之间因接口定义不一致导致的兼容性差问题，和/或减少线束数量、提高带宽利用率。

具体地，本发明实施例提供的一种接插组件，包括：成对设置的第一接插件和第二接插件。其中，所述第一接插件包括：多组显示数据引脚组；控制时钟引脚组；智能模组引脚组，用于传输智能模组交互用信号；电源引脚组，用于连接电源电压；以及接地引脚组，用于连接接地电位。所述第二接插件包括：多组显示数据引脚组；显示控制信号引脚组，用于输出显示控制信号；控制时钟引脚组；多路以太网接口引脚组，用于传输多路以太网接口信号；以及接地引脚组，用于连接接地电位。再者，所述第一接插件的所述控制时钟引脚组和所述第二接插件的所述控制时钟引脚组用于输出控制时钟来控制对所述第一接插件的所述多组显示数据引脚组和所述第二接插件的所述多组显示数据引脚组输出的多组显示数据和所述显示控制信号进行压缩编码处理得到多路串行数据。

在本发明的一个实施例中，所述第一接插件中所述显示数据引脚组的组数与所述第二接插件中所述显示数据引脚组的组数之和为所述第一接插件中所述控制时钟引脚组中的引脚数目与所述第二接插件中所述控制时钟引脚组中的引脚数目之和的整数倍。

在本发明的一个实施例中，所述智能模组引脚组包括选择信号引脚组、通信使能信号引脚组和通信信号引脚组，且分布在所述第一接插件的所述多组显示数据引脚组的两端；其中，所述选择信号引脚组用于输出选择信号，所述通信使能信号引脚组用于输出通信使能信号，所述通信信号引脚组用于传输通信信号。

在本发明的一个实施例中，所述第一接插件和所述第二接插件分别为120个引脚的接插件。

再者，本发明实施例提供的一种扫描卡，包括：可编程逻辑器件、多路网络PHY芯片、与所述多路网络PHY芯片分别连接的多路网络变压器和前述任意一种接插组件；所述多路网络PHY芯片分别连接所述可编程逻辑器件；所述多路网络变压器连接所述第二接插件的所述多路以太网接口引脚组，所述可编程逻辑器件连接所述第一接插件的所述多组显示数据引脚组、所述控制时钟引脚组及所述智能模组引脚组和所述第二接插件的所述多组显示数据引脚组、所述控制时钟引脚组及所述显示控制信号引脚组。

在本发明的一个实施例中，所述扫描卡还包括：微控制器，且所述微控制器连接所述可编程逻辑器件及所述第一接插件。

此外，本发明实施例提供的一种显示控制卡，包括扫描卡和转接卡。所述扫描卡包括：可编程逻辑器件、多路网络PHY芯片、与所述多路网络PHY芯片分别连接的多路网络变压器、以及第一接插组件；所述多路网络PHY芯片分别连接所述可编程逻辑器件；所述多路网络变压器和所述可编程逻辑器件连接所述第一接插组件。所述转接卡包括：多路网线接口、多路串并转换器、多路串行传输接口和与所述第一接插组件对应设置且连接的第二接插组件，且所述第二接插组件为前述任意一种接插组件；所述多路网线接口连接所述第二接插组件的所述多路以太网接口引脚组；所述多路串并转换器连接所述第二接插组件的所述第一接插件的所述多组显示数据引脚组及所述控制时钟引脚组和所述第二接插件的所述多组显示数据引脚组、所述显示控制信号引脚组及所述控制时钟引脚组，且所述多路串并转换器分别与所述多路串行传输接口连接。

在本发明的一个实施例中，所述转接卡还包括：多路差分信号收发器和多路选择器；所述多路串行传输接口分别通过所述多路差分信号收发器连接所述多路选择器，所述多路选择器连接所述第二接插组件的所述智能模组引脚组。

在本发明的一个实施例中，每一路所述串行传输接口为多通道串行传输接口。

另外，本发明实施例提供的一种显示控制卡，包括：可编程逻辑器件；多路串并转换器，连接所述可编程逻辑器件；多路串行传输接口，与所述多路串并转换器一一对应连接；多路选择器，连接所述可编程逻辑器件；以及多路差分信号收发器，其中所述多路串行传输接口还分别通过所述多路差分信号收发器连接所述多路选择器。

在本发明的一个实施例中，所述显示控制卡包括扫描卡和转接卡，所述可编程逻辑器件设置在所述扫描卡上，所述多路串并转换器、所述多路串行传输接口、所述多路选择器和所述差分信号收发器设置在所述转接卡上，且所述转接卡还设置有接插组件；所述扫描卡插接固定至所述转接卡的所述接插组件，所述接插组件包括多组显示数据引脚组、控制时钟引脚组、智能模组引脚组和显示控制信号引脚组，所述控制时钟引脚组用于输出控制时钟来控制对所述多组显示数据引脚组输出的多组显示数据和所述显示控制信号引脚组输出的显示控制信号进行压缩编码处理得到多路串行差分数据。

在本发明的一个实施例中，每一路所述串行传输接口为多通道串行传输接口。

又再者，本发明实施例提供的一种显示控制系统，包括前端控制器、显示控制卡和显示屏；所述显示控制卡连接在所述前端控制器和所述显示屏之间、且为前述任意一种显示控制卡。

上述技术方案可以具有如下一个或多个优点或有益效果：对接插组件中成对设置的接插件的引脚进行功能划分及合理分布，其有利于输入输出接口定义的标准化。在扫描卡上配置前述接插组件，其可以使得扫描卡的输入输出接口趋于标准化，有利于其与后端转接卡的连接。在转接卡上配置前述接插组件，其可以使得转接卡与扫描卡相连接的输入输出接口趋于标准化。此外，接插组件中配置有控制时钟引脚组，结合显示控制卡上设置的串并转换器和串行传输接口，其使得显示控制卡与显示屏之间的传输信号可以为串行信号例如串行差分信号，从而可以减少传输信号线的数量，提高信号的稳定性和抗干扰性，提高EMC性能和带宽利用率；接插组件中进一步配置有智能模组引脚组，再结合显示控制卡上进一步设置的多路差分信号收发器和多路选择器，其使得显示控制卡还可以与带有智能模组的显示屏进行数据双向交互，从而提升整个显示控制系统的智能性。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1A和图1B为本发明第一实施例中的接插组件中成对设置的接插件的引脚分布示意图；

图2为本发明第二实施例中的扫描卡的结构示意图；

图3A为本发明第三实施例中的显示控制系统的结构示意图；

图3B为图3A中的转接卡的具体结构示意图；

图4为本发明第四实施例的一种显示控制卡的结构示意图；

图5为本发明第五实施例的一种显示控制系统的结构示意图。

【主要元件符号说明】：

JH1、JH2：接插件

20、31、41：扫描卡

21、411：可编程逻辑器件

23：微控制器

25a、25b：网络PHY芯片

27a、27b：网络变压器

29、331、435：接插组件

201：易失性存储器

203：非易失性存储器

205：温度及电压采样电路

30、50：显示控制系统

300、40、53：显示控制卡

33、43：转接卡

35：显示屏

332：网线接口

333、433：串并转换器

334、431：串行传输接口

335：多路选择器

336：测试按键

337：状态指示灯

338：差分信号收发器

339：液晶屏

51：前端控制器

55：拼接式显示屏

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

第一实施例

如图1A和图1B所示，本发明第一实施例中提供的一种接插组件，包括成对设置的接插件JH1和接插件JH2。

其中，接插件JH1主要包括电源引脚组VCC、接地引脚组GND、多组显示数据引脚组、控制时钟引脚组和智能模组引脚组，以及优选地还包括预留功能扩展接口引脚组和/或液晶屏接口引脚组。

接插件JH2主要包括接地引脚组GND、显示控制信号引脚组、多组显示数据引脚组、控制时钟引脚组和多路以太网接口引脚组，以及优选地还包括测试按键引脚和状态指示灯引脚。

具体地，电源引脚组VCC例如是连接5V电源电压，接地引脚组GND例如是连接接地电位。

①区域为预留功能扩展接口引脚组，例如RFU16、RFU14、RFU12、RFU1、RFU17及RFU15，可用于显示屏上显示单元板的FLASH存储等功能的扩展，其例如分布在接插件JH1的多组显示数据引脚组(对应②区域)的上下两端。

②区域为多组显示数据引脚组，用于输出多组显示数据，例如包括多组RGB数据引脚组R1～R32、G1～G32及B1～B32，用于输出多组RGB数据信号以驱动显示屏的显示单元板进行图像显示，每一组RGB数据引脚组包括一个红色数据(R)引脚、一个绿色数据(G)引脚和一个蓝色数据(B)引脚。更具体地，接插件JH1和接插件JH2上例如分别设置有相同组数的RGB数据引脚组。本实施例中，接插件JH1和接插件JH2总计包括32组RGB数据引脚组，可以支持32组RGB数据。

③区域为显示控制信号引脚组，用于输出显示控制信号，其中的OE_RED为使能控制信号引脚，LAT为锁存信号引脚，DCLK为时钟信号引脚，A、B、C、D、E为行选通信号引脚。

④区域为智能模组引脚组，其用于传输智能模组交互用信号以用于扫描卡与智能模组的交互。本实施例中，智能模组引脚组中的HUB_CODE0、HUB_CODE1、HUB_CODE2和HUB_CODE3为选择信号引脚组，用于输出选择信号选通当前需要通信的智能模组的通信通道，RS485_EN为通信使能信号引脚组用于输出通信使能信号，HUB_UART_TX和HUB_UART_RX为通信信号引脚组用于传输通信信号。具体地，智能模组引脚组例如分布在接插件JH1的多组显示数据引脚组的上下两端；其中，选择信号引脚组中的引脚数目取决于与扫描卡进行数据交互的智能模组的数量。

⑤区域为控制时钟引脚组，用于输出控制时钟，包括8路控制时钟引脚，分别为PCLK1、PCLK2、PCLK3、PCLK4、PCLK5、PCLK6、PCLK7和PCLK8；具体地，接插件JH1和接插件JH2中显示数据引脚组的组数总和(例如本实施例中的32组)典型地为接插件JH1和接插件JH2中控制时钟引脚组中的引脚数目总和(例如本实施例中的8路)的整数倍。

⑥区域为液晶屏接口引脚组，用于传输液晶屏接口信号，其中的EXT_KEY为液晶屏接口中的按键信号引脚，EXT_LCD_BL1、EXT_LCD_BL0为背光控制信号引脚，EXT_LCD_SDA和EXT_LCD_SCL为扫描卡与液晶屏通信的I2C信号引脚，EXT_LCD_RS和EXT_LCD_CS为液晶屏接口中的使能信号引脚，接插件JH1的多组显示数据引脚组例如设置在液晶屏接口引脚组和电源引脚组之间。

⑦区域为多路以太网接口引脚组，用于传输多路以太网接口信号，每一路所述以太网接口引脚组包括多个以太网差分信号对引脚组Port1_T0+/Port1_T0-～Port1_T3+/Port1_T3-或Port2_T0+/Port2_T0-～Port2_T3+/Port2_T3-、和外壳地引脚组Eth_Sheild。具体可为：多路以太网接口引脚组包括两路千兆网接口引脚组，每一路千兆网接口引脚组包括四个差分信号对引脚组例如用于与发送卡或其它扫描卡通信、和一对外壳地引脚组可连接到显示屏箱体外壳上。

⑧区域为测试按键引脚和状态指示灯引脚，其中的TEST_INPUT_KEY为测试按键引脚用于输入测试按键信号，STA_LED-为状态指示灯引脚用于输出状态指示灯信号。

另外，值得说明的是，在接插件JH1和接插件JH2的信号引脚功能分配规则上，同类功能信号引脚分配到一起，方便布线。并且优选地，每一路以太网接口引脚组中的任意两个相邻差分信号对引脚组之间设置有空接引脚，以避免差分信号对间互相干扰，因为这些信号为高速信号，易受干扰，因此，⑦区域的多路以太网接口引脚组在转接卡(或称HUB板)上布线时通常会挖空铜皮，尽量与其他信号隔离；再者，为了提升RGB数据的信号输出可靠性，对于接插件JH1和接插件JH2上的各组显示数据引脚组而言，可以是每四组显示数据引脚组和与其相邻的另四组显示数据引脚组之间设置有接地引脚；当然，也并不限于四组而且接地引脚两侧的显示数据引脚组也可以不相同，只是按照固定规律设置该种接地引脚有利于降低布线难度。另外，各种不同功能的引脚组相互之间的位置关系也可以做一些优化，例如图1B所示的接插件JH2，显示控制信号引脚组(对应③区域)设置在多路以太网接口引脚组(对应⑦区域)和多组显示数据引脚组(对应②区域)之间，测试按键引脚和状态指示灯引脚(对应⑧区域)设置在显示控制信号引脚组(对应③区域)和多路以太网接口引脚组(对应⑦区域)之间。

本实施例的接插件JH1和JH2分别可以是120个引脚的接插件，例如接插件母座，其各个引脚的功能定义如下列表1和表2所示。

表1接插件JH1的各个引脚功能定义

表2接插件JH2的各个引脚功能定义

综上所述，本发明前述第一实施例对接插组件中成对设置的接插件的引脚进行功能划分及合理分布，其有利于输入输出接口定义的标准化；且该接插组件适于应用于显示控制卡的转接卡(或扫描卡)上以便于和该显示控制卡的扫描卡(或转接卡)插接固定，而该显示控制卡可以用于带载LED显示屏中的多个显示单元板。

第二实施例

如图2所示，本发明第二实施例中提供的一种扫描卡20，包括：可编程逻辑器件21、微控制器23、多路网络PHY芯片例如两路网络PHY芯片25a及25b、多路网络变压器例如两路网络变压器27a及27b、和接插组件29。此外，还包括一些辅助器件例如易失性存储器201和非易失性存储器203，甚至还可以进一步设计额外功能电路例如温度及电压采集电路205。其中，接插组件29例如是采用成对设置的如图1A所示的接插件JH1和如图1B所示的接插件JH2，其具体功能细节请参考前述第一实施例的描述，在此不再赘述。

其中，可编程逻辑器件21典型地为现场可编程门阵列(Field Programmable GateArray，FPGA)器件。微控制器23连接可编程逻辑器件21及接插组件29的接插件JH1的液晶屏接口引脚组(对应⑥区域)甚至预留功能扩展接口引脚组(对应①区域)，且其典型地为MCU(例如基于ARM内核的MCU等)。网络PHY芯片25a、25b与网络变压器27a、27b(该两个网络变压器可以是物理上分离，也可以是集成在一起)一一对应连接，网络PHY芯片25a、25b还分别连接可编程逻辑器件21。具体地，网络PHY芯片25a、25b例如分别是千兆网PHY芯片。网络变压器27a、27b连接接插件JH2的多路以太网接口引脚组(对应⑦区域)。可编程逻辑器件21例如连接接插件JH1的多组显示数据引脚组(对应②区域)、控制时钟引脚组(对应⑤区域)、预留功能扩展接口引脚组(对应①区域)及智能模组引脚组(对应④区域)和接插件JH2的多组显示数据引脚组(对应②区域)、控制时钟引脚组(对应⑤区域)、测试按键引脚和状态指示灯引脚(对应⑧区域)及显示控制信号引脚组(对应③区域)。易失性存储器201连接可编程逻辑器件21，其例如是DDR存储器。非易失性存储器203连接可编程逻辑器件21和微控制器23，以由两者共用，其例如是Flash存储器(闪存)。

本实施例的扫描卡20例如通过两路千兆网络完成与发送卡及级联的其他扫描卡的通信，千兆网络信号首先经过网络变压器27a/27b，然后经过网络PHY芯片25a/25b，由网络PHY芯片25a/25b转换成媒体独立接口信号例如RGMII信号后与可编程逻辑器件21通信。数据的处理操作由可编程逻辑器件21完成，可编程逻辑器件21将来自发送卡或前级扫描卡的数据进行处理后转换成控制显示屏中的显示单元板的多组RGB数据信号并本地生成控制时钟、智能模组信号和显示控制信号通过接插组件29输出，可编程逻辑器件21可将数据暂存在易失性存储器201中。微控制器23完成可编程逻辑器件21的加载和液晶屏的驱动，另外还可以负责检测电压及温度，与微控制器23连接的非易失性存储器203可用来存储可编程逻辑器件21的程序。

本实施例在扫描卡20上配置前述第一实施例的接插组件，其可以使得扫描卡20的输入输出接口趋于标准化，有利于其与后端转接卡的连接。再者，将网络变压器集成到了扫描卡，不再需要将网络变压器放在转接卡上，降低了客户的布线难度。

第三实施例

如图3A和3B所示，本发明第三实施例中提供的一种显示控制系统30，包括：显示控制卡300和显示屏35，其中，显示控制卡300包括：扫描卡31和转接卡33；转接卡33连接在扫描卡31和显示屏35之间。

本实施例的扫描卡31例如是采用前述第二实施例的扫描卡20，扫描卡31的接插组件例如为接插组件母座。

相应地，转接卡33上例如设置有与扫描卡31的接插组件对应设置且连接的接插组件331，接插组件331与扫描卡31的接插组件具有完全一致的引脚分布。具体地，接插组件331例如为接插组件公座，从而转接卡33上公座形式的接插组件331和扫描卡31上母座形式的接插组件之间通过插接形成连接。

显示屏35例如包括一个或多个显示单元板，例如一个或多个LED灯板、且LED灯板上的每一个像素例如包括一个或多个LED。

转接卡33例如包括：多路网线接口332、多路串并转换器333、多路串行传输接口334、多路选择器335、测试按键336和状态指示灯337、多路差分信号收发器338和液晶屏339。

其中，多路网线接口332例如为RJ45接口，分别连接接插组件331的多路以太网接口引脚组。多路串并转换器333连接至接插组件331的多组显示数据引脚组、显示控制信号引脚组和控制时钟引脚组，且分别与多路串行传输接口334一一对应连接；多路串行传输接口334还分别通过多路差分信号收发器338连接至多路选择器335。多路选择器335连接接插组件331的智能模组引脚组。每一路串行传输接口334例如为多通道串行传输接口，例如SATA(Serial Advanced Technology Attachment，串行ATA，串行高级技术附件)接口，SATA接口具备较强的纠错能力、较高的数据传输可靠性、结构简单、支持热插拔，其可以用来传输两对差分信号，例如传输串并转换器333输出的一对差分信号和传输途径多路选择器335和差分信号收发器338的一对差分信号(例如RS485数据)。此处值得一提的是，本实施例的SATA接口，其所配置的两对串行差分信号传输通道既可以作为数据发送通道，又可以作为数据接收通道。

多路串并转换器333例如分别用于在扫描卡31上的可编程逻辑器件通过控制时钟引脚组输出的多路控制时钟(比如PCLK1～PCLK8)的控制下，对扫描卡31上的可编程逻辑器件通过多组显示数据引脚组和显示控制信号引脚组传输过来的多组显示数据例如RGB显示数据和显示控制信号进行串化等压缩编码处理得到多路串行数据，例如多路串行差分数据分别传输给多路串行传输接口组334以供输出。更具体地，每一路串并转换器例如在一路控制时钟的控制下，对多组显示数据中的部分组显示数据(例如4组或6组RGB数据)和显示控制信号进行串化等压缩编码处理得到一路串行数据例如一路串行差分数据、并传输给与该路串并转换器333连接的一路串行传输接口334以供输出。因此，在图1A和1B中的接插件JH1和接插件JH2中显示数据引脚组的组数总和例如为接插件JH1和接插件JH2中控制时钟引脚组中的引脚数目总和的整数倍。

多路串行传输接口334例如分别通过多路差分信号收发器338连接多路选择器335。多路差分信号收发器338例如分别为多路SP485芯片，SP485芯片是符合RS-485协议的半双工收发器，其采用双极型CMOS设计，功耗低，可实现最高5Mbps的传输速率，满足RS-485通信的要求。

显示屏35通过包含串行传输通道的线缆连接多路串行传输接口334。具体地，显示屏35中的每一个显示单元板例如通过包含两路串行传输通道的单一线缆(例如屏蔽双绞线缆(STP线缆))连接多路串行传输接口334中的一路串行传输接口，也即一路串行传输接口334可以带载一个显示单元板。每一个显示单元板例如还包括智能模组，智能模组例如通过所述单一线缆中的两路串行传输通道之一以及和该显示单元板相连的串行传输接口334、差分信号收发器338、多路选择器335实现与扫描卡31上的可编程逻辑器件的串行通信(通常为双向串行通信方式)。具体地，智能模组例如为MCU或者其他处理器例如ARM、CPU、CPLD或FPGA等具有数据或指令处理能力的芯片，通常与其他电路或芯片配合用于实现对显示单元板上某些或全部模块的状态或信息的监测。具体而言，单一线缆中的所述两路串行传输通道例如分别为串行差分信号传输通道。

测试按键336和状态指示灯337分别连接至接插组件331的测试按键引脚和状态指示灯引脚。此处值得一提的是，测试按键336和状态指示灯337也可以外置于转接卡33，从而只需在转接卡33上设置连接测试按键336和状态指示灯337的接口。

液晶屏339例如连接至接插组件331的液晶屏接口引脚组。此外，值得说明的是，在实际应用中，也可以不在转接卡33上直接设置多路网线接口332例如多路RJ45接口，而是仅仅设置供RJ45接口连接的信号线，在该种情形下，这些用来连接RJ45接口的信号线构成本实施例的多路网线接口332。在其他实施例中，转接卡33上也可以不设置液晶屏339，而是设置液晶屏接口，转接卡33通过液晶屏接口外接液晶屏。

最后值得一提的是，对于本实施例的显示屏35，其所包括的一个或多个显示单元板，除了包括智能模组之外，典型地还设置有与转接卡33上的串并转换器333和差分信号收发器338分别对应设置的串并转换器(用于将串行信号转换成并行信号)和差分信号收发器(用于进行单端信号和差分信号之间的转换)。再者，单个显示单元板因为具有图像显示功能，其还会设置有行译码电路、列驱动电路和像素阵列；其中像素阵列中的单个像素例如包括一个或多个发光元件，像红色发光元件、绿色发光元件、蓝色发光元件、和/或白色/黄色发光元件。

另外，值得一提的是，由于接插组件配置有智能模组引脚组(对应④区域)和控制时钟引脚组(对应⑤区域)，因此非常适合应用于图3B所示的包含多路串并转换器333、多路串行传输接口334、多路选择器335和多路差分信号收发器338的转接卡33，也非常适合应用于匹配转接卡33的扫描卡31。

此外，在其他实施例中，多路差分信号收发器338也可以直接连接接插组件331，而非前述通过多路选择器335连接接插组件331，只是这样一来需要占用扫描卡31上可编程逻辑器件更多的引脚。

第四实施例

如图4所示，本发明第四实施例提供的一种显示控制卡40，包括：扫描卡41和转接卡43。扫描卡41例如包括可编程逻辑器件411，转接卡43例如包括多路串行传输接口431、多路串并转换器433和接插组件435。

具体地，扫描卡41例如插接固定至转接卡43上的接插组件435，从而可编程逻辑器件411通过接插组件435实现与转接卡43的连接，且多路串并转换器433分别连接在多路串行传输接口431和接插组件435之间。其中，多路串并转换器433与多路串行传输接口431一一对应连接。

其中，可编程逻辑器件411例如用于对输入的图像数据进行图像处理得到多组显示数据并产生显示控制信号及控制时钟、并以并行信号形式输出所述多组显示数据和所述显示控制信号及所述控制时钟。多路串并转换器433中的每一路串并转换器433接受对应的控制时钟的控制对所述多组显示数据中的部分组显示数据和所述显示控制信号进行压缩编码处理得到一路串行数据传送至相连接的一路串行传输接口431以供输出。

举例来说，若所述多组显示数据例如为24组RGB显示数据，转接卡43上可以设置六路串并转换器433，每一路串并转换器433在对应的控制时钟的控制下对4组RGB显示数据和所述显示控制信号进行压缩编码处理得到一路串行数据传送至对应的串行传输接口431，相应地串行传输接口431的数量可以为六路；又或者，转接卡43上可以设置四路串并转换器433，每一路串并转换器433在对应的控制时钟的控制下对6组RGB显示数据和所述显示控制信号进行压缩编码处理得到一路串行数据传送至对应的串行传输接口431，相应地串行传输接口431的数量可以为四路。

输入的图像数据例如是可编程逻辑器件411接收的经由上位机通过前端控制器例如发送卡发送来的图像数据。所述图像处理例如为对所述图像数据完成伽玛(Gamma)变换、灰度抽取甚至校正例如亮度或亮色度校正等，此处，灰度抽取例如是Bit分离等操作，也就是说灰度抽取典型地是校正处理后的灰度数据按照每一Bit(位)进行分离操作以将灰度数据转变成按照不同Bit给予不同实现权重的方式。显示控制信号例如为本地产生，例如包括行选通信号、时钟信号、锁存信号、使能控制信号和行消隐信号。

多路串行传输接口431中的每一路串行传输接口431例如为串行差分信号传输接口。更进一步地，多路串行传输接口431中的每一路串行传输接口431例如为单差分信号通道传输接口，例如USB接口。在其他实施例中，多路串行传输接口431中的每一路串行传输接口431例如还可以是多差分信号通道传输接口例如SATA接口，此类接口具备较强的纠错能力、较高的数据传输可靠性、结构简单、支持热插拔，但所述多差分信号通道传输接口仅输出所述一路串行数据，也即多路串行传输接口431中的每一路串行传输接口431无论是单差分信号通道传输接口还是多差分信号通道传输接口，例如只接收一路串行数据进行输出。

第五实施例

如图5所示，本发明第五实施例提供的一种显示控制系统50，包括：前端控制器51、显示控制卡53和拼接式显示屏55。其中，显示控制卡53可以是前述第三实施例的显示控制卡300，又或者是前述第四实施例的40，故其具体结构和功能描述可参见前述第三或第四实施例的描述，在此不再赘述。

前端控制器51例如用于接收视频信号、并对所述视频信号进行视频处理后输出所述图像数据至显示控制卡53，其例如具有发送卡功能。显示控制卡53例如用于对输入的图像数据进行图像处理得到多组显示数据并产生显示控制信号及控制时钟、并在所述控制时钟的控制下对所述多组显示数据和所述显示控制信号进行压缩编码处理得到多路串行数据输出至拼接式显示屏55。拼接式显示屏55例如通过多条线缆(例如多条STP线缆)分别接收所述多路串行数据以进行图像显示。举例来说，拼接式显示屏55例如是LED显示屏，其可以是由多个显示单元板拼接而成。

承上述，单个显示单元板例如包括串并转换器、显示驱动电路和多个像素单元；其中，所述串并转换器用于对接收的串行数据进行并化处理恢复得到多组显示数据和显示控制信号传送至显示驱动电路来驱动控制所述多个像素单元。显示驱动电路例如包括行译码器电路和列驱动电路，甚至包括行放电电路。其中，行译码电路例如包括行译码器像3-8译码器和行选择开关阵列；列驱动电路例如包括多个恒流源驱动芯片，像MBI5025系列芯片等；行放电电路用于对行线上寄生电容放电。单个像素单元例如包括一个或多个发光元件，像红色发光元件、绿色发光元件、和/或蓝色发光元件。

综上所述，本实施例通过显示控制卡53将图像数据转换成多组显示数据并产生显示控制信号及控制时钟、并在所述控制时钟的控制下对所述多组显示数据和所述显示控制信号进行压缩编码处理得到多路串行数据，例如以串行差分信号形式输出至拼接式显示屏，因而可以减少传输信号线的数量，同时提高信号的稳定性和抗干扰性，提高EMC性能和带宽利用率。

另外值得一提的是，本发明的技术方案并不局限于本发明前述各个实施例中采用的串行差分信号传输方式，也可以替换成采用单端信号的串行传输方式，其同样可以实现高速串行传输数据的功能。

最后，值得一提的是，前述各个实施例中的可编程逻辑器件可以是单个可编程逻辑器件例如FPGA的形式，也可以是分别由两个及以上的可编程逻辑器件例如FPGA所构成的可编程逻辑器件组的形式。此外，前述实施例中的显示控制卡并不限于由扫描卡和转接卡等分离部件构成的多电路板结构，也可以是扫描卡上的所有元件和转接卡上的所有元件整合在同一块电路板上的单电路板结构，在此情形下可以省略前述接插组件的使用，但仍可以减少传输信号线的数量，同时提高信号的稳定性和抗干扰性，提高EMC性能和带宽利用率。

此外，可以理解的是，前述各个实施例仅为本申请的示例性说明，在技术特征不冲突、结构不矛盾、不违背本申请的发明目的前提下，各个实施例的技术方案可以任意组合、搭配使用。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (13)

1.一种接插组件，其特征在于，包括：成对设置的第一接插件和第二接插件；其中，

所述第一接插件包括：

多组显示数据引脚组；

控制时钟引脚组；

智能模组引脚组，用于传输智能模组交互用信号；

电源引脚组，用于连接电源电压；以及

接地引脚组，用于连接接地电位；

所述第二接插件包括：

多组显示数据引脚组；

显示控制信号引脚组，用于输出显示控制信号；

控制时钟引脚组；

多路以太网接口引脚组，用于传输多路以太网接口信号；以及

接地引脚组，用于连接接地电位；

其中，所述第一接插件的所述控制时钟引脚组和所述第二接插件的所述控制时钟引脚组用于输出控制时钟来控制对所述第一接插件的所述多组显示数据引脚组和所述第二接插件的所述多组显示数据引脚组输出的多组显示数据和所述显示控制信号进行压缩编码处理得到多路串行数据。

2.根据权利要求1所述的接插组件，其特征在于，所述第一接插件中所述显示数据引脚组的组数与所述第二接插件中所述显示数据引脚组的组数之和为所述第一接插件中所述控制时钟引脚组中的引脚数目与所述第二接插件中所述控制时钟引脚组中的引脚数目之和的整数倍。

3.根据权利要求1所述的接插组件，其特征在于，所述智能模组引脚组包括选择信号引脚组、通信使能信号引脚组和通信信号引脚组，且分布在所述第一接插件的所述多组显示数据引脚组的两端；其中，所述选择信号引脚组用于输出选择信号，所述通信使能信号引脚组用于输出通信使能信号，所述通信信号引脚组用于传输通信信号。

4.根据权利要求1所述的接插组件，其特征在于，所述第一接插件和所述第二接插件分别为120个引脚的接插件。

5.一种扫描卡，其特征在于，包括：可编程逻辑器件、多路网络PHY芯片、与所述多路网络PHY芯片分别连接的多路网络变压器和如权利要求1至4任意一项所述的接插组件；所述多路网络PHY芯片分别连接所述可编程逻辑器件；所述多路网络变压器连接所述第二接插件的所述多路以太网接口引脚组，所述可编程逻辑器件连接所述第一接插件的所述多组显示数据引脚组、所述控制时钟引脚组及所述智能模组引脚组和所述第二接插件的所述多组显示数据引脚组、所述控制时钟引脚组及所述显示控制信号引脚组。

6.根据权利要求5所述的扫描卡，其特征在于，所述扫描卡还包括：微控制器，且所述微控制器连接所述可编程逻辑器件及所述第一接插件。

7.一种显示控制卡，其特征在于，包括扫描卡和转接卡；

所述扫描卡包括：可编程逻辑器件、多路网络PHY芯片、与所述多路网络PHY芯片分别连接的多路网络变压器、以及第一接插组件；所述多路网络PHY芯片分别连接所述可编程逻辑器件；所述多路网络变压器和所述可编程逻辑器件连接所述第一接插组件；

所述转接卡包括：多路网线接口、多路串并转换器、多路串行传输接口和与所述第一接插组件对应设置且连接的第二接插组件，且所述第二接插组件为如权利要求1至4任意一项所述的接插组件；所述多路网线接口连接所述第二接插组件的所述多路以太网接口引脚组；所述多路串并转换器连接所述第二接插组件的所述第一接插件的所述多组显示数据引脚组及所述控制时钟引脚组和所述第二接插件的所述多组显示数据引脚组、所述显示控制信号引脚组及所述控制时钟引脚组，且所述多路串并转换器分别与所述多路串行传输接口连接。

8.根据权利要求7所述的显示控制卡，其特征在于，所述转接卡还包括：多路差分信号收发器和多路选择器；所述多路串行传输接口分别通过所述多路差分信号收发器连接所述多路选择器，所述多路选择器连接所述第二接插组件的所述智能模组引脚组。

9.根据权利要求8所述的显示控制卡，其特征在于，每一路所述串行传输接口为多通道串行传输接口。

10.一种显示控制卡，其特征在于，包括：

可编程逻辑器件；

多路串并转换器，连接所述可编程逻辑器件；

多路串行传输接口，与所述多路串并转换器一一对应连接；

多路选择器，连接所述可编程逻辑器件；

多路差分信号收发器，其中所述多路串行传输接口还分别通过所述多路差分信号收发器连接所述多路选择器。

11.如权利要求10所述的显示控制卡，其特征在于，所述显示控制卡包括扫描卡和转接卡，所述可编程逻辑器件设置在所述扫描卡上，所述多路串并转换器、所述多路串行传输接口、所述多路选择器和所述差分信号收发器设置在所述转接卡上，且所述转接卡还设置有接插组件；所述扫描卡插接固定至所述转接卡的所述接插组件，所述接插组件包括多组显示数据引脚组、控制时钟引脚组、智能模组引脚组和显示控制信号引脚组，所述控制时钟引脚组用于输出控制时钟来控制对所述多组显示数据引脚组输出的多组显示数据和所述显示控制信号引脚组输出的显示控制信号进行压缩编码处理得到多路串行差分数据。

12.如权利要求11所述的显示控制卡，其特征在于，每一路所述串行传输接口为多通道串行传输接口。

13.一种显示控制系统，其特征在于，包括前端控制器、显示控制卡和显示屏；所述显示控制卡连接在所述前端控制器和所述显示屏之间、且为如权利要求10或11或12所述的显示控制卡。

Images