KR102257199B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102257199B1
KR102257199B1 KR1020140120839A KR20140120839A KR102257199B1 KR 102257199 B1 KR102257199 B1 KR 102257199B1 KR 1020140120839 A KR1020140120839 A KR 1020140120839A KR 20140120839 A KR20140120839 A KR 20140120839A KR 102257199 B1 KR102257199 B1 KR 102257199B1
Authority
KR
South Korea
Prior art keywords
external memory
control unit
memory unit
display panel
light protection
Prior art date
Application number
KR1020140120839A
Other languages
English (en)
Other versions
KR20160031579A (ko
Inventor
장재원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140120839A priority Critical patent/KR102257199B1/ko
Publication of KR20160031579A publication Critical patent/KR20160031579A/ko
Application granted granted Critical
Publication of KR102257199B1 publication Critical patent/KR102257199B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시패널, 구동부, 타이밍 제어부, 외부 메모리부 및 라이트프로텍션 제어부를 포함한다. 표시패널은 영상을 표시한다. 구동부는 표시패널을 구동한다. 타이밍 제어부는 구동부를 제어한다. 외부 메모리부는 데이터를 저장하는 역할을 한다. 라이트프로텍션 제어부는 외부 메모리부의 쓰기 기능을 제한하기 위해 기판 상에 탈부착된다.

Description

표시장치{Display Device}
본 발명은 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커짐에 따라, 유기전계발광표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.
앞서 설명한 바와 같은 표시장치는 텔레비전(TV)이나 비디오 등의 가전분야에서 노트북(Note book)과 같은 컴퓨터나 핸드폰과 등과 같이 다양한 산업분야에서 활용되고 있다.
표시장치는 영상을 표시하는 표시패널과 표시패널에 각종 구동신호를 공급하는 구동장부로 구성된다. 구동부에는 표시패널에 스캔신호(또는 게이트신호)를 공급하는 스캔 구동부 및 표시패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.
구동부는 타이밍 제어부에 의해 제어된다. 타이밍 제어부는 외부 메모리부(EEPROM)와 연동하여 외부 메모리부에 저장된 데이터를 기반으로 각종 영상처리 등을 수행한다. 외부 메모리부에는 읽기와 쓰기 기능을 제어하는 라이트프로텍션 단자가 포함된다. 라이트프로텍션 단자를 이용한 라이트프로텍션 설계는 표시장치가 제품상태로 출하된 이후 외부 메모리부에 저장된 데이터를 보호(무단 변경 방지) 하기 위함이다.
종래에는 데이터 구동부를 기판 상에 실장 또는 본딩할 때, 데이터 구동부의 단자와 외부 메모리부의 라이트프로텍션 단자가 저항기를 사이에 두고 전기적으로 연결(도통)되도록 설계하였다.
그런데, 종래에 제안된 방식은 데이터 구동부의 단자를 사용해야 하므로 데이터 구동부의 단자와 외부 메모리부의 라이트프로텍션 단자 간의 배선 레이아웃을 고려해야 했다. 또한, 종래에 제안된 방식은 제품상태에서 외부 메모리부에 저장된 데이터를 변경하고자할 때, 저항기를 제거하는 등 절차상에 많은 번거로움이 있었다. 그러므로, 종래에 제안된 방식은 라이트프로텍션 설계 방식을 개선해야 할 필요가 있다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은 외부 메모리부에 데이터를 다시 쓰는 과정을 단순화함과 더불어 배선 레이아웃의 복잡도를 낮추고 제조공정 상에서의 택트타임을 향상시킬 수 있는 표시장치를 제공하는 것이다.
상술한 과제 해결 수단으로 본 발명은 표시패널, 구동부, 타이밍 제어부, 외부 메모리부 및 라이트프로텍션 제어부를 포함한다. 표시패널은 영상을 표시한다. 구동부는 표시패널을 구동한다. 타이밍 제어부는 구동부를 제어한다. 외부 메모리부는 데이터를 저장하는 역할을 한다. 라이트프로텍션 제어부는 외부 메모리부의 쓰기 기능을 제한하기 위해 기판 상에 탈부착된다.
외부 메모리부는 기판 상에 형성되고 자신의 라이트프로텍션 단자에 연결된 제1패드와, 기판 상에 형성되고 제1패드와 이격 하며 전원라인 또는 신호라인에 연결된 제2패드를 포함할 수 있다.
라이트프로텍션 제어부는 제1패드와 제2패드를 전기적으로 연결하기 위해 부착될 수 있다.
라이트프로텍션 제어부는 도전성 부착제로 이루어진 제1층과, 제1층 상에 위치하고 절연성을 갖는 수지로 이루어진 제2층을 포함할 수 있다.
본 발명은 외부 메모리부에 대한 쓰기 방지 구조를 변경하여 외부 메모리부에 데이터를 다시 쓰는 과정을 단순화할 수 있는 효과가 있다. 또한, 본 발명은 데이터 구동부의 단자를 미사용하게 됨에 따라 배선 레이아웃의 복잡도를 낮출 수 있고, 저항기를 설치 또는 제거하는 과정을 생략할 수 있어 제조공정 상에서의 택트타임 또한 향상시킬 수 있는 효과가 있다.
도 1은 표시장치의 개략적인 블록도.
도 2는 도 1에 도시된 서브 픽셀의 구성 예시도.
도 3은 본 발명의 일 실시예에 따라 도 1의 표시장치를 모듈화한 예시도.
도 4는 종래에 제안된 라이트프로텍션 방식을 나타낸 회로도.
도 5는 본 발명의 일 실시예에 따른 라이트프로텍션 방식을 나타낸 회로도.
도 6 및 도 7은 라이트프로텍션 제어부의 부착 전후 모습을 나타낸 도면들.
도 8은 종래 구조 대비 본 발명의 이점을 설명하기 위한 도면.
도 9는 라이트프로텍션 제어부를 나타낸 도면.
도 10은 라이트프로텍션 제어부의 단면 형상을 다양하게 보여주는 도면.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
도 1은 표시장치의 개략적인 블록도이고, 도 2는 도 1에 도시된 서브 픽셀의 구성 예시도이며, 도 3은 본 발명의 일 실시예에 따라 도 1의 표시장치를 모듈화한 예시도이다.
도 1에 도시된 바와 같이, 표시장치에는 표시패널(100), 영상 처리부(110), 타이밍 제어부(120), 외부 메모리부(150), 스캔 구동부(130), 데이터 구동부(140)가 포함된다.
표시패널(100)에는 상호 교차하는 데이터 라인들(DL) 및 스캔 라인들(GL)에 구분되어 연결된 서브 픽셀들(SP)이 포함된다. 표시패널(100)은 서브 픽셀들(SP)이 형성되는 표시영역(100A)과 표시영역(100A)의 외측으로 각종 신호라인들이나 패드 등이 형성되는 비표시영역(100B)을 포함한다. 표시패널(100)은 액정표시장치(LCD), 유기발광표시장치(OLED), 전기영동표시장치(EPD) 등으로 구현될 수 있다. 표시패널(100)은 스캔 구동부(130)와 데이터 구동부(140)를 포함하는 구동부로부터 공급된 구동신호에 대응하여 영상을 표시한다.
도 2에 도시된 바와 같이, 하나의 서브 픽셀(SP)에는 스캔 라인(GL1)과 데이터 라인(DL1)에 연결된 스위칭 트랜지스터(SW)와 스위칭 트랜지스터(SW)를 통해 공급된 스캔신호에 대응하여 공급된 데이터 신호(DATA)에 대응하여 동작하는 픽셀회로(PC)가 포함된다. 서브 픽셀(SP)은 픽셀회로(PC)의 구성에 따라 액정소자를 포함하는 액정표시패널이나 유기발광소자를 포함하는 유기발광표시패널 등으로 구현된다.
표시패널(100)이 액정표시패널로 구성된 경우, 이는 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 또는 ECB(Electrically Controlled Birefringence) 모드로 구현된다. 표시패널(100)이 유기발광표시패널로 구성된 경우, 이는 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식으로 구현된다.
영상 처리부(110)는 외부로부터 공급된 데이터 신호를 영상 처리하여 타이밍 제어부(120)에 공급한다. 영상 처리부(110)는 데이터 신호뿐만 아니라 수직 동기신호, 수평 동기신호, 데이터 인에이블신호 및 메인 클럭 등의 타이밍 신호를 타이밍 제어부(120)에 공급한다.
타이밍 제어부(120)는 영상 처리부로부터 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호 및 메인 클럭 등의 타이밍 신호를 공급받는다. 타이밍 제어부(120)는 타이밍 신호를 기준으로 데이터 구동부(140)와 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 생성한다. 타이밍 제어부(120)는 1 수평기간의 데이터 인에이블 신호를 카운트하여 프레임기간을 판단할 수 있으므로 외부로부터 공급되는 수직 동기신호와 수평 동기신호는 생략될 수도 있다.
타이밍 제어부(120)에서 생성되는 타이밍 제어신호들에는 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)가 포함된다. 게이트 타이밍 제어신호(GDC)에는 게이트 스타트 펄스, 게이트 시프트 클럭, 게이트 출력 인에이블신호 등이 포함된다. 데이터 타이밍 제어신호(DDC)에는 소스 스타트 펄스, 소스 샘플링 클럭, 소스 출력 인에이블신호 등이 포함된다.
스캔 구동부(130)는 게이트 타이밍 제어신호(GDC)를 기반으로 표시패널(100)에 포함된 트랜지스터들이 동작 가능한 게이트 구동전압의 스윙폭으로 신호의 레벨을 시프트시키면서 스캔 신호를 순차적으로 생성한다. 스캔 구동부(130)는 생성된 스캔 신호를 서브 픽셀들(SP)에 연결된 스캔 라인들(GL)을 통해 공급한다.
스캔 구동부(130)는 박막트랜지스터 공정과 더불어 게이트인패널(Gate-In Panel) 방식으로 표시패널(100)의 비표시영역(100B)에 형성되거나 표시패널(100)에 접속된 외부기판 상에 집적회로(IC) 형태로 실장된다. 스캔 구동부(130)는 표시패널(100)의 크기에 따라 다수로 구성될 수 있다.
데이터 구동부(140)는 데이터 타이밍 제어신호(DDC)를 기반으로 타이밍 제어부(120)로부터 공급되는 데이터 신호(DATA)를 샘플링 및 래치하고, 감마전압에 대응하여 래치된 디지털 데이터 신호를 아날로그 데이터 신호로 변환한다. 데이터 구동부(140)는 변환된 데이터 신호를 서브 픽셀들(SP)에 연결된 데이터 라인들(DL)을 통해 공급한다.
데이터 구동부(140)는 표시패널(100)의 일측에 집적회로(IC) 형태로 실장되거나 표시패널(100)에 접속된 외부기판 상에 실장된다. 데이터 구동부(140)는 표시패널(100)의 크기에 따라 다수로 구성될 수 있다.
외부 메모리부(150)는 타이밍 제어부(120)와 연동하여 내부에 저장된 데이터를 타이밍 제어부(120)에 제공한다. 타이밍 제어부(120)는 외부 메모리부(150)로부터 각종 데이터를 공급받고 이를 기반으로 각종 영상처리나 데이터보상 등을 수행할 수 있게 된다. 외부 메모리부(150)에는 읽기와 쓰기 기능을 제어하는 라이트프로텍션 단자가 포함된다. 라이트프로텍션 단자는 표시장치가 제품상태로 출하된 이후 외부 메모리부(150)에 저장된 데이터를 보호(무단 변경 방지) 하기 위해 사용된다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따르면 표시장치는 시스템 보드(115), 타이밍회로 보드(125), 케이블(111), 구동회로 보드(135a, 135b, 145a, 1450b) 및 표시패널(100)로 구성되어 모듈 형태로 제작된다.
시스템 보드(115)에는 영상 처리부(110)가 형성된다. 영상 처리부(110)는 집적회로(IC) 형태로 시스템 보드(115) 상에 실장된다. 시스템 보드(115)는 인쇄회로기판(Printed Circuit Board; PCB)이나 연성회로기판(Flexible Printed Circuit Board; FPCB)으로 선택될 수 있으나 이에 한정되지 않는다.
케이블(111)은 시스템 보드(115)와 타이밍회로 보드(125)를 전기적으로 연결한다. 케이블(111)은 연성플랫케이블(Flexible Flat Cable; FFC)로 선택될 수 있으나 이에 한정되지 않는다.
타이밍회로 보드(125)에는 타이밍 제어부(120), 외부 메모리부(150) 및 라이트프로텍션 제어부(155)가 형성된다. 타이밍 제어부(120)와 외부 메모리부(150)는 집적회로(IC) 형태로 타이밍회로 보드(125) 상에 실장된다. 타이밍회로 보드(125)는 인쇄회로기판(PCB)이나 연성회로기판(FPCB)으로 선택될 수 있으나 이에 한정되지 않는다.
라이트프로텍션 제어부(155)는 외부 메모리부(150)의 라이트프로텍션 단자로부터 인출된 패드 상에 부착된다. 라이트프로텍션 제어부(155)는 외부 메모리부(150)의 읽기와 쓰기 기능을 제어하는 탈부착씩 기구이다. 타이밍회로 보드(125)에 라이트프로텍션 제어부(155)기 부착되면 외부 메모리부(150)의 쓰기 기능은 제한된다.
구동회로 보드(135a, 135b, 145a, 1450b)에는 스캔 구동부(130a, 130b)와 데이터 구동부(140a, 140b)가 형성된다. 스캔 구동부(130a, 130b)와 데이터 구동부(140a, 140b)는 집적회로(IC) 형태로 구동회로 보드(135a, 135b, 145a, 1450b) 상에 실장된다. 구동회로 보드(135a, 135b, 145a, 1450b)는 인쇄회로기판(PCB)이나 연성회로기판(FPCB)으로 선택될 수 있으나 이에 한정되지 않는다.
구동회로 보드(135a, 135b, 145a, 1450b)는 스캔 구동부(130a, 130b)가 실장된 제1구동회로 보드(135a, 135b)와 데이터 구동부(140a, 140b)가 실장된 제2구동회로 보드(145a, 145b)로 구분된다.
제1구동회로 보드(135a, 135b)는 표시패널(100)의 좌측에 연결되고, 제2구동회로 보드(145a, 145b)는 표시패널(100)의 상측에 연결된 것을 일례로 하였다. 그러나, 이는 하나의 예시일 뿐 표시패널(100)의 해상도 및 크기에 대응하여 달라질 수 있다. 또한, 스캔 구동부(130a, 130b)가 게이트인패널 형태로 표시패널(100)의 베젤영역에 형성된 경우, 제1구동회로 보드(135a, 135b)는 생략된다.
이하, 라이트프로텍션 제어부(155)와 관련된 설명을 구체화한다.
도 4는 종래에 제안된 라이트프로텍션 방식을 나타낸 회로도이고, 도 5는 본 발명의 일 실시예에 따른 라이트프로텍션 방식을 나타낸 회로도이며, 도 6 및 도 7은 라이트프로텍션 제어부의 부착 전후 모습을 나타낸 도면들이고, 도 8은 종래 구조 대비 본 발명의 이점을 설명하기 위한 도면이다.
[종래에 제안된 라이트프로텍션 방식]
도 4에 도시된 바와 같이, 종래에는 외부 메모리부(150)의 라이트프로텍션 단자(WP)와 데이터 구동부의 단자에 연결된 신호라인(EEP_WP)을 전기적으로 연결(도통)하되, 이들 사이에 저항기(R1, R2)를 설치하였다. SCL은 외부 메모리부(150)의 클록 전송라인이고 SDA는 외부 메모리부(150)의 데이터 전송라인이다.
종래에 제안된 라이트프로텍션 방식은 데이터 구동부를 기판 상에 실장 또는 본딩할 때, 데이터 구동부의 단자에 연결된 신호라인(EEP_WP)과 외부 메모리부(150)의 라이트프로텍션 단자(WP)가 저항기(R1, R2)를 사이에 두고 전기적으로 연결되도록 설계하였다.
데이터 구동부의 단자에 연결된 신호라인(EEP_WP)에는 고전위전원에 대응되는 전원이나 신호가 전달됨에 따라 외부 메모리부(150)는 읽기만 가능하고 쓰기가 불가한 라이트프로텍션 상태가 된다. 즉, 종래에 제안된 라이트프로텍션 방식은 데이터 구동부를 기판 상에 실장 또는 본딩하면 외부 메모리부(150)가 라이트프로텍션 상태로 돌입하는 구조로 설계되었다.
그런데, 종래에 제안된 방식은 데이터 구동부의 단자를 사용해야 하므로 데이터 구동부의 단자에 연결된 신호라인(EEP_WP)과 외부 메모리부(150)의 라이트프로텍션 단자(WP) 간의 배선 레이아웃을 고려해야 했다. 또한, 종래에 제안된 방식은 제품상태에서 외부 메모리부(150)에 저장된 데이터를 변경하고자할 때, 저항기(R2)를 제거하는 등 절차상에 많은 번거로움이 있었다.
[실시예에 따른 라이트프로텍션 방식]
도 5에 도시된 바와 같이, 실시예는 기판 상에 외부 메모리부(150)의 라이트프로텍션 단자(WP)에 연결된 제1패드(151)를 형성함과 더불어 고전위전원라인(VCC)에 연결된 제2패드(152)를 형성한다. 여기서, 기판 상이라 함은 타이밍회로 보드를 구성하는 기판이 될 수 있으나 이에 한정되지 않는다.
그리고 제1패드(151)와 제2패드(152)가 전기적으로 연결되도록 제1패드(151)와 제2패드(152) 상에 라이트프로텍션 제어부(155)를 부착한다. SCL은 외부 메모리부(150)의 클록 전송라인이고 SDA는 외부 메모리부(150)의 데이터 전송라인이다.
제1패드(151)와 제2패드(152) 상에 라이트프로텍션 제어부(155)가 부착됨에 따라, 외부 메모리부(150)의 라이트프로텍션 단자(WP)에는 고전위전원라인(VCC)을 통해 전달되는 고전위전원이 공급된다. 라이트프로텍션 단자(WP)에 고전위전원이 공급됨에 따라 외부 메모리부(150)는 읽기만 가능하고 쓰기가 불가한 라이트프로텍션 상태가 된다.
실시예와 같이 기판 상에 제1 및 제2패드(151, 152)를 형성하면 라이트프로텍션 제어부(155)를 탈부착하는 방식으로 이들 간의 전기적인 접속을 용이하게 구현할 수 있다.
한편, 본 발명에서는 제2패드(152)가 고전위전원라인(VCC)에 연결된 것을 일례로 하였다. 하지만, 이는 하나의 예시일 뿐, 제2패드(152)는 고전위전원과 유사한 레벨을 갖는 전원라인이나 신호라인에 연결될 수도 있다.
도 6 및 도 7에 도시된 바와 같이, 외부 메모리부(150)의 라이트프로텍션 단자(WP)에 연결된 제1패드(151)와 고전위전원라인(VCC)에 연결된 제2패드(152)는 타이밍회로 보드(125) 상에 형성된다. 그리고 제1패드(151)와 제2패드(152)는 상호 일정 간격 이격되도록 형성된다.
제1패드(151)와 제2패드(152)는 상호 이격되어 있지만 라이트프로텍션 제어부(155)에 의해 전기적으로 연결된다. 라이트프로텍션 제어부(155)는 타이밍회로 보드(125) 상에 탈부착이 가능하다. 라이트프로텍션 제어부(155)는 평면도 상에 나타난 바와 같이 원형일 수 있다. 그러나, 이는 하나의 예시일 뿐, 라이트프로텍션 제어부(155)는 평면도 상에서 타원형, 사각형 또는 다각형 등의 형상을 가질 수도 있다.
이상의 설명을 통해 알 수 있듯이, 외부 메모리부(150)의 읽기와 쓰기의 상태는 타이밍회로 보드(125) 상에 라이트프로텍션 제어부(155)의 탈부착 여부에 따라 간단히 변경할 수 있게 된다.
한편, 외부 메모리부(150)의 라이트프로텍션 단자(WP)와 제1패드(151)를 연결하는 라인에는 테스트포인트(TP)가 형성될 수도 있다. 테스트포인트(TP)는 외부 메모리부(150)의 라이트프로텍션 상태가 정상적으로 돌입하였는지 여부를 테스트하기 위한 목적으로 사용되는바 이는 생략될 수도 있다.
이하, 종래구조와 대비하여 실시예의 이점에 대한 설명을 구체화하면 다음과 같다.
도 4 및 도 8의 (a)에 도시된 바와 같이, 종래에는 데이터 구동부(140a)의 제N+1단자(IOn+1)에 연결된 신호라인(EEP_WP)과 외부 메모리부(150)의 라이트프로텍션 단자(WP)를 전기적으로 연결하는 방식으로 설계되었다.
이를 위해, 종래에는 데이터 구동부(140a)의 제N+1단자(IOn+1)에 연결된 신호라인(EEP_WP)을 통해 고전위전원에 대응되는 전원이나 신호를 출력하기 위해, 데이터 구동부의 제N단자(IOn)를 고전위전원라인(VCC)에 연결하였다.
이로 인하여, 종래에 제안된 라이트프로텍션 방식은 데이터 구동부(140a)의 제N+1단자(IOn+1)와 외부 메모리부(150)의 라이트프로텍션 단자(WP) 간의 배선 레이아웃을 고려해야 한다. 또한, 데이터 구동부의 제N단자(IOn)를 고전위전원라인(VCC)에 연결하기 위한 배선 레이아웃도 고려해야 한다.
이와 더불어, 종래에 제안된 라이트프로텍션 방식은 제품상태에서 외부 메모리부(150)에 저장된 데이터를 변경하고자할 때, 저항기(R2)를 제거하는 등 절차상에 많은 번거로움이 있었다.
하지만, 도 5 및 도 8의 (b)에 도시된 바와 같이, 실시예는 라이트프로텍션 제어부(155)의 탈부착 여부에 따라 외부 메모리부(150)의 읽기와 쓰기의 상태를 간단히 변경할 수 있다.
이로 인하여, 실시예는 데이터 구동부(140a)의 제N+1단자(IOn+1)와 외부 메모리부(150)의 라이트프로텍션 단자(WP) 그리고 제N단자(IOn)와 고전위전원라인(VCC)를 연결하기 위한 배선 레이아웃을 고려하지 않아도 된다. 달리 설명하면, 데이터 구동부(140a)의 제N단자(IOn)와 제N+1단자(IOn+1)를 다른 용도(예: 화면 구동에 필요한 전압 패스 등으로 사용할 수 있음)로 사용할 수 있게 된다. 또한, 실시예는 저항기(R2)가 필요치 않으므로 이를 제거하는 과정을 생략할 수 있어 외부 메모리부(150)에 데이터를 다시 쓰는 과정을 단순화할 수 있다.
예컨대, 종래의 구조는 커버쉴드 해체 -> 프로텍션용 저항기 손납 제거 -> 외부 메모리부의 데이터 변경 -> 프로텍션용 저항기 손납 실장 -> 커버쉴드 체결의 과정을 거쳐야만 하였다.
그러나, 실시예의 구조는 커버쉴드 해체 -> 외부 메모리부의 데이터 변경 -> 커버쉴드 체결의 과정만 거치면 된다. 그러므로, 실시예는 제조공정 상에서의 택트타임 또한 향상시킬 수 있는 효과가 예견된다.
이하, 라이트프로텍션 제어부(155)에 대해 설명을 구체화하면 다음과 같다.
도 9는 라이트프로텍션 제어부를 나타낸 도면이고, 도 10은 라이트프로텍션 제어부의 단면 형상을 다양하게 보여주는 도면이다.
도 9에 도시된 바와 같이, 라이트프로텍션 제어부(155)는 제1층(1F)과 제2층(2F)을 포함한다. 제1층(1F)은 도전성을 갖는 부착제로서 예컨대 도전성 테이프나 도전성 접착제로 이루어질 수 있다. 제2층(2F)은 필름으로서 PET(polyethylene terephthalate), PP(polypropylene), PE(polyethylene) 등과 같은 수지로 이루어질 수 있다. 제2층(2F)은 절연성을 갖는 수지면 가능하고 성형성이 우수한 재료면 더욱 좋다.
라이트프로텍션 제어부(155)를 위와 같이 구성하면 다음과 같은 이점이 있다. 제1층(1F)이 도전성 부착제로 이루어지므로 탈부착이 용이함은 물론 전기 전도성을 가지므로 전극이나 배선 간의 전기적인 연결을 도울 수 있다. 또한, 제2층(2F)이 절연성을 가지고 있기 때문에 이물질이 내려 앉더라도 전기적인 결함이나 다른 도체와의 간섭을 방지할 수 있다. 또한, 제2층(2F)이 수지로 이루어지므로 다양한 형상으로 가공이 용이하다.
도 10의 (a)에 도시된 바와 같이, 라이트프로텍션 제어부(155)는 단면도 상에서 사각 형상을 가질 수 있다.
도 10의 (b)에 도시된 바와 같이, 라이트프로텍션 제어부(155)는 단면도 상에서 ㅗ 자 또는 누운 T 자 형상을 가질 수 있다. 이때, 제1부분(155a)은 기저부가 되고 제2부분(155b)은 손잡이가 될 수 있다.
도 10의 (c)에 도시된 바와 같이, 라이트프로텍션 제어부(155)는 단면도 상에서 양쪽 외곽이 오목한 형상을 가질 수 있다. 이때, 제1부분(155a)은 기저부가 되고 제2부분(155b)은 손잡이가 될 수 있다.
도 10의 (d)에 도시된 바와 같이, 라이트프로텍션 제어부(155)는 단면도 상에서 마름모꼴 형상을 가질 수 있다. 이때, 제1부분(155a)은 기저부가 되고 제2부분(155b)은 손잡이가 될 수 있다.
한편, 본 발명에서는 타이밍 제어부에 연결된 외부 메모리부에 대한 쓰기 방지를 하기 위해 라이트프로텍션 제어부를 사용한 예를 위주로 설명하였으나, 이는 하나의 예시일 뿐, 본 발명은 외부 메모리부에 대한 쓰기 방지가 필요한 구조에 모두 적용할 수 있음은 물론이다.
이상 본 발명은 외부 메모리부에 대한 쓰기 방지 구조를 변경하여 외부 메모리부에 데이터를 다시 쓰는 과정을 단순화할 수 있는 효과가 있다. 또한, 본 발명은 데이터 구동부의 단자를 미사용하게 됨에 따라 배선 레이아웃의 복잡도를 낮출 수 있고, 저항기를 설치 또는 제거하는 과정을 생략할 수 있어 제조공정 상에서의 택트타임 또한 향상시킬 수 있는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 표시패널 110: 영상 처리부
120: 타이밍 제어부 150: 외부 메모리부
130: 스캔 구동부 140: 데이터 구동부
155: 라이트프로텍션 제어부 WP: 라이트프로텍션 단자
EEP_WP: 신호라인 R1, R2: 저항기
151: 제1패드 152: 제2패드

Claims (5)

  1. 표시패널;
    상기 표시패널을 구동하는 구동부;
    상기 구동부를 제어하는 타이밍 제어부;
    데이터를 저장하는 외부 메모리부; 및
    상기 외부 메모리부의 쓰기 기능을 제한하기 위해 기판 상에 탈부착되는 라이트프로텍션 제어부를 포함하고,
    상기 외부 메모리부는 상기 기판 상에 형성되고 자신의 라이트프로텍션 단자에 연결된 제1패드와,
    상기 기판 상에 형성되고 상기 제1패드와 이격 하며 전원라인 또는 신호라인에 연결된 제2패드를 포함하고,
    상기 라이트프로텍션 제어부는 상기 제1패드와 상기 제2패드를 전기적으로 연결하기 위해 탈부착되고,
    상기 라이트프로텍션 제어부는
    도전성 부착제로 이루어진 제1층과, 상기 제1층 상에 위치하고 절연성을 갖는 수지로 이루어진 제2층을 포함하고, 상기 기판과 접촉하는 상기 제1층의 표면이 평평한 표시장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 라이트프로텍션 제어부는
    평면도 상에서 타원형, 사각형 또는 다각형인 표시장치.
KR1020140120839A 2014-09-12 2014-09-12 표시장치 KR102257199B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140120839A KR102257199B1 (ko) 2014-09-12 2014-09-12 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140120839A KR102257199B1 (ko) 2014-09-12 2014-09-12 표시장치

Publications (2)

Publication Number Publication Date
KR20160031579A KR20160031579A (ko) 2016-03-23
KR102257199B1 true KR102257199B1 (ko) 2021-05-31

Family

ID=55644997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140120839A KR102257199B1 (ko) 2014-09-12 2014-09-12 표시장치

Country Status (1)

Country Link
KR (1) KR102257199B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111028797B (zh) * 2019-12-04 2021-01-15 深圳市华星光电半导体显示技术有限公司 一种显示驱动电路和液晶显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009211222A (ja) 2008-03-01 2009-09-17 Toshiba Corp メモリシステム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101309371B1 (ko) * 2006-06-30 2013-09-17 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
KR20080018070A (ko) * 2006-08-23 2008-02-27 슬림디스크 주식회사 읽기 전용 메모리 카드
KR20100027974A (ko) * 2008-09-03 2010-03-11 주식회사 아이에스티 쓰기 방지 기능 및 회로 연결 기능을 포함하는 스위치를 갖는 메모리 카드
KR20130046680A (ko) * 2011-10-28 2013-05-08 엘지디스플레이 주식회사 표시장치
KR102050441B1 (ko) * 2012-12-31 2020-01-08 엘지디스플레이 주식회사 표시 장치용 메모리 인터페이스 장치 및 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009211222A (ja) 2008-03-01 2009-09-17 Toshiba Corp メモリシステム

Also Published As

Publication number Publication date
KR20160031579A (ko) 2016-03-23

Similar Documents

Publication Publication Date Title
KR102316101B1 (ko) 표시장치와 그 검사 방법
KR102261212B1 (ko) 표시장치
US9398687B2 (en) Display device including line on glass
KR102020938B1 (ko) 액정표시장치
CN106557194B (zh) 驱动器集成电路及包括该驱动器集成电路的显示设备
KR102082409B1 (ko) 표시 장치
KR102412456B1 (ko) 표시장치
CN108267904B (zh) 显示面板
KR20170062573A (ko) 표시 장치
US20100315400A1 (en) Liquid crystal display device
KR20120009632A (ko) 표시장치와 이의 제조방법
KR102050441B1 (ko) 표시 장치용 메모리 인터페이스 장치 및 방법
KR102394393B1 (ko) 표시장치
KR102107408B1 (ko) 액정표시장치
KR102542141B1 (ko) 표시패널과 이를 이용한 표시장치
KR102042149B1 (ko) 플렉서블 표시장치 및 그 제조방법
KR20160021060A (ko) 표시장치
KR102257199B1 (ko) 표시장치
KR102381908B1 (ko) 표시패널과 그 정전기 방전 방법
JP2005227675A (ja) 電気光学装置及び電子機器
KR20070043650A (ko) 반도체 장치
KR20220087190A (ko) 표시장치
KR102662960B1 (ko) 면적이 감소된 연성필름 및 이를 구비한 표시장치
KR102222144B1 (ko) 표시장치
KR102075355B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right