KR102539255B1 - 파워 관리 집적 회로 및 이를 포함하는 디스플레이 장치 - Google Patents

파워 관리 집적 회로 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR102539255B1
KR102539255B1 KR1020180172951A KR20180172951A KR102539255B1 KR 102539255 B1 KR102539255 B1 KR 102539255B1 KR 1020180172951 A KR1020180172951 A KR 1020180172951A KR 20180172951 A KR20180172951 A KR 20180172951A KR 102539255 B1 KR102539255 B1 KR 102539255B1
Authority
KR
South Korea
Prior art keywords
voltage
buck
terminal
buck voltage
sequence control
Prior art date
Application number
KR1020180172951A
Other languages
English (en)
Other versions
KR20200082385A (ko
Inventor
조대명
한상수
김동규
강병수
장원용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180172951A priority Critical patent/KR102539255B1/ko
Publication of KR20200082385A publication Critical patent/KR20200082385A/ko
Application granted granted Critical
Publication of KR102539255B1 publication Critical patent/KR102539255B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 실시예는 파워 관리 집적 회로 및 이를 포함하는 디스플레이 장치에 관한 것이다. 본 발명의 실시예에 의하면, 복수의 디스플레이 장치에 대하여 호환성을 가지는 파워 관리 집적 회로를 제공할 수 있다. 본 발명의 실시예에 의하면, 전원이 인가되기 이전에 벅 전압의 출력 시퀀스를 변경할 수 있는 파워 관리 집적 회로 및 이를 포함하는 디스플레이 장치를 제공할 수 있다.

Description

파워 관리 집적 회로 및 이를 포함하는 디스플레이 장치{POWER MANAGEMENT INTEGRATED CIRCUIT AND DISPLAY DEVICE WITH IT}
본 발명의 실시예는 파워 관리 집적 회로 및 이를 포함하는 디스플레이 장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하는 디스플레이 장치에 대한 다양한 요구가 증가하고 있으며, 액정 디스플레이 장치(Liquid Crystal Display; LCD), 유기 발광 디스플레이 장치(Organic Light Emitting Diode Display; OLED Display) 등과 같은 다양한 유형의 디스플레이 장치가 활용되고 있다.
이러한 디스플레이 장치는 서브픽셀 어레이(Subpixel Array)를 통해 영상을 표시하는 디스플레이 패널과, 디스플레이 패널을 구동하는 구동 회로와, 구동 회로의 동작 타이밍을 제어하는 타이밍 컨트롤러(Timing Controller), 및 디스플레이 패널의 구동에 필요한 전원을 생성하는 파워 관리 집적 회로(Power Management Integrated Circuit; PMIC)를 포함한다. 이 중에서, 파워 관리 집적 회로(PMIC)는 하나의 집적 회로(IC)로 구성되며, 디스플레이 장치의 전원 전압 스위치가 턴-온(turn-on)되면, 입력 전압이 상승하여 타이밍 컨트롤러의 동작에 필요한 로직 전압을 출력하게 된다.
이 때, 디스플레이 장치의 타이밍 컨트롤러 또는 구동 회로에 인가되는 로직 전압은 복수개로 이루어질 수 있으며, 이러한 로직 전압은 타이밍 컨트롤러 또는 구동 회로에서 정해진 파워 시퀀스에 맞게 인가되어야 한다. 이를 위해, 파워 관리 집적 회로(PMIC)는 입력 전압보다 높은 레벨의 출력 전압을 공급하기 위한 승압용 부스터 컨버터(Booster converter)와 입력 전압보다 낮은 레벨의 출력 전압을 공급하기 위한 강압용 벅 컨버터(Buck converter)의 기능을 시스템 온 칩(System on Chip) 형태로 설계하게 된다.
이 때, 파워 관리 집적 회로(PMIC)의 벅 컨버터에서 출력되는 벅 전압의 순서와 전압 레벨은 최초 제작 시점에 내장된 메모리에 기록되며, 이를 변경하기 위해서는 반드시 파워 관리 집적 회로(PMIC)에 전원을 인가한 다음에 I2C(Inter-Integrated Circuit) 방식의 통신 프로토콜을 이용해서 메모리에 기록된 값을 변경하여야 한다. 그러나, 파워 관리 집적 회로(PMIC)에 전원이 인가된 상태에서는 이미 내부 회로의 동작이 진행되고, 그에 따라 벅 전압이 디스플레이 장치의 해당 부분에 공급된 상태이므로 I2C 방식의 통신 프로토콜을 이용하더라도 디스플레이 장치의 내부 회로에 오동작을 일으킬 수 있다.
또한, 디스플레이 장치의 모델마다 서로 다른 파워 관리 집적 회로(PMIC)를 제작해서 사용하기 때문에, 고가의 파워 관리 집적 회로를 제작하는데 있어서 경제적 효율성이 저하되고 디스플레이 장치의 모델에 따라 호환성을 가지기 어려운 문제점이 있다.
본 발명의 실시예의 목적은 복수의 디스플레이 장치에 대하여 호환성을 가지는 파워 관리 집적 회로를 제공하는데 있다.
본 발명의 실시예의 목적은 전원이 인가되기 이전에 벅 전압의 출력 시퀀스를 변경할 수 있는 파워 관리 집적 회로 및 이를 포함하는 디스플레이 장치를 제공하는데 있다.
일 측면에서, 본 발명의 실시예에 따른 디스플레이 장치는 다수의 게이트 라인, 다수의 데이터 라인 및 다수의 서브픽셀이 배치된 디스플레이 패널과 다수의 게이트 라인 또는 다수의 데이터 라인을 구동하는 구동 회로와, 구동 회로에 인가되는 구동 전압을 제어하는 타이밍 컨트롤러와, 구동 회로 또는 타이밍 컨트롤러에 인가되는 벅 전압의 출력 시퀀스를 제어하는 파워 관리 집적 회로를 포함할 수 있다.
서브픽셀은 발광 다이오드와, 발광 다이오드를 구동하는 구동 트랜지스터와, 구동 트랜지스터의 게이트 노드와 데이터 라인 사이에 전기적으로 연결된 스위칭 트랜지스터와, 구동 트랜지스터의 소스 노드 또는 드레인 노드와 기준 전압 라인 사이에 전기적으로 연결된 센싱 트랜지스터와 스위칭 트랜지스터의 게이트 노드, 및 소스 노드 또는 드레인 노드 사이에 전기적으로 연결되는 스토리지 커패시터를 포함할 수 있다.
파워 관리 집적 회로는 외부 단자에 연결되어 벅 전압의 출력 시퀀스를 제어하기 위한 시퀀스 제어 신호를 발생하는 스위칭 회로와, 시퀀스 제어 신호에 따라 벅 전압의 출력 시퀀스를 변경하여 출력 단자에 공급하는 시퀀스 제어 회로를 포함할 수 있다.
스위칭 회로는 입력 전원과 그라운드 전원 사이에서 시퀀스 제어 신호를 선택할 수 있는 스위칭 소자를 포함할 수 있다.
스위칭 소자는 저항 또는 커패시터를 포함하는 수동 소자로 구성될 수 있다.
시퀀스 제어 회로는 제 1 벅 전압을 출력하는 제 1 벅 컨버터와, 제 2 벅 전압을 출력하는 제 2 벅 컨버터와, 제 3 벅 전압을 출력하는 제 3 벅 컨버터와, 시퀀스 제어 신호가 인가되는 제 1 인버터와, 시퀀스 제어 신호가 인가되는 제 2 인버터와, 제 1 벅 컨버터의 인에이블 단자에 소스 단자 또는 드레인 단자가 연결되고, 다른 드레인 단자 또는 소스 단자에 인에이블 전압이 인가되며, 제 1 인버터의 출력 신호가 게이트 단자에 인가되는 제 1 트랜지스터와, 제 2 벅 컨버터의 인에이블 단자에 소스 단자 또는 드레인 단자가 연결되고, 다른 드레인 단자 또는 소스 단자에 인에이블 전압이 인가되며, 시퀀스 제어 신호가 게이트 단자에 인가되는 제 2 트랜지스터와, 제 1 벅 컨버터의 인에이블 단자에 소스 단자 또는 드레인 단자가 연결되고, 다른 드레인 단자 또는 소스 단자에 제 2 벅 전압이 인가되며, 시퀀스 제어 신호가 게이트 단자에 인가되는 제 3 트랜지스터와, 제 2 벅 컨버터의 인에이블 단자에 소스 단자 또는 드레인 단자가 연결되고, 다른 드레인 단자 또는 소스 단자에 제 1 벅 전압이 인가되며, 제 2 인버터의 출력 신호가 게이트 단자에 인가되는 제 4 트랜지스터와, 제 3 벅 컨버터의 인에이블 단자에 출력 단자가 연결되고, 제 1 벅 전압 및 제 2 벅 전압이 입력 단자에 인가되는 AND 게이트를 포함할 수 있다.
제 1 벅 전압은 타이밍 컨트롤러를 구동하기 위한 제 1 로직 전압이고, 제 2 벅 전압은 제 1 벅 전압과 다른 레벨을 가지고 구동 회로를 구동하기 위한 제 2 로직 전압이며, 제 3 벅 전압은 제 1 벅 전압 및 제 2 벅 전압과 다른 레벨을 가지고 메모리를 구동하기 위한 제 3 로직 전압일 수 있다.
제 1 벅 전압은 1V ~ 1.2V의 레벨을 가지고, 제 2 벅 전압은 1.7V ~ 1.9V의 레벨을 가지며, 제 3 벅 전압은 3.2V ~ 3.4V의 레벨을 가질 수 있다.
본 발명의 파워 관리 집적 회로는 다수의 게이트 라인, 다수의 데이터 라인 및 다수의 서브픽셀이 배치된 디스플레이 패널과, 다수의 게이트 라인 또는 다수의 데이터 라인을 구동하는 구동 회로와, 구동 회로에 인가되는 구동 전압을 제어하는 타이밍 컨트롤러를 포함하는 디스플레이 장치의 파워 관리 집적 회로에 있어서, 외부 단자에 연결되어 벅 전압의 출력 시퀀스를 제어하기 위한 시퀀스 제어 신호를 발생하는 스위칭 회로와, 시퀀스 제어 신호에 따라 벅 전압의 출력 시퀀스를 변경하여 출력 단자에 공급하는 시퀀스 제어 회로를 포함할 수 있다.
본 발명의 실시예에 의하면, 복수의 디스플레이 장치에 대하여 호환성을 가지는 파워 관리 집적 회로를 제공할 수 있다.
본 발명의 실시예에 의하면, 전원이 인가되기 이전에 벅 전압의 출력 시퀀스를 변경할 수 있는 파워 관리 집적 회로 및 이를 포함하는 디스플레이 장치를 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 2는 디스플레이 장치의 종류에 따라 사용되는 벅 전압의 시퀀스를 예시로 나타낸 도표이다.
도 3은 디스플레이 장치의 파워 관리 집적 회로에서 I2C(Inter-Integrated Circuit) 방식의 통신 프로토콜을 이용해서 벅 전압의 출력 레벨을 변경하는 경우의 신호 파형도를 나타낸 도면이다.
도 4는 본 발명의 실시예에 따른 파워 관리 집적 회로의 블록도를 나타낸 도면이다.
도 5는 본 발명의 실시예에 따른 파워 관리 집적 회로에서, 시퀀스 제어 신호에 따라 벅 전압의 시퀀스를 달리하는 경우의 예시를 나타낸 도표이다.
도 6은 본 발명의 실시예에 따른 파워 관리 집적 회로의 회로도를 나타낸 도면이다.
도 7은 본 발명의 실시예에 따른 파워 관리 집적 회로에서 제 1 시퀀스에 따라 벅 전압이 순차적으로 출력되는 경우의 신호 흐름도를 나타낸 도면이다.
도 8은 본 발명의 실시예에 따른 파워 관리 집적 회로에서 제 2 시퀀스에 따라 벅 전압이 순차적으로 출력되는 경우의 신호 흐름도를 나타낸 도면이다.
도 9는 본 발명의 실시예에 따른 파워 관리 집적 회로에서, 시퀀스 제어 신호에 따라 벅 전압의 출력 시퀀스가 변경되는 경우의 신호 파형도를 나타낸 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
또한, 본 발명의 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 발명의 실시예들에서의 구성 요소들을 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석되어야 할 것이다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성 요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
또한, 본 발명의 실시예들에서의 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것일 뿐이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
또한, 본 발명의 실시예들에서의 특징들(구성들)이 부분적으로 또는 전체적으로 서로 결합 또는 조합 또는 분리 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예는 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 디스플레이 장치의 개략적인 구성을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 실시예에 따른 디스플레이 장치(100)는 다수의 서브픽셀(SP)이 횡렬로 배열된 디스플레이 패널(110), 디스플레이 패널(110)을 구동하기 위한 게이트 구동 회로(120)와 데이터 구동 회로(130), 게이트 구동 회로(120)와 데이터 구동 회로(130)를 제어하기 위한 타이밍 컨트롤러(140), 및 전원 전압을 발생하는 파워 관리 집적 회로(PMIC, 150)를 포함할 수 있다.
디스플레이 패널(110)에는 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)이 배치되고, 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 영역에 서브픽셀(SP)이 배치된다. 예를 들어, 2,160 X 3,840 의 해상도를 가지는 유기 발광 디스플레이 장치의 경우에는, 2,160 개의 게이트 라인(GL)과 3,840 개의 데이터 라인(DL)이 구비될 수 있으며, 이들 게이트 라인(GL)과 데이터 라인(DL)이 교차되는 지점에 각각 서브픽셀(SP)이 배치될 것이다.
액정 디스플레이 장치(LCD)의 경우, 디스플레이 패널(110)은 액정층을 사이에 두고 대향하는 상부 유리 기판과 하부 유리 기판으로 이루어질 수 있다. 이 때, 하부 유리 기판에는 데이터 라인(DL)과 게이트 라인(GL)이 교차되는 영역에 다수의 서브픽셀(SP)이 배치되고, 상부 유리 기판에는 블랙 매트릭스(Black Matrix), 컬러 필터(Color Filter), 및 공통 전극이 형성될 수 있다. 공통 전극은 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드 등과 같은 수직 전계 구동 방식에서 상부 유리 기판에 형성되며, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등과 같은 수평 전계 구동 방식에서 서브픽셀(SP)과 함께 하부 유리 기판에 형성될 수 있다. 또한, 디스플레이 패널(110)의 상부 유리 기판과 하부 유리 기판 각각에는 편광판이 부착되고 액정의 프리틸트 각도(pre-tilt angle)를 설정하기 위한 배향막이 형성될 수 있다.
게이트 구동 회로(120)는 타이밍 컨트롤러(140)에 의해 제어되는데, 디스플레이 패널(110)에 배치된 다수의 게이트 라인(GL)으로 스캔 신호(SCAN)를 순차적으로 출력함으로써 다수의 서브픽셀(SP)에 대한 구동 타이밍을 제어한다. 2,160 X 3,840 의 해상도를 가지는 유기 발광 디스플레이 장치(100)에서, 2,160 개의 게이트 라인(GL)에 대하여 제 1 게이트 라인(GL1)으로부터 제 2,160 게이트 라인(GL2,160)까지 순차적으로 스캔 신호(SCAN)를 출력하는 경우를 2,160상(2,160 phase) 구동이라 할 수 있다. 또는, 제 1 게이트 라인(GL1)으로부터 제 4 게이트 라인(GL4)까지 순차적으로 스캔 신호(SCAN)를 출력한 다음, 제 5 게이트 라인(GL5)으로부터 제 8 게이트 라인(GL8)까지 스캔 신호(SCAN)를 순차적으로 출력하는 경우와 같이, 4개의 게이트 라인을 단위로 순차적으로 스캔 신호(SCAN)를 출력하는 경우를 4상 구동이라고 한다. 즉, N개의 게이트 라인 마다 순차적으로 스캔 신호(SCAN)를 출력하는 경우를 N상 구동이라고 할 수 있다.
이 때, 게이트 구동 회로(120)는 하나 이상의 게이트 드라이버 집적 회로(Gate Driver Integrated Circuit; GDIC)를 포함할 수 있으며, 구동 방식에 따라 디스플레이 패널(110)의 일 측에만 위치할 수도 있고 양 측에 위치할 수도 있다. 또는, 게이트 구동 회로(120)가 디스플레이 패널(110)의 베젤(Bezel) 영역에 내장되어 GIP(Gate In Panel) 형태로 구현될 수도 있다.
한편, 데이터 구동 회로(130)는 타이밍 컨트롤러(140)로부터 영상 데이터(DATA)를 수신하고, 수신된 영상 데이터(DATA)를 아날로그 형태의 데이터 전압(Vdata)으로 변환한다. 그런 다음, 게이트 라인(GL)을 통해 스캔 신호(SCAN)가 인가되는 타이밍에 맞춰 데이터 전압(Vdata)을 각각의 데이터 라인(DL)으로 출력함으로써, 데이터 라인(DL)에 연결된 각각의 서브픽셀(SP)은 데이터 전압(Vdata)에 따라 해당하는 밝기의 발광 신호를 디스플레이 한다.
마찬가지로, 데이터 구동 회로(130)는 하나 이상의 소스 드라이버 집적 회로(Source Driver Integrated Circuit; SDIC)를 포함할 수 있으며, 소스 드라이버 집적 회로(SDIC)는, TAB (Tape Automated Bonding) 방식 또는 COG (Chip On Glass) 방식으로 디스플레이 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나 디스플레이 패널(110) 상에 직접 배치될 수도 있다. 경우에 따라서, 각 소스 드라이버 집적 회로(SDIC)는 디스플레이 패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스 드라이버 집적 회로(SDIC)는 COF (Chip On Film) 방식으로 구현될 수 있는데, 이 경우에, 각 소스 드라이버 집적 회로(SDIC)는 회로 필름 상에 실장 되어, 회로 필름을 통해 디스플레이 패널(110)의 데이터 라인(DL)과 전기적으로 연결될 수 있다.
타이밍 컨트롤러(140)는 게이트 구동 회로(120)와 데이터 구동 회로(130)에 여러 가지 제어 신호를 공급하며, 게이트 구동 회로(120)와 데이터 구동 회로(130)의 동작을 제어한다. 즉, 타이밍 컨트롤러(140)는 각 프레임에서 구현하는 타이밍에 따라 게이트 구동 회로(120)가 스캔 신호(SCAN)를 출력하도록 제어하고, 다른 한편으로는 외부에서 수신한 영상 데이터를 데이터 구동 회로(130)에서 사용하는 데이터 신호 형식에 맞게 변환하여 변환된 영상 데이터를 데이터 구동 회로(130)로 전달한다.
이 때, 타이밍 컨트롤러(140)는 영상 데이터(DATA)와 함께 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 데이터 인에이블 신호(Data Enable; DE), 클럭 신호(CLK) 등을 포함하는 여러 가지 타이밍 신호를 외부(예, 호스트 시스템)로부터 수신한다. 이에 따라, 타이밍 컨트롤러(140)는 외부로부터 수신한 여러 가지 타이밍 신호를 이용하여 제어 신호를 생성하고, 이를 게이트 구동 회로(120) 및 데이터 구동 회로(130)로 전달한다.
예를 들어, 타이밍 컨트롤러(140)는 게이트 구동 회로(120)를 제어하기 위하여, 게이트 스타트 펄스(Gate Start Pulse; GSP), 게이트 시프트 클럭(Gate Shift Clock; GSC), 게이트 출력 인에이블 신호(Gate Output Enable; GOE) 등을 포함하는 여러 가지 게이트 제어 신호(GCS)를 출력한다. 여기에서, 게이트 스타트 펄스(GSP)는 게이트 구동 회로(120)를 구성하는 하나 이상의 게이트 드라이버 집적 회로(GDIC)가 동작을 시작하는 타이밍을 제어한다. 또한, 게이트 시프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적 회로(GDIC)에 공통으로 입력되는 클럭 신호로서, 스캔 신호(SCAN)의 시프트 타이밍을 제어한다. 또한, 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적 회로(GDIC)의 타이밍 정보를 지정하고 있다.
또한, 타이밍 컨트롤러(140)는 데이터 구동 회로(130)를 제어하기 위하여, 소스 스타트 펄스(Source Start Pulse; SSP), 소스 샘플링 클럭(Source Sampling Clock; SSC), 소스 출력 인에이블 신호(Source Output Enable; SOE) 등을 포함하는 각종 데이터 제어 신호(DCS)를 출력한다. 여기에서, 소스 스타트 펄스(SSP)는 데이터 구동 회로(130)를 구성하는 하나 이상의 소스 드라이버 집적 회로(SDIC)가 데이터 샘플링을 시작하는 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적 회로(SDIC)에서 데이터를 샘플링하는 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동 회로(130)의 출력 타이밍을 제어한다.
이러한 디스플레이 장치(100)는 디스플레이 패널(110), 게이트 구동 회로(120), 데이터 구동 회로(130) 등으로 각종 전압 또는 전류를 공급해주거나, 공급할 각종 전압 또는 전류를 제어하는 파워 관리 집적 회로(150)를 포함한다. 파워 관리 집적 회로(150)는 디스플레이 패널(110), 데이터 구동 회로(130) 및 게이트 구동 회로(120) 등으로 구동 전압을 포함하여, 각종 전압이나 전류를 공급하거나 공급되는 전압이나 전류를 제어할 수 있다.
파워 관리 집적 회로(150)는 호스트 시스템으로부터 공급되는 입력 전원(Vin)이 UVLO(Under Voltage Lock Out) 레벨 이상일 때 동작하기 시작하고, 소정의 시간이 지연된 후부터 출력 신호를 발생한다. 파워 관리 집적 회로(150)의 출력 신호는 게이트 하이 전압(VGH), 게이트 로우 전압(VGL), 복수의 벅(buck) 컨버터 전압(VCC1, VCC2, VCC3) 및 부스터 전압 등을 포함할 수 있다. 게이트 하이 전압(VGH)은 디스플레이 장치(100)의 서브픽셀(SP) 어레이에 형성된 트랜지스터들의 문턱 전압(threshold voltage) 이상으로 설정된 전압이다. 게이트 로우 전압(VGL)은 디스플레이 장치(100)의 서브픽셀(SP) 어레이에 형성된 트랜지스터들의 문턱 전압 보다 낮은 전압으로 설정될 수 있다. 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)은 게이트 구동 회로(120)에 공급된다.
또한, 파워 관리 집적 회로(150)의 입력 전원(VIN)을 강압시키는 복수의 벅 전압(VCC1, VCC2, VCC3) 중에서 제 1 벅 전압(VCC1)은 타이밍 컨트롤러(140) 또는 그 밖의 제어 회로를 동작시키기 위한 제 1 로직 전압으로서 1V ~ 1.2V의 전압일 수 있다. 마찬가지로, 제 2 벅 전압(VCC2)은 제 1 벅 전압(VCC1)과 다른 레벨을 가지며, 데이터 구동 회로(130)를 포함해서 구동 회로를 동작시키기 위한 제 2 로직 전압으로서 1.7V ~ 1.9V의 전압일 수 있다. 또한, 제 3 벅 전압(VCC3)은 제 1 벅 전압(VCC1) 및 제 2 벅 전압(VCC2)과 다른 레벨을 가지며, EEPROM(Electrically Erasable Programmable Read-Only Memory)를 포함해서 메모리를 구동하기 위한 제 3 로직 전압으로서 3.2V ~ 3.4V의 값을 가질 수 있다.
디스플레이 장치(100)에 사용되는 벅 전압(VCC1, VCC2, VCC3)은 위에서 언급한 1V ~ 1.2V, 1.7V ~ 1.9V, 및 3.2V ~ 3.4V의 3가지 정도로 사용되는데, 디스플레이 장치(100)의 종류에 따라 전압의 레벨 및 공급되는 시퀀스는 상이할 수 있다.
도 2는 디스플레이 장치의 종류에 따라 사용되는 벅 전압의 시퀀스를 예시로 나타낸 도표이다.
예를 들어, 파워 관리 집적 회로(150)에서 공급되는 벅 전압은 FHD(Full High Definition), QHD(Quad High Definition), 및 UHD(Ultra High Definition) 디스플레이 장치에 따라, 공급되는 시퀀스가 다를 수 있다.
1,920 * 1,080 의 해상도를 가지는 FHD 디스플레이 장치의 경우에는 제 1 벅 전압(VCC1)이 1 ~ 1.2V의 전압 레벨을 가지고, 제 2 벅 전압(VCC2)이 1.8V 전압 레벨을 가지며, 제 3 벅 전압(VCC3)은 3.3V의 전압 레벨을 가질 수 있다.
반면에, 일반 HD 디스플레이 장치보다 해상도가 4배 높은 QHD 디스플레이 장치와, FHD 디스플레이 장치보다 해상도가 4배 높은 UHD 디스플레이 장치는 제 1 벅 전압(VCC1)이 1.8V의 전압 레벨을 가지고, 제 2 벅 전압(VCC2)이 1 ~ 1.2V의 전압 레벨을 가지며, 제 3 벅 전압(VCC3)이 3.3V의 전압 레벨을 가질 수 있다.
도 3은 디스플레이 장치의 파워 관리 집적 회로에서 I2C(Inter-Integrated Circuit) 방식의 통신 프로토콜을 이용해서 벅 전압의 출력 레벨을 변경하는 경우의 신호 파형도를 나타낸 도면이다.
도 3을 참조하면, 예를 들어 FHD 해상도를 가지는 디스플레이 장치에 사용되는 파워 관리 집적 회로(150)의 경우, 벅 전압(VCC1, VCC2, VCC3)은 1V ~ 1.2V의 제 1 벅 전압(VCC1), 1.8V의 제 2 벅 전압(VCC2), 및 3.3V의 제 3 벅 전압(VCC3)의 시퀀스로 출력이 되도록 메모리에 기록된다. 따라서, 이러한 시퀀스를 가지는 파워 관리 집적 회로(150)를 탑재하는 디스플레이 장치(100)는 순차적으로 출력되는 1V의 제 1 벅 전압(VCC1), 1.8V의 제 2 벅 전압(VCC2), 및 3.3V의 제 3 벅 전압(VCC3)을 이용해서 디스플레이 장치(100)를 구동하게 될 것이다.
한편, QHD 또는 UHD의 해상도를 가지는 디스플레이 장치(100)는 1.8V, 1V, 및 3.3V의 출력 시퀀스를 가질 수 있기 때문에, 위와 같은 시퀀스를 가지는 파워 관리 집적 회로(150)를 사용하기 위해서는 벅 전압(VCC1, VCC2, VCC3)의 출력 시퀀스를 변경할 필요가 있다.
그러나, 파워 관리 집적 회로(150)의 벅 전압(VCC1, VCC2, VCC3)은 출력 시퀀스와 출력 전압은 최초 제작 시점에 내장된 메모리에 기록되기 때문에, 출력 시퀀스를 변경할 수는 없고, 반드시 파워 관리 집적 회로(PMIC)에 전원을 인가한 다음에 I2C(Inter-Integrated Circuit) 방식의 통신 프로토콜을 이용해서 메모리에 기록된 값을 변경함으로써 벅 전압(VCC1, VCC2, VCC3)의 출력 레벨을 변경하는 수밖에 없다.
따라서, 파워 관리 집적 회로(150)에 입력 전원(VIN)이 공급되어, 제 1 벅 전압(VCC1) 내지 제 3 벅 전압(VCC3)이 타이밍 컨트롤러(140) 또는 구동 회로에 인가된 상태에서, 메모리의 내용을 변경함으로써 제 1 벅 전압(VCC1)을 1V 에서 1.8V로 변경하고, 제 2 벅 전압(VCC2)을 1.8V에서 1V로 변경하여야 한다. 그러나, 이와 같이, 파워 관리 집적 회로(150)에 전원이 인가된 상태에서 벅 전압(VCC1, VCC2, VCC3)을 변경하는 경우에는 입력 전원(VIN)이 공급된 상태에서 이미 내부 회로의 동작이 진행된 상태에서 벅 전압(VCC1, VCC2, VCC3)이 디스플레이 장치(100)의 해당 부분에 공급되었기 때문에, 원하지 않는 출력 레벨의 벅 전압(VCC1, VCC2, VCC3)이 인가될 수도 있고, 그에 따라 디스플레이 장치(100)의 내부 회로에 오동작을 일으킬 수 있다.
또한, 파워 관리 집적 회로(150)를 제작하는 제조업체의 경우에는, FHD 해상도를 가지는 디스플레이 장치와 QHD 또는 UHD의 해상도를 가지는 디스플레이 장치에 대해서 각각 서로 다른 파워 관리 집적 회로(150)를 제작하여야 하므로, 고가의 파워 관리 집적 회로(150)를 제작하는데 있어서 경제적 효율성이 저하되고 디스플레이 장치(100)의 모델에 따라 호환성을 가지기 어려운 문제점이 있다.
본 발명은 입력 전원(VIN)이 인가되지 이전에, 간단한 스위칭 조작을 통해서 적어도 2가지 이상의 출력 시퀀스를 선택할 수 있는 파워 관리 집적 회로(150)를 개시하고자 한다.
도 4는 본 발명의 실시예에 따른 파워 관리 집적 회로의 블록도를 나타낸 도면이다.
도 4를 참조하면, 본 발명의 파워 관리 집적 회로(150)는 벅 전압(VCC1, VCC2, VCC3)의 출력 시퀀스를 제어하기 위한 시퀀스 제어 신호(SCS)를 발생하는 스위칭 회로(300)와, 스위칭 회로(300)의 시퀀스 제어 신호(SCS)에 따라 벅 전압(VCC1, VCC2, VCC3)의 출력 시퀀스를 변경하여 출력 단자에 공급하는 시퀀스 제어 회로(200)를 포함할 수 있다.
스위칭 회로(300)는 파워 관리 집적 회로(150)에 입력 전원(VIN)이 인가되기 이전에 벅 전압(VCC1, VCC2, VCC3)의 출력 시퀀스를 제어할 수 있도록 파워 관리 집적 회로(150)를 구성하는 다수의 단자 중에서 하나의 단자를 선택하여 하이 레벨 또는 로우 레벨의 제어 신호를 인가할 수 있도록 구성하는 것이 바람직하다. 이를 위해서, 스위칭 회로(300)는 입력 전원(VIN)과 그라운드 전원(GND) 사이에서 시퀀스 제어 신호(SCS)를 선택할 수 있는 스위칭 소자를 구성하고, 이를 파워 관리 집적 회로(150)의 외부 단자 중에서 하나의 단자에 연결될 수 있다. 예를 들어, 파워 관리 집적 회로(150)를 구성하는 다수의 단자 중에서 컨트롤 단자(CTRL)에 스위칭 소자를 연결할 수 있을 것이다.
스위칭 소자는 기계적 또는 회로적 스위치로 구성될 수도 있고, 입력 전원(VIN)과 그라운드 전원(GND) 사이에서 시퀀스 제어 신호(SCS)의 전압 레벨을 조절할 수 있도록 저항이나 커패시터와 같은 수동 소자로 구성할 수도 있을 것이다. 예를 들어, 입력 전원(VIN)에 연결되는 높은 저항 값을 가지는 제 1 저항과 그라운드 전원(GND)에 연결되는 낮은 저항 값을 가지는 제 2 저항이 연결되고, 제 1 저항 및 제 2 저항의 사이에서 시퀀스 제어 신호(SCS)가 인가되도록 구성할 수도 있을 것이다.
따라서, 스위칭 소자가 입력 전원(VIN)에 연결되는 경우에는 스위칭 회로(300)로부터 시퀀스 제어 회로(200)에 하이 레벨의 시퀀스 제어 신호(SCS=H)가 공급되고, 스위칭 소자가 그라운드 전원(GND)에 연결되는 경우에는 스위칭 회로(300)로부터 시퀀스 제어 회로(200)에 로우 레벨의 시퀀스 제어 신호(SCS=L)가 공급될 것이다.
이 때, 스위칭 회로(300)에서 로우 레벨의 시퀀스 제어 신호(SCS=L)가 시퀀스 제어 회로(200)에 공급되는 경우에 벅 전압(VCC1, VCC2, VCC3)이 출력되는 시퀀스를 제 1 시퀀스라고 하고, 하이 레벨의 시퀀스 제어 신호(SCS=H)가 시퀀스 제어 회로(200)에 공급되는 경우에 벅 전압(VCC1, VCC2, VCC3)이 출력되는 시퀀스를 제 2 시퀀스라고 할 수 있다.
스위칭 회로(300)에서 로우 레벨의 시퀀스 제어 신호(SCS=L)가 시퀀스 제어 회로(200)에 공급되는 경우에는 제 1 시퀀스에 따라 벅 전압(VCC1, VCC2, VCC3)이 순차적으로 출력되고, 스위칭 회로(300)에서 하이 레벨의 시퀀스 제어 신호(SCS=H)가 시퀀스 제어 회로(200)에 공급되는 경우에는 제 2 시퀀스에 따라 벅 전압(VCC1, VCC2, VCC3)이 순차적으로 출력될 것이다.
도 5에는 시퀀스 제어 신호(SCS)에 따라 벅 전압(VCC1, VCC2, VCC3)의 시퀀스를 달리하는 경우의 예시를 도표로 나타내었다.
예를 들어, 스위칭 회로(300)의 스위칭 소자가 그라운드 전원(GND)에 연결되고 로우 레벨의 시퀀스 제어 신호(SCS=L)가 시퀀스 제어 회로(200)에 공급되는 경우에는 1 ~ 1.2V의 레벨을 가지는 제 1 벅 전압(VCC1)이 가장 먼저 출력되고, 1.8V의 레벨을 가지는 제 2 벅 전압(VCC2)이 그 다음으로 출력되며, 3.3V의 레벨을 가지는 제 3 벅 전압(VCC3)이 마지막으로 출력될 수 있다. 본 발명의 파워 관리 집적 회로(150)를 FHD 해상도를 가지는 디스플레이 장치에 사용하는 경우에는, 스위칭 소자를 그라운드 전원(GND)에 연결할 수 있다.
반면에, 스위칭 회로(300)의 스위칭 소자가 입력 전원(VIN)에 연결되어 하이 레벨의 시퀀스 제어 신호(SCS=H)가 시퀀스 제어 회로(200)에 공급되는 경우에는, 1.8V의 레벨을 가지는 제 1 벅 전압(VCC1)이 가장 먼저 출력되고, 1 ~ 1.2V의 레벨을 가지는 제 2 벅 전압(VCC2)이 그 다음으로 출력되며, 3.3V의 레벨을 가지는 제 3 벅 전압(VCC3)이 마지막으로 출력될 수 있다. 따라서, QHD 또는 UHD의 해상도를 가지는 디스플레이 장치에 본 발명의 파워 관리 집적 회로(150)를 사용하는 경우에는 스위칭 소자를 입력 전원(VIN)에 연결할 수 있을 것이다.
도 6은 본 발명의 실시예에 따른 파워 관리 집적 회로의 회로도를 나타낸 도면이다.
도 6을 참조하면, 본 발명의 파워 관리 집적 회로(150)는 스위칭 회로(300)와 시퀀스 제어 회로(200)를 포함할 수 있다.
스위칭 회로(300)는 입력 전원(VIN)과 그라운드 전원(GND) 사이에서 시퀀스 제어 신호(SCS)를 선택할 수 있는 스위칭 소자를 구성하고, 이를 파워 관리 집적 회로(150)의 외부 단자 중에서 하나의 단자에 연결될 수 있다.
시퀀스 제어 회로(200)는 제 1 벅 전압(VCC1)을 출력하는 제 1 벅 컨버터(BC1)와 제 2 벅 전압(VCC2)을 출력하는 제 2 벅 컨버터(BC2), 및 제 3 벅 전압(VCC3)을 출력하는 제 3 벅 컨버터(BC3)를 포함할 수 있다. 제 1 벅 전압(VCC1)은 1 ~ 1.2V의 레벨을 가질 수 있고, 제 2 벅 전압(VCC2)은 1.8V의 레벨을 가질 수 있으며, 제 3 벅 전압(VCC3)은 3.3V의 레벨을 가질 수 있다. 이러한 벅 전압(VCC1, VCC2, VCC3)의 레벨은 디스플레이 장치(100)의 종류 및 모델에 따라, 다양하게 변경될 수 있을 것이다.
제 1 벅 컨버터(BC1)의 인에이블 단자(EN1)는 제 1 트랜지스터(TR1)의 소스 단자 또는 드레인 단자에 연결되며, 또한 제 3 트랜지스터(TR3)의 소스 단자 또는 드레인 단자에 연결된다. 제 1 트랜지스터(TR1)의 다른 드레인 단자 또는 소스 단자에는 제 1 벅 컨버터(BC1)를 인에이블 시키기 위한 인에이블 전압(VEN)이 인가되고, 게이트 단자에는 제 1 인버터(INV1)를 통해 시퀀스 제어 신호(SCS)가 공급된다. 또한, 제 3 트랜지스터(TR3)의 게이트 단자에도 시퀀스 제어 신호(SCS)가 인가된다.
제 2 벅 컨버터(BC2)의 인에이블 단자(EN2)는 제 2 트랜지스터(TR2)의 소스 단자 또는 드레인 단자에 연결되며, 또한 제 4 트랜지스터(TR4)의 소스 단자 또는 드레인 단자에 연결된다. 제 2 트랜지스터(TR2)의 다른 드레인 단자 또는 소스 단자에는 제 2 벅 컨버터(BC2)를 인에이블 시키기 위한 인에이블 전압(VEN)이 인가되고, 게이트 단자에는 시퀀스 제어 신호(SCS)가 공급된다. 제 4 트랜지스터(TR4)의 게이트 단자에는 제 2 인버터(INV2)를 통해 시퀀스 제어 신호(SCS)가 인가된다.
제 3 벅 컨버터(BC3)의 인에이블 단자(EN3)에는 AND 게이트(AND)의 출력 단자가 연결되고, AND 게이트(AND)의 입력 단자에는 제 1 벅 전압(VCC1) 및 제 2 벅 전압(VCC2)이 인가되어서, 제 1 벅 전압(VCC1) 및 제 2 벅 전압(VCC2)이 출력되는 경우에 제 3 벅 전압(VCC3)이 출력되도록 구성된다.
도 7은 본 발명의 실시예에 따른 파워 관리 집적 회로에서 제 1 시퀀스에 따라 벅 전압(VCC1, VCC2, VCC3)이 순차적으로 출력되는 경우의 신호 흐름도이고, 도 8은 제 2 시퀀스에 따라 벅 전압(VCC1, VCC2, VCC3)이 순차적으로 출력되는 경우의 신호 흐름도를 나타낸 도면이다.
도 7과 도 8을 참조하여, 파워 관리 집적 회로(150)에서 출력되는 벅 전압(VCC1, VCC2, VCC3)의 출력 시퀀스가 변경되는 경우를 살펴보기로 한다.
먼저, 도 7에 도시된 바와 같이, 스위칭 회로(300)에서 스위칭 소자가 그라운드 전원(GND)에 연결되면 로우 레벨의 시퀀스 제어 신호(SCS=L)가 시퀀스 제어 회로(200)에 인가된다.
로우 레벨의 시퀀스 제어 신호(SCS=L)는 제 2 인버터(INV2)를 통해 제 4 트랜지스터(TR4)의 게이트 단자에 인가되며, 동시에 제 1 인버터(INV1)를 통해 제 1 트랜지스터(TR1)의 게이트 단자에 인가된다. 그에 따라, 제 1 트랜지스터(TR1)와 제 4 트랜지스터(TR4)가 동시에 턴-온 되며, 제 1 트랜지스터(TR1)를 통해 인에이블 전압(VEN)이 제 1 벅 컨버터(BC1)의 인에이블 단자(EN1)에 인가된다. 이 때, 제 2 트랜지스터(TR2)는 로우 레벨의 시퀀스 제어 신호(SCS=L)에 의해 턴-오프 되기 때문에, 제 2 벅 컨버터(BC2)의 인에이블 단자(EN2)에는 아직 인에이블 전압(VEN)이 인가되지 않는다.
제 1 벅 컨버터(BC1)가 턴-온되면 제 1 벅 전압(VCC1)이 출력되는데, 이와 동시에 제 1 벅 전압(VCC1)은 턴-온된 제 4 트랜지스터(TR4)를 통해 제 2 벅 컨버터(BC2)의 인에이블 단자(EN2)에 인가된다. 그 결과, 제 2 벅 컨버터(BC2)는 제 1 벅 전압(VCC1)이 출력된 이후에 제 2 벅 전압(VCC2)을 출력하게 된다.
제 1 벅 전압(VCC1)과 제 2 벅 전압(VCC2)이 출력되면, AND 게이트(AND)에 의해 제 3 벅 컨버터(BC3)의 인에이블 단자(EN3)에 하이 레벨의 인에이블 신호가 공급되어, 제 3 벅 전압(VCC3)이 출력된다.
따라서, 스위칭 회로(300)를 통해 로우 레벨의 시퀀스 제어 신호(SCS=L)가 시퀀스 제어 회로(200)에 인가되는 경우에는 제 1 벅 전압(VCC1) -> 제 2 벅 전압(VCC2) -> 제 3 벅 전압(VCC3)의 시퀀스에 따라 출력 전압이 공급된다.
반면에, 도 8에 도시된 바와 같이, 스위칭 회로(300)에서 스위칭 소자가 하이 레벨의 입력 전원(VIN)에 연결되면 하이 레벨의 시퀀스 제어 신호(SCS=H)가 시퀀스 제어 회로(200)에 인가된다.
하이 레벨의 시퀀스 제어 신호(SCS=H)는 제 3 트랜지스터(TR3)와 함께 제 2 트랜지스터(TR2)를 턴-온시켜서 인에이블 전압(VEN)이 제 2 벅 컨버터(BC2)의 인에이블 단자(EN2)에 인가되도록 해서, 제 2 벅 전압(VCC2)이 출력되도록 한다. 이 때, 하이 레벨의 시퀀스 제어 신호(SCS=H)는 제 1 인버터(INV1) 및 2 인버터(INV2)를 통해 각각 제 1 트랜지스터(TR1) 및 제 4 트랜지스터(TR4)의 게이트 단자에 로우 레벨로 인가되기 때문에, 제 1 트랜지스터(TR1)와 제 4 트랜지스터(TR4)는 모두 턴-오프된 상태이다.
제 2 벅 전압(VCC2)은 제 3 트랜지스터(TR3)를 통해 제 1 벅 컨버터(BC1)의 인에이블 단자(EN1)에 인가되므로, 제 2 벅 전압(VCC1)에 이어서 제 1 벅 전압(VCC1)이 출력된다.
제 1 벅 컨버터(BC1)가 턴-온된 상태에서 제 1 벅 전압(VCC1)과 제 2 벅 전압(VCC2)이 AND 게이트(AND)에 모두 인가되면, 제 3 벅 컨버터(BC3)의 인에이블 단자(EN3)에 하이 레벨의 인에이블 신호가 공급되어, 제 3 벅 전압(VCC3)이 출력된다.
따라서, 스위칭 회로(300)를 통해 하이 레벨의 시퀀스 제어 신호(SCS=H)가 시퀀스 제어 회로(200)에 인가되는 경우에는 제 2 벅 전압(VCC2) -> 제 1 벅 전압(VCC1) -> 제 3 벅 전압(VCC3)의 시퀀스에 따라 출력 전압이 공급된다.
즉, 도 9에 도시된 바와 같이, 본 발명의 파워 관리 집적 회로(150)는 스위칭 회로(200)의 제어를 통해 시퀀스 제어 신호(SCS)를 로우 레벨 또는 하이 레벨로 발생시킴으로써, 벅 전압(VCC1, VCC2, VCC3)의 출력 시퀀스를 제 1 벅 전압(VCC1) -> 제 2 벅 전압(VCC2) -> 제 3 벅 전압(VCC3)으로 하거나, 제 2 벅 전압(VCC2) -> 제 1 벅 전압(VCC1) -> 제 3 벅 전압(VCC3)으로 변경할 수 있다.
따라서, 파워 관리 집적 회로(150)를 디스플레이 장치(100)에 탑재한 상태에서 전원을 인가하기 이전에 스위칭 회로(300)를 통해 벅 전압(VCC1, VCC2, VCC3)의 출력 시퀀스를 변경할 수 있게 된다.
그 결과, 파워 관리 집적 회로(150)의 내부 구성을 변경하지 않고도 벅 전압(VCC1, VCC2, VCC3)의 출력 시퀀스를 변경할 수 있게 되어, 디스플레이 장치(100)의 종류나 모델이 다른 경우에도 호환성을 가지는 파워 관리 집적 회로(150)를 제공할 수 있게 된다.
또한, 파워 관리 집적 회로(150)에 전원이 인가되지 않은 상태에서 벅 전압(VCC1, VCC2, VCC3)의 출력 시퀀스를 변경할 수 있으므로, 전원이 인가된 후에 I2C 방식의 통신 프로토콜을 통해 벅 전압(VCC1, VCC2, VCC3)의 레벨을 변경함으로써 발생할 수 있는 디스플레이 장치의 오동작을 방지할 수 있다.
위에서는 제 1 벅 전압(VCC1)과 제 2 벅 전압(VCC2)의 출력 시퀀스를 변경하는 경우를 예로 들어서 설명하였지만, 벅 컨버터(BC1, BC2, BC3)의 위치에 따라 제 1 벅 전압(VCC1)과 제 3 벅 전압(VCC3), 또는 제 2 벅 전압(VCC2)과 제 3 벅 전압(VCC3)의 출력 시퀀스를 변경하는 것도 가능할 것이다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 디스플레이 장치 110: 디스플레이 패널
120: 게이트 구동 회로 130: 데이터 구동 회로
140: 타이밍 컨트롤러 150: 파워 관리 집적 회로
200: 시퀀스 제어 회로 300: 스위칭 회로

Claims (14)

  1. 다수의 게이트 라인, 다수의 데이터 라인 및 다수의 서브픽셀이 배치된 디스플레이 패널;
    상기 다수의 게이트 라인 또는 상기 다수의 데이터 라인을 구동하는 구동 회로;
    상기 구동 회로에 인가되는 구동 전압을 제어하는 타이밍 컨트롤러; 및
    상기 구동 회로 또는 상기 타이밍 컨트롤러에 인가되는 벅 전압의 출력 시퀀스를 제어하는 파워 관리 집적 회로를 포함하되,
    상기 파워 관리 집적 회로는
    외부 단자에 연결되어 상기 벅 전압의 출력 시퀀스를 제어하기 위한 시퀀스 제어 신호를 발생하는 스위칭 회로; 및
    상기 시퀀스 제어 신호에 따라 상기 벅 전압의 출력 시퀀스를 변경하여 출력 단자에 공급하는 시퀀스 제어 회로를 포함하고,
    상기 시퀀스 제어 회로는
    제 1 벅 전압을 출력하는 제 1 벅 컨버터;
    제 2 벅 전압을 출력하는 제 2 벅 컨버터;
    제 3 벅 전압을 출력하는 제 3 벅 컨버터;
    시퀀스 제어 신호가 인가되는 제 1 인버터;
    상기 시퀀스 제어 신호가 인가되는 제 2 인버터;
    상기 제 1 벅 컨버터의 인에이블 단자에 소스 단자 또는 드레인 단자가 연결되고, 다른 드레인 단자 또는 소스 단자에 인에이블 전압이 인가되며, 상기 제 1 인버터의 출력 신호가 게이트 단자에 인가되는 제 1 트랜지스터;
    상기 제 2 벅 컨버터의 인에이블 단자에 소스 단자 또는 드레인 단자가 연결되고, 다른 드레인 단자 또는 소스 단자에 인에이블 전압이 인가되며, 상기 시퀀스 제어 신호가 게이트 단자에 인가되는 제 2 트랜지스터;
    상기 제 1 벅 컨버터의 인에이블 단자에 소스 단자 또는 드레인 단자가 연결되고, 다른 드레인 단자 또는 소스 단자에 상기 제 2 벅 전압이 인가되며, 상기 시퀀스 제어 신호가 게이트 단자에 인가되는 제 3 트랜지스터;
    상기 제 2 벅 컨버터의 인에이블 단자에 소스 단자 또는 드레인 단자가 연결되고, 다른 드레인 단자 또는 소스 단자에 상기 제 1 벅 전압이 인가되며, 상기 제 2 인버터의 출력 신호가 게이트 단자에 인가되는 제 4 트랜지스터; 및
    상기 제 3 벅 컨버터의 인에이블 단자에 출력 단자가 연결되고, 상기 제 1 벅 전압 및 상기 제 2 벅 전압이 입력 단자에 인가되는 AND 게이트를 포함하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 서브픽셀은
    발광 다이오드;
    상기 발광 다이오드를 구동하는 구동 트랜지스터;
    상기 구동 트랜지스터의 게이트 노드와 상기 데이터 라인 사이에 전기적으로 연결된 스위칭 트랜지스터;
    상기 구동 트랜지스터의 소스 노드 또는 드레인 노드와 기준 전압 라인 사이에 전기적으로 연결된 센싱 트랜지스터; 및
    상기 스위칭 트랜지스터의 게이트 노드, 및 소스 노드 또는 드레인 노드 사이에 전기적으로 연결되는 스토리지 커패시터를 포함하는 디스플레이 장치.
  3. 삭제
  4. 제1항에 있어서,
    상기 스위칭 회로는
    입력 전원과 그라운드 전원 사이에서 시퀀스 제어 신호를 선택할 수 있는 스위칭 소자를 포함하는 디스플레이 장치.
  5. 제4항에 있어서,
    상기 스위칭 소자는
    저항 또는 커패시터를 포함하는 수동 소자로 구성되는 디스플레이 장치.
  6. 삭제
  7. 제1항에 있어서,
    상기 제 1 벅 전압은 상기 타이밍 컨트롤러를 구동하기 위한 제 1 로직 전압이고,
    상기 제 2 벅 전압은 상기 제 1 벅 전압과 다른 레벨을 가지고, 상기 구동 회로를 구동하기 위한 제 2 로직 전압이며,
    상기 제 3 벅 전압은 상기 제 1 벅 전압 및 상기 제 2 벅 전압과 다른 레벨을 가지고, 메모리를 구동하기 위한 제 3 로직 전압인 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제 1 벅 전압은 1V ~ 1.2V의 레벨을 가지고,
    상기 제 2 벅 전압은 1.7V ~ 1.9V의 레벨을 가지며,
    상기 제 3 벅 전압은 3.2V ~ 3.4V의 레벨을 가지는 디스플레이 장치.
  9. 다수의 게이트 라인, 다수의 데이터 라인 및 다수의 서브픽셀이 배치된 디스플레이 패널과, 상기 다수의 게이트 라인 또는 상기 다수의 데이터 라인을 구동하는 구동 회로와, 상기 구동 회로에 인가되는 구동 전압을 제어하는 타이밍 컨트롤러를 포함하는 디스플레이 장치의 파워 관리 집적 회로에 있어서,
    외부 단자에 연결되어 벅 전압의 출력 시퀀스를 제어하기 위한 시퀀스 제어 신호를 발생하는 스위칭 회로; 및
    상기 시퀀스 제어 신호에 따라 상기 벅 전압의 출력 시퀀스를 변경하여 출력 단자에 공급하는 시퀀스 제어 회로를 포함하되,
    상기 시퀀스 제어 회로는
    제 1 벅 전압을 출력하는 제 1 벅 컨버터;
    제 2 벅 전압을 출력하는 제 2 벅 컨버터;
    제 3 벅 전압을 출력하는 제 3 벅 컨버터;
    시퀀스 제어 신호가 인가되는 제 1 인버터;
    상기 시퀀스 제어 신호가 인가되는 제 2 인버터;상기 제 1 벅 컨버터의 인에이블 단자에 소스 단자 또는 드레인 단자가 연결되고, 다른 드레인 단자 또는 소스 단자에 인에이블 전압이 인가되며, 상기 제 1 인버터의 출력 신호가 게이트 단자에 인가되는 제 1 트랜지스터;
    상기 제 2 벅 컨버터의 인에이블 단자에 소스 단자 또는 드레인 단자가 연결되고, 다른 드레인 단자 또는 소스 단자에 인에이블 전압이 인가되며, 상기 시퀀스 제어 신호가 게이트 단자에 인가되는 제 2 트랜지스터;
    상기 제 1 벅 컨버터의 인에이블 단자에 소스 단자 또는 드레인 단자가 연결되고, 다른 드레인 단자 또는 소스 단자에 상기 제 2 벅 전압이 인가되며, 상기 시퀀스 제어 신호가 게이트 단자에 인가되는 제 3 트랜지스터;
    상기 제 2 벅 컨버터의 인에이블 단자에 소스 단자 또는 드레인 단자가 연결되고, 다른 드레인 단자 또는 소스 단자에 상기 제 1 벅 전압이 인가되며, 상기 제 2 인버터의 출력 신호가 게이트 단자에 인가되는 제 4 트랜지스터; 및
    상기 제 3 벅 컨버터의 인에이블 단자에는 출력 단자가 연결되고, 상기 제 1 벅 전압 및 상기 제 2 벅 전압이 입력 단자에 인가되는 AND 게이트를 포함하는 파워 관리 집적 회로.
  10. 제9항에 있어서,
    상기 스위칭 회로는
    입력 전원과 그라운드 전원 사이에서 시퀀스 제어 신호를 선택할 수 있는 스위칭 소자를 포함하는 파워 관리 집적 회로.
  11. 제10항에 있어서,
    상기 스위칭 소자는
    저항 또는 커패시터를 포함하는 수동 소자로 구성되는 파워 관리 집적 회로.
  12. 삭제
  13. 제9항에 있어서,
    상기 제 1 벅 전압은 상기 타이밍 컨트롤러를 구동하기 위한 제 1 로직 전압이고,
    상기 제 2 벅 전압은 상기 제 1 벅 전압과 다른 레벨을 가지고, 상기 구동 회로를 구동하기 위한 제 2 로직 전압이며,
    상기 제 3 벅 전압은 상기 제 1 벅 전압 및 상기 제 2 벅 전압과 다른 레벨을 가지고, 메모리를 구동하기 위한 제 3 로직 전압인 파워 관리 집적 회로.
  14. 제13항에 있어서,
    상기 제 1 벅 전압은 1V ~ 1.2V의 레벨을 가지고,
    상기 제 2 벅 전압은 1.7V ~ 1.9V의 레벨을 가지며,
    상기 제 3 벅 전압은 3.2V ~ 3.4V의 레벨을 가지는 파워 관리 집적 회로.
KR1020180172951A 2018-12-28 2018-12-28 파워 관리 집적 회로 및 이를 포함하는 디스플레이 장치 KR102539255B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180172951A KR102539255B1 (ko) 2018-12-28 2018-12-28 파워 관리 집적 회로 및 이를 포함하는 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180172951A KR102539255B1 (ko) 2018-12-28 2018-12-28 파워 관리 집적 회로 및 이를 포함하는 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20200082385A KR20200082385A (ko) 2020-07-08
KR102539255B1 true KR102539255B1 (ko) 2023-06-02

Family

ID=71600474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180172951A KR102539255B1 (ko) 2018-12-28 2018-12-28 파워 관리 집적 회로 및 이를 포함하는 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102539255B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101603300B1 (ko) * 2013-11-25 2016-03-14 엘지디스플레이 주식회사 유기발광표시장치 및 그 표시패널
KR102238637B1 (ko) * 2014-09-17 2021-04-12 엘지디스플레이 주식회사 표시장치
KR102148489B1 (ko) * 2014-09-22 2020-10-15 엘지디스플레이 주식회사 표시장치의 전원 공급 장치

Also Published As

Publication number Publication date
KR20200082385A (ko) 2020-07-08

Similar Documents

Publication Publication Date Title
US11176870B2 (en) Display apparatus having gate driving circuit
CN109509415B (zh) 包括电平位移器的显示装置
US20170148390A1 (en) Display device and driving method thereof
US10503334B2 (en) Driver integrated circuit and display apparatus including the same
US20160155409A1 (en) Display panel and method of driving the same
EP2017815B1 (en) Display apparatus and method of driving the display apparatus
US10170029B2 (en) Display device having gate driving circuit and driving method thereof
US10235955B2 (en) Stage circuit and scan driver using the same
KR102656430B1 (ko) 시프트 레지스터 및 이를 이용한 표시장치
CN107564448B (zh) 显示控制及触摸控制器件、以及显示及触摸检测面板单元
US10777108B2 (en) Display device and method of driving the same
US10008143B2 (en) Scan driver
US20180108321A1 (en) Display device and method for driving the same
CN105739744A (zh) 显示装置、该显示装置的驱动方法和驱动电路
US10127874B2 (en) Scan driver and display device using the same
KR102328638B1 (ko) 주사 구동부
US11488527B2 (en) Display device capable of discharging residual charges
KR20240023071A (ko) 게이트 구동 회로 및 디스플레이 장치
KR20180021967A (ko) 리셋회로, 표시장치 및 그 구동방법
KR102539255B1 (ko) 파워 관리 집적 회로 및 이를 포함하는 디스플레이 장치
KR102238637B1 (ko) 표시장치
KR20140131448A (ko) 스캔 구동부 및 이를 이용한 표시장치
KR102401065B1 (ko) 전원 공급부를 갖는 디스플레이 장치
KR102016561B1 (ko) 고전압 구동용 액정표시장치
KR101957296B1 (ko) 전원공급장치와 이를 구비한 액정표시장치, 및 전원공급방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant