KR20160055265A - 반도체 소자의 제조 방법, 웨이퍼 마운트 장치 - Google Patents

반도체 소자의 제조 방법, 웨이퍼 마운트 장치 Download PDF

Info

Publication number
KR20160055265A
KR20160055265A KR1020167009742A KR20167009742A KR20160055265A KR 20160055265 A KR20160055265 A KR 20160055265A KR 1020167009742 A KR1020167009742 A KR 1020167009742A KR 20167009742 A KR20167009742 A KR 20167009742A KR 20160055265 A KR20160055265 A KR 20160055265A
Authority
KR
South Korea
Prior art keywords
wafer
dicing tape
ring portion
cutting
flat
Prior art date
Application number
KR1020167009742A
Other languages
English (en)
Other versions
KR101787926B1 (ko
Inventor
다미오 마츠무라
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20160055265A publication Critical patent/KR20160055265A/ko
Application granted granted Critical
Publication of KR101787926B1 publication Critical patent/KR101787926B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

외주에 중앙부보다 두꺼운 링부가 형성되고, 제 1 면과, 상기 제 1 면과 반대의 면인 제 2 면을 가진 웨이퍼의 상기 제 1 면을 흡착 스테이지에 흡착시키면서, 레이저 광으로 상기 웨이퍼로부터 상기 링부를 절단함으로써, 평탄 웨이퍼를 형성하는 커팅 공정과, 상기 평탄 웨이퍼의 상기 제 2 면을 흡착 핸드에 흡착시키면서, 상기 평탄 웨이퍼를 상기 흡착 스테이지로부터 분리하고, 상기 제 1 면을 다이싱 테이프에 부착하는 부착 공정과, 상기 다이싱 테이프에 부착된 상기 평탄 웨이퍼를 다이싱하는 다이싱 공정을 구비하는 것을 특징으로 한다.

Description

반도체 소자의 제조 방법, 웨이퍼 마운트 장치{SEMICONDUCTOR-ELEMENT MANUFACTURING METHOD AND WAFER MOUNTING DEVICE}
본 발명은, 예를 들면 IGBT(Insulated Gate Bipolar Transistor) 등의 반도체 소자의 제조 방법, 및 그 제조 방법에서 이용하는 웨이퍼 마운트 장치에 관한 것이다.
특허문헌 1에는, FZ 웨이퍼의 표면에 트랜지스터 등의 표면 구조를 형성한 후에, 해당 웨이퍼의 이면을 연삭하는 것이 개시되어 있다. 이 연삭에 의해, 웨이퍼의 이면의 중앙부를 외주 단부보다 얇게 한다. 이것에 의해 웨이퍼의 이면의 외주 단부에 리브(rib)부가 형성된다. 연삭 후의 웨이퍼에는 이온 주입 및 금속 전극막의 형성 등의 처리가 실시된다.
일본 공개 특허 공보 제 2009-283636 호 일본 공개 특허 공보 평10-500903 호
예를 들면 웨이퍼를 100㎛ 이하의 두께로 될 때까지 연삭하면, 전극막의 응력 등에 의해 웨이퍼가 수 ㎜ ~ 수십 ㎜로 휘어져 버린다. 휘어진 웨이퍼는 반송할 수 없다. 그래서, 웨이퍼의 외주의 수 ㎜의 영역을 연삭하지 않고 남겨 둠으로써 웨이퍼의 중앙부보다 두꺼운 링(ring)부를 마련하여 웨이퍼의 휘어짐을 억제하는 경우가 있다.
다이싱 브레이드(dicing blade)를 이용하여 웨이퍼를 다이싱하는 경우, 웨이퍼에 다이싱 테이프를 부착한다. 그렇지만, 링부를 가진 웨이퍼를 다이싱 테이프에 부착하려고 하면 웨이퍼와 다이싱 테이프의 사이에 틈새가 생겨서, 유효 칩 수(유효 반도체 소자 수)가 저하되는 등의 폐해가 있었다.
본 발명은 상술의 과제를 해결하기 위해서 이루어진 것이며, 유효 칩 수가 저하되는 등의 폐해 없이 웨이퍼를 다이싱할 수 있는 반도체 소자의 제조 방법 및 웨이퍼 마운트 장치를 제공하는 것을 목적으로 한다.
본원 발명에 따른 반도체 소자의 제조 방법은, 외주에 중앙부보다 두꺼운 링부가 형성되고, 제 1 면과, 상기 제 1 면과 반대의 면인 제 2 면을 가진 웨이퍼의 상기 제 1 면을 흡착 스테이지에 흡착시키면서, 레이저 광으로 상기 웨이퍼로부터 상기 링부를 절단함으로써, 평탄 웨이퍼를 형성하는 커팅 공정과, 상기 평탄 웨이퍼의 상기 제 2 면을 흡착 핸드에 흡착시키면서, 상기 평탄 웨이퍼를 상기 흡착 스테이지로부터 분리하고, 상기 제 1 면을 다이싱 테이프에 부착하는 부착 공정과, 상기 다이싱 테이프에 부착된 상기 평탄 웨이퍼를 다이싱하는 다이싱 공정을 구비하는 것을 특징으로 한다.
본원 발명에 따른 웨이퍼 마운트 장치는, 외주에 중앙부보다 두꺼운 링부가 형성되고, 제 1 면과, 상기 제 1 면과 반대의 면인 제 2 면을 가진 웨이퍼의 상기 제 1 면을 흡착하는 흡착 스테이지와, 레이저 광으로 상기 웨이퍼로부터 상기 링부를 절단하는 레이저 발진기를 가지며, 평탄 웨이퍼를 형성하는 커팅부와, 다이싱 테이프가 마련된 부착부와, 상기 평탄 웨이퍼의 상기 제 2 면을 진공 흡착하면서, 상기 평탄 웨이퍼를 상기 흡착 스테이지로부터 이동시키고 상기 다이싱 테이프에 부착하는 흡착 핸드를 구비한 것을 특징으로 한다.
본 발명의 그 외의 특징은 이하에서 자명해진다.
본 발명에 따르면, 레이저 광에 의해 웨이퍼로부터 링부를 제거하여 평탄 웨이퍼를 형성하고 나서, 평탄 웨이퍼를 다이싱 테이프에 부착시키므로, 폐해 없이 웨이퍼를 다이싱할 수 있다.
도 1은 웨이퍼의 단면도이다.
도 2는 웨이퍼와 흡착 스테이지의 단면도이다.
도 3은 레이저 발진기 등을 나타내는 도면이다.
도 4는 커팅 공정 후의 웨이퍼를 나타내는 단면도이다.
도 5는 평탄 웨이퍼를 흡착 스테이지로부터 분리하는 것을 나타내는 도면이다.
도 6은 평탄 웨이퍼를 다이싱 테이프에 부착하는 것을 나타내는 단면도이다.
도 7은 피다이싱 구조를 나타내는 단면도이다.
도 8은 평탄 웨이퍼를 다이싱하는 것을 나타내는 단면도이다.
도 9는 다이싱 공정 후의 평탄 웨이퍼 등의 평면도이다.
도 10은 실시의 형태 1에 따른 웨이퍼 마운트 장치의 평면도이다.
도 11은 비교예를 설명하는 도면이다.
도 12는 비교예를 설명하는 도면이다.
도 13은 비교예에 있어서의 웨이퍼에 대한 다이싱 테이프의 부착을 설명하는 도면이다.
도 14은 비교예에 있어서의 다이싱을 설명하는 도면이다.
도 15는 비교예의 틈새를 나타내는 도면이다.
도 16은 비교예에 있어서의 확장 스테이지 등을 나타내는 도면이다.
도 17은 비교예에 있어서의 다이싱 테이프의 끊김을 설명하는 도면이다.
도 18은 실시의 형태 2에 따른 웨이퍼 마운트 장치의 커팅부를 나타내는 도면이다.
도 19는 실시의 형태 3에 따른 웨이퍼 마운트 장치의 커팅부를 나타내는 도면이다.
도 20은 실시의 형태 4에 따른 웨이퍼 마운트 장치의 커팅부를 나타내는 도면이다.
도 21은 실시의 형태 5에 따른 웨이퍼 마운트 장치의 커팅부를 나타내는 도면이다.
도 22는 변형예에 따른 커팅부를 나타내는 도면이다.
도 23은 변형예에 따른 커팅부를 나타내는 도면이다.
본 발명의 실시의 형태에 따른 반도체 소자의 제조 방법과 웨이퍼 마운트 장치에 대해 도면을 참조하여 설명한다. 동일 또는 대응하는 구성 요소에는 동일 부호를 부여하고, 설명의 반복을 생략하는 경우가 있다.
실시의 형태 1.
본 발명의 실시의 형태 1에 따른 반도체 소자의 제조 방법에 대해 설명한다. 도 1은 제 1 면(10a)과, 제 1 면(10a)과 반대의 면인 제 2 면(10b)을 가진 웨이퍼의 단면도이다. 웨이퍼(10)는 중앙부(10A)와 링부(10B)를 가지고 있다. 중앙부(10A)는 제 1 면(10a) 측이 연삭되어서 예를 들면 100㎛ 이하의 두께로 되어 있다. 중앙부(10A)의 제 2 면(10b) 측에는 디바이스의 표면 구조로서 예를 들면 트랜지스터 등의 소자가 형성되어 있다.
링부(10B)는 중앙부(10A)의 외주에 위치하는 중앙부(10A)보다 두꺼운 부분이다. 링부(10B)는, 웨이퍼(10)의 강도를 높이고, 웨이퍼(10)의 휘어짐을 방지하기 위해서 형성되어 있다. 또, 외주에 두꺼운 부분을 가진 웨이퍼는 TAIKO(등록 상표) 웨이퍼라 하고 있다.
도 2는 웨이퍼(10)를 흡착 스테이지에 탑재한 것을 나타내는 단면도이다. 웨이퍼(10)의 제 2 면(10b)에 흡착 핸드(12)를 흡착시켜 웨이퍼(10)를 이동시켜, 웨이퍼(10)를 흡착 스테이지(14)에 탑재한다. 이것에 의해, 웨이퍼(10)의 제 1 면(10a)이 흡착 스테이지(14)에 접촉한다.
이어서, 링부(10B)를 제거한다. 도 3은 링부(10B)를 제거하는 것을 나타내는 단면도이다. 이 공정에서는, 웨이퍼(10)의 제 1 면(10a)을 흡착 스테이지(14)에 흡착시키면서, 레이저광(16a)으로 웨이퍼(10)로부터 링부(10B)를 절단한다. 이때, 레이저광(16a)은 중앙부(10A)와 링부(10B)의 경계에 조사된다. 레이저광(16a)은 레이저 발진기(16)로부터 방출된다. 레이저 발진기(16)로서 YAG 레이저를 이용하는 것이 바람직하지만, 특별히 이것으로 한정되지 않는다.
이와 같이, 웨이퍼(10)로부터 링부(10B)를 절단하는 공정을 커팅 공정이라고 한다. 도 4는 커팅 공정 후의 웨이퍼를 나타내는 단면도이다. 커팅 공정에 의해, 웨이퍼(10)로부터 링부(10B)가 커팅되어, 중앙부(10A)만이 남는다. 중앙부(10A)만으로 형성된 두께가 일정한 웨이퍼를 평탄 웨이퍼(11)라 한다.
다음으로, 도 5에 나타내는 바와 같이, 평탄 웨이퍼(11)를 흡착 스테이지(14)로부터 분리한다. 구체적으로는, 평탄 웨이퍼(11)의 제 2 면(10b)을 흡착 핸드(12)에 흡착시키면서, 평탄 웨이퍼(11)를 흡착 스테이지(14)로부터 분리한다. 여기서, 흡착 핸드(12)를 평탄 웨이퍼(11)의 제 2 면(10b)의 대부분의 부분과 접촉할 수 있는 크기로 함으로써, 평탄 웨이퍼(11)의 휘어짐을 흡착 핸드(12)로 방지할 수 있다.
다음으로, 도 6에 나타내는 바와 같이, 평탄 웨이퍼(11)를 다이싱 테이프(20)에 부착한다. 다이싱 테이프(20)는 접착재(20A)와 기재(20B)가 밀착된 구조를 가지고 있다. 다이싱 테이프(20)의 외주는 고리 형상의 마운트 프레임(22)에 부착하고 있다. 이 공정에서는, 평탄 웨이퍼(11)의 제 1 면(10a)을 다이싱 테이프(20)의 접착재(20A)에 부착한다. 이와 같이, 평탄 웨이퍼(11)의 제 2 면(10b)을 흡착 핸드(12)에 흡착시키면서, 평탄 웨이퍼(11)를 흡착 스테이지(14)로부터 분리하고, 제 1 면(10a)을 다이싱 테이프(20)에 부착하는 공정을, 부착 공정이라 한다.
다음으로, 도 7에 나타내는 바와 같이, 흡착 핸드를 평탄 웨이퍼(11)로부터 퇴피(retract)시킨다. 이 상태에서는, 평탄 웨이퍼(11)는 다이싱 테이프(20)에 부착되어 있으므로 휘어지지 않는다. 도 7에 나타내는 마운트 프레임(22), 다이싱 테이프(20), 및 평탄 웨이퍼(11)가 일체로 된 구조를 피다이싱 구조라 한다.
다음으로, 도 8에 나타내는 바와 같이, 다이싱 테이프(20)에 부착된 평탄 웨이퍼(11)를 다이싱한다. 이 공정을 다이싱 공정이라 한다. 다이싱 공정에서는, 우선, 피다이싱 구조를 다이서의 흡착 스테이지(40) 위에 배치한다. 그리고, 다이싱 테이프(20)를 다이서의 흡착 스테이지(40)에 흡착시킨 상태에서, 다이싱 브레이드(42)에 의해 평탄 웨이퍼(11)를 다이싱한다. 이것에 의해, 평탄 웨이퍼(11)는 개개의 반도체 소자(11A)(칩)로 분할된다. 그리고, 다이싱 브레이드(42)에 의해 다이싱 테이프(20)에 홈(44)이 형성된다.
도 9는 다이싱 공정 후의 웨이퍼 등의 평면도이다. 종 방향의 홈(44A)과 횡 방향의 홈(44B)에 의해, 평탄 웨이퍼(11)가 개개의 반도체 소자(11A)로 분할되어 있다. 본 발명의 실시의 형태 1에 따른 반도체 소자의 제조 방법은 상술의 공정을 구비한다.
이어서, 피다이싱 구조를 형성하기 위한 장치인 웨이퍼 마운트 장치에 대해 설명한다. 도 10은 웨이퍼 마운트 장치(50)의 평면도이다. 웨이퍼 마운트 장치(50)는 주로 커팅 공정과 부착 공정을 실시하는 장치이다. 웨이퍼 마운트 장치(50)는 스테이지(52)를 구비하고 있다. 스테이지(52) 위에는 마운트 프레임(22)을 수용하는 마운트 프레임 카세트(54)가 마련되어 있다. 마운트 프레임 카세트(54) 내의 마운트 프레임(22)은 다이싱 테이프 접착부(60)로 반송된다. 반송 방향은 화살표 56으로 나타내고 있다.
다이싱 테이프 접착부(60)는 마운트 프레임(22)을 다이싱 테이프(20)에 부착하는 장소이다. 마운트 프레임(22)을 다이싱 테이프(20)에 부착한 후에 다이싱 테이프(20)의 외주부를 커트한다. 다이싱 테이프(20)가 부착된 마운트 프레임(22)은 접착부(70)로 반송된다. 반송 방향은 화살표 62로 나타내고 있다.
접착부(70)를 설명하기 전에 웨이퍼의 처리에 대해 설명한다. 웨이퍼 마운트 장치(50)는 스테이지(80)를 구비하고 있다. 스테이지(80) 위에는, 웨이퍼(10)를 수용하는 웨이퍼 카세트(82)가 마련되어 있다. 웨이퍼 카세트(82)의 웨이퍼(10)는 흡착 핸드(12)를 이용하여 커팅부(90)로 반송된다. 반송 방향은 화살표 84로 나타내고 있다.
커팅부(90)는 흡착 스테이지(14)와 레이저 발진기(16)를 구비하고 있다. 커팅부(90)에서, 도 2-4를 참조하면서 설명한 바와 같이, 링부(10B)를 커트한다. 링부(10B)를 커트함으로써 형성된 두께가 일정한 평탄 웨이퍼(11)는, 흡착 스테이지(14)에 유지되어 있으므로 휘어지지 않는다.
평탄 웨이퍼(11)는 화살표 92로 나타내는 반송 방향으로 반송한다. 구체적으로는, 흡착 핸드(12)로, 평탄 웨이퍼(11)의 제 2 면(10b)을 진공 흡착하면서, 평탄 웨이퍼(11)를 흡착 스테이지(14)로부터 접착부(70)로 이동시킨다. 그리고, 접착부(70)에서는 다이싱 테이프(20)가 부착된 마운트 프레임(22)이 대기하고 있으며, 도 6을 참조하면서 설명한 바와 같이, 평탄 웨이퍼(11)를 다이싱 테이프(20)에 부착한다. 이때, 평탄 웨이퍼(11)에 대해 다이싱 테이프(20)를 향하는 방향의 롤러 가압, 또는 진공-대기 가압 등을 인가하여, 평탄 웨이퍼(11)와 다이싱 테이프(20)를 밀착시키는 것이 바람직하다.
이렇게 해서, 접착부(70)에 있어서, 마운트 프레임(22), 다이싱 테이프(20), 및 평탄 웨이퍼(11)가 일체로 된 피다이싱 구조가 완성된다. 피다이싱 구조는 스테이지(100)로 반송된다. 반송 방향은 화살표 94로 나타내고 있다. 스테이지(100) 위에는 피다이싱 구조를 수용하는 카세트(102)가 마련되어 있다. 피다이싱 구조가 카세트(102)에 수용되어, 웨이퍼 마운트 장치(50)에 의한 처리가 종료된다.
다음으로, 본 발명의 의의의 이해를 용이하게 하기 위해서, 비교예에 대해 설명한다. 비교예의 반도체 소자의 제조 방법에서는 우선, 도 11에 나타내는 바와 같이 다이싱 테이프(20)가 부착된 마운트 프레임(22), 및 웨이퍼(10)를 챔버(200) 내로 반송한다. 다음으로, 챔버(200) 내를 진공 처리한다. 진공 처리는, 챔버(200)로 통하는 배관(202)으로부터 챔버(200) 내의 공기를 배기해서 행한다. 진공으로 되면, 도 12에 나타내는 바와 같이, 웨이퍼(10)의 링부(10B)와 다이싱 테이프(20)를 밀착시킨다.
다음으로, 챔버(200) 내를 대기압으로 되돌린다. 그러면, 도 13에 나타내는 바와 같이, 대기압(204)은 웨이퍼(10)의 제 1 면(10a)에 다이싱 테이프(20)를 부착시킨다. 이때, 웨이퍼(10)의 단차부와 다이싱 테이프(20)의 사이에 틈새(206)가 생긴다. 이렇게 해서 비교예의 피다이싱 구조가 완성된다. 비교예의 피다이싱 구조는, 링부(10B)를 커트하고 있지 않는 웨이퍼(10)를 가진다.
다음으로, 링부(10B)를 커트한다. 구체적으로는, 도 14에 나타내는 바와 같이, 피다이싱 구조를 흡착 스테이지(210)에 탑재하고, 다이싱 브레이드(212)로 웨이퍼(10)를 원주 형상으로 커트한다. 다이싱 브레이드(212)의 회전 방향은 방향 214로 표시되고, 이동 방향은 방향 216(웨이퍼(10)의 외주를 따르는 방향)으로 표시되어 있다.
이때, 다이싱 브레이드(212)의 바로 아래에는 흡착 스테이지(210)가 있어야 한다. 만약, 다이싱 브레이드(212)의 바로 아래에 흡착 스테이지(210)가 없으면, 다이싱 브레이드(212)가 웨이퍼(10)를 구부려서 깨버린다. 그 때문에, 링부(10B)의 폭의 편차, 다이싱 테이프(20)의 두께, 흡착 스테이지(210)와 웨이퍼(10)의 중심 어긋남 등을 고려하면, 링부(10B)보다 거리 X1(1.5 ㎜ 정도) 정도 내측을 커트해야 한다.
이와 같이, 비교예에서는, 링부(10B)를 커트할 때에, 중앙부(10A)의 일부도 커트해야 하기 때문에, 그만큼 유효 칩 수가 줄어든다. 이 문제를 제 1 문제라 한다.
본 발명의 실시의 형태 1에 따른 반도체 소자의 제조 방법에 의하면, 제 1 문제를 해소할 수 있다. 즉, 실시의 형태 1에서는, 레이저 광을 이용하므로, 링부(10B)와 중앙부(10A)의 경계를 커트해서 링부(10B)를 제거하는 것이 가능하다. 따라서, 실질적으로 중앙부(10A)를 커트하지 않고, 링부(10B)를 커트할 수 있으므로, 유효 칩 수가 줄어들지 않는다. 이러한 효과는, 도 10에 나타내는 웨이퍼 마운트 장치(50)의 커팅부(90)에 레이저 발진기(16)를 마련함으로써 얻을 수 있다.
그런데, 비교예에 있어서, 웨이퍼(10)와 다이싱 테이프(20)의 밀착성이 나쁜 경우는, 이들 사이의 틈새가 커진다. 도 15는 웨이퍼(10)와 다이싱 테이프(20)의 틈새(206)가 크게 형성된 것을 나타내는 도면이다. 도 15의 위쪽에는 단면도가 표시되고, 도 15의 아래쪽에는 평면도가 표시되어 있다. 틈새(206)가 크면, 링부(10B)로부터 커트를 행하는 장소까지의 거리 X1를 크게 해야 하기 때문에, 유효 칩 수가 줄어들어 버린다. 구체적으로는, 원 220으로 둘러싸인 부분만이 다이싱 공정으로 진행되므로, 쓸모없게 되는 칩(반도체 소자)이 많다. 게다가, 웨이퍼(10)와 다이싱 테이프(20)의 부착 면적이 작아지므로, 다이싱 중에 웨이퍼(10)가 튀기 쉽다. 틈새(206)가 커짐으로써 생기는 이러한 문제를 제 2 문제라 한다.
본 발명의 실시의 형태 1에 따른 반도체 소자의 제조 방법에 의하면, 제 2 문제를 해소할 수 있다. 즉, 실시의 형태 1에서는, 평탄 웨이퍼(11)를 다이싱 테이프(20)에 부착하므로, 평탄 웨이퍼(11)와 다이싱 테이프(20)의 사이에 틈새가 생기지 않는다. 따라서, 실시의 형태 1에 따른 반도체 소자의 제조 방법에서는, 제 2 문제는 생기지 않는다.
웨이퍼를 다이싱해서 개개의 반도체 소자로 분할한 후에, 반도체 소자를 픽업하기 쉽게 하기 위해서, 다이싱 테이프를 확장(늘림)하는 것이 일반적이다. 도 16은 다이싱 테이프를 확장하는 것을 나타내는 단면도이다. 개개로 분할된 반도체 소자(10C)가 다이싱 테이프(20)에 접착되어 있다. 다이싱 테이프(20)에는, 링부 커트시에 형성된 고리 형상의 홈(302), 및 웨이퍼(10)를 개개의 반도체 소자(10C)로 분할했을 때에 생긴 홈(304)이 형성되어 있다. 확장 스테이지(300)를 상승시켜 다이싱 테이프(20)를 늘림으로써, 다이싱 라인(홈(304))의 폭이 확장되어 반도체 소자(10C)를 픽업하기 쉬워진다.
여기서, 홈(302)은 고리 형상으로 형성되고, 평면에서 보아 확장 스테이지(300)도 원형이므로, 확장시에 다이싱 테이프(20)의 홈(302)의 주변에 힘이 집중되어, 홈(302)을 따라서 다이싱 테이프(20)가 끊어지는 경우가 있다. 도 17은 홈(302)을 따라서 다이싱 테이프(20)가 끊어진 것을 나타내는 단면도이다. 당연히, 다이싱 테이프(20)가 끊어지면 반도체 소자(10C)를 픽업하기 어려워진다. 이것을 제 3 문제라고 한다.
본 발명의 실시의 형태 1에 따른 반도체 소자의 제조 방법에 의하면, 제 3 문제를 해소할 수 있다. 즉, 실시의 형태 1에서는, 웨이퍼(10)를 다이싱 테이프(20)에 부착하기 전에 링부(10B)를 커트하므로, 다이싱 테이프(20)에 링부 커트로 기인하는 고리 형상의 홈은 형성되지 않는다. 따라서, 실시의 형태 1의 반도체 소자의 제조 방법에서는, 제 3 문제는 생기지 않는다.
상술한 바와 같이, 본 발명의 실시의 형태 1에 따른 반도체 소자의 제조 방법은, 비교예의 방법과 비교하여 유효 칩 수가 증가하고, 다이싱 중에 웨이퍼가 튀지 않고, 확장시에 있어서의 다이싱 테이프(20)의 파단을 회피할 수 있는 것이다.
그런데, 웨이퍼(10)를 다이싱 테이프(20)에 부착하기 전에 링부(10B)를 커트하면, 평탄 웨이퍼(11)의 휘어짐이 염려된다. 그렇지만, 본 발명의 실시의 형태 1의 커팅 공정에서는, 웨이퍼(10)의 제 1 면(10a)을 흡착 스테이지(14)에 흡착시키면서, 레이저 광으로 웨이퍼(10)로부터 링부(10B)를 절단하므로, 평탄 웨이퍼(11)가 휘어지지 않는다. 또한, 부착 공정에서는, 평탄 웨이퍼(11)의 제 2 면(10b)을 흡착 핸드(12)에 흡착시키면서, 평탄 웨이퍼(11)를 흡착 스테이지(14)로부터 분리하고, 제 1 면(10a)을 다이싱 테이프(20)에 부착하므로, 평탄 웨이퍼(11)가 휘어지지 않는다. 이와 같이, 링부(10B)를 커트할 때부터, 평탄 웨이퍼(11)를 다이싱 테이프(20)에 부착하기까지, 항상, 평탄 웨이퍼(11)를 평탄하게 유지할 수가 있다.
레이저 발진기(16)로서는, 고체 레이저로 취급하기 쉽고 또한 고효율로 수명이 긴 YAG 레이저를 이용하는 것이 바람직하다. 그러나, 레이저 발진기(16)로서 다른 레이저 소자를 이용해도 좋다. 또, 본 발명의 실시의 형태 1에서는, 웨이퍼(10) 중 연마되어 드러난 면을 제 1 면(10a)으로 하고, 그 반대의 면을 제 2 면(10b)으로 했다. 그러나, 연마되어 드러난 면을 제 2 면으로 하고, 그 반대의 면을 제 1 면으로 정의하여, 상기의 처리를 실시해도 본 발명의 효과를 얻을 수 있다. 또, 이들의 변형은 이하의 실시의 형태에 따른 반도체 소자의 제조 방법 및 웨이퍼 마운트 장치에도 응용할 수 있다.
이하의 실시의 형태에 따른 반도체 소자의 제조 방법과 웨이퍼 마운트 장치에 대해서는, 실시의 형태 1과 일치하는 점이 많기 때문에, 실시의 형태 1과의 차이점을 중심으로 설명한다.
실시의 형태 2.
도 18은 본 발명의 실시의 형태 2에 따른 웨이퍼 마운트 장치의 커팅부를 나타내는 도면이다. 커팅부를 이용한 커팅 공정에서는, 우선, 제 2 면(10b)에 수용성의 보호막(400)을 형성한다. 그 후, 레이저광(16a)으로 웨이퍼(10)로부터 링부(10B)를 절단한다. 보호막(400)에 의해, 레이저 커트 잔해물(402)이 웨이퍼(10)에 부착하는 것을 방지할 수 있다.
실시의 형태 3.
도 19는 본 발명의 실시의 형태 3에 따른 웨이퍼 마운트 장치의 커팅부를 나타내는 도면이다. 커팅부를 이용한 커팅 공정에서는, 우선, 고무 링(410)과 방진 커버(412)로 제 2 면(10b)의 중앙부를 덮는다. 그 후, 레이저광(16a)으로 웨이퍼(10)로부터 링부(10B)를 절단한다. 고무 링(410)과 방진 커버(412)에 의해 레이저 커트 잔해물(402)이 웨이퍼(10)에 부착하는 것을 방지할 수 있다. 이 방법은, 제 2 면(10b)에 수용성의 보호막을 형성하는 것보다는 적은 공정으로 실현될 수 있다.
실시의 형태 4.
도 20은 본 발명의 실시의 형태 4에 따른 웨이퍼 마운트 장치의 커팅부를 나타내는 도면이다. 커팅부를 이용한 커팅 공정에서는, 우선, 고무 링(410)과 방진 커버(412)로 제 2 면(10b)의 중앙부를 덮는다. 그 후, 고무 링(410)과 방진 커버(412)를 덮도록 기류 생성 장치(420)를 세팅한다. 기류 생성 장치(420) 내에는, 화살표 방향의 기류가 흐르는 공동(hollow space)(420a)이 있다. 기류 생성 장치(420)는, 공동(420a)을 경유하여 제 2 면(10b)의 중앙부로부터 외주부로 향하는 기류(422)를 일으키게 하는 것이다. 그리고, 기류(422)를 일으키게 하면서, 레이저광(16a)으로 웨이퍼(10)로부터 링부(10B)를 절단한다. 이 방법에 의하면, 레이저 커트 잔해물(402)이 웨이퍼(10)의 에지에 부착하는 것을 방지할 수 있다.
실시의 형태 5.
도 21은 본 발명의 실시의 형태 5에 따른 웨이퍼 마운트 장치의 커팅부를 나타내는 도면이다. 커팅부는 고수압 펌프(450)를 구비하고 있다. 고수압 펌프(450)에는 배관(452)이 접속되어 있다. 배관(452)에는 노즐(454)이 접속되어 있다. 이 커팅부는, 고수압 펌프(450)로부터 방출된 물이, 배관(452) 및 노즐(454)을 경유하여, 웨이퍼(10)로 분출되도록 구성되어 있다. 노즐(454)로부터 분출하는 물기둥(458)의 직경은 예를 들면 수 10㎛이다.
레이저 발진기(16)로부터 방출되는 레이저광(16a)은, 광 파이버(456)와 노즐(454)을 지나 물기둥(458) 내로 도입되고, 중앙부(10A)와 링부(10B)의 경계에 조사된다. 이와 같이, 커팅 공정에 있어서, 레이저 광의 조사 부분에 물(물기둥(458))을 분출함으로써, 해당 조사 부분의 온도 상승을 억제할 수가 있다. 또, 이 물에 의해 레이저 커트 잔해물(402)을 외부로 배출하는 것이 가능하다.
또, 상기의 각 실시의 형태에 따른 반도체 소자의 제조 방법과 웨이퍼 마운트 장치의 특징을 적절히 조합하여, 본 발명의 효과를 높여도 좋다. 예를 들면, 도 22에 나타내는 바와 같이, 실시의 형태 5의 구성에, 고무 링(410)과 방진 커버(412)를 부가해도 좋다. 또, 도 23에 나타내는 바와 같이, 실시의 형태 5의 구성에 고무 링(410), 방진 커버(412), 및 기류 생성 장치(420)를 부가해도 좋다.
10 : 웨이퍼 10A : 중앙부
10B : 링부 10C : 반도체 소자
10a : 제 1 면 10b : 제 2 면
11 : 평탄 웨이퍼 11A : 반도체 소자
12 : 흡착 핸드 14 : 흡착 스테이지
16 : 레이저 발진기 20 : 다이싱 테이프
20A : 접착재 20B : 기재
22 : 마운트 프레임 40 : 다이서의 흡착 스테이지
42 : 다이싱 브레이드 44 : 홈
50 : 웨이퍼 마운트 장치 52 : 스테이지
54 : 마운트 프레임 카세트 60 : 다이싱 테이프 접착부
70 : 접착부 80 : 스테이지
82 : 웨이퍼 카세트 90 : 커팅부
100 : 스테이지 102 : 카세트
200 : 챔버 202 : 배관
206 : 틈새 300 : 확장 스테이지
302, 304 : 홈 400 : 보호막
402 : 레이저 커트 잔해물 410 : 고무 링
412 : 방진 커버 420 : 기류 생성 장치
422 : 기류 450 : 고수압 펌프
452 : 배관 454 : 노즐
456 : 광 파이버

Claims (8)

  1. 외주에 중앙부보다 두꺼운 링부가 형성되고, 제 1 면과, 상기 제 1 면과 반대의 면인 제 2 면을 가진 웨이퍼의 상기 제 1 면을 흡착 스테이지에 흡착시키면서, 레이저 광으로 상기 웨이퍼로부터 상기 링부를 절단함으로써, 평탄 웨이퍼를 형성하는 커팅 공정과,
    상기 평탄 웨이퍼의 상기 제 2 면을 흡착 핸드에 흡착시키면서, 상기 평탄 웨이퍼를 상기 흡착 스테이지로부터 분리하고, 상기 제 1 면을 다이싱 테이프에 부착하는 부착 공정과,
    상기 다이싱 테이프에 부착된 상기 평탄 웨이퍼를 다이싱하는 다이싱 공정
    을 구비하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 커팅 공정에서는, YAG 레이저를 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 커팅 공정에서는, 상기 제 2 면에 수용성의 보호막을 형성한 후에, 상기 웨이퍼로부터 상기 링부를 절단하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 커팅 공정에서는, 고무 링과 방진 커버로 상기 제 2 면의 중앙부를 덮은 후에, 상기 웨이퍼로부터 상기 링부를 절단하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 커팅 공정에서는, 상기 제 2 면의 중앙부로부터 외주부로 향하는 기류를 일으키면서, 상기 웨이퍼로부터 상기 링부를 절단하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 커팅 공정에서는, 상기 레이저 광의 조사 부분에 물을 분출하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 커팅 공정에서는, 상기 중앙부와 상기 링부의 경계에 상기 레이저 광을 조사하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 외주에 중앙부보다 두꺼운 링부가 형성되고, 제 1 면과, 상기 제 1 면과 반대의 면인 제 2 면을 가진 웨이퍼의 상기 제 1 면을 흡착하는 흡착 스테이지와, 레이저 광으로 상기 웨이퍼로부터 상기 링부를 절단하는 레이저 발진기를 갖고, 평탄 웨이퍼를 형성하는 커팅부와,
    다이싱 테이프가 마련된 접착부와,
    상기 평탄 웨이퍼의 상기 제 2 면을 진공 흡착하면서, 상기 평탄 웨이퍼를 상기 흡착 스테이지로부터 이동시키고 상기 다이싱 테이프에 부착하는 흡착 핸드
    를 구비하는 것을 특징으로 하는 웨이퍼 마운트 장치.
KR1020167009742A 2013-10-15 2013-10-15 반도체 소자의 제조 방법, 웨이퍼 마운트 장치 KR101787926B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/077989 WO2015056303A1 (ja) 2013-10-15 2013-10-15 半導体素子の製造方法、ウエハマウント装置

Publications (2)

Publication Number Publication Date
KR20160055265A true KR20160055265A (ko) 2016-05-17
KR101787926B1 KR101787926B1 (ko) 2017-10-18

Family

ID=52827777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167009742A KR101787926B1 (ko) 2013-10-15 2013-10-15 반도체 소자의 제조 방법, 웨이퍼 마운트 장치

Country Status (7)

Country Link
US (1) US9659808B2 (ko)
JP (1) JP6156509B2 (ko)
KR (1) KR101787926B1 (ko)
CN (1) CN105637618B (ko)
DE (1) DE112013007505B4 (ko)
TW (1) TWI609418B (ko)
WO (1) WO2015056303A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
US9748140B1 (en) 2016-05-13 2017-08-29 Infineon Technologies Ag Method of manufacturing semiconductor devices
JP2017212255A (ja) * 2016-05-23 2017-11-30 株式会社ジェイデバイス 半導体製造装置及び製造方法
DE102016110378B4 (de) * 2016-06-06 2023-10-26 Infineon Technologies Ag Entfernen eines Verstärkungsrings von einem Wafer
DE102016111629B4 (de) * 2016-06-24 2022-10-27 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung
US10504767B2 (en) * 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
JP6758413B2 (ja) * 2016-12-22 2020-09-23 三菱電機株式会社 レーザ加工装置、レーザ加工方法及び半導体装置の製造方法
TWI754065B (zh) * 2017-06-23 2022-02-01 日商三井化學東賽璐股份有限公司 零件製造裝置及零件製造方法
JP6938084B2 (ja) * 2017-07-26 2021-09-22 株式会社ディスコ ブレード保持具
US11538711B2 (en) * 2018-07-23 2022-12-27 Micron Technology, Inc. Methods for edge trimming of semiconductor wafers and related apparatus
JP7133633B2 (ja) * 2018-09-13 2022-09-08 東京エレクトロン株式会社 処理システム及び処理方法
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
TWI716931B (zh) * 2019-07-10 2021-01-21 昇陽國際半導體股份有限公司 太鼓晶圓環形切割製程方法
CN111070448A (zh) * 2019-12-30 2020-04-28 成都先进功率半导体股份有限公司 一种晶圆环形切割方法
JP7431052B2 (ja) 2020-02-13 2024-02-14 株式会社ディスコ ウェーハの加工方法
TWI821679B (zh) * 2020-08-25 2023-11-11 南韓商杰宜斯科技有限公司 基板處理裝置及基板處理方法
CN112475627A (zh) * 2020-11-17 2021-03-12 华虹半导体(无锡)有限公司 Taiko减薄晶圆的去环方法
US11551923B2 (en) * 2021-01-15 2023-01-10 Phoenix Silicon International Corp. Taiko wafer ring cut process method
JPWO2022264546A1 (ko) * 2021-06-16 2022-12-22

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3866398A (en) 1973-12-20 1975-02-18 Texas Instruments Inc In-situ gas-phase reaction for removal of laser-scribe debris
DE4418845C5 (de) 1994-05-30 2012-01-05 Synova S.A. Verfahren und Vorrichtung zur Materialbearbeitung mit Hilfe eines Laserstrahls
US5543365A (en) * 1994-12-02 1996-08-06 Texas Instruments Incorporated Wafer scribe technique using laser by forming polysilicon
JP3685837B2 (ja) 1995-05-30 2005-08-24 宮崎沖電気株式会社 半導体ウエハへのレーザマーキング方法及びその装置
JPH0966386A (ja) 1995-08-31 1997-03-11 Amada Co Ltd レーザ加工機
JP3784202B2 (ja) * 1998-08-26 2006-06-07 リンテック株式会社 両面粘着シートおよびその使用方法
US20050163598A1 (en) 2002-02-27 2005-07-28 Tokyou Electron Limited Method for carrying substrate
JP2004214359A (ja) * 2002-12-27 2004-07-29 Tokyo Seimitsu Co Ltd 基板加工方法および基板加工装置
JP2004221187A (ja) 2003-01-10 2004-08-05 Toshiba Corp 半導体装置の製造装置及びその製造方法
JP2004268080A (ja) 2003-03-07 2004-09-30 Sumitomo Heavy Ind Ltd レーザ加工装置および加工方法
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
CN101290907B (zh) 2003-12-26 2010-12-08 瑞萨电子株式会社 半导体集成电路器件的制造方法
JP4860113B2 (ja) 2003-12-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2006032419A (ja) 2004-07-12 2006-02-02 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
WO2006010289A2 (de) 2004-07-30 2006-02-02 Synova S.A. Verfahren zur vereinzelung von auf einem halbleiterwafer angeordneten elektronischen schaltkreiseinheiten (chips)
JP2006286900A (ja) 2005-03-31 2006-10-19 Furukawa Electric Co Ltd:The チップの製造方法
SG126885A1 (en) 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same
JP4993886B2 (ja) 2005-09-07 2012-08-08 株式会社ディスコ レーザー加工装置
JP2007134510A (ja) 2005-11-10 2007-05-31 Tokyo Seimitsu Co Ltd ウェーハマウンタ装置
JP2007281095A (ja) 2006-04-04 2007-10-25 Tokyo Seimitsu Co Ltd ワーク搬送装置
JP2008283025A (ja) 2007-05-11 2008-11-20 Disco Abrasive Syst Ltd ウエーハの分割方法
US20080302480A1 (en) 2007-06-07 2008-12-11 Berger Michael A Method and apparatus for using tapes to remove materials from substrate surfaces
JP4989498B2 (ja) 2008-01-18 2012-08-01 株式会社ディスコ ウェーハ搬送装置および加工装置
JP2008177600A (ja) 2008-03-26 2008-07-31 Nitto Denko Corp 半導体ウエハ裏面への粘着テープ貼付方法及び粘着テープ貼付装置
TW201009892A (en) * 2008-05-06 2010-03-01 Applied Materials Inc Debris-extraction exhaust system
JP5839768B2 (ja) 2008-05-21 2016-01-06 富士電機株式会社 半導体装置の製造方法
JP2010212608A (ja) * 2009-03-12 2010-09-24 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5471064B2 (ja) * 2009-06-24 2014-04-16 富士電機株式会社 半導体装置の製造方法
JP2011125871A (ja) 2009-12-15 2011-06-30 Disco Abrasive Syst Ltd レーザ加工装置
JP2011189400A (ja) * 2010-03-16 2011-09-29 Disco Corp レーザー加工装置
JP5686551B2 (ja) 2010-08-31 2015-03-18 株式会社ディスコ ウエーハの加工方法
JP5610991B2 (ja) * 2010-11-08 2014-10-22 株式会社ディスコ レーザ加工装置
JP5893952B2 (ja) 2012-02-22 2016-03-23 株式会社ディスコ チャックテーブルを用いたウエーハのレーザー加工方法

Also Published As

Publication number Publication date
US20160155656A1 (en) 2016-06-02
DE112013007505T5 (de) 2016-07-14
DE112013007505B4 (de) 2023-06-07
JP6156509B2 (ja) 2017-07-05
WO2015056303A1 (ja) 2015-04-23
US9659808B2 (en) 2017-05-23
KR101787926B1 (ko) 2017-10-18
CN105637618A (zh) 2016-06-01
CN105637618B (zh) 2020-07-24
TW201515079A (zh) 2015-04-16
JPWO2015056303A1 (ja) 2017-03-09
TWI609418B (zh) 2017-12-21

Similar Documents

Publication Publication Date Title
KR101787926B1 (ko) 반도체 소자의 제조 방법, 웨이퍼 마운트 장치
KR101798752B1 (ko) 웨이퍼 분할 방법
US7598120B2 (en) Method for holding semiconductor wafer
JP2001035817A (ja) ウェーハの分割方法及び半導体装置の製造方法
KR102044043B1 (ko) 웨이퍼의 가공 방법
US8052824B2 (en) Film peeling method and film peeling device
JP2008270282A (ja) 半導体装置の製造方法
WO2013136411A1 (ja) 真空吸着ステージ、半導体ウエハのダイシング方法およびアニール方法
KR101440393B1 (ko) 반도체장치의 제조방법
CN110802509A (zh) 保护部件形成装置
JPWO2019009123A1 (ja) 基板処理方法及び基板処理システム
US8052505B2 (en) Wafer processing method for processing wafer having bumps formed thereon
JP3514712B2 (ja) 半導体ウエハの裏面研削装置
JP2011181951A (ja) 半導体装置の製造方法
US11024542B2 (en) Manufacturing method of device chip
US10926524B1 (en) Removal method of carrier plate
KR20040078898A (ko) 반도체 장치 제조 방법
JP2018133497A (ja) 素子チップの製造方法
JP4798441B2 (ja) ウェーハ搬送方法及びウェーハ搬送ユニット
JP4882900B2 (ja) 半導体ウェハの個片化方法
JP2023114541A (ja) 半導体製造装置および半導体装置の製造方法
JP2013110219A (ja) サファイア基板の製造方法およびサファイア基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant