KR20160044975A - 반도체 패키지 테스트 블레이드 및 이를 포함하는 반도체 패키지 테스트 장치 - Google Patents

반도체 패키지 테스트 블레이드 및 이를 포함하는 반도체 패키지 테스트 장치 Download PDF

Info

Publication number
KR20160044975A
KR20160044975A KR1020140140163A KR20140140163A KR20160044975A KR 20160044975 A KR20160044975 A KR 20160044975A KR 1020140140163 A KR1020140140163 A KR 1020140140163A KR 20140140163 A KR20140140163 A KR 20140140163A KR 20160044975 A KR20160044975 A KR 20160044975A
Authority
KR
South Korea
Prior art keywords
semiconductor package
test
silicon layer
blade
soft silicon
Prior art date
Application number
KR1020140140163A
Other languages
English (en)
Inventor
김석래
노동주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140140163A priority Critical patent/KR20160044975A/ko
Priority to US14/687,205 priority patent/US20160109512A1/en
Publication of KR20160044975A publication Critical patent/KR20160044975A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명의 기술적 사상에 의한 반도체 패키지 테스트 블레이드 및 반도체 패키지 테스트 장치는 반도체 패키지의 양/불 판정 시 발생할 수 있는 상기 반도체 패키지의 파손 불량을 방지하기 위해, 반도체 패키지 테스트용 가압 장치의 하단부에 형성되고, 반도체 패키지와 접촉하는 제1 면 및 상기 제1 면과 반대되는 방향으로 상기 제1 면의 하면 레벨보다 높은 레벨을 갖도록 움푹 패인 홈을 구비하는 블레이드 바디; 상기 블레이드 바디의 중심부를 관통하고, 상기 반도체 패키지를 진공으로 흡착하여 파지하는 진공 흡착 피커; 및 상기 홈의 바닥면인 제2 면에 접하여 형성되는 연성 실리콘층을 포함하고, 상기 연성 실리콘 판의 최하면의 레벨은 상기 제1 면의 최하면의 레벨과 실질적으로 동일한 것을 특징으로 하는 반도체 패키지 테스트 블레이드를 제공한다.

Description

반도체 패키지 테스트 블레이드 및 이를 포함하는 반도체 패키지 테스트 장치{Semiconductor package test blade and semiconductor package test apparatus comprising the same}
본 발명은 반도체 패키지 테스트 핸들러 장치에 연결되는 반도체 패키지 테스트 블레이드 및 반도체 패키지 테스트 장치에 관한 것으로, 구체적으로는 반도체 패키지의 양불 검사시 반도체 패키지의 손상을 방지할 수 있는 반도체 패키지 테스트 블레이드 및 반도체 패키지 테스트 장치에 관한 것이다.
반도체 패키지는 낮은 전력 소모와 빠른 구동 속도를 위해 고집적, 고용량, 고속도화 방향으로 개발의 초점이 맞추어져 개발 경쟁이 가속화되고 있다. 이와 같은 반도체 패키지의 양불 검사를 위해 소켓이 실장된 소켓 보드를 소켓보드 고정 지그를 통해 고정시킨 다음 소켓 보드에 실장된 소켓과 반도체 패키지의 전기적인 접촉을 통해 불량을 판정할 수 있는 방법이 제공되고 있다. 전술한 바와 같은 반도체 패키지의 양불 검사는 푸셔(pusher)를 포함하는 테스트 핸들러를 사용하는데, 푸셔를 이용하여 반도체 패키지를 소켓에 가압하는 방법을 사용하고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는, 반도체 패키지의 양불 검사시 핸들러 푸셔와 반도체 패키지 사이에 유입될 수 있는 이물질로 인한 반도체 패키지의 파손을 방지할 수 있는 반도체 패키지 테스트 블레이드 및 반도체 패키지 테스트 장치를 제공하려는데 있다.
상기 과제를 해결하기 위하여 본 발명의 기술적 사상은 반도체 패키지 테스트용 가압 장치의 하단부에 형성되고, 반도체 패키지와 접촉하는 제1 면 및 상기 제1 면과 반대되는 방향으로 상기 제1 면의 하면 레벨보다 높은 레벨을 갖도록 움푹 패인 홈을 구비하는 블레이드 바디; 상기 블레이드 바디의 중심부를 관통하고, 상기 반도체 패키지를 진공으로 흡착하여 파지하는 진공 흡착 피커; 및 상기 홈의 바닥면인 제2 면에 접하여 형성되는 연성 실리콘층을 포함하고, 상기 연성 실리콘 판의 최하면의 레벨은 상기 제1 면의 최하면의 레벨과 실질적으로 동일한 것을 특징으로 하는 반도체 패키지 테스트 블레이드를 제공한다.
본 발명의 일 실시예에 있어서, 상기 연성 실리콘층은 경도 1 내지 10의 연성 실리콘으로 이루어지는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 연성 실리콘층은 상기 반도체 패키지에 포함된 반도체 칩의 상면을 덮도록 상기 반도체 칩의 평면적보다 큰 평면적을 갖는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 연성 실리콘층의 평면적의 크기는 상기 블레이드 바디의 평면적의 크기보다 작은 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 제1 면의 레벨과 상기 연성 실리콘층의 최하면의 레벨은 실질적으로 동일한 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 진공 흡착 피커의 최하면의 레벨과 상기 연성 실리콘층의 최하면의 레벨은 실질적으로 동일하고, 상기 반도체 패키지의 상면과 접촉하는 면이 단차없이 평평한 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 제1 면은 상기 블레이드 바디를 중심으로 상기 제2 면보다 외곽부에 형성되는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 진공 흡착 피커의 하면은 원형의 단면을 갖고, 상기 연성 실리콘층의 하면은 상기 진공 흡착 피커와 동일한 중심을 갖는 동심원 형태의 단면을 갖는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 진공 흡착 피커의 하면은 원형의 단면을 갖고, 상기 연성 실리콘층의 하면은 상기 진공 흡착 피커를 둘러싸는 사각의 단면을 갖는 것을 특징으로 한다.
상기 과제를 해결하기 위하여 본 발명의 기술적 사상은 또한, 반도체 패키지를 흡착하여 파지하는 복수의 진공 흡착 피커; 상기 복수의 진공 흡착 피커 각각을 둘러싸고, 서로 이격되어 일렬로 배치되는 복수의 테스트 블레이드; 및 상기 반도체 패키지와 접촉하는 상기 복수의 테스트 블레이드의 제1 면에 형성되는 연성 실리콘층;을 포함하는 반도체 패키지 테스트 장치를 제공한다.
본 발명의 일 실시예에 있어서, 상기 제1 면의 외곽부에 형성되는 돌출부를 더 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 돌출부의 하면 레벨은 상기 연성 실리콘층의 하면 레벨과 실질적으로 동일한 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 테스트 핸들러와 연결되고, 상기 복수의 테스트 블레이드의 제1 면에 반대되는 제2 면에 접하여 연결되는 푸셔 블록(Pusher block)을 더 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 복수의 테스트 블레이드는 8개가 일렬로 나열된 어래이 형태를 구성하는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 복수의 테스트 블레이드는 8개의 테스트 블레이드가 일렬로 나열된 제1 어래이 및 8개의 테스트 블레이드가 일렬로 나열된 제2 어래이를 포함하고, 상기 제1 어래이와 상기 제2 어래이는 인접하여 배치되는 것을 특징으로 한다.
본 발명의 기술적 사상에 의한 반도체 패키지 테스트 블레이드 및 반도체 패키지 테스트 장치는 핸들러 푸셔를 사용하여 반도체 패키지의 양불 검사시 반도체 패키지와 핸들러 푸셔 사이에 이물질이 유입되는 경우 발생할 수 있는 반도체 패키지의 손상 또는 파손을 방지할 수 있다. 따라서, 반도체 패키지의 손상에 따른 불량을 방지하여 비용을 절감할 수 있다. 또한, 반도체 패키지의 불량 발생시 불량 선별을 위한 작업 손실을 방지할 수 있어 양불 검사 작업의 효율성을 높일 수 있다.
도 1은 본 발명의 기술적 사상에 의한 반도체 패키지의 양불 검사 단계를 순차적으로 도시한 순서도이다.
도 2는 본 발명의 기술적 사상에 의한 반도체 패키지 테스트 핸들러 구조를 개략적으로 도시한 개념도이다.
도 3은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 패키지 테스트 장치의 일부 구성 요소를 확대하여 도시한 사시도이다.
도 4는 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 패키지 테스트 장치의 단면도이다.
도 5는 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 테스트 블레이드의 단면도이다.
도 6은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 테스트 블레이드의 저면도이다.
도 7은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 패키지 테스트 장치의 일부 구성 요소를 확대하여 도시한 사시도이다.
도 8은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 테스트 장치의 단면도이다.
도 9 및 도 10은 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 테스트 장치의 저면도들이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시 예들에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 과장되거나 축소될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "상에" 있다거나 "접하여" 있다고 기재된 경우, 다른 구성 요소에 상에 직접 맞닿아 있거나 또는 연결되어 있을 수 있지만, 중간에 또 다른 구성 요소가 존재할 수 있다고 이해되어야 할 것이다. 반면, 어떤 구성 요소가 다른 구성 요소의 "바로 위에" 있다거나 "직접 접하여" 있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 등도 마찬가지로 해석될 수 있다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.
어떤 구성 요소의 "상면", "상부", "상단부", "하면", "하부" 또는 "하단부"로 기재된 경우, 구성 요소가 도면에 도시된 방향을 기준으로 이해되어야 할 것이다. 예를 들어, "상면", "상부" 등의 표현은 구성 요소가 도시된 방향의 윗 방향으로 이해되어야 하고, "하면", "하부" 등의 표현은 구성 요소가 도시된 방향의 아래 방향으로 이해되어야 할 것이다.
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 기술적 사상에 의한 반도체 패키지 테스트 핸들러(10)를 사용하는 반도체 패키지의 양/불 검사 단계를 순차적으로 도시한 순서도이고, 도 2는 상기 반도체 패키지 테스트 핸들러(10)의 일부 구성 요소를 개략적으로 도시한 개념도이다. 도 2에서 상기 반도체 패키지 테스트 핸들러(10)에 포함된 구성 요소들은 설명의 편의를 위해 도식화되어 일부 구성 요소가 실제의 형태와 달리 생략되거나 과장되어 도시될 수 있다.
도 1 및 도 2를 참조하면, 상기 반도체 패키지 테스트 핸들러(10)는 반도체 패키지를 테스트 장치와 전기적으로 연결시키기 위하여 반도체 패키지를 로딩(loading)하고, 로딩된 반도체 패키지를 테스트 장치와 전기적으로 연결시켜 자동 검사를 수행하고, 상기 검사 결과에 따라 반도체 패키지의 양/불 여부를 분류하고, 분류가 완료된 반도체 패키지를 외부로 언로딩(unloading)시키는 일종의 자동 검사 로봇이다. 상기 반도체 패키지 테스트 핸들러(10)를 사용한 반도체 패키지의 양/불 검사 방법은 제1 이송 장치에 의해 로딩 트레이(1)에 담겨진 반도체 패키지가 소킹 챔버(2)로 이송되는 단계(A1), 제2 이송 장치에 의해 상기 소킹 챔버(2)에 위치된 반도체 패키지가 인풋 셔틀(3)로 이송되는 단계(A2), 상기 인풋 셔틀(3)에 담겨진 반도체 패키지가 검사 챔버(T)로 이송되는 단계(A3), 가압 장치에 의해 반도체 패키지가 테스트 소켓(4)에 실장되는 단계(A4), 상기 테스트 소켓(4)에서 반도체 패키지의 양/불 검사가 수행되는 단계(A5), 상기 가압 장치에 의해 반도체 패키지가 아웃풋 셔틀(5)로 이송되는 단계(A6), 제3 이송 장치에 의해 반도체 패키지가 언로딩 버퍼(6)로 이송되는 단계(A7) 및 제4 이송 장치에 의해 반도체 패키지가 언로딩 트레이로 이송되는 단계(A8)를 포함할 수 있다. 상기 제1 이송 장치 내지 제4 이송 장치는 각각 서로 다른 이송 장치일 수 있다. 상기 제1 이송 장치 내지 제4 이송 장치는 반도체 패키지를 파지하고, 내려놓을 수 있는 픽 앤 플레이스 장치(pick and place equipment)일 수 있다. 설명의 편의를 위해 상기 제1 이송 장치 내지 제4 이송 장치의 도시는 생략한다.
반도체 패키지 테스트 핸들러(10)는 로딩 트레이(1), 소킹 챔버(2), 인풋 셔틀(3), 테스트 소켓(4), 아웃풋 셔틀(5), 언로딩 버퍼(6) 및 언로딩 트레이(7)를 포함할 수 있다.
로딩 트레이(loading tray, 1)는 검사 대상이 되는 복수의 반도체 패키지가 담겨질 수 있다. 상기 로딩 트레이(1)는 상기 복수의 반도체 패키지가 매트릭스(matrix) 형태로 담겨지는 운반 및 취급 도구로서, 사용자에서 반도체 패키지를 전달할 때 사용되는 커스토머 트레이(customer tray)와 반도체 패키지와 테스터를 연결하기 위해 핸들러 내부에서만 사용되는 테스트 트레이(test tray)가 있다. 상기 로딩 트레이(1)는 제1 이송 장치에 연결되어 소킹 챔버(2)로 이송될 수 있다(A1).
소킹 챔버(soaking chamber, 2)에서는 로딩 트레이(1)로부터 이송받은 테스트 트레이를 정해진 온도조건에서 일정시간 동안 에이징(aging)시키는 공정이 수행될 수 있다. 상기 소킹 챔버(2)는 고온 혹은 저온에서 반도체 패키지에 대한 전기적 특성을 검사할 때 사용된다. 상기 소킹 챔버(2)는 반도체 패키지를 고온으로 가열하는 가열판(hot plate)을 포함할 수 있다. 상기 소킹 챔버(2)를 거친 반도체 패키지는 제2 이송 장치에 연결되어 인풋 셔틀(3)로 이송될 수 있다(A2).
인풋 셔틀(input shuttle, 3)에 담겨진 반도체 패키지는 양/불 검사가 수행되는 테스트 챔버(T)로 이송될 수 있다(A3). 상기 테스트 챔버(T)는 테스트 소켓(test socket, 4)을 포함할 수 있다. 상기 인풋 셔틀(3)에는 각각 8개로 이루어진 두 개의 어래이를 통해 총 16개의 반도체 패키지가 담겨질 수 있다. 다만, 상기 인풋 셔틀(3)에 담겨질 수 있는 반도체 패키지가 16개로 한정되는 것은 아니고, 한 개 이상의 복수개의 반도체 패키지가 담겨질 수 있다. 상기 인풋 셔틀(3)에 담겨진 반도체 패키지는 반도체 패키지 테스트 핸들러(10)와 연결되는 가압 장치에 의해 상기 테스트 소켓(4)에 실장될 수 있다(A4). 상기 테스트 소켓(4)은 반도체 패키지의 전기적 특성 검사를 포함하는 양/불 검사를 수행할 수 있다(A5). 상기 테스트 소켓(4)은 한번에 총 16개의 반도체 패키지의 양/불 검사를 수행할 수 있다. 다만, 상기 테스트 소켓(4)이 한번에 수행할 수 있는 양/불 검사의 반도체 패키지 수가 16개로 한정되는 것은 아니다. 상기 테스트 소켓(4)은 전술한 반도체 패키지의 양/불 검사를 수행하는 테스트 헤드와 연결될 수 있다. 상기 테스트 소켓(4)에서 양/불 검사가 수행된 반도체 패키지는 아웃풋 셔틀(5)로 이송되어 상기 테스트 챔버(T)의 외부로 배출될 수 있다(A6).
아웃풋 셔틀(5)에 담겨진 반도체 패키지는 제3 이송 장치에 의해 언로딩 버퍼(unloading buffer, 6)로 이송될 수 있다(A7). 상기 아웃풋 셔틀(5)에는 인풋 셔틀(3)과 마찬가지로 총 16개의 반도체 패키지가 담겨질 수 있다. 다만, 상기 아웃풋 셔틀(5)에 담겨질 수 있는 반도체 패키지의 수가 16개로 한정되는 것은 아니다. 상기 언로딩 버퍼(6)는 양/불 검사가 완료된 반도체 패키지를 상온에서 일정 시간 에이징하는 공정을 수행할 수 있다.
상기 언로딩 버퍼(6)를 통과한 반도체 패키지는 제4 이송 장치에 의하여 언로딩 트레이(unloading tray, 7)로 이송될 수 있다(A8).
전술한 반도체 패키지 양/불 검사 방법 중 가압 장치에 의해 반도체 패키지가 테스트 소켓(4)에 실장되는 단계(A4)는 반도체 패키지 테스트 핸들러(10)와 연결되어 있는 가압 장치(pusher)가 상기 반도체 패키지를 진공으로 흡착하여 파지한 후, 상기 반도체 패키지를 상기 테스트 소켓(4)에 내려놓는 과정으로 수행될 수 있다. 상기 가압 장치의 하단부에는 테스트 블레이드(100, 도 3 참조)가 형성될 수 있는데, 상기 테스트 블레이드(100)는 금속성 물질로 이루어질 수 있는바, 가압 장치에 의해 가해진 압력으로 반도체 패키지가 손상 또는 파손되는 경우가 발생할 수 있다.
도 3은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 패키지 테스트 핸들러(10)의 일부 구성 요소들을 확대하여 도시한 사시도이다.
도 3을 참조하면, 상기 반도체 패키지 테스트 핸들러(10)는 테스트 블레이드(100), 상기 반도체 패키지 테스트 핸들러(10)와 연결되고, 하단부에 상기 테스트 블레이드(100)가 형성되는 푸셔 블록(200) 및 소켓 구조체(300)를 포함할 수 있다. 상기 소켓 구조체(300)는 도 2에 도시된 테스트 소켓(4)과 동일한 구성 요소일 수 있다.
테스트 블레이드(100)는 진공 흡착 피커(110), 상기 진공 흡착 피커(110)의 측면부를 둘러싸도록 형성되는 블레이드 바디(120) 및 상기 블레이드 바디(120)가 반도체 패키지(1000)와 접하는 면에 형성되는 연성 실리콘층(130)을 포함할 수 있다. 상기 테스트 블레이드(100)는 푸셔 블록(200)의 하단부에 형성된 것으로, 상기 반도체 패키지(1000)의 상면에 압력을 가하여 소켓 구조체(300)에 실장시키는 가압부일 수 있다.
블레이드 바디(120)는 육면체 형상을 가질 수 있다. 다만, 상기 블레이드 바디(120)의 형상이 육면체로 제한되는 것은 아니고, 원기둥, 다각 기둥을 포함하는 다양한 형상을 가질 수 있다. 상기 블레이드 바디(120)의 평면적은 반도체 패키지(1000)의 상면보다 크고, 소켓 기판(320)과 실질적으로 동일할 수 있다. 상기 블레이드 바디(120)의 하면의 레벨은 단차 없이 평평하게 형성될 수 있다. 상기 블레이드 바디(120)는 알루미늄(Al), 구리(Cu), 니켈(Ni), 텅스텐(W), 주석(Sn), 은(ag) 또는 금(Au)을 포함하는 금속성 물질로 이루어질 수 있다. 본 발명의 일 실시예에서, 상기 블레이드 바디(120)는 알루미늄으로 이루어질 수 있다.
상기 블레이드 바디(120)의 중심부에는 상기 블레이드 바디(120)를 관통하는 진공 흡착 피커(110)가 형성될 수 있다. 상기 진공 흡착 피커(110)는 진공 통로(112, 도 4 참조) 및 흡착 헤드(114, 도 4 참조)를 포함할 수 있다. 상기 진공 흡착 피커(110)는 반도체 패키지(1000)의 상면에 접촉하여 상기 반도체 패키지(1000)를 진공으로 흡착하여 파지할 수 있다. 상기 진공 흡착 피커(110)의 하면은 원형의 단면을 가질 수 있다.
블레이드 바디(120)의 하면부에는 연성 실리콘층(130)이 형성될 수 있다. 상기 연성 실리콘층(130)은 진공 흡착 피커(110)를 중심으로 상기 진공 흡착 피커(110)를 둘러싸도록 형성될 수 있다. 상기 연성 실리콘층(130)은 상기 진공 흡착 피커(110)와 동일한 중심을 갖는 동심원 형태의 단면을 가질 수 있다. 본 발명의 일 실시예에서, 상기 연성 실리콘층(130)은 상기 진공 흡착 피커(110)의 주위를 둘러싸는 도넛 형상으로 형성될 수 있다.
상기 연성 실리콘층(130)의 평면적은 반도체 패키지(1000)의 평면적보다는 작고, 상기 반도체 패키지(1000)에 포함되는 반도체 칩(1100)의 평면적보다는 클 수 있다. 상기 연성 실리콘층(130)은 푸셔 블록(200)에 의해 상기 반도체 패키지(1000)의 상면 및 상기 반도체 칩(1100)의 상면과 접하여 상기 반도체 패키지(1000)를 소켓 구조체(300)와 접촉되게 할 수 있다. 이 경우, 상기 연성 실리콘층(130)은 상기 반도체 칩(1100)의 상면 전부를 덮을 수 있다.
상기 연성 실리콘층(130)은 연질의 물질로 이루어질 수 있다. 예를 들어, 상기 연성 실리콘층(130)은 연성 실리콘, 연질의 실리콘 고무, 폴리 우레탄, 폴리머, 합성 수지제를 포함하는 연질 물질 중 어느 하나로 이루어질 수 있다. 본 발명의 일 실시예에서, 상기 연성 실리콘층(130)은 경도 1 내지 10의 연성 실리콘으로 이루어질 수 있다.
테스트 블레이드(100)의 상면에는 푸셔 블록(200)이 연결될 수 있다. 상기 푸셔 블록(200)은 반도체 패키지 테스트 핸들러(10)와 연결되고, 상기 반도체 패키지 테스트 핸들러(10)에 포함되는 모터에 의해 상하로 승강할 수 있다. 상기 푸셔 블록(200)이 승강함에 따라 상기 테스트 블레이드(100)도 승강할 수 있고, 상기 테스트 블레이드(100)가 반도체 패키지(1000)와 접촉되어 상기 반도체 패키지(1000)를 소켓 구조체(300)에 실장할 수 있다.
소켓 구조체(300)는 검사용 포고 핀(pogo-pin, 310), 소켓 기판(320), 소켓 몸체부(330) 및 테스트 보드(340)를 포함할 수 있다. 상기 소켓 몸체부(330)는 테스트 블레이드(100)의 외형과 대응되는 형상을 가질 수 있다. 즉, 상기 테스트 블레이드(100)가 푸셔 블록(200)에 의해 하강하여 상기 소켓 구조체(300)에 접촉될 때, 상기 소켓 몸체부(330)는 상기 테스트 블레이드(100)의 외측면을 감싸도록 형성될 수 있다(도 4 참조). 상기 소켓 기판(320)의 평면적의 크기는 상기 테스트 블레이드(100)의 평면적의 크기와 실질적으로 동일할 수 있다. 상기 검사용 포고 핀(310)은 반도체 패키지(1000)의 외부 접속 부재(1400)와 각각 접촉되어 연결되고, 상기 소켓 기판(320)을 통해 테스트 보드(340)와 연결될 수 있다.
소켓 구조체(300) 상에는 반도체 패키지(1000)가 실장될 수 있다. 상기 반도체 패키지(1000)는 푸셔 블록(200)에 연결된 테스트 블레이드(100)에 의해 상기 소켓 구조체(300) 방향으로 가압될 수 있다. 상기 반도체 패키지(1000)는 반도체 칩(1100), 기판(1200), 몰딩 부재(1300) 및 외부 접속 부재(1400)를 포함할 수 있다. 상기 반도체 패키지(1000)에 대한 상세한 설명은 도 4에서 후술하도록 한다.
도 4는 도 3에 도시된 반도체 패키지 테스트 핸들러(10)의 A - A’ 선단면도이다.
도 4를 참조하면, 푸셔 블록(200)이 하강하여 반도체 패키지(1000)를 소켓 구조체(300)에 실장할 수 있다. 상기 푸셔 블록(200)의 하단부에 형성되는 테스트 블레이드(100)의 하면부는 상기 반도체 패키지(1000)의 상면에 접촉되고, 상기 반도체 패키지(1000)를 가압할 수 있다. 소켓 몸체부(330)는 상기 테스트 블레이드(100)에 대응되는 형상을 가질 수 있다. 즉, 상기 테스트 블레이드(100)가 상기 소켓 몸체부(330)를 향해 하강될 때, 상기 소켓 몸체부(330)는 상기 테스트 블레이드(100)의 측면부에 밀착되어 감싸도록 형성될 수 있다.
흡착 헤드(114)의 하면, 블레이드 바디(120)의 하면 및 연성 실리콘층(130)의 하면의 레벨은 모두 실질적으로 동일하여, 상기 테스트 블레이드(100)의 반도체 패키지(1000)와 접촉되는 하면부는 단차없이 평평하게 형성될 수 있다. 이에 대한 상세한 설명은 도 5에서 후술하도록 한다.
상기 반도체 패키지(1000)는 반도체 칩(1100), 기판(1200), 몰딩 부재(1300) 및 외부 접속 부재(1400)를 포함할 수 있다. 상기 기판(1200)은 상부층(1210), 몸체층(1220), 하부층(1230), 상부 패드(1240) 및 하부 패드(1250)를 포함할 수 있다. 상기 기판(1200) 상에는 반도체 칩(1100)이 실장될 수 있다. 상기 반도체 칩(1100)은 반도체 소자(1110) 및 접속 단자(1120)를 포함할 수 있다. 상기 반도체 칩(1100)은 마이크로 프로세서(Micro processor)일 수 있고, 예컨대 중앙처리장치(Central Processing Unit, CPU), 컨트롤러(Controller), 또는 주문형 반도체(Application Specific Integrated Circuit, ASIC) 등일 수 있다. 일부 실시예에서 상기 제1 반도체 칩(1100)은 모바일 폰, 또는 스마트 폰에 사용되는 AP(Application Processor)일 수 있다. 상기 반도체 칩의 상면은 몰딩 부재(1300)에 의해 덮이지 않고, 노출될 수 있다. 상기 외부 접속 부재(1400)는 기판(1200)의 하부 패드(1250)와 전기적 및/또는 물리적으로 연결될 수 있다.
상기 반도체 패키지(1000)는 푸셔 블록(200)의 하강 및 상기 푸셔 블록(200)의 하강으로 인한 테스트 블레이드(100)의 가압으로 인해 소켓 구조체(300)에 접촉되어 실장될 수 있다. 상기 반도체 패키지(1000)의 외부 접속 부재(1400)는 상기 소켓 구조체(300)의 검사용 포고 핀(310)과 전기적 및/또는 물리적으로 연결될 수 있다. 상기 외부 접속 부재(1400)는 하부 패드(1250)와 연결되고, 상기 하부 패드(1250)은 몸체층(1220)를 통해 상부 패드(1240)와 연결되며, 결과적으로 반도체 칩(1100)과 전기적으로 연결될 수 있다. 상기 검사용 포고 핀(310)이 상기 반도체 칩(1100)과 전기적으로 연결됨으로써, 소켓 구조체(300)는 상기 반도체 패키지(1000)의 전기적 특성 및 RF 시그널, 오디오 시그널을 포함하는 동작 특성을 검사하여 상기 반도체 패키지(1000)의 양/불 검사를 수행할 수 있다.
전술한 반도체 패키지(1000)의 양/불 검사는, 푸셔 블록(200)이 하강하여 테스트 블레이드(100)가 상기 반도체 패키지(1000)의 상면에 압력을 가하는바, 상기 반도체 패키지(1000)가 소켓 구조체(300)에 접하여 실장됨에 있어서, 상기 반도체 패키지(1000)의 손상 또는 파손을 발생될 수 있다. 예컨대, 테스트 블레이드(100)의 하면과 상기 반도체 패키지(1000)의 상면 사이에 이물질이 유입되는 경우 이물질이 상기 반도체 패키지(1000)에 압력을 주어 상기 반도체 패키지(1000)가 손상될 수 있다. 특히, 도 4에서 도시된 바와 같이, 반도체 칩(1100)이 노출된 경우 상기 반도체 패키지(1000)는 파손되어 불량으로 판정될 수 있다. 본 발명의 기술적 사상에 의한 테스트 블레이드(100) 및 상기 테스트 블레이드(100)를 포함하는 반도체 패키지 테스트 핸들러(10)는 상기 테스트 블레이드(100)의 하면에 연성 재질로 이루어진 연성 실리콘층(130)을 포함하여 상기 테스트 블레이드(100)와 반도체 패키지(1000) 사이에 이물질이 유입된 상태로 양/불 검사가 진행되더라도 상기 반도체 패키지(1000)에 가해지는 압력을 줄일 수 있다. 즉, 상기 테스트 블레이드(100)와 상기 반도체 패키지(1000) 사이에 이물질이 유입되더라도, 상기 연성 실리콘층(130)이 이물질을 흡수함으로써, 상기 반도체 패키지(1000)의 손상을 방지할 수 있다. 본 발명의 일 실시예에서, 상기 연성 실리콘층(130)은 경도 1 내지 10의 연성 실리콘 재질로 이루어질 수 있는바, 이물질이 유입되는 경우 상기 연성 실리콘층(130)에 변형이 일어나면서 이물질을 흡수할 수 있다. 푸셔 블록(200)이 상승하여 상기 테스트 블레이드(100)가 언로딩되어 상기 테스트 블레이드(100)와 상기 반도체 패키지(1000)가 다시 분리되는 경우에는 상기 연성 실리콘층(130)에 흡수되었던 이물질은 다시 외부로 배출될 수 있다. 따라서, 상기 연성 실리콘층(130)을 포함하는 테스트 블레이드(100)를 사용하여 반도체 패키지(1000)의 양/불 검사를 진행함으로써, 이물질 유입에 의한 상기 반도체 패키지(1000)의 파손 불량을 방지하여 비용을 절감할 수 있다. 또한, 상기 반도체 패키지(1000)의 불량 제품 선별을 위한 추가적인 작업을 방지할 수 있어, 공정 작업의 효율성을 높일 수 있다.
도 5는 본 발명의 기술적 사상에 의한 실시예에 따른 테스트 블레이드(100)의 단면도이다.
도 5를 참조하면, 진공 흡착 피커(110)는 상기 테스트 블레이드(100)의 중심부를 관통하여 형성될 수 있다. 상기 블레이드 바디(120)의 하면부에는 위를 향하는 방향으로 움푹 패인 홈이 형성될 수 있다. 상기 홈의 바닥면은 제2 면(S2)의 하면 레벨을 가질 수 있다. 즉, 상기 블레이드 바디(120)에는 제1 면(S1) 및 상기 제1 면(S1)과 반대되는 방향으로 상기 제1 면(S1)의 하면 레벨보다 높은 레벨을 갖는 제2 면(S2)이 형성될 수 있다. 상기 제1 면(S1)은 상기 블레이드 바디(120)의 하면부에서 상기 제2 면보다 외곽부에 형성될 수 있다. 상기 블레이드 바디(120)는 상기 홈을 기준으로 외곽부에 형성되는 돌출부(122)를 포함할 수 있다.
연성 실리콘층(130)은 상기 제2 면에 접하고 상기 제2 면으로 인해 형성된 공간을 채우도록 형성될 수 있다. 상기 연성 실리콘층(130)은 진공 흡착 피커(110)를 중심으로 서로 대칭되도록 형성될 수 있다. 상기 연성 실리콘층(130)의 최하면의 레벨(S3)은 제1 면(S1)의 하면 레벨과 실질적으로 동일할 수 있다. 상기 연성 실리콘층(130)의 최하면의 레벨(S3)은 흡착 헤드(114)의 최하면의 레벨(S4)과 실질적으로 동일할 수 있다. 다시 말하면, 테스트 블레이드(100)의 하면 레벨, 즉 블레이드 바디(120)의 제1 면(S1), 연성 실리콘층(130)의 최하면(S3), 흡착 헤드(114)의 최하면(S4)의 레벨은 모두 실질적으로 동일할 수 있다. 따라서, 상기 테스트 블레이드(100)의 하면, 즉 반도체 패키지(1000)의 상면과 접촉하는 면은 단차없이 평평하게 형성될 수 있다.
도 6은 본 발명의 기술적 사상에 의한 실시예에 따른 테스트 블레이드(100)의 저면도이다.
도 6을 참조하면, 상기 테스트 블레이드(100)의 하면에는 흡착 헤드(114)의 하면, 블레이드 바디(120)의 하면 및 연성 실리콘층(130)의 하면이 포함될 수 있다. 상기 흡착 헤드(114)의 하면은 원형을 단면을 가질 수 있다. 상기 연성 실리콘층(130)의 하면은 상기 흡착 헤드(114)와 동일한 중심을 갖는 동심원 형태의 단면을 가질 수 있다. 본 발명의 일 실시예에서, 상기 연성 실리콘층(130)은 상기 흡착 헤드(114)를 중심으로 상기 흡착 헤드(114)의 주위를 둘러싸는 도넛 형상을 가질 수 있다.
도 7은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 패키지 테스트 핸들러(10a)의 일부 구성 요소를 확대하여 도시한 사시도이다.
도 7을 참조하면, 상기 반도체 패키지 테스트 핸들러(10a)는 테스트 블레이드(102), 푸셔 블록(200) 및 소켓 구조체(300)를 포함할 수 있다. 상기 테스트 블레이드(102)를 제외한 상기 푸셔 블록(200) 및 상기 소켓 구조체(300)는 도 3에 도시된 것과 동일한 바, 중복되는 설명은 생략한다. 도 3에 도시된 반도체 패키지 테스트 핸들러(10)와 상기 반도체 패키지 테스트 핸들러(10a)의 차이점은 테스트 블레이드(102)의 형태이다. 이하, 상기 테스트 블레이드(102)의 형태 위주로 상세히 설명하기로 한다.
상기 테스트 블레이드(102)는 진공 흡착 피커(110), 상기 진공 흡착 피커(112)의 측면부를 둘러싸도록 형성되는 블레이드 바디(122) 및 상기 블레이드 바디(122)가 반도체 패키지(1000)와 접하는 면에 형성되는 연성 실리콘층(132)을 포함할 수 있다. 상기 테스트 블레이드(102)는 푸셔 블록(200)의 하단부에 형성된 것으로, 반도체 패키지(1000)의 상면에 압력을 가하여 소켓 구조체(300)에 실장시키는 가압부일 수 있다.
블레이드 바디(122)는 육면체 형상을 가질 수 있다. 상기 블레이드 바디(122)의 평면적은 반도체 패키지(1000)의 상면보다 크고, 소켓 기판(320)과 실질적으로 동일할 수 있다. 본 발명의 일 실시예에서, 상기 블레이드 바디(122)는 알루미늄(Al)으로 형성될 수 있다. 다만, 상기 블레이드 바디(122)의 재료가 알루미늄에 한정되는 것은 아니다.
상기 블레이드 바디(122)의 중심부에는 상기 블레이드 바디(122)를 관통하는 진공 흡착 피커(112)가 형성될 수 있다. 상기 진공 흡착 피커(112)는 도 3에 도시된 진공 흡착 피커(112)와 형태 및 재질이 동일한 바, 중복되는 설명은 생략한다.
블레이드 바디(122)의 하면부에는 연성 실리콘층(132)이 형성될 수 있다. 상기 연성 실리콘층(132)은 진공 흡착 피커(112)를 중심으로 상기 진공 흡착 피커(110)를 둘러싸도록 형성될 수 있다. 상기 연성 실리콘층(132)의 하면은 상기 진공 흡착 피커(112)를 둘러싸는 사각의 단면을 가질 수 있다. 상기 연성 실리콘층(132)은 블레이드 바디(122)의 하면 전체를 덮지 않고, 따라서, 상기 블레이드 바디(122)의 하면 일부는 노출될 수 있다. 상기 블레이드 바디(122)의 노출되는 하면 부분은 상기 연성 실리콘층(132) 보다 외곽부에 형성될 수 있다.
연성 실리콘층(132)의 평면적은 반도체 패키지(1000)의 평면적보다는 작고, 반도체 칩(1100)의 평면적보다는 클 수 있다. 따라서, 상기 연성 실리콘층(132)은 상기 반도체 칩(1100)의 상면 전부를 덮을 수 있다.
상기 연성 실리콘층(132)은 연질의 물질로 이루어질 수 있다. 예를 들어, 상기 연성 실리콘층(132)은 연성 실리콘으로 이루어질 수 있다. 상기 연성 실리콘층(132)의 재질은 도 3에 도시된 연성 실리콘층(130)과 동일한 바, 중복되는 설명은 생략한다.
도 8은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 패키지 테스트 핸들러(10b)의 일부 구성 요소의 단면도이다.
도 8을 참조하면, 상기 반도체 패키지 테스트 핸들러(10b)는 복수의 테스트 블레이드(100-1 내지 100-8), 푸셔 콘택 블록(202) 및 복수의 소켓 구조체(300-1 내지 300-8)을 포함할 수 있다. 상기 복수의 테스트 블레이드(100-1 내지 100-8)은 서로 소정 거리만큼 이격되어 형성될 수 있다. 상기 복수의 소켓 구조체(300-1 내지 300-8)는 서로 소정 거리만큼 이격될 수 있다.
복수의 테스트 블레이드(100-1 내지 100-8)은 제1 테스트 블레이드(100-1) 내지 제8 테스트 블레이드(100-8)을 포함하는 총 8개의 테스트 블레이드로 구성될 수 있다. 다만, 상기 복수의 테스트 블레이드(100-1 내지 100-8)가 8개의 테스트 블레이드로 한정되는 것은 아니고, 적어도 한 개 이상의 복수개로 구성될 수도 있다. 상기 복수의 테스트 블레이드(100-1 내지 100-8)은 일렬로 배치되어 어래이를 구성할 수 있다. 상기 복수의 테스트 블레이드(100-1 내지 100-8)은 도 3 내지 도 6에 도시된 테스트 블레이드(100)와 동일한 것일 수 있다. 따라서, 상기 테스트 블레이드(100)와 중복되는 설명은 생략한다.
복수의 테스트 블레이드(100-1 내지 100-8) 각각의 상면은 푸셔 콘택 블록(202)의 하단부에 연결될 수 있다. 상기 복수의 테스트 블레이드(100-1 내지 100-8)은 상기 푸셔 콘택 블록(202)을 통해 서로 일체로 연결될 수 있다. 상기 푸셔 콘택 블록(202)은 반도체 패키지 테스트 핸들러(10b)에 연결되어 상기 복수의 테스트 블레이드(100-1 내지 100-8)를 가압하여 복수의 반도체 패키지(1000-1 내지 1000-8)을 각각 복수의 소켓 구조체(300-1 내지 300-8)에 실장시킬 수 있다.
상기 푸셔 콘택 블록(202)에는 복수의 진공 흡착 피커(120-1 내지 120-8)와 연통되는 진공 통로(210)가 형성될 수 있다. 반도체 패키지 테스트 핸들러(10b)에서 발생되는 진공은 상기 진공 통로(210)를 통해 상기 진공 통로(210)와 연통되는 복수의 진공 흡착 피커(120-1 내지 120-8)에 진공을 전달하여 복수의 반도체 패키지(1000-1 내지 1000-8)을 흡착하여 파지할 수 있다.
복수의 소켓 구조체(300-1 내지 300-8)는 상기 복수의 테스트 블레이드(100-1 내지 100-8)에 대응하여 제1 소켓 구조체(300-1) 내지 제8 소켓 구조체(300-8)를 포함하는 총 8개의 소켓 구조체로 구성될 수 있다. 상기 제1 소켓 구조체(300-1)는 제1 테스트 블레이드(100-1)에 대응되고, 제2 소켓 구조체(300-2)는 제2 테스트 블레이드(100-2)에 대응되며, 제n 소켓 구조체는 제n 테스트 블레이드에 대응될 수 있다. 상기 복수의 소켓 구조체(300-1 내지 300-8)은 테스트 보드(342)에 연결될 수 있다.
상기 반도체 패키지 테스트 핸들러(10b)는 복수의 테스트 블레이드(100-1 내지 100-8)를 포함하고, 상기 복수의 테스트 블레이드(100-1 내지 100-8)를 연결하는 푸셔 콘택 블록(202)을 포함함으로써, 복수의 반도체 패키지(1000-1 내지 1000-8)를 동시에 복수의 소켓 구조체(300-1 내지 300-8)에 실장시킬 수 있다. 도 3 내지 도 6에 도시된 테스트 블레이드(100)와 마찬가지로, 상기 복수의 테스트 블레이드(100-1 내지 100-8) 각각은 연성 실리콘층(130-1 내지 130-8)을 포함하는바, 상기 복수의 테스트 블레이드(100-1 내지 100-8)가 상기 복수의 반도체 패키지(1000-1 내지 1000-8)를 가압하는 경우 이물질의 유입으로 인한 반도체 패키지의 파손 불량을 방지할 수 있다.
도 9는 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 패키지 테스트 핸들러(10c)의 저면도이다.
도 9를 참조하면, 상기 반도체 패키지 테스트 핸들러(10c)는 복수의 테스트 블레이드(100-1 내지 100-16)와 상기 복수의 테스트 블레이드(100-1 내지 100-16)이 연결되는 푸셔 콘택 블록(204)을 포함할 수 있다.
상기 복수의 테스트 블레이드(100-1 내지 100-16)는 제1 테스트 블레이드(100-1) 내지 제8 테스트 블레이드(100-8)를 포함하는 제1 어래이 및 제9 테스트 블레이드(100-9) 내지 제16 테스트 블레이드(100-16)를 포함하는 제2 어래이로 구성될 수 있다. 다만, 상기 복수의 테스트 블레이드(100-1 내지 100-16)가 8개로 구성되는 2개의 어래이로 한정되는 것은 아니고, 적어도 한 개 이상의 테스트 블레이드로 구성되는 복수의 어래이를 포함할 수도 있다. 상기 복수의 테스트 블레이드(100-1 내지 100-16)은 도 3 내지 도 6에 도시된 테스트 블레이드(100)와 동일한 것일 수 있다. 따라서, 상기 복수의 테스트 블레이드(100-1 내지 100-16)에 대해 상기 테스트 블레이드(100)와 중복되는 설명은 생략한다.
상기 반도체 패키지 테스트 블레이드(10c)는 8개의 테스트 블레이드로 구성된 2개의 어래이를 포함하여 푸셔 콘택 블록(204)을 통해 총 16개의 반도체 패키지를 동시에 소켓 구조체에 실장하고, 가압할 수 있다. 이는 도 2에 도시된 테스트 소켓(4)이 8개씩 2열로 구성된 것과 대응될 수 있다.
도 10은 본 발명의 기술적 사상에 의한 실시예에 따른 반도체 패키지 테스트 핸들러(10d)의 저면도이다.
도 10을 참조하면, 상기 반도체 패키지 테스트 핸들러(10d)는 복수의 테스트 블레이드(102-1 내지 102-16)와 상기 복수의 테스트 블레이드(102-1 내지 102-16)이 연결되는 푸셔 콘택 블록(206)을 포함할 수 있다.
상기 복수의 테스트 블레이드(102-1 내지 102-16)는 제1 테스트 블레이드(102-1) 내지 제8 테스트 블레이드(102-8)를 포함하는 제1 어래이 및 제9 테스트 블레이드(102-9) 내지 제16 테스트 블레이드(102-16)를 포함하는 제2 어래이로 구성될 수 있다. 상기 복수의 테스트 블레이드(102-1 내지 102-16)은 도 7에 도시된 테스트 블레이드(102)와 동일한 것일 수 있다. 따라서, 상기 복수의 테스트 블레이드(102-1 내지 102-16)에 대해 상기 테스트 블레이드(102)와 중복되는 설명은 생략한다.
상기 반도체 패키지 테스트 핸들러(10d)가 도 9에 도시된 반도체 패키지 테스트 핸들러(10c)와 대비하여 가진 차이점은 복수의 테스트 블레이드(102-1 내지 102-16)의 형태이다. 따라서, 상기 복수의 테스트 블레이드(102-1 내지 102-16)의 형태에 관한 설명은 도 7을 참고하고, 상기 반도체 패키지 테스트 핸들러(10d)에 대해 도 9에 도시된 반도체 패키지 테스트 핸들러(10c)와 중복되는 설명은 생략한다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해되어야만 한다.
1: 로딩 트레이, 2: 소킹 챔버, 3: 인풋 셔틀, 4: 테스트 소켓, 5: 아웃풋 셔틀, 6: 언로딩 버퍼, 7: 언로딩 트레이, 10: 반도체 패키지 테스트 핸들러, 100: 테스트 블레이드, 110: 진공 흡착 피커, 112: 진공 흡착 피커, 114: 흡착 헤드, 120: 블레이드 바디, 122: 블레이드 바디, 130: 연성 실리콘층, 200: 푸셔 블록, 202: 푸셔 콘택 블록, 210: 진공 통로, 300: 소켓 구조체, 310: 검사용 포고 핀, 320: 소켓 기판, 330: 소켓 몸체부, 340: 테스트 보드, 1000: 반도체 패키지, 1100: 반도체 칩, 1110: 반도체 소자, 1120: 접속 단자, 1200: 기판, 1210: 상부층, 1220: 몸체층, 1230: 하부층, 1240: 상부 패드, 1250: 하부 패드, 1300: 몰딩 부재, 1400: 외부 접속 부재

Claims (10)

  1. 반도체 패키지 테스트용 가압 장치의 하단부에 형성되고, 반도체 패키지와 접촉하는 제1 면 및 상기 제1 면과 반대되는 방향으로 상기 제1 면의 하면 레벨보다 높은 레벨을 갖도록 움푹 패인 홈을 구비하는 블레이드 바디;
    상기 블레이드 바디의 중심부를 관통하고, 상기 반도체 패키지를 진공으로 흡착하여 파지하는 진공 흡착 피커; 및
    상기 홈의 바닥면인 제2 면에 접하여 형성되는 연성 실리콘층을 포함하고,
    상기 연성 실리콘 판의 최하면의 레벨은 상기 제1 면의 최하면의 레벨과 실질적으로 동일한 것을 특징으로 하는 반도체 패키지 테스트 블레이드.
  2. 제1 항에 있어서,
    상기 연성 실리콘층은 경도 1 내지 10의 연성 실리콘으로 이루어지는 것을 특징으로 하는 반도체 패키지 테스트 블레이드.
  3. 제1 항에 있어서,
    상기 연성 실리콘층은 상기 반도체 패키지에 포함된 반도체 칩의 상면을 덮도록 상기 반도체 칩의 평면적보다 큰 평면적을 갖는 것을 특징으로 하는 반도체 패키지 테스트 블레이드.
  4. 제1 항에 있어서,
    상기 제1 면의 레벨과 상기 연성 실리콘층의 최하면의 레벨은 실질적으로 동일한 것을 특징으로 하는 반도체 패키지 테스트 블레이드.
  5. 제1 항에 있어서,
    상기 진공 흡착 피커의 최하면의 레벨과 상기 연성 실리콘층의 최하면의 레벨은 실질적으로 동일하고,
    상기 반도체 패키지의 상면과 접촉하는 면이 단차없이 평평한 것을 특징으로 하는 반도체 패키지 테스트 블레이드.
  6. 제1 항에 있어서,
    상기 제1 면은 상기 블레이드 바디를 중심으로 상기 제2 면보다 외곽부에 형성되는 것을 특징으로 하는 반도체 패키지 테스트 블레이드.
  7. 제1 항에 있어서,
    상기 진공 흡착 피커의 하면은 원형의 단면을 갖고,
    상기 연성 실리콘층의 하면은 상기 진공 흡착 피커와 동일한 중심을 갖는 동심원 형태의 단면을 갖는 것을 특징으로 하는 반도체 패키지 테스트 블레이드.
  8. 제1 항에 있어서,
    상기 진공 흡착 피커의 하면은 원형의 단면을 갖고,
    상기 연성 실리콘층의 하면은 상기 진공 흡착 피커를 둘러싸는 사각의 단면을 갖는 것을 특징으로 하는 반도체 패키지 테스트 블레이드.
  9. 반도체 패키지를 흡착하여 파지하는 복수의 진공 흡착 피커;
    상기 복수의 진공 흡착 피커 각각을 둘러싸고, 서로 이격되어 일렬로 배치되는 복수의 테스트 블레이드; 및
    상기 반도체 패키지와 접촉하는 상기 복수의 테스트 블레이드의 제1 면에 형성되는 연성 실리콘층;을 포함하는 반도체 패키지 테스트 장치.
  10. 제9 항에 있어서,
    상기 복수의 테스트 블레이드는 8개의 테스트 블레이드가 일렬로 나열된 제1 어래이 및 8개의 테스트 블레이드가 일렬로 나열된 제2 어래이를 포함하고,
    상기 제1 어래이와 상기 제2 어래이는 인접하여 배치되는 것을 특징으로 하는 반도체 패키지 테스트 장치.
KR1020140140163A 2014-10-16 2014-10-16 반도체 패키지 테스트 블레이드 및 이를 포함하는 반도체 패키지 테스트 장치 KR20160044975A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140140163A KR20160044975A (ko) 2014-10-16 2014-10-16 반도체 패키지 테스트 블레이드 및 이를 포함하는 반도체 패키지 테스트 장치
US14/687,205 US20160109512A1 (en) 2014-10-16 2015-04-15 Semiconductor package test blade and semiconductor package test apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140140163A KR20160044975A (ko) 2014-10-16 2014-10-16 반도체 패키지 테스트 블레이드 및 이를 포함하는 반도체 패키지 테스트 장치

Publications (1)

Publication Number Publication Date
KR20160044975A true KR20160044975A (ko) 2016-04-26

Family

ID=55748875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140140163A KR20160044975A (ko) 2014-10-16 2014-10-16 반도체 패키지 테스트 블레이드 및 이를 포함하는 반도체 패키지 테스트 장치

Country Status (2)

Country Link
US (1) US20160109512A1 (ko)
KR (1) KR20160044975A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230031635A (ko) * 2021-08-27 2023-03-07 (주)티에스이 반도체 패키지의 테스트 장치
KR20230106350A (ko) * 2022-01-06 2023-07-13 (주)티에스이 반도체 패키지의 테스트 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108469564B (zh) * 2017-02-23 2021-02-23 华邦电子股份有限公司 双吸嘴式转塔机台
US10972192B2 (en) 2018-05-11 2021-04-06 Teradyne, Inc. Handler change kit for a test system
US20240133948A1 (en) * 2022-10-19 2024-04-25 Advantest Corporation Magnetically retained replaceable chuck assembly for pick-and-hold test head unit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2544015Y2 (ja) * 1990-10-15 1997-08-13 株式会社アドバンテスト Ｉｃ試験装置
US5828224A (en) * 1994-03-18 1998-10-27 Fujitsu, Limited Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
JPH0983193A (ja) * 1995-09-13 1997-03-28 Matsushita Electric Ind Co Ltd 電子部品実装機の部品吸着ヘッド
US6364386B1 (en) * 1999-10-27 2002-04-02 Agilent Technologies, Inc. Apparatus and method for handling an integrated circuit
KR100395925B1 (ko) * 2001-08-01 2003-08-27 삼성전자주식회사 테스트 핸들러의 반도체 디바이스 로딩장치
US7106050B1 (en) * 2005-06-08 2006-09-12 Broadcom Corporation Apparatus for shielding a device under test from electromagnetic waves
KR101446724B1 (ko) * 2007-04-23 2014-10-07 한미반도체 주식회사 반도체 패키지용 흡착 패드
US7631912B2 (en) * 2007-07-31 2009-12-15 Evergreen Packaging Inc. Lifting device for a vacuum transfer system
US9377486B2 (en) * 2014-03-28 2016-06-28 Intel Corporation Thermal interface material handling for thermal control of an electronic component under test

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230031635A (ko) * 2021-08-27 2023-03-07 (주)티에스이 반도체 패키지의 테스트 장치
KR20230106350A (ko) * 2022-01-06 2023-07-13 (주)티에스이 반도체 패키지의 테스트 장치

Also Published As

Publication number Publication date
US20160109512A1 (en) 2016-04-21

Similar Documents

Publication Publication Date Title
TWI430378B (zh) 用於固持待測裝置之設備
KR20160044975A (ko) 반도체 패키지 테스트 블레이드 및 이를 포함하는 반도체 패키지 테스트 장치
US7737710B2 (en) Socket, and test apparatus and method using the socket
US11226366B2 (en) Wafer inspection device and maintenance method for same
KR101214811B1 (ko) 전자부품 시험장치
US6287878B1 (en) Method of fabricating chip scale package
JP2016095141A (ja) 半導体デバイスの検査ユニット
JP2000065894A (ja) 電子部品の試験方法および電子部品試験装置
JP2011091262A (ja) プローバおよびプローブ検査方法
KR20120110612A (ko) 핸들러 트레이 및 이를 포함하는 테스트 시스템
KR100652417B1 (ko) 인-트레이(Ｉｎ-ｔｒａｙ) 상태의 반도체 패키지 검사장치및 검사방법
WO2010007653A1 (ja) ソケットガイド、ソケット、プッシャおよび電子部品試験装置
KR101969214B1 (ko) 소자 픽업 모듈 및 이를 구비하는 반도체 소자 테스트 장치
KR101350606B1 (ko) 인서트 조립체
KR100571512B1 (ko) 소잉소터장치의 반도체 패키지 이송방법 및 그 시스템
KR100640634B1 (ko) 반도체 패키지 검사장치 및 이를 이용한 검사방법
KR101105866B1 (ko) 멀티 스택 패키지용 검사 장치
KR102287237B1 (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
KR20230031755A (ko) 반도체 패키지의 테스트 장치
KR20140015902A (ko) 테스트 핸들러
US7420206B2 (en) Interposer, semiconductor chip mounted sub-board, and semiconductor package
KR101488492B1 (ko) 다이 테스트용 멀티소켓장치
KR101388246B1 (ko) 웨이퍼 수준 패키지의 테스트가 가능한 반도체 패키지 테스트용 소켓
TWI398638B (zh) A method of removing the electronic component, and a control program for carrying out the method
KR20230116135A (ko) 인라인 방식 제품 테스트 및 패키징 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid