KR20160044453A - 타이트한 피치의 전도성 층들을 가이드된 비아들과 접촉시키는 방법 및 구조 - Google Patents

타이트한 피치의 전도성 층들을 가이드된 비아들과 접촉시키는 방법 및 구조 Download PDF

Info

Publication number
KR20160044453A
KR20160044453A KR1020167000675A KR20167000675A KR20160044453A KR 20160044453 A KR20160044453 A KR 20160044453A KR 1020167000675 A KR1020167000675 A KR 1020167000675A KR 20167000675 A KR20167000675 A KR 20167000675A KR 20160044453 A KR20160044453 A KR 20160044453A
Authority
KR
South Korea
Prior art keywords
hardmask
layer
interconnect
hard mask
materials
Prior art date
Application number
KR1020167000675A
Other languages
English (en)
Other versions
KR102143907B1 (ko
Inventor
리차드 이. 쉔커
엘리엇 엔. 탄
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160044453A publication Critical patent/KR20160044453A/ko
Application granted granted Critical
Publication of KR102143907B1 publication Critical patent/KR102143907B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

장치는 회로 기판; 기판 상의 제1 면에 있는 제1 상호접속 층 및 기판 상의 상이한 제2 면에 있는 제2 상호접속 층; 및 제1 상호접속 층과 제2 상호접속 층을 분리시키는 하드마스크 층을 포함하고, 하드마스크 층은 상이한 하드마스크 물질들을 포함하는 교번하는 가이드 섹션들, 및 비아 가이드를 포함한다. 방법은 집적 회로 구조 상에 유전체 층을 형성하는 것; 유전체 층 내에 상호접속 라인들을 가지는 제1 상호접속 층을 형성하는 것; 유전체 층의 표면 상에 하드마스크 층을 형성하는 것 ― 하드마스크 층은 상호접속 라인들 위에 가이드 섹션들을 형성하는 교번하는 하드마스크 물질들을 포함함 ― ; 가이드 섹션들 중 하나 내에 비아 가이드를 형성하는 것; 및 비아 가이드를 통해 상호접속 라인들 중 하나에 전기적으로 접속된 하드마스크 가이드층 위에 제2 상호접속 층을 형성하는 것을 포함한다.

Description

타이트한 피치의 전도성 층들을 가이드된 비아들과 접촉시키는 방법 및 구조{METHOD AND STRUCTURE TO CONTACT TIGHT PITCH CONDUCTIVE LAYERS WITH GUIDED VIAS}
집적 회로 프로세싱.
현대의 집적 회로들은 전도성(예를 들어, 금속) 상호접속 층들을 사용하여 칩 상의 개별 디바이스들을 접속시키고 그리고/또는 디바이스(들)에 대해 외부에 있는 신호들을 송신 및/또는 수신한다. 공통적 타입들의 상호접속 층들은, 때때로 비아층들 또는 접촉층들이라 지칭되는, 비아들을 통한 상호접속들에 의한 다른 상호접속들(라인들)을 포함하는, 개별 디바이스들에 커플링된 구리 및 구리 합금 상호접속들(라인들)을 포함한다. 집적 회로가 유전체 물질들에 의해 분리된 다수의 레벨들의 상호접속들(예를 들어, 5개 또는 6개 레벨)을 가지는 것은 특이하지 않다.
그러나, 이러한 상호접속 층들 또는 라인들이더 작은 칩들에 대한 요구를 수용하기 위해 더 작은 피치들로(예를 들어, 더 좁게 그리고/또는 서로 더 가깝게) 제조됨에 따라, 바람직한 상호접속 층들에 맞춰 비아들을 적절하게 정렬하는 것이 더욱 더 어려워지고 있다. 특히, 제조 동안, 상호접속 층에 대한 비아 에지들 또는 그것이 접촉하는 라인의 위치는 자연스러운 제조 변경으로 인해 변경될 것이다. 그러나, 비아는 상이한 상호접속 층 또는 라인에 잘못 접속하지 않고, 요구되는 기반 상호접속 층에 대한 하나의 상호접속 층의 접속을 허용해야 한다. 비아가 잘못 정렬되어 잘못된 금속 특징들(예를 들어, 바람직하지 않은 상호접속 층)에 접촉하는 경우, 칩은 회로를 단락시켜 저하된 전기적 성능을 초래할 수 있다. 이러한 이슈를 다루는 한가지 해법은 비아 크기를 감소시키는 것이다(예를 들어, 비아를 더 좁게 만듬). 그러나, 비아 크기의 감소는 (더 높은 저항으로 인해) 저하된 성능, 및 비아 제조에서의 잠재적인 감소한 수율을 초래한다.
도 1은 기판 위에 형성된 유전체 층을 포함하는 회로 구조의 일부분의 개략적 단면 측면도를 도시한다.
도 2는 하드마스크 층이 도입된 도 1의 구조를 도시한다.
도 3은 하드마스크 층 상의 백본 물질의 형성에 후속하는 도 2의 구조를 도시한다.
도 4는 백본 물질 내에 하나 이상의 트렌치(trench)들을 정의하여 백본 구조를 형성하도록 패터닝된 포토레지스트 물질의 도입에 후속하는 도 3의 구조를 도시한다.
도 5는 백본 구조를 형성하기 위한 트렌치들의 개구에 후속하는 도 4의 구조를 도시한다.
도 6은 포토레지스트 물질의 제거에 후속하는 도 5의 구조를 도시한다.
도 7은 백본 구조 주위의 스페이서(spacer)들의 형성에 후속하는 도 6의 구조를 도시한다.
도 8은 하드마스크 층과 유전체 층 내의 개구들의 에칭에 후속하는 도 7의 구조를 도시한다.
도 9는 개구들을 상호접속 물질로 채우는 것에 후속하는 도 8의 구조를 도시한다.
도 10은 유전체 층 내에 상호접속 라인들을 형성하기 위한 상호접속 물질의 연마 및 리세싱(recessing)에 후속하는 도 9의 구조를 도시한다.
도 11은 하드마스크 층 내의 개구들을 하드마스크 물질로 채워 비아 가이드 섹션들의 세트를 형성하는 것에 후속하는 도 10의 구조를 도시한다.
도 12는 백본 구조의 제거 및 하드마스크 층과 기반 유전체 층 내의 개구들의 에칭에 후속하는 도 11의 구조를 도시한다.
도 13은 개구들을 상호접속 물질로 채우는 것에 후속하는 도 12의 구조를 도시한다.
도 14는 상호접속 물질을 연마 및 리세스 시켜 유전체 층 내에 상호접속 라인들을 형성하는 것에 후속하는 도 13의 구조를 도시한다.
도 15는 하드마스크 층 내의 개구들을 하드마스크 물질로 채워서 비아 가이드 섹션들의 또다른 세트를 형성하는 도 14의 구조를 도시한다.
도 16은 하드마스크 층 위의 유전체 층의 형성에 후속하는 도 15의 구조를 도시한다.
도 17은 유전체 층 위의 하드마스크 층의 형성에 후속하는 도 16의 구조를 도시한다.
도 18은 하드마스크 층의 패터닝에 후속하는 도 17의 구조를 도시한다.
도 19는 유전체 층 내의 상호접속 개구의 에칭에 후속하는 도 18의 구조를 도시한다.
도 20은 상호접속 개구 내의 하드마스크 층의 형성에 후속하는 도 19의 구조를 도시한다.
도 21은 상호접속 개구 내의 하드마스크 층의 패터닝에 후속하는 도 20의 구조를 도시한다.
도 22는 유전체 층 내의 비아 개구의 에칭에 후속하는 도 21의 구조를 도시한다.
도 23은 하드마스크 층 내의 개방 비아 가이드의 에칭에 후속하는 도 22의 구조를 도시한다.
도 24는 하드마스크 층들의 제거에 후속하는 도 23의 구조를 도시한다.
도 25는 상호접속 개구 내의 상호접속 층의 형성 및 상호접속 층을 비아 및 개방 비아 가이드를 통해 상호접속 라인들 중 하나에 접속시키는 것에 후속하는 도 24의 구조를 도시한다.
도 26은 도 24와 유사한, 비아 및 개방 비아 가이드를 통해 상호접속 라인들 중 하나에 접속된 대안적인 상호접속 층을 도시한다.
도 27은 개방 비아 가이드를 통해 상호접속 라인에 접속하는 상호접속 층의 또다른 실시예의 개략적 단면 측면도를 도시한다.
도 28은 개방 비아 가이드를 통해 상호접속 라인에 접속한 상호접속 층의 또다른 실시예의 개략적 단면 측면도를 도시한다.
도 29는 컴퓨팅 디바이스의 개략적 예시를 도시한다.
도 1은 기판 위에 형성된 유전체 층을 포함하는 회로 구조의 일부의 개략적 단면 측면도를 도시한다. 마이크로프로세서 칩과 같은 통상적인 집적 회로 구조는, 예를 들어, 층간 유전체(ILD; interlayer dielectric) 물질에 의해 서로 분리되는 다수의 상호접속 층들 또는 레벨들을 가질 수 있다. 도 1을 참조하면, 구조(100)는 그 위에 트랜지스터들을 포함하는 회로 디바이스들, 뿐만 아니라 디바이스들에 대한 상호접속들의 하나 이상의 레벨들을 가지는 웨이퍼 기판(예를 들어, 실리콘 웨이퍼의 일부분)일 수 있는 기판(102)을 포함한다. 본원에 기술된 기법들이 회로 디바이스들을 포함하는 디바이스들을 포함하는 집적 회로 내의 다양한 상호접속들 및 다른 상호접속들에 대해 사용될 수 있다는 점이 이해된다.
도 1에서 위에 놓인 기판(102)은 유전체 층(104)이다. 일 실시예에서, 유전체 층(104)은 ILD 층일 수 있다. 유전체 층(104)에 대한 대표적인 물질은, 예를 들어, 이산화 규소(SiO2)의 유전 상수보다 더 작은 유전 상수(k)를 가지는 물질(예를 들어, "낮은 k" 물질)이다. 대표적인 낮은 k 물질들은 폴리머들이라 지칭될 수 있으며, 당해 기술분야에 공지되어 있는, 규소, 탄소 및 산소를 포함하는 물질들을 포함한다. 일 실시예에서, 유전체 층(104)는 다공성이다.
도 2는 하드마스크 층이 도입된 도 1의 구조를 도시한다. 하드마스크 층(106)은 임의의 표준 반도체 프로세싱 기법에 따라 유전체 층(104) 위에 도포될 수 있다. 일 실시예에서, 하드마스크 층(106)은 유전체 물질이다. 대표적인 유전체 물질들은, 다양한 산화물, 질화물 및 탄화물, 예를 들어, 산화 규소, 산화 티타늄, 산화 하프늄, 산화 알루미늄, 산화질화물, 산화 지르코늄, 규산 하프늄, 산화 란타늄, 질화 규소, 질화 붕소, 비정질 탄소, 탄화 규소 및 다른 유사한 유전체 물질들을 포함할 수 있지만, 이에 제한되지 않는다. 일 실시예에서, 하드마스크 층(106)은, 예를 들어, 플라즈마 퇴적 프로세스(plasma deposition process)에 의해, 기반 유전체 층(104)에 대한 마스크로서의 역할을 할(후속하는 마스크 등록에서 사용되는 에너지로부터 유전체 물질의 원치 않는 수정을 방지할) 두께로 퇴적된다. 일 실시예에서, 대표적인 두께는 ILD의 전체 유전 상수에 크게 영향을 미치지 않지만(유전체 층 더하기 하드마스크 층(106)) 기껏해야 이러한 전체 유전 상수에 미미하게 영향을 줄 두께이다. 일 실시예에서, 대표적인 두께는 30 옹스트롬(Å) ± 20 Å 정도이다. 또다른 실시예에서, 대표적인 두께는 2 내지 5 나노미터(nm) 정도이다.
도 3은 하드마스크 층 상의 백본 물질의 형성에 후속하는 도 2의 구조를 도시한다. 백본 물질(108)은 하드마스크 층(106) 위에 한 층으로서 도포될 수 있다. 대표적인 백본 물질들은 폴리실리콘, 비정질 규소, 비정질 탄소, 질화 규소 및 게르마늄을 포함할 수 있지만 이에 제한되지 않는다.
도 4는 백본 물질 내에 하나 이상의 트렌치들을 정의하여 도 5에 도시된 바와 같은 백본 구조를 형성하도록 패터닝된 포토레지스트 물질의 유입에 후속하는 도 3의 구조를 도시한다. 포토레지스트 물질(109)은 백본 물질(108) 위에 패턴을 형성할 수 있으며, 이는 이후 백본 물질(108) 내의 패턴을 형성하기 위해 사용될 수 있다.
대표적으로, 도 5는 백본 물질(108) 내에 백본 패턴을 형성하도록 트렌치들의 개구에 후속하는 도 4의 구조를 도시한다. 백본 구조들(108A, 108B, 108C 및 108D)을 포함하는 백본 패턴은 임의의 표준 리소그래피 프로세싱 단계들을 사용하여 형성될 수 있다. 대안적으로, 에칭 또는 습식 클리닝 반도체 프로세싱 기법은 백본 구조들(108A-108D)을 형성하기 위해 사용될 수 있다. 도 5에 예시된 백본 구조들(108A-108C)은 때때로 맨드릴 구조(mandrel structure)라고 지칭되며, 하기에 더 상세히 기술될 바와 같이, 하드마스크 층(106) 내의 비아 가이드 섹션들의 형성을 용이하게 한다.
도 6은 포토레지스트 물질의 제거에 후속하는 도 5의 구조를 도시한다. 특히, 일단 백본 구조들(108A-108D)이 형성되면, 포토레지스트 물질(109)은 임의의 표준 반도체 프로세싱 제거 기법을 사용하여 제거된다. 대표적으로, 포토레지스트 물질(109)은 습식 또는 건식(플라즈마) 스트립핑(stripping) 기법에 의해 제거될 수 있다. 포토레지스트 물질(109)의 제거는, 하드마스크 층(106)의 일부들이 백본 구조들(108A-108D) 사이에 노출되도록, 하드마스크 층(106) 위에 놓인 백본 구조들(108A-108D)을 초래한다.
도 7은 백본 구조들 주위의 스페이서들의 형성에 후속하는 도 6의 구조를 도시한다. 스페이서들(110)은 백본 구조들(108A-108D)의 측면들을 따라 형성된 측면 스페이서들이다. 스페이서들(110)은 임의의 통상적인 스페이서 물질로, 그리고 임의의 표준 반도체 프로세싱 기법에 의해 형성될 수 있다. 대표적으로, 스페이서들(110)의 물질은 이산화 규소, 질화 규소 또는 비정질 규소를 포함할 수 있지만, 이에 제한되지 않는다. 스페이서들(110)은 백본 구조들(108A-108D)의 제거를 방지하는 동시에, 후속하는 프로세싱 단계들 동안 하드마스크 층(106) 내의 비아 가이드 섹션들 및 유전체 층(104) 내의 상호접속 라인들을 형성하기 위해 사용된 하드마스크 층(106)의 노출된 영역들을 제거하게 하는 역할을 한다.
도 8은 하드마스크 층과 유전체 층 내의 개구들의 에칭에 후속하는 도 7의 구조를 도시한다. 개구들(112A, 112B 및 112C)은 백본 구조들(108A-108D)과 이들의 연관된 스페이서들(110) 사이에 형성될 수 있다. 이러한 양상에서, 개구들(112A-112C)은 하드마스크 층(106)의 노출된 부분들 및 유전체 층(104)의 기반 부분들을 통해 형성된다. 일부 실시예들에서, 개구들(112A-112C)은 하드마스크 층(106)의 노출된 부분들과 유전체 층(104)의 일부분들의 제거를 허용하지만 스페이서들(110) 및 백본 구조들(108A-108D)을 제거하지 않는 선택적 건식 에칭 프로세싱 기법을 사용하여 형성된다. 개구들(112A-112C)은 도 9와 관련하여 더욱 상세히 논의될 바와 같이, 유전체 층(104) 내의 상호접속 라인들을 형성하기에 충분한 임의의 깊이를 가질 수 있다.
도 9는 개구들을 상호접속 물질로 채우는 것에 후속하는 도 8의 구조를 도시한다. 대표적으로, 도 8에 예시된 바와 같이, 개구들(112A-112C)은 유전체 층(104)을 통해 요구되는 깊이까지 형성된다. 일단 형성되면, 개구들(112A-112C)은 상호접속 물질(114)로 채워진다. 상호접속 물질(114)은 금속 물질과 같은 임의의 전도성 물질, 예를 들어, 구리, 알루미늄 또는 텅스텐일 수 있다.
도 10은 상호접속 물질을 연마 및 리세스 시켜 유전체 층 내에 상호접속 라인들을 형성하는 것에 후속하는 도 9의 구조를 도시한다. 대표적으로, 백본 구조들(108A-108D) 및 스페이서들(110)을 둘러싸는 상호접속 물질(114)의 일부분들은 임의의 표준 연마 기법을 사용하여 연마되고, 개구들(112A-112C) 내에 남아 있는 상호접속 물질(114)의 일부분들은 하드마스크 층(106) 아래에서 리세스 되어 유전체 층(104) 내에 제1 세트의 상호접속 라인들(114A, 114B 및 114C)을 형성한다. 일 실시예에서, 상호접속 물질(114)은 임의의 다른 물질들(예를 들어, 스페이서들(110), 백본 구조들(108A-108D) 및 하드마스크 층(106))의 에칭 없이, 상호접속 물질(114)을 선택적으로 에칭하도록 설계된 습식 에칭 프로세스를 이용하여 리세스 될 수 있다. 상호접속 라인들(114A-114C)은, 예를 들어, 구조(100)의 다른 면들 내의 다른 상호접속 층들 또는 라인들에 접속된 디바이스들에 그리고 디바이스들 사이에 접속을 제공하기 위해 사용된 유선 라인들일 수 있다.
도 11은 하드마스크 층 내의 개구들을 하드마스크 물질로 채워 비아 가이드 섹션들의 세트를 형성하는 것에 후속하는 도 10의 구조를 도시한다. 특히, 상호접속 라인들(114A-114C) 위에 남아 있는 개구들(112A-112C)의 일부가 하드마스크 물질로 채워진다. 하드마스크 물질은 후속적으로 스페이서들(110) 및 백본 구조들(108A-108D)과 함께 연마되어 하드마스크 층(106) 내에 제1 세트의 비아 가이드 섹션들(116A, 116B 및 116C)을 형성한다. 비아 가이드 섹션들(116A-116C)의 하드마스크 물질은 하드마스크 층(106)의 하드마스크 물질과는 상이한 하드마스크 물질이다. 대표적으로, 비아 가이드 섹션들(116A-116C)의 하드마스크 물질은 비아 가이드 섹션들(116A-116C)의 하드마스크 물질을 하드마스크 층(106)에 대해 선택적으로 에칭할 수 있게 하기 위해 하드마스크 층(106)의 물질과는 화학적으로 충분히 상이한 유전체 물질을 포함할 수 있다. 대표적인 유전체 물질들은, 다양한 산화물들, 질화물들 및 탄화물들, 예를 들어, 산화 규소, 산화 티타늄, 산화 하프늄, 산화 알루미늄, 산화질화물, 산화 지르코늄, 규산 하프늄, 산화 란타늄, 질화 규소, 질화 붕소, 비정질 탄소, 탄화 규소, 및 다른 유사한 유전체 물질들을 포함할 수 있지만, 이에 제한되지 않는다. 예를 들어, 비아 가이드 섹션들(116A-116C)의 물질은 산화 규소일 수 있고, 하드마스크 층(106)의 물질은 질화 규소일 수 있으며, 또는 그 역이 성립할 수 있다. 대안적으로, 하드마스크 층(106)이 높은-k 유전체 물질로 이루어진 경우, 비아 가이드 섹션들(116A-116C)의 유전체 물질은, 비아 가이드 섹션들(116A-116C)의 유전체 물질이 하드마스크 층(106)에 대한 물질과는 상이한 레이트로 또는 이에 배타적으로 에칭될 수 있도록, 낮은-k 유전체 물질(SiO2의 유전 상수보다 더 작은 유전 상수(k))일 수 있다. 일부 실시예들에서, 비아 가이드 섹션들(116A-116C)이 백본 구조들(108A-108D) 주위의 스페이서들(110)의 형성과 동시에 형성될 수 있도록 비아 가이드 섹션들(116A-116C)의 유전체 물질이 스페이서들(110)과 동일할 수 있다는 점이 또한 참작된다.
도 12는 하드마스크 층 및 기반 유전체 층에서의 백본 구조의 제거 및 개구들의 에칭에 후속하는 도 11의 구조를 도시한다. 대표적으로, 백본 구조들(108A-108D)의 나머지 부분들 및 백본 구조들(108A-108D) 아래에 놓인 하드마스크 층(106) 및 유전체 층(104)의 섹션들이 에칭되어 개구들(118A, 118B, 118C 및 118D)을 형성한다. 일부 실시예들에서, 백본 구조들(108A-108D), 하드마스크 층(106) 및 유전체 층(104)의 섹션들은 건식 에칭 반도체 프로세싱 기법을 사용하여 에칭된다. 대표적으로, 구조(100)는 에칭 스페이서들(110) 및 비아 가이드 섹션들(116A-116C)의 에칭 없이 백본 구조들(108A-108D), 하드마스크 층(106) 및 유전체 층(104)을 요구되는 깊이까지 에칭할 수 있는 반응성 기체들(예를 들어, 탄화불소, 산소, 염소 및/또는 삼염화붕소)의 플라즈마에 노출될 수 있다.
도 13은 개구들을 상호접속 물질로 채우는 것에 후속하는 도 12의 구조를 도시한다. 대표적으로, 도 13에 예시된 바와 같이, 개구들(118A-118D)은 유전체 층(104) 을 통해 요구되는 깊이까지 형성된다. 일단 형성되면, 개구들(118A-118D)은 상호접속 물질(120)로 채워진다. 상호접속 물질(120)은 실질적으로 도 9와 관련하여 이전에 논의된 상호접속 물질(114), 예를 들어, 구리, 알루미늄 또는 텅스텐과 동일할 수 있다.
도 14는 상호접속 물질을 연마 및 리세스 시켜 유전체 층 내에 상호접속 라인들을 형성하는 것에 후속하는 도 13의 구조를 도시한다. 상호접속 물질(120)은 임의의 표준 연마 기법을 사용하여 연마되고, 개구들(118A-118D) 내에 남아 있는 상호접속 물질(120)의 일부분들은 하드마스크 층(106) 아래로 리세스 되어 유전체 층(104) 내에 제2 세트의 상호접속 라인들(122A, 122B, 122C 및 122D)을 형성한다. 일 실시예에서, 상호접속 물질(120)은 임의의 다른 물질들(예를 들어, 스페이서들(110), 비아 가이드 섹션들(116A-116C) 및 하드마스크 층(106))의 에칭 없이 상호접속 물질(120)을 선택적으로 에칭하도록 설계된 습식 에칭 프로세스를 이용하여 리세스 될 수 있다. 상호접속 라인들(122A-122D)은, 예를 들어, 구조(100)의 다른 면들 내의 다른 상호접속 층들 또는 라인들에 접속된 디바이스들에 그리고 디바이스들 사이에 접속들을 제공하기 위해 사용된 유선 라인들일 수 있다. 상호접속 라인들(122A-122D)은 상호접속 라인들(114A-114C)과 유사한 크기 및 디멘젼들을 가질 수 있으며, 추가로, 상호접속 라인들(114A-114C)과 평행할 수 있다. 또한, 상호접속 라인들(122A-122D)의 피치 및 상호접속 라인들(114A-114C)은, 이들이 타이트한(tight) 피치를 가지는 것으로 간주되도록 상대적으로 작을 수 있다. 예를 들어, 상호접속 라인들(122A-122D) 및 상호접속 라인들(114A-114C)은 타이트한 피치를 가지는 것으로 간주될 수 있고, 여기서, 라인들 사이의 거리(D)는 80nm 미만이다.
도 15는 하드마스크 층 내의 개구들을 또다른 하드마스크 물질로 채워서 비아 가이드 섹션들의 또다른 세트를 형성하는 것에 후속하는 도 14의 구조를 도시한다. 특히, 상호접속 라인들(122A-122D) 위에 남아 있는 개구들(118A-118D)의 일부가 하드마스크 물질로 채워진다. 하드마스크 물질은 스페이서들(110)과 함께 후속적으로 연마되어 하드마스크 층(106) 내에 제2 세트의 비아 가이드 섹션들(124A, 124B, 124C 및 124D)을 형성한다. 비아 가이드 섹션들(124A, 124B, 124C 및 124D)의 하드마스크 물질은 제1 세트의 비아 가이드 섹션들(114A-114C) 및 하드마스크 층(106)의 하드마스크 물질과는 상이한 하드마스크 물질이다. 대표적으로, 제2 세트의 비아 가이드 섹션들(124A-124D)의 하드마스크 물질은 비아 가이드 섹션들(124A-124D)의 하드마스크 물질을 비아 가이드 섹션들(114A-114C) 및 하드마스크 층(106)에 대해 선택적으로 에칭할 수 있게 하도록 비아 가이드 섹션들(114A-114C) 및 하드마스크 층(106)의 물질과 화학적으로 충분히 상이한 유전체 물질을 포함할 수 있다. 대표적인 유전체 물질들은 다양한 산화물들, 질화물들 및 탄화물들, 예를 들어, 산화 규소, 산화 티타늄, 산화 하프늄, 산화 알루미늄, 산화질화물, 산화 지르코늄, 규산 하프늄, 산화 란타늄, 질화 규소, 질화 붕소, 비정질 탄소, 탄화 규소, 및 다른 유사한 유전체 물질들을 포함할 수 있지만, 이에 제한되지 않는다. 예를 들어, 하드마스크 층(106)이 산화 규소를 사용하여 형성되고 비아 가이드 섹션들(116A-116C)이 질화 규소를 포함하는 경우, 비아 가이드 섹션들(124A-124D)은 탄화 규소를 포함할 수 있다.
따라서, 도 15의 결과적인 구조(100)는 또다른, 상이한, 하드마스크 물질의 비아 가이드 섹션들(124A-124D)과 교번하는 하나의 하드 마스크 물질의 비아 가이드 섹션들(116A-116C)을 가지는 하드마스크 층(106)을 포함한다. 추가로, 비아 가이드 섹션들(116A-116C) 및 비아 가이드 섹션들(124A-124D) 각각은 비아 가이드 섹션들(116A-116C 및 124A-124D) 각각의 하드마스크 물질들과는 상이한 제3 하드마스크 물질, 소위, 하드마스크 층(106)의 하드마스크 물질에 의해 분리된다. 이러한 양상에서, 모두가 단일 하드마스크 층 내에 있는, 상이한 에칭 선택성들을 가지는 적어도 3개의 상이한 하드마스크 물질들을 가지는 하드마스크 층(106)이 형성된다. 적어도 3개의 상이한 하드마스크 물질들은, 동일한 하드마스크 물질들 중 어떠한 2개도 하드마스크 층(106) 내에서 서로 접촉하지 않도록, 하드마스크 층(106) 전반에 걸쳐 교번한다.
3개의 상이한 물질들이 하드마스크 층(106)에서 사용된 것으로서 기술되었지만, 하드마스크 층(106)은 상호접속 라인들(114A-114C) 및 상호접속 라인들(122A-122D)의 피치에 따라 더 많거나 더 적은 물질들을 포함할 수 있다. 특히, 교번하는 비아 가이드 섹션들(116A-116C) 및 비아 가이드 섹션들(124A-124D) 각각은 각자, 상호접속 라인들(114A-114C) 및 상호접속 라인들(122A-122D) 위에 정렬된다. 따라서, 비아 가이드 섹션들(116A-116C) 및 비아 가이드 섹션들(124A-124D)은 기반 상호접속 라인들(114A-114C) 및 상호접속 라인들(122A-122D)이 각자 보호된 상호접속 라인들에 오버랩할 수 있는 연관된 비아를 가지는 또다른 상호접속 층 또는 라인에 접속하는 것을 방지한다(예를 들어, 도 25 참조). 따라서, 상호접속 라인들 사이의 피치가 타이트한 경우, 오버랩이 더 발생하기 쉽고, 따라서, 근처의 상호접속 라인들 각각을 보호하기 위해 더 많은 비아 가이드 섹션들이 필요하다. 그러나, 상호접속 라인들 사이의 피치가 더 큰 경우, 위에 놓인 상호접속 라인들 및 연관된 비아가 근처의 상호접속 라인들에 오버랩하기에 충분히 넓지 않을 수 있기 때문에, 더 적은 비아 가이드 섹션들이 충분할 수 있다.
도 16은 하드마스크 층 위의 유전체 층의 형성에 후속하는 도 15의 구조를 도시한다. 일단 하드마스크 층(106)이 완전히 형성되면, 도 16 - 도 24와 관련하여 기술된 바와 같은 후속적인 프로세싱 단계들을 수행하여, 상호접속 라인들(122A-122D 및 114A-114C) 중 하나 이상의 상호접속 라인에 대한 추가적인 상호접속 층의 전기적 접속을 위한 하드마스크 층(106) 내의 개방 비아 가이드를 형성할 수 있다. 유전체 층(128)은 이전에 언급된 유전체 물질들 중 임의의 것, 예를 들어, 폴리머라고 지칭될 수 있으며 당해 기술분야에 공지된, 규소, 탄소 및 질소를 포함하는 낮은 k 물질로 이루어질 수 있다.
도 17은 유전체 층 위의 하드마스크 층의 형성에 후속하는 도 16의 구조를 도시한다. 이전에 논의된 하드마스크 물질들 중 임의의 물질로 이루어질 수 있는 하드마스크 층(127)은 이후 유전체 층(128) 위에 도포될 수 있다.
도 18은 하드마스크 층의 패터닝에 후속하는 도 17의 구조를 도시한다. 하드마스크 층(127)은 개구(141)를 형성하기 위해 임의의 표준 리소그래피 및 에칭 프로세싱 기법들을 사용하여 패터닝될 수 있다. 개구(141)는 유전체 층(128) 내의 또다른 상호접속 층의 형성을 위한 후속적인 상호접속 개구의 형성을 위한 패턴을 제공할 것이며, 따라서, 상호접속 층이 접속될 상호접속 라인(예를 들어, 상호접속 라인(122B)) 위에 퇴적되어야 한다.
도 19는 유전체 층 내의 상호접속 개구의 에칭에 후속하는 도 18의 구조를 도시한다. 개구(141)를 가지는 패터닝된 하드마스크 층(127)은 유전체 층(128) 내의 상호접속 개구(129)를 에칭하기 위해 사용된다. 상호접속 개구(129)는 임의의 표준 반도체 프로세싱 기법, 예를 들어, 건식 에칭 기법을 사용하여 에칭될 수 있다. 상호접속 개구(129)는 도 25와 관련하여 추가로 기술될 바와 같이 위에 놓인 상호접속 층을 형성하기 위해 사용될 수 있다.
도 20은 상호접속 개구 내의 하드마스크 층의 형성에 후속하는 도 19의 구조를 도시한다. 상호접속 층을 형성하기 이전에, 추가적인 하드마스크 층(133)이 임의의 표준 프로세싱 기법에 따라 상호접속 개구(129) 내에 형성될 수 있다. 예를 들어, 하드마스크 층(133)은 하드마스크 층(127) 및 상호접속 개구(129) 위에 도포될 수 있고, 이후, 그것이 상호접속 개구(129) 내에만 남아 있도록 연마될 수 있다.
도 21은 상호접속 개구 내의 하드마스크 층의 패터닝에 후속하는 도 20의 구조를 도시한다. 하드마스크 층(133)은 그것이 상호접속 개구(129)의 측면을 따라서만 남아 있도록 (예를 들어, 임의의 표준 리소그래피 프로세싱 기법을 사용하여) 패터닝될 수 있다. 이 양상에서, 하드마스크 층(133)은 상호접속 개구(129) 내에 더 좁은 개구(143)를 형성한다. 이러한 더 좁은 개구(143)는 후속적으로, 유전체 층(128) 내에 비아 개구를 형성하기 위해 사용될 것이다.
도 22는 유전체 층 내의 비아 개구의 에칭에 후속하는 도 21의 구조를 도시한다. 패터닝된 하드마스크 층(133)을 사용하여, 유전체 층(128)은 추가로 에칭되어(예를 들어, 건식 에칭) 하드마스크 층(106) 위에 비아 개구(131)를 형성한다. 비아 개구(131)는, 그것이 하드마스크 층(106)의 일부까지 확장하여 하드마스크 층(106)의 일부를 노출시킬 깊이까지 에칭된다.
도 23은 하드마스크 층 내의 개방 비아 가이드의 에칭에 후속하는 도 22의 구조를 도시한다. 비아 개구(131)의 형성에 후속하여, 또는 비아 개구(131)의 형성과 동시에, 비아 가이드 섹션(124B) 내의 하드마스크 물질이 에칭되어 개방 비아 가이드(126)를 형성한다. 예시된 예에서, 비아 가이드 섹션(124B) 내의 하드마스크 물질은 선택적으로 에칭되는 반면, 나머지 비아 가이드 섹션들(116A-116C 및 124A, 124C 및 124D) 내의 하드마스크 물질들은 에칭되지 않는다. 이러한 양상에서, 상호접속 라인(122B)에 맞춰 정렬된 비아 가이드(126)가 형성되는 반면, 다른 인접한 상호접속 라인들은 비아 가이드 섹션들(116A-116C 및 124A, 124C 및 124D) 내의 하드마스크 물질에 의해 커버된 채 유지된다. 인접한 상호접속 라인들, 소위 상호접속 라인들(114A 및 114B)이 커버된 채 유지되기 때문에, 또다른 상호접속 층을 상호접속 라인들(122B)에 전기적으로 접속시키기 위해 사용되는 위에 놓인 비아의 어떠한 오정렬도 회로를 잘못된 상호접속 라인(예를 들어, 상호접속 라인들(114A 또는 114B))에 단락시키지 않을 것이다. 그러나, 비아 가이드(126)가 비아 가이드 섹션(124B)에 형성되지만, 상이한 상호접속 라인과의 접속이 요구되는 경우, 그것이 다른 비아 가이드 섹션들 중 임의의 섹션에 형성될 수 있다는 점이 이해되어야 한다. 추가로, 단일 비아 가이드(126)가 예시되지만, 추가적인 상호접속 라인들 사이의 접속이 요구되는 경우 하나 초과의 비아 가이드가 형성될 수 있다는 점이 이해되어야 한다.
도 24는 하드마스크 층들(127 및 133)의 제거에 후속하는 도 23의 구조를 도시한다. 하드마스크 층들(127 및 133)은 그 내부의 상호접속 층의 형성을 위한 상호접속 개구(129)를 노출시키기 위해, 임의의 표준 프로세싱 기법, 예를 들어, 스트립핑을 통해 제거될 수 있다.
도 25는 상호접속 층의 형성 및 상호접속 라인들 중 하나로의 상호접속 층의 접속에 후속하는 도 24의 구조를 도시한다. 상호접속 층(130)은 상호접속 개구(129) 내에 형성된다. 이러한 양상에서, 상호접속 층(130)은 이전에 논의된 상호접속 라인들(114A-114C 및 122A-122D)과는 상이한 구조(100)의 면(예를 들어, 상호접속 라인들(114A-114C 및 122A-122D)이 하드마스크 층(106) 위의 면에 있는 동안 하드마스크 층(106) 위의 면) 내에 있다. 비아(132)는 개방 비아 가이드(126) 위에 놓인 비아 개구(131) 내에 형성된다. 이러한 양상에서, 상호접속 물질(예를 들어, 금속)은 비아(132) 및 개방 비아 가이드(126)를 통해 상호접속 층(130)을 상호접속 라인(122B)에 전기적으로 접속시킬 수 있다. 비아(132)가 개방 비아 가이드(126)에 대해 약간 오정렬되었지만, 임의의 근처의 상호접속 라인들(예를 들어, 상호접속 라인들(116B))이 하드마스크 층(106)에 의해 커버된 채 유지되기 때문에, 비아(132)가 회로를 이들에 단락시키지 않는다는 점에 유의한다.
개구들(129 및 131) 내에 상호접속 층(130) 및 비아(132)를 각자 형성하고, 비아 가이드(126)를 채우기 위해, 비아 가이드(126) 및 개구들(129 및 131)을 채우는 금속(예를 들어, 구리)의 코팅이 유전체 층(128) 위에 퇴적될 수 있고, 화학-기계적 평탄화(CMP)가 사용되어 유전체 층(128)의 최상부 위로 확장하는 금속 중 임의의 것을 제거할 수 있다. 비아 가이드(126) 및 유전체 층(128) 내의 개구들(129 및 131) 내에 움푹 들어간(sunken) 금속은 제거되지 않으며, 상호접속 층(130) 및 비아(132)에 대한 금속 충진이 된다. 금속은 비아 가이드(126)를 더 채워서, 이에 의해, 상호접속 층(130)을 상호접속 라인(122B)에 전기적으로 접속시킨다.
비아(132)가 상호접속 라인(122B)보다 더 넓어서 하드마스크 층(106 및 116B)에 오버랩하지만, 인접한 상호접속 라인들, 예를 들어, 상호접속 라인(114B)이 하드마스크 층(106)에 의해 커버되기 때문에, 비아(132)의 배치 및 크기와는 무관하게, 상호접속 층(130)이 상호접속 라인(122B)에만 접속할 수 있다는 점에 유의한다.
도 16 내지 도 25가 연관된 비아를 가지는 비아 가이드 및 상호접속 층을 형성하기 위한 일 예시적인 프로세스를 예시하였지만, 비아 가이드 및 상호접속 층을 형성하기 위해 다른 프로세스들이 추가로 사용될 수 있다는 점이 이해되어야 한다. 대표적으로, 비아 가이드 섹션들 중 하나 내에 비아 가이드를 선택적으로 형성하기위한 마스킹 및 에칭 단계들은 위에 놓인 상호접속 층 및 비아의 형성 이전에 수행될 수 있다.
도 26은 도 25와 유사한, 비아 개구 및 비아 가이드를 통해 상호접속 라인들 중 하나에 접속된 대안적인 상호접속 층을 도시한다. 도 25의 구조(100)와 유사하게, 구조(200)는 상호접속 라인(122B) 위에 놓인 유전체 층(128)의 일부분 내에 형성된 상호접속 층(134) 및 비아(136)를 포함한다. 그러나, 이러한 실시예에서, 비아(136)는 개방 비아 가이드(126)에 맞춰 정렬된다. 상호접속 층(134), 비아(136) 및 개방 비아 가이드(126)는 도 16 내지 도 25와 관련하여 논의된 바와 같이 형성될 수 있다.
도 25 및 도 26으로부터 알 수 있는 바와 같이, 비아 가이드 섹션들(116A-116C 및 124A-124D)은 비아 배치 및 크기의 변경으로 인한 회로 단락의 발생이 더 적은 집적 회로 구조의 상이한 면들 내의 상호접속 층들 사이의 접속들을 가능하게 한다. 따라서, 비아 크기(예를 들어, 비아(136)의 크기)는 "잘못된" 상호접속 층 또는 라인에 단락시키지 않고도 표준 크기들보다 훨씬 더 클 수 있다. 더 큰 비아 크기들은, 차례로, 그것이 덜 비쌀 수 있고 그리고/또는 더 높은 수율로 동작하도록 임의의 연관된 리소그래피 프로세스를 간략화한다. 추가로, 기반 상호접속 층 또는 라인에 대한 비아 오버랩 영역은 훨씬 더 지속적으로 제조될 수 있다. 대표적으로, 기반 상호접속 층 또는 라인에 대한 비아 오버랩 영역은 통상적으로 비아 대 기반 상호접속 층 오버레이의 함수로서, 뿐만 아니라 비아 크기 변경에 따라 변경된다. 이들 모두가 단순한 1차원 구조의 크기를 제어하는 것에 비해 더 큰 변경을 가진다는 것으로 공지되어 있다. 반면, 본원에 개시된 바와 같은 가이드된 비아 구조(예를 들어, 개방 비아 가이드(126))를 사용하는 기반 상호접속 층에 대한 비아 오버랩은 상부 상호접속 층에만 의존할 것인데, 이는 통상적인 제조 프로세스들에서 적절히 제어될 수 있다. 더 지속적인 비아 오버랩은, 차례로, 더 양호한 칩 전기적 성능을 가능하게 하는 더 지속적인 비아 저항을 제공한다. 마지막으로, 본원에 개시된 가이드된 비아 구조들은, 잘못된 상호접속 라인에 대한 비아 단락의 위험 없이, 매우 작은 기반 상호접속 라인 피치들(예를 들어, 라인들 사이의 거리)에 대한 액세스를 허용할 수 있다. 더 타이트한 피치들에 대한 접속을 가능하게 함으로써, 전체 칩 크기는 주어진 수율에 대해 감소할 수 있다. 더 작은 칩 크기들은, 차례로, 제조 비용을 감소시키고 전기적 성능을 개선시킨다. 본원에 논의된 실시예들 각각에서, 에러/오정렬에 대한 마진이 종래의 디바이스들에서보다 훨씬 더 크며, 결과적인 비아가 비아 가이드를 통해 요구되는 상호접속에 맞춰 정렬된다는 점이 추가로 이해되어야 한다.
도 27은 대안적인 회로 구조의 개략적인 단면 측면도를 도시한다. 구조(300)는 이 실시예에서, 상호접속 라인들(114A-114C 및 122A-122D)이 하드마스크 층(106) 아래로 거리(d)만큼 리세스 된다는 점을 제외하고는, 도 26에 예시된 구조(200)와 실질적으로 유사하며, 유사한 방식으로 형성된다. 대표적으로, 상호접속 라인들(114A-114C 및 122A-122D)을 형성하기 위해 상호접속 물질들의 리세싱이 기술된, 도 10 및 도 14에 관련하여 기술된 프로세싱 단계들로 돌아가면, 하드마스크 층(106)의 바닥까지 상호접속 물질을 (예를 들어, 습식 에칭 프로세스를 사용하여) 에칭하는 것 대신, 상호접속 물질은 하드마스크 층(106) 아래로 거리(d) 만큼 에칭된다. 이러한 양상에서, 상호접속 라인들(114A-114C 및 122A-122D)은 하드마스크 층(106) 아래로 거리(d) 만큼 리세스 된다. 도 16 - 도 25와 관련하여 기술된 나머지 프로세싱 단계들이 이후 후속되어 구조(300)를 형성한다. 상호접속 라인들(122B, 114B 및 122C)을 하드마스크 층(106)으로부터 거리(d)만큼 분리 또는 리세스 시킴으로써, 구조(300)의 금속 대 금속 커패시턴스가 높아질 수 있으며, 이는 차례로 개선된 전기적 성능을 초래한다.
도 28은 대안적인 회로 구조의 개략적 단면 측면도를 도시한다. 구조(400)는, 이 실시예에서, 교번하는 비아 가이드 섹션들(116A-116C 및 124A-124D) 사이에 있는 하드마스크 층(106)의 하드마스크 물질이 제거된다는 점을 제외하고는, 도 26에 예시된 구조(200)와 실질적으로 유사하며, 유사한 방식으로 형성된다. 대표적으로, 추가적인 연마 또는 에칭 단계가 도 15와 관련하여 기술된 바와 같이 비아 가이드 섹션들(124A-124D)의 형성 이후에 도입되어, 비아 가이드 섹션들(116A-116C 및 124A-124B) 사이의 하드마스크 층(106)의 일부분들을 제거한다.
도 29는 일 구현예에 따른 컴퓨팅 디바이스의 개략적 예시를 도시한다. 컴퓨팅 디바이스(500)는 보드(502)를 하우징한다. 보드(502)는, 프로세서(504) 및 적어도 하나의 통신 칩(506A, 506B)을 포함하지만 이에 제한되지 않는 다수의 컴포넌트들을 포함할 수 있다. 프로세서(504)는 보드(502)에 물리적으로 그리고 전기적으로 접속된다. 일부 구현예들에서, 적어도 하나의 통신 칩(506A, 506B)이 또한 보드(502)에 물리적으로 그리고 전기적으로 접속된다. 추가적인 구현예들에서, 통신 칩(506A, 506B)은 프로세서(504)의 일부분이다.
응용예들에 따라, 컴퓨팅 디바이스(500)는 보드(502)에 물리적으로 그리고 전기적으로 커플링될 수 있거나 커플링되지 않을 수 있는 다른 컴포넌트들을 포함할 수 있다. 이들 다른 컴포넌트들은 휘발성 메모리(예를 들어, DRAM), 비휘발성 메모리(예를 들어, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 암호 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, 글로벌 포지셔닝 시스템(GPS) 디바이스, 나침반, 가속계, 자이로스코프, 스피커, 카메라 및 대용량 저장 디바이스(예컨대, 하드 디스크 드라이브, 컴팩트 디스크(CD), 디지털 다목적 디스크(DVD) 등)를 포함하지만 이에 제한되지 않는다.
통신 칩(506A, 506B)은 컴퓨팅 디바이스(500)로의 그리고 컴퓨팅 디바이스(500)로부터의 데이터 전송을 위한 무선 통신을 가능하게 한다. 용어 "무선" 및 그 파생어는 비-고체 매체를 통한 변조된 전자기 복사의 사용을 통해 데이터를 통신할 수 있는 회로들, 디바이스들, 시스템들, 방법들, 기법들, 통신 채널들 등을 기술하기 위해 사용될 수 있다. 그 용어는 연관된 디바이스들이 어떠한 와이어(wire)들도 포함하지 않음을 내포하지는 않지만, 일부 실시예들에서는 그렇지 않다. 통신 칩(506A, 506B)은, Wi-Fi(IEEE 802.11 계열), WiMAX IEEE 802.16 계열), IEEE 802.20, 롱 텀 에볼루션(LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스, 이들의 파생물들을 포함하지만 이에 제한되지 않는 다수의 무선 표준들 또는 프로토콜들 뿐만 아니라, 3G, 4G, 5G 및 그 이상으로서 지정된 임의의 다른 무선 프로토콜 중 임의의 것을 구현할 수 있다. 컴퓨팅 디바이스(500)는 복수의 통신 칩들(506A, 506B)을 포함할 수 있다. 예를 들어, 제1 통신 칩은 Wi-Fi 및 블루투스와 같은 더 단거리의 무선 통신들에 전용일 수 있고, 제2 통신 칩은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 등과 같은 더 장거리의 무선 통신들에 전용일 수 있다.
컴퓨팅 디바이스(500)의 프로세서(504)는 프로세서(504) 내에 패키지화된 집적 회로 다이를 포함한다. 일부 구현예들에서, 프로세서의 집적 회로 다이는 전술된 구현예들에 따라 형성된, 트랜지스터들 또는 상호커넥터들과 같은, 하나 이상의 디바이스들을 포함하며, 여기서, 하나 이상의 유전체 층들(ILD)은 최종 회로 다이 구조에서 유지될 수 있는 유전 하드 마스크로 커버된다. 용어 "프로세서"는 레지스터들 및/또는 메모리로부터의 전자 데이터를 프로세싱하여 그 전자 데이터를 레지스터들 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환시키는 임의의 디바이스 또는 디바이스의 일부를 지칭할 수 있다.
통신 칩(506A, 506B)은 또한 통신 칩(506A, 506B) 내에 패키지화된 집적 회로 다이를 포함한다. 발명의 또다른 구현예에 따르면, 통신 칩의 집적 회로 다이는, 하나 이상의 유전체 층들에 유전 하드 마스크를 포함시키도록 전술된 구현예들에 따라 형성된, 트랜지스터들 또는 상호커넥터들과 같은 하나 이상의 디바이스들을 포함한다.
추가적인 구현예들에서, 컴퓨팅 디바이스(500) 내에 하우징된 또다른 컴포넌트는, 하나 이상의 유전체 층들에 유전 하드 마스크를 포함시키도록 전술된 구현예들에 따라 형성된, 트랜지스터들 또는 상호커넥터들과 같은 하나 이상의 디바이스들을 포함하는 집적 회로를 포함할 수 있다.
다양한 구현예들에서, 컴퓨팅 디바이스(500)는 랩톱, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, 개인용 디지털 보조 단말(PDA), 울트라 모바일 PC, 모바일 폰, 데스트톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 음악 플레이어, 또는 디지털 비디오 레코더일 수 있다. 추가적인 구현예들에서, 컴퓨팅 디바이스(500)는 데이터를 프로세싱하는 임의의 다른 전자 디바이스일 수 있다.
위의 기재에서, 설명의 목적으로, 다수의 상세항목들이 실시예들의 철저한 이해를 제공하기 위해 설명되었다. 그러나, 하나 이상의 다른 실시예들이 이러한 특정 상세항목들 중 일부 없이도 구현될 수 있다는 점이 통상의 기술자에게 명백할 것이다. 기술된 특정 실시예들은 발명을 제한하는 것이 아니라 예시하기 위해 제공된다. 발명의 범위는 위에서 제공된 특정 예들에 의해 결정되는 것이 아니라 하기의 청구항들에 의해서만 결정된다. 다른 경우들에서, 공지된 구조들, 디바이스들 및 동작들은 기재의 이해를 모호하게 하는 것을 회피하기 위해 블록도 형태로 또는 상세하지 않게 보여졌다. 적절하다고 간주되는 경우, 참조 부호들 또는 참조 부호들의 종단(terminal) 부분들이 도면들 사이에서 반복되어, 선택적으로 유사한 특성들을 가질 수 있는 대응하는 또는 동일한 엘리먼트들을 나타낼 수 있다.
예를 들어, "일 실시예", "실시예", "하나 이상의 실시예들", 또는 "상이한 실시예들"에 대한 이 명세서 전반에 걸친 참조가, 특정한 특징이 발명의 구현에 포함될 수 있음을 의미한다는 점이 이해되어야 한다. 유사하게, 기재에서, 개시내용을 개요화하고, 다양한 발명 양상들의 이해를 도울 목적으로, 다양한 특징들이 단일 실시예, 도면 또는 그 설명에서 때때로 함께 그룹화된다는 점이 이해되어야 한다. 그러나, 이러한 개시내용의 방법은 발명이 각각의 청구항에 명시적으로 인용된 것보다 더 많은 특징들을 요구한다는 의도를 반영하는 것으로서 해석되지 않아야 한다. 오히려, 후속하는 청구항들이 반영하는 바와 같이, 발명의 양상들은 단일의 개시된 실시예의 모두보다 더 적은 특징들에 있다. 따라서, 상세한 설명에 후속하는 청구항들은 이에 의해 상세한 설명에 명시적으로 포함되며, 각각의 청구항은 그 자체가 발명의 별도의 실시예로서 존재한다.
후속하는 예들은 추가적인 실시예들에 관한 것이다. 예들에서의 특정사항들은 하나 이상의 실시예들 내의 어디에서나 사용될 수 있다. 본원에 기술된 장치의 모든 선택적 특징들은 또한 방법 또는 프로세스에 관련하여 구현될 수 있다.
예를 들어, 장치는: 회로 기판; 기판 상의 제1 면에 있는 제1 상호접속 층 및 기판 상의 상이한 제2 면에 있는 제2 상호접속 층; 및 제1 상호접속 층과 제2 상호접속 층을 분리시키는 하드마스크 층을 포함하고, 하드마스크 층은 교번하는 가이드 섹션들 ― 교번하는 가이드 섹션들 각각은 상이한 하드 마스크 물질들을 포함함 ― , 및 제1 상호접속 층의 제2 상호접속 층으로의 전기적 접속을 위한 교번하는 가이드 섹션들 중 적어도 하나 내에 형성된 비아 가이드를 포함한다.
일 실시예에서, 제1 상호접속 층은 복수의 상호접속 라인들을 포함하고, 복수의 상호접속 라인들 각각은 교번하는 가이드 섹션들 중 하나에 맞춰 정렬된다. 일 실시예에서, 상이한 하드마스크 물질들은 하드마스크 물질들 중 하나의 물질을 하드마스크 물질들 중 다른 물질에 대해 선택적으로 에칭할 수 있게 하는 적어도 2개의 상이한 하드마스크 물질들을 포함한다. 일 실시예에서, 상이한 하드마스크 물질들은 제1 하드마스크 물질 및 제2 하드마스크 물질을 포함하고, 교번하는 가이드 섹션들 각각은 제3 하드마스크 물질에 의해 분리된다. 일 실시예에서, 상이한 하드마스크 물질들은 산화 규소, 질화 규소, 탄화 규소, 산화 티타늄, 산화 하프늄, 질화 알루미늄, 질화 붕소 및 비정질 탄소로 이루어진 그룹으로부터 선택된 적어도 2개의 유전체 물질들을 포함한다. 일 실시예에서, 비아 가이드는 제1 비아 가이드이고, 제2 비아 가이드는 교번하는 가이드 섹션들 중 또다른 섹션 내에 형성된다.
또다른 예에서, 방법은: 집적 회로 구조 상에 유전체 층을 형성하는 단계; 유전체 층 내에 상호접속 라인들을 가지는 제1 상호접속 층을 형성하는 단계; 유전체 층의 표면 상에 하드마스크 층을 형성하는 단계 ― 하드마스크 층은 상호접속 라인들 위에 비아 가이드 섹션들을 형성하는 교번하는 하드마스크 물질들을 포함함 ― ; 비아 가이드 섹션들 중 하나에 개방 비아 가이드를 형성하는 단계; 및 하드마스크 가이드 층 위에 제2 상호접속 층을 형성하는 단계를 포함하고, 제2 상호접속 층은 개방 비아 가이드를 통해 상호접속 라인들 중 하나에 전기적으로 접속된다.
일 실시예에서, 하드마스크 층을 형성하는 것은: 유전체 층 상에 제1 하드마스크 물질을 퇴적시키는 것; 제1 하드마스크 물질을 에칭하여 제1 세트의 개구들을 형성하는 것; 제1 세트의 개구들을 제2 하드마스크 물질로 채우는 것; 제1 하드마스크 물질을 에칭하여 제2 세트의 개구들을 형성하는 것; 및 제2 세트의 개구들을 제3 하드마스크 물질로 채우는 것을 포함한다. 일 실시예에서, 제1 하드마스크 물질은 제1 세트의 개구들과 제2 세트의 개구들 사이에 남아 있다. 일 실시예에서, 교번하는 하드마스크 물질들은 적어도 2개의 상이한 하드마스크 물질들 중 하나의 물질을 적어도 2개의 상이한 하드마스크 물질들 중 다른 물질에 대해 선택적으로 에칭할 수 있게 하는 적어도 2개의 상이한 하드마스크 물질들을 포함한다. 일 실시예에서, 비아 가이드 섹션들은 제1 세트의 상호접속 라인들에 맞춰 정렬된 제1 세트의 비아 가이드 섹션들, 및 제2 세트의 상호접속 라인들에 맞춰 정렬된 제2 세트의 비아 가이드 섹션들을 포함한다. 일 실시예에서, 비아 가이드 섹션들의 제1 그룹은 제1 하드마스크 물질에 의해 형성되고, 비아 가이드 섹션들의 제2 그룹은 제1 하드마스크 물질과는 상이한 제2 하드마스크 물질에 의해 형성된다. 일 실시예에서, 하드마스크 물질들은 산화 규소, 질화 규소, 탄화 규소, 산화 티타늄, 산화 하프늄, 질화 알루미늄, 질화 붕소 및 비정질 탄소로 이루어진 그룹으로부터 선택된 적어도 2개의 유전체 물질들을 포함한다.
또다른 예에서, 방법은: 집적 회로 구조 상에 유전체 층을 퇴적시키는 단계; 유전체 층 내에 복수의 제1 상호접속 라인들을 형성하는 단계; 유전체 층의 표면 상에 하드마스크 층을 형성하는 단계 ― 하드마스크 층은 복수의 제1 상호접속 라인들에 맞춰 정렬된 상이한 하드마스크 물질들을 포함함 ― ; 하드마스크 층을 선택적으로 에칭하여 상이한 하드마스크 물질들 중 하나의 물질을 통과하는 개방 비아 가이드를 형성하는 단계; 하드마스크 층 상에 제2 상호접속 라인을 형성하는 단계; 및 개방 비아 가이드를 통해 복수의 제1 상호접속 라인들 중 하나를 제2 상호접속 라인에 전기적으로 접속시키는 단계를 포함한다.
일 실시예에서, 상이한 하드마스크 물질들은 제1 상호접속 라인들의 제1 세트에 맞춰 정렬된 제1 하드마스크 물질 및 제1 상호접속 라인들의 제2 세트에 맞춰 정렬된 제2 하드마스크 물질을 포함한다. 일 실시예에서, 하드마스크 층은 제1 하드마스크 물질과 제2 하드마스크 물질 사이에 제3 하드마스크 물질을 포함한다. 일 실시예에서, 하드마스크 층을 형성하는 것은: 유전체 층 상에 제1 하드마스크 물질을 퇴적시키는 것; 제1 하드마스크 물질을 에칭하여 제1 상호접속 라인들의 제1 세트에 맞춰 정렬된 제1 세트의 개구들을 형성하는 것; 제1 세트의 개구들을 제1 하드마스크 물질과는 상이한 제2 하드마스크 물질로 채우는 것; 제1 하드마스크 물질을 에칭하여 제1 상호접속 라인들의 제2 세트에 맞춰 정렬된 제2 세트의 개구들을 형성하는 것; 및 제2 세트의 개구들을 제1 하드마스크 물질 및 제2 하드마스크 물질과는 상이한 제3 하드마스크 물질로 채우는 것을 포함한다. 일 실시예에서, 하드마스크 층을 선택적으로 에칭하여 개방 비아 가이드를 형성하는 것은, 인접한 상호접속 라인에 맞춰 정렬된 또다른 상이한 하드마스크 물질을 제거하지 않고, 하드마스크 물질들 중 하나의 물질을 제거하여 정렬된 상호접속 라인을 노출시키는 것을 포함한다. 일 실시예에서, 하드마스크 층은 산화 규소, 질화 규소, 탄화 규소, 산화 티타늄, 산화 하프늄, 질화 알루미늄, 질화 붕소 및 비정질 탄소로 이루어진 그룹으로부터 선택된 적어도 3개의 하드마스크 물질들을 포함한다. 실시예에서, 복수의 제1 상호접속 라인들은 하드마스크 층 아래로 소정 거리만큼 리세스 된다. 또다른 실시예에서, 상이한 하드마스크 물질들은, 임의의 인접한 제1 상호접속 라인들이 하드마스크 물질들 중 상이한 물질에 맞춰 정렬되도록, 하드마스크 층 내에서 서로 교번한다.
독자가 기술적 개시내용의 속성 및 요지를 확인하도록 할 요약서가 제공된다. 요약서는 그것이 청구항들의 범위 또는 의미를 제한하도록 사용되지 않을 것이라는 것으로 이해된다. 후속하는 청구항들은 이에 의해 상세한 설명 내에 포함되며, 각각의 청구항은 그 자체가 별도의 실시예로서 존재한다.

Claims (20)

  1. 장치로서,
    회로 기판;
    상기 기판 상의 제1 면에 있는 제1 상호접속 층(interconnect layer) 및 상기 기판 상의 상이한 제2 면에 있는 제2 상호접속 층; 및
    상기 제1 상호접속 층과 상기 제2 상호접속 층을 분리시키는 하드마스크(hardmask) 층
    을 포함하고,
    상기 하드마스크 층은, 각각이 상이한 하드마스크 물질들을 포함하는 교번하는 가이드 섹션들(alternating guide sections), 및 상기 제2 상호접속 층으로의 상기 제1 상호접속 층의 전기 접속을 위해 상기 교번하는 가이드 섹션들 중 적어도 하나에 형성된 비아 가이드(via guide)를 포함하는 장치.
  2. 제1항에 있어서,
    상기 제1 상호접속 층은 복수의 상호접속 라인들을 포함하고, 상기 복수의 상호접속 라인들 각각은 상기 교번하는 가이드 섹션들 중 하나에 맞춰 정렬되는 장치.
  3. 제1항에 있어서,
    상기 상이한 하드마스크 물질들은 상기 하드마스크 물질들 중 하나의 물질을 상기 하드마스크 물질들 중 다른 물질에 대해 선택적으로 에칭할 수 있게 하는 적어도 2개의 상이한 하드디스크 물질들을 포함하는 장치.
  4. 제1항에 있어서,
    상기 상이한 하드마스크 물질들은 제1 하드마스크 물질 및 제2 하드마스크 물질을 포함하고, 상기 교번하는 가이드 섹션들 각각은 제3 하드마스크 물질에 의해 분리되는 장치.
  5. 제1항에 있어서,
    상기 상이한 하드마스크 물질들은 산화 규소, 질화 규소, 탄화 규소, 산화 티타늄, 산화 하프늄, 질화 알루미늄, 질화 붕소 및 비정질 탄소로 이루어진 그룹으로부터 선택된 적어도 2개의 유전체 물질들을 포함하는 장치.
  6. 제1항에 있어서,
    상기 비아 가이드는 제1 비아 가이드이고, 상기 교번하는 가이드 섹션들의 또다른 섹션에 제2 비아 가이드가 형성되는 장치.
  7. 방법으로서,
    집적 회로 구조 상에 유전체 층을 형성하는 단계;
    상기 유전체 층 내에 상호접속 라인들을 가지는 제1 상호접속 층을 형성하는 단계;
    상기 유전체 층의 표면 상에 하드마스크 층을 형성하는 단계 ― 상기 하드 마스크 층은 상기 상호접속 라인들 위에 가이드 섹션들을 형성하는 교번하는 하드마스크 물질들을 포함함 ― ;
    상기 가이드 섹션들 중 하나 내에 비아 가이드를 형성하는 단계; 및
    상기 하드마스크 가이드 층 위에 제2 상호접속 층을 형성하는 단계 ― 상기 제2 상호접속 층은 상기 비아 가이드를 통해 상기 상호접속 라인들 중 하나에 전기적으로 접속됨 ―
    를 포함하는 방법.
  8. 제7항에 있어서,
    상기 하드마스크 층을 형성하는 단계는:
    상기 유전체 층 위에 제1 하드마스크 물질을 퇴적시키는 단계;
    상기 제1 하드마스크 물질을 에칭하여 제1 세트의 개구들을 형성하는 단계;
    상기 제1 세트의 개구들을 제2 하드마스크 물질로 채우는 단계;
    상기 제1 하드마스크 물질을 에칭하여 제2 세트의 개구들을 형성하는 단계; 및
    상기 제2 세트의 개구들을 제3 하드마스크 물질로 채우는 단계
    를 포함하는 방법.
  9. 제8항에 있어서,
    상기 제1 하드마스크 물질은 상기 제1 세트의 개구들과 상기 제2 세트의 개구들 사이에 남아 있는 방법.
  10. 제7항에 있어서,
    상기 교번하는 하드마스크 물질들은, 적어도 2개의 상이한 하드마스크 물질들 중 하나의 물질을 상기 적어도 2개의 상이한 하드마스크 물질들 중 다른 물질에 대해 선택적으로 에칭할 수 있게 하는 상기 적어도 2개의 상이한 하드마스크 물질들을 포함하는 방법.
  11. 제7항에 있어서,
    상기 가이드 섹션들은 제1 세트의 상기 상호접속 라인들에 맞춰 정렬된 제1 세트의 가이드 섹션들, 및 제2 세트의 상기 상호접속 라인들에 맞춰 정렬된 제2 세트의 가이드 섹션들을 포함하는 방법.
  12. 제11항에 있어서,
    상기 제1 세트의 가이드 섹션들은 제1 하드마스크 물질에 의해 형성되고, 상기 제2 세트의 가이드 섹션들은 상기 제1 하드마스크 물질과는 상이한 제2 하드마스크 물질에 의해 형성되는 방법.
  13. 제7항에 있어서,
    상기 하드마스크 물질들은 산화 규소, 질화 규소, 탄화 규소, 산화 티타늄, 산화 하프늄, 질화 알루미늄, 질화 붕소 및 비정질 탄소로 이루어진 그룹으로부터 선택된 적어도 2개의 유전체 물질들을 포함하는 방법.
  14. 방법으로서,
    집적 회로 구조 상에 유전체 층을 퇴적시키는 단계;
    상기 유전체 층 내에 타이트한(tight) 피치를 가지는 복수의 제1 상호접속 라인들을 형성하는 단계;
    상기 유전체 층의 표면 상에 하드마스크 층을 형성하는 단계 ― 상기 하드마스크 층은 상기 복수의 제1 상호접속 라인들에 맞춰 정렬된 상이한 하드마스크 물질들을 포함함 ― ;
    상기 하드마스크 층을 선택적으로 에칭하여 상기 상이한 하드마스크 물질들 중 하나의 물질을 통과하는 개방 비아 가이드(open via guide)를 형성하는 단계;
    상기 하드마스크 층 상에 제2 상호접속 라인을 형성하는 단계; 및
    상기 개방 비아 가이드를 통해 상기 복수의 제1 상호접속 라인들 중 하나를 상기 제2 상호접속 라인에 전기적으로 접속시키는 단계
    를 포함하는 방법.
  15. 제14항에 있어서,
    상기 상이한 하드마스크 물질들은 제1 세트의 상기 제1 상호접속 라인들에 맞춰 정렬된 제1 하드마스크 물질, 및 제2 세트의 상기 제1 상호접속 라인들에 맞춰 정렬된 제2 하드마스크 물질을 포함하는 방법.
  16. 제15항에 있어서,
    상기 하드마스크 층은 상기 제1 하드마스크 물질과 상기 제2 하드마스크 물질 사이에 제3 하드마스크 물질을 포함하는 방법.
  17. 제14항에 있어서,
    상기 하드마스크 층을 형성하는 단계는:
    상기 유전체 층 상에 제1 하드마스크 물질을 퇴적시키는 단계;
    상기 제1 하드마스크 물질을 에칭하여 제1 세트의 상기 제1 상호접속 라인들에 맞춰 정렬된 제1 세트의 개구들을 형성하는 단계;
    상기 제1 세트의 개구들을 상기 제1 하드마스크 물질과 상이한 제2 하드마스크 물질로 채우는 단계;
    상기 제1 하드마스크 물질을 에칭하여 제2 세트의 상기 제1 상호접속 라인들에 맞춰 정렬된 제2 세트의 개구들을 형성하는 단계; 및
    상기 제2 세트의 개구들을 상기 제1 하드마스크 물질 및 상기 제2 하드마스크 물질과 상이한 제3 하드마스크 물질로 채우는 단계
    를 포함하는 방법.
  18. 제14항에 있어서,
    상기 하드마스크 층을 선택적으로 에칭하여 개방 비아 가이드를 형성하는 단계는 상기 하드마스크 물질들 중 하나의 물질을 제거하여, 인접한 상호접속 라인에 맞춰 정렬된 또다른 상이한 하드마스크 물질을 제거하지 않고 상기 정렬된 상호접속 라인을 노출시키는 단계를 포함하는 방법.
  19. 제14항에 있어서,
    상기 복수의 제1 상호접속 라인들은 상기 하드마스크 층 아래로 일정 거리(a distance)만큼 리세스(recess)되는 방법.
  20. 제14항에 있어서,
    상기 상이한 하드마스크 물질들은, 임의의 인접한 제1 상호접속 라인들이 상기 하드마스크 물질들 중 상이한 물질에 맞춰 정렬되도록, 상기 하드마스크 층 내에서 서로 교번하는 방법.
KR1020167000675A 2013-08-21 2013-08-21 타이트한 피치의 전도성 층들을 가이드된 비아들과 접촉시키는 방법 및 구조 KR102143907B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/056039 WO2015026342A1 (en) 2013-08-21 2013-08-21 Method and structure to contact tight pitch conductive layers with guided vias

Publications (2)

Publication Number Publication Date
KR20160044453A true KR20160044453A (ko) 2016-04-25
KR102143907B1 KR102143907B1 (ko) 2020-08-12

Family

ID=52483997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167000675A KR102143907B1 (ko) 2013-08-21 2013-08-21 타이트한 피치의 전도성 층들을 가이드된 비아들과 접촉시키는 방법 및 구조

Country Status (6)

Country Link
US (1) US9659860B2 (ko)
EP (1) EP3036757A4 (ko)
KR (1) KR102143907B1 (ko)
CN (1) CN105378897B (ko)
TW (1) TWI562375B (ko)
WO (1) WO2015026342A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200044978A (ko) * 2017-09-18 2020-04-29 어플라이드 머티어리얼스, 인코포레이티드 선택적으로 에칭되는 자기-정렬된 비아 프로세스들

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3314643A4 (en) * 2015-06-26 2019-02-27 Intel Corporation SELECTIVE DIELECTRIC NETWORKING FROM BELOW UP TO PREVENT CONTACTING SHORTCUTS
US10347488B2 (en) 2015-09-19 2019-07-09 Applied Materials, Inc. Titanium compound based hard mask films
US9793164B2 (en) 2015-11-12 2017-10-17 Qualcomm Incorporated Self-aligned metal cut and via for back-end-of-line (BEOL) processes for semiconductor integrated circuit (IC) fabrication, and related processes and devices
US10522402B2 (en) * 2015-12-16 2019-12-31 Intel Corporation Grid self-aligned metal via processing schemes for back end of line (BEOL) interconnects and structures resulting therefrom
EP3479397B1 (en) * 2016-07-01 2021-05-19 INTEL Corporation Dielectric helmet-based approaches for back end of line (beol) interconnect fabrication and structures resulting therefrom
EP3549163A1 (en) 2016-12-02 2019-10-09 Intel Corporation Surface-aligned lithographic patterning approaches for back end of line (beol) interconnect fabrication
CN108227412A (zh) * 2016-12-15 2018-06-29 Imec 非营利协会 光刻掩模层
WO2018118090A1 (en) * 2016-12-23 2018-06-28 Intel Corporation Conductive cap-based approaches for conductive via fabrication and structures resulting therefrom
WO2018118089A1 (en) * 2016-12-23 2018-06-28 Intel Corporation Differentiated molecular domains for selective hardmask fabrication and structures resulting therefrom
WO2018125109A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Subtractive plug etching
US11024538B2 (en) 2016-12-31 2021-06-01 Intel Corporation Hardened plug for improved shorting margin
US10181420B2 (en) * 2017-02-06 2019-01-15 Globalfoundries Inc. Devices with chamfer-less vias multi-patterning and methods for forming chamfer-less vias
EP3367429A1 (en) * 2017-02-27 2018-08-29 IMEC vzw A method for defining patterns for conductive paths in a dielectric layer
WO2018236354A1 (en) * 2017-06-20 2018-12-27 Intel Corporation METALLIC SPACER APPROACHES FOR CONDUCTIVE INTERCONNECTION AND MANUFACTURING AND STRUCTURES OBTAINED THEREFROM
US11239112B2 (en) * 2017-06-20 2022-02-01 Intel Corporation Passivating silicide-based approaches for conductive via fabrication and structures resulting therefrom
US11217456B2 (en) 2018-03-26 2022-01-04 Intel Corporation Selective etching and controlled atomic layer etching of transition metal oxide films for device fabrication
WO2019190499A1 (en) * 2018-03-28 2019-10-03 Intel Corporation Etch stop layer-based approaches for conductive via fabrication and structures resulting therefrom
US11600519B2 (en) * 2019-09-16 2023-03-07 International Business Machines Corporation Skip-via proximity interconnect
EP3843130A1 (en) * 2019-12-23 2021-06-30 Imec VZW A method for forming an interconnection structure
US20220375866A1 (en) * 2021-05-21 2022-11-24 Intel Corporation Hybrid conductive vias for electronic substrates
US20230016977A1 (en) * 2021-07-19 2023-01-19 International Business Machines Corporation Self-aligning spacer tight pitch via

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888897A (en) * 1996-10-31 1999-03-30 Intel Corporation Process for forming an integrated structure comprising a self-aligned via/contact and interconnect
KR100299343B1 (ko) * 1997-08-21 2001-10-19 포만 제프리 엘 코너형이미지형성방법및그것에의해형성된포토마스크
US20040232558A1 (en) * 2003-01-20 2004-11-25 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
KR20060101780A (ko) * 2003-12-24 2006-09-26 인텔 코포레이션 상호접속층 제조 방법, 상호접속층 및 상호접속 구조물
WO2014046856A1 (en) * 2012-09-19 2014-03-27 Intel Corporation Gate contact structure over active gate and method to fabricate same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945765A (ja) * 1995-07-26 1997-02-14 Sony Corp 多層配線構造を有する半導体装置の製造方法
US6198170B1 (en) 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
JP2001313334A (ja) * 2000-04-28 2001-11-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005064226A (ja) * 2003-08-12 2005-03-10 Renesas Technology Corp 配線構造
JP2007281197A (ja) * 2006-04-06 2007-10-25 Toshiba Corp 半導体装置及びその製造方法
KR100866735B1 (ko) 2007-05-01 2008-11-03 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
JP2010245441A (ja) * 2009-04-09 2010-10-28 Toshiba Corp 不揮発性記憶装置の製造方法
US9019767B2 (en) * 2011-02-17 2015-04-28 SK Hynix Inc. Nonvolatile memory device and operating method thereof
TWI550684B (zh) 2011-06-02 2016-09-21 聯華電子股份有限公司 雙鑲嵌結構之製作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888897A (en) * 1996-10-31 1999-03-30 Intel Corporation Process for forming an integrated structure comprising a self-aligned via/contact and interconnect
KR100299343B1 (ko) * 1997-08-21 2001-10-19 포만 제프리 엘 코너형이미지형성방법및그것에의해형성된포토마스크
US20040232558A1 (en) * 2003-01-20 2004-11-25 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
KR20060101780A (ko) * 2003-12-24 2006-09-26 인텔 코포레이션 상호접속층 제조 방법, 상호접속층 및 상호접속 구조물
WO2014046856A1 (en) * 2012-09-19 2014-03-27 Intel Corporation Gate contact structure over active gate and method to fabricate same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200044978A (ko) * 2017-09-18 2020-04-29 어플라이드 머티어리얼스, 인코포레이티드 선택적으로 에칭되는 자기-정렬된 비아 프로세스들

Also Published As

Publication number Publication date
TWI562375B (en) 2016-12-11
EP3036757A4 (en) 2017-03-29
CN105378897A (zh) 2016-03-02
EP3036757A1 (en) 2016-06-29
WO2015026342A1 (en) 2015-02-26
KR102143907B1 (ko) 2020-08-12
CN105378897B (zh) 2019-11-05
US9659860B2 (en) 2017-05-23
TW201521202A (zh) 2015-06-01
US20160148869A1 (en) 2016-05-26

Similar Documents

Publication Publication Date Title
KR20160044453A (ko) 타이트한 피치의 전도성 층들을 가이드된 비아들과 접촉시키는 방법 및 구조
US20220270964A1 (en) Method of forming high density, high shorting margin, and low capacitance interconnects by alternating recessed trenches
KR102506276B1 (ko) 선택적 비아 포스트들을 갖는 스케일러블 인터커넥트 구조체들
TWI673846B (zh) 產生具有增加重疊邊界的交替硬遮罩覆蓋互連結構之新穎方法
KR101600217B1 (ko) 자기-폐쇄 비대칭 상호연결 구조
KR102312732B1 (ko) 타이트한 피치의 금속 상호접속층들의 상부 및 하부에 비아를 자기 정렬하는 구조체 및 방법
KR102399345B1 (ko) 반도체 장치의 제조 방법
TWI549245B (zh) 用於形成具有緊密間距互連結構之互連層的方法
CN109166836B (zh) 半导体器件和制造方法
WO2016105350A1 (en) Method and structure to contact tight pitch conductive layers with guided vias using alternating hardmasks and encapsulating etchstop liner scheme
US9396988B2 (en) Methods for fabricating semiconductor devices using liner layers to avoid damage to underlying patterns
TW201732883A (zh) 用於後段製程線路（ｂｅｏｌ）互連之柵格自行對準金屬穿孔處理方法及由其所生成的結構
TW201733007A (zh) 用於圖案化後段（ｂｅｏｌ）互連之金屬線端的方法
TW201735303A (zh) 用於形成具有改善的調正及電容降低之導電特徵的技術
TW201342528A (zh) 用於鑲嵌式圖案化之ａｖｄ硬遮罩

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant