KR20160040989A

KR20160040989A - 화상 형성 장치의 소모품 유닛에 탑재 가능한 crum 유닛 및 이를 이용한 화상 형성 장치

Info

Publication number: KR20160040989A
Application number: KR1020150104397A
Authority: KR
Inventors: 서창근; 김진부; 김연재
Original assignee: 삼성전자주식회사
Priority date: 2014-10-06
Filing date: 2015-07-23
Publication date: 2016-04-15
Also published as: CN105487993B; EP3623872A1; KR20170001686A; EP3007007B1; KR101966417B1; CN109375881B; US20160098060A1; CN105487993A; BR112017001744A2; EP3007007B8; KR20180102039A; KR101690671B1; US10649379B2; EP3007007A1; US9658644B2; US20170219975A1; KR101965442B1; KR101906454B1; WO2016056720A1; KR20190008395A

Abstract

화상 형성 장치에 장착 가능한 CRUM 유닛이 개시된다. 본 CRUM 유닛은, 화상 형성 장치로부터 입력받은 제1 클럭 신호를 제2 클럭 신호로 변환하는 디코딩부, 및, 제2 클럭 신호에 기초하여 메모리부를 관리하는 제어부를 포함하고, 제1 클럭 신호는 펄스 폭이 다른 데이터 구간 및 아이들 구간으로 구분되고, 제2 클럭 신호는 상기 아이들 구간에서 하이 값 또는 로우 값으로 유지되는 클럭 신호이다.

Description

화상 형성 장치의 소모품 유닛에 탑재 가능한 CRUM 유닛 및 이를 이용한 화상 형성 장치{CRUM UNIT MOUNTABLE IN CONSUMABLE UNIT OF IMAGE FORMING APPARATUS AND IMAGE FORMING APPARATUS USING THE SAME}

본 발명은 화상 형성 장치의 소모품 유닛에 탑재 가능한 CRUM(Customer Replacement Unit Monitor) 유닛 및 이를 이용하는 화상 형성 장치에 관한 것으로, 보다 상세하게는, 화상 형성 장치 간의 연결 단자 수를 줄이면서 일반적인 범용 메모리 컨트롤러를 이용할 수 있는 CRUM 유닛 및 이를 이용한 화상 형성 장치에 관한 것이다.

전자 기술의 발달에 힘입어 다양한 유형의 전자 제품들이 개발되고 있다. 특히 컴퓨터 보급이 대중화됨에 따라, 컴퓨터 주변 기기의 보급률도 나날이 향상되고 있다. 컴퓨터 주변 기기란 컴퓨터의 활용성을 높이기 위한 기기들을 의미한다. 대표적으로는, 프린터, 스캐너, 복사기, 복합기 등과 같은 화상 형성 장치가 있을 수 있다.

화상 형성 장치들은 용지상에 화상을 인쇄하기 위해서 잉크나 토너를 사용한다. 잉크나 토너는 화상 형성 작업이 진행될 때마다 사용되어, 소정 시간 이상 사용되면 고갈된다. 이 경우, 잉크나 토너를 저장하는 유닛 자체를 새로이 교체하여 주어야 한다. 이와 같이 화상 형성 장치의 사용과정에서 교체할 수 있는 부품 또는 구성요소들을 소모품 유닛 또는 교체 가능 유닛이라 한다. 설명의 편의를 위하여, 본 명세서에서는 소모품 유닛이라는 명칭을 사용한다.

소모품 유닛에는 상술한 바와 같이 잉크나 토너가 고갈되어 교체하여야 하는 유닛 이외에, 일정 기간 이상 사용하면 특성이 변경되어 좋은 인쇄 품질을 기대할 수 없는 이유로 교체되는 유닛들도 있다. 즉, 컬러별 현상기 이외에도 중간 전사 벨트 등과 같은 부품들도 소모품 유닛에 해당할 수 있다. 이 같은 소모품 유닛은 적절한 교체시기마다 교체해 주어야 한다.

그 교체시기는 화상 형성 장치의 사용상태지수를 이용하여 결정할 수 있다. 사용상태지수란 화상 형성 장치의 사용 정도를 나타내는 지수로써, 예를 들면, 화상 형성 장치에서 인쇄하여 출력하는 용지매수, 화상을 형성하는 도트 수(dots) 등이 될 수 있다. 화상 형성 장치는 용지매수나 도트 수를 카운팅하여 각 소모품 유닛의 교체시기를 판단할 수 있다.

최근에는 사용자가 각 소모품 유닛별로 교체시기를 정확하게 판단할 수 있도록 하기 위하여, 각 소모품 유닛 내에 CRUM(Customer Replacement Unit Monitoring) 유닛이 탑재되어 있다.

만약, 소모품 유닛이 화상 형성 장치에 탑재될 경우, 소모품 유닛을 통해 CRUM 유닛과 화상 형성 장치가 통신하게 된다. 소모품 유닛은 화상 형성 장치로부터 공급된 전원을 전달받기 위한 전원 단자를 포함한다. 따라서, 화상 형성 장치로부터 공급된 전원은 전원 단자에 전달되며, CRUM 유닛은 전원 단자로부터 전원을 수신하여 동작할 수 있다.

그러나 구조적으로 볼 때, 전원 공급을 위한 전원 단자는 소모품 유닛의 단자 수 또는 CRUM 유닛의 인터페이스의 수를 증가시키는 요인이 된다. 또한, 단자 수 또는 인터페이스 수의 증가는 소모품 유닛 또는 CRUM 유닛의 크기를 증가시키며, 이는 소모품 유닛 또는 CRUM 유닛의 비용에 영향을 끼친다.

이에 따라, 최근에는 전원 단자가 생략된 3개의 단자(클럭 단자, 데이터 단자, 접지 단자)로만 CRUM 유닛과 화상 형성 장치를 연결하는 방법이 제안되었다.

그러나 이러한 방법은 기존의 표준 I2C 통신의 클럭 발생 방법을 변경한 것이기 때문에 기존의 범용 IC를 이용하여 CRUM 유닛을 구현할 수 없는 문제점이 존재하였다.

따라서, CRUM 유닛과 화상 형성 장치 간의 연결 단자 수를 줄이면서도, 일반적인 범용 IC를 이용하여 CRUM 유닛을 구현할 수 있는 방법이 요구되었다.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 화상 형성 장치 간의 연결 단자 수를 줄이면서 일반적인 범용 메모리 컨트롤러를 이용할 수 있는 CRUM 유닛 및 이를 이용한 화상 형성 장치를 제공하는 것을 목적으로 한다.

상술한 목적을 달성하기 본 발명의 일 실시예에 따른, CRUM 유닛은, 화상 형성 장치로부터 입력받은 제1 클럭 신호를 제2 클럭 신호로 변환하는 디코딩부, 및, 상기 제2 클럭 신호에 기초하여 메모리부를 관리하는 제어부를 포함하고, 상기 제1 클럭 신호는 펄스 폭이 다른 데이터 구간 및 아이들 구간으로 구분되고, 상기 제2 클럭 신호는 상기 아이들 구간에서 하이 값 또는 로우 값으로 유지되는 클럭 신호이다.

이 경우, 상기 메모리부는, 소모품 유닛과 관련된 데이터를 저장하며, 상기 제어부는, 상기 화상 형성 장치로부터 입력받은 데이터 신호 및 상기 제2 클럭 신호에 기초하여 상기 메모리부를 관리하며, 상기 제1 클럭 신호는 상기 데이터 신호가 송수신되는 데이터 구간 및 상기 데이터 신호가 미송수신되는 아이들 구간으로 구분되고, 상기 데이터 구간에서 제1 주파수를 가지고, 상기 아이들 구간에서 제2 주파수를 가질 수 있다.

이 경우, 상기 데이터 구간에서의 상기 제1 클럭 신호의 상기 제1 주파수는, 상기 아이들 구간에서의 상기 제1 클럭 신호의 상기 제2 주파수보다 작을 수 있다.

이 경우, 상기 디코딩부는, 상기 제1 클럭 신호의 하이 값 및 로우 값 중 어느 하나가 유지되는 구간이 기설정된 시간을 초과하면, 상기 기설정된 시간을 초과하는 시점에 제1 주파수에 대응되는 시간 단위로 교번적으로 상기 제2 클럭 신호의 출력 값을 변환하며, 상기 제1 클럭 신호의 하이 값 및 로우 값 중 어느 하나가 유지되는 구간이 기설정된 시간 이하이면, 상기 제2 클럭 신호의 출력 값을 유지할 수 있다.

한편, 상기 제2 클럭 신호는, I2C(Inter-Intergrated Circuit) 버스의 클럭 프로토콜에 호환될 수 있다.

한편, 상기 디코딩부는, 상기 제1 클럭 신호를 입력받는 입력부, 기준 시간 정보를 저장하는 디코딩 제어부, 상기 저장된 기준 시간 정보 및 상기 제1 클럭 신호에 기초하여 상기 제2 클럭 신호를 생성하는 디코딩 처리부, 및, 상기 생성된 제2 클럭 신호를 출력하는 출력부를 포함할 수 있다.

이 경우, 상기 입력부는, 상기 데이터 신호를 입력받고, 상기 출력부는, 상기 입력부에 입력된 데이터 신호를 그대로 출력할 수 있다.

한편, 상기 디코딩부는, 상기 제1 클럭 신호로부터 전원을 추출하고, 상기 추출된 전원을 상기 메모리부 및 상기 제어부 중 적어도 하나에 제공할 수 있다.

한편, 본 CRUM 유닛은, 상기 제1 클럭 신호로부터 전원을 추출하는 전원 추출 회로를 더 포함할 수 있다.

한편, 상기 제어부는, 상기 제2 클럭 신호에 기초하여 데이터 신호의 데이터 구간 또는 아이들 구간을 구분하고, 데이터 구간에서 상기 데이터 신호를 송수신할 수 있다.

이 경우, 상기 제어부는, 상기 제2 클럭 신호의 에지가 변화되면, 상기 데이터 구간으로 변경되는 것으로 판단하고, 상기 제2 클럭 신호의 하이 값 및 로우 값 중 어느 하나가 유지되는 구간이 기설정된 시간을 초과하면, 상기 아이들 구간으로 변경되는 것으로 판단할 수 있다.

한편, 상기 메모리부 및 상기 제어부는, 적어도 하나의 IC로 구성될 수 있다.

한편, 본 CRUM 유닛은, 상기 화상 형성 장치의 본체와 연결되는 복수의 인터페이스부를 더 포함하고, 상기 복수의 인터페이스부는, 상기 본체의 클럭 단자로부터 상기 제1 클럭 신호를 수신하고, 상기 수신된 제1 클럭 신호를 상기 디코딩부에 제공하는 제1 인터페이스부, 상기 본체의 데이터 단자로부터 상기 데이터 신호를 송수신하는 제2 인터페이스부, 및, 상기 본체의 접지 단자에 연결되는 제3 인터페이스부를 포함할 수 있다.

또는, 본 CRUM 유닛은, 상기 화상 형성 장치의 본체와 연결되는 복수의 인터페이스부를 더 포함하고, 상기 복수의 인터페이스부는, 상기 본체의 클럭 단자로부터 상기 제1 클럭 신호를 수신하고, 상기 수신된 제1 클럭 신호를 상기 디코딩부에 제공하는 제1 인터페이스부, 상기 본체의 데이터 단자로부터 상기 데이터 신호를 송수신하는 제2 인터페이스부, 상기 본체의 전원 단자와 연결된 제3 인터페이스부, 및, 상기 본체의 접지 단자에 연결되는 제4 인터페이스부를 포함할 수 있다.

한편, 본 발명의 다른 실시 예에 따른 CRUM 유닛은, 화상 형성 장치로부터 입력받은 제1 클럭 신호를 제2 클럭 신호로 변환하는 디코딩부, 및, 상기 제2 클럭 신호에 기초하여 메모리를 관리하는 제어부를 포함하고, 상기 제1 클럭 신호는 펄스 폭이 다른 데이터 구간 및 아이들 구간으로 구분되고, 상기 제어부는, 상기 제1 클럭 신호의 상기 데이터 구간에 대응되는 제2 클럭 신호의 데이터 구간 신호에 동기하여 상기 화상 형성 장치로부터 입력받은 데이터 신호를 처리할 수 있다.

한편, 본 발명의 일 실시 예에 따른 화상 형성 장치는, 상기 화상 형성 장치의 동작을 제어하는 메인 컨트롤러를 포함하는 본체, 상기 메인 컨트롤러와 통신 가능하도록 상기 본체에 장착되는 소모품 유닛, 및, 상기 소모품 유닛의 정보를 저장하는 CRUM 유닛을 포함하고, 상기 메인 컨트롤러는, 펄스 폭이 다른 데이터 구간 및 아이들 구간으로 구분되는 제1 클럭 신호 및 데이터 신호를 상기 CRUM 유닛으로 전송하고, 상기 CRUM 유닛은, 상기 제1 클럭 신호를 상기 아이들 구간에서 하이 값 또는 로우 값으로 유지되는 제2 클럭 신호로 변환하고, 상기 제2 클럭 신호를 이용하여 상기 데이터 신호를 처리한다.

이 경우, 상기 CRUM 유닛은, 상기 화상 형성 장치의 본체에서 생성된 제1 클럭 신호를 상기 제1 클럭 상기 제2 클럭 신호로 변환하는 디코딩부, 상기 소모품 유닛과 관련된 데이터를 저장하는 메모리부, 및, 상기 화상 형성 장치의 본체에서 전송된 데이터 신호 및 상기 제2 클럭 신호에 기초하여 상기 메모리부를 관리하는 제어부를 포함한다.

도 1은 본 발명의 일 실시예에 따른 화상 형성 장치의 구성을 나타내는 블록도,
도 2는 도 1에 도시된 소모품 유닛의 일 면을 나타내는 도면,
도 3 및 도 4는 화상 형성 장치와 소모품 유닛 간의 연결 방식을 설명하기 위한 도면,
도 5는 본 발명의 다른 실시 예에 따른 화상 형성 장치의 구성을 나타내는 블록도,
도 6은 도 3에 도시된 소모품 유닛의 일 면을 나타내는 도면,
도 7은 본 발명의 실시 예에 따른 CRUM 유닛의 간단한 구성을 나타내는 블록도,
도 8은 본 발명의 실시 예에 따른 CRUM 유닛의 구체적인 구성을 나타내는 블록도,
도 9는 본 발명의 다른 실시 예에 따른 CRUM 유닛의 구체적인 구성을 나타내는 블록도,
도 10은 본 발명의 또 다른 실시 예에 따른 CRUM 유닛의 구체적인 구성을 나타내는 블록도,
도 11은 본 발명의 또 다른 실시 예에 따른 CRUM 유닛의 구체적인 구성을 나타내는 블록도,
도 12 및 도 13은 도 8에 도시된 전원 추출 회로의 예들을 나타내는 회로도,
도 14는 도 7의 디코딩부의 구체적인 구성을 도시한 도면,
도 15 내지 도 17은 데이터 신호, 클럭 신호 및 디코딩 신호에 따른 파형의 다양한 예를 설명하기 위한 도면,
도 18은 본 발명의 일 실시 예에 따른 데이터 신호 전달 방법을 설명하기 위한 흐름도,
도 19는 도 18의 변환 동작을 구체적으로 설명하기 위한 흐름도이다.

이하에서, 첨부된 도면을 이용하여 본 발명에 대하여 구체적으로 설명한다.

도 1은 본 발명의 일 실시 예에 따른 화상 형성 장치의 구성을 나타내는 블럭도이다.

도 1에 따르면, 화상 형성 장치는 본체(100), 본체(100)에 구비된 메인 컨트롤러(110), 본체(100)에 장착 및 탈착이 가능한 소모품 유닛(200)을 포함한다. 여기서, 화상 형성 장치는 화상 데이터의 생성, 인쇄, 수신, 전송 등을 수행하는 장치로서, 프린터, 복사기, 팩스, 및 이들의 기능을 통합 구현한 복합기 등을 들 수 있다. 본 실시 예에서는 화상을 형성하는 화상 형성 장치에만 적용되는 것으로 기술하였으나, 스캐너와 같은 화상독취장치에도 적용될 수도 있다.

메인 컨트롤러(110)는 화상 형성 장치의 본체(100)에 탑재되어, 화상 형성 장치의 전반적인 기능을 제어한다. 구체적으로, 메인 컨트롤러(110)는 화상 형성 장치 내의 각 구성을 제어하는 제어부(미도시)를 포함하며, 사용자로부터 입력받은 제어 명령에 따라 인쇄 작업을 수행할 수 있다.

그리고 메인 컨트롤러(110)는 화상 형성 작업의 수행 과정에서 사용한 소모품 정보의 기록 및 소모품 정보의 독취를 위한 신호를 CRUM 유닛(210)에 전송할 수 있다. 구체적으로, 메인 컨트롤러(110)는 CRUM 유닛(210)과 통신을 수행하기 위하여, 데이터 신호 및 클럭 신호를 생성할 수 있다. 여기서, 데이터 신호는 CRUM 유닛(210)과 메인 컨트롤러(110) 간의 데이터를 송수신하기 위한 신호이고, 클럭 신호는 CRUM 유닛(210)에서 데이터 신호의 송수신 여부를 판단하기 위한 신호이다. 본 실시 예에서는 클럭 신호를 통하여 CRUM 유닛에서 전원을 추출할 수 있도록, 데이터 구간뿐만 아니라 유휴 구간에서도 하이 값 및 로우 값이 교번적으로 반복되는 클럭 신호를 생성하여 CRUM 유닛(210)에 전송한다.

여기서 메인 컨트롤러(110)는 클럭 신호, 데이터 신호 및 접지로 구성되는 세 개의 인터페이스 단자를 통하여 CRUM 유닛(210)과 통신하거나, 제1 클럭 신호, 데이터 신호, 전원 및 접지로 구성되는 네 개의 인터페이스 단자를 통하여 CRUM 유닛(210)과 통신할 수 있다. 이 경우, 모두 메인 컨트롤러(100)는 데이터 신호가 송수신되는 데이터 구간에서는 제1 주파수를 가지며, 데이터 신호가 미송수신되는 아이들 구간에서는 제2 주파수를 가지는 제1 클럭 신호를 생성하여 소모품 유닛(200)에 전송할 수 있다. 한편, 이러한 제1 클럭 신호는 I2C 프로토콜에 호환되지 않는 클럭 신호이다. 따라서, 본 실시 예에서는 CRUM 유닛(210) 측에서 수신된 제1 클럭 신호를 I2C 프로토콜에 호환되는 제2 클럭 신호로 변환하여 이용한다. 여기서, 인터페이스 단자는 본체에 구비되는 단자와 연결되기 위한 것으로, 단자(connector)로 지칭될 수도 있다.

한편, 세 개의 인터페이스 단자를 이용하는 경우의 구체적인 동작 및 구성에 대해서는 도 8 내지 도 10을 참조하여 후술하고, 네 개의 인터페이스 단자를 이용하는 경우의 구체적인 동작 및 구성에 대해서는 도 11을 참조하여 후술한다.

소모품 유닛(200)은 화상 형성 장치의 본체(100)에 탑재되어, 화상 형성 잡에 직접 또는 간접적으로 관여하는 다양한 종류의 유닛이 될 수 있다. 예를 들어, 레이저 화상 형성 장치의 경우 대전유닛, 노광 유닛, 현상 유닛, 전사유닛, 정착유닛, 각종 롤러, 벨트, OPC 드럼 등이 소모품 유닛이 될 수 있으며, 그 밖에 화상 형성 장치의 사용에 있어서 현상기(예를 들어, 현상 카트리지 또는 토너 카트리지 등)와 같이 교체가 요구되는 다양한 유형의 유닛들이 소모품 유닛(200)으로 정의될 수 있다.

상술한 바와 같이, 소모품 유닛(200)에는 각각의 수명이 정해져 있다. 따라서, 적절한 시기에 교체가 이루어질 수 있도록, 소모품 유닛(200)에는 CRUM 유닛(Customer Replaceable Unit Monitor)(210)이 장탈착될 수 있다.

CRUM 유닛(210)이란 소모품 유닛(200)에 탑재되어, 각종 정보를 기록하는 구성이다. CRUM 유닛(210)은 단일 칩으로 구성될 수도 있고, 보드(board) 상에 집적된 다수의 구성요소들로 구성될 수도 있다. 한편, 이상에서는 CRUM 유닛이 소모품 유닛에 탑재되는 것으로 설명하였지만, 이는 CRUM 유닛이 물리적으로 소모품 유닛에 부착될 수 있다는 것이다. 즉, CRUM 유닛은 물리적으로 소모품 유닛(200)에 탑재되더라도 전기적으로는 본체와 직접 연결될 수 있다. 또한, 경우에 따라서 CRUM 유닛은 소모품 유닛을 통하지 않고, 화상형성장치의 본체와 물리적 및 전기적으로 직접 연결될 수도 있다. 즉, 소모품 유닛과 별도로 판매되어 소모품 유닛의 교체시 본체에 직접 장착하는 방법으로 교체될 수도 있다.

CRUM 유닛(210)은 메모리를 포함한다. 따라서, CRUM 유닛(210)은 메모리부, CRUM 유닛 메모리(Customer Replaceable Unit Monitoring memory) 등과 같이 다양한 명칭으로 지칭될 수 있지만, 설명의 편의를 위하여 본 명세서에서는 CRUM 유닛(210)으로 설명한다.

CRUM 유닛(210)에 마련된 메모리에는 소모품 유닛(200)이나 CRUM 유닛(210) 자체, 화상 형성 장치 등에 대한 다양한 특성 정보와, 화상형성잡의 수행과 관련된 사용 정보 또는 프로그램이 저장될 수 있다.

구체적으로는, CRUM 유닛(210)에 저장되는 각종 프로그램에는, 일반적인 애플리케이션뿐만 아니라 O/S(Operating System) 프로그램, 암호화 프로그램 등도 포함될 수 있다. 또한, 특성 정보에는, 소모품 유닛(200) 제조사에 대한 정보, 화상 형성 장치의 제조사에 대한 정보, 장착 가능한 화상 형성 장치의 장치명, 제조일시에 대한 정보, 일련 번호, 모델 명, 전자 서명 정보, 암호화 키, 암호화 키 인덱스 등이 포함될 수 있다. 또한, 사용 정보에는 현재까지 몇 매 인쇄하였는지, 인쇄 가능한 잔여 매수가 얼마인지, 주요 부품인 감광체, 현상 롤러 등의 수명 정보 등에 대한 정보가 포함될 수 있다. 이러한 감광체, 현상 롤러 등의 수명 정보는, 감광체, 현상 롤러의 회전수 등일 수 있다. 화상형성장치는 실험을 통해 생성된 기설정된 데이터와 상술한 수명 정보를 비교하여, 화상형성장치 내부의 각 부품에 공급되는 전압/전류 등을 추가 제어함으로써, 고품질의 인쇄물을 생성할 수 있다. 그리고 특성 정보는 다르게는 고유 정보로 명명할 수도 있다.

일 예를 들면, CRUM 유닛(210)에는 다음 표와 같은 정보가 저장될 수 있다.

General Information
OS Version SPL-C Version Engine Version USB Serial Number Set Model Service Start Date	CLP300_V1.30.12.35 02-22-2007 5.24 06-28-2006 6.01.00(55) BH45BAIP914466B. DOM 2007-09-29
Option
RAM Size EEPROM Size USB Connected (High)	32 Mbytes 4096 bytes
Consumables Life
Total Page Count Fuser Life Transfer Roller Life Tray1 Roller Life Total Image Count Imaging Unit/Deve Roller Life Transfer Belt Life Toner Image Count	774/93 Pages(Color/mono) 1636 Pages 864 Pages 867 Pages 3251 Images 61 Images/19 Pages 3251 Images 14/9/14/19 Images(C/M/Y/K)
Toner Information
Toner Remains Percent Toner Average Coverage	99%/91%/92%/100% (C/M/Y/K) 5%/53%/31%/3% (C/M/Y/K)
Consumables Information
Cyan Toner Magenta Toner Yellow Toner Black Toner Imaging unit	SAMSUNG(DOM) SAMSUNG(DOM) SAMSUNG(DOM) SAMSUNG(DOM) SAMSUNG(DOM)
Color Menu
Custom Color	Manual Adjust(CMYK : 0,0,0,0)
Setup Menu
Power Save Auto Continue Altitude Adj.	20 Minutes On Plain

상술한 표에서와 같이, CRUM 유닛(210)의 메모리에는 소모품 유닛(200)에 대한 개략적인 정보뿐만 아니라, 소모품의 수명, 정보, 셋업 메뉴 등에 대한 정보까지 저장될 수 있다. 또한, 메모리에는 화상 형성 장치의 본체와 별개로 CRUM 유닛 자체에서 사용하기 위하여 마련된 O/S도 저장될 수 있다.

그 밖에, CRUM 유닛(210)에는 메모리를 관리하고, 메모리에 저장된 각종 프로그램을 실행하며, 화상 형성 장치의 본체 또는 기타 장치의 컨트롤러와 통신을 수행할 수 있는 CPU(미도시)가 더 포함될 수도 있다.

한편, 화상 형성 장치의 본체(100)에, CRUM 유닛(210)이 탑재된 소모품 유닛(200)이 장착될 경우, CRUM 유닛(210)은 복수의 단자를 통하여 화상 형성 장치의 본체(100)의 각 단자(121, 122, 123)을 통해 메인 컨트롤러(110)와 통신하게 된다.

예를 들어, 화상 형성 장치의 본체(100)는 3개의 단자(121, 122, 123)를 포함하고, 3개의 단자(121, 122, 123)에 연결된 각 케이블(131, 132, 133)은 메인 컨트롤러(110)에 연결될 수 있다. 이 경우, 소모품 유닛(200) 역시 본체(100)에 포함된 3개의 단자(121, 122, 123)와 상호 접촉하는 3개의 단자(221, 222, 223)를 포함할 수 있다. 이때 3개의 단자(221, 222, 223)가 CRUM 유닛(210)과 연결되기 때문에, CRUM 유닛(210)은 소모품 유닛(200)에 포함된 3개의 단자(221, 222, 223)를 통해 메인 컨트롤러(110)와 통신할 수 있다. 한편, 이상에서는 설명을 용이하게 하기 위하여, 상기 3개의 단자(221, 222, 223)가 소모품 유닛의 단자인 것으로 설명하였지만, 이 3개의 단자(221, 222, 223)는 CRUM 유닛(210)의 단자로 지칭될 수도 있다.

한편, 본체(100)에 포함된 3개의 단자(121, 122, 123)는 각각 클럭 단자, 데이터 단자 및 접지 단자가 될 수 있다. 이와 마찬가지로, 소모품 유닛(200) 또는 CRUM 유닛(210)에 포함된 3개의 단자(221, 222, 223) 역시 각각 클럭 단자, 데이터 단자 및 접지 단자가 될 수 있다.

소모품 유닛(200)의 클럭 단자(221)는 화상 형성 장치의 본체(100)에 포함된 클럭 단자(121)와 연결되어 클럭 신호를 수신할 수 있다. 또한, 소모품 유닛(200)의 데이터 단자(222)는 화상 형성 장치의 본체(100)에 포함된 데이터 단자(122)와 연결되어 데이터 신호를 송수신할 수 있다. 그리고 소모품 유닛(200)의 접지 단자(223)는 화상 형성 장치의 본체(100)에 포함된 접지 단자(123)와 연결된다.

한편, CRUM 유닛(210)은 클럭 단자(221)를 통해 제1 클럭 신호가 수신되면, 제2 클럭 신호로 변환하고, 변환된 제2 클럭 신호를 이용하여 데이터 신호를 화상 형성 장치의 본체(100)와 송수신한다. 여기서 제1 클럭 신호는 데이터 구간에서 제1 주파수를 가지며, 아이들 구간에서 제2 주파수를 가지는 클럭 신호로, 후술할 전원 추출을 위한 변형된 I2C 클럭 신호이다. 그리고 제2 클럭 신호는 데이터 구간에서만 기설정된 주파수를 가지며, 아이들 구간에서는 하이 값 또는 로우 값을 유지하는 클럭 신호로 I2C 버스의 클럭 프로토콜에 호환되는 신호이다.

한편, CRUM 유닛(210)은 클럭 단자(221)를 통해 클럭 신호가 수신되면, 이 클럭 신호로부터 전원을 추출할 수 있다. 즉, 클럭 신호가 하이 값을 가질 때 용량성 소자(예를 들어, 커패시터)를 충전하여 전원을 마련할 수 있다. 구체적인 전원 추출 동작에 대해서는 도 12 및 도 13을 참조하여 후술한다.

본 실시 예에 따른 전원 추출 방법은 클럭 신호의 파형에 따라 다양한 방식으로 구현될 수 있다. 또한, 클럭 신호의 파형은 데이터 신호가 수신되는 데이터 구간과, 데이터 신호가 미수신되는 아이들(idle) 구간에 따라 달라질 수 있다.

제1 실시 예에 따르면, 제1 클럭 신호는 아이들 구간에서 기 설정된 패턴으로 하이 값 및 로우 값이 교번적으로 반복되는 패턴의 클럭 파형을 가질 수 있다.

즉, 제1 클럭 신호는 아이들 구간에서도 클럭 파형을 유지할 수 있다. 이 경우, 데이터 구간에서의 클럭 신호는 제1 주파수(또는 제1 펄스 폭)를 가지고, 아이들 구간에서의 클럭 신호는 제1 주파수와 다른 제2 주파수(또는 제1 펄스 폭과 다른 제2 펄스 폭)를 가질 수 있다. 여기서, 제1 주파수는 제2 주파수보다 작게 설정할 수도 있으나, 반드시 이에 한정되는 것은 아니다.

구체적으로, 제1 클럭 신호는 아이들 구간에서는 기 설정된 제2 펄스 폭의 시간 안에서 하이 값 및 로우 값이 교번적으로 반복되고, 데이터 구간에서는 제1 펄스 폭의 시간 안에서 하이 값 및 로우 값이 교번적으로 반복된다. 하이 값 및 로우 값의 길이는 제1 시간, 제2 시간의 길이 안에서 같거나 다를 수 있다. 즉 제1 시간, 제2 시간 안에서 하이 값의 길이가 로우 값의 길이보다 길거나 짧을 수 있으며 같을 수도 있다. 여기서, 하이 값은 2V 내지 4V가 될 수 있다. 또한, 로우 값은 0을 초과하되 하이 값보다 작은 값이 될 수 있으며, 또는 로우 값은 0이 될 수도 있다.

제1 실시예에 따르면, 클럭 신호가 아이들 구간 및 데이터 구간에서 하이 값을 포함하기 때문에, CRUM 유닛(210)은 아이들 구간 및 데이터 구간에서 클럭 신호의 하이 값으로부터 전원을 추출하여 구동될 수 있다. 특히, 아이들 구간에서 클럭 신호의 하이 값 및 로우 값이 제2 펄스 폭의 시간 단위로 반복되기 때문에, 하이 값으로부터 전원을 반복적으로 추출하여 전원의 끊김 없이 CRUM 유닛(210)을 지속적으로 구동시킬 수 있다. 즉, 종래의 I2C 통신 방식에서 데이터와 데이터 사이 아이들 구간에서는 클럭 신호가 로우 값을 유지하여 소프트웨어 동작 상황에 따라 커패시터가 방전되어 IC가 오동작하거나, 전원 하강으로 인한 리셋 현상이 발생하여 임시 저장 데이터 및 인증 데이터 손실로 처음부터 다시 액세스해야 하므로 화상 형성 장치의 동작이 지연될 수 있다. 또한, 잦은 리셋으로 CRUM 유닛의 손상 등의 문제가 있어 클럭 신호로 커패시터를 충전하여 전원으로 사용하는 기술을 실제 적용하는데 어려움이 있었다.

또한, 데이터 신호로부터 전원을 추출하게 되면, 데이터의 경우 연속된 로우 값이 유지될 가능성이 있어, 상술한 동일한 문제점이 발생할 수 있었다.

제2 실시예에 따르면, 클럭 신호는 데이터 구간에서는 기 설정된 제1 시간 단위로 하이 값 및 제1 로우 값이 교번적으로 반복되고, 아이들 구간에서는 제1 시간보다 긴 시간 동안 하이 값 및 제2 로우 값 중 어느 하나로 유지된다. 여기서, 하이 값은 3V 내지 4V가 될 수 있다. 또한, 제2 로우 값은 0을 초과하되 하이 값보다 작은 값이 될 수 있다. 그리고 제1 로우 값은 제2 로우 값과 같거나, 0이 될 수 있다.

제2 실시예에 따르면, 제1 클럭 신호가 아이들 구간에서는 0을 초과하는 제2 로우 값으로 유지되고, 데이터 구간에서는 하이 값을 포함하기 때문에, 아이들 구간에서는 제2 로우 값으로부터 전원을 추출하고, 데이터 구간에서는 하이 값으로부터 전원을 추출하여 구동될 수 있다.

반면, CRUM 유닛(210)은 아이들 구간에서는 제1 시간보다 긴 제2 시간 동안 하이 값 및 제2 로우 값 중 어느 하나가 일정하게 유지되는 제1 클럭 신호를 수신할 수 있다. 따라서, 아이들 구간에서는, 제1 클럭 신호의 하이 값 및 제2 로우 값 중 해당 구간에서 일정하게 유지되는 신호로부터 전원을 추출할 수 있다.

상술한 실시 예에 따른 CRUM 유닛(210)은 전원 단자와 연결되기 위한 인터페이스를 구비할 필요가 없게 되어, CRUM 유닛(210)의 크기 및 인터페이스 수의 감소를 통해 CRUM 유닛(210)의 비용을 절감할 수 있다. 또한, 전원 단자를 구비하지 않으므로 전원 단자를 제어하기 위한 회로가 필요 없어 회로 구성도 간단해질 수 있다.

또한, CRUM 유닛(210)은 I2C 버스의 클럭 프로토콜에 호환되지 않게 전송되는 제1 클럭 신호를 I2C 버스의 클럭 프로토콜에 호환되는 제2 클럭 신호로 변환하여 이용하는바, I2C 버스로 동작하는 종래의 일반적인 범용 IC를 이용하여 CRUM 유닛을 구현할 수 있다.

도 2는 도 1에 도시된 소모품 유닛의 일 면을 나타내는 도면이다.

도 2에 따르면, 소모품 유닛(200)은 화상 형성 장치에 구비된 메인 컨트롤러(110)와의 통신을 위한 단자 유닛(220)을 포함할 수 있으며, 단자 유닛은 CRUM 유닛(210)의 일부를 구성할 수 있다. 이 단자 유닛(220)은 도 1에 도시된 바와 같이, 클럭 단자(221), 데이터 단자(222) 및 접지 단자(223)를 포함할 수 있다.

클럭 단자(221), 데이터 단자(222) 및 접지 단자(223)는 접촉 타입으로, 화상 형성 장치의 본체(100)에 구비된 3 개의 단자들(121, 122, 123)과 상호 접촉하여 전기적으로 연결된다.

한편, 본 실시 예에서는 클럭 단자(221), 데이터 단자(222) 및 접지 단자(223)가 소모품 유닛(200) 상에 형성되는 것으로 설명하였으나, 구현시에는 CRUM 유닛(210) 상에 형성될 수 있다.

도 3 및 도 4는 화상 형성 장치와 소모품 유닛 간의 연결 방식을 설명하기 위한 도면이다.

구체적으로, 도 3은 접촉 타입으로 구현된 소모품 유닛(200)과 화상 형성 장치의 본체(100)가 연결된 상태를 나타내는 도면이다.

도 3을 참조하면, 화상 형성 장치의 본체(100)에는 단자 유닛(120), 메인 컨트롤러(110)를 비롯한 각종 부품들이 배치되는 메인 보드(140), 그 메인 보드(140)와 단자 유닛(120)을 연결하기 위한 연결 케이블(130) 등이 마련된다.

이와 같은 화상형성장치의 본체(100)에 소모품 유닛(200)이 장착되면, 소모품 유닛(200)에 포함된 단자 유닛(220)과 본체(100)의 단자 유닛(120)은 자연스럽게 접촉되면서 전기적으로 연결된다. 여기서의 단자 유닛(220)은 CRUM 유닛(210)의 구성일 수 있다.

그리고 도 4는 커넥터 타입으로 이루어진 단자 유닛(220)의 외관 구성 예를 나타내는 도면이다.

도 4를 참조하면, 화상 형성 장치의 본체(100)는 커넥터가 삽입될 수 있는 포트 타입의 단자 유닛(120)을 포함한다. 이 단자 유닛(120)에는 3개의 단자(121, 122, 123)가 포함되어 있다.

소모품 유닛(200)은 커넥터 타입의 클럭 단자(221)를 포함할 수 있다. 이 클럭 단자(221)는 단자 유닛(120)에 마련된 클럭 단자(221)에 삽입된다.

또한, 도면을 통해 도시하고 있지 않으나, 소모품 유닛(200)은 커넥터 타입의 데이터 단자(222) 및 접지 단자(223)를 더 포함하며, 이들은 각각 단자 유닛(120)에 마련된 데이터 단자(122) 및 접지 단자(123)에 삽입된다.

이상에서는 본체(100)와 소모품 유닛(200)이 3개의 단자를 통하여 연결되는 것으로 설명하였지만, 구현시에 본체(100)와 소모품 유닛(200)은 4개의 단자를 통하여 연결될 수도 있다. 이에 대해서는 도 5를 참조하여 이하에서 설명한다.

도 5는 본 발명의 다른 실시예에 따른 화상 형성 장치의 구성을 나타내는 블록도이다.

도 5를 참조하면, 화상 형성 장치는 본체(300), 본체(300)에 구비된 메인 컨트롤러(310), 본체(300)에 장착 가능한 소모품 유닛(400)을 포함한다.

도 5에서와 같이, 화상 형성 장치의 본체(300)에, CRUM 유닛(410)이 탑재된 소모품 유닛(400)이 장착될 경우, CRUM 유닛(410)은 소모품 유닛(200)을 통해 화상 형성 장치의 메인 컨트롤러(310)와 통신하게 된다.

메인 컨트롤러(310)는 본체(100)에 마련된 4개의 단자(321, 322, 323, 324)와, 각 단자(321, 322, 323)에 연결된 케이블(331, 332, 333, 334)을 통해 소모품 유닛(400)과 전기적으로 접속될 수 있다.

또한, 소모품 유닛(400)은 본체(300)에 4개의 단자(321, 322, 323, 324)와 상호 접촉하는 4개의 단자(421, 422, 423, 424)를 포함한다.

일 실시예에 따르면, 본체(300)에 포함된 4개의 단자(321, 322, 323, 324)는 각각 클럭 단자, 데이터 단자, 전원 단자 및 접지 단자가 될 수 있다. 이와 마찬가지로, 소모품 유닛(400)에 포함된 4개의 단자(421, 422, 423, 424) 역시 각각 클럭 단자, 데이터 단자, 전원 단자 및 접지 단자가 될 수 있다.

한편, 소모품 유닛(400)의 클럭 단자(421)는 화상 형성 장치의 본체(300)에 포함된 클럭 단자(321)와 연결되어 제1 클럭 신호를 수신할 수 있다. 또한, 소모품 유닛(400)의 데이터 단자(422)는 본체(300)에 포함된 데이터 단자(322)와 연결되어 데이터 신호를 송수신할 수 있다.

그리고 소모품 유닛(400)의 전원 단자(423)는 본체(300)에 포함된 전원 단자(223)와 연결될 수 있으며, 소모품 유닛(400)의 접지 단자(424)는 본체(300)에 포함된 접지 단자(224)와 연결될 수 있다.

한편, CRUM 유닛(410)이 자체적으로 전원을 제1 클럭 신호로부터 추출할 수 있는 경우, 화상 형성 장치의 본체(300)에 포함된 전원 단자(323)는 항상 비활성화 상태로 유지될 수 있다. 즉, 이 경우의 전원 단자(323)는 전원을 공급하기 위한 단자로 이용되지 않는다.

하지만, CRUM 유닛(410)에서 클럭 신호를 이용하여 전원을 추출하지 않는 경우, 소모품 유닛(400)의 전원 단자(423)는 본체에서 제공되는 전원을 CRUM 유닛(410) 내의 각 구성에 제공할 수 있다.

또한, 소모품 유닛(400)은 화상 형성 장치에 대응하여 4개의 단자로 규격화될 수 있다. 따라서, 소모품 유닛(400) 역시 4개의 단자(421, 422, 423, 424)를 포함할 수 있다.

한편, CRUM 유닛(410)은 소모품 유닛(400)에 포함된 4개의 단자(421, 422, 423, 424)와 연결되기 위한 복수의 인터페이스(미도시)를 포함할 수 있다. 복수의 인터페이스 중에서 하나의 인터페이스는 소모품 유닛(400)에 포함된 전원 단자(423)와 연결될 수 있다.

한편, 현재 상용화되고 있는 화상 형성 장치 및 소모품 유닛의 경우, 각각 클럭 단자, 데이터 단자, 전원 단자 및 접지 단자로 구성된 4개의 단자를 포함하는 것이 일반적이다. 따라서, 현재 상용화되고 있는 화상 형성 장치의 메인 컨트롤러에 저장된 클럭 신호와 관련된 프로토콜만을 변경 또는 업데이트할 경우, 실시예에 따른 CRUM 유닛(410)을 장착하여 사용할 수 있다. 따라서, 기존의 CRUM 유닛과, CRUM 유닛(410)을 호환할 수 있다.

한편, 다른 실시 예에 따르면, 화상 형성 장치의 본체(300)에 포함된 4개의 단자(321, 322, 323, 324)는 각각 클럭 단자, 제1 데이터 단자, 제2 데이터 단자 및 접지 단자가 될 수 있다. 이와 마찬가지로, 소모품 유닛(400)에 포함된 4개의 단자(421, 422, 423, 424) 역시 각각 클럭 단자, 제1 데이터 단자, 제2 데이터 단자 및 접지 단자가 될 수 있다.

소모품 유닛(400)의 클럭 단자(421)는 화상 형성 장치의 본체(300)에 포함된 클럭 단자(321)와 연결되어 클럭 신호를 수신할 수 있다. 또한, 소모품 유닛(400)의 제1 데이터 단자(422)는 화상 형성 장치의 본체(300)에 포함된 제1 데이터 단자(322)와 연결되어 데이터 신호를 송수신할 수 있다. 그리고 소모품 유닛(400)의 제2 데이터 단자(423)는 화상 형성 장치의 본체(300)에 포함된 제2 데이터 단자(223)와 연결될 수 있으며, 소모품 유닛(400)의 접지 단자(424)는 화상 형성 장치의 본체(300)에 포함된 접지 단자(424)와 연결될 수 있다.

화상 형성 장치의 본체(300) 및 소모품 유닛(400)은 각각 2개의 데이터 단자(222 및 223, 422 및 423)를 포함함으로써, 메인 컨트롤러(310)와 CRUM 유닛(410)은 상호 접촉된 데이터 단자(222 및 422, 223 및 423)를 통해 데이터 신호를 송수신할 수 있다.

구체적으로, 메인 컨트롤러(310)가 CRUM 유닛(410)으로 데이터 신호를 송신하는 경우, 제1 데이터 단자(322)를 통해 데이터 신호를 송신할 수 있다. 이 같은 동작에 따라, CRUM 유닛(410)은 제1 데이터 단자(322)와 연결된 제1 데이터 단자(422)를 통해 데이터 신호를 송수신할 수 있다.

반면, CRUM 유닛(410)이 메인 컨트롤러(310)로 데이터 신호를 송신하는 경우, 제2 데이터 단자(423)를 통해 데이터 신호를 송신할 수 있다. 이 같은 동작에 따라, 메인 컨트롤러(310)는 제2 데이터 단자(423)와 연결된 제2 데이터 단자(323)를 통해 데이터 신호를 송수신할 수 있다.

한편, 상술한 실시 예들에서, CRUM 유닛(410)은 제1 클럭 신호가 수신되면, 수신된 제1 클럭 신호로부터 제2 클럭 신호를 생성할 수 있다. 클럭 신호의 변경 방법은 도 1에서 설명하였는바, 중복 설명은 생략한다.

따라서, 화상 형성 장치의 본체(200) 및 소모품 유닛(400)에 전원 단자가 포함되거나, 전원 단자가 미포함된 경우에도, CRUM 유닛(210)은 클럭 신호로부터 전원을 추출하여 활성화될 수 있다.

도 6은 도 5에 도시된 소모품 유닛의 일 면을 나타내는 도면이다.

도 6에 따르면, 소모품 유닛(400)은 화상 형성 장치에 구비된 메인 컨트롤러(310)와의 통신을 위한 단자 유닛(420)을 포함한다.

화상 형성 장치의 본체(300)에 포함된 4개의 단자들(321, 322, 323, 324)과 연결되기 위하여, 단자 유닛(420)은 4개의 단자(421, 422, 423, 424)를 포함할 수 있다.

즉, 단자 유닛(420)은 클럭 단자(421), 데이터 단자(422) 및 클럭 단자(424) 외에 다른 하나의 단자(423)를 더 포함할 수 있는데, 이 다른 하나의 단자(423)는 실시 형태에 따라 전원 단자 또는 추가 데이터 단자가 될 수 있다.

이 4개의 단자(421, 422, 423, 424)는 접촉 타입으로, 화상 형성 장치의 본체(300)에 구비된 4 개의 단자들(421, 422, 423, 424)과 상호 접촉하여 전기적으로 연결된다.

한편, 도 2 내지 도 5를 설명함에 있어서, 화상형성장치의 본체에 소모품 유닛이 연결되고, 그에 따라 소모품 유닛을 통하여 CRUM 유닛이 본체와 연결되는 것으로 설명하였지만, 이와 같은 설명은 CRUM 유닛이 물리적으로 소모품 유닛 상에 배치된 경우이다. 그러나 CRUM 유닛과 소모품 유닛은 물리적으로 분리되어 구현될 수 있으며, 이 경우, CRUM 유닛은 소모품 유닛을 통하지 않고, 직접 화상형성장치의 본체와 물리적/전기적으로 연결될 수 있다. 이러한 경우, 앞서 도 2 내지 도 6 상의 소모품 유닛 상의 단자들은 CRUM 유닛의 단자들로 취급될 수 있다.

또한, CRUM 유닛이 소모품 유닛에 부착되어 있는 경우라도, 즉, 물리적으로는 CRUM 유닛이 소모품 유닛을 통하여 본체에 장착되는 경우라도, CRUM 유닛은 전기적으로 소모품 유닛을 통하지 않고 직접 본체와 직접 연결될 수도 있다. 이 러한 경우에도, 앞서 도 2 내지 도 6 상의 소모품 유닛 상의 단자들은 CRUM 유닛의 단자들로 취급될 수 있다.

도 7은 본 발명의 실시 예에 따른 CRUM 유닛의 간단한 구성을 나타내는 블록도이다.

도 7을 참조하면, CRUM 유닛(210)은 디코딩부(211), 제어부(212) 및 메모리부(213)로 구성될 수 있다.

디코딩부(211)는 화상 형성 장치의 본체(100)에서 생성된 제1 클럭 신호를 소모품 유닛(200)을 통해 수신하고, 수신된 제1 클럭 신호를 제2 클럭 신호로 변환한다. 구체적으로, 디코딩부(211)는 제1 클럭 신호의 하이 값 및 로우 값 중 어느 하나가 유지되는 구간이 기설정된 시간(ex, T_Chang)을 초과하면, 기설정된 시간을 초과하는 시점에 제1 주파수에 대응되는 시간 단위로 교번적으로 제2 클럭 신호의 출력 값을 변환하며, 제1 클럭 신호의 하이 값 또는 로우 값 중 어느 하나가 유지되는 구간이 기설정된 제1 시간 이하이면, 제2 클럭 신호의 출력 값을 유지할 수 있다. 한편, 디코딩부(211)의 구체적인 구성에 대해서는 도 14를 참조하여 후술한다.

이러한 디코딩부(211)는 수신된 제1 클럭 신호에서 전원을 추출할 수 있다. 구체적으로, 디코딩부(211)는 다이오드 및 커패시터를 이용하여 제1 클럭 신호에서 DC 성분만을 추출하여 전원을 추출하거나, 복수의 저항, 스위치 및 커패시터를 이용하여 제1 클럭 신호에서 전원을 추출할 수도 있다.

제어부(212)는 데이터 신호 및 제2 클럭 신호에 기초하여 메모리부(213)를 관리한다. 구체적으로, 제어부(212)는 디코딩부(211)에서 제공되는 제2 클럭 신호에 기초하여, 데이터 신호를 본체(100)와 송수신할 수 있다. 보다 구체적으로, 제어부(212)는 제2 클럭 신호에 기초하여 데이터 신호의 데이터 구간 및 아이들 구간을 구분하고, 데이터 구간으로 구분된 구간에서 데이터 신호를 화상형성장치의 본체(100)와 송수신할 수 있다. 예를 들어, 아이들 구간인 상태에서 제2 클럭 신호의 에지가 변화되면, 제어부(212)는 아이들 구간에서 데이터 구간으로 변경된 것으로 판단할 수 있다. 그리고 제어부(212)는 데이터 구간인 상태에서 제2 클럭 신호의 하이 값 및 로우 값 중 어느 하나가 유지되는 구간이 기설정된 시간을 초과하면, 아이들 구간으로 변경된 것으로 판단할 수 있다.

메모리부(213)는 소모품 유닛과 관련된 데이터를 저장한다. CRUM 유닛(210) 내의 메모리부에 저장되는 정보에 대해서는 도 1과 관련하여 앞서 설명하였는바, 중복 설명은 생략한다.

이상과 같이 본 실시 예에 따른 CRUM 유닛은 수신된 클럭 신호를 I2C 버스의 클럭 프로토콜에 호환되는 클럭 신호로 변환하여 이용하는바, 일반적인 범용 메모리 IC를 이용하여 CRUM 유닛을 구현할 수 있다.

이상에서는 제1 클럭 신호가 아이들 구간에서도 기설정된 주파수를 갖는 것으로 가정하여, 디코딩부(211)의 동작을 설명하였지만, 제1 클럭 신호가 도 16 및 도 17과 같이 아이들 구간에서 기설정된 주파수를 갖지 않는 경우에도, 디코딩부(211)는 도 16 및 도 17에 도시된 바와 같이 I2C 프로토콜에 호환되는 디코딩 신호로 변환하도록 구현할 수 있다.

한편, 이상에서는 디코딩부(211)가 제1 클럭 신호에서 전원을 추출하는 것으로 설명하였지만, 구현시에는 디코딩부(211) 외부의 별도의 회로(즉, 전원 추출 회로)가 제1 클럭 신호에서 전원을 추출할 수 있다.

도 8은 본 발명의 실시 예에 따른 CRUM 유닛의 구체적인 구성을 나타내는 블록도이다.

도 8을 참조하면, CRUM 유닛(210)은 제1 내지 제3 인터페이스부(214, 215, 216), 전원 추출 회로(217), 디코딩부(211) 및 제어 유닛(218)으로 구성된다.

제1 내지 제3 인터페이스부(214, 215, 216)는 소모품 유닛(200)에 포함된 클럭 단자(221), 데이터 단자(222) 및 접지 단자(223)에 각각 연결되어 화상 형성 장치와 통신한다.

구체적으로, 제1 인터페이스부(214)는 클럭 단자(221)를 통해 화상 형성 장치로부터 제1 클럭 신호를 수신하고, 제2 인터페이스부(215)는 데이터 단자(222)를 통해 화상 형성 장치로부터 데이터 신호를 송수신한다. 또한, 제3 인터페이스부(216)는 접지 단자(223)와 연결된다.

전원 추출 회로(217)는 제1 인터페이스부(214)와 연결되고, 제1 인터페이스부(214)를 통해 제1 클럭 신호가 수신되면, 제1 클럭 신호로부터 전원을 추출한다. 제1 클럭 신호는, 제2 인터페이스부(215)를 통해 수신되는 데이터 신호의 구간에 따라 다른 파형을 가질 수 있으며, 다양한 형태로 구현될 수 있다.

제1 실시예에 따르면, 제1 클럭 신호는 데이터 신호가 수신되는 데이터 구간에서 제 1 펄스 폭을 가지고, 데이터가 미수신되는 아이들 구간에서 상기 제1 펄스 폭과 상이한 제 2 펄스 폭을 가질 수 있다. 이 경우, 제1 펄스 폭은 제2 펄스 폭보다 큰 것이 바람직하다.

또한, 제1 클럭 신호는 데이터 구간과 아이들 구간에서의 클럭 신호의 주기가 서로 다를 수 있다. 구체적으로, 클럭 신호는 아이들 구간에서는 기 설정된 제1 시간 단위로 하이 값 및 로우 값이 교번적으로 반복되고(즉, 제1 주파수로 동작하고), 데이터 구간에서는 제1 시간보다 길게 설정된 제2 시간 단위로 하이 값 및 로우 값이 교번적으로 반복되는 파형을 가질 수 있다(즉, 데이터 구간에서는 제1 주파수보다 작은 제2 주파수로 동작).

또한, 제1 클럭 신호는 데이터 구간에서는 기설정된 제1 시간 단위로 하이 값 및 로우 값이 교번적으로 반복되고, 아이들 구간에서는 0이 아닌 기설정된 값을 일정하게 갖는 파형을 가질 수 있다.

따라서, 제1 클럭 신호가 아이들 구간 및 데이터 구간 모두에서 하이 값 및 로우 값이 교번적으로 변화하는 파형이면, 전원 추출 회로(217)는 아이들 구간 및 데이터 구간에서 하이 값으로부터 전원을 추출할 수 있다. 여기서, 하이 값은 3V 내지 4V가 될 수 있다. 또한, 로우 값은 0을 초과하되 하이 값보다 작은 값이 될 수 있으며, 또는 로우 값은 0이 될 수도 있다.

한편, 제1 클럭 신호가 데이터 구간에서만 하이 값 및 로우 값이 교번적으로 변화하고, 아이들 구간에서는 제2 로우 값(0이 아닌 일정의 값)을 갖는 경우, 전원 추출 회로(217)는 데이터 구간에서는 하이 값으로부터 전원을 추출하고, 아이들 구간에서는 하이 값 및 제2 로우 값 중 일정하게 유지되는 신호로부터 전원을 추출할 수 있다. 여기서, 하이 값은 3V 내지 4V가 될 수 있으며, 제2 로우 값은 0을 초과하되 하이 값보다 작은 값이 될 수 있다.

디코딩부(211)는 제1 인터페이스부(214)로부터 제1 클럭 신호를 수신하고, 수신된 제1 클럭 신호를 제2 클럭 신호로 변환한다. 구체적으로, 제1 클럭 신호는 앞서 설명한 바와 같이 다양한 형태를 가질 수 있는데, 디코딩부(211)는 제1 클럭 신호를 I2C 프로토콜과 호환되는 제2 클럭 신호로 변환할 수 있다.

예를 들어, 제1 클럭 신호가 데이터 구간 및 아이들 구간 모두 동일한 주기를 갖되, 데이터 구간에서 제 1 펄스 폭을 가지고, 아이들 구간에서 상기 제1 펄스 폭과 상이한 제 2 펄스 폭을 갖는 제1 클럭 신호, 또는 데이터 구간과 아이들 구간에서의 주파수가 다른 제1 클럭 신호라면, 디코딩부(211)는 데이터 구간에서는 제1 클럭 신호에 대응되는 펄스 폭 또는 주파수를 갖는 하이 값 및 로우 값이 교번적으로 변환하는 신호를 출력하고, 아이들 구간에서는 하이 값 또는 로우 값을 고정적으로 출력하는 제2 클럭 신호로 변화할 수 있다.

한편, 제1 클럭 신호가 데이터 구간에서는 제1 펄스 폭을 가지고, 아이들 구간에서 0이 아닌 제2 로우 값을 출력하는 제1 클럭 신호라면, 디코딩부(211)는 데이터 구간에서는 제1 클럭 신호에 대응되게 펄스 폭 또는 주파수를 갖는 하이 값 및 로우 값이 교번적으로 변환하는 신호를 출력하고, 아이들 구간에서는 하이 값 또는 로우 값을 고정적으로 출력하는 제2 클럭 신호로 변환할 수 있다. 이러한 경우의 디코딩부(211)의 구체적인 동작은 도 15 및 도 16을 참조하여 후술한다.

그리고 디코딩부(211)는 제2 인터페이스부(215)를 통해 수신된 데이터 신호를 바이패스 하여 제어 유닛(218)에 제공할 수 있다. 한편, 이상에서는 디코딩부(211)를 통하여 데이터 신호가 제어 유닛(218)으로 제공되는 것으로 설명하였지만, 구현시에 데이터 신호는 디코딩부(211)를 통하지 않고 바로 제어 유닛(218)에 제공될 수도 있다. 이러한 경우의 디코딩부(211)의 구체적인 동작은 도 16 및 도 17을 참조하여 후술한다.

제어 유닛(218)은 내부 인터페이스부(219), 제어부(212) 및 메모리부(213)를 포함한다. 이러한 제어 유닛은 하나의 IC(integrated circuit)로 구성될 수도 있고, 복수의 IC에 분산되어 구성될 수도 있다.

내부 인터페이스부(219)는 전원 추출 회로(217)로부터 전달되는 전원을 입력받고, 디코딩부(211)로부터 전달되는 제2 클럭 신호 및 데이터 신호를 입력받고, 제3 인터페이스부(216)를 통하여 접지될 수 있다.

제어부(212)는 내부 인터페이스부(219)를 통해 전달되는 데이터 신호 및 제2 클럭 신호에 기초하여 메모리부(213)를 관리한다. 제어부(212)의 동작은 도 7과 관련하여 앞서 설명하였는바, 중복 설명은 생략한다.

이상과 같이, 본 발명의 실시 예에 따르면, CRUM 유닛(210)은 제1 인터페이스부(214)를 통해 수신된 클럭 신호로부터 전원을 추출함으로써, 별도의 전원 단자 없이도 동작할 수 있다. 이 같이, CRUM 유닛(210)은 전원 단자와 연결되기 위한 인터페이스를 구비할 필요가 없게 되어, CRUM 유닛(210)의 크기 및 인터페이스 수를 감소시킬 수 있다.

또한, 이러한 전원 공급을 위하여 클럭 신호가 I2C 프로토콜에 호환되지 않게 변형되더라도, 디코딩부를 이용하여 다시 I2C 프로토콜에 호환되도록 변형하여 이용하는바, I2C 프로토콜로 통신을 사용하는 범용의 IC를 이용하여 CRUM 유닛을 구성할 수 있게 된다.

한편, 도 8을 설명함에 있어서, 제어 유닛(218)과 내부 인터페이스부(219)가 별도의 구성인 것으로 설명하였지만, 구현시에는 하나의 구성으로 구현될 수도 있다. 또한, 상술한 바와 같이 메모리부와 함께 하나의 IC로도 구현될 수 있다.

한편, 도 8을 설명함에 있어서, 디코딩부(211)가 제어 유닛(218) 외부에 배치되어 별도의 IC로 구현되는 것으로 설명하였지만, 디코딩부(211)와 제어 유닛(218)은 하나의 구성으로 구현될 수도 있다. 이에 대해서는 도 10을 참조하여 후술한다.

그리고 도 8을 설명함에 있어서, 별도의 전원 추출 회로를 이용하여 전원을 추출하여 이용하는 것으로 설명하였지만, 구현시에는 디코딩부(211)가 전원 추출 동작을 수행할 수도 있다. 이에 대해서는 도 9를 참조하여 이하에서 설명한다.

도 9는 본 발명의 다른 실시 예에 따른 CRUM 유닛의 구체적인 구성을 나타내는 블록도이다.

도 9를 참조하면, CRUM 유닛(210')은 제1 내지 제3 인터페이스부(214, 215, 216), 디코딩부(211') 및 제어 유닛(218)으로 구성된다. 여기서, 디코딩부(211')를 제외한 다른 구성은 도 8에 도시된 CRUM 유닛(210)의 구성들과 동일하므로, 디코딩부(211')를 제외한 다른 구성에 대한 구체적인 설명은 생략한다.

디코딩부(211')는 화상 형성 장치의 본체(100)에서 생성된 제1 클럭 신호를 소모품 유닛(200)을 통해 수신하고, 수신된 제1 클럭 신호를 제2 클럭 신호로 변환한다. 구체적인 변환 동작은 앞서 설명하였는바, 중복 설명은 생략한다.

그리고 디코딩부(211')는 수신된 제1 클럭 신호에서 전원을 추출할 수 있다. 그리고 디코딩부(211')는 추출된 전원을 CRUM 유닛(210) 내의 각 구성(예를 들어, 제어 유닛)에 제공할 수 있다.

그리고 디코딩부(211')는 제2 인터페이스부(215)를 통해 수신된 데이터 신호를 바이패스하여 제어 유닛(218)에 제공할 수 있다. 한편, 이상에서는 디코딩부(211')를 통하여 데이터 신호가 제어 유닛(218)으로 제공되는 것으로 설명하였지만, 구현시에 데이터 신호는 디코딩부(211')를 통하지 않고 바로 제어 유닛(218)에 제공될 수도 있다.

도 10은 본 발명의 또 다른 실시 예에 따른 CRUM 유닛의 구체적인 구성을 나타내는 블록도이다.

도 10을 참조하면, CRUM 유닛(210")은 제1 내지 제3 인터페이스부(214, 215, 216), 전원 추출 회로(217), 제어 유닛(218')으로 구성된다. 여기서, 제어 유닛(218')을 제외한 다른 구성은 도 8에 도시된 CRUM 유닛(210)의 구성들과 동일하므로, 제어 유닛(218')을 제외한 다른 구성에 대한 구체적인 설명은 생략한다.

제어 유닛(218')은 내부 인터페이스부(219'), 디코딩부(211"), 제어부(212) 및 메모리부(213)를 포함한다. 이러한 제어 유닛은 하나의 IC(integrated circuit)로 구성될 수도 있고, 복수의 IC에 분산되어 구성될 수도 있다. 여기서, 내부 인터페이스부(219') 및 디코딩부(211")를 제외한 제어부(212) 및 메모리부(213) 구성은 도 8에 도시된 구성들과 동일하므로, 내부 인터페이스부(219') 및 디코딩부(211")를 제외한 다른 구성에 대한 구체적인 설명은 생략한다.

내부 인터페이스부(219')는 전원 추출 회로(217)로부터 전달되는 전원을 입력받고, 제1 인터페이스부(214)로부터 전달되는 제1 클럭 신호를 입력받고, 제2 인터페이스부(215)로부터 전달되는 데이터 신호를 입력받고, 제3 인터페이스부(216)를 통하여 접지될 수 있다.

디코딩부(211")는 내부 인터페이스부(219')를 통해 수신된 제1 클럭 신호를 I2C 프로토콜에 호환되는 제2 클럭 신호로 변환한다. 그리고 디코딩부(211")는 변환된 제2 클럭 신호를 제어부(212)로 제공한다.

그리고 디코딩부(211")는 내부 인터페이스부(219)"를 통해 수신된 데이터 신호를 바이패스하여 제어부(212)에 제공할 수 있다. 한편, 이상에서는 디코딩부(211")를 통하여 데이터 신호가 제어부(212)로 제공되는 것으로 설명하였지만, 구현시에 데이터 신호는 디코딩부(211")를 통하지 않고 바로 제어부(212)에 제공될 수도 있다.

도 11은 본 발명의 또 다른 실시 예에 따른 CRUM 유닛의 구체적인 구성을 나타내는 블록도이다.

도 11에 따르면 CRUM 유닛(410)은 제1 내지 제4 인터페이스부(411, 412, 413, 414), 디코딩부(415), 제어 유닛(416)으로 구성될 수 있다.

소모품 유닛은 4개의 단자(421, 422, 423, 424)로 규격화될 수 있다. 따라서, CRUM 유닛(410)은 소모품 유닛에 대응하여, 4개의 인터페이스부(411, 412, 413, 414)를 포함할 수 있다.

제1 내지 제4 인터페이스부(411, 412, 413, 414)는 소모품 유닛에 포함된 클럭 단자(421), 데이터 단자(422), 전원 단자(423) 및 접지 단자(424)에 각각 연결되어 화상 형성 장치와 통신할 수 있다.

구체적으로, 제1 인터페이스부(411)는 클럭 단자(421)를 통해 화상 형성 장치로부터 제1 클럭 신호를 수신하고, 제2 인터페이스부(412)는 데이터 단자(422)를 통해 본체(100)로부터 데이터 신호를 송수신할 수 있다. 또한, 제3 인터페이스부(413)는 전원 단자(423)와 연결되어 있으며, 제4 인터페이스부(414)는 접지 단자(424)와 연결된다.

한편, 제1 인터페이스부(411)는 디코딩부(415)와 연결되어, 제1 클럭 신호를 디코딩부(415)에 전달한다.

그리고 제2 인터페이스부(412)는 디코딩부(415)와 연결되어, 데이터 신호를 디코딩부(415)에 전달한다. 한편, 본 실시 예에서는 데이터 신호를 디코딩부(415)를 통하여 제어 유닛(416)에 제공하는 것으로 설명하였지만, 구현시에는 데이터 신호는 디코딩부(415)를 통하지 않고, 바로 제어 유닛(416)에 제공될 수도 있다.

그리고 제3 인터페이스부(413)는 CRUM 유닛(410) 내의 전원이 필요한 각 구성에 전원을 제공할 수 있다.

그리고 제4 인터페이스부(414)는 CRUM 유닛(410) 내의 접지와 연결될 수 있다.

디코딩부(415)는 제1 인터페이스부(411)를 통하여 전달된 제1 클럭 신호를 제2 클럭 신호로 변환하여, 제어 유닛(416)에 제공할 수 있다.

제어 유닛(416)은 도 8에 도시된 제어 유닛(218)과 동일하므로, 제어 유닛(416)의 구체적인 구성 및 동작에 대한 설명은 생략한다.

이상과 같이, 본 발명의 실시예에 따르면, CRUM 유닛(410)은 4개의 단자로 본체와 연결되는바, 4개의 단자로 구성된 소모품 유닛(400)의 규격에 만족할 수 있다.

한편, CRUM 유닛(410)은 현재 상용화되고 있는, 4개 단자로 구성된 소모품 유닛에 장착되어 기존의 CRUM 유닛(410)과 호환될 수 있다.

도 12 및 도 13은 도 8에 도시된 CRUM 유닛의 전원 추출 회로를 나타내는 회로도이다. 구체적으로, 도 12는 제1 실시 예에 따른 전원 추출 회로이고, 도 13은 제2 실시 예에 따른 전원 추출회로이다.

도 12를 참조하면, 전원 추출 회로(217)는 다이오드(217a) 및 커패시터(217b)를 포함할 수 있다.

다이오드(217a)는 애노드가 제1 인터페이스부(214)와 연결되고, 캐소드가 커패시터(217b)의 일 단과 CRUM 유닛(210)의 전원단과 공통 연결된다. 이에 따라, 다이오드(217a)는 제1 인터페이스부(214)를 통해 전달되는 제1 클럭 신호의 아이들 구간 및 데이터 구간 각각에서 하이 값을 가지는 클럭 신호를 패스시킬 수 있다. 한편, 본 실시 예에서는 다이오드(217a)를 이용하여 클럭 신호의 하이 값을 커패시터(217b)로 패스하였지만, 구현시에는 특정 전위 이상의 전압을 패스할 수 있는 소자라면, 예를 들어, FET 등의 다른 스위치 소자가 이용될 수도 있다.

커패시터(217b)는 일 단이 다이오드(217a)의 캐소드와 CRUM 유닛(210)의 전원단에 공통 연결되고, 타 단이 CRUM 유닛(210)의 접지단에 연결된다. 이와 같은 연결에 의하여 커패시터(217b)는 다이오드(217a)를 통해 전달된 하이 값을 이용하여 전하를 충전하고, CRUM 유닛(210) 내의 각 구성에 전원을 공급할 수 있다. 이상에서는 커패시터를 이용하여, 전달되는 전원을 충전하는 것으로 설명하였지만, 구현시에는 커패시터 이외의 다른 용량성 소자가 이용될 수도 있으며, 배터리와 같은 2차 전지가 이용될 수도 있다.

한편, 위에서는 다이오드(217a)가 아이들 구간 및 데이터 구간 각각에서 하이 값을 가지는 클럭 신호를 패스시키는 것으로 설명하였으나, 이에 한정되지 않는다. 예를 들어, 제2 실시예에 따른 클럭 신호가 수신될 경우, 데이터 구간에서는 하이 값을 가지는 클럭 신호를 패스시킬 수 있으며, 아이들 구간에서는 제2 로우 값을 가지는 클럭 신호를 패스시킬 수 있다. 이 경우, 제2 로우 값은 0을 초과하고, 하이 값 미만이 될 수 있다. 또한, 제2 로우 값은, CRUM 유닛(210)을 구동시킬 수 있는 정도의 전원을 갖는 것으로, 2.7V 내지 3.0V가 될 수 있다.

한편, 전원 추출 회로(217)는 도 12에 한정되지 않으며, 도 13에 도시된 구조를 가질 수 있다.

도 13을 참조하면, 전원 추출 회로(217')는 스위칭 소자(217c), 직렬 연결된 저항(217d), 커패시터(217e)로 구성될 수 있다.

스위칭 소자(217c)는 일 단이 제1 인터페이스부(214)와 연결되며, 타 단이 커패시터(217e)의 일 단에 연결된다. 그리고 스위칭 소자(217c)는 직렬 연결된 저항(217d)의 중간 노드의 전압에 의하여 스위칭 제어된다. 한편, 직렬 연결된 저항(217d)은 접지단과 제1 인터페이스부(214) 사이에 배치되는바, 스위칭 소자(217c)는 클럭 신호에 따라 온/오프 스위칭 동작하여 하이 값을 가지는 클럭 신호를 패스시킬 수 있다.

커패시터(217e)는 일 단이 스위칭 소자(217c)의 타 단 및 CRUM 유닛(210)의 전원단에 공통 연결되고, 타 단이 CRUM 유닛(210)의 접지단에 연결된다. 이와 같은 연결에 의하여 커패시터(217e)는 스위칭 소자(217c)를 통해 전달된 하이 값을 이용하여 전하를 충전하고, CRUM 유닛(210) 내의 각 구성에 전원을 공급할 수 있다.

한편, 위에서는 스위칭 소자가 아이들 구간 및 데이터 구간 각각에서 하이 값을 가지는 클럭 신호의 하이 값 구간에서 온으로 스위칭하여 하이 값을 패스시키는 것으로 설명하였으나, 이에 한정되지 않는다. 예를 들어, 제2 실시예에 따른 클럭 신호가 수신될 경우, 데이터 구간에서는 하이 값을 가지는 클럭 신호를 패스시킬 수 있으며, 아이들 구간에서는 하이 값 또는 제2 로우 값을 가지는 클럭 신호를 패스시킬 수 있다.

한편, 도 12 및 도 13을 설명함에 있어서, 전원 추출 회로의 출력이 바로 제어부(212)에 연결되는 것으로 도시하였지만, 구현시에 전원 추출 회로는 디코딩부(211)에 연결되거나, 디코딩부(211) 내부에 배치되여, 디코딩부가 다른 CRUM 유닛 내의 구성에 전달하는 형태로 구현될 수 있다.

도 14는 도 7의 디코딩부의 구체적인 구성을 도시한 도면이다.

도 14를 참조하면, 디코딩부(211)는 클럭부(211a), 디코딩 제어부(211b), 입력부(211c), 디코딩 처리부(211d), 출력부(211e)로 구성될 수 있다.

클럭부(211a)는 기설정된 주파수의 클럭을 생성한다.

디코딩 제어부(211b)는 기준 시간 정보를 저장한다. 여기서 기준 시간 정보는 디코딩 과정의 판단 조건(또는 비교 조건)인 시간 정보(예를 들어, T_Value, T_Cut, T_Change)등의 값일 수 있다. 여기서, T_Value는 T_Cut, T_Change 값을 생성하는데 이용되는 값이다.

한편, 이상에서는 디코딩 제어부(211b)가 시간 정보 자체를 저장하는 것으로 설명하였지만, 구현시에는 상기 시간(또는 주기)을 만들기 위하여, 클럭부(211a)에서 생성되는 클럭의 클럭 개수에 대한 정보로 기준 시간 정보를 저장할 수도 있다.

입력부(211c)는 제1 클럭 신호를 입력받는다. 구체적으로, 입력부(211c)는 제1 인터페이스부(214)와 연결되어, 제1 인터페이스부(214)로부터 제1 클럭 신호를 입력받을 수 있다.

그리고 입력부(211c)는 데이터 신호를 입력받는다. 구체적으로, 입력부(211c)는 제2 인터페이스부(215)로부터 데이터 신호를 입력받는다. 그리고 입력부(211c)는 출력부(211e)로 전달되는 제어부(212)로부터의 데이터 신호를 제2 인터페이스부(214)로 출력할 수도 있다.

디코딩 처리부(211d)는 기준 시간 정보 및 제1 클럭 신호에 기초하여 제2 클럭 신호를 생성한다. 구체적으로, 디코딩 처리부(211d)는 제1 클럭 신호의 하이 값 및 로우 값 중 어느 하나가 유지되는 구간이 기설정된 시간(T_Change)을 초과하면, 기설정된 시간을 초과하는 시점에 제1 주파수에 대응되는 시간 단위로 교번적으로 상기 제2 클럭 신호의 출력 값을 변환하며, 제1 클럭 신호의 하이 값 및 로우 값 중 어느 하나가 유지되는 구간이 기설정된 시간 이하이면, 제2 클럭 신호의 출력 값을 유지하여 제2 클럭 신호를 생성할 수 있다.

출력부(211e)는 디코딩 처리부(211d)에서 생성된 제2 클럭 신호를 출력할 수 있다. 그리고 출력부(211e)는 입력부(211c)에 입력된 데이터 신호를 그대로 출력할 수 있다.

이상과 같이 본 실시 예에 따른 디코딩부(211)는 전원 생성을 위한 변환된 클럭 신호를 I2C 프로토콜에 호환되는 제2 클럭 신호로 변환할 수 있는바, CRUM 유닛에 I2C 프로토콜로 동작하는 일반적인 메모리 IC를 이용할 수 있게 된다.

도 15 내지 도 17은 데이터 신호, 클럭 신호 및 디코딩 신호에 따른 파형의 다양한 예를 설명하기 위한 도면이다.

구체적으로, 도 15는 데이터 신호와 클럭 신호, 그리고, 클럭 신호를 디코딩한 디코딩 신호의 파형을 나타내는 도면이다.

도 15에 따르면, 클럭 신호는 아이들 구간과 데이터 구간에서 서로 다른 클럭 파형을 가지며, 서로 다른 펄스 폭을 가질 수 있다. 구체적으로, 데이터 구간에서는 제1 펄스 폭을 가지고, 아이들 구간에서는 제1 펄스 폭과 상이한 제2 펄스 폭을 가질 수 있다. 이 경우, 제1 펄스 폭은 제2 펄스 폭보다 큰 것이 바람직하다.

한편, 제1 아이들 구간에서, 클럭 신호는 제1 클럭 신호는 제1-1 시간(t1-1) 단위의 하이 값 및 제1-2 시간(t1-2) 단위의 로우 값이 교번적으로 반복되는 파형을 갖는다. CRUM 유닛은 이 제1 아이들 구간에서 제1-1 시간(t1-1) 단위 동안 수신되는 하이 값으로부터 전원을 추출할 수 있다. 여기서, 로우 값은 0V 이고, 하이 값은 3.3V가 될 수 있다. 그러나 로우 값 및 하이 값은 이에 한정되지 않고, 화상 형성 장치의 모델 또는 사양에 따라 달라질 수 있다.

제1 아이들 구간에서, 데이터 신호는 실질적인 데이터를 포함하지 않는다. 다만, 제1 아이들 구간에서, 하이 값 및 로우 값 중 어느 하나의 값을 갖는 파형을 가질 수 있으며, 제1 아이들 구간에서 데이터 신호의 파형은 임의로 정해질 수 있다. 이는 다른 아이들 구간에서도 마찬가지이다.

한편, 제1 아이들 구간에서 클럭 신호가 제1-1 시간(t1-1) 단위의 하이 값 및 제1-2 시간 (t1-2) 단위의 로우 값이 교번적으로 반복되다가, 클럭 신호의 로우 값이 유지되는 구간이 제1 시간(t1)을 초과할 경우, CRUM 유닛은 제1 시간(t1)이 초과되는 시점을, 데이터 신호의 송수신 시작 시점(A)으로 판단할 수 있다. 여기서, 데이터 신호의 송수신 시작 시점(A)이란, 화상 형성 장치로부터 데이터 신호가 수신될 것을 알리는 시점이 될 수 있다.

송수신 시작 시점(A)을 기준으로, 제1 아이들 구간에서 제1 데이터 구간으로 변경될 수 있다. 이 경우, 클럭 신호는 제1 시간(t1)보다 길게 설정된 제2-1 시간(t2-1) 단위의 하이 값 및 제2-2 시간(t2-2) 단위의 로우 값이 교번적으로 반복되는 파형을 갖는다.

여기서, 제2-1 시간(t2-1)은 제1-1 시간(t1-1)의 2배가 되는 것이 바람직하다. 그러나 이에 한정되지 않으며, 제2-1 시간(t2)은 클럭 신호의 하이 값으로부터, 한 주기 동안 CRUM 유닛을 구동시키는데 충분한 전원을 추출하는 시간(t)이 될 수 있다. 만약, 제2-1 시간(t2-1)이 그 시간(t)보다 짧을 경우, CRUM 유닛은 전원이 소모되어 구동될 수 없게 된다. 따라서, 그 시간(t)과 같거나 긴 시간을 갖도록 제2 시간(t2)을 설정할 수 있다.

한편, 제1 데이터 구간에서 클럭 신호의 하이 값 및 로우 값이 교번적으로 반복되다가, 클럭 신호의 하이 값이 제1-1 시간(t1-1)을 갖는 경우, CRUM 유닛은 클럭 신호의 하이 값이 제1-1 시간(t1-1)이 되는 시점을, 제2 아이들 구간으로 변경되는 제1 구간 변경 시점(B)으로 판단할 수 있다.

한편, 이러한 제2 아이들 구간으로 변경되는 시점은 후술할 아이들 구간으로 변경되는 시점과 상이한바, 제1 데이터 구간에서 제2-1 시간(t2-1) 단위의 하이 값 및 제2-2 시간(t2-2) 단위의 로우 값이 교번적으로 반복되다가, 클럭 신호의 하이 값이 제1-1 시간(t1)을 갖는 경우, CRUM 유닛은 아이들 구간 후에, 데이터 구간이 계속될 것임을 인식할 수 있다. 따라서, CRUM 유닛은 화상 형성 장치와의 연결 상태를 활성화 상태로 계속 유지할 수 있다.

한편, 제2 아이들 구간에서, 클럭 신호는 제1-1 시간(t1-1) 단위의 하이 값 및 제1-2 시간(t1-2) 단위의 로우 값이 교번적으로 반복되는 파형을 갖는다.

제2 아이들 구간에서 제1-1 시간(t1-1) 단위의 하이 값 및 제1-2 시간(t1-2) 단위의 로우 값이 교번적으로 반복되다가, 클럭 신호의 하이 값이 유지되는 구간이 제1-1 시간(t1-1)을 초과할 경우, CRUM 유닛은 제1-1 시간(t1-1)을 초과하는 시점에서, 제2 데이터 구간이 시작되는 것을 판단할 수 있다. 따라서, CRUM 유닛은 하이 값이 제1-1 시간(t1-1)을 초과하는 시점을 제2 구간 변경 시점(C)으로 판단할 수 있다.

제2 데이터 구간에서, 클럭 신호는 제2-1 시간(t2-1) 단위의 하이 값 및 제2-2 시간(t2-2) 단위의 로우 값이 교번적으로 반복되는 파형을 갖는다. 제2 데이터 구간에서, 클럭 신호가 제2-1 시간(t2-1) 단위의 하이 값 및 제2-2 시간(t2-2) 단위의 로우 값이 교번적으로 반복되다가, 클럭 신호의 하이 값이 제1-1 시간(t1-1)을 갖는 경우, CRUM 유닛은 제2 데이터 구간 후에, 제3 아이들 구간이 이어질 것임을 인식할 수 있다.

따라서, CRUM 유닛은 클럭 신호의 하이 값이 제1-1 시간(t1-1)이 되는 시점을, 제3 아이들 구간으로 다시 변경되는 제3 구간 변경 시점(D)으로 인식할 수 있다.

한편, 제2 데이터 구간에 후속하는 제3 아이들 구간에서, 클럭 신호는 제1-1 시간(t1-1) 단위의 하이 값 및 제1-2 시간(t1-2) 단위의 로우 값이 교번적으로 반복되는 파형을 갖는다. 클럭 신호의 하이 값이 유지되는 시간이 제2-1 시간(t2-1)을 초과할 경우, CRUM 유닛은 하이 값이 제2-1 시간(t2-1)을 초과하는 시점을 데이터 신호의 수신 종료 시점(D")으로 인식할 수 있다.

이 수신 종료 시점(D")을 기준으로, CRUM 유닛과 화상 형성 장치는 대기 상태로 연결되며, 데이터 신호의 수신 동작이 종료될 수 있다. 이 같이 CRUM 유닛이 화상 형성 장치와 대기 상태로 연결될 경우, 화상 형성 장치로부터 데이터 신호가 수신되지 않기 때문에 제4 아이들 구간으로 변경된다.

도 15에서는 데이터 구간이 두 구간 포함되는 것으로 설명하였으나, 이에 한정되지 않는다. 송수신되는 데이터 용량이 큰 경우, 휴지 구간과 데이터 구간이 3회 이상 반복하여 포함될 수 있다. 또는, 송수신되는 데이터 용량이 작은 경우, 제3 아이들 구간과 제2 데이터 구간이 포함되지 않을 수도 있다.

상술한 설명과 같이, 클럭 신호의 길이로 데이터 송수신 시점을 만들어야 하기 때문에, 데이터가 유효한 구간의 클럭 신호 길이인 제2 시간을 제1 시간 보다 길게 유지하고 제1 시간을 초과하는 시점으로 데이터 송수신 시점이 정해지는 것이 안정적인 데이터 송수신에 바람직하다.

또한, 상기 설명에서는 편의상 클럭 신호의 로우 구간과 하이 구간의 길이가 같은 것으로 설명하였으나, 아이들 구간에서는 로우 구간과 하이 구간의 길이는 각각 제1 시간 이하가 되도록 하는 범위에서, 데이터 구간에서는 로우 구간과 하이 구간의 길이가 각각 제2 시간 이상이 되는 범위에서 차이가 있을 수 있다.

한편, CRUM 유닛은 클럭 신호에 기초하여 데이터 신호를 디코딩하고, 디코딩 결과로 디코딩 신호를 생성할 수 있다. 이 디코딩 동작은 CRUM 유닛에 포함된 인터페이스 제어부에 의해 수행될 수 있다.

도 15에 따르면, 제1 아이들 구간, 제2 아이들 구간 및 제3 아이들 구간과 같이 하이 값 및 로우 값이 제1 시간(t1) 단위로 변화되는 클럭 신호가 수신될 경우, 데이터 신호가 수신되지 않기 때문에 "0" 및 "1" 중 어느 하나의 값으로 일정한 디코딩 신호를 생성한다. 그리고 제1 데이터 구간 및 제2 데이터 구간에서와 같이 하이 값 및 로우 값이 제1 시간(t1)을 초과하는 클럭 신호가 수신될 경우, 데이터 구간으로 인식할 수 있다.

따라서, 제1 데이터 구간 및 제2 데이터 구간에서는, 클럭 신호의 하이 값 및 로우 값이 제1 시간(t1)을 초과하는 각 지점에서 "0"과 "1"이 교번적으로 반복된 파형을 갖는 디코딩 신호를 생성한다.

결과적으로, 도 15에 도시된 디코딩 신호는 제1 아이들 구간, 제2 아이들 구간, 제3 아이들 구간에서는 "0" 및 "1" 중 하나로 일정하게 유지되다가, 제1 데이터 구간 및 제2 데이터 구간에서는 제2 시간(t2)에 따라 "0" 및 "1"이 교번적으로 반복된 파형을 갖는다.

한편, 도 15에서는 클럭 신호에 포함된 로우 값이 데이터 구간과 아이들 구간에서 0의 값을 갖는 것으로 설명하였으나, 이에 한정되지 않는다. 즉, 데이터 구간과 아이들 구간에서 로우 값은 0을 초과하되 하이 값인 3.3V보다 작은 값을 가질 수 있다. 이 경우에 대한 디코딩 신호는 도 15에 도시된 것과 동일할 수 있다.

한편, 도 15에서는 제2 데이터 구간 다음에 제3 아이들 구간이 연결되는 것으로 도시 및 설명하였으나, 이에 한정되지 않는다. 구체적으로, 클럭 신호를 생성하는 소프트웨어에 따라서, 제2 데이터 구간 다음에 바로 제2 아이들 구간이 연결될 수 있다.

도 16은 데이터 신호와 제2 실시예에 따른 클럭 신호, 그리고, 데이터 신호를 디코딩한 디코딩 신호의 파형을 나타내는 도면이다.

도 16에 따르면, 제1 아이들 구간에서, 클럭 신호는 하이 값이 일정하게 유지되는 파형을 갖는다. 제1 아이들 구간에서, 데이터 신호는 실질적인 데이터를 포함하지 않으며, 하이 값 및 로우 값 중 어느 하나의 값을 갖는 파형을 가질 수 있다. 이는 다른 아이들 구간에서도 마찬가지이다.

제1 아이들 구간에서 하이 값이 제1 시간(t1)보다 긴 제2 시간(t2) 동안 유지되다가, 제1 로우 값으로 변경될 경우, CRUM 유닛(210)은 제1 로우 값으로 변경된 시점을 데이터 신호의 수신 시작 시점(E)으로 판단할 수 있다. 이 수신 시작 시점(E)에서는 데이터 신호의 수신을 위하여 화상 형성 장치와 CRUM 유닛이 대기 상태를 종료하고, 활성화 상태로 연결될 수 있다. 여기서, 하이 값은 3.1~3.7V가 될 수 있으며, 로우 값은 0보다 크고 하이 값보다 작은 값으로, 2.7~3.0V가 될 수 있다. 그러나 하이 값 및 로우 값은 이에 한정되지 않고, 화상 형성 장치의 모델 또는 사양에 따라 달라질 수 있다.

이 수신 시작 시점(E)을 기준으로, 제1 아이들 구간에서 제1 데이터 구간으로 변경된다. 제1 데이터 구간에서 클럭 신호는 제1 시간(t1) 단위로 하이 값 및 로우 값이 교번적으로 반복되는 파형을 갖는다. 제1 시간(t1)은 화상 형성 장치 및 CRUM 유닛 간의 프로토콜에 따라 기설정된 시간을 가질 수 있으며, 제2 시간(t2)은 별도로 정해진 시간 없이 제1 시간(t1)보다 긴 시간이 될 수 있다.

제1 시간(t1) 단위로 하이 값 및 로우 값이 교번적으로 반복되다가, 클럭 신호의 로우 값이 제1 시간(t1)을 초과할 경우, CRUM 유닛은 로우 값이 제1 시간(t1)을 초과하는 시점을, 제1 데이터 구간에서 제2 아이들 구간으로 변경되는 제1 구간 변경 시점(F)으로 인식할 수 있다.

한편, 제2 아이들 구간에서, 클럭 신호는 로우 값이 일정하게 유지되는 파형을 갖는다. 제2 아이들 구간에서 로우 값이 일정하게 유지되다가, 하이 값으로 변경될 경우, CRUM 유닛은 하이 값으로 변경된 부분을 제2 구간 변경 지점(G)으로 인식할 수 있다. 즉, 제2 구간 변경 지점(G)을 기준으로, 제2 아이들 구간에서 제2 데이터 구간으로 변경될 수 있다.

도 16에서는 제2 아이들 구간과 제2 데이터 구간이 각각 한 구간씩 포함되는 것으로 설명하였으나, 이에 한정되지 않는다. 송수신되는 데이터 용량이 큰 경우, 제2 아이들 구간과 제2 데이터 구간이 2회 이상 반복하여 포함될 수 있다. 또는, 송수신되는 데이터 용량이 작은 경우, 제2 아이들 구간과 제2 데이터 구간이 포함되지 않을 수 있다.

제2 데이터 구간에서, 클럭 신호가 하이 값 및 로우 값이 교번적으로 반복되다가, 하이 값이 제1 시간(t1)을 초과할 경우, CRUM 유닛은 하이 값이 제1 시간(t1)을 초과하는 부분을, 데이터 신호의 수신 종료 시점(H)으로 판단할 수 있다.

수신 종료 시점(H)을 기준으로, CRUM 유닛과 화상 형성 장치는 대기 상태로 연결되며, 데이터 신호의 수신 동작이 종료될 수 있다. 이 같이 CRUM 유닛이 화상 형성 장치와 대기 상태로 연결될 경우, 화상 형성 장치로부터 데이터 신호가 수신되지 않기 때문에 제3 아이들 구간으로 변경된다.

따라서, CRUM 유닛은 클럭 신호로부터 수신 시작 시점(E), 제2 및 제2 구간 변경 시점(F, G) 및 수신 종료 시점(H)을 판단하여, 데이터 신호의 송수신 동작 및 전원 추출 동작을 수행할 수 있다.

한편, CRUM 유닛은 클럭 신호에 기초하여 데이터 신호를 디코딩하고, 디코딩 결과로 디코딩 신호를 생성할 수 있다.

도 16에 따르면, 제1 아이들 구간, 제2 아이들 구간 및 제3 아이들 구간에서는 데이터 신호가 수신되지 않기 때문에 "0" 및 "1" 중 어느 하나의 값으로 일정한 디코딩 신호를 생성한다.

그리고 제1 데이터 구간 및 제2 데이터 구간에서와 같이 클럭 신호의 하이 값 및 로우 값이 제1 시간(t1)을 갖는 클럭 신호가 수신될 경우, 데이터 구간으로 인식할 수 있다.

따라서, 제1 데이터 구간 및 제2 데이터 구간에서는, 클럭 신호의 하이 값 및 로우 값이 제1 시간(t1)에 따라 교번적으로 반복되므로, 제1 시간(t1)에 따라 "0"과 "1"이 교번적으로 반복된 파형을 갖는 디코딩 신호를 생성한다.

결과적으로, 도 16에 도시된 디코딩 신호는 제1 아이들 구간, 제2 아이들 구간 및 제3 아이들 구간에서는 "0" 및 "1" 중 어느 하나로 일정하게 유지되다가, 제1 데이터 구간 및 제2 데이터 구간에서는 제1 시간(t1) 시간에 따라 "0" 및 "1"이 교번적으로 반복된 파형을 갖는다.

한편, 도 16에서는 제1 내지 제3 아이들 구간에서의 로우 값과, 제1 및 제2 데이터 구간에서의 로우 값이 동일한 것으로 설명하였으나, 이에 한정되지 않는다. 즉, 제1 내지 제3 아이들 구간에서의 로우 값은 2.7~3.0V가 될 수 있으며, 제1 및 제2 데이터 구간에서의 로우 값은 0이 될 수 있다. 이 경우에 대한 디코딩 신호는 도 16에 도시된 것과 동일할 수 있다.

한편, 도 16에서 제3 아이들 구간은 필수적인 구간은 아니며, 화상형성시스템 또는 그의 소프트웨어의 프로그래밍 방식에 따라 선택적으로 포함될 수 있다. 제3 아이들 구간이 없는 경우, 수신 종료 시점(H)에서 CRUM 유닛은 하나의 데이터 세트에 대한 송수신 동작을 종료할 수 있다. 그리고 다른 데이터 세트에 대한 송수신 동작을 시작하기 위하여 제1 아이들 구간을 반복할 수 있다.

또한, 도 16에서는 제2 데이터 구간 다음에 제3 아이들 구간이 연결되는 것으로 도시 및 설명하였으나, 이에 한정되지 않는다. 구체적으로, 클럭 신호를 생성하는 소프트웨어에 따라서, 제2 데이터 구간 다음에 제2 아이들 구간이 연결될 수도 있다. 이에 대해서는 도 17을 이용하여 설명한다.

도 17은 제2 실시 예의 변형 예이다. 도 17에는 제1 아이들 구간 및 제1 데이터 구간은 도시되어 있지 않으나, 이는 도 16에 도시된 것과 동일하며, 제2 아이들 구간 역시 도 16에 도시된 것과 동일하다.

제2 데이터 구간에서, 클럭 신호가 하이 값 및 로우 값이 제1 시간(t1) 단위로 교번적으로 반복되다가, 로우 값이 제1 시간(t1)을 초과할 경우, CRUM 유닛은 제2 데이터 구간 후에 제2 아이들 구간이 이어질 것임을 인식할 수 있다.

따라서, CRUM 유닛은 클럭 신호의 하이 값이 제1 시간(t1)을 초과하는 시점을, 제2 아이들 구간으로 다시 변경되는 제3 구간 변경 시점(H')으로 인식할 수 있다.

한편, 제2 데이터 구간에 후속하는 제2 아이들 구간에서, 클럭 신호는 로우 값이 일정하게 유지되는 파형을 갖는다. 제2 아이들 구간에서 로우 값이 일정하게 유지되다가, 하이 값으로 변경되고, 이 하이 값이 제1 시간(t1)을 초과할 경우, CRUM 유닛은 하이 값이 제1 시간(t1)을 초과하는 시점을 데이터 신호의 수신 종료 시점(H")으로 인식할 수 있다.

이 수신 종료 시점(H")을 기준으로, CRUM 유닛과 화상 형성 장치는 대기 상태로 연결되며, 데이터 신호의 수신 동작이 종료될 수 있다. 이 같이 CRUM 유닛이 화상 형성 장치와 대기 상태로 연결될 경우, 화상 형성 장치로부터 데이터 신호가 수신되지 않기 때문에 제3 아이들 구간으로 변경된다.

도 18은 본 발명의 일 실시 예에 따른 데이터 신호 전달 방법을 설명하기 위한 흐름도이다.

도 18을 참조하면, 제1 클럭 신호를 수신한다(S1810). 구체적으로, 화상 형성 장치의 본체로부터 데이터 구간에 제1 주파수를 가지며, 아이들 구간에서 제2 주파수를 가지는 제1 클럭 신호를 수신할 수 있다. 한편, 본 실시 예에서는 데이터 구간 및 아이들 구간 모두에 기설정된 주파수가 있는 것으로 설명하였지만, 화상형성장치의 본체가 도 16에 도시된 바와 같은 클럭 신호를 생성하는 경우에는 데이터 구간에만 기설정된 주파수가 있을 수 있다.

수신된 제1 클럭 신호를 제2 클럭 신호로 변환한다(S1920). 구체적으로, 수신된 제1 클럭 신호를 아이들 구간에서 하이 값 또는 로우 값을 유지하는 제2 클럭 신호로 변환할 수 있다. 보다 구체적으로, 제1 클럭 신호의 하이 값 및 로우 값 중 어느 하나가 유지되는 구간이 기설정된 시간(T_Change)을 초과하면, 기설정된 시간을 초과한 시점에 제1 주파수에 대응되는 시간 단위로 교번적으로 출력값을 변화하고, 제1 클럭 신호의 하이 값 및 로우 값 중 어느 하나가 유지되는 구간이 기설정된 시간(T_Cut) 이하이면, 제2 클럭 신호의 출력값을 유지하여 제2 클럭 신호를 생성할 수 있다. 구체적인 변환 방법에 대해서는 도 19를 참조하여 후술한다.

그리고 제2 클럭 신호를 이용하여 데이터 신호를 송수신한다(S1930). 구체적으로, 아이들 구간인 상태에서 제2 클럭 신호의 에지가 변환되면, 데이터 구간으로 변경된 것으로 판단하고, 데이터 신호를 송수신할 수 있다. 한편, 데이터 구간인 경우에 제2 클럭 신호의 하이 값 및 로우 값 중 어느 하나가 유지되는 구간이 기설정된 제2 시간을 초과하면, 아이들 구간으로 변경된 것으로 판단하고 데이터 신호의 송수신을 종료할 수 있다.

그리고 수신된 데이터 신호를 이용하여 소모품 유닛과 관련된 데이터를 저장하는 메모리부를 관리한다(S1940). 구체적으로, 데이터 구간에서 수신된 데이터 신호에 따라 메모리에 정보를 기록하거나, 메모리에 저장된 정보를 본체로 송수신할 수 있다.

이상과 같이 본 실시 예에 따른 데이터 신호 전달 방법은. I2C 버스의 클럭 프로토콜에 호환되지 않게 전송되는 제1 클럭 신호를 I2C 버스의 클럭 프로토콜에 호환되는 제2 클럭 신호로 변환하여 이용하는바, I2C 버스로 동작하는 종래의 일반적인 범용 IC를 이용하여 CRUM 유닛을 구현할 수 있다. 도 18과 같은 데이터 신호 전달 방법은, 도 1의 구성을 가지는 화상 형성 장치 또는 도 7 내지 도 11의 구성을 가지는 CRUM 유닛 상에서 실행될 수 있으며, 그 밖의 구성을 가지는 화상 형성 장치 또는 CRUM 유닛 상에서도 실행될 수 있다.

또한, 상술한 바와 같은 데이터 신호 전달 방법은 컴퓨터에서 실행될 수 있는 실행가능한 알고리즘을 포함하는 프로그램(또는 애플리케이션)으로 구현될 수 있고, 상기 프로그램은 비일시적 판독 가능 매체(non-transitory computer readable medium)에 저장되어 제공될 수 있다.

비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 상술한 다양한 애플리케이션 또는 프로그램들은 CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등과 같은 비일시적 판독 가능 매체에 저장되어 제공될 수 있다.

도 19는 도 18의 변환 동작을 구체적으로 설명하기 위한 흐름도이다.

도 19를 참조하면, 기저장된 기준 시간 정보(T_Value, C1, C2)를 이용하여 T_Change, T_Cut 값을 생성할 수 있다(S1905). 여기서 T_Value 는 기준 시간 정보를 포함하는 변수로, 디코딩부 내부의 테이블 형태로 저장될 수 있으며, 별도의 외부 제어 방법을 이용하여 변경 가능하다. 그리고 C1, C2는 0에서 1 사이의 가변적인 값이며, 디코딩부 내부에 저장되어 제공되거나, 고정된 값으로 정의될 수 있다.

그리고 T_Cut은 내부 분석을 위한 변수로, T_Value에 C1의 곱에 의하여 생성되는 값이다. 그리고 T_Change도 내부 분석을 위한 변수로, T_Cut에 C2의 곱에 의하여 생성되는 값이다.

그리고 내부 결정 신호의 레벨을 결정한다(S1910). 구체적으로, 제2 클럭 신호의 출력 값이 하이 값을 가질지 로우 값을 가질지를 결정하고, 그에 따른 신호를 출력할 수 있다.

그리고 입력 신호를 관찰하고(S1915), 관찰 결과에 따라 입력 신호의 레벨이 하이 값을 갖는지 판단한다(S1920).

판단 결과, 입력 신호의 레벨이 하이 값이면(S1920-Y), 상기 하이 값의 유지 기간이 앞서 생성된 T_Cut보다 긴지를 판단한다(S1925). 반대로, 입력 신호의 레벨이 하이 값이 아니거나(S1920-N), 하이 값에 대한 유지 기간이 T_Cut보다 짧으면(S1925-N), 입력 신호의 유지 시간을 판단하는 단계로 이동한다(S1935). 즉, 현재 입력 신호는 아이들 구간인 것으로 판단하고, 내부 결정 신호가 변화하지 않는 것을 결정할 수 있다.

판단 결과, 입력 신호의 하이 값에 대한 유지 기간이 T_Cut보다 길면(S1925-Y), 입력 신호의 유지 시간을 T_Cut으로 변경한다(S1930).

그리고 하이 값 또는 로우 값의 유지 기간이 T_Change보다 긴지를 판단한다(S1935).

판단 결과, 하이 값 또는 로우 값의 유지 기간이 T_Change 보다 길지 않으면(S2135-N), 앞선 관찰 단계로 돌아 간다(S1915). 구체적으로, 현재 제1 클럭 신호의 레벨 유지 시간이 T_Change보다 작다면, 현재 데이터 신호가 미송수신되는 아이들 구간인바, 제2 클럭 신호가 로우 값 또는 하이 값을 유지할 수 있다.

반대로, 하이 값 또는 로우 값의 유지 기간이 T_Change 보다 길면(S2135-Y), 입력 신호 레벨이 하이 값인지를 다시 확인한다 (S1940). 구체적으로, 입력된 신호의 레벨의 유지 기간이 T_Change보다 크다면, 내부 결정 신호(또는, 제2 클럭 신호의 현재 출력 상태)를 하이로 전환한다(S1945). 만약 내부 결정 신호가 하이로 유지되어 있었다면 그 레벨을 하이로 유지하고 내부 결정 신호가 로우였다면 하이로 전환한다. 반대로 입력 신호가 하이가 아닌 로우였다면 내부 결정 신호 레벨을 로우로 전환한다(S1950). 만약 내부 결정 신호가 로우였다면 그 레벨을 로우로 유지하고 내부 결정 신호가 하이였다면 로우로 전환한다.

그리고 앞선 과정에서 결정된 내부 결정 신호에 따라 클럭 신호를 출력할 수 있다(S1955).

그리고 이러한 과정을 통신이 종료될 때까지 반복한다(S1960).

이상과 같이 본 실시 예에 따른 변환 동작은, I2C 버스의 클럭 프로토콜에 호환되지 않게 전송되는 제1 클럭 신호를 I2C 버스의 클럭 프로토콜에 호환되는 제2 클럭 신호로 변환하여 이용하는바, I2C 버스로 동작하는 종래의 일반적인 범용 IC를 이용하여 CRUM 유닛을 구현할 수 있다. 도 19와 같은 변환 방법은 도 14의 구성을 가지는 디코딩부 상에서 실행될 수 있으며, 그 밖의 구성을 가지는 디코딩부 상에서 실행될 수 있다.

또한, 상술한 바와 같은 데이터 변환 동작은 컴퓨터에서 실행될 수 있는 실행가능한 알고리즘을 포함하는 프로그램으로 구현될 수 있고, 상기 프로그램은 ASIC에 저장되어 제공될 수 있다.

또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

100: 본체 200: 소모품 유닛
210: CRUM 유닛 211: 디코딩부
212: 제어부 213: 메모리부

Claims

CRUM 유닛에 있어서,
화상 형성 장치로부터 입력받은 제1 클럭 신호를 제2 클럭 신호로 변환하는 디코딩부; 및
상기 제2 클럭 신호에 기초하여 메모리부를 관리하는 제어부;를 포함하고,
상기 제1 클럭 신호는 펄스 폭이 다른 데이터 구간 및 아이들 구간으로 구분되고,
상기 제2 클럭 신호는 상기 아이들 구간에서 하이 값 또는 로우 값으로 유지되는 클럭 신호인, CRUM 유닛.
제1항에 있어서,
상기 메모리부는,
소모품 유닛과 관련된 데이터를 저장하며,
상기 제어부는,
상기 화상 형성 장치로부터 입력받은 데이터 신호 및 상기 제2 클럭 신호에 기초하여 상기 메모리부를 관리하며,
상기 제1 클럭 신호는 상기 데이터 신호가 송수신되는 데이터 구간 및 상기 데이터 신호가 미송수신되는 아이들 구간으로 구분되고, 상기 데이터 구간에서 제1 주파수를 가지고, 상기 아이들 구간에서 제2 주파수를 갖는 것을 특징으로 하는 CRUM 유닛.
제2항에 있어서,
상기 데이터 구간에서의 상기 제1 클럭 신호의 상기 제1 주파수는, 상기 아이들 구간에서의 상기 제1 클럭 신호의 상기 제2 주파수보다 작은 것을 특징으로 하는 CRUM 유닛.
제3항에 있어서,
상기 디코딩부는,
상기 제1 클럭 신호의 하이 값 및 로우 값 중 어느 하나가 유지되는 구간이 기설정된 시간을 초과하면, 상기 기설정된 시간을 초과하는 시점에 제1 주파수에 대응되는 시간 단위로 교번적으로 상기 제2 클럭 신호의 출력 값을 변환하며,
상기 제1 클럭 신호의 하이 값 및 로우 값 중 어느 하나가 유지되는 구간이 기설정된 시간 이하이면, 상기 제2 클럭 신호의 출력 값을 유지하는 것을 특징으로 하는 CRUM 유닛.
제1항에 있어서,
상기 제2 클럭 신호는,
I2C(Inter-Intergrated Circuit) 버스의 클럭 프로토콜에 호환되는 것을 특징으로 하는 CRUM 유닛.
제1항에 있어서,
상기 디코딩부는,
상기 제1 클럭 신호를 입력받는 입력부;
기준 시간 정보를 저장하는 디코딩 제어부;
상기 저장된 기준 시간 정보 및 상기 제1 클럭 신호에 기초하여 상기 제2 클럭 신호를 생성하는 디코딩 처리부; 및
상기 생성된 제2 클럭 신호를 출력하는 출력부;를 포함하는 것을 특징으로 하는 CRUM 유닛.
제6항에 있어서,
상기 입력부는,
상기 데이터 신호를 입력받고,
상기 출력부는,
상기 입력부에 입력된 데이터 신호를 그대로 출력하는 것을 특징으로 하는 CRUM 유닛.
제1항에 있어서,
상기 디코딩부는,
상기 제1 클럭 신호로부터 전원을 추출하고, 상기 추출된 전원을 상기 메모리부 및 상기 제어부 중 적어도 하나에 제공하는 것을 특징으로 하는 CRUM 유닛.
제1항에 있어서,
상기 제1 클럭 신호로부터 전원을 추출하는 전원 추출 회로;를 더 포함하는 것을 특징으로 하는 CRUM 유닛.
제1항에 있어서,
상기 제어부는,
상기 제2 클럭 신호에 기초하여 데이터 신호의 데이터 구간 또는 아이들 구간을 구분하고, 데이터 구간에서 상기 데이터 신호를 송수신하는 것을 특징으로 하는 CRUM 유닛.
제10항에 있어서,
상기 제어부는,
상기 제2 클럭 신호의 에지가 변화되면, 상기 데이터 구간으로 변경되는 것으로 판단하고,
상기 제2 클럭 신호의 하이 값 및 로우 값 중 어느 하나가 유지되는 구간이 기설정된 시간을 초과하면, 상기 아이들 구간으로 변경되는 것으로 판단하는 것을 특징으로 하는 CRUM 유닛.
제10항에 있어서,
상기 메모리부 및 상기 제어부는,
적어도 하나의 IC로 구성되는 것을 특징으로 하는 CRUM 유닛.
제1항에 있어서,
상기 화상 형성 장치의 본체와 연결되는 복수의 인터페이스부;를 더 포함하고,
상기 복수의 인터페이스부는,
상기 본체의 클럭 단자로부터 상기 제1 클럭 신호를 수신하고, 상기 수신된 제1 클럭 신호를 상기 디코딩부에 제공하는 제1 인터페이스부;
상기 본체의 데이터 단자로부터 상기 데이터 신호를 송수신하는 제2 인터페이스부; 및
상기 본체의 접지 단자에 연결되는 제3 인터페이스부;를 포함하는 것을 특징으로 하는 CRUM 유닛.
제1항에 있어서,
상기 화상 형성 장치의 본체와 연결되는 복수의 인터페이스부;를 더 포함하고,
상기 복수의 인터페이스부는,
상기 본체의 클럭 단자로부터 상기 제1 클럭 신호를 수신하고, 상기 수신된 제1 클럭 신호를 상기 디코딩부에 제공하는 제1 인터페이스부;
상기 본체의 데이터 단자로부터 상기 데이터 신호를 송수신하는 제2 인터페이스부;
상기 본체의 전원 단자와 연결된 제3 인터페이스부; 및
상기 본체의 접지 단자에 연결되는 제4 인터페이스부;를 포함하는 것을 특징으로 하는 CRUM 유닛.
CRUM 유닛에 있어서,
화상 형성 장치로부터 입력받은 제1 클럭 신호를 제2 클럭 신호로 변환하는 디코딩부; 및
상기 제2 클럭 신호에 기초하여 메모리를 관리하는 제어부;를 포함하고,
상기 제1 클럭 신호는 펄스 폭이 다른 데이터 구간 및 아이들 구간으로 구분되고,
상기 제어부는,
상기 제1 클럭 신호의 상기 데이터 구간에 대응되는 제2 클럭 신호의 데이터 구간 신호에 동기하여 상기 화상 형성 장치로부터 입력받은 데이터 신호를 처리하는 CRUM 유닛.
화상 형성 장치에 있어서,
상기 화상 형성 장치의 동작을 제어하는 메인 컨트롤러를 포함하는 본체;
상기 메인 컨트롤러와 통신 가능하도록 상기 본체에 장착되는 소모품 유닛; 및
상기 소모품 유닛의 정보를 저장하는 CRUM 유닛;을 포함하고,
상기 메인 컨트롤러는,
펄스 폭이 다른 데이터 구간 및 아이들 구간으로 구분되는 제1 클럭 신호 및 데이터 신호를 상기 CRUM 유닛으로 전송하고,
상기 CRUM 유닛은,
상기 제1 클럭 신호를 상기 아이들 구간에서 하이 값 또는 로우 값으로 유지되는 제2 클럭 신호로 변환하고, 상기 제2 클럭 신호를 이용하여 상기 데이터 신호를 처리하는 화상 형성 장치.
제16항에 있어서,
상기 CRUM 유닛은,
상기 화상 형성 장치의 본체에서 생성된 제1 클럭 신호를 상기 제1 클럭 상기 제2 클럭 신호로 변환하는 디코딩부;
상기 소모품 유닛과 관련된 데이터를 저장하는 메모리부; 및
상기 화상 형성 장치의 본체에서 전송된 데이터 신호 및 상기 제2 클럭 신호에 기초하여 상기 메모리부를 관리하는 제어부;를 포함하는 것을 특징으로 하는 화상 형성 장치.