KR20160037934A - Production method for semiconductor device, and sealing sheet - Google Patents

Production method for semiconductor device, and sealing sheet Download PDF

Info

Publication number
KR20160037934A
KR20160037934A KR1020167003669A KR20167003669A KR20160037934A KR 20160037934 A KR20160037934 A KR 20160037934A KR 1020167003669 A KR1020167003669 A KR 1020167003669A KR 20167003669 A KR20167003669 A KR 20167003669A KR 20160037934 A KR20160037934 A KR 20160037934A
Authority
KR
South Korea
Prior art keywords
layer
resin
sealing sheet
embedding
semiconductor chip
Prior art date
Application number
KR1020167003669A
Other languages
Korean (ko)
Inventor
고지 시가
고스케 모리타
지에 이이노
츠요시 이시자카
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20160037934A publication Critical patent/KR20160037934A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/72—Cured, e.g. vulcanised, cross-linked
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Sealing Material Composition (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 칩이 지지체 상에 고정된 적층체를 준비하는 공정 A 와, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 10000 ㎩·s 이상인 경질층과, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 50 ㎩·s ∼ 9000 ㎩·s 의 범위 내에 있는 매립용 수지층을 갖는 봉지용 시트를 준비하는 공정 B 와, 반도체 칩을 봉지용 시트의 매립용 수지층에 매립하고, 반도체 칩이 봉지용 시트에 매립된 봉지체를 형성하는 공정 C 와, 공정 C 후, 봉지용 시트를 열경화시키는 공정 D 를 갖는 반도체 장치의 제조 방법.A step A of preparing a laminate having a semiconductor chip fixed on a support, a hard layer having a minimum melt viscosity at 25 占 폚 to 200 占 폚 of 10000 Pa 占 퐏 or higher and a low melt viscosity at 25 占 폚 to 200 占 폚 A step B of preparing a sealing sheet having a resin layer for embedding in the range of 50 Pa · s to 9,000 Pa · s; and a step B of embedding the semiconductor chip in a resin layer for embedding the sealing sheet, And a step (D) of thermally curing the sealing sheet after the step (C).

Description

반도체 장치의 제조 방법 및 봉지용 시트{PRODUCTION METHOD FOR SEMICONDUCTOR DEVICE, AND SEALING SHEET}TECHNICAL FIELD [0001] The present invention relates to a method of manufacturing a semiconductor device,

본 발명은 반도체 장치의 제조 방법 및 봉지용 (封止用) 시트에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device and a sealing sheet.

종래, 반도체 장치의 제조 방법으로는, 기판 등에 고정된 1 또는 복수의 반도체 칩을 봉지 수지로 봉지한 후, 봉지체를 반도체 장치 단위의 패키지가 되도록 다이싱한다는 방법이 알려져 있다. 이와 같은 봉지 수지로는, 예를 들어, 열경화성 수지 시트가 알려져 있다 (예를 들어, 특허문헌 1 참조).Conventionally, as a manufacturing method of a semiconductor device, there is known a method in which one or a plurality of semiconductor chips fixed to a substrate or the like is sealed with a sealing resin, and then the sealing body is diced so as to be a package of a unit of a semiconductor device. As such a sealing resin, for example, a thermosetting resin sheet is known (see, for example, Patent Document 1).

일본 공개특허공보 2006-19714호Japanese Laid-Open Patent Publication No. 2006-19714

상기 서술한 바와 같은 반도체 장치의 제조 방법에 있어서 반도체 장치를 제조하는 경우, 기판 상에는, 반도체 칩이 실장되어 있는 부분과 실장되어 있지 않은 부분이 존재한다. 그 때문에, 봉지 공정 후의 봉지체의 수지 표면에, 반도체 칩의 유무에서 기인하는 요철 형상이 형성되어 버릴 우려가 있다. 즉, 반도체 칩이 실장되어 있는 부분의 수지 표면이, 반도체 칩이 실장되어 있지 않은 부분의 수지 표면보다 부풀어오를 우려가 있다.In the above-described method of manufacturing a semiconductor device, when manufacturing a semiconductor device, there is a portion on which the semiconductor chip is mounted and a portion on which the semiconductor chip is not mounted. Therefore, there is a possibility that a concavo-convex shape resulting from the presence or absence of the semiconductor chip may be formed on the resin surface of the plug body after the sealing process. That is, the resin surface of the portion where the semiconductor chip is mounted may be swollen than the resin surface of the portion where the semiconductor chip is not mounted.

본 발명은 상기 서술한 과제를 감안하여 이루어진 것이며, 그 목적은, 봉지용 시트에 의해 봉지한 후의 봉지체의 수지 표면을 평탄하게 하는 것이 가능한 반도체 장치의 제조 방법, 및, 당해 반도체 장치의 제조 방법에 사용하는 것이 가능한 봉지용 시트를 제공하는 것에 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the problems described above and its object is to provide a method of manufacturing a semiconductor device capable of flattening a resin surface of a bag after sealing by a sealing sheet, Which can be used for a sealing sheet.

본원 발명자들은, 하기의 구성을 채용함으로써, 상기 과제를 해결할 수 있는 것을 알아내어 본 발명을 완성시키기에 이르렀다.The present inventors have found out that the above problems can be solved by employing the following constitution, and have accomplished the present invention.

즉, 본 발명은, 반도체 장치의 제조 방법으로서, That is, the present invention is a method for manufacturing a semiconductor device,

반도체 칩이 지지체 상에 고정된 적층체를 준비하는 공정 A 와,A step A of preparing a laminate in which the semiconductor chip is fixed on a support,

25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 10000 ㎩·s 이상인 경질층과, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 50 ∼ 9000 ㎩·s 의 범위 내에 있는 매립용 수지층을 갖는 봉지용 시트를 준비하는 공정 B 와,  A hard layer having a minimum melt viscosity at 25 DEG C to 200 DEG C of 10000 Pa-s or more and a bag having a minimum melt viscosity at 25 DEG C to 200 DEG C within a range of 50 to 9000 Pa-s A step B for preparing a sheet for use,

상기 반도체 칩을 상기 봉지용 시트의 상기 매립용 수지층에 매립하고, 상기 반도체 칩이 상기 봉지용 시트에 매립된 봉지체를 형성하는 공정 C 와, A step C of embedding the semiconductor chip in the embedding resin layer of the encapsulating sheet to form a bag in which the semiconductor chip is embedded in the encapsulating sheet,

상기 공정 C 후, 상기 봉지용 시트를 열경화시키는 공정 D 를 갖는 것을 특징으로 한다.And a step (D) for thermally curing the sealing sheet after the step (C).

본 발명에 관련된 반도체 장치의 제조 방법에 의하면, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 10000 이상인 경질층과, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 50 ∼ 9000 ㎩·s 의 범위 내에 있는 매립용 수지층을 갖는 봉지용 시트를 사용하고, 지지체 상에 고정된 반도체 칩을 상기 봉지용 시트의 상기 매립용 수지층에 매립한다 (공정 C). 그 후, 상기 봉지용 시트를 열경화시킨다 (공정 D). 매립용 수지층은, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 50 ∼ 9000 ㎩·s 의 범위 내에 있고, 일정한 형상을 유지하고 또한 비교적 부드럽기 때문에, 상기 공정 C 에 있어서, 반도체 칩을 적합하게 매립할 수 있다. 또, 경질층은, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 10000 ㎩·s 이상으로 비교적 단단하기 때문에, 상기 공정 C 에 있어서의 매립 전의 봉지용 시트의 시트 형상을 유지할 수 있다. 또, 봉지 후의 수지 표면을 평탄하게 할 수 있다. 최저 용융 점도의 측정 방법은, 실시예 기재의 방법에 따른다.According to the method for manufacturing a semiconductor device of the present invention, it is possible to provide a semiconductor device having a hard layer having a lowest melt viscosity at 25 ° C to 200 ° C of 10000 or more and a hard layer having a minimum melt viscosity at 25 ° C to 200 ° C in a range of 50 to 9000 Pa (Step C), and the semiconductor chip fixed on the support is embedded in the resin layer for embedding of the encapsulating sheet using the encapsulating sheet having the encapsulating resin layer in the encapsulating sheet. Thereafter, the sealing sheet is thermally cured (step D). The resin layer for embedding has a minimum melt viscosity in the range of 50 to 9000 Pa 占 퐏 at 25 占 폚 to 200 占 폚 and maintains a constant shape and is relatively smooth. It can be buried. In addition, since the hard layer has a minimum melt viscosity of at least 10,000 Pa · s at 25 ° C to 200 ° C, it is relatively hard, so that the sheet shape of the sealing sheet before embedding in the step C can be maintained. In addition, the resin surface after sealing can be made flat. The method of measuring the lowest melt viscosity is based on the method described in Examples.

또, 상기 공정 C 에 있어서 (매립 공정에 있어서), 봉지용 시트를 매립용 수지층측으로부터 반도체 칩으로 눌러 넣어 가면, 곧 반도체 칩의 이면에 경질층이 접촉한다. 경질층은, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 10000 ㎩·s 이상이고, 비교적 단단한 층이기 때문에, 봉지용 시트의 반도체 칩으로의 매립은, 반도체 칩의 이면에 경질층이 접촉한 상태로 종료한다. 따라서, 상기 봉지체는, 반도체 칩을 지지체와 경질층으로 사이에 끼운 상태가 된다. 이 때 지지체 및 경질층측으로부터 큰 힘으로 협지해도 비교적 단단한 반도체 칩이 양자에 접하는 양태로 사이에 개재하기 때문에, 양자 간격은 변화하지 않는다. 이 때, 경질층은 25 ℃ ∼ 200 ℃ 최저 용융 점도가 10000 ㎩·s 이상이고, 비교적 단단한 층이기 때문에, 시트 형상은 평탄한 상태로 유지된다. 그 결과, 봉지 후의 수지 표면을 평탄하게 할 수 있다.In the step C (in the embedding step), when the sealing sheet is pushed into the semiconductor chip from the resin layer for embedding, the hard layer is brought into contact with the back surface of the semiconductor chip. Since the hard layer has a minimum melt viscosity of 10,000 Pa · s or more at 25 ° C to 200 ° C and is a relatively hard layer, the sealing sheet is buried in the semiconductor chip because the hard layer is in contact with the back surface of the semiconductor chip . Therefore, the plug body is in a state in which the semiconductor chip is sandwiched between the support and the hard layer. At this time, since the relatively hard semiconductor chips are sandwiched between the support body and the hard layer side with a large force, the proton spacing does not change. At this time, the hard layer has a minimum melt viscosity of 2500 占 폚 to 200 占 폚 of 10000 Pa 占 퐏 or more and is a relatively hard layer, so that the sheet shape is maintained in a flat state. As a result, the resin surface after sealing can be made flat.

또, 본 발명의 봉지용 시트는, 반도체 칩의 봉지에 사용하는 봉지용 시트로서, The sealing sheet of the present invention is a sealing sheet used for sealing semiconductor chips,

25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 10000 ㎩·s 이상인 경질층과,A hard layer having a minimum melt viscosity at 25 占 폚 to 200 占 폚 of 10000 Pa 占 퐏 or more,

25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 50 ㎩·s ∼ 9000 ㎩·s 의 범위 내에 있는 매립용 수지층을 갖는 것을 특징으로 한다.And has a lowest melt viscosity at 25 占 폚 to 200 占 폚 within a range of 50 Pa · s to 9000 Pa 占 퐏.

본 발명에 관련된 봉지용 시트에 의하면, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 10000 ㎩·s 이상인 경질층과, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 50 ∼ 9000 ㎩·s 의 범위 내에 있는 매립용 수지층을 갖기 때문에, 예를 들어, 상기에 기재된 반도체 장치의 제조 방법에 사용하면, 당해 봉지용 시트에 의해 봉지한 후의 봉지체의 수지 표면을 평탄하게 하는 것이 가능해진다.According to the sealing sheet of the present invention, it is possible to provide a sealing sheet having a minimum temperature of melt viscosity at 25 ° C to 200 ° C of not less than 10,000 Pa · s, and a minimum layer viscosity at 25 ° C to 200 ° C of from 50 to 9,000 Pa It is possible to flatten the resin surface of the bag after being sealed with the bag for sealing, because the sealing resin layer in the sealing resin sheet has the resin layer within the range of the sealing resin.

본 발명에 의하면, 봉지용 시트에 의해 봉지한 후의 봉지체의 수지 표면을 평탄하게 하는 것이 가능한 반도체 장치의 제조 방법, 및, 당해 반도체 장치의 제조 방법에 사용하는 것이 가능한 봉지용 시트를 제공할 수 있다.According to the present invention, it is possible to provide a method of manufacturing a semiconductor device capable of flattening the resin surface of a bag after being sealed by a sealing sheet, and a bag sheet usable in the method of manufacturing the semiconductor device have.

도 1 은, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 2 는, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 3 은, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 4 는, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 5 는, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 6 은, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 7 은, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 8 은, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 9 는, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 10 은, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 11 은, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 12 는, 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 13 은, 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 14 는, 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 15 는, 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 16 은, 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 17 은, 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 18 은, 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.
도 19 는, 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.1 is a schematic cross-sectional view for explaining a manufacturing method of a semiconductor device according to the first embodiment.
2 is a schematic cross-sectional view for explaining a manufacturing method of the semiconductor device according to the first embodiment.
3 is a schematic cross-sectional view for explaining a manufacturing method of the semiconductor device according to the first embodiment.
4 is a schematic cross-sectional view for explaining the manufacturing method of the semiconductor device according to the first embodiment.
5 is a schematic cross-sectional view for explaining the manufacturing method of the semiconductor device according to the first embodiment.
6 is a schematic cross-sectional view for explaining the manufacturing method of the semiconductor device according to the first embodiment.
7 is a schematic cross-sectional view for explaining the manufacturing method of the semiconductor device according to the first embodiment.
8 is a schematic cross-sectional view for explaining the manufacturing method of the semiconductor device according to the first embodiment.
9 is a schematic cross-sectional view for explaining the manufacturing method of the semiconductor device according to the first embodiment.
10 is a schematic cross-sectional view for explaining the manufacturing method of the semiconductor device according to the first embodiment.
11 is a schematic cross-sectional view for explaining the manufacturing method of the semiconductor device according to the first embodiment.
12 is a schematic cross-sectional view for explaining the manufacturing method of the semiconductor device according to the second embodiment.
13 is a schematic cross-sectional view for explaining a manufacturing method of the semiconductor device according to the second embodiment.
14 is a schematic cross-sectional view for explaining the manufacturing method of the semiconductor device according to the second embodiment.
15 is a schematic cross-sectional view for explaining the manufacturing method of the semiconductor device according to the second embodiment.
16 is a schematic cross-sectional view for explaining the manufacturing method of the semiconductor device according to the second embodiment.
17 is a schematic cross-sectional view for explaining the manufacturing method of the semiconductor device according to the second embodiment.
18 is a schematic cross-sectional view for explaining a manufacturing method of the semiconductor device according to the second embodiment.
19 is a schematic cross-sectional view for explaining a manufacturing method of a semiconductor device according to the second embodiment.

이하, 본 발명의 실시형태에 대하여, 도면을 참조하면서 설명한다. 단, 본 발명은 이들 실시형태에만 한정되는 것은 아니다.BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention is not limited to these embodiments.

[제 1 실시형태] [First Embodiment]

제 1 실시형태에 관련된 반도체 장치의 제조 방법은,The manufacturing method of the semiconductor device according to the first embodiment is characterized in that,

반도체 칩이 반도체 웨이퍼의 회로 형성면에 플립 칩 본딩된 적층체를 준비하는 공정 A 와, A step A of preparing a laminate in which a semiconductor chip is flip-chip bonded to a circuit forming surface of a semiconductor wafer,

25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 10000 ㎩·s 이상인 경질층과, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 50 ∼ 9000 ㎩·s 의 범위 내에 있는 매립용 수지층을 갖는 봉지용 시트를 준비하는 공정 B 와, A hard layer having a minimum melt viscosity at 25 DEG C to 200 DEG C of 10000 Pa-s or more and a bag having a minimum melt viscosity at 25 DEG C to 200 DEG C within a range of 50 to 9000 Pa-s A step B for preparing a sheet for use,

상기 반도체 칩을 상기 봉지용 시트의 상기 매립용 수지층에 매립하고, 상기 반도체 칩이 상기 봉지용 시트에 매립된 봉지체를 형성하는 공정 C 와, A step C of embedding the semiconductor chip in the embedding resin layer of the encapsulating sheet to form a bag in which the semiconductor chip is embedded in the encapsulating sheet,

상기 공정 C 후, 상기 봉지용 시트를 열경화시키는 공정 D 를 적어도 갖는다.And a step D for thermally curing the sealing sheet after the step C is carried out.

즉, 제 1 실시형태에서는, 본 발명에 있어서의 「반도체 칩이 지지체 상에 고정된 적층체」 가, 「반도체 칩이 반도체 웨이퍼의 회로 형성면에 플립 칩 본딩된 적층체」 인 경우에 대하여 설명한다. 제 1 실시형태는, 소위, 칩 온 웨이퍼 방식의 반도체 장치의 제조 방법이다.That is, in the first embodiment, a description is given of a case where the "laminate in which the semiconductor chip is fixed on the support" in the present invention is a "laminate in which the semiconductor chip is flip-chip bonded to the circuit formation surface of the semiconductor wafer" do. The first embodiment is a method of manufacturing a so-called chip-on-wafer semiconductor device.

도 1 ∼ 도 11 은, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다.Figs. 1 to 11 are schematic sectional views for explaining a manufacturing method of the semiconductor device according to the first embodiment.

[준비 공정] [Preparation process]

제 1 실시형태에 관련된 반도체 장치의 제조 방법에서는, 먼저, 반도체 칩 (23) 이 반도체 웨이퍼 (22) 의 회로 형성면 (22a) 에 플립 칩 본딩된 적층체 (20) 를 준비한다 (공정 A). 제 1 실시형태에 있어서, 반도체 웨이퍼 (22) 는, 본 발명의 「지지체」 에 상당한다. 적층체 (20) 는, 예를 들어, 이하와 같이 하여 얻어진다.In the method of manufacturing a semiconductor device according to the first embodiment, a laminated body 20 in which a semiconductor chip 23 is flip-chip bonded to a circuit forming surface 22a of a semiconductor wafer 22 is first prepared (step A) . In the first embodiment, the semiconductor wafer 22 corresponds to the "support" of the present invention. The laminate 20 is obtained, for example, as follows.

도 1 에 나타내는 바와 같이, 먼저, 회로 형성면 (23a) 을 갖는 1 또는 복수의 반도체 칩 (23) 과, 회로 형성면 (22a) 을 갖는 반도체 웨이퍼 (22) 를 준비한다. 또한, 이하에서는, 복수의 반도체 칩을 반도체 웨이퍼에 플립 칩 본딩하는 경우에 대하여 설명한다.As shown in Fig. 1, first, a semiconductor wafer 22 having one or a plurality of semiconductor chips 23 having a circuit formation surface 23a and a circuit formation surface 22a is prepared. In the following, a case of flip-chip bonding a plurality of semiconductor chips to a semiconductor wafer will be described.

다음으로, 도 2 에 나타내는 바와 같이, 반도체 칩 (23) 을 반도체 웨이퍼 (22) 의 회로 형성면 (22a) 에 플립 칩 본딩한다. 반도체 칩 (23) 의 반도체 웨이퍼 (22) 로의 탑재에는, 플립 칩 본더나 다이 본더 등의 공지된 장치를 이용할 수 있다. 구체적으로는, 반도체 칩 (23) 의 회로 형성면 (23a) 에 형성된 범프 (23b) 와, 반도체 웨이퍼 (22) 의 회로 형성면 (22a) 에 형성된 전극 (22b) 을 전기적으로 접속한다. 이에 따라, 복수의 반도체 칩 (23) 이 반도체 웨이퍼 (22) 에 실장된 적층체 (20) 가 얻어진다. 이 때, 반도체 칩 (23) 의 회로 형성면 (23a) 에 언더필용의 수지 시트 (24) 가 첩부 (貼付) 되어 있어도 된다. 이 경우, 반도체 칩 (23) 을 반도체 웨이퍼 (22) 에 플립 칩 본딩하면, 반도체 칩 (23) 과 반도체 웨이퍼 (22) 의 사이의 간극을 수지 봉지할 수 있다. 또한, 언더필용의 수지 시트 (24) 가 첩부된 반도체 칩 (23) 을 반도체 웨이퍼 (22) 에 플립 칩 본딩하는 방법에 대해서는, 예를 들어, 일본 공개특허공보 2013-115186호 등에 개시되어 있기 때문에, 여기서의 상세한 설명은 생략한다.Next, as shown in Fig. 2, the semiconductor chip 23 is flip-chip bonded to the circuit formation surface 22a of the semiconductor wafer 22. Then, as shown in Fig. For mounting the semiconductor chip 23 on the semiconductor wafer 22, a known device such as a flip chip bond or a die bonder can be used. More specifically, the bumps 23b formed on the circuit formation surface 23a of the semiconductor chip 23 and the electrodes 22b formed on the circuit formation surface 22a of the semiconductor wafer 22 are electrically connected. Thereby, the laminate 20 in which the plurality of semiconductor chips 23 are mounted on the semiconductor wafer 22 is obtained. At this time, the underfill resin sheet 24 may be stuck to the circuit forming surface 23a of the semiconductor chip 23. [ In this case, when the semiconductor chip 23 is flip-chip bonded to the semiconductor wafer 22, the gap between the semiconductor chip 23 and the semiconductor wafer 22 can be resin-sealed. The method of flip-chip bonding the semiconductor chip 23 to which the underfill resin sheet 24 is pasted to the semiconductor wafer 22 is disclosed in, for example, Japanese Laid-Open Patent Publication No. 2013-115186 , And a detailed description thereof will be omitted.

[봉지용 시트를 준비하는 공정] [Process for preparing sheet for sealing]

또, 본 실시형태에 관련된 반도체 장치의 제조 방법에서는, 도 3 에 나타내는 바와 같이, 봉지용 시트 (10) 를 준비한다 (공정 B). 봉지용 시트 (10) 는, 폴리에틸렌테레프탈레이트 (PET) 필름 등의 박리 라이너 (11) 상에 적층된 상태로 준비해도 된다. 이 경우, 박리 라이너 (11) 에는 봉지용 시트 (10) 의 박리를 용이하게 실시하기 위해서 이형 처리가 실시되어 있어도 된다.In the semiconductor device manufacturing method according to the present embodiment, as shown in Fig. 3, the sealing sheet 10 is prepared (step B). The sealing sheet 10 may be prepared in a state of being laminated on a release liner 11 such as a polyethylene terephthalate (PET) film. In this case, the release liner 11 may be subjected to mold release treatment in order to facilitate the peeling of the sealing sheet 10.

(봉지용 시트) (Sheet for sealing)

봉지용 시트 (10) 는, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 10000 이상인 경질층 (12) 과, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 50 ∼ 9000 ㎩·s 의 범위 내에 있는 매립용 수지층 (14) 이 적층된 2 층 구조의 수지 시트이다. 봉지용 시트 (10) 에서는, 경질층 (12) 측이 박리 라이너 (11) 에 첩합 (貼合) 되어 있다.The sealing sheet (10) comprises a rigid layer (12) having a minimum melt viscosity of 10,000 or more at 25 DEG C to 200 DEG C and a rigid layer (12) having a minimum melt viscosity at 25 DEG C to 200 DEG C within a range of 50 to 9,000 Pa Layered resin sheet in which a resin layer 14 for embedding is laminated. In the sealing sheet 10, the side of the hard layer 12 is bonded to the release liner 11.

경질층 (12) 의 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도는, 10000 ㎩·s 이상이며, 20000 ㎩·s 이상인 것이 바람직하고, 30000 ㎩·s 이상인 것이 보다 바람직하다. 또, 경질층 (12) 의 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도의 상한값은 특별히 제한되지 않지만, 통상적으로, 예를 들어, 100000 ㎩·s 이하, 80000 ㎩·s 이하를 채용할 수 있다. 경질층 (12) 의 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도는, 경질층 (12) 의 구성 재료의 선택에 의해 컨트롤할 수 있다. 특히, 경질층 (12) 이 열경화성 수지를 함유하는 경우, 열경화시킨 후의 수지층을 경질층 (12) 으로 해도 된다.The minimum melt viscosity of the hard layer 12 at 25 ° C to 200 ° C is preferably 10000 Pa · s or more, more preferably 20,000 Pa · s or more, and still more preferably 30000 Pa · s or more. The upper limit value of the lowest melt viscosity at 25 ° C to 200 ° C of the hard layer 12 is not particularly limited, but typically, for example, 100000 Pa s or less and 80000 Pa s or less can be adopted . The minimum melt viscosity of the hard layer 12 at 25 ° C to 200 ° C can be controlled by selecting the constituent material of the hard layer 12. In particular, when the hard layer 12 contains a thermosetting resin, the hard layer 12 may be a resin layer after heat curing.

매립용 수지층 (14) 의 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도는 50 ∼ 9000 ㎩·s 의 범위 내이며, 60 ∼ 8000 ㎩·s 의 범위 내인 것이 바람직하고, 70 ∼ 7000 ㎩·s 의 범위 내인 것이 보다 바람직하다. 매립용 수지층 (14) 의 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도는, 매립용 수지층 (14) 의 구성 재료의 선택에 의해 컨트롤할 수 있다.The minimum melt viscosity of the resin layer 14 for embedding at 25 ° C to 200 ° C is preferably in the range of 50 to 9000 Pa · s and preferably in the range of 60 to 8000 Pa · s and more preferably in the range of 70 to 7000 Pa · s More preferably within the range of The minimum melt viscosity of the resin layer 14 for embedding at 25 ° C to 200 ° C can be controlled by selecting the constituent material of the resin layer 14 for embedding.

봉지용 시트 (10) 는, 상세한 내용은 후술하지만, 하기 반도체 장치의 제조 방법에 사용할 수 있다.The sealing sheet 10, which will be described later in detail, can be used in the following semiconductor device manufacturing method.

반도체 칩 (23) 이 반도체 웨이퍼 (22) 의 회로 형성면 (22a) 에 플립 칩 본딩된 적층체 (20) 를 준비하는 공정 A 와, A step A of preparing the laminate 20 in which the semiconductor chip 23 is flip-chip bonded to the circuit forming surface 22a of the semiconductor wafer 22,

25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 10000 ㎩·s 이상인 경질층 (12) 과, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 50 ∼ 9000 ㎩·s 의 범위 내에 있는 매립용 수지층 (14) 을 갖는 봉지용 시트 (10) 를 준비하는 공정 B 와,A hard layer 12 having a minimum melt viscosity at 25 ° C to 200 ° C of 10,000 Pa · s or more and a hard layer 12 having a minimum melt viscosity at 25 ° C to 200 ° C within a range of 50 to 9000 Pa · s, (B) preparing the sealing sheet (10) having the sealing sheet (14)

반도체 칩 (23) 을 봉지용 시트 (10) 의 매립용 수지층 (14) 에 매립하고, 반도체 칩 (23) 이 봉지용 시트 (10) 에 매립된 봉지체 (28) 를 형성하는 공정 C 와 (도 4 참조), A step C of embedding the semiconductor chip 23 in the embedding resin layer 14 of the encapsulating sheet 10 and forming the encapsulating body 28 in which the semiconductor chip 23 is embedded in the encapsulating sheet 10 (See Fig. 4)

상기 공정 C 후, 봉지용 시트 (10) 를 열경화시키는 공정 D 를 적어도 갖는 반도체 장치의 제조 방법.And a step (D) for thermally curing the sealing sheet (10) after the step (C).

매립용 수지층 (14) 은, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 50 ∼ 9000 ㎩·s 의 범위 내에 있고, 일정한 형상을 유지하고 또한 비교적 부드럽기 때문에, 상기 공정 C 에 있어서, 반도체 칩 (23) 을 적합하게 매립할 수 있다. 또, 경질층 (12) 은 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 10000 ㎩·s 이상으로 비교적 단단하기 때문에, 상기 공정 C 에 있어서의 매립 전의 봉지용 시트 (10) 의 시트 형상을 유지할 수 있다. 또, 경질층 (12) 은 25 ℃ ∼ 200 ℃ 최저 용융 점도가 10000 ㎩·s 이상이고, 비교적 단단한 층이기 때문에, 시트 형상은 평탄한 상태로 유지된다. 그 결과, 봉지 후의 수지 표면을 평탄하게 할 수 있다.Since the embedding resin layer 14 has a minimum melt viscosity at 25 ° C to 200 ° C in the range of 50 to 9000 Pa · s and maintains a constant shape and is relatively smooth, (23) can be appropriately buried. In addition, since the hard layer 12 is relatively hard at a temperature of 25 ° C to 200 ° C with a minimum melt viscosity of 10,000 Pa · s or more, the sheet shape of the sealing sheet 10 before the embedding in the step C is maintained . Also, since the hard layer 12 has a minimum melt viscosity of 2500 占 폚 to 200 占 폚 of 10000 Pa 占 퐏 or more and is a relatively hard layer, the sheet shape is maintained in a flat state. As a result, the resin surface after sealing can be made flat.

(매립용 수지층) (Resin layer for embedding)

매립용 수지층 (14) 의 구성 재료는, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 50 ∼ 9000 ㎩·s 의 범위 내에 있는 한에 있어서, 특별히 한정되지 않지만, 에폭시 수지, 및, 경화제로서의 페놀 수지를 포함하는 것이 바람직하다. 이에 따라, 양호한 열경화성이 얻어진다.The constituent material of the resin layer 14 for embedding is not particularly limited as long as the minimum melt viscosity at 25 ° C to 200 ° C is in the range of 50 to 9000 Pa · s. However, the epoxy resin and the curing agent It is preferable to include a phenol resin. Thus, good thermosetting property can be obtained.

상기 에폭시 수지로는, 특별히 한정되는 것은 아니다. 예를 들어, 트리페닐메탄형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 변성 비스페놀 A 형 에폭시 수지, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 변성 비스페놀 F 형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 페녹시 수지 등의 각종 에폭시 수지를 사용할 수 있다. 이들 에폭시 수지는 단독으로 사용해도 되고 2 종 이상 병용해도 된다.The epoxy resin is not particularly limited. Examples of the epoxy resin include triphenylmethane type epoxy resin, cresol novolak type epoxy resin, biphenyl type epoxy resin, modified bisphenol A type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, modified bisphenol F type epoxy resin, Various epoxy resins such as dicyclopentadiene type epoxy resin, phenol novolak type epoxy resin and phenoxy resin can be used. These epoxy resins may be used alone or in combination of two or more.

에폭시 수지의 경화 후의 인성 (靭性) 및 에폭시 수지의 반응성을 확보하는 관점에서는, 에폭시 당량 150 ∼ 250, 연화점 혹은 융점이 50 ∼ 130 ℃ 인 상온에서 고형인 것이 바람직하고, 그 중에서도, 신뢰성의 관점에서, 트리페닐메탄형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 비페닐형 에폭시 수지가 보다 바람직하다.From the viewpoint of ensuring the toughness after curing of the epoxy resin and the reactivity of the epoxy resin, it is preferable that the epoxy resin is solid at room temperature having an epoxy equivalent of 150 to 250 and a softening point or melting point of 50 to 130 캜, , Triphenylmethane type epoxy resin, cresol novolak type epoxy resin and biphenyl type epoxy resin are more preferable.

상기 페놀 수지는, 에폭시 수지와의 사이에서 경화 반응을 발생하는 것이면 특별히 한정되는 것은 아니다. 예를 들어, 페놀 노볼락 수지, 페놀아르알킬 수지, 비페닐아르알킬 수지, 디시클로펜타디엔형 페놀 수지, 크레졸 노볼락 수지, 레졸 수지 등이 사용된다. 이들 페놀 수지는 단독으로 사용해도 되고, 2 종 이상 병용해도 된다.The phenol resin is not particularly limited as long as it generates a curing reaction with the epoxy resin. For example, phenol novolak resin, phenol aralkyl resin, biphenyl aralkyl resin, dicyclopentadiene type phenol resin, cresol novolak resin, resol resin and the like are used. These phenolic resins may be used alone or in combination of two or more.

상기 페놀 수지로는, 에폭시 수지와의 반응성의 관점에서, 수산기 당량이 70 ∼ 250, 연화점이 50 ∼ 110 ℃ 인 것을 사용하는 것이 바람직하고, 그 중에서도 경화 반응성이 높다는 관점에서, 페놀 노볼락 수지를 적합하게 사용할 수 있다. 또, 신뢰성의 관점에서, 페놀아르알킬 수지나 비페닐아르알킬 수지와 같은 저흡습성의 것도 적합하게 사용할 수 있다.From the viewpoint of reactivity with an epoxy resin, the phenol resin preferably has a hydroxyl group equivalent of 70 to 250 and a softening point of 50 to 110 ° C. From the viewpoint of high curing reactivity, phenol novolak resin It can be suitably used. From the viewpoint of reliability, those having low hygroscopicity such as phenol aralkyl resin and biphenyl aralkyl resin can also be suitably used.

에폭시 수지와 페놀 수지의 배합 비율은, 경화 반응성이라는 관점에서, 에폭시 수지 중의 에폭시기 1 당량에 대해, 페놀 수지 중의 수산기의 합계가 0.7 ∼ 1.5 당량이 되도록 배합하는 것이 바람직하고, 보다 바람직하게는 0.9 ∼ 1.2 당량이다.The blending ratio of the epoxy resin and the phenol resin is preferably such that the total amount of the hydroxyl groups in the phenol resin is from 0.7 to 1.5 equivalents relative to 1 equivalent of the epoxy group in the epoxy resin from the viewpoint of the curing reactivity, 1.2 equivalents.

매립용 수지층 (14) 중의 에폭시 수지 및 페놀 수지의 합계 함유량은, 2.5 중량％ 이상이 바람직하고, 3.0 중량％ 이상이 보다 바람직하다. 2.5 중량％ 이상이면, 반도체 칩 (23), 반도체 웨이퍼 (22) 등에 대한 접착력이 양호하게 얻어진다. 매립용 수지층 (14) 중의 에폭시 수지 및 페놀 수지의 합계 함유량은, 20 중량％ 이하가 바람직하고, 10 중량％ 이하가 보다 바람직하다. 20 중량％ 이하이면, 흡습성을 저감할 수 있다.The total content of the epoxy resin and the phenol resin in the resin layer 14 for embedding is preferably 2.5% by weight or more, and more preferably 3.0% by weight or more. If it is 2.5% by weight or more, the adhesive strength to the semiconductor chip 23, the semiconductor wafer 22, and the like is satisfactory. The total content of the epoxy resin and the phenol resin in the resin layer 14 for embedding is preferably 20% by weight or less, and more preferably 10% by weight or less. If it is 20% by weight or less, hygroscopicity can be reduced.

매립용 수지층 (14) 은, 열가소성 수지를 포함하는 것이 바람직하다. 이에 따라, 미경화시의 핸들링성이나, 경화물의 저응력성이 얻어진다.The embedding resin layer 14 preferably includes a thermoplastic resin. As a result, the handling property at the time of uncured and the low stress of the cured product are obtained.

상기 열가소성 수지로는, 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET 나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지, 불소 수지, 스티렌-이소부틸렌-스티렌 블록 공중합체 등을 들 수 있다. 이들 열가소성 수지는 단독으로, 또는 2 종 이상을 병용하여 사용할 수 있다. 그 중에서도, 저응력성, 저흡수성이라는 관점에서, 스티렌-이소부틸렌-스티렌 블록 공중합체가 바람직하다.Examples of the thermoplastic resin include natural rubber, butyl rubber, isoprene rubber, chloroprene rubber, ethylene-vinyl acetate copolymer, ethylene-acrylic acid copolymer, ethylene-acrylic acid ester copolymer, polybutadiene resin, polycarbonate resin, thermoplastic polyimide resin , Polyamide resins such as 6-nylon and 6,6-nylon, phenoxy resins, acrylic resins, saturated polyester resins such as PET and PBT, polyamideimide resins, fluororesins, styrene-isobutylene- And the like. These thermoplastic resins may be used alone or in combination of two or more. Among them, a styrene-isobutylene-styrene block copolymer is preferable from the viewpoint of low stress and low water absorption.

매립용 수지층 (14) 중의 열가소성 수지의 함유량은, 1.5 중량％ 이상이 바람직하고, 2.0 중량％ 이상이 보다 바람직하다. 1.5 중량％ 이상이면, 유연성, 가요성이 얻어진다. 매립용 수지층 (14) 중의 열가소성 수지의 함유량은, 6 중량％ 이하가 바람직하고, 4 중량％ 이하가 보다 바람직하다. 4 중량％ 이하이면, 반도체 칩 (23) 이나 반도체 웨이퍼 (22) 와의 접착성이 양호하다.The content of the thermoplastic resin in the resin layer 14 for embedding is preferably 1.5% by weight or more, and more preferably 2.0% by weight or more. If it is 1.5% by weight or more, flexibility and flexibility are obtained. The content of the thermoplastic resin in the resin layer 14 for embedding is preferably 6% by weight or less, more preferably 4% by weight or less. If it is 4% by weight or less, adhesion with the semiconductor chip 23 and the semiconductor wafer 22 is good.

매립용 수지층 (14) 은, 무기 충전제를 포함하는 것이 바람직하다.The embedding resin layer 14 preferably contains an inorganic filler.

상기 무기 충전제는, 특별히 한정되는 것이 아니라, 종래 공지된 각종 충전제를 사용할 수 있으며, 예를 들어, 석영 유리, 탤크, 실리카 (용융 실리카나 결정성 실리카 등), 알루미나, 질화알루미늄, 질화규소, 질화붕소의 분말을 들 수 있다. 이들은 단독으로 사용해도 되고, 2 종 이상 병용해도 된다. 그 중에서도, 선팽창 계수를 양호하게 저감할 수 있다는 이유에서, 실리카, 알루미나가 바람직하고, 실리카가 보다 바람직하다.The inorganic filler is not particularly limited and various known fillers can be used. For example, quartz glass, talc, silica (such as fused silica or crystalline silica), alumina, aluminum nitride, silicon nitride, boron nitride . These may be used alone or in combination of two or more. Of these, silica and alumina are preferable, and silica is more preferable because the coefficient of linear expansion can be satisfactorily reduced.

실리카로는, 실리카 분말이 바람직하고, 용융 실리카 분말이 보다 바람직하다. 용융 실리카 분말로는, 구상 (球狀) 용융 실리카 분말, 파쇄 용융 실리카 분말을 들 수 있지만, 유동성이라는 관점에서, 구상 용융 실리카 분말이 바람직하다. 그 중에서도, 평균 입경이 10 ∼ 30 ㎛ 범위인 것이 바람직하고, 15 ∼ 25 ㎛ 범위인 것이 보다 바람직하다.As the silica, a silica powder is preferable, and a fused silica powder is more preferable. As the fused silica powder, spherical fused silica powder and crushed fused silica powder can be mentioned, but from the viewpoint of flowability, spherical fused silica powder is preferable. Among them, the average particle diameter is preferably in the range of 10 to 30 mu m, more preferably 15 to 25 mu m.

또한, 평균 입경은, 예를 들어, 모 (母) 집단으로부터 임의로 추출되는 시료를 사용하고, 레이저 회절 산란식 입도 분포 측정 장치를 사용하여 측정함으로써 이끌어낼 수 있다.In addition, the average particle size can be derived by, for example, using a sample extracted arbitrarily from a mother population and measuring using a laser diffraction scattering particle size distribution measuring apparatus.

매립용 수지층 (14) 중의 상기 무기 충전제의 함유량은, 매립용 수지층 (14) 전체에 대해, 75 ∼ 95 중량％ 인 것이 바람직하고, 보다 바람직하게는 78 ∼ 95 중량％ 이다. 상기 무기 충전제의 함유량이 매립용 수지층 (14) 전체에 대해 75 중량％ 이상이면, 열팽창률이 낮게 억제됨으로써, 열 충격에 의한 기계적인 파괴를 억제할 수 있다. 그 결과, 한편, 상기 무기 충전제의 함유량이 매립용 수지층 (14) 전체에 대해 95 중량％ 이하이면, 유연성, 유동성, 접착성이 보다 양호해진다.The content of the inorganic filler in the resin layer 14 for embedding is preferably 75 to 95% by weight, more preferably 78 to 95% by weight, based on the entire resin layer 14 for embedding. When the content of the inorganic filler is 75 wt% or more with respect to the whole of the resin layer 14 for embedding, the coefficient of thermal expansion is suppressed to be low so that mechanical fracture due to thermal shock can be suppressed. As a result, on the other hand, if the content of the inorganic filler is 95% by weight or less with respect to the entirety of the resin layer 14 for embedding, flexibility, fluidity, and adhesiveness are improved.

매립용 수지층 (14) 은, 경화 촉진제를 포함하는 것이 바람직하다.The embedding resin layer 14 preferably contains a curing accelerator.

경화 촉진제로는, 에폭시 수지와 페놀 수지의 경화를 진행시키는 것이면 특별히 한정되지 않고, 예를 들어, 트리페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트 등의 유기 인계 화합물；2-페닐-4,5-디하이드록시메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸 등의 이미다졸계 화합물 등을 들 수 있다. 그 중에서도, 혼련시의 온도 상승에 의해서도 경화 반응이 급격하게 진행되지 않고, 매립용 수지층 (14) 을 양호하게 제조할 수 있다는 이유에서, 2-페닐-4,5-디하이드록시메틸이미다졸이 바람직하다.The curing accelerator is not particularly limited as far as it accelerates the curing of the epoxy resin and the phenolic resin, and examples thereof include organophosphorous compounds such as triphenylphosphine and tetraphenylphosphonium tetraphenylborate; Imidazole-based compounds such as dihydroxymethylimidazole, 2-phenyl-4-methyl-5-hydroxymethylimidazole and the like. Among them, 2-phenyl-4,5-dihydroxymethylimidazole is preferable because the curing reaction does not progress rapidly even when the temperature rises at the time of kneading and the resin layer 14 for embedding can be favorably produced Sol is preferred.

경화 촉진제의 함유량은, 에폭시 수지 및 페놀 수지의 합계 100 중량부에 대해 0.1 ∼ 5 중량부가 바람직하다.The content of the curing accelerator is preferably 0.1 to 5 parts by weight per 100 parts by weight of the total of the epoxy resin and the phenol resin.

매립용 수지층 (14) 은, 난연제 성분을 포함하는 것이 바람직하다. 이에 따라, 부품 쇼트나 발열 등에 의해 발화했을 때의 연소 확대를 저감할 수 있다. 난연제 성분으로는, 예를 들어 수산화알루미늄, 수산화마그네슘, 수산화철, 수산화칼슘, 수산화주석, 복합화 금속 수산화물 등의 각종 금속 수산화물；포스파젠계 난연제 등을 사용할 수 있다.The embedding resin layer 14 preferably contains a flame retardant component. Accordingly, it is possible to reduce the enlargement of the combustion when the component is ignited by short-circuit or heat generation. Examples of the flame retardant component include various metal hydroxides such as aluminum hydroxide, magnesium hydroxide, iron hydroxide, calcium hydroxide, tin hydroxide and complex metal hydroxide, and phosphazene-based flame retardants.

소량으로도 난연 효과를 발휘한다는 관점에서, 포스파젠계 난연제에 포함되는 인 원소의 함유율은 12 중량％ 이상인 것이 바람직하다.From the viewpoint of exhibiting a flame retarding effect even in a small amount, the phosphorus content of the phosphazene-based flame retardant is preferably 12 wt% or more.

매립용 수지층 (14) 중의 난연제 성분의 함유량은, 전체 유기 성분 (무기 필러를 제외한다) 중, 10 중량％ 이상이 바람직하고, 15 중량％ 이상이 보다 바람직하다. 10 중량％ 이상이면, 난연성이 양호하게 얻어진다. 매립용 수지층 (14) 중의 열가소성 수지의 함유량은, 30 중량％ 이하가 바람직하고, 25 중량％ 이하가 보다 바람직하다. 30 중량％ 이하이면, 경화물의 물성 저하 (구체적으로는, 유리 전이 온도나 고온 수지 강도 등의 물성의 저하) 가 적은 경향이 있다.The content of the flame-retardant component in the resin layer 14 for embedding is preferably 10% by weight or more, and more preferably 15% by weight or more, of the total organic components (excluding the inorganic filler). If it is 10% by weight or more, flame retardancy is satisfactorily obtained. The content of the thermoplastic resin in the resin layer 14 for embedding is preferably 30% by weight or less, and more preferably 25% by weight or less. If it is 30% by weight or less, the physical properties of the cured product tend to be reduced (specifically, the physical properties such as the glass transition temperature and the high-temperature resin strength are lowered).

매립용 수지층 (14) 은, 실란 커플링제를 포함하는 것이 바람직하다. 실란 커플링제로는 특별히 한정되지 않고, 3-글리시독시프로필트리메톡시실란 등을 들 수 있다.The embedding resin layer 14 preferably contains a silane coupling agent. The silane coupling agent is not particularly limited and examples thereof include 3-glycidoxypropyltrimethoxysilane and the like.

매립용 수지층 (14) 중의 실란 커플링제의 함유량은, 0.1 ∼ 3 중량％ 가 바람직하다. 0.1 중량％ 이상이면, 경화물의 강도가 충분히 얻어지고 흡수율을 낮게 할 수 있다. 3 중량％ 이하이면, 아웃 가스량을 낮게 할 수 있다.The content of the silane coupling agent in the resin layer 14 for embedding is preferably 0.1 to 3% by weight. If it is 0.1% by weight or more, the strength of the cured product is sufficiently obtained and the water absorption rate can be lowered. If it is 3% by weight or less, the amount of outgas can be reduced.

또한, 매립용 수지층 (14) 에는, 상기의 각 성분 이외에 필요에 따라, 다른 첨가제를 적절히 배합할 수 있다. 예를 들어, 필요에 따라 하기 경질층의 항에서 설명하는 착색제를 배합해도 된다.Further, other additives may be appropriately added to the resin layer for embedding 14, if necessary, in addition to the above components. For example, a colorant described in the section of the following hard layer may be added as necessary.

(경질층) (Hard layer)

경질층 (12) 의 구성 재료로는, 최저 용융 점도가 10000 ㎩·s 이상이 되는 한에 있어서, 기본적으로 매립용 수지층 (14) 과 동일하게 할 수 있다. 경질층 (12) 은, 봉지 후의 수지 표면을 평탄하게 하는 기능을 갖는다. 단, 경질층 (12) 은, 봉지 후의 수지 표면을 평탄하게 하는 기능뿐만 아니라, 또한 방열성이 우수한 구성으로 해도 된다. 이 경우, 예를 들어, 경질층에 방열 특성이 높은 안료나, 수지를 배합하는 것으로 하면 된다.The constituent material of the hard layer 12 can basically be the same as the resin layer for embedding 14 as long as the lowest melt viscosity is 10000 Pa · s or more. The hard layer 12 has a function of flattening the resin surface after sealing. However, the hard layer 12 may not only have a function of flattening the resin surface after sealing but also a structure excellent in heat radiation. In this case, for example, a pigment or resin having a high heat-radiating property may be added to the hard layer.

경질층 (12) 은, 레이저 마킹이 실시되는 경우에는, 착색제가 첨가되어 있는 것이 바람직하다. 이에 따라, 우수한 마킹성 및 외관성을 발휘시킬 수 있고, 부가 가치가 있는 외관의 반도체 장치로 하는 것이 가능해진다. 착색된 경질층 (12) 은, 우수한 마킹성을 갖고 있으므로, 마킹을 실시하고, 문자 정보나 도형 정보 등의 각종 정보를 부여시킬 수 있다. 특히, 착색의 색을 컨트롤함으로써, 마킹에 의해 부여된 정보 (문자 정보, 도형 정보 등) 를, 우수한 시인성으로 시인하는 것이 가능해진다. 또한, 경질층 (12) 은, 제품별로 색 분류하는 것도 가능하다. 경질층 (12) 을 유색으로 하는 경우 (무색·투명하지 않은 경우), 착색에 의해 나타내고 있는 색으로는 특별히 제한되지 않지만, 예를 들어, 흑색, 청색, 적색 등의 농색 (濃色) 인 것이 바람직하고, 특히 흑색인 것이 적합하다.When the laser marking is carried out, the hard layer 12 preferably contains a coloring agent. As a result, excellent marking properties and appearance can be exhibited, and a semiconductor device having an external appearance with added value can be obtained. Since the colored hard layer 12 has excellent markability, marking can be performed and various information such as character information and graphic information can be given. Particularly, by controlling the color of the coloring, it is possible to visually recognize information (character information, graphic information, etc.) given by the marking with excellent visibility. In addition, the hard layer 12 can be color-categorized by product. When the hard layer 12 is colored (when it is not colorless or transparent), the color represented by the coloring is not particularly limited. For example, a color having a dark color such as black, blue, Particularly preferably black.

본 실시형태에 있어서, 농색이란, 기본적으로는, L*a*b* 표색계에서 규정되는 L* 가, 60 이하 (0 ∼ 60) [바람직하게는 50 이하 (0 ∼ 50), 더욱 바람직하게는 40 이하 (0 ∼ 40)] 가 되는 진한 색을 의미하고 있다.In the present embodiment, the term "hypercolor" means basically that L * defined by the L * a * b * color system is 60 or less (0 to 60) (preferably 50 or less (0 to 50) 40 or less (0 to 40)].

또, 흑색이란, 기본적으로는, L*a*b* 표색계에서 규정되는 L* 가, 35 이하 (0 ∼ 35) [바람직하게는 30 이하 (0 ∼ 30), 더욱 바람직하게는 25 이하 (0 ∼ 25)] 가 되는 흑색계 색을 의미하고 있다. 또한, 흑색에 있어서, L*a*b* 표색계에서 규정되는 a* 나 b* 는, 각각, L* 의 값에 따라 적절히 선택할 수 있다. a* 나 b* 로는, 예를 들어, 양방 모두, －10 ∼ 10 인 것이 바람직하고, 보다 바람직하게는 －5 ∼ 5 이고, 특히 －3 ∼ 3 의 범위 (그 중에서도 0 또는 거의 0) 인 것이 적합하다.The black color is basically a color having L * defined by the L * a * b * color system of not more than 35 (0 to 35) (preferably not more than 30 (0 to 30), more preferably not more than 25 To 25)]. In black, a * and b * defined in the L * a * b * colorimetric system can be appropriately selected in accordance with the value of L * , respectively. The value of a * or b * is preferably in the range of -10 to 10, more preferably -5 to 5, and especially in the range of -3 to 3 (0 or almost 0) among them, for example Suitable.

또한, 본 실시형태에 있어서, L*a*b* 표색계에서 규정되는 L*, a*, b* 는, 색채 색차계 (상품명 「CR-200」 미놀타사 제조；색채 색차계) 를 사용하여 측정함으로써 구해진다. 또한, L*a*b* 표색계는, 국제 조명 위원회 (CIE) 가 1976년에 추장 (推奬) 한 색 공간이며, CIE1976 (L*a*b*) 표색계라고 칭해지는 색 공간을 의미하고 있다. 또, L*a*b* 표색계는, 일본 공업 규격에서는, JIS Z 8729 에 규정되어 있다.In the present embodiment, L * a * b * color system L *, a *, b * are chromatic color difference meter as defined in; measured using (trade name "CR-200" Minolta Co. chromatic color difference meter) . The L * a * b * color space represents a color space referred to by the International Lighting Committee (CIE) in 1976, and refers to a color space called a CIE 1976 (L * a * b * ) color space. The L * a * b * color system is specified in JIS Z 8729 in Japanese Industrial Standards.

경질층 (12) 을 착색할 때에는, 목적으로 하는 색에 따라 색재 (착색제) 를 사용할 수 있다. 경질층 (12) 에 착색제가 첨가되어 있으면, 레이저 마킹된 부분의 시인성을 향상시킬 수 있기 때문이다. 이와 같은 색재로는, 흑계 색재, 청계 색재, 적계 색재 등의 각종 농색계 색재를 적합하게 사용할 수 있으며, 특히 흑계 색재가 적합하다. 색재로는, 안료, 염료 등 어느 것이어도 된다. 색재는 단독으로 또는 2 종 이상을 조합하여 사용할 수 있다. 또한, 염료로는, 산성 염료, 반응 염료, 직접 염료, 분산 염료, 카티온 염료 등 중 어느 형태의 염료라도 사용하는 것이 가능하다. 또, 안료도, 그 형태는 특별히 제한되지 않고, 공지된 안료로부터 적절히 선택하여 사용할 수 있다.When the hard layer 12 is colored, a coloring material (coloring agent) may be used depending on the intended color. This is because, if a colorant is added to the hard layer 12, the visibility of the laser-marked portion can be improved. As such a coloring material, various coloring-based coloring materials such as a black-based coloring material, a cyan-based coloring material and an aggregating coloring material can be suitably used, and a black-based coloring material is particularly suitable. As the coloring material, any of pigment, dye and the like may be used. The coloring materials may be used alone or in combination of two or more. As the dye, it is possible to use any of dyes such as acid dyes, reactive dyes, direct dyes, disperse dyes, cationic dyes and the like. The form of the pigment is not particularly limited, and it can be appropriately selected from known pigments and used.

특히, 색재로서 염료를 사용하면, 경질층 (12) 중에는, 염료가 용해에 의해 균일 또는 거의 균일하게 분산된 상태가 되기 때문에, 착색 농도가 균일 또는 거의 균일한 경질층 (12) 을 용이하게 제조할 수 있고, 마킹성이나 외관성을 향상시킬 수 있다.Particularly, when a dye is used as the coloring material, the hard layer 12 is in a state in which the dye is uniformly or substantially uniformly dispersed by dissolution, so that the hard layer 12 having a uniform or nearly uniform coloring density can be easily produced It is possible to improve the markability and the appearance.

흑계 색재로는, 특별히 제한되지 않지만, 예를 들어, 무기의 흑계 안료, 흑계 염료에서 적절히 선택할 수 있다. 또, 흑계 색재로는, 시안계 색재 (청록계 색재), 마젠다계 색재 (적자계 (赤紫系) 색재) 및 옐로우계 색재 (황계 색재) 가 혼합된 색재 혼합물이어도 된다. 흑계 색재는 단독으로 또는 2 종 이상을 조합하여 사용할 수 있다. 물론, 흑계 색재는, 흑 이외의 색의 색재와 병용할 수도 있다.The black colorant is not particularly limited and may be suitably selected from, for example, inorganic black pigments and black-based dyes. The black-based coloring material may be a mixture of coloring materials obtained by mixing a cyan-based coloring material (cyan-based coloring material), a magenta-based coloring material (red violet-based coloring material) and a yellow-based coloring material (sulfur-based coloring material). The black-based coloring materials may be used alone or in combination of two or more. Of course, the black-based coloring material may be used in combination with the coloring material other than black.

구체적으로는, 흑계 색재로는, 예를 들어, 카본 블랙 (퍼니스 블랙, 채널 블랙, 아세틸렌 블랙, 서멀 블랙, 램프 블랙 등), 그라파이트 (흑연), 산화구리, 이산화망간, 아조계 안료 (아조메틴아조 블랙 등), 아닐린 블랙, 페릴렌 블랙, 티탄 블랙, 시아닌 블랙, 활성탄, 페라이트 (비자성 페라이트, 자성 페라이트 등), 마그네타이트, 산화크롬, 산화철, 2황화몰리브덴, 크롬 착물, 복합 산화물계 흑색 색소, 안트라퀴논계 유기 흑색 색소 등을 들 수 있다.Specifically, examples of the black-based coloring material include carbon black (such as carbon black (channel black, channel black, acetylene black, thermal black, lamp black), graphite Black, etc.), aniline black, perylene black, titanium black, cyanine black, activated carbon, ferrite (nonmagnetic ferrite, magnetic ferrite, etc.), magnetite, chromium oxide, iron oxide, molybdenum disulfide, chromium complex, Anthraquinone-based organic black pigments, and the like.

본 발명에서는, 흑계 색재로는, C.I. 솔벤트 블랙 3, 동 (同) 7, 동 22, 동 27, 동 29, 동 34, 동 43, 동 70, C.I. 다이렉트 블랙 17, 동 19, 동 22, 동 32, 동 38, 동 51, 동 71, C.I. 액시드 블랙 1, 동 2, 동 24, 동 26, 동 31, 동 48, 동 52, 동 107, 동 109, 동 110, 동 119, 동 154, C.I. 디스퍼스 블랙 1, 동 3, 동 10, 동 24 등의 블랙계 염료；C.I. 피그먼트 블랙 1, 동 7 등의 블랙계 안료 등도 이용할 수 있다.In the present invention, as the black-based coloring material, C.I. Solvent Black 3, Copper 7, Copper 22, Copper 27, Copper 29, Copper 34, Copper 43, Copper 70, C.I. Direct Black 17, 19, 22, 32, 38, 51, 71, C.I. Acid black 1, copper 2, copper 24, copper 26, copper 31, copper 48, copper 52, copper 107, copper 109, copper 110, copper 119, copper 154, C.I. Disperse Black 1, Copper 3, Copper 10, Copper 24; Black pigments such as Pigment Black 1 and Pigment Black 7, and the like.

이와 같은 흑계 색재로는, 예를 들어, 상품명 「Oil Black BY」, 상품명 「Oil Black BS」, 상품명 「Oil Black HBB」, 상품명 「Oil Black 803」, 상품명 「Oil Black 860」, 상품명 「Oil Black 5970」, 상품명 「Oil Black 5906」, 상품명 「Oil Black 5905」 (오리엔트 화학 공업 주식회사 제조) 등이 시판되고 있다.Examples of such a black coloring material include "Oil Black BY", trade name "Oil Black BS", trade name "Oil Black HBB", trade name "Oil Black 803", trade name "Oil Black 860" 5970 ", trade name" Oil Black 5906 ", trade name" Oil Black 5905 "(manufactured by Orient Chemical Industries, Ltd.) and the like are commercially available.

흑계 색재 이외의 색재로는, 예를 들어, 시안계 색재, 마젠다계 색재, 옐로우계 색재 등을 들 수 있다. 시안계 색재로는, 예를 들어, C.I. 솔벤트 블루 25, 동 36, 동 60, 동 70, 동 93, 동 95；C.I. 액시드 블루 6, 동 45 등의 시안계 염료；C.I. 피그먼트 블루 1, 동 2, 동 3, 동 15, 동 15：1, 동 15：2, 동 15：3, 동 15：4, 동 15：5, 동 15：6, 동 16, 동 17, 동 17：1, 동 18, 동 22, 동 25, 동 56, 동 60, 동 63, 동 65, 동 66；C.I. 배트 블루 4；동 60, C.I. 피그먼트 그린 7 등의 시안계 안료 등을 들 수 있다.Examples of the coloring materials other than the black-based coloring materials include cyan-based coloring materials, magenta-based coloring materials, and yellow-based coloring materials. As the cyan coloring material, for example, C.I. Solvent Blue 25, Dong 36, Dong 60, Dong 70, Dong 93, Dong 95; C.I. Acid Blue 6, and Copper 45; Pigment Blue 1, Copper 2, Copper 3, Copper 15, Copper 15: 1, Copper 15: 2, Copper 15: 3, Copper 15: 4, Copper 15: 5, Copper 15: 6, Copper 16, 17: 1, 18, 22, 25, 56, 60, 63, 65, 66; CI Bat Blue 4; East 60, C.I. Pigment Green 7 and the like.

또, 마젠다계 색재에 있어서, 마젠다계 염료로는, 예를 들어, C.I. 솔벤트 레드 1, 동 3, 동 8, 동 23, 동 24, 동 25, 동 27, 동 30, 동 49, 동 52, 동 58, 동 63, 동 81, 동 82, 동 83, 동 84, 동 100, 동 109, 동 111, 동 121, 동 122；C.I. 디스퍼스 레드 9；C.I. 솔벤트 바이올렛 8, 동 13, 동 14, 동 21, 동 27；C.I. 디스퍼스 바이올렛 1；C.I. 베이직 레드 1, 동 2, 동 9, 동 12, 동 13, 동 14, 동 15, 동 17, 동 18, 동 22, 동 23, 동 24, 동 27, 동 29, 동 32, 동 34, 동 35, 동 36, 동 37, 동 38, 동 39, 동 40；C.I. 베이직 바이올렛 1, 동 3, 동 7, 동 10, 동 14, 동 15, 동 21, 동 25, 동 26, 동 27, 동 28 등을 들 수 있다.In the magenta coloring material, as the magenta dye, for example, C.I. Solvent red 1, copper 3, copper 8, copper 23, copper 24, copper 25, copper 27, copper 30, copper 49, copper 52, copper 58, copper 63, copper 81, copper 82, copper 83, copper 84 100, 109, 111, 121, 122; CI Disperse Red 9; Solvent Violet 8, Copper 13, Copper 14, Copper 21, Copper 27; C.I. Disperse Violet 1; Basic Red 1, 2, 9, 12, 13, 14, 15, 17, 18, 22, 23, 24, 27, 29, 32, 34 35, 36, 37, 38, 39, 40; CI Basic violet 1, copper 3, copper 7, copper 10, copper 14, copper 15, copper 21, copper 25, copper 26, copper 27 and copper 28.

마젠다계 색재에 있어서, 마젠다계 안료로는, 예를 들어, C.I. 피그먼트 레드 1, 동 2, 동 3, 동 4, 동 5, 동 6, 동 7, 동 8, 동 9, 동 10, 동 11, 동 12, 동 13, 동 14, 동 15, 동 16, 동 17, 동 18, 동 19, 동 21, 동 22, 동 23, 동 30, 동 31, 동 32, 동 37, 동 38, 동 39, 동 40, 동 41, 동 42, 동 48：1, 동 48：2, 동 48：3, 동 48：4, 동 49, 동 49：1, 동 50, 동 51, 동 52, 동 52：2, 동 53：1, 동 54, 동 55, 동 56, 동 57：1, 동 58, 동 60, 동 60：1, 동 63, 동 63：1, 동 63：2, 동 64, 동 64：1, 동 67, 동 68, 동 81, 동 83, 동 87, 동 88, 동 89, 동 90, 동 92, 동 101, 동 104, 동 105, 동 106, 동 108, 동 112, 동 114, 동 122, 동 123, 동 139, 동 144, 동 146, 동 147, 동 149, 동 150, 동 151, 동 163, 동 166, 동 168, 동 170, 동 171, 동 172, 동 175, 동 176, 동 177, 동 178, 동 179, 동 184, 동 185, 동 187, 동 190, 동 193, 동 202, 동 206, 동 207, 동 209, 동 219, 동 222, 동 224, 동 238, 동 245；C.I. 피그먼트 바이올렛 3, 동 9, 동 19, 동 23, 동 31, 동 32, 동 33, 동 36, 동 38, 동 43, 동 50；C.I. 배트 레드 1, 동 2, 동 10, 동 13, 동 15, 동 23, 동 29, 동 35 등을 들 수 있다.In the magenta-based coloring material, as the magenta-based coloring material, for example, C.I. Pigment Red 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 1, 2, 3, 2, 3, 2, 3, 4, 6, 7, 8, 9, 48: 2, 48: 3, 48: 4, 49, 49: 1, 50, 51, 52, 52: 2, 53: 1, 54, 55, 56 , 63: 1, 63: 2, 64: 1, 64: 1, 67: 68, 81: 87, 88, 89, 90, 92, 101, 104, 105, 106, 108, 112, 114, 122, 123, 139, 144 , 147, 149, 150, 151, 163, 166, 168, 170, 171, 172, 175, 176, 177, 178, 179, 184 185, 187, 190, 193, 202, 206, 207, 209, 219, 222, 224, 238, 245; CI Pigment Violet 3, Copper 9, Copper 19, Copper 23, Copper 31, Copper 32, Copper 33, Copper 36, Copper 38, Copper 43, Copper 50; C.I. Bat Red 1, Dong 2, Dong 10, Dong 13, Dong 15, Dong 23, Dong 29, Dong 35, and the like.

또, 옐로우계 색재로는, 예를 들어, C.I. 솔벤트 옐로우 19, 동 44, 동 77, 동 79, 동 81, 동 82, 동 93, 동 98, 동 103, 동 104, 동 112, 동 162 등의 옐로우계 염료；C.I. 피그먼트 오렌지 31, 동 43；C.I. 피그먼트 옐로우 1, 동 2, 동 3, 동 4, 동 5, 동 6, 동 7, 동 10, 동 11, 동 12, 동 13, 동 14, 동 15, 동 16, 동 17, 동 23, 동 24, 동 34, 동 35, 동 37, 동 42, 동 53, 동 55, 동 65, 동 73, 동 74, 동 75, 동 81, 동 83, 동 93, 동 94, 동 95, 동 97, 동 98, 동 100, 동 101, 동 104, 동 108, 동 109, 동 110, 동 113, 동 114, 동 116, 동 117, 동 120, 동 128, 동 129, 동 133, 동 138, 동 139, 동 147, 동 150, 동 151, 동 153, 동 154, 동 155, 동 156, 동 167, 동 172, 동 173, 동 180, 동 185, 동 195；C.I. 배트 옐로우 1, 동 3, 동 20 등의 옐로우계 안료 등을 들 수 있다.As the yellow-based coloring material, for example, C.I. Yellow dyes such as Solvent Yellow 19, Copper 44, Copper 77, Copper 79, Copper 81, Copper 82, Copper 93, Copper 98, Copper 103, Copper 104, Copper 112 and Copper 162; Pigment Orange 31, Copper 43; Pigment Yellow 1, 2, 3, 4, 5, 6, 7, 10, 11, 12, 13, 14, 15, 16, 17, 23, 24, 34, 35, 37, 42, 53, 55, 65, 73, 74, 75, 81, 83, 93, 94, 95, 97 , 98, 100, 101, 104, 108, 109, 110, 113, 114, 116, 117, 120, 128, 129, 133, 138 139, 147, 150, 151, 153, 154, 155, 156, 167, 172, 173, 180, 185, 195; CI And yellow-based pigments such as Bat Yellow 1, Copper 3, Copper 20, and the like.

시안계 색재, 마젠다계 색재, 옐로우계 색재 등의 각종 색재는, 각각, 단독으로 또는 2 종 이상을 조합하여 사용할 수 있다. 또한, 시안계 색재, 마젠다계 색재, 옐로우계 색재 등의 각종 색재를 2 종 이상 사용하는 경우, 이들 색재의 혼합 비율 (또는 배합 비율) 로는, 특별히 제한되지 않고, 각 색재의 종류나 목적으로 하는 색 등에 따라 적절히 선택할 수 있다.Various color materials such as cyan-based color materials, magenta-based color materials, and yellow-based color materials may be used alone or in combination of two or more. In the case of using two or more kinds of various color materials such as cyan-based color material, magenta-based color material and yellow-based color material, the mixing ratio (or blending ratio) of these color materials is not particularly limited and may be appropriately selected depending on the kind or purpose And the like.

경질층 (12) 에 있어서의 가시광 (파장：380 ㎚ ∼ 800 ㎚) 에 의한 광선 투과율 (가시광 투과율) 로는, 특별히 제한되지 않지만, 예를 들어, 20 ％ ∼ 0 ％ 의 범위인 것이 바람직하고, 더욱 바람직하게는 10 ％ ∼ 0 ％, 특히 바람직하게는 5 ％ ∼ 0 ％ 이다. 경질층 (12) 의 가시광 투과율을 20 ％ 이하로 함으로써, 인자 시인성을 양호하게 할 수 있다. 또 광선 통과에 의한 반도체 소자에 악영향을 방지할 수 있다.The visible light transmittance (visible light transmittance) of the hard layer 12 by visible light (wavelength: 380 nm to 800 nm) is not particularly limited, but is preferably in a range of, for example, 20% to 0% , Preferably 10% to 0%, particularly preferably 5% to 0%. By setting the visible light transmittance of the hard layer 12 to 20% or less, the print visibility can be improved. In addition, it is possible to prevent a semiconductor element from being adversely affected by light ray passing.

경질층 (12) 의 가시광선 투과율 (％) 은, 두께 (평균 두께)：10 ㎛ 의 경질층 (12) 을 제조하고, 그 경질층 (12) (두께：10 ㎛) 에, 상품명 「UV-2550」 (시마즈 제작소 제조) 을 사용하여, 파장：380 ㎚ ∼ 800 ㎚ 의 가시광선을 소정의 강도로 조사한다. 이 조사에 의해 경질층 (12) 을 투과한 가시광선의 광 강도를 측정하고, 다음 식에 의해 산출할 수 있다.The visible light transmittance (%) of the hard layer 12 was obtained by preparing a hard layer 12 having a thickness (average thickness) of 10 占 퐉 and a hard coat layer 12 (thickness: 10 占 퐉) 2550 " (manufactured by Shimadzu Corporation), a visible light having a wavelength of 380 nm to 800 nm is irradiated with a predetermined intensity. The light intensity of the visible light transmitted through the hard layer 12 can be measured by this irradiation and can be calculated by the following equation.

가시광선 투과율 (％) = ((경질층 (12) 의 투과 후의 가시광선의 광 강도) / (가시광선의 초기의 광 강도)) × 100Visible light transmittance (%) = ((light intensity of visible light after penetration of hard layer 12) / initial light intensity of visible light) x 100

또한, 광선 투과율 (％) 의 상기 산출 방법은, 두께가 10 ㎛ 가 아닌 경질층 (12) 의 광선 투과율 (％) 의 산출에도 적용할 수 있다. 구체적으로는, 람베르트 베르의 법칙에 의해, 10 ㎛ 에서의 흡광도 A10 을 하기한 바와 같이 산출할 수 있다.The calculation method of the light transmittance (%) can also be applied to the calculation of the light transmittance (%) of the hard layer 12 not having a thickness of 10 占 퐉. Specifically, the absorbance A 10 at 10 탆 can be calculated as follows by the Lambert-Bever's law.

A10 = α × L10 × C (1) A 10 =? L 10 × C (1)

(식 중, L10 은 광로 길이, α 는 흡광 계수, C 는 시료 농도를 나타낸다) (Where L 10 is the optical path length,? Is the extinction coefficient, and C is the sample concentration)

또, 두께 X (㎛) 에서의 흡광도 AX 는 하기 식 (2) 에 의해 나타낼 수 있다.The absorbance A X at the thickness X (占 퐉) can be represented by the following equation (2).

AX = α × LX × C (2) A X = α × L X × C (2)

또한, 두께 20 ㎛ 에서의 흡광도 A20 은 하기 식 (3) 에 의해 나타낼 수 있다.The absorbance A 20 at a thickness of 20 탆 can be represented by the following equation (3).

A10 = －log10T10 (3) A 10 = -log 10 T 10 (3)

(식 중, T10 은 두께 10 ㎛ 에서의 광선 투과율을 나타낸다) (Wherein T 10 represents the light transmittance at a thickness of 10 μm)

상기 식 (1) ∼ (3) 으로부터, 흡광도 AX 는,From the above formulas (1) to (3), the absorbance A X is

AX = A10 × (LX/L10) A X = A 10 x (L X / L 10 )

= －[log10(T10)] × (LX/L10) = - [log 10 (T 10 )] (L X / L 10 )

으로 나타낼 수 있다. 이에 따라, 두께 X (㎛) 에서의 광선 투과율 TX (％) 는, 하기에 의해 산출할 수 있다.. Accordingly, the light transmittance T X (%) at the thickness X (占 퐉) can be calculated as follows.

TX = 10- AX T X = 10 - AX

단, AX = －[log10(T10)] × (LX/L10) However, A X = - [log 10 (T 10 )] x (L X / L 10 )

본 실시형태에서는, 봉지용 시트의 광선 투과율 (％) 을 구할 때의 봉지용 시트의 두께 (평균 두께) 는 10 ㎛ 이지만, 이 봉지용 시트의 두께는, 어디까지나 봉지용 시트의 광선 투과율 (％) 을 구할 때의 두께이며, 본 발명에 있어서의 봉지용 시트가 10 ㎛ 인 것을 의미하는 것은 아니다.In the present embodiment, the thickness (average thickness) of the encapsulating sheet when determining the light transmittance (%) of the encapsulating sheet is 10 占 퐉, but the thickness of the encapsulating sheet is not limited to the light transmittance (% ), And does not mean that the sealing sheet in the present invention is 10 占 퐉.

경질층 (12) 의 광선 투과율 (％) 은, 수지 성분의 종류나 그 함유량, 착색제 (안료나 염료 등) 의 종류나 그 함유량, 충전재의 종류나 그 함유량 등에 따라 컨트롤할 수 있다.The light transmittance (%) of the hard layer 12 can be controlled depending on the type and content of the resin component, the kind and content of the colorant (pigment or dye, etc.), the type and content of the filler, and the like.

경질층 (12) 의 두께는, 특별히 한정되지 않지만, 공정 C 에 있어서 형성되는 봉지체의 수지 표면을 평탄하게 할 수 있는 정도인 것이 바람직하며, 예를 들어, 20 ㎛ ∼ 1000 ㎛ 가 바람직하고, 30 ㎛ ∼ 900 ㎛ 가 보다 바람직하다.The thickness of the hard layer 12 is not particularly limited, but it is preferable that the thickness of the hard resin layer of the plug formed in the step C is flat, for example, 20 m to 1000 m, More preferably from 30 탆 to 900 탆.

봉지용 시트 (10) 의 두께 (경질층 (12) 과 매립용 수지층 (14) 을 포함하는 총두께) 는, 특별히 한정되지 않지만, 봉지용 시트로서 사용하는 관점에서, 예를 들어, 50 ㎛ ∼ 2000 ㎛ 이다.The thickness of the sealing sheet 10 (the total thickness including the hard layer 12 and the resin layer 14 for embedding) is not particularly limited, but from the viewpoint of use as a sealing sheet, for example, To 2,000 mu m.

매립용 수지층 (14) 의 제조 방법은 특별히 한정되지 않지만, 매립용 수지층 (14) 을 형성하기 위한 수지 조성물의 혼련물을 조제하고, 얻어진 혼련물을 도공하는 방법이나, 얻어진 혼련물을 시트상으로 소성 가공하는 방법이 바람직하다. 이에 따라, 용제를 사용하지 않고 매립용 수지층 (14) 을 제조할 수 있으므로, 반도체 칩 (23) 이 휘발한 용제에 의해 영향을 받는 것을 억제할 수 있다.The method for producing the embedding resin layer 14 is not particularly limited, but a method of preparing a kneaded product of the resin composition for forming the resin layer 14 for embedding and coating the obtained kneaded product, Is preferably subjected to a plastic working process. As a result, the resin layer 14 for embedding can be produced without using a solvent, so that the semiconductor chip 23 can be prevented from being affected by the volatile solvent.

구체적으로는, 후술하는 각 성분을 믹싱 롤, 가압식 니더, 압출기 등의 공지된 혼련기로 용융 혼련함으로써 혼련물을 조제하고, 얻어진 혼련물을 도공 또는 소성 가공에 의해 시트상으로 한다. 혼련 조건으로서, 온도는, 상기 서술한 각 성분의 연화점 이상인 것이 바람직하고, 예를 들어 30 ∼ 150 ℃, 에폭시 수지의 열경화성을 고려하면, 바람직하게는 40 ∼ 140 ℃, 더욱 바람직하게는 60 ∼ 120 ℃ 이다. 시간은, 예를 들어 1 ∼ 30 분간, 바람직하게는 5 ∼ 15 분간이다.Concretely, a kneaded product is prepared by melt-kneading each component to be described later with a known kneading machine such as a mixing roll, a pressurized kneader or an extruder, and the obtained kneaded product is formed into a sheet by coating or plastic working. As the kneading conditions, the temperature is preferably at least the softening point of each of the above-described components. For example, considering the thermosetting property of the epoxy resin, it is preferably 40 to 140 占 폚, more preferably 60 to 120 占 폚 / RTI > The time is, for example, 1 to 30 minutes, preferably 5 to 15 minutes.

혼련은, 감압 조건하 (감압 분위기하) 에서 실시하는 것이 바람직하다. 이에 따라, 탈기할 수 있음과 함께, 혼련물로의 기체의 침입을 방지할 수 있다. 감압 조건하의 압력은, 바람직하게는 0.1 ㎏/㎠ 이하, 보다 바람직하게는 0.05 ㎏/㎠ 이하이다. 감압하의 압력의 하한은 특별히 한정되지 않지만, 예를 들어, 1 × 10-4 ㎏/㎠ 이상이다.The kneading is preferably carried out under reduced pressure (in a reduced pressure atmosphere). As a result, it is possible to degas and to prevent the gas from intruding into the kneaded product. The pressure under the reduced pressure condition is preferably 0.1 kg / cm 2 or less, more preferably 0.05 kg / cm 2 or less. The lower limit of the pressure under reduced pressure is not particularly limited, but is, for example, 1 10 -4 kg / cm 2 or higher.

혼련물을 도공하여 매립용 수지층 (14) 을 형성하는 경우, 용융 혼련 후의 혼련물은, 냉각시키지 않고 고온 상태인 채로 도공하는 것이 바람직하다. 도공 방법으로는 특별히 제한되지 않고, 바 코트법, 나이프 코트법, 슬롯 다이법 등을 들 수 있다. 도공시의 온도로는, 상기 서술한 각 성분의 연화점 이상이 바람직하고, 에폭시 수지의 열경화성 및 성형성을 고려하면, 예를 들어 40 ∼ 150 ℃, 바람직하게는 50 ∼ 140 ℃, 더욱 바람직하게는 70 ∼ 120 ℃ 이다.When the kneaded material is coated to form the resin layer 14 for embedding, it is preferable that the kneaded material after melt-kneading is coated while being kept at a high temperature without being cooled. The coating method is not particularly limited, and examples thereof include a bar coating method, a knife coating method and a slot die coating method. The temperature at the time of coating is preferably not less than the softening point of each component described above, and in consideration of the thermosetting property and the moldability of the epoxy resin, the temperature is, for example, 40 to 150 캜, preferably 50 to 140 캜, 70 to 120 ° C.

혼련물을 소성 가공하여 매립용 수지층 (14) 을 형성하는 경우, 용융 혼련 후의 혼련물은, 냉각시키지 않고 고온 상태인 채로 소성 가공하는 것이 바람직하다. 소성 가공 방법으로는 특별히 제한되지 않고, 평판 프레스법, T 다이 압출법, 스크루 다이 압출법, 롤 압연법, 롤 혼련법, 인플레이션 압출법, 공압출법, 캘린더 성형법 등등을 들 수 있다. 소성 가공 온도로는 상기 서술한 각 성분의 연화점 이상이 바람직하고, 에폭시 수지의 열경화성 및 성형성을 고려하면, 예를 들어 40 ∼ 150 ℃, 바람직하게는 50 ∼ 140 ℃, 더욱 바람직하게는 70 ∼ 120 ℃ 이다.In the case where the kneaded material is subjected to the plastic working to form the resin layer 14 for embedding, it is preferable that the kneaded material after the melt kneading is subjected to plastic working while being kept at a high temperature without cooling. The plastic working method is not particularly limited, and examples thereof include a flat press method, a T die extrusion method, a screw die extrusion method, a roll rolling method, a roll kneading method, an inflation extrusion method, a coextrusion method, a calender molding method and the like. The plastic working temperature is preferably not less than the softening point of each of the above-described components. In consideration of the thermosetting property and the moldability of the epoxy resin, the plastic working temperature is, for example, 40 to 150 캜, preferably 50 to 140 캜, 120 ° C.

또한, 매립용 수지층 (14) 은, 적당한 용제에 매립용 수지층 (14) 을 형성하기 위한 수지 등을 용해, 분산시켜 바니시를 조제하고, 이 바니시를 도공하여 얻을 수도 있다.The embedding resin layer 14 may be obtained by preparing a varnish by dissolving and dispersing a resin or the like for forming the resin layer 14 for embedding in a suitable solvent, and applying the varnish.

경질층 (12) 의 제조 방법은 특별히 한정되지 않고, 매립용 수지층 (14) 과 동일하게 할 수 있다. 특히, 경질층 (12) 이 열경화성 수지를 함유하는 경우에는, 혼련물을 도공하여 얻은 수지층, 혼련물을 소성 가공하여 얻은 수지층, 또는, 바니시를 도공하여 얻은 수지층을 열경화시키고, 이것을 경질층 (12) 으로 해도 된다. 이 경우, 열경화시킨 후의 25 ℃ 에 있어서의 인장 저장 탄성률이 2 ㎬ 이상이 되도록 경질층 (12) 을 형성하기 위한 수지 등을 조정하는 것이 바람직하다.The method of manufacturing the hard layer 12 is not particularly limited and may be the same as that of the resin layer 14 for embedding. In particular, in the case where the hard layer 12 contains a thermosetting resin, a resin layer obtained by coating a kneaded material, a resin layer obtained by plastic working a kneaded material, or a resin layer obtained by applying a varnish is thermally cured, The hard layer 12 may be used. In this case, it is preferable to adjust the resin or the like for forming the hard layer 12 so that the tensile storage modulus at 25 ° C after heat curing is 2 ㎬ or more.

봉지용 시트 (10) 의 제조 방법은 특별히 한정되지 않지만, 예를 들어, 경질층 (12) 과 매립용 수지층 (14) 을 따로 따로 형성하고, 이들을 첩합함으로써 얻어진다. 또, 경질층 (12) 을 형성한 후, 경질층 (12) 상에 매립용 수지층 (14) 형성용의 혼련물 또는 바니시를 도공하여 매립용 수지층 (14) 을 형성해도 된다.The method for producing the sealing sheet 10 is not particularly limited. For example, the sealing sheet 10 is obtained by separately forming the hard layer 12 and the resin layer 14 for embedding and then bonding them together. After the hard layer 12 is formed, a kneaded material or varnish for forming the embedding resin layer 14 may be coated on the hard layer 12 to form the resin layer 14 for embedding.

[봉지용 시트와 적층체를 배치하는 공정] [Step of arranging the sealing sheet and the laminate]

봉지용 시트를 준비하는 공정 후, 도 3 에 나타내는 바와 같이, 하측 가열판 (32) 상에 적층체 (20) 를 반도체 칩 (23) 이 실장된 면을 위로 하여 배치함과 함께, 적층체 (20) 의 반도체 칩 (23) 이 실장된 면 상에 봉지용 시트 (10) 를 배치한다. 도 3 에 나타내는 바와 같이, 봉지용 시트 (10) 는, 반도체 웨이퍼 (22) 와 대향하는 면과는 반대의 면이 경질층 (12) 이 되도록 배치되어 있다. 이 공정에 있어서는, 하측 가열판 (32) 상에 먼저 적층체 (20) 를 배치하고, 그 후, 적층체 (20) 상에 봉지용 시트 (10) 를 배치해도 되고, 적층체 (20) 상에 봉지용 시트 (10) 를 먼저 적층하고, 그 후, 적층체 (20) 와 봉지용 시트 (10) 가 적층된 적층물을 하측 가열판 (32) 상에 배치해도 된다.3, the laminate 20 is placed on the lower heating plate 32 with the surface on which the semiconductor chip 23 is mounted facing upward, and the laminate 20 The sealing sheet 10 is placed on the surface on which the semiconductor chip 23 is mounted. As shown in Fig. 3, the sealing sheet 10 is arranged so that the surface opposite to the surface facing the semiconductor wafer 22 is the hard layer 12. In this step, the sealing sheet 10 may be disposed on the laminate 20 before the laminate 20 is disposed on the lower heating plate 32, and the sealing sheet 10 may be disposed on the laminate 20 A laminate in which the sealing sheet 10 is first laminated and then the laminate 20 and the sealing sheet 10 are laminated may be disposed on the lower heating plate 32. [

[봉지체를 형성하는 공정] [Process for forming the plug body]

다음으로, 도 4 에 나타내는 바와 같이, 하측 가열판 (32) 과 상측 가열판 (34) 에 의해 열 프레스하여, 반도체 칩 (23) 을 봉지용 시트 (10) 의 매립용 수지층 (14) 에 매립하고, 반도체 칩 (23) 이 봉지용 시트 (10) 에 매립된 봉지체 (28) 를 형성한다 (공정 C). 봉지용 시트 (10) 를 매립용 수지층 (14) 측으로부터 반도체 칩 (23) 으로 눌러 넣어 가면, 곧 반도체 칩 (23) 의 이면 (23c) 에 경질층 (12) 이 접촉한다. 경질층 (12) 은, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 10000 ㎩·s 이상이고, 비교적 단단한 층이기 때문에, 봉지용 시트 (10) 의 반도체 칩 (23) 으로의 매립은, 반도체 칩 (23) 의 이면 (23c) 에 경질층 (12) 이 접촉한 상태로 종료한다. 따라서, 봉지체 (28) 는, 반도체 칩 (23) 을 반도체 웨이퍼 (22) 와 경질층 (12) 으로 사이에 끼운 상태가 된다. 이 때 반도체 웨이퍼 (22) 및 경질층 (12) 측으로부터 큰 힘으로 협지해도 비교적 단단한 반도체 칩 (23) 이 양자에 접하는 양태로 사이에 개재하기 때문에, 양자의 간격은 변화하지 않는다. 이 때, 경질층 (12) 은 25 ℃ ∼ 200 ℃ 최저 용융 점도가 10000 ㎩·s 이상이고, 비교적 단단한 층이기 때문에, 시트 형상은 평탄한 상태로 유지된다. 그 결과, 봉지 후의 수지 표면을 평탄하게 할 수 있다. 매립용 수지층 (14) 은, 반도체 칩 (23) 및 그에 부수하는 요소를 외부 환경으로부터 보호하기 위한 봉지 수지로서 기능하게 된다. 이에 따라, 반도체 웨이퍼 (22) 상에 실장되어 있는 반도체 칩 (23) 이 매립용 수지층 (14) 을 갖는 봉지용 시트 (10) 에 매립된 봉지체 (28) 가 얻어진다.Next, as shown in Fig. 4, the semiconductor chip 23 is hot-pressed by the lower heating plate 32 and the upper heating plate 34 to bury the semiconductor chip 23 in the resin layer 14 for embedding of the sealing sheet 10 , The semiconductor chip 23 is embedded in the sealing sheet 10 to form a plug 28 (step C). The rigid layer 12 contacts the backside 23c of the semiconductor chip 23 when the sealing sheet 10 is pressed into the semiconductor chip 23 from the side of the resin layer 14 for embedding. Since the hard layer 12 has a minimum melt viscosity of 10,000 Pa · s or more at 25 ° C to 200 ° C and is a relatively hard layer, the sealing sheet 10 is embedded in the semiconductor chip 23, The hard layer 12 is brought into contact with the back surface 23c of the chip 23 and is terminated. Therefore, the plug 28 is in a state in which the semiconductor chip 23 is sandwiched between the semiconductor wafer 22 and the hard layer 12. At this time, since the relatively hard semiconductor chips 23 are sandwiched between the semiconductor wafer 22 and the hard layer 12 with a large force therebetween, they do not change in spacing. At this time, since the hard layer 12 has a minimum melt viscosity of 2500 占 폚 to 200 占 폚 of 10000 Pa 占 퐏 or more and is a relatively hard layer, the sheet shape is maintained in a flat state. As a result, the resin surface after sealing can be made flat. The resin layer 14 for embedding functions as an encapsulating resin for protecting the semiconductor chip 23 and its associated components from the external environment. Thereby, the sealing body 28 in which the semiconductor chip 23 mounted on the semiconductor wafer 22 is embedded in the sealing sheet 10 having the resin layer for embedding 14 is obtained.

반도체 칩 (23) 을 봉지용 시트 (10) 에 매립할 때의 열 프레스 조건으로는, 온도가, 예를 들어, 40 ∼ 100 ℃, 바람직하게는 50 ∼ 90 ℃ 이며, 압력이, 예를 들어, 0.1 ∼ 10 ㎫, 바람직하게는 0.5 ∼ 8 ㎫ 이며, 시간이, 예를 들어 0.3 ∼ 10 분간, 바람직하게는 0.5 ∼ 5 분간이다. 이에 따라, 반도체 칩 (23) 이 봉지용 시트 (10) 에 매립된 반도체 장치를 얻을 수 있다. 또, 봉지용 시트 (10) 의 반도체 칩 (23) 및 반도체 웨이퍼 (22) 로의 밀착성 및 추종성의 향상을 고려하면, 감압 조건하에 있어서 프레스하는 것이 바람직하다.The temperature of the semiconductor chip 23 is set to be in the range of, for example, 40 to 100 占 폚, preferably 50 to 90 占 폚, when the semiconductor chip 23 is embedded in the sealing sheet 10, , 0.1 to 10 MPa, preferably 0.5 to 8 MPa, and the time is, for example, 0.3 to 10 minutes, preferably 0.5 to 5 minutes. Thus, a semiconductor device in which the semiconductor chip 23 is embedded in the sealing sheet 10 can be obtained. Further, in consideration of the improvement in adhesion and followability of the sealing sheet 10 to the semiconductor chip 23 and the semiconductor wafer 22, it is preferable to press under the reduced pressure condition.

상기 감압 조건으로는, 압력이, 예를 들어, 0.1 ∼ 5 ㎪, 바람직하게는 0.1 ∼ 100 ㎩ 이며, 감압 유지 시간 (감압 개시부터 프레스 개시까지의 시간) 이, 예를 들어, 5 ∼ 600 초이고, 바람직하게는 10 ∼ 300 초이다.The depressurization conditions include, for example, a pressure of 0.1 to 5 Pa, preferably 0.1 to 100 Pa, and a depressurization holding time (time from the start of depressurization to the start of press) is 5 to 600 seconds And preferably 10 to 300 seconds.

[박리 라이너 박리 공정] [Peeling liner peeling process]

다음으로, 박리 라이너 (11) 를 박리한다 (도 5 참조).Next, the release liner 11 is peeled off (see Fig. 5).

[열경화 공정] [Thermal curing process]

다음으로, 봉지용 시트 (10) 를 열경화시킨다 (공정 D). 특히, 봉지용 시트 (10) 를 구성하는 매립용 수지층 (14) 을 열경화시킨다. 구체적으로는, 예를 들어, 반도체 웨이퍼 (22) 상에 실장되어 있는 반도체 칩 (23) 이 봉지용 시트 (10) 에 매립된 봉지체 (28) 전체를 가열한다.Next, the sealing sheet 10 is thermally cured (step D). Particularly, the resin layer for embedding 14 constituting the sealing sheet 10 is thermally cured. Specifically, for example, the semiconductor chip 23 mounted on the semiconductor wafer 22 heats the entire plug 28 embedded in the sealing sheet 10.

열경화 처리의 조건으로서, 가열 온도가 바람직하게는 100 ℃ 이상, 보다 바람직하게는 120 ℃ 이상이다. 한편, 가열 온도의 상한이, 바람직하게는 200 ℃ 이하, 보다 바람직하게는 180 ℃ 이하이다. 가열 시간이, 바람직하게는 10 분 이상, 보다 바람직하게는 30 분 이상이다. 한편, 가열 시간의 상한이, 바람직하게는 180 분 이하, 보다 바람직하게는 120 분 이하이다. 이 때, 가압하는 것이 바람직하며, 바람직하게는 0.1 ㎫ 이상, 보다 바람직하게는 0.5 ㎫ 이상이다. 한편, 상한은 바람직하게는 10 ㎫ 이하, 보다 바람직하게는 5 ㎫ 이하이다.As the condition of the heat curing treatment, the heating temperature is preferably 100 占 폚 or higher, and more preferably 120 占 폚 or higher. On the other hand, the upper limit of the heating temperature is preferably 200 占 폚 or lower, more preferably 180 占 폚 or lower. The heating time is preferably 10 minutes or more, and more preferably 30 minutes or more. On the other hand, the upper limit of the heating time is preferably 180 minutes or less, more preferably 120 minutes or less. At this time, it is preferable to pressurize, preferably 0.1 MPa or more, and more preferably 0.5 MPa or more. On the other hand, the upper limit is preferably 10 MPa or less, more preferably 5 MPa or less.

[레이저 마킹 공정 1 (봉지용 시트 연삭 전의 레이저 마킹 공정)] [Laser marking step 1 (laser marking step before sheet grinding for encapsulation)]

다음으로, 도 6 에 나타내는 바와 같이, 레이저 마킹용의 레이저 (36) 를 이용하여, 봉지용 시트 (10) 에 레이저 마킹을 실시한다. 레이저 마킹의 조건으로는, 특별히 한정되지 않지만, 봉지용 시트 (10) 에, 레이저 [파장：532 ㎚] 를, 강도：0.3 W ∼ 2.0 W 의 조건으로 조사하는 것이 바람직하다. 또, 이 때의 가공 깊이 (심도) 가 2 ㎛ 이상이 되도록 조사하는 것이 바람직하다. 상기 가공 깊이의 상한은 특별히 제한되지 않지만, 예를 들어, 2 ㎛ ∼ 25 ㎛ 의 범위에서 선택할 수 있으며, 바람직하게는 3 ㎛ 이상 (3 ㎛ ∼ 20 ㎛) 이고, 보다 바람직하게는 5 ㎛ 이상 (5 ㎛ ∼ 15 ㎛) 이다. 레이저 마킹의 조건을 상기 수치 범위 내로 함으로써, 우수한 레이저 마킹성이 발휘된다.Next, as shown in Fig. 6, laser marking is performed on the sealing sheet 10 by using the laser 36 for laser marking. The conditions for the laser marking are not particularly limited, but it is preferable to irradiate the sealing sheet 10 under conditions of laser (wavelength: 532 nm) and intensity: 0.3 W to 2.0 W. It is preferable that irradiation is performed so that the depth of processing (depth) at this time is 2 m or more. The upper limit of the processing depth is not particularly limited. For example, the upper limit of the processing depth may be selected in the range of 2 탆 to 25 탆, preferably 3 탆 or more (3 탆 to 20 탆), and more preferably 5 탆 or more 5 mu m to 15 mu m). By setting the conditions of the laser marking within the above-described numerical range, excellent laser marking properties are exhibited.

또한, 봉지용 시트 (10) 의 레이저 가공성은, 구성 수지 성분의 종류나 그 함유량, 착색제의 종류나 그 함유량, 가교제의 종류나 그 함유량, 충전재의 종류나 그 함유량 등에 따라 컨트롤할 수 있다.The laser processability of the sealing sheet 10 can be controlled depending on the type and content of the constituent resin components, the type and content of the colorant, the kind and content of the crosslinking agent, the type and content of the filler, and the like.

상기 레이저 마킹 공정 1 에 있어서, 봉지용 시트 (10) 에 있어서의 레이저 마킹을 실시하는 지점으로는, 특별히 한정되지 않고, 반도체 칩 (23) 의 바로 위여 되고, 반도체 칩 (23) 이 배치되어 있지 않은 지점의 상측 (예를 들어, 봉지용 시트 (10) 의 외주 부분) 이어도 된다. 또, 레이저 마킹에 의해 마킹되는 정보로는, 봉지체 단위에서의 구별을 가능하게 하기 위한 문자 정보나 도형 정보 등이어도 되고, 동일한 봉지체 (28) 내에 있어서 서로의 반도체 장치를 구별 가능하게 하기 위한 문자 정보나 도형 정보 등이어도 된다. 이에 따라, 다음의 공정, 즉, 봉지용 시트 (10) 가 연삭될 때까지의 동안에 있어서의, 봉지체 (28) 나 봉지체 (28) 내의 복수의 반도체 칩 (23) (반도체 장치) 의 상호 식별성을 갖게 할 수 있다.In the laser marking step 1, the point where laser marking is performed on the sealing sheet 10 is not particularly limited and may be a position directly above the semiconductor chip 23 and a position where the semiconductor chip 23 is disposed (For example, the outer peripheral portion of the sealing sheet 10). The information to be marked by the laser marking may be character information or graphic information for enabling identification in the unit of the plug and may be used for distinguishing between the semiconductor devices in the same plug body 28 Character information, graphic information, or the like. The number of the semiconductor chips 23 (semiconductor devices) in the plug 28 and the plug 28 during the time until the sealing sheet 10 is ground is reduced, It is possible to make it distinctive.

[봉지용 시트를 연삭하는 공정] [Process for grinding a sealing sheet]

다음으로, 도 7 에 나타내는 바와 같이, 봉지체 (28) 의 봉지용 시트 (10) 를 연삭하여 반도체 칩 (23) 의 이면 (23c) 을 표출시킨다 (공정 E). 봉지용 시트 (10) 를 연삭하는 방법으로는, 특별히 한정되지 않고, 예를 들어, 고속 회전하는 지석을 사용하는 그라인딩법을 들 수 있다. Next, as shown in Fig. 7, the sealing sheet 10 of the plug 28 is ground to expose the back surface 23c of the semiconductor chip 23 (step E). The method for grinding the sealing sheet 10 is not particularly limited and, for example, a grinding method using a high-speed rotating grinding stone can be used.

또한, 상기 레이저 마킹 공정 1 에 의해 부여된 마킹은, 공정 E 에 있어서 연삭한 두께가 마킹 깊이 (가공 깊이) 보다 두꺼운 경우에는, 마킹은 소실된다. 한편, 공정 E 에 있어서 연삭한 두께가 마킹 깊이 (가공 깊이) 보다 얇은 경우에는, 마킹은 남는다.Further, the marking provided by the laser marking step 1 is lost when the thickness of the grinded material in step E is thicker than the marking depth (processing depth). On the other hand, in the case where the thickness ground in Step E is thinner than the marking depth (processing depth), the marking remains.

[레이저 마킹 공정 2 (봉지용 시트 연삭 후의 레이저 마킹 공정)] [Laser marking step 2 (laser marking step after sheet grinding for sealing)]

다음으로, 도 8 에 나타내는 바와 같이, 레이저 마킹용의 레이저 (38) 를 이용하여, 봉지용 시트 (10) 에 레이저 마킹을 실시한다. 레이저 마킹의 조건으로는, 특별히 한정되지 않지만, 봉지용 시트 (10) 에, 레이저 [파장：532 ㎚] 를, 강도：0.3 W ∼ 2.0 W 의 조건으로 조사하는 것이 바람직하다. 또, 이 때의 가공 깊이 (심도) 가 2 ㎛ 이상이 되도록 조사하는 것이 바람직하다. 상기 가공 깊이의 상한은 특별히 제한되지 않지만, 예를 들어, 2 ㎛ ∼ 25 ㎛ 의 범위에서 선택할 수 있으며, 바람직하게는 3 ㎛ 이상 (3 ㎛ ∼ 20 ㎛) 이고, 보다 바람직하게는 5 ㎛ 이상 (5 ㎛ ∼ 15 ㎛) 이다. 레이저 마킹의 조건을 상기 수치 범위 내로 함으로써, 우수한 레이저 마킹성이 발휘된다.Next, as shown in Fig. 8, laser marking is performed on the sealing sheet 10 using the laser 38 for laser marking. The conditions for the laser marking are not particularly limited, but it is preferable to irradiate the sealing sheet 10 under conditions of laser (wavelength: 532 nm) and intensity: 0.3 W to 2.0 W. It is preferable that irradiation is performed so that the depth of processing (depth) at this time is 2 m or more. The upper limit of the processing depth is not particularly limited. For example, the upper limit of the processing depth may be selected in the range of 2 탆 to 25 탆, preferably 3 탆 or more (3 탆 to 20 탆), and more preferably 5 탆 or more 5 mu m to 15 mu m). By setting the conditions of the laser marking within the above-described numerical range, excellent laser marking properties are exhibited.

상기 레이저 마킹 공정 2 에 있어서, 봉지용 시트 (10) 에 있어서의 레이저 마킹을 실시하는 지점으로는, 특별히 한정되지 않지만, 반도체 칩 (23) 이 배치되어 있지 않은 지점의 상측으로 할 수 있다. 또, 레이저 마킹에 의해 마킹되는 정보로는, 봉지체 단위에서의 구별을 가능하게 하기 위한 문자 정보나 도형 정보 등이어도 되고, 동일한 봉지체 (28) 내에 있어서 서로의 반도체 장치를 구별 가능하게 하기 위한 문자 정보나 도형 정보 등이어도 된다. 이에 따라, 봉지용 시트 (10) 가 연삭된 후에 있어서의, 봉지체 (28) 나 반도체 장치의 상호 식별성을 갖게 할 수 있다. 특히, 레이저 마킹 공정 1 이 실시되고 있었다고 해도, 상기 공정 E 에 있어서의 연삭에 의해 마킹은 사라져 버리는 경우가 있다. 그러나, 상기 레이저 마킹 공정 2 에 있어서, 봉지용 시트 (10) 에 레이저 마킹을 실시하면, 봉지용 시트 (10) 가 연삭된 후에 있어서도, 다시 봉지체 (28) 나 반도체 장치의 상호 식별성을 갖게 하는 것이 가능해진다. 또, 레이저 마킹에 의해 마킹되는 정보로는, 후술하는 다이싱 공정에 있어서 사용 가능한 위치 맞춤용의 도형 정보 (얼라이먼트 마크) 여도 된다.In the laser marking step 2, the point at which the laser marking is performed on the sealing sheet 10 is not particularly limited, but may be the upper side of the point where the semiconductor chip 23 is not disposed. The information to be marked by the laser marking may be character information or graphic information for enabling identification in the unit of the plug and may be used for distinguishing between the semiconductor devices in the same plug body 28 Character information, graphic information, or the like. This makes it possible to provide mutual discrimination between the plug 28 and the semiconductor device after the sealing sheet 10 is ground. In particular, even if the laser marking process 1 is carried out, the marking may disappear by grinding in the process E described above. However, in the laser marking step 2, when the sealing sheet 10 is laser-marked, even after the sealing sheet 10 is ground, the sealing member 10 and the semiconductor device are made to have mutual discrimination Lt; / RTI > The information to be marked by the laser marking may be the figure information (alignment mark) for positioning which can be used in a dicing step which will be described later.

[배선층을 형성하는 공정] [Step of forming wiring layer]

다음으로, 반도체 웨이퍼 (22) 에 있어서의, 반도체 칩 (23) 이 탑재되어 있는 측과는 반대측의 면을 연삭하여, 비아 (Via) (22c) 를 형성한 후 (도 9 참조), 배선 (27a) 을 갖는 배선층 (27) 을 형성한다 (도 10 참조). 반도체 웨이퍼 (22) 를 연삭하는 방법으로는, 특별히 한정되지 않고, 예를 들어, 고속 회전하는 지석을 사용하는 그라인딩법을 들 수 있다. 배선층 (27) 에는, 배선 (27a) 으로부터 돌출한 범프 (27b) 를 형성해도 된다. 배선층 (27) 을 형성하는 방법에는, 세미 애디티브법이나, 서브트랙티브법 등, 종래 공지된 회로 기판이나 인터포저의 제조 기술을 적용할 수 있기 때문에, 여기서의 상세한 설명은 생략한다.Next, the surface of the semiconductor wafer 22 opposite to the side on which the semiconductor chip 23 is mounted is ground to form a via 22c (see Fig. 9) 27a are formed (see Fig. 10). The method of grinding the semiconductor wafer 22 is not particularly limited, and for example, a grinding method using a high-speed rotating grinding stone can be used. The wiring layer 27 may be provided with a bump 27b projecting from the wiring 27a. As a method for forming the wiring layer 27, a conventionally known circuit substrate or interposer manufacturing technique such as a semi-additive method or a subtractive method can be applied, and a detailed description thereof will be omitted.

[다이싱 공정] [Dicing process]

계속해서, 도 11 에 나타내는 바와 같이, 반도체 칩 (23) 의 이면 (23c) 이 표출되어 있는 봉지체 (28) 를 다이싱한다 (공정 D). 이에 따라, 반도체 칩 (23) 단위에서의 반도체 장치 (29) 를 얻을 수 있다.Subsequently, as shown in Fig. 11, the bag 28 on which the back surface 23c of the semiconductor chip 23 is exposed is diced (step D). As a result, the semiconductor device 29 in units of the semiconductor chip 23 can be obtained.

[기판 실장 공정] [Substrate mounting step]

필요에 따라, 반도체 장치 (29) 를 별도의 기판 (도시하지 않음) 에 실장하는 기판 실장 공정을 실시할 수 있다. 반도체 장치 (29) 의 상기 별도의 기판으로의 실장에는, 플립 칩 본더나 다이 본더 등의 공지된 장치를 사용할 수 있다.If necessary, a substrate mounting process for mounting the semiconductor device 29 on a separate substrate (not shown) can be performed. For mounting the semiconductor device 29 on the separate substrate, a known device such as a flip chip bond or a die bonder can be used.

이상, 제 1 실시형태에 관련된 반도체 장치의 제조 방법에 의하면, 매립용 수지층 (14) 은, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 50 ∼ 9000 ㎩·s 의 범위 내에 있고, 일정한 형상을 유지하고 또한 비교적 부드럽기 때문에, 상기 공정 C 에 있어서, 반도체 칩 (23) 을 적합하게 매립할 수 있다. 또, 경질층 (12) 은, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 10000 ㎩·s 이상으로 비교적 단단하기 때문에, 상기 공정 C 에 있어서의 매립 전의 봉지용 시트의 시트 형상을 유지할 수 있다. 또, 봉지 후의 수지 표면을 평탄하게 할 수 있다.As described above, according to the manufacturing method of the semiconductor device according to the first embodiment, the embedding resin layer 14 has the lowest melt viscosity at 25 ° C to 200 ° C in the range of 50 to 9000 Pa · s, And is relatively soft, so that the semiconductor chip 23 can be appropriately buried in the step C described above. In addition, since the hard layer 12 has a minimum melt viscosity of at least 10,000 Pa · s at 25 ° C to 200 ° C, it is relatively hard, so that the sheet shape of the sealing sheet before embedding in the step C can be maintained . In addition, the resin surface after sealing can be made flat.

상기 서술한 제 1 실시형태에서는, 레이저 마킹 공정 1 을, 열경화 공정 (봉지체의 봉지용 시트를 열경화시키는 공정 D) 의 후에 실시하는 경우에 대하여 설명하였다. 그러나, 본 발명에 있어서의 레이저 마킹 공정 1 (봉지용 시트 연삭 전의 레이저 마킹 공정) 을 실시하는 타이밍은 이 예에 한정되지 않는다. 레이저 마킹 공정 1 을 실시하는 타이밍으로는, 봉지체를 형성하는 공정 후, 박리 라이너 박리 공정 전이어도 된다. 또, 박리 라이너 박리 공정 후, 열경화 공정 전이어도 된다.In the above-described first embodiment, the case where the laser marking step 1 is performed after the thermosetting step (step D for thermally curing the sealing sheet of the plug) is described. However, the timing of performing the laser marking step 1 (laser marking step before grinding the sheet for encapsulation) in the present invention is not limited to this example. The timing at which the laser marking step 1 is performed may be performed after the step of forming the plug and before the step of removing the release liner. It is also possible to carry out the peeling liner peeling process and the heat curing process.

상기 서술한 제 1 실시형태에서는, 봉지체의 봉지용 시트를 열경화시키는 열경화 공정을, 공정 C (봉지체 형성 공정) 후, 레이저 마킹 공정 1 의 전에 실시하는 경우에 대하여 설명하였다. 그러나, 본 발명에 있어서, 상기 열경화 공정을 실시하는 타이밍은 공정 E (봉지용 시트 연삭 공정) 의 전이면 특별히 한정되지 않고, 레이저 마킹 공정 1 의 후여도 된다.In the first embodiment described above, the case where the thermosetting process for thermally curing the sealing sheet of the plug is performed after the step C (the plug forming step) and prior to the laser marking step 1 has been described. However, in the present invention, the timing of performing the thermosetting step is not particularly limited as long as it is before step E (sealing sheet grinding step), and may be performed after laser marking step 1.

또, 상기 서술한 제 1 실시형태는, 박리 라이너 (11) 를 열경화 공정 전에 박리하는 경우에 대하여 설명했지만, 열경화 공정 후에 박리해도 된다.In the above-described first embodiment, the case where the release liner 11 is peeled off before the thermal curing process has been described, but it may be peeled off after the thermal curing process.

또, 상기 서술한 제 1 실시형태에서는, 레이저 마킹 공정 1 (봉지용 시트 연삭 전의 레이저 마킹 공정) 과, 레이저 마킹 공정 2 (봉지용 시트 연삭 후의 레이저 마킹 공정) 의 양방을 실시하는 경우에 대하여 설명했지만, 본 발명에서는 어느 일방만 실시하는 것으로 해도 된다. 또, 레이저 마킹 공정 1 및 레이저 마킹 공정 2 모두 실시하지 않는 것으로 해도 된다.The first embodiment described above explains the case of performing both the laser marking step 1 (the laser marking step before the sealing sheet grinding) and the laser marking step 2 (the laser marking step after the sealing sheet grinding) However, in the present invention, either one of them may be performed. The laser marking step 1 and the laser marking step 2 may be omitted.

상기 서술한 제 1 실시형태에 있어서의 봉지체를 형성하는 공정에서는, 미리 경질층 (12) 과 매립용 수지층 (14) 이 적층된 봉지용 시트 (10) 를 사용하고, 이 봉지용 시트 (10) 의 매립용 수지층 (14) 에 반도체 칩 (23) 을 매립하고, 반도체 칩 (23) 이 봉지용 시트 (10) 에 매립된 봉지체 (28) 를 형성하는 경우에 대하여 설명하였다. 그러나, 본 발명에 있어서는 이 예에 한정되지 않고, 경질층과 매립용 수지층을 따로 따로 형성해 두고, 반도체 칩이 반도체 웨이퍼에 플립 칩 본딩된 적층체 상에, 경질층과 매립용 수지층을 겹쳐 배치하고, 봉지체의 형성과 동시에 경질층 (12) 과 매립용 수지층 (14) 을 압착하는 것으로 해도 된다. 이 경우, 경질층 (12) 과 매립용 수지층 (14) 을 따로 따로 형성하는 공정은, 공정 B 에 있어서의 봉지용 시트를 준비하는 데 상당한다.The sealing sheet 10 in which the hard layer 12 and the resin layer for embedding 14 are laminated in advance is used in the step of forming the sealing member in the first embodiment described above, The semiconductor chip 23 is embedded in the resin layer 14 for embedding in the encapsulation sheet 10 and the encapsulation body 28 in which the semiconductor chip 23 is embedded in the encapsulation sheet 10 is described. However, the present invention is not limited to this example, and a hard layer and a resin layer for embedding may be separately formed on a laminate on which a semiconductor chip is flip-chip bonded to a semiconductor wafer, And the hard layer 12 and the resin layer for embedding 14 may be pressed together with the formation of the plug. In this case, the step of separately forming the hard layer 12 and the resin layer 14 for embedding corresponds to the preparation of the sealing sheet in the step B.

[제 2 실시형태] [Second Embodiment]

제 2 실시형태에 관련된 반도체 장치의 제조 방법은,In the semiconductor device manufacturing method according to the second embodiment,

반도체 칩이 임시 고정재 상에 임시 고정된 적층체를 준비하는 공정 A 와,A step A of preparing a laminate temporarily fixed on a temporary fixing material of a semiconductor chip,

25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 10000 ㎩·s 이상인 경질층과, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 50 ∼ 9000 ㎩·s 의 범위 내에 있는 매립용 수지층을 갖는 봉지용 시트를 준비하는 공정 B 와, A hard layer having a minimum melt viscosity at 25 DEG C to 200 DEG C of 10000 Pa-s or more and a bag having a minimum melt viscosity at 25 DEG C to 200 DEG C within a range of 50 to 9000 Pa-s A step B for preparing a sheet for use,

상기 반도체 칩을 상기 봉지용 시트의 상기 매립용 수지층에 매립하고, 상기 반도체 칩이 상기 봉지용 시트에 매립된 봉지체를 형성하는 공정 C 와, A step C of embedding the semiconductor chip in the embedding resin layer of the encapsulating sheet to form a bag in which the semiconductor chip is embedded in the encapsulating sheet,

상기 공정 C 후, 상기 봉지용 시트를 열경화시키는 공정 D 를 적어도 갖는다.And a step D for thermally curing the sealing sheet after the step C is carried out.

즉, 제 2 실시형태에서는, 본 발명에 있어서의 「반도체 칩이 지지체 상에 고정된 적층체」 가, 「반도체 칩이 임시 고정재 상에 임시 고정된 적층체」 인 경우에 대하여 설명한다. 제 2 실시형태는, 소위 Fan-out (팬 아웃) 형 웨이퍼 레벨 패키지 (WLP) 라고 호칭되는 반도체 장치의 제조 방법이다.That is, in the second embodiment, a description will be given of a case where the "laminate in which the semiconductor chip is fixed on the support" in the present invention is a "laminate in which the semiconductor chip is temporarily fixed on the temporary fixing material". The second embodiment is a manufacturing method of a semiconductor device called a Fan-out (fan-out) type wafer level package (WLP).

도 12 ∼ 도 19 는, 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하기 위한 단면 모식도이다. 제 1 실시형태에서는, 반도체 웨이퍼에 플립 칩 접속된 반도체 칩을 봉지용 시트로 수지 봉지하고 있지만, 제 2 실시형태에서는, 반도체 칩을 반도체 웨이퍼가 아니라 임시 고정재에 임시 고정시킨 상태로 수지 봉지를 실시한다.Figs. 12 to 19 are cross-sectional schematic diagrams for explaining a manufacturing method of the semiconductor device according to the second embodiment. In the first embodiment, the semiconductor chip flip-chip connected to the semiconductor wafer is encapsulated with the encapsulating sheet. In the second embodiment, however, the semiconductor encapsulation is performed while the semiconductor chip is temporarily fixed to the temporary fixing material do.

[적층체 준비 공정] [Laminate preparation process]

도 12 에 나타내는 바와 같이, 제 2 실시형태에 관련된 반도체 장치의 제조 방법에서는, 먼저, 반도체 칩 (53) 이 임시 고정재 (60) 상에 임시 고정된 적층체 (50) 를 준비한다 (공정 A). 제 2 실시형태에 있어서, 임시 고정재 (60) 는, 본 발명의 「지지체」 에 상당한다. 적층체 (50) 는, 예를 들어, 이하와 같이 하여 얻어진다.12, in the semiconductor device manufacturing method according to the second embodiment, first, the stacked body 50 in which the semiconductor chip 53 is temporarily fixed on the temporary fixing material 60 is prepared (step A) . In the second embodiment, the temporary fixing material 60 corresponds to the "support" of the present invention. The laminate 50 is obtained, for example, as follows.

＜임시 고정재 준비 공정＞≪ Preparation of temporary fixing material &

임시 고정재 준비 공정에서는, 지지 기재 (60b) 상에 열팽창성 점착제층 (60a) 이 적층된 임시 고정재 (60) 를 준비한다 (도 12 참조). 또한, 열팽창성 점착제층 대신에, 방사선 경화형 점착제층을 사용할 수도 있다. 본 실시형태에서는, 열팽창성 점착제층을 구비하는 임시 고정재 (60) 에 대하여 설명한다.In the temporary fixing material preparation step, a provisional fixing material 60 in which the thermally expansible pressure-sensitive adhesive layer 60a is laminated on the supporting substrate 60b is prepared (see FIG. 12). In place of the thermally expansible pressure-sensitive adhesive layer, a radiation-curing pressure-sensitive adhesive layer may also be used. In this embodiment, a temporary fixing material 60 having a thermally expansible pressure-sensitive adhesive layer will be described.

(열팽창성 점착제층) (Heat-expandable pressure-sensitive adhesive layer)

열팽창성 점착제층 (60a) 은, 폴리머 성분과 발포제를 포함하는 점착제 조성물에 의해 형성할 수 있다. 폴리머 성분 (특히 베이스 폴리머) 으로는, 아크릴계 폴리머 (「아크릴 폴리머 A」 라고 칭하는 경우가 있다) 를 적합하게 사용할 수 있다. 아크릴 폴리머 A 로는, (메트)아크릴산에스테르를 주 모노머 성분으로서 사용한 것을 들 수 있다. 상기 (메트)아크릴산에스테르로는, 예를 들어, (메트)아크릴산알킬에스테르 (예를 들어, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, sec-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1 ∼ 30, 특히 탄소수 4 ∼ 18 의 직사슬형 또는 분기사슬형의 알킬에스테르 등) 및 (메트)아크릴산시클로알킬에스테르 (예를 들어, 시클로펜틸에스테르, 시클로헥실에스테르 등) 등을 들 수 있다. 이들 (메트)아크릴산에스테르는 단독으로 또는 2 종 이상을 병용해도 된다.The heat-expandable pressure-sensitive adhesive layer (60a) can be formed by a pressure-sensitive adhesive composition comprising a polymer component and a foaming agent. As the polymer component (particularly, the base polymer), an acrylic polymer (sometimes referred to as " acrylic polymer A ") may be suitably used. As the acrylic polymer A, (meth) acrylic acid ester is used as a main monomer component. Examples of the (meth) acrylic esters include (meth) acrylic acid alkyl esters (for example, methyl esters, ethyl esters, isopropyl esters, butyl esters, isobutyl esters, sec- Butenyl ester, pentyl ester, isopentyl ester, hexyl ester, heptyl ester, octyl ester, 2-ethylhexyl ester, isooctyl ester, nonyl ester, decyl ester, isodecyl ester, undecyl ester, dodecyl ester, Chain or branched alkyl ester having 1 to 30 carbon atoms, particularly 4 to 18 carbon atoms, of alkyl groups such as ester, tetradecyl ester, hexadecyl ester, octadecyl ester and eicosyl ester) and (meth) Alkyl esters (e.g., cyclopentyl ester, cyclohexyl ester, etc.) and the like. These (meth) acrylic acid esters may be used alone or in combination of two or more.

또한, 상기 아크릴 폴리머 A 는, 응집력, 내열성, 가교성 등의 개질을 목적으로 하여, 필요에 따라, 상기 (메트)아크릴산에스테르와 공중합 가능한 다른 단량체 성분에 대응하는 단위를 포함하고 있어도 된다. 이와 같은 단량체 성분으로서, 예를 들어, 아크릴산, 메타크릴산, 이타콘산, 말레산, 푸마르산, 크로톤산, 카르복시에틸아크릴레이트 등의 카르복실기 함유 모노머；무수 말레산, 무수 이타콘산 등의 산 무수물기 함유 모노머；(메트)아크릴산하이드록시에틸, (메트)아크릴산하이드록시프로필, (메트)아크릴산하이드록시부틸 등의 하이드록실기 함유 모노머；(메트)아크릴아미드, N,N-디메틸(메트)아크릴아미드, N-부틸(메트)아크릴아미드, N-메틸올(메트)아크릴아미드, N-메틸올프로판(메트)아크릴아미드 등의 (N-치환 또는 무치환) 아미드계 모노머；아세트산비닐, 프로피온산비닐 등의 비닐에스테르계 모노머；스티렌, α-메틸스티렌 등의 스티렌계 모노머；비닐메틸에테르, 비닐에틸에테르 등의 비닐에테르계 모노머；아크릴로니트릴, 메타크릴로니트릴 등의 시아노 아크릴레이트계 모노머；(메트)아크릴산글리시딜 등의 에폭시기 함유 아크릴계 모노머；에틸렌, 프로필렌, 이소프렌, 부타디엔, 이소부틸렌 등의 올레핀 또는 디엔계 모노머；(메트)아크릴산아미노에틸, (메트)아크릴산N,N-디메틸아미노에틸, (메트)아크릴산t-부틸아미노에틸 등의 (치환 또는 무치환) 아미노기 함유 모노머；(메트)아크릴산메톡시에틸, (메트)아크릴산에톡시에틸 등의 (메트)아크릴산알콕시알킬계 모노머；N-비닐피롤리돈, N-메틸비닐피롤리돈, N-비닐피리딘, N-비닐피페리돈, N-비닐피리미딘, N-비닐피페라진, N-비닐피라진, N-비닐피롤, N-비닐이미다졸, N-비닐옥사졸, N-비닐모르폴린, N-비닐카프로락탐 등의 질소 원자 함유 고리를 갖는 모노머；N-비닐카르복실산아미드류；스티렌술폰산, 알릴술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트 등의 술폰산기 함유 모노머；2-하이드록시에틸아크릴로일포스페이트 등의 인산기 함유 모노머；N-시클로헥실말레이미드, N-이소프로필말레이미드, N-라우릴말레이미드, N-페닐말레이미드 등의 말레이미드계 모노머；N-메틸이타콘이미드, N-에틸이타콘이미드, N-부틸이타콘이미드, N-옥틸이타콘이미드, N-2-에틸헥실이타콘이미드, N-시클로헥실이타콘이미드, N-라우릴이타콘이미드 등의 이타콘이미드계 모노머；N-(메트)아크릴로일옥시메틸렌숙신이미드, N-(메트)아크릴로일-6-옥시헥사메틸렌숙신이미드, N-(메트)아크릴로일-8-옥시옥타메틸렌숙신이미드 등의 숙신이미드계 모노머；(메트)아크릴산폴리에틸렌글리콜, (메트)아크릴산폴리프로필렌글리콜 등의 글리콜계 아크릴에스테르 모노머；(메트)아크릴산테트라하이드로푸르푸릴 등의 산소 원자 함유 복소 고리를 갖는 모노머；불소계 (메트)아크릴레이트 등의 불소 원자를 함유하는 아크릴산에스테르계 모노머；실리콘계 (메트)아크릴레이트 등의 규소 원자를 함유하는 아크릴산에스테르계 모노머；헥산디올디(메트)아크릴레이트, (폴리)에틸렌글리콜디(메트)아크릴레이트, (폴리)프로필렌글리콜디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 펜타에리트리톨디(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 에폭시아크릴레이트, 폴리에스테르아크릴레이트, 우레탄아크릴레이트, 디비닐벤젠, 부틸디(메트)아크릴레이트, 헥실디(메트)아크릴레이트 등의 다관능 모노머 등을 들 수 있다.The acrylic polymer A may contain units corresponding to other monomer components copolymerizable with the (meth) acrylic acid ester, if necessary, for the purpose of modifying the cohesive force, heat resistance, crosslinkability and the like. Examples of such monomer components include carboxyl group-containing monomers such as acrylic acid, methacrylic acid, itaconic acid, maleic acid, fumaric acid, crotonic acid and carboxyethyl acrylate; acid anhydride groups such as maleic anhydride and itaconic anhydride (Meth) acrylamide, N, N-dimethyl (meth) acrylamide, N, N-dimethyl (meth) acrylamide, (N-substituted or unsubstituted) amide monomers such as N-butyl (meth) acrylamide, N-methylol (meth) acrylamide and N-methylol propane (meth) acrylamide; vinyl acetates and vinyl propionates Styrene-based monomers such as styrene and? -Methylstyrene, vinyl ether-based monomers such as vinyl methyl ether and vinyl ethyl ether, acrylonitrile, methacrylonitrile, (Meth) acrylate, glycidyl (meth) acrylate and the like, an olefin or diene monomer such as ethylene, propylene, isoprene, butadiene or isobutylene, aminoethyl (meth) acrylate, (Substituted or unsubstituted) amino group-containing monomers such as N, N-dimethylaminoethyl (meth) acrylate and t-butylaminoethyl (meth) acrylate; methoxyethyl (meth) acrylate and ethoxyethyl Vinylpyrrolidone, N-vinylpyrrolidone, N-vinylpyridine, N-vinylpiperidone, N-vinylpyrimidine, N-vinylpiperazine, N-vinylpyrazine Monomers having nitrogen atom-containing rings such as N-vinylpyrrole, N-vinylimidazole, N-vinyloxazole, N-vinylmorpholine and N-vinylcaprolactam, N-vinylcarboxylic acid amides, Sulfonic acid, allylsulfonic acid, (meth) acrylamide Containing monomers such as 2-hydroxyethyl acryloyl phosphate, N-cyclohexylmaleimide, N-isopropyl maleimide, N-lauryl (meth) acrylate, Maleic anhydride, maleimide and N-phenylmaleimide, and other maleimide monomers such as N-methyl itaconimide, N-ethyl itaconimide, N-butyl itaconimide, N-octyl itaconimide, N-2 (Meth) acryloyloxymethylenesuccinimide, N- (meth) acryloyloxymethylenesuccinimide, N-dodecylsuccinimide, N-dodecylsuccinimide, N- Succinimide-based monomers such as (meth) acryloyl-6-oxyhexamethylene succinimide and N- (meth) acryloyl-8-oxyoctamethylene succinimide; (meth) acrylic acid polyethylene glycol, ) Glycol acrylate monomer such as polypropylene glycol acrylate; (meth) acrylic acid ester Monomers having an oxygen atom-containing heterocyclic ring such as tetrahydrofurfuryl, tetrahydrofurfuryl, tetrahydrofurfuryl, tetrahydrofurfuryl and the like; acrylic ester monomers containing a fluorine atom such as fluorine (meth) acrylate; acrylic ester monomers containing a silicon atom such as silicone (Meth) acrylate, neopentyl glycol di (meth) acrylate, pentaerythritol di (meth) acrylate, (poly) ethylene glycol di ) Acrylate, trimethylolpropane tri (meth) acrylate, pentaerythritol tri (meth) acrylate, dipentaerythritol hexa (meth) acrylate, epoxy acrylate, polyester acrylate, urethane acrylate, divinyl And polyfunctional monomers such as benzene, butyl di (meth) acrylate and hexyl di (meth) acrylate.

상기 아크릴 폴리머 A 는, 단일 모노머 또는 2 종 이상의 모노머 혼합물을 중합에 제공함으로써 얻어진다. 중합은, 용액 중합 (예를 들어, 라디칼 중합, 아니온 중합, 카티온 중합 등), 유화 중합, 괴상 (塊狀) 중합, 현탁 중합, 광 중합 (예를 들어, 자외선 (UV) 중합 등) 등 어느 방식으로 실시할 수도 있다.The acrylic polymer A is obtained by providing a single monomer or a mixture of two or more monomers to the polymerization. The polymerization may be carried out in the presence of a solvent such as solution polymerization (for example, radical polymerization, anion polymerization, cation polymerization), emulsion polymerization, bulk polymerization, suspension polymerization, photopolymerization (e.g., ultraviolet (UV) Or the like.

아크릴 폴리머 A 의 중량 평균 분자량은, 특별히 제한되지 않지만, 바람직하게는 35만 ∼ 100만, 더욱 바람직하게는 45만 ∼ 80만 정도이다.The weight average molecular weight of the acrylic polymer A is not particularly limited, but is preferably about 350,000 to 1,000,000, and more preferably about 450,000 to 800,000.

또, 열팽창성 점착제에는, 점착력을 조정하기 위해서, 외부 가교제를 적절히 사용할 수도 있다. 외부 가교 방법의 구체적 수단으로는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은, 가교해야 할 베이스 폴리머와의 밸런스에 의해, 나아가서는 점착제로서의 사용 용도에 따라 적절히 결정된다. 외부 가교제의 사용량은, 일반적으로는, 상기 베이스 폴리머 100 중량부에 대해, 20 중량부 이하 (바람직하게는 0.1 중량부 ∼ 10 중량부) 이다.In order to adjust the adhesive force, an external crosslinking agent may be suitably used for the heat-expandable pressure-sensitive adhesive. Specific examples of the external crosslinking method include a method in which a so-called crosslinking agent such as a polyisocyanate compound, an epoxy compound, an aziridine compound, or a melamine crosslinking agent is added and reacted. When an external crosslinking agent is used, the amount thereof to be used is appropriately determined depending on the balance with the base polymer to be crosslinked, and further, depending on the intended use as a pressure-sensitive adhesive. The amount of the external crosslinking agent to be used is generally 20 parts by weight or less (preferably 0.1 part by weight to 10 parts by weight) based on 100 parts by weight of the base polymer.

열팽창성 점착제층 (60a) 은, 전술한 바와 같이, 열팽창성을 부여하기 위한 발포제를 함유하고 있다. 그 때문에, 임시 고정재 (60) 의 열팽창성 점착제층 (60a) 상에 봉지체 (58) 가 형성된 상태로 (도 15 참조), 임의일 때에 임시 고정재 (60) 를 적어도 부분적으로 가열하여, 그 가열된 열팽창성 점착제층 (60a) 의 부분에 함유되어 있는 발포제를 발포 및/또는 팽창시킴으로써, 열팽창성 점착제층 (60a) 이 적어도 부분적으로 팽창하고, 이 열팽창성 점착제층 (60a) 의 적어도 부분적인 팽창에 의해, 그 팽창한 부분에 대응한 점착면 (봉지체 (58) 와의 계면) 이 요철상으로 변형하여, 그 열팽창성 점착제층 (60a) 과 봉지체 (58) 의 접착 면적이 감소하고, 이에 따라, 양자간의 접착력이 감소하여, 봉지체 (58) 를 임시 고정재 (60) 로부터 박리시킬 수 있다 (도 16 참조).The heat-expandable pressure-sensitive adhesive layer 60a contains a foaming agent for imparting thermal expansion properties as described above. 15), the temporary fixing material 60 is at least partially heated at any time in a state in which the sealing material 58 is formed on the thermally expansible pressure-sensitive adhesive layer 60a of the temporary fixing material 60, The thermally expansible pressure-sensitive adhesive layer 60a is at least partially expanded and the at least partial expansion of the heat-expansible pressure-sensitive adhesive layer 60a is caused by foaming and / or expanding the foaming agent contained in the portion of the heat- (The interface with the plug body 58) corresponding to the expanded portion is deformed into a concavo-convex shape, the adhesive area between the thermally expansible pressure-sensitive adhesive layer 60a and the plug body 58 decreases, Accordingly, the adhesive force between them decreases, and the plugs 58 can be released from the temporary fixing member 60 (see Fig. 16).

(발포제) (blowing agent)

열팽창성 점착제층 (60a) 에 있어서 사용되고 있는 발포제로는, 특별히 제한되지 않고, 공지된 발포제에서 적절히 선택할 수 있다. 발포제는 단독으로 또는 2 종 이상 조합하여 사용할 수 있다. 발포제로는, 열팽창성 미소구 (微小球) 를 적합하게 사용할 수 있다.The foaming agent used in the heat-expandable pressure-sensitive adhesive layer 60a is not particularly limited and may be appropriately selected from known foaming agents. The foaming agents may be used alone or in combination of two or more. As the foaming agent, thermally expandable microspheres can be suitably used.

(열팽창성 미소구) (Thermally expandable microspheres)

열팽창성 미소구로는, 특별히 제한되지 않고, 공지된 열팽창성 미소구 (각종 무기계 열팽창성 미소구나, 유기계 열팽창성 미소구 등) 에서 적절히 선택할 수 있다. 열팽창성 미소구로는, 혼합 조작이 용이한 관점 등에서, 마이크로 캡슐화되어 있는 발포제를 적합하게 사용할 수 있다. 이와 같은 열팽창성 미소구로는, 예를 들어, 이소부탄, 프로판, 펜탄 등의 가열에 의해 용이하게 가스화하여 팽창하는 물질을, 탄성을 갖는 껍질 내에 내포시킨 미소구 등을 들 수 있다. 상기 껍질은, 열용융성 물질이나 열팽창에 의해 파괴되는 물질로 형성되는 경우가 많다. 상기 껍질을 형성하는 물질로서, 예를 들어, 염화비닐리덴-아크릴로니트릴 공중합체, 폴리비닐알코올, 폴리비닐부티랄, 폴리메틸메타크릴레이트, 폴리아크릴로니트릴, 폴리염화비닐리덴, 폴리술폰 등을 들 수 있다.The thermally expandable microspheres are not particularly limited and can be appropriately selected from known microspheres having thermal expansibility (various inorganic thermally expandable microspheres, organic thermally expandable microspheres, etc.). As the thermally expandable microspheres, a microencapsulated foaming agent can be suitably used in view of easy mixing and the like. Examples of such thermally expandable microspheres include microspheres in which a material which is easily gasified by heating such as isobutane, propane, pentane or the like and expanded so as to be contained in an elastic shell. The shell is often formed of a heat-meltable material or a material that is destroyed by thermal expansion. As the material forming the shell, for example, vinylidene chloride-acrylonitrile copolymer, polyvinyl alcohol, polyvinyl butyral, polymethyl methacrylate, polyacrylonitrile, polyvinylidene chloride, polysulfone, etc. .

열팽창성 미소구는, 관용의 방법, 예를 들어, 코아세르베이션법이나, 계면 중합법 등에 의해 제조할 수 있다. 또한, 열팽창성 미소구에는, 예를 들어, 마츠모토 유지 제약 주식회사 제조의 상품명 「마츠모토 마이크로스페어」 의 시리즈 (예를 들어, 상품명 「마츠모토 마이크로스페어 F30」, 동 (同) 「마츠모토 마이크로스페어 F301D」, 동 「마츠모토 마이크로스페어 F50D」, 동 「마츠모토 마이크로스페어 F501D」, 동 「마츠모토 마이크로스페어 F80SD」, 동 「마츠모토 마이크로스페어 F80VSD」 등) 외, 엑스팬슬사 제조의 상품명 「051DU」, 동 「053DU」, 동 「551DU」, 동 「551-20DU」, 동 「551-80DU」 등의 시판품을 사용할 수 있다.The thermally expandable microspheres can be produced by a conventional method, for example, a coacervation method, an interfacial polymerization method, or the like. Examples of the thermally expandable microspheres include a series of commercially available products "Matsumoto Microsphere" (trade name "Matsumoto Microsphere F30", "Matsumoto Microsphere F301D" manufactured by Matsumoto Yushi Pharmaceutical Co., Matsumoto Microspeed F80DD "," Matsumoto Microsphere F80VSD ", etc.), as well as the trade names" 051DU "," 053DU "," Quot; 551DU ", " 551-20DU ", and " 551-80DU ".

또한, 발포제로서 열팽창성 미소구를 사용한 경우, 그 열팽창성 미소구의 입경 (평균 입자경) 으로는, 열팽창성 점착제층의 두께 등에 따라 적절히 선택할 수 있다. 열팽창성 미소구의 평균 입자경으로는, 예를 들어, 100 ㎛ 이하 (바람직하게는 80 ㎛ 이하, 더욱 바람직하게는 1 ㎛ ∼ 50 ㎛, 특히 1 ㎛ ∼ 30 ㎛) 의 범위에서 선택할 수 있다. 또한, 열팽창성 미소구의 입경의 조정은, 열팽창성 미소구의 생성 과정에서 실시되고 있어도 되고, 생성 후, 분급 등의 수단에 의해 실시되어도 된다. 열팽창성 미소구로는, 입경이 가지런해져 있는 것이 바람직하다.When a thermally expandable microsphere is used as the foaming agent, the particle size (average particle size) of the thermally expandable microspheres can be appropriately selected depending on the thickness of the thermally expansible pressure-sensitive adhesive layer and the like. The average particle diameter of the thermally expandable microspheres can be selected within a range of, for example, 100 占 퐉 or less (preferably 80 占 퐉 or less, more preferably 1 占 퐉 to 50 占 퐉, particularly 1 占 퐉 to 30 占 퐉). The adjustment of the particle size of the thermally expandable microspheres may be carried out during the process of producing the thermally expandable microspheres or may be performed by means such as classifying after production. The thermally expandable microspheres preferably have a uniform particle size.

(기타 발포제) (Other foaming agent)

본 실시형태에서는, 발포제로는, 열팽창성 미소구 이외의 발포제도 사용할 수도 있다. 이와 같은 발포제로는, 각종 무기계 발포제나 유기계 발포제 등의 각종 발포제를 적절히 선택하여 사용할 수 있다. 무기계 발포제의 대표적인 예로는, 예를 들어, 탄산암모늄, 탄산수소암모늄, 탄산수소나트륨, 아질산암모늄, 수산화붕소나트륨, 각종 아지드류 등을 들 수 있다.In the present embodiment, as the foaming agent, a foaming agent other than the thermally expansible microspheres may also be used. As such a foaming agent, various foaming agents such as various inorganic foaming agents and organic foaming agents can be appropriately selected and used. Representative examples of the inorganic foaming agent include, for example, ammonium carbonate, ammonium hydrogen carbonate, sodium hydrogencarbonate, ammonium nitrite, sodium boron hydroxide, and various azides.

또, 유기계 발포제의 대표적인 예로는, 예를 들어, 물；트리클로로모노플루오로메탄, 디클로로모노플루오로메탄 등의 염불화알칸계 화합물；아조비스이소부티로니트릴, 아조디카르본아미드, 바륨아조디카르복실레이트 등의 아조계 화합물；파라톨루엔술포닐하이드라지드, 디페닐술폰-3,3'-디술포닐하이드라지드, 4,4'-옥시비스(벤젠술포닐하이드라지드), 알릴비스(술포닐하이드라지드) 등의 하이드라진계 화합물；p-톨루일렌술포닐세미카바지드, 4,4'-옥시비스(벤젠술포닐세미카바지드) 등의 세미카바지드계 화합물；5-모르폴릴-1,2,3,4-티아트리아졸 등의 트리아졸계 화합물；N,N'-디니트로소펜타메틸렌테트라민, N,N'-디메틸-N,N'-디니트로소테레프탈아미드 등의 N-니트로소계 화합물 등을 들 수 있다.Typical examples of the organic foaming agent include water, a salt-type alkane compound such as trichloromonofluoromethane and dichloromonofluoromethane, azobisisobutyronitrile, azodicarbonamide, barium azodicarbide (Benzenesulfonylhydrazide), allylbis (benzenesulfonyl) hydrazide, and the like; azo compounds such as benzylsulfonyl hydrazide, (Sulfonyl hydrazide), and the like; semicarbazide compounds such as p-toluylene sulfonyl semicarbazide and 4,4'-oxybis (benzene sulfonyl semicarbazide) Triazole-based compounds such as 1,2,3,4-thiatriazole, N, N'-dinitrosopentamethylenetetramine and N, N'-dimethyl-N, N'-dinitrosoterephthalamide N-nitroso-based compounds, and the like.

본 실시형태에서는, 가열 처리에 의해, 열팽창성 점착제층의 접착력을 효율적으로 또한 안정적으로 저하시키기 위해서, 체적 팽창률이 5 배 이상, 그 중에서도 7 배 이상, 특히 10 배 이상이 될 때까지 파열하지 않는 적당한 강도를 갖는 발포제가 바람직하다.In the present embodiment, in order to efficiently and stably lower the adhesive force of the thermally expansible pressure-sensitive adhesive layer by heat treatment, the pressure-sensitive adhesive layer does not rupture until the volume expansion rate becomes 5 times or more, especially 7 times or more, A foaming agent having an appropriate strength is preferable.

발포제 (열팽창성 미소구 등) 의 배합량은, 열팽창성 점착제층의 팽창 배율이나 접착력의 저하성 등에 따라 적절히 설정할 수 있지만, 일반적으로는 열팽창성 점착제층을 형성하는 베이스 폴리머 100 중량부에 대해, 예를 들어 1 중량부 ∼ 150 중량부 (바람직하게는 10 중량부 ∼ 130 중량부, 더욱 바람직하게는 25 중량부 ∼ 100 중량부) 이다.The blending amount of the foaming agent (thermally expandable microspheres or the like) can be appropriately set according to the expansion ratio of the heat-expansible pressure-sensitive adhesive layer, the lowering of the adhesive force, etc. Generally, the amount of the base- 1 to 150 parts by weight (preferably 10 to 130 parts by weight, more preferably 25 to 100 parts by weight).

본 실시형태에서는, 발포제로는, 발포 개시 온도 (열팽창 개시 온도) (T0) 가 80 ℃ ∼ 210 ℃ 범위의 것을 적합하게 사용할 수 있으며, 바람직하게는 90 ℃ ∼ 200 ℃ (보다 바람직하게는 95 ℃ ∼ 200 ℃, 특히 바람직하게는 100 ℃ ∼ 170 ℃) 의 발포 개시 온도를 갖는 것이다. 발포제의 발포 개시 온도가 80 ℃ 보다 낮으면, 봉지체의 제조시나 사용시의 열에 의해 발포제가 발포되어 버리는 경우가 있어, 취급성이나 생산성이 저하된다. 한편, 발포제의 발포 개시 온도가 210 ℃ 를 초과하는 경우에는, 임시 고정재의 지지 기재나 봉지 수지에 과도한 내열성이 필요해지고, 취급성, 생산성이나 비용면에서 바람직하지 않다. 또한, 발포제의 발포 개시 온도 (T0) 는, 열팽창성 점착제층의 발포 개시 온도 (T0) 에 상당한다.In the present embodiment, as the foaming agent, those having a foaming initiation temperature (thermal expansion starting temperature) (T 0 ) in a range of 80 to 210 캜 can be used suitably, and preferably 90 to 200 캜 (more preferably 95 ° C to 200 ° C, particularly preferably 100 ° C to 170 ° C). If the foaming initiator temperature of the foaming agent is lower than 80 캜, the foaming agent may be foamed by heat at the time of production of the plug or at the time of use, and the handling property and productivity are lowered. On the other hand, when the foaming initiating temperature of the foaming agent exceeds 210 캜, excessive heat resistance is required for the supporting substrate or the sealing resin of the temporary fixing material, which is not preferable from the viewpoints of handleability, productivity and cost. Further, the foam initiating temperature of the blowing agent (T 0) correspond to the foaming starting temperature of the heat-expandable pressure-sensitive adhesive layer (T 0).

또한, 발포제를 발포시키는 방법 (즉, 열팽창성 점착제층을 열팽창시키는 방법) 으로는, 공지된 가열 발포 방법에서 적절히 선택하여 채용할 수 있다.The method of foaming the foaming agent (that is, the method of thermally expanding the heat-expandable pressure-sensitive adhesive layer) can be suitably selected and adopted by a known heating foaming method.

본 실시형태에서는, 열팽창성 점착제층은, 가열 처리 전의 적당한 접착력과 가열 처리 후의 접착력의 저하성의 밸런스의 점에서, 발포제를 함유하지 않는 형태에서의 탄성률이 23 ℃ ∼ 150 ℃ 에 있어서 5 × 104 ㎩ ∼ 1 × 106 ㎩ 인 것이 바람직하고, 더욱 바람직하게는 5 × 104 ㎩ ∼ 8 × 105 ㎩ 이고, 특히 5 × 104 ㎩ ∼ 5 × 105 ㎩ 인 것이 적합하다. 열팽창성 점착제층의 발포제를 함유하지 않는 형태에서의 탄성률 (온도：23 ℃ ∼ 150 ℃) 이 5 × 104 ㎩ 미만이면, 열팽창성이 떨어지고, 박리성이 저하되는 경우가 있다. 또, 열팽창성 점착제층의 발포제를 함유하지 않는 형태에서의 탄성률 (온도：23 ℃ ∼ 150 ℃) 이 1 × 106 ㎩ 보다 큰 경우, 초기 접착성이 떨어지는 경우가 있다.In the present embodiment, the heat-expandable pressure-sensitive adhesive layer preferably has a modulus of elasticity of not higher than 5 x 10 &lt; 4 &gt; at 23 DEG C to 150 DEG C in the form of not containing a foaming agent, ㎩ ~ 1 × 10 6 and the ㎩ is preferred, and more preferably from 5 × 10 4 ㎩ ~ 8 × 10 5 ㎩, it is preferable, especially 5 × 10 4 ㎩ ~ 5 × 10 5 ㎩. When the modulus of elasticity (temperature: 23 DEG C to 150 DEG C) of the thermally expansible pressure-sensitive adhesive layer in a form containing no foaming agent is less than 5 x 10 <4> Pa, the thermal expansion property is deteriorated and the releasability is sometimes lowered. When the modulus of elasticity (temperature: 23 ° C to 150 ° C) of the heat-expansible pressure-sensitive adhesive layer in the form of not containing the foaming agent is more than 1 x 10 6 Pa, the initial adhesion may be deteriorated.

또한, 발포제를 함유하지 않는 형태의 열팽창성 점착제층은, 점착제 (발포제는 포함되어 있지 않다) 에 의해 형성된 점착제층에 상당한다. 따라서, 열팽창성 점착제층의 발포제를 함유하고 있지 않은 형태에서의 탄성률은, 점착제 (발포제는 포함되어 있지 않다) 를 사용하여 측정할 수 있다. 또한, 열팽창성 점착제층은, 23 ℃ ∼ 150 ℃ 에 있어서의 탄성률이 5 × 104 ㎩ ∼ 1 × 106 ㎩ 인 점착제층을 형성 가능한 점착제와 발포제를 포함하는 열팽창성 점착제에 의해 형성할 수 있다.The heat-expandable pressure-sensitive adhesive layer in the form containing no foaming agent corresponds to a pressure-sensitive adhesive layer formed by a pressure-sensitive adhesive (no foaming agent is included). Therefore, the modulus of elasticity in the form of the heat-expansible pressure-sensitive adhesive layer containing no foaming agent can be measured using a pressure-sensitive adhesive (a foaming agent is not included). Further, the heat-expandable pressure-sensitive adhesive layer can be formed by a heat-expandable pressure-sensitive adhesive comprising a pressure sensitive adhesive and a foaming agent modulus is possible to form a pressure-sensitive adhesive layer 5 × 10 4 ㎩ ~ 1 × 10 6 ㎩ in 23 ℃ ~ 150 ℃ .

열팽창성 점착제층의 발포제를 함유하지 않는 형태에서의 탄성률은, 발포제가 첨가되어 있지 않은 형태의 열팽창성 점착제층 (즉, 발포제가 포함되어 있지 않은 점착제에 의한 점착제층) (샘플) 을 제조하고, 레오메트릭사 제조 동적 점탄성 측정 장치 「ARES」 를 이용하여, 샘플 두께：약 1.5 ㎜ 이고, φ7.9 ㎜ 패럴렐 플레이트의 지그를 사용하고, 전단 모드에서, 주파수：1 ㎐, 승온 속도：5 ℃/분, 왜곡：0.1 ％ (23 ℃), 0.3 ％ (150 ℃) 에서 측정하고, 23 ℃ 및 150 ℃ 에서 얻어진 전단 저장 탄성률 G' 의 값으로 한다.The elastic coefficient of the thermally expansible pressure-sensitive adhesive layer in the form of not containing the foaming agent is determined by preparing a thermally expansible pressure-sensitive adhesive layer (that is, a pressure-sensitive adhesive layer of a pressure-sensitive adhesive agent not containing a foaming agent) A frequency of 1 Hz and a temperature raising rate of 5 DEG C / min in a shear mode was measured using a dynamic viscoelasticity measuring device &quot; ARES &quot; manufactured by Rheometrics, Inc. with a sample thickness of about 1.5 mm and a jig of a 7.9 mm parallel plate, Minute, distortion: 0.1% (23 ° C) and 0.3% (150 ° C), and the shear storage elastic modulus G 'obtained at 23 ° C and 150 ° C is taken as the value of G'.

열팽창성 점착제층의 탄성률은, 점착제의 베이스 폴리머의 종류, 가교제, 첨가제 등을 조절함으로써 컨트롤할 수 있다.The modulus of elasticity of the heat-expandable pressure-sensitive adhesive layer can be controlled by controlling the kind of the base polymer of the pressure-sensitive adhesive, the cross-linking agent, and the additives.

열팽창성 점착제층의 두께는, 특별히 제한되지 않고, 접착력의 저감성 등에 의해 적절히 선택할 수 있으며, 예를 들어, 5 ㎛ ∼ 300 ㎛ (바람직하게는 20 ㎛ ∼ 150 ㎛) 정도이다. 단, 발포제로서 열팽창성 미소구가 사용되고 있는 경우, 열팽창성 점착제층의 두께는, 포함되어 있는 열팽창성 미소구의 최대 입경보다 두꺼운 것이 바람직하다. 열팽창성 점착제층의 두께가 지나치게 얇으면, 열팽창성 미소구의 요철에 의해 표면 평활성이 손상되고, 가열 전 (미발포 상태) 의 접착성이 저하된다. 또, 가열 처리에 의한 열팽창성 점착제층의 변형도가 작고, 접착력이 원활히 저하되기 어려워진다. 한편, 열팽창성 점착제층의 두께가 지나치게 두꺼우면, 가열 처리에 의한 팽창 내지 발포 후에, 열팽창성 점착제층에 응집 파괴가 발생하기 쉬워지고, 봉지체 (58) 에 점착제 잔류가 발생하는 경우가 있다.The thickness of the thermally expansible pressure-sensitive adhesive layer is not particularly limited and may be appropriately selected depending on, for example, low sensitivity of the adhesive force, and is, for example, about 5 m to 300 m (preferably 20 m to 150 m). However, when thermally expandable microspheres are used as the foaming agent, the thickness of the thermally expandable pressure-sensitive adhesive layer is preferably thicker than the maximum particle diameter of the thermally expandable microspheres contained. If the thickness of the thermally expansible pressure-sensitive adhesive layer is too thin, the surface smoothness is damaged by the unevenness of the thermally expandable microspheres, and the adhesiveness before heating (unfoamed state) is lowered. Further, the deformation of the heat-expansible pressure-sensitive adhesive layer by the heat treatment is small, and the adhesive force is not easily lowered. On the other hand, if the thickness of the thermally expansible pressure-sensitive adhesive layer is excessively large, cohesive failure tends to occur in the heat-expansible pressure-sensitive adhesive layer after expansion or foaming by heat treatment, and adhesive residue may occur in the plugs 58.

또한, 열팽창성 점착제층은 단층, 복층 중 어느 것이어도 된다.The heat-expandable pressure-sensitive adhesive layer may be either a single layer or a multi-layer.

본 실시형태에서는, 열팽창성 점착제층에는, 각종 첨가제 (예를 들어, 착색제, 증점제, 증량제, 충전제, 점착 부여제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 가교제 등) 가 포함되어 있어도 된다.In the present embodiment, the heat-expandable pressure-sensitive adhesive layer may contain various additives (for example, colorants, thickeners, extenders, fillers, tackifiers, plasticizers, anti-aging agents, antioxidants, surfactants, crosslinking agents and the like).

(지지 기재) (Supporting substrate)

지지 기재 (60b) 는, 임시 고정재 (60) 의 강도 모체가 되는 박판상 부재이다. 지지 기재 (60b) 의 재료로는 취급성이나 내열성 등을 고려하여 적절히 선택하면 되고, 예를 들어 SUS 등의 금속 재료, 폴리이미드, 폴리아미드이미드, 폴리에테르에테르케톤, 폴리에테르술폰 등의 플라스틱 재료, 유리나 실리콘 웨이퍼 등을 사용할 수 있다. 이들 중에서도, 내열성이나 강도, 재이용 가능성 등의 관점에서, SUS 플레이트가 바람직하다.The supporting base material 60b is a thin plate-like member which becomes the strength base of the temporary fixing member 60. [ The support base material 60b may be appropriately selected in consideration of handleability and heat resistance. For example, a metal material such as SUS, a plastic material such as polyimide, polyamideimide, polyetheretherketone, , Glass, a silicon wafer, or the like. Of these, SUS plates are preferable from the viewpoints of heat resistance, strength, reusability and the like.

지지 기재 (60b) 의 두께는 목적으로 하는 강도나 취급성을 고려하여 적절히 선택할 수 있으며, 바람직하게는 100 ∼ 5000 ㎛ 이고, 보다 바람직하게는 300 ∼ 2000 ㎛ 이다.The thickness of the supporting substrate 60b can be appropriately selected in consideration of the intended strength and handleability, and is preferably 100 to 5000 占 퐉, more preferably 300 to 2000 占 퐉.

(임시 고정재의 형성 방법) (Method of forming temporary fixing material)

임시 고정재 (60) 는, 지지 기재 (60b) 상에 열팽창성 점착제층 (60a) 을 형성함으로써 얻어진다. 열팽창성 점착제층은, 예를 들어, 점착제와, 발포제 (열팽창성 미소구 등) 와, 필요에 따라 용매나 기타 첨가제 등을 혼합하여, 시트상의 층에 형성하는 관용의 방법을 이용하여 형성할 수 있다. 구체적으로는, 예를 들어, 점착제, 발포제 (열팽창성 미소구 등), 및 필요에 따라 용매나 그 밖의 첨가제를 포함하는 혼합물을, 지지 기재 (60b) 상에 도포하는 방법, 적당한 세퍼레이터 (박리지 등) 상에 상기 혼합물을 도포하여 열팽창성 점착제층을 형성하고, 이것을 지지 기재 (60b) 상에 전사 (이착) 하는 방법 등에 의해, 열팽창성 점착제층을 형성할 수 있다.The temporary fixing material 60 is obtained by forming a thermally expansible pressure-sensitive adhesive layer 60a on the supporting base material 60b. The thermo-expansive pressure-sensitive adhesive layer can be formed, for example, by a publicly known method in which a pressure-sensitive adhesive, a foaming agent (thermally expandable microspheres, etc.) and, if necessary, a solvent or other additives are mixed and formed in a sheet- have. Specifically, for example, a method of applying a mixture containing a pressure-sensitive adhesive, a foaming agent (thermally expandable microspheres and the like) and, if necessary, a solvent or other additives to the supporting substrate 60b, a method of applying a suitable separator The heat-expandable pressure-sensitive adhesive layer can be formed by applying the mixture on the support base material 60b, forming a thermally expansible pressure-sensitive adhesive layer, and transferring (adhering) the pressure-sensitive adhesive layer onto the supporting base material 60b.

(열팽창성 점착제층의 열팽창 방법) (Thermal Expansion Method of Thermally Expandable Pressure-Sensitive Adhesive Layer)

본 실시형태에서는, 열팽창성 점착제층은 가열에 의해 열팽창시킬 수 있다. 가열 처리 방법으로는, 예를 들어, 핫 플레이트, 열풍 건조기, 근적외선 램프, 에어 드라이어 등의 적절한 가열 수단을 이용하여 실시할 수 있다. 가열 처리시의 가열 온도는, 열팽창성 점착제층 중의 발포제 (열팽창성 미소구 등) 의 발포 개시 온도 (열팽창 개시 온도) 이상이면 되지만, 가열 처리의 조건은, 발포제 (열팽창성 미소구 등) 의 종류 등에 의한 접착 면적의 감소성, 지지 기재, 반도체 칩을 포함하는 봉지체 등의 내열성, 가열 방법 (열 용량, 가열 수단 등) 등에 의해 적절히 설정할 수 있다. 일반적인 가열 처리 조건으로는, 온도 100 ℃ ∼ 250 ℃ 에서, 1 초간 ∼ 90 초간 (핫 플레이트 등) 또는 5 분간 ∼ 15 분간 (열풍 건조기 등) 이다. 또한, 가열 처리는 사용 목적에 따라 적절한 단계에서 실시할 수 있다. 또, 가열 처리시의 열원으로는, 적외선 램프나 가열수를 사용할 수 있는 경우도 있다.In the present embodiment, the heat-expandable pressure-sensitive adhesive layer can be thermally expanded by heating. The heat treatment can be carried out by using a suitable heating means such as, for example, a hot plate, a hot air dryer, a near-infrared lamp, or an air dryer. The heating temperature in the heat treatment is not less than the foaming initiation temperature (thermal expansion starting temperature) of the foaming agent (thermally expandable microspheres) in the thermally expansible pressure-sensitive adhesive layer. The conditions of the heat treatment are not limited to the kind of the foaming agent (Heat capacity, heating means, etc.), and the like can be appropriately set by the heat resistance of the support base, the sealing material including the semiconductor chip and the like, and the like. Typical heat treatment conditions include a temperature of 100 ° C to 250 ° C for 1 second to 90 seconds (such as a hot plate) or for 5 minutes to 15 minutes (such as a hot air drier). The heat treatment can be carried out at an appropriate stage depending on the intended use. In addition, an infrared lamp or heated water may be used as a heat source in the heat treatment.

(중간층) (Middle layer)

본 실시형태에서는, 열팽창성 점착제층 (60a) 과 지지 기재 (60b) 사이에, 밀착력의 향상이나 가열 후의 박리성의 향상 등을 목적으로 한 중간층이 형성되어 있어도 된다 (도시하지 않음). 그 중에서도, 중간층으로서 고무상 유기 탄성 중간층이 형성되어 있는 것이 바람직하다. 이와 같이, 고무상 유기 탄성 중간층을 형성함으로써, 반도체 칩 (53) 을 임시 고정재 (60) 에 접착할 때에 (도 12 참조), 열팽창성 점착제층 (60a) 의 표면을 반도체 칩 (53) 의 표면 형상에 양호하게 추종시켜, 접착 면적을 크게 할 수 있음과 함께, 임시 고정재 (60) 로부터 봉지체 (58) 를 가열 박리시킬 때에, 열팽창성 점착제층 (60a) 의 가열 팽창을 고도로 (양호한 정밀도로) 컨트롤하고, 열팽창성 점착제층 (60a) 을 두께 방향으로 우선적으로 또한 균일하게 팽창시킬 수 있다.In the present embodiment, an intermediate layer may be formed between the heat-expansible pressure-sensitive adhesive layer 60a and the support base material 60b for the purpose of improving adhesion and improving peelability after heating (not shown). Among them, it is preferable that a rubber-like organic elastic intermediate layer is formed as an intermediate layer. 12), the surface of the thermally expansible pressure-sensitive adhesive layer 60a is bonded to the surface of the semiconductor chip 53 (see FIG. 12) when the semiconductor chip 53 is adhered to the temporary fixing material 60 The heat expansion of the thermally expansible pressure-sensitive adhesive layer 60a can be suppressed to a high degree (with good precision) when the sticky material 60 is heated and exfoliated from the temporary fixing material 60. Further, ), And the thermally expansible pressure-sensitive adhesive layer 60a can be preferentially and uniformly expanded in the thickness direction.

또한, 고무상 유기 탄성 중간층은 지지 기재 (60b) 의 편면 또는 양면에 개재시킬 수 있다.Further, the rubber-like organic elastic intermediate layer can be interposed on one side or both sides of the supporting base material 60b.

고무상 유기 탄성 중간층은, 예를 들어, ASTM D-2240 에 기초하는 D 형 쇼어 D 형 경도가 50 이하, 특히 40 이하인 천연 고무, 합성 고무 또는 고무 탄성을 갖는 합성 수지에 의해 형성하는 것이 바람직하다. 또한, 폴리염화비닐 등과 같이 본질적으로는 경질계 폴리머이더라도, 가소제나 유연제 등의 배합제와의 조합에 의해 고무 탄성이 발현될 수 있다. 이와 같은 조성물도, 상기 고무상 유기 탄성 중간층의 구성 재료로서 사용할 수 있다.The rubber-like organic elastic intermediate layer is preferably formed of, for example, a natural rubber, a synthetic rubber, or a synthetic resin having elasticity of rubber having a D-Shore D type hardness of 50 or less, particularly 40 or less, based on ASTM D-2240 . Further, rubber elasticity can be expressed by a combination with a compounding agent such as a plasticizer and a softener, even if it is essentially a hard polymer such as polyvinyl chloride. Such a composition can also be used as a constituent material of the rubber-like organic elastic intermediate layer.

고무상 유기 탄성 중간층은, 예를 들어, 상기 천연 고무, 합성 고무 또는 고무 탄성을 갖는 합성 수지 등의 고무상 유기 탄성층 형성재를 포함하는 코팅액을 기재 상에 도포하는 방식 (코팅법), 상기 고무상 유기 탄성층 형성재로 이루어지는 필름, 또는 미리 1 층 이상의 열팽창성 점착제층 상에 상기 고무상 유기 탄성층 형성재로 이루어지는 층을 형성한 적층 필름을 기재와 접착하는 방식 (드라이 라미네이트법), 기재의 구성 재료를 포함하는 수지 조성물과 상기 고무상 유기 탄성층 형성재를 포함하는 수지 조성물을 공압출하는 방식 (공압출법) 등의 형성 방법에 의해 형성할 수 있다.The rubber-like organic elastic intermediate layer may be formed by a method (coating method) of applying a coating liquid containing a rubber-like organic elastic layer-forming material such as natural rubber, synthetic rubber or synthetic rubber having rubber elasticity on a substrate, A film comprising a rubber-like organic elastic layer-forming material, or a lamination film in which a layer composed of the rubber-like organic elastic layer-forming material is formed in advance on one or more thermally expansible pressure-sensitive adhesive layers is adhered to a substrate (dry lamination method) A resin composition containing a constituent material of a base material and a resin composition containing the above-mentioned rubber-like organic elastic layer forming material can be formed by a forming method such as a pneumatic delivery method (coextrusion method).

또한, 고무상 유기 탄성 중간층은, 천연 고무나 합성 고무 또는 고무 탄성을 갖는 합성 수지를 주성분으로 하는 점착성 물질로 형성되어 있어도 되고, 또, 이러한 성분을 주체로 하는 발포 필름 등으로 형성되어 있어도 된다. 발포는, 관용의 방법, 예를 들어, 기계적 교반에 의한 방법, 반응 생성 가스를 이용하는 방법, 발포제를 사용하는 방법, 가용성 물질을 제거하는 방법, 스프레이에 의한 방법, 신택틱 폼을 형성하는 방법, 소결법 등에 의해 실시할 수 있다.The rubber-like organic elastic intermediate layer may be formed of a viscous material containing a natural rubber, a synthetic rubber, or a synthetic resin having rubber elasticity as a main component, or may be formed of a foamed film mainly composed of such a component. Foaming can be carried out in a conventional manner, for example, a method by mechanical stirring, a method using a reaction product gas, a method using a foaming agent, a method for removing a soluble substance, a method for spraying, a method for forming a syntactic foam, Sintering method or the like.

고무상 유기 탄성 중간층 등의 중간층의 두께는, 예를 들어, 5 ㎛ ∼ 300 ㎛, 바람직하게는 20 ㎛ ∼ 150 ㎛ 정도이다. 또한, 중간층이, 예를 들어, 고무상 유기 탄성 중간층인 경우, 고무상 유기 탄성 중간층의 두께가 지나치게 얇으면, 가열 발포 후의 3 차원적 구조 변화를 형성할 수 없고, 박리성이 악화되는 경우가 있다.The thickness of the intermediate layer of the rubber-like organic elastic intermediate layer or the like is, for example, about 5 mu m to 300 mu m, preferably about 20 mu m to 150 mu m. When the intermediate layer is, for example, a rubber-like organic elastic intermediate layer, if the thickness of the rubber-like organic elastic intermediate layer is too thin, a three-dimensional structure change after heating and foaming can not be formed and the peelability is deteriorated have.

고무상 유기 탄성 중간층 등의 중간층은 단층이어도 되고, 2 이상의 층으로 구성되어 있어도 된다.The intermediate layer such as a rubber-like organic elastic intermediate layer may be a single layer or may be composed of two or more layers.

또한, 중간층에는, 임시 고정재의 작용 효과를 저해하지 않는 범위에서, 각종 첨가제 (예를 들어, 착색제, 증점제, 증량제, 충전제, 점착 부여제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 가교제 등) 가 포함되어 있어도 된다.The intermediate layer may contain various additives such as colorants, thickeners, extenders, fillers, tackifiers, plasticizers, antioxidants, antioxidants, surfactants, crosslinking agents, and the like in a range that does not impair the action and effect of the temporary fixing material. May be included.

＜반도체 칩 임시 고정 공정＞&Lt; Semiconductor chip temporary fixing process &gt;

반도체 칩 임시 고정 공정에서는, 상기 임시 고정재 (60) 상에 복수의 반도체 칩 (53) 을 그 회로 형성면 (53a) 이 임시 고정재 (60) 에 대향하도록 배치하고, 임시 고정시킨다 (도 12 참조). 반도체 칩 (53) 의 임시 고정에는, 플립 칩 본더나 다이 본더 등의 공지된 장치를 사용할 수 있다.In the semiconductor chip temporary fixing step, a plurality of semiconductor chips 53 are arranged on the provisional fixing member 60 so that the circuit formation surface 53a faces the provisional fixing member 60 and temporarily fixed (see FIG. 12) . For temporarily fixing the semiconductor chip 53, a known device such as a flip chip bond or a die bonder can be used.

반도체 칩 (53) 의 배치의 레이아웃이나 배치 수는, 임시 고정재 (60) 의 형상이나 사이즈, 목적으로 하는 패키지의 생산 수 등에 따라 적절히 설정할 수 있으며, 예를 들어, 복수 행이고 또한 복수 열의 매트릭스상으로 정렬시켜 배치할 수 있다. 이상, 적층체 준비 공정의 일례를 나타내었다.The layout and arrangement number of the arrangement of the semiconductor chips 53 can be appropriately set according to the shape and size of the temporary fixing member 60, the number of packages to be produced, and the like. For example, As shown in FIG. An example of the step of preparing the laminate is described above.

[봉지용 시트를 준비하는 공정] [Process for preparing sheet for sealing]

또, 제 2 실시형태에 관련된 반도체 장치의 제조 방법에서는, 도 13 에 나타내는 바와 같이, 봉지용 시트 (40) 를 준비한다 (공정 B). 봉지용 시트 (40) 는, 폴리에틸렌테레프탈레이트 (PET) 필름 등의 박리 라이너 (41) 상에 적층된 상태로 준비해도 된다.In the semiconductor device manufacturing method according to the second embodiment, as shown in Fig. 13, a sealing sheet 40 is prepared (step B). The sealing sheet 40 may be prepared in a state of being laminated on a release liner 41 such as a polyethylene terephthalate (PET) film.

(봉지용 시트) (Sheet for sealing)

봉지용 시트 (40) 는, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 10000 이상인 경질층 (42) 과, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 50 ∼ 9000 ㎩·s 의 범위 내에 있는 매립용 수지층 (44) 이 적층된 2 층 구조의 수지 시트이다. 봉지용 시트 (40) 에서는, 경질층 (42) 측이 박리 라이너 (41) 에 첩합되어 있다. 봉지용 시트 (40) 의 재질, 물성 등은, 봉지용 시트 (10) 와 동일하게 할 수 있다. 또, 박리 라이너 (41) 의 재질, 물성 등은, 박리 라이너 (11) 와 동일하게 할 수 있다. 따라서, 여기서의 설명은 생략하는 것으로 한다.The sealing sheet (40) comprises a rigid layer (42) having a minimum melt viscosity at 25 占 폚 to 200 占 폚 of 10000 or more and a rigid layer (42) having a minimum melt viscosity at 25 占 폚 to 200 占 폚 in a range of 50 to 9000 Pa Layer resin sheet in which a resin layer 44 for embedding is laminated. In the sealing sheet (40), the hard layer (42) side is bonded to the release liner (41). The material, physical properties and the like of the sealing sheet 40 can be the same as those of the sealing sheet 10. The material, physical properties and the like of the release liner 41 can be the same as those of the release liner 11. Therefore, the description here is omitted.

[봉지용 시트와 적층체를 배치하는 공정] [Step of arranging the sealing sheet and the laminate]

봉지용 시트를 준비하는 공정 후, 도 13 에 나타내는 바와 같이, 하측 가열판 (62) 상에 적층체 (50) 를 반도체 칩 (53) 이 임시 고정된 면을 위로 하여 배치함과 함께, 적층체 (50) 의 반도체 칩 (53) 이 임시 고정된 면 상에 봉지용 시트 (40) 를 배치한다. 도 13 에 나타내는 바와 같이, 봉지용 시트 (40) 는, 임시 고정재 (60) 와 대향하는 면과는 반대의 면이 경질층 (42) 이 되도록 배치되어 있다. 이 공정에 있어서는, 하측 가열판 (62) 상에 먼저 적층체 (50) 를 배치하고, 그 후, 적층체 (50) 상에 봉지용 시트 (40) 를 배치해도 되고, 적층체 (50) 상에 봉지용 시트 (40) 를 먼저 적층하고, 그 후, 적층체 (50) 와 봉지용 시트 (40) 가 적층된 적층물을 하측 가열판 (62) 상에 배치해도 된다.After the step of preparing the sealing sheet, as shown in Fig. 13, the stacked body 50 is arranged on the lower heating plate 62 with the semiconductor chip 53 temporarily fixed on the surface thereof, The sealing sheet 40 is placed on the temporarily fixed surface of the semiconductor chip 53 of the semiconductor chip 50. [ As shown in Fig. 13, the sealing sheet 40 is arranged such that the surface opposite to the surface facing the temporary fixing member 60 is the hard layer 42. [ In this step, the sealing sheet 40 may be disposed on the laminated body 50 first, then the laminated body 50 may be disposed on the lower heating plate 62, and then the sealing sheet 40 may be disposed on the laminated body 50 A laminate in which the sealing sheet 40 is first laminated and then the laminate 50 and the sealing sheet 40 are stacked may be disposed on the lower heating plate 62. [

[봉지체를 형성하는 공정] [Process for forming the plug body]

다음으로, 도 14 에 나타내는 바와 같이, 하측 가열판 (62) 과 상측 가열판 (64) 에 의해 열 프레스하여, 반도체 칩 (53) 을 봉지용 시트 (40) 의 매립용 수지층 (44) 에 매립하고, 반도체 칩 (53) 이 봉지용 시트 (40) 에 매립된 봉지체 (58) 를 형성한다 (공정 C). 봉지용 시트 (40) 를 매립용 수지층 (44) 측으로부터 반도체 칩 (53) 으로 눌러 넣어 가면, 곧 반도체 칩 (53) 의 이면 (53c) 에 경질층 (42) 이 접촉한다. 경질층 (42) 은, 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 10000 ㎩·s 이상이고, 비교적 단단한 층이기 때문에, 봉지용 시트 (40) 의 반도체 칩 (53) 으로의 매립은, 반도체 칩 (53) 의 이면 (53c) 에 경질층 (42) 이 접촉한 상태로 종료한다. 따라서, 봉지체 (58) 는, 반도체 칩 (53) 을 임시 고정재 (60) 와 경질층 (42) 으로 사이에 끼운 상태가 된다. 이 때 임시 고정재 (60) 및 경질층 (42) 측으로부터 큰 힘으로 협지해도 비교적 단단한 반도체 칩 (53) 이 양자에 접하는 양태로 사이에 개재하기 때문에, 양자 간격은 변화하지 않는다. 이 때, 경질층 (42) 은 25 ℃ ∼ 200 ℃ 최저 용융 점도가 10000 ㎩·s 이상이고, 비교적 단단한 층이기 때문에, 시트 형상은 평탄한 상태로 유지된다. 그 결과, 봉지 후의 수지 표면을 평탄하게 할 수 있다. 매립용 수지층 (44) 은, 반도체 칩 (53) 및 그에 부수하는 요소를 외부 환경으로부터 보호하기 위한 봉지 수지로서 기능하게 된다. 이에 따라, 임시 고정재 (60) 상에 임시 고정되어 있는 반도체 칩 (53) 이 매립용 수지층 (44) 을 갖는 봉지용 시트 (40) 에 매립된 봉지체 (58) 가 얻어진다.14, the semiconductor chip 53 is hot-pressed by the lower heating plate 62 and the upper heating plate 64 to bury the semiconductor chip 53 in the resin layer 44 for encapsulation of the sealing sheet 40 , And the semiconductor chip 53 is embedded in the sealing sheet 40 (step C). The hard layer 42 comes into contact with the back surface 53c of the semiconductor chip 53 when the sealing sheet 40 is pressed into the semiconductor chip 53 from the side of the resin layer 44 for embedding. Since the hard layer 42 has a minimum melt viscosity of 10,000 Pa · s or more at 25 ° C to 200 ° C and is a relatively hard layer, the sealing sheet 40 is embedded in the semiconductor chip 53, The hard layer 42 is brought into contact with the back surface 53c of the chip 53 and the process is terminated. Therefore, the plug body 58 is in a state in which the semiconductor chip 53 is sandwiched between the temporary fixing material 60 and the hard layer 42. At this time, since the relatively hard semiconductor chips 53 are sandwiched between the temporary fixing members 60 and the hard layer 42 with a large force, the proton spacing does not change. At this time, the hard layer 42 has a minimum melt viscosity of 2500 占 폚 to 200 占 폚 of 10000 Pa 占 퐏 or more and is a relatively hard layer, so that the sheet shape is maintained in a flat state. As a result, the resin surface after sealing can be made flat. The resin layer 44 for embedding functions as an encapsulating resin for protecting the semiconductor chip 53 and the accompanying components from the external environment. Thereby, the sealing body 58 in which the semiconductor chip 53 temporarily fixed on the temporary fixing member 60 is embedded in the sealing sheet 40 having the resin layer 44 for embedding is obtained.

반도체 칩 (53) 을 봉지용 시트 (40) 에 매립할 때의 열 프레스 조건으로는, 제 1 실시형태와 동일하게 할 수 있다.The heat pressing conditions for embedding the semiconductor chip 53 in the sealing sheet 40 can be the same as those in the first embodiment.

[박리 라이너 박리 공정] [Peeling liner peeling process]

다음으로, 박리 라이너 (41) 를 박리한다 (도 15 참조).Next, the release liner 41 is peeled off (see Fig. 15).

[열경화 공정] [Thermal curing process]

다음으로, 봉지용 시트 (40) 를 열경화시킨다 (공정 D). 특히, 봉지용 시트 (40) 를 구성하는 매립용 수지층 (44) 을 열경화시킨다. 구체적으로는, 예를 들어, 임시 고정재 (60) 상에 임시 고정되어 있는 반도체 칩 (53) 이 봉지용 시트 (40) 에 매립된 봉지체 (58) 전체를 가열한다.Next, the sealing sheet 40 is thermally cured (step D). Particularly, the resin layer 44 for embedding constituting the sealing sheet 40 is thermally cured. Specifically, for example, the semiconductor chip 53 temporarily fixed on the temporary fixing member 60 heats the entire bag 58 embedded in the sealing sheet 40.

열경화 처리의 조건으로는, 제 1 실시형태와 동일하게 할 수 있다.The conditions of the heat curing treatment can be the same as those of the first embodiment.

[열팽창성 점착제층 박리 공정] [Thermally expansive pressure-sensitive adhesive layer peeling step]

다음으로, 도 16 에 나타내는 바와 같이, 임시 고정재 (60) 를 가열하여 열팽창성 점착제층 (60a) 을 열팽창시킴으로써, 열팽창성 점착제층 (60a) 과 봉지체 (58) 의 사이에서 박리를 실시한다. 혹은, 지지 기재 (60b) 와 열팽창성 점착제층 (60a) 의 계면에서 박리를 실시하고, 그 후, 열팽창성 점착제층 (60a) 과 봉지체 (58) 의 계면에서 열팽창에 의한 박리를 실시한다는 순서도 적합하게 채용할 수 있다. 어느 경우라도, 열팽창성 점착제층 (60a) 을 가열하여 열팽창시키고 그 점착력을 저하시킴으로써, 열팽창성 점착제층 (60a) 과 봉지체 (58) 의 계면에서의 박리를 용이하게 실시할 수 있다. 열팽창의 조건으로는, 상기 서술한 「열팽창성 점착제층의 열팽창 방법」 의 란의 조건을 적합하게 채용할 수 있다. 특히, 열팽창성 점착제층은, 상기 열경화 공정에 있어서의 가열에서는 박리되지 않고, 이 열팽창성 점착제층 박리 공정에 있어서의 가열에 있어서 박리되는 구성인 것이 바람직하다.Next, as shown in Fig. 16, the temporary fixing material 60 is heated to thermally expand the thermally expandable pressure-sensitive adhesive layer 60a, thereby separating the thermally expandable pressure-sensitive adhesive layer 60a and the plug 58 from each other. The peeling is performed at the interface between the supporting substrate 60b and the thermally expansible pressure-sensitive adhesive layer 60a and thereafter the peeling is performed by the thermal expansion at the interface between the thermally expansible pressure-sensitive adhesive layer 60a and the plug 58 Can be suitably adopted. In either case, the heat-expandable pressure-sensitive adhesive layer 60a is heated to thermally expand and lower the adhesive force, whereby peeling at the interface between the heat-expansible pressure-sensitive adhesive layer 60a and the plug 58 can be easily performed. As a condition of the thermal expansion, the conditions of the above-mentioned column of "thermal expansion method of thermally expansible pressure-sensitive adhesive layer" can be suitably adopted. Particularly, it is preferable that the thermally expansible pressure-sensitive adhesive layer is not peeled off in the heating in the above-mentioned heat-curing step but peels off in heating in the peeling step of the heat-expansible pressure-sensitive adhesive layer.

[봉지용 시트를 연삭하는 공정] [Process for grinding a sealing sheet]

다음으로, 도 17 에 나타내는 바와 같이, 봉지체 (58) 의 봉지용 시트 (40) 를 연삭하여 반도체 칩 (53) 의 이면 (53c) 을 표출시킨다 (공정 E). 봉지용 시트 (40) 를 연삭하는 방법으로는, 특별히 한정되지 않고, 예를 들어, 고속 회전하는 지석을 사용하는 그라인딩법을 들 수 있다.17, the sealing sheet 40 of the plug body 58 is ground to expose the back surface 53c of the semiconductor chip 53 (step E). The method for grinding the sealing sheet 40 is not particularly limited, and for example, a grinding method using a high-speed rotating grinding stone can be used.

(재배선 형성 공정) (Rewiring line forming process)

본 실시형태에서는 또한, 봉지체 (58) 의 반도체 칩 (53) 의 회로 형성면 (53a) 에 재배선 (69) 을 형성하는 재배선 형성 공정을 포함하는 것이 바람직하다. 재배선 형성 공정에서는, 상기 열팽창성 점착제층 (60a) 의 박리 후, 상기 노출된 반도체 칩 (53) 과 접속하는 재배선 (69) 을 봉지체 (58) 상에 형성한다 (도 18 참조).It is preferable that the present embodiment further includes a rewiring line forming step of forming rewiring lines 69 on the circuit forming surface 53a of the semiconductor chip 53 of the plug 58. [ In the rewiring step forming step, a rewiring line 69 connected to the exposed semiconductor chip 53 is formed on the plug body 58 (see Fig. 18) after the peeling of the thermally expansible pressure-sensitive adhesive layer 60a.

재배선의 형성 방법으로는, 예를 들어, 노출되어 있는 반도체 칩 (53) 상에 진공 성막법 등의 공지된 방법을 이용하여 금속 시드층을 형성하고, 세미 애디티브법 등의 공지된 방법에 의해 재배선 (69) 을 형성할 수 있다.As a method of forming the rewiring lines, for example, a metal seed layer is formed on the exposed semiconductor chip 53 by a known method such as a vacuum film forming method, and the metal seed layer is formed by a known method such as a semiadditive method A re-wiring line 69 can be formed.

이러한 후에, 재배선 (69) 및 봉지체 (58) 상에 폴리이미드나 PBO 등의 절연층을 형성해도 된다.After this, an insulating layer such as polyimide or PBO may be formed on the rewiring line 69 and the plug body 58. [

(범프 형성 공정) (Bump forming process)

이어서, 형성한 재배선 (69) 상에 범프 (67) 를 형성하는 범핑 가공을 실시해도 된다 (도 18 참조). 범핑 가공은, 땜납 볼이나 땜납 도금 등 공지된 방법으로 실시할 수 있다. 범프 (67) 의 재질은, 제 1 실시형태와 동일한 재질을 적합하게 사용할 수 있다.Subsequently, a bumping process for forming the bumps 67 on the formed rewiring lines 69 may be performed (see Fig. 18). The bumping process can be performed by a known method such as solder balls or solder plating. The same material as that of the first embodiment can be suitably used as the material of the bumps 67.

(다이싱 공정) (Dicing step)

마지막으로, 반도체 칩 (53), 봉지용 시트 (21) 및 재배선 (69) 등의 요소로 이루어지는 적층체의 다이싱을 실시한다 (도 19 참조). 이에 따라, 칩 영역의 외측으로 배선을 끌어낸 반도체 장치 (59) 를 얻을 수 있다. 다이싱 방법은, 제 1 실시형태와 동일한 방법을 채용할 수 있다. 이상, 제 2 실시형태에 대하여 설명하였다.Finally, dicing of the laminate composed of the elements such as the semiconductor chip 53, the sealing sheet 21 and the rewiring line 69 is performed (see Fig. 19). Thus, the semiconductor device 59 in which the wiring is drawn out of the chip region can be obtained. As the dicing method, the same method as in the first embodiment can be employed. The second embodiment has been described above.

그 외, 본 발명은, 상기 서술한 제 1 실시형태 및 제 2 실시형태에 한정되지 않고, 상기 공정 A, 상기 공정 B, 상기 공정 C, 및, 상기 공정 D 만 실시되면 되고, 그 이외의 공정은 임의이며, 실시해도 되고 실시하지 않아도 된다. 또, 상기 공정 C 후에 상기 공정 D 가 실시되면 되고, 그 이외의 공정은, 어떤 순서로 실시되어도 된다. 또, 공정 E 가 실시된다면, 상기 공정 D 후에 상기 공정 E 가 실시되면 된다.In addition, the present invention is not limited to the first and second embodiments described above, and only the process A, the process B, the process C, and the process D may be performed, Is optional and may or may not be implemented. Further, the step D may be performed after the step C, and the other steps may be carried out in any order. If the step E is carried out, the step E may be carried out after the step D.

실시예Example

이하, 본 발명에 관하여 실시예를 이용하여 상세하게 설명하는데, 본 발명은 그 요지를 벗어나지 않는 한, 이하의 실시예에 한정되는 것은 아니다. 또, 각 예 중, 부는 특기가 없는 한 모두 중량 기준이다.EXAMPLES Hereinafter, the present invention will be described in detail with reference to examples, but the present invention is not limited to the following examples unless they depart from the gist thereof. In addition, in each example, parts are by weight unless otherwise specified.

(실시예 1) (Example 1)

＜봉지용 시트의 제조＞&Lt; Production of sealing sheet &gt;

(경질층의 제조)  (Preparation of hard layer)

에폭시 수지 (상품명 「YSLV-80XY」, 신테츠 화학사 제조) 100 부에 대해, 페놀 수지 (상품명 「MEH-7851-SS」, 메이와 화성사 제조) 110 부, 구상 필러 (상품명 「FB-9454FC」, 덴키 화학 공업사 제조) 2350 부, 실란 커플링제 (상품명 「KBM-403」, 신에츠 화학사 제조 2.5 부, 카본 블랙 (상품명 「＃20」, 미츠비시 화학사 제조) 13 부, 경화 촉진제 (상품명 「2PHZ-PW」, 시코쿠 화성 공업사 제조) 3.5 부, 열가소성 수지 (상품명 「SIBSTAR 072T」 카네카사 제조 100 부를 배합하고, 롤 혼련기에 의해 60 ℃ 에서 2 분간, 80 ℃ 2 분간, 120 ℃ 6 분간, 이 순서로 가열해 가, 합계 10 분간, 감압 조건하 (0.01 ㎏/㎠) 에서 용융 혼련하여, 혼련물을 조제하였다. 이어서, 얻어진 혼련물을, 120 ℃ 의 조건하, 슬롯 다이법에 의해 이형 처리 필름 상에 도공하여 시트상으로 형성하고, 두께 200 ㎛, 세로 350 ㎜, 가로 350 ㎜ 의 경질층을 제조하였다. 상기 이형 처리 필름으로는, 실리콘 이형 처리한 두께가 50 ㎛ 인 폴리에틸렌테레프탈레이트 필름을 사용하였다., 110 parts of a phenol resin (trade name: MEH-7851-SS, manufactured by Meiwa Chemical Industries, Ltd.), 100 parts of a spherical filler (trade name: FB-9454FC), and 100 parts of an epoxy resin (trade name: YSLV-80XY, , 2350 parts of a silane coupling agent (trade name: KBM-403, manufactured by Shin-Etsu Chemical Co., Ltd., 2.5 parts, carbon black (trade name: # 20, manufactured by Mitsubishi Chemical Corporation) ), 3.5 parts of a thermoplastic resin (trade name: "SIBSTAR 072T" manufactured by Kaneka Corporation, 100 parts), and heated in a roll kneader at 60 ° C. for 2 minutes, at 80 ° C. for 2 minutes and at 120 ° C. for 6 minutes The kneaded product was then melt-kneaded under a reduced pressure condition (0.01 kg / cm 2) for 10 minutes in total to prepare a kneaded product. The obtained kneaded product was subjected to a slot die method And formed into a sheet-like shape, having a thickness of 200 mu m, 350 mm and a width of 350 mm. A polyethylene terephthalate film having a thickness of 50 占 퐉 and subjected to silicone release treatment was used as the release-treated film.

(매립용 수지층의 제조) (Preparation of resin layer for embedding)

에폭시 수지 (상품명 「YSLV-80XY」, 신테츠 화학사 제조) 100 부에 대해, 페놀 수지 (상품명 「MEH-7500-3S」, 메이와 화성사 제조) 55 부, 구상 필러 (상품명 「FB-9454FC」, 덴키 화학 공업사 제조) 1100 부, 실란 커플링제 (상품명 「KBM-403」, 신에츠 화학사 제조 1 부, 카본 블랙 (상품명 「＃20」, 미츠비시 화학사 제조) 7 부, 경화 촉진제 (상품명 「2PHZ-PW」, 시코쿠 화성 공업사 제조) 1.5 부를 배합하고, 롤 혼련기에 의해 60 ℃ 에서 2 분간, 80 ℃ 2 분간, 120 ℃ 6 분간, 이 순서로 가열해 가, 합계 10 분간, 감압 조건하 (0.01 ㎏/㎠) 에서 용융 혼련하여, 혼련물을 조제하였다. 이어서, 얻어진 혼련물을, 120 ℃ 의 조건하, 슬롯 다이법에 의해 이형 처리 필름 상에 도공하여 시트상으로 형성하고, 두께 200 ㎛, 세로 350 ㎜, 가로 350 ㎜ 의 경질층을 제조하였다. 상기 이형 처리 필름으로는, 실리콘 이형 처리한 두께가 50 ㎛ 인 폴리에틸렌테레프탈레이트 필름을 사용하였다., 55 parts of a phenol resin (trade name: MEH-7500-3S, manufactured by Meiwa Chemical Industries, Ltd.), 100 parts of an epoxy resin (trade name: YSLV-80XY, manufactured by Shin Tetsu Chemicals) , 1100 parts of a silane coupling agent (trade name: KBM-403, manufactured by Shin-Etsu Chemical Co., Ltd., 1 part, carbon black (trade name: # 20, manufactured by Mitsubishi Chemical Corporation) And heated at 60 ° C for 2 minutes, 80 ° C for 2 minutes and 120 ° C for 6 minutes in this order by a roll kneader under the reduced pressure condition (0.01 kg / cm 2) for 10 minutes in total, Then, the obtained kneaded product was coated on a mold-releasing film by a slot die method under the condition of 120 DEG C to form a sheet, and the kneaded product was formed into a sheet having a thickness of 200 mu m and a thickness of 350 mm Mm, and a width of 350 mm. As the film, a polyethylene terephthalate film having a thickness of 50 mu m treated with silicon release treatment was used.

제조한 경질층과 매립 수지층을 라미네이터에 의해 온도 60 ℃ 에서 첩합하고, 본 실시예 1 에 관련된 두께 400 ㎛ 의 봉지용 시트를 제조하였다.The prepared hard layer and the embedding resin layer were laminated at a temperature of 60 캜 by a laminator to prepare a sealing sheet having a thickness of 400 탆 according to the first embodiment.

(실시예 2) (Example 2)

＜봉지용 시트의 제조＞&Lt; Production of sealing sheet &gt;

(경질층의 제조)  (Preparation of hard layer)

에폭시 수지 (상품명 「YSLV-80XY」, 신테츠 화학사 제조) 100 부에 대해, 페놀 수지 (상품명 「MEH-7851-SS」, 메이와 화성사 제조) 109 부, 구상 필러 (상품명 「FB-9454FC」, 덴키 화학 공업사 제조) 2100 부, 실란 커플링제 (상품명 「KBM-403」, 신에츠 화학사 제조 2.3 부, 카본 블랙 (상품명 「＃20」, 미츠비시 화학사 제조) 12 부, 경화 촉진제 (상품명 「2PHZ-PW」, 시코쿠 화성 공업사 제조) 3.4 부, 열가소성 수지 (상품명 「SIBSTAR 072T」 카네카사 제조 74 부를 배합하고, 롤 혼련기에 의해 60 ℃ 에서 2 분간, 80 ℃ 2 분간, 120 ℃ 6 분간, 이 순서로 가열해 가, 합계 10 분간, 감압 조건하 (0.01 ㎏/㎠) 에서 용융 혼련하여, 혼련물을 조제하였다. 이어서, 얻어진 혼련물을, 120 ℃ 의 조건하, 슬롯 다이법에 의해 이형 처리 필름 상에 도공하여 시트상으로 형성하고, 두께 200 ㎛, 세로 350 ㎜, 가로 350 ㎜ 의 경질층을 제조하였다. 상기 이형 처리 필름으로는, 실리콘 이형 처리한 두께가 50 ㎛ 인 폴리에틸렌테레프탈레이트 필름을 사용하였다., 109 parts of a phenol resin (trade name: MEH-7851-SS, manufactured by Meiwa Chemical Industry Co., Ltd.), 100 parts of a spherical filler (trade name: FB-9454FC) , 2100 parts of a silane coupling agent (trade name: KBM-403, manufactured by Shin-Etsu Chemical Co., Ltd., 2.3 parts, carbon black (trade name: # 20, manufactured by Mitsubishi Chemical Corporation) (Manufactured by Shikoku Chemical Industry Co., Ltd.), 74 parts of a thermoplastic resin (trade name "SIBSTAR 072T" manufactured by Kaneka Corporation) were mixed and heated in a roll kneader at 60 ° C. for 2 minutes, at 80 ° C. for 2 minutes and at 120 ° C. for 6 minutes The kneaded product was then melt-kneaded under a reduced pressure condition (0.01 kg / cm 2) for 10 minutes in total to prepare a kneaded product. The obtained kneaded product was subjected to a slot die method And formed into a sheet-like shape, having a thickness of 200 mu m, 350 mm and a width of 350 mm. A polyethylene terephthalate film having a thickness of 50 占 퐉 and subjected to silicone release treatment was used as the release-treated film.

(매립용 수지층의 제조) (Preparation of resin layer for embedding)

실시예 1 의 매립용 수지층과 동일한 것을 제조하였다.The same as that of the embedding resin layer of Example 1 was produced.

제조한 경질층과 매립 수지층을 라미네이터에 의해 온도 60 ℃ 에서 첩합하고, 본 실시예 2 에 관련된 두께 400 ㎛ 의 봉지용 시트를 제조하였다.The prepared hard layer and the buried resin layer were laminated at a temperature of 60 DEG C by a laminator to prepare a sealing sheet having a thickness of 400 mu m according to the second embodiment.

(실시예 3) (Example 3)

＜봉지용 시트의 제조＞&Lt; Production of sealing sheet &gt;

(경질층의 제조) (Preparation of hard layer)

실시예 2 의 경질성층과 동일한 것을 제조하였다.The same hard layer as in Example 2 was produced.

(매립용 수지층의 제조) (Preparation of resin layer for embedding)

에폭시 수지 (상품명 「YSLV-80XY」, 신테츠 화학사 제조) 100 부에 대해, 페놀 수지 (상품명 「MEH-7851-SS」, 메이와 화성사 제조) 110 부, 구상 필러 (상품명 「FB-9454FC」, 덴키 화학 공업사 제조) 2080 부, 실란 커플링제 (상품명 「KBM-403」, 신에츠 화학사 제조 2.2 부, 카본 블랙 (상품명 「＃20」, 미츠비시 화학사 제조) 11 부, 경화 촉진제 (상품명 「2PHZ-PW」, 시코쿠 화성 공업사 제조) 3.6 부, 열가소성 수지 (상품명 「SIBSTAR 072T」 카네카사 제조 65 부를 배합하고, 롤 혼련기에 의해 60 ℃ 에서 2 분간, 80 ℃ 2 분간, 120 ℃ 6 분간, 이 순서로 가열해 가, 합계 10 분간, 감압 조건하 (0.01 ㎏/㎠) 에서 용융 혼련하여, 혼련물을 조제하였다. 이어서, 얻어진 혼련물을, 120 ℃ 의 조건하, 슬롯 다이법에 의해 이형 처리 필름 상에 도공하여 시트상으로 형성하고, 두께 200 ㎛, 세로 350 ㎜, 가로 350 ㎜ 의 경질층을 제조하였다. 상기 이형 처리 필름으로는, 실리콘 이형 처리한 두께가 50 ㎛ 인 폴리에틸렌테레프탈레이트 필름을 사용하였다., 110 parts of a phenol resin (trade name: MEH-7851-SS, manufactured by Meiwa Chemical Industries, Ltd.), 100 parts of a spherical filler (trade name: FB-9454FC), and 100 parts of an epoxy resin (trade name: YSLV-80XY, , 2080 parts of a silane coupling agent (trade name: KBM-403, manufactured by Shin-Etsu Chemical Co., Ltd., 2.2 parts, carbon black (trade name: # 20, manufactured by Mitsubishi Chemical Corporation) (Manufactured by Shikoku Chemical Industry Co., Ltd.), 65 parts of a thermoplastic resin (trade name: "SIBSTAR 072T" manufactured by Kaneka Corporation) were mixed and heated in a roll kneader at 60 ° C. for 2 minutes, at 80 ° C. for 2 minutes and at 120 ° C. for 6 minutes The kneaded product was then melt-kneaded under a reduced pressure condition (0.01 kg / cm 2) for 10 minutes in total to prepare a kneaded product. The obtained kneaded product was subjected to a slot die method And formed into a sheet-like shape, having a thickness of 200 mu m, 350 mm and a width of 350 mm. A polyethylene terephthalate film having a thickness of 50 占 퐉 and subjected to silicone release treatment was used as the release-treated film.

제조한 경질층과 매립 수지층을 라미네이터에 의해 온도 60 ℃ 에서 첩합하고, 본 실시예 3 에 관련된 두께 400 ㎛ 의 봉지용 시트를 제조하였다.The prepared hard layer and the embedding resin layer were laminated at a temperature of 60 DEG C by a laminator to prepare a sealing sheet having a thickness of 400 mu m according to the third embodiment.

(비교예 1) (Comparative Example 1)

＜봉지용 시트의 제조＞&Lt; Production of sealing sheet &gt;

(경질층의 제조) (Preparation of hard layer)

실시예 3 의 경질층과 동일한 것을 제조하였다.The same hard layer as in Example 3 was prepared.

(매립용 수지층의 제조) (Preparation of resin layer for embedding)

실시예 1 의 매립용 수지층과 동일한 것을 제조하였다.The same as that of the embedding resin layer of Example 1 was produced.

제조한 경질층과 매립 수지층을 라미네이터에 의해 온도 60 ℃ 에서 첩합하고, 본 비교예 1 에 관련된 두께 400 ㎛ 의 봉지용 시트를 제조하였다.The prepared hard layer and the embedding resin layer were laminated at a temperature of 60 DEG C by a laminator to prepare a sealing sheet having a thickness of 400 mu m according to Comparative Example 1. [

(비교예 2) (Comparative Example 2)

＜봉지용 시트의 제조＞&Lt; Production of sealing sheet &gt;

실시예 2 의 경질층과 동일하게 200 ㎛ 의 봉지용 시트를 2 매 제조하고, 제조한 경질층 2 매를 라미네이터에 의해 온도 60 ℃ 에서 첩합하고, 두께 400 ㎛ 의 봉지용 시트를 제조하였다.Two sheets of sealing sheets of 200 mu m were prepared in the same manner as the hard layer of Example 2 and two hard layers thus prepared were laminated at a temperature of 60 DEG C by a laminator to prepare a sealing sheet having a thickness of 400 mu m.

(최저 용융 점도의 측정) (Measurement of Minimum Melting Viscosity)

점탄성 측정 장치 ARES (레오메트릭스·사이언티픽사 제조) 를 사용하여 각 샘플을 측정했을 때의 25 ℃ ∼ 200 ℃ 에 있어서의 용융 점도의 최저값을 최저 용융 점도로 하였다. 측정 조건은, 승온 속도 10 ℃/min, 왜곡：20 ％, 주파수：0.1 ㎐ 로 하였다. 결과를 표 1 에 나타낸다.The lowest value of the melt viscosity at 25 ° C to 200 ° C when each sample was measured using a viscoelasticity measuring device ARES (manufactured by Rheometrics Scientific) was defined as the lowest melt viscosity. The measurement conditions were a temperature raising rate of 10 DEG C / min, a distortion of 20%, and a frequency of 0.1 Hz. The results are shown in Table 1.

＜봉지체의 제조＞&Lt; Preparation of the plug &

반도체 칩 (가로세로 7 ㎜, 두께 100 ㎛) 이, 칩 실장 간격 (칩의 끝과 칩의 끝의 간격) 4.8 ㎜ 로 실장된 12 인치 웨이퍼를 준비하였다. 반도체 칩은 421 개 배열하였다.A 12-inch wafer was prepared by mounting a semiconductor chip (7 mm in length and 7 mm in thickness, 100 탆 in thickness) with a chip mounting interval (distance between the tip of the chip and the tip of the chip) 4.8 mm. 421 semiconductor chips were arranged.

다음으로, 실시예 및 비교예에서 제조한 봉지용 시트를, 12 인치 웨이퍼의 반도체 칩 상에, 봉지용 시트의 매립용 수지층이 대향하도록 배치하였다. Next, the sealing sheets prepared in Examples and Comparative Examples were arranged on the semiconductor chip of the 12-inch wafer so that the resin layer for embedding the sealing sheet was opposed.

다음으로, 진공 프레스 장치 (상품명 「VACUUM ACE」, 미카도 테크노스사 제조) 를 사용하여, 진공 압력 10 ㎩, 프레스 압력 0.5 ㎫, 프레스 온도 90 ℃, 프레스 시간 60 초로 열 프레스하였다. 그 후, 트리밍 나이프로 웨이퍼 에지로부터 비어져나온 수지를 절단하였다. 이에 따라, 평가용의 봉지체를 얻었다.Next, using a vacuum press apparatus (trade name "VACUUM ACE", manufactured by Mikado Technos Co., Ltd.), hot pressing was performed at a vacuum pressure of 10 Pa, a press pressure of 0.5 MPa, a press temperature of 90 占 폚 and a press time of 60 seconds. Thereafter, the resin evacuated from the edge of the wafer was cut with a trimming knife. Thus, a plug for evaluation was obtained.

(평탄성 평가) (Flatness evaluation)

제조한 실시예 및 비교예에 관련된 평가용의 봉지체의 두께를 10000 분의 1 의 리니어 게이지를 사용하여 랜덤하게 50 점 측정하였다. 가장 얇은 부분과 가장 두꺼운 부분의 두께의 차가 20 ㎛ 미만인 것을 ○, 20 ㎛ 이상인 것을 × 로 하였다. 평가 결과를 표 1 에 나타낸다.The thicknesses of the plugs for evaluation relating to the prepared examples and comparative examples were measured at random at 50 points using a linear gauge of 1/10000. And the difference between the thickness of the thinnest portion and the thickness of the thickest portion was less than 20 mu m was rated as &amp; cir &amp; and 20 mu m or more was evaluated as x. The evaluation results are shown in Table 1.

(매립성 평가) (Evaluation of Fillability)

제조한 실시예 및 비교예에 관련된 평가용의 봉지체를 자동 연마 장치 (BUEHLER 제조, Automet250 Ecomet250) 를 사용하여 연마하고, 단면을 관찰하였다. 칩 주변에 공극이 있는 경우를 ×, 공극이 없는 경우를 ○ 로 하였다. 결과를 표 1 에 나타낸다.The sticks for evaluation relating to the produced examples and comparative examples were polished by using an automatic polishing machine (Automet 250 Ecomet 250, manufactured by BUEHLER), and the cross section was observed. The case where voids were formed around the chip was denoted by x, and the case where no voids were denoted by o. The results are shown in Table 1.

(열경화 후의 매립용 수지층의 수지 흐름 평가) (Evaluation of resin flow in the resin layer for embedding after thermosetting)

제조한 실시예 및 비교예에 관련된 평가용의 봉지체를 수지면이 상면이 되도록 항온기에 넣고, 150 ℃ 에서 1 시간 경화시켰다. 그 후, 항온기로부터 꺼내어, 매립용 수지층의 수지가 웨이퍼 에지로부터 비어져나와 있는지 여부를 관찰하였다. 매립용 수지층의 수지가 웨이퍼 에지로부터 비어져나와 있는 경우를 ×, 비어져나와 있지 않고, 경화 전의 형상을 유지하고 있는 것을 ○ 로 하였다. 평가 결과를 표 1 에 나타낸다.The plugs for evaluation relating to the prepared examples and comparative examples were placed in a thermostat so that the resin surface was the upper surface and cured at 150 ° C for 1 hour. Thereafter, it was taken out from the thermostat and it was observed whether or not the resin of the resin layer for embedding was evacuated from the wafer edge. The case where the resin of the resin layer for embedding was evacuated from the edge of the wafer was indicated by X, and the case where it was not evacuated and the shape before curing was maintained was evaluated as &amp; cir &amp; The evaluation results are shown in Table 1.

(수지 연삭성 평가) (Evaluation of resin grindability)

제조한 실시예 및 비교예에 관련된 평가용의 봉지체를, 백 그라인드 장치 (장치명 「DGP8760」, 디스코사 제조) 로 두께 100 ㎛ 까지 연삭하였다. 백 그라인드 장치의 연삭 조건은, Z1 휠 회전수：3200 rpm, Z1 이송 속도：3 ㎛/초, Z1 척 회전수：200 rpm, Z2 휠 회전수：3200 rpm, Z2 전송 속도：0.4 ㎛/초, Z2 척 회전수：300 rpm 으로 하였다. 연삭 후, 칩 단면 (端面), 및, 수지 단면에 균열이나 크랙이 있는지 여부를 관찰하였다. 칩 단면 및 수지 단면에 균열이나 크랙이 관찰되지 않은 경우를 ○, 관찰된 경우를 × 로 하였다. 평가 결과를 표 1 에 나타낸다.The bag for evaluation according to the manufactured examples and the comparative example was ground to a thickness of 100 mu m with a back grind device (device name "DGP8760", Disco). The grinding conditions of the back grind apparatus were as follows: Z1 wheel rotation speed: 3200 rpm; Z1 transfer rate: 3 mu m / sec; Z1 chuck revolution speed: 200 rpm; Z2 wheel rotation speed: 3200 rpm; Z2 transfer speed: 0.4 mu m / Z2 Rotation speed of chuck: 300 rpm. After grinding, it was observed whether or not cracks and cracks were present on the end face of the chip and the resin cross-section. A case where cracks and cracks were not observed on the chip cross section and the resin cross section were evaluated as &amp; cir &amp; The evaluation results are shown in Table 1.

Figure pct00001
Figure pct00001

10, 40 : 봉지용 시트
20, 50 : 적층체
22 : 반도체 웨이퍼
23, 53 : 반도체 칩
28, 58 : 봉지체
29, 59 : 반도체 장치
60 : 임시 고정재10, 40: Sealing sheet
20, 50:
22: Semiconductor wafer
23, 53: Semiconductor chip
28, 58:
29, 59: Semiconductor device
60: temporary fixture

Claims (2)

반도체 칩이 지지체 상에 고정된 적층체를 준비하는 공정 A 와,
25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 10000 ㎩·s 이상인 경질층과 25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 50 ㎩·s ∼ 9000 ㎩·s 인 매립용 수지층을 갖는 봉지용 (封止用) 시트를 준비하는 공정 B 와,
상기 반도체 칩을 상기 봉지용 시트의 상기 매립용 수지층에 매립하고, 상기 반도체 칩이 상기 봉지용 시트에 매립된 봉지체를 형성하는 공정 C 와,
상기 공정 C 후, 상기 봉지용 시트를 열경화시키는 공정 D 를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.A step A of preparing a laminate in which the semiconductor chip is fixed on a support,
A hard layer having a lowest melt viscosity at 25 ° C to 200 ° C of 10000 Pa · s or more and a resin layer for embedding having a minimum melt viscosity at 25 ° C to 200 ° C of 50 Pa · s to 9000 Pa · s A step B of preparing a sheet for sealing (sealing)
A step C of embedding the semiconductor chip in the embedding resin layer of the encapsulating sheet to form a bag in which the semiconductor chip is embedded in the encapsulating sheet,
And a step (D) for thermally curing the sealing sheet after the step (C). 반도체 칩의 봉지에 사용하는 봉지용 시트로서,
25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 10000 ㎩·s 이상인 경질층과,
25 ℃ ∼ 200 ℃ 에 있어서의 최저 용융 점도가 50 ㎩·s ∼ 9000 ㎩·s 의 범위 내에 있는 매립용 수지층을 갖는 것을 특징으로 하는 봉지용 시트.A sealing sheet for sealing a semiconductor chip,
A hard layer having a minimum melt viscosity at 25 占 폚 to 200 占 폚 of 10000 Pa 占 퐏 or more,
And has a minimum melt viscosity at 25 占 폚 to 200 占 폚 within a range of 50 Pa · s to 9000 Pa 占 퐏.
KR1020167003669A 2013-08-01 2014-06-30 Production method for semiconductor device, and sealing sheet KR20160037934A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013160260A JP6066856B2 (en) 2013-08-01 2013-08-01 Semiconductor device manufacturing method and sealing sheet
JPJP-P-2013-160260 2013-08-01
PCT/JP2014/067389 WO2015015979A1 (en) 2013-08-01 2014-06-30 Production method for semiconductor device, and sealing sheet

Publications (1)

Publication Number Publication Date
KR20160037934A true KR20160037934A (en) 2016-04-06

Family

ID=52431520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167003669A KR20160037934A (en) 2013-08-01 2014-06-30 Production method for semiconductor device, and sealing sheet

Country Status (4)

Country Link
JP (1) JP6066856B2 (en)
KR (1) KR20160037934A (en)
TW (1) TWI619180B (en)
WO (1) WO2015015979A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170127363A (en) * 2016-05-11 2017-11-21 신에쓰 가가꾸 고교 가부시끼가이샤 Base-attached encapsulant for semiconductor encapsulation, semiconductor apparatus, and method for manufacturing semiconductor apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016182077A1 (en) * 2015-05-13 2016-11-17 三菱レイヨン株式会社 Sheet-molding compound and fiber-reinforced composite material
US10276403B2 (en) * 2016-06-15 2019-04-30 Avago Technologies International Sales Pe. Limited High density redistribution layer (RDL) interconnect bridge using a reconstituted wafer
JP6224188B1 (en) * 2016-08-08 2017-11-01 太陽インキ製造株式会社 Semiconductor encapsulant
JP6874350B2 (en) * 2016-12-06 2021-05-19 住友ベークライト株式会社 Resin sheet
JP2018160566A (en) * 2017-03-23 2018-10-11 三井化学東セロ株式会社 Underfill insulation film for gang bonding process
US11550186B2 (en) * 2018-05-24 2023-01-10 Dai Nippon Printing Co., Ltd. Encapsulant sheet for self-luminous display or encapsulant sheet for direct backlight, self-luminous display, and direct backlight
JP2021009937A (en) * 2019-07-01 2021-01-28 大日本印刷株式会社 Light emitting diode substrate with sealing member, display device, tiling display device, and sealing material sheet for light emitting diode substrate
CN112687639B (en) * 2020-12-28 2022-07-26 华进半导体封装先导技术研发中心有限公司 Burning loss prevention power SIP module packaging structure and packaging method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886292B1 (en) * 2003-09-09 2009-03-04 산요덴키가부시키가이샤 Semiconductor module and semiconductor device including circuit components, manufacturing method and display device thereof
JP2005123436A (en) * 2003-10-17 2005-05-12 Hitachi Chem Co Ltd Manufacturing method of multilayer printed wiring board
JP2007329162A (en) * 2006-06-06 2007-12-20 Kyocera Chemical Corp Electronic component device, manufacturing method thereof, and thermosetting resin sheet for sealing
JP5349432B2 (en) * 2010-09-06 2013-11-20 日東電工株式会社 Manufacturing method of electronic component device and resin composition sheet for sealing electronic component used therefor
JP5802400B2 (en) * 2011-02-14 2015-10-28 日東電工株式会社 Resin sheet for sealing, semiconductor device using the same, and method for manufacturing the semiconductor device
JP5972564B2 (en) * 2011-12-14 2016-08-17 デクセリアルズ株式会社 Connection method, connection structure, anisotropic conductive film, and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170127363A (en) * 2016-05-11 2017-11-21 신에쓰 가가꾸 고교 가부시끼가이샤 Base-attached encapsulant for semiconductor encapsulation, semiconductor apparatus, and method for manufacturing semiconductor apparatus

Also Published As

Publication number Publication date
JP6066856B2 (en) 2017-01-25
WO2015015979A1 (en) 2015-02-05
JP2015032647A (en) 2015-02-16
TW201513239A (en) 2015-04-01
TWI619180B (en) 2018-03-21

Similar Documents

Publication Publication Date Title
KR20160037934A (en) Production method for semiconductor device, and sealing sheet
TWI605082B (en) Sealing resin sheet, manufacturing method of electronic part package and electronic part package
KR20160045061A (en) Sheet for sealing and method for manufacturing semiconductor device
TWI616476B (en) Thermosetting resin sheet and method of manufacturing electronic component package
TWI709642B (en) Sealing sheet, sealing sheet with spacer, semiconductor device, and manufacturing method of semiconductor device
CN104946150A (en) Chip bonding film, chip bonding film with cutting sheet, semiconductor and making method thereof
US20170040287A1 (en) Electronic component device production method and electronic component sealing sheet
TW201513195A (en) Method for producing semiconductor package
US10128131B2 (en) Sealing sheet with separators on both surfaces, and method for manufacturing semiconductor device
WO2015037458A1 (en) Method for manufacturing semiconductor device
KR20170084016A (en) Sealing sheet and semiconductor device
WO2015015980A1 (en) Production method for semiconductor device
WO2015033867A1 (en) Method for manufacturing semiconductor device
WO2016117268A1 (en) Sealing sheet
US10074582B2 (en) Sealing sheet
WO2015053081A1 (en) Method for manufacturing semiconductor device
JP2015126060A (en) Semiconductor device manufacturing method

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid