KR20160022268A - 저잡음 증폭기를 위한 시스템 및 방법 - Google Patents

저잡음 증폭기를 위한 시스템 및 방법 Download PDF

Info

Publication number
KR20160022268A
KR20160022268A KR1020150116005A KR20150116005A KR20160022268A KR 20160022268 A KR20160022268 A KR 20160022268A KR 1020150116005 A KR1020150116005 A KR 1020150116005A KR 20150116005 A KR20150116005 A KR 20150116005A KR 20160022268 A KR20160022268 A KR 20160022268A
Authority
KR
South Korea
Prior art keywords
switch
coupled
circuit
lna
node
Prior art date
Application number
KR1020150116005A
Other languages
English (en)
Other versions
KR101699170B1 (ko
Inventor
빈프레드 바칼스키
니콜라이 일코브
다니엘 케레르
파울루 올리베이라
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20160022268A publication Critical patent/KR20160022268A/ko
Application granted granted Critical
Publication of KR101699170B1 publication Critical patent/KR101699170B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/213—A variable capacitor being added in the input circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/252—Multiple switches coupled in the input circuit of an amplifier are controlled by a circuit, e.g. feedback circuitry being controlling the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/421—Multiple switches coupled in the output circuit of an amplifier are controlled by a circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

일 실시예에 따르면, 회로는 입력 포트와 출력 포트 사이에 결합된 제1 신호 경로, 및 입력 포트와 출력 포트 사이에서 제1 신호 경로와 병렬로 결합된 제2 신호 경로를 포함한다. 제1 신호 경로는 입력 포트에 결합된 입력 노드를 갖는 저잡음 증폭기(LNA)를 포함하고, 제2 신호 경로는 입력 포트와 출력 포트에 결합된 스위치를 포함한다.

Description

저잡음 증폭기를 위한 시스템 및 방법{SYSTEM AND METHOD FOR A LOW NOISE AMPLIFIER}
본 발명은 일반적으로 전자 장치에 관한 것으로서, 특히 저잡음 증폭기를 위한 시스템 및 방법에 관한 것이다.
셀룰러 전화, GPS 수신기, 및 와이파이 이용 가능 노트북 및 태블릿 컴퓨터와 같은 무선 통신 시스템들과 함께 사용되는 전자 장치들은 일반적으로 아날로그 세계에 대한 인터페이스들을 갖는 신호 처리 시스템들을 포함한다. 그러한 인터페이스들은 송신된 전력을 수신하고, 수신된 전력을 아날로그 또는 디지털 신호 처리 기술들을 이용하여 복조될 수 있는 아날로그 또는 디지털 신호로 변환하는 유선 수신기 및 무선 수신기를 포함할 수 있다. 통상적인 무선 수신기 아키텍처는 안테나에 의해 수신될 수 있는 매우 작은 신호들을 증폭하고, 증폭된 신호를 후속 증폭 및/또는 신호 처리 스테이지들로 전달하는 저잡음 증폭기(low noise amplifier(LNA))를 포함한다. LNA에서 이득을 제공함으로써, 후속 이득 처리 스테이지들은 잡음에 영향을 받지 않게 되며, 따라서 더 낮은 시스템 잡음 값을 가능하게 한다.
LNA 회로는 일반적으로 적어도 하나의 트랜지스터 및 입력 매칭 네트워크를 포함한다. 인덕터 및 커패시터와 같은 하나 이상의 수동형 장치로 구성될 수 있는 입력 매칭 네트워크의 목적은 안테나, 필터, RF 스위치 또는 다른 회로와 같은 이전 스테이지에 임피던스 매치 및/또는 잡음 매치를 제공하는 것이다. LNA 구현들은 출력 매칭 네트워크, 바이어스 네트워크 및 다른 회로 구조들도 포함할 수 있다.
일 실시예에 따르면, 회로는 입력 포트와 출력 포트 사이에 결합된 제1 신호 경로, 및 입력 포트와 출력 포트 사이에서 제1 신호 경로와 병렬로 결합된 제2 신호 경로를 포함한다. 제1 신호 경로는 입력 포트에 결합된 입력 노드를 갖는 저잡음 증폭기(LNA)를 포함하고, 제2 신호 경로는 입력 포트와 출력 포트 사이에 결합된 스위치를 포함한다.
이제, 본 발명 및 그의 장점들의 더 완전한 이해를 위해, 첨부 도면들과 관련하여 해석되는 아래의 설명들을 참조한다. 도면들에서:
도 1a-1d는 일 실시예의 LNA 모듈을 나타낸다.
도 2a-2b는 일 실시예의 LNA 모듈의 S 파라미터들의 그래프들을 나타낸다.
도 3a-3b는 일 실시예의 조정 가능 커패시터 및 대응하는 용량 대 입력 코드의 그래프를 나타낸다.
도 4는 다른 실시예의 LNA 모듈을 나타낸다.
도 5는 추가 실시예의 LNA 모듈을 나타낸다.
도 6은 다른 실시예에 따른 LNA 모듈을 나타낸다.
도 7은 추가 실시예에 따른 LNA 모듈을 나타낸다.
도 8은 입력 선택 스위치를 갖는 일 실시예의 LNA 모듈을 나타낸다.
도 9는 실시예의 LNA 모듈에서 사용될 수 있는 RF 선택 스위치를 나타낸다.
도 10은 일 실시예의 RF 시스템을 나타낸다.
도 11은 일 실시예의 방법의 흐름도를 나타낸다.
달리 표시되는 않는 한, 일반적으로 상이한 도면들 내의 대응하는 번호들 및 부호들은 대응하는 요소들을 지시한다. 도면들은 바람직한 실시예들의 관련 양태들을 명확하게 나타내도록 도시되며, 반드시 축척에 따라 도시되지는 않는다. 소정의 실시예들을 더 명확하게 나타내기 위해, 동일 구조, 재료 또는 공정 단계의 변형들을 표시하는 문자가 도면 번호에 이어질 수 있다.
아래에서는 현재 바람직한 실시예들의 실시 및 이용이 상세히 설명된다. 그러나, 본 발명은 다양한 특정 상황들에서 구현될 수 있는 많은 이용 가능한 발명의 개념들을 제공한다는 것을 이해해야 한다. 설명되는 특정 실시예들은 본 발명을 실시 및 이용하기 위한 구체적인 방법들을 예시할 뿐이며, 본 발명의 범위를 한정하지 않는다.
본 발명은 특정 상황에서의 바람직한 실시예들, 즉 적어도 2개의 신호 경로: LNA를 이용하는 제1 신호 경로 및 LNA를 바이패스하는 제2 신호 경로를 갖는 저잡음 증폭기(LNA)를 위한 시스템 및 방법과 관련하여 설명될 것이다. 제1 신호 경로는 예를 들어 저레벨 RF 신호가 안테나에 의해 제공되고 저레벨 RF 신호를 분해하기 위해 저잡음 증폭을 필요로 하는 RF 시스템에서 사용될 수 있다. 제2 신호 경로는 예를 들어 안테나가 LNA 없이 분해되기에 충분한 높은 신호 레벨을 갖는 RF 신호를 수신하는 RF 시스템에서 사용될 수 있다.
그러한 시스템의 일례는 다양한 신호 강도 환경들에서 동작할 수 있는 셀룰러 전화이다. 예를 들어, 셀룰러 전화가 지방 간선 도로 상에 있는 것과 같이 기지국으로부터 상당히 멀리 있을 때, 수신 신호는 약할 수 있으며, LNA를 갖는 제1 신호 경로가 약한 수신 신호를 분석하는 데 사용될 수 있다. 한편, 셀룰러 전화가 기지국에 인접하거나 다수의 마이크로셀을 갖는 환경 내에 있을 때, 수신 신호는 매우 강하며, LNA를 이용하지 않고도 수신되기에 충분한 신호 대 잡음비(SNR)를 가질 수 있다. 일부 예들에서, 이러한 신호는 LNA를 혹사할 만큼 충분히 강할 수도 있다. 그런 경우, LNA를 바이패스하는 제2 신호 경로가 사용될 수 있다. 일부 실시예들에서, LNA는 절전을 위해 셧다운되거나 저전력 모드로 배치될 수 있다.
일 실시예에서, 회로로부터 LNA를 완전히 제거하는 것이 아니라 LNA는 바이패스된다. 예를 들어, 일부 실시예들에서, 직렬 스위치들의 저항에 의해 유발되는 감쇠로 인한 시스템 내의 추가 잡음을 방지하기 위해 어떠한 스위치도 LNA와 직렬로 직접 결합되지 않는다. 그러한 실시예들에서, LNA의 입력 및 출력은 LNA 내로 누설되는 모듈 입력 신호들에 의해 유발되는 왜곡을 방지하기 위해 AC 접지에 결합될 수 있다. 그러나, 일부 실시예들에서, 바이패스되는 신호 경로로부터 LNA를 분리하기 위해 스위치가 LNA의 출력과 직렬로 결합될 수 있다. 다양한 실시예들에서, 직렬 출력 스위치의 잡음 기여는 시스템의 잡음 값에 무시 가능한 효과를 가질 수 있는데, 그 이유는 LNA의 이득이 직렬 출력 스위치에 우선하기 때문이다.
일부 실시예들에서, 바이패스 스위치는 LNA의 출력으로부터 LNA의 입력으로의 용량 결합을 방지하기 위해 "T" 스위칭 네트워크를 이용하여 구현된다. 그러한 "T" 네트워크를 이용하여, LNA의 출력으로부터 LNA의 입력으로의 피드백 경로를 감쇠시킴으로써, LNA의 안정성이 개선될 수 있다. 일부 실시예들에서, 1보다 큰 안정성 팩터가 달성될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 LNA 모듈(100)을 나타낸다. 도시된 바와 같이, LNA 모듈(100)은 2개의 신호 경로: 매칭 네트워크(106) 및 LNA 회로(108)를 통해 입력 단자(RFIN)로부터 시작하여 스위치(116)를 통해 출력 단자(RFOUT)에 이르는 제1 신호 경로; 및 바이패스 스위치(111)를 통해 입력 단자(RFIN)로부터 시작하여 출력 단자(RFOUT)에 이르는 제2 신호 경로를 갖는다. 도시된 바와 같이, 바이패스 스위치(111)는 입력 단자(RFIN)과 출력 단자(RFOUT) 사이에 직렬로 결합된 스위치들(110, 112)은 물론, "T" 구성에서 스위치들(110, 112) 사이의 중간 노드와 접지 사이에 결합된 스위치(114)도 포함한다. 바이패스 스위치(111)가 닫힐 때, 스위치들(110, 112)은 턴온되고, 스위치(114)는 턴오프된다. 바이패스 스위치(111)가 열릴 때, 스위치들(110, 112)은 턴오프되고, 스위치(114)는 턴온된다. 대안 실시예들에서, 바이패스 스위치(111)는 이 분야에 공지된 다른 바이패스 스위치 구성들을 이용하여 구현될 수 있다. 일 실시예에서, 제1 신호 경로는 저신호 조건들에서 사용될 수 있으며, 제2 신호 경로는 고신호 조건들에서 사용될 수 있다.
일 실시예에서, (LNA를 포함하는) 제1 신호 경로는 도 1b에 도시된 바와 같이 스위치들(114, 116)을 닫고, 스위치들(110, 112, 118, 122)을 개방함으로써 활성 모드에서 선택된다. 스위치들(110, 112)을 개방함으로써, 입력 단자(RFIN)로부터 출력 단자(RFOUT)로의 바이패스 신호 경로가 열리고/열리거나, 고임피던스 상태로 배치되며, 따라서 입력 단자(RFIN)로부터 출력 단자(RFOUT)로의 직접적인 신호 전달이 방지된다. LNA 회로(108) 내의 LNA(120)의 안정성을 악화시킬 수 있는 스위치(110) 및 스위치(112)의 기생 피드스루 용량을 접지시키기 위해 스위치(114)가 닫힌다. LNA(120)의 출력으로부터 출력 단자(RFOUT)로의 신호 경로를 허용하기 위해 스위치(116)를 닫음으로써 제1 신호 경로가 활성화된다. LNA(120)의 입력 및 출력이 접지되는 것을 방지하기 위해 스위치들(122, 118)이 열린다.
일 실시예에서, 제1 신호 경로는 매칭 네트워크(106), LNA 회로(108) 및 스위치들(116, 118)을 포함한다. 매칭 네트워크(106)는 조정 가능 커패시터(130)와 연계하여 활성 모드 동안 LNA 회로(108)의 입력에 대한 조정 가능 임피던스 매치를 제공하는 것은 물론, 제2 신호 경로가 활성화되는 바이패스 모드 동안 입력 단자(RFIN)로부터 출력 단자(RFOUT)로의 조정 가능 임피던스 매치도 제공한다. 매칭 네트워크(106)는 직렬 인덕터(126) 및 션트 인덕터(128)를 포함한다. 일 실시예에서, 입력 매칭은 병렬 튜닝 가능 용량(130), 옵션인 병렬 인덕턴스(128), 직렬 인덕턴스(126) 및 직렬 커플링 커패시터(124)를 이용하여 달성된다. 인덕터들(126, 128) 각각은 약 5 nH 내지 약 20 nH 사이의 값을 갖는다. 대안 실시예들에서, 이 분야에 공지된 다른 컴포넌트 범위들 및/또는 다른 매칭 네트워크 기술들이 특정 응용 및 그의 사양들에 따라 사용될 수 있다. LNA 회로(108)는 LNA(120), 커플링 커패시터(124) 및 션트 스위치(122)를 포함한다. LNA(120)는 이 분야에 공지된 LNA 아키텍처들을 이용하여 구현될 수 있다. 일 실시예에서, LNA는 바이폴라 접합 트랜지스터를 이용하여 구현된다. 대안으로서, CMOS 및 pHEMT 트랜지스터들과 같은, 그러나 이에 한정되지 않는 다른 타입의 트랜지스터들이 이용될 수 있다.
일 실시예에서, LNA 모듈(100)의 동작 모드는 스위치들(110, 112, 114, 116, 118, 122)의 상태는 물론, 조정 가능 커패시터(130)의 상태도 제어하는 스위치 로직(101)에 제어 버스(CTL)를 통해 디지털 제어 신호를 제공함으로써 선택될 수 있다. 제어 버스(CTL)는 병렬 디지털 인터페이스 및/또는 직렬 디지털 인터페이스, 예를 들어 SPI, IIC, RFFE 또는 다른 직렬 인터페이스 표준을 이용하여 구현될 수 있다. 그러한 실시예들에서, 스위치 로직(101)은 또한 적절한 디지털 인터페이스 회로는 물론, LNA 모듈(100) 상의 다양한 스위치들 및 조정 가능 컴포넌트들을 제어 버스(CTL)로부터 수신된 데이터에 기초하여 그들의 적절한 상태로 배치하는 디코딩 로직도 포함한다. 일부 실시예들에서, 모드 선택은 신호 핀을 통해 어드레스 가능하게 수행될 수 있는 반면, 조정 가능 커패시터(130)의 설정은 디지털 워드를 이용하여 어드레스 가능하거나, 이들의 다른 조합들이 가능하다. 본 발명의 대안 실시예들에서, 비표준 디지털 인터페이스들이 사용될 수 있다.
일 실시예에서, 튜닝 및 스위칭 네트워크(104)가 제1 집적 회로 상에 구현될 수 있고, LNA 회로(108)가 제2 집적 회로 상에 구현될 수 있고, 매칭 네트워크(106)가 개별 수동 컴포넌트들을 이용하여 구현될 수 있으며, 이들 모두는 캐리어 기판 상에 그리고/또는 물리 모듈 또는 패키지 내에 배치된다. 일부 실시예들에서, 튜닝 및 스위칭 네트워크(104)를 포함하는 제1 집적 회로는 CMOS 프로세스에서 제조될 수 있는 반면, LNA 회로(108)를 포함하는 제2 집적 회로는 고속 바이폴라 및/또는 BiCMOS 프로세스에서 제조될 수 있다. 본 발명의 대안 실시예들에서, LNA 모듈(100)은 다르게 분할될 수 있으며, 각각의 컴포넌트는 상이한 프로세스들에서 제조될 수 있다.
일 실시예에서, 스위치들(110, 112, 114, 116, 118, 122)은 이 분야에 공지된 RF 스위치들, 예를 들어 CMOS, PHEMT 또는 다른 기술들을 이용하여 제조된 적층 및/또는 직렬 트랜지스터들을 이용하는 스위치들을 이용하여 제조될 수 있다.
도 1c는 LNA(120)가 바이패스되는 바이패스 모드에서의 LNA 모듈(100)을 나타낸다. 도시된 바와 같이, 입력 단자(RFIN)와 출력 단자(RFOUT) 사이의 신호 경로를 허용하기 위해, 스위치들(110, 112)이 닫히고, 스위치(114)가 열린다. 게다가, LNA(120)를 포함하는 신호 경로가 비활성화된다. 일 실시예에서, LNA는 LNA(120)의 입력을 접지시키기 위해 스위치(112)를 닫음으로써 비활성화된다. 대안으로서, 스위치(112) 대신에 또는 그에 더하여 이 분야에 공지된 다른 방법들을 이용하여 LNA(120)를 비활성화하고/하거나 디스에이블할 수 있다. 도시된 실시예에서, 스위치(112)의 폐쇄는 또한 LNA(120)가 입력 단자(RFIN)에서의 강한 RF 신호에 의해 활성화되는 것을 방지한다. 더욱이, 스위치(122)는 직렬 LC 탱크를 형성하는 인덕터(126) 및 커플링 커패시터(124)를 접지에 접속한다. 커플링 커패시터(124)가 큰 값을 가질 때, 결과적인 직렬 LC 탱크는 RF 대역의 유도성 임피던스를 제공한다. 이러한 유도성 임피던스는 인덕터(128)와 병렬로 효과적으로 접속되며, 일부 실시예들에서는 조정 가능 커패시터(130)의 잔여 용량을 보상할 수 있다. 스위치(118)는 LNA(120)의 출력을 접지에 단락시켜, LNA(120)의 유도성 출력 임피던스와 직렬인 개방된 스위치(116)의 기생 용량으로 인한 공진들을 방지한다.
일 실시예에서 LNA 모듈(100)은 약 700 MHz 내지 약 2.7GHz의 주파수들에서 동작하도록 구성되지만, 대안 실시예에서 LNA 모듈은 이러한 주파수 범위 밖에서 동작하도록 구성될 수 있다. 일부 실시예들에서, LNA(120)는 LNA 모듈(100)이 바이패스 모드에 있을 때 셧오프되고/되거나 저전력 모드로 배치될 수 있다. 바이패스 모드에서 LNA 모듈(100)을 셧다운시킴으로써, 전력이 절약될 수 있다. 예를 들어, 일부 실시예들에서, LNA(120)는 약 2 mA 내지 약 10 mA의 전류를 소비할 수 있다. 그러나, 바이패스 모드에서, 다양한 스위치들은 일례에서 약 60 μA를 소비할 수 있으며, 따라서 바이패스 모드에 있는 동안에 LNA 모듈(100)에 의해 소비되는 전류의 양을 상당히 줄일 수 있다. 그러나, 다른 실시예들에서 LNA(120)는 2 mA 내지 10 mA의 범위 밖의 전류를 소비할 수 있으며, 모듈은 60 μA보다 많거나 적게 소비할 수 있다는 것을 이해해야 한다.
대안 실시예에서, 스위치(110)는 튜닝 및 스위칭 네트워크(154)를 갖는 대안 실시예의 LNA 모듈(150)을 나타내는 도 1d에 도시된 바와 같이 매칭 네트워크(106)를 통해 입력 단자(RFIN)에 결합될 수 있다. 도시된 바와 같이, 스위치(110)는 도 1a의 실시예에 도시된 바와 같은 입력 단자(RFIN) 대신에 매칭 네트워크(106)와 LNA 회로(108) 사이에 결합된다.
도 2a는 도 1a에 도시된 실시예의 LNA 모듈(100)과 관련하여 LNA(120)를 포함하는 신호 경로가 선택되는 활성 모드 동안의 입력 반환 손실(S11)을 나타내는 스미스 차트 및 순방향 전송 파라미터(S21)의 그래프를 도시한다. 도시된 바와 같이, S11은 1.8GHz의 주파수에서 거의 매칭되며, S21은 1.8GHz에서 약 16dB의 대응하는 이득을 갖는다. 일 실시예에서, 이러한 매치의 품질은 제어 버스(CTL)를 통해 조정 가능 커패시터(130)의 값을 조정함으로써 튜닝 또는 조정될 수 있다.
도 2b는 LNA(120)를 포함하는 신호 경로가 선택 해제되고, RF 신호가 스위치들(110, 112)을 통해 입력 단자(RFIN)로부터 출력 단자(RFOUT)로 라우팅되는 바이패스 모드 동안의 입력 반환 손실(S11)을 나타내는 스미스 차트 및 순방향 전송 파라미터(S21)의 그래프를 도시한다. 도시된 바와 같이, S11은 1.8GHz의 주파수에서 거의 매칭되며, S21은 1.8GHz에서 약 -0.8dB의 대응하는 이득을 갖는다. 일 실시예에서, 이러한 매치의 품질은 또한 제어 버스(CTL)를 통해 조정 가능 커패시터(130)의 값을 조정함으로써 바뀌거나 조정될 수 있다. 일부 실시예들에서, 조정 가능 커패시터(130)는 활성 모드에서 바이패스 모드에서와 다른 값을 갖도록 조정될 수 있다.
도 3a는 조정 가능 커패시터(130)를 구현하는 데 사용될 수 있는 본 발명의 일 실시예에 따른 조정 가능 커패시터(200)를 나타낸다. 도시된 바와 같이, 조정 가능 커패시터(200)는 스위칭 트랜지스터들(202, 204, 206, 208)은 물론, 커패시터들(210, 212, 214)도 포함한다. 스위칭 트랜지스터들(202, 204, 206, 208)은 도시된 바와 같이 CMOS 트랜지스터들을 이용하여 또는 PM0S, 바이폴라 및 pHEMT와 같은, 그러나 이에 한정되지 않는 다른 장치 타입들에 의해 구현될 수 있다. 조정 가능 커패시터(200)의 용량은 제어 신호들(S0, S1, S2, S3)을 통해 트랜지스터들(202, 204, 206, 208)을 다양한 조합들로 각각 턴온 및 턴오프시킴으로써 선택된다. 하나의 특정 실시예에서, 최소 용량은 오프 상태의 트랜지스터(202)의 기생 용량에 의해 구현되는 바와 같이 약 0.2pF이고, 최대 용량은 조정 가능 커패시터(200) 내의 다른 컴포넌트들의 다양한 기생 용량들과 관련하여 커패시터(214)에 의해 구현되는 바와 같이 약 2.5pF이다. 일 실시예에서, 트랜지스터(204)는 약 0.4pF의 기생 용량을 갖고, 트랜지스터(206)는 약 0.4pF의 기생 용량을 갖고, 트랜지스터(208)는 약 0.5pF의 기생 용량을 갖는다. 커패시터들(210, 212, 214)의 값들은 각각 약 0.4pF, 0.8pF 및 2.4pF이다. 조정 가능 커패시터(200)의 토폴로지 및 대응하는 값들은 많은 가능한 실시예의 조정 가능 커패시터의 일례일 뿐이라는 것을 이해해야 한다. 본 발명의 대안 실시예들에서는, 특정 응용 및 그의 사양들에 따라 다른 값들 및/또는 토폴로지들이 사용될 수 있다.
도 3b는 도 3a에 도시된 조정 가능 커패시터(200)에 대응하는 시뮬레이션된 용량 대 용량 설정의 그래프를 나타낸다. 각각의 용량 설정은 제어 신호들(S0, S1, S2, S3)의 상태에 대응한다. 예를 들어, S3이 최상위 비트(MSB)이고, S0이 최하위 비트(S0)인 실시예들에서, 0의 코드는 모든 신호들(S0, S1, S2, S3)이 로우 상태인 것에 대응하고, 15의 코드는 모든 신호들(S0, S1, S2, S3)이 하이 상태인 것에 대응하며, 9의 코드는 S0 및 S3이 하이 상태이고 S1 및 S2가 로우 상태인 것에 대응한다. 도시된 바와 같이, 조정 가능 커패시터(200)의 용량의 전체 값은 코드 0에서의 약 0.3pF 내지 코드 15에서의 약 2.5pF의 범위에 걸친다. 코드 14는 약 9pF의 용량에 대응한다.
도 4는 본 발명의 다른 실시예에 따른 LNA 모듈(300)을 나타낸다. LNA 모듈(300)은 LNA 회로(302) 내의 스위치(22)가 LNA(120)와 동일한 커플링 커패시터 쪽에 결합되는 것이 아니라 커플링 커패시터(124)를 통해 LNA(120)의 입력 노드에 결합된다는 점 외에는 도 1a에 도시된 LNA 모듈(100)과 유사하다. 일부 실시예들에서, 스위치(122) 및 커플링 커패시터(124)의 배치는 입력 매치의 품질 팩터(Q)를 개선할 수 있는데, 그 이유는 커플링 커패시터(124)가 바이패스 모드에서 스위치(122)와 직렬이 아니기 때문이다.
도 5는 본 발명의 추가 실시예에 따른 LNA 모듈(320)을 포함하는 LNA 시스템(330)을 나타낸다. LNA 모듈(320)은 션트 인덕터(128)가 매칭 네트워크(306)로부터 제거되고, 추가 션트 인덕터(328)가 출력 단자(RFOUT)와 접지 사이에 결합된다는 점 외에는 LNA 모듈(300)과 유사하다. 여기서, 조정 가능 커패시터(130) 및 인덕터(126)는 활성 모드에서 입력 매치를 제공하도록 의존되며, 조정 가능 커패시터(130), 인덕터(126) 및 인덕터(328)는 바이패스 모드에서 입력 매치를 제공하도록 의존된다. 일 실시예에서, 인덕터(328)는 약 5 nH 내지 약 18 nH의 인덕턴스를 갖는다. 대안으로서, 이러한 범위 밖의 인덕턴스들이 특정 응용 및 그의 사양들에 따라 사용될 수 있다.
도 6은 본 발명의 추가 실시예에 따른 LNA 모듈(340)을 포함하는 LNA 시스템(350)을 나타낸다. LNA 모듈(340)은 션트 인덕터(328)가 출력 단자(RFOUT)와 LNA(120)의 출력 사이에 결합되도록 LNA(120)의 출력에 접속된 여분의 출력 단자의 추가 외에는 LNA 모듈(330)과 유사하다. 바이패스 모드 동안 스위치(118)는 인덕터(328)의 한 단부를 접지에 접속하는 반면, 활성 모드에서 스위치(116)는 인덕터(328)를 단락시킨다.
도 7은 본 발명의 추가 실시예에 따른 LNA 모듈(340)을 포함하는 LNA 시스템(360)을 나타낸다. 도시된 바와 같이, 추가 인덕터(362)가 LNA(120)의 출력 노드와 접지 사이에 결합된다. 따라서, 활성 모드 동안, 스위치(116)는 인덕터(328)를 단락시키고, 인덕터(362)는 LNA(120)에 의해 출력 매칭을 위해 사용된다. 바이패스 모드 동안, 스위치(118)는 인덕터(362)를 단락시키며, 인덕터(328)로 하여금 출력 단자(RFOUT)와 집지 사이에 결합되게 한다.
도 8은 본 발명의 다른 실시예에 따른 LNA 모듈(370)을 나타낸다. LNA 모듈(374)은 n개의 입력 단자(RFIN1, RFIN2, RFIN3 및 RFIN4 내지 RFINn) 사이에서 선택하는 선택 스위치(376)의 추가 외에는 도 4에 도시된 LNA 모듈(300)과 유사하다. 일 실시예에서, 선택 스위치(376)에 의해 선택되는 입력 단자들의 수(n)는 2 이상의 임의의 수일 수 있다. 선택 스위치(376)는 이 분야에 공지된 RF 선택 스위치 아키텍처들을 이용하여 구현될 수 있다. 일 실시예에서, 조정 가능 커패시터(130)는 어느 입력 단자(RFIN1, RFIN2, RFIN3, RFIN4 내지 RFINn)가 선택되는지에 따라 상이하게 튜닝될 수 있다.
다양한 LNA 모듈 블록들의 분할은 대안 실시예들에서 다르게 분할될 수 있다는 것을 이해해야 한다. 예를 들어, 하나의 대안 실시예에서, LNA 모듈은 선택 스위치(376)를 포함할 수 있지만, 도 5-7에 도시된 단일 직렬 인덕터 매칭 네트워크(306)를 사용하고/하거나, 스위치(122)가 커플링 커패시터(124)를 통해 입력 단자(RFIN)에 접속되는 (즉, 커플링 커패시터(124) 및 스위치(122)의 위치들이 반전되는) LNA 회로(108)를 사용할 수 있다. 더욱이, 실시예들의 상이한 조합들은 도 5-7에 도시된 바와 같은 추가적인 외부 매칭 인덕터들을 다양한 상이한 매칭 네트워크들, LNA 회로들 및 선택 스위치들과 함께 사용할 수 있다.
도 9는 선택 스위치(376)를 구현하는 데 사용될 수 있는 전통적인 RF 스위치(400)를 나타낸다. 도시된 바와 같이, 각각의 병렬 RF 스위칭 네트워크(402, 404, 406)는 직렬 RF 스위치(410), 션트 RF 스위치(412) 및 스위치 구동기(414)를 포함한다. 동작 동안, 구동기(414)가 직렬 RF 스위치(410)를 턴온하고, 션트 RF 스위치(412)를 턴오프할 때, 선택된 RF 경로가 형성된다. 또한, 직렬 RF 스위치(410)를 턴오프하고, 션트 RF 스위치(412)를 턴온함으로써, RF 경로가 선택 해제된다. 예를 들어, RF 스위칭 네트워크(402)에서 RF 스위치(410)를 활성화하고 RF 스위치(412)를 비활성화하는 동시에 RF 스위칭 네트워크들(404, 406)에서 RF 스위치(410)를 비활성화하고 RF 스위치(412)를 활성화함으로써, 입력 RF1이 선택될 수 있다. 또한, RF 스위칭 네트워크(404)에서 RF 스위치(410)를 활성화하고 RF 스위치(412)를 비활성화하는 동시에 RF 스위칭 네트워크들(402, 406)에서 RF 스위치(410)를 비활성화하고 RF 스위치(412)를 활성화함으로써, 입력 RF2가 선택될 수 있다.
각각의 RF 스위치(410), 412)는 서로 직렬 접속된 다수의 트랜지스터(420)를 이용하여 구현된다. 각각의 트랜지스터(420)의 소스 및 드레인은 저항기(425)를 이용하여 바이어스되며, 각각의 트랜지스터(420)의 게이트는 직렬 게이트 저항기(422)를 갖는다. 도시된 바와 같이, 고전압에 견디기 위해 트랜지스터들(420)이 적층된다. 적층되는 트랜지스터들의 수는 사용되는 특정 반도체 기술 및 예상되는 동작 환경에 따라 다를 수 있다. RF 스위치(400)는 선택 스위치(376)를 구현하는 데 사용될 수 있는 많은 예시적인 선택 스위치 중 하나라는 것을 이해해야 한다.
도 10은 본 발명의 일 실시예에 따른 RF 시스템(500)을 나타낸다. 도시된 바와 같이, RF 시스템(500)은 적어도 본 명세서에서 설명되는 임의의 실시예에 따라 구현될 수 있는 실시예의 LNA 모듈(504)을 통해 RF 수신기(506)에 결합되는 안테나(502)를 포함한다. 바이패스 및 매칭 제어기(508)는 RF 수신기(506) 또는 다른 제어기로부터의 입력에 기초하여 LNA 모듈(504)에 모드 선택 및 조정 가능 용량 선택 데이터를 제공하도록 구성된다. 예를 들어, RF 수신기(506)가 안테나(502)로부터의 입력 신호가 하이 레벨에 있다는 것을 검출할 때, 이 RF 수신기는 바이패스 모드를 선택하도록 바이패스 및 매칭 제어기(508)에 지시할 수 있다. 게다가, 508은 또한 예를 들어 안테나(502)와 RF 수신기(506) 사이의 매치를 최적화하기 위해 다양한 모드들에서 조정 가능 커패시터(130)에 대한 적절한 설정들을 선택할 수 있다. 일부 실시예들에서, 조정 가능 커패시터(130)에 대한 선택 설정은 LNA 모듈(504) 상의 메모리에 저장될 수 있다.
도 11은 입력 포트와 출력 포트 사이에 결합된 제1 신호 경로 및 제1 신호 경로와 병렬로 결합된 제2 신호 경로를 포함하는 LNA 모듈의 동작과 관련된 실시예의 방법(600)의 흐름도를 나타낸다. 제1 신호 경로는 커플링 커패시터를 통해 입력 포트에 결합된 입력 노드를 저잡음 증폭기(LNA), LNA의 입력 노드에 결합된 제1 부하 경로 단자 및 제1 기준 노드에 결합된 제2 부하 경로 단자를 갖는 제1 스위치, LNA의 출력 노드와 출력 포트 사이에 결합된 제2 스위치, 및 LNA의 출력 노드와 제1 기준 노드 사이에 결합된 제3 스위치를 포함한다. 제2 신호 경로는 입력 포트와 제1 중간 노드 사이에 결합된 제4 스위치, 제1 중간 노드와 출력 포트 사이에 결합된 제5 스위치, 및 제1 중간 노드와 제1 기준 노드 사이에 결합된 제6 스위치를 포함한다.
방법의 단계 602에서, LNA 모듈이 LNA가 활성화되는 활성 모드에서 또는 바이패스 모드에서 동작해야 하는지를 판단한다. LNA 모듈이 활성 모드에서 동작해야 하는 것으로 판단되는 경우, 단계 604에서 제2 및 제6 스위치들이 턴온되며, 단계 606에서 제4 및 제5 스위치들이 턴오프된다. 한편, LNA 모듈이 바이패스 모드에서 동작해야 하는 것으로 판단되는 경우, 단계 608에서 제2 및 제6 스위치들이 턴오프되며, 단계 610에서 제1, 제3, 제4 및 제5 스위치들이 턴온된다.
일 실시예에 따르면, 회로는 입력 포트와 출력 포트 사이에 결합된 제1 신호 경로, 및 입력 포트와 출력 포트 사이에 제1 신호 경로와 병렬로 결합된 제2 신호 경로를 포함한다. 제1 신호 경로는 입력 포트에 결합된 입력 노드를 갖는 저잡음 증폭기(LNA), 및 LNA의 입력 노드에 결합된 제1 부하 경로 단자 및 제1 기준 노드에 결합된 제2 부하 경로 단자를 갖는 제1 스위치를 포함한다. 제2 신호 경로는 입력 포트와 제1 중간 노드 사이에 결합된 제2 스위치, 제1 중간 노드와 출력 포트 사이에 결합된 제3 스위치, 및 제1 중간 노드와 제1 기준 노드 사이에 결합된 제4 스위치를 포함한다. 제1 기준 노드는 접지 노드일 수 있고/있거나, 회로는 복수의 입력 단자를 입력 포트에 결합하는 단일 폴 다중 스로(SPMT) 스위치를 더 포함할 수 있다.
회로는 활성 모드에서 제4 스위치를 턴온하고, 제1 스위치, 제2 스위치 및 제3 스위치를 턴오프하여 제1 신호 경로를 활성화하고 제2 신호 경로를 비활성화함으로써 회로를 동작시키도록 구성되는 제어 회로를 더 포함할 수 있다. 제어 회로는 바이패스 모드에서 제4 스위치를 턴오프하고, 제1 스위치, 제2 스위치 및 제3 스위치를 턴온하여 제2 신호 경로를 활성화하고 제1 신호 경로를 비활성화함으로써 회로를 더 동작시킬 수 있다. 일 실시예에서, 회로는 LNA의 출력 노드와 출력 포트 사이에 결합된 제5 스위치 및/또는 LNA의 출력 노드와 제1 기준 노드 사이에 결합된 제6 스위치를 더 포함한다. 따라서, 제어 회로는 활성 모드에서 제4 스위치 및 제5 스위치를 턴온하고, 제1 스위치, 제2 스위치, 제3 스위치 및 제6 스위치를 턴오프하여 제1 신호 경로를 활성화하고 제2 신호 경로를 비활성화하며, 바이패스 모드에서 제4 스위치 및 제5 스위치를 턴오프하고, 제1 스위치, 제2 스위치, 제3 스위치 및 제6 스위치를 턴온하여 제2 신호 경로를 활성화하고 제1 신호 경로를 비활성화하도록 더 구성될 수 있다.
일 실시예에서, 커플링 커패시터가 제1 스위치의 제1 부하 경로 단자와 LNA의 입력 노드 사이에 결합된다. 일부 실시예들에서, 제1 스위치의 제1 부하 경로 단자는 커플링 커패시터를 통해 입력 포트에 결합된다.
일 실시예에서, 회로는 입력 포트와 LNA의 입력 노드 사이에 결합된 매칭 네트워크를 더 포함한다. 회로는 입력 노드에 결합된 조정 가능 커패시터를 더 포함할 수 있다. 이러한 조정 가능 커패시터는 제1 커패시터, 제1 커패시터와 직렬로 결합된 복수의 스위치 및 복수의 스위치 중 하나와 병렬로 결합된 커패시터를 포함할 수 있다. 매칭 네트워크는 입력 포트에 결합된 직렬 인덕터 및/또는 션트 인덕터를 포함할 수 있다. 일부 실시예들에서, 회로는 출력 포트에 결합된 션트 인덕터 및/또는 제2 스위치와 병렬로 결합된 제1 인덕터를 포함할 수 있다. LNA의 출력 노드와 제1 기준 노드 사이에 결합된 제2 인덕터도 포함될 수 있다.
일 실시예에서, 매칭 네트워크는 입력 포트에 결합된 입력 노드 및 제2 스위치에 그리고 LNA의 입력 노드에 결합된 출력 노드를 포함할 수 있다. 대안으로서, 매칭 네트워크는 입력 포트에 그리고 제2 스위치에 결합된 입력 노드 및 LNA의 입력 노드에 결합된 출력 노드를 포함할 수 있다.
추가 실시예에 따르면, 회로는 입력 포트와 출력 포트 사이에 결합된 제1 신호 경로 및 제1 신호 경로와 병렬로 결합된 제2 신호 경로를 포함한다. 제1 신호 경로는 입력 포트에 결합된 입력 노드를 갖는 저잡음 증폭기(LNA), 및 LNA의 입력 노드에 결합된 제1 부하 경로 단자를 갖는 제1 스위치를 포함한다. 제2 신호 경로는 입력 포트와 제1 중간 노드 사이에 결합된 제2 스위치, 제1 중간 노드와 출력 포트 사이에 결합된 제3 스위치, 및 제1 중간 노드와 제1 기준 노드 사이에 결합된 제4 스위치를 포함한다. 이러한 회로를 동작시키는 방법은 활성 모드에서 제4 스위치를 턴온하고, 제1 스위치, 제2 스위치 및 제3 스위치를 턴오프하여, 제1 신호 경로를 활성화하고, 제2 신호 경로를 비활성화함으로써 회로를 동작시키는 단계를 포함한다. 방법은 바이패스 모드에서 제4 스위치를 턴오프하고, 제1 스위치, 제2 스위치 및 제3 스위치를 턴온하여, 제2 신호 경로를 활성화하고, 제1 신호 경로를 비활성화함으로써 회로를 동작시키는 단계를 더 포함한다. 방법은 입력 포트에 결합된 매칭 네트워크를 튜닝하는 단계를 더 포함할 수 있으며, 튜닝하는 단계는 입력 포트에 결합된 가변 커패시터를 조정하는 단계를 포함할 수 있다.
일 실시예에서, 방법은 복수의 입력 노드 중 하나를 입력 포트로 라우팅하는 단계도 포함할 수 있으며, 라우팅하는 단계는 단일 폴 다중 스로(SPMT) 스위치를 이용하여 복수의 입력 노드 중 하나를 선택하는 단계를 포함할 수 있다. 방법은 복수의 입력 노드 중 선택된 하나의 입력 노드에 따라 입력 포트에 결합된 매칭 네트워크를 튜닝하는 단계도 포함할 수 있다.
일 실시예에서, 회로는 LNA의 출력 노드와 출력 포트 사이에 결합된 제5 스위치를 더 포함하고, 방법은 활성 모드에서 회로를 동작시키는 단계가 제5 스위치를 턴온하는 단계를 더 포함한다는 것을 더 포함한다. 바이패스 모드에서 회로를 동작시키는 단계는 제5 스위치를 턴오프하는 단계를 포함할 수 있다. 일 실시예에서, 회로는 LNA의 출력 노드와 제1 기준 노드 사이에 결합된 제6 스위치도 포함할 수 있으며, 방법은 활성 모드에서 회로를 동작시키는 단계가 제6 스위치를 턴오프하는 단계를 더 포함한다는 것을 더 포함한다. 바이패스 모드에서 회로를 동작시키는 단계는 제6 스위치를 턴온하는 단계를 포함할 수 있다.
일 실시예에 따르면, 모듈은 저잡음 증폭기(LNA) 집적 회로를 포함하고, LNA 집적 회로는 증폭기, 증폭기의 입력 노드와 LNA 집적 회로의 입력 단자 사이에 결합된 커플링 커패시터, 및 LNA의 입력 노드와 기준 노드 단자 사이에 결합된 제1 스위치를 갖는다. 모듈은 모듈 입력 단자에 결합된 스위칭 네트워크 입력 단자, 모듈 출력 단자에 결합된 스위칭 네트워크 출력 단자, LNA 집적 회로의 출력 단자에 결합된 신호 경로 단자, 신호 경로 단자와 출력 단자 사이에 결합된 제2 스위치, 신호 경로 단자와 기준 노드 단자 사이에 결합된 제3 스위치, 입력 단자와 중간 노드 사이에 결합된 제4 스위치, 중간 노드와 스위칭 네트워크 출력 단자 사이에 결합된 제5 스위치, 중간 노드와 기준 노드 단자 사이에 결합된 제6 스위치 및 스위칭 네트워크 입력 단자와 기준 노드 단자 사이에 결합된 조정 가능 커패시터를 갖는 스위칭 네트워크 집적 회로도 포함한다. 모듈은 모듈 입력 단자와 LNA 집적 회로의 입력 단자 사이에 결합된 매칭 네트워크도 포함한다.
일 실시예에서, 모듈은 활성 모드에서 제2 스위치 및 제6 스위치를 턴온하고, 제1 스위치, 제3 스위치, 제4 스위치 및 제5 스위치를 턴오프하며, 바이패스 모드에서 제2 스위치 및 제6 스위치를 턴오프하고, 제1 스위치, 제3 스위치, 제4 스위치 및 제5 스위치를 턴온하도록 구성되는 제어 회로도 포함할 수 있다.
모듈은 LNA 집적 회로의 입력 단자와 모듈의 입력 단자 사이에 결합된 매칭 네트워크를 더 포함할 수 있다. 일 실시예에서, 모듈 입력 단자는 복수의 모듈 입력 단자를 포함하고, 스위칭 네트워크 집적 회로는 복수의 모듈 입력 단자를 스위칭 네트워크 입력 단자에 결합하는 단일 폴 다중 스로(SPMT) 스위치를 더 포함한다. 커플링 커패시터는 제1 스위치의 제1 부하 경로 단자와 LNA 집적 회로의 입력 단자 사이에 결합될 수 있다.
추가 실시예에 따르면, 회로는 입력 포트와 출력 포트 사이에 결합된 제1 신호 경로를 포함한다. 제1 신호 경로는 입력 포트에 결합된 입력 노드를 갖는 매칭 네트워크, 매칭 네트워크의 출력 노드에 결합된 입력 노드 및 출력 포트에 결합된 출력을 갖는 저잡음 증폭기(LNA)를 포함한다. 회로는 입력 포트와 출력 포트 사이에 제1 신호 경로와 병렬로 결합된 제2 신호 경로를 더 포함하며, 제2 신호 경로는 바이패스 스위치를 포함한다.
일 실시예에서, 회로는 활성 모드에서 바이패스 스위치를 턴오프하고 LNA를 비활성화함으로써 제1 신호 경로를 활성화하고 제2 신호 경로를 비활성화하며, 바이패스 모드에서 바이패스 스위치를 턴온하고 LNA를 활성화함으로써 제2 신호 경로를 활성화하고 제1 신호 경로를 비활성화하도록 구성되는 제어 회로를 더 포함한다.
회로는 LNA의 입력 노드와 제1 기준 노드 사이에 결합된 제1 스위치를 더 포함할 수 있으며, 따라서 LNA를 비활성화하는 것은 제1 스위치를 턴온하는 것을 포함하고, LNA를 활성화하는 것은 제1 스위치를 턴오프하는 것을 포함한다.
일 실시예에서, 커플링 커패시터가 제1 스위치의 제1 부하 경로 단자와 LNA의 입력 노드 사이에 결합된다. 대안으로서, 제1 스위치의 제1 부하 경로 단자가 커플링 커패시터를 통해 입력 포트에 결합된다.
일 실시예에서, 바이패스 스위치는 입력 포트에 결합된 제1 부하 경로 단자 및 중간 노드에 결합된 제2 부하 경로 단자를 갖는 제2 스위치, 중간 노드에 결합된 제1 부하 경로 단자 및 출력 포트에 결합된 제2 부하 경로 단자를 갖는 제3 스위치, 및 중간 노드와 제1 기준 노드 사이에 결합된 제4 스위치를 포함한다. 회로는 LNA의 출력 노드와 출력 포트 사이에 결합된 제5 스위치 및/또는 LNA의 출력 노드와 제1 기준 노드 사이에 결합된 제6 스위치도 포함할 수 있다. 일 실시예에서, LNA를 비활성화하는 것은 제5 스위치를 턴오프하고 제6 스위치를 턴온하는 것을 포함하며, LNA를 활성화하는 것은 제5 스위치를 턴온하고 제6 스위치를 턴오프하는 것을 포함한다. 일부 실시예들에서, 회로는 입력 노드에 결합된 조정 가능 커패시터를 더 포함한다.
추가 실시예에 따르면, 제1 신호 경로가 입력 포트와 출력 포트 사이에 결합된다. 제1 신호 경로는 입력 포트에 결합된 입력 노드를 갖는 저잡음 증폭기(LNA) 및 LNA의 출력 노드와 출력 포트 사이에 결합된 제1 스위치를 포함한다. 회로는 입력 포트와 출력 포트 사이에 제1 신호 경로와 병렬로 결합된 제2 신호 경로를 더 포함하며, 따라서 제2 신호 경로는 입력 포트와 제1 중간 노드 사이에 결합된 제2 스위치, 제1 중간 노드와 출력 포트 사이에 결합된 제3 스위치, 및 제1 중간 노드와 제1 기준 노드 사이에 결합된 제4 스위치를 포함한다. 회로는 LNA의 출력 노드와 제1 기준 노드 사이에 결합된 제5 스위치를 더 포함할 수 있다.
추가 실시예에서, 회로는 입력 포트와 출력 포트 사이에 결합된 제1 신호 경로를 포함한다. 제1 신호 경로는 입력 포트에 결합된 입력 노드를 갖는 저잡음 증폭기(LNA)를 포함하며, 제2 신호 경로가 입력 포트와 출력 포트 사이에 제1 신호 경로와 병렬로 결합된다. 회로는 입력 포트와 출력 포트 사이에 제1 신호 경로와 병렬로 결합된 제2 신호 경로를 더 포함하며, 따라서 제2 신호 경로는 입력 포트와 제1 중간 노드 사이에 결합된 제1 스위치, 제1 중간 노드와 출력 포트 사이에 결합된 제2 스위치, 및 제1 중간 노드와 제1 기준 노드 사이에 결합된 제3 스위치를 포함한다. 회로는 제1 스위치, 제2 스위치 및 제3 스위치의 노드들을 제어하도록 결합된 출력들을 갖는 로직 회로를 더 포함한다. 로직 회로는 바이패스 모드에서 제1 스위치 및 제2 스위치를 턴온하고, 제3 스위치를 턴오프하며, 활성 모드에서 제1 스위치 및 제2 스위치를 턴오프하고, 제3 스위치를 턴온하도록 구성된다.
일 실시예에서, 회로는 로직 회로에 결합된 디지털 버스 인터페이스 회로를 더 포함한다. 디지털 버스 인터페이스 회로는 디지털 버스 인터페이스 회로에 의해 수신된 디지털 제어 신호에 기초하여 회로가 활성 모드에서 또는 바이패스 모드에서 동작할지를 판단하도록 구성된다.
일부 실시예들의 LNA 모듈들의 장점들은 입력 RF 신호가 높은 진폭을 가질 때 LNA를 바이패스하는 능력을 포함한다. 그러한 상황에서, LNA를 바이패스하는 것은 전류를 절약할 수 있다. 기생 피드백 경로를 줄이고/줄이거나 없애는 "T" 바이패스 스위치를 포함하는 일부 실시예들의 추가 장점은 활성 모드에서 안정된 동작을 유지하면서 LNA를 바이패스할 수 있는 회로를 제공하는 능력이다. 어떠한 스위치도 LNA의 입력과 직렬로 결합되지 않는 실시예들에서는, 그러한 직렬 스위치들의 저항에 의해 유발되는 감쇠가 시스템의 잡음 성능을 악화시키지 않으므로, 보다 양호한 잡음 성능이 달성된다. 일부 실시예들의 추가 장점은 보다 양호한 선형성을 포함한다.
본 발명은 예시적 실시예들을 참조하여 설명되었지만, 이러한 설명은 한정적인 것으로 해석되는 것을 의도하지 않는다. 본 설명을 참고할 때 예시적 실시예들의 다양한 변경들 및 조합들은 물론 본 발명의 다른 실시예들이 당업자들에게 명백해질 것이다.

Claims (44)

  1. 입력 포트와 출력 포트 사이에 결합된 제1 신호 경로와,
    상기 입력 포트와 상기 출력 포트 사이에서 상기 제1 신호 경로와 병렬로 결합된 제2 신호 경로를 포함하되,
    상기 제1 신호 경로는
    상기 입력 포트에 결합된 입력 노드를 갖는 저잡음 증폭기(low noise amplifier:LNA)와,
    상기 LNA의 입력 노드에 결합된 제1 부하 경로 단자 및 제1 기준 노드에 결합된 제2 부하 경로 단자를 갖는 제1 스위치를 포함하고,
    상기 제2 신호 경로는
    상기 입력 포트와 제1 중간 노드 사이에 결합된 제2 스위치와,
    상기 제1 중간 노드와 상기 출력 포트 사이에 결합된 제3 스위치와,
    상기 제1 중간 노드와 상기 제1 기준 노드 사이에 결합된 제4 스위치를 포함하는
    회로.
  2. 제 1 항에 있어서,
    활성 모드에서, 상기 제4 스위치를 턴온하고 상기 제1 스위치, 상기 제2 스위치 및 상기 제3 스위치를 턴오프하여, 상기 제1 신호 경로를 활성화하고 상기 제2 신호 경로를 비활성화하며,
    바이패스 모드에서, 상기 제4 스위치를 턴오프하고 상기 제1 스위치, 상기 제2 스위치 및 상기 제3 스위치를 턴온하여, 상기 제2 신호 경로를 활성화하고 상기 제1 신호 경로를 비활성화
    하도록 구성되는 제어 회로를 더 포함하는
    회로.
  3. 제 1 항에 있어서,
    상기 LNA의 출력 노드와 상기 출력 포트 사이에 결합된 제5 스위치를 더 포함하는
    회로.
  4. 제 3 항에 있어서,
    상기 LNA의 출력 노드와 상기 제1 기준 노드 사이에 결합된 제6 스위치를 더 포함하는
    회로.
  5. 제 4 항에 있어서,
    활성 모드에서, 상기 제4 스위치 및 상기 제5 스위치를 턴온하고 상기 제1 스위치, 상기 제2 스위치, 상기 제3 스위치 및 상기 제6 스위치를 턴오프하여, 상기 제1 신호 경로를 활성화하고 상기 제2 신호 경로를 비활성화하고,
    바이패스 모드에서, 상기 제4 스위치 및 상기 제5 스위치를 턴오프하고 상기 제1 스위치, 상기 제2 스위치, 상기 제3 스위치 및 상기 제6 스위치를 턴온하여, 상기 제2 신호 경로를 활성화하고 상기 제1 신호 경로를 비활성화
    하도록 구성되는 제어 회로를 더 포함하는
    회로.
  6. 제 1 항에 있어서,
    상기 제1 스위치의 제1 부하 경로 단자와 상기 LNA의 입력 노드 사이에 커플링 커패시터가 결합되는
    회로.
  7. 제 1 항에 있어서,
    상기 제1 스위치의 제1 부하 경로 단자는 커플링 커패시터를 통해 상기 입력 포트에 결합되는
    회로.
  8. 제 1 항에 있어서,
    상기 입력 포트와 상기 LNA의 입력 노드 사이에 결합된 매칭 네트워크를 더 포함하는
    회로.
  9. 제 8 항에 있어서,
    상기 입력 노드에 결합된 조정 가능 커패시터를 더 포함하는
    회로.
  10. 제 9 항에 있어서,
    상기 조정 가능 커패시터는
    제1 커패시터와,
    상기 제1 커패시터와 직렬로 결합된 복수의 스위치와,
    상기 복수의 스위치 중 하나와 병렬로 결합된 커패시터를 포함하는
    회로.
  11. 제 8 항에 있어서,
    상기 매칭 네트워크는 직렬 인덕터를 포함하는
    회로.
  12. 제 11 항에 있어서,
    상기 매칭 네트워크는 상기 입력 포트에 결합된 션트(shunt) 인덕터를 더 포함하는
    회로.
  13. 제 11 항에 있어서,
    상기 출력 포트에 결합된 션트 인덕터를 더 포함하는
    회로.
  14. 제 11 항에 있어서,
    상기 제2 스위치와 병렬로 결합된 제1 인덕터를 더 포함하는
    회로.
  15. 제 14 항에 있어서,
    상기 LNA의 출력 노드와 상기 제1 기준 노드 사이에 결합된 제2 인덕터를 더 포함하는
    회로.
  16. 제 8 항에 있어서,
    상기 매칭 네트워크는 상기 입력 포트에 결합된 입력 노드 및 상기 제2 스위치에 그리고 상기 LNA의 입력 노드에 결합된 출력 노드를 포함하는
    회로.
  17. 제 8 항에 있어서,
    상기 매칭 네트워크는 상기 입력 포트에 그리고 상기 제2 스위치에 결합된 입력 노드 및 상기 LNA의 입력 노드에 결합된 출력 노드를 포함하는
    회로.
  18. 제 1 항에 있어서,
    상기 제1 기준 노드는 접지 노드인
    회로.
  19. 제 1 항에 있어서,
    복수의 입력 단자를 상기 입력 포트에 결합하는 단일 폴 다중 스로(single pole multi throw:SPMT) 스위치를 더 포함하는
    회로.
  20. 입력 포트와 출력 포트 사이에 결합된 제1 신호 경로 및 상기 제1 신호 경로와 병렬로 결합된 제2 신호 경로를 포함하는 회로를 동작시키는 방법으로서,
    상기 제1 신호 경로는 상기 입력 포트에 결합된 입력 노드를 갖는 저잡음 증폭기(LNA) 및 상기 LNA의 입력 노드에 결합된 제1 부하 경로 단자를 갖는 제1 스위치를 포함하고, 상기 제2 신호 경로는 상기 입력 포트와 제1 중간 노드 사이에 결합된 제2 스위치, 상기 제1 중간 노드와 상기 출력 포트 사이에 결합된 제3 스위치 및 상기 제1 중간 노드와 제1 기준 노드 사이에 결합된 제4 스위치를 포함하고,
    상기 방법은
    상기 제4 스위치를 턴온하고 상기 제1 스위치, 상기 제2 스위치 및 상기 제3 스위치를 턴오프하여 상기 제1 신호 경로를 활성화하고 상기 제2 신호 경로를 비활성화하는 것을 포함하는, 활성 모드에서 상기 회로를 동작시키는 단계와,
    상기 제4 스위치를 턴오프하고 상기 제1 스위치, 상기 제2 스위치 및 상기 제3 스위치를 턴온하여 상기 제2 신호 경로를 활성화하고 상기 제1 신호 경로를 비활성화하는 것을 포함하는, 바이패스 모드에서 상기 회로를 동작시키는 단계를 포함하는
    방법.
  21. 제 20 항에 있어서,
    상기 입력 포트에 결합된 매칭 네트워크를 튜닝하는 단계를 더 포함하고, 상기 튜닝하는 단계는 상기 입력 포트에 결합된 가변 커패시터를 조정하는 단계를 포함하는
    방법.
  22. 제 21 항에 있어서,
    복수의 입력 노드 중 하나의 입력 노드를 상기 입력 포트로 라우팅하는 단계를 포함하고, 상기 라우팅하는 단계는 단일 폴 다중 스로(SPMT) 스위치를 이용하여 상기 복수의 입력 노드 중 상기 하나의 입력 노드를 선택하는 단계를 포함하는
    방법.
  23. 제 22 항에 있어서,
    상기 복수의 입력 노드 중 상기 선택된 하나의 입력 노드에 따라 상기 입력 포트에 결합된 매칭 네트워크를 튜닝하는 단계를 더 포함하는
    방법.
  24. 제 20 항에 있어서,
    상기 회로는 상기 LNA의 출력 노드와 상기 출력 포트 사이에 결합된 제5 스위치를 더 포함하고,
    상기 활성 모드에서 상기 회로를 동작시키는 단계는 상기 제5 스위치를 턴온하는 단계를 더 포함하고,
    상기 바이패스 모드에서 상기 회로를 동작시키는 단계는 상기 제5 스위치를 턴오프하는 단계를 더 포함하는
    방법.
  25. 제 24 항에 있어서,
    상기 회로는 상기 LNA의 출력 노드와 상기 제1 기준 노드 사이에 결합된 제6 스위치를 더 포함하고,
    상기 활성 모드에서 상기 회로를 동작시키는 단계는 상기 제6 스위치를 턴오프하는 단계를 더 포함하고,
    상기 바이패스 모드에서 상기 회로를 동작시키는 단계는 상기 제6 스위치를 턴온하는 단계를 더 포함하는
    방법.
  26. 저잡음 증폭기(LNA) 집적 회로 -상기 LNA 집적 회로는 증폭기, 상기 증폭기의 입력 노드와 상기 LNA 집적 회로의 입력 단자 사이에 결합된 커플링 커패시터, 및 상기 LNA의 입력 노드와 기준 노드 단자 사이에 결합된 제1 스위치를 포함함- 와,
    스위칭 네트워크 집적 회로 -상기 스위칭 네트워크 집적 회로는
    모듈 입력 단자에 결합된 스위칭 네트워크 입력 단자와,
    모듈 출력 단자에 결합된 스위칭 네트워크 출력 단자와,
    상기 LNA 집적 회로의 출력 단자에 결합된 신호 경로 단자와,
    상기 신호 경로 단자와 상기 출력 단자 사이에 결합된 제2 스위치와,
    상기 신호 경로 단자와 상기 기준 노드 단자 사이에 결합된 제3 스위치와,
    상기 입력 단자와 중간 노드 사이에 결합된 제4 스위치와,
    상기 중간 노드와 상기 스위칭 네트워크 출력 단자 사이에 결합된 제5 스위치와,
    상기 중간 노드와 상기 기준 노드 단자 사이에 결합된 제6 스위치와,
    상기 스위칭 네트워크 입력 단자와 상기 기준 노드 단자 사이에 결합된 조정 가능 커패시터를 포함함- 와,
    상기 모듈 입력 단자와 상기 LNA 집적 회로의 입력 단자 사이에 결합된 매칭 네트워크를 포함하는
    모듈.
  27. 제 26 항에 있어서,
    활성 모드에서, 상기 제2 스위치 및 상기 제6 스위치를 턴온하고, 상기 제1 스위치, 상기 제3 스위치, 상기 제4 스위치 및 상기 제5 스위치를 턴오프하고,
    바이패스 모드에서, 상기 제2 스위치 및 상기 제6 스위치를 턴오프하고, 상기 제1 스위치, 상기 제3 스위치, 상기 제4 스위치 및 상기 제5 스위치를 턴온하도록 구성되는 제어 회로를 더 포함하는
    모듈.
  28. 제 26 항에 있어서,
    상기 LNA 집적 회로의 입력 단자와 상기 모듈의 입력 단자 사이에 결합된 매칭 네트워크를 더 포함하는
    모듈.
  29. 제 26 항에 있어서,
    상기 모듈 입력 단자는 복수의 모듈 입력 단자를 포함하고,
    상기 스위칭 네트워크 집적 회로는 상기 복수의 모듈 입력 단자를 상기 스위칭 네트워크 입력 단자에 결합하는 단일 폴 다중 스로(SPMT) 스위치를 더 포함하는
    모듈.
  30. 제 29 항에 있어서,
    상기 커플링 커패시터는 상기 제1 스위치의 제1 부하 경로 단자와 상기 LNA 집적 회로의 입력 단자 사이에 결합되는
    모듈.
  31. 입력 포트와 출력 포트 사이에 결합된 제1 신호 경로와,
    상기 입력 포트와 상기 출력 포트 사이에서 상기 제1 신호 경로와 병렬로 결합된 제2 신호 경로를 포함하되,
    상기 제1 신호 경로는
    상기 입력 포트에 결합된 입력 노드를 갖는 매칭 네트워크와,
    상기 매칭 네트워크의 출력 노드에 결합된 입력 노드 및 상기 출력 포트에 결합된 출력을 갖는 저잡음 증폭기(LNA)를 포함하고,
    상기 제2 신호 경로는 바이패스 스위치를 포함하는
    회로.
  32. 제 31 항에 있어서,
    활성 모드에서, 상기 바이패스 스위치를 턴오프하고 상기 LNA를 비활성화하여, 상기 제1 신호 경로를 활성화하고 상기 제2 신호 경로를 비활성화하고,
    바이패스 모드에서, 상기 바이패스 스위치를 턴온하고 상기 LNA를 활성화하여, 상기 제2 신호 경로를 활성화하고 상기 제1 신호 경로를 비활성화
    하도록 구성되는 제어 회로를 더 포함하는
    회로.
  33. 제 32 항에 있어서,
    상기 LNA의 입력 노드와 제1 기준 노드 사이에 결합된 제1 스위치를 더 포함하되,
    상기 LNA를 비활성화하는 것은 상기 제1 스위치를 턴온하는 것을 포함하고, 상기 LNA를 활성화하는 것은 상기 제1 스위치를 턴오프하는 것을 포함하는
    회로.
  34. 제 33 항에 있어서,
    상기 제1 스위치의 제1 부하 경로 단자와 상기 LNA의 입력 노드 사이에 커플링 커패시터가 결합되는
    회로.
  35. 제 33 항에 있어서,
    상기 제1 스위치의 제1 부하 경로 단자가 커플링 커패시터를 통해 상기 입력 포트에 결합되는
    회로.
  36. 제 31 항에 있어서,
    상기 바이패스 스위치는
    상기 입력 포트에 결합된 제1 부하 경로 단자 및 중간 노드에 결합된 제2 부하 경로 단자를 갖는 제2 스위치와,
    상기 중간 노드에 결합된 제1 부하 경로 단자 및 상기 출력 포트에 결합된 제2 부하 경로 단자를 갖는 제3 스위치와,
    상기 중간 노드와 제1 기준 노드 사이에 결합된 제4 스위치를 포함하는
    회로.
  37. 제 31 항에 있어서,
    상기 LNA의 출력 노드와 상기 출력 포트 사이에 결합된 제5 스위치를 더 포함하는
    회로.
  38. 제 37 항에 있어서,
    상기 LNA의 출력 노드와 제1 기준 노드 사이에 결합된 제6 스위치를 더 포함하는
    회로.
  39. 제 38 항에 있어서,
    상기 LNA를 비활성화하는 것은 상기 제5 스위치를 턴오프하고 상기 제6 스위치를 턴온하는 것을 포함하고, 상기 LNA를 활성화하는 것은 상기 제5 스위치를 턴온하고 상기 제6 스위치를 턴오프하는 것을 포함하는
    회로.
  40. 제 31 항에 있어서,
    상기 입력 노드에 결합된 조정 가능 커패시터를 더 포함하는
    회로.
  41. 입력 포트와 출력 포트 사이에 결합된 제1 신호 경로와,
    상기 입력 포트와 상기 출력 포트 사이에서 상기 제1 신호 경로와 병렬로 결합된 제2 신호 경로를 포함하되,
    상기 제1 신호 경로는
    상기 입력 포트에 결합된 입력 노드를 갖는 저잡음 증폭기(LNA)와,
    상기 LNA의 출력 노드와 상기 출력 포트 사이에 결합된 제1 스위치를 포함하고,
    상기 제2 신호 경로는
    상기 입력 포트와 제1 중간 노드 사이에 결합된 제2 스위치와,
    상기 제1 중간 노드와 상기 출력 포트 사이에 결합된 제3 스위치와,
    상기 제1 중간 노드와 제1 기준 노드 사이에 결합된 제4 스위치를 포함하는
    회로.
  42. 제 41 항에 있어서,
    상기 LNA의 출력 노드와 제1 기준 노드 사이에 결합된 제5 스위치를 더 포함하는
    회로.
  43. 입력 포트와 출력 포트 사이에 결합된 제1 신호 경로 -상기 제1 신호 경로는 상기 입력 포트에 결합된 입력 노드를 갖는 저잡음 증폭기(LNA)를 포함함- 와,
    상기 입력 포트와 상기 출력 포트 사이에서 상기 제1 신호 경로와 병렬로 결합된 제2 신호 경로 -상기 제2 신호 경로는
    상기 입력 포트와 제1 중간 노드 사이에 결합된 제1 스위치와,
    상기 제1 중간 노드와 상기 출력 포트 사이에 결합된 제2 스위치와,
    상기 제1 중간 노드와 제1 기준 노드 사이에 결합된 제3 스위치를 포함함- 와,
    상기 제1 스위치, 상기 제2 스위치 및 상기 제3 스위치의 노드들을 제어하도록 결합된 출력들을 갖는 로직 회로 -상기 로직 회로는
    바이패스 모드에서 상기 제1 스위치 및 상기 제2 스위치를 턴온하고 상기 제3 스위치를 턴오프하고,
    활성 모드에서 상기 제1 스위치 및 상기 제2 스위치를 턴오프하고 상기 제3 스위치를 턴온하도록 구성됨- 를 포함하는
    회로.
  44. 제 43 항에 있어서,
    상기 로직 회로에 결합된 디지털 버스 인터페이스 회로를 더 포함하되,
    상기 디지털 버스 인터페이스 회로는 상기 디지털 버스 인터페이스 회로에 의해 수신된 디지털 제어 신호에 기초하여 상기 회로가 상기 활성 모드에서 또는 상기 바이패스 모드에서 동작하는지를 판정하도록 구성되는
    회로.
KR1020150116005A 2014-08-19 2015-08-18 저잡음 증폭기를 위한 시스템 및 방법 KR101699170B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/462,793 2014-08-19
US14/462,793 US9479126B2 (en) 2014-08-19 2014-08-19 System and method for a low noise amplifier

Publications (2)

Publication Number Publication Date
KR20160022268A true KR20160022268A (ko) 2016-02-29
KR101699170B1 KR101699170B1 (ko) 2017-01-23

Family

ID=55274063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150116005A KR101699170B1 (ko) 2014-08-19 2015-08-18 저잡음 증폭기를 위한 시스템 및 방법

Country Status (4)

Country Link
US (1) US9479126B2 (ko)
KR (1) KR101699170B1 (ko)
CN (1) CN105375885B (ko)
DE (1) DE102015113706B4 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190113629A (ko) * 2018-03-27 2019-10-08 인피니언 테크놀로지스 아게 저잡음 증폭기를 바이패스하는 시스템 및 방법
KR20200020372A (ko) * 2018-08-17 2020-02-26 삼성전기주식회사 아이솔레이션 특성이 개선된 증폭 장치

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080076371A1 (en) * 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US10291223B2 (en) * 2015-07-28 2019-05-14 Psemi Corporation RF switch with bypass topology
US9602098B2 (en) 2015-07-28 2017-03-21 Peregrine Semiconductor Corporation RF switch with bypass topology
US9584164B1 (en) * 2016-02-22 2017-02-28 Intel Corporation Digital intensive hybrid ADC/filter for LNA-free adaptive radio front-ends
US9929760B2 (en) * 2016-04-14 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Ultra-low-power RF receiver frontend with tunable matching networks
ES2645521B2 (es) * 2016-06-03 2018-03-28 Televes, S.A. Sistema de amplificación de señales de telecomunicación
JP6721472B2 (ja) * 2016-09-20 2020-07-15 株式会社東芝 受信回路、無線通信モジュール、無線通信装置
US10185849B2 (en) * 2016-10-07 2019-01-22 Intermec, Inc. Systems and methods for controlling antennas
CN106656071B (zh) * 2016-12-30 2020-04-14 杭州迦美信芯通讯技术有限公司 用于5GHzWiFi通信带bypass通道低噪声放大器统一匹配系统
WO2018159428A1 (ja) * 2017-03-01 2018-09-07 株式会社村田製作所 増幅回路
US20190363690A1 (en) * 2017-10-09 2019-11-28 Psemi Corporation Low Noise Amplifier with Tunable Bypass Match
KR102080655B1 (ko) 2018-05-03 2020-02-24 삼성전기주식회사 위상 보상 기능을 갖는 가변이득 저잡음 증폭장치
KR102059817B1 (ko) 2018-05-25 2019-12-27 삼성전기주식회사 증폭 이득 가변에 따른 위상 왜곡을 보상하는 가변이득 저잡음 증폭장치
EP3609085B1 (en) * 2018-08-07 2021-02-24 Nxp B.V. Rf switching
US10700650B1 (en) 2019-01-08 2020-06-30 Psemi Corporation Configurable wideband split LNA
WO2020146504A1 (en) 2019-01-08 2020-07-16 Psemi Corporation Configurable wideband split lna
US10951252B2 (en) * 2019-01-08 2021-03-16 Psemi Corporation 5G NR configurable wideband RF front-end LNA
KR102607009B1 (ko) * 2019-02-11 2023-11-29 삼성전자주식회사 전자 회로 및 이를 포함하는 전력 증폭기
JP2021016106A (ja) * 2019-07-12 2021-02-12 株式会社東芝 高周波増幅回路
JP2020198567A (ja) * 2019-06-04 2020-12-10 旭化成エレクトロニクス株式会社 低ノイズアンプ回路
JP2021035016A (ja) * 2019-08-29 2021-03-01 株式会社村田製作所 増幅回路
JP2021106334A (ja) * 2019-12-26 2021-07-26 株式会社村田製作所 高周波回路
CN111682854A (zh) * 2020-06-28 2020-09-18 广州慧智微电子有限公司 一种放大器电路结构和电路控制方法
CN112003575B (zh) * 2020-08-25 2023-01-31 广州慧智微电子股份有限公司 一种双频低噪声放大器电路
US11431301B2 (en) * 2020-09-10 2022-08-30 Psemi Corporation Wideband amplifier tuning
CN112202409B (zh) * 2020-09-21 2024-05-03 普联国际有限公司 低噪声放大模块、接收机和信号处理方法
CN116349137A (zh) * 2020-09-30 2023-06-27 华为技术有限公司 短距离通信装置、芯片及控制方法
TWI724980B (zh) * 2020-10-14 2021-04-11 立積電子股份有限公司 放大電路
CN112564664B (zh) * 2020-12-03 2024-04-05 成都海光微电子技术有限公司 一种滤波电路、集成电路以及缩短滤波响应时间的方法
GB2609223A (en) * 2021-07-23 2023-02-01 Silicon Tailor Ltd Interconnect circuit
CN113708732B (zh) * 2021-09-06 2024-04-05 芯灵通(天津)科技有限公司 一种低噪声放大器
CN116388716B (zh) * 2023-06-02 2023-08-29 睿思芯科(深圳)技术有限公司 射频低噪声放大器及射频芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768377B2 (en) * 2000-11-08 2004-07-27 Research In Motion Limited Impedance matching low noise amplifier having a bypass switch
US7675359B2 (en) * 2008-05-28 2010-03-09 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Switch-around low noise amplifier
US20110002080A1 (en) * 2008-02-28 2011-01-06 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
WO2013177555A1 (en) * 2012-05-25 2013-11-28 Qualcomm Incorporated Low noise amplifiers for carrier aggregation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211729B1 (en) 1999-09-07 2001-04-03 Agilent Technologies, Inc. Amplifier circuit with a switch bypass
US6118338A (en) 1999-11-23 2000-09-12 Agilent Technologies Low noise amplifier circuit with an isolating switch topology
US6864743B2 (en) 2000-12-22 2005-03-08 Allgon Ab Microwave amplifier with bypass segment
US6680647B2 (en) 2001-12-13 2004-01-20 Agilent Technologies, Inc. Low noise amplifier circuit with phase matched switch topology
US6700439B2 (en) 2002-04-11 2004-03-02 Andrew Corporation Zero-bias bypass switch
US6838933B2 (en) 2002-10-02 2005-01-04 Northrop Grumman Corporation Low noise amplifier with fixed loss bypass
US6930546B2 (en) 2003-09-26 2005-08-16 International Business Machines Corporation Bypass switch topology for low-noise amplifiers
JP2008028908A (ja) * 2006-07-25 2008-02-07 New Japan Radio Co Ltd 利得可変型低雑音増幅器
US7898325B2 (en) 2009-05-28 2011-03-01 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Amplifier with bypass switch
US8149050B2 (en) * 2009-11-13 2012-04-03 Qualcomm, Incorporated Cascaded amplifiers with transformer-based bypass mode
US8643433B2 (en) * 2011-06-30 2014-02-04 Broadcom Corporation Bypass power amplifier for improving efficiency at low power
CN102394573A (zh) * 2011-09-16 2012-03-28 摩比天线技术（深圳）有限公司 低噪声放大器的旁路电路
JP5512740B2 (ja) * 2012-05-11 2014-06-04 シャープ株式会社 高周波回路およびそれを備えた高周波モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768377B2 (en) * 2000-11-08 2004-07-27 Research In Motion Limited Impedance matching low noise amplifier having a bypass switch
US20110002080A1 (en) * 2008-02-28 2011-01-06 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US7675359B2 (en) * 2008-05-28 2010-03-09 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Switch-around low noise amplifier
WO2013177555A1 (en) * 2012-05-25 2013-11-28 Qualcomm Incorporated Low noise amplifiers for carrier aggregation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190113629A (ko) * 2018-03-27 2019-10-08 인피니언 테크놀로지스 아게 저잡음 증폭기를 바이패스하는 시스템 및 방법
KR20200020372A (ko) * 2018-08-17 2020-02-26 삼성전기주식회사 아이솔레이션 특성이 개선된 증폭 장치

Also Published As

Publication number Publication date
US9479126B2 (en) 2016-10-25
CN105375885B (zh) 2018-11-09
KR101699170B1 (ko) 2017-01-23
US20160056774A1 (en) 2016-02-25
DE102015113706B4 (de) 2021-07-22
CN105375885A (zh) 2016-03-02
DE102015113706A1 (de) 2016-02-25

Similar Documents

Publication Publication Date Title
KR101699170B1 (ko) 저잡음 증폭기를 위한 시스템 및 방법
EP3547536B1 (en) System and method for bypassing a low noise amplifier
KR101752544B1 (ko) 무선 주파수 집적 회로에 대한 시스템 및 방법
US7808342B2 (en) Harmonic phase tuning filter for RF switches
US7023272B2 (en) Multi-band low noise amplifier system
US7688158B2 (en) Digitally tuned, integrated baluns with enhanced linearity for multi-band radio applications
CN106664086B (zh) 用于射频开关应用的寄生补偿
US9219452B2 (en) Dual mode receiver with RF splitter using programmable passive components
US8149049B2 (en) Low noise receiving apparatus
US20080079513A1 (en) Switching module with harmonic phase tuning filter
KR101732279B1 (ko) 저잡음 증폭기 모듈을 위한 시스템 및 방법
US10715085B2 (en) Reconfigurable low-noise amplifier (LNA)
WO2018044793A1 (en) Low-noise amplifier having programmable-phase gain stage
US20190363690A1 (en) Low Noise Amplifier with Tunable Bypass Match
GB2504488A (en) Transceiver with a series switch positioned between a common impedance matching network and an LNA to provide transmit/receive switching
US10177715B1 (en) Front end module with input match configurability
US8918138B2 (en) Receive band selection and electrostatic discharge protection in a transceiver
US20110128079A1 (en) Multi-band power amplifier with high-frequency transformer
US11750239B2 (en) Front-end module providing enhanced switching speed
US11277158B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant