KR101732279B1 - 저잡음 증폭기 모듈을 위한 시스템 및 방법 - Google Patents

저잡음 증폭기 모듈을 위한 시스템 및 방법 Download PDF

Info

Publication number
KR101732279B1
KR101732279B1 KR1020150171242A KR20150171242A KR101732279B1 KR 101732279 B1 KR101732279 B1 KR 101732279B1 KR 1020150171242 A KR1020150171242 A KR 1020150171242A KR 20150171242 A KR20150171242 A KR 20150171242A KR 101732279 B1 KR101732279 B1 KR 101732279B1
Authority
KR
South Korea
Prior art keywords
switch
noise amplifier
integrated circuit
low noise
transistor
Prior art date
Application number
KR1020150171242A
Other languages
English (en)
Other versions
KR20160068676A (ko
Inventor
니콜라이 일코브
다니엘 케레르
파울루 올리베이라
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20160068676A publication Critical patent/KR20160068676A/ko
Application granted granted Critical
Publication of KR101732279B1 publication Critical patent/KR101732279B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/249—A switch coupled in the input circuit of an amplifier being controlled by a circuit, e.g. feedback circuitry being controlling the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/39—Different band amplifiers are coupled in parallel to broadband the whole amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Abstract

실시예에 따르면, 회로는 제 1 집적 회로 상에 배치된 저잡음 증폭기 트랜지스터와, 제 2 집적 회로 상에 배치된 SPMT 스위치와, 저잡음 증폭기 트랜지스터의 제어 노드와 저잡음 증폭기 트랜지스터의 출력 노드 사이에 연결된 바이패스 스위치를 포함한다. SPMT 스위치는 저잡음 증폭기 트랜지스터의 제어 노드에 복수의 모듈 입력 단자를 연결하고, 바이패스 스위치는 저잡음 증폭기 트랜지스터의 제어 노드와 중간 노드 사이에 연결된 제 1 스위치와, 중간 노드와 저잡음 증폭기 트랜지스터의 출력 노드 사이에 연결된 제 2 스위치와, 중간 노드와 제 1 기준 노드 사이에 연결된 제 3 스위치를 포함한다. 제 1 집적 회로 및 제 2 집적 회로는 기판 상에 배치된다.

Description

저잡음 증폭기 모듈을 위한 시스템 및 방법{SYSTEM AND METHOD FOR A LOW NOISE AMPLIFIER MODULE}
본 개시내용은 전반적으로 전자 디바이스에 관한 것으로, 보다 구체적으로는 저잡음 증폭기 모듈을 위한 시스템 및 방법에 관한 것이다.
무선 통신 시스템과 함께 사용되는 전자 디바이스, 예컨대, 셀룰러폰, GPS 수신기 및 와이파이 활용 노트북 및 태블릿 컴퓨터는 일반적으로 아날로그 세계로의 인터페이스를 가진 신호 처리 시스템을 포함한다. 그러한 인터페이스는 송신된 전력을 수신하고 수신된 전력을 아날로그 또는 디지털 신호 처리 기술을 사용하여 복조될 수 있는 아날로그 또는 디지털 신호로 변환하는 유선 및 무선 수신기를 포함할 수 있다. 전형적인 무선 수신기 아키텍처는 안테나에 의해 수신될 수 있는 매우 작은 신호를 증폭하고 증폭된 신호를 이후의 증폭 및/또는 신호 처리 단계로 전달하는 저잡음 증폭기(LNA)를 포함한다. LNA에서 이득을 제공함으로써, 후속하는 이득 처리 단계는 잡음에 둔감해지고 이로써 낮은 시스템 잡음 지수를 가능하게 한다.
휴대용 무선 디바이스가 다수의 표준을 지원하도록 진화하였으므로, RF 신호 경로가 하나 이상의 안테나와 하나 이상의 RF 프런트 엔드 회로 사이에 연결된 안테나 스위치와 같은 다양한 구성요소를 포함하는 것은 일반적이다. 그러한 회로의 일례는 CDMA(code division multiple access), GSM(Global System for Mobile communications), LTE(Long Term Evolution) 등과 같은 상이한 표준을 사용하여 호출할 수 있는 다중표준 셀룰러 전화이다. 또한, 특정 무선 디바이스는 IEEE 801.11 와이파이 동작 및 GPS(Global Positioning System)도 지원할 수 있다. RF 스위치를 사용함으로써, CDMA 통신에 최적화된 RF 프런트 엔드 회로는 CDMA 호출에 사용될 수 있지만, GSM 통신에 최적화된 RF 프런트 엔드 회로는 GSM 호출에 사용될 수 있다. 또한, RF 스위치는 안테나 및 전력 증폭기에 대한 조정가능 매칭 네트워크를 구현하고, 스위칭 인 및 스위칭 아웃에 의해 고주파 필터에 대한 튜닝을 조정하는 것 및/또는 수동 매칭 및 튜닝 요소를 바이패스하는 것을 제공하는 데 사용될 수 있다. LNA 이전 RF 신호 경로의 감쇠가 RF 시스템의 잡음 지수를 저하시킬 수 있으므로, 다중표준 동작을 지원하도록 LNA 이전에 안테나 스위치 및 다른 구성요소를 도입하는 것은 적당한 시스템 잡음 지수를 유지하는 것에 관하여 다양한 도전을 제기한다.
실시예에 따르면, 회로는 제 1 집적 회로 상에 배치된 저잡음 증폭기 트랜지스터와, 제 2 집적 회로 상에 배치된 SPMT 스위치와, 저잡음 증폭기 트랜지스터의 제어 노드와 저잡음 증폭기 트랜지스터의 출력 노드 사이에 연결된 바이패스 스위치를 포함한다. SPMT 스위치는 저잡음 증폭기 트랜지스터의 제어 노드에 복수의 모듈 입력 단자를 연결하고, 바이패스 스위치는 저잡음 증폭기 트랜지스터의 제어 노드와 중간 노드 사이에 연결된 제 1 스위치와, 중간 노드와 저잡음 증폭기 트랜지스터의 출력 노드 사이에 연결된 제 2 스위치와, 중간 노드와 제 1 기준 노드 사이에 연결된 제 3 스위치를 포함한다. 제 1 집적 회로 및 제 2 집적 회로는 기판 상에 배치된다.
본 발명 및 발명의 이점을 보다 완전히 이해하기 위해, 이제 첨부 도면과 함께 후속 설명을 참조한다.
도 1a 및 도 1b는 예시적인 LNA 모듈을 도시한다.
도 2a 내지 도 2d는 LNA 모듈의 실시예를 도시한다.
도 3a 내지 도 3c는 다른 실시예에 따른 LNA 모듈을 도시한다.
도 4는 신호 경로의 실시예의 수동 모델을 도시한다.
도 5는 RF 스위치를 도시한다.
도 6은 RF 시스템의 실시예를 도시한다.
도 7은 방법 실시예의 흐름도를 도시한다.
서로 다른 도면에서 대응하는 번호 및 심볼은 이와 다르게 나타내지 않는 한 일반적으로 대응하는 부분을 지칭한다. 도면은 바람직한 실시예의 관련 측면을 명확히 예시하도록 도시되며 반드시 실제 크기대로 도시되는 것은 아니다. 특정 실시예를 보다 명확히 도시하기 위해, 동일한 구조, 재료 또는 처리 단계의 변동을 나타내는 글자가 도면 번호 다음에 올 수 있다.
현재 바람직한 실시예를 구성하고 이용하는 것은 이하에 상세히 논의된다. 그러나, 본 발명이 광범위하게 다양한 특정 콘텍스트에서 구현될 수 있는 다수의 적용가능한 발명 개념을 제공함을 알아야 한다. 논의된 특정 실시예는 본 발명을 구성하고 사용하도록 특정 방법의 예일뿐이며 본 발명의 범위를 제한하지 않는다.
본 발명은 특정 콘텍스트, 제 2 칩 내의 LNA가 이어지는 제 1 칩 상에 배치되는 SPMT(single pole multi throw) 스위치를 가진 저잡음 증폭기(LNA) 모듈을 위한 시스템 및 방법에서 바람직한 실시예에 관하여 설명될 것이다. LNA는 제 1 칩 또는 제 2 칩 상에 배치된 바이패스 스위치를 사용하여 바이패스될 수 있다. 양 칩은 모듈의 기판 상에 배치될 수 있다.
실시예에서, LNA는 예컨대, 로우 레벨 RF 신호가 안테나에 의해 제공되는 RF 시스템에서 활성화될 수 있고, 저잡음 증폭이 로우 레벨 RF 신호를 분해하는 데 필요하다. LNA는 예컨대, 안테나가 LNA 없이 분해되기에 충분히 높은 신호 레벨을 가지는 RF 신호를 수신하는 경우 RF 시스템에서 바이패스 스위치를 사용하여 바이패스될 수 있다.
그러한 시스템의 예는 다양한 신호 강도 환경에서 동작할 수 있는 셀룰러 전화기이다. 예컨대, 셀룰러 전화기가 지방 도로 상에서와 같이 기지국으로부터 상당한 거리이면, 수신된 신호는 약할 수 있고, LNA를 가진 제 1 신호 경로는 약한 수신 신호를 분해하는데 이용될 수 있다. 반면에, 셀룰러 전화기가 기지국에 인접하거나 다수의 마이크로셀을 가진 환경에 있는 경우, 수신된 신호는 매우 강할 수 있고 LNA를 사용하지 않고도 수신되기에 충분한 신호 대 잡음비(SNR)를 가질 수 있다. 일부 경우에, 이 신호는 심지어 LNA를 과구동할 정도로 강할 수 있다. 그러한 경우에, LNA는 바이패스 스위치를 사용하여 바이패스될 수 있다. 일부 실시예에서, LNA는 셧다운되거나 전력을 절약하도록 저전력 모드에 배치될 수 있다.
일부 실시예에서, 바이패스 스위치는 LNA의 출력에서 LNA의 입력까지의 용량성 커플링을 방지하도록 "T" 스위칭 네트워크를 사용하여 구현된다. 그러한 "T" 네트워크를 사용함으로써, LNA의 출력에서 LNA의 입력까지 피드백 경로를 감쇠시킴으로써 LNA의 안정성이 향상될 수 있다. 일부 실시예에서, 1보다 큰 안정 계수가 달성될 수 있다.
도 1a는 직렬 인터페이스(106)와 RF 선택 스위치(108)를 가진 스위치 집적 회로(102) 및 스위칭 트랜지스터(112)를 사용하여 바이패스될 수 있는 LNA 트랜지스터(124)를 가진 LNA 집적 회로(104)를 포함하는 예시적인 LNA 모듈(100)을 도시한다. 도시된 바와 같이, LNA 집적 회로(104)는 BiCMOS 기술로 구현되고 RF 선택 스위치(108)의 출력과 LNA 트랜지스터(124)의 베이스 사이에 연결된 입력 커플링 캐패시터(128)를 포함한다. 정합 네트워크(114)는 LNA 트랜지스터(124)의 베이스와 LNA 트랜지스터(124)의 콜렉터 사이에서 스위칭 트랜지스터(112) 및 커플링 캐패시터(116)와 직렬로 연결된다. LNA 트랜지스터는 바이어스 생성기(110), 초크 인덕터(choke inductor)(120) 및 변성(degeneration) 인덕터(126)를 사용하여 바이어싱된다. LNA 집적 회로(104)의 출력 단자(OUT)는 출력 커플링 캐패시터(118)를 통해 LNA 트랜지스터(124)의 콜렉터에 연결된다. 캐패시터(122)는 전원 단자(VCC)의 필터링을 제공한다.
동작 동안에, LNA 트랜지스터(124)는 스위칭 트랜지스터(112)가 오프일 때 활성화될 수 있고 또는 스위칭 트랜지스터(112)가 턴온될 때 바이패스된다. 스위칭 트랜지스터(112)의 상태의 제어는 디지털 버스(SER)로부터 커맨드를 수락하는 직렬 인터페이스(106)를 통해 결정될 수 있다.
예시적인 LNA 모듈(100)이 가진 잠재적 이슈는 스위칭 트랜지스터(112)의 게이트와 소스 사이의 기생 캐패시턴스(Cgs) 및 스위칭 트랜지스터(112)의 게이트와 드레인 사이의 기생 캐패시턴스(Cgd)가 LNA 트랜지스터(124)의 콜렉터와 LNA 트랜지스터(124)의 베이스 사이에 기생 용량성 패드백 경로를 생성한다는 것이다. LNA 모듈(100)의 특정 구현 및 부하 상태에 따라, 이 기생 캐패시턴스는 LNA 트랜지스터(124)가 활성일 때 불안정성을 발생시킬 수 있다. 바이어스 생성기(110)는 LNA 트랜지스터(124)를 통해 흐르는 전류를 감소시키거나 턴오프하도록 구성될 수 있다.
도 1b는 LNA 트랜지스터(124)의 베이스에 바이어스 전압을 공급하는 데 사용되는 다이오드 접속 트랜지스터(136)를 가진 LNA 집적 회로(142)를 포함하는 다른 예시적인 LNA 모듈(130)을 도시한다. 도시된 바와 같이, 직렬 인터페이스(132)는 다이오드 접속 트랜지스터(136)에 바이어스 전류를 공급하는 전류원(134)을 제어한다. 일부 경우에, 전류원(134)은 조정가능 전류를 공급할 수 있다. LNA 집적 회로(142)는 LNA 트랜지스터(124)의 베이스에 RF 선택 스위치(108)의 출력을 접속하는 입력 커플링 캐패시터(128)를 더 포함한다. 저항(138 및 140)은 트랜지스터(136 및 124)의 베이스 전류에 의해 잠재적으로 발생하는 에러를 보상하도록 LNA 트랜지스터(124)의 베이스에서 보이는 임피던스를 증가시킨다.
도 2a는 스위치 집적 회로(102) 및 LNA 집적 회로(204)를 포함하는 본 발명의 실시예에 따른 LNA 모듈(200)을 도시한다. 도시된 바와 같이, LNA 집적 회로(204)는 RF 스위치(206, 208 및 210)를 포함하는 바이패스 스위치(214)를 포함한다. 도시된 바와 같이, RF 스위치(210)와 직렬로 연결된 RF 스위치(206 및 208)는 "T" 구성 내의 스위치(206)와 스위치(208) 사이의 중간 노드와 접지 사이에 연결된다. 바이패스 스위치(214)가 폐쇄될 때, 스위치(206 및 208)는 턴온되고 스위치(210)는 턴오프된다. 바이패스 스위치(214)가 개방될 때, 스위치(206 및 208)는 턴온되고 스위치(210)는 턴온된다. 다른 실시예에서, 바이패스 스위치(214)는 당해 기술에 알려져 있는 다른 바이패스 스위치 구성을 사용하여 구현될 수 있다. RF 스위치(206 및 208)는 직렬 인터페이스(132)에 의해 생성된 신호에 기초하여 턴온 및 턴오프된다. 인버터(212)는 RF 스위치(206 및 208)와 반대 상태에 RF 스위치(210)를 배치하는 데 사용될 수 있다. RF 스위치(206, 208 및 210)는 각각 MOS 트랜지스터를 사용하여 배치될 수 있고/있거나 당해 기술에 알려진 RF 스위치 회로 및 시스템을 사용하여 구현될 수 있다. 예컨대, RF 스위치(206, 208 및 210)의 각각은 부동(floating)을 방지하도록 접지에 하이옴 저항과 접속된 내부 소스-드레인 접합점 및 하이옴 저항을 통해 함께 연결된 게이트와 직렬로 접속된 다수의 MOS 트랜지스터로 구성될 수 있다. 또한, RF 선택 스위치(108)는 CMOS, PHEMT 또는 다른 기술을 사용하여 제조된 적층 및/또는 직렬 트랜지스터를 사용하는 스위치와 같이 당해 기술에 알려진 RF 스위치 회로 및 시스템을 사용하여 구현될 수 있다. 실시예에서, 스위치 집적 회로(102)는 CMOS 프로세스를 사용하여 구현될 수 있고 LNA 집적 회로(204)는 BiCMOS 프로세스를 사용하여 구현될 수 있다.
실시예에서, LNA 트랜지스터(124)는 RF 스위치(206 및 208)를 폐쇄하고 RF 스위치(210)를 개방함으로써 활성 모드에서 선택된다. 스위치(206 및 208)를 개방함으로써, 바이패스 스위치(214)를 통한 바이패스 신호 경로가 개방되고/되거나 하이 임피던스 상태에 배치되며, 이에 의해 바이패스 스위치(214)를 직접 통한 신호 전도가 방지된다. RF 스위치(210)는 LNA 트랜지스터(124)의 안정성을 저하시킬 수 있는 스위치(206 및 208)의 기생 피드스루 캐패시턴스를 접지시키도록 폐쇄된다.
실시예에서, LNA 모듈(200)의 작동 모드는 스위치(206, 208 및 210)의 상태뿐만 아니라 LNA 트랜지스터(124)에 의해 전도된 바이어스 전류량을 제어하는 전류원(134)의 상태도 제어하는 디지털 제어 신호를 제어 버스(SER)를 통해 직렬 인터페이스(132)에 공급함으로써 선택될 수 있다. 제어 버스(SER)는 병렬 디지털 인터페이스 및/또는 직렬 디지털 인터페이스, 예컨대, SPI, IIC, RFFE 또는 다른 직렬 인터페이스 표준을 사용하여 구현될 수 있다. 그러한 실시예에서, 직렬 인터페이스(132)는 적합한 디지털 인터페이스 회로뿐만 아니라 제어 버스(SER)로부터 수신된 날짜에 기초하여 적합한 상태에 LNA 모듈(200) 상의 다양한 스위치 및 조정가능 구성요소를 배치하는 디코딩 로직도 포함한다. 일부 실시예에서, 스위치 상태 선택은 신호 핀을 통해 어드레싱가능하다. 본 발명의 다른 실시예에서, 비표준 디지털 인터페이스가 사용될 수 있다. 또한, 일부 실시예에서, 정합 네트워크 및 다른 회로는 2014년 8월 19일에 출원된 "저잡음 증폭기를 위한 시스템 및 방법"이라는 명칭의 상호계류중인 미국 특허 출원 번호 제 14/462,793 호에 설명된 바와 같이 사용될 수 있으며, 그 출원은 전체 내용이 본 명세서에 참조로서 인용된다.
도 2b는 스위치 집적 회로(232) 및 LNA 집적 회로(234)를 포함하는 LNA 모듈(230)의 실시예를 도시한다. 도시된 바와 같이, 스위치 집적 회로(232)는 직렬 인터페이스(132), RF 선택 스위치(108) 및 전류원(134) 외에 바이패스 스위치(214), 입력 커플링 캐패시터, 인덕터(236), LNA 집적 회로(234) 및 필터 캐패시터(238)를 포함한다. 스위치 집적 회로(232)가 덜 비싼 바이폴라 기술을 사용하여 구현될 수 있는 모든 구성요소를 포함하므로 MOIS 트랜지스터를 포함하지 않는다. 이와 달리, BiCMOS, pHEMT 또는 다른 프로세스 기술이 LNA 집적 회로(234)를 구현하는 데 사용될 수 있다. 도시된 바와 같이, LNA 집적 회로(234)는 LNA 트랜지스터(124), 변성 인덕터(126), 다이오드 접속 바이어싱 트랜지스터(136), 저항(138 및 140)을 포함한다. 인덕터(236) 및 출력 커플링 캐패시터(235)는 일부 실시예에서 하이 Q 출력 정합 네트워크로서 기능한다.
일부 경우에, 출력 커플링 캐패시터(235)는 특정 주파수에 대해 비교적 낮은 값을 갖는다. 예컨대, 약 2 GHz에서 동작하는 일 실시예에서, 1pF이 사용된다. 그러므로, 바이패스 네트워크를 모듈 출력에 직접 접속하는 것이 가능하다. 이 실시예에서, CMOS 스위치 다이를 사용하여 증폭기 출력 정합을 구현하는 것은 칩 상호접속부의 수가 감소하게 하고 결과적인 기생 커플링의 수를 감소시킨다.
도 2c는 다른 실시예에 따른 LNA 모듈(240)을 도시한다. 도시된 바와 같이, LNA 모듈(240)은 스위치 집적 회로(242) 및 LNA 집적 회로(244)를 포함한다. 도시된 바와 같이, 스위치 집적 회로(242)는 비교적 낮은 Q 구성요소로 구현될 수 있는 초크 인덕터(246)를 포함한다. 일부 실시예에서, 초크 인덕터(246)는 DC 바이어싱에만 사용되고 약 10 nH 내지 약 15 nH의 인덕턴스를 가질 수 있다. 이와 달리, 이 범위를 벗어난 값이 사용될 수 있다. 실시예에서, LNA 트랜지스터(124)의 출력 정합은 LNA 트랜지스터(124)의 출력에 연결되고 LNA 집적 회로(244) 상에 배치되는 캐패시터(239) 및 인덕터(237)를 포함하는 직렬 공진 네트워크를 사용하여 달성될 수 있다. 일부 실시예에서, 출력 커플링 캐패시터(235)는 또한 출력 정합 네트워크의 일부로서 고려될 수 있다.
일 예시적인 실시예에서, 출력 커플링 캐패시터(235)는 약 0.5 pF 내지 2 pF의 캐패시턴스를 가지며, 인덕터(237)는 약 3 nH 내지 약 6 nH의 인덕턴스를 가지며, 캐패시터(239)는 약 10 pF 내지 약 20 pF의 캐패시턴스를 갖는다. 본 발명의 다른 실시예에서, 이들 범위를 벗어난 값들도 사용될 수 있음을 알아야 한다.
도 2d는 본 발명의 다른 실시예에 따른 LNA 모듈(250)을 도시한다. 도시된 바와 같이, LNA 모듈(250)은 전술한 스위치 집적 회로(232)를 포함하고, LNA 트랜지스터(124), 변성 인덕터(126), 트랜지스터(136), 저항(138 및 140) 및 예컨대, 저항을 사용하여 구현될 수 있는 전류원(248)를 포함하는 LNA 집적 회로(254)를 포함한다. 실시예에서, LNA 트랜지스터(124)에 공급된 전류는 전원 핀(VDD)에서 전압을 조절함으로써 제어될 수 있다. 전류원(248)을 LNA 집적 회로(254) 상에 배치함으로써, 스위치 집적 회로(232)와 스위치 집적 회로(254) 사이의 인터페이스는 도시된 바와 같이 단지 2 개의 핀으로 감소될 수 있다.
도 3a는 스위치 집적 회로(302) 및 LNA 집적 회로(304)를 포함하는 실시예에 따른 LNA 모듈(300)을 도시한다. 도시된 바와 같이, LNA 집적 회로(304)는 일 실시예에 따라 변성 인덕터(126)에 연결된 단일 LNA 트랜지스터(124)를 포함하고 스위치 집적 회로(302)와 LNA 집적 회로(304) 사이에 2 개의 인터페이스만 갖는다. 도시된 바와 같이, 스위치 집적 회로(302)는 LNA 트랜지스터(124)가 활성 모드에 있고 바이패스 스위치(214)가 오프일 때 LNA 트랜지스터(124)에 바이어스를 제공하는 바이어스 생성기(308)를 포함한다.
일부 실시예에서, 바이어스 생성기(308)는 RF 신호에 의한 셀프 구동을 감소시키고 LNA 트랜지스터(124)가 활성일 때 LNA 모듈(300)의 선형성을 향상시킬 수 있는 콜렉터 전류 감지 회로를 사용하여 또한 구현될 수 있다. 그러한 콜렉터 전류 감지 회로의 일례는 콜렉터 전류 감지 회로(370)를 예시하는 도 3d에 도시된다. 도시된 바와 같이, 콜렉터 전류 감지 회로는 각각 저항(352 및 354)으로 변성되는 PMOS 트랜지스터(356 및 358)를 포함한다. 또한, 콜렉터 전류 감지 회로(370)는 전류원(362) 및 저항(360)을 포함한다. 실시예에서, 트랜지스터(124)의 콜렉터는 트랜지스터(358)의 소스에서 콜렉터 단자에 연결되고, 트랜지스터(124)의 베이스는 저항(360)에서 베이스 단자에 연결된다. 저항(360)은 트랜지스터(124)의 베이스에서의 임피던스를 입력 신호가 눈에 띄게 감쇠되지 않도록 충분히 높게 유지하며, 이에 의해 양호한 잡음 성능을 보장한다.
동작 동안에, 콜렉터 단자는 트랜지스터(124)의 콜렉터를 통해 흐르는 전류를 감지한다. 콜렉터 단자에서의 전압이 더 낮은 전압으로 하강하면, 트랜지스터(358)의 소스-드레인 전류는 감소하고, 이에 의해 트랜지스터(124)에 이용가능한 베이스 전류를 감소시킨다. 트랜지스터(124)에 대한 베이스 전류가 감소하므로, 콜렉터 전류량이 감소하고, 이에 의해 트랜지스터(358)의 소스에 연결된 콜렉터 단자에서의 전압을 증가시킨다. 따라서, 네거티브 피드백 루프는 트랜지스터(124)를 통해 콜렉터 전류를 제어한다. 일 실시예에서, 전류원(362)의 전류는 약 500 nA로 설정되고 저항(360)은 약 1 ㏀의 저항을 갖는다. 이와 달리, 전류원(362)의 전류 및 저항(306)의 값에 대해 다른 값이 사용될 수 있다.
콜렉터 전류 감지 회로(370)가 바이어스 생성기(308)를 구현하는 데 사용될 수 있는 다수의 가능한 구조의 일례일 뿐임을 이해해야 한다. 다른 실시예에서, 당해 기술에 알려진 다른 바이어스 생성 회로도 사용될 수 있다.
실시예에서, LNA 트랜지스터(124)는 안테나 신호와 같은 입력 신호가 강할 때 바이패스된다. 일부 경우에, 강한 입력 신호는 LNA 트랜지스터(124)에 관하여 선형성 이슈를 제기할 수 있다. 예컨대, LNA 트랜지스터(124)가 바이패스되는 경우에도, LNA 트랜지스터(124)의 베이스-이미터 접합부는 여전히 바이패스 스위치(214)와 병렬로 연결된다. 하이 신호 레벨에서, 이 베이스-이미터 접합부와 상호작용하는 입력 신호의 결과로서 비선형 성향이 발생할 수 있는 가능성이 존재한다. 실시예에서, 네거티브 DC 전압은 저항(316) 및 선택기 스위치(306)를 통해 LNA 트랜지스터(124)의 베이스에 연결되는 네거티브 전압원(314)을 통해 LNA 트랜지스터(124)의 베이스에 인가된다. LNA 트랜지스터(124)의 베이스-이미터 접합부를 역바이어싱함으로써, 바이패스 스위치(214)가 활성화될 때 더 높은 신호 레벨이 왜곡을 덜 가지도록 지원될 수 있다. 실시예에서, 네거티브 전압원(314)은 전하 펌프 또는 당해 기술에 알려진 다른 네거티브 전압원을 사용하여 구현될 수 있다. 선택기 스위치(306)는 LNA 트랜지스터(124)가 비활성일 때 네거티브 전압원(314)과 LNA 트랜지스터(124)가 활성일 때 바이어스 생성기(308) 간에 선택하는 데 사용될 수 있다. 트랜지스터(124)가 바이패스될 때 바이패스 스위치(214)가 포지티브 바이어스를 가짐을 보장하기 위해, 트랜지스터(124)의 베이스와 바이패스 스위치(214)의 입력 사이에 커플링 캐패시터(303)가 연결된다. 따라서, 바이패스 스위치(214)의 DC 레벨은 출력 단자(OUT)에 대한 접속에 의해 수립된다.
실시예에서, 스위치 집적 회로(302)와 LNA 집적 회로(304)는 2 개의 인터페이스 핀만을 사용하여 함께 접속된다. 일부 실시예에서, 변성 인덕터(126) 및 인덕터(236)는 하이 Q 구성요소를 사용하여 구현된다. 이와 달리, 로우 Q 인덕터는 인덕터(126 및 236)용으로 사용될 수 있고 직렬 LC 공진 회로는 도 2c에 도시된 바와 같이 LNA 트랜지스터(124)의 출력에 연결될 수 있다.
도 3b는 바이패스 스위치(214)가 활성일 때 콜렉터 정합 인덕터(236)가 정합 네트워크 구성요소로서 재사용되는 다른 실시예에 따른 LNA 모듈(320)을 도시한다. 도시된 바와 같이, LNA 모듈(320)은 LNA 모듈(320)의 출력에 직접 연결되는 대신에 커플링 캐패시터(324)를 통해 LNA 트랜지스터(124)의 콜렉터에 연결되는 바이패스 스위치(214)를 가진 스위치 집적 회로(322)를 포함한다. 일부 실시예에서, 출력 커플링 캐패시터(326)는 예컨대, 특정 동작 주파수에 대해 10 옴 미만인 비교적 낮은 임피던스를 가지도록 선택된다. 예컨대, 일 실시예에서, 출력 커플링 캐패시터(326)는 약 1 GHz의 동작 주파수에 대해 약 20 pF의 값을 갖는다. 이와 달리, 다른 캐패시턴스 값이 사용될 수 있다. 따라서, 인덕터(236)는 LNA 트랜지스터(124)가 바이패스될 때 바이패스 스위치(214)의 출력을 정합시키는 데 사용될 수 있고, LNA 트랜지스터(124)가 활성일 때 LNA 트랜지스터(124)의 출력을 정합시키는 데 사용될 수 있다.
도 4는 바이패스 스위치가 활성화될 때 도 3b에 도시된 실시예의 신호 경로의 수동 모델을 도시한다. 저항(402) 및 캐패시터(410)는 RF 선택 스위치(108)의 온 저항 및 션트 캐패시턴스를 나타내고, 캐패시터(412)는 LNA 트랜지스터(124)의 입력 캐패시턴스를 나타내며, 저항(404 및 406)은 각각 RF 스위치(208 및 206)의 저항을 나타내고, 캐패시터(414)는 RF 스위치(210)의 기생 오프 캐패시턴스를 나타내며, 캐패시터(416)는 LNA 트랜지스터(124)의 콜렉터 캐패시턴스를 나타내고, 인덕터(420)는 인덕터(236)의 출력 인덕턴스를 나타내며, 캐패시터(408)는 출력 커플링 캐패시터의 캐패시턴스를 나타낸다.
도 5는 본 명세서에 설명된 다양한 실시예의 선택 스위치 RF 선택 스위치(108)를 구현하는 데 사용될 수 있는 종래의 RF 스위치(400)를 도시한다. 도시된 바와 같이, 각각의 병렬 RF 스위칭 네트워크(502, 504 및 506)는 직렬 RF 스위치(510), 션트 RF 스위치(512) 및 스위치 드라이버(514)를 포함한다. 동작 동안에, 선택된 RF 경로는 드라이버(514)가 직렬 RF 스위치(510)를 턴온하고 션트 RF 스위치(512)를 턴오프할 때 형성된다. 마찬가지로, RF 경로는 직렬 RF 스위치(510)를 턴오프하고 션트 RF 스위치(512)를 턴온함으로써 선택해제된다. 예컨대, 입력(RF1)은 RF 스위칭 네트워크(502)에서 RF 스위치(510)를 활성화하고 RF 스위치(512)를 비활성화며 이와 동시에 RF 스위칭 네트워크(504 및 506)에서 RF 스위치(510)를 비활성화하고 RF 스위치(512)를 활성화함으로써 선택될 수 있다. 마찬가지로, 입력(RF2)은 RF 스위칭 네트워크(504)에서 RF 스위치(510)를 활성화하고 RF 스위치(512)를 비활성화며 이와 동시에 RF 스위칭 네트워크(502 및 506)에서 RF 스위치(510)를 비활성화하고 RF 스위치(512)를 활성화함으로써 선택될 수 있다.
각각의 RF 스위치(510 및 512)는 서로 직렬로 접속된 다수의 트랜지스터(520)를 사용하여 구현된다. 각각의 트랜지스터(520)의 소스 및 드레인은 저항(525)을 사용하여 바이어싱되고 각각의 트랜지스터(520)의 게이트는 직렬 게이트 저항(522)을 갖는다. 도시된 바와 같이, 트랜지스터(520)는 고전압에 저항하기 위해 적층된다. 적층된 트랜지스터의 개수는 사용된 특정 반도체 기술과 예상되는 동작 환경에 따라 다양할 수 있다. RF 스위치(500)가 RF 선택 스위치(108)를 구현하는 데 사용될 수 있는 다수의 예시적인 선택 스위치 중 하나임을 이해해야 한다.
도 6은 본 발명의 실시예에 따른 RF 시스템(600)을 도시한다. 도시된 바와 같이, RF 시스템(600)은 적어도 본 명세서에 설명된 임의의 실시예에 따라 구현될 수 있는 실시예의 LNA 모듈(604)을 통해 RF 수신기(606)에 연결된 안테나(602)를 포함한다. 바이패스 및 정합 제어기(608)는 RF 수신기(606) 또는 다른 제어기로부터의 입력에 기초하여 LNA 모듈(604)에 모드 선택 데이터를 제공하도록 구성된다. 예컨대, RF 수신기(606)가 안테나(602)로부터의 입력 신호가 하이 레벨에 있음을 검출하면, 바이패스 제어기(608)에게 바이패스 모드를 선택하도록 지시할 수 있다.
도 7은 제 1 집적 회로 상에 배치된 저잡음 증폭기 트랜지스터, 저잡음 증폭기 트랜지스터의 제어 노드에 복수의 모듈 입력 단자를 연결하는 제 2 집적 회로 상에 배치된 SPMT 스위치, 및 저잡음 증폭기 트랜지스터의 제어 노드와 저잡음 증폭기 트랜지스터의 출력 노드 사이에 연결된 바이패스 스위치를 포함하는 모듈의 동작에 관한 실시예의 방법(700)의 흐름도를 도시한다. 바이패스 스위치는 저잡음 증폭기 트랜지스터의 제어 노드와 중간 노드 사이에 연결된 제 1 스위치와, 중간 노드와 저잡음 증폭기 트랜지스터의 출력 노드 사이에 연결된 제 2 스위치와, 중간 노드와 제 1 기준 노드 사이에 연결된 제 3 스위치를 포함한다.
방법의 단계(702)에서, LNA 모듈이 LNA가 활성인 활성 모드 또는 바이패스 모드에서 작동되는지가 결정된다. LNA 모듈이 활성 모드에서 작동된다고 결정되면, 단계(704)에서 제 1 스위치 및 제 2 스위치는 턴오프되고 단계(706)에서 제 3 스위치 및 제 2 스위치는 턴온된다. 반면에, LNA 모듈이 바이패스 모드에서 작동된다고 결정되면, 단계(708)에서 제 1 스위치 및 제 2 스위치는 턴온되고 단계(710)에서 제 3 스위치는 턴온된다.
실시예에 따르면, 회로는 제 1 집적 회로 상에 배치된 저잡음 증폭기 트랜지스터와, 제 2 집적 회로 상에 배치된 SPMT 스위치와, 저잡음 증폭기 트랜지스터의 제어 노드와 저잡음 증폭기 트랜지스터의 출력 노드 사이에 연결된 바이패스 스위치를 포함한다. SPMT 스위치는 저잡음 증폭기 트랜지스터의 제어 노드에 복수의 모듈 입력 단자를 연결하고, 바이패스 스위치는 저잡음 증폭기 트랜지스터의 제어 노드와 중간 노드 사이에 연결된 제 1 스위치와, 중간 노드와 저잡음 증폭기 트랜지스터의 출력 노드 사이에 연결된 제 2 스위치와, 중간 노드와 제 1 기준 노드 사이에 연결된 제 3 스위치를 포함한다. 제 1 집적 회로 및 제 2 집적 회로는 기판 상에 배치된다.
다양한 실시예에서, 회로는, 활성 모드에서, 제 1 스위치 및 제 2 스위치를 턴오프하고, 제 3 스위치를 턴온하도록 구성된 제어 회로를 더 포함한다. 제어 회로는 또한 바이패스 모드에서, 제 1 스위치 및 제 2 스위치를 턴온하고, 제 3 스위치를 턴오프하도록 구성된다.
바이패스 스위치는 제 1 집적 회로 상에 배치될 수 있다. 일부 실시예에서, 제 1 집적 회로는 저잡음 증폭기 트랜지스터의 제어 노드에 연결된 다이오드 접속 트랜지스터를 포함하고, 제 2 집적 회로는 다이오드 접속 트랜지스터에 연결된 전류원을 포함한다. 제 1 집적 회로는 SPMT 스위치와 저잡음 증폭기 트랜지스터의 제어 노드 사이에 연결된 제 1 커플링 캐패시터를 포함할 수 있다. 일부 실시예에서, 회로는 제 2 집적 회로 상에 배치된 디지털 인터페이스 회로를 더 포함할 수 있고, 디지털 인터페이스 회로는 디지털 버스에 연결되도록 구성된 입력 단자 및 바이패스 스위치의 제어 단자에 연결된 제 1 출력 단자를 구비한다. 디지털 인터페이스 회로는 디지털 버스로부터 직렬 디지털 커맨드를 수신하도록 구성될 수 있다.
일부 실시예에서, 바이패스 스위치는 제 2 집적 회로 상에 배치된다. 제 1 집적 회로는 저잡음 증폭기 트랜지스터의 제어 노드에 연결된 다이오드 접속 트랜지스터를 포함할 수 있고, 제 2 집적 회로는 다이오드 접속 트랜지스터에 연결된 전류원을 포함할 수 있다. 일부 실시예에서, 제 2 집적 회로는 SPMT 스위치와 저잡음 증폭기 트랜지스터의 제어 노드 사이에 연결된 제 1 커플링 캐패시터 및 저잡음 증폭기 트랜지스터의 출력 노드와 모듈의 출력 노드 사이에 연결된 제 2 커플링 캐패시터를 포함한다.
제 1 집적 회로는 저잡음 증폭기 트랜지스터의 출력단과 제 1 기준 노드 사이에 연결된 직렬 LC 회로를 더 포함할 수 있다. 직렬 LC 회로는 일부 실시예에서 제 1 캐패시터와 직렬로 연결된 제 1 인덕터를 포함한다. 제 1 집적 회로는 저잡음 증폭기 트랜지스터의 제어 노드에 연결된 다이오드 접속 트랜지스터 및 저잡음 증폭기 트랜지스터의 출력 노드와 다이오드 접속 트랜지스터 사이에 연결된 전류원을 더 포함할 수 있다.
실시예에서, 제 2 집적 회로는, SPMT 스위치와 저잡음 증폭기 트랜지스터의 제어 노드 사이에 연결된 제 1 커플링 캐패시터와, 저잡음 증폭기 트랜지스터의 출력 노드와 모듈의 출력 단자 사이에 연결된 제 2 커플링 캐패시터를 더 포함하되, 바이패스 스위치의 제 2 스위치는 모듈의 출력 단자에 접속된다. 제 2 집적 회로는 저잡음 증폭기 트랜지스터의 제어 노드와 출력 노드에 연결된 바이어스 회로를 더 포함할 수 있다. 일부 실시예에서, 제 2 집적 회로는 저잡음 증폭기 트랜지스터의 제어 노드와 바이패스 스위치의 제 1 스위치 사이에 연결된 제 1 커플링 캐패시터를 더 포함한다.
실시예에서, 바이패스 스위치의 제 2 스위치는 모듈의 출력 노드에 접속되고, 제 2 집적 회로는 저잡음 증폭기 트랜지스터의 출력 노드와 모듈의 출력 노드 사이에 연결된 제 2 커플링 캐패시터를 더 포함한다. 제 2 집적 회로는 바이패스 스위치의 제 2 스위치와 저잡음 증폭기 트랜지스터의 출력 노드 사이에 연결된 제 2 커플링 캐패시터와, 저잡음 증폭기 트랜지스터의 출력 노드와 모듈의 출력 노드 사이에 연결된 제 3 바이패스 캐패시터를 더 포함할 수 있다. 일부 실시예에서, 회로는 저잡음 증폭기 트랜지스터의 기준 노드와 제 1 기준 노드 사이에 연결된 제 2 인덕터를 더 포함한다. 저잡음 증폭기 트랜지스터는 바이폴라 트랜지스터를 사용하여 구현될 수 있다.
다른 실시예에 따르면, 방법은 제 1 집적 회로 상에 배치된 저잡음 증폭기 트랜지스터와, 제 2 집적 회로 상에 배치된 SPMT 스위치와, 저잡음 증폭기 트랜지스터의 제어 노드와 저잡음 증폭기 트랜지스터의 출력 노드 사이에 연결된 바이패스 스위치를 포함하는 모듈을 동작시키는 것에 관한 것이다. SPMT 스위치는 저잡음 증폭기 트랜지스터의 제어 노드에 복수의 모듈 입력 단자를 연결하고, 바이패스 스위치는 저잡음 증폭기 트랜지스터의 제어 노드와 중간 노드 사이에 연결된 제 1 스위치와, 중간 노드와 저잡음 증폭기 트랜지스터의 출력 노드 사이에 연결된 제 2 스위치와, 중간 노드와 제 1 기준 노드 사이에 연결된 제 3 스위치를 포함하고, 제 1 집적 회로 및 제 2 집적 회로는 기판 상에 배치된다. 방법은, 활성 모드에서, 제 1 스위치 및 제 2 스위치를 턴오프하고, 제 3 스위치를 턴온하는 단계를 포함한다. 방법은, 바이패스 모드에서, 제 1 스위치 및 제 2 스위치를 턴온하고, 제 3 스위치를 턴오프하는 단계를 더 포함한다.
일부 실시예에서, 바이패스 스위치는 제 1 집적 회로 상에 배치되고, 다른 실시예에서, 바이패스 스위치는 제 2 집적 회로 상에 배치된다. 모듈은 바이패스 스위치 및 모듈의 출력 단자에 연결된 제 1 단자와, 바이폴라 트랜지스터의 콜렉터 단자에 연결된 제 2 단자를 가진 제 2 커플링 캐패시터를 더 포함할 수 있다.
다른 실시예에 따르면, 모듈은 바이폴라 트랜지스터 및 바이폴라 트랜지스터의 이미터와 기준 단자 사이에 연결된 제 1 인덕터를 포함하는 바이폴라 트랜지스터 칩과, CMOS 칩을 포함하되, CMOS 칩은 복수의 모듈 입력 단자를 포함하는 SPMT 스위치와, SPMT 스위치의 출력 노드와 바이폴라 트랜지스터의 콜렉터 단자 사이에 연결된 바이패스 스위치를 포함한다. 바이패스 스위치는 SPMT 스위치의 출력 노드와 중간 노드 사이에 연결된 제 1 스위치와, 중간 노드와 바이폴라 트랜지스터의 콜렉터 단자 사이에 연결된 제 2 스위치와, 중간 노드와 제 1 기준 노드 사이에 연결된 제 3 스위치를 포함한다. CMOS 칩은 바이폴라 트랜지스터의 콜렉터 단자와 베이스 단자 사이에 연결된 바이어스 생성기를 더 포함하고, SPMT 스위치의 출력 노드 및 바이패스 스위치에 연결된 제 1 단자, 및 바이폴라 트랜지스터의 베이스 단자에 연결된 제 2 단자를 가진 제 1 커플링 캐패시터를 포함한다.
모듈은 바이패스 스위치 및 모듈의 출력 단자에 연결된 제 1 단자 및 바이폴라 트랜지스터의 콜렉터 단자에 연결된 제 2 단자를 가진 제 2 커플링 캐패시터를 더 포함할 수 있다. 실시예에서, 모듈은 바이패스 스위치에 연결된 제 1 단자 및 바이폴라 트랜지스터의 콜렉터 단자에 연결된 제 2 단자를 가진 제 2 커플링 캐패시터와, 바이폴라 트랜지스터의 콜렉터 단자에 연결된 제 1 단자 및 모듈의 출력 단자에 연결된 제 2 단자를 가진 제 3 커플링 캐패시터를 더 포함한다.
일부 실시예에서, CMOS 칩은 바이어스 생성기와 바이폴라 트랜지스터의 콜렉터 단자 사이에 연결된 제 2 인덕터를 포함한다. CMOS 칩은 바이패스 스위치가 활성화될 때 바이폴라 트랜지스터의 베이스 단자에 연결되도록 구성되는 출력 단자를 가진 네거티브 전압 생성기를 더 포함할 수 있다.
일부 실시예의 LNA 모듈의 이점은 입력 RF 신호가 높은 진폭을 가질 때 LNA를 바이패스하는 능력을 포함한다. 그러한 경우에, LNA를 바이패스하는 것은 전류를 절약할 수 있다. 기생 피드백 경로를 감소시키고/시키거나 제거하는 "T" 바이패스 스위치를 포함하는 일부 실시예의 다른 이점은 활성 모드에서 안정적인 동작을 유지하면서 LNA를 바이패스할 수 있는 회로를 제공하는 능력이다. 어떠한 스위치도 LNA의 입력단과 직렬로 연결되지 않는 실시예에서, 그러한 직렬 스위치에 의해 야기된 감쇠가 시스템의 잡음 성능을 저하시키지 않으므로 양호한 잡음 성능이 달성된다. 일부 실시예의 다른 이점은 양호한 선형성을 포함한다.
일부 실시예의 다른 이점은 비교적 저렴한 바이폴라 프로세스를 사용하여 LNA를 구현하는 능력에 기인한 비용 감소이다.
본 발명은 예시적인 실시예에 관하여 설명되었지만, 이 설명은 제한의 의미로 해석되도록 의도되지 않는다. 예시적인 실시예의 다양한 변경 및 조합뿐만 아니라 본 발명의 다른 실시예도 이 설명을 참조할 때 당업자에게 자명할 것이다.

Claims (27)

  1. 회로로서,
    제 1 집적 회로 상에 배치된 저잡음 증폭기 트랜지스터와,
    제 2 집적 회로 상에 배치된 SPMT(single pole multi throw) 스위치 - 상기 SPMT 스위치는 상기 저잡음 증폭기 트랜지스터의 제어 노드에 복수의 모듈 입력 단자를 연결함 - 와,
    상기 저잡음 증폭기 트랜지스터의 제어 노드와 상기 저잡음 증폭기 트랜지스터의 출력 노드 사이에 연결된 바이패스 스위치를 포함하되,
    상기 바이패스 스위치는 상기 저잡음 증폭기 트랜지스터의 제어 노드와 중간 노드 사이에 연결된 제 1 스위치와, 상기 중간 노드와 상기 저잡음 증폭기 트랜지스터의 출력 노드 사이에 연결된 제 2 스위치와, 상기 중간 노드와 제 1 기준 노드 사이에 연결된 제 3 스위치를 포함하고, 상기 제 1 집적 회로 및 상기 제 2 집적 회로는 기판 상에 배치되는
    회로.
  2. 제 1 항에 있어서,
    활성 모드에서, 상기 제 1 스위치 및 상기 제 2 스위치를 턴오프하고, 상기 제 3 스위치를 턴온하며,
    바이패스 모드에서, 상기 제 1 스위치 및 상기 제 2 스위치를 턴온하고, 상기 제 3 스위치를 턴오프
    하도록 구성된 제어 회로를 더 포함하는
    회로.
  3. 제 1 항에 있어서,
    상기 바이패스 스위치는 상기 제 1 집적 회로 상에 배치되는
    회로.
  4. 제 3 항에 있어서,
    상기 제 1 집적 회로는 상기 저잡음 증폭기 트랜지스터의 제어 노드에 연결된 다이오드 접속 트랜지스터를 포함하고,
    상기 제 2 집적 회로는 상기 다이오드 접속 트랜지스터에 연결된 전류원을 포함하는
    회로.
  5. 제 4 항에 있어서,
    상기 제 1 집적 회로는 상기 SPMT 스위치와 상기 저잡음 증폭기 트랜지스터의 제어 노드 사이에 연결된 제 1 커플링 캐패시터를 포함하는
    회로.
  6. 제 1 항에 있어서,
    상기 제 2 집적 회로 상에 배치된 디지털 인터페이스 회로를 더 포함하되,
    상기 디지털 인터페이스 회로는 디지털 버스에 연결되도록 구성된 입력 단자 및 상기 바이패스 스위치의 제어 단자에 연결된 제 1 출력 단자를 구비하는
    회로.
  7. 제 6 항에 있어서,
    상기 디지털 인터페이스 회로는 상기 디지털 버스로부터 직렬 디지털 커맨드를 수신하도록 구성되는
    회로.
  8. 제 1 항에 있어서,
    상기 바이패스 스위치는 상기 제 2 집적 회로 상에 배치되는
    회로.
  9. 제 8 항에 있어서,
    상기 제 1 집적 회로는 상기 저잡음 증폭기 트랜지스터의 제어 노드에 연결된 다이오드 접속 트랜지스터를 포함하고,
    상기 제 2 집적 회로는 상기 다이오드 접속 트랜지스터에 연결된 전류원을 포함하는
    회로.
  10. 제 9 항에 있어서,
    상기 제 2 집적 회로는 상기 SPMT 스위치와 상기 저잡음 증폭기 트랜지스터의 제어 노드 사이에 연결된 제 1 커플링 캐패시터 및 상기 저잡음 증폭기 트랜지스터의 출력 노드와 모듈의 출력 노드 사이에 연결된 제 2 커플링 캐패시터를 포함하는
    회로.
  11. 제 10 항에 있어서,
    상기 제 1 집적 회로는 상기 저잡음 증폭기 트랜지스터의 출력단과 상기 제 1 기준 노드 사이에 연결된 직렬 LC 회로를 더 포함하되, 상기 직렬 LC 회로는 제 1 캐패시터와 직렬로 연결된 제 1 인덕터를 포함하는
    회로.
  12. 제 8 항에 있어서,
    상기 제 1 집적 회로는 상기 저잡음 증폭기 트랜지스터의 제어 노드에 연결된 다이오드 접속 트랜지스터 및 상기 저잡음 증폭기 트랜지스터의 출력 노드와 상기 다이오드 접속 트랜지스터 사이에 연결된 전류원을 더 포함하는
    회로.
  13. 제 8 항에 있어서,
    상기 제 2 집적 회로는
    상기 SPMT 스위치와 상기 저잡음 증폭기 트랜지스터의 제어 노드 사이에 연결된 제 1 커플링 캐패시터와,
    상기 저잡음 증폭기 트랜지스터의 출력 노드와 모듈의 출력 단자 사이에 연결된 제 2 커플링 캐패시터를 더 포함하되,
    상기 바이패스 스위치의 제 2 스위치는 상기 모듈의 출력 단자에 접속되는
    회로.
  14. 제 8 항에 있어서,
    상기 제 2 집적 회로는 상기 저잡음 증폭기 트랜지스터의 제어 노드와 출력 노드에 연결된 바이어스 회로를 더 포함하는
    회로.
  15. 제 14 항에 있어서,
    상기 제 2 집적 회로는 상기 저잡음 증폭기 트랜지스터의 제어 노드와 상기 바이패스 스위치의 제 1 스위치 사이에 연결된 제 1 커플링 캐패시터를 더 포함하는
    회로.
  16. 제 14 항에 있어서,
    상기 바이패스 스위치의 제 2 스위치는 모듈의 출력 노드에 접속되고, 상기 제 2 집적 회로는 상기 저잡음 증폭기 트랜지스터의 출력 노드와 상기 모듈의 출력 노드 사이에 연결된 제 2 커플링 캐패시터를 더 포함하는
    회로.
  17. 제 14 항에 있어서,
    상기 제 2 집적 회로는 상기 바이패스 스위치의 제 2 스위치와 상기 저잡음 증폭기 트랜지스터의 출력 노드 사이에 연결된 제 2 커플링 캐패시터와, 상기 저잡음 증폭기 트랜지스터의 출력 노드와 모듈의 출력 노드 사이에 연결된 제 3 바이패스 캐패시터를 더 포함하는
    회로.
  18. 제 1 항에 있어서,
    상기 저잡음 증폭기 트랜지스터의 기준 노드와 상기 제 1 기준 노드 사이에 연결된 제 2 인덕터를 더 포함하는
    회로.
  19. 제 1 항에 있어서,
    상기 저잡음 증폭기 트랜지스터는 바이폴라 트랜지스터를 포함하는
    회로.
  20. 모듈을 동작시키는 방법으로,
    상기 모듈은 제 1 집적 회로 상에 배치된 저잡음 증폭기 트랜지스터와, 제 2 집적 회로 상에 배치된 SPMT 스위치 - 상기 SPMT 스위치는 상기 저잡음 증폭기 트랜지스터의 제어 노드에 복수의 모듈 입력 단자를 연결함 - 와, 상기 저잡음 증폭기 트랜지스터의 제어 노드와 상기 저잡음 증폭기 트랜지스터의 출력 노드 사이에 연결된 바이패스 스위치를 포함하되, 상기 바이패스 스위치는 상기 저잡음 증폭기 트랜지스터의 제어 노드와 중간 노드 사이에 연결된 제 1 스위치와, 상기 중간 노드와 상기 저잡음 증폭기 트랜지스터의 출력 노드 사이에 연결된 제 2 스위치와, 상기 중간 노드와 제 1 기준 노드 사이에 연결된 제 3 스위치를 포함하고, 상기 제 1 집적 회로 및 상기 제 2 집적 회로는 기판 상에 배치되며,
    상기 방법은
    활성 모드에서, 상기 제 1 스위치 및 상기 제 2 스위치를 턴오프하고, 상기 제 3 스위치를 턴온하는 단계와,
    바이패스 모드에서, 상기 제 1 스위치 및 상기 제 2 스위치를 턴온하고, 상기 제 3 스위치를 턴오프하는 단계를 포함하는
    방법.
  21. 제 20 항에 있어서,
    상기 바이패스 스위치는 상기 제 1 집적 회로 상에 배치되는
    방법.
  22. 제 20 항에 있어서,
    상기 바이패스 스위치는 상기 제 2 집적 회로 상에 배치되는
    방법.
  23. 모듈로서,
    바이폴라 트랜지스터 및 상기 바이폴라 트랜지스터의 이미터와 기준 단자 사이에 연결된 제 1 인덕터를 포함하는 바이폴라 트랜지스터 칩과,
    CMOS 칩을 포함하되,
    상기 CMOS 칩은
    복수의 모듈 입력 단자를 포함하는 SPMT 스위치와,
    상기 SPMT 스위치의 출력 노드와 상기 바이폴라 트랜지스터의 콜렉터 단자 사이에 연결된 바이패스 스위치 - 상기 바이패스 스위치는 상기 SPMT 스위치의 출력 노드와 중간 노드 사이에 연결된 제 1 스위치와, 상기 중간 노드와 상기 바이폴라 트랜지스터의 콜렉터 단자 사이에 연결된 제 2 스위치와, 상기 중간 노드와 제 1 기준 노드 사이에 연결된 제 3 스위치를 포함함 - 와,
    상기 바이폴라 트랜지스터의 콜렉터 단자와 베이스 단자 사이에 연결된 바이어스 생성기와,
    상기 SPMT 스위치의 출력 노드 및 상기 바이패스 스위치에 연결된 제 1 단자, 및 상기 바이폴라 트랜지스터의 베이스 단자에 연결된 제 2 단자를 가진 제 1 커플링 캐패시터를 포함하는
    모듈.
  24. 제 23 항에 있어서,
    상기 바이패스 스위치 및 상기 모듈의 출력 단자에 연결된 제 1 단자 및 상기 바이폴라 트랜지스터의 콜렉터 단자에 연결된 제 2 단자를 가진 제 2 커플링 캐패시터를 더 포함하는
    모듈.
  25. 제 23 항에 있어서,
    상기 바이패스 스위치에 연결된 제 1 단자 및 상기 바이폴라 트랜지스터의 콜렉터 단자에 연결된 제 2 단자를 가진 제 2 커플링 캐패시터와,
    상기 바이폴라 트랜지스터의 콜렉터 단자에 연결된 제 1 단자 및 상기 모듈의 출력 단자에 연결된 제 2 단자를 가진 제 3 커플링 캐패시터를 더 포함하는
    모듈.
  26. 제 23 항에 있어서,
    상기 CMOS 칩은 상기 바이어스 생성기와 상기 바이폴라 트랜지스터의 콜렉터 단자 사이에 연결된 제 2 인덕터를 포함하는
    모듈.
  27. 제 23 항에 있어서,
    상기 CMOS 칩은 상기 바이패스 스위치가 활성화될 때 상기 바이폴라 트랜지스터의 베이스 단자에 연결되도록 구성되는 출력 단자를 가진 네거티브 전압 생성기를 더 포함하는
    모듈.
KR1020150171242A 2014-12-05 2015-12-03 저잡음 증폭기 모듈을 위한 시스템 및 방법 KR101732279B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/561,789 US9337775B1 (en) 2014-12-05 2014-12-05 System and method for a low noise amplifier module
US14/561,789 2014-12-05

Publications (2)

Publication Number Publication Date
KR20160068676A KR20160068676A (ko) 2016-06-15
KR101732279B1 true KR101732279B1 (ko) 2017-05-02

Family

ID=55860120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150171242A KR101732279B1 (ko) 2014-12-05 2015-12-03 저잡음 증폭기 모듈을 위한 시스템 및 방법

Country Status (4)

Country Link
US (2) US9337775B1 (ko)
KR (1) KR101732279B1 (ko)
CN (1) CN105680803B (ko)
DE (1) DE102015120961B4 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2913922A1 (en) * 2014-02-28 2015-09-02 Telefonaktiebolaget L M Ericsson (publ) A low noise amplifier circuit
US10230417B2 (en) 2016-08-31 2019-03-12 Skyworks Solutions, Inc. Multi-input amplifier with degeneration switching block and low loss bypass function
WO2018110393A1 (ja) * 2016-12-14 2018-06-21 株式会社村田製作所 スイッチｉｃ、フロントエンドモジュール及び通信装置
KR20190124448A (ko) 2018-04-26 2019-11-05 삼성전기주식회사 캐리어 어그리게이션(ca) 지원 가능한 멀티 입력 및 출력 구조를 갖는 저잡음 증폭회로
JP2021035016A (ja) * 2019-08-29 2021-03-01 株式会社村田製作所 増幅回路
CN111711466A (zh) * 2020-07-21 2020-09-25 成都智芯测控科技有限公司 一种三通道uwb射频前端模块

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675359B2 (en) 2008-05-28 2010-03-09 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Switch-around low noise amplifier

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3805164A (en) * 1972-07-05 1974-04-16 2 Bit Corp Television preamplifier
US6104246A (en) * 1999-05-25 2000-08-15 International Business Machines Corporation Variable gain RF amplifier with switchable bias injection and feedback
US6211729B1 (en) 1999-09-07 2001-04-03 Agilent Technologies, Inc. Amplifier circuit with a switch bypass
US6118338A (en) 1999-11-23 2000-09-12 Agilent Technologies Low noise amplifier circuit with an isolating switch topology
CA2361298C (en) 2000-11-08 2004-10-12 Research In Motion Limited Impedance matching low noise amplifier having a bypass switch
US6864743B2 (en) 2000-12-22 2005-03-08 Allgon Ab Microwave amplifier with bypass segment
US6424222B1 (en) * 2001-03-29 2002-07-23 Gct Semiconductor, Inc. Variable gain low noise amplifier for a wireless terminal
US6680647B2 (en) 2001-12-13 2004-01-20 Agilent Technologies, Inc. Low noise amplifier circuit with phase matched switch topology
US6700439B2 (en) 2002-04-11 2004-03-02 Andrew Corporation Zero-bias bypass switch
US6838933B2 (en) 2002-10-02 2005-01-04 Northrop Grumman Corporation Low noise amplifier with fixed loss bypass
US6930546B2 (en) 2003-09-26 2005-08-16 International Business Machines Corporation Bypass switch topology for low-noise amplifiers
KR100708117B1 (ko) * 2004-11-11 2007-04-16 삼성전자주식회사 가변 이득 증폭기
US20080143442A1 (en) * 2005-02-07 2008-06-19 Erik Hemmendorff Electrical Circuit
US7218175B1 (en) * 2005-04-11 2007-05-15 Sirenza Microdevices, Inc. Dynamic feedback linearization
US7340228B2 (en) * 2005-07-08 2008-03-04 Samsung Electronics Co., Ltd. Apparatus and method for high efficiency RF power amplification using drain bias adaptation
JP2008028908A (ja) 2006-07-25 2008-02-07 New Japan Radio Co Ltd 利得可変型低雑音増幅器
US7724092B2 (en) 2007-10-03 2010-05-25 Qualcomm, Incorporated Dual-path current amplifier
US8160275B2 (en) * 2008-04-28 2012-04-17 Samsung Electronics Co., Ltd. Apparatus and method for an integrated, multi-mode, multi-band, and multi-stage power amplifier
KR101611381B1 (ko) 2008-10-16 2016-04-11 삼성전자주식회사 통합된 다중모드 다중밴드 전력 증폭기의 장치 및 방법
US7898325B2 (en) 2009-05-28 2011-03-01 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Amplifier with bypass switch
EP2456068B1 (en) * 2010-11-22 2013-06-19 Telefonaktiebolaget LM Ericsson (publ) Low-noise amplifier with impedance boosting circuit
US8643433B2 (en) 2011-06-30 2014-02-04 Broadcom Corporation Bypass power amplifier for improving efficiency at low power
JP5512740B2 (ja) 2012-05-11 2014-06-04 シャープ株式会社 高周波回路およびそれを備えた高周波モジュール
US20140015614A1 (en) * 2012-07-10 2014-01-16 Infineon Technologies Ag System and Method for a Low Noise Amplifier
US20160301369A1 (en) * 2015-04-10 2016-10-13 Ferfics Limited Band optimised rf switch low noise amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675359B2 (en) 2008-05-28 2010-03-09 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Switch-around low noise amplifier

Also Published As

Publication number Publication date
CN105680803B (zh) 2019-05-10
US9337775B1 (en) 2016-05-10
US20160248388A1 (en) 2016-08-25
CN105680803A (zh) 2016-06-15
KR20160068676A (ko) 2016-06-15
DE102015120961A1 (de) 2016-06-09
US9742364B2 (en) 2017-08-22
DE102015120961B4 (de) 2021-03-25

Similar Documents

Publication Publication Date Title
KR101732279B1 (ko) 저잡음 증폭기 모듈을 위한 시스템 및 방법
US9479126B2 (en) System and method for a low noise amplifier
EP3547536B1 (en) System and method for bypassing a low noise amplifier
US7023272B2 (en) Multi-band low noise amplifier system
US7675359B2 (en) Switch-around low noise amplifier
CN105471394A (zh) 支持双模包络和平均功率跟踪性能的可变负载功率放大器
US8149049B2 (en) Low noise receiving apparatus
US8106710B2 (en) Apparatus and method for variable gain transconductance
US7667541B2 (en) Amplifier circuit and wireless communication device
US20070096804A1 (en) Transmitting output stage with adjustable output power and process for amplifying a signal in a transmitting output stage
US7671685B2 (en) Method and system for a low power fully differential noise cancelling low noise amplifier
KR100422894B1 (ko) 스위칭 이득을 갖는 저잡음 증폭기 및 증폭 방법
US7129782B2 (en) Fully differential amplifier with start up circuit
US20070279099A1 (en) Transceiver and method of operating an electrical circuit
US8111105B1 (en) Variable gain BiCMOS amplifier
CN113422583A (zh) 低噪声放大电路、射频前端模组及控制方法
KR20020008746A (ko) 가변이득증폭기
US8503960B2 (en) Amplifier and associated receiver
US20200220503A1 (en) Low noise amplifier and semiconductor device
US6842072B1 (en) Power gain reduction circuit for power amplifiers
JP2007158975A (ja) 高周波可変利得増幅器および通信機器
US20050134373A1 (en) Switchable gain amplifier
JP2006279745A (ja) 可変利得低雑音増幅器
JP2005175668A (ja) 電力増幅回路、それを用いた送信機、受信機及び送受信機
EP3139498A1 (en) Method and apparatus for amplifying signals

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant