KR20160008741A - 트렌치 게이트를 구비한 파워 모스펫 및 그 제조 방법 - Google Patents

트렌치 게이트를 구비한 파워 모스펫 및 그 제조 방법 Download PDF

Info

Publication number
KR20160008741A
KR20160008741A KR1020140088801A KR20140088801A KR20160008741A KR 20160008741 A KR20160008741 A KR 20160008741A KR 1020140088801 A KR1020140088801 A KR 1020140088801A KR 20140088801 A KR20140088801 A KR 20140088801A KR 20160008741 A KR20160008741 A KR 20160008741A
Authority
KR
South Korea
Prior art keywords
trench
forming
gate
layer
epitaxial layer
Prior art date
Application number
KR1020140088801A
Other languages
English (en)
Inventor
김장래
최영석
Original Assignee
김장래
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김장래 filed Critical 김장래
Priority to KR1020140088801A priority Critical patent/KR20160008741A/ko
Priority to PCT/KR2014/010089 priority patent/WO2016010197A1/ko
Publication of KR20160008741A publication Critical patent/KR20160008741A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/783—Field effect transistors with field effect produced by an insulated gate comprising a gate to body connection, i.e. bulk dynamic threshold voltage MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 트렌치 게이트를 구비한 파워 모스펫은 N+ 기판; 상기 N+ 기판 상에 형성된 N- 에피텍셜 층; 상기 N- 에피텍셜 층 상에 형성된 P+ 바디를 포함하는 P- 보디 층; 상기 P- 보디 층의 일부 내에 형성된 N+ 소스 영역; 상기 N+ 소스 영역 및 상기 P- 보디 층을 관통하여 상기 N- 에피텍셜 층에 이르는 트렌치; 상기 트렌치 내에 형성된 게이트 절연막 및 게이트 전극; 상기 N+ 소스 영역에 접속된 소스 전극; 및 상기 게이트 전극과 상기 소스 전극을 분리하기 위하여 상기 게이트 전극 위에 형성된 절연막을 포함하며, 상기 트렌치는 상기 N+ 소스 영역과 만나는 코너 부분 및 상기 트렌치 바닥의 코너 부분에서 소정 값 이상의 곡률직경을 갖는다.

Description

트렌치 게이트를 구비한 파워 모스펫 및 그 제조 방법{POWER MOSFET HAVING A TRENCH GATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 트렌치 게이트를 구비한 파워 모스펫 및 그 제조 방법에 관한 것이다.
전기 및 전자 제품들이 갈수록 소형화되고 고기능화됨에 따라 낮은 발열과 높은 내구성을 필요로 함에 따라, 전기 및 전자 제품들에 사용되는 파워 모스펫(Power MOSFET)은 낮은 온저항(ON resistance: Ron), 고내압(Breakdown Voltage: BV) 및 빠른 스위칭 속도(Switching speed)를 가질 것이 요구되고 있다.
종래의 모스펫(MOSFET) 구조는 평면형 수직 이중확산 모스펫(Planer-type Vertical Double-diffused MOSFET, 또는 Planar-type VDMOS, 이하 평면형 모스펫)으로서 제조 방법이 단순하고 고내압의 제품을 만들기가 쉬운 반면에 열특성과 관련된 온저항을 낮추기가 어렵고 스위칭 스피드를 빠르게 하기 위한 게이트 면적을 줄이기가 어렵다.
온저항을 낮추기 위해서는 전류 경로인 에피층의 농도를 높이거나 그 두께를 낮추어야 하는데, 이럴 경우 내압이 저하되는 단점이 있기 때문에 한계점이 존재한다. 또한 스위칭 속도를 빠르게 하기 위해서는 게이트 커패시턴스(게이트 용량)를 줄여야 하고, 따라서 게이트 면적을 줄이기 위해서는 게이트 면적을 줄여야 한다. 게이트 면적을 구성하는 위스(폭)과 랭스(길이)에 있어서, 위스는 전체 전류 양을 결정하는 요소이므로 소자 규격에 의해서 사용해야 하는 크기가 정해진다. 따라서 현실적으로 정해진 소자 규격 하에서 게이트 면적을 줄이기 위해서는 게이트 랭스를 줄여야 하지만, 게이트 양쪽 실리콘 평면에 위치한 소스 영역으로부터 열확산에 의해 안쪽 영역으로 확산되어 침투하는 P-형 웰층이 게이트 랭스를 줄이는 데 한계를 갖게 한다. 따라서 전통적인 평면형 모스펫 구조로는 열과 내압, 스위칭 스피드 모두를 만족시키기에는 어려운 문제점이 있다.
한편, 현재 내압이 200V 이하로 낮고, 수십 암페어의 전류가 요구되는 전기, 전자 제품에는 온저항을 낮추는데 유리한 트렌치형 이중확산 파워 모스펫(trench-type VDMOS 또는 TDMOS, 이하 트렌치형 모스펫) 구조를 많이 사용한다. TDMOS는 온저항을 평면형 VDMOS보다 크게 낮출 수 있는 장점이 있지만, 200V 이상의 고 내압을 유지하기 어렵고, 또한 실리콘 트렌치를 통한 웨이퍼의 두께 감소효과 즉 온저항 감소효과가 나타나기 쉬운 주로 200V 이내의 내압에만 사용할 수 있는 한계를 갖고 있다.
기존의 평면형 모스펫은 통상적으로 200V 이상의 고내압을 갖는다. 그러나, N-형 모스펫의 경우 게이트 폴리실리콘 양측 면에서 게이트 폴리실리콘 안쪽으로 이중 확산 P-형 웰층이 형성되기 때문에 양쪽의 P-형 웰층이 맞닿지 않도록 일정 거리를 유지해야 한다. 따라서 이러한 P-형 웰층 사이의 거리를 유지해야 하므로, 게이트 폴리실리콘의 랭스를 줄이는 데 한계가 있다. 따라서, 게이트 폴리실리콘 피치, 즉 "게이트 폴리실리콘 랭스 + 게이트 폴리실리콘간 스페이스"을 줄이는 데 한계가 있으므로, 셀 밀도를 높이는 것이 근본적으로 어렵다는 문제점이 있다.
또한, 평면형 모스펫에서는 N-형 모스펫의 다수 캐리어, 즉 전자의 경로가 소스에서 출발하여 채널을 지나는 지점까지는 수평으로 이동하다가 채널을 통과하여 드레인 쪽으로 수직으로 이동하게 되는데, 이때 전자는 P-형 웰층의 접합 깊이만큼의 저항성 통로영역(이 영역은 JFET 영역이라고 하며, P-형 접합 깊이는 보통 4um 이상임)을 지나게 되고, 이 통로영역 영역은 전자 이동 채널을 형성하게 되므로 드레인 전압이 증가하면 그 채널이 좁아져 통로영역의 저항이 증가하게 되므로 온저항은 그 깊이에 비례해서 증가하게 된다. 또한, 2개의 P-형 웰층 사이의 거리를 작게 하면 할수록 전자 산란 효과가 증가하기 때문에 통로영역의 저항이 더욱 증가하게 되는 문제점이 있다.
통상적으로, 200V 이상의 고내압 파워 모스펫에서는 N-형 에피텍셜 층의 도핑 농도를 낮게 유지해야 하기 때문에 N-형 에피텍셜 층의 저항은 더욱 높아지게 된다. 이런 이유로 통로영역은 온저항에서 차지하는 부분이 N-형 에피텍셜 층 다음으로 높고, 이러한 구조적인 단전이 있기 때문에 모스펫의 온저항을 줄이는 데 한계가 존재하게 된다.
한편, 통로영역의 저항을 줄이기 위하여 이 통로영역에다 이온 주입을 시행하는데, N형 파워 모스펫의 경우 이 이온 주입은 N-형 에피텍셜 층의 도펀트와 동일한 N-형 도펀트를 사용한다. 그러나, 통로영역에 주입되는 도펀트의 양을 증가시키면 저항을 줄일 수 있지만, 모스펫의 임계 전압을 낮추는 문제가 있을 뿐만 아니라 내압을 감소시키는 문제점이 존재한다. 따라서 통로영역 이온 주입량을 증가시켜 온저항을 낮추는 것도 한계가 있다.
트렌치형 모스펫은 평면형 모스펫에서 나타난 문제점들을 해결하기 위하여 고안된 구조로 매우 효과적인 구조이다. 그러나, 트렌치형 모스펫 기술은 위에서 언급한 것처럼 200V 이내의 내압을 갖는 파워 모스펫에만 제한적으로 적용하고 있다. 실제로 트렌치형 모스펫은 200V에 적용되는 것은 매우 드물고, 보통 20~60V의 내압을 갖는 저내압 파워 모스펫에 많이 적용되고 있다. 이렇게 수십 볼트의 저내압 파워 모스펫에 한정되는 근본적인 이유는 트렌치형 모스펫에서 형성되는 U자형 게이트 구조의 각 코너에서 발생하는 전기장 밀집(electric field crowding)으로 인한 내압이 감소한다는 점과 웨이퍼의 두께가 작기 때문에 트렌치에 의한 온저항 감소효과가 즉시 나타날 수 있다는 점 때문이다. 이러한 트렌치 구조에서 발생하는 전기장 밀집 현상은 임계 전기장을 낮게 하기 때문에 고내압을 유지할 수 없게 된다.
따라서, 트렌치 게이트를 갖는 200V 이상의 고내압 파워 모스펫에서 트렌치의 각 코너에서 발생하는 전기장 밀집 현상을 억제할 수 있는 기술이 필요하다.
아래는 본 명세서에서 설명되는 일부 양태들의 기본적인 이해를 제공하기 위해 본 발명의 간단한 요약을 제공한다. 이 요약은 청구 발명의 광범위한 개요는 아니다. 이 요약은 청구 발명의 중요한 또는 필수적인 요소들을 식별하는 것을 의도하지 않으며, 본 발명의 범위를 정의하는 것도 의도하지 않는다. 그 유일한 목적은 청구 발명의 일부 개념들을 나중에 제공되는 더 상세한 설명에 대한 서론으로서 간단한 형태로 제공하는 것이다.
본 발명은 트렌치 게이트를 갖는 파워 모스펫에서 트렌치의 각 코너에서 발생하는 전기장 밀집 현상을 억제하고, 온저항을 낮출 수 있으며, 또한 셀 밀도를 증가시킬 수 있는 파워 모스펫 구조 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따르면, 본 발명의 트렌치 게이트를 구비한 파워 모스펫은 N+ 기판; 상기 N+ 기판 상에 형성된 N- 에피텍셜 층; 상기 N- 에피텍셜 층 상에 형성된 P+ 바디 층을 포함하는 P- 바디 층; 상기 P- 바디 층의 일부 내에 형성된 N+ 소스 영역; 상기 N+ 소스 영역 및 상기 P- 바디 층을 관통하여 상기 N- 에피텍셜 층에 이르는 트렌치; 상기 트렌치 내에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성되고 트렌치 폭보다 일정 부분 커서 트렌치를 덮도록 형성된 게이트 전극; 상기 N+ 소스 영역과 P+ 바디에 함께 접속된 소스 전극; 및 상기 게이트 전극과 상기 소스 전극을 분리하기 위하여 상기 게이트 전극 위에 형성된 절연막을 포함하며, 상기 트렌치는 상기 N+ 소스 영역과 만나는 코너 부분 및 상기 트렌치 바닥의 코너 부분에서 소정 값 이상의 곡률직경을 갖는다.
본 발명의 다른 실시예에 따르면, 상기 파워 모스펫은 상기 트렌치 하부와 맞닿는 상기 N- 에피텍셜 층 내에 국부적으로 형성된 N+ 층을 더 포함한다.
본 발명의 다른 실시예에 따르면, 상기 게이트 절연막은 실리콘 산화막을 포함한다.
본 발명의 다른 실시예에 따르면, 상기 게이트 전극은 폴리실리콘을 포함한다.
본 발명의 일 실시예에 따르면, 본 발명에 따른 트렌치 게이트를 구비한 파워 모스펫을 제조하는 방법은;
N+ 기판을 준비하는 단계;
상기 N+ 기판 상에 N- 에피텍셜 층을 형성하는 단계;
상기 N- 에피텍셜 층에 이르는 소정의 깊이를 갖는 트렌치를 형성하는 단계;
상기 트렌치 하부와 맞닿는 상기 N- 에피텍셜 층 내에 온저항을 낮추기 위해 국부적으로 N- 층을 형성하는 단계;
상기 트렌치가 형성된 기판을 소자 분리를 위한 통상의 필드 산화 공정을 이용하여 산화막을 형성한 후 상기 산화막을 제거함으로써 상기 트렌치의 상부 코너와 하부 코너에 소정의 곡률직경을 갖도록 하는 단계;
상기 트렌치 내에 게이트 절연막 및 게이트 전극을 형성하는 단계;
상기 게이트 층을 마스크로 하여 P형 이온주입을 한 후 P- 바디 층을 형성하는 단계;
상기 P- 바디 층의 일부 내에 전극 형성을 위해 P+ 영역을 형성하는 단계;
상기 P- 바디 층의 다른 일부 내에 N+ 소스 영역을 형성하는 단계;
상기 게이트 전극을 포함하여 전체를 덮는 절연막을 형성시키는 단계;
상기 N+ 소스 영역과 P+ 영역 그리고 게이트에 금속배선을 형성하기 위해서 컨택을 형성하는 단계;
및 상기 컨택을 통해서 금속 전극을 형성하는 단계를 포함한다.
본 발명의 다른 실시예에 따르면, 상기 트렌치는 상기 N+ 소스 영역과 만나는 트렌치 상부의 코너 부분 및 상기 트렌치 바닥의 코너 부분에서 소정 값 이상의 곡률직경을 갖는다.
본 발명의 다른 실시예에 따르면, 상기 방법은 상기 트렌치 하부와 맞닿는 상기 N- 에피텍셜 층 내에 국부적으로 N+ 불순물 층을 형성하는 단계를 더 포함한다.
본 발명의 다른 실시예에 따르면, 상기 게이트 절연막은 실리콘 산화막을 포함한다.
본 발명의 다른 실시예에 따르면, 상기 게이트 전극은 폴리실리콘이거나 또는 폴리실리콘과 실리사이드의 이중 층을 포함한다.
본 발명의 일 실시예에 따르면, 본 발명에 따른 트렌치 게이트를 구비한 파워 모스펫을 제조하는 또 다른 방법은;
N+ 기판을 준비하는 단계;
상기 N+ 기판 상에 N- 에피텍셜 층을 형성하는 단계;
상기 N- 에피텍셜 층에 P- 바디 층을 형성하는 단계;
상기 N- 에피텍셜 층에 이르는 소정의 깊이를 갖는 트렌치를 형성하는 단계;
상기 트렌치 하부에 온저항을 낮추기 위해 N- 층을 형성하는 단계;
상기 트렌치가 형성된 기판을 소자 분리를 위한 통상의 필드 산화 공정을 이용하여 산화막을 형성한 후 상기 산화막을 제거함으로써 상기 트렌치의 상부 코너와 하부 코너에 소정의 곡률직경을 갖도록 하는 단계;
상기 트렌치 내에 게이트 절연막 및 게이트 전극을 형성하는 단계;
상기 P- 바디 층의 일부 내에 전극 형성을 위해 P+ 영역을 형성하는 단계;
상기 P- 바디 층의 다른 일부 내에 N+ 소스 영역을 형성하는 단계;
상기 게이트 전극을 포함하여 전체를 덮는 절연막을 형성시키는 단계;
상기 N+ 소스 영역과 P+ 영역 그리고 게이트에 금속배선을 형성하기 위해서 컨택을 형성하는 단계;
및 상기 컨택을 통해서 금속 전극을 형성하는 단계를 포함한다.
본 발명의 다른 실시예에 따르면, 상기 트렌치는 상기 N+ 소스 영역과 만나는 코너 부분 및 상기 트렌치 바닥의 코너 부분에서 소정 값 이상의 곡률직경을 갖는다.
본 발명의 다른 실시예에 따르면, 상기 방법은 상기 트렌치 하부와 맞닿는 상기 N- 에피텍셜 층 내에 국부적으로 N+ 층을 형성하는 단계를 더 포함한다.
본 발명의 다른 실시예에 따르면, 상기 게이트 절연막은 실리콘 산화막을 포함한다.
본 발명의 다른 실시예에 따르면, 상기 게이트 전극은 폴리실리콘이거나 또는 폴리실리콘과 실리사이드의 이중 층을 포함한다.
본 발명에 따르면, 파워 모스펫의 온저항을 낮출 수 있으며, 셀 밀도를 증가시킬 수 있다.
아래의 설명 및 첨부 도면들은 청구 발명의 소정의 예시적인 양태들을 상세히 설명한다. 그러나, 이러한 양태들은 본 발명의 원리들을 이용할 수 있는 다양한 방법들 중 일부만을 나타내며, 청구 발명은 그러한 모든 양태들 및 그들의 균등물들을 포함하는 것을 의도한다. 청구 발명의 다른 이점들 및 새로운 특징들은 도면들과 함께 고찰될 때 본 발명에 대한 아래의 상세한 설명으로부터 명확해질 것이다.
도 1은 본 발명의 일 실시예에 따른 트렌치 게이트를 구비한 파워 모스펫을 나타내는 단면도이다.
도 2 내지 6은 본 발명의 일 실시예에 따른 트렌치 게이트를 구비한 파워 모스펫을 제조하는 방법을 나타내는 단면도들이다.
도 7은 본 발명의 일 실시예에 따른 트렌치 게이트를 구비한 파워 모스펫에 형성되는 곡률을 측정하는 한 예를 나타내는 단면도이다.
도 8은 본 발명의 일 실시예에 따른 트렌치 게이트를 구비한 파워 모스펫의 내압 특성을 나타낸 것이며, 가로축은 트렌치 형성 후 필드 산화막을 성장시키는 확산시간에 따라 내압이 어떤 특성을 나타내는지를 트렌치 깊이를 변경시키면서 진행한 모의실험 결과를 나타낸다.
도 9는 본 발명의 일 실시예에 따른 트렌치 게이트를 구비한 파워 모스펫의 확산시간에 따른 곡률직경을 모의실험을 통해서 나타난 결과를 그림으로 도식한 것이다.
도 10은 본 발명의 일 실시예에 따른 트렌치 게이트를 구비한 파워 모스펫의 내압 특성을 곡률직경에 따라 얻은 모의실험 결과를 도식한 그림이다.
도 11은 본 발명의 일 실시예에 따른 트렌치 게이트를 구비한 파워 모스펫의 임계 곡률을 트렌치 깊이에 따라 추출한 그림이다.
본 발명은 도면들을 참조하여 설명되며, 도면들 전반에서 동일한 참조 번호들은 동일한 요소들을 참조하는 데 사용된다. 아래의 설명에서는, 설명의 목적으로서, 본 발명의 충분한 이해를 제공하기 위하여, 다양한 특정 상세들이 설명된다. 그러나, 청구 발명은 이러한 특정 상세들 없이도 실시될 수 있다는 것이 명백할 수 있다.
이하, 첨부 도면들을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명에 따른 트렌치 게이트를 구비한 파워 모스펫의 단면도이다. 도 1을 참조하면, 파워 모스펫은 N+ 기판(30)을 포함한다. 예를 들어, N+ 기판은 실리콘 기판을 포함한다. N+ 기판(30) 상에는 N- 에피텍셜 층(32)이 형성되어 있다. 보통 모스펫의 내압과 N- 에피텍셜 층(32)의 두께는 밀접한 관련이 있기 때문에 모스펫의 내압에 맞게 N- 에피텍셜 층(32)을 성장시킨다. 예를 들면 500V 내압을 갖는 모스펫은 48um 정도의 두께를 갖고 11Ω.㎝의 저항 값을 갖도록 N- 에피텍셜 층(32)을 성장시킨다.
N- 에피텍셜 층(32) 상에는 P+ 바디를 포함하는 P- 바디 층(42)이 형성되고, P- 바디 층(42)의 일부 내에는 N+ 소스 영역(44)이 형성되어 있다.
또한, 파워 모스펫은 N+ 소스 영역(44) 및 P- 바디 층(42)을 관통하여 N- 에피텍셜 층(32)에 이르는 트렌치(36)를 포함한다. 트렌치(36) 하부의 N- 에피텍셜 층(32) 내에는 N-형 도펀트들이 도핑 되어 있다. 트렌치 내에는 게이트 절연막(38) 및 게이트 전극(40)이 형성되어 있다. 예를 들어, 게이트 절연막(38)은 실리콘 산화막을 포함하고, 게이트 전극(40)은 폴리실리콘 단층이거나 실리사이드가 더해진 이중 층을 포함한다.
또한, 파워 모스펫은 N+ 소스 영역(44)에 접속된 소스 전극(50), 및 게이트 전극(40)과 소스 전극(50)을 분리하기 위하여 게이트 전극(40) 위에 형성된 절연막(46)을 포함한다.
본 발명에 따르면, 트렌치(36)는 N+ 소스 영역(44)과 만나는 코너 부분 및 트렌치 바닥의 코너 부분에서 소정 값 이상의 곡률직경을 갖도록 형성되며, 따라서 도 1에 도시된 바와 같이 전체적인 트렌치 구조는 수직 구조가 아닌 경사진 구조이다.
이러한 본 발명에 따른 트렌치 구조는 트렌치 코너에서 소정의 곡률을 갖기 때문에 높은 역 전압이 상기 파워 모스펫에 인가될 때 발생하는 전기장 밀집 현상을 억제하여 파워 모스펫의 내압을 증가시킨다. 또한, 이러한 본 발명에 따른 트렌치 구조에서는 트렌치 측면을 따라 위치한 게이트 좌우에 형성되는 P- 층이 트렌치의 경사면을 따라 기판 아래쪽으로 형성되기 때문에 기존의 평면형 모스펫 대비 그만큼의 평면의 길이가 줄어들게 되는 효과를 가져온다. 결국 셀의 면적이 그 길이만큼 감소하기 때문에 셀 밀도를 기존의 평면형 모스펫보다 훨씬 높게 증가시킬 수 있다.
또한, 본 발명에 따른 파워 모스펫은 트렌치(36) 바로 아래의 N- 에피텍셜 층(32) 내에 N형 도펀트들을 고농도로 포함하므로, 파워 모스펫의 온저항을 더욱 낮출 수 있다.
도 2 내지 6은 도 1에 도시된 본 발명의 일 실시예에 따른 트렌치 게이트를 구비한 파워 모스펫을 제조하는 방법을 나타내는 단면도들이다.
도 2를 참조하면, 먼저 N+ 드레인 층(10) 상에 N- 에피텍셜 층(12)을 형성한 후, 기판 전면에 산화막(20)을 성장시킨 후 나이트라이드(nitride)(24)를 성장시킨 다음 포토 마스크 공정으로 에칭을 통해 트렌치(26)를 형성한 다음, 트렌치(26) 바닥 부분에 N-형, 예를 들어 인(Ph) 등을 이온주입 하여 N-‘ 층을 형성한 모습이다.
이어서, 도 3을 참조하면, 도 2의 나이트라이드(24)를 산화 방지막으로 이용하여 통상의 필드 산화 공정을 적용한 후 나이트라이드 막(24)과 필드 산화막을 제거한 다. 이 때 도 2의 N-‘ 층은 필드 산화막 성장 시 확산된다. 도 3에서 알 수 있듯이 상기 필드 산화막 성장에 의하여 상기 트렌치(26)의 상부의 코너에 일정 값을 갖는 곡률(28)과 상기 트렌치(26) 하부의 코너에 일정 값을 갖는 곡률(27)이 형성된다. 또한 트렌치의 상부와 하부에서의 산화 속도 차이에 의해서 상기 트렌치 상부의 곡률(28)과 상기 트렌치 하부의 곡률(27)은 서로 다르며, 일반적으로 트렌치 상부의 산화 속도가 빠르기 때문에 상부의 곡률(28)이 하부의 곡률(27)보다 약간 크게 된다. 이러한 트렌치 상부와 하부의 산화 속도가 다름으로 인하여 상기 트렌치(26)는 경사진 구조가 된다.
이어서, 도 4를 참조하면, 상기 트렌치(26)를 포함하여 전면에 게이트 절연막(28)을 형성한다. 예를 들어, 게이트 절연막(28)은 실리콘 산화막을 포함한다. 이어서 통상의 폴리실리콘을 침적하여 상기 트렌치(26) 내에 폴리실리콘 게이트(40)를 형성한다. 이어서 P-형 이온주입을 실시하여 P- 바디 층(29)을 형성하는데, 이 때 P- 이온주입 층을 깊게 확산시키는 확산 공정을 이용하여 P- 바디 층(29)의 농도구배가 원만하게 함으로써 일반적인 트렌치 모스펫의 P- 바디 구조를 갖도록 형성시킨다.
이어서, 도 5를 참조하면, 통상의 포토 마스크 공정들을 이용하여 P+ 바디 층(36)과 N+ 소스 영역(37)을 형성한다. 한편, 도 5를 참조하면, P-‘ 바디 층(29’)이 형성된 모습인데, 이것은 실리콘 표면에서 P+ 바디 층(36)이 형성됨으로써 그 영향으로 확산이 더 많이 되어 P-‘ 바디 층(29’)이 기존의 P- 바디 층(29)보다 더 접합 깊이가 깊어지므로 형성된 것이다.
이어서, 도 6에 도시된 바와 같이, 기판 전면에 절연 물질 층(50)을 형성한 후에 이를 패터닝 하여 N+ 소스(37) 및 P+ 바디(36)를 부분적으로 노출시키는 접촉 창을 형성하고, 기판 전면에 도전성 물질을 증착하고 패터닝 하여 N+ 소스(37) 및 P+ 바디(36) 층을 접촉하는 소스 전극(60)을 형성한다.
이후, 통상의 파워 모스펫 제조 공정을 이용하여 트렌치 상부와 하부에 소정의 곡률을 갖고 경사진 채널을 갖는 게이트를 구비한 파워 모스펫을 완성한다.
도 7은 본 발명의 일 실시예에 따른 트렌치 게이트를 구비한 파워 모스펫에 형성되는 곡률직경을 측정하는 한 예를 나타내는 단면도이다. 도시된 그림은 트렌치 폭이 1um, 트렌치 깊이가 3um로 형성된 패턴에 대해 산화시간을 1150℃에서 250분 동안 필드 산화막을 성장시키고 난 뒤 필드 산화막을 제거하고 게이트 절연막(28)을 0.1um 성장시키고, 폴리실리콘 게이트 막(40)을 0.6um 침적하고, 게이트 패턴을 형성하고 난 뒤의 단면도이다. 도7에서 보여진 것처럼 250분 필드 산화막을 성장시키는 동안 트렌치 폭은 1um에서 1.75um로 늘어나고, 트렌치 깊이 또한 3um에서 3.4um로 증가하였다. 동시에 곡률직경이 0.75um 발생하였다. 이와 같이 필드 산화막 시간에 따라서 곡률직경이 변화하는 것을 알 수 있다. 도시된 바와 같이, 본 발명에 따른 파워 모스펫은 (어떠한 조건의 구조에서) 바람직하게는 0.75um 정도의 곡률직경을 갖는다. 그러나, 이 분야의 기술자들은 구조의 치수들이 변경됨에 따라 트렌치의 바람직한 곡률직경이 달라질 수 있다는 것을 이해할 것이다. 또한 곡률직경이 증가함에 따라 산화막 성장을 많이 하게 됨으로써 전류의 통로인 채널은 수직에서 시작해서 점점 눕는 현상이 나타나는 것은 쉽게 이해할 수 있다. 따라서 채널이 경사지게 형성될 수 있다.
도 8은 본 발명의 일 실시예에 따른 트렌치 게이트를 구비한 파워 모스펫의 내압 특성을 산화막 성장 시 확산시간에 따라 나타낸 것이다. 이 경우, 파워 모스펫의 규격은 500V이며, 500V 내압을 가질 수 있도록 에피텍셜 층의 두께는 43um로 하였고 에피텍셜 층의 시트저항은 11 ohm.cm를 적용하였다. 도 8의 가로 축은 필드 산화 시의 확산시간을 나타내고, 트렌치 깊이를 1.0um에서 3.5um까지 변화시키면서 내압 특성을 나타내었다. 트렌치 깊이가 깊어질수록 각각의 트렌치 깊이를 나타내는 선의 오른쪽 부분처럼 일정하게 유지되는 진성 내압은 낮아지는데 그것은 에피텍셜 층의 두께가 낮아지는 것과 같은 효과가 있기 때문이다. 일정한 트렌치 깊이에서 확산시간이 감소함에 따라 내압이 급격하게 떨어지는 임계점이 존재하는 것을 볼 수 있다. 그래프로부터 알 수 있는 것은 트렌치 깊이가 깊어질수록 일정한 확산시간이 요구되는 것을 알 수 있다.
도 9는 필드 산화막 성장 시 확산시간에 따른 곡률직경의 상관관계를 나타낸 그림이다. 200분 이상으로 확산시간이 길어짐에 따라 곡률직경이 거의 선형적으로 변화하는 것을 알 수 있다. 가로축(X)을 확산시간으로 하고, 세로축(Y)을 곡률직경으로 할 때 200분 이상의 선형적인 구간에서 경험식 Y = 0.0019*X + 1.1717을 추출할 수 있다.
도 10은 도 8의 다른 형태의 도식으로서 곡률직경에 따른 내압 특성을 도식하였다. 도 9에서 설명한 것처럼 확산시간과 곡률직경은 밀접한 상관관계가 있기 때문에 이 도식에서 볼 수 있듯이 내압이 일정하게 유지되다가 급격하게 감소하는 임계 곡률직경이 나타남을 알 수 있다.
도 11에 트렌치 깊이에 따라 임계 곡률직경을 도식하였다. 도식에 나타낸 것처럼 트렌치 깊이를 깊게 할수록 임계곡률이 증가한다. 다시 말하면 확산시간을 특정한 시간 이상으로 진행해야 내압을 안정적으로 유지할 수 있다는 것이다. 그림에 나타낸 것처럼 트렌치 깊이와 임계곡률은 선형적인 관계를 가지고 있다. 트렌치 깊이를 가로축(X)으로 하고, 임계 곡률직경을 세로축(Y)으로 할 때, 이것을 경험식으로 표시하면 Y = 0.51*X - 0.0433 이다.
예를 들어 트렌치 게이트를 구비한 500V 파워 모스펫의 경우, 온저항을 낮게 유지하기 위해서 트렌치를 3um 식각 할 경우, 임계곡률은 1.57um 이며, 이 경우 확산시간은 211분이다. 따라서 내압은 500V 이상 안정적으로 유지하기 위해서는 211분 이상의 확산시간이 필요함을 의미한다.
전술한 바와 같은 본 발명의 일 실시예에 따른 트렌치 게이트를 구비한 파워 모스펫 및 그 제조 방법에서는 기판 내에 트렌치를 형성한 후에 트렌치의 하부에 드레인과 동일한 타입의 불순물을 국부적 이온주입을 적용함으로써 온저항을 낮추는 한편, 통상의 필드 산화 공정을 이용하여 트렌치를 종래의 수직 구조가 아닌 완만한 경사 구조로 형성함과 동시에 트렌치의 상부와 하부에 일정 값 범위의 곡률을 갖도록 함으로써 임계 전압 및 내압을 기존의 평면형 모스펫과 동일하게 유지할 수 있으며, 기존의 평면형 모스펫에서는 실리콘 평면상에서 형성되던 게이트를 트렌치 표면을 따라 형성시킬 수 있으므로 게이트 폴리실리콘의 피치(pitch)를 줄일 수 있게 되며, 따라서, 셀 밀도를 기존의 평면형 모스펫 보다 훨씬 높게 증가시킬 수 있다.
바람직한 실시예에 대한 위의 설명은 단지 예시적으로 제공되며, 이 분야의 기술자들에 의해 다양한 변경들이 이루어질 수 있다는 것을 이해할 것이다. 따라서, 본 발명의 범위는 아래에 첨부된 청구 항들 및 이들의 균등물들에 의해서만 정의되어야 한다.

Claims (15)

  1. 트렌치 게이트를 구비한 파워 모스펫으로서,
    N+ 기판;
    상기 N+ 기판 상에 형성된 N- 에피텍셜 층;
    상기 N- 에피텍셜 층 상에 형성된 P+ 바디 층을 포함하는 P- 바디 층;
    상기 P- 바디 층의 일부 내에 형성된 N+ 소스 영역;
    상기 N+ 소스 영역 및 상기 P- 바디 층을 관통하여 상기 N- 에피텍셜 층에 이르는 트렌치;
    상기 트렌치 내에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 형성되고 트렌치 폭보다 일정 부분 커서 트렌치를 덮도록 형성된 게이트 전극;
    상기 N+ 소스 영역과 P+ 바디에 함께 접속된 소스 전극; 및
    상기 게이트 전극과 상기 소스 전극을 분리하기 위하여 상기 게이트 전극 위에 형성된 절연막
    을 포함하며, 상기 트렌치는 상기 N+ 소스 영역과 만나는 코너 부분 및 상기 트렌치 바닥의 코너 부분에서 소정 값 이상의 곡률직경을 갖는 파워 모스펫.
  2. 제1항에 있어서,
    상기 트렌치 하부와 맞닿는 상기 N- 에피텍셜 층 내에 국부적으로 형성된 N+ 층을 더 포함하는 파워 모스펫.
  3. 제1항에 있어서,
    상기 게이트 절연막은 실리콘 산화막을 포함하는 파워 모스펫.
  4. 제1항에 있어서,
    상기 게이트 전극은 폴리실리콘을 포함하는 파워 모스펫.
  5. 제1항에 있어서,
    상기 트렌치를 구비한 파워 모스펫에서 트렌치 깊이와 임계 곡률직경의 관계식이 다음과 같은 조건식 (1)을 만족시키도록 형성된 모스펫. (1) 임계 곡률직경 = 트렌치 깊이 * 0.51 - 0.0043.
  6. 트렌치 게이트를 구비한 파워 모스펫을 제조하는 방법으로서,
    N+ 기판을 준비하는 단계;
    상기 N+ 기판 상에 N- 에피텍셜 층을 형성하는 단계;
    상기 N- 에피텍셜 층에 이르는 소정의 깊이를 갖는 트렌치를 형성하는 단계;
    상기 트렌치 하부와 맞닿는 상기 N- 에피텍셜 층 내에 온저항을 낮추기 위해 국부적으로 N- 층을 형성하는 단계;
    상기 트렌치가 형성된 기판을 소자 분리를 위한 통상의 필드 산화 공정을 이용하여 산화막을 형성한 후 상기 산화막을 제거함으로써 상기 트렌치의 상부 코너와 하부 코너에 소정의 곡률직경을 갖도록 하는 단계;
    상기 트렌치 내에 게이트 절연막 및 게이트 전극을 형성하는 단계;
    상기 게이트 층을 마스크로 하여 P형 이온주입을 한 후 P- 바디 층을 형성하는 단계;
    상기 P- 바디 층의 일부 내에 전극 형성을 위해 P+ 영역을 형성하는 단계;
    상기 P- 바디 층의 다른 일부 내에 N+ 소스 영역을 형성하는 단계;
    상기 게이트 전극을 포함하여 전체를 덮는 절연막을 형성시키는 단계;
    상기 N+ 소스 영역과 P+ 영역 그리고 게이트에 금속배선을 형성하기 위해서 컨택을 형성하는 단계; 및
    상기 컨택을 통해서 금속 전극을 형성하는 단계 를 포함하는 방법.
  7. 제6항에 있어서,
    상기 트렌치는 상기 N+ 소스 영역과 만나는 트렌치 상부의 코너 부분 및 상기 트렌치 바닥의 코너 부분에서 트렌치 깊이와 임계 곡률직경의 관계식이 다음과 같은 조건식 (2)를 만족시키도록 형성된 모스펫 제조 방법. (2) 임계 곡률직경 = 트렌치 깊이 * 0.51 - 0.0043.
  8. 제6항에 있어서,
    상기 트렌치 하부와 맞닿는 상기 N- 에피텍셜 층 내에 국부적으로 N- 층을 형성하는 단계를 더 포함하는 방법.
  9. 제6항에 있어서,
    상기 게이트 절연막은 실리콘 산화막을 포함하는 방법.
  10. 제6항에 있어서,
    상기 게이트 전극은 폴리실리콘이거나 또는 폴리실리콘과 실리사이드의 이중 층을 포함하는 방법.
  11. 트렌치 게이트를 구비한 파워 모스펫을 제조하는 방법으로서,
    N+ 기판을 준비하는 단계;
    상기 N+ 기판 상에 N- 에피텍셜 층을 형성하는 단계;
    상기 N- 에피텍셜 층에 P- 바디 층을 형성하는 단계;
    상기 N- 에피텍셜 층에 이르는 소정의 깊이를 갖는 트렌치를 형성하는 단계;
    상기 트렌치 하부에 온저항을 낮추기 위해 N- 층을 형성하는 단계;
    상기 트렌치가 형성된 기판을 소자 분리를 위한 통상의 필드 산화 공정을 이용하여 산화막을 형성한 후 상기 산화막을 제거함으로써 상기 트렌치의 상부 코너와 하부 코너에 소정의 곡률직경을 갖도록 하는 단계;
    상기 트렌치 내에 게이트 절연막 및 게이트 전극을 형성하는 단계;
    상기 P- 바디 층의 일부 내에 전극 형성을 위해 P+ 영역을 형성하는 단계;
    상기 P- 바디 층의 다른 일부 내에 N+ 소스 영역을 형성하는 단계;
    상기 게이트 전극을 포함하여 전체를 덮는 절연막을 형성시키는 단계;
    상기 N+ 소스 영역과 P+ 영역 그리고 게이트에 금속배선을 형성하기 위해서 컨택을 형성하는 단계; 및
    상기 컨택을 통해서 금속 전극을 형성하는 단계를 포함하는 방법.
  12. 제11항에 있어서,
    상기 트렌치는 상기 N+ 소스 영역과 만나는 트렌치 상부의 코너 부분 및 상기 트렌치 바닥의 코너 부분에서 트렌치 깊이와 임계 직경곡률의 관계식이 다음과 같은 조건식 (3)을 만족시키도록 형성된 모스펫 제조 방법. (3) 임계 곡률직경 = 트렌치 깊이 * 0.51 - 0.0043.
  13. 제11항에 있어서,
    상기 트렌치 하부와 맞닿는 상기 N- 에피텍셜 층 내에 국부적으로 N- 층을 형성하는 단계를 더 포함하는 방법.
  14. 제11항에 있어서,
    상기 게이트 절연막은 실리콘 산화막을 포함하는 방법.
  15. 제11항에 있어서,
    상기 게이트 전극은 폴리실리콘이거나 또는 폴리실리콘과 실리사이드의 이중 층을 포함하는 방법.
KR1020140088801A 2014-07-15 2014-07-15 트렌치 게이트를 구비한 파워 모스펫 및 그 제조 방법 KR20160008741A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140088801A KR20160008741A (ko) 2014-07-15 2014-07-15 트렌치 게이트를 구비한 파워 모스펫 및 그 제조 방법
PCT/KR2014/010089 WO2016010197A1 (ko) 2014-07-15 2014-10-24 트렌치 게이트를 구비한 파워 모스펫 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140088801A KR20160008741A (ko) 2014-07-15 2014-07-15 트렌치 게이트를 구비한 파워 모스펫 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20160008741A true KR20160008741A (ko) 2016-01-25

Family

ID=55078674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140088801A KR20160008741A (ko) 2014-07-15 2014-07-15 트렌치 게이트를 구비한 파워 모스펫 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR20160008741A (ko)
WO (1) WO2016010197A1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788971B2 (ja) * 1994-02-04 2006-06-21 三菱電機株式会社 半導体装置
JP3493868B2 (ja) * 1996-01-22 2004-02-03 株式会社デンソー 半導体装置およびその製造方法
US20010001494A1 (en) * 1999-04-01 2001-05-24 Christopher B. Kocon Power trench mos-gated device and process for forming same
GB9916868D0 (en) * 1999-07-20 1999-09-22 Koninkl Philips Electronics Nv Trench-gate field-effect transistors and their manufacture

Also Published As

Publication number Publication date
WO2016010197A1 (ko) 2016-01-21

Similar Documents

Publication Publication Date Title
JP5089284B2 (ja) 省スペース型のエッジ構造を有する半導体素子
JP4028482B2 (ja) トレンチゲート電極を有するパワーｍｏｓｆｅｔ及びその製造方法
TWI594427B (zh) 半導體裝置結構及相關製程
US8969953B2 (en) Method of forming a self-aligned charge balanced power DMOS
US8174066B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20140203356A1 (en) Semiconductor device including vertical semiconductor element
KR100731141B1 (ko) 반도체소자 및 그의 제조방법
WO2015049815A1 (ja) 炭化珪素半導体装置およびその製造方法
US20130153995A1 (en) Semiconductor device and method for manufacturing the same
US20130224919A1 (en) Method for making gate-oxide with step-graded thickness in trenched dmos device for reduced gate-to-drain capacitance
EP1717865A2 (en) Methods of making a power MOS transistor and power MOS transistor
KR100592749B1 (ko) 실리콘과 실리콘 게르마늄 이종 구조를 가지는 고전압전계효과 트랜지스터 및 그 제조 방법
WO2015104949A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR20210100547A (ko) 등급화된 에피 프로파일을 갖는 전하 보상 mosfet 및 이의 제조 방법
US8330233B2 (en) Semiconductor device
US9478640B2 (en) LDMOS device with step-like drift region and fabrication method thereof
TW201310653A (zh) 包含金屬氧化物半導體場效應電晶體（ｍｏｓｆｅｔ）裝置的半導體裝置和製造方法
US8088662B2 (en) Fabrication method of trenched metal-oxide-semiconductor device
CN115714141A (zh) JFET注入型N沟道SiC MOSFET器件及其制备方法
CN114068680A (zh) 一种分裂栅mos器件及其制备方法
KR20050058242A (ko) 낮은 기생 저항을 가진 트렌치 ｍｏｓｆｅｔ 디바이스형성 방법
CN105140289A (zh) N型ldmos器件及工艺方法
JP5037103B2 (ja) 炭化珪素半導体装置
WO2015072052A1 (ja) 半導体装置
KR20150078449A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application