KR20160000838A - 단결정 기판의 분단 방법 및 단결정 기판 - Google Patents

단결정 기판의 분단 방법 및 단결정 기판 Download PDF

Info

Publication number
KR20160000838A
KR20160000838A KR1020150069670A KR20150069670A KR20160000838A KR 20160000838 A KR20160000838 A KR 20160000838A KR 1020150069670 A KR1020150069670 A KR 1020150069670A KR 20150069670 A KR20150069670 A KR 20150069670A KR 20160000838 A KR20160000838 A KR 20160000838A
Authority
KR
South Korea
Prior art keywords
single crystal
crystal substrate
glass layer
crack
line
Prior art date
Application number
KR1020150069670A
Other languages
English (en)
Inventor
히로시 소야마
Original Assignee
미쓰보시 다이야몬도 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰보시 다이야몬도 고교 가부시키가이샤 filed Critical 미쓰보시 다이야몬도 고교 가부시키가이샤
Publication of KR20160000838A publication Critical patent/KR20160000838A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76262—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using selective deposition of single crystal silicon, i.e. SEG techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)

Abstract

(과제) 분단 가루의 발생을 억제한다.
(해결 수단) 단결정 기판(3)의 제1 주면(主面; S1) 상에 표면 크랙(FC)이 형성된다. 단결정 기판(3)의 제1 주면(S1) 상에, 표면 크랙(FC)을 덮는 유리층(4)이 형성된다. 유리층(4)의 표면(SF) 상을 연장하는 크랙 라인(CL)이 형성된다. 크랙 라인(CL)을 형성하는 공정은, 유리층(4)의 표면(SF) 상에 날끝을 밀어붙이는 공정과, 유리층(4)의 표면(SF) 상에서, 밀어붙여진 날끝을 변위시키는 공정을 포함한다. 유리층(4)이 형성된 단결정 기판(3)에 응력을 가함으로써, 크랙 라인(CL)을 따라 단결정 기판(3)이 분단된다.

Description

단결정 기판의 분단 방법 및 단결정 기판{DIVIDING METHOD FOR SINGLE CRYSTAL SUBSTRATE AND SINGLE CRYSTAL SUBSTRATE}
본 발명은 단결정 기판의 분단 방법에 관한 것이다.
반도체 장치의 양산에 있어서는, 우선, 웨이퍼 상에, 각각이 반도체칩이 되는 복수의 부분이 형성된다. 그리고 이들의 부분으로 단결정 기판이 분단(dividing)됨으로써 복수의 반도체칩이 얻어진다. 예를 들면, 일본공개특허공보 2013-4528호(특허문헌 1)에 의하면, 실리콘 웨이퍼가, 회전하는 원반 형상의 다이싱 블레이드(dicing blade)에 의해 분단된다.
일본공개특허공보 2013-4528호
상기 종래의 방법에 의하면, 실리콘 웨이퍼(단결정 기판)의 분단시에 많은 분단 가루가 발생한다. 분단 가루는, 단결정 기판의 정상적인 분단을 방해하거나, 분단된 단결정 기판 상에 이물(異物)로서 잔존하거나 할 수 있다. 또한, 분단 가루를 줄이기 위해 실리콘 웨이퍼에 대하여 다이아몬드 포인트와 같은 툴에 의해 스크라이브(scribing) 및 브레이크(break)가 행해지는 경우도 있지만, 이 경우에 있어서도 분단 가루의 발생을 충분히 억제하는 것은 곤란했다. 또한 다이아몬드 포인트가 높은 경도를 갖는 실리콘 웨이퍼에 적용되면, 마모에 의해 다이아몬드 포인트의 수명이 짧아진다는 문제점이 있었다.
본 발명은 이상과 같은 과제를 해결하기 위해 이루어진 것으로, 그 목적은, 분단 가루를 거의 발생하지 않는 단결정 기판의 분단 방법을 제공하는 것이다.
단결정 기판의 분단 방법은 다음의 공정을 갖는다. 제1 주면(主面)과, 제1 주면과 반대의 제2 주면을 갖는 단결정 기판이 준비된다. 단결정 기판의 제1 주면 상에 표면 크랙이 형성된다. 단결정 기판의 제1 주면 상에, 표면 크랙을 덮는 유리층이 형성된다. 유리층의 표면 상을 연장하는 크랙 라인이 형성된다. 크랙 라인을 형성하는 공정은, 유리층의 표면 상에 날끝을 밀어붙이는 공정과, 유리층의 표면 상에서, 밀어붙여진 날끝을 변위시키는 공정을 포함한다. 유리층이 형성된 단결정 기판에 응력을 가함으로써, 크랙 라인을 따라 단결정 기판이 분단된다.
본 발명에 의하면, 단결정 기판이, 그 주면에 형성된 표면 크랙을 이용하여 분단된다. 표면 크랙 중 실제로 분단에 기여하는 부분은, 단결정 기판 상의 유리층 상에 형성된 크랙 라인에 의해 규정된다. 유리층 상의 크랙 라인은, 유리층 상에 있어서의 날끝의 변위에 의해, 분단 가루를 거의 발생시키지 않고 형성 가능하다. 따라서 본 발명에 의하면, 단결정 기판의 분단시에 발생하는 분단 가루를 거의 없앨 수 있다.
도 1은 본 발명의 실시 형태 1에 있어서의 단결정 기판의 분단 방법을 개략적으로 나타내는 단면도(端面圖) (A)∼(E)이다.
도 2는 도 1(D)의 부분 Ⅱ를 확대하여 나타내는 부분 단면도이다.
도 3은 본 발명의 실시 형태 1에 있어서의 단결정 기판의 분단 방법의 구성을 개략적으로 나타내는 플로우도 (A) 및, 그 일부인 크랙 라인을 형성하는 공정의 구성을 개략적으로 나타내는 플로우도 (B)이다.
도 4는 본 발명의 실시 형태 2에 있어서의 단결정 기판의 분단 방법을 개략적으로 나타내는 단면도 (A)∼(D)이다.
도 5는 비교예에 있어서의 단결정 기판의 분단 방법을 나타내는 단면도이다.
도 6은 본 발명의 실시 형태 3에 있어서의 단결정 기판의 분단 방법을 개략적으로 나타내는 단면도 (A) 및 (B)이다.
도 7은 본 발명의 실시 형태 4에 있어서의 단결정 기판의 분단 방법에 있어서 크랙 라인을 형성하는 공정의 구성을 개략적으로 나타내는 플로우도이다.
도 8은 크랙리스(crack-less) 상태에 있어서의 트렌치 라인의 구성을 개략적으로 나타내는 단면도이다.
도 9는 본 발명의 실시 형태 4에 있어서의 단결정 기판의 분단 방법에 이용되는 날끝의 구성을 개략적으로 나타내는 정면도 (A) 및, 그 시점(視點) IXB에서의 도 (B)이다.
도 10은 본 발명의 실시 형태 4에 있어서의 단결정 기판의 분단 방법의 제1 및 제2 공정의 각각을 개략적으로 나타내는 상면도 (A) 및 (B)이다.
도 11은 본 발명의 실시 형태 4의 제1 변형예의 단결정 기판의 분단 방법의 제1 및 제2 공정의 각각을 개략적으로 나타내는 상면도 (A) 및 (B)이다.
도 12는 본 발명의 실시 형태 4의 제2 변형예의 단결정 기판의 분단 방법을 개략적으로 나타내는 상면도이다.
도 13은 본 발명의 실시 형태 4의 제3 변형예의 단결정 기판의 분단 방법을 개략적으로 나타내는 상면도이다.
도 14는 본 발명의 실시 형태 5에 있어서의 단결정 기판의 분단 방법의 제1 공정을 개략적으로 나타내는 상면도이다.
도 15는 본 발명의 실시 형태 5에 있어서의 단결정 기판의 분단 방법의 제2 공정을 개략적으로 나타내는 상면도이다.
도 16은 본 발명의 실시 형태 5에 있어서의 단결정 기판의 분단 방법의 제3 공정을 개략적으로 나타내는 상면도이다.
도 17은 본 발명의 실시 형태 5의 제1 변형예의 단결정 기판의 분단 방법을 개략적으로 나타내는 상면도이다.
도 18은 본 발명의 실시 형태 5의 제2 변형예의 단결정 기판의 분단 방법을 개략적으로 나타내는 상면도이다.
도 19는 본 발명의 실시 형태 6에 있어서의 단결정 기판의 분단 방법을 개략적으로 나타내는 상면도이다.
도 20은 본 발명의 실시 형태 7에 있어서의 단결정 기판의 분단 방법의 제1 및 제2 공정의 각각을 개략적으로 나타내는 상면도 (A) 및 (B)이다.
도 21은 본 발명의 실시 형태 8에 있어서의 단결정 기판의 분단 방법의 제1 및 제2 공정의 각각을 개략적으로 나타내는 상면도 (A) 및 (B)이다.
도 22는 본 발명의 실시 형태 8의 변형예의 단결정 기판의 분단 방법을 개략적으로 나타내는 상면도이다.
도 23은 본 발명의 실시 형태 9에 있어서의 단결정 기판의 분단 방법에서 이용되는 날끝의 구성을 개략적으로 나타내는 정면도 (A) 및, 그 시점 XXIIIB에서의 도 (B)이다.
(발명을 실시하기 위한 형태)
이하, 도면에 기초하여 본 발명의 실시 형태에 대해서 설명한다. 또한, 이하의 도면에 있어서 동일 또는 상당하는 부분에는 동일한 참조 번호를 붙이고 그 설명은 반복하지 않는다.
(실시 형태 1)
도 1(A)∼(E)는, 본 실시 형태에 있어서의 실리콘 웨이퍼(3)(단결정 기판)의 분단 방법의 제1∼제5 공정의 각각을 개략적으로 나타낸다.
도 1(A)를 참조하여, 주면 S1(제1 주면) 및 S2(제1 주면과 반대의 제2 주면)을 갖는 실리콘 웨이퍼(3)가 준비된다(도 3(A): 스텝 S10). 다음으로, 주면(S1) 상에 표면 크랙(FC)이 형성된다(도 3(A): 스텝 S20). 표면 크랙(FC)은, 주면(S1) 상에 형성된 다수의 미세하고 또한 치밀한 크랙이다. 표면 크랙(FC)에 포함되는 미세 크랙의 각각의 방향은 랜덤이라도 좋다. 표면 크랙(FC)은, 블라스트(blast)법에 의해 형성할 수 있고, 예를 들면, 주면(S1)에 대한 샌드 블라스트(BL)에 의해 형성할 수 있다.
도 1(B)를 참조하여, 실리콘 웨이퍼(3)의 주면(S1) 상에, 표면 크랙(FC)을 덮는 유리층(4)이 형성된다(도 3(A): 스텝 S30). 실리콘 웨이퍼(3)와 유리층(4)은 적어도, 트렌치 라인이 형성되는 영역에 있어서 밀착되어 있다. 유리층(4)은, 예를 들면, 유리 기판의 접착, 또는, 유리재의 코팅 또는 증착에 의해 형성될 수 있다. 유리 기판의 접착에 의해 유리층(4)이 형성되는 경우에는, 접착재를 통하여 실리콘 웨이퍼(3)에 크랙이 신전(extend)할 필요가 있기 때문에, 경화 후의 경도가 높은 접착재를 이용하는 것이 바람직하다.
도 1(C)를 참조하여, 유리층(4)의 표면(SF) 상에 날끝(51)이 밀어붙여진다(도 3(B): 스텝 S42a). 다음으로 유리층(4)의 표면(SF) 상에서, 밀어붙여진 날끝(51)이 변위된다(도 3(B): 스텝 S42b). 날끝(51)의 변위는, 유리층(4)의 표면(SF) 상에 있어서의 슬라이딩(sliding) 또는 전동(rolling)이다. 이에 따라, 유리층(4)에 소성 변형이 발생함으로써, 유리층(4)의 표면(SF) 상에, 홈 형상을 갖는 트렌치 라인(trench line;TL)(도 2)이 형성된다. 트렌치 라인(TL)은 유리층(4)의 소성 변형에 의해 발생하기 때문에, 이때에 분단 가루는 거의 발생하지 않는다.
본 실시 형태에 있어서는, 날끝(51)의 변위에 의해, 소위 스크라이브 라인(SL)이 형성된다. 환언하면, 트렌치 라인(TL)이 형성됨과 함께 크랙 라인(CL)이 형성된다(도 3(A) 및 (B): 스텝 S40). 즉, 트렌치 라인(TL)이 형성됨과 함께 크랙 라인(CL)이 실질적으로 거의 동시에 형성된다. 크랙 라인(CL)은, 트렌치 라인(TL)의 오목한 부분으로부터 두께 방향(DT)으로 신전한 크랙으로, 표면(SF) 상에 있어서는 선 형상으로 연장되어 있다. 크랙 라인(CL)은, 트렌치 라인(TL)의 바로 아래(도 2에 있어서는 상방)에서 트렌치 라인(TL)과 교차하는 방향(DC)에 있어서 유리층(4)의 연속적인 연결을 끊고 있다.
다음으로, 소위 브레이크 공정으로서, 유리층(4)이 형성된 실리콘 웨이퍼(3)에 응력이 가해진다. 이에 따라 크랙 라인(CL)(도 2)은 유리층(4) 중을 신전하여, 실리콘 웨이퍼(3)의 주면(S1)에 도달한다. 주면(S1) 상에 있어서, 상기와 같이 크랙이 도달한 위치에는, 큰 응력이 가해진다. 이 결과, 표면 크랙(FC) 중 이 위치에 존재하는 것이 기점이 되어, 실리콘 웨이퍼(3) 중을 크랙이 신전한다.
도 1(E)를 참조하여, 전술한, 실리콘 웨이퍼(3) 중의 크랙의 신전에 의해, 유리층(4)의 크랙 라인(CL)을 따라 실리콘 웨이퍼(3)가 분단된다(도 3(A): 스텝 S50). 즉 실리콘 웨이퍼(3)가, 그 일부인 칩(3a 및 3b)으로 분단된다. 칩(3a 및 3b)의 각각에는, 유리층(4)의 일부인 4a 및 4b가 잔존하고 있다.
본 실시 형태에 의하면, 실리콘 웨이퍼(3)가, 그 주면(S1)에 형성된 표면 크랙(FC)을 이용하여 분단된다. 표면 크랙(FC) 중 실제로 분단에 기여하는 부분은, 실리콘 웨이퍼(3) 상의 유리층(4) 상에 형성된 크랙 라인(CL)에 의해 규정된다. 유리층(4) 상의 크랙 라인(CL)은, 유리층(4) 상에 있어서의 날끝(51)의 변위에 의해, 분단 가루를 거의 발생시키지 않고 형성 가능하다. 따라서 본 실시 형태에 의하면, 실리콘 웨이퍼(3)의 분단시에 발생하는 분단 가루를 거의 없앨 수 있다.
(실시 형태 2)
본 실시 형태에 있어서는, 우선 도 1(A) 및 (B)(실시 형태 1)와 동일한 공정이 행해진다.
도 4(A)를 참조하여, 다음으로 실리콘 웨이퍼(3)의 주면(S2) 상에 부재(11)가 설치된다. 부재(11)는, 서로 떨어진 영역(11a 및 11b)(제1 및 제2 영역)을 포함한다.
도 4(B)∼(D)를 참조하여, 도 1(C)∼(E)와 거의 동일한 공정이 행해진다. 이에 따라, 실리콘 웨이퍼(3)는, 영역(11a)이 형성된 칩(3a)과, 영역(11b)이 형성된 칩(3b)으로 분단된다.
도 5를 참조하여, 비교예에 있어서는, 부재(11)의 영역(11a 및 11b)의 사이에 고속으로 회전하는 다이싱 블레이드(59)를 넣고, 다이싱 블레이드(59)의 두께에 따라서 실리콘 웨이퍼(3)를 제거함으로써 실리콘 웨이퍼(3)가 분단된다. 이 경우, 영역(11a 및 11b)의 사이가 좁으면, 영역(11a 및 11b)의 사이에 다이싱 블레이드(59)를 넣는 것이 곤란하다. 또한, 다이싱 블레이드(59)를 이용한 절단은, 통상, 마찰에 의한 열영향을 억제하고 또한 분단 가루를 배출하기 위해 절삭액을 사용하는 웨트(wet) 공정으로서 행해지기 때문에, 부재(11) 또는 실리콘 웨이퍼(3)에 대하여 수분에 의한 악영향이 발생하는 경우가 있다.
이에 대하여 본 실시 형태에 의하면, 영역(11a 및 11b)의 사이에 어떠한 컷팅 기구를 넣을 필요가 없고, 또한 실리콘 웨이퍼가 국소적으로 제거되는 것은 아니기 때문에 분단 가루도 발생하지 않는다. 따라서 영역(11a 및 11b)의 사이가 좁아도, 영역(11a 및 11b)의 사이에서의 실리콘 웨이퍼(3)의 분단이 가능하다. 또한 날끝(51)을 이용하여 유리층(4)에 크랙 라인(CL)을 형성하는 공정은, 드라이 공정으로서 행할 수 있다. 따라서 부재(11) 또는 실리콘 웨이퍼(3)에 대한 수분에 의한 악영향을 피할 수 있다. 또한, 본 실시 형태에 있어서는 비정질인 유리층에 소성 변형에 의해 스크라이브 라인(SL)을 형성할 수 있기 때문에, 실리콘 웨이퍼(3)를 직접 스크라이브하는 경우와 비교해도 분단 가루의 발생을 억제할 수 있다.
(실시 형태 3)
상기 실시 형태 2의 도 4(D)는, 두께 방향을 대략 따라 실리콘 웨이퍼(3)가 분단되는 모습을 나타낸다. 이 경우, 유리층(4)의 표면 상에 있어서 크랙 라인(CL)이 형성되는 위치와, 실리콘 웨이퍼(3)의 주면(S2)이 분단되는 위치는, 평면 레이아웃으로서 거의 일치한다. 그러나, 단결정 기판인 실리콘 웨이퍼(3) 중에서는, 유리 중과 상이하게, 크랙의 신전에 방위 의존성이 있을 수 있다. 이 때문에 실리콘 웨이퍼(3) 중에 있어서, 두께 방향으로부터 크게 기운 방향으로 크랙이 신전하는 경우가 있을 수 있다. 이 경우, 유리층(4)의 표면 상에 있어서 크랙 라인(CL)이 형성되는 위치와, 실리콘 웨이퍼(3)의 주면(S2)이 분단되는 위치와의, 평면 레이아웃으로서의 상위(相違)가 커진다.
도 6(A)를 참조하여, 상기와 같은 경우, 유리층(4)의 표면(SF) 상에 있어서 크랙 라인(CL)이 형성되는 장소가, 크랙의 신전의 방위 의존성과 실리콘 웨이퍼(3)의 두께를 고려하여 시프트되면 좋다. 크랙 라인(CL)의 위치는, 평면 레이아웃에 있어서 영역(11a 및 11b)의 사이의 영역(W)으로부터 어긋난 위치가 될 수 있다. 브레이크 공정이 행해지면, 크랙은 실리콘 웨이퍼(3) 중을 두께 방향에 대하여 비스듬하게 신전하여, 주면(S2) 상에 있어서 영역(W)에 도달한다. 이 결과, 도 6(B)에 나타내는 바와 같이, 영역(11a 및 11b)의 사이에서의 분단이 행해진다.
(실시 형태 4)
상기 실시 형태 1∼3에 있어서는, 스텝 S40(도 3(B))에 나타내는 바와 같이, 날끝(51)(도 1(C))의 변위시에 크랙 라인(CL)(도 2)이 형성되는 경우에 대해서 설명했다. 그러나, 날끝(51)의 변위에 의해 크랙 라인(CL)이 빠진 트렌치 라인(TL)(도 2)이 형성된 후, 트렌치 라인(TL)을 따라 크랙 라인(CL)을 형성할 수도 있다.
도 7을 참조하여, 본 실시 형태에 있어서는, 스텝 S40(도 4(A))을 대신하여, 스텝 S40L이 행해진다. 구체적으로는, 크랙리스 상태에서 트렌치 라인(TL)(도 8)이 형성되고(도 7: 스텝 S47), 다음으로 크랙이 신전됨으로써(도 7: 스텝 S48) 크랙 라인(CL)(도 2)이 형성된다.
또한 본 실시 형태에 있어서의 크랙 라인(CL)의 형성 공정은, 소위 브레이크 공정과 본질적으로 상이하다. 브레이크 공정은, 이미 형성되어 있는 크랙을 두께 방향으로 더욱 신전시킴으로써, 기판을 완전하게 분리하는 것이다. 한편, 크랙 라인(CL)의 형성 공정은, 트렌치 라인(TL)의 형성에 의해 얻어진 크랙리스 상태로부터, 크랙을 갖는 상태로의 변화를 초래하는 것이다. 이 변화는, 크랙리스 상태가 갖는 내부 응력의 개방에 의해 발생한다고 생각된다. 트렌치 라인(TL)의 형성시의 소성 변형 및, 트렌치 라인(TL)의 형성에 의해 생성되는 내부 응력의 크기나 방향성 등의 상태는, 회전날의 전동이 이용되는 경우와, 본 실시 형태와 같이 날끝의 슬라이딩이 이용되는 경우에서는 상이하다고 생각되고, 날끝의 슬라이딩이 이용되는 경우에는, 보다 넓은 스크라이브 조건에 있어서 크랙이 발생하기 쉬워진다. 본 발명자의 검토에 의하면, 날끝 및 그 이용법을 최적인 것으로 함으로써, 트렌치 라인(TL)을 따라 크랙 라인(CL)을 용이하게 형성할 수 있다.
우선 본 실시 형태에 적합한 날끝(51)의 상세에 관하여, 이하에 설명한다.
도 9(A) 및 (B)를 참조하여, 컷팅 기구(50)는 날끝(51) 및 생크(shank;52)를 갖는다. 날끝(51)은, 회전날이 아니고, 생크(52)에 고정된 것, 즉 고정날이다.
날끝(51)에는, 천면(天面; SD1)(제1면)과, 천면(SD1)을 둘러싸는 복수의 면이 형성되어 있다. 이들 복수의 면은 측면(SD2)(제2면) 및 측면(SD3)(제3면)을 포함한다. 천면(SD1), 측면(SD2 및 SD3)(제1∼ 제3면)은, 서로 상이한 방향을 향하고 있고, 또한 서로 이웃하고 있다. 날끝(51)은, 천면(SD1), 측면(SD2 및 SD3)이 합류하는 정점(頂点)을 갖고, 이 정점에 의해 날끝(51)의 돌기부(PP)가 구성되어 있다. 따라서 천면(SD1)은 돌기부(PP)에 연결되어 있다. 또한 측면(SD2 및 SD3)은, 날끝(51)의 측부(PS)를 구성하는 능선을 이루고 있다. 측부(PS)는, 돌기부(PP)와 연결되어 있으며, 돌기부(PP)로부터 선 형상으로 연장되어 있다. 또한 측부(PS)는, 전술한 바와 같이 능선인 점에서, 선 형상으로 연장되는 볼록 형상을 갖는다.
날끝(51)은 다이아몬드 포인트인 것이 바람직하다. 즉 날끝(51)은, 경도 및 표면 거칠기를 작게 할 수 있는 점에서 다이아몬드로 만들어져 있는 것이 바람직하다. 보다 바람직하게는 날끝(51)은 단결정 다이아몬드로 만들어져 있다. 더욱 바람직하게는 결정학적(結晶學的)으로 말하면, 천면(SD1)은 {001}면이며, 측면(SD2 및 SD3)의 각각은 {111}면이다. 이 경우, 측면(SD2 및 SD3)은, 상이한 방향을 갖기는 하지만, 결정학상, 서로 등가인 결정면이다.
또한 단결정이 아닌 다이아몬드가 이용되어도 좋고, 예를 들면, CVD(Chemical Vapor Deposition)법으로 합성된 다결정체 다이아몬드가 이용되어도 좋다. 혹은, 미립의 그래파이트나 비(非)그래파이트 형상 탄소로부터, 철족 원소 등의 결합재를 포함하지 않고 소결된 다결정체 다이아몬드 입자를 철족 원소 등의 결합재에 의해 결합시킨 소결 다이아몬드가 이용되어도 좋다.
생크(52)는 축방향(AX)을 따라 연재되어 있다. 날끝(51)은, 천면(SD1)의 법선 방향이 축방향(AX)에 대략 따르도록 생크(52)에 부착되어 있는 것이 바람직하다.
다음으로 본 실시 형태에 있어서의 실리콘 웨이퍼(3)의 분단 방법의 상세에 대해서, 이하에 설명한다.
우선, 실시 형태 1∼3과 동일하게, 표면 크랙(FC)이 형성된 실리콘 웨이퍼(3) 상에 유리층(4)이 형성된다(도 1(B) 참조). 도 10(A)를 참조하여, 유리층(4)의 표면(SF)을 둘러싸는 테두리는, 서로 대향하는 변(ED1) 및 변(ED2)을 포함한다. 도 10(A)에서 나타내는 예에 있어서는, 테두리는 장방형 형상이다. 따라서 변(ED1 및 ED2)은 서로 평행한 변이다. 또한 도 10(A)에서 나타내는 예에 있어서는 변(ED1 및 ED2)은 장방형의 단변이다.
다음으로, 유리층(4)의 표면(SF)에 날끝(51)(도 9(A))이 위치(N1)로 밀어붙여진다(도 7: 스텝 S47a). 위치(N1)의 상세는 후술한다. 날끝(51)의 밀어붙임은, 유리층(4)의 표면(SF) 상에서 날끝(51)의 돌기부(PP)가 변(ED1) 및 측부(PS)의 사이에 배치되도록, 또한 날끝(51)의 측부(PS)가 돌기부(PP)와 변(ED2)의 사이에 배치되도록 행해진다.
다음으로, 유리층(4)의 표면(SF) 상에 트렌치 라인(TL)이 형성된다. 트렌치 라인(TL)의 형성은, 위치(N1)(제1 위치) 및 위치(N3)의 사이에서 행해진다. 위치(N1 및 N3)의 사이에는 위치(N2)(제2 위치)가 위치한다. 따라서 트렌치 라인(TL)은, 위치(N1 및 N2)의 사이와, 위치(N2 및 N3)의 사이에 형성된다. 위치(N1 및 N3)는 유리층(4)의 표면(SF)의 테두리로부터 떨어져 위치해도 좋고, 혹은, 그 한쪽 또는 양쪽이 상면(SF1)의 테두리에 위치해도 좋다. 형성되는 트렌치 라인(TL)은, 전자의 경우는 유리층(4)의 테두리로부터 떨어져 있고, 후자의 경우는 유리층(4)의 테두리에 접하고 있다.
위치(N1 및 N2) 중 위치(N1)의 쪽이 변(ED1)에 보다 가깝고, 또한 위치(N1 및 N2) 중 위치(N2)의 쪽이 변(ED2)에 보다 가깝다. 또한 도 10(A)에 나타내는 예에서는, 위치(N1)는 변(ED1 및 ED2) 중 변(ED1)에 가깝고, 위치(N2)는 변(ED1 및 ED2) 중 변(ED2)에 가깝지만, 위치(N1 및 N2)의 양쪽이 변(ED1 또는 ED2) 중 어느 한쪽의 가까이에 위치해도 좋다.
트렌치 라인(TL)이 형성될 때에는, 날끝(51)이 슬라이딩된다(도 7: 스텝 S47b). 본 실시 형태에 있어서는, 위치(N1)로부터 위치(N2)로 날끝(51)이 변위되고, 또한 위치(N2)로부터 위치(N3)로 변위된다. 즉, 도 9(A)를 참조하여, 날끝(51)이, 변(ED1)으로부터 변(ED2)으로 향하는 방향인 방향(DA)으로 변위된다. 방향(DA)은, 날끝(51)으로부터 연장되는 축방향(AX)을 표면(SF) 상으로 투영한 방향에 대응하고 있다. 이 경우, 날끝(51)은 생크(52)에 의해 표면(SF) 상을 끌려간다.
상기와 같이 날끝(51)이 슬라이딩됨으로써 유리층(4)에 소성 변형이 발생함으로써, 유리층(4)의 표면(SF) 상에, 홈 형상을 갖는 트렌치 라인(TL)이 형성된다. 날끝(51)의 슬라이딩은, 트렌치 라인(TL)의 바로 아래에 있어서 유리층(4)이 트렌치 라인(TL)과 교차하는 방향(DC)에 있어서 연속적으로 연결되어 있는 상태인 크랙리스 상태가 얻어지도록 행해진다(도 8 참조). 크랙리스 상태를 얻으려면, 전술한 날끝(51)의 슬라이딩이, 과도하게 크지 않은 하중으로 행해지면 좋다.
도 10(B)를 참조하여, 트렌치 라인(TL)이 형성된 후에, 트렌치 라인(TL)을 따라 위치(N2)로부터 위치(N1)의 쪽으로(도면 중, 파선 화살표 참조), 두께 방향(DT)(도 8)에 있어서의 유리층(4)의 크랙이 신전된다(도 7: 스텝 S48). 이에 따라 크랙 라인(CL)(도 2)이 형성된다. 크랙 라인(CL)의 형성은, 어시스트 라인(AL) 및 트렌치 라인(TL)이 위치(N2)에서 서로 교차함으로써 개시된다. 이 목적으로, 트렌치 라인(TL)을 형성한 후에 어시스트 라인(AL)이 형성된다. 어시스트 라인(AL)은, 두께 방향(DT)에 있어서의 크랙을 수반하는 통상의 스크라이브 라인으로, 트렌치 라인(TL) 부근의 내부 응력의 변형을 해방하는 것이다. 어시스트 라인(AL)의 형성 방법은, 특별히 한정되지 않지만, 도 10(B)에 나타내는 바와 같이, 표면(SF)의 테두리를 기점으로 하여 형성되어도 좋다.
크랙 라인(CL)(도 2)의 형성에 있어서는, 트렌치 라인(TL)의 바로 아래에서 트렌치 라인(TL)과 교차하는 방향(DC)에 있어서 유리층(4)의 연속적인 연결이 끊어지도록, 트렌치 라인(TL)을 따라 두께 방향(DT)에 있어서의 유리층(4)의 크랙이 신전된다.
또한 도 10(B)에 있어서, 위치(N2)로부터 위치(N1)로의 방향에 비하여, 위치(N2)로부터 위치(N3)로의 방향으로는, 크랙 라인(CL)이 형성되기 어렵다. 즉 크랙 라인(CL)의 신전의 용이함에는 방향 의존성이 존재한다. 따라서 크랙 라인(CL)이 위치(N1 및 N2)의 사이에는 형성되고 위치(N2 및 N3)의 사이에는 형성되지 않는다는 현상이 발생할 수 있다. 본 실시 형태는 위치(N1 및 N2) 간을 따른 분단을 목적으로 하고 있기 때문에, 위치(N1 및 N2) 간에서 크랙 라인(CL)이 형성되는 것이 필요한 한편으로, 위치(N2 및 N3) 간에서의 크랙 라인(CL)의 형성되기 어려움은 문제가 되지 않는다.
다음으로, 소위 브레이크 공정이 행해짐으로써, 실시 형태 1∼3과 동일하게, 크랙 라인(CL)을 따라, 유리층(4)이 형성된 실리콘 웨이퍼(3)(도 9(A))가 분단된다.
다음으로, 상기 분단 방법의 제1∼ 제3 변형예에 대해서, 이하에 설명한다.
도 11(A)를 참조하여, 제1 변형예는, 어시스트 라인(AL)과 트렌치 라인(TL)과의 교차가, 크랙 라인(CL)(도 10(B))의 형성 개시의 계기로서 불충분한 경우에 관한 것이다. 도 11(B)를 참조하여, 유리층(4)으로, 굽힘 모멘트 등을 발생시키는 외력을 가함으로써 어시스트 라인(AL)을 따라 두께 방향(DT)에 있어서의 크랙이 신전하고, 그 결과, 유리층(4)이 분단된다. 이에 따라 크랙 라인(CL)의 형성이 개시된다. 또한, 이 제1 변형예에 있어서는, 유리층(4)의 분리에 의해 트렌치 라인(TL) 부근의 내부 응력의 변형이 해방되고, 그에 따라 크랙 라인(CL)의 형성이 개시된다. 따라서 어시스트 라인(AL) 자신이, 트렌치 라인(TL)에 응력을 가함으로써 형성된 크랙 라인(CL)이라도 좋다.
도 12를 참조하여, 제2 변형예에 있어서는, 유리층(4)의 표면(SF)에 날끝(51)이 위치(N3)로 밀어붙여진다. 트렌치 라인(TL)이 형성될 때에는, 본 변형예에 있어서는, 위치(N3)로부터 위치(N2)로 날끝(51)이 변위되고, 또한 위치(N2)로부터 위치(N1)로 변위된다. 즉, 도 9(A)를 참조하여, 날끝(51)이, 변(ED2)으로부터 변(ED1)으로 향하는 방향인 방향(DB)으로 변위된다. 방향(DB)은, 날끝(51)으로부터 연장되는 축방향(AX)을 표면(SF) 상으로 투영한 방향과 반대 방향에 대응하고 있다. 이 경우, 날끝(51)은 생크(52)에 의해 표면(SF) 상을 누르면서 나아갈 수 있다.
도 13을 참조하여, 제3 변형예에 있어서는, 각 트렌치 라인(TL)이 형성될 때에, 날끝(51)은 유리층(4)의 표면(SF)에 위치(N1)에 비하여 위치(N2)에서 보다 큰 하중으로 밀어붙여진다. 구체적으로는, 위치(N4)를 위치(N1 및 N2)의 사이의 위치로 하고, 트렌치 라인(TL)의 형성이 위치(N4)에 이른 시점에서, 날끝(51)의 하중이 높아진다. 환언하면, 날끝(51)의 하중이, 위치(N1)에 비하여, 트렌치 라인(TL)의 종단부인 위치(N4 및 N3)의 사이에서 높아진다. 이에 따라, 종단부 이외에서의 하중을 경감하면서, 위치(N2)로부터의 크랙 라인(CL)의 형성이 야기되기 쉽게 할 수 있다.
본 실시 형태에 의하면, 트렌치 라인(TL)으로부터 크랙 라인(CL)을, 보다 확실하게 형성할 수 있다. 이 이유는, 날끝(51)의 구성(도 9(A) 및 (B)) 및 그 이용법이, 크랙 라인(CL)을 야기하기 쉬운 내부 응력을 유리층(4)에 부여하는 데에 적합하기 때문이라고 추측된다. 또한 실시 형태 1∼3과 동일하게, 분단시에 있어서의 분단 가루의 발생을 억제할 수 있다.
또한 본 실시 형태에서 참조된 도면 중에 있어서는 유리층(4)의 테두리의 변(ED1 및 ED2)(제1 및 제2변)이 장방형의 단변이지만, 이들이 장방형의 장변이라도 좋다. 또한 테두리의 형상은 장방형으로 한정되는 것이 아니고, 예를 들면 정방형이라도 좋다. 또한 제1 및 제2변은 직선 형상의 것으로 한정되는 것은 아니며 곡선 형상이라도 좋다. 또한 도면 중, 실리콘 웨이퍼(3)의 주면(S1)은 평탄하지만, 만곡하고 있어도 좋다. 그에 대응하여, 유리층(4)의 표면(SF)은, 평탄해도 만곡하고 있어도 좋다.
(실시 형태 5)
본 실시 형태에 있어서의 단결정 기판의 분단 방법에 대해서, 도 14∼도 16을 이용하면서, 이하에 설명한다.
도 14를 참조하여, 본 실시 형태에 있어서는 어시스트 라인(AL)이 트렌치 라인(TL)의 형성 전에 형성된다. 어시스트 라인(AL)의 형성 방법 자체는, 도 10(B)(실시 형태 4)와 동일하다.
도 15를 참조하여, 다음으로, 표면(SF)에 날끝(51)이 밀어붙여지고, 그리고 트렌치 라인(TL)이 형성된다. 트렌치 라인(TL)의 형성 방법 자체는, 도 10(A)(실시 형태 4)와 동일하다. 어시스트 라인(AL) 및 트렌치 라인(TL)은 위치(N2)에서 서로 교차한다.
도 16을 참조하여, 다음으로, 유리층(4)으로 굽힘 모멘트 등을 발생시키는 외력을 가하는 통상의 브레이크 공정에 의해 어시스트 라인(AL)을 따라 유리층(4)이 분단된다. 이에 따라, 실시 형태 4와 동일한 크랙 라인(CL)의 형성이 개시된다(도면 중, 파선 화살표 참조).
또한, 상기 이외의 구성에 대해서는, 전술한 실시 형태 4의 구성과 거의 동일하다.
도 17을 참조하여, 제1 변형예에 있어서는, 어시스트 라인(AL) 및 스크라이브 라인(SL)이 위치(N2)에서 서로 교차함으로써 크랙 라인(CL)의 형성이 개시된다.
도 18을 참조하여, 제2 변형예에 있어서는, 각 트렌치 라인(TL)이 형성될 때에, 날끝(51)은 유리층(4)의 표면(SF)에 위치(N1)에 비하여 위치(N2)에서 보다 큰 힘으로 밀어붙여진다. 구체적으로는, 위치(N4)를 위치(N1 및 N2)의 사이의 위치로 하고, 트렌치 라인(TL)의 형성이 위치(N4)에 이른 시점에서, 날끝(51)의 하중이 높아진다. 환언하면, 날끝(51)의 하중이, 위치(N1)에 비하여, 트렌치 라인(TL)의 종단부인 위치(N4 및 N3)의 사이에서 높아진다. 이에 따라, 종단부 이외에서의 하중을 경감하면서, 위치(N2)로부터의 크랙 라인(CL)의 형성이 야기되기 쉽게 할 수 있다.
(실시 형태 6)
도 19를 참조하여, 본 실시 형태에 있어서의 각 트렌치 라인(TL)의 형성에 있어서는, 위치(N1)로부터 날끝(51)이 변(ED2)을 넘어 슬라이딩된다. 날끝(51)이 변(ED2)을 통과할 때, 트렌치 라인(TL) 바로 아래의 기판 내부에 발생한 응력의 변형이 해방되고, 변(ED2) 상에 위치하는 트렌치 라인(TL)의 가장자리로부터 위치(N1)로 향하여 크랙 라인이 신전한다.
트렌치 라인(TL)을 형성할 때에 날끝(51)에 가해지는 하중은 일정해도 좋지만, 위치(N1)로부터 위치(N2)로 날끝(51)이 변위되었을 때에, 위치(N2)에서 날끝(51)에 가해지는 하중이 증대되어도 좋다. 예를 들면 하중이 50％ 정도 증대된다. 증대된 하중이 가해진 날끝(51)이 변(ED2)을 넘어 슬라이딩된다. 환언하면, 트렌치 라인(TL)의 종단부에서 날끝(51)의 하중이 증대된다. 날끝(51)이 변(ED2)에 도달하면, 변(ED2) 상에 위치하는 트렌치 라인(TL)의 가장자리로부터 위치(N2)를 경유하여 위치(N1)로 향하여 크랙 라인이 신전한다. 이와 같이 하중의 증대가 행해지는 경우, 응력의 변형도 증대되고, 날끝(51)이 변(ED2)을 통과할 때에 이 응력의 변형이 해방되기 쉬워지기 때문에, 크랙 라인을 보다 확실하게 형성할 수 있다.
또한, 상기 이외의 구성에 대해서는, 전술한 실시 형태 4의 구성과 거의 동일하다.
(실시 형태 7)
도 20(A)를 참조하여, 본 실시 형태에 있어서의 단결정 기판의 분단 방법에 있어서는, 위치(N1)로부터 위치(N2)를 경유하여 변(ED2)으로 도달하는 트렌치 라인(TL)이 형성된다.
도 20(B)를 참조하여, 다음으로 위치(N2)와 변(ED2)과의 사이에, 트렌치 라인(TL) 부근의 내부 응력의 변형을 해방시키는 바와 같은 응력이 가해진다. 이에 따라 트렌치 라인(TL)을 따른 크랙 라인의 형성이 야기된다. 응력의 인가로서 구체적으로는, 표면(SF) 상에 있어서 위치(N2)와 변(ED2)과의 사이(도면 중, 파선 및 변(ED2)의 사이의 영역)에서, 밀어붙여진 날끝(51)이 슬라이딩된다. 이 슬라이딩은 변(ED2)에 도달할 때까지 행해진다. 날끝(51)은 바람직하게는 최초로 형성된 트렌치 라인(TL)의 궤도에 교차하도록, 보다 바람직하게는 최초에 형성된 트렌치 라인(TL)의 궤도에 겹쳐지도록 슬라이딩된다. 이 재차의 슬라이딩의 길이는, 예를 들면 0.5㎜ 정도이다. 또한 이 재차의 슬라이딩은, 복수의 트렌치 라인(TL)(도 20(A))이 형성된 후에 각각에 대하여 행해져도 좋고, 혹은, 1개의 트렌치 라인(TL)의 형성 및 재차의 슬라이딩을 행하는 공정이 트렌치 라인(TL)마다 순차 행해져도 좋다.
변형예로서, 위치(N2)와 변(ED2)과의 사이에 응력을 가하기 위해, 전술한 날끝(51)의 재차의 슬라이딩을 대신하여, 표면(SF) 상에 있어서 위치(N2)와 변(ED2)과의 사이에 레이저광이 조사되어도 좋다. 이에 따라 발생한 열응력에 의해서도, 트렌치 라인(TL) 부근의 내부 응력의 변형이 해방되고, 그에 따라 크랙 라인의 형성 개시를 야기할 수 있다.
또한, 상기 이외의 구성에 대해서는, 전술한 실시 형태 4의 구성과 거의 동일하다.
(실시 형태 8)
도 21(A)를 참조하여, 본 실시 형태에 있어서의 단결정 기판의 분단 방법에 있어서는, 위치(N1)로부터 위치(N2)로, 그리고 추가로 위치(N3)로 날끝(51)을 변위시킴으로써, 표면(SF)의 테두리로부터 떨어진 트렌치 라인(TL)이 형성된다. 트렌치 라인(TL)의 형성 방법 자체는 도 10(A)(실시 형태 4)와 거의 동일하다.
도 21(B)를 참조하여, 도 20(B)(실시 형태 7 또는 그 변형예)와 동일한 응력 인가가 행해진다. 이에 따라 트렌치 라인(TL)을 따른 크랙 라인의 형성이 야기된다.
또한, 상기 이외의 구성에 대해서는, 전술한 실시 형태 4의 구성과 거의 동일하다.
도 22를 참조하여, 도 21(A)의 공정의 변형예로서, 트렌치 라인(TL)의 형성에 있어서, 날끝(51)이 위치(N3)로부터 위치(N2)로 그리고 위치(N2)로부터 위치(N1)로 변위되어도 좋다.
(실시 형태 9)
도 23(A) 및 (B)를 참조하여, 상기 각 실시 형태에 있어서, 날끝(51)(도 9(A) 및 (B))을 대신하여, 날끝(51v)이 이용되어도 좋다. 날끝(51v)은, 정점과, 원추면(SC)을 갖는 원추 형상을 갖는다. 날끝(51v)의 돌기부(PPv)는 정점으로 구성되어 있다. 날끝의 측부(PSv)는 정점으로부터 원추면(SC) 상으로 연장되는 가상선(도 23(B)에 있어서의 파선)을 따라 구성되어 있다. 이에 따라 측부(PSv)는, 선 형상으로 연장되는 볼록 형상을 갖는다.
3 : 실리콘 웨이퍼(단결정 기판)
4 : 유리층
11 : 부재
51, 51v : 날끝
AL : 어시스트 라인
CL : 크랙 라인
FC : 표면 크랙
S1 : 주면(제1 주면)
S2 : 주면(제2 주면)
SF : 표면
SL : 스크라이브 라인
TL : 트렌치 라인

Claims (8)

  1. 제1 주면(主面)과 상기 제1 주면과 반대의 제2 주면을 갖는 단결정 기판을 준비하는 공정과,
    상기 단결정 기판의 상기 제1 주면 상에 표면 크랙을 형성하는 공정과,
    상기 단결정 기판의 상기 제1 주면 상에, 상기 표면 크랙을 덮는 유리층을 형성하는 공정과,
    상기 유리층의 표면 상을 연장하는 크랙 라인을 형성하는 공정을 구비하고, 상기 크랙 라인을 형성하는 공정은,
    상기 유리층의 표면 상에 날끝을 밀어붙이는 공정과,
    상기 유리층의 표면 상에서, 밀어붙여진 상기 날끝을 변위시키는 공정을 포함하고,
    상기 유리층이 형성된 상기 단결정 기판에 응력을 가함으로써, 상기 크랙 라인을 따라 상기 단결정 기판을 분단하는 공정을 추가로 구비하는 단결정 기판의 분단 방법.
  2. 제1항에 있어서,
    상기 표면 크랙을 형성하는 공정은 블라스트법을 이용하여 행해지는 단결정 기판의 분단 방법.
  3. 제1항에 있어서,
    상기 단결정 기판은 실리콘 기판을 포함하는 단결정 기판의 분단 방법.
  4. 제1항에 있어서,
    상기 단결정 기판을 분단하는 공정의 전에, 상기 단결정 기판의 상기 제2 주면 상에 부재를 설치하는 공정을 추가로 구비하고, 상기 부재는, 서로 떨어진 제1 영역 및 제2 영역을 포함하고, 상기 단결정 기판을 분단하는 공정에 의해 상기 단결정 기판은, 상기 제1 영역이 형성된 부분과 상기 제2 영역이 형성된 부분으로 분단되는 단결정 기판의 분단 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 날끝을 변위시키는 공정에 의해, 상기 유리층에 소성 변형이 발생함으로써, 상기 유리층의 상기 표면 상에, 홈 형상을 갖는 트렌치 라인(TL)이 형성되고,
    상기 크랙 라인은 상기 트렌치 라인이 형성됨과 함께 형성되는 단결정 기판의 분단 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 날끝을 변위시키는 공정은 상기 유리층의 상기 표면 상에 있어서 상기 날끝을 슬라이딩시키는 공정을 포함하고, 상기 날끝을 슬라이딩시키는 공정에 의해 상기 유리층에 소성 변형이 발생함으로써, 상기 유리층의 상기 표면 상에, 홈 형상을 갖는 트렌치 라인이 형성되고, 상기 날끝을 슬라이딩시키는 공정은, 상기 트렌치 라인의 바로 아래에 있어서 상기 유리층이 상기 트렌치 라인과 교차하는 방향에 있어서 연속적으로 연결되어 있는 상태인 크랙리스(crack-less) 상태가 얻어지도록 행해지고,
    상기 크랙 라인을 형성하는 공정은, 상기 트렌치 라인의 바로 아래에서 상기 트렌치 라인과 교차하는 방향에 있어서 상기 유리층의 연속적인 연결이 끊어지도록, 상기 트렌치 라인을 따라 상기 유리층의 크랙을 신전시키는 공정을 포함하는 단결정 기판의 분단 방법.
  7. 제1 주면과 상기 제1 주면과 반대의 제2 주면을 갖는 단결정 기판으로서,
    상기 단결정 기판의 상기 제1 주면 상에 표면 크랙이 형성되고,
    상기 단결정 기판의 상기 제1 주면 상에, 상기 표면 크랙을 덮는 유리층을 갖는 단결정 기판.
  8. 제7항에 있어서,
    상기 단결정 기판은 실리콘 기판을 포함하는 단결정 기판.

KR1020150069670A 2014-06-25 2015-05-19 단결정 기판의 분단 방법 및 단결정 기판 KR20160000838A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014129853A JP6303861B2 (ja) 2014-06-25 2014-06-25 単結晶基板の分断方法
JPJP-P-2014-129853 2014-06-25

Publications (1)

Publication Number Publication Date
KR20160000838A true KR20160000838A (ko) 2016-01-05

Family

ID=55164753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150069670A KR20160000838A (ko) 2014-06-25 2015-05-19 단결정 기판의 분단 방법 및 단결정 기판

Country Status (4)

Country Link
JP (1) JP6303861B2 (ko)
KR (1) KR20160000838A (ko)
CN (1) CN105313231A (ko)
TW (1) TW201613834A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180105208A (ko) * 2016-02-26 2018-09-27 미쓰보시 다이야몬도 고교 가부시키가이샤 취성 기판의 분단 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018070345A1 (ja) * 2016-10-14 2018-04-19 日本電気硝子株式会社 ガラス板の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004528A (ja) 2011-06-10 2013-01-07 Panasonic Corp 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI226877B (en) * 2001-07-12 2005-01-21 Mitsuboshi Diamond Ind Co Ltd Method of manufacturing adhered brittle material substrates and method of separating adhered brittle material substrates
JP4039396B2 (ja) * 2003-08-21 2008-01-30 セイコーエプソン株式会社 電気光学装置の製造方法及び複数の基板の分断方法
JP2007039302A (ja) * 2005-08-05 2007-02-15 Matsushita Electric Ind Co Ltd ガラス基板割断方法およびガラス基板割断装置
TWI409122B (zh) * 2007-07-13 2013-09-21 Mitsuboshi Diamond Ind Co Ltd A method for processing a brittle material substrate and a crack forming apparatus for the method
CN101910076B (zh) * 2007-12-27 2013-01-30 三星钻石工业股份有限公司 脆性材料基板的裂痕形成方法
CN102026925B (zh) * 2008-04-14 2013-06-05 三星钻石工业股份有限公司 脆性材料基板的加工方法
KR101247571B1 (ko) * 2010-06-14 2013-03-26 미쓰보시 다이야몬도 고교 가부시키가이샤 취성 재료 기판의 스크라이브 방법
JP5309107B2 (ja) * 2010-10-05 2013-10-09 三星ダイヤモンド工業株式会社 脆性材料基板の分断装置
JP5310787B2 (ja) * 2011-05-31 2013-10-09 三星ダイヤモンド工業株式会社 スクライブ方法
CN103367525B (zh) * 2012-03-30 2016-12-14 清华大学 太阳能电池的制备方法
JP2014031292A (ja) * 2012-08-03 2014-02-20 Mitsuboshi Diamond Industrial Co Ltd 強化ガラス基板のスクライブ方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004528A (ja) 2011-06-10 2013-01-07 Panasonic Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180105208A (ko) * 2016-02-26 2018-09-27 미쓰보시 다이야몬도 고교 가부시키가이샤 취성 기판의 분단 방법
KR20200017563A (ko) * 2016-02-26 2020-02-18 미쓰보시 다이야몬도 고교 가부시키가이샤 취성 기판의 분단 방법

Also Published As

Publication number Publication date
JP6303861B2 (ja) 2018-04-04
CN105313231A (zh) 2016-02-10
TW201613834A (en) 2016-04-16
JP2016009773A (ja) 2016-01-18

Similar Documents

Publication Publication Date Title
JP6508262B2 (ja) 脆性材料基板の分断方法
KR101844312B1 (ko) 취성 기판의 분단 방법
KR101895819B1 (ko) 취성 기판의 분단 방법 및 스크라이브 장치
KR20160000838A (ko) 단결정 기판의 분단 방법 및 단결정 기판
JP6555354B2 (ja) 脆性基板の分断方法
KR101856558B1 (ko) 취성 기판의 분단 방법
JP6350669B2 (ja) 脆性基板の分断方法
KR101866824B1 (ko) 취성 기판의 분단 방법
JP2017065007A (ja) 脆性基板の分断方法
JP2016098154A (ja) 脆性基板の分断方法