KR20150146370A - 유기 발광 표시장치 및 그 박막 트랜지스터 - Google Patents
유기 발광 표시장치 및 그 박막 트랜지스터 Download PDFInfo
- Publication number
- KR20150146370A KR20150146370A KR1020140191712A KR20140191712A KR20150146370A KR 20150146370 A KR20150146370 A KR 20150146370A KR 1020140191712 A KR1020140191712 A KR 1020140191712A KR 20140191712 A KR20140191712 A KR 20140191712A KR 20150146370 A KR20150146370 A KR 20150146370A
- Authority
- KR
- South Korea
- Prior art keywords
- metal material
- coating layer
- layer
- substrate
- electrode
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 37
- 239000002184 metal Substances 0.000 title claims abstract description 37
- 229920001621 AMOLED Polymers 0.000 title description 2
- 244000145841 kine Species 0.000 title 1
- 239000011247 coating layer Substances 0.000 claims abstract description 134
- 239000010410 layer Substances 0.000 claims abstract description 121
- 239000007769 metal material Substances 0.000 claims abstract description 115
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000010949 copper Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- 239000010936 titanium Substances 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000011733 molybdenum Substances 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 abstract description 25
- 238000005530 etching Methods 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- -1 and for example Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/84—Parallel electrical configurations of multiple OLEDs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 유기 발광 표시장치 및 그 박막 트랜지스터를 제공한다. 상기 박막 트랜지스터는 기판 위에 형성된 반도체층과, 게이트 전극과, 상기 반도체층과 연결된 소스 전극 및 드레인 전극을 포함하며, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 중의 적어도 하나의 전극은 제1 코팅층 및 제2 코팅층을 포함하는 금속 코팅층으로 형성되며, 상기 제2 코팅층은 상기 제1 코팅층의 상기 기판과 멀어지는 일 측에 형성되며, 상기 제1 코팅층은 농도구배가 두께방향에 따라 변화하는 제1 금속재질 및 제2 금속재질을 포함하는 구배층으로 형성되며, 상기 제2 코팅층은 적어도 두 개의 이중층을 포함하며, 상기 이중층은 한층의 상기 제1 금속재질 및 한층의 상기 제2 금속재질이 교대로 적층되어 형성되며, 각 상기 이중층의 상기 제1 금속재질층의 두께끼리는 서로 동일하고, 각 상기 이중층의 상기 제2 금속재질층의 두께끼리도 서로 동일하다.
Description
본 발명은 표시장치에 관한 것이며, 특히 유기 발광 표시장치 및 그 박막 트랜지스터에 관한 것이다.
현재, 기판 또는 기재를 사용하여 각종 전자제품을 제조할 수 있으며, 예를 들어 유리기판, 투명기판을 사용하여 표시패널을 제조할 수 있다. 대형 유기 발광 표시패널（Organic Light Emitting Display, OLED）을 예로 들면, 복수의 유기 발광 표시유닛으로 나눌 수 있다. 유기 발광 표시유닛은 적어도 양극 전극판, 발광층 및 음극 전극판을 포함한다. 발광층은 양극 전극판 및 음극 전극판 사이에 끼워져 《샌드위치》（sandwich） 구조를 형성한다. 순전압 구동하에, 양극 전극판은 발광층에 정공을 주입하고, 음극 전극판은 발광층에 전자를 주입한다. 주입한 정공과 전자는 발광층에서 만나 결합되어, 전자가 여기 상태로부터 기저 상태로 돌아 오도록 하며, 여분의 에너지를 광파의 형식으로 복사방출한다.
구체적으로, 능동형 유기 발광 다이오드(AMOLED) 표시장치에 있어서, 일반적으로 박막 트랜지스터는 화소의 스위치 소자로 사용된다.
근래 유기 발광 다이오드 표시장치의 사이즈를 증대하는 추세가 있다. 따라서, 더욱 높은 해상도를 요구한다. 비교적 높은 해상도를 가진 대형 유기 발광 다이오드 표시장치는 반드시 RC 지연을 감소해야 하며 배선한 저항을 최소화 하는것을 통해 RC 지연의 감소를 실현할 수 있다.
일반적으로, 저항률이12μΩcm보다 작은 몰리브덴（Mo）과 저항률이 5.5μΩcm보다 작은 알루미늄（Al）을 전극 또는 박막 트랜지스터의 배선으로 사용한다. 이러한 금속은 저항률이 높으므로 비교적 높은 해상도를 가진 대형 유기 발광 다이오드 표시장치의 제조의 어려움을 더욱 가중한다. 동（Cu）의 저항률은 2.2μΩcm보다 작으므로 동을 선택 가능한 배선 및 전극으로 사용하는 연구가 진행되고 있다.
동을 박막 트랜지스터의 게이트 전극, 소스 전극 및 드레인 전극 중의 모든 전극에 사용할 수 있지만, 동을 게이트 전극에 사용할 시, 동과 박막 트랜지스터가 형성되어 있는 유리기저 사이의 부착력이 약하다. 또한, 동을 소스 전극 및 드레인 전극에 사용할 시, 동은 완충기로 사용되는 실리콘（Si） 막과 반응할 수 있다. 때문에, 동을 게이트 전극, 소스 전극 및/또는 드레인 전극에 사용할 시, 동을 단층형식으로 사용할 수 없다.
본 발명은 박막 트랜지스터를 제공한다.
박막 트랜지스터는 기판 위에 형성된 반도체층과, 게이트 전극과, 상기 반도체층과 연결된 소스 전극 및 드레인 전극을 포함하며, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 중의 적어도 하나의 전극은 제1 코팅층 및 제2 코팅층을 포함하는 금속 코팅층으로 형성되며, 상기 제2 코팅층은 상기 제1 코팅층의 상기 기판과 멀어지는 일 측에 형성되며, 상기 제1 코팅층은 농도구배가 두께방향에 따라 변화하는 제1 금속재질 및 제2 금속재질을 포함하는 구배층으로 형성되며, 상기 제2 코팅층은 적어도 두개의 이중층을 포함하며, 상기 이중층은 한층의 상기 제1 금속재질 및 한층의 상기 제2 금속재질이 교대로 적층되어 형성되며, 각 상기 이중층의 상기 제1 금속재질층의 두께끼리는 서로 동일하고, 각 상기 이중층의 상기 제2 금속재질층의 두께끼리도 서로 동일하다.
바람직하게, 상기 제1 금속재질의 함량은 상기 기판과 멀어질 수록 점차 증가되며, 상기 제2 금속재질의 함량은 상기 기판에 가까워 질수록 점차 증가된다.
바람직하게, 상기 농도구배는 선형변화를 이룬다.
바람직하게, 상기 농도구배는 비선형변화를 이룬다.
바람직하게, 상기 제1 금속재질을 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 중의 적어도 하나의 전극의 도선재질로 한다.
바람직하게, 상기 제1 금속재질은 동이다.
바람직하게, 상기 제2 금속재질을 상기 기판을 부착하기 위한 바리어층의 재질로 한다.
바람직하게, 상기 제2 금속재질은 몰리브덴, 티타늄, 알루미늄, 니켈 또는 ITO 중의 하나 또는 그 이상이다.
바람직하게, 상기 제1 코팅층의 두께는 상기 금속 코팅층의 두께의 1/3 내지 1/2이다.
바람직하게, 각 상기 이중층의 두께는 50Å 내지 200Å이다.
바람직하게, 상기 기판은 유리기판이다.
본 발명의 다른 한 양태는 유기 발광 표시장치를 제공한다. 유기 발광 표시장치는 기판 위에 형성된 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 상기 데이터 배선에 에워싸여 형성된 화소부분과, 상기 화소부분에 구비되는 화소를 포함하며, 상기 게이트 배선 및 상기 데이터 배선 중의 적어도 하나의 배선은 제1 코팅층 및 제2 코팅층을 포함하는 금속 코팅층으로 형성되며, 상기 제2 코팅층은 상기 제1 코팅층의 상기 기판과 멀어지는 일 측에 형성되며, 상기 제1 코팅층은 농도구배가 두께방향에 따라 변화하는 제1 금속재질 및 제2 금속재질을 포함하는 구배층으로 형성되며, 상기 제2 코팅층은 적어도 두개의 이중층을 포함하며, 상기 이중층은 한층의 상기 제1 금속재질 및 한층의 상기 제2 금속재질이 교대로 적층되어 형성되며, 각 상기 이중층의 상기 제1 금속재질층의 두께끼리는 서로 동일하고, 각 상기 이중층의 상기 제2 금속재질층의 두께끼리도 서로 동일하며, 상기 화소는 트랜지스터, 캐패시터 및 유기 발광소자를 포함하고, 상기 데이터 배선은 상기 트랜지스터의 소스 전극 및 상기 트랜지스터의 드레인 전극 중의 적어도 하나를 포함하며, 상기 게이트 배선은 상기 트랜지스터의 게이트 전극을 포함한다.
바람직하게, 상기 제1 금속재질의 함량은 상기 기판과 멀어질 수록 점차 증가되며, 상기 제2 금속재질의 함량은 상기 기판에 가까워 질수록 점차 증가
바람직하게, 상기 농도구배는 선형변화를 이룬다.
바람직하게, 상기 농도구배는 비선형변화를 이룬다.
바람직하게, 상기 제1 금속재질을 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 중의 적어도 하나의 전극의 도선재질로 한다.
바람직하게, 상기 제1 금속재질은 동이다.
바람직하게, 상기 제2 금속재질을 상기 기판을 부착하기 위한 바리어층의 재질로 한다.
바람직하게, 상기 제2 금속재질은 몰리브덴, 티타늄, 알루미늄, 니켈 또는 ITO 중의 하나 또는 그 이상이다.
바람직하게, 상기 제1 코팅층의 두께는 상기 금속 코팅층의 두께의 1/3 내지 1/2이다.
바람직하게, 각 상기 이중층의 두께는 50Å 내지 200Å이다.
바람직하게, 상기 기판은 유리기판이다.
본 발명은 두가지 금속재질을 이용하여 금속전극을 코팅하는 방식을 개변하는 것을 통하여 도선저항을 낮춘다. 본 발명은 기판과 가까운 부분에 구배 금속 코팅층을 이용하여 제1 코팅층을 형성하고, 구배 금속 코팅층 위에 다층 교체 생장방식을 이용하여 제2 코팅층을 형성한다. 두가지 금속재질은 각각 도선재질 및 바리어층재질로 되며, 본 발명은 바리어층 기능을 보장하는 전제하에서 저항을 낮추고 에칭속도를 조절하는 효과를 가진다.
첨부한 도면을 참조하여, 예시된 실시방식을 상세히 설명한다. 본 발명의 상술한 특징과 기타 특징 및 이점은 더욱 명확하게 된다.
도 1a는 발명의 실시예에 따른 유기 발광 표시장치의 레이아웃이다.
도 1b는 본 발명의 실시예에 따른 유기 발광 표시장치의 화소유닛의 레이아웃이다.
도 2는 본 발명의 실시예에 따른 유기 발광 표시장치의 단면구성이다.
도 3은 본 발명의 실시예에 따른 유기 발광 표시장치의 금속 코팅층의 단면구성이다.
도 1a는 발명의 실시예에 따른 유기 발광 표시장치의 레이아웃이다.
도 1b는 본 발명의 실시예에 따른 유기 발광 표시장치의 화소유닛의 레이아웃이다.
도 2는 본 발명의 실시예에 따른 유기 발광 표시장치의 단면구성이다.
도 3은 본 발명의 실시예에 따른 유기 발광 표시장치의 금속 코팅층의 단면구성이다.
이하, 첨부된 도면을 참조하여 실시예에 대해 전면적으로 설명하기로 한다. 하지만, 실시예는 각종 형식으로 실시될 수 있고, 여기서 서술한 실시예에 한정되지 않는다. 반대로, 제공한 이러한 실시예는 본 발명이 더욱 전면적이고 완정하도록 하며, 또한 본 실시예의 사상을 전면적으로 당업자에게 전달한다. 도면의 명확성을 위하여, 도면중의 영역과 층의 두께를 확대하여 표시하였다. 도면에 있어서, 동일한 부호는 동일하거나 유사한 구조를 표시하므로 상세한 설명은 생략한다.
도1a는 본 발명의 실시예에 따른 유기 발광 표시장치의 레이아웃이다. 도1a를 참조하면, 유기 발광 표시장치는 복수의 서로 절연되며 하나의 방향에 따라 배치된 게이트 라인(gate line, 110), 복수의 서로 절연되며 게이트 라인(110)과 교차되는 방향을 따라 배치된 데이터 라인(120) 및 게이트 라인(110)과 교차되며 데이터 라인(120)과 서로 절연되어 평행하여 배치된 전원선(130)을 포함한다. 유기 발광 표시장치는 게이트 라인(110), 데이터 라인(120) 및 전원선(130)에 에워싸여 형성된 복수의 화소유닛(140) 및 각 화소유닛(140)의 개구(155)에 설정된 복수의 화소전극(150)을 더 포함한다.
게이트 라인(110), 데이터 라인(120) 및 전원선(130)은 제1 코팅층 및 제2 코팅층을 포함하는 금속 코팅층으로 형성될 수 있다. 제2 코팅층은 제1 코팅층의 상기 기판으로부터 떨어진 측에 형성된다. 제1 코팅층은 농도구배가 두께방향에 따라 변화하는 제1 금속재질 및 제2 금속재질을 포함하는 구배층으로 형성된다. 제2 코팅층은 적어도 두개의 이중층(bilayer layer)을 포함한다. 각 이중층은 한층의 제1 금속재질 및 한층의 제2 금속재질이 서로 교대로 적층되어 형성된다. 각 이중층의 제1 금속재질층의 두께끼리는 서로 동일하다. 각 이중층의 제2 금속재질층의 두께끼리도 서로 동일하다.
구체적으로, R, G, B화소유닛은 각 화소유닛(140)에 설정되며, 각 화소유닛은 박막 트랜지스터, 캐패시터 및 화소전극(150)과 접속하는 발광 다이오드, 화소전극(150)과 상기 박막 트랜지스터의 소스 전극 및 드레인 전극 중의 하나를 연결하는 스루홀(157)을 포함한다.
화소유닛에서의 각 소자 사이의 연결방식은 도1b를 참조한다. 도1b는 본 발명의 실시예에 따른 유기 발광 표시장치의 화소유닛의 레이아웃이다. 구체적으로, 화소유닛(140)은 게이트 라인(110), 데이터 라인(120) 및 전원선(130)에 에워싸여 형성된다. 화소유닛(140)은 개구(155)를 포함하는 화소전극(150)을 더 포함한다.
각 화소전극(150)에 R, G 및 B화소유닛을 설정한다. 각 화소는 두 개의 박막 트랜지스터(160, 180), 캐패시터(170) 및 화소전극(150)을 포함하는 유기 발광다이오드를 포함한다.
스위치로서 사용될 수 있는 박막 트랜지스터(160)는 소스 영역 및 드레인 영역을 포함하는 반도체층(161), 게이트 라인(110)과 연결되는 게이트 전극(163)을 포함할 수 있다. 게이트 전극(163)은 제1 코팅층 및 제2 코팅층을 포함하는 금속 코팅층으로 형성될 수 있다. 박막 트랜지스터(160)는 소스 전극(165) 및 드레인 전극(167)을 더 포함할 수 있고, 콘택트 홀(164, 166)을 통하여 반도체층(161)의 소스 영역 및 드레인 영역에 각각 연결되며, 제1 코팅층 및 제2 코팅층을 포함하는 금속 코팅층으로 형성된다. 제1 코팅층은 농도구배가 두께방향에 따라 변화하는 제1 금속재질 및 제2 금속재질을 포함하는 구배층으로 형성된다. 제2 코팅층은 적어도 두 개의 이중층을 포함한다. 각 이중층은 한층의 제1 금속재질 및 한층의 제2 금속재질이 서로 교대로 적층되어 형성된다. 각 이중층의 제1 금속재질층의 두께끼리는 서로 동일하다. 각 이중층의 제2 금속재질층의 두께끼리도 서로 동일하다.
구동에 사용될 수 있는 박막 트랜지스터(180)는 소스 영역 및 드레인 영역을 포함하는 반도체층(181) 및 게이트 전극(183)을 포함할 수 있다. 게이트 전극(183)은 제1 코팅층 및 제2 코팅층을 포함하는 금속 코팅층으로 형성될 수 있다. 박막 트랜지스터(180)는 소스 전극(185) 및 드레인 전극(187)을 더 포함할 수 있고, 콘택트 홀(184, 186)을 통하여, 반도체층(181)의 소스 영역 및 드레인 영역에 각각 연결되며, 제1 코팅층 및 제2 코팅층을 포함하는 금속 코팅층으로 형성된다. 박막 트랜지스터(180)의 소스 전극(185)은 전원선(130)과 연결된다. 제1 코팅층은 농도구배가 두께방향에 따라 변화하는 제1 금속재질 및 제2 금속재질을 포함하는 구배층으로 형성된다. 제2 코팅층은 적어도 두개의 이중층을 포함한다. 각 이중층은 한층의 제1 금속재질 및 한층의 제2 금속재질이 서로 교대로 적층되어 형성된다. 각 이중층의 제1 금속재질층의 두께끼리는 서로 동일하다. 각 이중층의 제2 금속재질층의 두께끼리도 서로 동일하다.
캐패시터(170)는 하부 전극(171)을 포함할 수 있으며, 하부 전극(171)은 콘택트 홀(168)을 통하여 스위치 트랜지스터(160)의 드레인 전극(167)과 연결되며 또한 박막 트랜지스터(180)의 게이트 전극(183)에 연결된다. 캐패시터(170)의 하부 전극(171)은 제1 코팅층 및 제2 코팅층을 포함하는 금속 코팅층으로 형성될 수 있다. 캐패시터(170)는 전원선(130)과 연결되는 상부 전극(173)을 더 포함할 수 있으며, 제1 코팅층 및 제2 코팅층을 포함하는 금속 코팅층으로 형성될 수 있다. 제1 코팅층은 농도구배가 두께방향에 따라 변화하는 제1 금속재질 및 제2 금속재질을 포함하는 구배층으로 형성된다. 제2 코팅층은 적어도 두개의 이중층을 포함한다. 각 이중층은 한층의 제1 금속재질 및 한층의 제2 금속재질이 서로 교대로 적층되어 형성된다. 각 이중층의 제1 금속재질층의 두께끼리는 서로 동일하다. 각 이중층의 제2 금속재질층의 두께끼리도 서로 동일하다.
화소전극(150)은 스루홀(157)을 통하여 박막 트랜지스터(180)의 드레인 전극(187)에 연결된다.
본 발명의 상술한 구조를 가지는 예시적인 실시예의 유기 발광 표시장치는 제1 코팅층 및 제2 코팅층을 포함하는 금속 코팅층을 통하여 도선저항을 낮출수 있고, 저항으로 인한 전압 강하 및 캐퍼시터에 의한 시간 지연 문제를 해결하였다. 바람직하게, 금속 코팅층을 형성하기 위한 제1 금속재질로서 저항률이 2.2μΩcm보다 작은 동을 선택한다. 금속 코팅층을 형성하기 위한 제2 금속재질로서 수증기 등을 막기 위한 몰리브덴, 티타늄, 알루미늄, 니켈 또는 ITO(인듐 주석 산화물)에서 선택한 하나 또는 그 이상의 재질이다.
상기 구배층에서 제1 금속재질 및 제2 금속재질의 농도는 선형변화 또는 비선형변화를 이룬다. 제2 금속재질의 함량은 기판에 가까워 질수록 점차 증가된다. 제1 금속재질의 함량은 기판과 멀어 질수록 점차 증가된다.
또한, 에칭속도를 고려하여, 제1 코팅층의 두께는 금속 코팅층의 두께의 1/3 내지 1/2를 차지한다. 제2 코팅층의 두께는 제1 코팅층의 두께와 대응되어, 제1 코팅층의 두께가 금속 코팅층의 두께의 1/3을 차지할 경우, 제2 코팅층의 두께는 금속 코팅층의 두께의 2/3를 차지하며, 제1 코팅층의 두께가 금속 코팅층의 두께의 1/2을 차지할 경우, 제2 코팅층의 두께는 금속 코팅층의 두께의 나머지 1/2을 차지한다. 제2 코팅층에 있어서, 각 이중층의 두께는 50Å 내지 200Å이다.
도2는 본 발명의 실시예에 따른 유기 발광 표시장치의 단면구성이다. 유기 발광 표시장치는 유기 발광다이오드, 캐패시터, 게이트 라인, 데이터 라인 및 유기 발광 다이오드와 연결된 박막 트랜지스터를 포함한다.
도2를 참조하면, 박막 트랜지스터(201)는 절연기판(200)의 완충층(210) 위에 설치된 소스 영역(221) 및 드레인 영역(223)을 포함하는 반도체층, 및 게이트 절연층(230) 위에 형성된 게이트 전극(241)을 포함한다. 소스 전극(261) 및 드레인 전극(263)은 층간 절연층(250) 위에 형성되며, 각자의 콘택트 홀(251, 253)을 통하여 소스 영역(221) 및 드레인 영역(223)에 연결된다.
캐패시터(203)는 게이트 전극(241)과 함께 게이트 절연층(230) 위에 형성된 하부 전극(245), 소스 전극(261) 및 드레인 전극(263)과 함께 층간 절연층(250) 위에 형성된 상부 전극(265)을 포함한다. 게이트 라인(247)은 게이트 전극(241)과 함께 게이트 절연층(230) 위에 형성될 수 있으며, 데이터 라인(267)은 소스 전극(261) 및 드레인 전극(263)과 함께 층간 절연층(250) 위에 형성될 수 있다.
유기 발광 다이오드 (205)는 하부 전극(281)을 포함하며, 하부 전극(281)은 부동태화층（270） 위에 형성된 투과성 전극일 수 있고, 박막 트랜지스터(201)의 소스 전극(261) 및 드레인 전극(263) 중의 하나와 접속한다. 예를 들어, 스루홀(275)을 통하여 드레인 전극(263)과 접합한다. 유기 발광 다이오드(205)는 개구(295) 위에 형성된 유기 박막층(283) 및 기판의 전체 표면 위에 형성된 상부 전극(285)을 더 포함할 수 있으며, 개구는 하부 전극(281) 위의 화소한정층(290)에 의해 확정된다.
예시적인 실시예에 따르면, 게이트 배선은 게이트 전극(241), 캐패시터의 하부 전극(245) 및 게이트 라인(247)을 포함하며, 데이터 배선은 소스 전극(261), 드레인 전극(263), 캐패시터의 상부 전극(265), 데이터 라인(267) 및 전원선을 포함한다. 게이트 배선과 데이터 배선은 제1 코팅층(202) 및 제2 코팅층(204)을 포함하는 금속 코팅층으로 형성될 수 있다. 제1 코팅층(202)은 농도구배가 두께방향에 따라 변화하는 제1 금속재질 및 제2 금속재질을 포함하는 구배층으로 형성된다. 제2 코팅층(204)은 적어도 두개의 이중층을 포함한다. 각 이중층은 한층의 제1 금속재질 및 한층의 제2 금속재질이 서로 교대로 적층되어 형성된다. 각 이중층의 제1 금속재질층의 두께끼리는 서로 동일하다. 각 이중층의 제2 금속재질층의 두께끼리도 서로 동일하다. 상기 구배층에 있어서, 제2 금속재질의 함량은 기판(200)에 가까워 질수록 점차 증가된다. 제1 금속재질의 함량은 기판(200)과 멀어 질수록 점차 증가된다.
도3은 본 발명의 실시예에 따른 유기 발광 표시장치의 금속 코팅층의 단면구성이다. 구체적으로, 금속 코팅층은 제1 코팅층(301) 및 제2 코팅층(302)을 포함한다. 제1 코팅층(301)은 기판(310) 위에 형성되고, 제2 코팅층(302)은 제1 코팅층(301)의 기판(310)과 상이한 측에 형성된다.
제1 코팅층(301)은 농도구배가 두께방향에 따라 변화하는 제1 금속재질(303) 및 제2 금속재질(304)을 포함하는 구배층으로 형성된다. 제2 금속재질(304)의 함량은 기판(310)에 가까워 질수록 점차 증가되며, 제1 금속재질(303)의 함량은 기판(310)과 멀어질 수록 점차 증가된다. 제1 금속재질(303) 및 제2 금속재질(304)의 농도는 선형변화 또는 비선형변화를 이룬다.
제2 코팅층(302)은 적어도 두개의 이중층(305)을 포함한다. 각 이중층(305)은 한층의 제1 금속재질(303) 및 한층의 제2 금속재질(304)이 교대로 적층되어 형성된다. 각 이중층(305)의 제1 금속재질층의 두께끼리는 서로 동일하다. 각 이중층(305)의 제2 금속재질층의 두께끼리도 서로 동일하다.
바람직하게, 금속 코팅층을 형성하기 위한 제1 금속재질을 금속도선재질로 하며, 예를 들면 저항률이2.2μΩcm보다 작은 동을 선택한다. 금속 코팅층을 형성하기 위한 제2 금속재질로서 수증기 등을 막기 위한 몰리브덴, 티타늄, 알루미늄, 니켈 또는 ITO에서 선택한 하나 또는 그 이상의 재질이다.
또한, 에칭속도를 고려하여, 제1 코팅층(301)의 두께는 금속 코팅층의 두께의 1/3 내지 1/2를 차지한다. 제2 코팅층(302)의 두께는 제1 코팅층(301)의 두께와 대응되어, 제1 코팅층(301)의 두께가 금속 코팅층의 두께의 1/3을 차지할 경우, 제2 코팅층(302)의 두께는 금속 코팅층의 두께의 2/3를 차지하며, 제1 코팅층(301)의 두께가 금속 코팅층의 두께의 1/2을 차지할 경우, 제2 코팅층(302)의 두께는 금속 코팅층의 두께의 나머지 1/2을 차지한다. 제2 코팅층에 있어서, 각 이중층의 두께는 50Å 내지 200Å이다.
본 실시예의 하나의 바람직한 예에 있어서, 제1 코팅층(301)과 제2 코팅층(302)의 제2 금속재질(304)은 동일하다. 예를 들어, 제1 코팅층(301)과 제2 코팅층(302)의 제2 금속재질(304)은 모두 티타늄이다. 하나의 변형예에 있어서, 제1 코팅층(301)과 제2 코팅층(302)의 제2 금속재질(304)은 상이하다. 예를 들어, 제1 코팅층(301)의 제2 금속재질(304)은 티타늄이고, 제2 코팅층(302)의 제2 금속재질(304)은 몰리브덴이다. 또 예를 들어, 제1 코팅층(301)의 제2 금속재질(304)은 알루미늄이고, 제2 코팅층(302)의 제2 금속재질(304)은 니켈이다. 당업자는 더욱 많은 변형예를 실현할 수 있으며 여기서 중복하여 설명하지 않는다.
제1 실시예
본 실시예에서, 동（Cu）을 제1 금속재질로 선택하고, 티타늄（Ti）을 제2 금속재질로 선택한다. 하기와 같은 에칭 속도비율 및 에칭 선택비율 등 파라미터에 기초하여 에칭을 진행한다.
500nm일 경우, Cu의 에칭 속도는 14.9 - 17.2nm/s이고, Ti의 에칭 속도는 0.67nm/s이다. Cu/Ti 의 에칭 선택비율은 18:1이다.
제2 실시예
본 실시예에서, 동（Cu）을 제1 금속재질로 선택하고, 몰리브덴（Mo）을 제2 금속재질로 선택한다. 하기와 같은 에칭 속도비율 및 에칭 선택비율 등 파라미터에 기초하여 에칭을 진행한다.
500nm일 경우, Cu의 에칭 속도는 7.65nm/s이고, Ti의 에칭 속도는 1.43nm/s이다. Cu/Ti의 에칭 선택비율은 5.35이다.
상기 두 실시예에서, 제2 실시예의 에칭효과가 더욱 좋다.
이상 구체적으로 본 발명의 예시적인 실시방식을 설명하였다. 하지만, 본 발명은 상기 개시된 실시방식에 한정된 것은 아니라는 것을 이해하여야 한다. 반대로, 특허청구범위의 요지와 범위내에 포함되어 있는 각 수정 및 등가배치는 본 발명에 포함되어 있다.
110 : 게이트 라인
120 : 데이터 라인
130 : 전원선 140 : 화소유닛
155 : 개구 150 : 화소전극
157 : 스루홀 160 : 박막 트랜지스터
161 : 반도체층 163 : 게이트 전극
165 : 소스 전극 167 : 드레인 전극
164, 166, 168 : 콘택트 홀 180 : 박막 트랜지스터
181 : 반도체층 183 : 게이트 전극
185 : 소스 전극 187 : 드레인 전극
184, 186 : 콘택트 홀 170 : 캐패시터
171 : 하부 전극 173 : 상부 전극
200 : 기판 210 : 완충층
230 : 게이트 절연층 250 : 층간 절연층
270 : 부동태화층 247 : 게이트 라인
267 : 데이터 라인 283 : 유기 박막 층
290 : 화소한정층 201 : 박막 트랜지스터
221 : 소스 영역 223 : 드레인 영역
241 : 게이트 전극 261 : 소스 전극
263 : 드레인 전극 251, 253 : 콘택트 홀
203 : 캐패시터 245 : 하부 전극
265 : 상부 전극 205 : 유기 발광다이오드
281 : 하부 전극 285 : 상부 전극
275 : 스루홀 295 : 개구
202 : 제1 코팅층 204 : 제2 코팅층
310 : 기판 301 : 제1 코팅층
302 : 제2 코팅층 303 : 제1 금속재질
304 : 제2 금속재질 305 : 이중층
130 : 전원선 140 : 화소유닛
155 : 개구 150 : 화소전극
157 : 스루홀 160 : 박막 트랜지스터
161 : 반도체층 163 : 게이트 전극
165 : 소스 전극 167 : 드레인 전극
164, 166, 168 : 콘택트 홀 180 : 박막 트랜지스터
181 : 반도체층 183 : 게이트 전극
185 : 소스 전극 187 : 드레인 전극
184, 186 : 콘택트 홀 170 : 캐패시터
171 : 하부 전극 173 : 상부 전극
200 : 기판 210 : 완충층
230 : 게이트 절연층 250 : 층간 절연층
270 : 부동태화층 247 : 게이트 라인
267 : 데이터 라인 283 : 유기 박막 층
290 : 화소한정층 201 : 박막 트랜지스터
221 : 소스 영역 223 : 드레인 영역
241 : 게이트 전극 261 : 소스 전극
263 : 드레인 전극 251, 253 : 콘택트 홀
203 : 캐패시터 245 : 하부 전극
265 : 상부 전극 205 : 유기 발광다이오드
281 : 하부 전극 285 : 상부 전극
275 : 스루홀 295 : 개구
202 : 제1 코팅층 204 : 제2 코팅층
310 : 기판 301 : 제1 코팅층
302 : 제2 코팅층 303 : 제1 금속재질
304 : 제2 금속재질 305 : 이중층
Claims (22)
- 기판 위에 형성된 반도체층과,
게이트 전극과,
상기 반도체층과 연결된 소스 전극 및 드레인 전극을 포함하며,
상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 중의 적어도 하나의 전극은 제1 코팅층 및 제2 코팅층을 포함하는 금속 코팅층으로 형성되며, 상기 제2 코팅층은 상기 제1 코팅층의 상기 기판과 멀어지는 일 측에 형성되며,
상기 제1 코팅층은 농도구배가 두께방향에 따라 변화하는 제1 금속재질 및 제2 금속재질을 포함하는 구배층으로 형성되며,
상기 제2 코팅층은 적어도 두 개의 이중층을 포함하며, 상기 이중층은 한층의 상기 제1 금속재질 및 한층의 상기 제2 금속재질이 교대로 적층되어 형성되며, 각 상기 이중층의 상기 제1 금속재질층의 두께끼리는 서로 동일하고, 각 상기 이중층의 상기 제2 금속재질층의 두께끼리도 서로 동일한 것을 특징으로 하는 박막 트랜지스터.
- 제1항에 있어서,
상기 제1 금속재질의 함량은 상기 기판과 멀어질 수록 점차 증가되며, 상기 제2 금속재질의 함량은 상기 기판에 가까워 질수록 점차 증가되는 것을 특징으로 하는 박막 트랜지스터.
- 제1항에 있어서,
상기 농도구배는 선형변화를 이루는 것을 특징으로 하는 박막 트랜지스터.
- 제1항에 있어서,
상기 농도구배는 비선형변화를 이루는 것을 특징으로 하는 박막 트랜지스터.
- 제1항에 있어서,
상기 제1 금속재질을 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 중의 적어도 하나의 전극의 도선재질로 하는 것을 특징으로 하는 박막 트랜지스터.
- 제5항에 있어서,
상기 제1 금속재질은 동인 것을 특징으로 하는 박막 트랜지스터.
- 제1항에 있어서,
상기 제2 금속재질을 상기 기판을 부착하기 위한 바리어층의 재질로 하는 것을 특징으로 하는 박막 트랜지스터.
- 제7항에 있어서,
상기 제2 금속재질은 몰리브덴, 티타늄, 알루미늄, 니켈 또는 ITO 중의 하나 또는 그 이상인 것을 특징으로 하는 박막 트랜지스터.
- 제1항에 있어서,
상기 제1 코팅층의 두께는 상기 금속 코팅층의 두께의 1/3 내지 1/2인 것을 특징으로 하는 박막 트랜지스터.
- 제1항에 있어서,
각 상기 이중층의 두께는 50Å 내지 200Å인 것을 특징으로 하는 박막 트랜지스터.
- 제1항에 있어서,
상기 기판은 유리기판인 것을 특징으로 하는 박막 트랜지스터.
- 기판 위에 형성된 게이트 배선 및 데이터 배선과,
상기 게이트 배선 및 상기 데이터 배선에 에워싸여 형성된 화소부분과,
상기 화소부분에 구비되는 화소를 포함하며,
상기 게이트 배선 및 상기 데이터 배선 중의 적어도 하나의 배선은 제1 코팅층 및 제2 코팅층을 포함하는 금속 코팅층으로 형성되며, 상기 제2 코팅층은 상기 제1 코팅층의 상기 기판과 멀어지는 일 측에 형성되며,
상기 제1 코팅층은 농도구배가 두께방향에 따라 변화하는 제1 금속재질 및 제2 금속재질을 포함하는 구배층으로 형성되며,
상기 제2 코팅층은 적어도 두 개의 이중층을 포함하며, 상기 이중층은 한층의 상기 제1 금속재질 및 한층의 상기 제2 금속재질이 교대로 적층되어 형성되며, 각 상기 이중층의 상기 제1 금속재질층의 두께끼리는 서로 동일하고, 각 상기 이중층의 상기 제2 금속재질층의 두께끼리도 서로 동일하며,
상기 화소는 트랜지스터, 캐패시터 및 유기 발광소자를 포함하고, 상기 데이터 배선은 상기 트랜지스터의 소스 전극 및 상기 트랜지스터의 드레인 전극 중의 적어도 하나를 포함하며, 상기 게이트 배선은 상기 트랜지스터의 게이트 전극을 포함하는 것을 특징으로 하는 유기 발광 표시장치.
- 제12항에 있어서,
상기 제1 금속재질의 함량은 상기 기판과 멀어질 수록 점차 증가되며, 상기 제2 금속재질의 함량은 상기 기판에 가까워 질수록 점차 증가되는 것을 특징으로 하는 유기 발광 표시장치.
- 제12항에 있어서,
상기 농도구배는 선형변화를 이루는 것을 특징으로 하는 유기 발광 표시장치.
- 제12항에 있어서,
상기 농도구배는 비선형변화를 이루는 것을 특징으로 하는 유기 발광 표시장치.
- 제12항에 있어서,
상기 제1 금속재질을 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극 중의 적어도 하나의 전극의 도선재질로 하는 것을 특징으로 하는 유기 발광 표시장치.
- 제12항에 있어서,
상기 제1 금속재질은 동인 것을 특징으로 하는 유기 발광 표시장치.
- 제12항에 있어서,
상기 제2 금속재질을 상기 기판을 부착하기 위한 바리어층의 재질로 하는 것을 특징으로 하는 유기 발광 표시장치.
- 제12항에 있어서,
상기 제2 금속재질은 몰리브덴, 티타늄, 알루미늄, 니켈 또는 ITO 중의 하나 또는 그 이상 인것을 특징으로 하는 유기 발광 표시장치.
- 제12항에 있어서,
상기 제1 코팅층의 두께는 상기 금속 코팅층의 두께의 1/3 내지 1/2인 것을 특징으로 하는 유기 발광 표시장치.
- 제12항에 있어서,
각 상기 이중층의 두께는 50Å 내지 200Å인 것을 특징으로 하는 유기 발광 표시장치.
- 제12항에 있어서,
상기 기판은 유리기판인 것을 특징으로 하는 유기 발광 표시장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410284140.6 | 2014-06-23 | ||
| CN201410284140.6A CN104051542B (zh) | 2014-06-23 | 2014-06-23 | 有机发光显示装置及其薄膜晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150146370A true KR20150146370A (ko) | 2015-12-31 |
| KR101602793B1 KR101602793B1 (ko) | 2016-03-11 |
Family
ID=51504157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140191712A KR101602793B1 (ko) | 2014-06-23 | 2014-12-29 | 유기 발광 표시장치 및 그 박막 트랜지스터 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP6505499B2 (ko) |
| KR (1) | KR101602793B1 (ko) |
| CN (1) | CN104051542B (ko) |
| TW (1) | TWI562339B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107275363A (zh) * | 2016-04-05 | 2017-10-20 | 三星显示有限公司 | 显示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020120080A (ja) * | 2019-01-28 | 2020-08-06 | 株式会社村田製作所 | 半導体素子 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001142092A (ja) * | 1999-11-10 | 2001-05-25 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| KR20050012958A (ko) * | 2003-07-25 | 2005-02-02 | 삼성에스디아이 주식회사 | 유기전계 발광표시장치 |
| KR20110069378A (ko) * | 2009-12-17 | 2011-06-23 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치 및 그 제조 방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0736052A (ja) * | 1993-07-23 | 1995-02-07 | Hitachi Ltd | Ａｌ合金層を配線層として備える基板とその製造方法 |
| JPH0826889A (ja) * | 1994-07-15 | 1996-01-30 | Fujitsu Ltd | 金属膜の形成方法および配線用金属膜 |
| JP2003258094A (ja) * | 2002-03-05 | 2003-09-12 | Sanyo Electric Co Ltd | 配線構造、その製造方法、および表示装置 |
| US7615495B2 (en) * | 2005-11-17 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
| JP4840173B2 (ja) * | 2007-02-07 | 2011-12-21 | 三菱マテリアル株式会社 | 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用積層配線および積層電極並びにそれらの形成方法 |
| US7633164B2 (en) * | 2007-04-10 | 2009-12-15 | Tohoku University | Liquid crystal display device and manufacturing method therefor |
| JP5303155B2 (ja) * | 2008-02-20 | 2013-10-02 | 株式会社ジャパンディスプレイ | 液晶表示装置とその製造方法 |
| JP5282085B2 (ja) * | 2008-04-15 | 2013-09-04 | 株式会社アルバック | 薄膜トランジスタ、薄膜トランジスタの製造方法 |
| JP2010065317A (ja) * | 2008-08-14 | 2010-03-25 | Kobe Steel Ltd | 表示装置およびこれに用いるＣｕ合金膜 |
| WO2011148409A1 (ja) * | 2010-05-24 | 2011-12-01 | パナソニック株式会社 | 薄膜半導体装置、表示装置及び薄膜半導体装置の製造方法 |
| JP2012027159A (ja) * | 2010-07-21 | 2012-02-09 | Kobe Steel Ltd | 表示装置 |
| US8846437B2 (en) * | 2010-10-01 | 2014-09-30 | Applied Materials, Inc. | High efficiency thin film transistor device with gallium arsenide layer |
| KR101298612B1 (ko) * | 2010-10-12 | 2013-08-26 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법 |
| KR20130007053A (ko) * | 2011-06-28 | 2013-01-18 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
| KR101875774B1 (ko) * | 2011-08-10 | 2018-07-09 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조 방법 |
| KR20130111874A (ko) * | 2012-04-02 | 2013-10-11 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법 |
-
2014
- 2014-06-23 CN CN201410284140.6A patent/CN104051542B/zh active Active
- 2014-08-01 TW TW103126339A patent/TWI562339B/zh active
- 2014-12-29 KR KR1020140191712A patent/KR101602793B1/ko active IP Right Grant
-
2015
- 2015-05-14 JP JP2015098904A patent/JP6505499B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001142092A (ja) * | 1999-11-10 | 2001-05-25 | Hitachi Ltd | 液晶表示装置とその製造方法 |
| KR20050012958A (ko) * | 2003-07-25 | 2005-02-02 | 삼성에스디아이 주식회사 | 유기전계 발광표시장치 |
| KR20110069378A (ko) * | 2009-12-17 | 2011-06-23 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치 및 그 제조 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107275363A (zh) * | 2016-04-05 | 2017-10-20 | 三星显示有限公司 | 显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI562339B (en) | 2016-12-11 |
| TW201601294A (zh) | 2016-01-01 |
| KR101602793B1 (ko) | 2016-03-11 |
| JP6505499B2 (ja) | 2019-04-24 |
| JP2016009186A (ja) | 2016-01-18 |
| CN104051542B (zh) | 2016-10-05 |
| CN104051542A (zh) | 2014-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10453912B2 (en) | Display device | |
| US8482010B2 (en) | EL display panel, EL display apparatus, and method of manufacturing EL display panel | |
| KR101814315B1 (ko) | 박막 트랜지스터 및 그 제조 방법, 어레이 기판, 및 디스플레이 디바이스 | |
| CN105280669B (zh) | 显示装置 | |
| JP6756560B2 (ja) | 表示装置 | |
| US9391212B2 (en) | Thin film transistor array panel and organic light emitting diode display including the same | |
| KR20180097502A (ko) | 유기 발광 다이오드 어레이 기판, 그 제조 방법, 및 디스플레이 장치 | |
| US8558445B2 (en) | EL display panel, EL display apparatus, and method of manufacturing EL display panel | |
| TW201929220A (zh) | 顯示裝置 | |
| KR20150041511A (ko) | 표시 장치 및 그 제조 방법 | |
| US20160336386A1 (en) | Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate | |
| CN102931210A (zh) | 显示装置及其制造方法 | |
| KR20120019017A (ko) | 유기 전계 발광 표시 장치 및 그 제조 방법 | |
| US20150021591A1 (en) | Thin film transistor and thin film transistor array panel including the same | |
| US20160204266A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US9177971B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
| KR102578422B1 (ko) | 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 | |
| KR101602793B1 (ko) | 유기 발광 표시장치 및 그 박막 트랜지스터 | |
| KR102004398B1 (ko) | 표시 장치 및 그 제조 방법 | |
| CN110571245B (zh) | 显示面板及其制作方法 | |
| KR102311938B1 (ko) | 유기전계발광 표시장치 및 그 제조 방법 | |
| TWI476934B (zh) | 薄膜電晶體基板、其顯示器及其製造方法 | |
| JP2016111233A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| JP6464368B2 (ja) | 薄膜トランジスタ基板 | |
| JP6248265B2 (ja) | 薄膜トランジスタ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190219 Year of fee payment: 4 |