KR20150142814A - 리페어 정보 제어 기능을 갖는 반도체 장치 - Google Patents

리페어 정보 제어 기능을 갖는 반도체 장치 Download PDF

Info

Publication number
KR20150142814A
KR20150142814A KR1020140071051A KR20140071051A KR20150142814A KR 20150142814 A KR20150142814 A KR 20150142814A KR 1020140071051 A KR1020140071051 A KR 1020140071051A KR 20140071051 A KR20140071051 A KR 20140071051A KR 20150142814 A KR20150142814 A KR 20150142814A
Authority
KR
South Korea
Prior art keywords
repair information
mode
global line
fuse array
output
Prior art date
Application number
KR1020140071051A
Other languages
English (en)
Inventor
김종삼
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140071051A priority Critical patent/KR20150142814A/ko
Priority to US14/488,568 priority patent/US9373421B2/en
Publication of KR20150142814A publication Critical patent/KR20150142814A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Abstract

본 기술은 반도체 장치 외부와의 데이터 입/출력을 위한 입/출력 단과 메모리 블록 사이에 연결된 글로벌 라인; 상기 글로벌 라인을 공유하며, 상기 글로벌 라인을 통해 리페어 정보를 저장/출력하도록 구성된 퓨즈 어레이; 및 반도체 장치의 동작 모드에 따라 상기 입/출력 단, 상기 글로벌 라인 및 상기 퓨즈 어레이 사이의 경로를 개방 또는 차단하도록 구성되는 제어부를 포함할 수 있다.

Description

리페어 정보 제어 기능을 갖는 반도체 장치{SEMICONDUCTOR APPARATUS WITH REPAIR INFOMATION CONTROL}
본 발명은 반도체 장치에 관한 것으로서, 특히 리페어 정보 제어 기능을 갖는 반도체 장치에 관한 것이다.
반도체 장치는 메모리 블록을 포함할 수 있으며, 메모리 블록은 복수의 메모리 셀을 포함할 수 있다.
복수의 메모리 셀 중에는 일부는 결함이 존재하는 메모리 셀(memory cell)(이하, 결함 셀)을 대체하기 위한 리던던트(Redundant) 메모리 셀(이하, 리던던트 셀)이 될 수 있다.
테스트 과정을 통해 복수의 메모리 셀 중에서 결함 셀을 검출할 수 있다.
검출된 결함 셀을 리던던트 셀로 대체하는 동작 즉, 결함 셀을 억세스(access) 하기 위한 어드레스를 결함 셀을 대체한 리던던트 셀에 대응되는 어드레스로 대체하는 리페어 동작이라 칭할 수 있다.
이때 리페어 정보 즉, 결함 셀들을 억세스 하기 위한 어드레스들은 퓨즈 셋들에 저장될 수 있다.
노멀 동작 시, 외부에서 입력된 어드레스가 퓨즈 셋들에 저장된 어드레스 중에서 하나일 경우 리던던트 셀에 대응되는 어드레스로 대체함으로써 반도체 장치의 정상 동작을 가능하게 한다.
본 발명의 실시예는 리페어 정보의 효율적인 제어가 가능하도록 한 리페어 정보 제어 기능을 갖는 반도체 장치를 제공한다.
본 발명의 실시예는 반도체 장치 외부와의 데이터 입/출력을 위한 입/출력 단과 메모리 블록 사이에 연결된 글로벌 라인; 상기 글로벌 라인을 공유하며, 상기 글로벌 라인을 통해 리페어 정보를 저장/출력하도록 구성된 퓨즈 어레이; 및 반도체 장치의 동작 모드에 따라 상기 입/출력 단, 상기 글로벌 라인 및 상기 퓨즈 어레이 사이의 경로를 개방 또는 차단하도록 구성되는 제어부를 포함할 수 있다.
본 발명의 실시예는 반도체 장치 외부와의 데이터 입/출력을 위한 입/출력 단과 메모리 블록 사이에 연결된 글로벌 라인; 복수의 제어 신호에 응답하여 리페어 정보를 저장하거나, 기 저장된 리페어 정보를 출력하도록 구성된 퓨즈 어레이; 상기 퓨즈 어레이와 상기 글로벌 라인 사이의 노드, 상기 노드와 상기 메모리 블록 사이 및 상기 노드와 상기 입/출력 단 사이에 연결된 복수의 스위치; 및 상기 복수의 제어 신호에 응답하여 상기 반도체 장치의 동작 모드를 판단하고, 판단된 동작 모드에 맞도록 상기 복수의 스위치를 제어하기 위한 제어부를 포함할 수 있다.
본 기술은 리페어 정보 제어를 위한 회로 면적을 감소시킬 수 있고, 리페어 정보의 처리 속도를 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 리페어 정보 제어 기능을 갖는 반도체 장치(100)의 블록도,
도 2는 도 1의 다중화부(500)의 회로도이고,
도 3은 제어부(700)의 동작을 설명하기 위한 스위치 제어 테이블이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 리페어 정보 제어 기능을 갖는 반도체 장치(100)는 메모리 블록(200), 입/출력 단(300), 퓨즈 어레이(400), 다중화부(500), 래치부(600), 복수의 스위치(SW1 - SW8) 및 제어부(700)를 포함할 수 있다.
메모리 블록(200)은 라이트 동작에 따른 데이터 저장 및 리드 동작에 따른 데이터 출력을 수행하도록 구성될 수 있다.
메모리 블록(200)은 도시하지는 않았지만, 데이터 입/출력을 위한 회로 구성을 포함할 수 있다.
메모리 블록은 복수의 메모리 셀을 포함할 수 있다. 복수의 메모리 셀 중에는 일부는 결함이 존재하는 메모리 셀(memory cell)(이하, 결함 셀)을 대체하기 위한 리던던트(Redundant) 메모리 셀(이하, 리던던트 셀)일 수 있다.
입/출력 단(300)은 반도체 장치 외부와의 데이터 입/출력을 수행하도록 구성될 수 있다.
입/출력 단(300)은 복수의 패드 예를 들어, DQ 패드를 포함할 수 있다.
메모리 블록(200)과 입/출력 단(300) 사이에는 글로벌 라인 세트들(WGIO, RGIO)이 연결될 수 있다.
이때 WGIO는 라이트 동작을 위한 라이트 글로벌 라인 세트이고, RGIO는 리드 동작을 위한 리드 글로벌 라인 세트일 수 있다.
그러나 이는 라이트 동작과 리드 동작 각각을 위해 독립적인 글로벌 라인 세트들을 사용하는 예를 든 것일 뿐, 리드/라이트 공용으로 글로벌 라인 세트를 사용하도록 구성할 수 있다.
퓨즈 어레이(400)는 제어 신호들(CMD, Bootact, TM1, TM2)에 응답하여 리페어 정보 입/출력 동작을 수행하도록 구성될 수 있다.
CMD는 노멀(Normal) 모드에 따른 MRS(Mode Register Set) 명령일 수 있으며, 반도체 장치(100) 외부에서 제공될 수 있다.
Bootact는 반도체 장치의 초기화 모드 즉, 붓업(boot-up) 모드의 시작을 알리는 신호일 수 있으며, 반도체 장치(100) 외부에서 제공되거나, 내부에서 생성한 신호일 수 있다.
TM1은 테스트 모드 신호로서, 리페어 정보 저장 동작을 지정하는 신호일 수 있으며, 반도체 장치(100) 외부에서 제공될 수 있다.
TM2는 테스트 모드 신호로서, 리페어 정보 출력 동작을 지정하는 신호일 수 있으며, 반도체 장치(100) 외부에서 제공될 수 있다.
이때 메모리 블록(200)의 결함 셀을 리던던트 셀로 대체하는 동작 즉, 결함 셀을 억세스(access) 하기 위한 어드레스를 결함 셀을 대체한 리던던트 셀에 대응되는 어드레스로 대체하는 동작을 리페어 동작이라 칭할 수 있다.
결함 셀들을 억세스 하기 위한 어드레스들을 리페어 정보라 칭할 수 있으며, 리페어 정보는 퓨즈 어레이(400)에 저장될 수 있다.
리페어 정보 저장 동작은 리페어 정보를 퓨즈 어레이(400)에 저장하는 동작이며, 리페어 정보 출력 동작은 퓨즈 어레이(400)에 저장된 리페어 정보를 퓨즈 어레이(400) 외부로 출력하는 동작이 될 수 있다.
퓨즈 어레이(400)는 복수의 퓨즈를 포함할 수 있다.
복수의 퓨즈는 전기적 퓨즈(Electrical Fuse)가 될 수 있다. 전기적 퓨즈는 럽쳐(Rupture) 동작에 의해 전기적인 연결 또는 차단이 가능하다.
리페어 정보를 퓨즈 어레이(400)에 저장하는 동작은 외부에서 저장하고자 하는 리페어 정보에 맞도록 퓨즈 어레이(400)의 퓨즈들 중에서 일부를 어드레싱(addressing)하고, 그에 따라 퓨즈 어레이(400)가 어드레싱된 퓨즈들을 럽쳐하여 이루어질 수 있다.
퓨즈 어레이(400)는 CMD에 응답하여 리페어 정보의 저장 및 출력을 차단하도록 구성될 수 있다.
퓨즈 어레이(400)는 Bootact에 응답하여 저장된 리페어 정보를 출력하도록 구성될 수 있다.
퓨즈 어레이(400)는 TM1에 응답하여 리페어 정보 저장 동작을 수행하도록 구성될 수 있다.
퓨즈 어레이(400)는 TM2에 응답하여 저장된 리페어 정보를 출력하도록 구성될 수 있다.
다중화부(500)는 제어 신호들(Bootact, TM1, TM2)에 응답하여 라이트 글로벌 라인 세트(WGIO) 또는 리드 글로벌 라인 세트(RGIO)를 퓨즈 어레이(400)와 연결시키도록 구성될 수 있다.
다중화부(500)는 제어 신호들(Bootact, TM1, TM2)에 응답하여 라이트 글로벌 라인 세트(WGIO) 및 리드 글로벌 라인 세트(RGIO)와 퓨즈 어레이(400)의 연결을 차단하도록 구성될 수 있다.
래치부(600)는 반도체 장치(100)의 노멀 동작 즉, 붓업 과정이 완료된 이후의 동작에서 사용할 수 있도록 퓨즈 어레이(400)에서 출력된 리페어 정보를 저장하도록 구성될 수 있다.
복수의 스위치(SW1 - SW8)는 복수의 스위칭 신호(CTRL<1:8>) 각각에 응답하여 자신과 연결된 신호 경로를 개방 또는 차단하도록 구성될 수 있다.
스위치 SW1는 노드(A)와 입/출력 단(300) 사이에 연결될 수 있다.
SW5는 노드(C)와 메모리 블록(200) 사이에 연결될 수 있다.
SW2는 노드(B)와 입/출력 단(300) 사이에 연결될 수 있다.
SW6은 노드(D)와 메모리 블록(200) 사이에 연결될 수 있다.
SW3은 노드(A)와 다중화부(500) 사이에 연결될 수 있다.
SW7은 노드(C)와 래치부(600) 사이에 연결될 수 있다.
SW4는 노드(B)와 다중화부(500) 사이에 연결될 수 있다.
SW8은 노드(D)와 래치부(600) 사이에 연결될 수 있다.
이때 라이트 글로벌 라인 세트(WGIO) 및 리드 글로벌 라인 세트(RGIO)는 반도체 장치(100)에서 가장 길게 배치되는 신호 라인이다.
따라서 도면에서의 노드(A)와 노드(C) 사이의 거리는 실질적으로 노드(A)와 퓨즈 어레이(400) 사이의 거리에 비해 상대적으로 멀다.
노드(B)와 노드(D) 사이의 거리 또한 실질적으로 노드(D)와 래치부(600) 사이의 거리에 비해 상대적으로 멀다.
제어부(700)는 제어 신호들(CMD, Bootact, TM1, TM2)에 응답하여 반도체 장치의 동작 모드를 판별하여, 동작 모드에 맞도록 복수의 스위치(SW1 - SW8)를 제어하여 신호 경로를 제어하도록 구성될 수 있다.
제어부(700)는 제어 신호들(CMD, Bootact, TM1, TM2)에 응답하여 복수의 스위치(SW1 - SW8)를 제어하기 위한 복수의 스위칭 신호(CTRL<1:8>)를 생성하도록 구성될 수 있다.
제어부(700)는 제어 신호들(CMD, Bootact, TM1, TM2)을 퓨즈 어레이(400)에 제공하도록 구성될 수 있다.
도 2에 도시된 바와 같이, 다중화부(500)는 노아 게이트(510), 복수의 인버터(520, 540, 560) 및 복수의 트랜스미션 게이트(530, 550)를 포함할 수 있다.
노아 게이트(510) 및 인버터(520)는 제어 신호들(Bootact, TM1) 중에서 어느 하나라도 활성화되면 트랜스미션 게이트(530)를 턴 온 시키도록 구성될 수 있다.
트랜스미션 게이트(530)가 턴 온 됨에 따라 퓨즈 어레이(400)와 스위치 SW3가 연결될 수 있다.
트랜스미션 게이트(550)는 제어 신호(TM2)가 활성화되면 턴 온 되도록 구성될 수 있다.
트랜스미션 게이트(550)가 턴 온 됨에 따라 퓨즈 어레이(400)와 스위치 SW4가 연결될 수 있다.
제어부(700)는 제어 신호들(CMD, Bootact, TM1, TM2)에 응답하여 반도체 장치(100)의 동작 모드를 판별하고, 복수의 스위치(SW1 - SW8)를 선택적으로 턴 온 시킴으로써 그에 맞는 신호 경로를 개방하기 위한 복수의 스위칭 신호(CTRL<1:8>)를 생성할 수 있다.
즉, 제어부(700)는 제어 신호(CMD)에 응답하여 반도체 장치(100)가 노멀 모드로 동작함을 판단할 수 있다.
노멀 모드는 CMD 즉, MRS 명령에 따라 리드/라이트 동작에 따른 메모리 블록(200)과 입/출력 단(300) 사이의 데이터 전송이 이루어지는 동작 모드이다.
제어부(700)는 제어 신호(Bootact)에 응답하여 반도체 장치(100)가 초기화 모드 즉, 붓업 모드로 동작함을 판단할 수 있다.
붓업 모드는 노멀 모드에 앞서, 제어 신호(Bootact)에 따라 퓨즈 어레이(400)에 저장된 리페어 정보를 래치부(600)에 전송하는 동작이 이루어질 수 있는 동작 모드이다.
제어부(700)는 제어 신호(TM1)에 응답하여 반도체 장치(100)가 리페어 정보 저장 모드로 동작함을 판단할 수 있다.
리페어 정보 저장 모드는 테스트를 통해 검출된 결함 셀에 해당하는 어드레스를 퓨즈 어레이(400)에 저장하는 동작 모드이다.
제어부(700)는 제어 신호(TM2)에 응답하여 반도체 장치(100)가 리페어 정보 출력 모드로 동작함을 판단할 수 있다.
리페어 정보 출력 모드는 퓨즈 어레이(400)에 저장된 리페어 정보를 반도체 장치(100) 외부로 출력하는 모드이다.
도 3과 같이, 제어부(700)는 노멀 모드, 붓업 모드, 리페어 정보 저장 모드 및 리페어 정보 출력 모드 각각에 따라 서로 다른 조합으로 복수의 스위치(SW1 - SW8) 중에서 일부를 선택적으로 턴 온 시킴으로써 서로 다른 신호 경로가 개발되도록 할 수 있다.
예를 들어, 노멀 모드의 경우 제어부(700)는 복수의 스위칭 신호(CTRL<1:8>)를 "11001100"으로 생성할 수 있으며, 그에 따라 SW1, SW2, SW5, SW6이 턴 온 되고, 나머지 스위치들 SW3, SW4, SW7, SW8이 턴 오프 될 수 있다.
붓업 모드의 경우 제어부(700)는 복수의 스위칭 신호(CTRL<1:8>)를 "00100010"으로 생성할 수 있으며, 그에 따라 스위치들 SW3, SW7이 턴 온 되고, 나머지 스위치들 SW1, SW2, SW4, SW5, SW6, SW8이 턴 오프 될 수 있다.
리페어 정보 저장 모드의 경우 제어부(700)는 복수의 스위칭 신호(CTRL<1:8>)를 "10100000"으로 생성할 수 있으며, 그에 따라 스위치들 SW1, SW3이 턴 온 되고, 나머지 스위치들 SW2, SW4, SW5, SW6, SW7, SW8이 턴 오프 될 수 있다.
리페어 정보 출력 모드의 경우 제어부(700)는 복수의 스위칭 신호(CTRL<1:8>)를 "01010000"으로 생성할 수 있으며, 그에 따라 스위치들 SW2, SW4가 턴 온 되고, 나머지 스위치들 SW1, SW3, SW5, SW6, SW7, SW8이 턴 오프 될 수 있다.
도 1 내지 도 3을 참조하여, 본 발명의 실시예에 따른 반도체 장치(100)의 리페어 동작을 설명하면 다음과 같다.
노멀 모드에서는 제어 신호들(Bootact, TM1, TM2)이 모두 로우 레벨로 비 활성화된다.
제어 신호들(Bootact, TM1, TM2)이 모두 로우 레벨이므로 다중화부(500)는 퓨즈 어레이(400)와 스위치들 SW3, SW4의 연결을 차단한다.
제어부(700)는 노멀 모드의 MRS 명령에 응답하여 복수의 스위칭 신호(CTRL<1:8>)를 생성하고, 그에 따라 복수의 스위치(SW1 - SW8) 중에서 스위치들 SW1, SW2, SW5, SW6이 턴 온 되고, 나머지 스위치들 SW3, SW4, SW7, SW8이 턴 오프 된다.
스위치들 SW1, SW2, SW5, SW6이 턴 온 되고, 나머지 스위치들 SW3, SW4, SW7, SW8이 턴 오프 됨에 따라 메모리 블록(200), 라이트 글로벌 라인 세트(WGIO), 리드 글로벌 라인 세트(RGIO) 및 입/출력 단(300) 사이의 노멀 경로가 개방된다.
한편, 라이트 글로벌 라인 세트(WGIO) 및 리드 글로벌 라인 세트(RGIO)와 퓨즈 어레이(400) 및 래치부(600) 사이의 신호 경로는 차단된다.
붓업 모드에서는 제어 신호 Bootact가 하이 레벨로 활성화되고, 나머지 제어 신호들(CMD, TM1, TM2)은 로우 레벨로 비 활성화된다.
제어 신호 Bootact가 하이 레벨로 활성화되었으므로 다중화부(500)는 퓨즈 어레이(400)와 스위치 SW3를 연결시킨다.
제어부(700)는 제어 신호 Bootact에 응답하여 복수의 스위칭 신호(CTRL<1:8>)를 생성하고, 그에 따라 복수의 스위치(SW1 - SW8) 중에서 스위치들 SW3, SW7이 턴 온 되고, 나머지 스위치들 SW1, SW2, SW4, SW5, SW6, SW8이 턴 오프 된다.
스위치들 SW3, SW7이 턴 온 되고, 나머지 스위치들 SW1, SW2, SW4, SW5, SW6, SW8이 턴 오프 됨에 따라 퓨즈 어레이(400), 다중화부(500), 스위치 SW3, 라이트 글로벌 라인 세트(WGIO), 스위치 SW7 및 래치부(600)에 이르는 초기화 경로가 개방된다.
퓨즈 어레이(400)는 기 저장된 리페어 정보를 제어 신호 Bootact에 응답하여 래치부(600)로 전송할 수 있다.
이후, 노멀 모드에서 외부의 어드레스가 입력되면, 래치부(600)에 저장된 리페어 정보를 참조하여 외부의 어드레스 또는 대체된 어드레스에 따른 리드/라이트 동작이 이루어질 수 있다.
리페어 정보 저장 모드에서는 제어 신호 TM1이 하이 레벨로 활성화되고, 나머지 제어 신호들(CMD, Bootact, TM2)은 로우 레벨로 비 활성화된다.
제어 신호 TM1이 하이 레벨로 활성화되었으므로 다중화부(500)는 퓨즈 어레이(400)와 스위치 SW3를 연결시킨다.
제어부(700)는 제어 신호 TM1에 응답하여 복수의 스위칭 신호(CTRL<1:8>)를 생성하고, 그에 따라 복수의 스위치(SW1 - SW8) 중에서 스위치들 SW1, SW3이 턴 온 되고, 나머지 스위치들 SW2, SW4, SW5, SW6, SW7, SW8이 턴 오프 된다.
스위치들 SW1, SW3이 턴 온 되고, 나머지 스위치들 SW2, SW4, SW5, SW6, SW7, SW8이 턴 오프 됨에 따라 입/출력 단(300), 스위치 SW1, 라이트 글로벌 라인 세트(WGIO), 스위치 SW3, 다중화부(500) 및 퓨즈 어레이(400)에 이르는 리페어 정보 저장 경로가 개방된다.
외부에서 저장하고자 하는 리페어 정보에 맞도록 퓨즈 어레이(400)의 퓨즈들 중에서 일부를 럽쳐 신호 경로를 통해 어드레싱(addressing)하고, 그에 따라 퓨즈 어레이(400)가 어드레싱된 퓨즈들을 럽쳐함으로써 리페어 정보 저장이 이루어질 수 있다.
리페어 정보 출력 모드에서는 제어 신호 TM2가 하이 레벨로 활성화되고, 나머지 제어 신호들(CMD, Bootact, TM1)은 로우 레벨로 비 활성화된다.
제어 신호 TM2가 하이 레벨로 활성화되었으므로 다중화부(500)는 퓨즈 어레이(400)와 스위치 SW4를 연결시킨다.
제어부(700)는 제어 신호 TM2에 응답하여 복수의 스위칭 신호(CTRL<1:8>)를 생성하고, 그에 따라 복수의 스위치(SW1 - SW8) 중에서 스위치들 SW2, SW4가 턴 온 되고, 나머지 스위치들 SW1, SW3, SW5, SW6, SW7, SW8이 턴 오프 된다.
스위치들 SW2, SW4가 턴 온 되고, 나머지 스위치들 SW1, SW3, SW5, SW6, SW7, SW8이 턴 오프 됨에 따라 퓨즈 어레이(400), 다중화부(500), 스위치 SW4, 스위치 SW2 및 입/출력 단(300)에 이르는 리페어 정보 출력 경로가 개방된다.
퓨즈 어레이(400)는 기 저장된 리페어 정보를 제어 신호 TM2에 응답하여 입/출력 단(300)을 통해 반도체 장치(100) 외부로 출력할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 반도체 장치 외부와의 데이터 입/출력을 위한 입/출력 단과 메모리 블록 사이에 연결된 글로벌 라인;
    상기 글로벌 라인을 공유하며, 상기 글로벌 라인을 통해 리페어 정보를 저장/출력하도록 구성된 퓨즈 어레이; 및
    반도체 장치의 동작 모드에 따라 상기 입/출력 단, 상기 글로벌 라인 및 상기 퓨즈 어레이 사이의 경로를 개방 또는 차단하도록 구성되는 제어부를 포함하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 리페어 정보는 상기 메모리 블록의 메모리 셀 중에서 결함이 발생한 메모리 셀을 억세스하기 위한 어드레스 정보인 반도체 장치.
  3. 제 1 항에 있어서,
    상기 제어부는
    상기 동작 모드가 리페어 정보 저장 모드인 경우, 상기 입/출력 단, 상기 글로벌 라인 및 상기 퓨즈 어레이를 경유하는 경로를 개방하도록 구성되는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 제어부는
    상기 동작 모드가 리페어 정보 출력 모드인 경우, 상기 퓨즈 어레이, 상기 글로벌 라인 및 상기 입/출력 단을 경유하는 경로를 개방하도록 구성되는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 제어부는
    상기 동작 모드가 노멀 모드인 경우, 상기 퓨즈 어레이와 상기 글로벌 라인 사이의 경로를 차단하도록 구성되는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 퓨즈 어레이는
    상기 동작 모드가 리페어 정보 저장 모드인 경우, 상기 입/출력 단 및 상기 글로벌 라인을 통해 어드레싱(addressing) 된 퓨즈 들에 대한 럽쳐 동작을 수행하도록 구성되는 반도체 장치.
  7. 제 1 항에 있어서,
    상기 퓨즈 어레이는
    상기 동작 모드가 리페어 정보 출력 모드인 경우, 상기 리페어 정보를 상기 글로벌 라인 및 상기 입/출력 단을 통해 상기 반도체 장치 외부로 출력하도록 구성되는 반도체 장치.
  8. 제 1 항에 있어서,
    상기 제어부는
    상기 동작 모드가 초기화 모드인 경우, 상기 퓨즈 어레이, 상기 글로벌 라인 및 상기 반도체 장치 내부의 래치부를 경유하는 경로를 개방하도록 구성되는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 퓨즈 어레이는
    상기 리페어 정보를 상기 글로벌 라인을 통해 상기 래치부에 저장하도록 구성되는 반도체 장치.
  10. 반도체 장치 외부와의 데이터 입/출력을 위한 입/출력 단과 메모리 블록 사이에 연결된 글로벌 라인;
    복수의 제어 신호에 응답하여 리페어 정보를 저장하거나, 기 저장된 리페어 정보를 출력하도록 구성된 퓨즈 어레이;
    상기 퓨즈 어레이와 상기 글로벌 라인 사이의 노드, 상기 노드와 상기 메모리 블록 사이 및 상기 노드와 상기 입/출력 단 사이에 연결된 복수의 스위치; 및
    상기 복수의 제어 신호에 응답하여 상기 반도체 장치의 동작 모드를 판단하고, 판단된 동작 모드에 맞도록 상기 복수의 스위치를 제어하기 위한 제어부를 포함하는 반도체 장치.
  11. 제 10 항에 있어서,
    상기 글로벌 라인은
    라이트 동작을 위한 글로벌 라인 세트와 리드 동작을 위한 글로벌 라인 세트를 포함하는 반도체 장치.
  12. 제 10 항에 있어서,
    상기 복수의 제어 신호는
    각각 상기 반도체 장치의 동작 모드를 리페어 정보 저장 모드, 리페어 정보 출력 모드, 노멀 모드 및 초기화 모드로 정의하는 반도체 장치.
  13. 제 12 항에 있어서,
    상기 제어부는
    상기 반도체 장치의 동작 모드가 리페어 정보 저장 모드로 판단되면, 상기 복수의 스위치를 제어하여 상기 입/출력 단, 상기 글로벌 라인 및 상기 퓨즈 어레이를 경유하는 경로를 개방하도록 구성되는 반도체 장치.
  14. 제 12 항에 있어서,
    상기 제어부는
    상기 반도체 장치의 동작 모드가 리페어 정보 출력 모드로 판단되면, 상기 복수의 스위치를 제어하여 상기 퓨즈 어레이, 상기 글로벌 라인 및 상기 입/출력 단을 경유하는 경로를 개방하도록 구성되는 반도체 장치.
  15. 제 12 항에 있어서,
    상기 제어부는
    상기 반도체 장치의 동작 모드가 노멀 모드로 판단되면, 상기 복수의 스위치를 제어하여 상기 퓨즈 어레이와 상기 글로벌 라인 사이의 경로를 차단하도록 구성되는 반도체 장치.
  16. 제 12 항에 있어서,
    노멀 모드에서 필요한 리페어 정보를 저장하도록 구성된 래치부를 더 포함하는 반도체 장치.
  17. 제 16 항에 있어서,
    상기 제어부는
    상기 반도체 장치의 동작 모드가 초기화 모드로 판단되면, 상기 복수의 스위치를 제어하여 상기 퓨즈 어레이, 상기 글로벌 라인 및 상기 래치부를 경유하는 경로를 개방하도록 구성되는 반도체 장치.
  18. 제 12 항에 있어서,
    상기 퓨즈 어레이는
    상기 리페어 정보 저장 모드를 정의하는 제어 신호가 활성화되면, 상기 입/출력 단 및 상기 글로벌 라인을 통해 어드레싱(addressing) 된 퓨즈 들에 대한 럽쳐 동작을 수행하도록 구성되는 반도체 장치.
  19. 제 12 항에 있어서,
    상기 퓨즈 어레이는
    상기 초기화 모드를 정의하는 제어 신호 또는 상기 리페어 정보 출력 모드를 정의하는 제어 신호가 활성화되면, 기 저장된 리페어 정보를 출력하도록 구성되는 반도체 장치.
  20. 제 10 항에 있어서,
    상기 리페어 정보는 상기 메모리 블록의 메모리 셀 중에서 결함이 발생한 메모리 셀을 억세스하기 위한 어드레스 정보인 반도체 장치.
KR1020140071051A 2014-06-11 2014-06-11 리페어 정보 제어 기능을 갖는 반도체 장치 KR20150142814A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140071051A KR20150142814A (ko) 2014-06-11 2014-06-11 리페어 정보 제어 기능을 갖는 반도체 장치
US14/488,568 US9373421B2 (en) 2014-06-11 2014-09-17 Semiconductor apparatus with repair information control function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140071051A KR20150142814A (ko) 2014-06-11 2014-06-11 리페어 정보 제어 기능을 갖는 반도체 장치

Publications (1)

Publication Number Publication Date
KR20150142814A true KR20150142814A (ko) 2015-12-23

Family

ID=54836711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140071051A KR20150142814A (ko) 2014-06-11 2014-06-11 리페어 정보 제어 기능을 갖는 반도체 장치

Country Status (2)

Country Link
US (1) US9373421B2 (ko)
KR (1) KR20150142814A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9727409B2 (en) 2014-06-17 2017-08-08 Samsung Electronics Co., Ltd. Device and system including adaptive repair circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100837802B1 (ko) 2006-09-13 2008-06-13 주식회사 하이닉스반도체 데이터 입출력 오류 검출 기능을 갖는 반도체 메모리 장치
FR2969162B1 (fr) * 2010-12-21 2014-04-18 Rhodia Operations Article ignifuge a base de polyamide comprenant un revetement par traitement plasma
KR20150025766A (ko) * 2013-08-30 2015-03-11 에스케이하이닉스 주식회사 반도체 장치의 퓨즈 정보 저장 회로

Also Published As

Publication number Publication date
US9373421B2 (en) 2016-06-21
US20150364219A1 (en) 2015-12-17

Similar Documents

Publication Publication Date Title
US6144593A (en) Circuit and method for a multiplexed redundancy scheme in a memory device
US7602660B2 (en) Redundancy circuit semiconductor memory device
TWI638362B (zh) 半導體裝置
KR102160598B1 (ko) 반도체 메모리 장치 및 이의 동작방법
TW201810278A (zh) 記憶體裝置及操作記憶體裝置的方法
US10839932B2 (en) Semiconductor device and operating method thereof
KR102253011B1 (ko) 리페어 회로 및 이를 포함하는 반도체 메모리 장치
US8867288B2 (en) Memory device and test method thereof
KR20140078292A (ko) 퓨즈 리페어 장치 및 그 방법
TWI475566B (zh) 具有減少為測試操作頻道之數量的半導體記憶裝置
EP3896693B1 (en) Memory and addressing method therefor
US8081534B2 (en) Automatic scrambling of input/output data according to row addresses in a semiconductor memory device
US7821854B2 (en) Semiconductor memory
KR20150142814A (ko) 리페어 정보 제어 기능을 갖는 반도체 장치
US9589668B2 (en) Semiconductor memory device for performing test operation of circuits related to repair scheme and operating method thereof
US9165686B2 (en) Test mediation device, system for testing memory device and method for testing memory device
KR20140085222A (ko) 퓨즈 회로 및 리페어 퓨즈 회로
KR20090088260A (ko) 리던던시 테스트 회로를 구비하는 반도체 메모리 장치
KR20140017075A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20160074914A (ko) 리던던시 회로를 포함하는 반도체 메모리 장치
US8385145B2 (en) Semiconductor memory apparatus
KR102152690B1 (ko) 래치 회로 및 이를 포함하는 반도체 장치
US20180108427A1 (en) Semiconductor memory apparatus
CN105206296A (zh) 半导体器件
KR100909807B1 (ko) 반도체 메모리장치 및 이의 병렬 테스트방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination