KR20150137936A - 플라즈마 처리 방법 - Google Patents

플라즈마 처리 방법 Download PDF

Info

Publication number
KR20150137936A
KR20150137936A KR1020140097288A KR20140097288A KR20150137936A KR 20150137936 A KR20150137936 A KR 20150137936A KR 1020140097288 A KR1020140097288 A KR 1020140097288A KR 20140097288 A KR20140097288 A KR 20140097288A KR 20150137936 A KR20150137936 A KR 20150137936A
Authority
KR
South Korea
Prior art keywords
plasma
plasma processing
film
etching
magnetic film
Prior art date
Application number
KR1020140097288A
Other languages
English (en)
Other versions
KR101636428B1 (ko
Inventor
다카히로 아베
나오히로 야마모토
마코토 스야마
마사토 이시마루
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20150137936A publication Critical patent/KR20150137936A/ko
Application granted granted Critical
Publication of KR101636428B1 publication Critical patent/KR101636428B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Abstract

본 발명은, 패러데이 실드를 구비하는 유도 결합형 플라즈마 에칭 장치를 이용한 플라즈마 처리 방법에 있어서, 자성막의 에칭 처리와 성막 처리의 양방을 하나의 처리실에서 행할 수 있는 플라즈마 처리 방법을 제공한다.
본 발명은, 시료가 플라즈마 처리되는 처리실과, 상기 처리실의 상부를 기밀하게 밀봉하는 유전체 창문과, 상기 유전체 창문의 상방에 배치된 유도 결합 안테나와, 상기 유도 결합 안테나에 고주파 전력을 공급하는 고주파 전원과, 상기 유도 결합 안테나와 상기 유전체 창문의 사이에 배치된 패러데이 실드를 구비하는 플라즈마 처리 장치를 이용하여 자성막을 플라즈마 에칭하는 플라즈마 처리 방법에 있어서, 상기 자성막을 플라즈마 에칭한 후, 상기 패러데이 실드에 고주파 전압을 인가하면서의 플라즈마 처리에 의해 상기 플라즈마 에칭된 자성막에 퇴적막을 형성하는 것을 특징으로 한다.

Description

플라즈마 처리 방법{PLASMA PROCESSING METHOD}
본 발명은, 자성막 재료를 플라즈마 에칭하기 위한 플라즈마 처리 방법에 관한 것이다.
자기 기억 장치에서는 해마다 고(高)기록 밀도화가 진행되고 있고, 재생 헤드에도 고기록 밀도에 대응한 것이 요구되고 있다. 이 요구에 응하기 위해, 얇은 비자성층을 2종의 강자성층에 사이에 두어 구성되는 자기 저항 효과막의 막 면내로 전류를 흘려보내는 Current in Plane-Giant Magneto-resistance(CIP-GMR) 센서가 개발되어, 재생 헤드로서 응용되어 왔다.
현재로서는, 적층막의 막 두께 방향으로 전류를 흘려보내 이용하는 Tunneling Magneto-Resistive(TMR, 이하, TMR로 칭한다) 헤드나, Current Perpendicular to the Plane-Giant Magneto-resistance(CPP-GMR) 헤드로 이행하고 있다. 재생 출력을 높이기 위해서는, MR(Magneto-Resistive) 비를 높이는 것이 일반적이며, 현재로서는 MR비가 가장 높은 TMR 헤드가 널리 채용되고 있다.
또한, TMR 헤드의 제조 공정에 있어서, TMR 소자의 재료에 사용되는 자성 재료의 에칭 공정, 성막 공정도 중요한 연구 개발의 하나이며, 다종 다양한 프로세스의 연구 개발, 플라즈마 처리 장치의 연구 개발이 행해지고 있다.
현재 상황에서, TMR 소자 등의 디바이스 제조 공정에 있어서, 자성 재료의 에칭 공정과 성막 공정은, 도 1에 나타낸 바와 같이 각각의 플라즈마 처리 장치를 이용하고 있다. 또한, 에칭 처리 후, 시료를 성막 처리 장치까지 반송할 때, 시료 표면에 부착된 오염 물질이나 불필요한 이물질에 의한 디바이스의 열화가 문제가 된다. 이 때문에, 오염 물질이나 불필요한 이물질에 의한 디바이스의 열화를 방지하기 위해 에칭 처리 후, 세정 처리를 실시하고, 그 후, 성막 처리 장치를 이용하여 성막 처리를 실시하고 있었다.
예를 들면, 세정 처리 수단으로서 특허문헌 1에는, 1 유닛의 장치 내에, 에칭 수단(10), 애싱 수단(20), 린스 수단(30) 및 건조 수단(40)을 설치함과 함께, 카세트로부터 한 장마다 취출한 시료를 상기 각 수단을 이용하여 순차 처리하고, 당해 처리가 끝난 상기 시료를 카세트 내에 수납하는 제어 수단을 설치한 에칭 처리 장치에 의한 세정 처리 수단이 개시되어 있으나, 디바이스 제조 공정에 있어서 다대한 설비 투자와 다대한 제조 시간을 써버릴 필요가 생긴다. 이 때문에, 에칭 처리와 성막 처리를 동일 장치 또는 동일 진공 챔버 내에서 실시할 필요가 있다.
예를 들면, 박막 성막 공정에 있어서, 1대의 장치로 복수의 처리를 해낼 수 있고, 또한 고품질의 반도체 소자를 제조할 수 있는 반도체 제조 장치로서 특허문헌 3에는, 진공 용기와, 당해 진공 용기 내에 수납되어, 일방(一方)의 면에 전극판을 가지고 타방(他方)의 면에 웨이퍼가 재치된 절연성 유전체와, 상기 전극판과 웨이퍼의 사이에 전압을 인가하는 전압 인가 수단과, 상기 웨이퍼를 가열하는 가열 수단을 구비하고, 상기 전압 인가 수단에 의해 전압을 인가함으로써, 상기 전극판과 웨이퍼 간에 정전 흡인력을 생기게 하여 웨이퍼를 상기 절연성 유전체 표면에 흡착 유지함과 함께, 상기 웨이퍼 상에 반도체 소자 제조를 위한 처리를 실시하는 반도체 제조 장치에 있어서, 상기 절연성 유전체는, 박막 형성을 위한 가열 온도 범위에서는, 체적 저항률(ρ)의 값이 108Ωcm＜ρ＜1013Ωcm의 범위 내로 들어가는 것을 특징으로 하는 반도체 제조 장치가 개시되어 있다. 그러나, 에칭 처리와 성막 처리의 2가지 처리를 행하는 플라즈마 처리 장치로서 특허문헌 3에 개시된 바와 같은 플라즈마 처리 장치를 상정하고 있기 때문에, 특허문헌 2에 개시된 수단을 그대로 적용하는 것은 어렵다.
또한 특허문헌 3에는, 패러데이 실드를 이용하여 불휘발성 재료를 처리하는 플라즈마 처리 장치에 있어서, 진공 용기 내벽으로의 반응 생성물의 부착을 억제하는 에칭 방법 및 부착된 반응 생성물을 효율 좋게 제거하는 클리닝 방법이 개시되어 있다.
일본국 공개특허 특개평8-335571호 공보 일본국 공개특허 특개평9-45756호 공보 일본국 공개특허 특개2003-243362호 공보
그러나, 특허문헌 3에는 에칭 처리와 성막 처리의 양방을 하나의 처리실에서 행한다는 기술적 사상의 개시도 시사도 없습니다.
이 때문에, 본 발명은, 패러데이 실드를 구비하는 유도 결합형 플라즈마 에칭 장치를 이용한 플라즈마 처리 방법에 있어서, 자성막의 에칭 처리와 성막 처리의 양방을 하나의 처리실에서 행할 수 있는 플라즈마 처리 방법을 제공한다.
본 발명은, 시료가 플라즈마 처리되는 처리실과, 상기 처리실의 상부를 기밀하게 밀봉하는 유전체 창문과, 상기 유전체 창문의 상방에 배치된 유도 결합 안테나와, 상기 유도 결합 안테나에 고주파 전력을 공급하는 고주파 전원과, 상기 유도 결합 안테나와 상기 유전체 창문의 사이에 배치된 패러데이 실드를 구비하는 플라즈마 처리 장치를 이용하여 자성막을 플라즈마 에칭하는 플라즈마 처리 방법에 있어서, 상기 자성막을 플라즈마 에칭한 후, 상기 패러데이 실드에 고주파 전압을 인가하면서의 플라즈마 처리에 의해 상기 플라즈마 에칭된 자성막에 퇴적막을 형성하는 것을 특징으로 한다.
본 발명에 의해, 패러데이 실드를 구비하는 유도 결합형 플라즈마 에칭 장치를 이용한 플라즈마 처리 방법에 있어서, 자성막의 에칭 처리와 성막 처리의 양방을 하나의 처리실에서 행할 수 있다.
도 1은, 종래의 에칭 처리와 성막 처리의 플로우를 나타낸 도면이다.
도 2는, 본 발명에 관련된 플라즈마 에칭 장치의 개략적인 단면도이다.
도 3은, 본 발명의 플라즈마 처리 방법을 나타낸 도면이다.
도 4는, TMR 소자의 디바이스 구조를 나타낸 도면이다.
도 5는, 본 발명의 플라즈마 처리 방법의 에칭 처리 후에 있어서의 에칭 형상을 나타낸 도면이다.
도 6은, 본 발명의 플라즈마 처리 방법의 성막 처리 후에 있어서의 성막된 에칭 형상을 나타낸 도면이다.
도 7은, 본 발명에 관련된 플라즈마 에칭 처리 중의 플라즈마 처리실 내의 상태를 나타낸 도면이다.
도 8은, 본 발명에 관련된 성막 처리 중의 플라즈마 처리실 내의 상태를 나타낸 도면이다.
도 9는, 윈도우에 부착된 반응 생성물의 플라즈마 클리닝 중에 있어서의 플라즈마 처리실 내의 상태를 나타낸 도면이다.
도 10은, 실시예 2에 관련된 플라즈마 처리 방법을 나타낸 도면이다.
도 11은, 실시예 2에 관련된 플라즈마 처리 방법의 플로우를 나타낸 도면이다.
도 12는, 실시예 2에 관련된 플라즈마 처리 방법의 플로우를 나타낸 도면이다.
이하, 본 발명의 실시형태를 각 실시예에 따라 상세하게 설명한다.
[실시예 1]
본 발명의 제 1 실시형태에 대하여, 도면을 참조하면서 설명한다. 도 2는, 본 실시예에 관련된 플라즈마 처리 방법을 실시할 때에 사용하는 플라즈마 에칭 장치의 개략적인 단면도를 나타낸다.
플라즈마 처리실은, 처리실 내벽(112)과 윈도우(109)로 형성된다. 유전체 창문인 윈도우(109)는, 평판 형상의 유전체로 이루어지며, 시료를 재치하는 시료대와 대향하고 있다. 본 실시예에서는, 알루미나(Al203)제의 윈도우(109)를 사용하였다. 플라즈마 처리실 내부는, 배기 장치(114)에 의해 배기되어 고(高)진공 상태가 된다. 플라즈마 처리에 사용하는 가스는, 가스 공급 장치(104)로부터 플라즈마 처리실 내로 공급된다. 유도 자장을 생성하는 유도 결합 안테나(102)가 윈도우(109)의 상방에 배치되며, 제 1 고주파 전원(108)으로부터 고주파 전력이 공급된다. 또한, 유도 결합 안테나(102)는, 내측의 유도 결합 안테나와 외측의 유도 결합 안테나로 이루어진다.
또한, 유도 결합 안테나(102)와 윈도우(109)의 사이에 패러데이 실드(103)가 배치되어 있다. 또한 패러데이 실드(103)는, 플라즈마와 용량 결합하는 안테나이며, 정합기(101)를 통해 제 1 고주파 전원(108)으로부터 고주파 전압이 인가된다. 또한, 고주파 전압을 패러데이 실드(103)에 인가함으로써, 윈도우(109)에 부착되는 반응 생성물을 제거할 수 있다. 플라즈마 처리실 내부에는 유도 결합 안테나(102)로부터 생성된 유도 자장과 가스 공급 장치(104)로부터 공급된 가스에 의해 플라즈마가 생성된다.
에칭 처리 및 성막 처리의 대상이 되는 시료(110)는, 재치면인 전극 헤드(106)를 통해 시료대(106)에 재치되며, 시료대(106)는, 제 2 고주파 전원(113)에 의해 고주파 전력이 공급된다. 이것에 의해, 플라즈마(120) 중의 이온이 시료(110)에 끌려들어 플라즈마 에칭이 진행된다. 또한, 시료(110)는, 직류 전압 전원(107)으로부터 시료대(106)에 직류 전압이 인가됨으로써, 전극 헤드(106)에 정전흡착한다. 또한, 서셉터(105)는, 전극 헤드(106) 상에 발생하는 시스의 분포 제어를 행하기 위한 파츠(parts)이며, 전극 커버(111)는, 시료대(106) 내부의 기구를 플라즈마에 노출되지 않도록 하기 위한 보호 커버로서 기능한다.
다음으로, 본 발명에 관련된 플라즈마 처리 방법에 대하여 도 3을 이용하여 설명한다. 본 발명은, 도 3에 나타낸 바와 같이 에칭 처리 및 성막 처리를 하나의 플라즈마 처리실 내에서 연속 처리하는 것을 가능하게 한다. 또한, 본 발명에 관련된 플라즈마 처리 방법이 실시되는 시료는, 도 4에 나타낸 바와 같은 TMR 소자의 디바이스 샘플 구조를 가지고, 실리콘 기판(118) 상에 50nm 정도의 막 두께의 탄탈(115)(Ta)과 상부 코발트 철 보론(116)(CoFeB)과 산화 마그네슘(117)(MgO)과 하부 코발트 철 보론(122)(CoFeB)이 위에서부터 순차 적층되어 있다. 또한, 상부 코발트 철 보론(116)(CoFeB)과 산화 마그네슘(117)(MgO)과 하부 코발트 철 보론(122)(CoFeB)의 각각의 막 두께는, 1∼2nm 정도이다.
최초로 도 3에 나타낸 단계 1(에칭 처리)은, 표 1의 단계 1의 조건으로 에칭 처리가 행해진다. 구체적으로는, 60ml/min의 암모니아(NH3)가스와 20ml/min의 아르곤(Ar) 가스의 혼합 가스를 이용하고, 처리 압력을 0.5Pa, 제 1 고주파 전원(108)의 출력(S-RF 파워)을 2400W, 제 2 고주파 전원(113)의 출력(B-RF 파워)을 200W, 패러데이 실드(103)에 인가되는 고주파 전압(FSV)을 100V, 전극 온도를 100℃, 처리 시간을 100s로 하는 조건으로 탄탈(115)(Ta)을 마스크로 하여, 상부 코발트 철 보론(116)(CoFeB), 산화 마그네슘(117)(MgO) 및 하부 코발트 철 보론(122)(CoFeB)을 플라즈마 에칭한다. 플라즈마 에칭의 결과, 도 5에 나타낸 바와 같은 에칭 형상이 얻어진다.
또한, 이 플라즈마 에칭 조건은, 상부 코발트 철 보론(116)(CoFeB), 산화 마그네슘(117)(MgO) 또는 하부 코발트 철 보론(122)(CoFeB)과, 탄탈(115)(Ta)의 선택비가 크고, 에칭 처리 후의 에칭 형상에 있어서, 수직 형상이 얻어지기 쉬운 플라즈마 에칭 조건이다.
다음으로 도 3에 나타낸 단계 2(성막 처리)를 표 1의 단계 2의 조건으로 성막 처리를 행한다. 구체적으로는 100ml/min의 아르곤(Ar) 가스를 이용하고, 처리 압력을 0.5Pa, 제 1 고주파 전원(108)의 출력(S-RF 파워)을 2000W, 제 2 고주파 전원(113)의 출력(B-RF 파워)을 OW, 패러데이 실드(103)에 인가되는 고주파 전압(FSV)을 1500V, 전극 온도를 100℃, 처리 시간을 350s로 하는 조건으로 도 6에 나타낸 바와 같이 표 1의 단계 1에서 에칭되어 형성된 에칭 형상을 덮도록 퇴적막(119)을 성막한다. 또한, 제 2 고주파 전원(113)의 출력(B-RF 파워)을 OW로 하고 있기 때문에, 성막 처리를 가속화하고 있다. 또한, 퇴적막(119)은 알루미나(Al203)를 함유하는 막이다.
성막된 퇴적막(119)의 막 두께는 성막 처리 시간에 의존하고, 본 실시예에서는, 30nm의 퇴적막(119)이 성막된다. 또한, 성막 처리시의 플라즈마는 본 실시예와 같이 아르곤 가스 또는 크립톤 가스 혹은 크세논 가스의 희(希)가스와 같은 스퍼터성이 강한 가스를 이용하여 생성되어 있기 때문에, 윈도우(109)가 다른 가스보다 효율적으로 스퍼터링되어 불순물을 거의 포함하지 않은 퇴적막(119)이 성막된다. 또한 윈도우(109)를 효율적으로 스퍼터링하기 위해서는, 윈도우(109)로의 이온의 입사 에너지를 크게 할 필요가 있기 때문에, 패러데이 실드(103)에 인가하는 고주파 전압은 1000V 이상이 바람직하다.
Figure pat00001
이상, 상술한 대로, 하나의 플라즈마 처리실 내에서 에칭 처리와 성막 처리를 연속하여 처리함으로써, TMR 소자의 디바이스에 있어서의 열화의 원인이 되는 오염 물질이나 불필요한 이물질이 혼입되기 전에 성막 처리를 실시하는 것이 가능해진다. 이 때문에, 도 1에 나타낸 세정 처리를 생략하는 것이 가능해진다. 이것에 의해 다대한 설비 투자 및 다대한 제조 시간의 저감으로 이어진다.
다음으로 본 발명의 플라즈마 처리에 의해 플라즈마 에칭을 행하는 플라즈마 처리실 내에서 성막 처리를 행할 수 있는 이유는 이하와 같이 생각되어진다.
도 7은, 플라즈마 에칭 처리 중의 플라즈마 처리실 내의 상태를 나타내고 있다. 도 7에 나타낸 바와 같이 패러데이 실드(103)에 인가되는 고주파 전압이 100V에서는, 상부 코발트 철 보론(116)(CoFeB), 산화 마그네슘(117)(MgO) 및 하부 코발트 철 보론(122)(CoFeB)의 플라즈마 에칭 중에 윈도우(109)의 표면(플라즈마에 노출되는 측)은 대략 플라즈마에 의해 깎이지 않는다. 이 때문에, 윈도우(109)의 표면(플라즈마에 노출되는 측)으로부터 플라즈마의 기상(氣相)에 알루미나(Al203)가 거의 공급될 일은 없다.
한편, 성막 처리에서는, 도 8에 나타낸 바와 같이 패러데이 실드(103)에 인가되는 고주파 전압이 1500V이기 때문에, 플라즈마 중의 이온이 윈도우(109)로 입사하고, 입사한 이온에 의해 스퍼터링된 알루미나(Al203)가 플라즈마 기상 중으로 방출된다. 이 플라즈마 기상 중으로 방출된 알루미나(Al203)가 퇴적막(119)의 성막에 기여하고 있다고 생각되어진다. 또한, 도 8은 성막 처리중의 플라즈마 처리실 내의 상태를 나타낸다.
본 실시예에서는, 알루미나(A1203)로 이루어지는 윈도우(109)를 이용하여 알루미나(A1203)를 함유하는 퇴적막을 성막한 실시예였으나, 예를 들면 실리콘 산화막(SiO2)으로 이루어지는 윈도우를 이용하면 실리콘 산화막(SiO2)을 함유하는 퇴적막의 성막이 가능해진다. 즉, 원하는 성분을 함유하는 퇴적막의 성막 처리를 행하고 싶은 경우에는, 원하는 성분과 동일한 재료를 적어도 표면에 구비하는 윈도우를 이용하면 된다. 다음으로 본 실시예에 양산 안정성 등을 가미한 실시예에 대하여 설명한다.
[실시예 2]
본 발명의 제 2 실시예에 대하여 도 9∼도 12를 이용하여 설명한다. TMR 소자의 디바이스 등을 구성하는 자성 재료를 장시간 플라즈마 에칭 처리한 경우 등은, 도 9에 나타낸 바와 같이 윈도우(109)에 자성 재료의 반응 생성물(121)이 부착되어 버린다. 반응 생성물(121)이 윈도우(109)에 부착된 상태에서 성막 처리를 행한 경우, 퇴적막(119)에 불순물이 혼합됨으로써 성막 처리의 품질 저하를 초래해버릴 우려가 있다.
이 때문에, 에칭 처리 후, 일단, 플라즈마 처리실로부터 시료(110)를 반출하고, 도 9에 나타낸 바와 같이 패러데이 실드(103)에 고주파 전압을 인가하면서 윈도우(109)에 부착된 반응 생성물을 제거하는 플라즈마 클리닝을 행하고, 반응 생성물을 제거하고 나서 성막 처리를 실시하는 것이 바람직하다.
다음으로, 플라즈마 클리닝 조건에 대하여 설명한다. 표 2에 나타낸 대로, 60ml/min의 아르곤(Ar) 가스와 20m1/min의 산소(02) 가스를 이용하고, 처리 압력을 0.5Pa, 제 1 고주파 전원(108)의 출력(S-RF 파워)을 2000W, 제 2 고주파 전원(113)의 출력(B-RF 파워)을 OW, 패러데이 실드(103)에 인가되는 고주파 전압(FSV)을 1000V, 전극 온도를 100℃, 처리 시간을 200s로 하는 조건으로 플라즈마 클리닝을 행한다.
Figure pat00002
플라즈마 클리닝에 있어서, 효율적으로 반응 생성물을 제거하기 위해서는, 성막 처리의 조건과 마찬가지로 윈도우(109)로의 이온 입사 에너지를 크게 할 필요가 있기 때문에, 패러데이 실드(103)에 인가하는 고주파 전압(FSV)은 1000V 이상이 바람직하다. 또한, 본 실시예는, 플라즈마 클리닝에서 자주 이용되는 가스인 아르곤(Ar) 가스와 산소(02) 가스의 혼합 가스로 플라즈마(120)를 생성하기 위해, 효율적으로 반응 생성물을 제거할 수 있다.
다음으로 본 실시예에서의 본 발명의 플라즈마 처리 순서를 도 10에 나타낸다. 에칭 처리 후, 일단 플라즈마 처리실로부터 시료(110)를 반출하고, 플라즈마 클리닝에 의해 윈도우(109)의 표면에 부착된 반응 생성물을 제거한다. 그 후, 재차, 시료(110)를 플라즈마 처리실 내에 반입하고, 성막 처리를 실시한다. 이와 같은 플라즈마 처리를 행함으로써, 퇴적막(119)으로의 불순물의 혼입을 억제하고, 이것에 의해 성막 처리의 품질 저하를 막을 수 있다.
다음으로 TMR 소자의 디바이스의 양산에 있어서의 플라즈마 처리의 플로우를 도 11에 나타낸다. 또한, 도 11은, 자성 재료의 에칭 시간이 장시간에 달하지 못한 경우의 플라즈마 처리의 플로우이다. 도 11에 나타낸 바와 같이 에칭 처리와 성막 처리는 하나의 플라즈마 처리실에서 단계 1, 단계 2로 하여 연속 처리한다. 단계 1과 단계 2의 연속 처리 후에는 플라즈마 처리실 내가 반응 생성물로 더럽혀지기 때문에, 단계 1과 단계 2의 연속 처리마다 표 2에 나타낸 플라즈마 클리닝 조건으로 플라즈마 클리닝을 실시하고 나서 다음의 TMR 소자의 디바이스의 처리를 실시한다. 이와 같은 플라즈마 처리의 플로우로 TMR 소자의 디바이스의 양산을 행함으로써, 플라즈마 처리실 내의 상태를 매회 일정하게 유지시킬 수 있고, TMR 소자의 디바이스 마다의 에칭 형상의 편차를 억제할 수 있기 때문에, 양산 안정성을 향상시킬 수 있다.
자성 재료의 에칭 시간이 장시간에 달하면, 도 9에 나타낸 바와 같이 윈도우(109)에 자성 재료의 반응 생성물(121)이 부착되어 버린다. 이 경우의 TMR 소자의 디바이스의 양산에 있어서의 플라즈마 처리의 플로우를 도 12에 나타낸다. 도 12에 나타낸 바와 같이 에칭 처리 후, 일단 플라즈마 처리실로부터 시료(110)를 반출하고, 표 2에 나타낸 플라즈마 클리닝 조건에 의한 플라즈마 클리닝에 의해 윈도우(109)의 표면에 부착된 반응 생성물을 제거한다. 그 후, 재차, 시료(110)를 플라즈마 처리실 내에 반입하여 성막 처리를 실시한다.
성막 처리 후, 플라즈마 처리실 내가 반응 생성물로 더럽혀져 있기 때문에, 표 2에 나타낸 플라즈마 클리닝 조건으로 재차, 플라즈마 처리실 내를 플라즈마 클리닝하고 나서 다음의 TMR 소자의 디바이스의 처리를 실시한다. 이와 같은 플라즈마 처리의 플로우로 TMR 소자의 디바이스의 양산을 행함으로써, 플라즈마 처리실 내의 상태를 매회 일정하게 유지시킬 수 있고, TMR 소자의 디바이스 마다의 에칭 형상의 편차를 억제할 수 있기 때문에, 양산 안정성을 향상시킬 수 있다.
또한, 본 실시예에 의해, TMR 소자의 제조 공정에 있어서의 제조 시간의 효율화, 설비 투자의 저비용화가 가능해진다.
101: 정합기 102: 유도 결합 안테나
103: 패러데이 실드 104: 가스 공급 장치
105: 서셉터 106: 시료대
107: 직류 전압 전원 108: 제 1 고주파 전원
109: 윈도우 110: 시료
111: 전극 커버 112: 처리실 내벽
113: 제 2 고주파 전원 114: 배기 장치
115: 탄탈 116: 상부 코발트 철 보론
117: 산화 마그네슘 118: 실리콘 기판
119: 퇴적막 120: 플라즈마
121: 반응 생성물 122: 하부 코발트 철 보론

Claims (5)

  1. 시료가 플라즈마 처리되는 처리실과, 상기 처리실의 상부를 기밀하게 밀봉하는 유전체 창문과, 상기 유전체 창문의 상방에 배치된 유도 결합 안테나와, 상기 유도 결합 안테나에 고주파 전력을 공급하는 고주파 전원과, 상기 유도 결합 안테나와 상기 유전체 창문의 사이에 배치된 패러데이 실드를 구비하는 플라즈마 처리 장치를 이용하여 자성막을 플라즈마 에칭하는 플라즈마 처리 방법에 있어서,
    상기 자성막을 플라즈마 에칭한 후, 상기 패러데이 실드에 고주파 전압을 인가하면서의 플라즈마 처리에 의해 상기 플라즈마 에칭된 자성막에 퇴적막을 형성하는 것을 특징으로 하는 플라즈마 처리 방법.
  2. 제 1항에 기재된 플라즈마 처리 방법에 있어서,
    상기 자성막의 플라즈마 에칭 후와 상기 플라즈마 에칭된 자성막으로의 퇴적막 형성의 사이에 상기 처리실 내의 플라즈마 클리닝을 실시하는 것을 특징으로 하는 플라즈마 처리 방법.
  3. 제 1항에 기재된 플라즈마 처리 방법에 있어서,
    상기 플라즈마 에칭된 자성막으로의 퇴적막 형성 후, 상기 시료를 상기 처리실로부터 반출하여 상기 처리실 내를 플라즈마 클리닝하는 것을 특징으로 하는 플라즈마 처리 장치.
  4. 제 1항에 기재된 플라즈마 처리 방법에 있어서,
    상기 자성막의 플라즈마 에칭은, 상기 패러데이 실드에 고주파 전압을 인가하면서 행해지며,
    상기 플라즈마 에칭된 자성막으로 퇴적막을 형성할 때의 패러데이 실드에 인가하는 고주파 전압은, 상기 자성막의 플라즈마 에칭시의 패러데이 실드에 인가하는 고주파 전압보다 높은 것을 특징으로 하는 플라즈마 처리 방법.
  5. 제 1항에 기재된 플라즈마 처리 방법에 있어서,
    상기 유전체 창문은, 알루미나로 이루어지는 것을 특징으로 하는 플라즈마 처리 장치.
KR1020140097288A 2014-05-30 2014-07-30 플라즈마 처리 방법 KR101636428B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014111876A JP6227483B2 (ja) 2014-05-30 2014-05-30 プラズマ処理方法
JPJP-P-2014-111876 2014-05-30

Publications (2)

Publication Number Publication Date
KR20150137936A true KR20150137936A (ko) 2015-12-09
KR101636428B1 KR101636428B1 (ko) 2016-07-05

Family

ID=54702796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140097288A KR101636428B1 (ko) 2014-05-30 2014-07-30 플라즈마 처리 방법

Country Status (4)

Country Link
US (1) US9281470B2 (ko)
JP (1) JP6227483B2 (ko)
KR (1) KR101636428B1 (ko)
TW (1) TWI544545B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6499980B2 (ja) * 2016-01-04 2019-04-10 株式会社日立ハイテクノロジーズ プラズマ処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335571A (ja) 1996-01-29 1996-12-17 Hitachi Ltd プラズマ処理装置
JPH0945756A (ja) 1995-07-26 1997-02-14 Hitachi Ltd 半導体製造装置および製造方法
JP2003243362A (ja) 2002-02-15 2003-08-29 Hitachi High-Technologies Corp プラズマ処理方法及び処理装置
US20140144873A1 (en) * 2012-11-27 2014-05-29 Hitachi High-Technologies Corporation Plasma etching method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051227A (ja) * 2011-08-30 2013-03-14 Hitachi High-Technologies Corp プラズマエッチング方法
JP5783890B2 (ja) * 2011-12-07 2015-09-24 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP5919183B2 (ja) * 2012-12-17 2016-05-18 株式会社日立ハイテクノロジーズ プラズマエッチング方法
JP2015018885A (ja) * 2013-07-10 2015-01-29 株式会社日立ハイテクノロジーズ プラズマエッチング方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945756A (ja) 1995-07-26 1997-02-14 Hitachi Ltd 半導体製造装置および製造方法
JPH08335571A (ja) 1996-01-29 1996-12-17 Hitachi Ltd プラズマ処理装置
JP2003243362A (ja) 2002-02-15 2003-08-29 Hitachi High-Technologies Corp プラズマ処理方法及び処理装置
US20140144873A1 (en) * 2012-11-27 2014-05-29 Hitachi High-Technologies Corporation Plasma etching method

Also Published As

Publication number Publication date
JP2015226032A (ja) 2015-12-14
KR101636428B1 (ko) 2016-07-05
JP6227483B2 (ja) 2017-11-08
US20150349245A1 (en) 2015-12-03
US9281470B2 (en) 2016-03-08
TW201545231A (zh) 2015-12-01
TWI544545B (zh) 2016-08-01

Similar Documents

Publication Publication Date Title
JP4354519B2 (ja) 磁気抵抗効果素子の製造方法
US9882124B2 (en) Etching method and substrate processing apparatus
KR101858162B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP4527806B2 (ja) 磁気抵抗素子の製造方法及び磁気抵抗素子の製造装置
TWI413117B (zh) 磁阻效果元件之製造方法及製造裝置
JP5707174B2 (ja) 磁気抵抗効果素子の製造方法
KR20130088200A (ko) 제조장치
TW201503257A (zh) 電漿蝕刻方法
WO2010084909A1 (ja) 磁性膜加工チャンバのクリーニング方法、磁性素子の製造方法、および基板処理装置
JP6096762B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP6018220B2 (ja) 磁気抵抗効果素子の製造方法
TWI528453B (zh) 用於蝕刻工件上包括含有先進記憶體材料之下層之多層之方法及系統
US20200075313A1 (en) Oxide Removal From Titanium Nitride Surfaces
US20020129900A1 (en) Method for processing specimens, an apparatus therefor and a method of manufacture of a magnetic head
KR101636428B1 (ko) 플라즈마 처리 방법
TWI644357B (zh) 被處理體之蝕刻方法
WO2009107485A1 (ja) 磁気抵抗効果素子の製造方法及び製造装置
Edamura et al. A novel plasma etching tool with rf-biased Faraday-shield technology: chamber surface reaction control in the etching of nonvolatile materials
JP5666248B2 (ja) 磁気記録媒体の製造装置
KR20170001056A (ko) 아세트산 가스를 이용한 자성 박막의 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 4