KR20150134496A - 유기발광 표시패널 및 그 제조방법 - Google Patents

유기발광 표시패널 및 그 제조방법 Download PDF

Info

Publication number
KR20150134496A
KR20150134496A KR1020140061034A KR20140061034A KR20150134496A KR 20150134496 A KR20150134496 A KR 20150134496A KR 1020140061034 A KR1020140061034 A KR 1020140061034A KR 20140061034 A KR20140061034 A KR 20140061034A KR 20150134496 A KR20150134496 A KR 20150134496A
Authority
KR
South Korea
Prior art keywords
light emitting
organic light
electrode
barrier
pixels
Prior art date
Application number
KR1020140061034A
Other languages
English (en)
Inventor
허준영
김영미
이연경
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140061034A priority Critical patent/KR20150134496A/ko
Publication of KR20150134496A publication Critical patent/KR20150134496A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/841Self-supporting sealing arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 인접되어 있는 픽셀들 각각에 형성되어 있는 제 1 전극들이 격벽에 의해 분리되어 있는, 유기발광 패널 및 그 제조방법을 제공하는 것을 기술적 과제로 한다. 이를 위해, 본 발명에 따른 유기 발광 패널은, 기판, 상기 기판에 형성되는 유기발광 다이오드들, 상기 유기발광 다이오드들 각각을 구동하는 구동 트랜지스터들, 적어도 하나의 유기발광 다이오드로 형성되는 픽셀들의 경계에 형성되며, 인접되어 있는 유기발광 다이오드들을 형성하는 제 1 전극들을 전기적으로 분리시키는 격벽들 및 상기 픽셀들이 형성되어 있는 상기 기판과 합착되는 밀봉부를 포함한다.

Description

유기발광 표시패널 및 그 제조방법{ORGANIC LIGHT EMITTING DISPLAY PANEL AND METHOD OF MANUFACTURING THE SAME}
본 발명은 유기발광 표시패널 및 그 제조방법에 관한 것으로서, 보다 구체적으로는, 각 픽셀 별로 에노드 전극이 분리되어 있는 유기발광 표시패널 및 그 제조방법에 관한 것이다.
최근, 정보화 사회로 시대가 발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(FPD : Flat Panel Display Device)의 중요성이 증대되고 있다. 평판 표시장치에는, 액정 표시장치(LCD : Liquid Crystal Display Device), 플라즈마 표시장치(PDP : Plasma Display Panel Device), 유기발광 표시장치(OLED : Organic Light Emitting Display Device) 등이 있으며, 최근에는 전기영동 표시장치(EPD : Electrophoretic Display Device)도 널리 이용되고 있다.
이 중, 박막 트랜지스터를 포함하는 액정 표시장치 및 유기발광 표시장치는 해상도, 컬러 표시, 화질 등에서 우수하여 텔레비전, 노트북, 테블릿 컴퓨터, 또는 데스크 탑 컴퓨터의 표시 장치로 널리 상용화되고 있다.
특히, 유기발광 표시장치(OLED)는 자발광 소자로서, 소비전력이 낮고, 고속의 응답속도, 높은 발광표율, 높은 휘도 및 광시야각을 가지고 있어, 차세대 평판 표시 장치로 주목받고 있다.
유기발광 표시장치OLED)에서는, 픽셀(pixel)을 온-오프하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor)가 서브픽셀(sub pixel)별로 위치되어 있고, 상기 박막트랜지스터와 연결된 제 1 전극은 서브픽셀 단위로 온-오프되며, 상기 제 1 전극과 대향하는 제 2 전극은 공통전극이 된다.
유기발광 표시장치(OLED)에서는 픽셀에 인가된 데이터 전압이 스토리지 캐패시터(CST ; storage capacitance)에 충전되며, 그 다음 프레임(frame)에서 또 다른 데이터 전압이 인가될 때까지 상기 스토리지 캐패시터가 상기 데이터 전압을 상기 박막트랜지스터에 공급해 줌으로써, 주사선 수에 관계없이 하나의 화면이 계속해서 출력될 수 있다. 따라서, 유기발광 표시장치는 낮은 전류가 인가되더라도 동일한 휘도를 나타낼 수 있으며, 이에 따라, 저소비전력, 높은 해상도, 대형화가 가능하다는 장점을 가지고 있다.
또한, 유기발광 표시장치(OLED)는 유기발광 다이오드를 통해 발광된 빛의 투과방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉜다. 상기 하부 발광방식은 개구율이 저하되는 문제가 발생하므로, 최근에는 상부발광 방식이 주로 이용되고 있다.
도 1은 종래의 상부발광 방식 유기발광 표시패널에 적용되는 하나의 픽셀의 단면도이다.
도 1을 참조하면, 제 1 전극(47)은 유기발광 다이오드의 에노드 기능을 수행하는 것으로서, 일함수 값이 비교적 큰 도전성 물질 예를 들어, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진다. 특히, 상기 제 1 전극(47)은 반사효율이 우수한 금속물질 층 예를 들어, 알루미늄(Al), 은(Ag), APC(Ag;Pb;Cu)를 포함하는 적어도 둘 이상의 층으로 구성될 수 있다. 최근에는 주로 ITO/APC/ITO의 3중 레이어 구조를 갖는 제 1 전극(47)이 형성된다.
예를 들어, ITO/APC/ITO로 형성된 제 1 전극층이 모든 픽셀들에 공통적으로 형성된 후, 일괄 에칭을 통해 한번에 패터닝됨으로써, 각 픽셀별로 상기 제 1 전극(47)이 형성될 수 있다.
그러나, 상기 패터닝 과정 중에, 상기 제 1 전극(47)을 형성하는 물질이 완전히 제거되지 않고, 잔사로 남을 수 있다.
이 경우, 각 픽셀 간의 쇼트 불량이 발생될 수 있으며, 이로 인해, 유기발광 표시패널의 수율이 저하될 수 있다.
상기한 바와 같은 문제는, 상기 제 1 전극(47)이 하나의 도전성 물질로 형성되는 경우에도 발생될 수 있으며, 또한, 하부발광 방식 유기발광 표시장치에서도 발생될 수 있다.
본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로서, 인접되어 있는 픽셀들 각각에 형성되어 있는 제 1 전극들이 격벽에 의해 분리되어 있는, 유기발광 표시패널 및 그 제조방법을 제공하는 것을 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 유기발광 표시패널은, 기판, 상기 기판에 형성되는 유기발광 다이오드들, 상기 유기발광 다이오드들 각각을 구동하는 구동 트랜지스터들, 적어도 하나의 유기발광 다이오드로 형성되는 픽셀들의 경계에 형성되며, 인접되어 있는 유기발광 다이오드들을 형성하는 제 1 전극들을 전기적으로 분리시키는 격벽들 및 상기 유기발광다이오드들을 밀봉시키는 밀봉부를 포함한다.
인접되어 있는 픽셀들 각각에 형성되어 있는 제 1 전극들이, 격벽에 의해 분리되어 있는 본 발명에 의하면, 제 1 전극의 패터닝 시, 발생되는 잔사에 의한 픽셀 간의 쇼트 불량이 방지될 수 있다.
또한, 본 발명에 의하면, 유기발광 표시패널의 수율이 향상될 수 있다.
도 1은 종래의 상부발광 방식 유기발광 표시패널에 적용되는 하나의 픽셀의 단면도.
도 2는 본 발명에 따른 유기발광 표시패널이 적용되는 유기발광 표시장치의 구성을 나타낸 예시도.
도 3은 본 발명에 따른 유기발광 표시패널을 설명하기 위한 예시도.
도 4a 내지 도 4f는 본 발명에 따른 유기발광 표시패널 제조방법을 설명하기 위한 예시도들.
도 5a 내지 도 5c는 본 발명에 따른 유기발광 표시패널 제조방법을 설명하기 위한 또 다른 예시도들.
도 6은 본 발명에 따른 유기발광 표시패널에 형성되는 격벽의 단면을 나타낸 예시도.
본 명세서에서 서술되는 용어들 중, "상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면에 형성되는 경우 뿐만 아니라 이들 구성들 사이에 제 3의 구성이 개재되는 경우까지 포함하는 것을 의미한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예가 상세히 설명된다.
도 2는 본 발명에 따른 유기발광 표시패널이 적용되는 유기발광 표시장치의 구성을 나타낸 예시도이다.
본 발명에 따른 유기발광 표시패널이 적용되는 유기발광 표시장치는, 도 2에 도시된 바와 같이, 게이트 라인들(GL1 ~ GLg)과 데이터 라인들(DL1 ~ DLd)의 교차영역마다 픽셀(P)(110)이 형성되어 있는 패널(100), 상기 패널(100)에 형성되어 있는 상기 게이트라인들(GL1 ~ GLg)에 순차적으로 스캔펄스를 공급하기 위한 게이트 드라이버(200), 상기 패널(100)에 형성되어 있는 상기 데이터라인들(DL1 ~ DLd)로 데이터 전압을 공급하기 위한 데이터 드라이버(300) 및 상기 게이트 드라이버(200)와 상기 데이터 드라이버(300)의 기능을 제어하기 위한 타이밍 컨트롤러(400)를 포함한다.
우선, 상기 패널(100)에는, 복수의 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 영역마다 픽셀(P)(110)이 형성되어 있다.
각 픽셀(110)은, 광을 출력하는 유기발광다이오드 및 상기 유기발광다이오드를 구동하기 위한 구동부를 포함한다.
첫째, 상기 유기발광다이오드는, 상기 유기발광다이오드에서 발생된 빛이 상부기판을 통해 외부로 방출되는 탑 에미션(Top Emission) 방식으로 구성될 수도 있고, 상기 유기발광다이오드에서 발생된 빛이 하부기판으로 방출되는 보텀 에미션(Bottom Emission) 방식으로 구성될 수도 있다.
이하에서는, 탑 에미션 방식으로 구동되는 유기발광다이오드를 포함하는 유기발광 표시패널이, 본 발명의 일예로서 설명된다. 탑 에미션 방식으로 구동되는 유기발광다이오드는, 투명한 하부기판(Glass) 상에, 애노드(Anode), 유기발광층(Orgnic), 캐소드(Cathode)가 형성되어 있고, 각각의 픽셀은 뱅크(Bank)에 의해 구분되고, 상기 애노드(Anode)는 구동 트랜지스터(TFT)에 의해 전송되는 전류에 의해 광을 출력하며, 상기 캐소드 상단에는 밀봉부가 형성되어 있다. 그러나 본 발명은 이에 한정되지 않고, 보텀에미션 방식의 유기발광 다이오드에도 적용될 수 있다.
둘째, 상기 구동부는, 상기 데이터 라인(DL)과 상기 게이트 라인(GL)에 접속되어 상기 유기발광다이오드(OLED)의 구동을 제어하기 위해, 상기 구동 트랜지스터, 스위칭 트랜지스터 및 스토리지 커패시터를 포함하여 구성될 수 있다.
상기 유기발광다이오드(OLED)의 애노드는 제 1 전원에 접속되고, 캐소드는 제 2 전원에 접속된다. 상기 유기발광다이오드(OLED)는, 구동 트랜지스터로부터 공급되는 전류에 대응되어 소정 휘도의 광을 출력한다.
상기 구동부는, 상기 게이트 라인(GL)에 스캔펄스가 공급될 때, 상기 데이터 라인(DL)으로 공급되는 데이터전압에 따라, 상기 유기발광다이오드(OLED)로 공급되는 전류량을 제어한다.
이를 위해, 상기 구동 트랜지스터는, 상기 제 1 전원과 상기 유기발광다이오드 사이에 접속되며, 상기 스위칭 트랜지스터는, 상기 구동 트랜지스터와 상기 데이터 라인(DL)과 상기 게이트 라인(GL) 사이에 접속된다.
다음, 상기 타이밍 컨트롤러(400)는 외부 시스템(미도시)으로부터 공급되는 수직 동기신호, 수평 동기신호 및 클럭을 이용하여, 상기 게이트 드라이버(200)를 제어하기 위한 게이트 제어신호(GCS)와, 상기 데이터 드라이버(300)를 제어하기 위한 데이터 제어신호(DCS)를 출력한다.
상기 타이밍 컨트롤러(400)는 상기 외부 시스템으로부터 입력되는 입력영상데이터를 샘플링한 후에 이를 재정렬하여, 재정렬된 디지털 영상데이터를 상기 데이터 드라이버(300)에 공급한다.
즉, 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템으로부터 공급된 입력영상데이터를 재정렬하여, 재정렬된 디지털 영상데이터를 상기 데이터 드라이버(300)로 전송하고, 상기 외부 시스템으로부터 공급된 클럭과, 수평 동기신호와, 수직 동기신호(상기 클럭과 상기 신호들은 간단히 타이밍 신호라 함) 및 데이터 인에이블 신호를 이용해서, 상기 게이트 드라이버(200)를 제어하기 위한 게이트 제어신호(GCS)와 상기 데이터 드라이버(300)를 제어하기 위한 데이터 제어신호(DCS)를 생성하여, 상기 게이트 드라이버(200) 및 상기 데이터 드라이버(300)로 전송한다.
특히, 상기한 바와 같은 목적을 달성하기 위해, 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템으로부터 상기 입력영상데이터와 상기한 바와 같은 각종 신호들을 수신하는 수신부, 상기 수신부로부터 수신된 신호들 중 상기 입력영상데이터들을 상기 패널에 맞게 재정렬하여, 재정렬된 상기 디지털 영상데이터들을 생성하기 위한 영상데이터 처리부, 상기 수신부로부터 수신된 신호들을 이용하여 상기 게이트 드라이버(200)와 상기 데이터 드라이버(300)를 제어하기 위한 상기 게이트 제어신호(GCS)와 상기 데이터 제어신호(DCS)들을 생성하기 위한 제어신호 생성부 및 상기 영상데이터 처리부에서 생성된 상기 영상데이터와 상기 제어신호들을 상기 데이터 구동부(300) 또는 상기 게이트 구동부(200)로 출력하기 위한 송신부를 포함하여 구성될 수 있다.
다음, 상기 데이터 드라이버(300)는 상기 타이밍 컨트롤러(400)로부터 입력된 상기 영상데이터를 아날로그 데이터 전압으로 변환하여, 상기 게이트 라인에 상기 스캔펄스가 공급되는 1수평기간마다 1수평라인분의 데이터 전압을 상기 데이터 라인들에 공급한다. 즉, 상기 데이터 드라이버(300)는 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압들을 이용하여, 상기 영상데이터를 데이터 전압으로 변환시킨 후 상기 데이터라 인들로 출력시킨다.
즉, 상기 데이터 드라이버(300)는 상기 타이밍 컨트롤러(400)로부터의 소스 스타트 펄스(Source Start Pulse; SSP)를 소스 쉬프트 클럭(Source Shift Clock; SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 상기 데이터 드라이버(300)는 상기 소스 쉬프트 클럭(SSC)에 따라 입력되는 상기 영상데이터를 샘플링 신호에 따라 래치하여, 데이터 전압으로 변경한 후, 상기 소스 출력 인에이블(Source Output Enable; SOE) 신호에 응답하여 수평 라인 단위로 상기 데이터 전압을 상기 데이터라인들에 공급한다.
이를 위해, 상기 데이터 드라이버(300)는 쉬프트 레지스터부, 래치부, 디지털 아날로그 변환부 및 출력버퍼 등을 포함하여 구성될 수 있다.
상기 쉬프트 레지스터부는, 상기 타이밍 컨트롤러(400)로부터 수신된 데이터 제어신호들을 이용하여 샘플링 신호를 출력한다.
상기 래치부는 상기 타이밍 컨트롤러(400)로부터 순차적으로 수신된 상기 디지털 영상데이터를 래치하고 있다가, 상기 디지털 아날로그 변환부로 동시에 출력하는 기능을 수행한다.
상기 디지털 아날로그 변환부는 상기 래치부로부터 전송되어온 상기 영상데이터들을 데이터 전압으로 변환하여 출력한다. 즉, 상기 디지털 아날로그 변환부는, 상기 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압을 이용하여, 상기 영상데이터들을 상기 데이터전압으로 변환하여 상기 데이터라인들로 출력한다.
상기 출력버퍼는 상기 디지털 아날로그 변환부로부터 전송되어온 상기 데이터전압을, 상기 타이밍 컨트롤러(400)로부터 전송되어온 소스출력인에이블신호(SOE)에 따라, 상기 패널의 상기 데이터라인(DL)들로 출력한다.
마지막으로, 상기 게이트 드라이버(200)는 상기 타이밍 컨트롤러(400)로부터 입력되는 상기 게이트 제어신호에 응답하여 상기 패널(100)의 상기 게이트 라인들(GL1~GLg)에 스캔펄스를 순차적으로 공급한다. 이에 따라, 상기 스캔펄스가 입력되는 해당 수평라인의 각각의 픽셀에 형성되어 있는 스위칭트랜지스터들이 턴온되어, 각 픽셀(110)로 영상이 출력될 수 있다.
즉, 상기 게이트 드라이버(200)는 상기 타이밍 컨트롤러(400)로부터 전송되어온 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시켜, 순차적으로 상기 게이트라인들(GL1 내지 GLg)에 게이트 온 전압을 갖는 스캔펄스를 공급한다. 그리고, 상기 게이트 드라이버(200)는 상기 스캔펄스가 공급되지 않는 나머지 기간 동안에는, 상기 게이트 라인(GL1 내지 GLn)에 게이트 오프 전압을 공급한다.
상기 게이트 드라이버(200)는, 상기 패널(100)과 독립되게 형성되어, 다양한 방식으로 상기 패널(100)과 전기적으로 연결될 수 있는 형태로 구성될 수 있으나, 상기 패널(100) 내에 실장되어 있는 게이트 인 패널(Gate In Panel : GIP) 방식으로 구성될 수도 있다. 이 경우, 상기 게이트 드라이버(200)를 제어하기 위한 게이트 제어신호로는 스타트신호(VST) 및 게이트클럭(GCLK)이 될 수 있다.
또한, 상기 설명에서는, 상기 데이터 드라이버(300), 상기 게이트 드라이버(200) 및 상기 타이밍 컨트롤러(400)가 독립적으로 구성된 것으로 설명되었으나, 상기 데이터 드라이버(300) 또는 상기 게이트 드라이버(200)들 중 적어도 어느 하나는 상기 타이밍 컨트롤러(400)에 일체로 구성될 수도 있다. 또한, 이하에서는, 상기 게이트 드라이버(200), 상기 데이터 드라이버(300) 및 상기 타이밍 컨트롤러(400)를 총칭하여, 패널 구동부라 한다.
도 3은 본 발명에 따른 유기발광 표시패널을 설명하기 위한 예시도이다.
본 발명에 따른 유기발광 표시패널은, 도 3에 도시된 바와 같이, 기판(10), 상기 기판에 형성되는 유기발광 다이오드(E)들, 상기 유기발광 다이오드들 각각을 구동하는 구동 트랜지스터(Tdr)들, 적어도 하나의 유기발광 다이오드로 형성되는 픽셀들의 경계에 형성되며, 인접되어 있는 유기발광 다이오드들을 형성하는 제 1 전극(47)들을 전기적으로 분리시키는 격벽(60)들 및 상기 유기발광다이오드들을 밀봉시키는 밀봉부(70)를 포함한다.
상기 기판(10) 상에는 순수 폴리실리콘의 제 1 영역(13a)과 불순물이 도핑된 제 2 영역(13b)으로 구성된 반도체층(13), 게이트절연막(16), 게이트전극(20), 층간절연막(23), 제 1 구동전극 및 제 2 구동전극(33, 36)을 포함하는 구동 박막트랜지스터(Tdr)가 형성된다.
상기 제 1 구동전극 및 제 2 구동전극(33, 36) 상부에는 상기 제 1 구동전극(33)을 노출시키는 콘택홀(15)이 구비된 보호층(40)이 형성된다. 이하에서는, 상기 제 1 구동전극(33)이 상기 콘택홀(15)을 통해 노출되어 있는 유기발광 표시패널이, 본 발명의 일예로서 설명된다.
상기 보호층(40) 상부에는 유기발광 다이오드(E)를 구성하는 제 1 전극(47)을 전기적으로 분리시키기는 격벽(60)이 형성된다.
상기 제 1 구동전극(33)은 상기 콘택홀(15)을 통하여, 상기 유기발광 다이오드(E)와 연결되어 있다.
상기 유기발광 다이오드(E)는 제 1 전극(47), 유기 발광층(55) 및 제 2 전극(58)으로 구성된다. 이때, 상기 제 1 전극(47)은 각 픽셀 영역별로 구동 박막트랜지스터(Tdr)의 제 1 구동전극(33)과 전기적으로 접속된다. 상기 제 2 전극(58)은 상기 유기 발광층(55) 및 뱅크(50) 상부 전면에 형성된다.
도 4a 내지 도 4f는 본 발명에 따른 유기발광 표시패널 제조방법을 설명하기 위한 예시도들로서, 특히, 본 발명에 따른 유기발광 표시패널 제조방법의 각 단계에서의 유기발광 표시패널의 단면을 나타내고 있다. 도 5a 내지 도 5c는 본 발명에 따른 유기발광 표시패널 제조방법을 설명하기 위한 또 다른 예시도들로서, 특히, 본 발명에 따른 유기발광 표시패널 제조방법의 각 단계에서의 유기발광표시 패널의 평면을 나타내고 있다.
4a 내지 4f를 참조하면, 본 발명에 따른 유기발광 표시패널 제조방법은, 기판(10) 상에, 픽셀들을 구성하는 구동 트랜지스터들(Tdr)을 형성하는 단계, 상기 구동 트랜지스터(Tdr)들 상단에 보호층(40)을 형성하는 단계, 상기 구동 트랜지스터들(Tdr)의 제 1 구동전극(33)이 노출되도록 상기 보호층(40)에 컨택홀들을 형성하는 단계, 상기 보호층(40) 상의 상기 픽셀들 경계마다, 격벽(60)을 형성하는 단계, 상기 보호층(40) 및 상기 격벽(60) 상에, 제 1 전극물질을 증착시켜, 상기 픽셀들 각각에 형성되어 있는 상기 제 1 구동전극(33)과 연결되는 제 1 전극(47)을 형성하는 단계, 상기 격벽(60) 전체를 커버하는 뱅크(50)를 형성하는 단계, 상기 제 1 전극(47) 상부에 유기 발광층(55)을 형성하는 단계, 상기 유기 발광층(55)과 상기 뱅크(60) 상부 전면에 걸쳐 제 2 전극(58)을 형성하는 단계, 상기 제 1 전극(47) 상단을 밀봉시키는 단계를 포함한다.
도 4a를 참조하면, 상기 기판(10) 상에, 픽셀들을 구성하는 구동 트랜지스터(Tdr)를 형성하는 단계는 다음과 같다.
먼저, 기판(10) 상에 비정질 실리콘이 증착된다. 상기 비정질 실리콘은 레이저 빔을 조사하거나 열처리를 통하여 폴리실리콘으로 결정화된다. 상기 폴리실리콘을 패터닝함으로써, 반도체층(13)이 형성된다.
상기 비정질 실리콘층(미도시)을 증착하기 전에 무기절연물질 예를 들어, 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 상기 기판(10) 전면에 증착함으로써, 상기 기판(10) 상부에는 버퍼층(미도시)이 형성될 수도 있다.
다음, 상기 폴리실리콘으로 이루어진 반도체층(13) 상부에는 게이트 절연막(16)이 형성된다. 상기 게이트 절연막(16)으로는 산화실리콘(SiO2)과 같은 무기절연물질이 이용된다.
상기 게이트 절연막(16) 상부에는 게이트 전극(20)이 형성된다. 상기 게이트 전극(20)은 저저항금속물질 예를 들어, 알루미늄(Al), 알루미늄 합금(AlNd), 구(Cu), 구리합금 등으로 이루어 질 수 있다. 상기 게이트 전극(20)은 반도체층(13)의 중앙부에 형성된다. 상기 게이트 절연막(16)은 게이트 전극(20) 및 반도체층(13) 사이에 형성되어 있다.
다음, 상기 기판(10) 전면에는 불순물(3가 원소 또는 5가 원소)이 도핑된다. 이때, 상기 게이트 전극(20)은 블록킹 마스크로 이용된다. 따라서, 상기 게이트전극(20)에 의해 블로킹된 반도체층(13)의 가운데 영역에는 불순물이 도핑되지 않는다. 상기 불순물이 도핑되지 않은 영역을 제 1 영역(13a)이라 한다. 상기 제 1 영역(13a)은 순수 폴리실리콘으로 이루어져 있다. 또한, 상기 제 1 영역(11a)을 제외한, 불순물이 도핑된 반도체층(13)의 외측영역을 제 2 영역(13b)이라 한다.
다음, 제 1 및 제 2 영역(13a, 13b)으로 나뉘어진 반도체층(13)이 형성된 기판(10) 전면에는 층간절연막(23)이 형성된다. 이 후, 상기 층간절연막(23)과 게이트 절연막(16)은 동시 또는 일괄 패터닝된다. 이때, 상기 제 2 영역(13b)이 노출되도록 절연막 콘택홀(14)이 형성된다.
상기 층간절연막(23) 상부로는 구동전극을 형성하기 위한, 금속물질(미도시)이 도포되고, 상기 절연막 콘택홀(14)을 통해, 상기 제 2 영역(13b)과 접촉하는 제 1 구동전극 및 제 2 구동전극(33,36)이 형성된다.
도 4b를 참조하면, 상기 구동 및 스위칭 트랜지스터(Tdr, 미도시) 상부 전면에는 보호층(평탄막)(40)이 형성된다. 이때 상기 보호층(40)에는 상기 구동 박막트랜지스터(Tdr)의 제 1 구동전극(33)을 노출시키는 콘택홀(15)이 구비된다.
도 4c를 참조하면, 상기 보호층(40) 상부에는 격벽(60)이 형성된다. 상기 격벽(60)은 역테이퍼 구조를 가지며, 상기 픽셀들 각각의 경계에 형성된다. 이때, 상기 격벽(60)은, 도 5a에 도시된 바와 같이, 각 픽셀(110)을 둘러싸는 형태로 형성될 수 있다.
상기 역테이퍼 구조는 중심선에 대칭되는 양측면이 경사지고, 상측면의 길이와 비교하여 하측면의 길이가 짧게 형성되는 구조이다.
상기 격벽(60)의 구조는 이하 도 6의 단면도를 통하여, 더 상세하게 설명하도록 한다.
상기 격벽(60)을 형성하는 격벽물질로는 포토레지스트(Photoresist:PR)가 사용된다. 감광성 고분자 수지인, 상기 포토레지스트(PR)는 기판 상에 미세한 패턴을 형성하기 위한, 포토 리소그래피(Photo lithography) 공정에 주로 사용된다. 상기 포토레지스트(PR)는 빛에 의해 물질의 성질이 화학적으로 변화하기 때문에, 노광부과 비노광부의 용해도 차이에 의한 선택적 용해가 가능하다는 특징이 있다.
상기 포토레지스트(PR)는 크게 네가티브(Negative PR) 타입과 포지티브(Positive PR) 타입으로 나뉜다. 이 중, 네가티브 타입의 포토레지스트(Negative PR)는 빛에 노출된 부분이 경화되어 패턴으로 형성되고, 빛에 노출되지 않은 부분이 용매에 의해 씻겨나가는 감광성 물질이다. 상기 격벽(60)은 네가티브 타입의 포토레지스트(Negative PR)로 형성될 수 있다.
상기 격벽(60)은, 먼저 상기 보호층(40)상에 격벽물질을 코팅하는 단계, 상기 격벽물질을 노광하는 단계 및 노광된 상기 격벽물질을 현상하고 경화(Curing)시키는 단계를 통하여 형성된다.
노광이란 자외선 영역의 빛을 조사함으로써, 마스크상에 형성된 미세 패턴을 코팅된 포토레지스트(PR)에 전사하는 것을 말한다.
도 4d를 참조하면, 상기 보호층(40) 및 상기 격벽(60) 상에, 제 1 전극물질(47, 48)을 증착시켜, 상기 픽셀들 각각에 형성되어 있는 상기 제 1 구동전극(33)과 연결되는 제 1 전극(47)이 형성된다.
즉, 상기 제 1 전극물질(47, 48)은, 도 5b에 도시된 바와 같이, 상기 보호층(40) 및 상기 격벽(60) 상부 전면에 형성된다.
여기서, 상기 보호층(40) 상에 형성되는 상기 제 1 전극물질(48)과, 상기 격벽(60) 상에 형성되는 상기 제 1 전극물질(47)은, 전기적으로 분리되어 있다. 상기 보호층(40) 상에 형성되어 있는 상기 제 1 전극물질(47)이, 상기 제 1 전극을 형성한다.
상기 제 1 전극(47)은 상기 컨택홀(15)을 통하여 상기 제 1 구동전극(33)과 연결된다.
상기 제 1 전극(47)은 상기 구동 박막트랜지스터(Tdr)의 타입에 따라 애노드 또는 캐소드 전극의 역할을 한다. 도 4d의 경우, 제 1 전극(47)은 유기발광 다이오드의 에노드 기능을 수행하는 것으로서, 일함수 값이 비교적 큰 투명 도전성 물질 예를 들어, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진다.
이때, 상기 제 1 전극(47)은 반사효율이 우수한 금속물질 예를 들어, 알루미늄(Al), 은(Ag), APC(Ag;Pb;Cu)을 포함하는 적어도 둘 이상의 층으로 구성될 수 있다. 최근에는 주로 ITO/APC/ITO의 3중 레이어 구조를 갖는 제 1 전극(47)이 이용된다.
상기 ITO/APC/ITO로 형성된 제 1 전극(47)은 모든 픽셀들에 공통적으로 형성되며, 일괄 에칭을 통해 한번에 패터닝된다. 이와 같은 방법으로, 각 픽셀별로 상기 제 1 전극(47)이 형성된다.
상기 제 1 전극(47)은 상기한 바와 같이, 3중 레이어 구조로 형성될 수도 있고, 하나의 도전성 물질로 형성될 수도 있다.
도 4e를 참조하면, 상기 제 1 전극(47) 및 격벽(60) 상부에는 뱅크(50)가 형성된다. 이때, 상기 뱅크(50)는, 도 5c에 도시된 바와 같이, 각 픽셀을 둘러싸는 형태로, 상기 제 1 전극(47)의 가장자리에 중첩되도록 형성된다. 즉, 상기 격벽(60)들은 상기 픽셀들의 경계에 형성되어, 상기 픽셀들을 구분하는 뱅크(50)에 의해 커버되며 형성된다.
도 4f를 참조하면, 상기 제 1 전극(47) 상부에는 유기 발광층(55)이 형성되고, 상기 유기 발광층(55)과 상기 뱅크(50) 상부 전면에는 제 2 전극(58)이 형성되며, 상기 제 2 전극(58) 상부 전면에는 상기 밀봉부(70)가 형성된다.
상기 유기 발광층(55)은 정공 수송층/발광층/전자 수송층의 구조, 또는 정공 주입층/ 정공 수송층/ 발광층/ 전자 수송층/ 전자 주입층의 구조를 가지도록 형성될 수 있다. 나아가, 상기 유기 발광층(55)은 발광층의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다.
상기 유기 발광층(55) 상부에 형성된 상기 제 2 전극(58)은 상기 제 1 전극(47)이 애노드 전극의 역할을 하는 경우, 캐소드 전극의 역할을 한다. 이때, 상기 제 2 전극(58)은 일함수 값이 비교적 낮은 금속물질 예를 들어, 알루미늄(Al), 알루미늄 합금, 은(Ag), 마그네슘(Mg), 금(Au) 중 하나로 이루어 질 수 있다.
상기 밀봉부(70)는 외부의 충격으로부터 상기 유기발광 다이오드(E) 및 상기 구동 트랜지스터 등의 소자들을 보호하고, 수분 침투를 방지하는 역할을 한다. 또한, 상기 밀봉부(70)는 소자 내의 수분을 흡수하기 위한 흡습제(미도시)를 포함하여 이루어질 수도 있다.
도 6은 본 발명에 따른 유기발광 표시패널에 형성되는 격벽의 단면을 나타낸 예시도이다.
상기 격벽(60)은, 먼저 상기 보호층(40)상에 격벽물질을 코팅하는 단계, 상기 격벽물질을 노광하는 단계 및 노광된 상기 격벽물질을 현상하고 경화(Curing)시키는 단계를 통하여 형성된다.
상기 격벽(60)은 예를 들어, 스핀 코팅(spin coating) 방식으로 형성될 수 있다. 또한, 상기 격벽(60)은 롤 코팅(roll coating) 방식 및 슬릿 코팅(slit coating) 방식으로도 형성될 수도 있다.
이때, 상기 격벽(60)의 높이는 상기 제 1 전극(47)의 높이와 비교하여, 10 내지 100배의 높이로 형성된다. 상기한 바로 인하여, 상기 제 1 전극물질(47, 48) 도포 시, 격벽 상에 형성되는 전극물질(48)과 제 1 전극(47) 간의 쇼트를 방지 할 수 있다.
도 6을 참조하면, 상기 격벽(60)은 중심선에 대칭되는 양측면이 경사지도록 형성된다. 또한, 상기 격벽(60)은 상측면의 길이와 비교하여 하측면의 길이가 짧은 역테이퍼 구조로 형성된다.
이러한 역테이퍼 구조를 갖는 격벽(60)을 형성하는 것은 네가티브 타입의 포토레지스트(Negative PR)를 이용함으로써 가능하다. 상기 네가티브 타입의 포토레지스트(Negative PR)에 빛이 조사되는 경우, 그 표면과 저면에 도달하는 빛의 양에 차이가 발생한다. 따라서, 노광 후 현상하면, 빛을 많이 받은 표면과 상대적으로 빛을 적게 받은 저면의 용해속도가 달라진다. 따라서, 상기 격벽(60)의 단면 구조는 역테이퍼 구조를 갖게 된다.
상기 격벽(60)의 측면은, 하나의 경사면으로 형성될 수도 있으나, 도 6에 도시된 바와 같이, 제 1 경사면(60a) 및 제 2 경사면(60b)을 포함하여 형성될 수 있다. 여기서, 상기 제 1 경사면(60a)의 연장선과 보호층(40)사이의 각을 제 1 테이퍼각(T1), 상기 제 2 경사면(60b)과 보호층(40)사이의 각을 제 2 테이퍼 각(T2)이라 한다.
또한, 상기 격벽(60)의 측면은, 세 개 이상의 경사면을 포함하여 형성될 수도 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.  그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 패널 110 : 픽셀
200 : 게이트 드라이버 300 : 데이터 드라이버
400 : 타이밍 컨트롤러 60 : 격벽
50 : 뱅크 47 : 제 1 전극

Claims (10)

  1. 기판;
    상기 기판에 형성되는 유기발광 다이오드들;
    상기 유기발광 다이오드들 각각을 구동하는 구동 트랜지스터들;
    적어도 하나의 유기발광 다이오드로 형성되는 픽셀들의 경계에 형성되며, 인접되어 있는 유기발광 다이오드들을 형성하는 제 1 전극들을 전기적으로 분리시키는 격벽들; 및
    상기 유기발광다이오드들을 밀봉시키는 밀봉부를 포함하는 유기발광 표시패널.
  2. 제 1 항에 있어서,
    상기 격벽은 상기 복수의 픽셀들 각각을 둘러싸며 형성되는 것을 특징으로 하는 유기발광 표시패널
  3. 제 1 항에 있어서,
    상기 격벽들은 상기 픽셀들의 경계에 형성되어, 상기 픽셀들을 구분하는 뱅크에 의해 커버되어 있는 것을 특징으로 하는 유기발광 표시패널.
  4. 기판 상에, 픽셀들을 구성하는 구동 트랜지스터들을 형성하는 단계;
    상기 구동 트랜지스터들 상단에 보호층을 형성하는 단계;
    상기 구동 트랜지스터들의 제 1 구동전극이 노출되도록 상기 보호층에 컨택홀들을 형성하는 단계;
    상기 보호층 상의 상기 픽셀들 경계마다, 격벽을 형성하는 단계;
    상기 보호층 및 상기 격벽 상에, 제 1 전극물질을 증착시켜, 상기 픽셀들 각각에 형성되어 있는 상기 제 1 구동전극과 연결되는 제 1 전극을 형성하는 단계;
    상기 격벽 전체를 커버하는 뱅크를 형성하는 단계;
    상기 제 1 전극 상부에 유기 발광층을 형성하는 단계;,
    상기 유기 발광층과 상기 뱅크 상부 전면에 걸쳐 제 2 전극을 형성하는 단계;
    상기 제 1 전극 상단을 밀봉시키는 단계를 포함하는 유기발광 표시패널 제조방법.
  5. 제 4 항에 있어서,
    상기 격벽을 형성하는 단계는
    상기 보호층 상에 격벽으로 사용하고자 하는 격벽물질을 코팅하는 단계;
    상기 격벽물질을 노광하는 단계; 및
    노광된 상기 격벽물질을 현상하고 경화시켜, 상기 격벽을 형성하는 단계를 포함하는 유기발광 표시패널 제조방법.
  6. 제 4 항에 있어서,
    상기 보호층 상에 형성되는 상기 제 1 전극물질과, 상기 격벽 상에 형성되는 상기 제 1 전극물질은, 전기적으로 분리되어 있는 것을 특징으로 하는 유기발광 표시패널 제조방법.
  7. 제 4 항에 있어서,
    상기 보호층 상에 형성되어 있는 상기 제 1 전극물질이, 상기 제 1 전극을 형성하는 것을 특징으로 하는 유기발광 표시패널 제조방법.
  8. 제 4 항에 있어서,
    상기 격벽물질은 포토레지스트이며, 상기 포토레지스트는 네가티브 타입인 것을 특징으로 하는 유기발광 표시패널 제조 방법.
  9. 제 4 항에 있어서,
    상기 격벽의 높이는 상기 제 1 전극의 높이와 비교하여, 10 내지 100배의 높이로 형성되는 것을 특징으로 하는 유기발광 표시패널 제조방법.
  10. 제 4 항에 있어서,
    상기 격벽의 하부 폭은 상기 격벽의 상부 폭보다 좁은 역테이퍼 구조로 형성되는 것을 특징으로 하는 유기발광 표시패널 제조방법.
KR1020140061034A 2014-05-21 2014-05-21 유기발광 표시패널 및 그 제조방법 KR20150134496A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140061034A KR20150134496A (ko) 2014-05-21 2014-05-21 유기발광 표시패널 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140061034A KR20150134496A (ko) 2014-05-21 2014-05-21 유기발광 표시패널 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20150134496A true KR20150134496A (ko) 2015-12-02

Family

ID=54882935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140061034A KR20150134496A (ko) 2014-05-21 2014-05-21 유기발광 표시패널 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20150134496A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019205910A1 (zh) * 2018-04-24 2019-10-31 京东方科技集团股份有限公司 显示面板的封装方法、显示装置及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019205910A1 (zh) * 2018-04-24 2019-10-31 京东方科技集团股份有限公司 显示面板的封装方法、显示装置及其制作方法

Similar Documents

Publication Publication Date Title
CN109994522B (zh) 显示装置
CN107039490B (zh) 显示装置及其制造方法
WO2020143433A1 (zh) 阵列基板、其制备方法及相关装置
CN107785392B (zh) 显示装置
KR102203447B1 (ko) 유기발광 표시패널 및 그 제조방법
KR101924078B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 리페어 방법
JP2006066917A (ja) 有機発光表示装置及びその製造方法
JP7502340B2 (ja) 表示基板及び表示装置
US20210351353A1 (en) Manufacturing method of via-hole connection structure, array substrate and manufacturing method thereof, display device and manufacturing method thereof
KR102268493B1 (ko) 유기발광다이오드 표시장치 및 이의 제조방법
CN109994513B (zh) 显示装置及制造该显示装置的方法
CN113130587A (zh) 有机发光二极管显示装置及其制造方法
US20140097419A1 (en) Organic light emitting diode display and method for manufacturing the same
CN111009552B (zh) 显示装置
KR102157689B1 (ko) 평판 표시장치용 박막 트랜지스터 어레이 기판
JP4848767B2 (ja) 表示装置及びその製造方法
KR20150134496A (ko) 유기발광 표시패널 및 그 제조방법
CN115295741A (zh) 显示基板及其制备方法、显示装置
TW202228281A (zh) 顯示裝置
TWI696295B (zh) 顯示裝置
KR20220086722A (ko) 표시 장치 및 표시 장치의 제조 방법
CN111599836A (zh) 显示装置及其制造方法
US20240121997A1 (en) Display Substrate, Preparation Method Thereof, and Display Apparatus
WO2023230811A1 (zh) 显示基板以及显示装置
EP4120353A1 (en) Display substrate, preparation method therefor, and display apparatus

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid