KR20150105953A - 비휘발성 메모리 어레이 로직 - Google Patents

비휘발성 메모리 어레이 로직 Download PDF

Info

Publication number
KR20150105953A
KR20150105953A KR1020157017338A KR20157017338A KR20150105953A KR 20150105953 A KR20150105953 A KR 20150105953A KR 1020157017338 A KR1020157017338 A KR 1020157017338A KR 20157017338 A KR20157017338 A KR 20157017338A KR 20150105953 A KR20150105953 A KR 20150105953A
Authority
KR
South Korea
Prior art keywords
voltage
memory array
logic
crosspoint
configuration
Prior art date
Application number
KR1020157017338A
Other languages
English (en)
Other versions
KR102060308B1 (ko
Inventor
프레데릭 퍼너
Original Assignee
휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. filed Critical 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피.
Publication of KR20150105953A publication Critical patent/KR20150105953A/ko
Application granted granted Critical
Publication of KR102060308B1 publication Critical patent/KR102060308B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

비휘발성 메모리 어레이 로직을 구현하는 방법은 크로스포인트 메모리 어레이를 제 1 구성으로 구성하는 단계와 제 1 구성의 크로스포인트 어레이에 입력 전압을 인가하여 셋업 전압을 생성하는 단계를 포함한다. 크로스포인트 어레이는 제 2 구성으로 구성되고 제 2 구성의 크로스포인트 어레이에 입력 전압이 인가되어 감지 전압을 생성한다. 셋업 전압 및 감지 전압은 비교되어 크로스포인트 어레이에 저장된 데이터에 대한 로직 연산을 수행한다. 비휘발성 메모리 어레이 로직을 수행하기 위한 시스템이 또한 제공된다.

Description

비휘발성 메모리 어레이 로직{NONVOLATILE MEMORY ARRAY LOGIC}
비휘발성 메모리 어레이는 디지털 데이터를 저장하는데 사용될 수 있다. 메모리 어레이에 연결된 감지 회로는 메모리 어레이 내에서 저항성 디바이스의 상태를 검출하고 통신 및 프로세싱을 위한 외부 회로에 이들 측정치를 송신한다. 디지털 데이터의 프로세싱은 다수의 로직 연산을 수행하는 것을 포함할 수 있다.
첨부 도면은 본원에서 설명된 원리의 다양한 예시들을 도시하며 본 명세서의 일부이다. 도시된 예시들은 단지 예시이며 청구항의 범위를 제한하지 않는다.
도 1은 본원에서 설명된 원리들 중 일례에 따라, 동적 감지 회로에 연결된 크로스포인트 어레이의 일부의 블록도이다.
도 2a 및 도 2b는 본원에서 설명된 원리들 중 일례에 따라, 두 상이한 구성의 비휘발성 메모리 어레이의 개략적인 전기 모델이다.
도 3은 본원에서 설명된 원리들 중 일례에 따라, 다양한 로직 타입 및 이들의 대응하는 진리표를 도시하는 차트이다.
도 4a는 본원에서 설명된 원리들 중 일례에 따라, 다양한 로직 연산을 생성하는 비휘발성 메모리 어레이 및 부착된 동적 감지 회로의 연산을 도시하는 차트이다.
도 4b는 본원에서 설명된 원리들 중 일례에 따라, 도 4a에서 설명된 로직 연산을 생성하기 위한 타이밍 차트이다.
도 5는 본원에서 설명된 원리들 중 일례에 따라, 비휘발성 메모리 어레이를 사용하는 로직 연산을 수행하기 위한 예시적인 방법을 도시하는 흐름도이다.
도면의 전반에서, 동일한 참조 부호는 유사하지만, 반드시 동일한 것은 아닌, 요소들을 지정한다.
데이터는 장기 보존을 위한 비휘발성 메모리에 저장될 수 있다. 통상적으로, 이 데이터는 사용을 위해 비휘발성 메모리로부터 휘발성 메모리로 전달된다. 휘발성 메모리의 데이터는 또한 프로세서에 의해 액세스되고 프로세싱될 수 있다. 프로세서는 불린(Boolean) 로직 연산을 포함하여 데이터에 대한 다양한 연산을 수행할 수 있다. 하지만, 하나의 메모리로부터 다른 메모리로의 데이터의 전달은 프로세서가 로직 연산을 복잡하게 만들고 추가적인 시간 및 에너지가 소요되게 한다.
본원에서 설명된 원리들은 비휘발성 메모리로부터 데이터 값을 전달하는 것 없이 데이터에 대한 기본 불린 연산을 수행하기 위한 시스템 및 방법에 관한 것이다. 일례에서, 동적 감지 증폭기를 갖는 저항성 비휘발성 랜덤 액세스 메모리(a resistive non-volatile random access memory;NVRAM) 어레이는 다양한 불린 로직 게이트(nAND, nNAND, nOR, nNOR, XOR, 및 XNOR)로서 기능하도록 만들어질 수 있다. 이 연산을 수행하기 위해, 로직 연산 기간은 두 섹션(시간 기간), 예컨대 셋업기간 및 감지기간으로 분할된다. NVRAM 및 동적 감지 증폭기는 원하는 불린 로직 연산을 구현하도록 셋업 기간 동안 구성된다. 예를 들어, 셋업은 NVRAM 어레이로부터 사전결정된 로우 기준을 선택하는 것 및 불린 로직 연산을 정의하도록 출력 래치 사전설정/재설정 값을 설정하는 것을 포함할 수 있다. 셋업 기간 이후에, 로직 연산 기간의 나머지 기간 동안 기준 로우는 디어서팅(de-asserted)되고 입력 데이터 비트를 포함하는 하나 이상의 로우가 선택된다("감지 기간"). "셋업 기간" 동안 생성된 불린 로직은 감지 기간 동안 입력 데이터에 적용되어 로직 출력 값을 생성한다. 로직 출력 값은 동적 감지 증폭기 내에서 래치에 남아있다. 따라서, 구성가능한 로직을 갖는 어레이는 비휘발성 메모리 및 어레이 로직 게이트로서 동시에 기능할 수 있다.
이는 기본 불린 로직 연산이 상이한 메모리로의 데이터의 판독/기록 없이 NVRAM 내의 데이터에 대해 수행되는 것을 가능하게 한다. 이들 로직 연산은 데이터를 검색, 비교 및 분석하는 것을 가능하게 한다. 데이터는 오프 어레이(off-array) 로직 회로로 이동되지 않기 때문에, 원하는 로직 연산은 매우 빠르게 수행될 수 있다.
다음의 설명에서, 설명의 목적을 위해, 당해 시스템 및 방법의 완전한 이해를 제공하기 위해 많은 특정 상세가 제시된다. 하지만, 당해 장치, 시스템 및 방법은 이들 특성 상세 없이 실시될 수 있음이 당업자에게 명백할 것이다. 명세서에서 "일례" 또는 유사한 언어에 대한 참조는 예시와 관련하여 설명된 특정 특징, 구조 또는 특성이 적어도 이 일례에 포함되는 것을 의미하지만, 반드시 다른 예시에 포함되는 것을 아니다.
도 1은 고속 동적 감지 회로(100)에 연결된 저항성 NVRAM 크로스바 어레이(105)의 일부의 블록도이다. 저항성 크로스바 어레이(105)는 수직 컬럼 라인 위를 가로지르는 다수의 수평 로우 라인을 갖는다. 하지만, 로우 라인과 컬럼 라인 사이의 방향각은 변할 수 있다. 각각의 로우 라인은 모든 컬럼 라인 위에 가로놓이고 교차점에서 각각의 컬럼 라인과 가깝게 접촉한다. 저항성 메모리 요소(예를 들어, HighR, LowR, a, b...n...x)는 각각의 교차점에서 로우 라인과 컬럼 라인 사이에 접합을 형성한다. 선택된 규약(convention)에 따라, 로직 "0" 비트 값을 나타내는 메모리 요소의 고저항 상태 및 로직 "1" 비트 값을 나타내는 저저항 상태 또는 그 반대를 사용하여 크로스바 어레이의 각각의 메모리 요소(크로스포인트 디바이스)에 데이터 값이 저장될 수 있다. 크로스포인트 디바이스에 저장된 비트 값은 멤리스터의 저항 상태를 판정함으로써 "판독" 또는 "감지"될 수 있다. 예를 들어, 크로스포인트 디바이스는 멤리스터, 저항성 랜덤 액세스 메모리(ReRAM), 전도성 브릿징 랜덤 액세스 메모리(CBRAM), 상변화 메모리(PRAM, PCRAM), 또는 다른 타입의 메모리가 될 수 있다. 예를 들어, 크로스포인트 디바이스는 (Sr(Zr)TiO3 또는 PCMO와 같은) 페로브스카이트(perovskites)에 기초한 저항성 메모리, (NiO 또는 TiO2와 같은) 전이 금속 산화물, (Ge2Sb2Te5 또는 AgInSbTe와 같은) 칼코겐화물(chalcogenides), (GeS, GeSe, 또는 Cu2S와 같은) 솔리드 스테이트 전해 물질(solid-state electrolyte material), (CuTCNQ와 같은) 유기 전하 전달 복합체(organic charge transfer complexes), (AlAlDCN과 같은) 유기 제공자 수용체 시스템(organic donor-acceptor systems), 및 다양한 다른 재료 및 분자 시스템이 될 수 있다.
특정 크로스포인트 디바이스를 해결하기 위해, 적합한 로우 및 컬럼 라인이 선택된다. 이상적으로, 선택된 로우 라인 및 선택된 컬럼(SC) 라인의 교차점에서 오직 크로스포인트 디바이스만이 측정치에 영향을 줄 것이다. 하지만, 다른 멤리스터를 통과하는 누설 경로를 포함하여, 저항 측정치를 불분명하게 할 수 있는 다수의 다른 요소들이 존재한다. 비록 오직 6개의 로우 라인 및 2개의 컬럼 라인만이 도시되었지만, 어레이는 수백 또는 수천개의 로우 및 컬럼 라인을 포함할 수 있다.
판독 또는 프로그래밍 전압이 특정 쌍의 로우 및 컬럼 라인에 인가될 때, 인가된 전류의 상당한 부분은 로우 라인과 컬럼 라인의 교차점에서 멤리스터를 통과한다. 임의의 로우는 단독으로 또는 임의의 다른 로우와 함께 선택될 수 있다. 예를 들어, 로우 a 및 b는 함께 선택될 수 있다.
상위 2개의 로우(Ref0 및 Ref1)는 기준 로우이다. 이들 로우의 프로그래밍가능한 레지스터는 특정 저항 값을 갖도록 사전프로그래밍된다. 예를 들어, 제 1 로우, Ref0는 고저항 상태 및 디지털 "0"을 나타내도록 프로그래밍되는 멤리스티브 디바이스를 포함할 수 있다. 제 2 로우, Ref1는 저저항 상태 및 디지털 "1"을 나타내도록 프로그래밍되는 멤리스티브 디바이스를 포함할 수 있다.
기준 로우 이외에, x 데이터 로우가 존재한다. 이들 로우는 로우 a, 로우 b...로우 n...및 로우 x로 표시된다. 로우 b, n, 및 x 사이의 점 배열은 도시되지 않은 추가 로우의 포함을 나타낸다. 예를 들어, x는 대략 10 내지 1000이 될 수 있다. 로직 연산 동안, 이들 x 로우의 임의의 조합이 선택될 수 있다.
컬럼이 또한 선택된다. 이 예시에서, 데이터버스("DB")는 선택된 컬럼("SC")에 연결된다. 선택되지 않은 컬럼은 "UCs"로 나타낸다. 로우와 선택된 컬럼의 교차점에서의 크로스포인트 디바이스가 도시되고 HighR, LowR, a, b, n, 및 x로서 표시된다.
도 1은 또한 동적 감지 증폭기(110) 및 설정-재설정(SR) 래치(120)를 포함하는 동적 감지 회로(100)를 도시한다. 동적 감지 회로는 메모리 어레이(105) 내에서 크로스포인트 디바이스의 상태를 측정하고 다양한 로직 연산을 구현하도록 구성된다. 동적 감지 증폭기(110)는 비교기(115) 및 고속 증폭기(125)를 포함한다. 일반적으로, 비교기(115)는 오프셋 에러를 감소시키고 저장 요소(117)에 기준("셋업") 전압을 저장하기 위해 오토제로잉(auto-zeros)한다. 저장 요소(117)는 기준 전압을 저장하는 것을 가능하게 하는 다양한 구성을 가질 수 있다. 예를 들어, 저장 요소는 기준 전압에 비례하는 전하를 보유한 캐패시터 및 캐패시터의 충전/방전을 위한 RC 시간 상수를 제어하는 하나 이상의 저항을 포함할 수 있다.
이 기준 전압은 어레이(105) 내에서 알려진 저항 기준 멤리스터 및 다른 기생 저항을 나타낸다. 비교기(115)는 또한 저장된 기준 전압을 감지된 전압과 비교한다. 예를 들어, 기준 전압은 저장 요소(117)의 캐패시터에서 유지될 수 있다. 어레이 구성이 스위칭되어 감지된 전압을 생성할 때, 비교기(115)의 하나의 입력은 어레이(105)에 직접 연결될 것이고 비교기(115)의 제 2 입력은 저장 요소(117)의 캐패시터에 직접 연결된다. 따라서, 짧은 시간 기간 동안, 비교기(115)는 비교를 위해 셋업 전압 및 감지 전압 모두를 수신한다. 저장 요소(117)에서 캐패시터가 방전함에 따라, 비교기(115)의 이 입력에 인가된 전압은 점차 감소할 것이다. 하지만, 비교기(115)에 의한 전압의 비교는 저장 요소(117)에서의 캐패시터(115)의 RC 시간 상수와 비교하여 상대적으로 빠르게 발생할 것이다. 따라서, 셋업 전압과 감지 전압 사이의 비교는 상대적으로 정확할 수 있다.
비교기(115)로부터의 출력은 증폭기(125)에 의해 수신된다. 일부 예시에서, 증폭기(125)는 AC 커플링 캐패시터를 포함한다. 캐패시터는 직류(DC)를 차단하지만 교류(AC)가 증폭기(125)를 통과하는 것을 가능하게 한다. 증폭기(125)는 세 입력, 예컨대 비교기(115)로부터의 입력, 사전설정 1 및 재설정 0을 포함한다. 증폭기(125)는 비교기(110)로부터의 AC 출력을 증폭하고 설정-재설정(SR) 래치(120)로 결과(Q)를 출력한다. SR 래치(120)는 샘플 및 홀드 아날로그 대 디지털 컨버터로서 사용된다. SR 래치(120)로의 입력(Q)이 사전결정된 임계치를 초과하면, SR 래치(120)는 출력 라인 Dout 상에서 높은 디지털 신호를 출력한다. SR 래치(120)의 입력이 임계치 미만이면, SR 래치(120)는 출력 라인 Dout 상에서 낮은 디지털 신호를 출력한다. 메모리 제어기는 프로세싱 및 통신을 위해 SR 래치(120)로부터 디지털 신호를 수신한다. 도 1에 도시된 시스템의 측정 및 동작에 영향을 주는 다수의 추가 컴포넌트 및 변수가 존재할 수 있다.
도 2a는 크로스 포인트 어레이의 셋업 구성을 설명하는 개략도이다. 이 구성에서, 컬럼 SC(도 1)가 선택되고 동적 감지 회로(100, 도 1)에 연결되었다. 기준 로우(Ref0 및 Ref1)가 또한 선택되었다. 감지 전압(Vs)은 선택되지 않은 로우에 인가되고 선택된 로우는 접지 전위에 연결된다. 이는 도 2a에 도시된 전압 분배기를 생성하고, 여기서 반선택된(half selected) 크로스포인트 디바이스의 임피던스는 RHS로 나타내고 선택된 크로스포인트 디바이스의 임피던스는 Rref로 도시된다. 일반적으로 용어 "반선택된"은 선택된 로우 라인 또는 선택된 컬럼 라인 중 하나에 연결된 크로스포인트 디바이스를 지칭하지만 선택된 로우 및 컬럼 라인 모두를 지칭하는 것은 아니다. 용어 "선택된" 크로스포인트 디바이스는 선택된 로우 및 선택된 컬럼 모두에 연결된 디바이스를 지칭한다. 오직 하나의 로우 및 하나의 컬럼만이 선택되는 곳에서, 오직 하나의 선택된 크로스포인트 디바이스만이 존재한다. 이 선택된 크로스포인트 디바이스는 선택된 로우와 선택된 컬럼 사이의 이들의 교차점에 개재된다. 예를 들어, 도 1을 참조하면, 컬럼 SC 및 로우 Ref0가 선택된다면, 선택된 크로스포인트는 HighR이고 반선택된 크로스포인트 디바이스는 x 및 LowR을 통과하는 크로스포인트 디바이스를 포함하여, 선택된 컬럼 SC 및 모든 선택되지 않은 로우에 연결된 모든 크로스포인트 디바이스이다. 다수의 로우 및 다수의 컬럼은 동시에 선택될 수 있어서, 모든 선택된 크로스포인트 디바이스의 조합인 Rref에 대한 값을 생성한다.
RHS의 값은 반선택된 디바이스에 저장된 데이터 값에 의존한다. 따라서, RHS는 고정된 값이 아니다. VSETUP은 RHS와 Rref 사이의 비율에 의존하는 감지 전압의 부분이 될 것이다.
도 2b는 크로스포인트 어레이의 제 2 구성을 설명하는 개략도이다. 이 구성에서, 동일한 컬럼 SC가 선택되지만 다수의 데이터 로우 a 내지 n가 선택된다. 전압 분배기의 출력은 동적 감지 증폭기(125, 도 1)의 비교기(115, 도 1)에 의해 수신되는, VSENSE이다. 동적 감지 증폭기(125, 도 1)는 VSETUP을 VSENSE와 비교한다. 크로스포인트 저항, 비교기, 및 증폭기 사이의 관계는 이하의 표 1에서 요약된다. Rpar은 병렬로 연결된 Ra, Rb,...Rn의 등가 저항이다.
Figure pct00001
도 3의 표는 위에서 설명된 시스템을 사용하여 데이터 값에 대해 수행될 수 있는 불린 로직 연산의 다양한 예시를 도시한다. 표의 제 1 컬럼은 불린 연산을 나열한다: AND, OR, NAND, NOR, XOR, 및 XNOR. 제 2 컬럼은 로직 연산에 대한 심볼을 도시하고 제 3 컬럼은 로직 연산에 대한 불린 대수 표현을 도시한다. 마지막 컬럼은 불린 로직 연산에 대한 진리표를 도시한다. 이 예시에서, 입력은 데이터 값 A 및 B이고 출력은 데이터 값 A 및 B에 적용되는 것으로서 로직 연산에 의존한다. 예를 들어, 도 1에 도시된 바와 같이 데이터 값 A는 크로스포인트 디바이스 a의 프로그래밍된 저항을 나타낼 수 있고 데이터 값 B는 크로스포인트 디바이스 b의 프로그래밍된 저항을 나타낼 수 있다. 고저항을 갖는 크로스포인트 디바이스는 디지털 0을 나타낼 수 있는 반면 저저항을 갖는 크로스포인트 디바이스는 디지털 1을 나타낸다.
로직 AND 연산에 대해, A 및 B 모두는 출력 1을 생성하도록 1이 되어야만 한다. 그렇지 않으면 출력은 0이다. 예를 들어, A=0이고 B=0이면, 로직 AND 연산의 출력은 0이다. A=0이고 B=1이면, 로직 AND 연산의 출력은 0이다. A=1이고 B=0이면, 로직 AND 연산의 출력은 0이다. 하지만, A=1이고 B=1이면, 로직 AND 연산의 출력은 1이다. 진리표는 다른 로직 연산의 대응하는 설명을 제공한다.
도 4a의 표는 다양한 로직 연산을 구현하는 크로스포인트 어레이 및 동적 감지 증폭기에 대한 구성 파라미터를 도시한다. 도 4a의 컬럼은 로직 함수, 셋업 로우 선택, 감지 로우 선택, 비교기의 출력, 사전설정/재설정 값, 및 데이터 래치에 대한 디지털 출력을 도시한다.
제 1 로직 함수는 nAND 함수이다. nAND 함수는 비교되는 n입력이 존재할 수 있다는 것을 나타낸다. 예를 들어, AND 연산자에 대한 입력으로서 동시에 선택되는 크로스포인트 어레이의 n 로우가 존재할 수 있다. 이 연산을 셋업하기 위해, 기준 로우 Ref1이 선택된다. 위에서 논의된 바와 같이, Ref1은 로직 값 1을 나타내는 저저항을 갖는다. 도 2a에 도시된 바와 같이, 셋업 전압 VSETUP은 동적 감지 회로에 대한 출력이고 저장 요소(117, 도 1)에 저장된다. 크로스포인트 어레이(105, 도 1)의 구성은 또한 연산될 데이터를 포함하는 원하는 n 로우를 선택하도록 변경된다. 예를 들어, n은 2가 될 수 있고 로우 a 및 b가 선택될 수 있다. 하지만, x 로우의 데이터의 임의의 조합이 선택될 수 있다. 모든 선택된 크로스포인트 디바이스가 저저항(디지털 값 1)을 갖는다면, 비교기(115, 도 1)은 신호를 출력하지 않을 것이다. 하지만, 임의의 n 크로스포인트 디바이스가 고저항 상태(디지털 값 0)에 있다면, 출력 비교기는 음의 펄스를 생성한다. 증폭기의 사전설정/재설정 값은 1로 설정된다. 증폭기(125, 도 1)에 의해 수신되는 음의 펄스가 없다면, 증폭기는 사전설정 값 1(Q=1)을 출력한다. 음의 펄스가 수신된다면, 증폭기는 0의 값(Q=0)을 출력한다. 이는 모든 선택된 크로스포인트 디바이스에 대한 로직 AND 연산을 구현한다.
나머지 로직 함수는 유사하게 구현된다. 원하는 로직 연산을 셋업하기 위해, 기준 로우가 선택되고 증폭기의 사전설정/재설정 값이 선택된다. 선택된 기준 로우를 갖는 셋업 구성의 사용은 적어도 두 기능을 제공한다. 먼저, 셋업 구성은 반선택된 디바이스의 영향이 감소되거나 제거되는 것을 가능하게 한다. 로직 연산은 선택된 디바이스 상에서 수행되지만, 반선택된 디바이스 상에서는 수행되지 않는다. 반선택된 디바이스의 저항은 원치않는 잡음을 나타낸다. 셋업 전압은, 후속 감지 측정이 수행될 때 반선택된 디바이스의 임의의 영향력을 없애기 위해 반선택된 저항(RHS)의 기준 측정을 제공한다. 이는 반선택된 디바이스에 의해 나타난 로직 연산의 가변 저항값이 교정되는 것을 가능하게 한다. 위에서 논의된 바와 같이, 반선택된 디바이스의 저항값은 선험적으로(a priori) 알려져 있지 않고 반선택된 디바이스가 신규 데이터 값으로 재프로그래밍됨에 따라 변화한다. 하지만, 반선택된 디바이스의 상태가 로직 연산 전반에서 일정하게 유지되기 때문에, 이들은 셋업 측정치 및 감지 측정치를 포함하는 차동 측정을 수행함으로써 교정될 수 있다.
셋업 구성의 제 2 기능은 데이터를 포함하는 크로스포인트 디바이스의 나중 측정된 상태가 비교될 수 있는 상태(디지털 1 또는 0)를 캡쳐하는 셋업 전압을 생성하는 것이다. 도 4a에 도시된 nAND 동작에서, 기준 값은 디지털 1이다.
컬럼 5에 도시된 것과 같은 사전설정/재설정 입력의 사용은 로직 연산의 극성을 반전시키는데 사용된다. 예를 들어, 사전설정/재설정 입력을 변경함으로써 nAND 연산은 n NAND 연산으로 변환될 수 있다. 유사하게, nOR은 nNOR로 변환될 수 있고 XOR은 XNOR 연산으로 변환될 수 있다.
도 4b는 로직 연산을 위한 타이밍 다이어그램을 도시한다. 다양한 연산이 크로스포인트 어레이에 대해 수행될 수 있다. 예를 들어, 판독, 기록 및 로직 연산이 존재할 수 있다. 로직 연산 기간은 두 별개의 서브기간을 포함한다 : 도 2a에 도시된 바와 같이 크로스포인트 어레이가 셋업 구성이고 VSETUP을 생성하는 셋업 서브기간, 및 도 2b에 도시된 바와 같이 크로스포인트 어레이가 감지 구성이고 VSENSE를 생성하는 후속 감지 서브기간.
도 5는 비휘발성 메모리 어레이에서 로직 연산을 구현하기 위한 예시적인 방법의 흐름도(500)이다. 방법은 제 1 구성에서 크로스포인트 어레이를 구성하는 단계(블록 505) 및 제 1 구성에서 크로스포인트 어레이에 입력 전압을 인가하여 셋업 전압을 생성하는 단계(블록 510)를 포함한다. 예를 들어, 도 2a에 도시된 바와 같이 제 1 구성은 전압 분배기를 생성하는 컬럼 및 기준 로우의 선택을 포함할 수 있다. 도 1에 도시된 바와 같이 셋업 전압은 동작 감지 증폭기의 저장 요소에 저장될 수 있다.
크로스포인트 어레이는 제 2 구성으로 구성되고(블록 515) 입력 전압은 제 2 구성의 크로스포인트 어레이에 인가되어 감지 전압을 생성한다(블록 520). 예를 들어, 도 2b에 도시된 바와 같이 제 2 구성은 전압 분배기를 생성하는 다수의 데이터 로우의 선택을 포함할 수 있다. 셋업 전압 및 감지 전압은 크로스포인트 어레이에 저장된 데이터에 대한 불린 로직 연산을 수행하도록 비교된다(블록 525). 제 1 구성에 인가된 입력 전압 및 제 2 구성에 인가된 입력 전압은 동일하거나 상이할 수 있다.
도 5는 비휘발성 메모리 어레이에 로직 연산을 구현하기 위한 방법의 오직 하나의 예시이다. 상술된 블록은 재배열, 조합, 삭제될 수 있고, 또는 신규 블록이 추가될 수 있다. 예를 들어, 불린 연산의 음성 버전이 요구되는 곳에서, 사전설정/재설정 값을 포함하는 비교기의 출력은 증폭기로 송신될 수 있다. 제 1 사전설정/재설정 값은 (AND 또는 OR 연산과 같은) 양의 불린 연산을 제공하도록 설정될 수 있는 반면 제 2 사전설정/재설정 값은 (NAND 또는 NOR 연산과 같은) 음의 불린 연산을 제공하도록 선택될 수 있다. 추가적으로, 증폭기의 출력은 디지털 데이터 래치로 송신될 수 있어서 외부 메모리 또는 프로세서에 의해 액세스가능하다.
저항성 비휘발성 크로스포인트 메모리 어레이에서 로직 연산을 구현하기 위한 방법의 일 구현예는 크로스포인트 어레이에서 기준 로우 및 컬럼을 선택함으로써 로직 불린 연산을 선택하는 단계와, 감지 회로에서 증폭기에 사전설정/재설정 값을 입력하고 입력 전압을 기준 로우에 인가하여 셋업 전압을 생성하는 단계를 포함한다. 이 셋업 전압은 감지 회로에 저장 요소에 저장된다. 로직 연산의 부분으로서, 크로스포인트 메모리 어레이가 재구성된다. 크로스포인트 메모리 어레이의 재구성은 크로스포인트 어레이에서 선택된 컬럼과 교차하는 데이터 로우를 선택하는 단계를 포함하되, 선택된 데이터 로우 및 선택된 컬럼의 교차점에서의 크로스포인트 디바이스는 불린 로직 연산에서 사용될 데이터 값을 저장한다. 입력 전압은 선택된 데이터 로우에 인가되어 감지 전압을 생성한다. 감지 전압은 비교기와 함께 셋업 전압과 비교된다. 비교기는 감지 전압이 셋업 전압과 상이하면 비교기로부터의 전압 펄스를 출력한다. 전압 펄스는 양 또는 음 중 하나가 될 수 있다. 증폭기는 비교기 출력을 수용하고 디지털 출력을 생성한다. 비교기에 의해 생성되는 전압 펄스가 없다면, 래치에 대한 디지털 출력은 사전설정/재설정 값이다. 전압 펄스가 비교기에 의해 생성된다면, 증폭기는 사전설정/재설정 값을 수정하고 수정된 사전설정/재설정 값을 래치로 출력한다.
이전 설명은 오직 예시를 위해 제시되었고 설명된 원리의 예시들을 설명한다. 이 설명은 완전한 것이 되거나 개시된 임의의 정확한 형태로 이들 원리를 제한하도록 의도되지 않는다. 위의 개시의 관점으로 많은 수정 및 변형이 가능하다.

Claims (15)

  1. 비휘발성 메모리 어레이 로직을 구현하는 방법으로서,
    크로스포인트 메모리 어레이를 제 1 구성으로 구성하는 단계와,
    상기 제 1 구성의 상기 크로스포인트 메모리 어레이에 입력 전압을 인가하여 셋업 전압(a setup voltage)을 생성하는 단계와,
    상기 크로스포인트 메모리 어레이를 제 2 구성으로 구성하는 단계와,
    상기 제 2 구성의 상기 크로스포인트 메모리 어레이에 상기 입력 전압을 인가하여 감지 전압(a sense voltage)을 생성하는 단계와,
    상기 셋업 전압과 상기 감지 전압을 비교하여 상기 크로스포인트 어레이에 저장된 데이터에 대해 로직 연산을 수행하는 단계를 포함하는
    비휘발성 메모리 어레이 로직 구현 방법.
  2. 제 1 항에 있어서,
    상기 로직 연산은 상기 데이터를 개별 메모리에 전달하지 않고 상기 크로스포인트 메모리 어레이에 저장된 데이터에 대해 수행되는 로직 연산인
    비휘발성 메모리 어레이 로직 구현 방법.
  3. 제 1 항에 있어서,
    상기 로직 연산은 불린 로직 연산(Boolean logic operations)인
    비휘발성 메모리 어레이 로직 구현 방법.
  4. 제 1 항에 있어서,
    상기 제 1 구성 및 상기 제 2 구성은 수행되는 상기 로직 연산의 타입을 결정하는
    비휘발성 메모리 어레이 로직 구현 방법.
  5. 제 1 항에 있어서,
    상기 크로스포인트 어레이를 제 1 구성으로 구성하는 단계는 기준 로우 및 선택된 컬럼을 선택하는 단계를 포함하고, 상기 기준 로우에 연결된 모든 크로스포인트 디바이스는 동일한 저항 상태를 갖는
    비휘발성 메모리 어레이 로직 구현 방법.
  6. 제 1 항에 있어서,
    상기 셋업 전압과 상기 감지 전압을 비교하는 단계는 상기 셋업 전압 및 상기 감지 전압을 비교기(a comparator)로 출력하는 단계를 포함하는
    비휘발성 메모리 어레이 로직 구현 방법.
  7. 제 6 항에 있어서,
    상기 비교기는 상기 셋업 전압과 상기 감지 전압이 실질적으로 등가가 아니면 전압 펄스를 출력하는
    비휘발성 메모리 어레이 로직 구현 방법.
  8. 제 6 항에 있어서,
    상기 비교기의 출력을 증폭기에 수용하는 단계와,
    상기 증폭기에 대해 사전설정(preset)/재설정(reset) 값을 설정하는 단계와,
    상기 비교기의 출력에 따라 상기 사전설정/재설정 값을 수정함으로써 상기 증폭기에서 디지털 값을 생성하는 단계와,
    상기 디지털 값을 래치(a latch)로 출력하는 단계를 포함하는
    비휘발성 메모리 어레이 로직 구현 방법.
  9. 제 1 항에 있어서,
    상기 크로스포인트 메모리 어레이의 구성은 상기 로직 연산의 계산 중에 상기 제 1 구성으로부터 상기 제 2 구성으로 스위칭되는
    비휘발성 메모리 어레이 로직 구현 방법.
  10. 저항성 비휘발성 크로스포인트 메모리 어레이(a resistive nonvolatile crosspoint memory array)에서 불린 로직 연산을 구현하는 방법으로서,
    상기 크로스포인트 메모리 어레이에서 기준 로우(a reference row) 및 컬럼(a column)을 선택함으로써 상기 불린 로직 연산을 선택하고 사전설정/재설정 값을 감지 회로의 증폭기에 입력하는 단계와,
    상기 기준 로우에 입력 전압을 인가하여 셋업 전압을 생성하는 단계와,
    상기 감지 회로의 저장 요소에 상기 셋업 전압을 저장하는 단계와,
    상기 크로스포인트 메모리 어레이의 상기 선택된 컬럼과 교차하는 데이터 로우를 선택하는 단계―상기 선택된 데이터 로우와 상기 선택된 컬럼의 교차점에서의 크로스포인트 디바이스는 상기 불린 로직 연산에 의해 연산될 데이터 값을 저장함―와,
    상기 입력 전압을 상기 선택된 데이터 로우에 인가하여 감지 전압을 생성하는 단계와,
    비교기를 사용하여 상기 감지 전압을 상기 셋업 전압과 비교하는 단계와,
    상기 감지 전압이 상기 셋업 전압과 상이하면 상기 비교기로부터의 전압 펄스를 출력하는 단계와,
    생성된 전압 펄스가 없으면, 상기 증폭기로부터 래치로 상기 사전설정/재설정 값을 출력하는 단계와,
    전압 펄스가 생성된다면, 상기 전압 펄스를 상기 증폭기에 수용하고, 상기 사전설정/재설정 값을 수정하여, 상기 수정된 사전설정/재설정 값을 상기 래치로 출력하는 단계를 포함하는
    불린 로직 연산 구현 방법.
  11. 적어도 하나의 기준 로우 및 데이터 로우를 포함하는 저항성 비휘발성 메모리 어레이와,
    동적 감지 증폭기 및 데이터 래치를 포함하는 동적 감지 회로를 포함하되,
    상기 저항성 비휘발성 메모리 어레이 및 상기 동적 감지 회로는 외부 로직 게이트의 사용 없이 상기 저항성 비휘발성 메모리 어레이 내에 저장된 데이터에 대해 불린 로직 함수를 실행하도록 구성되는
    시스템.
  12. 제 11 항에 있어서,
    상기 동적 감지 회로는 상기 불린 로직 함수의 실행 중에 상기 저항성 비휘발성 메모리 어레이의 데이터에 직접 액세스하는
    시스템.
  13. 제 11 항에 있어서,
    상기 저항성 비휘발성 메모리 어레이는,
    제 1 기준 로우 및 선택된 컬럼이 제 1 전압 분배기를 생성하는 제 1 구성과,
    적어도 하나의 데이터 로우 및 상기 선택된 컬럼이 제 2 전압 분배기를 생성하는 제 2 구성을 포함하는
    시스템.
  14. 제 13 항에 있어서,
    상기 동적 감지 증폭기는,
    상기 제 1 전압 분배기에 의해 출력되는 셋업 전압을 저장하는 저장 요소와,
    상기 제 2 전압 분배기에 의해 출력되는 감지 전압을 수용하고 상기 감지 전압을 상기 셋업 전압과 비교하여 비교기 출력을 생성하는 비교기와,
    상기 비교기 출력을 수용하고 사전설정/재설정 값을 상기 비교기 출력으로 수정하여 상기 불린 로직 함수의 디지털 결과를 생성하는 증폭기를 포함하는
    시스템.
  15. 제 11 항에 있어서,
    상기 적어도 하나의 기준 로우는,
    복수의 크로스포인트 디바이스에 연결된 제 1 기준 로우―상기 크로스포인트 디바이스의 각각은 고저항 상태(a high resistance state)를 포함함―와,
    복수의 크로스포인트 디바이스에 연결된 제 2 기준 로우―상기 크로스포인트 디바이스의 각각은 저저항 상태(a low resistance state)를 포함함―를 포함하는
    시스템.
KR1020157017338A 2013-01-14 2013-01-14 비휘발성 메모리 어레이 로직 KR102060308B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/021456 WO2014109771A1 (en) 2013-01-14 2013-01-14 Nonvolatile memory array logic

Publications (2)

Publication Number Publication Date
KR20150105953A true KR20150105953A (ko) 2015-09-18
KR102060308B1 KR102060308B1 (ko) 2019-12-30

Family

ID=51167272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157017338A KR102060308B1 (ko) 2013-01-14 2013-01-14 비휘발성 메모리 어레이 로직

Country Status (5)

Country Link
US (1) US9846644B2 (ko)
EP (1) EP2943959B1 (ko)
KR (1) KR102060308B1 (ko)
CN (1) CN104756193B (ko)
WO (1) WO2014109771A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9158667B2 (en) 2013-03-04 2015-10-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US8971124B1 (en) 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9711206B2 (en) 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9947405B2 (en) 2014-11-18 2018-04-17 Hewlett Packard Enterprise Development Lp Memristive dot product engine with a nulling amplifier
DE102015003427B3 (de) 2015-03-17 2016-07-07 Günther Zimmer Aktivator einer kombinierten Beschleunigungs- und Verzögerungsvorrichtung und Schiebetüranordnung
WO2016194332A1 (ja) * 2015-05-29 2016-12-08 日本電気株式会社 プログラマブル論理集積回路、設計支援システム及びコンフィグレーション方法
WO2017124237A1 (zh) * 2016-01-18 2017-07-27 华为技术有限公司 内存设备及基于多层rram交叉阵列的数据处理方法
CN106158017B (zh) * 2016-06-20 2019-05-17 北京大学 阻变运算存储设备
KR20190007642A (ko) * 2017-07-13 2019-01-23 에스케이하이닉스 주식회사 다수의 시냅스 블록들을 갖는 뉴로모픽 소자
US10706923B2 (en) * 2017-09-08 2020-07-07 Arizona Board Of Regents On Behalf Of Arizona State University Resistive random-access memory for exclusive NOR (XNOR) neural networks
US11189345B2 (en) 2018-01-22 2021-11-30 Institute of Microelectronics, Chinese Academy of Sciences Method for implementing logic calculation based on a crossbar array structure of resistive switching device
CN111406282B (zh) * 2018-04-23 2022-06-07 华为技术有限公司 一种用于存储设备的存储器控制电路
CN110838312B (zh) * 2018-08-17 2023-03-24 华邦电子股份有限公司 用于电力损耗恢复的电路及使用此电路的装置与其方法
JP6818116B1 (ja) * 2019-11-22 2021-01-20 ウィンボンド エレクトロニクス コーポレーション クロスバーアレイを用いた電子装置およびデータ処理方法
US20210166110A1 (en) * 2019-12-03 2021-06-03 Anaflash Inc. Serialized neural network computing unit
CN113380298A (zh) * 2021-05-07 2021-09-10 中国科学院上海微系统与信息技术研究所 一种非易失布尔逻辑两位乘法器及运算方法
CN113437216B (zh) * 2021-07-06 2023-04-07 武汉理工大学 一种基于电子-离子混合导体的忆阻器及其制备方法
US11972799B2 (en) 2022-03-01 2024-04-30 Winbond Electronics Corp. Filament forming method for resistive memory unit
CN117669450A (zh) * 2023-12-04 2024-03-08 广东工业大学 一种模拟多级阻态忆阻器的等效电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452856B1 (en) 1999-02-26 2002-09-17 Micron Technology, Inc. DRAM technology compatible processor/memory chips
US7471103B2 (en) 2006-12-06 2008-12-30 International Business Machines Corporation Method for implementing complex logic within a memory array
US7382647B1 (en) * 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
JP2008217844A (ja) * 2007-02-28 2008-09-18 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
US7583554B2 (en) 2007-03-02 2009-09-01 Freescale Semiconductor, Inc. Integrated circuit fuse array
JP5196965B2 (ja) * 2007-11-12 2013-05-15 株式会社東芝 不揮発性半導体記憶装置
US7660152B2 (en) * 2008-04-30 2010-02-09 International Business Machines Corporation Method and apparatus for implementing self-referencing read operation for PCRAM devices
EP2151827B1 (en) * 2008-08-07 2012-02-01 Sony Corporation Electronic device for a reconfigurable logic circuit
WO2011119158A1 (en) 2010-03-25 2011-09-29 Hewlett-Packard Development Company, L.P. Systems and methods for row-wire voltage-loss compensation in crossbar arrays
US8565004B2 (en) 2010-06-29 2013-10-22 Panasonic Corporation Nonvolatile memory device and method for programming the same
WO2012067667A1 (en) * 2010-11-19 2012-05-24 Hewlett-Packard Development Company, L.P. Circuit and method for reading a resistive switching device in an array
US8553481B2 (en) 2010-11-29 2013-10-08 Apple Inc. Sense amplifier latch with integrated test data multiplexer
MX2013007318A (es) 2010-12-21 2013-07-22 Dow Global Technologies Llc Formulaciones del poliol para curacion incrementada de revestimiento a temperaturas frias de espumas rigidas de poliuretano.

Also Published As

Publication number Publication date
EP2943959A4 (en) 2017-01-04
EP2943959A1 (en) 2015-11-18
CN104756193A (zh) 2015-07-01
KR102060308B1 (ko) 2019-12-30
US9846644B2 (en) 2017-12-19
US20150356006A1 (en) 2015-12-10
CN104756193B (zh) 2018-11-06
EP2943959B1 (en) 2018-08-15
WO2014109771A1 (en) 2014-07-17

Similar Documents

Publication Publication Date Title
KR102060308B1 (ko) 비휘발성 메모리 어레이 로직
CN110036444B (zh) 自适应存储器单元写入条件
US8861258B2 (en) Set/reset algorithm which detects and repairs weak cells in resistive-switching memory device
US8934292B2 (en) Balanced method for programming multi-layer cell memories
US8159858B2 (en) Signal margin improvement for read operations in a cross-point memory array
US9633728B2 (en) Memory systems and memory programming methods
US9799398B2 (en) Memory cell verification circuits, memory cell sense circuits and memory cell verification methods
KR20130021199A (ko) 비휘발성 메모리 소자 및 그 구동 방법
US10311955B2 (en) Resistive memory transition monitoring
JP2016522956A (ja) 抵抗可変メモリセンシング
US20220262435A1 (en) Storage and Computing Unit and Chip
CN113764028B (zh) 一种ReRAM阻变存储器阵列测试系统
CN106653079A (zh) 电阻式存储器装置及其写入方法
US10943649B2 (en) Apparatus and method for controlling gradual conductance change in synaptic element
CN106448727A (zh) 电阻式存储器装置及其读取方法
CN113646842A (zh) 用于读取包含两端子开关材料的交叉点型存储阵列的方法
KR20170108619A (ko) 저항 메모리 읽기 회로 및 구동방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant