KR20150099784A - 성막 방법, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 조명 장치 - Google Patents

성막 방법, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 조명 장치 Download PDF

Info

Publication number
KR20150099784A
KR20150099784A KR1020157019176A KR20157019176A KR20150099784A KR 20150099784 A KR20150099784 A KR 20150099784A KR 1020157019176 A KR1020157019176 A KR 1020157019176A KR 20157019176 A KR20157019176 A KR 20157019176A KR 20150099784 A KR20150099784 A KR 20150099784A
Authority
KR
South Korea
Prior art keywords
buffer layer
film
substrate
sapphire substrate
layer
Prior art date
Application number
KR1020157019176A
Other languages
English (en)
Other versions
KR101799330B1 (ko
Inventor
요시아키 다이고
Original Assignee
캐논 아네르바 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 아네르바 가부시키가이샤 filed Critical 캐논 아네르바 가부시키가이샤
Publication of KR20150099784A publication Critical patent/KR20150099784A/ko
Application granted granted Critical
Publication of KR101799330B1 publication Critical patent/KR101799330B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0617—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/203—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using physical deposition, e.g. vacuum deposition, sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

본 발명은, 극히 결정성이 우수한 하지층을 2㎛ 정도의 얇은 막 두께로 실현함으로써, 높은 생산성을 갖는 성막 기술을 제공하는 것을 목적으로 한다. 본 발명의 일 실시형태는, 기판 홀더에 유지된 사파이어 기판 상에 스퍼터링에 의하여 버퍼층을 형성하는 공정을 갖는 성막 방법에 관한 것이다. 버퍼층은, AlxGa1 - xN(단, 0≤x≤1)에, C, Si, Ge, Mg, Zn, Mn, 및 Cr로 구성되는 군에서 선택된 적어도 하나의 물질이 첨가되어 마련된 우르츠광 구조를 갖는 에피택셜막을 구비한다.

Description

성막 방법, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 조명 장치{FILM FORMATION METHOD, METHOD FOR MANUFACTURING SEMICONDUCTOR LIGHT-EMITTING ELEMENT, SEMICONDUCTOR LIGHT-EMITTING ELEMENT, AND LIGHTING APPARATUS}
본 발명은 성막 방법, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 및 조명 장치에 관한 것이다.
Ⅲ족 질화물 반도체 박막의 에피택셜(epitaxial) 성장에는, 높은 생산성의 달성을 이유로 유기 금속 화합물 화학 기상 성장(MOCVD)법이 이용되고 있다. 또한, MOCVD법에 의하여 성장한 Ⅲ족 질화물 반도체 박막은, 종래 109㎝-2대 후반에서 1010㎝-2대에 걸친 관통 전위(轉位) 밀도를 갖는 저품질인 것이 주로 많았지만, 최근의 기술 개발의 진전에 의하여 고품질인 단결정막으로서 얻어지게 되어 왔다. 예를 들면, 현재 시판되고 있는 청색 LED에 있어서, 평탄한 표면을 갖는 사파이어 기판 상에 Ⅲ족 질화물 반도체 박막을 5 내지 10㎛ 정도의 두께로 하여 결정 성장시켰을 경우에는 1×109㎝-2 정도까지 관통 전위 밀도를 저감시키는 것에 성공해 있다. 다른 화합물 반도체 디바이스에 비하면 이 관통 전위 밀도는 매우 높은 값이다. 그렇지만, 이 값은, 평탄한 표면을 갖는 사파이어 기판 상에 형성한 청색 LED에서 이용되는 Ⅲ족 질화물 반도체 박막으로서는 양호한 결정성을 나타낸다.
이후의 가일층의 디바이스 특성의 향상을 고려했을 경우, Ⅲ족 질화물 반도체 박막으로서는 5×108㎝-2 정도의 관통 전위 밀도가 얻어지는 것이 바람직하며, 1×108㎝-2 정도의 관통 전위 밀도인 것이 보다 더 바람직하다. 그러나, 평탄한 표면을 갖는 사파이어 기판 상에서는 5×108㎝-2 정도까지 관통 전위 밀도를 낮추는 것은 어려우며, 1×108㎝-2 정도까지 낮추는 것은 보다 더 어렵다. 이 때문에, 표면에 요철이 있는 사파이어 기판이나 탄화규소 기판을 이용함으로써, 관통 전위 밀도를 저감시키는 것 접근법이 검토되고 있다. 단, 이러한 기판을 이용하면 기판의 비용이 높아진다는 문제가 있다.
한편, 사파이어 기판 상에 스퍼터링법에 의해 성막한 AlN막으로 이루어지는 버퍼층을 형성하고, 그 위에 MOCVD법에 의하여 Ⅲ족 질화물 반도체로 이루어지는 하지층(foundation layer)을 형성함으로써 고품질인 Ⅲ족 질화물 반도체 박막을 얻는 방법이 검토되고 있다(예를 들면, 특허문헌 1). 특허문헌 1에는, AlN막으로 이루어지는 버퍼층에 1% 미만의 산소가 함유됨으로써 사파이어 기판과 버퍼층 사이의 격자 정합성이 향상되고, 버퍼층의 배향성이 향상됨으로써 버퍼층 위에 형성하는 Ⅲ족 질화물 반도체 박막의 결정성이 향상되는 것이 기재되어 있다. 또한, 특허문헌 1에는, 1% 미만의 산소가 함유된 AlN막으로 이루어지는 버퍼층 상에 결정성이 양호한 하지층(특허문헌 1에서는 Ga을 함유하는 Ⅲ족 질화물 반도체)을 형성하기 위하여, 당해 하지층의 막 두께를 0.1 내지 8㎛의 범위로 하는 것이 바람직하며, 생산성의 관점에서는 0.1 내지 2㎛의 범위로 하는 것이 바람직한 것으로 기재되어 있다.
일본국 특개2011-82570호 공보
특허문헌 1에 따르면, 1% 미만의 산소가 함유된 AlN막으로 이루어지는 버퍼층 상에 Ⅲ족 질화물 반도체 박막으로 이루어지는 당해 하지층을 형성하고, 하지층의 막 두께를 0.1 내지 8㎛의 범위로 함으로써 결정성이 양호한 하지층을 얻을 수 있는 것으로 기재되어 있다. 그러나, 당해 하지층의 막 두께가 0.1 내지 8㎛인 범위에 있어서의 당해 하지층의 결정성과 막 두께의 관계에 대해서는 하등 개시되어 있지 않다.
본 발명자들이 행한 특허문헌 1에 기재된 발명의 확인 실험에 따르면, 막 두께가 5㎛ 이상인 하지층에 있어서 극히 결정성이 양호해진다. 이것은, 사파이어와 버퍼층, 또는 버퍼층과 하지층의 계면에서 발생하는 전위가, 하지층의 막 두께를 두껍게 함으로써 성장 도중에서 휘어져, 하지층의 표면에 전파되는 관통 전위 밀도가 저감된 결과이다.
한편, 특허문헌 1에 따르면, 1% 미만의 산소가 함유된 AlN막으로 이루어지는 버퍼층 상에 Ⅲ족 질화물 반도체 박막으로 이루어지는 당해 하지층을 형성하고, 하지층의 막 두께를 0.1 내지 2㎛의 범위로 함으로써 높은 생산성을 얻을 수 있다. 전술한 바와 같이, 본 발명자들이 행한 특허문헌 1에 기재된 발명의 확인 실험에 따르면, 막 두께를 2㎛로 한 하지층에서는 관통 전위 밀도는 1×109㎝-2 정도로 결정성은 양호하다. 그러나, 하지층을 5㎛ 이상으로 함으로써, 관통 전위 밀도는 5.0×108㎝-2 정도이거나 그 이하로 되어 결정성이 더 우수한 Ⅲ족 질화물 반도체 박막을 얻을 수 있다. 즉, 특허문헌 1에 개시된 기술을 이용해서, 5.0×108㎝-2 정도이거나 그 이하로 되는 극히 결정성이 우수한 하지층을 얻기 위해서는, 그 막 두께를 5㎛ 이상으로 할 필요가 있다. 따라서, 하지층의 성막에 요하는 시간이 길어져 생산성이 크게 손상된다는 문제가 있다.
또한, 특허문헌 1에 기재된 기술은 다음의 트레이드오프의 관계를 갖는다. 중요한 점은, AlN/사파이어 계면에서의 격자 부정합률을 저감시킬 수 있는 반면, GaN층(Ⅲ족 질화물 반도체 박막으로 이루어지는 하지층)과 AlN막(버퍼층)의 격자 부정합률은 증가한다는 것이다. 이 때문에, 특허문헌 1에 기재된 기술에 따르면, 당해 버퍼층의 배향의 흐트러짐에 기인하는 하지층의 전위에 대해서는 억제하는 것이 가능하지만, GaN/AlN 계면의 격자 부정합에 의해 발생하는 전위를 억제하는 것은 곤란하다. GaN/AlN 계면의 격자 부정합에 의해 발생하는 전위를 해소하기 위해서는, 전술한 바와 같이 하지층의 막 두께를 예를 들면 5㎛ 이상으로 두껍게 할 필요가 있다. 즉, 특허문헌 1에 기재된 기술만으로는, Ⅲ족 질화물 반도체 박막으로 이루어지는 하지층을 2㎛ 정도로 얇게 하며, 동시에 당해 하지층의 관통 전위 밀도를 양호하게 유지하는 것이 곤란해진다.
본 발명은, 상기 과제를 감안하여 이루어진 것으로서, 그 목적으로 하는 바는, 극히 결정성이 우수한 하지층을 2㎛ 정도의 얇은 막 두께에 의해 실현함으로써 높은 생산성을 갖는 성막 기술을 제공하는 것에 있다. 본 발명의 다른 목적은, 관통 전위 밀도가 양호한 하지층을 형성할 수 있는 성막 기술을 제공하는 것이다.
본 발명자들은, 예의 연구한 결과, 사파이어 기판 상에 형성하는 AlxGa1 -xN(단, 0≤x≤1)을 주상(主相)으로 하는 버퍼층에 C 등을 첨가함으로써, 버퍼층 상에 형성되는 하지층의 결정성을 양호하게 할 수 있음을 알아내어 이하의 본 발명을 완성시켰다.
본 발명의 일 태양은, 성막 방법으로서, 버퍼층을, 기판 홀더에 유지된 사파이어 기판 상에, 스퍼터링법에 의하여 형성하는 공정을 갖는다. 여기에서, 버퍼층은 AlxGa1 - xN(단, 0≤x≤1)에, C, Si, Ge, Mg, Zn, Mn, 및 Cr로 구성되는 군에서 선택된 적어도 하나의 물질이 첨가되어 마련된 우르츠광(Wurtzite) 구조를 갖는 에피택셜막을 구비한다.
전술한 성막 방법에 의해 형성된 버퍼층 상에 Ⅲ족 질화물 반도체 박막을 구비하는 하지층을 형성함으로써, 특허문헌 1에 기재된 기술을 이용하여 성막한 두께 5㎛ 이상의 당해 하지층과 동등한 결정성을 갖는 하지층을 얻는 것이 가능하다. 즉 당해 두께 2㎛ 정도의 당해 하지층의 결정성을 양호하게 유지하는 것이 가능해진다. 그 때문에, 높은 생산성으로 고품질인 Ⅲ족 질화물 반도체 박막을 얻을 수 있다.
전술한 성막 방법에 있어서는, 상기 기판 홀더는, 상기 사파이어 기판을 원하는 온도로 가열 가능한 히터를 구비하고 있고, 상기 버퍼층은, 상기 사파이어 기판이 상기 기판 홀더의 기판 대향면과 소정 거리만큼 이간해서 유지된 상태에서, 상기 사파이어 기판 상에 형성되면 보다 바람직하다.
또한, 본 발명의 다른 태양은, 반도체 발광 소자의 제조 방법으로서, 사파이어 기판 상에 우르츠광 구조를 갖는 에피택셜막을 구비하는 버퍼층을 스퍼터링에 의하여 형성하는 공정과, 상기 버퍼층 상에 하지층을 형성하는 공정과, 상기 하지층 상에 발광층을 형성하는 공정을 갖는다. 여기에서, 상기 버퍼층은 전술한 성막 방법에 의하여 형성된다.
본 발명에 따르면, 극히 결정성이 우수한 하지층을 예를 들면 5㎛ 미만, 또는 2㎛ 정도의 얇은 막 두께로 실현할 수 있다. 따라서, 하지층의 성막에 요하는 시간을 저감시켜 높은 생산성을 갖는 기술을 제공할 수 있다. 또한, 본 발명에 따르면, 관통 전위 밀도가 양호한 하지층을 형성할 수 있는 기술을 제공할 수 있다.
도 1은 본 발명에 따른 버퍼층의 성막에 이용한 스퍼터링 장치의 개략 구성도.
도 2a는 본 발명에 따른 버퍼층에 있어서의 틸트의 모자이크 벌어짐을 설명하는 개념도.
도 2b는 본 발명에 따른 버퍼층에 있어서의 트위스트의 모자이크 벌어짐을 설명하는 개념도.
도 3a는 본 발명에 따른 버퍼층에 있어서의 +c 극성을 설명하는 개념도.
도 3b는 본 발명에 따른 버퍼층에 있어서의 -c 극성을 설명하는 개념도.
이하에 도면을 참조하여 본 발명을 설명한다. 또, 이하에 설명하는 부재, 배치 등은 발명을 구체화한 일례일뿐이며, 이에 따라 본 발명을 한정하는 것은 아니다. 본 발명의 취지에 따라 각종 개변할 수 있는 것은 물론이다.
도 1은 본 발명의 일 실시형태에 따른 버퍼층의 성막에 이용한 스퍼터링 장치(S)의 개략 구성도이다. 여기에서, 부호 101은 진공 용기, 102는 챔버 쉴드, 103은 스퍼터링 캐소드, 104는 스퍼터링 타깃, 105는 타깃 쉴드, 106은 마그네틱 유닛, 107은 스퍼터링 전원, 108은 기판 홀더, 109는 히터, 110은 리플렉터, 111은 기판 재치(載置) 기구, 112는 사파이어 기판, 113은 프로세스 가스 공급 유닛, 114는 진공 배기 유닛이다.
진공 용기(101)는, Al 합금 또는 SUS 등의 금속 부재로 구성된다. 진공 용기(101)의 내부는 진공 배기 유닛(114)에 의하여 고진공으로 유지될 수 있다. 챔버 쉴드(102)는, 진공 용기(101)에의 막의 부착을 억제할 수 있는 부재이며, SUS나 니켈 합금 등의 비교적 고온에 견딜 수 있는 금속 부재에 의하여 구성되어 있다. 스퍼터링 캐소드(103)는 진공 용기(101)와 전기적으로 절연되며, 스퍼터링 전원(107)으로부터 투입되는 전력을 스퍼터링 타깃(104)에 공급하는 역할을 수행하고 있다. 스퍼터링 타깃(104)은 스퍼터링 캐소드(103)에 도시하지 않은 본딩 플레이트를 개재해서 부착된다. 스퍼터링 타깃(104)은, Al 금속 또는 AlGa 합금에 C, Si, Ge, Mg, Zn, Mn, 및 Cr 중 적어도 1종류의 원소를 5at% 이하의 농도로 균일하게 분산시킨 것이다.
타깃 쉴드(105)는 Al 합금 및 SUS 등의 금속 부재로 구성되어 있다. 마그네틱 유닛(106)은 스퍼터링 캐소드(103) 내부에 내장되며, 타깃(104) 표면에 자장을 발생시킴으로써 마그네트론 스퍼터링을 실현한다. 스퍼터링 전원(107)은 스퍼터링 캐소드(103)에 전력을 공급하여 플라스마를 생성하여, 스퍼터링 현상을 일으킨다. 여기에서, 스퍼터링 전원(107)으로서는, 13.56㎒의 고주파(RF) 전원이 바람직하게 이용된다. 한편, 전원으로서, 13.56㎒의 RF 전원과 직류(DC) 전원을 조합해서 RF 전력에 DC 전력을 중첩시키는 방식으로 해도 되며, 또는 13.56㎒의 RF전력을 보다 저주파수의 펄스 형상으로 변환하여 공급할 수 있는 전원으로 해도 된다. 또한, 60㎒나 다른 주파수의 전원을 이용하는 것도 가능하다. 기판 홀더(108)는 히터(109), 리플렉터(110), 기판 재치 기구(111)로 구성된다. 히터(109)는 기판을 원하는 온도로 효율적으로 가열 가능한 파이롤리틱 그라파이트(PG : Pyrolytic Graphite), 또는 PG에 파이롤리틱 보론 나이트라이드(PBN : Pyrolytic Boron Nitride)를 코팅한 것이 바람직하게 이용된다.
여기에서, PG는 히터 전극으로서의 기능을 가지며, 직류 또는 교류의 전류를 PG로 이루어지는 히터 전극에 흘려보냄으로써, 발열체로서의 기능을 수행한다. 리플렉터(110)는 몰리브덴이나 PBN 등으로 구성되며 히터(109)를 효율적으로 가열하기 위하여 이용된다. 기판 재치 기구(111)는 석영 등의 절연 부재로 구성되며 사파이어 기판(112)을 외주부에서 유지하고 있다. 여기에서, 기판 재치 기구(111)는 사파이어 기판(112)을 기판 홀더(108)(히터(109))의 표면(P)(기판 대향면)으로부터 소정 거리만큼 이간해서 유지하고 있다. 이렇게 함으로써, +c 극성의 버퍼층이 얻어지기 쉬워진다. 사파이어 기판(112)은 표면이 c면((0001)면)인 것이 바람직하게 이용된다. 또는, 당해 사파이어 기판(112)으로서는 c축이 기판 법선 방향으로부터 기울어진 오프 기판을 이용해도 된다.
또, 사파이어 기판(112)이 소경(小徑) 기판인 경우, 석영 등의 절연물로 이루어지는 트레이에 기판을 얹어도 된다. 프로세스 가스 공급 유닛(113)은 도시하지 않은 매스 플로 컨트롤러와 도시하지 않은 프로세스 가스 공급원을 가지며, 희가스 및 질소 함유 가스를 진공 용기(101) 내에 소정 유량으로 도입한다. 여기에서, 희가스로서는 Ar, 질소 함유 가스로서는 N2가 바람직하게 이용된다. 진공 배기 유닛(114)은, 터보 분자 펌프(TMP)나 크라이오 펌프(cryopump) 등의 주배기 펌프와, 드라이 펌프 등의 러핑 펌프(보조 펌프)를 갖는다. 이 진공 펌프들에 의하여 진공 용기(101) 내를 진공 배기할 수 있다.
본 실시형태에 따른 버퍼층의 성막 절차는 이하와 같다. 우선, 사파이어 기판(112)을 도시하지 않은 로드 로크 기구에 도입한다. 로드 로크 기구를 진공 상태로 배기하고 나서, 도시하지 않은 진공 반송 기구를 통하여 사파이어 기판(112)을 도 1에 나타내는 스퍼터링 장치(S)에 반송한다. 스퍼터링 장치(S)에 반송된 사파이어 기판(112)은 기판 재치 기구(111)에 설치된다. 그 후, 프로세스 가스 공급 유닛(113)을 이용하여 희가스 및 질소 함유 가스를 진공 용기(101)에 소정 유량으로 도입하고, 스퍼터링 타깃(104)에 전력을 공급함으로써 진공 용기(101) 내에 플라스마를 발생시킨다. 스퍼터링 타깃(104)에의 전력 공급은 스퍼터링 전원(107)으로부터 스퍼터링 캐소드(103)를 통하여 행한다.
발생한 플라스마 중의 양이온 성분 중 캐소드 시스(sheath) 내에 들어간 것은, 타깃(104)의 표면에 인가되어 있는 음의 전압에 의해 타깃(104)측으로 끌어당겨져, 타깃(104)을 때림으로써 스퍼터링 현상을 일으킨다. 이러한 스퍼터링 현상에 의하여 타깃으로부터 방출되는 타깃 구성 원소는, 기상(氣相) 중에 존재하는 활성인 질소와, 타깃 표면, 기상 중 또는 기판 표면에서 반응한다. 이에 따라, 본 실시형태에 따른 버퍼층이 형성된다. 여기에서, 히터(109) 내부, 또는 기판 재치 기구(111) 외주부에 도시하지 않은 RF 바이어스 전극을 배치하여, 본 실시형태에 따른 버퍼층을 성막하기 전에, 질소 함유 분위기에서 RF 바이어스 전극에 의하여 발생한 플라스마에 의해서 기판의 전처리를 행해도 된다.
이렇게 해서 사파이어 기판 상에 우르츠광(wurtzite) 구조를 갖는 에피택셜막으로서 형성된 버퍼층의 버퍼층과 사파이어 기판 사이의 계면 부근에서의 본 실시형태에 따른 버퍼층의 면 내 격자 상수는, 타깃으로 Al을 이용했을 경우, 공지 기술(예를 들면 특허문헌 1 참조)에 의하여 형성된 버퍼층과 큰 차가 보이지 않는다. 또한, 그들 버퍼층의 배향성에 대해서도 큰 차가 보이지 않는다. 즉, 본 실시형태에 따른 버퍼층의 격자 정합성에 관해서는 공지 기술의 버퍼층과 차가 없다. 그 결과로서, 그들간의 배향성에 대해서도 큰 차가 생기지 않을 것으로 생각된다. 또, 배향성의 상세한 설명에 대해서는 후술한다.
한편, 본 실시형태에 따른 버퍼층의 표면 근방에서의 면 내 격자 상수는 버퍼층과 사파이어 사이의 기판 계면 부근에서의 당해 버퍼층의 면 내 격자 상수에 비해서 커진다. 또한, 본 실시형태에 따른 버퍼층의 표면 근방에서의 면 내 격자 상수는 공지 기술의 버퍼층의 표면 근방에서의 면 내 격자 상수에 비해서도 크다. 또한, 본 실시형태에 따른 버퍼층에 있어서의 표면 근방에서의 +c 극성의 비율은 공지 기술의 버퍼층의 표면 근방에서의 +c 극성의 비율보다 많아진다.
즉, 본 실시형태에 따른 버퍼층은 버퍼층과 사파이어 사이의 계면에서부터 표면측에 걸쳐서 크게 격자 완화되어 있어 +c 극성의 비율도 많다. 한편, 공지 기술의 버퍼층에서는 상기 격자 완화가 작아 +c 극성의 비율도 적다. 게다가, 본 실시형태에 따른 버퍼층과 공지 기술의 버퍼층 사이에는 배향성에 거의 차가 보이지 않는다.
이렇게, 본 실시형태에 따른 버퍼층에 있어서, 버퍼층과 사파이어 사이의 계면에서부터 표면측에 걸친 격자 완화가 큰 것은 다음의 이유에 기인한 것으로 생각된다. 구체적으로, AlxGa1 - xN:C, AlxGa1 - xN:Si, AlxGa1 - xN:Ge, AlxGa1 - xN:Mg, AlxGa1 -xN:Zn, AlxGa1 - xN:Mn, 및 AlxGa1 - xN:Cr(기호 ":"는 좌측에 기재된 물질과 우측에 기재된 물질의 혼합물을 나타냄) 중 어느 것으로 형성된 우르츠광 결정 구조의 버퍼층(단, 0≤x≤1이며, C, Si, Ge, Mg, Zn, Mn, Cr의 버퍼층 전체에 차지하는 비율은 이 물질들의 합계로 5at% 이하)을 이용했음으로써, 상기 C, Si, Ge, Mg, Zn, Mn, 및 Cr의 물질 중 어느 것은, 모체로 되는 우르츠광 결정의 격자점에 들어가지 않고 대신 격자간에 들어가 비교적 용이하게 격자 완화가 생긴 것을 생각할 수 있다. 여기에서, C, Si, Ge, Mg, Zn, Mn, 및 Cr 중 어느 것의 버퍼층 전체에 대한 비율은 5at% 이하일 필요가 있다. 당해 비율을 5at%보다 크게 하면 배향성이 현저하게 악화되기 때문에 바람직하지 않다. 한편, 공지 기술에 비해서 본 실시형태에서는 버퍼층의 +c 극성의 비율이 높아지기 쉽다. 이것은, 도 1에 나타내는 바와 같이 사파이어 기판(112)을 기판 홀더(108)의 기판 대향면으로부터 이간해서 유지한 효과에 따른다. 이러한 +c 극성의 버퍼층을 이용하는 것도 상기 격자 완화가 생기기 쉬워지는 한 요인으로 생각된다.
본 실시형태와 같이, +c 극성의 비율이 높은 버퍼층을 이용했을 경우에는, +c 극성의 도메인과 -c 극성의 도메인을 모두 포함하는 버퍼층에 비해서 면 내 방향의 결정 불연속성이 개선된다. 즉, 반전 경계에 있어서의 버퍼층 전체에 축적되는 변형의 완화가 일어나기 어려워짐으로써, 개개의 도메인이 격자 완화되기 쉬워질 것으로 생각된다. 한편, +c 극성의 비율이 적은 공지의 기술에 의해 성막한 AlN막으로 이루어지는 버퍼층은, +c 극성의 도메인과 -c 극성의 도메인이 혼재해 있고, 그 계면에는 반전 경계인 면 내 방향의 결정 불연속성이 생기게 된다. 이러한 반전 경계가 고밀도로 존재함으로써, 그 반전 경계에 있어서 버퍼층 전체에 축적되는 변형이 완화되어, 개개의 도메인에 축적되는 격자 변형이 상대적으로 적어질 것으로 생각된다. 즉, 개개의 도메인이 격자 완화되기 어려워질 것으로 예상된다.
또, +c 극성의 비율이 많은 버퍼층이 얻어지는 것은 본 발명에 있어서 필수는 아니며, 이는 AlxGa1 - xN:C, AlxGa1 - xN:Si, AlxGa1 - xN:Ge, AlxGa1 - xN:Mg, AlxGa1 - xN:Zn, AlxGa1-xN:Mn, 및 AlxGa1 - xN:Cr의 어느 것으로 형성된 우르츠광 결정 구조의 버퍼층을 이용함으로써, 격자 완화가 일어나기 쉽게 되어 있기 때문이다. 단, 사파이어 기판(112)을 기판 홀더(108)의 기판 대향면으로부터 이간해서 유지함으로써 +c 극성의 비율이 증가하도록 제어하는 것은, 결과적으로 보다 격자 완화를 하기 쉬워지게 할 수 있기 때문에 바람직하다.
또한, 버퍼층의 +c 극성에의 배향을 제어할 수 없으면, 결정 품질이 높은 Ⅲ족 질화물 반도체 박막로 이루어지는 하지층을 얻기 어렵다는 문제도 있다. 그러나, 이것은 하지층의 성막 방법이나 성막 조건을 크게 개선함으로써 회피할 수 있을 가능성이 있고, 이는, 일반적으로 하지층(GaN막)에 있어서의 성장 속도는, -c 극성보다 +c 극성 쪽이 빠르기 때문에, 버퍼층의 극성을 인계하여 -c 극성으로 배향한 하지층의 하나의 도메인 위를, +c 극성으로 배향한 하지층의 다른 도메인이 덮을 가능성이 있기 때문이다. 이 때문에, 버퍼층의 +c 극성에의 배향을 제어할 수 없었다고 해도 본 발명의 효과가 얻어진다. 단, 이렇게 하지층을 성장시키는 것은 일반적으로는 상당히 곤란하기 때문에, 버퍼층의 +c 극성으로의 배향을 제어할 수 있는 것은 바람직한 형태이다.
다음으로, 본 실시형태에 따른 버퍼층 상에 Ⅲ족 질화물 반도체로 이루어지는 하지층을 형성하는 양태에 대하여 설명한다. 우선, 본 실시형태에 따른 스퍼터링법에 의하여 버퍼층이 형성된 사파이어 기판을 스퍼터링 장치(S)로부터 대기 중으로 취출하고, 그 후 MOCVD 장치의 리액터 내에 도입한다. MOCVD 장치의 리액터 내에 도입된 사파이어 기판은 소정의 온도까지 승온된다. 그 후 암모니아(NH3), 트리메틸갈륨(TMG) 등의 원료 가스를 수소(H2) 등의 캐리어 가스와 함께 리액터 내에 공급한다. 이에 따라, Ⅲ족 질화물 반도체로 이루어지는 하지층을 형성할 수 있다.
여기에서, 본 실시형태에 따른 버퍼층은, 버퍼층과 사파이어 기판 사이의 계면부에 있어서, 공지 기술에 의해 형성된 AlN막으로 이루어지는 버퍼층과 같은 정도의 격자 정합성으로 되어 있다. 그 때문에, 본 실시형태에 따른 버퍼층과 공지의 기술에 의해 형성된 버퍼층은 같은 정도의 배향성으로 되어 있다. 한편, 본 실시형태에 따른 버퍼층은 공지의 버퍼층에 비해서 격자 완화가 일어나기 쉬워, 결과적으로 하지층과 버퍼층 사이의 계면에서 생기는 격자 부정합은 본 실시형태에 따른 버퍼층 쪽이 작아진다.
이상의 점에서, 상기와 같은 방법으로 버퍼층 상에 형성한 하지층은 공지의 기술에 의해 얻어지는 하지층에 비해서, 하지층과 버퍼층 사이의 계면에서 생기는 전위가 적어진다. 또한, 버퍼층의 배향성의 흐트러짐에 기인하는 하지층의 전위는 본 실시형태와 공지의 기술에 의한 버퍼층에서 같은 정도로 된다. 이 때문에, 본 실시형태에 따른 버퍼층을 이용하여 당해 버퍼층 상에 Ⅲ족 질화물 반도체 박막으로 이루어지는 하지층을 형성함으로써, 당해 하지층의 막 두께를 2㎛까지 저감시켜도 당해 하지층에 생기는 관통 전위는 공지의 기술에 의한 하지층을 5㎛로 한 경우와 같은 정도로 된다. 그 결과, 성막에 요하는 시간이 저감되어 높은 생산성으로 Ⅲ족 질화물 반도체가 형성된다.
여기에서, 본 실시형태를 이용해서 반도체 발광 소자를 작성하는 방법으로서는, 버퍼층 상에 Ⅲ족 질화물 반도체 박막으로 이루어지는 하지층을 형성하고, 그 후, Si 등의 불순물 원소를 미량 첨가한 n형의 Ⅲ족 질화물 반도체층과, InGaN과 GaN의 다중 양자 우물(quantum well) 구조로 이루어지는 발광층과, Mg 등의 불순물 원소를 미량 첨가한 p형의 Ⅲ족 질화물 반도체층을 순차 적층한다. 이에 따라, Ⅲ족 질화물 반도체로 이루어지는 에피택셜 웨이퍼를 형성한다. 그 후, 에피택셜 웨이퍼에 대해서 리소그래피 기술 및 RIE 기술을 이용하여, p형의 Ⅲ족 질화물 반도체층 상에는 잘 알려진 투광성 전극, p형 본딩 패드 전극 등을 형성하고, n형의 Ⅲ족 질화물 반도체층 상에는 잘 알려진 n형 전극을 형성한다. 최종적으로, 잘 알려진 보호막을 형성한다.
구체적으로는, 투광성 전극으로서 ITO(Indium-Tin-Oxide), p형 본딩 패드 전극으로서 티타늄(Ti), Al, 및 금(Au)을 적층한 구조, n형 전극으로서 니켈(Ni), Al, Ti, 및 Au을 적층한 구조, 보호막으로서 SiO2를 이용할 수 있다. 한편, 이렇게 해서 얻어진 LED 구조를 형성한 웨이퍼를 스크라이브에 의해 350㎛ LED 칩으로 한다. 이어서, 각 LED 칩을 리드 프레임 상에 재치하여, 금선(金線)으로 리드 프레임에 결선한다. 따라서, LED 소자가 형성될 수 있다. 또한, 이 LED 소자를 이용하여 조명 장치 등을 구성할 수 있다.
다음으로, 본 명세서에 기재한 배향성의 개념에 대하여, 도 2a, 2b를 이용해서 간결하게 설명한다. 도 2a, 2b에는, 버퍼층의 배향성을 나타내는 지표로서의 틸트의 모자이크 벌어짐(기판 수직 방향의 결정 방위의 불균일)과, 트위스트의 모자이크 벌어짐(면 내 방향의 결정 방위의 불균일)의 개념도를 나타내고 있다. 도 2a는 사파이어 기판 상에 형성한 버퍼층의 틸트의 모자이크 벌어짐을 설명하는 도면이다. 부호 201 내지 204는 버퍼층을 구성하는 우르츠광 결정 구조의 도메인 구조를 나타내고 있으며, 모두 c축 배향해 있는 모습을 나타내고 있다. 부호 205는 사파이어 기판을 나타내고 있다. 도메인(201 및 202)의 c축의 배향은 모두 일치해 있으며 버퍼층에 있어서의 c축의 주된 결정 배향을 구성한다. 한편, 도메인(203) 및 도메인(204)의 c축의 방향은 도메인(201 및 202)의 c축의 방향에 대해서 약간 기울어져 있다.
한편, 도 2b는 사파이어 기판 상에 형성한 버퍼층의 트위스트의 모자이크 벌어짐을 설명하는 도면이다. 부호 206 내지 209는 전술한 버퍼층을 구성하는 c축 배향의 우르츠광 결정 구조로 이루어지는 도메인 구조를 나타내고 있다. 도메인(206 및 207)의 a축의 방향(면 내 방향의 결정 방위)은 모두 일치해 있으며 버퍼층에 있어서의 a축의 주된 결정 방위로 되어 있다. 한편, 도메인(208) 및 도메인(209)의 a축의 방향은 도메인(206 및 207)의 a축의 방향에 대해서 약간 면 내 회전해 있다.
이러한 전체에 대해서 지배적인 결정 방위로부터의 불균일을 모자이크 벌어짐이라 부른다. 특히 기판 수직 방향의 결정 방위의 불균일을 틸트의 모자이크 벌어짐이라고 하고, 면 내 방향의 결정 방위의 불균일을 트위스트의 모자이크 벌어짐이라고 한다. 일반적으로, 틸트나 트위스트의 모자이크 벌어짐은 배향성의 불완전성을 나타내기 때문에 적을수록 좋은 것으로 알려져 있다. 여기에서, 틸트나 트위스트의 모자이크 벌어짐의 크기는, 기판 표면에 평행하게 형성된 특정의 격자면(대칭면)이나, 기판 표면에 수직하게 형성된 특정의 격자면에 대해서 X선 로킹 커브(XRC) 측정을 행하여 얻어진 회절 피크의 반값 전폭(全幅)(FWHM)을 조사함으로써 평가할 수 있다.
여기에서, 도 2a, 2b나 상기한 설명은, 틸트나 트위스트의 모자이크 벌어짐을 개념적으로 알기 쉽게 설명하는 것이며, 엄밀성을 보증하는 것은 아니다. 예를 들면, 상기한 전체에 대해서 지배적인 기판 수직 방향의 결정 방위나, 전체에 대해서 지배적인 면 내 방향의 결정 방위는, 반드시 사파이어 기판의 c축이나 a축의 방향과 완전히 일치하지 않는 경우가 있다. 또한, 도 2a, 2b에 나타내는 바와 같은 결정과 결정 사이의 극간은 반드시 형성되는 것은 아니다. 중요한 것은 모자이크 벌어짐이란, 지배적인 결정 방위로부터의 불균일의 정도를 나타내고 있다는 것이다.
다음으로, 버퍼층에 있어서의 극성의 개념에 대하여 도 3a, 3b를 이용해서 설명한다. 도 3a는 버퍼층이 +c 극성으로 형성되어 있는 모습, 도 3b는 버퍼층이 -c 극성으로 형성되어 있는 모습을 나타내고 있다. 그러나, 버퍼층에 함유되는 C, Si, Ge, Mg, Zn, Mn, 및 Cr은 생략하고 있다. 도 3a, 3b에 있어서, 부호 301은 Al 또는 Ga 원자, 부호 302는 N 원자, 부호 303은 사파이어 기판을 나타낸다. +c 극성의 버퍼층과 -c 극성의 버퍼층을 비교하면, Al 또는 Ga 원자의 격자 위치와 N 원자의 격자 위치가 바뀌어 있다. 이러한 극성은 우르츠광 결정 구조로 이루어지는 Ⅲ족 질화물 반도체 박막에도 존재한다. 일반적으로는 +c 극성의 Ⅲ족 질화물 반도체 박막 쪽이 -c 극성의 Ⅲ족 질화물 반도체 박막에 비해서 결정 품질이 양호해지기 쉽다. 또한, 버퍼층으로부터 Ⅲ족 질화물 반도체 박막으로 이루어지는 하지층에, 버퍼층이 갖는 극성 상태가 인계되기 쉽다. 버퍼층을 +c 극성으로 하여 얻는 것이 바람직하다. 단, 상술한 바와 같이, Ⅲ족 질화물 반도체 박막으로 이루어지는 하지층의 성막 방법이나 성막 조건을 개선함으로써, 버퍼층에 함유되는 -c 극성의 배향 상태를 인계하지 않도록 당해 하지층을 성장시키는 것도 가능하다. 따라서, 버퍼층을 +c 극성으로 형성하는 것은 필수는 아니다.
이상 기술한 바와 같이, 본 실시형태에 있어서는, AlxGa1 - xN:C, AlxGa1 - xN:Si, AlxGa1-xN:Ge, AlxGa1 - xN:Mg, AlxGa1 - xN:Zn, AlxGa1 - xN:Mn, 및 AlxGa1 - xN:Cr의, 적어도 어느 하나의 우르츠광 결정 구조를 갖는 버퍼층(단, 0≤x≤1이고, C, Si, Ge, Mg, Zn, Mn, 및 Cr의 어느 것의 버퍼층 전체에 대한 비율은 5at% 이하)을 스퍼터링법에 의하여 사파이어 기판 상에 형성한다. 이에 따라, 공지의 기술에 의한 버퍼에 비해서 버퍼층 표면에 있어서 격자 완화된 버퍼층을 얻는 것이 가능해진다. 또한, 공지의 기술에 의한 버퍼층과 동등한 배향성을 갖는 버퍼층을 얻는 것이 가능해진다. 버퍼층 위에 Ⅲ족 질화물 반도체 박막으로 이루어지는 하지층을 형성함으로써, 당해 하지층의 막 두께가 2㎛ 정도로 얇아도 당해 하지층은 관통 전위 밀도를 공지의 기술에 의한 5㎛의 막 두께의 하지층과 동등하게 할 수 있다. 즉, 당해 2㎛의 당해 하지층의 결정성을 양호하게 유지하는 것이 가능하다. 그 때문에, 성막에 요하는 시간을 저감시키면서 높은 생산성으로 고품질인 Ⅲ족 질화물 반도체 박막을 얻을 수 있기 때문이다.
(실시예 1)
본 발명의 일 실시형태로서, 도 1의 스퍼터링 장치(S)를 이용해서, AlN:Si로 이루어지는 버퍼층을 사파이어 기판 상에 형성하고, 그 후, MOCVD법에 의하여 Ⅲ족 질화물 반도체 박막으로 이루어지는 하지층을 형성하는 예에 대하여 설명한다. 본 실시예에서는 AlN:Si로 이루어지는 버퍼층을 이용하지만, 다른 버퍼층(AlxGa1 - xN:C, AlxGa1-xN:Si, AlxGa1 - xN:Ge, AlxGa1 - xN:Mg, AlxGa1 - xN:Zn, AlxGa1 - xN:Mn, 및 AlxGa1 - xN:Cr 중 적어도 어느 하나의 우르츠광 결정 구조를 갖는 버퍼층(단, 0≤x≤1이고, 물질 C, Si, Ge, Mg, Zn, Mn, 및 Cr의 어느 것의 버퍼층 전체에 대한 비율은 5at% 이하))에 대해서도 마찬가지의 효과가 얻어진다.
우선, 도 1의 스퍼터링 장치(S)를 이용하여 사파이어 기판 상에 AlN:Si로 이루어지는 버퍼층을 이하의 조건으로 성막한다. 본 실시예에 있어서의 버퍼층의 성막 조건은 타깃을 제외하고 특허문헌 1과 마찬가지의 조건으로 하고 있다.
·기판 : (0001)사파이어
·기판 세정 : 불산 및 유기 용제(溶劑)에 의한 세정
·플라스마 처리의 유무 : 있음 및 없음
·플라스마 처리 시의 기판 온도 : 500℃
·플라스마 처리 시의 압력 : 1.0㎩
·플라스마 처리 시의 프로세스 가스 : N2
·플라스마 처리 시의 RF 바이어스 전력 : 50W
·더미 방전 횟수 : 0회 및 16회
·성막 전의 도달 압력 : 1.0×10-5㎩ 이하
·성막에 사용한 타깃 : Al:Si(Si 농도 : 0.5%)
·성막 시의 기판 온도 : 500℃
·성막 시의 압력 : 0.5㎩
·성막 시의 프로세스 가스 : Ar+N2(Ar : 5sccm, N2 : 15sccm)
·성막 시의 RF 전력 : 2000W
상기한 조건에서 AlN:Si로 이루어지는 버퍼층을 40㎚ 두께로 성막한 바, AlN:Si의 (0002)면 및 (10-10)면의 XRC에 있어서의 FWHM은 각각 약 0.1° 및 약 1.4°이다. 또한, AlN:Si의 (10-10)면의 면 간격을 추산하기 위해, 저각 입사(입사 각도 : 0.1°)의 In-plane XRD 측정을 행한다. 결과적으로, 표면 근방의 면 내 격자 상수는 3.107A로 된다. 그러므로, 표면부의 면 내 격자 상수의 값은 벌크의 AlN과 거의 같은 값으로 된다. 또한, AlN:Si와 사파이어 기판 사이의 계면의 면 내 격자 상수를 추산하기 위해, 상기한 방법으로 두께 10㎚의 버퍼층을 성막하고, 저각 입사의 In-plane XRD 측정에 의하여 면 내 격자 상수를 조사한다. 결과적으로, 면 내 격자 상수로서는 약 3.072A가 얻어진다. 이 데이터로부터, AlN:Si막은 AlN:Si과 사파이어 기판 사이의 계면측에서부터 AlN:Si 표면측에 걸쳐서 격자 완화될 것으로 생각된다.
다음으로, 상술한 두께 40㎚의 AlN:Si 버퍼층 상에 MOCVD법에 의하여 두께 2㎛의 GaN으로 이루어지는 하지층을 형성한다. 얻어진 하지층의 관통 전위 밀도는 캐소드 루미네선스법에 의하여 약 3.5×108㎝-2로 추산된다. 또, 본 실시예에 있어서, 버퍼층 성막 전의 기판의 플라스마 처리의 유무의 조건에 대해, 플라스마 처리 있음의 경우에, 공지의 기술에 의한 더미 방전의 횟수를 0, 16회로 해서 각각 버퍼층을 성막한다. 여기에서, 버퍼층의 막 질, 및 그 위에 형성한 GaN으로 이루어지는 하지층의 막 질에는 큰 차가 보이지 않는다.
(비교예 1)
다음으로, 비교예로서, 특허문헌 1에 개시된 발명의 확인 실험을 행했다. 본 비교예에 있어서, 특허문헌 1의 도 5에 기재된 스퍼터링 장치와 마찬가지의 구성을 갖는 스퍼터링 장치에 의하여, AlN으로 이루어지는 버퍼층을 사파이어 기판 상에 형성했다. 그 후, MOCVD법에 의하여 두께 2㎛ 및 5㎛의 GaN으로 이루어지는 하지층을 형성한다. 여기에서, AlN으로 이루어지는 버퍼층의 성막 조건은 특허문헌 1에 개시된 성막 조건과 마찬가지이며, 실시예 1의 버퍼층의 성막 조건과도 같은 조건으로 하고 있다. 또한, MOCVD법에 의하여 성막한 GaN으로 이루어지는 하지층의 성막 조건은 실시예 1과 마찬가지이다.
본 비교예에 있어서 성막한 AlN으로 이루어지는 버퍼층에는 1% 미만의 산소가 혼입되어 있다. 40㎚에서의 배향성 및 10㎚에서의 면 내 격자 상수는 실시예 1에 있어서의 버퍼층과 거의 마찬가지이다. 한편, 40㎚에서의 면 내 격자 상수는 10㎚에서의 면 내 격자 상수와 큰 변화가 없다. 따라서, 격자 완화가 거의 발생해 있지 않다. 이 버퍼층 상에 MOCVD법에 의하여 GaN막으로 이루어지는 하지층을 2㎛, 5㎛, 8㎛로 하여 형성한 바, 그 관통 전위 밀도는 각각 약 1×109㎝-2, 약 5×108㎝-2, 약 3.5×108㎝-2로 되었다. 즉, 실시예 1의 하지층의 막 두께는 2㎛로 얇음에도 불구하고, 비교예 1의 8㎛의 막 두께를 갖는 하지층과 동등한 관통 전위 밀도를 실현했음을 알 수 있다.
이상과 같이, 본 발명의 일 실시형태에 따른 버퍼층을 이용함으로써, GaN막으로 이루어지는 하지층을 5㎛ 미만으로 해도, 특허문헌 1에 개시된 기술에 의하여 성막한 약 5㎛ 이상의 막 두께의 GaN과 동등한 결정 품질이 얻어질 수 있다. 그 결과, 높은 결정 품질을 가지면서 높은 생산성으로 Ⅲ족 질화물 반도체가 얻어지게 된다. 여기에서, 본 발명의 일 실시형태에 의하여 얻어진 버퍼층 상에 8㎛의 GaN으로 이루어지는 하지층을 형성한 경우는, 약 1.5×108㎝-2의 관통 전위 밀도로 된다. 따라서, 더 고품질인 결정 품질을 갖는 Ⅲ족 질화물 반도체 박막이 얻어진다. 단, 이 경우는, 생산성이 낮아진다. 이에 따라, 이 Ⅲ족 질화물 반도체 박막을 특히 낮은 관통 전위 밀도가 필요해지는 초 하이 스팩 LED의 제조 등에 이용할 수 있다.

Claims (8)

  1. AlxGa1 - xN(단, 0≤x≤1)에, C, Si, Ge, Mg, Zn, Mn, 및 Cr로 구성되는 군에서 선택된 적어도 하나의 물질을 첨가하여 마련된 우르츠광(Wurtzite) 구조를 갖는 에피택셜막(epitaxial film)을 구비하는 버퍼층을, 기판 홀더에 유지된 사파이어 기판 상에, 스퍼터링(sputtering)에 의하여 형성하는 공정을 갖는 성막 방법.
  2. 제1항에 있어서,
    상기 기판 홀더는, 상기 사파이어 기판을 원하는 온도로 가열 가능한 히터를 구비하고 있고,
    상기 버퍼층은, 상기 사파이어 기판이 상기 기판 홀더의 기판 대향면과 소정 거리만큼 이간해서 유지된 상태에서, 상기 사파이어 기판 상에 형성되는 성막 방법.
  3. 제1항에 있어서,
    상기 버퍼층 중의, 상기 C, Si, Ge, Mg, Zn, Mn, 및 Cr로 구성되는 군에서 선택된 적어도 하나의 물질의 비율은 5at% 이하인 성막 방법.
  4. 제1항에 있어서,
    상기 버퍼층 상에, Ⅲ족 질화물 반도체 박막을 구비하는 하지층을 형성하는 공정을 더 갖는 성막 방법.
  5. 제4항에 있어서,
    상기 하지층의 막 두께는 5㎛ 미만인 성막 방법.
  6. 사파이어 기판 상에 우르츠광 구조를 갖는 에피택셜막을 구비하는 버퍼층을 스퍼터링에 의하여 형성하는 공정과,
    상기 버퍼층 상에 하지층을 형성하는 공정과,
    상기 하지층 상에 발광층을 형성하는 공정을 갖고,
    상기 버퍼층은 제1항에 기재된 성막 방법에 의하여 형성되는 반도체 발광 소자의 제조 방법.
  7. 제1항에 기재된 성막 방법에 의하여 형성된 상기 버퍼층을 갖는 반도체 발광 소자.
  8. 제7항에 기재된 반도체 발광 소자를 구비하는 조명 장치.
KR1020157019176A 2013-03-14 2014-02-26 성막 방법, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 조명 장치 KR101799330B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-052206 2013-03-14
JP2013052206 2013-03-14
PCT/JP2014/001012 WO2014141601A1 (ja) 2013-03-14 2014-02-26 成膜方法、半導体発光素子の製造方法、半導体発光素子、照明装置

Publications (2)

Publication Number Publication Date
KR20150099784A true KR20150099784A (ko) 2015-09-01
KR101799330B1 KR101799330B1 (ko) 2017-11-20

Family

ID=51536285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157019176A KR101799330B1 (ko) 2013-03-14 2014-02-26 성막 방법, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 조명 장치

Country Status (7)

Country Link
US (1) US10224463B2 (ko)
JP (1) JP6063035B2 (ko)
KR (1) KR101799330B1 (ko)
CN (1) CN105190842B (ko)
DE (1) DE112014001272B4 (ko)
TW (1) TWI601309B (ko)
WO (1) WO2014141601A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104561940A (zh) * 2014-12-24 2015-04-29 苏州矩阵光电有限公司 等离子体辅助的金属有机物化学气相沉积设备及方法
US20190090341A1 (en) * 2016-03-17 2019-03-21 Jcu Corporation Plasma generating device
CN106684218B (zh) * 2017-03-01 2019-05-10 湘能华磊光电股份有限公司 一种提升发光效率的led外延生长方法
EP3648554B1 (en) 2017-06-27 2021-06-02 Canon Anelva Corporation Plasma processing device
TWI693860B (zh) 2017-06-27 2020-05-11 日商佳能安內華股份有限公司 電漿處理裝置
KR102457976B1 (ko) 2017-06-27 2022-10-25 캐논 아네르바 가부시키가이샤 플라스마 처리 장치
TWI679924B (zh) * 2017-06-27 2019-12-11 日商佳能安內華股份有限公司 電漿處理裝置
JP6595002B2 (ja) 2017-06-27 2019-10-23 キヤノンアネルバ株式会社 スパッタリング装置
WO2020003557A1 (ja) 2018-06-26 2020-01-02 キヤノンアネルバ株式会社 プラズマ処理装置、プラズマ処理方法、プログラムおよびメモリ媒体
CN113957516B (zh) * 2021-10-29 2024-01-30 中国电子科技集团公司第二十六研究所 一种用于水平定向结晶法生长晶体的托盘装置及使用方法
CN115881866B (zh) * 2023-03-03 2023-05-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348656B2 (ja) * 1989-03-01 2002-11-20 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
JP4166885B2 (ja) 1998-05-18 2008-10-15 富士通株式会社 光半導体装置およびその製造方法
JP4390090B2 (ja) * 1998-05-18 2009-12-24 シャープ株式会社 ＧａＮ系結晶膜の製造方法
JP3994623B2 (ja) * 2000-04-21 2007-10-24 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2003101167A (ja) * 2001-09-21 2003-04-04 Canon Inc フレキシブルプリント基板
JP2003101157A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置及びその製造方法
JP2003221662A (ja) * 2002-01-31 2003-08-08 Matsushita Electric Ind Co Ltd スパッタ膜の製造方法
JP4397655B2 (ja) * 2003-08-28 2010-01-13 キヤノンアネルバ株式会社 スパッタリング装置、電子部品製造装置及び電子部品製造方法
TWI264835B (en) 2005-03-04 2006-10-21 Univ Chang Gung AlGaInN nitride substrate utilizing TiN as buffer layer and manufacture method thereof
CN101273153B (zh) * 2005-09-27 2012-08-29 出光兴产株式会社 溅射靶、透明导电膜和触摸板用透明电极
JP4908381B2 (ja) 2006-12-22 2012-04-04 昭和電工株式会社 Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5049659B2 (ja) * 2007-06-11 2012-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009081406A (ja) * 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP5359698B2 (ja) * 2009-08-31 2013-12-04 豊田合成株式会社 化合物半導体の製造装置、化合物半導体の製造方法及び化合物半導体
CN102959140B (zh) 2010-04-30 2016-01-20 佳能安内华股份有限公司 外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
KR101564251B1 (ko) 2010-12-27 2015-10-29 캐논 아네르바 가부시키가이샤 에피텍셜 막 형성방법, 스퍼터링 장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
JP2011082570A (ja) * 2011-01-11 2011-04-21 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法
WO2013061572A1 (ja) 2011-10-28 2013-05-02 キヤノンアネルバ株式会社 成膜方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
WO2014002465A1 (ja) 2012-06-26 2014-01-03 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置

Also Published As

Publication number Publication date
US20150311399A1 (en) 2015-10-29
WO2014141601A1 (ja) 2014-09-18
US10224463B2 (en) 2019-03-05
TWI601309B (zh) 2017-10-01
TW201505207A (zh) 2015-02-01
CN105190842B (zh) 2017-07-28
DE112014001272B4 (de) 2023-03-30
CN105190842A (zh) 2015-12-23
JPWO2014141601A1 (ja) 2017-02-16
KR101799330B1 (ko) 2017-11-20
JP6063035B2 (ja) 2017-01-18
DE112014001272T5 (de) 2015-12-17

Similar Documents

Publication Publication Date Title
KR101799330B1 (ko) 성막 방법, 반도체 발광 소자의 제조 방법, 반도체 발광 소자, 조명 장치
US8569794B2 (en) Group III nitride semiconductor device and method for manufacturing the same, group III nitride semiconductor light-emitting device and method for manufacturing the same, and lamp
US20090194784A1 (en) Group-iii nitride compound semiconductor device and production method thereof, group-iii nitride compound semiconductor light-emitting device and production method thereof, and lamp
JP5444460B2 (ja) エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
JP5886426B2 (ja) エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
TWI316769B (en) Semiconductor element and its fabrication method
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
WO2010032423A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子並びにランプ
JP5576507B2 (ja) エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
TWI505498B (zh) A film forming method, a vacuum processing apparatus, a manufacturing method of a semiconductor light emitting element, a semiconductor light emitting element, a lighting device
TWI567214B (zh) A method for forming a nitride semiconductor layer, and a method of manufacturing the semiconductor device
WO2008075559A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US20100059760A1 (en) Gallium nitride-based compound semiconductor light emitting device and process for its production
JP3954335B2 (ja) Ｉｉｉ族窒化物多層膜
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
CN106129201B (zh) 一种发光二极管的外延片及其制备方法
WO2007123262A1 (ja) Iii族窒化物半導体発光素子の製造方法
JP2017130539A (ja) 窒化物半導体装置、窒化物半導体装置の作製方法、及び製造装置
JP2020061526A (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right