KR20150089603A

KR20150089603A - 전압 컨버터 및 이를 포함하는 전력 관리 장치

Info

Publication number: KR20150089603A
Application number: KR1020140010432A
Authority: KR
Inventors: 윤제형; 김하늘; 오형석; 이경진; 조상익
Original assignee: 삼성전자주식회사
Priority date: 2014-01-28
Filing date: 2014-01-28
Publication date: 2015-08-05
Also published as: US20150214827A1; KR102194973B1; US9531249B2

Abstract

구동 소자부, 전류 감지부 및 스위칭 제어 회로를 포함한다. 상기 구동 소자부는 제1 구동 제어 신호에 응답하여 입력 전원 전압을 스위칭 노드와 출력 노드 사이에 연결된 인덕터에 충전하고, 제2 구동 제어 신호에 응답하여 상기 인덕터를 방전시킨다. 상기 전류 감지부는 제1 감지 전류와 제2 감지 전류 및 상기 스위칭 노드의 전압과 접지 전압에 기초하여 상기 인덕터 전류의 피크 값과 제로 값을 나타내는 제1 및 제2 감지 신호들을 생성한다. 상기 스위칭 제어 회로는 상기 출력 노드에서 제공되는 출력 전압이 분할된 피드백 전압, 기준 전압 및 상기 제1 및 제2 감지 신호들에 기초하여 펄스 주파수 변조(PFM)와 펄스 폭 변조(PWM)를 수행하여 상기 제1 및 제2 구동 제어 신호를 생성하되, 상기 펄스 주파수 변조를 수행하는 경우 상기 제1 구동 신호가 비활성화되는 오프-타임을 적응적으로 조절한다.

Description

전압 컨버터 및 이를 포함하는 전력 관리 장치{VOLTAGE CONVERTER AND POWER MANAGEMENT DEVICE INCLUDING THE SAME}

본 발명은 전원 공급 장치에 관한 것으로서, 더욱 상세하게는 전압 컨버터 및 이를 포함하는 전력 관리 장치에 관한 것이다.

전자 회로 및 전자 기기는 외부에서 입력되는 전압을 변환하여 전원 전압을 공급하는 전원 공급 장치를 포함한다. 일반적으로 전자 기기는 전원 공급 장치로서 사용되는 전압 컨버터를 포함하며, 특히 안정적인 전원 전압을 효율적으로 공급하기 위하여 상대적으로 크기가 작고 높은 효율을 가지는 DC-DC 컨버터를 포함한다. 최근에는 펄스 폭 변조(pulse width modulation; PWM) 방식을 이용하여 인덕터에 흐르는 전류를 제어함으로써 안정적인 직류 출력 전압을 발생하는 DC-DC 컨버터가 널리 사용되고 있다.

이에 따라, 본 발명의 일 목적은 전력 전달 효율을 높이고, 모드 전환을 안정적으로 수행할 수 있는 전압 컨버터를 제공하는 것이다.

본 발명의 일 목적은 상기 전압 컨버터를 포함하는 전력 관리 장치를 제공하는 것이다.

상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 전압 컨버터는 구동 소자부, 전류 감지부 및 스위칭 제어 회로를 포함한다. 상기 구동 소자부는 제1 구동 제어 신호에 응답하여 입력 전원 전압을 스위칭 노드와 출력 노드 사이에 연결된 인덕터에 충전하고, 제2 구동 제어 신호에 응답하여 상기 인덕터를 방전시킨다. 상기 전류 감지부는 상기 입력 전원 전압에 응답하는 전류에 기초한 제1 감지 전류와 상기 인덕터를 통과하여 흐르는 인덕터 전류에 반비례하는 제2 감지 전류 및 상기 스위칭 노드의 전압과 접지 전압에 기초하여 상기 인덕터 전류의 피크 값과 제로 값을 나타내는 제1 및 제2 감지 신호들을 생성한다. 상기 스위칭 제어 회로는 상기 출력 노드에서 제공되는 출력 전압이 분할된 피드백 전압, 기준 전압 및 상기 제1 및 제2 감지 신호들에 기초하여 펄스 주파수 변조(PFM)와 펄스 폭 변조(PWM)를 수행하여 상기 제1 및 제2 구동 제어 신호를 생성하되, 상기 펄스 주파수 변조를 수행하는 경우 상기 제1 구동 신호가 비활성화되는 오프-타임을 적응적으로 조절한다.

예시적인 실시예에 있어서, 상기 스위칭 제어 회로는 상기 피크 값이 기설정된 기준 값 보다 작을 때에는 펄스 주파수 변조 모드로 동작하고, 상기 피크 값이 상기 기설정된 기준 값 이상인 경우에는 펄스 폭 변조 모드로 동작할 수 있다.

상기 전류 감지부는 상기 제1 감지 전류와 상기 제2 감지 전류에 기초하여 상기 제1 감지 신호를 생성하는 전류 센서; 및 상기 스위칭 노드의 전압에 상응하는 제1 전압 신호 및 접지 전압 레벨을 가지는 제2 전압 신호에 기초하여 상기 제2 감지 신호를 생성하는 영전류(zero-current) 검출기를 포함할 수 있다.

상기 전류 센서는 상기 제1 감지 전류와 상기 제2 감지 전류에 기초하여 피크 전류 검출 신호를 생성하는 피크 전류 센싱부; 및 상기 피크 전류 검출 신호를 수신하고 상기 피크 전류 검출 신호를 버퍼링하여 상기 제1 감지 신호를 제공하는 버퍼부를 포함할 수 있다.

상기 영전류 검출기는 상기 제1 전압 신호 및 상기 제2 전압 신호의 차이를 증폭하여 상기 제2 감지 신호를 제공할 수 있다.

예시적인 실시예에 있어서, 상기 스위칭 제어 회로는 상기 제1 감지 전류 신호를 수신하고, 상기 제1 감지 전류 신호의 피크 값에 따라 상기 피드백 전압의 제공 경로를 선택하는 피드백 전압 선택기; 제1 기준 전압과 상기 피드백 전압을 수신하고, 그 차이에 따른 펄스 폭 변조를 수행하여 제1 펄스 신호를 생성하는 펄스 폭 변조부; 상기 제1 기준 전압과 상기 피드백 전압을 수신하고, 그 차이에 따른 펄스 주파수 변조를 수행하여 제2 펄스 신호를 생성하는 펄스 주파수 변조부; 상기 제1 감지 전류 신호를 수신하고, 상기 제1 감지 전류 신호의 피크 값이 검출되는 경우 활성화되는 피크 펄스 신호를 생성하는 레벨 검출기; 상기 피크 펄스 신호에 기초하여 상기 제2 펄스 신호의 주파수를 조절하는 오프-타이밍 제어 전압을 상기 펄스 주파수 변조부에 제공하는 오프-타임 컨트롤러; 상기 제1 감지 전류 신호 및 상기 제2 감지 전류 신호에 기초하여 동작 모드에 따라 상기 제1 펄스 신호 및 상기 제2 펄스 신호 중 하나를 선택하는 모드 컨트롤러; 및 상기 모드 컨트롤러에서 선택된 펄스 신호에 기초하여 상기 제1 및 제2 구동 제어 신호의 온/오프 타이밍을 결정하는 구동 제어부를 포함할 수 있다.

상기 펄스 주파수 변조부는 상기 오프-타이밍 제어 전압 및 상기 제1 감지 신호에 기초하여 펄스 주파수 변조 모드에서 상기 제2 펄스의 주파수를 적응적으로 조절할 수 있다.

상기 펄스 주파수 변조부는 상기 피드백 전압과 상기 제1 기준 전압을 비교하여 제1 에러 전압을 출력하는 제1 비교기; 상기 제1 감지 신호와 제2 기준 전압을 비교하여 제2 에러 전압을 출력하는 제2 비교기; 상기 제1 에러 전압, 상기 오프-타이밍 제어 전압 및 상기 제2 감지 신호에 대하여 논리합 연산을 수행하는 오어(OR) 게이트; 상기 오어 게이트의 출력을 리셋 단자로 수신하고, 상기 제2 에러 전압을 셋 단자로 수신하고 출력 단자에서 출력 신호를 제공하는 플립플롭; 및 상기 출력 신호와 상기 제2 감지 신호에 기초하여 상기 펄스 주파수 변조 출력 신호를 제공하는 드라이버를 포함할 수 있다.

상기 플립플롭은 상기 오어 게이트의 출력의 하강 에지에 응답하여 상기 출력 신호를 리셋시킬 수 있다.

상기 드라이버는 상기 출력 신호의 논리 레벨에 따라 상기 펄스 주파수 변조 출력 신호를 제공하고, 상기 제2 감지 신호가 하이 레벨이 되는 경우 상기 펄스 주파수 변조 출력 신호를 로우 레벨로 출력할 수 있다.

상기 오프-타임 컨트롤러는 펄스 주파수 변조 모드에서 상기 인덕터 전류의 상기 피크 값이 검출되면 상기 영전류가 검출되기 전에 활성화되는 상기 오프-타이밍 제어 전압을 상기 펄스 주파수 변조부에 제공할 수 있다.

상기 오프-타임 컨트롤러는 상기 인덕터 전류의 상기 피크 값이 검출되면 동적 전압 스케일링 코드에 기초한 복수의 제1 스위칭 신호들에 응답하여 스케일링 전류를 연결 노드에 제공하는 스케일링 전류 제공부; 및 상기 연결 노드에 연결되고 상기 인덕터 전류의 상기 피크 값이 검출되면 상기 스케일링 전류에 상응하는 스케일링 전압과 상기 기준 전압을 비교하여 상기 오프-타이밍 제어 전압을 출력하는 히스테리시스 비교기를 포함할 수 있다.

상기 오프-타임 컨트롤러는 클럭 신호에 기초한 제2 스위칭 신호들에 기초하여 상기 연결 노드에 오프셋 전류를 선택적으로 제공하는 오프셋 전류 제공부를 더 포함할 수 있다.

상기 모드 컨트롤러는 상기 제1 감지 전류 신호의 레벨에 기초하여 활성화되는 레벨 감지 신호를 제공하는 레벨 검출기; 상기 레벨 감지 신호에 동기되는 모드 신호를 제공하는 모드 신호 생성기; 상기 레벨 감지 신호 및 상기 제2 감지 전류 신호를 수신하고, 미리 정해진 기준 시간 동안에 상기 제1 감지 전류 신호의 레벨이 기준 값보다 작거나 상기 제2 감지 전류 신호의 상태가 유지되는 경우에 활성화되는 모드 변환 트리거 신호를 발생하는 모드 트리거를 포함할 수 있다. 상기 모드 신호 생성기는 활성화된 모드 변환 트리거 신호에 응답하여 상기 모드 신호를 리셋시킬 수 있다.

예시적인 실시예에 있어서, 상기 구동 소자부는 상기 제1 구동 제어 신호에 응답하여 상기 입력 전원 전압을 상기 출력 코일에 충전시키는 제1 구동 소자; 및 상기 제2 구동 제어 신호에 응답하여 상기 출력 코일을 방전시키는 제2 구동 소자를 포함할 수 있다. 상기 제1 구동 소자와 상기 제2 구동 소자는 상보적으로 온/오프될 수 있다.

상기 본 발명의 일 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 전력 관리 회로는 기준 전압 발생 회로, 리셋 신호 발생 회로 및 전압 컨버터를 포함한다. 상기 기준 전압 발생 회로는 파워 인에이블 신호에 기초하여 기준 전압을 발생한다. 상기 리셋 신호 발생 회로는 상기 파워 인에이블 신호 및 상기 기준 전압에 기초하여 리셋 신호를 발생한다. 상기 전압 컨버터는 출력 노드에서 제공되는 출력 전압이 분할된 피드백 전압 및 상기 기준 전압에 기초하여 펄스 주파수 변조(PFM)와 펄스 폭 변조(PWM)를 수행하여 제1 및 제2 구동 제어 신호를 생성하고, 상기 제1 구동 제어 신호와 상기 제2 구동 제어 신호에 응답하여 입력 전원 전압을 상기 출력 전압으로 변환한다.

상기 전압 컨버터는 구동 소자부, 전류 감지부 및 스위칭 제어 회로를 포함한다. 상기 구동 소자부는 상기 제1 구동 제어 신호에 응답하여 입력 전원 전압을 스위칭 노드와 출력 노드 사이에 연결된 인덕터에 충전하고, 상기 제2 구동 제어 신호에 응답하여 상기 인덕터를 방전시킨다. 상기 전류 감지부는 상기 입력 전원 전압에 응답하는 전류에 기초한 제1 감지 전류와 상기 인덕터를 통과하여 흐르는 인덕터 전류에 반비례하는 제2 감지 전류 및 상기 스위칭 노드의 전압과 접지 전압에 기초하여 상기 인덕터 전류의 피크 값과 제로 값을 나타내는 제1 및 제2 감지 신호들을 생성한다. 상기 스위칭 제어 회로는 상기 출력 노드에서 제공되는 출력 전압이 분할된 피드백 전압, 기준 전압 및 상기 제1 및 제2 감지 신호들에 기초하여 펄스 주파수 변조(PFM)와 펄스 폭 변조(PWM)를 수행하여 상기 제1 및 제2 구동 제어 신호를 생성하되, 상기 펄스 주파수 변조를 수행하는 경우 상기 제1 구동 신호가 비활성화되는 오프-타임을 적응적으로 조절한다.

본 발명에 실시예들에 따르면, 전압 컨버터가 오프-타이밍 제어 전압을 이용하여 제2 감지 신호가 활성화되기 전에 제1 스위칭 소자를 턴-온 시키고 제2 스위칭 소자를 턴-오프시켜 인덕터 전류를 증가시켜 펄스 주파수 변조 모드에서 부하에 전달되는 전력의 효율을 증가시킬 수 있다. 또한 동작 모드가 전환되는 모드 전환 기간 동안에 모드 컨트롤러에서 제1 및 제2 감지 신호들에 기초하여 모드 전환을 안정적이고 분명하게 수행할 수 있다.

도 1은 본 발명의 일 실시예에 따른 전압 컨버터를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 도 1의 전류 감지부의 구성을 나타내는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 도 2의 전류 센서의 구성을 나타내는 회로도이다.
도 4는 본 발명의 일 실시예에 따른 도 2의 영전류 검출기의 구성을 나타내는 블록도이다.
도 5는 본 발명의 일 실시예에 따른 도 4의 영전류 검출기의 구성을 나타내는 회로도이다.
도 6은 본 발명의 일 실시예에 따른 도 1의 스위칭 제어 회로의 구성을 나타내는 블록도이다.
도 7은 본 발명의 일 실시예에 따른 도 6의 펄스 폭 변조부의 구성을 나타내는 회로도이다.
도 8은 도 7의 펄스 폭 변조부의 여러 신호들을 나타내는 타이밍도이다.
도 9는 본 발명의 일 실시예에 따른 도 6의 펄스 주파수 제어부의 구성을 나타내는 회로도이다.
도 10은 본 발명의 일 실시예에 따른 도 6의 오프-타임 컨트롤러의 구성을 나타내는 회로도이다.
도 11은 도 9의 펄스 주파수 변조부의 여러 신호들을 나타내는 타이밍도이다.
도 12는 본 발명의 일 실시예에 따른 도 6의 모드 컨트롤러의 구성을 나타내는 블록도이다.
도 13은 본 발명의 일 실시예에 따른 도 9의 펄스 주파수 변조부와 도 10의 오프-타임 컨트롤러의 동작을 나타내는 상태도이다.
도 14는 본 발명의 일 실시예에 따른 도 12의 모드 컨트롤러의 동작을 나타내는 상태도이다.
도 15는 도 1의 전압 컨버터의 동작을 설명하기 위한 도면이고, 도 16은 도 15의 일부분을 확대한 도면이다.
도 17은 본 발명의 일 실시예에 따른 전압 컨버터의 효율을 나타내는 그래프이다.
도 18은 본 발명의 일 실시예에 따른 도 1의 전압 컨버터의 동작을 설명하기 위한 도면이다.
도 19는 본 발명의 일 실시예에 따른 전력 관리 장치를 나타내는 블록도이다.
도 20은 도 19의 전력 관리 장치를 포함하는 전력 관리 시스템의 일 예를 나타내는 블록도이다.
도 21은 도 19의 전력 관리 장치를 포함하는 전력 관리 시스템의 다른 예를 나타내는 블록도이다.
도 22는 도 1에 도시된 전압 컨버터를 포함하는 전자 장치의 실시 예를 나타내는 블록도이다.
도 23은 도 19의 전력 관리 장치를 포함하는 모바일 시스템의 일 예를 나타내는 블록도이다.
도 24는 도 19의 전력 관리 장치를 포함하는 컴퓨팅 시스템의 일 예를 나타내는 블록도이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 일 실시예에 따른 전압 컨버터를 나타내는 블록도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 전압 컨버터(10)는 구동 소자부(60), 코일(L), 커패시터(C1), 피드백부(40), 기준 전압 생성부(70), 전류 감지부(100) 및 스위칭 제어 회로(100)를 포함할 수 있다. 도 1에서 부하(50)는 설명의 편의를 위하여 도시된 것으로 전압 컨버터(10)는 부하(50)를 포함하지 않을 수 있다. 전압 컨버터(10)는 또한 SMPS(switching mode power supply) 또는 파워 컨버터(power converter) 등으로 호칭될 수 있다.

코일(L)은 스위칭 노드(SW)와 출력 노드(NO) 사이에 연결되고, 평활용 커패시터(C1)는 출력 노드(NO)와 접지 전압 사이에 연결된다. 피드백부(40)는 출력 노드(NO)와 접지 전압 사이에 커패시터(C1)와 병렬로 연결되고, 피드백 노드(FN)에서 서로 연결되는 저항들(R1, R2)로 구성되어 출력 노드(NO)에서 제공되는 출력 전압(Vout)을 분할하여 피드백 전압(VFB)으로서 제공한다. 출력 노드(NO)에서 부하(50)로는 부하 전류(ILOAD)가 흘러 들어간다. 코일(L)과 커패시터(C1)은 출력 전압(Vout)의 리플을 제거하는 로우 패스 필터의 기능을 수행한다.

구동 소자부(60)는 입력 전원 전압(Vin)과 스위칭 노드(SW) 사이에 연결되는 제1 구동 소자(61) 및 스위칭 노드(SW)와 접지 전압 사이에 연결되는 제2 구동 소자(63)를 포함할 수 있다. 구동 소자부(60)는 제1 구동 제어 신호(GP1)에 응답하여 입력 전원 전압(Vin)을 인덕터(L)에 충전하고, 제2 구동 제어 신호(GP2)에 응답하여 인덕터(L)에 충전된 전압을 방전시킬 수 있다. 제1 구동 소자(61)는 입력 전원 전압(Vin)에 연결되는 소스, 스위칭 노드(SW)에 연결되는 드레인 및 제1 구동 제어 신호(GP1)를 수신하는 게이트를 구비하는 피모스 트랜지스터일 수 있다. 제2 구동 소자(62)는 스위칭 노드(SW)에 연결되는 드레인, 접지 전압에 연결되는 소스 및 제 구동 제어 신호(GP2)를 수신하는 게이트를 구비하는 엔모스 트랜지스터일 수 있다.

전류 감지부(100)는 입력 전원 전압(Vin)에 응답하여 피모스 트랜지스터(61)로 흘러 들어가는 전류에 기초한 제1 감지 전류(ISEN1)와 인덕터(L)를 통과하여 흐르는 인덕터 전류(IL)에 반비례하며 피모스 트랜지스터(61)의 드레인으로부터 스위칭 노드(SW)로 흘러 들어가는 제2 감지 전류(ISEN2)에 기초하여 인덕터 전류(IL)의 피크 값을 나타내는 제1 감지 신호(CS0)를 생성한다. 또한 전류 감지부(100)는 스위칭 노드(SW)의 제1 전압 신호(VP) 및 접지 전압의 제2 전압 신호(VN)에 기초하여 인덕터 전류(IL)의 제로 값을 나타내는 제2 감지 신호(ZCD)를 생성한다. 여기서 제1 감지 전류(ISEN1)는 피모스 트랜지스터(61)의 소스로 흘러 들어가는 전류에 해당하고, 제2 감지 전류(ISEN2)는 스위칭 노드(SW)에서 인덕터(L)로 흘러 들어가는 인덕터 전류(IL)에 반비례한다. 제1 감지 전류(ISEN1)는 피모스 트랜지스터(61)와 병렬로 연결되고 피모스 트랜지스터(61)와 동일한 크기를 가지는 추가의 피모스 트랜지스터의 드레인에서 제공되는 전류일 수 있다.

스위칭 제어 회로(300)는 피드백부(40)에서 제공되는 피드백 전압(VFB), 기준 전압 및 제1 및 제2 감지 신호들(CS0, ZCD)에 기초하여 펄스 주파수 변조(PFM)와 펄스 폭 변조(PWM)를 수행하여 상기 제1 및 제2 구동 제어 신호를 생성하되, 상기 펄스 주파수 변조를 수행하는 경우 상기 제1 구동 신호가 비활성화되는 오프-타임을 적응적으로 조절할 수 있다. 스위칭 제어 회로(300)는 제1 및 제2 감지 신호들(CS0, ZCD)에 기초하여 인덕터 전류(IL)의 피크 값이 기설정된 기준 값 보다 작을 때는 펄스 주파수 변조(PFM) 모드에서 동작하고, 인덕터 전류(IL)의 피크 값이 기설정된 기준 값 이상인 경우에는 펄스 폭 변조(PWM) 모드에서 동작하여 부하(50)에 전달되는 전력의 효율을 증가시킬 수 있다.

기준 전압 생성기(70)는 기준 전압(VREF)을 생성하여 스위칭 제어 회로(300)에 제공할 수 있다. 여기서 기준 전압(VREF)은 제1 기준 전압(VREF1)과 제2 기준 전압(VREF2)을 포함할 수 있다.

도 2는 본 발명의 일 실시예에 따른 도 1의 전류 감지부의 구성을 나타내는 블록도이다.

도 2를 참조하면, 전류 감지부(100)는 전류 센서(110) 및 영전류 검출기(150)를 포함할 수 있다. 전류 센서(110)는 피모스 트랜지스터(61) 양단의 제1 감지 전류(ISEN1)와 제2 감지 전류(ISEN2)를 수신하고 이에 기초하여 인덕터 전류(IL)의 피크 값을 나타내는 제1 감지 신호(CS)를 생성할 수 있다. 영전류 검출기(150)는 스위칭 노드(SW)의 제1 전압 신호(VP) 및 접지 전압 레벨을 가지는 제2 전압 신호(VN)에 기초하여 인덕터 전류(IL)의 제로 값을 나타내는 제2 감지 신호(ZCD)를 생성할 수 있다.

도 3은 본 발명의 일 실시예에 따른 도 2의 전류 센서의 구성을 나타내는 회로도이다.

도 3을 참조하면, 전류 센서(110)는 피크 전류 센싱부(120) 및 버퍼부(140)를 포함할 수 있다. 피크 전류 센싱부(120)는 제1 감지 전류(ISEN1)와 제2 감지 전류(ISEN2)를 수신하고 이에 기초하여 피크 전류 검출 신호(IS2)를 생성할 수 있다. 버퍼부(140)는 피크 전류 검출 신호(IS2)를 수신하고 상기 피크 전류 검출 신호(IS2)를 버퍼링하여 제1 감지 신호(SCO)를 제공할 수 있다.

피크 전류 센싱부(120)는 피모스 트랜지스터들(121~123), 엔모스 트랜지스터들(131~134) 및 전류원(IB1)을 포함할 수 있다. 전류원(IB1)은 전원전압(VDD)과 제1 노드(N1) 사이에 결합된다. 엔모스 트랜지스터(134)의 드레인은 제1 노드(N1)에 연결되고, 다이오드 연결 구조를 갖는다. 제 엔모스 트랜지스터(133)와 엔모스 트랜지스터(134)는 서로 전류 미러(current mirror) 형태로 연결된다. 또한, 엔모스 트랜지스터(132) 및 엔모스 트랜지스터(131)는 엔모스 트랜지스터(134)에 전류 미러(current mirror) 형태로 연결된다. 피모스 트랜지스터(121)와 피모스 트랜지스터(122)의 소스에는 제 1 감지 전류(ISEN1)가 인가되고, 피모스 트랜지스터(123)의 소스에 제 2 감지 전류(ISEN2)가 인가된다. 엔모스 트랜지스터(132)의 드레인과 피모스 트랜지스터(122)의 드레인은 서로 연결되고, 엔모스 트랜지스터(133)의 드레인과 피모스 트랜지스터(123)의 드레인은 서로 연결된다. 피모스 트랜지스터(121)의 게이트는 피모스 트랜지스터(123)의 드레인에 연결되고, 피모스 트랜지스터(121)의 드레인은 제2 노드(N2)에 연결된다. 엔모스 트랜지스터(131)의 드레인은 제2 노드(N2)에 연결된다.

버퍼부(140)는 저항(R3), 인버터(INV1) 및 엔모스 트랜지스터(141)를 포함한다. 엔모스 트랜지스터(141)는 접지에 연결된 소스, 제2 노드(N2)에 연결된 게이트를 갖는다. 저항(R3)은 전원전압(VDD)과 엔모스 트랜지스터(141)의 드레인 사이에 연결된다. 인버터(INV1)는 엔모스 트랜지스터(141)의 드레인의 전압 신호의 위상을 반전시키고 제1 감지 신호(CSO)를 생성한다.

이하 도 1 및 도 3을 참조하여, 전류 센서(110)의 동작에 대하여 설명한다.

도 1 및 도 3을 참조하면, 제1 감지 전류(ISEN1)는 풀-업 동작을 하는 피모스 트랜지스터(61)로 흘러 들어가는 전류를 센싱한 전류이고, 제2 감지 전류(ISEN2)는 피모스 트랜지스터(61)의 드레인으로부터 흘러 나오는 전류를 센싱한 전류이다. 따라서, 제 2 감지 전류(ISEN2)는 인덕터 전류(IL)가 증가함에 따라 감소한다.

피모스 트랜지스터(121)와 피모스 트랜지스터(122)의 소스에는 제 1 감지 전류(ISEN1)가 인가되고, 피모스 트랜지스터(123)의 소스에 제 2 감지 전류(ISEN2)가 인가된다. 인덕터 전류(IL)가 증가함에 따라 피모스 트랜지스터(121)를 통해 흐르는 전류(IS1)는 증가한다.

피크 전류 검출 신호(IS2)는 피모스 트랜지스터(121)를 통해 흐르는 전류(IS1)에서 엔모스 트랜지스터(131)를 통해 흐르는 전류(ISYN1)를 뺀 전류이다. 엔모스 트랜지스터(131)는 엔모스 트랜지스터(134)와 전류 미러 형태로 연결되어 있으므로, 엔모스 트랜지스터(131)를 통해 흐르는 전류(ISYN1)는 일정한 크기를 갖는다. 따라서, 인덕터 전류(IL)가 증가함에 따라 피크 전류 검출 신호(IS2)는 증가한다.

인덕터 전류의 정의 기울기는 (Vin - Vout)/L로 표현된다. 따라서, 출력 전압(Vout)의 전압 레벨이 증가하면 인덕터 전류(IL)의 기울기는 감소하고, 출력 전압(Vout)의 전압 레벨이 감소하면 인덕터 전류(IL)의 기울기는 증가한다.

버퍼부(140)는 피크 전류 검출 신호(IS2)를 버퍼링하여 제1 감지 신호(SCO)를 생성한다. 따라서, 인덕터 전류(IL)가 증가하면 제1 감지 신호(SCO)의 크기는 증가하며, 인덕터 전류(IL)가 감소하면, 제1 감지 신호(SCO)의 크기는 감소한다. 즉, 제1 감지 신호(SCO)의 레벨은 인덕터 전류(IL)에 비례한다.

출력 전압(Vout)의 레벨이 클 때는 제1 감지 신호(SCO)를 인에이블시키기 위한 인덕터 전류(IL)의 피크 값이 감소하고, 출력 전압(VOUT)의 레벨이 작을 때는 제1 감지 신호(SCO)를 인에이블시키기 위한 인덕터 전류(IL)의 피크 값이 증가한다. 제1 감지 신호(SCO)가 활성화되면 피모스 트랜지스터(161)가 턴-오프되고 인덕터 전류(IL)는 부의 기울기를 갖는다.

도 4는 본 발명의 일 실시예에 따른 도 2의 영전류 검출기의 구성을 나타내는 블록도이다.

도 4를 참조하면, 영전류 검출기(150)는 차동 입력단(160) 및 출력단(170)을 포함하여 구성될 수 있다.

차동 입력단(160)은 제1 및 제2 전압 신호들(VP, VN)을 수신하고, 출력단(170)은 차동 입력단(160)에 연결되어 제1 및 제2 전압 신호들(VP, VN)의 차이를 증폭하여 제2 감지 신호(ZCD)를 제공한다.

도 5는 본 발명의 일 실시예에 따른 도 4의 영전류 검출기의 구성을 나타내는 회로도이다.

도 4 및 도 5를 참조하면, 영전류 검출기(150)는 전류원(IS), 피모스 트랜지스터들(161, 162, 171, 172) 및 엔모스 트랜지스터들(181~186)을 포함한다. 전류원(IS), 피모스 트랜지스터들(161, 162) 및 엔모스 트랜지스터들(181, 182)은 도 5의 차동 입력단(160)에 대응하고, 피모스 트랜지스터들(171, 172 및 엔모스 트랜지스터들(183~186)은 도 5의 출력단(170)에 대응한다.

전류원(IS)은 전원전압(VDD)과 제1 노드(N21) 사이에 전기적으로 연결된다. 피모스 트랜지스터(161)는 제1 노드(N21)와 제2 노드(N21) 사이에 전기적으로 연결되고, 제2 전압 신호(VN)가 인가되는 게이트를 갖는다. 피모스 트랜지스터(162)는 제1 노드(N21)와 제2 노드(N22) 사이에 전기적으로 연결되고, 제1 전압 신호(VP)가 인가되는 게이트를 갖는다. 엔모스 트랜지스터(181)는 제2 노드(N22)와 접지 사이에 전기적으로 연결되고 엔모스 트랜지스터(182)는 제3 노드(N23)와 접지 사이에 전기적으로 연결된다. 엔모스 트랜지스터(181)의 드레인은 엔모스 트랜지스터(182)의 게이트에 전기적으로 연결되고, 엔모스 트랜지스터(181)의 게이트는 엔모스 트랜지스터(182)의 드레인에 전기적으로 연결된다. 엔모스 트랜지스터(184)는 다이오드 형태로 연결되어 있으며, 제2 노드(N22)와 접지 사이에 전기적으로 연결된다. 엔모스 트랜지스터(185)는 다이오드 형태로 연결되어 있으며, 제3 노드(N23)와 접지 사이에 전기적으로 연결된다. 엔모스 트랜지스터(183)는 엔모스 트랜지스터(184)의 게이트에 연결된 게이트를 갖고, 접지에 연결된 소스를 갖는다. 엔모스 트랜지스터(186)는 엔모스 트랜지스터(185)의 게이트에 연결된 게이트, 노드(N24)에 연결된 드레인을 갖고, 접지에 연결된 소스를 갖는다. 피모스 트랜지스터(171)는 다이오드 형태로 연결되어 있으며, 전원전압(VDD)에 연결된 소스와 엔모스 트랜지스터(183)의 드레인에 연결된

드레인을 갖는다. 피모스 트랜지스터(172)는 피모스 트랜지스터(171)의 게이트에 연결된 게이트를 갖고, 전원전압(VDD)에 연결된 소스와 제4 노드(N24)에 연결된 드레인을 갖는다.

영전류 검출기(150)의 제4 노드(N24)를 통해 제2 감지 신호(ZCD)가 출력된다.

이하 도 1 및 도 5를 참조하여, 영전류 검출기(150)의 동작을 설명한다.

제1 구동 제어신호(GP1)와 제2 구동 제어 신호(GP2)가 모두 로직 로우 상태이면, 제1 구동 소자(61)는 온 상태가 되고, 제2 구동 소자(63)는 오프 상태가 된다. 제1 구동 소자(61)가 온 상태가 되면, 입력 전원 전압(Vin)이 스위칭 노드(SW)에 인가되고 인덕터(L), 커패시터(C1) 및 제2 구동 소자(63)의 기생 다이오드를 통해 인덕터 전류(IL)가 흐른다. 제1 구동 제어신호(GP1)와 제2 구동 제어 신호(GP2)가 모두 로직 하이 상태로 바뀌면, 제1 구동 소자(61)는 오프 상태가 되고, 제2 구동 소자(63)는 온 상태가 된다. 제2 구동 소자(63)가 온 상태가 되면, 인덕터(L), 커패시터(C1) 및 제2 구동 소자(63)를 통해 인덕터 전류(IL)가 흐르고, 인덕터 전류(IL)의 크기는 점점 줄어든다. 스위칭 노드(SW)와 접지 사이의 전압, 즉 제2 구동 소자(63) 양단의 전압이 음의 값에서 양의 값으로 바뀔 때 제2 감지 신호(ZCD)가 발생된다.

본 발명의 실시예에 따른 전압 컨버터(10)는 후술하는 스위칭 제어 회로(300)에서 오프-타이밍 제어 전압(VOFT)을 이용하여 제2 감지 신호(ZCD)가 활성화되기 전에 제1 스위칭 소자(61)를 턴-온 시키고 제2 스위칭 소자(63)를 턴-오프시켜 인덕터 전류(IL)를 증가시킨다. 따라서 펄스 주파수 변조 모드에서 부하(50)에 전달되는 전력의 효율을 증가시킬 수 있다.

도 6은 본 발명의 일 실시예에 따른 도 1의 스위칭 제어 회로의 구성을 나타내는 블록도이다.

도 6을 참조하면, 본 발명의 일 실시예에 따른 스위칭 제어 회로(300)는 피드백 전압 선택기(310), 펄스 폭 변조부(320), 펄스 주파수 변조부(340), 모드 컨트롤러(360), 구동 제어부(360), 레벨 검출기(370) 및 오프-타임 컨트롤러(400)를 포함할 수 있다.

피드백 전압 선택기(310)는 제1 감지 신호(CS0)를 수신하고, 제1 감지 신호(CS0)의 피크 값에 따라 피드백 전압(VFB)의 제공 경로를 선택한다. 즉, 제1 감지 신호(CS0)가 미리 설정된 기준 값 보다 작은 경우에는 피드백 전압 선택기(310)는 피드백 전압(VFB)을 제1 피드백 전압(VFB1)으로서 펄스 주파수 변조부(340)에 제공하고, 제1 감지 신호(CS0)가 미리 설정된 기준 값 이상인 경우에는 피드백 전압 선택기(310)는 피드백 전압(VFB)을 제2 피드백 전압(VFB2)으로서 펄스 폭 변조부(320)에 제공할 수 있다.

펄스 폭 변조부(320)는 제1 기준 전압(VREF1)과 피드백 전압(VFB1)을 수신하고, 그 차이에 따른 펄스 폭 변조(PWM)을 수행하여 제1 펄스 신호(PWMO)를 생성한다. 펄스 주파수 변조부(340)는 제1 기준 전압(VREF1)과 피드백 전압(VFB2)을 수신하고, 그 차이에 따른 펄스 주파수 변조(PFM)를 수행하여 제2 펄스 신호(PFMO)를 생성하되, 오프-타이밍 제어 전압(VOFT)에 응답하여 제2 펄스 신호(PFMO)의 주파수를 조절할 수 있다.

모드 컨트롤러(500)는 1 감지 전류 신호(CS0) 및 제2 감지 전류 신호(ZCD)에 기초하여 동작 모드에 따라 제1 펄스 신호(PWMO) 및 제2 펄스 신호(PFMO) 중 하나를 선택하고 선택된 펄스 신호를 구동 제어부(360)에 제공한다. 구동 제어부(360)는 모드 컨트롤러(500)로부터 제공받은 펄스 신호에 기초하여 제1 및 제2 구동 제어 신호들(GP1, GP2)의 온/오프 타이밍을 결정할 수 있다.

레벨 검출기(370)는 제1 감지 전류 신호(CS0)를 수신하고, 제1 감지 전류 신호(CS0)의 피크 값이 검출되는 경우 활성화되는 피크 펄스 신호(PVFP)를 생성하여 오프-타임 컨트롤러(400)에 제공한다.

오프-타임 컨트롤러(400)는 피크 펄스 신호(PVFP)에 기초하여 제2 펄스 신호의 주파수(PFMO)를 조절하는 오프-타이밍 제어 전압(VOFT)을 생성하여 펄스 주파수 변조부(340)에 제공할 수 있다. 또한 오프 타임 컨트롤러(400)는 외부로부터 제공되는 동적 전압 스케일링 코드(DVSC) 및 인에이블 신호(EN)에 기초하여 오프-타이밍 제어 전압(VOFT)을 생성할 수 있다.

도 7은 본 발명의 일 실시예에 따른 도 6의 펄스폭 변조부의 구성을 나타내는 회로도이다.

도 7을 참조하면, 펄스폭 변조부(320)는 비교기(321) 및 펄스폭 변조(PWM) 비교기(323)를 포함하여 구성될 수 있다.

비교기(321)는 제1 기준 전압(VREF1)과 제1 피드백 전압(VFB1)을 비교하여 그 결과에 따라 에러 전압(VER1)을 출력한다. 비교기(321)는 제1 기준 전압(VREF1)을 입력받는 양의 입력 단자 및 피드백 전압(VFB1)을 입력받는 음의 입력 단자를 구비한다. 즉, 비교기(321)는 제1 기준 전압(VREF1)이 피드백 전압(VFB1)과 같거나 작은 경우에 하이 레벨이 되는 에러 전압(VER1)을 출력할 수 있다. PWM 비교기(323)는 에러 전압(VER1)과 제1 감지 신호를 비교하여 그 비교 결과에 따른 제1 펄스 신호(PWMO)를 생성한다.

도 8은 도 7의 펄스 폭 변조부의 여러 신호들을 나타내는 타이밍도이다.

도 8에서 Vref'로 나타나 있는 것은 제1 피드백 전압(VFB1)의 레벨이 제1 기준 전압(VREF1)과 일치할 때의 출력 전압(Vout)의 레벨을 나타낸다. 출력 전압(Vout)이 제1 기준 전압(Vref1)에 대응하는 Vref'보다 낮은 동안(도 8의 T1의 기간)은 비교기(321)의 출력인 에러 전압(VER1)이 로우 레벨이 된다. 이 동안(T1)에는 제1 펄스 신호(PWMO)가 로우 레벨이 되고, 구동 제어부(360)는 제1 구동 소자(61)를 온으로 하고 제2 구동 소자(63)를 오프로 하는 제1 및 제2 구동 제어 신호들(GP1, GP2)을 출력한다.

따라서, T1 기간에 출력 전압(Vout)이 점차 낮아지고 이에 따라 피드백 노드(FN)의 레벨이 낮아진다. 그리고 출력 전압(Vout)이 Vref'보다 낮아지면, 비교기(321)의 출력이 로우 레벨로부터 하이 레벨로 변화된다. 타이밍들(t1, t2) 사이의 구간 동안에 제1 감지 신호(CSO)의 레벨이 에러 전압(VER1)의 레벨보다 낮기 때문에 PWM 비교기(323)는 제1 펄스 신호(PWMO)를 로우 레벨로 출력한다. 타이밍들(t2, t3) 사이의 구간 동안에 제1 감지 신호(CSO)의 레벨이 에러 전압(VER1)의 레벨보다 높기 때문에 제1 펄스 신호(PWMO)가 하이 레벨로 변화하고, 이에 따라 구동 제어부(360)는 제1 구동 소자(61)를 오프로 하고 제2 구동 소자(63)를 온으로 하는 제1 및 제2 구동 제어 신호들(GP1, GP2)을 출력한다. 또한 타이밍들(t2, t3) 사이의 구간 동안에 제1 펄스 신호(PWMO)가 로우 레벨로 변화하고, 이에 따라 구동 제어부(360)는 제1 구동 소자(61)를 온으로 하고 제2 구동 소자(63)를 오프로 하는 제1 및 제2 구동 제어 신호들(GP1, GP2)을 출력한다.

도 9는 본 발명의 일 실시예에 따른 도 6의 펄스 주파수 제어부의 구성을 나타내는 회로도이다.

도 9를 참조하면, 펄스 주파수 제어부(340)는 제1 비교기(341), 제2 비교기(342), 오어 게이트(343), 플립플롭(344) 및 드라이버(344)를 포함하여 구성될 수 있다.

제1 비교기(341)는 제1 기준 전압(VREF1)과 피드백 전압(VFB2)을 비교하여 그 차이에 해당하는 에러 전압(VER2)을 제공한다. 제1 비교기(341)는 제1 기준 전압(VREF1)을 수신하는 음의 입력 단자 및 피드백 전압(VFB2)을 수신하는 양의 입력 단자를 구비한다. 제2 비교기(342)는 제1 감지 신호(CS0)와 제2 기준 전압(VREF2)를 비교하여 그 차이에 따른 에러 전압(VER3)을 출력한다. 제2 비교기(342)는 제1 감지 신호(CSO)를 수신하는 음의 입력 단자 및 제2 기준 전압(VREF2)을 수신하는 양의 입력 단자를 구비한다. 오어 게이트(343)는 에러 전압(VER2), 제2 감지 신호(ZCD) 및 오프-타이밍 제어 전압(VOFT)에 대하여 논리합 연산을 수행한다. 플립플롭(343)은 RS 플립플롭으로 구성되어 셋 단자(S)에서 에러 전압(VER3)을 수신하고 리셋 단자(R)에서 오어 게이트(343)의 출력을 수신하고 반전 출력 단자(Q)에서 출력 신호를 제공할 수 있다. 리셋 단자(R)는 네거티브 에지 트리거형이다.

따라서, 오어 게이트(343)는 에러 전압(VER2), 오프-타이밍 제어 전압(VOFT) 및 제2 감지 신호(ZCD) 중 적어도 하나가 하이 레벨이면 하이 레벨의 출력 신호를 제공한다. 또한 플립플롭(344)의 리셋 단자(R)가 네거티브 에지 트리거형이므로 플립플롭(344)은 오어 게이트(343)의 출력의 하강 에지에 응답하여 출력(Q)을 리셋시킬 수 있다.

드라이버(344)는 에러 전압(VER2)에 의하여 제어되고 플립플롭(343)의 출력, 및 제2 감지 신호(ZCD)에 기초하여 제2 펄스 신호(PWMO)를 출력한다. 피드백 전압(VFB2)이 제1 기준 전압(VREF1)보다 낮아서, 에러 전압(VER2)이 로우 레벨인 경우에, 드라이버(344)는 플립플롭(343)의 출력에 기초하여 제2 펄스 신호(PWMO)를 제공한다. 피드백 전압(VFB2)이 제1 기준 전압(VREF1)보다 높아서, 에러 전압(VER2)이 하이 레벨인 경우에, 드라이버(344)는 제2 감지 신호(ZCD)에 기초하여 제2 펄스 신호(PFMO)를 제공한다.

제1 구동 제어 신호(GP1)가 로우 레벨인 동안 제1 구동 소자(61)가 턴-온되어 인덕터 전류(IL)가 증가한다. 인덕터 전류(IL)가 피크 레벨에 도달하면, 에러 전압(VER3)은 하이 레벨이 되어 플립플롭(344)은 셋되므로 드라이버(345)는 하이 레벨의 제2 펄스 신호(PFMO)를 출력한다. 이에 따라 제1 구동 제어 신호(GP1)가 하이 레벨이 되어 제1 구동 소자(61)를 턴-오프시켜 제1 감지 신호(CSO)의 레벨이 감소한다. 제1 구동 소자(61)가 턴-오프되어 제1 감지 전류 신호(CSO)의 레벨이 감소하는 동안, 오프-타임 컨트롤러(400)에서 제공되는 오프-타임 제어 전압(VOFT)이 로우 레벨로 천이하는 것에 응답하여 플립플롭(344)의 출력은 리셋되고, 이에 따라 드라이버(344)는 로우 레벨의 제2 펄스 신호(PFMO)를 출력한다. 따라서 제2 펄스 신호(PFMO)에 의하여 제1 구동 소자(61)를 턴-온되어 인덕터 전류(IL)가 증가하여 제1 감지 전류 신호(CSO)의 레벨이 다시 증가한다.

도 10은 본 발명의 일 실시예에 따른 도 6의 오프-타임 컨트롤러의 구성을 나타내는 회로도이다.

도 10을 참조하면, 본 발명의 일 실시예에 따른 오프-타임 컨트롤러(400)는 적응적 제어부(410), 제어 전압 생성부(470) 및 오프셋 제어부(475)를 포함할 수 있다. 적응적 제어부(410)는 디멀티플렉서(411), 스위치(413), 스케일링 전류 제공부(421), 오프셋 전류 제공부(450)를 포함할 수 있다. 제어 전압 생성부(470)는 스위치(472), 히스테리시스 비교기(471) 및 스위치(473)를 포함할 수 있다. 스케일링 전류 제공부(420)와 오프셋 전류 제공부(450)는 연결 노드(N41)에서 서로 연결된다.

디멀티플렉서(411)는 외부로부터 제공되는 동적 전압 스케일링 코드(DVSC)를 디코딩하여 복수의 제1 스위칭 신호들(SCS11~SCS1n)을 생성한다. 스위치(413)는 피크 펄스 신호(PVFP)에 응답하여 전원 전압(VDD)을 스케일링 전류 제공부(420)에 인가한다. 스케일링 전류 제공부(420)는 복수의 전류원들(431~43n) 및 복수의 전류원들(431~43n) 각각과 직렬로 연결된 복수의 제1 스위치들(441~41n)을 포함한다. 복수의 제1 스위치들(441~41n)은 제1 스위칭 신호들(SCS11~SCS1n)에 응답하여 선택적으로 연결되어 동적 전압 스케일링 코드(DVSC)에 상응하는 스케일링 전류(ISC)를 연결 노드(N41)에 제공한다. 제어부(475)는 인에이블 신호(EN)에 응답하여 활성화되고, 클럭 신호(CLK)에 기초하여 복수의 제2 스위칭 신호들(SCS21~SCS2n)을 오프셋 전류 제공부(450)에 인가할 수 있다. 오프셋 전류 제공부(450)는 연결 노드(N41)와 접지 전압 사이에 서로 병렬로 연결되는 복수의 제2 스위치들(451~45n)과 제2 스위치들(451~45n) 각각에 연결되는 복수의 커패시터들(461~46n)을 포함할 수 있다. 제2 스위치들(451~45n)은 제2 스위칭 신호들(SCS21~SCS2n)에 응답하여 선택적으로 연결되어 커패시터들(461~46n)에 충전된 전압에 상응하는 오프셋 전류(IOFS)를 연결 노드(N41)에 제공한다.

제어 전압 생성부(470)의 스위치(472)는 피크 펄스 신호(PVFP)에 응답하여 전원 전압(VDD)을 히스테리시스 비교기(471)에 제공하고, 스위치(473)는 디스차지 신호(DISC)에 응답하여 연결 노드(N41)를 접지 전압 레벨로 디스차지시킨다. 히스테리시스 비교기(471)는 연결 노드(N41)의 스케일링 전압(VSC)과 기준 전압(VREF)을 비교하여 그 비교 결과에 따른 오프-타임 제어 전압(VOFT)을 출력한다. 예를 들어, 연결 노드(N41)의 스케일링 전압(VSC)이 접지 전압 레벨에서 선형적으로 기준 전압(VREF) 레벨까지 증가할 때까지 오프-타임 제어 전압(VOFT)은 하이 레벨을 갖고, 연결 노드(N41)의 스케일링 전압(VSC)이 기준 전압(VREF) 레벨에서 선형적으로 접지 전압 레벨까지 감소할 때, 오프-타임 제어 전압(VOFT)은 로우 레벨을 갖는다. 따라서, 오프-타임 제어 전압(VOFT)은 펄스 형태를 가질 수 있다. 오프셋 전류(IOFS)가 연결노드에 제공되면 스케일링 전압(VSC)의 레벨이 증가하므로 오프셋 전류(IOFS)에 의하여 오프-타임 제어 전압(VOFT)의 주파수가 조절될 수 있다.

도 11은 도 9의 펄스 주파수 변조부의 여러 신호들을 나타내는 타이밍도이다.

도 11에서 Vref'로 나타나 있는 것은 피드백 전압(VFB2)의 레벨이 기준 전압(VREF)과 일치할 때의 출력 전압(Vout)의 레벨을 나타낸다.

타이밍(t1') 이전에는 도 1의 제1 구동 소자(61) 및 제2 구동 소자(63)가 모두 턴-오프되어 있다고 가정한다. 타이밍(t1')에 출력 전압(Vout)의 레벨이 기준 전압(VREF')의 레벨보다 낮으므로, 전압 비교기(341)의 출력인 에러 전압(VER2)이 로우 레벨이 된다. 따라서 제2 펄스 신호(PFMO)가 로우 레벨이 되어, 구동 제어부(360)는 제1 구동 소자(61)를 온으로 하고 제2 구동 소자(63)를 오프로 하는 제1 및 제2 구동 제어 신호들(GP1, GP2)을 출력한다. 이에 따라 타이밍들(t1', t2') 사이에 인덕터 전류(IL) 및 인덕터 전류(IL)에 비례하는 제1 감지 신호(CS0)의 레벨이 선형적으로 증가하여 타이밍(t2')에 피크 값에 도달하게 된다.

타이밍(t2')에 제2 비교기(342)의 출력인 에러 전압(VER3)이 하이 레벨이 되고, 하이 레벨의 에러 전압(VER3)은 플립플롭(343)을 셋시켜 출력 신호(Q)가 하이 레벨이 된다. 이에 따라 타이밍(t2')에 제2 펄스 신호(PFMO)가 하이 레벨이 되어, 구동 제어부(360)는 제1 구동 소자(61)를 오프로 하고 제2 구동 소자(63)를 온으로 하는 제1 및 제2 구동 제어 신호들(GP1, GP2)을 출력한다. 따라서 인덕터 전류(IL)는 피크값으로부터 선형적으로 감소하게 된다. 제1 구동 소자(61)의 오프-타이밍은 오프-타임 컨트롤러(400)로부터 제공되는 오프-타이밍 제어 전압(VOFT)에 의하여 조절될 수 있다. 즉, 인덕터 전류(IL)가 제로 값에 도달하기 전에 오프-타이밍 제어 전압(VOFT)의 하강 에지에 응답하여 플립플롭(343)을 리셋시켜 타이밍(t3')에 제2 펄스 신호(PFMO)를 로우 레벨로 천이시킨다. 따라서 구동 제어부(360)는 제1 구동 소자(61)를 온으로 하고 제2 구동 소자(63)를 오프로 하는 제1 및 제2 구동 제어 신호들(GP1, GP2)을 출력한다. 이에 따라 인덕터 전류(IL)는 타이밍들(t3', t4')에 선형적으로 피크값까지 증가하게 된다. 이러한 동작이 타이밍들(t4'~t6')까지 반복된다. 타이밍(t7')에 출력 전압(Vout)의 레벨이 기준 전압(Vref')의 레벨과 실질적으로 동일해지면 도 9의 드라이버(344)는 제2 감지 신호(ZCD)에 기초하여 동작하게 된다. 따라서 타이밍(t7')에 인덕터 전류(IL)는 제로 값으로 감소하게 되고 타이밍(t7'~t8') 사이에 활성화되는 제2 감지 신호(ZCD)에 기초하여 제2 펄스 신호(PFMO)는 로우 레벨이 되어 제2 구동 소자(63)를 턴오프시킨다.

도 12는 본 발명의 일 실시예에 따른 도 6의 모드 컨트롤러의 구성을 나타내는 블록도이다.

도 12를 참조하면, 모드 컨트롤러(480)는 레벨 검출기(481), 모드 신호 생성기(482), 모드 트리거(483) 및 멀티플렉서(489)를 포함할 수 있다. 모드 트리거(486)는 인버터(484), 오어 게이트(485), 발진기(486), 카운터(487) 및 버퍼(488)를 포함하여 구성될 수 있다.

레벨 검출기(481)는 인덕터 전류(IL)에 비례하는 제1 감지 전류 신호(CS0)의 레벨을 제3 기준 전압(VREF3)과 비교하고, 1 감지 전류 신호(CS0)의 레벨이 제3 기준 전압(VREF3) 이상인 경우에 활성화되는 레벨 감지 신호(LDS)를 출력한다. 이 레벨 감지 신호(LDS)는 전압 컨버터(10)의 PWM 모드를 트리거하는 신호일 수 있다. 모드 신호 생성기(482)는 디-플립플롭으로 구성될 수 있다. 즉 모드 신호 생성기(482)는 데이터 단자(D)가 전원 전압에 연결되고, 클럭 단자(CK)는 레벨 감지 신호(LDS)를 수신하고, 출력 단자(Q)에서는 모드 신호(MS)를 제공하고 리셋 단자(R)로는 모드 변환 트리거 신호(MCTS)를 수신할 수 있다. 즉 모드 신호 생성기(482)는 제1 감지 전류 신호(CS0)의 레벨이 제3 기준 전압(VREF3) 이상인 경우에 하이 레벨의 모드 신호(MS)를 출력할 수 있다.

인버터(484)는 레벨 감지 신호(LDS)를 반전시켜 오어 게이트(485)에 제공한다. 오어 게이트(485)는 인버터(484)의 출력과 제2 감지 전류 신호(ZCD)에 대하여 오어 연산을 수행하여 카운터(487)의 데이터 단자(D)에 제공한다. 카운터(487)의 클럭 단자(CK)는 발진기(486)에서 생성되는 클럭 신호(CLK)를 수신하고, 데이터 단자(D)에 입력되는 오어 게이트(486)의 출력이 기설정된 기준 시간 동안 유지되는 경우에 활성화되는 카운터 출력 신호(COUT)를 발생한다. 버퍼(488)는 카운터 출력 신호(COUT)를 버퍼링하여 모드 변환 트리거 신호(MCTS)를 디-플립플롭(482)의 리셋 단자(482)에 제공하여 디-플립플롭(482)을 리셋시킨다. 따라서 일정시간 동안 인덕터 전류(IL)에 비례하는 제1 감지 전류 신호(CS0)의 레벨이 제3 기준 전압(VREF3)보자 작거나 상기 일정시간 동안 제2 감지 전류 신호(ZCD)가 유지되면, 카운터 출력 신호(COUT)를 활성화시켜 디-플립플롭(482)을 리셋시킨다. 디-플립플롭(482)이 리셋되면, 모드 신호(MS)는 로우 레벨이 되어 전압 컨버터(10)의 PFM 모드를 트리거할 수 있다.

멀티플렉서(489)는 모드 신호(MS)에 응답하여 제1 펄스 신호(PWMO) 및 제2 펄스 신호(PFMO) 중 하나를 선택하여 구동 제어부(360)에 제공한다.

도 13은 본 발명의 일 실시예에 따른 도 9의 펄스 주파수 변조부와 도 10의 오프-타임 컨트롤러의 동작을 나타내는 상태도이다.

도1, 도 9 내지 도 13을 참조하면, 펄스 주파수 변조부(340)는 제1 기준 전압(VREF1)이 피드백 전압(VFB2) 이상인지 여부를 판단한다(S110). 부하 전류(ILOAD)는 출력 전압(Vout)의 레벨에 반비례하고, 따라서 인덕터 전류(IL)도 출원 전압(Vout)의 레벨에 반비례한다. 기준 전압(VREF1)이 피드백 전압(VFB2)보다 높지 않으면(S110에서 NO), 제1 구동 소자(61, TH)를 오프시키고, 제2 구동 소자(63, TL)를 온 시킨다(S120). 이에 따라 인덕터 전류(IL)의 레벨이 감소되어 출력 전압(Vout)의 레벨이 상승한다. 기준 전압(VREF1)이 피드백 전압(VFB2)보다 높으면(S110에서 YES), 제1 구동 소자(61, TH)를 온시키고, 제2 구동 소자(63, TL)를 오프시킨다(S130). 이에 따라, 인덕터 전류(IL)의 레벨이 증가하게 되고, 출력 전압(Vout)의 레벨이 감소하게 된다. 펄스 주파수 변조부(340)는 제1 기준 전압(VREF1)이 피드백 전압(VFB2) 이하인지 여부를 판단한다(S140). 기준 전압(VREF1)이 피드백 전압(VFB2)보다 크면(S140에서 NO), 인덕터 전류(IL)의 레벨을 감소시키기 위하여, 제1 구동 소자(61, TH)를 오프시키고, 제2 구동 소자(63, TL)를 일정한 시간(TOFT) 동안 온 시킨다(S150). 여기서, 일정한 시간(TOFT)은 오프-타이밍 제어 전압(VOFT)의 활성화 구간에 상응할 수 있다. 기준 전압(VREF1)이 피드백 전압(VFB2) 이하이면(S140에서 YES), 제1 구동 소자(61, TH)를 오프시키고, 제2 구동 소자(63, TL)를 일정한 시간(TZC) 동안 온 시킨다(S160). 여기서 일정한 시간(TZC)은 인덕터 전류(IL)가 피크 값에서 제로 값까지 감소할 때까지의 시간에 상응한다.

도 14는 본 발명의 일 실시예에 따른 도 12의 모드 컨트롤러의 동작을 나타내는 상태도이다.

도 12 및 도 14를 참조하면, 레벨 검출기(180)는 인덕터 전류(IL)에 비례하는 제1 감지 전류 신호(CS0)가 제3 기준 전압(VREF3)보다 작은지 여부를 판단한다(S210). 제1 감지 전류 신호(CS0)가 제3 기준 전압(VREF3) 이상이면(S210에서 NO), 인덕터 전류(IL) 및 부하 전류(ILOAD)가 미리 정해진 기준 값 이상이므로 모드 컨트롤러(480)는 모스 신호(MS)를 활성화시켜 전압 컨버터(10)가 PWM 모드에서 동작하도록 한다(S220). 제1 감지 전류 신호(CS0)가 제3 기준 전압(VREF3)보다 작으면(S210에서 YES), 카운터(487)를 동작시킨다(S230). 제1 감지 전류 신호(CS0)가 제3 기준 전압(VREF3)보다 작은 것(TMODE)이 기준 시간(TREF) 이상 유지되는지 판단한다(S240). 제1 감지 전류 신호(CS0)가 제3 기준 전압(VREF3)보다 작은 것(TMODE)이 기준 시간(TREF) 이상 유지되면(S240에서 YES), PWM모드에서 PFM모드로 전환하고(S250), 전압 컨버터(10)가 PFM 모드에서 동작하도록 한다(S260). 제1 감지 전류 신호(CS0)가 제3 기준 전압(VREF3)보다 작은 것(TMODE)이 기준 시간(TREF) 이상 유지되지 않으면(S240에서 NO), 전압 컨버터(10)는 계속 PWM 모드에서 동작한다(S220).

또한, 모드 트리거(486)는 인덕터 전류(IL)의 제로 값이 검출되었는지 여부를 판단한다(S270). 인덕터 전류(IL)의 제로 값이 검출되지 않으면(S270에서 NO), 전압 컨버터(10)는 PWM 모드에서 동작한다(S220). 인덕터 전류(IL)의 제로 값이 검출되면(S270에서 YES), 카운터(487)를 동작시키고(S230), 인덕터 전류(IL)의 제로 값이 검출되는 것(TMODE)이 기준 시간(TREF) 이상 유지되는지 판단한다(S240). 인덕터 전류(IL)의 제로 값이 검출되는 것(TMODE)이 기준 시간(TREF) 이상 유지되면(S240에서 YES), PWM모드에서 PFM모드로 전환하고(S250), 전압 컨버터(10)가 PFM 모드에서 동작하도록 한다(S260). 덕터 전류(IL)의 제로 값이 검출되는 것(TMODE)이 기준 시간(TREF) 이상 유지되지 않으면(S240에서 NO), 전압 컨버터(10)는 계속 PWM 모드에서 동작한다(S220).

도 15는 도 1의 전압 컨버터의 동작을 설명하기 위한 도면이고, 도 16은 도 15의 일부분을 확대한 도면이다.

도 15 및 도 16을 참조하면, 동작 초기에 부하 전류(ILOAD)의 레벨이 정해진 기준 전류 레벨보다 낮으므로, 즉 출력 전압(Vout)의 레벨이 미리 정해진 기준 값보다 높으므로 전압 컨버터(10)는 PFM 모드에서 동작한다. 시간(t1") 이전의 상기 PFM 모드에서는 상술한 바와 같이, 전압 컨버터(10)는 스위칭 제어 회로(300)에서 오프-타이밍 제어 전압(VOFT)을 이용하여 제2 감지 신호(ZCD)가 활성화되기 전에, 즉 인덕터 전류(IL)가 제로 값에 도달하기 전에 제1 스위칭 소자(61)를 턴-온 시키고 제2 스위칭 소자(63)를 턴-오프시켜 인덕터 전류(IL)를 증가시켜 PFM 모드에서 부하(50)에 전달되는 전력의 효율을 증가시킬 수 있다.

시간들(t1", t2") 사이에서 부하 전류(ILOAD)가 증가하기 시작하여 부하 전류(ILOAD)의 레벨이 정해진 기준 전류 레벨에 근접하게 되면, 전압 컨버터(10)는 오프-타이밍 제어 전압(VOFT)의 주파수를 증가시키고, 전압 컨버터(10)는 동작 모드는 PFM 모드에서 PWM 모드로 전환된다.

시간들(t1", t2") 사이에서 부하 전류(ILOAD)가 미리 정해진 기준 전류 레벨보다 커지게 되고 시간(t2") 이후에 전압 컨버터(10)는 PWM 모드에서 동작하게 된다. 도 16의 모드 전환 구간(491)에서도 부하 전류(ILOAD)가 증가함에 따라 부하(50)에 전달되는 전류는 인덕터 전류(IL)의 평균값에 해당하므로 인덕터 전류(IL)가 제로 값에 도달하는 경우보다 높은 효율로 전력이 부하(50)에 전달됨을 알 수 있다.

도 17은 본 발명의 일 실시예에 따른 전압 컨버터의 효율을 나타내는 그래프이다.

도 17에서 참조 번호(493)는 도 1의 전압 컨버터(10)의 PFM 모드에서의 부하에 전달되는 전력의 효율을 나타내고, 참조 번호(492)는 본 발명과 비교하기 위하여 종래의 전압 컨버터에서 부하에 전력을 전달할 때 인버터 전류가 제로 값에 도달하는 경우를 나타낸다.

도 17을 참조하면, 부하 전류(ILOAD)가 일정한 값(Ith) 이상일 때 PFM 모드에서 도 1의 전압 컨버터(10)의 전력 전달 효율이 비교예에 비하여 상당히 개선되었음을 알 수 있다.

도 18은 본 발명의 일 실시예에 따른 도 1의 전압 컨버터의 동작을 설명하기 위한 도면이다.

도 1 및 도 18을 참조하면, 부하 전류(ILOAD)가 제1 값(Ith1)이하인 경우에 전압 컨버터(10)는 PFM 모드에서 동작하고, 부하 전류(ILOAD)가 제1 값(Ith1)이하인 경우에 전압 컨버터(10)는 PFM 모드에서 동작한다. 전압 컨버터(10)가 PFM 모드에서 동작할 때, 전압 컨버터(10)는 상술한 스위칭 제어 회로(300)에서 오프-타이밍 제어 전압(VOFT)을 이용하여 제2 감지 신호(ZCD)가 활성화되기 전에 제1 스위칭 소자(61)를 턴-온 시키고 제2 스위칭 소자(63)를 턴-오프시켜 인덕터 전류(IL)를 증가시킨다. 따라서 펄스 주파수 변조 모드에서 부하(50)에 전달되는 전력의 효율을 증가시킬 수 있다. 또한 전압 컨버터(10)는 제1 및 제2 전류값들(Ith1, Ith2) 사이에 모드 전환 구간에서는 도 12 및 도 14를 참조하여 설명한 바와 같이, 모드 컨트롤러(480)에서 제1 및 제2 감지 신호들(CSO, ZCD)에 기초하여 모드 전환의 안정적이고 분명하게 수행할 수 있다. 따라서 전압 컨버터(10)는 부하(50)에 전달되는 전력의 효율을 높임과 동시에 동작 특성을 향상시킬 수 있다.

도 19는 본 발명의 일 실시예에 따른 전력 관리 장치를 나타내는 블록도이다.

도 19를 참조하면, 전력 관리 장치(500)는 기준 전압 발생 회로(510), 리셋 신호 발생 회로(520) 및 전압 컨버터(530)를 포함한다.

기준 전압 발생 회로(510)는 파워 인에이블 신호(PEN)에 기초하여 기준 전압(VREF)을 발생한다. 실시예에 따라서, 기준 전압 발생 회로(510)는 분배 저항들을 이용한 전압 분할 회로의 형태로 구현될 수도 있고, 온도 변화에 둔감한 더욱 안정적인 기준 전압(VREF)을 제공하는 밴드-갭 레퍼런스(band-gap reference) 회로의 형태로 구현될 수도 있다. 도시하지는 않았지만, 상기와 같이 밴드-갭 레퍼런스 회로의 형태로 구현되는 경우에, 기준 전압 발생 회로(510)는 스타트-업(start-up) 회로, 복수의 PMOS 트랜지스터들, 복수의 저항들 및 복수의 PNP 트랜지스터들을 포함할 수 있다.

리셋 신호 발생 회로(520)는 파워 인에이블 신호(PEN) 및 기준 전압(VREF)에 기초하여 리셋 신호(RST)를 발생한다. 도시하지는 않았지만, 리셋 신호 발생 회로(520)는 파워 인에이블 신호(PEN)에 기초하여 리셋 인에이블 신호를 발생하는 리셋 인에이블부, 기준 전압(VREF) 및 상기 리셋 인에이블 신호에 기초하여 리셋 디스에이블 신호를 발생하는 리셋 디스에이블부, 및 상기 리셋 인에이블 신호 및 상기 리셋 디스에이블 신호에 기초하여 리셋 신호(RST)를 발생하는 래치부를 포함할 수 있다.

전압 컨버터(530)는 도 1 내지 도 18을 참조하여 설명한 바와 같이, 스위칭 제어 회로에서 오프-타이밍 제어 전압을 이용하여 제2 감지 신호가 활성화되기 전에 제1 스위칭 소자를 턴-온 시키고 제2 스위칭 소자를 턴-오프시켜 인덕터 전류(IL)를 증가시켜 펄스 주파수 변조 모드에서 부하에 전달되는 전력의 효율을 증가시킬 수 있다. 또한 동작 모드가 전환되는 모드 전환 기간 동안에 모드 컨트롤러에서 제1 및 제2 감지 신호들에 기초하여 모드 전환을 안정적이고 분명하게 수행할 수 있다.

전압 컨버터(530)는 스위칭 제어 회로(531), 구동 소자부(532) 및 출력 회로(533)를 포함할 수 있다. 스위칭 제어 회로(531)는 구동 소자부(532)를 구동하기 위한 제1 및 제2 구동 제어 신호들(GP1, GP2)을 생성하고 구동 소자부(532)는 제1 및 제2 구동 제어 신호들(GP1, GP2)에 응답하여 입력 전원 전압(Vin)을 출력 전압(Vout)으로 변환한다. 출력 회로(533)는 도 1의 평활 커패시터(C1) 및 피드백부(40)를 포함할 수 있고, 출력 전압(Vout)에 기초하여 부하 전류를 부하에 제공할 수 있다.

도 20은 도 19의 전력 관리 장치를 포함하는 전력 관리 시스템의 일 예를 나타내는 블록도이다.

도 20을 참조하면, 전력 관리 시스템(600)은 인쇄 회로 기판(printed circuit board; PCB, 610) 상에 실장된 전력 관리 장치(620) 및 복수의 집적 회로들(630a, 630b, ..., 630n)을 포함한다.

전력 관리 장치(620)는 도 19의 전력 관리 장치(500)일 수 있다. 전력 관리 장치(620)는 입력 전원 전압(Vin)에 기초하여 출력 전압(Vout)을 발생하며, 파워 인에이블 신호(PEN)에 기초하여 리셋 신호(RST)를 발생한다.

복수의 집적 회로들(630a, 630b, ..., 630n)은 리셋 신호(RST)에 기초하여 출력 전원 전압(Vout)이 정상 상태에 도달할 때까지는 리셋 상태를 유지하며, 출력 전원 전압(Vout)이 정상 상태에 도달한 후에는 상기 리셋 상태를 해제하고 출력 전원 전압(Vout)에 기초하여 구동된다.

도 21은 도 19의 전력 관리 장치를 포함하는 전력 관리 시스템의 다른 예를 나타내는 블록도이다.

도 21 참조하면, 전력 관리 시스템(700)은 시스템 온 칩(system on chip; SOC, 710) 및 필터(740)를 포함한다.

시스템 온 칩(710)은 전력 관리 장치(720) 및 기능 블록(730)을 포함한다.

전력 관리 장치(710)는 도 19의 전력 관리 장치(500)일 수 있다. 전력 관리 장치(710)는 입력 전원 전압(Vin)에 기초하여 출력 전류를 발생하며, 파워 인에이블 신호(PEN)에 기초하여 리셋 신호(RST)를 발생한다. 전력 관리 장치(710)에 포함되는 전압 컨버터는 도 1을 참조하여 설명한 바와 같이, 스위칭 제어 회로에서 오프-타이밍 제어 전압을 이용하여 제2 감지 신호가 활성화되기 전에 제1 스위칭 소자를 턴-온 시키고 제2 스위칭 소자를 턴-오프시켜 인덕터 전류(IL)를 증가시켜 펄스 주파수 변조 모드에서 부하에 전달되는 전력의 효율을 증가시킬 수 있다. 또한 동작 모드가 전환되는 모드 전환 기간 동안에 모드 컨트롤러에서 제1 및 제2 감지 신호들에 기초하여 모드 전환을 안정적이고 분명하게 수행할 수 있다. 따라서 전력 관리 장치(710)는 기능 블록(730)에 전달되는 전력의 효율을 증가시킬 수 있고, 모드 전환을 안정적으로 수행할 수 있다.

필터(730)는 인덕터(LS) 및 커패시터(CS)를 포함하는 로우 패스 필터의 형태로 구현될 수 있다.

기능 블록(730)은 리셋 신호(RST)에 기초하여 출력 전원 전압(Vout)이 정상 상태에 도달할 때까지는 리셋 상태를 유지하며, 출력 전원 전압(Vout)이 정상 상태에 도달한 후에는 상기 리셋 상태를 해제하고 출력 전원 전압(Vout)에 기초하여 구동된다.

도 21에서는 필터(740)가 시스템 온 칩(710)의 외부에 배치되는 것으로 도시되었지만, 실시예에 따라서 상기 필터(740)는 시스템 온 칩(710)의 내부에 포함될 수도 있다.

도 22는 도 1에 도시된 전압 컨버터를 포함하는 전자 장치의 실시 예를 나타내는 블록도이다.

도 22를 참조하면, PC(personal computer), 태블릿 컴퓨터 (tablet computer), 넷-북(netbook), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어와 같은 데이터 처리 장치로 구현될 수 있는 전자 장치(1000)는 파워 매니지먼트 IC(1050)와 배터리(1060)를 포함한다.

파워 매니지먼트 IC(1050)는 배터리(1060)로부터 파워를 공급받고, 프로세서(1010), 이미지 센서(1020), 디스플레이(1030), 또는 메모리(1040)의 파워를 관리한다. 파워 매니지먼트 IC(1050)는 도 1에 도시된 전압 컨버터(10)를 포함한다. 따라서 파워 매니지먼트 IC(1050)는 스위칭 제어 회로에서 오프-타이밍 제어 전압을 이용하여 제2 감지 신호가 활성화되기 전에 제1 스위칭 소자를 턴-온 시키고 제2 스위칭 소자를 턴-오프시켜 인덕터 전류(IL)를 증가시켜 펄스 주파수 변조 모드에서 부하에 전달되는 전력의 효율을 증가시킬 수 있다. 또한 동작 모드가 전환되는 모드 전환 기간 동안에 모드 컨트롤러에서 제1 및 제2 감지 신호들에 기초하여 모드 전환을 안정적이고 분명하게 수행할 수 있다.

전자 장치(1000)의 이미지 센서(1020)는 광학 신호를 디지털 신호로 변환하고, 변환된 디지털 신호는 프로세서(1010)의 제어하에 메모리(1040)에 저장되거나 또는 디스플레이(1030)를 통하여 디스플레이된다. 또한, 메모리(1040)에 저장된 디지털 신호는 프로세서(1010)의 제어하에 디스플레이(1040)를 통하여 디스플레이된다.

도 23은 도 19의 전력 관리 장치를 포함하는 모바일 시스템의 일 예를 나타내는 블록도이다.

도 23을 참조하면, 모바일 시스템(1100)은 어플리케이션 프로세서(1110), 연결(connectivity)부(1120), 휘발성 메모리(1130), 비휘발성 메모리(1140), 사용자 인터페이스(1150) 및 파워 서플라이(1160)를 포함한다. 실시예에 따라서, 모바일 시스템(1100)은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템 등과 같은 임의의 모바일 시스템일 수 있다.

어플리케이션 프로세서(1110)는 인터넷 브라우저, 게임, 동영상 등을 제공하는 어플리케이션들을 실행할 수 있다. 어플리케이션 프로세서(1110)는 전력 관리 장치(1111)를 포함한다. 전력 관리 장치(1111)는 도 1에 도시된 것과 같은 전압 컨버터를 포함할 수 있다. 상기 전압 컨버터는, 스위칭 제어 회로에서 오프-타이밍 제어 전압을 이용하여 제2 감지 신호가 활성화되기 전에 제1 스위칭 소자를 턴-온 시키고 제2 스위칭 소자를 턴-오프시켜 인덕터 전류(IL)를 증가시켜 펄스 주파수 변조 모드에서 부하에 전달되는 전력의 효율을 증가시킬 수 있다. 또한 동작 모드가 전환되는 모드 전환 기간 동안에 모드 컨트롤러에서 제1 및 제2 감지 신호들에 기초하여 모드 전환을 안정적이고 분명하게 수행할 수 있다.

연결부(1120)는 외부 장치와 통신을 수행할 수 있다. 예를 들어, 연결부(1120)는 범용 직렬 버스(Universal Serial Bus; USB) 통신, 이더넷(Ethernet) 통신, 근거리 자기장 통신(Near Field Communication; NFC), 무선 식별(Radio Frequency Identification; RFID) 통신, 이동 통신(Mobile Telecommunication), 메모리 카드 통신 등을 수행할 수 있다.

휘발성 메모리(1130)는 어플리케이션 프로세서(1110)에 의해 처리되는 데이터를 저장하거나, 동작 메모리(Working Memory)로서 작동할 수 있다. 예를 들어, 휘발성 메모리(1130)는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 또는 이와 유사한 메모리로 구현될 수 있다.

비휘발성 메모리(1140)는 모바일 시스템(1100)을 부팅하기 위한 부팅 코드를 저장할 수 있다. 예를 들어, 비휘발성 메모리(1140)는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 또는 이와 유사한 메모리로 구현될 수 있다.

사용자 인터페이스(1150)는 키패드, 터치 스크린과 같은 하나 이상의 입력 장치, 및/또는 스피커, 디스플레이 장치와 같은 하나 이상의 출력 장치를 포함할 수 있다. 파워 서플라이(1160)는 모바일 시스템(1100)의 동작 전압을 공급할 수 있다. 또한, 실시예에 따라, 모바일 시스템(1100)은 카메라 이미지 프로세서(Camera Image Processor; CIS), 베이스밴드 칩 셋(baseband chipset)과 같은 모뎀 등을 더 포함할 수 있다. 예를 들어, 상기 모뎀은 GSM, GPRS, WCDMA, HSxPA 등의 통신을 지원하는 모뎀 프로세서일 수 있다.

모바일 시스템(1100) 또는 모바일 시스템(1100)의 구성요소들은 다양한 형태들의 패키지를 이용하여 실장될 수 있는데, 예를 들어, PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flat-Pack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline Package), TQFP(Thin Quad Flat-Pack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들을 이용하여 실장될 수 있다.

도 24는 도 19의 전력 관리 장치를 포함하는 컴퓨팅 시스템의 일 예를 나타내는 블록도이다.

도 24를 참조하면, 컴퓨팅 시스템(1200)은 프로세서(1210), 입출력 허브(1220), 입출력 컨트롤러 허브(1230), 적어도 하나의 메모리 모듈(1240) 및 그래픽 카드(1250)를 포함한다. 실시예에 따라서, 컴퓨팅 시스템(1200)은 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 네비게이션(Navigation) 시스템 등과 같은 임의의 컴퓨팅 시스템일 수 있다.

프로세서(1210)는 특정 계산들 또는 태스크들을 실행하는 특정 소프트웨어를 실행하는 것과 같이 다양한 컴퓨팅 기능들을 실행할 수 있다. 예를 들어, 프로세서(1210)는 마이크로프로세서 또는 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 프로세서(1210)는 전력 관리 장치(1211)를 포함한다. 전력 관리 장치(1211)는 도 1에 도시된 것과 같은 전압 컨버터를 포함할 수 있다. 상기 전압 컨버터는, 스위칭 제어 회로에서 오프-타이밍 제어 전압을 이용하여 제2 감지 신호가 활성화되기 전에 제1 스위칭 소자를 턴-온 시키고 제2 스위칭 소자를 턴-오프시켜 인덕터 전류(IL)를 증가시켜 펄스 주파수 변조 모드에서 부하에 전달되는 전력의 효율을 증가시킬 수 있다. 또한 동작 모드가 전환되는 모드 전환 기간 동안에 모드 컨트롤러에서 제1 및 제2 감지 신호들에 기초하여 모드 전환을 안정적이고 분명하게 수행할 수 있다.

실시예에 따라서, 프로세서(1210)는 하나의 프로세서 코어를 포함하거나, 복수의 프로세서 코어들을 포함할 수 있다. 예를 들어, 프로세서(1210)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 도 21에는 하나의 프로세서(1210)를 포함하는 컴퓨팅 시스템(1200)이 도시되어 있으나, 컴퓨팅 시스템(1200)은 복수의 프로세서들을 포함할 수 있다.

프로세서(1210)는 메모리 모듈(1240)의 동작을 제어하는 메모리 컨트롤러(미도시)를 포함할 수 있다. 프로세서(1210)에 포함된 메모리 컨트롤러는 집적 메모리 컨트롤러(Integrated Memory Controller; IMC)라 불릴 수 있다. 상기 메모리 컨트롤러와 메모리 모듈(1240) 사이의 메모리 인터페이스는 복수의 신호선들을 포함하는 하나의 채널로 구현되거나, 복수의 채널들로 구현될 수 있다. 또한, 각 채널에는 하나 이상의 메모리 모듈(1240)이 연결될 수 있다. 실시예에 따라서, 메모리 컨트롤러는 입출력 허브(1220) 내에 위치할 수 있다. 상기 메모리 컨트롤러를 포함하는 입출력 허브(1220)는 메모리 컨트롤러 허브(Memory Controller Hub; MCH)라 불릴 수 있다.

입출력 허브(1220)는 그래픽 카드(1250)와 같은 장치들과 프로세서(1210) 사이의 데이터 전송을 관리할 수 있다. 입출력 허브(1220)는 다양한 방식의 인터페이스를 통하여 프로세서(1210)에 연결될 수 있다. 예를 들어, 입출력 허브(1220)와 프로세서(1210)는, 프론트 사이드 버스(Front Side Bus; FSB), 시스템 버스(System Bus), 하이퍼트랜스포트(HyperTransport), 라이트닝 데이터 트랜스포트(Lightning Data Transport; LDT), 퀵패스 인터커넥트(QuickPath Interconnect; QPI), 공통 시스템 인터페이스(Common System Interface; CSI) 등의 다양한 표준의 인터페이스로 연결될 수 있다. 도 21에는 하나의 입출력 허브(1220)를 포함하는 컴퓨팅 시스템(1200)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(1200)은 복수의 입출력 허브들을 포함할 수 있다.

입출력 허브(1220)는 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 허브(1220)는 가속 그래픽 포트(Accelerated Graphics Port; AGP) 인터페이스, 주변 구성요소 인터페이스-익스프레스(Peripheral Component Interface-Express; PCIe), 통신 스트리밍 구조(Communications Streaming Architecture; CSA) 인터페이스 등을 제공할 수 있다.

그래픽 카드(1250)는 AGP 또는 PCIe를 통하여 입출력 허브(1220)와 연결될 수 있다. 그래픽 카드(1250)는 영상을 표시하기 위한 디스플레이 장치(미도시)를 제어할 수 있다. 그래픽 카드(1250)는 이미지 데이터 처리를 위한 내부 프로세서 및 메모리를 포함할 수 있다. 실시예에 따라, 입출력 허브(1220)는, 입출력 허브(1220)의 외부에 위치한 그래픽 카드(1250)와 함께, 또는 그래픽 카드(1250) 대신에 입출력 허브(1220)의 내부에 그래픽 장치를 포함할 수 있다. 입출력 허브(1220)에 포함된 그래픽 장치는 집적 그래픽(Integrated Graphics)이라 불릴 수 있다. 또한, 메모리 컨트롤러 및 그래픽 장치를 포함하는 입출력 허브(1220)는 그래픽 및 메모리 컨트롤러 허브(Graphics and Memory Controller Hub; GMCH)라 불릴 수 있다.

입출력 컨트롤러 허브(1230)는 다양한 시스템 인터페이스들이 효율적으로 동작하도록 데이터 버퍼링 및 인터페이스 중재를 수행할 수 있다. 입출력 컨트롤러 허브(1230)는 내부 버스를 통하여 입출력 허브(1220)와 연결될 수 있다. 예를 들어, 입출력 허브(1020)와 입출력 컨트롤러 허브(1030)는 다이렉트 미디어 인터페이스(Direct Media Interface; DMI), 허브 인터페이스, 엔터프라이즈 사우스브릿지 인터페이스(Enterprise Southbridge Interface; ESI), PCIe 등을 통하여 연결될 수 있다.

입출력 컨트롤러 허브(1230)는 주변 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 컨트롤러 허브(1230)는 범용 직렬 버스(Universal Serial Bus; USB) 포트, 직렬 ATA(Serial Advanced Technology Attachment; SATA) 포트, 범용 입출력(General Purpose Input/Output; GPIO), 로우 핀 카운트(Low Pin Count; LPC) 버스, 직렬 주변 인터페이스(Serial Peripheral Interface; SPI), PCI, PCIe 등을 제공할 수 있다.

실시예에 따라, 프로세서(1210), 입출력 허브(1220) 및 입출력 컨트롤러 허브(1230)는 각각 분리된 칩셋들 또는 집적 회로들로 구현되거나, 프로세서(1210), 입출력 허브(1220) 또는 입출력 컨트롤러 허브(1230) 중 2 이상의 구성요소들이 하나의 칩셋으로 구현될 수 있다.

상술한 바와 같이, 본 발명의 실시예들에 따르면, 전압 컨버터가 오프-타이밍 제어 전압을 이용하여 제2 감지 신호가 활성화되기 전에 제1 스위칭 소자를 턴-온 시키고 제2 스위칭 소자를 턴-오프시켜 인덕터 전류(IL)를 증가시켜 펄스 주파수 변조 모드에서 부하에 전달되는 전력의 효율을 증가시킬 수 있다. 또한 동작 모드가 전환되는 모드 전환 기간 동안에 모드 컨트롤러에서 제1 및 제2 감지 신호들에 기초하여 모드 전환을 안정적이고 분명하게 수행할 수 있다.

본 발명은 높은 전력 전달 효율 및 안정적인 모드 전환을 필요로 하는 임의의 전자 회로 및 전자 시스템에 적용될 수 있으며, 특히 시스템 온 칩 등과 같은 반도체 장치에 전력을 공급하는 전력 관리 장치에 적용될 수 있다.

상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims

제1 구동 제어 신호에 응답하여 입력 전원 전압을 스위칭 노드와 출력 노드 사이에 연결된 인덕터에 충전하고, 제2 구동 제어 신호에 응답하여 상기 인덕터를 방전시키는 구동 소자부;
상기 입력 전원 전압에 응답하는 전류에 기초한 제1 감지 전류와 상기 인덕터를 통과하여 흐르는 인덕터 전류에 반비례하는 제2 감지 전류 및 상기 스위칭 노드의 전압과 접지 전압에 기초하여 상기 인덕터 전류의 피크 값과 제로 값을 나타내는 제1 및 제2 감지 신호들을 생성하는 전류 감지부; 및
상기 출력 노드에서 제공되는 출력 전압이 분할된 피드백 전압, 기준 전압 및 상기 제1 및 제2 감지 신호들에 기초하여 펄스 주파수 변조(PFM)와 펄스 폭 변조(PWM)를 수행하여 상기 제1 및 제2 구동 제어 신호를 생성하되, 상기 펄스 주파수 변조를 수행하는 경우 상기 제1 구동 신호가 비활성화되는 오프-타임을 적응적으로 조절하는 스위칭 제어 회로를 포함하는 전압 컨버터.
제1항에 있어서,
상기 스위칭 제어 회로는 상기 피크 값이 기설정된 기준 값 보다 작을 때에는 펄스 주파수 변조 모드로 동작하고, 상기 피크 값이 상기 기설정된 기준 값 이상인 경우에는 펄스 폭 변조 모드로 동작하고,
상기 전류 감지부는
상기 제1 감지 전류와 상기 제2 감지 전류에 기초하여 상기 제1 감지 신호를 생성하는 전류 센서; 및
상기 스위칭 노드의 제1 전압 신호 및 상기 접지 전압 레벨을 가지는 제2 전압 신호에 기초하여 상기 제2 감지 신호를 생성하는 영전류(zero-current) 검출기를 포함하는 것을 특징으로 하는 전압 컨버터.
제2항에 있어서, 상기 전류 센서는
상기 제1 감지 전류와 상기 제2 감지 전류에 기초하여 피크 전류 검출 신호를 생성하는 피크 전류 센싱부; 및
상기 피크 전류 검출 신호를 수신하고 상기 피크 전류 검출 신호를 버퍼링하여 상기 제1 감지 신호를 제공하는 버퍼부를 포함하는 것을 특징으로 하는 전압 컨버터.
제2항에 있어서, 상기 영전류 검출기는
상기 제1 전압 신호 및 상기 제2 전압 신호의 차이를 증폭하여 상기 제2 감지 신호를 제공하는 것을 특징으로 하는 전압 컨버터.
제1항에 있어서, 상기 스위칭 제어 회로는
상기 제1 감지 전류 신호를 수신하고, 상기 제1 감지 전류 신호의 피크 값에 따라 상기 피드백 전압의 제공 경로를 선택하는 피드백 전압 선택기;
제1 기준 전압과 상기 피드백 전압을 수신하고, 그 차이에 따른 펄스 폭 변조를 수행하여 제1 펄스 신호를 생성하는 펄스 폭 변조부;
상기 제1 기준 전압과 상기 피드백 전압을 수신하고, 그 차이에 따른 펄스 주파수 변조를 수행하여 제2 펄스 신호를 생성하는 펄스 주파수 변조부;
상기 제1 감지 전류 신호를 수신하고, 상기 제1 감지 전류 신호의 피크 값이 검출되는 경우 활성화되는 피크 펄스 신호를 생성하는 레벨 검출기;
상기 피크 펄스 신호에 기초하여 상기 제2 펄스 신호의 주파수를 조절하는 오프-타이밍 제어 전압을 상기 펄스 주파수 변조부에 제공하는 오프-타임 컨트롤러;
상기 제1 감지 전류 신호 및 상기 제2 감지 전류 신호에 기초하여 동작 모드에 따라 상기 제1 펄스 신호 및 상기 제2 펄스 신호 중 하나를 선택하는 모드 컨트롤러; 및
상기 모드 컨트롤러에서 선택된 펄스 신호에 기초하여 상기 제1 및 제2 구동 제어 신호의 온/오프 타이밍을 결정하는 구동 제어부를 포함하는 것을 특징으로 하는 전압 컨버터.
제5항에 있어서,
상기 펄스 주파수 변조부는 상기 오프-타이밍 제어 전압 및 상기 제1 감지 신호에 기초하여 펄스 주파수 변조 모드에서 상기 제2 펄스의 주파수를 적응적으로 조절하고,
상기 펄스 주파수 변조부는
상기 피드백 전압과 상기 제1 기준 전압을 비교하여 제1 에러 전압을 출력하는 제1 비교기;
상기 제1 감지 신호와 제2 기준 전압을 비교하여 제2 에러 전압을 출력하는 제2 비교기;
상기 제1 에러 전압, 상기 오프-타이밍 제어 전압 및 상기 제2 감지 신호에 대하여 논리합 연산을 수행하는 오어(OR) 게이트;
상기 오어 게이트의 출력을 리셋 단자로 수신하고, 상기 제2 에러 전압을 셋 단자로 수신하고 출력 단자에서 출력 신호를 제공하는 플립플롭; 및
상기 출력 신호와 상기 제2 감지 신호에 기초하여 상기 펄스 주파수 변조 출력 신호를 제공하는 드라이버를 포함하고,
상기 플립플롭은 상기 오어 게이트의 출력의 하강 에지에 응답하여 상기 출력 신호를 리셋시키고,
상기 드라이버는 상기 출력 신호의 논리 레벨에 따라 상기 펄스 주파수 변조 출력 신호를 제공하고, 상기 제2 감지 신호가 하이 레벨이 되는 경우 상기 펄스 주파수 변조 출력 신호를 로우 레벨로 출력하는 것을 특징으로 하는 전압 컨버터.
제5항에 있어서,
상기 오프-타임 컨트롤러는 펄스 주파수 변조 모드에서 상기 인덕터 전류의 상기 피크 값이 검출되면 상기 영전류가 검출되기 전에 활성화되는 상기 오프-타이밍 제어 전압을 상기 펄스 주파수 변조부에 제공하고,
상기 오프-타임 컨트롤러는
상기 인덕터 전류의 상기 피크 값이 검출되면 동적 전압 스케일링 코드에 기초한 복수의 제1 스위칭 신호들에 응답하여 스케일링 전류를 연결 노드에 제공하는 스케일링 전류 제공부; 및
상기 연결 노드에 연결되고 상기 인덕터 전류의 상기 피크 값이 검출되면 상기 스케일링 전류에 상응하는 스케일링 전압과 상기 기준 전압을 비교하여 상기 오프-타이밍 제어 전압을 출력하는 히스테리시스 비교기를 포함하고,
상기 오프-타임 컨트롤러는 클럭 신호에 기초한 제2 스위칭 신호들에 기초하여 상기 연결 노드에 오프셋 전류를 선택적으로 제공하는 오프셋 전류 제공부를 더 포함하는 것을 특징으로 하는 전압 컨버터.
제5항에 있어서, 상기 모드 컨트롤러는
상기 제1 감지 전류 신호의 레벨에 기초하여 활성화되는 레벨 감지 신호를 제공하는 레벨 검출기;
상기 레벨 감지 신호에 동기되는 모드 신호를 제공하는 모드 신호 생성기;
상기 레벨 감지 신호 및 상기 제2 감지 전류 신호를 수신하고, 미리 정해진 기준 시간 동안에 상기 제1 감지 전류 신호의 레벨이 기준 값보다 작거나 상기 제2 감지 전류 신호의 상태가 유지되는 경우에 활성화되는 모드 변환 트리거 신호를 발생하는 모드 트리거를 포함하고,
상기 활성화된 모드 변환 트리거 신호에 응답하여 상기 모드 신호 생성기는 상기 모드 신호를 리셋시키는 것을 특징으로 하는 전압 컨버터.
제1항에 있어서, 상기 구동 소자부는
상기 제1 구동 제어 신호에 응답하여 상기 입력 전원 전압을 상기 출력 코일에 충전시키는 제1 구동 소자; 및
상기 제2 구동 제어 신호에 응답하여 상기 출력 코일을 방전시키는 제2 구동 소자를 포함하고,
상기 제1 구동 소자와 상기 제2 구동 소자는 상보적으로 온/오프 되는 것을 특징으로 하는 전압 컨버터.
파워 인에이블 신호에 기초하여 기준 전압을 발생하는 기준 전압 발생 회로;
상기 파워 인에이블 신호 및 상기 기준 전압에 기초하여 리셋 신호를 발생하는 리셋 신호 발생 회로; 및
출력 노드에서 제공되는 출력 전압이 분할된 피드백 전압 및 상기 기준 전압에 기초하여 펄스 주파수 변조(PFM)와 펄스 폭 변조(PWM)를 수행하여 제1 및 제2 구동 제어 신호를 생성하고, 상기 제1 구동 제어 신호와 상기 제2 구동 제어 신호에 응답하여 입력 전원 전압을 상기 출력 전압으로 변환하는 전압 컨버터를 포함하고, 상기 전압 컨버터는
상기 제1 구동 제어 신호에 응답하여 상기 입력 전원 전압을 스위칭 노드와 상기 출력 노드 사이에 연결된 인덕터에 충전하고, 상기 제2 구동 제어 신호에 응답하여 상기 인덕터를 방전시키는 구동 소자부;
상기 입력 전원 전압에 응답하는 전류에 기초한 제1 감지 전류와 상기 인덕터를 통과하여 흐르는 인덕터 전류에 반비례하는 제2 감지 전류 및 상기 스위칭 노드의 전압과 접지 전압에 기초하여 상기 인덕터 전류의 피크 값과 제로 값을 나타내는 제1 및 제2 감지 신호들을 생성하는 전류 감지부; 및
상기 출력 노드에서 제공되는 출력 전압이 분할된 피드백 전압, 기준 전압 및 상기 제1 및 제2 감지 신호들에 기초하여 펄스 주파수 변조(PFM)와 펄스 폭 변조(PWM)를 수행하여 상기 제1 및 제2 구동 제어 신호를 생성하되, 상기 펄스 주파수 변조를 수행하는 경우 상기 제1 구동 신호가 비활성화되는 오프-타임을 적응적으로 조절하는 스위칭 제어 회로를 포함하는 전력 관리 장치.